Timing Analyzer report for SeqShiftUnit_Demo
Tue May 03 14:41:39 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:divisor|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:divisor|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:divisor|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:divisor|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:divisor|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:divisor|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SeqShiftUnit_Demo                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
;     Processors 3-16        ;   0.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; ClkDividerN:divisor|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:divisor|clkOut } ;
; CLOCK_50                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                   ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 210.93 MHz ; 210.93 MHz      ; CLOCK_50                   ;                                                ;
; 567.86 MHz ; 437.64 MHz      ; ClkDividerN:divisor|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.741 ; -82.673       ;
; ClkDividerN:divisor|clkOut ; -0.761 ; -2.949        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:divisor|clkOut ; 0.462 ; 0.000         ;
; CLOCK_50                   ; 0.530 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -37.695       ;
; ClkDividerN:divisor|clkOut ; -1.285 ; -10.280       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.741 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.659      ;
; -3.688 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.606      ;
; -3.641 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.559      ;
; -3.577 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.495      ;
; -3.574 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.492      ;
; -3.558 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.476      ;
; -3.553 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.471      ;
; -3.470 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.388      ;
; -3.459 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.377      ;
; -3.414 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.332      ;
; -3.409 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.327      ;
; -3.389 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.309      ;
; -3.296 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.214      ;
; -3.250 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.170      ;
; -3.178 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.096      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.162 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.080      ;
; -3.133 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.053      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.116 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.034      ;
; -3.094 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.014      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.070 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.988      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.946      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.026 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.944      ;
; -3.018 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.938      ;
; -3.005 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.921      ;
; -3.005 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.921      ;
; -3.005 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.921      ;
; -3.005 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.921      ;
; -3.005 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.921      ;
; -3.005 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.921      ;
; -3.005 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.921      ;
; -3.005 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.921      ;
; -3.005 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.921      ;
; -3.005 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.921      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.918      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.918      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.918      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.918      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.918      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.918      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:divisor|clkOut'                                                                                                                               ;
+--------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.761 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.683      ;
; -0.615 ; SeqShiftUnit:top_level|s_shiftReg[0] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.537      ;
; -0.603 ; SeqShiftUnit:top_level|s_shiftReg[6] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.525      ;
; -0.573 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[0] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.495      ;
; -0.397 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.319      ;
; -0.377 ; SeqShiftUnit:top_level|s_shiftReg[1] ; SeqShiftUnit:top_level|s_shiftReg[0] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.299      ;
; -0.252 ; SeqShiftUnit:top_level|s_shiftReg[5] ; SeqShiftUnit:top_level|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.174      ;
; -0.247 ; SeqShiftUnit:top_level|s_shiftReg[3] ; SeqShiftUnit:top_level|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.169      ;
; -0.246 ; SeqShiftUnit:top_level|s_shiftReg[4] ; SeqShiftUnit:top_level|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.168      ;
; -0.243 ; SeqShiftUnit:top_level|s_shiftReg[0] ; SeqShiftUnit:top_level|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.165      ;
; -0.230 ; SeqShiftUnit:top_level|s_shiftReg[6] ; SeqShiftUnit:top_level|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.152      ;
; -0.195 ; SeqShiftUnit:top_level|s_shiftReg[1] ; SeqShiftUnit:top_level|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.117      ;
; -0.187 ; SeqShiftUnit:top_level|s_shiftReg[5] ; SeqShiftUnit:top_level|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.109      ;
; -0.183 ; SeqShiftUnit:top_level|s_shiftReg[2] ; SeqShiftUnit:top_level|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.105      ;
; -0.179 ; SeqShiftUnit:top_level|s_shiftReg[3] ; SeqShiftUnit:top_level|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 1.101      ;
; 0.094  ; SeqShiftUnit:top_level|s_shiftReg[2] ; SeqShiftUnit:top_level|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 0.828      ;
; 0.099  ; SeqShiftUnit:top_level|s_shiftReg[4] ; SeqShiftUnit:top_level|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.076     ; 0.823      ;
+--------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:divisor|clkOut'                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.462 ; SeqShiftUnit:top_level|s_shiftReg[4] ; SeqShiftUnit:top_level|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 0.724      ;
; 0.465 ; SeqShiftUnit:top_level|s_shiftReg[2] ; SeqShiftUnit:top_level|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 0.727      ;
; 0.671 ; SeqShiftUnit:top_level|s_shiftReg[2] ; SeqShiftUnit:top_level|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 0.933      ;
; 0.672 ; SeqShiftUnit:top_level|s_shiftReg[0] ; SeqShiftUnit:top_level|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 0.934      ;
; 0.673 ; SeqShiftUnit:top_level|s_shiftReg[5] ; SeqShiftUnit:top_level|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 0.935      ;
; 0.674 ; SeqShiftUnit:top_level|s_shiftReg[3] ; SeqShiftUnit:top_level|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 0.936      ;
; 0.686 ; SeqShiftUnit:top_level|s_shiftReg[1] ; SeqShiftUnit:top_level|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 0.948      ;
; 0.693 ; SeqShiftUnit:top_level|s_shiftReg[6] ; SeqShiftUnit:top_level|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 0.955      ;
; 0.713 ; SeqShiftUnit:top_level|s_shiftReg[5] ; SeqShiftUnit:top_level|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 0.975      ;
; 0.719 ; SeqShiftUnit:top_level|s_shiftReg[4] ; SeqShiftUnit:top_level|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 0.981      ;
; 0.719 ; SeqShiftUnit:top_level|s_shiftReg[3] ; SeqShiftUnit:top_level|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 0.981      ;
; 0.865 ; SeqShiftUnit:top_level|s_shiftReg[1] ; SeqShiftUnit:top_level|s_shiftReg[0] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 1.127      ;
; 0.894 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 1.156      ;
; 1.021 ; SeqShiftUnit:top_level|s_shiftReg[6] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 1.283      ;
; 1.110 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[0] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 1.372      ;
; 1.160 ; SeqShiftUnit:top_level|s_shiftReg[0] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 1.422      ;
; 1.272 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.076      ; 1.534      ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.530 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.226      ;
; 0.544 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.240      ;
; 0.544 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.240      ;
; 0.545 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.241      ;
; 0.546 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.242      ;
; 0.640 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.923      ;
; 0.642 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.927      ;
; 0.644 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.927      ;
; 0.645 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.656 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.352      ;
; 0.656 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.352      ;
; 0.657 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.353      ;
; 0.658 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.660 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.666 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.932      ;
; 0.667 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.933      ;
; 0.671 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.367      ;
; 0.672 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.368      ;
; 0.676 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.942      ;
; 0.680 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.946      ;
; 0.685 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.381      ;
; 0.783 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.479      ;
; 0.783 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.479      ;
; 0.811 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.507      ;
; 0.821 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.087      ;
; 0.823 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.089      ;
; 0.826 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.092      ;
; 0.832 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.098      ;
; 0.836 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.102      ;
; 0.923 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.619      ;
; 0.960 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.961 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.962 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.228      ;
; 0.969 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.235      ;
; 0.970 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.971 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.974 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.259      ;
; 0.983 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.249      ;
; 0.984 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.985 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.251      ;
; 0.987 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.253      ;
; 0.989 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.256      ;
; 0.992 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.258      ;
; 0.994 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 0.997 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.263      ;
; 1.034 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.730      ;
; 1.050 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.746      ;
; 1.081 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.081 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.082 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.083 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.349      ;
; 1.087 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.088 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.354      ;
; 1.093 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.361      ;
; 1.093 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.361      ;
; 1.095 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.096 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.098 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.366      ;
; 1.098 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.366      ;
; 1.100 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.104 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.370      ;
; 1.109 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.375      ;
; 1.110 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.111 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.377      ;
; 1.113 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.379      ;
; 1.116 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.382      ;
; 1.118 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.384      ;
; 1.118 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.384      ;
; 1.123 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.389      ;
; 1.141 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.407      ;
; 1.148 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.414      ;
; 1.153 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.419      ;
; 1.153 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.419      ;
; 1.158 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.424      ;
; 1.161 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.857      ;
; 1.163 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.429      ;
; 1.168 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.434      ;
; 1.189 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.885      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 228.57 MHz ; 228.57 MHz      ; CLOCK_50                   ;                                                ;
; 629.72 MHz ; 437.64 MHz      ; ClkDividerN:divisor|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.375 ; -73.852       ;
; ClkDividerN:divisor|clkOut ; -0.588 ; -1.832        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:divisor|clkOut ; 0.423 ; 0.000         ;
; CLOCK_50                   ; 0.478 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -37.695       ;
; ClkDividerN:divisor|clkOut ; -1.285 ; -10.280       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.375 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.302      ;
; -3.298 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.225      ;
; -3.291 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.218      ;
; -3.163 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.090      ;
; -3.159 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.086      ;
; -3.147 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.074      ;
; -3.140 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.067      ;
; -3.104 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.031      ;
; -3.085 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.012      ;
; -3.081 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.008      ;
; -3.022 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.949      ;
; -2.950 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.877      ;
; -2.942 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.872      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.845 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.773      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.829 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.757      ;
; -2.801 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.731      ;
; -2.797 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.724      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.763 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.691      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.760 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.688      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.723 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.651      ;
; -2.716 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.646      ;
; -2.709 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.639      ;
; -2.702 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.632      ;
; -2.700 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.630      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.696 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.231      ;
; -2.680 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 3.214      ;
; -2.664 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.589      ;
; -2.664 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.589      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:divisor|clkOut'                                                                                                                                ;
+--------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.588 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 1.517      ;
; -0.454 ; SeqShiftUnit:top_level|s_shiftReg[0] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 1.383      ;
; -0.441 ; SeqShiftUnit:top_level|s_shiftReg[6] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 1.370      ;
; -0.411 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[0] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 1.340      ;
; -0.248 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 1.177      ;
; -0.234 ; SeqShiftUnit:top_level|s_shiftReg[1] ; SeqShiftUnit:top_level|s_shiftReg[0] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 1.163      ;
; -0.124 ; SeqShiftUnit:top_level|s_shiftReg[5] ; SeqShiftUnit:top_level|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 1.053      ;
; -0.120 ; SeqShiftUnit:top_level|s_shiftReg[3] ; SeqShiftUnit:top_level|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 1.049      ;
; -0.119 ; SeqShiftUnit:top_level|s_shiftReg[4] ; SeqShiftUnit:top_level|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 1.048      ;
; -0.116 ; SeqShiftUnit:top_level|s_shiftReg[0] ; SeqShiftUnit:top_level|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 1.045      ;
; -0.106 ; SeqShiftUnit:top_level|s_shiftReg[6] ; SeqShiftUnit:top_level|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 1.035      ;
; -0.072 ; SeqShiftUnit:top_level|s_shiftReg[1] ; SeqShiftUnit:top_level|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 1.001      ;
; -0.066 ; SeqShiftUnit:top_level|s_shiftReg[5] ; SeqShiftUnit:top_level|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 0.995      ;
; -0.061 ; SeqShiftUnit:top_level|s_shiftReg[2] ; SeqShiftUnit:top_level|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 0.990      ;
; -0.058 ; SeqShiftUnit:top_level|s_shiftReg[3] ; SeqShiftUnit:top_level|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 0.987      ;
; 0.183  ; SeqShiftUnit:top_level|s_shiftReg[2] ; SeqShiftUnit:top_level|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 0.746      ;
; 0.189  ; SeqShiftUnit:top_level|s_shiftReg[4] ; SeqShiftUnit:top_level|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.070     ; 0.740      ;
+--------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:divisor|clkOut'                                                                                                                                ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.423 ; SeqShiftUnit:top_level|s_shiftReg[4] ; SeqShiftUnit:top_level|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.664      ;
; 0.428 ; SeqShiftUnit:top_level|s_shiftReg[2] ; SeqShiftUnit:top_level|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.669      ;
; 0.611 ; SeqShiftUnit:top_level|s_shiftReg[2] ; SeqShiftUnit:top_level|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.852      ;
; 0.612 ; SeqShiftUnit:top_level|s_shiftReg[0] ; SeqShiftUnit:top_level|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.853      ;
; 0.613 ; SeqShiftUnit:top_level|s_shiftReg[5] ; SeqShiftUnit:top_level|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.854      ;
; 0.615 ; SeqShiftUnit:top_level|s_shiftReg[3] ; SeqShiftUnit:top_level|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.856      ;
; 0.624 ; SeqShiftUnit:top_level|s_shiftReg[1] ; SeqShiftUnit:top_level|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.865      ;
; 0.633 ; SeqShiftUnit:top_level|s_shiftReg[6] ; SeqShiftUnit:top_level|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.874      ;
; 0.650 ; SeqShiftUnit:top_level|s_shiftReg[5] ; SeqShiftUnit:top_level|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.891      ;
; 0.653 ; SeqShiftUnit:top_level|s_shiftReg[3] ; SeqShiftUnit:top_level|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.894      ;
; 0.654 ; SeqShiftUnit:top_level|s_shiftReg[4] ; SeqShiftUnit:top_level|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 0.895      ;
; 0.792 ; SeqShiftUnit:top_level|s_shiftReg[1] ; SeqShiftUnit:top_level|s_shiftReg[0] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 1.033      ;
; 0.824 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 1.065      ;
; 0.937 ; SeqShiftUnit:top_level|s_shiftReg[6] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 1.178      ;
; 1.028 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[0] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 1.269      ;
; 1.070 ; SeqShiftUnit:top_level|s_shiftReg[0] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 1.311      ;
; 1.172 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.070      ; 1.413      ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.478 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.116      ;
; 0.489 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.127      ;
; 0.491 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.129      ;
; 0.493 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.131      ;
; 0.495 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.133      ;
; 0.584 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.842      ;
; 0.586 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.588 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.226      ;
; 0.589 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.847      ;
; 0.589 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.847      ;
; 0.590 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.590 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.590 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.228      ;
; 0.591 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.833      ;
; 0.591 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.229      ;
; 0.601 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.239      ;
; 0.601 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.239      ;
; 0.602 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.604 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.609 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.851      ;
; 0.610 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.852      ;
; 0.613 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.251      ;
; 0.619 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.861      ;
; 0.622 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.864      ;
; 0.701 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.339      ;
; 0.701 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.339      ;
; 0.723 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.361      ;
; 0.762 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.004      ;
; 0.764 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.006      ;
; 0.765 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.007      ;
; 0.771 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.013      ;
; 0.775 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.017      ;
; 0.825 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.463      ;
; 0.874 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.116      ;
; 0.875 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.876 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.877 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.119      ;
; 0.877 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.119      ;
; 0.878 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.120      ;
; 0.887 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.888 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.146      ;
; 0.888 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.130      ;
; 0.889 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.893 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.135      ;
; 0.897 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.139      ;
; 0.897 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.139      ;
; 0.899 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.141      ;
; 0.900 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.142      ;
; 0.904 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.146      ;
; 0.909 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.151      ;
; 0.918 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.556      ;
; 0.931 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.569      ;
; 0.973 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.215      ;
; 0.974 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.216      ;
; 0.975 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.217      ;
; 0.976 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.218      ;
; 0.976 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.218      ;
; 0.977 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.219      ;
; 0.981 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.226      ;
; 0.985 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.227      ;
; 0.985 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.230      ;
; 0.986 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.986 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.987 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.229      ;
; 0.988 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.230      ;
; 0.988 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.230      ;
; 0.990 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.232      ;
; 0.992 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.237      ;
; 0.996 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.238      ;
; 0.996 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.241      ;
; 0.998 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.240      ;
; 0.999 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.241      ;
; 0.999 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.241      ;
; 1.001 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.243      ;
; 1.003 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.245      ;
; 1.007 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.249      ;
; 1.008 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.250      ;
; 1.010 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.252      ;
; 1.014 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.256      ;
; 1.019 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.261      ;
; 1.031 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.669      ;
; 1.040 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.282      ;
; 1.044 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.286      ;
; 1.049 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.291      ;
; 1.050 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.292      ;
; 1.053 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.691      ;
; 1.061 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.303      ;
; 1.064 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.306      ;
; 1.074 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.316      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -1.388 ; -26.650       ;
; ClkDividerN:divisor|clkOut ; 0.143  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:divisor|clkOut ; 0.203 ; 0.000         ;
; CLOCK_50                   ; 0.240 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -31.716       ;
; ClkDividerN:divisor|clkOut ; -1.000 ; -8.000        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.388 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.334      ;
; -1.384 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.330      ;
; -1.352 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.298      ;
; -1.346 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.292      ;
; -1.346 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.292      ;
; -1.310 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.256      ;
; -1.292 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.238      ;
; -1.285 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.231      ;
; -1.257 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.203      ;
; -1.222 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.170      ;
; -1.206 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.152      ;
; -1.195 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.141      ;
; -1.193 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.139      ;
; -1.145 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.093      ;
; -1.141 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.087      ;
; -1.080 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.028      ;
; -1.072 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.020      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.036 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.982      ;
; -1.014 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.962      ;
; -1.013 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.961      ;
; -1.008 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.956      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.970 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.241     ; 1.716      ;
; -0.968 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.241     ; 1.714      ;
; -0.967 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.241     ; 1.713      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.955 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.901      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.952 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.896      ;
; -0.941 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.887      ;
; -0.941 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.887      ;
; -0.941 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.887      ;
; -0.941 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.887      ;
; -0.941 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.887      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:divisor|clkOut'                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.143 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.803      ;
; 0.205 ; SeqShiftUnit:top_level|s_shiftReg[0] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.741      ;
; 0.210 ; SeqShiftUnit:top_level|s_shiftReg[6] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.736      ;
; 0.227 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[0] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.719      ;
; 0.305 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.641      ;
; 0.321 ; SeqShiftUnit:top_level|s_shiftReg[1] ; SeqShiftUnit:top_level|s_shiftReg[0] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.625      ;
; 0.385 ; SeqShiftUnit:top_level|s_shiftReg[4] ; SeqShiftUnit:top_level|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.561      ;
; 0.386 ; SeqShiftUnit:top_level|s_shiftReg[5] ; SeqShiftUnit:top_level|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.560      ;
; 0.388 ; SeqShiftUnit:top_level|s_shiftReg[0] ; SeqShiftUnit:top_level|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.558      ;
; 0.388 ; SeqShiftUnit:top_level|s_shiftReg[3] ; SeqShiftUnit:top_level|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.558      ;
; 0.397 ; SeqShiftUnit:top_level|s_shiftReg[6] ; SeqShiftUnit:top_level|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.549      ;
; 0.409 ; SeqShiftUnit:top_level|s_shiftReg[1] ; SeqShiftUnit:top_level|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.537      ;
; 0.413 ; SeqShiftUnit:top_level|s_shiftReg[5] ; SeqShiftUnit:top_level|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.533      ;
; 0.416 ; SeqShiftUnit:top_level|s_shiftReg[3] ; SeqShiftUnit:top_level|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.530      ;
; 0.418 ; SeqShiftUnit:top_level|s_shiftReg[2] ; SeqShiftUnit:top_level|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.528      ;
; 0.552 ; SeqShiftUnit:top_level|s_shiftReg[2] ; SeqShiftUnit:top_level|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.394      ;
; 0.556 ; SeqShiftUnit:top_level|s_shiftReg[4] ; SeqShiftUnit:top_level|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.390      ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:divisor|clkOut'                                                                                                                                ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.203 ; SeqShiftUnit:top_level|s_shiftReg[4] ; SeqShiftUnit:top_level|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.328      ;
; 0.207 ; SeqShiftUnit:top_level|s_shiftReg[2] ; SeqShiftUnit:top_level|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.332      ;
; 0.304 ; SeqShiftUnit:top_level|s_shiftReg[2] ; SeqShiftUnit:top_level|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.429      ;
; 0.305 ; SeqShiftUnit:top_level|s_shiftReg[0] ; SeqShiftUnit:top_level|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.430      ;
; 0.308 ; SeqShiftUnit:top_level|s_shiftReg[5] ; SeqShiftUnit:top_level|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.433      ;
; 0.308 ; SeqShiftUnit:top_level|s_shiftReg[3] ; SeqShiftUnit:top_level|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.433      ;
; 0.314 ; SeqShiftUnit:top_level|s_shiftReg[1] ; SeqShiftUnit:top_level|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.439      ;
; 0.315 ; SeqShiftUnit:top_level|s_shiftReg[6] ; SeqShiftUnit:top_level|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.440      ;
; 0.326 ; SeqShiftUnit:top_level|s_shiftReg[5] ; SeqShiftUnit:top_level|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.451      ;
; 0.327 ; SeqShiftUnit:top_level|s_shiftReg[3] ; SeqShiftUnit:top_level|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.452      ;
; 0.328 ; SeqShiftUnit:top_level|s_shiftReg[4] ; SeqShiftUnit:top_level|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.453      ;
; 0.386 ; SeqShiftUnit:top_level|s_shiftReg[1] ; SeqShiftUnit:top_level|s_shiftReg[0] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.511      ;
; 0.400 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.525      ;
; 0.461 ; SeqShiftUnit:top_level|s_shiftReg[6] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.586      ;
; 0.490 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[0] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.615      ;
; 0.514 ; SeqShiftUnit:top_level|s_shiftReg[0] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.639      ;
; 0.566 ; SeqShiftUnit:top_level|s_shiftReg[7] ; SeqShiftUnit:top_level|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.691      ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.567      ;
; 0.247 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.574      ;
; 0.248 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.575      ;
; 0.252 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.579      ;
; 0.252 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.579      ;
; 0.292 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.294 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.300 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.306 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.633      ;
; 0.306 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.633      ;
; 0.307 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.634      ;
; 0.309 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.434      ;
; 0.312 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.437      ;
; 0.318 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.645      ;
; 0.319 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.646      ;
; 0.325 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.652      ;
; 0.368 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.493      ;
; 0.368 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.493      ;
; 0.369 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.494      ;
; 0.373 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.498      ;
; 0.373 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.700      ;
; 0.373 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.700      ;
; 0.374 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.499      ;
; 0.391 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.718      ;
; 0.442 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.442 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.443 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.446 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.773      ;
; 0.449 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.451 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.454 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.587      ;
; 0.455 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.455 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.458 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.461 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.464 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.504 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.831      ;
; 0.505 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.506 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.508 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.510 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.637      ;
; 0.512 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.513 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.640      ;
; 0.515 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.642      ;
; 0.516 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.516 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.843      ;
; 0.517 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.517 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.518 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.518 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.518 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.645      ;
; 0.521 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.524 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.524 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.525 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.525 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.526 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.651      ;
; 0.527 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.527 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.528 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.529 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.654      ;
; 0.530 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.655      ;
; 0.532 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.657      ;
; 0.535 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.660      ;
; 0.569 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.696      ;
; 0.571 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.696      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -3.741  ; 0.203 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                   ; -3.741  ; 0.240 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:divisor|clkOut ; -0.761  ; 0.203 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -85.622 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  CLOCK_50                   ; -82.673 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:divisor|clkOut ; -2.949  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0        ; 0        ; 0        ; 17       ;
; ClkDividerN:divisor|clkOut ; CLOCK_50                   ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                   ; CLOCK_50                   ; 1214     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0        ; 0        ; 0        ; 17       ;
; ClkDividerN:divisor|clkOut ; CLOCK_50                   ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                   ; CLOCK_50                   ; 1214     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; CLOCK_50                   ; CLOCK_50                   ; Base ; Constrained ;
; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue May 03 14:41:37 2022
Info: Command: quartus_sta SeqShiftUnit_Demo -c SeqShiftUnit_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqShiftUnit_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClkDividerN:divisor|clkOut ClkDividerN:divisor|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.741
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.741             -82.673 CLOCK_50 
    Info (332119):    -0.761              -2.949 ClkDividerN:divisor|clkOut 
Info (332146): Worst-case hold slack is 0.462
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.462               0.000 ClkDividerN:divisor|clkOut 
    Info (332119):     0.530               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:divisor|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.375             -73.852 CLOCK_50 
    Info (332119):    -0.588              -1.832 ClkDividerN:divisor|clkOut 
Info (332146): Worst-case hold slack is 0.423
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.423               0.000 ClkDividerN:divisor|clkOut 
    Info (332119):     0.478               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:divisor|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.388
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.388             -26.650 CLOCK_50 
    Info (332119):     0.143               0.000 ClkDividerN:divisor|clkOut 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.203               0.000 ClkDividerN:divisor|clkOut 
    Info (332119):     0.240               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.716 CLOCK_50 
    Info (332119):    -1.000              -8.000 ClkDividerN:divisor|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4990 megabytes
    Info: Processing ended: Tue May 03 14:41:39 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


