|top
clk50 => mem_adr0[0].CLK
clk50 => mem_adr0[1].CLK
clk50 => mem_adr0[2].CLK
clk50 => mem_adr0[3].CLK
clk50 => mem_adr0[4].CLK
clk50 => mem_adr0[5].CLK
clk50 => multiregimpl2_regs1.CLK
clk50 => multiregimpl2_regs0.CLK
clk50 => multiregimpl1_regs1[0].CLK
clk50 => multiregimpl1_regs1[1].CLK
clk50 => multiregimpl1_regs1[2].CLK
clk50 => multiregimpl1_regs1[3].CLK
clk50 => multiregimpl1_regs1[4].CLK
clk50 => multiregimpl1_regs1[5].CLK
clk50 => multiregimpl1_regs1[6].CLK
clk50 => multiregimpl1_regs1[7].CLK
clk50 => multiregimpl1_regs1[8].CLK
clk50 => multiregimpl1_regs1[9].CLK
clk50 => multiregimpl1_regs0[0].CLK
clk50 => multiregimpl1_regs0[1].CLK
clk50 => multiregimpl1_regs0[2].CLK
clk50 => multiregimpl1_regs0[3].CLK
clk50 => multiregimpl1_regs0[4].CLK
clk50 => multiregimpl1_regs0[5].CLK
clk50 => multiregimpl1_regs0[6].CLK
clk50 => multiregimpl1_regs0[7].CLK
clk50 => multiregimpl1_regs0[8].CLK
clk50 => multiregimpl1_regs0[9].CLK
clk50 => multiregimpl0_regs1.CLK
clk50 => multiregimpl0_regs0.CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[0].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[1].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[2].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[3].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[4].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[5].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[6].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[7].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[8].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[9].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[10].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[11].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[12].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[13].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[14].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[15].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[16].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[17].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[18].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[19].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[20].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[21].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[22].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[23].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[24].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[25].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[26].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[27].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[28].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[29].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[30].CLK
clk50 => csr_bankarray_interface4_bank_bus_dat_r[31].CLK
clk50 => leds_storage[0].CLK
clk50 => leds_storage[1].CLK
clk50 => leds_storage[2].CLK
clk50 => leds_storage[3].CLK
clk50 => leds_storage[4].CLK
clk50 => leds_storage[5].CLK
clk50 => leds_storage[6].CLK
clk50 => leds_storage[7].CLK
clk50 => leds_storage[8].CLK
clk50 => leds_storage[9].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[0].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[1].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[2].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[3].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[4].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[5].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[6].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[7].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[8].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[9].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[10].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[11].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[12].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[13].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[14].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[15].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[16].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[17].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[18].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[19].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[20].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[21].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[22].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[23].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[24].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[25].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[26].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[27].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[28].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[29].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[30].CLK
clk50 => csr_bankarray_interface3_bank_bus_dat_r[31].CLK
clk50 => csr_bankarray_sel_r.CLK
clk50 => scratch_storage[0].CLK
clk50 => scratch_storage[1].CLK
clk50 => scratch_storage[2].CLK
clk50 => scratch_storage[3].CLK
clk50 => scratch_storage[4].CLK
clk50 => scratch_storage[5].CLK
clk50 => scratch_storage[6].CLK
clk50 => scratch_storage[7].CLK
clk50 => scratch_storage[8].CLK
clk50 => scratch_storage[9].CLK
clk50 => scratch_storage[10].CLK
clk50 => scratch_storage[11].CLK
clk50 => scratch_storage[12].CLK
clk50 => scratch_storage[13].CLK
clk50 => scratch_storage[14].CLK
clk50 => scratch_storage[15].CLK
clk50 => scratch_storage[16].CLK
clk50 => scratch_storage[17].CLK
clk50 => scratch_storage[18].CLK
clk50 => scratch_storage[19].CLK
clk50 => scratch_storage[20].CLK
clk50 => scratch_storage[21].CLK
clk50 => scratch_storage[22].CLK
clk50 => scratch_storage[23].CLK
clk50 => scratch_storage[24].CLK
clk50 => scratch_storage[25].CLK
clk50 => scratch_storage[26].CLK
clk50 => scratch_storage[27].CLK
clk50 => scratch_storage[28].CLK
clk50 => scratch_storage[29].CLK
clk50 => scratch_storage[30].CLK
clk50 => scratch_storage[31].CLK
clk50 => reset_storage[0].CLK
clk50 => reset_storage[1].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[0].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[1].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[2].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[3].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[4].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[5].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[6].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[7].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[8].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[9].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[10].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[11].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[12].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[13].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[14].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[15].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[16].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[17].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[18].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[19].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[20].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[21].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[22].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[23].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[24].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[25].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[26].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[27].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[28].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[29].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[30].CLK
clk50 => csr_bankarray_interface2_bank_bus_dat_r[31].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[0].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[1].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[2].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[3].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[4].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[5].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[6].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[7].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[8].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[9].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[10].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[11].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[12].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[13].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[14].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[15].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[16].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[17].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[18].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[19].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[20].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[21].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[22].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[23].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[24].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[25].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[26].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[27].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[28].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[29].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[30].CLK
clk50 => csr_bankarray_interface1_bank_bus_dat_r[31].CLK
clk50 => adxl362_loopback_storage.CLK
clk50 => adxl362_cs_storage[0].CLK
clk50 => adxl362_cs_storage[1].CLK
clk50 => adxl362_cs_storage[2].CLK
clk50 => adxl362_cs_storage[3].CLK
clk50 => adxl362_cs_storage[4].CLK
clk50 => adxl362_cs_storage[5].CLK
clk50 => adxl362_cs_storage[6].CLK
clk50 => adxl362_cs_storage[7].CLK
clk50 => adxl362_cs_storage[8].CLK
clk50 => adxl362_cs_storage[9].CLK
clk50 => adxl362_cs_storage[10].CLK
clk50 => adxl362_cs_storage[11].CLK
clk50 => adxl362_cs_storage[12].CLK
clk50 => adxl362_cs_storage[13].CLK
clk50 => adxl362_cs_storage[14].CLK
clk50 => adxl362_cs_storage[15].CLK
clk50 => adxl362_cs_storage[16].CLK
clk50 => adxl362_mosi_storage[0].CLK
clk50 => adxl362_mosi_storage[1].CLK
clk50 => adxl362_mosi_storage[2].CLK
clk50 => adxl362_mosi_storage[3].CLK
clk50 => adxl362_mosi_storage[4].CLK
clk50 => adxl362_mosi_storage[5].CLK
clk50 => adxl362_mosi_storage[6].CLK
clk50 => adxl362_mosi_storage[7].CLK
clk50 => adxl362_mosi_storage[8].CLK
clk50 => adxl362_mosi_storage[9].CLK
clk50 => adxl362_mosi_storage[10].CLK
clk50 => adxl362_mosi_storage[11].CLK
clk50 => adxl362_mosi_storage[12].CLK
clk50 => adxl362_mosi_storage[13].CLK
clk50 => adxl362_mosi_storage[14].CLK
clk50 => adxl362_mosi_storage[15].CLK
clk50 => adxl362_mosi_storage[16].CLK
clk50 => adxl362_mosi_storage[17].CLK
clk50 => adxl362_mosi_storage[18].CLK
clk50 => adxl362_mosi_storage[19].CLK
clk50 => adxl362_mosi_storage[20].CLK
clk50 => adxl362_mosi_storage[21].CLK
clk50 => adxl362_mosi_storage[22].CLK
clk50 => adxl362_mosi_storage[23].CLK
clk50 => adxl362_mosi_storage[24].CLK
clk50 => adxl362_mosi_storage[25].CLK
clk50 => adxl362_mosi_storage[26].CLK
clk50 => adxl362_mosi_storage[27].CLK
clk50 => adxl362_mosi_storage[28].CLK
clk50 => adxl362_mosi_storage[29].CLK
clk50 => adxl362_mosi_storage[30].CLK
clk50 => adxl362_mosi_storage[31].CLK
clk50 => adxl362_control_re.CLK
clk50 => adxl362_control_storage[0].CLK
clk50 => adxl362_control_storage[1].CLK
clk50 => adxl362_control_storage[2].CLK
clk50 => adxl362_control_storage[3].CLK
clk50 => adxl362_control_storage[4].CLK
clk50 => adxl362_control_storage[5].CLK
clk50 => adxl362_control_storage[6].CLK
clk50 => adxl362_control_storage[7].CLK
clk50 => adxl362_control_storage[8].CLK
clk50 => adxl362_control_storage[9].CLK
clk50 => adxl362_control_storage[10].CLK
clk50 => adxl362_control_storage[11].CLK
clk50 => adxl362_control_storage[12].CLK
clk50 => adxl362_control_storage[13].CLK
clk50 => adxl362_control_storage[14].CLK
clk50 => adxl362_control_storage[15].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[0].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[1].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[2].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[3].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[4].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[5].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[6].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[7].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[8].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[9].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[10].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[11].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[12].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[13].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[14].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[15].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[16].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[17].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[18].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[19].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[20].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[21].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[22].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[23].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[24].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[25].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[26].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[27].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[28].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[29].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[30].CLK
clk50 => csr_bankarray_interface0_bank_bus_dat_r[31].CLK
clk50 => state.CLK
clk50 => display6_counter[0].CLK
clk50 => display6_counter[1].CLK
clk50 => display6_counter[2].CLK
clk50 => display6_counter[3].CLK
clk50 => display6_counter[4].CLK
clk50 => display6_counter[5].CLK
clk50 => display6_counter[6].CLK
clk50 => display6_counter[7].CLK
clk50 => display6_counter[8].CLK
clk50 => display6_counter[9].CLK
clk50 => display6_counter[10].CLK
clk50 => display6_counter[11].CLK
clk50 => display6_counter[12].CLK
clk50 => display6_counter[13].CLK
clk50 => display6_counter[14].CLK
clk50 => display6_counter[15].CLK
clk50 => display6_counter[16].CLK
clk50 => display5_counter[0].CLK
clk50 => display5_counter[1].CLK
clk50 => display5_counter[2].CLK
clk50 => display5_counter[3].CLK
clk50 => display5_counter[4].CLK
clk50 => display5_counter[5].CLK
clk50 => display5_counter[6].CLK
clk50 => display5_counter[7].CLK
clk50 => display5_counter[8].CLK
clk50 => display5_counter[9].CLK
clk50 => display5_counter[10].CLK
clk50 => display5_counter[11].CLK
clk50 => display5_counter[12].CLK
clk50 => display5_counter[13].CLK
clk50 => display5_counter[14].CLK
clk50 => display5_counter[15].CLK
clk50 => display5_counter[16].CLK
clk50 => display4_counter[0].CLK
clk50 => display4_counter[1].CLK
clk50 => display4_counter[2].CLK
clk50 => display4_counter[3].CLK
clk50 => display4_counter[4].CLK
clk50 => display4_counter[5].CLK
clk50 => display4_counter[6].CLK
clk50 => display4_counter[7].CLK
clk50 => display4_counter[8].CLK
clk50 => display4_counter[9].CLK
clk50 => display4_counter[10].CLK
clk50 => display4_counter[11].CLK
clk50 => display4_counter[12].CLK
clk50 => display4_counter[13].CLK
clk50 => display4_counter[14].CLK
clk50 => display4_counter[15].CLK
clk50 => display4_counter[16].CLK
clk50 => display3_counter[0].CLK
clk50 => display3_counter[1].CLK
clk50 => display3_counter[2].CLK
clk50 => display3_counter[3].CLK
clk50 => display3_counter[4].CLK
clk50 => display3_counter[5].CLK
clk50 => display3_counter[6].CLK
clk50 => display3_counter[7].CLK
clk50 => display3_counter[8].CLK
clk50 => display3_counter[9].CLK
clk50 => display3_counter[10].CLK
clk50 => display3_counter[11].CLK
clk50 => display3_counter[12].CLK
clk50 => display3_counter[13].CLK
clk50 => display3_counter[14].CLK
clk50 => display3_counter[15].CLK
clk50 => display3_counter[16].CLK
clk50 => display2_counter[0].CLK
clk50 => display2_counter[1].CLK
clk50 => display2_counter[2].CLK
clk50 => display2_counter[3].CLK
clk50 => display2_counter[4].CLK
clk50 => display2_counter[5].CLK
clk50 => display2_counter[6].CLK
clk50 => display2_counter[7].CLK
clk50 => display2_counter[8].CLK
clk50 => display2_counter[9].CLK
clk50 => display2_counter[10].CLK
clk50 => display2_counter[11].CLK
clk50 => display2_counter[12].CLK
clk50 => display2_counter[13].CLK
clk50 => display2_counter[14].CLK
clk50 => display2_counter[15].CLK
clk50 => display2_counter[16].CLK
clk50 => display1_counter[0].CLK
clk50 => display1_counter[1].CLK
clk50 => display1_counter[2].CLK
clk50 => display1_counter[3].CLK
clk50 => display1_counter[4].CLK
clk50 => display1_counter[5].CLK
clk50 => display1_counter[6].CLK
clk50 => display1_counter[7].CLK
clk50 => display1_counter[8].CLK
clk50 => display1_counter[9].CLK
clk50 => display1_counter[10].CLK
clk50 => display1_counter[11].CLK
clk50 => display1_counter[12].CLK
clk50 => display1_counter[13].CLK
clk50 => display1_counter[14].CLK
clk50 => display1_counter[15].CLK
clk50 => display1_counter[16].CLK
clk50 => adxl362_count[0].CLK
clk50 => adxl362_count[1].CLK
clk50 => adxl362_count[2].CLK
clk50 => adxl362_count[3].CLK
clk50 => adxl362_count[4].CLK
clk50 => adxl362_miso[0].CLK
clk50 => adxl362_miso[1].CLK
clk50 => adxl362_miso[2].CLK
clk50 => adxl362_miso[3].CLK
clk50 => adxl362_miso[4].CLK
clk50 => adxl362_miso[5].CLK
clk50 => adxl362_miso[6].CLK
clk50 => adxl362_miso[7].CLK
clk50 => adxl362_miso[8].CLK
clk50 => adxl362_miso[9].CLK
clk50 => adxl362_miso[10].CLK
clk50 => adxl362_miso[11].CLK
clk50 => adxl362_miso[12].CLK
clk50 => adxl362_miso[13].CLK
clk50 => adxl362_miso[14].CLK
clk50 => adxl362_miso[15].CLK
clk50 => adxl362_miso[16].CLK
clk50 => adxl362_miso[17].CLK
clk50 => adxl362_miso[18].CLK
clk50 => adxl362_miso[19].CLK
clk50 => adxl362_miso[20].CLK
clk50 => adxl362_miso[21].CLK
clk50 => adxl362_miso[22].CLK
clk50 => adxl362_miso[23].CLK
clk50 => adxl362_miso[24].CLK
clk50 => adxl362_miso[25].CLK
clk50 => adxl362_miso[26].CLK
clk50 => adxl362_miso[27].CLK
clk50 => adxl362_miso[28].CLK
clk50 => adxl362_miso[29].CLK
clk50 => adxl362_miso[30].CLK
clk50 => adxl362_miso[31].CLK
clk50 => adxl362_miso_data[0].CLK
clk50 => adxl362_miso_data[1].CLK
clk50 => adxl362_miso_data[2].CLK
clk50 => adxl362_miso_data[3].CLK
clk50 => adxl362_miso_data[4].CLK
clk50 => adxl362_miso_data[5].CLK
clk50 => adxl362_miso_data[6].CLK
clk50 => adxl362_miso_data[7].CLK
clk50 => adxl362_miso_data[8].CLK
clk50 => adxl362_miso_data[9].CLK
clk50 => adxl362_miso_data[10].CLK
clk50 => adxl362_miso_data[11].CLK
clk50 => adxl362_miso_data[12].CLK
clk50 => adxl362_miso_data[13].CLK
clk50 => adxl362_miso_data[14].CLK
clk50 => adxl362_miso_data[15].CLK
clk50 => adxl362_miso_data[16].CLK
clk50 => adxl362_miso_data[17].CLK
clk50 => adxl362_miso_data[18].CLK
clk50 => adxl362_miso_data[19].CLK
clk50 => adxl362_miso_data[20].CLK
clk50 => adxl362_miso_data[21].CLK
clk50 => adxl362_miso_data[22].CLK
clk50 => adxl362_miso_data[23].CLK
clk50 => adxl362_miso_data[24].CLK
clk50 => adxl362_miso_data[25].CLK
clk50 => adxl362_miso_data[26].CLK
clk50 => adxl362_miso_data[27].CLK
clk50 => adxl362_miso_data[28].CLK
clk50 => adxl362_miso_data[29].CLK
clk50 => adxl362_miso_data[30].CLK
clk50 => adxl362_miso_data[31].CLK
clk50 => adxl362_spi_mosi~reg0.CLK
clk50 => adxl362_mosi_sel[0].CLK
clk50 => adxl362_mosi_sel[1].CLK
clk50 => adxl362_mosi_sel[2].CLK
clk50 => adxl362_mosi_sel[3].CLK
clk50 => adxl362_mosi_sel[4].CLK
clk50 => adxl362_mosi_data[0].CLK
clk50 => adxl362_mosi_data[1].CLK
clk50 => adxl362_mosi_data[2].CLK
clk50 => adxl362_mosi_data[3].CLK
clk50 => adxl362_mosi_data[4].CLK
clk50 => adxl362_mosi_data[5].CLK
clk50 => adxl362_mosi_data[6].CLK
clk50 => adxl362_mosi_data[7].CLK
clk50 => adxl362_mosi_data[8].CLK
clk50 => adxl362_mosi_data[9].CLK
clk50 => adxl362_mosi_data[10].CLK
clk50 => adxl362_mosi_data[11].CLK
clk50 => adxl362_mosi_data[12].CLK
clk50 => adxl362_mosi_data[13].CLK
clk50 => adxl362_mosi_data[14].CLK
clk50 => adxl362_mosi_data[15].CLK
clk50 => adxl362_mosi_data[16].CLK
clk50 => adxl362_mosi_data[17].CLK
clk50 => adxl362_mosi_data[18].CLK
clk50 => adxl362_mosi_data[19].CLK
clk50 => adxl362_mosi_data[20].CLK
clk50 => adxl362_mosi_data[21].CLK
clk50 => adxl362_mosi_data[22].CLK
clk50 => adxl362_mosi_data[23].CLK
clk50 => adxl362_mosi_data[24].CLK
clk50 => adxl362_mosi_data[25].CLK
clk50 => adxl362_mosi_data[26].CLK
clk50 => adxl362_mosi_data[27].CLK
clk50 => adxl362_mosi_data[28].CLK
clk50 => adxl362_mosi_data[29].CLK
clk50 => adxl362_mosi_data[30].CLK
clk50 => adxl362_mosi_data[31].CLK
clk50 => adxl362_spi_cs_n~reg0.CLK
clk50 => adxl362_spi_clk~reg0.CLK
clk50 => adxl362_clk_divider1[0].CLK
clk50 => adxl362_clk_divider1[1].CLK
clk50 => adxl362_clk_divider1[2].CLK
clk50 => adxl362_clk_divider1[3].CLK
clk50 => adxl362_clk_divider1[4].CLK
clk50 => adxl362_clk_divider1[5].CLK
clk50 => adxl362_clk_divider1[6].CLK
clk50 => adxl362_clk_divider1[7].CLK
clk50 => adxl362_clk_divider1[8].CLK
clk50 => adxl362_clk_divider1[9].CLK
clk50 => adxl362_clk_divider1[10].CLK
clk50 => adxl362_clk_divider1[11].CLK
clk50 => adxl362_clk_divider1[12].CLK
clk50 => adxl362_clk_divider1[13].CLK
clk50 => adxl362_clk_divider1[14].CLK
clk50 => adxl362_clk_divider1[15].CLK
clk50 => serial_bridge_count[0].CLK
clk50 => serial_bridge_count[1].CLK
clk50 => serial_bridge_count[2].CLK
clk50 => serial_bridge_count[3].CLK
clk50 => serial_bridge_count[4].CLK
clk50 => serial_bridge_count[5].CLK
clk50 => serial_bridge_count[6].CLK
clk50 => serial_bridge_count[7].CLK
clk50 => serial_bridge_count[8].CLK
clk50 => serial_bridge_count[9].CLK
clk50 => serial_bridge_count[10].CLK
clk50 => serial_bridge_count[11].CLK
clk50 => serial_bridge_count[12].CLK
clk50 => serial_bridge_count[13].CLK
clk50 => serial_bridge_count[14].CLK
clk50 => serial_bridge_count[15].CLK
clk50 => serial_bridge_count[16].CLK
clk50 => serial_bridge_count[17].CLK
clk50 => serial_bridge_count[18].CLK
clk50 => serial_bridge_count[19].CLK
clk50 => serial_bridge_count[20].CLK
clk50 => serial_bridge_count[21].CLK
clk50 => serial_bridge_count[22].CLK
clk50 => serial_bridge_count[23].CLK
clk50 => serial_bridge_data[0].CLK
clk50 => serial_bridge_data[1].CLK
clk50 => serial_bridge_data[2].CLK
clk50 => serial_bridge_data[3].CLK
clk50 => serial_bridge_data[4].CLK
clk50 => serial_bridge_data[5].CLK
clk50 => serial_bridge_data[6].CLK
clk50 => serial_bridge_data[7].CLK
clk50 => serial_bridge_data[8].CLK
clk50 => serial_bridge_data[9].CLK
clk50 => serial_bridge_data[10].CLK
clk50 => serial_bridge_data[11].CLK
clk50 => serial_bridge_data[12].CLK
clk50 => serial_bridge_data[13].CLK
clk50 => serial_bridge_data[14].CLK
clk50 => serial_bridge_data[15].CLK
clk50 => serial_bridge_data[16].CLK
clk50 => serial_bridge_data[17].CLK
clk50 => serial_bridge_data[18].CLK
clk50 => serial_bridge_data[19].CLK
clk50 => serial_bridge_data[20].CLK
clk50 => serial_bridge_data[21].CLK
clk50 => serial_bridge_data[22].CLK
clk50 => serial_bridge_data[23].CLK
clk50 => serial_bridge_data[24].CLK
clk50 => serial_bridge_data[25].CLK
clk50 => serial_bridge_data[26].CLK
clk50 => serial_bridge_data[27].CLK
clk50 => serial_bridge_data[28].CLK
clk50 => serial_bridge_data[29].CLK
clk50 => serial_bridge_data[30].CLK
clk50 => serial_bridge_data[31].CLK
clk50 => serial_bridge_incr.CLK
clk50 => serial_bridge_address[0].CLK
clk50 => serial_bridge_address[1].CLK
clk50 => serial_bridge_address[2].CLK
clk50 => serial_bridge_address[3].CLK
clk50 => serial_bridge_address[4].CLK
clk50 => serial_bridge_address[5].CLK
clk50 => serial_bridge_address[6].CLK
clk50 => serial_bridge_address[7].CLK
clk50 => serial_bridge_address[8].CLK
clk50 => serial_bridge_address[9].CLK
clk50 => serial_bridge_address[10].CLK
clk50 => serial_bridge_address[11].CLK
clk50 => serial_bridge_address[12].CLK
clk50 => serial_bridge_address[13].CLK
clk50 => serial_bridge_address[14].CLK
clk50 => serial_bridge_address[15].CLK
clk50 => serial_bridge_address[16].CLK
clk50 => serial_bridge_address[17].CLK
clk50 => serial_bridge_address[18].CLK
clk50 => serial_bridge_address[19].CLK
clk50 => serial_bridge_address[20].CLK
clk50 => serial_bridge_address[21].CLK
clk50 => serial_bridge_address[22].CLK
clk50 => serial_bridge_address[23].CLK
clk50 => serial_bridge_address[24].CLK
clk50 => serial_bridge_address[25].CLK
clk50 => serial_bridge_address[26].CLK
clk50 => serial_bridge_address[27].CLK
clk50 => serial_bridge_address[28].CLK
clk50 => serial_bridge_address[29].CLK
clk50 => serial_bridge_address[30].CLK
clk50 => serial_bridge_address[31].CLK
clk50 => serial_bridge_length[0].CLK
clk50 => serial_bridge_length[1].CLK
clk50 => serial_bridge_length[2].CLK
clk50 => serial_bridge_length[3].CLK
clk50 => serial_bridge_length[4].CLK
clk50 => serial_bridge_length[5].CLK
clk50 => serial_bridge_length[6].CLK
clk50 => serial_bridge_length[7].CLK
clk50 => serial_bridge_cmd[0].CLK
clk50 => serial_bridge_cmd[1].CLK
clk50 => serial_bridge_cmd[2].CLK
clk50 => serial_bridge_cmd[3].CLK
clk50 => serial_bridge_cmd[4].CLK
clk50 => serial_bridge_cmd[5].CLK
clk50 => serial_bridge_cmd[6].CLK
clk50 => serial_bridge_cmd[7].CLK
clk50 => serial_bridge_words_count[0].CLK
clk50 => serial_bridge_words_count[1].CLK
clk50 => serial_bridge_words_count[2].CLK
clk50 => serial_bridge_words_count[3].CLK
clk50 => serial_bridge_words_count[4].CLK
clk50 => serial_bridge_words_count[5].CLK
clk50 => serial_bridge_words_count[6].CLK
clk50 => serial_bridge_words_count[7].CLK
clk50 => serial_bridge_bytes_count[0].CLK
clk50 => serial_bridge_bytes_count[1].CLK
clk50 => serial_bridge_rx_data[0].CLK
clk50 => serial_bridge_rx_data[1].CLK
clk50 => serial_bridge_rx_data[2].CLK
clk50 => serial_bridge_rx_data[3].CLK
clk50 => serial_bridge_rx_data[4].CLK
clk50 => serial_bridge_rx_data[5].CLK
clk50 => serial_bridge_rx_data[6].CLK
clk50 => serial_bridge_rx_data[7].CLK
clk50 => serial_bridge_rx_count[0].CLK
clk50 => serial_bridge_rx_count[1].CLK
clk50 => serial_bridge_rx_count[2].CLK
clk50 => serial_bridge_rx_count[3].CLK
clk50 => uartwishbonebridge_rs232phyrx_state.CLK
clk50 => serial_bridge_rx_phase[1].CLK
clk50 => serial_bridge_rx_phase[2].CLK
clk50 => serial_bridge_rx_phase[3].CLK
clk50 => serial_bridge_rx_phase[4].CLK
clk50 => serial_bridge_rx_phase[5].CLK
clk50 => serial_bridge_rx_phase[6].CLK
clk50 => serial_bridge_rx_phase[7].CLK
clk50 => serial_bridge_rx_phase[8].CLK
clk50 => serial_bridge_rx_phase[9].CLK
clk50 => serial_bridge_rx_phase[10].CLK
clk50 => serial_bridge_rx_phase[11].CLK
clk50 => serial_bridge_rx_phase[12].CLK
clk50 => serial_bridge_rx_phase[13].CLK
clk50 => serial_bridge_rx_phase[14].CLK
clk50 => serial_bridge_rx_phase[15].CLK
clk50 => serial_bridge_rx_phase[16].CLK
clk50 => serial_bridge_rx_phase[17].CLK
clk50 => serial_bridge_rx_phase[18].CLK
clk50 => serial_bridge_rx_phase[19].CLK
clk50 => serial_bridge_rx_phase[20].CLK
clk50 => serial_bridge_rx_phase[21].CLK
clk50 => serial_bridge_rx_phase[22].CLK
clk50 => serial_bridge_rx_phase[23].CLK
clk50 => serial_bridge_rx_phase[24].CLK
clk50 => serial_bridge_rx_phase[25].CLK
clk50 => serial_bridge_rx_phase[26].CLK
clk50 => serial_bridge_rx_phase[27].CLK
clk50 => serial_bridge_rx_phase[28].CLK
clk50 => serial_bridge_rx_phase[29].CLK
clk50 => serial_bridge_rx_phase[30].CLK
clk50 => serial_bridge_rx_phase[31].CLK
clk50 => serial_bridge_rx_tick.CLK
clk50 => serial_bridge_rx_rx_d.CLK
clk50 => serial_bridge_tx_data[0].CLK
clk50 => serial_bridge_tx_data[1].CLK
clk50 => serial_bridge_tx_data[2].CLK
clk50 => serial_bridge_tx_data[3].CLK
clk50 => serial_bridge_tx_data[4].CLK
clk50 => serial_bridge_tx_data[5].CLK
clk50 => serial_bridge_tx_data[6].CLK
clk50 => serial_bridge_tx_data[7].CLK
clk50 => serial_tx~reg0.CLK
clk50 => serial_bridge_tx_count[0].CLK
clk50 => serial_bridge_tx_count[1].CLK
clk50 => serial_bridge_tx_count[2].CLK
clk50 => serial_bridge_tx_count[3].CLK
clk50 => uartwishbonebridge_rs232phytx_state.CLK
clk50 => serial_bridge_tx_phase[1].CLK
clk50 => serial_bridge_tx_phase[2].CLK
clk50 => serial_bridge_tx_phase[3].CLK
clk50 => serial_bridge_tx_phase[4].CLK
clk50 => serial_bridge_tx_phase[5].CLK
clk50 => serial_bridge_tx_phase[6].CLK
clk50 => serial_bridge_tx_phase[7].CLK
clk50 => serial_bridge_tx_phase[8].CLK
clk50 => serial_bridge_tx_phase[9].CLK
clk50 => serial_bridge_tx_phase[10].CLK
clk50 => serial_bridge_tx_phase[11].CLK
clk50 => serial_bridge_tx_phase[12].CLK
clk50 => serial_bridge_tx_phase[13].CLK
clk50 => serial_bridge_tx_phase[14].CLK
clk50 => serial_bridge_tx_phase[15].CLK
clk50 => serial_bridge_tx_phase[16].CLK
clk50 => serial_bridge_tx_phase[17].CLK
clk50 => serial_bridge_tx_phase[18].CLK
clk50 => serial_bridge_tx_phase[19].CLK
clk50 => serial_bridge_tx_phase[20].CLK
clk50 => serial_bridge_tx_phase[21].CLK
clk50 => serial_bridge_tx_phase[22].CLK
clk50 => serial_bridge_tx_phase[23].CLK
clk50 => serial_bridge_tx_phase[24].CLK
clk50 => serial_bridge_tx_phase[25].CLK
clk50 => serial_bridge_tx_phase[26].CLK
clk50 => serial_bridge_tx_phase[27].CLK
clk50 => serial_bridge_tx_phase[28].CLK
clk50 => serial_bridge_tx_phase[29].CLK
clk50 => serial_bridge_tx_phase[30].CLK
clk50 => serial_bridge_tx_phase[31].CLK
clk50 => serial_bridge_tx_tick.CLK
clk50 => bus_errors[0].CLK
clk50 => bus_errors[1].CLK
clk50 => bus_errors[2].CLK
clk50 => bus_errors[3].CLK
clk50 => bus_errors[4].CLK
clk50 => bus_errors[5].CLK
clk50 => bus_errors[6].CLK
clk50 => bus_errors[7].CLK
clk50 => bus_errors[8].CLK
clk50 => bus_errors[9].CLK
clk50 => bus_errors[10].CLK
clk50 => bus_errors[11].CLK
clk50 => bus_errors[12].CLK
clk50 => bus_errors[13].CLK
clk50 => bus_errors[14].CLK
clk50 => bus_errors[15].CLK
clk50 => bus_errors[16].CLK
clk50 => bus_errors[17].CLK
clk50 => bus_errors[18].CLK
clk50 => bus_errors[19].CLK
clk50 => bus_errors[20].CLK
clk50 => bus_errors[21].CLK
clk50 => bus_errors[22].CLK
clk50 => bus_errors[23].CLK
clk50 => bus_errors[24].CLK
clk50 => bus_errors[25].CLK
clk50 => bus_errors[26].CLK
clk50 => bus_errors[27].CLK
clk50 => bus_errors[28].CLK
clk50 => bus_errors[29].CLK
clk50 => bus_errors[30].CLK
clk50 => bus_errors[31].CLK
clk50 => int_rst.CLK
clk50 => display6_value~2.DATAIN
clk50 => display5_value~2.DATAIN
clk50 => display4_value~2.DATAIN
clk50 => display3_value~2.DATAIN
clk50 => display2_value~2.DATAIN
clk50 => display1_value~2.DATAIN
clk50 => spimaster_state~1.DATAIN
clk50 => uartwishbonebridge_state~1.DATAIN
cpu_reset => int_rst.DATAIN
serial_tx <= serial_tx~reg0.DB_MAX_OUTPUT_PORT_TYPE
serial_rx => multiregimpl0_regs0.DATAIN
user_led0 <= leds_storage[0].DB_MAX_OUTPUT_PORT_TYPE
user_led1 <= leds_storage[1].DB_MAX_OUTPUT_PORT_TYPE
user_led2 <= leds_storage[2].DB_MAX_OUTPUT_PORT_TYPE
user_led3 <= leds_storage[3].DB_MAX_OUTPUT_PORT_TYPE
user_led4 <= leds_storage[4].DB_MAX_OUTPUT_PORT_TYPE
user_led5 <= leds_storage[5].DB_MAX_OUTPUT_PORT_TYPE
user_led6 <= leds_storage[6].DB_MAX_OUTPUT_PORT_TYPE
user_led7 <= leds_storage[7].DB_MAX_OUTPUT_PORT_TYPE
user_led8 <= leds_storage[8].DB_MAX_OUTPUT_PORT_TYPE
user_led9 <= leds_storage[9].DB_MAX_OUTPUT_PORT_TYPE
user_sw0 => multiregimpl1_regs0[0].DATAIN
user_sw1 => multiregimpl1_regs0[1].DATAIN
user_sw2 => multiregimpl1_regs0[2].DATAIN
user_sw3 => multiregimpl1_regs0[3].DATAIN
user_sw4 => multiregimpl1_regs0[4].DATAIN
user_sw5 => multiregimpl1_regs0[5].DATAIN
user_sw6 => multiregimpl1_regs0[6].DATAIN
user_sw7 => multiregimpl1_regs0[7].DATAIN
user_sw8 => multiregimpl1_regs0[8].DATAIN
user_sw9 => multiregimpl1_regs0[9].DATAIN
user_btn_1 => multiregimpl2_regs0.DATAIN
adxl362_spi_cs_n <= adxl362_spi_cs_n~reg0.DB_MAX_OUTPUT_PORT_TYPE
adxl362_spi_clk <= adxl362_spi_clk~reg0.DB_MAX_OUTPUT_PORT_TYPE
adxl362_spi_mosi <= adxl362_spi_mosi~reg0.DB_MAX_OUTPUT_PORT_TYPE
adxl362_spi_miso => adxl362_miso_data.DATAA
display_1[0] <= WideOr12.DB_MAX_OUTPUT_PORT_TYPE
display_1[1] <= WideOr11.DB_MAX_OUTPUT_PORT_TYPE
display_1[2] <= WideOr10.DB_MAX_OUTPUT_PORT_TYPE
display_1[3] <= WideOr9.DB_MAX_OUTPUT_PORT_TYPE
display_1[4] <= WideOr8.DB_MAX_OUTPUT_PORT_TYPE
display_1[5] <= WideOr7.DB_MAX_OUTPUT_PORT_TYPE
display_1[6] <= WideOr6.DB_MAX_OUTPUT_PORT_TYPE
display_1[7] <= <VCC>
display_2[0] <= WideOr19.DB_MAX_OUTPUT_PORT_TYPE
display_2[1] <= WideOr18.DB_MAX_OUTPUT_PORT_TYPE
display_2[2] <= WideOr17.DB_MAX_OUTPUT_PORT_TYPE
display_2[3] <= WideOr16.DB_MAX_OUTPUT_PORT_TYPE
display_2[4] <= WideOr15.DB_MAX_OUTPUT_PORT_TYPE
display_2[5] <= WideOr14.DB_MAX_OUTPUT_PORT_TYPE
display_2[6] <= WideOr13.DB_MAX_OUTPUT_PORT_TYPE
display_2[7] <= <VCC>
display_3[0] <= WideOr26.DB_MAX_OUTPUT_PORT_TYPE
display_3[1] <= WideOr25.DB_MAX_OUTPUT_PORT_TYPE
display_3[2] <= WideOr24.DB_MAX_OUTPUT_PORT_TYPE
display_3[3] <= WideOr23.DB_MAX_OUTPUT_PORT_TYPE
display_3[4] <= WideOr22.DB_MAX_OUTPUT_PORT_TYPE
display_3[5] <= WideOr21.DB_MAX_OUTPUT_PORT_TYPE
display_3[6] <= WideOr20.DB_MAX_OUTPUT_PORT_TYPE
display_3[7] <= <VCC>
display_4[0] <= WideOr33.DB_MAX_OUTPUT_PORT_TYPE
display_4[1] <= WideOr32.DB_MAX_OUTPUT_PORT_TYPE
display_4[2] <= WideOr31.DB_MAX_OUTPUT_PORT_TYPE
display_4[3] <= WideOr30.DB_MAX_OUTPUT_PORT_TYPE
display_4[4] <= WideOr29.DB_MAX_OUTPUT_PORT_TYPE
display_4[5] <= WideOr28.DB_MAX_OUTPUT_PORT_TYPE
display_4[6] <= WideOr27.DB_MAX_OUTPUT_PORT_TYPE
display_4[7] <= <VCC>
display_5[0] <= WideOr40.DB_MAX_OUTPUT_PORT_TYPE
display_5[1] <= WideOr39.DB_MAX_OUTPUT_PORT_TYPE
display_5[2] <= WideOr38.DB_MAX_OUTPUT_PORT_TYPE
display_5[3] <= WideOr37.DB_MAX_OUTPUT_PORT_TYPE
display_5[4] <= WideOr36.DB_MAX_OUTPUT_PORT_TYPE
display_5[5] <= WideOr35.DB_MAX_OUTPUT_PORT_TYPE
display_5[6] <= WideOr34.DB_MAX_OUTPUT_PORT_TYPE
display_5[7] <= <VCC>
display_6[0] <= WideOr47.DB_MAX_OUTPUT_PORT_TYPE
display_6[1] <= WideOr46.DB_MAX_OUTPUT_PORT_TYPE
display_6[2] <= WideOr45.DB_MAX_OUTPUT_PORT_TYPE
display_6[3] <= WideOr44.DB_MAX_OUTPUT_PORT_TYPE
display_6[4] <= WideOr43.DB_MAX_OUTPUT_PORT_TYPE
display_6[5] <= WideOr42.DB_MAX_OUTPUT_PORT_TYPE
display_6[6] <= WideOr41.DB_MAX_OUTPUT_PORT_TYPE
display_6[7] <= <VCC>


