#
# $ Copyright Cypress Semiconductor $
#

source [find board_init_ddr_common.cfg]

#Programming Sequence for the DDR CORE TO PROGRAM NANYA MEMORIES
proc program_ddrcore_4_nanya { } {

set debug 0

set DDR_REG_IP_CTL_BASE  0x1800b400

#DENALI_CTL_00_DATA
set ddr_reg_addr [hexpr $DDR_REG_IP_CTL_BASE + 0]
set ddr_reg_data [hexpr 0x00000600]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_01_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_02_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_03_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_04_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_05_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_06_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000004]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_07_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000002]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_08_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000040]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_09_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x000000a0]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_10_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_11_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x02000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_12_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00050a00]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_13_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0400060b]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_14_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0b100404]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_15_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x040f0404]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_16_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x02040503]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_17_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0c040406]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_18_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0300579c]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_19_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0c040403]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_20_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x03002247]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_21_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x05040003]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_22_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x01000202]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_23_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x03070901]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_24_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000204]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_25_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00240100]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_26_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x000e09b4]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_27_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x000003c7]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_28_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00030003]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_29_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x000a000a]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_30_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_31_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_32_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00270200]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_33_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x000f0200]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_34_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00010000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_35_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x05050500]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_36_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000005]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_37_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_38_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_39_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x10020100]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_40_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00100400]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_41_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x01000400]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_42_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000120]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_43_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_44_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000001]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_45_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_46_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_47_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00021000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_48_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000046]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_49_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00030220]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_50_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000008]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_51_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_52_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00010100]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_53_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_54_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_55_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00020000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_56_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00400100]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_57_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x01000200]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_58_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x02000040]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_59_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000040]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_60_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x01030000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_61_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x01ffff0a]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_62_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x01010101]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_63_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x03010101]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_64_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0c000001]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_65_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_66_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00010000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_67_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_68_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_69_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_70_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_71_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_72_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_73_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_74_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_75_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_76_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_77_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_78_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x04000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_79_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00010605]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_80_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_81_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000002]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_82_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_83_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_84_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0d000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_85_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000028]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_86_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_87_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_88_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_89_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_90_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_91_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_92_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_93_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00404000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_94_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x40400000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_95_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_96_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_97_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_98_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00004040]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_99_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00004040]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_100_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x01000101]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_101_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000001]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_102_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x02020200]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_103_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00640002]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_104_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x01010101]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_105_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00006401]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_106_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_107_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0c0d0000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_108_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_109_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x02001368]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_110_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x02000200]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_111_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x13680200]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_112_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00006108]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_113_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x078e0505]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_114_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x02000200]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_115_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x02000200]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_116_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0000078e]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_117_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x000025c6]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_118_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x02020605]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_119_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x000a0301]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_120_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000019]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_121_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_122_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_123_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x04038000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_124_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x07030a07]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_125_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0xffff1d1c]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_126_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00190010]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_127_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_128_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_129_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_130_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_131_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000204]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_132_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_133_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000001]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

set DDR_REG_IP_PHY_BASE  0x1800b800


#DENALI_PHY_32_DATA
set ddr_reg_addr [hexpr $DDR_REG_IP_PHY_BASE + 0x80]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_33_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00005006]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_34_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00105005]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_35_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_36_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_37_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_00_DATA
set ddr_reg_addr [hexpr $DDR_REG_IP_PHY_BASE + 0]
set ddr_reg_data [hexpr 0x04130413]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_01_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x04150415]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_02_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00010080]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_03_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000044]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_04_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0a12002d]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_05_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x40404040]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_06_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x04130413]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_07_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x04150415]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_08_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00010060]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_09_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000033]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_10_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0912007f]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_11_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x40404040]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_12_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_13_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_14_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_15_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_16_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x04130413]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_17_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x04150415]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_18_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00010080]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_19_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000044]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_20_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0a12002d]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_21_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x40404040]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_22_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x04130413]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_23_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x04150415]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_24_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00010060]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_25_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000033]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_26_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x0912007f]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_27_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x40404040]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_28_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_29_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_30_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_PHY_31_DATA
set ddr_reg_addr [hexpr $ddr_reg_addr + 4]
set ddr_reg_data [hexpr 0x00000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

set DDR_REG_IP_CTL_BASE  0x1800b400
#DENALI_CTL_23_DATA
set ddr_reg_addr [hexpr $DDR_REG_IP_CTL_BASE + 0x5c] ; # 23*4
set ddr_reg_data [hexpr 0x03000000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_65_DATA
set ddr_reg_addr [hexpr $DDR_REG_IP_CTL_BASE + 0x104] ; # 65*4
set ddr_reg_rdata  [pci r $ddr_reg_addr]
set ddr_reg_data [hexpr $ddr_reg_rdata | 0x010000]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_63_DATA
set ddr_reg_addr [hexpr $DDR_REG_IP_CTL_BASE + 0x0fc] ; # 63*4
set ddr_reg_rdata  [pci r $ddr_reg_addr ]
set ddr_reg_data [hexpr $ddr_reg_rdata & 0xfffeffff]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

#DENALI_CTL_00_DATA
set ddr_reg_addr [hexpr $DDR_REG_IP_CTL_BASE + 0x0] ;
set ddr_reg_rdata  [pci r $ddr_reg_addr]
set ddr_reg_data [hexpr $ddr_reg_rdata | 0x1]
if {$debug != 0} {
   puts "Writing $ddr_reg_addr with $ddr_reg_data"
}
pci w  $ddr_reg_addr 4 $ddr_reg_data

}

# Enable DDR
echo "Enable Nanya DDR"
program_ddrcore_reset
program_ddrcore_pads
program_ddrcore_4_nanya
