/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     PT32x012xx.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  0.2
 * @date     13. June 2025
 * @note     Generated by SVDConv V3.3.42 on Friday, 13.06.2025 11:14:19
 *           from File 'PT32x012xx.svd',
 *           last modified on Friday, 13.06.2025 03:13:57
 */




// -----------------------------  Register Item Address: PWR_CR1  ---------------------------------
// SVD Line: 27

unsigned int PWR_CR1 __AT (0x40020400);



// --------------------------------  Field Item: PWR_CR1_PVDE  ------------------------------------
// SVD Line: 35

//  <item> SFDITEM_FIELD__PWR_CR1_PVDE
//    <name> PVDE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020400) Power voltage detection enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.0..0> PVDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_PLS  ------------------------------------
// SVD Line: 42

//  <item> SFDITEM_FIELD__PWR_CR1_PLS
//    <name> PLS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40020400) PVD level selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 4) & 0x7), ((PWR_CR1 = (PWR_CR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_KEY  ------------------------------------
// SVD Line: 49

//  <item> SFDITEM_FIELD__PWR_CR1_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..8] WO (@ 0x40020400) Key value </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 8) & 0x0), ((PWR_CR1 = (PWR_CR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_PLF  ------------------------------------
// SVD Line: 56

//  <item> SFDITEM_FIELD__PWR_CR1_PLF
//    <name> PLF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020400) PVD level status flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.8..8> PLF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR1  ------------------------------------
// SVD Line: 27

//  <rtree> SFDITEM_REG__PWR_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020400) Control Register 1 </i>
//    <loc> ( (unsigned int)((PWR_CR1 >> 0) & 0xFFFFFFFF), ((PWR_CR1 = (PWR_CR1 & ~(0xFE70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFE70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR1_PVDE </item>
//    <item> SFDITEM_FIELD__PWR_CR1_PLS </item>
//    <item> SFDITEM_FIELD__PWR_CR1_KEY </item>
//    <item> SFDITEM_FIELD__PWR_CR1_PLF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWR  --------------------------------------
// SVD Line: 16

//  <view> PWR
//    <name> PWR </name>
//    <item> SFDITEM_REG__PWR_CR1 </item>
//  </view>
//  


// -----------------------------  Register Item Address: RCC_RSR  ---------------------------------
// SVD Line: 78

unsigned int RCC_RSR __AT (0x40020020);



// ---------------------------------  Field Item: RCC_RSR_POR  ------------------------------------
// SVD Line: 87

//  <item> SFDITEM_FIELD__RCC_RSR_POR
//    <name> POR </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020020) Power reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.0..0> POR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_PVD  ------------------------------------
// SVD Line: 93

//  <item> SFDITEM_FIELD__RCC_RSR_PVD
//    <name> PVD </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020020) PVD reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.2..2> PVD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_PIN  ------------------------------------
// SVD Line: 99

//  <item> SFDITEM_FIELD__RCC_RSR_PIN
//    <name> PIN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020020) Pin reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.5..5> PIN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RSR_PLVD  ------------------------------------
// SVD Line: 105

//  <item> SFDITEM_FIELD__RCC_RSR_PLVD
//    <name> PLVD </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020020) Power low voltage detection reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.6..6> PLVD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_SFR  ------------------------------------
// SVD Line: 111

//  <item> SFDITEM_FIELD__RCC_RSR_SFR
//    <name> SFR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020020) Software reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.12..12> SFR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_RSR_LOCKUP  -----------------------------------
// SVD Line: 117

//  <item> SFDITEM_FIELD__RCC_RSR_LOCKUP
//    <name> LOCKUP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020020) LOCKUP reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.13..13> LOCKUP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RSR_IWDG  ------------------------------------
// SVD Line: 123

//  <item> SFDITEM_FIELD__RCC_RSR_IWDG
//    <name> IWDG </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020020) IWDG reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.16..16> IWDG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_RSR_RELOAD  -----------------------------------
// SVD Line: 129

//  <item> SFDITEM_FIELD__RCC_RSR_RELOAD
//    <name> RELOAD </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40020020) Reload reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.25..25> RELOAD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RCC_RSR_CPU  ------------------------------------
// SVD Line: 135

//  <item> SFDITEM_FIELD__RCC_RSR_CPU
//    <name> CPU </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40020020) CPU core reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RSR ) </loc>
//      <o.26..26> CPU
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_RSR  ------------------------------------
// SVD Line: 78

//  <rtree> SFDITEM_REG__RCC_RSR
//    <name> RSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020020) Reset Status Register </i>
//    <loc> ( (unsigned int)((RCC_RSR >> 0) & 0xFFFFFFFF), ((RCC_RSR = (RCC_RSR & ~(0x6013065UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6013065) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_RSR_POR </item>
//    <item> SFDITEM_FIELD__RCC_RSR_PVD </item>
//    <item> SFDITEM_FIELD__RCC_RSR_PIN </item>
//    <item> SFDITEM_FIELD__RCC_RSR_PLVD </item>
//    <item> SFDITEM_FIELD__RCC_RSR_SFR </item>
//    <item> SFDITEM_FIELD__RCC_RSR_LOCKUP </item>
//    <item> SFDITEM_FIELD__RCC_RSR_IWDG </item>
//    <item> SFDITEM_FIELD__RCC_RSR_RELOAD </item>
//    <item> SFDITEM_FIELD__RCC_RSR_CPU </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_RCR  ---------------------------------
// SVD Line: 143

unsigned int RCC_RCR __AT (0x40020024);



// --------------------------------  Field Item: RCC_RCR_PVDE  ------------------------------------
// SVD Line: 152

//  <item> SFDITEM_FIELD__RCC_RCR_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020024) PVD reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.2..2> PVDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RCR_PLVDE  -----------------------------------
// SVD Line: 158

//  <item> SFDITEM_FIELD__RCC_RCR_PLVDE
//    <name> PLVDE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020024) Power low voltage detection reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.6..6> PLVDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_RCR_LOCKUPE  ----------------------------------
// SVD Line: 164

//  <item> SFDITEM_FIELD__RCC_RCR_LOCKUPE
//    <name> LOCKUPE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020024) LOCKUP reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.13..13> LOCKUPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_RCR_IWDGE  -----------------------------------
// SVD Line: 170

//  <item> SFDITEM_FIELD__RCC_RCR_IWDGE
//    <name> IWDGE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020024) IWDG reset enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_RCR ) </loc>
//      <o.16..16> IWDGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_RCR  ------------------------------------
// SVD Line: 143

//  <rtree> SFDITEM_REG__RCC_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) Reset Control Register </i>
//    <loc> ( (unsigned int)((RCC_RCR >> 0) & 0xFFFFFFFF), ((RCC_RCR = (RCC_RCR & ~(0x12044UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x12044) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_RCR_PVDE </item>
//    <item> SFDITEM_FIELD__RCC_RCR_PLVDE </item>
//    <item> SFDITEM_FIELD__RCC_RCR_LOCKUPE </item>
//    <item> SFDITEM_FIELD__RCC_RCR_IWDGE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ASRCR  --------------------------------
// SVD Line: 178

unsigned int RCC_ASRCR __AT (0x40020028);



// --------------------------------  Field Item: RCC_ASRCR_KEY  -----------------------------------
// SVD Line: 187

//  <item> SFDITEM_FIELD__RCC_ASRCR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40020028) Key </i>
//    <edit> 
//      <loc> ( (unsigned short)((RCC_ASRCR >> 0) & 0x0), ((RCC_ASRCR = (RCC_ASRCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ASRCR  -----------------------------------
// SVD Line: 178

//  <rtree> SFDITEM_REG__RCC_ASRCR
//    <name> ASRCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020028) Advanced Software Reset Control Register </i>
//    <loc> ( (unsigned int)((RCC_ASRCR >> 0) & 0xFFFFFFFF), ((RCC_ASRCR = (RCC_ASRCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ASRCR_KEY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR1  -------------------------------
// SVD Line: 195

unsigned int RCC_APBENR1 __AT (0x40020030);



// ------------------------------  Field Item: RCC_APBENR1_TIM4  ----------------------------------
// SVD Line: 204

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM4
//    <name> TIM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020030) TIM4 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.4..4> TIM4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_TIM20  ---------------------------------
// SVD Line: 210

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM20
//    <name> TIM20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40020030) TIM20 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.20..20> TIM20
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_TIM21  ---------------------------------
// SVD Line: 216

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM21
//    <name> TIM21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40020030) TIM21 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.21..21> TIM21
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_TIM22  ---------------------------------
// SVD Line: 222

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM22
//    <name> TIM22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40020030) TIM22 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.22..22> TIM22
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR1  ----------------------------------
// SVD Line: 195

//  <rtree> SFDITEM_REG__RCC_APBENR1
//    <name> APBENR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020030) APB Peripheral Clock Enable Register 1 </i>
//    <loc> ( (unsigned int)((RCC_APBENR1 >> 0) & 0xFFFFFFFF), ((RCC_APBENR1 = (RCC_APBENR1 & ~(0x700010UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x700010) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM4 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM20 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM21 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM22 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR2  -------------------------------
// SVD Line: 230

unsigned int RCC_APBENR2 __AT (0x40020034);



// -----------------------------  Field Item: RCC_APBENR2_USART0  ---------------------------------
// SVD Line: 239

//  <item> SFDITEM_FIELD__RCC_APBENR2_USART0
//    <name> USART0 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020034) USART0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.6..6> USART0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_LPUART0  --------------------------------
// SVD Line: 245

//  <item> SFDITEM_FIELD__RCC_APBENR2_LPUART0
//    <name> LPUART0 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020034) LPUART0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.8..8> LPUART0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_I2C0  ----------------------------------
// SVD Line: 251

//  <item> SFDITEM_FIELD__RCC_APBENR2_I2C0
//    <name> I2C0 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40020034) I2C0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.24..24> I2C0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR2  ----------------------------------
// SVD Line: 230

//  <rtree> SFDITEM_REG__RCC_APBENR2
//    <name> APBENR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020034) APB Peripheral Clock Enable Register 2 </i>
//    <loc> ( (unsigned int)((RCC_APBENR2 >> 0) & 0xFFFFFFFF), ((RCC_APBENR2 = (RCC_APBENR2 & ~(0x1000140UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1000140) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR2_USART0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_LPUART0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_I2C0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR3  -------------------------------
// SVD Line: 259

unsigned int RCC_APBENR3 __AT (0x40020038);



// ------------------------------  Field Item: RCC_APBENR3_ADC0  ----------------------------------
// SVD Line: 268

//  <item> SFDITEM_FIELD__RCC_APBENR3_ADC0
//    <name> ADC0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020038) ADC0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.0..0> ADC0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR3_CMP0  ----------------------------------
// SVD Line: 274

//  <item> SFDITEM_FIELD__RCC_APBENR3_CMP0
//    <name> CMP0 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020038) CMP0 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.8..8> CMP0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR3_LDAC  ----------------------------------
// SVD Line: 280

//  <item> SFDITEM_FIELD__RCC_APBENR3_LDAC
//    <name> LDAC </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40020038) LDAC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.17..17> LDAC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_APBENR3_PWM  ----------------------------------
// SVD Line: 286

//  <item> SFDITEM_FIELD__RCC_APBENR3_PWM
//    <name> PWM </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40020038) PWM clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR3 ) </loc>
//      <o.25..25> PWM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR3  ----------------------------------
// SVD Line: 259

//  <rtree> SFDITEM_REG__RCC_APBENR3
//    <name> APBENR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) APB Peripheral Clock Enable Register 3 </i>
//    <loc> ( (unsigned int)((RCC_APBENR3 >> 0) & 0xFFFFFFFF), ((RCC_APBENR3 = (RCC_APBENR3 & ~(0x2020101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2020101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR3_ADC0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR3_CMP0 </item>
//    <item> SFDITEM_FIELD__RCC_APBENR3_LDAC </item>
//    <item> SFDITEM_FIELD__RCC_APBENR3_PWM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR4  -------------------------------
// SVD Line: 294

unsigned int RCC_APBENR4 __AT (0x4002003C);



// ------------------------------  Field Item: RCC_APBENR4_IWDG  ----------------------------------
// SVD Line: 303

//  <item> SFDITEM_FIELD__RCC_APBENR4_IWDG
//    <name> IWDG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002003C) IWDG clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR4 ) </loc>
//      <o.0..0> IWDG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR4_IFMC  ----------------------------------
// SVD Line: 309

//  <item> SFDITEM_FIELD__RCC_APBENR4_IFMC
//    <name> IFMC </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002003C) IFMC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR4 ) </loc>
//      <o.16..16> IFMC
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR4  ----------------------------------
// SVD Line: 294

//  <rtree> SFDITEM_REG__RCC_APBENR4
//    <name> APBENR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) APB Peripheral Clock Enable Register 4 </i>
//    <loc> ( (unsigned int)((RCC_APBENR4 >> 0) & 0xFFFFFFFF), ((RCC_APBENR4 = (RCC_APBENR4 & ~(0x10001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR4_IWDG </item>
//    <item> SFDITEM_FIELD__RCC_APBENR4_IFMC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_AHBENR  -------------------------------
// SVD Line: 317

unsigned int RCC_AHBENR __AT (0x40020040);



// ------------------------------  Field Item: RCC_AHBENR_GPIOA  ----------------------------------
// SVD Line: 326

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOA
//    <name> GPIOA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020040) GPIOA clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.0..0> GPIOA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_GPIOB  ----------------------------------
// SVD Line: 332

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOB
//    <name> GPIOB </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020040) GPIOB clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.1..1> GPIOB
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBENR  -----------------------------------
// SVD Line: 317

//  <rtree> SFDITEM_REG__RCC_AHBENR
//    <name> AHBENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020040) AHB Peripheral Clock Enable Register </i>
//    <loc> ( (unsigned int)((RCC_AHBENR >> 0) & 0xFFFFFFFF), ((RCC_AHBENR = (RCC_AHBENR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOA </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CFGR  --------------------------------
// SVD Line: 340

unsigned int RCC_CFGR __AT (0x40020050);



// --------------------------------  Field Item: RCC_CFGR_SCW  ------------------------------------
// SVD Line: 349

//  <item> SFDITEM_FIELD__RCC_CFGR_SCW
//    <name> SCW </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40020050) System clock switch </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 0) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_HPRE  -----------------------------------
// SVD Line: 355

//  <item> SFDITEM_FIELD__RCC_CFGR_HPRE
//    <name> HPRE </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40020050) HCLK prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 16) & 0x1F), ((RCC_CFGR = (RCC_CFGR & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_PPRE  -----------------------------------
// SVD Line: 361

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE
//    <name> PPRE </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40020050) PCLK prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 24) & 0x1F), ((RCC_CFGR = (RCC_CFGR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR  ------------------------------------
// SVD Line: 340

//  <rtree> SFDITEM_REG__RCC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) Clock Configuration Register </i>
//    <loc> ( (unsigned int)((RCC_CFGR >> 0) & 0xFFFFFFFF), ((RCC_CFGR = (RCC_CFGR & ~(0x1F1F000FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F000F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR_SCW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_HPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_MCOR  --------------------------------
// SVD Line: 369

unsigned int RCC_MCOR __AT (0x4002005C);



// -------------------------------  Field Item: RCC_MCOR_COSRC  -----------------------------------
// SVD Line: 378

//  <item> SFDITEM_FIELD__RCC_MCOR_COSRC
//    <name> COSRC </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4002005C) Clock output source </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_MCOR >> 0) & 0xF), ((RCC_MCOR = (RCC_MCOR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_MCOR_COPRE  -----------------------------------
// SVD Line: 384

//  <item> SFDITEM_FIELD__RCC_MCOR_COPRE
//    <name> COPRE </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4002005C) Clock output prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_MCOR >> 4) & 0xF), ((RCC_MCOR = (RCC_MCOR & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_MCOR  ------------------------------------
// SVD Line: 369

//  <rtree> SFDITEM_REG__RCC_MCOR
//    <name> MCOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002005C) MCO Control Register </i>
//    <loc> ( (unsigned int)((RCC_MCOR >> 0) & 0xFFFFFFFF), ((RCC_MCOR = (RCC_MCOR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_MCOR_COSRC </item>
//    <item> SFDITEM_FIELD__RCC_MCOR_COPRE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_PCSCR1  -------------------------------
// SVD Line: 392

unsigned int RCC_PCSCR1 __AT (0x40020060);



// -------------------------------  Field Item: RCC_PCSCR1_IWDG  ----------------------------------
// SVD Line: 401

//  <item> SFDITEM_FIELD__RCC_PCSCR1_IWDG
//    <name> IWDG </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020060) IWDG clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR1 >> 0) & 0x3), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_PCSCR1_TIM4  ----------------------------------
// SVD Line: 407

//  <item> SFDITEM_FIELD__RCC_PCSCR1_TIM4
//    <name> TIM4 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020060) TIM4 clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR1 >> 2) & 0x3), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RCC_PCSCR1  -----------------------------------
// SVD Line: 392

//  <rtree> SFDITEM_REG__RCC_PCSCR1
//    <name> PCSCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) Peripheral Clock Source Configuration Register 1 </i>
//    <loc> ( (unsigned int)((RCC_PCSCR1 >> 0) & 0xFFFFFFFF), ((RCC_PCSCR1 = (RCC_PCSCR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_PCSCR1_IWDG </item>
//    <item> SFDITEM_FIELD__RCC_PCSCR1_TIM4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_PCSCR2  -------------------------------
// SVD Line: 415

unsigned int RCC_PCSCR2 __AT (0x40020064);



// -----------------------------  Field Item: RCC_PCSCR2_LPUART0  ---------------------------------
// SVD Line: 424

//  <item> SFDITEM_FIELD__RCC_PCSCR2_LPUART0
//    <name> LPUART0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40020064) LPUART0 clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PCSCR2 >> 0) & 0xF), ((RCC_PCSCR2 = (RCC_PCSCR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RCC_PCSCR2  -----------------------------------
// SVD Line: 415

//  <rtree> SFDITEM_REG__RCC_PCSCR2
//    <name> PCSCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020064) Peripheral Clock Source Configuration Register 2 </i>
//    <loc> ( (unsigned int)((RCC_PCSCR2 >> 0) & 0xFFFFFFFF), ((RCC_PCSCR2 = (RCC_PCSCR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_PCSCR2_LPUART0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_LSICR  --------------------------------
// SVD Line: 432

unsigned int RCC_LSICR __AT (0x40020074);



// --------------------------------  Field Item: RCC_LSICR_EN  ------------------------------------
// SVD Line: 441

//  <item> SFDITEM_FIELD__RCC_LSICR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020074) LSI enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSICR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_LSICR  -----------------------------------
// SVD Line: 432

//  <rtree> SFDITEM_REG__RCC_LSICR
//    <name> LSICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020074) LSI Control Register </i>
//    <loc> ( (unsigned int)((RCC_LSICR >> 0) & 0xFFFFFFFF), ((RCC_LSICR = (RCC_LSICR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_LSICR_EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_LSECR  --------------------------------
// SVD Line: 449

unsigned int RCC_LSECR __AT (0x4002007C);



// --------------------------------  Field Item: RCC_LSECR_EN  ------------------------------------
// SVD Line: 458

//  <item> SFDITEM_FIELD__RCC_LSECR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002007C) Power reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSECR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_LSECR_ECE  -----------------------------------
// SVD Line: 464

//  <item> SFDITEM_FIELD__RCC_LSECR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002007C) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSECR ) </loc>
//      <o.1..1> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_LSECR_LPFB  -----------------------------------
// SVD Line: 470

//  <item> SFDITEM_FIELD__RCC_LSECR_LPFB
//    <name> LPFB </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002007C) Low pass filter bypass enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSECR ) </loc>
//      <o.8..8> LPFB
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_LSECR_CAC  -----------------------------------
// SVD Line: 476

//  <item> SFDITEM_FIELD__RCC_LSECR_CAC
//    <name> CAC </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x4002007C) Current adjustment control </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_LSECR >> 16) & 0xF), ((RCC_LSECR = (RCC_LSECR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_LSECR_FDR  -----------------------------------
// SVD Line: 482

//  <item> SFDITEM_FIELD__RCC_LSECR_FDR
//    <name> FDR </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x4002007C) Feedback resistance selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_LSECR >> 20) & 0x7), ((RCC_LSECR = (RCC_LSECR & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_LSECR_CGC  -----------------------------------
// SVD Line: 488

//  <item> SFDITEM_FIELD__RCC_LSECR_CGC
//    <name> CGC </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4002007C) Current gear control </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSECR ) </loc>
//      <o.24..24> CGC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_LSECR_RDY  -----------------------------------
// SVD Line: 494

//  <item> SFDITEM_FIELD__RCC_LSECR_RDY
//    <name> RDY </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4002007C) LSE ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_LSECR ) </loc>
//      <o.31..31> RDY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_LSECR  -----------------------------------
// SVD Line: 449

//  <rtree> SFDITEM_REG__RCC_LSECR
//    <name> LSECR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002007C) LSE Control Register </i>
//    <loc> ( (unsigned int)((RCC_LSECR >> 0) & 0xFFFFFFFF), ((RCC_LSECR = (RCC_LSECR & ~(0x817F0103UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x817F0103) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_LSECR_EN </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_ECE </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_LPFB </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_CAC </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_FDR </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_CGC </item>
//    <item> SFDITEM_FIELD__RCC_LSECR_RDY </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCC  --------------------------------------
// SVD Line: 67

//  <view> RCC
//    <name> RCC </name>
//    <item> SFDITEM_REG__RCC_RSR </item>
//    <item> SFDITEM_REG__RCC_RCR </item>
//    <item> SFDITEM_REG__RCC_ASRCR </item>
//    <item> SFDITEM_REG__RCC_APBENR1 </item>
//    <item> SFDITEM_REG__RCC_APBENR2 </item>
//    <item> SFDITEM_REG__RCC_APBENR3 </item>
//    <item> SFDITEM_REG__RCC_APBENR4 </item>
//    <item> SFDITEM_REG__RCC_AHBENR </item>
//    <item> SFDITEM_REG__RCC_CFGR </item>
//    <item> SFDITEM_REG__RCC_MCOR </item>
//    <item> SFDITEM_REG__RCC_PCSCR1 </item>
//    <item> SFDITEM_REG__RCC_PCSCR2 </item>
//    <item> SFDITEM_REG__RCC_LSICR </item>
//    <item> SFDITEM_REG__RCC_LSECR </item>
//  </view>
//  


// ----------------------------  Register Item Address: SYSCFG_SR1  -------------------------------
// SVD Line: 515

unsigned int SYSCFG_SR1 __AT (0x40020C00);



// -------------------------------  Field Item: SYSCFG_SR1_IAP  -----------------------------------
// SVD Line: 524

//  <item> SFDITEM_FIELD__SYSCFG_SR1_IAP
//    <name> IAP </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020C00) IAP enable flag </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_SR1 ) </loc>
//      <o.1..1> IAP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SYSCFG_SR1_VTOS  ----------------------------------
// SVD Line: 531

//  <item> SFDITEM_FIELD__SYSCFG_SR1_VTOS
//    <name> VTOS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020C00) Interrupt vector table location selection flag </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_SR1 ) </loc>
//      <o.2..2> VTOS
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SYSCFG_SR1  -----------------------------------
// SVD Line: 515

//  <rtree> SFDITEM_REG__SYSCFG_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C00) Status Register 1 </i>
//    <loc> ( (unsigned int)((SYSCFG_SR1 >> 0) & 0xFFFFFFFF), ((SYSCFG_SR1 = (SYSCFG_SR1 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_SR1_IAP </item>
//    <item> SFDITEM_FIELD__SYSCFG_SR1_VTOS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_IAPAR  ------------------------------
// SVD Line: 540

unsigned int SYSCFG_IAPAR __AT (0x40020C14);



// ------------------------------  Field Item: SYSCFG_IAPAR_ADDR  ---------------------------------
// SVD Line: 549

//  <item> SFDITEM_FIELD__SYSCFG_IAPAR_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020C14) IAP address </i>
//    <edit> 
//      <loc> ( (unsigned int)((SYSCFG_IAPAR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_IAPAR  ----------------------------------
// SVD Line: 540

//  <rtree> SFDITEM_REG__SYSCFG_IAPAR
//    <name> IAPAR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020C14) IAP Address Register </i>
//    <loc> ( (unsigned int)((SYSCFG_IAPAR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_IAPAR_ADDR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_SVTOR  ------------------------------
// SVD Line: 557

unsigned int SYSCFG_SVTOR __AT (0x40020C18);



// ------------------------------  Field Item: SYSCFG_SVTOR_ADDR  ---------------------------------
// SVD Line: 566

//  <item> SFDITEM_FIELD__SYSCFG_SVTOR_ADDR
//    <name> ADDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C18) SRAM interrupt vector table address </i>
//    <edit> 
//      <loc> ( (unsigned int)((SYSCFG_SVTOR >> 0) & 0xFFFFFFFF), ((SYSCFG_SVTOR = (SYSCFG_SVTOR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_SVTOR  ----------------------------------
// SVD Line: 557

//  <rtree> SFDITEM_REG__SYSCFG_SVTOR
//    <name> SVTOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C18) SRAM Interrupt Vector Table Address Register </i>
//    <loc> ( (unsigned int)((SYSCFG_SVTOR >> 0) & 0xFFFFFFFF), ((SYSCFG_SVTOR = (SYSCFG_SVTOR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_SVTOR_ADDR </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: SYSCFG  ------------------------------------
// SVD Line: 504

//  <view> SYSCFG
//    <name> SYSCFG </name>
//    <item> SFDITEM_REG__SYSCFG_SR1 </item>
//    <item> SFDITEM_REG__SYSCFG_IAPAR </item>
//    <item> SFDITEM_REG__SYSCFG_SVTOR </item>
//  </view>
//  


// -----------------------------  Register Item Address: GPIOA_DR  --------------------------------
// SVD Line: 587

unsigned int GPIOA_DR __AT (0x48000000);



// --------------------------------  Field Item: GPIOA_DR_DR0  ------------------------------------
// SVD Line: 596

//  <item> SFDITEM_FIELD__GPIOA_DR_DR0
//    <name> DR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000000) Port x pin 0 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.0..0> DR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR1  ------------------------------------
// SVD Line: 602

//  <item> SFDITEM_FIELD__GPIOA_DR_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000000) Port x pin 1 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.1..1> DR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR2  ------------------------------------
// SVD Line: 608

//  <item> SFDITEM_FIELD__GPIOA_DR_DR2
//    <name> DR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000000) Port x pin 2 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.2..2> DR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR3  ------------------------------------
// SVD Line: 614

//  <item> SFDITEM_FIELD__GPIOA_DR_DR3
//    <name> DR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000000) Port x pin 3 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.3..3> DR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR4  ------------------------------------
// SVD Line: 620

//  <item> SFDITEM_FIELD__GPIOA_DR_DR4
//    <name> DR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000000) Port x pin 4 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.4..4> DR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR5  ------------------------------------
// SVD Line: 626

//  <item> SFDITEM_FIELD__GPIOA_DR_DR5
//    <name> DR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000000) Port x pin 5 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.5..5> DR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR6  ------------------------------------
// SVD Line: 632

//  <item> SFDITEM_FIELD__GPIOA_DR_DR6
//    <name> DR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000000) Port x pin 6 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.6..6> DR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR7  ------------------------------------
// SVD Line: 638

//  <item> SFDITEM_FIELD__GPIOA_DR_DR7
//    <name> DR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000000) Port x pin 7 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.7..7> DR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR8  ------------------------------------
// SVD Line: 644

//  <item> SFDITEM_FIELD__GPIOA_DR_DR8
//    <name> DR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000000) Port x pin 8 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.8..8> DR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR9  ------------------------------------
// SVD Line: 650

//  <item> SFDITEM_FIELD__GPIOA_DR_DR9
//    <name> DR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000000) Port x pin 9 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.9..9> DR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR10  -----------------------------------
// SVD Line: 656

//  <item> SFDITEM_FIELD__GPIOA_DR_DR10
//    <name> DR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000000) Port x pin 10 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.10..10> DR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR11  -----------------------------------
// SVD Line: 662

//  <item> SFDITEM_FIELD__GPIOA_DR_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000000) Port x pin 11 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.11..11> DR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR12  -----------------------------------
// SVD Line: 668

//  <item> SFDITEM_FIELD__GPIOA_DR_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000000) Port x pin 12 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.12..12> DR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR13  -----------------------------------
// SVD Line: 674

//  <item> SFDITEM_FIELD__GPIOA_DR_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000000) Port x pin 13 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.13..13> DR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR14  -----------------------------------
// SVD Line: 680

//  <item> SFDITEM_FIELD__GPIOA_DR_DR14
//    <name> DR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000000) Port x pin 14 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.14..14> DR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_DR_DR15  -----------------------------------
// SVD Line: 686

//  <item> SFDITEM_FIELD__GPIOA_DR_DR15
//    <name> DR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000000) Port x pin 15 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_DR ) </loc>
//      <o.15..15> DR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_DR  ------------------------------------
// SVD Line: 587

//  <rtree> SFDITEM_REG__GPIOA_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000000) Port Data Register </i>
//    <loc> ( (unsigned int)((GPIOA_DR >> 0) & 0xFFFFFFFF), ((GPIOA_DR = (GPIOA_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_DR_DR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BSR  --------------------------------
// SVD Line: 694

unsigned int GPIOA_BSR __AT (0x48000004);



// --------------------------------  Field Item: GPIOA_BSR_IO0  -----------------------------------
// SVD Line: 703

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000004) Port x set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO1  -----------------------------------
// SVD Line: 709

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000004) Port x set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO2  -----------------------------------
// SVD Line: 715

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000004) Port x set bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO3  -----------------------------------
// SVD Line: 721

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000004) Port x set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO4  -----------------------------------
// SVD Line: 727

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000004) Port x set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO5  -----------------------------------
// SVD Line: 733

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000004) Port x set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO6  -----------------------------------
// SVD Line: 739

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000004) Port x set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO7  -----------------------------------
// SVD Line: 745

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000004) Port x set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO8  -----------------------------------
// SVD Line: 751

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000004) Port x set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BSR_IO9  -----------------------------------
// SVD Line: 757

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000004) Port x set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO10  -----------------------------------
// SVD Line: 763

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000004) Port x set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO11  -----------------------------------
// SVD Line: 769

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000004) Port x set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO12  -----------------------------------
// SVD Line: 775

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000004) Port x set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO13  -----------------------------------
// SVD Line: 781

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000004) Port x set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO14  -----------------------------------
// SVD Line: 787

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000004) Port x set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSR_IO15  -----------------------------------
// SVD Line: 793

//  <item> SFDITEM_FIELD__GPIOA_BSR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000004) Port x set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BSR  -----------------------------------
// SVD Line: 694

//  <rtree> SFDITEM_REG__GPIOA_BSR
//    <name> BSR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000004) Port Bit Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_BSR >> 0) & 0xFFFFFFFF), ((GPIOA_BSR = (GPIOA_BSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BRR  --------------------------------
// SVD Line: 801

unsigned int GPIOA_BRR __AT (0x48000008);



// --------------------------------  Field Item: GPIOA_BRR_IO0  -----------------------------------
// SVD Line: 810

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000008) Port x reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO1  -----------------------------------
// SVD Line: 816

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000008) Port x reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO2  -----------------------------------
// SVD Line: 822

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000008) Port x reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO3  -----------------------------------
// SVD Line: 828

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000008) Port x reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO4  -----------------------------------
// SVD Line: 834

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000008) Port x reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO5  -----------------------------------
// SVD Line: 840

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000008) Port x reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO6  -----------------------------------
// SVD Line: 846

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000008) Port x reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO7  -----------------------------------
// SVD Line: 852

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000008) Port x reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO8  -----------------------------------
// SVD Line: 858

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000008) Port x reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_IO9  -----------------------------------
// SVD Line: 864

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000008) Port x reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO10  -----------------------------------
// SVD Line: 870

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000008) Port x reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO11  -----------------------------------
// SVD Line: 876

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000008) Port x reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO12  -----------------------------------
// SVD Line: 882

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000008) Port x reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO13  -----------------------------------
// SVD Line: 888

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000008) Port x reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO14  -----------------------------------
// SVD Line: 894

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000008) Port x reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_IO15  -----------------------------------
// SVD Line: 900

//  <item> SFDITEM_FIELD__GPIOA_BRR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000008) Port x reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BRR  -----------------------------------
// SVD Line: 801

//  <rtree> SFDITEM_REG__GPIOA_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000008) Port Bit Reset Register </i>
//    <loc> ( (unsigned int)((GPIOA_BRR >> 0) & 0xFFFFFFFF), ((GPIOA_BRR = (GPIOA_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_OESR  -------------------------------
// SVD Line: 908

unsigned int GPIOA_OESR __AT (0x4800000C);



// -------------------------------  Field Item: GPIOA_OESR_IO0  -----------------------------------
// SVD Line: 917

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800000C) Port x pin 0 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO1  -----------------------------------
// SVD Line: 923

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800000C) Port x pin 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO2  -----------------------------------
// SVD Line: 929

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800000C) Port x pin 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO3  -----------------------------------
// SVD Line: 935

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800000C) Port x pin 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO4  -----------------------------------
// SVD Line: 941

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800000C) Port x pin 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO5  -----------------------------------
// SVD Line: 947

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800000C) Port x pin 5 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO6  -----------------------------------
// SVD Line: 953

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800000C) Port x pin 6 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO7  -----------------------------------
// SVD Line: 959

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800000C) Port x pin 7 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO8  -----------------------------------
// SVD Line: 965

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800000C) Port x pin 8 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO9  -----------------------------------
// SVD Line: 971

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800000C) Port x pin 9 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO10  ----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800000C) Port x pin 10 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO11  ----------------------------------
// SVD Line: 983

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800000C) Port x pin 11 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO12  ----------------------------------
// SVD Line: 989

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800000C) Port x pin 12 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO13  ----------------------------------
// SVD Line: 995

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800000C) Port x pin 13 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO14  ----------------------------------
// SVD Line: 1001

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800000C) Port x pin 14 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OESR_IO15  ----------------------------------
// SVD Line: 1007

//  <item> SFDITEM_FIELD__GPIOA_OESR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800000C) Port x pin 15 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OESR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_OESR  -----------------------------------
// SVD Line: 908

//  <rtree> SFDITEM_REG__GPIOA_OESR
//    <name> OESR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800000C) Output Enable Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_OESR >> 0) & 0xFFFFFFFF), ((GPIOA_OESR = (GPIOA_OESR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OESR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_OECR  -------------------------------
// SVD Line: 1015

unsigned int GPIOA_OECR __AT (0x48000010);



// -------------------------------  Field Item: GPIOA_OECR_IO0  -----------------------------------
// SVD Line: 1024

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000010) Port x pin 0 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO1  -----------------------------------
// SVD Line: 1030

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000010) Port x pin 1 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO2  -----------------------------------
// SVD Line: 1036

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000010) Port x pin 2 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO3  -----------------------------------
// SVD Line: 1042

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000010) Port x pin 3 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO4  -----------------------------------
// SVD Line: 1048

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000010) Port x pin 4 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO5  -----------------------------------
// SVD Line: 1054

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000010) Port x pin 5 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO6  -----------------------------------
// SVD Line: 1060

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000010) Port x pin 6 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO7  -----------------------------------
// SVD Line: 1066

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000010) Port x pin 7 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO8  -----------------------------------
// SVD Line: 1072

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000010) Port x pin 8 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO9  -----------------------------------
// SVD Line: 1078

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000010) Port x pin 9 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO10  ----------------------------------
// SVD Line: 1084

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000010) Port x pin 10 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO11  ----------------------------------
// SVD Line: 1090

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000010) Port x pin 11 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO12  ----------------------------------
// SVD Line: 1096

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000010) Port x pin 12 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO13  ----------------------------------
// SVD Line: 1102

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000010) Port x pin 13 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO14  ----------------------------------
// SVD Line: 1108

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000010) Port x pin 14 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_OECR_IO15  ----------------------------------
// SVD Line: 1114

//  <item> SFDITEM_FIELD__GPIOA_OECR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000010) Port x pin 15 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OECR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_OECR  -----------------------------------
// SVD Line: 1015

//  <rtree> SFDITEM_REG__GPIOA_OECR
//    <name> OECR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000010) Output Enable Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_OECR >> 0) & 0xFFFFFFFF), ((GPIOA_OECR = (GPIOA_OECR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OECR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_PUSR  -------------------------------
// SVD Line: 1122

unsigned int GPIOA_PUSR __AT (0x48000014);



// -------------------------------  Field Item: GPIOA_PUSR_IO0  -----------------------------------
// SVD Line: 1131

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000014) Port x pin 0 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO1  -----------------------------------
// SVD Line: 1137

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000014) Port x pin 1 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO2  -----------------------------------
// SVD Line: 1143

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000014) Port x pin 2 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO3  -----------------------------------
// SVD Line: 1149

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000014) Port x pin 3 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO4  -----------------------------------
// SVD Line: 1155

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000014) Port x pin 4 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO5  -----------------------------------
// SVD Line: 1161

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000014) Port x pin 5 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO6  -----------------------------------
// SVD Line: 1167

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000014) Port x pin 6 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO7  -----------------------------------
// SVD Line: 1173

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000014) Port x pin 7 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO8  -----------------------------------
// SVD Line: 1179

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000014) Port x pin 8 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO9  -----------------------------------
// SVD Line: 1185

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000014) Port x pin 9 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO10  ----------------------------------
// SVD Line: 1191

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000014) Port x pin 10 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO11  ----------------------------------
// SVD Line: 1197

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000014) Port x pin 11 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO12  ----------------------------------
// SVD Line: 1203

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000014) Port x pin 12 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO13  ----------------------------------
// SVD Line: 1209

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000014) Port x pin 13 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO14  ----------------------------------
// SVD Line: 1215

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000014) Port x pin 14 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUSR_IO15  ----------------------------------
// SVD Line: 1221

//  <item> SFDITEM_FIELD__GPIOA_PUSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000014) Port x pin 15 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUSR  -----------------------------------
// SVD Line: 1122

//  <rtree> SFDITEM_REG__GPIOA_PUSR
//    <name> PUSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000014) Pull-Up Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_PUSR >> 0) & 0xFFFFFFFF), ((GPIOA_PUSR = (GPIOA_PUSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_PUCR  -------------------------------
// SVD Line: 1229

unsigned int GPIOA_PUCR __AT (0x48000018);



// -------------------------------  Field Item: GPIOA_PUCR_IO0  -----------------------------------
// SVD Line: 1238

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000018) Port x pin 0 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO1  -----------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000018) Port x pin 1 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO2  -----------------------------------
// SVD Line: 1250

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000018) Port x pin 2 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO3  -----------------------------------
// SVD Line: 1256

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000018) Port x pin 3 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO4  -----------------------------------
// SVD Line: 1262

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000018) Port x pin 4 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO5  -----------------------------------
// SVD Line: 1268

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000018) Port x pin 5 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO6  -----------------------------------
// SVD Line: 1274

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000018) Port x pin 6 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO7  -----------------------------------
// SVD Line: 1280

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000018) Port x pin 7 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO8  -----------------------------------
// SVD Line: 1286

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000018) Port x pin 8 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO9  -----------------------------------
// SVD Line: 1292

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000018) Port x pin 9 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO10  ----------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000018) Port x pin 10 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO11  ----------------------------------
// SVD Line: 1304

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000018) Port x pin 11 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO12  ----------------------------------
// SVD Line: 1310

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000018) Port x pin 12 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO13  ----------------------------------
// SVD Line: 1316

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000018) Port x pin 13 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO14  ----------------------------------
// SVD Line: 1322

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000018) Port x pin 14 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PUCR_IO15  ----------------------------------
// SVD Line: 1328

//  <item> SFDITEM_FIELD__GPIOA_PUCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000018) Port x pin 15 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PUCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUCR  -----------------------------------
// SVD Line: 1229

//  <rtree> SFDITEM_REG__GPIOA_PUCR
//    <name> PUCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000018) Pull-Up Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_PUCR >> 0) & 0xFFFFFFFF), ((GPIOA_PUCR = (GPIOA_PUCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_PDSR  -------------------------------
// SVD Line: 1336

unsigned int GPIOA_PDSR __AT (0x4800001C);



// -------------------------------  Field Item: GPIOA_PDSR_IO0  -----------------------------------
// SVD Line: 1345

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800001C) Port x pin 0 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO1  -----------------------------------
// SVD Line: 1351

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800001C) Port x pin 1 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO2  -----------------------------------
// SVD Line: 1357

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800001C) Port x pin 2 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO3  -----------------------------------
// SVD Line: 1363

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800001C) Port x pin 3 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO4  -----------------------------------
// SVD Line: 1369

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800001C) Port x pin 4 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO5  -----------------------------------
// SVD Line: 1375

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800001C) Port x pin 5 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO6  -----------------------------------
// SVD Line: 1381

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800001C) Port x pin 6 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO7  -----------------------------------
// SVD Line: 1387

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800001C) Port x pin 7 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO8  -----------------------------------
// SVD Line: 1393

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800001C) Port x pin 8 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO9  -----------------------------------
// SVD Line: 1399

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800001C) Port x pin 9 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO10  ----------------------------------
// SVD Line: 1405

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800001C) Port x pin 10 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO11  ----------------------------------
// SVD Line: 1411

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800001C) Port x pin 11 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO12  ----------------------------------
// SVD Line: 1417

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800001C) Port x pin 12 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO13  ----------------------------------
// SVD Line: 1423

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800001C) Port x pin 13 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO14  ----------------------------------
// SVD Line: 1429

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800001C) Port x pin 14 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDSR_IO15  ----------------------------------
// SVD Line: 1435

//  <item> SFDITEM_FIELD__GPIOA_PDSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800001C) Port x pin 15 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PDSR  -----------------------------------
// SVD Line: 1336

//  <rtree> SFDITEM_REG__GPIOA_PDSR
//    <name> PDSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800001C) Pull-Down Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_PDSR >> 0) & 0xFFFFFFFF), ((GPIOA_PDSR = (GPIOA_PDSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_PDCR  -------------------------------
// SVD Line: 1443

unsigned int GPIOA_PDCR __AT (0x48000020);



// -------------------------------  Field Item: GPIOA_PDCR_IO0  -----------------------------------
// SVD Line: 1452

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000020) Port x pin 0 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO1  -----------------------------------
// SVD Line: 1458

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000020) Port x pin 1 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO2  -----------------------------------
// SVD Line: 1464

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000020) Port x pin 2 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO3  -----------------------------------
// SVD Line: 1470

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000020) Port x pin 3 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO4  -----------------------------------
// SVD Line: 1476

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000020) Port x pin 4 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO5  -----------------------------------
// SVD Line: 1482

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000020) Port x pin 5 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO6  -----------------------------------
// SVD Line: 1488

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000020) Port x pin 6 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO7  -----------------------------------
// SVD Line: 1494

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000020) Port x pin 7 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO8  -----------------------------------
// SVD Line: 1500

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000020) Port x pin 8 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO9  -----------------------------------
// SVD Line: 1506

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000020) Port x pin 9 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO10  ----------------------------------
// SVD Line: 1512

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000020) Port x pin 10 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO11  ----------------------------------
// SVD Line: 1518

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000020) Port x pin 11 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO12  ----------------------------------
// SVD Line: 1524

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000020) Port x pin 12 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO13  ----------------------------------
// SVD Line: 1530

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000020) Port x pin 13 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO14  ----------------------------------
// SVD Line: 1536

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000020) Port x pin 14 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_PDCR_IO15  ----------------------------------
// SVD Line: 1542

//  <item> SFDITEM_FIELD__GPIOA_PDCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000020) Port x pin 15 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_PDCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PDCR  -----------------------------------
// SVD Line: 1443

//  <rtree> SFDITEM_REG__GPIOA_PDCR
//    <name> PDCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000020) Pull-Down Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_PDCR >> 0) & 0xFFFFFFFF), ((GPIOA_PDCR = (GPIOA_PDCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PDCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODSR  -------------------------------
// SVD Line: 1550

unsigned int GPIOA_ODSR __AT (0x48000024);



// -------------------------------  Field Item: GPIOA_ODSR_IO0  -----------------------------------
// SVD Line: 1559

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000024) Port x pin 0 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO1  -----------------------------------
// SVD Line: 1565

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000024) Port x pin 1 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO2  -----------------------------------
// SVD Line: 1571

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000024) Port x pin 2 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO3  -----------------------------------
// SVD Line: 1577

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000024) Port x pin 3 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO4  -----------------------------------
// SVD Line: 1583

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000024) Port x pin 4 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO5  -----------------------------------
// SVD Line: 1589

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000024) Port x pin 5 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO6  -----------------------------------
// SVD Line: 1595

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000024) Port x pin 6 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO7  -----------------------------------
// SVD Line: 1601

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000024) Port x pin 7 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO8  -----------------------------------
// SVD Line: 1607

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000024) Port x pin 8 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO9  -----------------------------------
// SVD Line: 1613

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000024) Port x pin 9 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO10  ----------------------------------
// SVD Line: 1619

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000024) Port x pin 10 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO11  ----------------------------------
// SVD Line: 1625

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000024) Port x pin 11 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO12  ----------------------------------
// SVD Line: 1631

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000024) Port x pin 12 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO13  ----------------------------------
// SVD Line: 1637

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000024) Port x pin 13 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO14  ----------------------------------
// SVD Line: 1643

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000024) Port x pin 14 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODSR_IO15  ----------------------------------
// SVD Line: 1649

//  <item> SFDITEM_FIELD__GPIOA_ODSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000024) Port x pin 15 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_ODSR  -----------------------------------
// SVD Line: 1550

//  <rtree> SFDITEM_REG__GPIOA_ODSR
//    <name> ODSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000024) Output Open-Drain Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_ODSR >> 0) & 0xFFFFFFFF), ((GPIOA_ODSR = (GPIOA_ODSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODCR  -------------------------------
// SVD Line: 1657

unsigned int GPIOA_ODCR __AT (0x48000028);



// -------------------------------  Field Item: GPIOA_ODCR_IO0  -----------------------------------
// SVD Line: 1666

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000028) Port x pin 0 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO1  -----------------------------------
// SVD Line: 1672

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000028) Port x pin 1 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO2  -----------------------------------
// SVD Line: 1678

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000028) Port x pin 2 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO3  -----------------------------------
// SVD Line: 1684

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000028) Port x pin 3 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO4  -----------------------------------
// SVD Line: 1690

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000028) Port x pin 4 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO5  -----------------------------------
// SVD Line: 1696

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000028) Port x pin 5 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO6  -----------------------------------
// SVD Line: 1702

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000028) Port x pin 6 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO7  -----------------------------------
// SVD Line: 1708

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000028) Port x pin 7 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO8  -----------------------------------
// SVD Line: 1714

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000028) Port x pin 8 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO9  -----------------------------------
// SVD Line: 1720

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000028) Port x pin 9 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO10  ----------------------------------
// SVD Line: 1726

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000028) Port x pin 10 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO11  ----------------------------------
// SVD Line: 1732

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000028) Port x pin 11 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO12  ----------------------------------
// SVD Line: 1738

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000028) Port x pin 12 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO13  ----------------------------------
// SVD Line: 1744

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000028) Port x pin 13 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO14  ----------------------------------
// SVD Line: 1750

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000028) Port x pin 14 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODCR_IO15  ----------------------------------
// SVD Line: 1756

//  <item> SFDITEM_FIELD__GPIOA_ODCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000028) Port x pin 15 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_ODCR  -----------------------------------
// SVD Line: 1657

//  <rtree> SFDITEM_REG__GPIOA_ODCR
//    <name> ODCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000028) Output Open-Drain Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_ODCR >> 0) & 0xFFFFFFFF), ((GPIOA_ODCR = (GPIOA_ODCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_SCSR  -------------------------------
// SVD Line: 1764

unsigned int GPIOA_SCSR __AT (0x4800002C);



// -------------------------------  Field Item: GPIOA_SCSR_IO0  -----------------------------------
// SVD Line: 1773

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800002C) Port x pin 0 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO1  -----------------------------------
// SVD Line: 1779

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800002C) Port x pin 1 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO2  -----------------------------------
// SVD Line: 1785

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800002C) Port x pin 2 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO3  -----------------------------------
// SVD Line: 1791

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800002C) Port x pin 3 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO4  -----------------------------------
// SVD Line: 1797

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800002C) Port x pin 4 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO5  -----------------------------------
// SVD Line: 1803

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800002C) Port x pin 5 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO6  -----------------------------------
// SVD Line: 1809

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800002C) Port x pin 6 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO7  -----------------------------------
// SVD Line: 1815

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800002C) Port x pin 7 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO8  -----------------------------------
// SVD Line: 1821

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800002C) Port x pin 8 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO9  -----------------------------------
// SVD Line: 1827

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800002C) Port x pin 9 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO10  ----------------------------------
// SVD Line: 1833

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800002C) Port x pin 10 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO11  ----------------------------------
// SVD Line: 1839

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800002C) Port x pin 11 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO12  ----------------------------------
// SVD Line: 1845

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800002C) Port x pin 12 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO13  ----------------------------------
// SVD Line: 1851

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800002C) Port x pin 13 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO14  ----------------------------------
// SVD Line: 1857

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800002C) Port x pin 14 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCSR_IO15  ----------------------------------
// SVD Line: 1863

//  <item> SFDITEM_FIELD__GPIOA_SCSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800002C) Port x pin 15 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_SCSR  -----------------------------------
// SVD Line: 1764

//  <rtree> SFDITEM_REG__GPIOA_SCSR
//    <name> SCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800002C) Input Schmitt Set Register </i>
//    <loc> ( (unsigned int)((GPIOA_SCSR >> 0) & 0xFFFFFFFF), ((GPIOA_SCSR = (GPIOA_SCSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_SCCR  -------------------------------
// SVD Line: 1871

unsigned int GPIOA_SCCR __AT (0x48000030);



// -------------------------------  Field Item: GPIOA_SCCR_IO0  -----------------------------------
// SVD Line: 1880

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000030) Port x pin 0 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO1  -----------------------------------
// SVD Line: 1886

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000030) Port x pin 1 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO2  -----------------------------------
// SVD Line: 1892

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000030) Port x pin 2 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO3  -----------------------------------
// SVD Line: 1898

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000030) Port x pin 3 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO4  -----------------------------------
// SVD Line: 1904

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000030) Port x pin 4 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO5  -----------------------------------
// SVD Line: 1910

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000030) Port x pin 5 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO6  -----------------------------------
// SVD Line: 1916

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000030) Port x pin 6 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO7  -----------------------------------
// SVD Line: 1922

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000030) Port x pin 7 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO8  -----------------------------------
// SVD Line: 1928

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000030) Port x pin 8 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO9  -----------------------------------
// SVD Line: 1934

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000030) Port x pin 9 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO10  ----------------------------------
// SVD Line: 1940

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000030) Port x pin 10 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO11  ----------------------------------
// SVD Line: 1946

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000030) Port x pin 11 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO12  ----------------------------------
// SVD Line: 1952

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000030) Port x pin 12 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO13  ----------------------------------
// SVD Line: 1958

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000030) Port x pin 13 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO14  ----------------------------------
// SVD Line: 1964

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000030) Port x pin 14 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_SCCR_IO15  ----------------------------------
// SVD Line: 1970

//  <item> SFDITEM_FIELD__GPIOA_SCCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000030) Port x pin 15 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_SCCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_SCCR  -----------------------------------
// SVD Line: 1871

//  <rtree> SFDITEM_REG__GPIOA_SCCR
//    <name> SCCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000030) Input Schmitt Clear Register </i>
//    <loc> ( (unsigned int)((GPIOA_SCCR >> 0) & 0xFFFFFFFF), ((GPIOA_SCCR = (GPIOA_SCCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOA_SCCR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 576

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_DR </item>
//    <item> SFDITEM_REG__GPIOA_BSR </item>
//    <item> SFDITEM_REG__GPIOA_BRR </item>
//    <item> SFDITEM_REG__GPIOA_OESR </item>
//    <item> SFDITEM_REG__GPIOA_OECR </item>
//    <item> SFDITEM_REG__GPIOA_PUSR </item>
//    <item> SFDITEM_REG__GPIOA_PUCR </item>
//    <item> SFDITEM_REG__GPIOA_PDSR </item>
//    <item> SFDITEM_REG__GPIOA_PDCR </item>
//    <item> SFDITEM_REG__GPIOA_ODSR </item>
//    <item> SFDITEM_REG__GPIOA_ODCR </item>
//    <item> SFDITEM_REG__GPIOA_SCSR </item>
//    <item> SFDITEM_REG__GPIOA_SCCR </item>
//  </view>
//  


// -----------------------------  Register Item Address: GPIOB_DR  --------------------------------
// SVD Line: 587

unsigned int GPIOB_DR __AT (0x48001000);



// --------------------------------  Field Item: GPIOB_DR_DR0  ------------------------------------
// SVD Line: 596

//  <item> SFDITEM_FIELD__GPIOB_DR_DR0
//    <name> DR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001000) Port x pin 0 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.0..0> DR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR1  ------------------------------------
// SVD Line: 602

//  <item> SFDITEM_FIELD__GPIOB_DR_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001000) Port x pin 1 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.1..1> DR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR2  ------------------------------------
// SVD Line: 608

//  <item> SFDITEM_FIELD__GPIOB_DR_DR2
//    <name> DR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001000) Port x pin 2 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.2..2> DR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR3  ------------------------------------
// SVD Line: 614

//  <item> SFDITEM_FIELD__GPIOB_DR_DR3
//    <name> DR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001000) Port x pin 3 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.3..3> DR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR4  ------------------------------------
// SVD Line: 620

//  <item> SFDITEM_FIELD__GPIOB_DR_DR4
//    <name> DR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001000) Port x pin 4 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.4..4> DR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR5  ------------------------------------
// SVD Line: 626

//  <item> SFDITEM_FIELD__GPIOB_DR_DR5
//    <name> DR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001000) Port x pin 5 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.5..5> DR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR6  ------------------------------------
// SVD Line: 632

//  <item> SFDITEM_FIELD__GPIOB_DR_DR6
//    <name> DR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001000) Port x pin 6 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.6..6> DR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR7  ------------------------------------
// SVD Line: 638

//  <item> SFDITEM_FIELD__GPIOB_DR_DR7
//    <name> DR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001000) Port x pin 7 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.7..7> DR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR8  ------------------------------------
// SVD Line: 644

//  <item> SFDITEM_FIELD__GPIOB_DR_DR8
//    <name> DR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001000) Port x pin 8 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.8..8> DR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR9  ------------------------------------
// SVD Line: 650

//  <item> SFDITEM_FIELD__GPIOB_DR_DR9
//    <name> DR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001000) Port x pin 9 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.9..9> DR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR10  -----------------------------------
// SVD Line: 656

//  <item> SFDITEM_FIELD__GPIOB_DR_DR10
//    <name> DR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001000) Port x pin 10 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.10..10> DR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR11  -----------------------------------
// SVD Line: 662

//  <item> SFDITEM_FIELD__GPIOB_DR_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001000) Port x pin 11 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.11..11> DR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR12  -----------------------------------
// SVD Line: 668

//  <item> SFDITEM_FIELD__GPIOB_DR_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001000) Port x pin 12 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.12..12> DR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR13  -----------------------------------
// SVD Line: 674

//  <item> SFDITEM_FIELD__GPIOB_DR_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001000) Port x pin 13 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.13..13> DR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR14  -----------------------------------
// SVD Line: 680

//  <item> SFDITEM_FIELD__GPIOB_DR_DR14
//    <name> DR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001000) Port x pin 14 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.14..14> DR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_DR_DR15  -----------------------------------
// SVD Line: 686

//  <item> SFDITEM_FIELD__GPIOB_DR_DR15
//    <name> DR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001000) Port x pin 15 data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_DR ) </loc>
//      <o.15..15> DR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_DR  ------------------------------------
// SVD Line: 587

//  <rtree> SFDITEM_REG__GPIOB_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001000) Port Data Register </i>
//    <loc> ( (unsigned int)((GPIOB_DR >> 0) & 0xFFFFFFFF), ((GPIOB_DR = (GPIOB_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_DR_DR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BSR  --------------------------------
// SVD Line: 694

unsigned int GPIOB_BSR __AT (0x48001004);



// --------------------------------  Field Item: GPIOB_BSR_IO0  -----------------------------------
// SVD Line: 703

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001004) Port x set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO1  -----------------------------------
// SVD Line: 709

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001004) Port x set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO2  -----------------------------------
// SVD Line: 715

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001004) Port x set bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO3  -----------------------------------
// SVD Line: 721

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001004) Port x set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO4  -----------------------------------
// SVD Line: 727

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001004) Port x set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO5  -----------------------------------
// SVD Line: 733

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001004) Port x set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO6  -----------------------------------
// SVD Line: 739

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001004) Port x set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO7  -----------------------------------
// SVD Line: 745

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001004) Port x set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO8  -----------------------------------
// SVD Line: 751

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001004) Port x set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BSR_IO9  -----------------------------------
// SVD Line: 757

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001004) Port x set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO10  -----------------------------------
// SVD Line: 763

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001004) Port x set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO11  -----------------------------------
// SVD Line: 769

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001004) Port x set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO12  -----------------------------------
// SVD Line: 775

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001004) Port x set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO13  -----------------------------------
// SVD Line: 781

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001004) Port x set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO14  -----------------------------------
// SVD Line: 787

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001004) Port x set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSR_IO15  -----------------------------------
// SVD Line: 793

//  <item> SFDITEM_FIELD__GPIOB_BSR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001004) Port x set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BSR  -----------------------------------
// SVD Line: 694

//  <rtree> SFDITEM_REG__GPIOB_BSR
//    <name> BSR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001004) Port Bit Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_BSR >> 0) & 0xFFFFFFFF), ((GPIOB_BSR = (GPIOB_BSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BRR  --------------------------------
// SVD Line: 801

unsigned int GPIOB_BRR __AT (0x48001008);



// --------------------------------  Field Item: GPIOB_BRR_IO0  -----------------------------------
// SVD Line: 810

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001008) Port x reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO1  -----------------------------------
// SVD Line: 816

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001008) Port x reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO2  -----------------------------------
// SVD Line: 822

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001008) Port x reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO3  -----------------------------------
// SVD Line: 828

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001008) Port x reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO4  -----------------------------------
// SVD Line: 834

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001008) Port x reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO5  -----------------------------------
// SVD Line: 840

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001008) Port x reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO6  -----------------------------------
// SVD Line: 846

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001008) Port x reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO7  -----------------------------------
// SVD Line: 852

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001008) Port x reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO8  -----------------------------------
// SVD Line: 858

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001008) Port x reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_IO9  -----------------------------------
// SVD Line: 864

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001008) Port x reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO10  -----------------------------------
// SVD Line: 870

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001008) Port x reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO11  -----------------------------------
// SVD Line: 876

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001008) Port x reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO12  -----------------------------------
// SVD Line: 882

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001008) Port x reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO13  -----------------------------------
// SVD Line: 888

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001008) Port x reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO14  -----------------------------------
// SVD Line: 894

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001008) Port x reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_IO15  -----------------------------------
// SVD Line: 900

//  <item> SFDITEM_FIELD__GPIOB_BRR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001008) Port x reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BRR  -----------------------------------
// SVD Line: 801

//  <rtree> SFDITEM_REG__GPIOB_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001008) Port Bit Reset Register </i>
//    <loc> ( (unsigned int)((GPIOB_BRR >> 0) & 0xFFFFFFFF), ((GPIOB_BRR = (GPIOB_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_OESR  -------------------------------
// SVD Line: 908

unsigned int GPIOB_OESR __AT (0x4800100C);



// -------------------------------  Field Item: GPIOB_OESR_IO0  -----------------------------------
// SVD Line: 917

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800100C) Port x pin 0 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO1  -----------------------------------
// SVD Line: 923

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800100C) Port x pin 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO2  -----------------------------------
// SVD Line: 929

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800100C) Port x pin 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO3  -----------------------------------
// SVD Line: 935

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800100C) Port x pin 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO4  -----------------------------------
// SVD Line: 941

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800100C) Port x pin 4 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO5  -----------------------------------
// SVD Line: 947

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800100C) Port x pin 5 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO6  -----------------------------------
// SVD Line: 953

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800100C) Port x pin 6 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO7  -----------------------------------
// SVD Line: 959

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800100C) Port x pin 7 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO8  -----------------------------------
// SVD Line: 965

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800100C) Port x pin 8 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO9  -----------------------------------
// SVD Line: 971

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800100C) Port x pin 9 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO10  ----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800100C) Port x pin 10 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO11  ----------------------------------
// SVD Line: 983

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800100C) Port x pin 11 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO12  ----------------------------------
// SVD Line: 989

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800100C) Port x pin 12 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO13  ----------------------------------
// SVD Line: 995

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800100C) Port x pin 13 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO14  ----------------------------------
// SVD Line: 1001

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800100C) Port x pin 14 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OESR_IO15  ----------------------------------
// SVD Line: 1007

//  <item> SFDITEM_FIELD__GPIOB_OESR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800100C) Port x pin 15 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OESR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_OESR  -----------------------------------
// SVD Line: 908

//  <rtree> SFDITEM_REG__GPIOB_OESR
//    <name> OESR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800100C) Output Enable Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_OESR >> 0) & 0xFFFFFFFF), ((GPIOB_OESR = (GPIOB_OESR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OESR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_OECR  -------------------------------
// SVD Line: 1015

unsigned int GPIOB_OECR __AT (0x48001010);



// -------------------------------  Field Item: GPIOB_OECR_IO0  -----------------------------------
// SVD Line: 1024

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001010) Port x pin 0 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO1  -----------------------------------
// SVD Line: 1030

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001010) Port x pin 1 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO2  -----------------------------------
// SVD Line: 1036

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001010) Port x pin 2 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO3  -----------------------------------
// SVD Line: 1042

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001010) Port x pin 3 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO4  -----------------------------------
// SVD Line: 1048

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001010) Port x pin 4 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO5  -----------------------------------
// SVD Line: 1054

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001010) Port x pin 5 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO6  -----------------------------------
// SVD Line: 1060

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001010) Port x pin 6 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO7  -----------------------------------
// SVD Line: 1066

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001010) Port x pin 7 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO8  -----------------------------------
// SVD Line: 1072

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001010) Port x pin 8 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO9  -----------------------------------
// SVD Line: 1078

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001010) Port x pin 9 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO10  ----------------------------------
// SVD Line: 1084

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001010) Port x pin 10 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO11  ----------------------------------
// SVD Line: 1090

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001010) Port x pin 11 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO12  ----------------------------------
// SVD Line: 1096

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001010) Port x pin 12 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO13  ----------------------------------
// SVD Line: 1102

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001010) Port x pin 13 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO14  ----------------------------------
// SVD Line: 1108

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001010) Port x pin 14 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_OECR_IO15  ----------------------------------
// SVD Line: 1114

//  <item> SFDITEM_FIELD__GPIOB_OECR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001010) Port x pin 15 output disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OECR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_OECR  -----------------------------------
// SVD Line: 1015

//  <rtree> SFDITEM_REG__GPIOB_OECR
//    <name> OECR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001010) Output Enable Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_OECR >> 0) & 0xFFFFFFFF), ((GPIOB_OECR = (GPIOB_OECR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OECR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_PUSR  -------------------------------
// SVD Line: 1122

unsigned int GPIOB_PUSR __AT (0x48001014);



// -------------------------------  Field Item: GPIOB_PUSR_IO0  -----------------------------------
// SVD Line: 1131

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001014) Port x pin 0 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO1  -----------------------------------
// SVD Line: 1137

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001014) Port x pin 1 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO2  -----------------------------------
// SVD Line: 1143

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001014) Port x pin 2 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO3  -----------------------------------
// SVD Line: 1149

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001014) Port x pin 3 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO4  -----------------------------------
// SVD Line: 1155

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001014) Port x pin 4 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO5  -----------------------------------
// SVD Line: 1161

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001014) Port x pin 5 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO6  -----------------------------------
// SVD Line: 1167

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001014) Port x pin 6 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO7  -----------------------------------
// SVD Line: 1173

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001014) Port x pin 7 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO8  -----------------------------------
// SVD Line: 1179

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001014) Port x pin 8 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO9  -----------------------------------
// SVD Line: 1185

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001014) Port x pin 9 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO10  ----------------------------------
// SVD Line: 1191

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001014) Port x pin 10 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO11  ----------------------------------
// SVD Line: 1197

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001014) Port x pin 11 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO12  ----------------------------------
// SVD Line: 1203

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001014) Port x pin 12 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO13  ----------------------------------
// SVD Line: 1209

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001014) Port x pin 13 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO14  ----------------------------------
// SVD Line: 1215

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001014) Port x pin 14 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUSR_IO15  ----------------------------------
// SVD Line: 1221

//  <item> SFDITEM_FIELD__GPIOB_PUSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001014) Port x pin 15 input pull-up enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUSR  -----------------------------------
// SVD Line: 1122

//  <rtree> SFDITEM_REG__GPIOB_PUSR
//    <name> PUSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001014) Pull-Up Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_PUSR >> 0) & 0xFFFFFFFF), ((GPIOB_PUSR = (GPIOB_PUSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_PUCR  -------------------------------
// SVD Line: 1229

unsigned int GPIOB_PUCR __AT (0x48001018);



// -------------------------------  Field Item: GPIOB_PUCR_IO0  -----------------------------------
// SVD Line: 1238

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001018) Port x pin 0 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO1  -----------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001018) Port x pin 1 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO2  -----------------------------------
// SVD Line: 1250

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001018) Port x pin 2 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO3  -----------------------------------
// SVD Line: 1256

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001018) Port x pin 3 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO4  -----------------------------------
// SVD Line: 1262

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001018) Port x pin 4 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO5  -----------------------------------
// SVD Line: 1268

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001018) Port x pin 5 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO6  -----------------------------------
// SVD Line: 1274

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001018) Port x pin 6 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO7  -----------------------------------
// SVD Line: 1280

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001018) Port x pin 7 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO8  -----------------------------------
// SVD Line: 1286

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001018) Port x pin 8 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO9  -----------------------------------
// SVD Line: 1292

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001018) Port x pin 9 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO10  ----------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001018) Port x pin 10 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO11  ----------------------------------
// SVD Line: 1304

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001018) Port x pin 11 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO12  ----------------------------------
// SVD Line: 1310

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001018) Port x pin 12 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO13  ----------------------------------
// SVD Line: 1316

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001018) Port x pin 13 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO14  ----------------------------------
// SVD Line: 1322

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001018) Port x pin 14 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PUCR_IO15  ----------------------------------
// SVD Line: 1328

//  <item> SFDITEM_FIELD__GPIOB_PUCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001018) Port x pin 15 input pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PUCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUCR  -----------------------------------
// SVD Line: 1229

//  <rtree> SFDITEM_REG__GPIOB_PUCR
//    <name> PUCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001018) Pull-Up Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_PUCR >> 0) & 0xFFFFFFFF), ((GPIOB_PUCR = (GPIOB_PUCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_PDSR  -------------------------------
// SVD Line: 1336

unsigned int GPIOB_PDSR __AT (0x4800101C);



// -------------------------------  Field Item: GPIOB_PDSR_IO0  -----------------------------------
// SVD Line: 1345

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800101C) Port x pin 0 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO1  -----------------------------------
// SVD Line: 1351

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800101C) Port x pin 1 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO2  -----------------------------------
// SVD Line: 1357

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800101C) Port x pin 2 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO3  -----------------------------------
// SVD Line: 1363

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800101C) Port x pin 3 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO4  -----------------------------------
// SVD Line: 1369

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800101C) Port x pin 4 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO5  -----------------------------------
// SVD Line: 1375

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800101C) Port x pin 5 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO6  -----------------------------------
// SVD Line: 1381

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800101C) Port x pin 6 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO7  -----------------------------------
// SVD Line: 1387

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800101C) Port x pin 7 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO8  -----------------------------------
// SVD Line: 1393

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800101C) Port x pin 8 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO9  -----------------------------------
// SVD Line: 1399

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800101C) Port x pin 9 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO10  ----------------------------------
// SVD Line: 1405

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800101C) Port x pin 10 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO11  ----------------------------------
// SVD Line: 1411

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800101C) Port x pin 11 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO12  ----------------------------------
// SVD Line: 1417

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800101C) Port x pin 12 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO13  ----------------------------------
// SVD Line: 1423

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800101C) Port x pin 13 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO14  ----------------------------------
// SVD Line: 1429

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800101C) Port x pin 14 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDSR_IO15  ----------------------------------
// SVD Line: 1435

//  <item> SFDITEM_FIELD__GPIOB_PDSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800101C) Port x pin 15 input pull-down enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PDSR  -----------------------------------
// SVD Line: 1336

//  <rtree> SFDITEM_REG__GPIOB_PDSR
//    <name> PDSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800101C) Pull-Down Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_PDSR >> 0) & 0xFFFFFFFF), ((GPIOB_PDSR = (GPIOB_PDSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_PDCR  -------------------------------
// SVD Line: 1443

unsigned int GPIOB_PDCR __AT (0x48001020);



// -------------------------------  Field Item: GPIOB_PDCR_IO0  -----------------------------------
// SVD Line: 1452

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001020) Port x pin 0 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO1  -----------------------------------
// SVD Line: 1458

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001020) Port x pin 1 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO2  -----------------------------------
// SVD Line: 1464

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001020) Port x pin 2 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO3  -----------------------------------
// SVD Line: 1470

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001020) Port x pin 3 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO4  -----------------------------------
// SVD Line: 1476

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001020) Port x pin 4 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO5  -----------------------------------
// SVD Line: 1482

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001020) Port x pin 5 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO6  -----------------------------------
// SVD Line: 1488

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001020) Port x pin 6 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO7  -----------------------------------
// SVD Line: 1494

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001020) Port x pin 7 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO8  -----------------------------------
// SVD Line: 1500

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001020) Port x pin 8 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO9  -----------------------------------
// SVD Line: 1506

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001020) Port x pin 9 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO10  ----------------------------------
// SVD Line: 1512

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001020) Port x pin 10 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO11  ----------------------------------
// SVD Line: 1518

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001020) Port x pin 11 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO12  ----------------------------------
// SVD Line: 1524

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001020) Port x pin 12 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO13  ----------------------------------
// SVD Line: 1530

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001020) Port x pin 13 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO14  ----------------------------------
// SVD Line: 1536

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001020) Port x pin 14 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_PDCR_IO15  ----------------------------------
// SVD Line: 1542

//  <item> SFDITEM_FIELD__GPIOB_PDCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001020) Port x pin 15 input pull-down disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_PDCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PDCR  -----------------------------------
// SVD Line: 1443

//  <rtree> SFDITEM_REG__GPIOB_PDCR
//    <name> PDCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001020) Pull-Down Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_PDCR >> 0) & 0xFFFFFFFF), ((GPIOB_PDCR = (GPIOB_PDCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PDCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODSR  -------------------------------
// SVD Line: 1550

unsigned int GPIOB_ODSR __AT (0x48001024);



// -------------------------------  Field Item: GPIOB_ODSR_IO0  -----------------------------------
// SVD Line: 1559

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001024) Port x pin 0 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO1  -----------------------------------
// SVD Line: 1565

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001024) Port x pin 1 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO2  -----------------------------------
// SVD Line: 1571

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001024) Port x pin 2 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO3  -----------------------------------
// SVD Line: 1577

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001024) Port x pin 3 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO4  -----------------------------------
// SVD Line: 1583

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001024) Port x pin 4 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO5  -----------------------------------
// SVD Line: 1589

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001024) Port x pin 5 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO6  -----------------------------------
// SVD Line: 1595

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001024) Port x pin 6 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO7  -----------------------------------
// SVD Line: 1601

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001024) Port x pin 7 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO8  -----------------------------------
// SVD Line: 1607

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001024) Port x pin 8 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO9  -----------------------------------
// SVD Line: 1613

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001024) Port x pin 9 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO10  ----------------------------------
// SVD Line: 1619

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001024) Port x pin 10 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO11  ----------------------------------
// SVD Line: 1625

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001024) Port x pin 11 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO12  ----------------------------------
// SVD Line: 1631

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001024) Port x pin 12 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO13  ----------------------------------
// SVD Line: 1637

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001024) Port x pin 13 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO14  ----------------------------------
// SVD Line: 1643

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001024) Port x pin 14 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODSR_IO15  ----------------------------------
// SVD Line: 1649

//  <item> SFDITEM_FIELD__GPIOB_ODSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001024) Port x pin 15 output open-drain enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_ODSR  -----------------------------------
// SVD Line: 1550

//  <rtree> SFDITEM_REG__GPIOB_ODSR
//    <name> ODSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001024) Output Open-Drain Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_ODSR >> 0) & 0xFFFFFFFF), ((GPIOB_ODSR = (GPIOB_ODSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODCR  -------------------------------
// SVD Line: 1657

unsigned int GPIOB_ODCR __AT (0x48001028);



// -------------------------------  Field Item: GPIOB_ODCR_IO0  -----------------------------------
// SVD Line: 1666

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001028) Port x pin 0 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO1  -----------------------------------
// SVD Line: 1672

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001028) Port x pin 1 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO2  -----------------------------------
// SVD Line: 1678

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001028) Port x pin 2 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO3  -----------------------------------
// SVD Line: 1684

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001028) Port x pin 3 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO4  -----------------------------------
// SVD Line: 1690

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001028) Port x pin 4 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO5  -----------------------------------
// SVD Line: 1696

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001028) Port x pin 5 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO6  -----------------------------------
// SVD Line: 1702

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001028) Port x pin 6 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO7  -----------------------------------
// SVD Line: 1708

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001028) Port x pin 7 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO8  -----------------------------------
// SVD Line: 1714

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001028) Port x pin 8 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO9  -----------------------------------
// SVD Line: 1720

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001028) Port x pin 9 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO10  ----------------------------------
// SVD Line: 1726

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001028) Port x pin 10 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO11  ----------------------------------
// SVD Line: 1732

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001028) Port x pin 11 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO12  ----------------------------------
// SVD Line: 1738

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001028) Port x pin 12 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO13  ----------------------------------
// SVD Line: 1744

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001028) Port x pin 13 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO14  ----------------------------------
// SVD Line: 1750

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001028) Port x pin 14 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODCR_IO15  ----------------------------------
// SVD Line: 1756

//  <item> SFDITEM_FIELD__GPIOB_ODCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001028) Port x pin 15 output open-drain disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_ODCR  -----------------------------------
// SVD Line: 1657

//  <rtree> SFDITEM_REG__GPIOB_ODCR
//    <name> ODCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001028) Output Open-Drain Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_ODCR >> 0) & 0xFFFFFFFF), ((GPIOB_ODCR = (GPIOB_ODCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODCR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_SCSR  -------------------------------
// SVD Line: 1764

unsigned int GPIOB_SCSR __AT (0x4800102C);



// -------------------------------  Field Item: GPIOB_SCSR_IO0  -----------------------------------
// SVD Line: 1773

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800102C) Port x pin 0 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO1  -----------------------------------
// SVD Line: 1779

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800102C) Port x pin 1 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO2  -----------------------------------
// SVD Line: 1785

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800102C) Port x pin 2 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO3  -----------------------------------
// SVD Line: 1791

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800102C) Port x pin 3 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO4  -----------------------------------
// SVD Line: 1797

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800102C) Port x pin 4 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO5  -----------------------------------
// SVD Line: 1803

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800102C) Port x pin 5 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO6  -----------------------------------
// SVD Line: 1809

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800102C) Port x pin 6 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO7  -----------------------------------
// SVD Line: 1815

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800102C) Port x pin 7 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO8  -----------------------------------
// SVD Line: 1821

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800102C) Port x pin 8 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO9  -----------------------------------
// SVD Line: 1827

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800102C) Port x pin 9 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO10  ----------------------------------
// SVD Line: 1833

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800102C) Port x pin 10 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO11  ----------------------------------
// SVD Line: 1839

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800102C) Port x pin 11 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO12  ----------------------------------
// SVD Line: 1845

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800102C) Port x pin 12 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO13  ----------------------------------
// SVD Line: 1851

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800102C) Port x pin 13 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO14  ----------------------------------
// SVD Line: 1857

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800102C) Port x pin 14 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCSR_IO15  ----------------------------------
// SVD Line: 1863

//  <item> SFDITEM_FIELD__GPIOB_SCSR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800102C) Port x pin 15 input Schmitt trigger enable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCSR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_SCSR  -----------------------------------
// SVD Line: 1764

//  <rtree> SFDITEM_REG__GPIOB_SCSR
//    <name> SCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800102C) Input Schmitt Set Register </i>
//    <loc> ( (unsigned int)((GPIOB_SCSR >> 0) & 0xFFFFFFFF), ((GPIOB_SCSR = (GPIOB_SCSR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCSR_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_SCCR  -------------------------------
// SVD Line: 1871

unsigned int GPIOB_SCCR __AT (0x48001030);



// -------------------------------  Field Item: GPIOB_SCCR_IO0  -----------------------------------
// SVD Line: 1880

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001030) Port x pin 0 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO1  -----------------------------------
// SVD Line: 1886

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001030) Port x pin 1 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO2  -----------------------------------
// SVD Line: 1892

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001030) Port x pin 2 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO3  -----------------------------------
// SVD Line: 1898

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001030) Port x pin 3 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO4  -----------------------------------
// SVD Line: 1904

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001030) Port x pin 4 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO5  -----------------------------------
// SVD Line: 1910

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001030) Port x pin 5 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO6  -----------------------------------
// SVD Line: 1916

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001030) Port x pin 6 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO7  -----------------------------------
// SVD Line: 1922

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001030) Port x pin 7 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO8  -----------------------------------
// SVD Line: 1928

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001030) Port x pin 8 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO9  -----------------------------------
// SVD Line: 1934

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001030) Port x pin 9 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO10  ----------------------------------
// SVD Line: 1940

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001030) Port x pin 10 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO11  ----------------------------------
// SVD Line: 1946

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001030) Port x pin 11 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO12  ----------------------------------
// SVD Line: 1952

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001030) Port x pin 12 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO13  ----------------------------------
// SVD Line: 1958

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001030) Port x pin 13 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO14  ----------------------------------
// SVD Line: 1964

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001030) Port x pin 14 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_SCCR_IO15  ----------------------------------
// SVD Line: 1970

//  <item> SFDITEM_FIELD__GPIOB_SCCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001030) Port x pin 15 input Schmitt trigger disable </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_SCCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_SCCR  -----------------------------------
// SVD Line: 1871

//  <rtree> SFDITEM_REG__GPIOB_SCCR
//    <name> SCCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001030) Input Schmitt Clear Register </i>
//    <loc> ( (unsigned int)((GPIOB_SCCR >> 0) & 0xFFFFFFFF), ((GPIOB_SCCR = (GPIOB_SCCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO0 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO1 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO2 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO3 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO4 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO5 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO6 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO7 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO8 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO9 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO10 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO11 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO12 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO13 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO14 </item>
//    <item> SFDITEM_FIELD__GPIOB_SCCR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 1980

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_DR </item>
//    <item> SFDITEM_REG__GPIOB_BSR </item>
//    <item> SFDITEM_REG__GPIOB_BRR </item>
//    <item> SFDITEM_REG__GPIOB_OESR </item>
//    <item> SFDITEM_REG__GPIOB_OECR </item>
//    <item> SFDITEM_REG__GPIOB_PUSR </item>
//    <item> SFDITEM_REG__GPIOB_PUCR </item>
//    <item> SFDITEM_REG__GPIOB_PDSR </item>
//    <item> SFDITEM_REG__GPIOB_PDCR </item>
//    <item> SFDITEM_REG__GPIOB_ODSR </item>
//    <item> SFDITEM_REG__GPIOB_ODCR </item>
//    <item> SFDITEM_REG__GPIOB_SCSR </item>
//    <item> SFDITEM_REG__GPIOB_SCCR </item>
//  </view>
//  


// ---------------------------  Register Item Address: AFIOA_AFSR1  -------------------------------
// SVD Line: 1995

unsigned int AFIOA_AFSR1 __AT (0x48000100);



// -------------------------------  Field Item: AFIOA_AFSR1_IO0  ----------------------------------
// SVD Line: 2004

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000100) Port x pin 0 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 0) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO1  ----------------------------------
// SVD Line: 2010

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000100) Port x pin 1 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 4) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO2  ----------------------------------
// SVD Line: 2016

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000100) Port x pin 2 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 8) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO3  ----------------------------------
// SVD Line: 2022

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000100) Port x pin 3 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 12) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO4  ----------------------------------
// SVD Line: 2028

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000100) Port x pin 4 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 16) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO5  ----------------------------------
// SVD Line: 2034

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000100) Port x pin 5 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 20) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO6  ----------------------------------
// SVD Line: 2040

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000100) Port x pin 6 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 24) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR1_IO7  ----------------------------------
// SVD Line: 2046

//  <item> SFDITEM_FIELD__AFIOA_AFSR1_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000100) Port x pin 7 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR1 >> 28) & 0xF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_AFSR1  ----------------------------------
// SVD Line: 1995

//  <rtree> SFDITEM_REG__AFIOA_AFSR1
//    <name> AFSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000100) Digtal Alternate Function Set Register 1 </i>
//    <loc> ( (unsigned int)((AFIOA_AFSR1 >> 0) & 0xFFFFFFFF), ((AFIOA_AFSR1 = (AFIOA_AFSR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR1_IO7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOA_AFSR2  -------------------------------
// SVD Line: 2054

unsigned int AFIOA_AFSR2 __AT (0x48000104);



// -------------------------------  Field Item: AFIOA_AFSR2_IO8  ----------------------------------
// SVD Line: 2063

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48000104) Port x pin 8 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 0) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFSR2_IO9  ----------------------------------
// SVD Line: 2069

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48000104) Port x pin 9 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 4) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO10  ----------------------------------
// SVD Line: 2075

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48000104) Port x pin 10 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 8) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO11  ----------------------------------
// SVD Line: 2081

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48000104) Port x pin 11 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 12) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO12  ----------------------------------
// SVD Line: 2087

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48000104) Port x pin 12 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 16) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO13  ----------------------------------
// SVD Line: 2093

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48000104) Port x pin 13 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 20) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO14  ----------------------------------
// SVD Line: 2099

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48000104) Port x pin 14 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 24) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_AFSR2_IO15  ----------------------------------
// SVD Line: 2105

//  <item> SFDITEM_FIELD__AFIOA_AFSR2_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48000104) Port x pin 15 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOA_AFSR2 >> 28) & 0xF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_AFSR2  ----------------------------------
// SVD Line: 2054

//  <rtree> SFDITEM_REG__AFIOA_AFSR2
//    <name> AFSR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000104) Digtal Alternate Function Set Register 2 </i>
//    <loc> ( (unsigned int)((AFIOA_AFSR2 >> 0) & 0xFFFFFFFF), ((AFIOA_AFSR2 = (AFIOA_AFSR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFSR2_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIOA_AFCR  -------------------------------
// SVD Line: 2113

unsigned int AFIOA_AFCR __AT (0x48000108);



// -------------------------------  Field Item: AFIOA_AFCR_IO0  -----------------------------------
// SVD Line: 2122

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000108) Port x pin 0 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO1  -----------------------------------
// SVD Line: 2128

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000108) Port x pin 1 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO2  -----------------------------------
// SVD Line: 2134

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000108) Port x pin 2 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO3  -----------------------------------
// SVD Line: 2140

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000108) Port x pin 3 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO4  -----------------------------------
// SVD Line: 2146

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000108) Port x pin 4 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO5  -----------------------------------
// SVD Line: 2152

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000108) Port x pin 5 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO6  -----------------------------------
// SVD Line: 2158

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000108) Port x pin 6 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO7  -----------------------------------
// SVD Line: 2164

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000108) Port x pin 7 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO8  -----------------------------------
// SVD Line: 2170

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000108) Port x pin 8 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO9  -----------------------------------
// SVD Line: 2176

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000108) Port x pin 9 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO10  ----------------------------------
// SVD Line: 2182

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000108) Port x pin 10 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO11  ----------------------------------
// SVD Line: 2188

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000108) Port x pin 11 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO12  ----------------------------------
// SVD Line: 2194

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000108) Port x pin 12 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO13  ----------------------------------
// SVD Line: 2200

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000108) Port x pin 13 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO14  ----------------------------------
// SVD Line: 2206

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000108) Port x pin 14 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_AFCR_IO15  ----------------------------------
// SVD Line: 2212

//  <item> SFDITEM_FIELD__AFIOA_AFCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000108) Port x pin 15 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_AFCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_AFCR  -----------------------------------
// SVD Line: 2113

//  <rtree> SFDITEM_REG__AFIOA_AFCR
//    <name> AFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000108) Digtal Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOA_AFCR >> 0) & 0xFFFFFFFF), ((AFIOA_AFCR = (AFIOA_AFCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOA_AFCR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOA_ANASR  -------------------------------
// SVD Line: 2220

unsigned int AFIOA_ANASR __AT (0x4800010C);



// -------------------------------  Field Item: AFIOA_ANASR_IO0  ----------------------------------
// SVD Line: 2229

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800010C) Port x pin 0 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO1  ----------------------------------
// SVD Line: 2235

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800010C) Port x pin 1 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO2  ----------------------------------
// SVD Line: 2241

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800010C) Port x pin 2 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO3  ----------------------------------
// SVD Line: 2247

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800010C) Port x pin 3 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO4  ----------------------------------
// SVD Line: 2253

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800010C) Port x pin 4 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO5  ----------------------------------
// SVD Line: 2259

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800010C) Port x pin 5 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO6  ----------------------------------
// SVD Line: 2265

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800010C) Port x pin 6 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO7  ----------------------------------
// SVD Line: 2271

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800010C) Port x pin 7 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO8  ----------------------------------
// SVD Line: 2277

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800010C) Port x pin 8 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANASR_IO9  ----------------------------------
// SVD Line: 2283

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800010C) Port x pin 9 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO10  ----------------------------------
// SVD Line: 2289

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800010C) Port x pin 10 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO11  ----------------------------------
// SVD Line: 2295

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800010C) Port x pin 11 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO12  ----------------------------------
// SVD Line: 2301

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800010C) Port x pin 12 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO13  ----------------------------------
// SVD Line: 2307

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800010C) Port x pin 13 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO14  ----------------------------------
// SVD Line: 2313

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800010C) Port x pin 14 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANASR_IO15  ----------------------------------
// SVD Line: 2319

//  <item> SFDITEM_FIELD__AFIOA_ANASR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800010C) Port x pin 15 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANASR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_ANASR  ----------------------------------
// SVD Line: 2220

//  <rtree> SFDITEM_REG__AFIOA_ANASR
//    <name> ANASR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800010C) Analog Alternate Function Set Register </i>
//    <loc> ( (unsigned int)((AFIOA_ANASR >> 0) & 0xFFFFFFFF), ((AFIOA_ANASR = (AFIOA_ANASR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANASR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOA_ANACR  -------------------------------
// SVD Line: 2327

unsigned int AFIOA_ANACR __AT (0x48000110);



// -------------------------------  Field Item: AFIOA_ANACR_IO0  ----------------------------------
// SVD Line: 2336

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000110) Port x pin 0 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO1  ----------------------------------
// SVD Line: 2342

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000110) Port x pin 1 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO2  ----------------------------------
// SVD Line: 2348

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000110) Port x pin 2 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO3  ----------------------------------
// SVD Line: 2354

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000110) Port x pin 3 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO4  ----------------------------------
// SVD Line: 2360

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000110) Port x pin 4 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO5  ----------------------------------
// SVD Line: 2366

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000110) Port x pin 5 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO6  ----------------------------------
// SVD Line: 2372

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000110) Port x pin 6 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO7  ----------------------------------
// SVD Line: 2378

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000110) Port x pin 7 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO8  ----------------------------------
// SVD Line: 2384

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000110) Port x pin 8 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOA_ANACR_IO9  ----------------------------------
// SVD Line: 2390

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000110) Port x pin 9 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO10  ----------------------------------
// SVD Line: 2396

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000110) Port x pin 10 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO11  ----------------------------------
// SVD Line: 2402

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000110) Port x pin 11 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO12  ----------------------------------
// SVD Line: 2408

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000110) Port x pin 12 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO13  ----------------------------------
// SVD Line: 2414

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000110) Port x pin 13 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO14  ----------------------------------
// SVD Line: 2420

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000110) Port x pin 14 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOA_ANACR_IO15  ----------------------------------
// SVD Line: 2426

//  <item> SFDITEM_FIELD__AFIOA_ANACR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000110) Port x pin 15 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOA_ANACR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOA_ANACR  ----------------------------------
// SVD Line: 2327

//  <rtree> SFDITEM_REG__AFIOA_ANACR
//    <name> ANACR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000110) Analog Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOA_ANACR >> 0) & 0xFFFFFFFF), ((AFIOA_ANACR = (AFIOA_ANACR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOA_ANACR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: AFIOA  -------------------------------------
// SVD Line: 1984

//  <view> AFIOA
//    <name> AFIOA </name>
//    <item> SFDITEM_REG__AFIOA_AFSR1 </item>
//    <item> SFDITEM_REG__AFIOA_AFSR2 </item>
//    <item> SFDITEM_REG__AFIOA_AFCR </item>
//    <item> SFDITEM_REG__AFIOA_ANASR </item>
//    <item> SFDITEM_REG__AFIOA_ANACR </item>
//  </view>
//  


// ---------------------------  Register Item Address: AFIOB_AFSR1  -------------------------------
// SVD Line: 1995

unsigned int AFIOB_AFSR1 __AT (0x48001100);



// -------------------------------  Field Item: AFIOB_AFSR1_IO0  ----------------------------------
// SVD Line: 2004

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001100) Port x pin 0 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 0) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO1  ----------------------------------
// SVD Line: 2010

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001100) Port x pin 1 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 4) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO2  ----------------------------------
// SVD Line: 2016

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001100) Port x pin 2 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 8) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO3  ----------------------------------
// SVD Line: 2022

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001100) Port x pin 3 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 12) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO4  ----------------------------------
// SVD Line: 2028

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001100) Port x pin 4 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 16) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO5  ----------------------------------
// SVD Line: 2034

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001100) Port x pin 5 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 20) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO6  ----------------------------------
// SVD Line: 2040

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001100) Port x pin 6 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 24) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR1_IO7  ----------------------------------
// SVD Line: 2046

//  <item> SFDITEM_FIELD__AFIOB_AFSR1_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001100) Port x pin 7 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR1 >> 28) & 0xF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_AFSR1  ----------------------------------
// SVD Line: 1995

//  <rtree> SFDITEM_REG__AFIOB_AFSR1
//    <name> AFSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001100) Digtal Alternate Function Set Register 1 </i>
//    <loc> ( (unsigned int)((AFIOB_AFSR1 >> 0) & 0xFFFFFFFF), ((AFIOB_AFSR1 = (AFIOB_AFSR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR1_IO7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOB_AFSR2  -------------------------------
// SVD Line: 2054

unsigned int AFIOB_AFSR2 __AT (0x48001104);



// -------------------------------  Field Item: AFIOB_AFSR2_IO8  ----------------------------------
// SVD Line: 2063

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x48001104) Port x pin 8 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 0) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFSR2_IO9  ----------------------------------
// SVD Line: 2069

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x48001104) Port x pin 9 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 4) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO10  ----------------------------------
// SVD Line: 2075

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x48001104) Port x pin 10 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 8) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO11  ----------------------------------
// SVD Line: 2081

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x48001104) Port x pin 11 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 12) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO12  ----------------------------------
// SVD Line: 2087

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x48001104) Port x pin 12 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 16) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO13  ----------------------------------
// SVD Line: 2093

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x48001104) Port x pin 13 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 20) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO14  ----------------------------------
// SVD Line: 2099

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x48001104) Port x pin 14 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 24) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_AFSR2_IO15  ----------------------------------
// SVD Line: 2105

//  <item> SFDITEM_FIELD__AFIOB_AFSR2_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x48001104) Port x pin 15 digtal alternate function </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIOB_AFSR2 >> 28) & 0xF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_AFSR2  ----------------------------------
// SVD Line: 2054

//  <rtree> SFDITEM_REG__AFIOB_AFSR2
//    <name> AFSR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001104) Digtal Alternate Function Set Register 2 </i>
//    <loc> ( (unsigned int)((AFIOB_AFSR2 >> 0) & 0xFFFFFFFF), ((AFIOB_AFSR2 = (AFIOB_AFSR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFSR2_IO15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIOB_AFCR  -------------------------------
// SVD Line: 2113

unsigned int AFIOB_AFCR __AT (0x48001108);



// -------------------------------  Field Item: AFIOB_AFCR_IO0  -----------------------------------
// SVD Line: 2122

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001108) Port x pin 0 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO1  -----------------------------------
// SVD Line: 2128

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001108) Port x pin 1 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO2  -----------------------------------
// SVD Line: 2134

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001108) Port x pin 2 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO3  -----------------------------------
// SVD Line: 2140

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001108) Port x pin 3 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO4  -----------------------------------
// SVD Line: 2146

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001108) Port x pin 4 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO5  -----------------------------------
// SVD Line: 2152

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001108) Port x pin 5 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO6  -----------------------------------
// SVD Line: 2158

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001108) Port x pin 6 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO7  -----------------------------------
// SVD Line: 2164

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001108) Port x pin 7 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO8  -----------------------------------
// SVD Line: 2170

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001108) Port x pin 8 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO9  -----------------------------------
// SVD Line: 2176

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001108) Port x pin 9 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO10  ----------------------------------
// SVD Line: 2182

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001108) Port x pin 10 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO11  ----------------------------------
// SVD Line: 2188

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001108) Port x pin 11 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO12  ----------------------------------
// SVD Line: 2194

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001108) Port x pin 12 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO13  ----------------------------------
// SVD Line: 2200

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001108) Port x pin 13 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO14  ----------------------------------
// SVD Line: 2206

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001108) Port x pin 14 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_AFCR_IO15  ----------------------------------
// SVD Line: 2212

//  <item> SFDITEM_FIELD__AFIOB_AFCR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001108) Port x pin 15 digtal alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_AFCR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_AFCR  -----------------------------------
// SVD Line: 2113

//  <rtree> SFDITEM_REG__AFIOB_AFCR
//    <name> AFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001108) Digtal Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOB_AFCR >> 0) & 0xFFFFFFFF), ((AFIOB_AFCR = (AFIOB_AFCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOB_AFCR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOB_ANASR  -------------------------------
// SVD Line: 2220

unsigned int AFIOB_ANASR __AT (0x4800110C);



// -------------------------------  Field Item: AFIOB_ANASR_IO0  ----------------------------------
// SVD Line: 2229

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO0
//    <name> IO0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4800110C) Port x pin 0 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO1  ----------------------------------
// SVD Line: 2235

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO1
//    <name> IO1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4800110C) Port x pin 1 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO2  ----------------------------------
// SVD Line: 2241

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO2
//    <name> IO2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4800110C) Port x pin 2 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO3  ----------------------------------
// SVD Line: 2247

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO3
//    <name> IO3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4800110C) Port x pin 3 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO4  ----------------------------------
// SVD Line: 2253

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO4
//    <name> IO4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4800110C) Port x pin 4 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO5  ----------------------------------
// SVD Line: 2259

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO5
//    <name> IO5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4800110C) Port x pin 5 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO6  ----------------------------------
// SVD Line: 2265

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO6
//    <name> IO6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4800110C) Port x pin 6 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO7  ----------------------------------
// SVD Line: 2271

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO7
//    <name> IO7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4800110C) Port x pin 7 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO8  ----------------------------------
// SVD Line: 2277

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO8
//    <name> IO8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4800110C) Port x pin 8 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANASR_IO9  ----------------------------------
// SVD Line: 2283

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO9
//    <name> IO9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4800110C) Port x pin 9 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO10  ----------------------------------
// SVD Line: 2289

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO10
//    <name> IO10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4800110C) Port x pin 10 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO11  ----------------------------------
// SVD Line: 2295

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO11
//    <name> IO11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4800110C) Port x pin 11 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO12  ----------------------------------
// SVD Line: 2301

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO12
//    <name> IO12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4800110C) Port x pin 12 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO13  ----------------------------------
// SVD Line: 2307

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO13
//    <name> IO13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4800110C) Port x pin 13 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO14  ----------------------------------
// SVD Line: 2313

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO14
//    <name> IO14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4800110C) Port x pin 14 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANASR_IO15  ----------------------------------
// SVD Line: 2319

//  <item> SFDITEM_FIELD__AFIOB_ANASR_IO15
//    <name> IO15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4800110C) Port x pin 15 analog alternate function </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANASR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_ANASR  ----------------------------------
// SVD Line: 2220

//  <rtree> SFDITEM_REG__AFIOB_ANASR
//    <name> ANASR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800110C) Analog Alternate Function Set Register </i>
//    <loc> ( (unsigned int)((AFIOB_ANASR >> 0) & 0xFFFFFFFF), ((AFIOB_ANASR = (AFIOB_ANASR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANASR_IO15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIOB_ANACR  -------------------------------
// SVD Line: 2327

unsigned int AFIOB_ANACR __AT (0x48001110);



// -------------------------------  Field Item: AFIOB_ANACR_IO0  ----------------------------------
// SVD Line: 2336

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO0
//    <name> IO0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001110) Port x pin 0 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.0..0> IO0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO1  ----------------------------------
// SVD Line: 2342

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO1
//    <name> IO1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001110) Port x pin 1 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.1..1> IO1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO2  ----------------------------------
// SVD Line: 2348

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO2
//    <name> IO2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001110) Port x pin 2 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.2..2> IO2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO3  ----------------------------------
// SVD Line: 2354

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO3
//    <name> IO3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001110) Port x pin 3 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.3..3> IO3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO4  ----------------------------------
// SVD Line: 2360

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO4
//    <name> IO4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001110) Port x pin 4 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.4..4> IO4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO5  ----------------------------------
// SVD Line: 2366

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO5
//    <name> IO5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001110) Port x pin 5 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.5..5> IO5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO6  ----------------------------------
// SVD Line: 2372

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO6
//    <name> IO6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001110) Port x pin 6 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.6..6> IO6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO7  ----------------------------------
// SVD Line: 2378

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO7
//    <name> IO7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001110) Port x pin 7 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.7..7> IO7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO8  ----------------------------------
// SVD Line: 2384

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO8
//    <name> IO8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001110) Port x pin 8 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.8..8> IO8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AFIOB_ANACR_IO9  ----------------------------------
// SVD Line: 2390

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO9
//    <name> IO9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001110) Port x pin 9 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.9..9> IO9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO10  ----------------------------------
// SVD Line: 2396

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO10
//    <name> IO10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001110) Port x pin 10 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.10..10> IO10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO11  ----------------------------------
// SVD Line: 2402

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO11
//    <name> IO11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001110) Port x pin 11 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.11..11> IO11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO12  ----------------------------------
// SVD Line: 2408

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO12
//    <name> IO12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001110) Port x pin 12 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.12..12> IO12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO13  ----------------------------------
// SVD Line: 2414

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO13
//    <name> IO13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001110) Port x pin 13 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.13..13> IO13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO14  ----------------------------------
// SVD Line: 2420

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO14
//    <name> IO14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001110) Port x pin 14 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.14..14> IO14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIOB_ANACR_IO15  ----------------------------------
// SVD Line: 2426

//  <item> SFDITEM_FIELD__AFIOB_ANACR_IO15
//    <name> IO15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001110) Port x pin 15 analog alternate function clear </i>
//    <check> 
//      <loc> ( (unsigned int) AFIOB_ANACR ) </loc>
//      <o.15..15> IO15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIOB_ANACR  ----------------------------------
// SVD Line: 2327

//  <rtree> SFDITEM_REG__AFIOB_ANACR
//    <name> ANACR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001110) Analog Alternate Function Clear Register </i>
//    <loc> ( (unsigned int)((AFIOB_ANACR >> 0) & 0xFFFFFFFF), ((AFIOB_ANACR = (AFIOB_ANACR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO0 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO1 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO2 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO3 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO4 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO5 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO6 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO7 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO8 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO9 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO10 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO11 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO12 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO13 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO14 </item>
//    <item> SFDITEM_FIELD__AFIOB_ANACR_IO15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: AFIOB  -------------------------------------
// SVD Line: 2436

//  <view> AFIOB
//    <name> AFIOB </name>
//    <item> SFDITEM_REG__AFIOB_AFSR1 </item>
//    <item> SFDITEM_REG__AFIOB_AFSR2 </item>
//    <item> SFDITEM_REG__AFIOB_AFCR </item>
//    <item> SFDITEM_REG__AFIOB_ANASR </item>
//    <item> SFDITEM_REG__AFIOB_ANACR </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTIA_IER  --------------------------------
// SVD Line: 2451

unsigned int EXTIA_IER __AT (0x48000200);



// --------------------------------  Field Item: EXTIA_IER_IE0  -----------------------------------
// SVD Line: 2460

//  <item> SFDITEM_FIELD__EXTIA_IER_IE0
//    <name> IE0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000200) port x pin 0 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE1  -----------------------------------
// SVD Line: 2466

//  <item> SFDITEM_FIELD__EXTIA_IER_IE1
//    <name> IE1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000200) port x pin 1 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE2  -----------------------------------
// SVD Line: 2472

//  <item> SFDITEM_FIELD__EXTIA_IER_IE2
//    <name> IE2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000200) port x pin 2 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE3  -----------------------------------
// SVD Line: 2478

//  <item> SFDITEM_FIELD__EXTIA_IER_IE3
//    <name> IE3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000200) port x pin 3 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE4  -----------------------------------
// SVD Line: 2484

//  <item> SFDITEM_FIELD__EXTIA_IER_IE4
//    <name> IE4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000200) port x pin 4 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE5  -----------------------------------
// SVD Line: 2490

//  <item> SFDITEM_FIELD__EXTIA_IER_IE5
//    <name> IE5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000200) port x pin 5 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE6  -----------------------------------
// SVD Line: 2496

//  <item> SFDITEM_FIELD__EXTIA_IER_IE6
//    <name> IE6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000200) port x pin 6 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE7  -----------------------------------
// SVD Line: 2502

//  <item> SFDITEM_FIELD__EXTIA_IER_IE7
//    <name> IE7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000200) port x pin 7 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE8  -----------------------------------
// SVD Line: 2508

//  <item> SFDITEM_FIELD__EXTIA_IER_IE8
//    <name> IE8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000200) port x pin 8 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IER_IE9  -----------------------------------
// SVD Line: 2514

//  <item> SFDITEM_FIELD__EXTIA_IER_IE9
//    <name> IE9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000200) port x pin 9 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE10  -----------------------------------
// SVD Line: 2520

//  <item> SFDITEM_FIELD__EXTIA_IER_IE10
//    <name> IE10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000200) port x pin 10 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE11  -----------------------------------
// SVD Line: 2526

//  <item> SFDITEM_FIELD__EXTIA_IER_IE11
//    <name> IE11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000200) port x pin 11 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE12  -----------------------------------
// SVD Line: 2532

//  <item> SFDITEM_FIELD__EXTIA_IER_IE12
//    <name> IE12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000200) port x pin 12 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE13  -----------------------------------
// SVD Line: 2538

//  <item> SFDITEM_FIELD__EXTIA_IER_IE13
//    <name> IE13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000200) port x pin 13 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE14  -----------------------------------
// SVD Line: 2544

//  <item> SFDITEM_FIELD__EXTIA_IER_IE14
//    <name> IE14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000200) port x pin 14 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IER_IE15  -----------------------------------
// SVD Line: 2550

//  <item> SFDITEM_FIELD__EXTIA_IER_IE15
//    <name> IE15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000200) port x pin 15 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IER ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIA_IER  -----------------------------------
// SVD Line: 2451

//  <rtree> SFDITEM_REG__EXTIA_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000200) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((EXTIA_IER >> 0) & 0xFFFFFFFF), ((EXTIA_IER = (EXTIA_IER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIA_IER_IE15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTIA_IDR  --------------------------------
// SVD Line: 2558

unsigned int EXTIA_IDR __AT (0x48000204);



// --------------------------------  Field Item: EXTIA_IDR_IE0  -----------------------------------
// SVD Line: 2567

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE0
//    <name> IE0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48000204) port x pin 0 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE1  -----------------------------------
// SVD Line: 2573

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE1
//    <name> IE1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48000204) port x pin 1 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE2  -----------------------------------
// SVD Line: 2579

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE2
//    <name> IE2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48000204) port x pin 2 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE3  -----------------------------------
// SVD Line: 2585

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE3
//    <name> IE3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48000204) port x pin 3 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE4  -----------------------------------
// SVD Line: 2591

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE4
//    <name> IE4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48000204) port x pin 4 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE5  -----------------------------------
// SVD Line: 2597

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE5
//    <name> IE5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48000204) port x pin 5 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE6  -----------------------------------
// SVD Line: 2603

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE6
//    <name> IE6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48000204) port x pin 6 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE7  -----------------------------------
// SVD Line: 2609

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE7
//    <name> IE7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48000204) port x pin 7 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE8  -----------------------------------
// SVD Line: 2615

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE8
//    <name> IE8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48000204) port x pin 8 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_IDR_IE9  -----------------------------------
// SVD Line: 2621

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE9
//    <name> IE9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48000204) port x pin 9 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE10  -----------------------------------
// SVD Line: 2627

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE10
//    <name> IE10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48000204) port x pin 10 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE11  -----------------------------------
// SVD Line: 2633

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE11
//    <name> IE11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48000204) port x pin 11 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE12  -----------------------------------
// SVD Line: 2639

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE12
//    <name> IE12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48000204) port x pin 12 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE13  -----------------------------------
// SVD Line: 2645

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE13
//    <name> IE13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48000204) port x pin 13 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE14  -----------------------------------
// SVD Line: 2651

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE14
//    <name> IE14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48000204) port x pin 14 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_IDR_IE15  -----------------------------------
// SVD Line: 2657

//  <item> SFDITEM_FIELD__EXTIA_IDR_IE15
//    <name> IE15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48000204) port x pin 15 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_IDR ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIA_IDR  -----------------------------------
// SVD Line: 2558

//  <rtree> SFDITEM_REG__EXTIA_IDR
//    <name> IDR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48000204) Interrupt Disable Register </i>
//    <loc> ( (unsigned int)((EXTIA_IDR >> 0) & 0xFFFFFFFF), ((EXTIA_IDR = (EXTIA_IDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIA_IDR_IE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIA_CFGR1  -------------------------------
// SVD Line: 2665

unsigned int EXTIA_CFGR1 __AT (0x48000208);



// -------------------------------  Field Item: EXTIA_CFGR1_IT0  ----------------------------------
// SVD Line: 2674

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT0
//    <name> IT0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x48000208) port x pin 0 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 0) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT1  ----------------------------------
// SVD Line: 2680

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT1
//    <name> IT1 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x48000208) port x pin 1 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 4) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT2  ----------------------------------
// SVD Line: 2686

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT2
//    <name> IT2 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x48000208) port x pin 2 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 8) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT3  ----------------------------------
// SVD Line: 2692

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT3
//    <name> IT3 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x48000208) port x pin 3 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 12) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT4  ----------------------------------
// SVD Line: 2698

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT4
//    <name> IT4 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x48000208) port x pin 4 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 16) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT5  ----------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT5
//    <name> IT5 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x48000208) port x pin 5 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 20) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT6  ----------------------------------
// SVD Line: 2710

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT6
//    <name> IT6 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x48000208) port x pin 6 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 24) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR1_IT7  ----------------------------------
// SVD Line: 2716

//  <item> SFDITEM_FIELD__EXTIA_CFGR1_IT7
//    <name> IT7 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x48000208) port x pin 7 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR1 >> 28) & 0x7), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIA_CFGR1  ----------------------------------
// SVD Line: 2665

//  <rtree> SFDITEM_REG__EXTIA_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000208) Interrupt Type Configuration Register 1 </i>
//    <loc> ( (unsigned int)((EXTIA_CFGR1 >> 0) & 0xFFFFFFFF), ((EXTIA_CFGR1 = (EXTIA_CFGR1 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT0 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT1 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT2 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT3 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT4 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT5 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT6 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR1_IT7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIA_CFGR2  -------------------------------
// SVD Line: 2724

unsigned int EXTIA_CFGR2 __AT (0x4800020C);



// -------------------------------  Field Item: EXTIA_CFGR2_IT8  ----------------------------------
// SVD Line: 2733

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT8
//    <name> IT8 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4800020C) port x pin 8 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 0) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIA_CFGR2_IT9  ----------------------------------
// SVD Line: 2739

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT9
//    <name> IT9 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4800020C) port x pin 9 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 4) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT10  ----------------------------------
// SVD Line: 2745

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT10
//    <name> IT10 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4800020C) port x pin 10 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 8) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT11  ----------------------------------
// SVD Line: 2751

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT11
//    <name> IT11 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4800020C) port x pin 11 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 12) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT12  ----------------------------------
// SVD Line: 2757

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT12
//    <name> IT12 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x4800020C) port x pin 12 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 16) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT13  ----------------------------------
// SVD Line: 2763

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT13
//    <name> IT13 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x4800020C) port x pin 13 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 20) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT14  ----------------------------------
// SVD Line: 2769

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT14
//    <name> IT14 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x4800020C) port x pin 14 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 24) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIA_CFGR2_IT15  ----------------------------------
// SVD Line: 2775

//  <item> SFDITEM_FIELD__EXTIA_CFGR2_IT15
//    <name> IT15 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x4800020C) port x pin 15 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIA_CFGR2 >> 28) & 0x7), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIA_CFGR2  ----------------------------------
// SVD Line: 2724

//  <rtree> SFDITEM_REG__EXTIA_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800020C) Interrupt Type Configuration Register2 </i>
//    <loc> ( (unsigned int)((EXTIA_CFGR2 >> 0) & 0xFFFFFFFF), ((EXTIA_CFGR2 = (EXTIA_CFGR2 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT8 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT9 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT10 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT11 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT12 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT13 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT14 </item>
//    <item> SFDITEM_FIELD__EXTIA_CFGR2_IT15 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTIA_SR  --------------------------------
// SVD Line: 2783

unsigned int EXTIA_SR __AT (0x48000210);



// --------------------------------  Field Item: EXTIA_SR_IF0  ------------------------------------
// SVD Line: 2792

//  <item> SFDITEM_FIELD__EXTIA_SR_IF0
//    <name> IF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48000210) port x pin 0 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.0..0> IF0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF1  ------------------------------------
// SVD Line: 2798

//  <item> SFDITEM_FIELD__EXTIA_SR_IF1
//    <name> IF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48000210) port x pin 1 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.1..1> IF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF2  ------------------------------------
// SVD Line: 2804

//  <item> SFDITEM_FIELD__EXTIA_SR_IF2
//    <name> IF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48000210) port x pin 2 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.2..2> IF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF3  ------------------------------------
// SVD Line: 2810

//  <item> SFDITEM_FIELD__EXTIA_SR_IF3
//    <name> IF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48000210) port x pin 3 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.3..3> IF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF4  ------------------------------------
// SVD Line: 2816

//  <item> SFDITEM_FIELD__EXTIA_SR_IF4
//    <name> IF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48000210) port x pin 4 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.4..4> IF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF5  ------------------------------------
// SVD Line: 2822

//  <item> SFDITEM_FIELD__EXTIA_SR_IF5
//    <name> IF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48000210) port x pin 5 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.5..5> IF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF6  ------------------------------------
// SVD Line: 2828

//  <item> SFDITEM_FIELD__EXTIA_SR_IF6
//    <name> IF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48000210) port x pin 6 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.6..6> IF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF7  ------------------------------------
// SVD Line: 2834

//  <item> SFDITEM_FIELD__EXTIA_SR_IF7
//    <name> IF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48000210) port x pin 7 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.7..7> IF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF8  ------------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__EXTIA_SR_IF8
//    <name> IF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48000210) port x pin 8 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.8..8> IF8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF9  ------------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__EXTIA_SR_IF9
//    <name> IF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48000210) port x pin 9 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.9..9> IF9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF10  -----------------------------------
// SVD Line: 2852

//  <item> SFDITEM_FIELD__EXTIA_SR_IF10
//    <name> IF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48000210) port x pin 10 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.10..10> IF10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF11  -----------------------------------
// SVD Line: 2858

//  <item> SFDITEM_FIELD__EXTIA_SR_IF11
//    <name> IF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48000210) port x pin 11 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.11..11> IF11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF12  -----------------------------------
// SVD Line: 2864

//  <item> SFDITEM_FIELD__EXTIA_SR_IF12
//    <name> IF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48000210) port x pin 12 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.12..12> IF12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF13  -----------------------------------
// SVD Line: 2870

//  <item> SFDITEM_FIELD__EXTIA_SR_IF13
//    <name> IF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48000210) port x pin 13 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.13..13> IF13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF14  -----------------------------------
// SVD Line: 2876

//  <item> SFDITEM_FIELD__EXTIA_SR_IF14
//    <name> IF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48000210) port x pin 14 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.14..14> IF14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIA_SR_IF15  -----------------------------------
// SVD Line: 2882

//  <item> SFDITEM_FIELD__EXTIA_SR_IF15
//    <name> IF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48000210) port x pin 15 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIA_SR ) </loc>
//      <o.15..15> IF15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIA_SR  ------------------------------------
// SVD Line: 2783

//  <rtree> SFDITEM_REG__EXTIA_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48000210) Interrupt Status Register </i>
//    <loc> ( (unsigned int)((EXTIA_SR >> 0) & 0xFFFFFFFF), ((EXTIA_SR = (EXTIA_SR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF0 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF1 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF2 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF3 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF4 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF5 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF6 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF7 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF8 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF9 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF10 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF11 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF12 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF13 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF14 </item>
//    <item> SFDITEM_FIELD__EXTIA_SR_IF15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: EXTIA  -------------------------------------
// SVD Line: 2440

//  <view> EXTIA
//    <name> EXTIA </name>
//    <item> SFDITEM_REG__EXTIA_IER </item>
//    <item> SFDITEM_REG__EXTIA_IDR </item>
//    <item> SFDITEM_REG__EXTIA_CFGR1 </item>
//    <item> SFDITEM_REG__EXTIA_CFGR2 </item>
//    <item> SFDITEM_REG__EXTIA_SR </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTIB_IER  --------------------------------
// SVD Line: 2451

unsigned int EXTIB_IER __AT (0x48001200);



// --------------------------------  Field Item: EXTIB_IER_IE0  -----------------------------------
// SVD Line: 2460

//  <item> SFDITEM_FIELD__EXTIB_IER_IE0
//    <name> IE0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001200) port x pin 0 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE1  -----------------------------------
// SVD Line: 2466

//  <item> SFDITEM_FIELD__EXTIB_IER_IE1
//    <name> IE1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001200) port x pin 1 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE2  -----------------------------------
// SVD Line: 2472

//  <item> SFDITEM_FIELD__EXTIB_IER_IE2
//    <name> IE2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001200) port x pin 2 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE3  -----------------------------------
// SVD Line: 2478

//  <item> SFDITEM_FIELD__EXTIB_IER_IE3
//    <name> IE3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001200) port x pin 3 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE4  -----------------------------------
// SVD Line: 2484

//  <item> SFDITEM_FIELD__EXTIB_IER_IE4
//    <name> IE4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001200) port x pin 4 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE5  -----------------------------------
// SVD Line: 2490

//  <item> SFDITEM_FIELD__EXTIB_IER_IE5
//    <name> IE5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001200) port x pin 5 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE6  -----------------------------------
// SVD Line: 2496

//  <item> SFDITEM_FIELD__EXTIB_IER_IE6
//    <name> IE6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001200) port x pin 6 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE7  -----------------------------------
// SVD Line: 2502

//  <item> SFDITEM_FIELD__EXTIB_IER_IE7
//    <name> IE7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001200) port x pin 7 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE8  -----------------------------------
// SVD Line: 2508

//  <item> SFDITEM_FIELD__EXTIB_IER_IE8
//    <name> IE8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001200) port x pin 8 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IER_IE9  -----------------------------------
// SVD Line: 2514

//  <item> SFDITEM_FIELD__EXTIB_IER_IE9
//    <name> IE9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001200) port x pin 9 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE10  -----------------------------------
// SVD Line: 2520

//  <item> SFDITEM_FIELD__EXTIB_IER_IE10
//    <name> IE10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001200) port x pin 10 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE11  -----------------------------------
// SVD Line: 2526

//  <item> SFDITEM_FIELD__EXTIB_IER_IE11
//    <name> IE11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001200) port x pin 11 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE12  -----------------------------------
// SVD Line: 2532

//  <item> SFDITEM_FIELD__EXTIB_IER_IE12
//    <name> IE12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001200) port x pin 12 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE13  -----------------------------------
// SVD Line: 2538

//  <item> SFDITEM_FIELD__EXTIB_IER_IE13
//    <name> IE13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001200) port x pin 13 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE14  -----------------------------------
// SVD Line: 2544

//  <item> SFDITEM_FIELD__EXTIB_IER_IE14
//    <name> IE14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001200) port x pin 14 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IER_IE15  -----------------------------------
// SVD Line: 2550

//  <item> SFDITEM_FIELD__EXTIB_IER_IE15
//    <name> IE15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001200) port x pin 15 input interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IER ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIB_IER  -----------------------------------
// SVD Line: 2451

//  <rtree> SFDITEM_REG__EXTIB_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001200) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((EXTIB_IER >> 0) & 0xFFFFFFFF), ((EXTIB_IER = (EXTIB_IER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIB_IER_IE15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTIB_IDR  --------------------------------
// SVD Line: 2558

unsigned int EXTIB_IDR __AT (0x48001204);



// --------------------------------  Field Item: EXTIB_IDR_IE0  -----------------------------------
// SVD Line: 2567

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE0
//    <name> IE0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x48001204) port x pin 0 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.0..0> IE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE1  -----------------------------------
// SVD Line: 2573

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE1
//    <name> IE1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x48001204) port x pin 1 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.1..1> IE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE2  -----------------------------------
// SVD Line: 2579

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE2
//    <name> IE2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x48001204) port x pin 2 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.2..2> IE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE3  -----------------------------------
// SVD Line: 2585

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE3
//    <name> IE3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x48001204) port x pin 3 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.3..3> IE3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE4  -----------------------------------
// SVD Line: 2591

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE4
//    <name> IE4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x48001204) port x pin 4 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.4..4> IE4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE5  -----------------------------------
// SVD Line: 2597

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE5
//    <name> IE5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x48001204) port x pin 5 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.5..5> IE5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE6  -----------------------------------
// SVD Line: 2603

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE6
//    <name> IE6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x48001204) port x pin 6 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.6..6> IE6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE7  -----------------------------------
// SVD Line: 2609

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE7
//    <name> IE7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x48001204) port x pin 7 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.7..7> IE7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE8  -----------------------------------
// SVD Line: 2615

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE8
//    <name> IE8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x48001204) port x pin 8 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.8..8> IE8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_IDR_IE9  -----------------------------------
// SVD Line: 2621

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE9
//    <name> IE9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x48001204) port x pin 9 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.9..9> IE9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE10  -----------------------------------
// SVD Line: 2627

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE10
//    <name> IE10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x48001204) port x pin 10 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.10..10> IE10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE11  -----------------------------------
// SVD Line: 2633

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE11
//    <name> IE11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x48001204) port x pin 11 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.11..11> IE11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE12  -----------------------------------
// SVD Line: 2639

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE12
//    <name> IE12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x48001204) port x pin 12 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.12..12> IE12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE13  -----------------------------------
// SVD Line: 2645

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE13
//    <name> IE13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x48001204) port x pin 13 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.13..13> IE13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE14  -----------------------------------
// SVD Line: 2651

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE14
//    <name> IE14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x48001204) port x pin 14 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.14..14> IE14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_IDR_IE15  -----------------------------------
// SVD Line: 2657

//  <item> SFDITEM_FIELD__EXTIB_IDR_IE15
//    <name> IE15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x48001204) port x pin 15 input interrupt disable </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_IDR ) </loc>
//      <o.15..15> IE15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIB_IDR  -----------------------------------
// SVD Line: 2558

//  <rtree> SFDITEM_REG__EXTIB_IDR
//    <name> IDR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x48001204) Interrupt Disable Register </i>
//    <loc> ( (unsigned int)((EXTIB_IDR >> 0) & 0xFFFFFFFF), ((EXTIB_IDR = (EXTIB_IDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE0 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE1 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE2 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE3 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE4 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE5 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE6 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE7 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE8 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE9 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE10 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE11 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE12 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE13 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE14 </item>
//    <item> SFDITEM_FIELD__EXTIB_IDR_IE15 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIB_CFGR1  -------------------------------
// SVD Line: 2665

unsigned int EXTIB_CFGR1 __AT (0x48001208);



// -------------------------------  Field Item: EXTIB_CFGR1_IT0  ----------------------------------
// SVD Line: 2674

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT0
//    <name> IT0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x48001208) port x pin 0 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 0) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT1  ----------------------------------
// SVD Line: 2680

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT1
//    <name> IT1 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x48001208) port x pin 1 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 4) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT2  ----------------------------------
// SVD Line: 2686

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT2
//    <name> IT2 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x48001208) port x pin 2 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 8) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT3  ----------------------------------
// SVD Line: 2692

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT3
//    <name> IT3 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x48001208) port x pin 3 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 12) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT4  ----------------------------------
// SVD Line: 2698

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT4
//    <name> IT4 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x48001208) port x pin 4 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 16) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT5  ----------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT5
//    <name> IT5 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x48001208) port x pin 5 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 20) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT6  ----------------------------------
// SVD Line: 2710

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT6
//    <name> IT6 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x48001208) port x pin 6 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 24) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR1_IT7  ----------------------------------
// SVD Line: 2716

//  <item> SFDITEM_FIELD__EXTIB_CFGR1_IT7
//    <name> IT7 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x48001208) port x pin 7 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR1 >> 28) & 0x7), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIB_CFGR1  ----------------------------------
// SVD Line: 2665

//  <rtree> SFDITEM_REG__EXTIB_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001208) Interrupt Type Configuration Register 1 </i>
//    <loc> ( (unsigned int)((EXTIB_CFGR1 >> 0) & 0xFFFFFFFF), ((EXTIB_CFGR1 = (EXTIB_CFGR1 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT0 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT1 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT2 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT3 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT4 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT5 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT6 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR1_IT7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTIB_CFGR2  -------------------------------
// SVD Line: 2724

unsigned int EXTIB_CFGR2 __AT (0x4800120C);



// -------------------------------  Field Item: EXTIB_CFGR2_IT8  ----------------------------------
// SVD Line: 2733

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT8
//    <name> IT8 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4800120C) port x pin 8 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 0) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: EXTIB_CFGR2_IT9  ----------------------------------
// SVD Line: 2739

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT9
//    <name> IT9 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4800120C) port x pin 9 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 4) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT10  ----------------------------------
// SVD Line: 2745

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT10
//    <name> IT10 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4800120C) port x pin 10 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 8) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT11  ----------------------------------
// SVD Line: 2751

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT11
//    <name> IT11 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4800120C) port x pin 11 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 12) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT12  ----------------------------------
// SVD Line: 2757

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT12
//    <name> IT12 </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x4800120C) port x pin 12 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 16) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT13  ----------------------------------
// SVD Line: 2763

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT13
//    <name> IT13 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x4800120C) port x pin 13 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 20) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT14  ----------------------------------
// SVD Line: 2769

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT14
//    <name> IT14 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x4800120C) port x pin 14 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 24) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: EXTIB_CFGR2_IT15  ----------------------------------
// SVD Line: 2775

//  <item> SFDITEM_FIELD__EXTIB_CFGR2_IT15
//    <name> IT15 </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x4800120C) port x pin 15 input interrupt type </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTIB_CFGR2 >> 28) & 0x7), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTIB_CFGR2  ----------------------------------
// SVD Line: 2724

//  <rtree> SFDITEM_REG__EXTIB_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4800120C) Interrupt Type Configuration Register2 </i>
//    <loc> ( (unsigned int)((EXTIB_CFGR2 >> 0) & 0xFFFFFFFF), ((EXTIB_CFGR2 = (EXTIB_CFGR2 & ~(0x77777777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77777777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT8 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT9 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT10 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT11 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT12 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT13 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT14 </item>
//    <item> SFDITEM_FIELD__EXTIB_CFGR2_IT15 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTIB_SR  --------------------------------
// SVD Line: 2783

unsigned int EXTIB_SR __AT (0x48001210);



// --------------------------------  Field Item: EXTIB_SR_IF0  ------------------------------------
// SVD Line: 2792

//  <item> SFDITEM_FIELD__EXTIB_SR_IF0
//    <name> IF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x48001210) port x pin 0 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.0..0> IF0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF1  ------------------------------------
// SVD Line: 2798

//  <item> SFDITEM_FIELD__EXTIB_SR_IF1
//    <name> IF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x48001210) port x pin 1 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.1..1> IF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF2  ------------------------------------
// SVD Line: 2804

//  <item> SFDITEM_FIELD__EXTIB_SR_IF2
//    <name> IF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x48001210) port x pin 2 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.2..2> IF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF3  ------------------------------------
// SVD Line: 2810

//  <item> SFDITEM_FIELD__EXTIB_SR_IF3
//    <name> IF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x48001210) port x pin 3 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.3..3> IF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF4  ------------------------------------
// SVD Line: 2816

//  <item> SFDITEM_FIELD__EXTIB_SR_IF4
//    <name> IF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x48001210) port x pin 4 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.4..4> IF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF5  ------------------------------------
// SVD Line: 2822

//  <item> SFDITEM_FIELD__EXTIB_SR_IF5
//    <name> IF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x48001210) port x pin 5 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.5..5> IF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF6  ------------------------------------
// SVD Line: 2828

//  <item> SFDITEM_FIELD__EXTIB_SR_IF6
//    <name> IF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x48001210) port x pin 6 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.6..6> IF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF7  ------------------------------------
// SVD Line: 2834

//  <item> SFDITEM_FIELD__EXTIB_SR_IF7
//    <name> IF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x48001210) port x pin 7 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.7..7> IF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF8  ------------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__EXTIB_SR_IF8
//    <name> IF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x48001210) port x pin 8 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.8..8> IF8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF9  ------------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__EXTIB_SR_IF9
//    <name> IF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x48001210) port x pin 9 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.9..9> IF9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF10  -----------------------------------
// SVD Line: 2852

//  <item> SFDITEM_FIELD__EXTIB_SR_IF10
//    <name> IF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x48001210) port x pin 10 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.10..10> IF10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF11  -----------------------------------
// SVD Line: 2858

//  <item> SFDITEM_FIELD__EXTIB_SR_IF11
//    <name> IF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x48001210) port x pin 11 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.11..11> IF11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF12  -----------------------------------
// SVD Line: 2864

//  <item> SFDITEM_FIELD__EXTIB_SR_IF12
//    <name> IF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x48001210) port x pin 12 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.12..12> IF12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF13  -----------------------------------
// SVD Line: 2870

//  <item> SFDITEM_FIELD__EXTIB_SR_IF13
//    <name> IF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x48001210) port x pin 13 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.13..13> IF13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF14  -----------------------------------
// SVD Line: 2876

//  <item> SFDITEM_FIELD__EXTIB_SR_IF14
//    <name> IF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x48001210) port x pin 14 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.14..14> IF14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTIB_SR_IF15  -----------------------------------
// SVD Line: 2882

//  <item> SFDITEM_FIELD__EXTIB_SR_IF15
//    <name> IF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x48001210) port x pin 15 input interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) EXTIB_SR ) </loc>
//      <o.15..15> IF15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTIB_SR  ------------------------------------
// SVD Line: 2783

//  <rtree> SFDITEM_REG__EXTIB_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x48001210) Interrupt Status Register </i>
//    <loc> ( (unsigned int)((EXTIB_SR >> 0) & 0xFFFFFFFF), ((EXTIB_SR = (EXTIB_SR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF0 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF1 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF2 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF3 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF4 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF5 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF6 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF7 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF8 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF9 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF10 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF11 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF12 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF13 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF14 </item>
//    <item> SFDITEM_FIELD__EXTIB_SR_IF15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: EXTIB  -------------------------------------
// SVD Line: 2892

//  <view> EXTIB
//    <name> EXTIB </name>
//    <item> SFDITEM_REG__EXTIB_IER </item>
//    <item> SFDITEM_REG__EXTIB_IDR </item>
//    <item> SFDITEM_REG__EXTIB_CFGR1 </item>
//    <item> SFDITEM_REG__EXTIB_CFGR2 </item>
//    <item> SFDITEM_REG__EXTIB_SR </item>
//  </view>
//  


// -----------------------------  Register Item Address: ADC_CR1  ---------------------------------
// SVD Line: 2907

unsigned int ADC_CR1 __AT (0x40012400);



// ---------------------------------  Field Item: ADC_CR1_EN  -------------------------------------
// SVD Line: 2915

//  <item> SFDITEM_FIELD__ADC_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012400) ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_CR1_SOC  ------------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__ADC_CR1_SOC
//    <name> SOC </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40012400) ADC start on control </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.4..4> SOC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CR1  ------------------------------------
// SVD Line: 2907

//  <rtree> SFDITEM_REG__ADC_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012400) Control Register 1 </i>
//    <loc> ( (unsigned int)((ADC_CR1 >> 0) & 0xFFFFFFFF), ((ADC_CR1 = (ADC_CR1 & ~(0x11UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x11) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CR1_EN </item>
//    <item> SFDITEM_FIELD__ADC_CR1_SOC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CR2  ---------------------------------
// SVD Line: 2931

unsigned int ADC_CR2 __AT (0x40012404);



// --------------------------------  Field Item: ADC_CR2_MODE  ------------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__ADC_CR2_MODE
//    <name> MODE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012404) ADC regular conversion mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.0..0> MODE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_CONV  ------------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__ADC_CR2_CONV
//    <name> CONV </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012404) ADC conversion control </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 8) & 0x3), ((ADC_CR2 = (ADC_CR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_SCCNT  -----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__ADC_CR2_SCCNT
//    <name> SCCNT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012404) Single conversion count control </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 12) & 0x7), ((ADC_CR2 = (ADC_CR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_TRIGS  -----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__ADC_CR2_TRIGS
//    <name> TRIGS </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40012404) ADC regular trigger source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 16) & 0xF), ((ADC_CR2 = (ADC_CR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_TIMS  ------------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__ADC_CR2_TIMS
//    <name> TIMS </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40012404) ADC regular timer trigger source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 20) & 0x1F), ((ADC_CR2 = (ADC_CR2 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CR2  ------------------------------------
// SVD Line: 2931

//  <rtree> SFDITEM_REG__ADC_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012404) Control Register 2 </i>
//    <loc> ( (unsigned int)((ADC_CR2 >> 0) & 0xFFFFFFFF), ((ADC_CR2 = (ADC_CR2 & ~(0x1FF7301UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF7301) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CR2_MODE </item>
//    <item> SFDITEM_FIELD__ADC_CR2_CONV </item>
//    <item> SFDITEM_FIELD__ADC_CR2_SCCNT </item>
//    <item> SFDITEM_FIELD__ADC_CR2_TRIGS </item>
//    <item> SFDITEM_FIELD__ADC_CR2_TIMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR1  --------------------------------
// SVD Line: 2972

unsigned int ADC_CFGR1 __AT (0x40012410);



// -------------------------------  Field Item: ADC_CFGR1_RVSPS  ----------------------------------
// SVD Line: 2980

//  <item> SFDITEM_FIELD__ADC_CFGR1_RVSPS
//    <name> RVSPS </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012410) Reference voltage source positive selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 0) & 0x3), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFGR1_BGS  -----------------------------------
// SVD Line: 2987

//  <item> SFDITEM_FIELD__ADC_CFGR1_BGS
//    <name> BGS </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40012410) BGREF source selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.5..5> BGS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR1  -----------------------------------
// SVD Line: 2972

//  <rtree> SFDITEM_REG__ADC_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012410) Configuration Register 1 </i>
//    <loc> ( (unsigned int)((ADC_CFGR1 >> 0) & 0xFFFFFFFF), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR1_RVSPS </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_BGS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR2  --------------------------------
// SVD Line: 2996

unsigned int ADC_CFGR2 __AT (0x40012414);



// --------------------------------  Field Item: ADC_CFGR2_CHS  -----------------------------------
// SVD Line: 3005

//  <item> SFDITEM_FIELD__ADC_CFGR2_CHS
//    <name> CHS </name>
//    <rw> 
//    <i> [Bits 21..16] RW (@ 0x40012414) ADC channel selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR2 >> 16) & 0x3F), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0x3FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR2  -----------------------------------
// SVD Line: 2996

//  <rtree> SFDITEM_REG__ADC_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012414) Configuration Register 2 </i>
//    <loc> ( (unsigned int)((ADC_CFGR2 >> 0) & 0xFFFFFFFF), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0x3F0000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F0000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR2_CHS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR3  --------------------------------
// SVD Line: 3013

unsigned int ADC_CFGR3 __AT (0x40012418);



// --------------------------------  Field Item: ADC_CFGR3_PSC  -----------------------------------
// SVD Line: 3022

//  <item> SFDITEM_FIELD__ADC_CFGR3_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012418) ADC prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR3 >> 0) & 0xFF), ((ADC_CFGR3 = (ADC_CFGR3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFGR3_SMP  -----------------------------------
// SVD Line: 3028

//  <item> SFDITEM_FIELD__ADC_CFGR3_SMP
//    <name> SMP </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40012418) ADC sample time </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR3 >> 24) & 0xFF), ((ADC_CFGR3 = (ADC_CFGR3 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR3  -----------------------------------
// SVD Line: 3013

//  <rtree> SFDITEM_REG__ADC_CFGR3
//    <name> CFGR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012418) Configuration Register 3 </i>
//    <loc> ( (unsigned int)((ADC_CFGR3 >> 0) & 0xFFFFFFFF), ((ADC_CFGR3 = (ADC_CFGR3 & ~(0xFF0000FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF0000FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR3_PSC </item>
//    <item> SFDITEM_FIELD__ADC_CFGR3_SMP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_IER  ---------------------------------
// SVD Line: 3036

unsigned int ADC_IER __AT (0x4001241C);



// --------------------------------  Field Item: ADC_IER_EOCIE  -----------------------------------
// SVD Line: 3045

//  <item> SFDITEM_FIELD__ADC_IER_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001241C) ADC end of conversion interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.1..1> EOCIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_IER  ------------------------------------
// SVD Line: 3036

//  <rtree> SFDITEM_REG__ADC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001241C) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((ADC_IER >> 0) & 0xFFFFFFFF), ((ADC_IER = (ADC_IER & ~(0x2UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_IER_EOCIE </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_SR  ---------------------------------
// SVD Line: 3053

unsigned int ADC_SR __AT (0x40012420);



// ---------------------------------  Field Item: ADC_SR_RDY  -------------------------------------
// SVD Line: 3061

//  <item> SFDITEM_FIELD__ADC_SR_RDY
//    <name> RDY </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40012420) ADC ready </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.0..0> RDY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_SR_EOC  -------------------------------------
// SVD Line: 3068

//  <item> SFDITEM_FIELD__ADC_SR_EOC
//    <name> EOC </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40012420) ADC end of conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.1..1> EOC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_SR  -------------------------------------
// SVD Line: 3053

//  <rtree> SFDITEM_REG__ADC_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012420) Status Register </i>
//    <loc> ( (unsigned int)((ADC_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_SR_RDY </item>
//    <item> SFDITEM_FIELD__ADC_SR_EOC </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_DR  ---------------------------------
// SVD Line: 3077

unsigned int ADC_DR __AT (0x40012430);



// ---------------------------------  Field Item: ADC_DR_DATA  ------------------------------------
// SVD Line: 3086

//  <item> SFDITEM_FIELD__ADC_DR_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012430) ADC data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_DR  -------------------------------------
// SVD Line: 3077

//  <rtree> SFDITEM_REG__ADC_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012430) Data Register </i>
//    <loc> ( (unsigned int)((ADC_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_DR_DATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC  --------------------------------------
// SVD Line: 2896

//  <view> ADC
//    <name> ADC </name>
//    <item> SFDITEM_REG__ADC_CR1 </item>
//    <item> SFDITEM_REG__ADC_CR2 </item>
//    <item> SFDITEM_REG__ADC_CFGR1 </item>
//    <item> SFDITEM_REG__ADC_CFGR2 </item>
//    <item> SFDITEM_REG__ADC_CFGR3 </item>
//    <item> SFDITEM_REG__ADC_IER </item>
//    <item> SFDITEM_REG__ADC_SR </item>
//    <item> SFDITEM_REG__ADC_DR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM20_CR  --------------------------------
// SVD Line: 3107

unsigned int TIM20_CR __AT (0x40007400);



// ---------------------------------  Field Item: TIM20_CR_EN  ------------------------------------
// SVD Line: 3115

//  <item> SFDITEM_FIELD__TIM20_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007400) TIM enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM20_CR_UG  ------------------------------------
// SVD Line: 3122

//  <item> SFDITEM_FIELD__TIM20_CR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40007400) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM20_CR_OPM  ------------------------------------
// SVD Line: 3129

//  <item> SFDITEM_FIELD__TIM20_CR_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_CR ) </loc>
//      <o.2..2> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM20_CR_DIR  ------------------------------------
// SVD Line: 3136

//  <item> SFDITEM_FIELD__TIM20_CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007400) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_CR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM20_CR_CMS  ------------------------------------
// SVD Line: 3143

//  <item> SFDITEM_FIELD__TIM20_CR_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40007400) Center-aligned mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM20_CR >> 17) & 0x3), ((TIM20_CR = (TIM20_CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM20_CR_DBGE  -----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__TIM20_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40007400) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM20_CR  ------------------------------------
// SVD Line: 3107

//  <rtree> SFDITEM_REG__TIM20_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007400) Control Register </i>
//    <loc> ( (unsigned int)((TIM20_CR >> 0) & 0xFFFFFFFF), ((TIM20_CR = (TIM20_CR & ~(0x80070007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80070007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM20_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM20_CR_OPM </item>
//    <item> SFDITEM_FIELD__TIM20_CR_DIR </item>
//    <item> SFDITEM_FIELD__TIM20_CR_CMS </item>
//    <item> SFDITEM_FIELD__TIM20_CR_DBGE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_PCR  --------------------------------
// SVD Line: 3159

unsigned int TIM20_PCR __AT (0x4000740C);



// -------------------------------  Field Item: TIM20_PCR_CC1P  -----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__TIM20_PCR_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000740C) Capture/Compare 1 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_PCR ) </loc>
//      <o.0..0> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_PCR_C1NP  -----------------------------------
// SVD Line: 3174

//  <item> SFDITEM_FIELD__TIM20_PCR_C1NP
//    <name> C1NP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000740C) Compare 1 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_PCR ) </loc>
//      <o.1..1> C1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_PCR_CC2P  -----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__TIM20_PCR_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000740C) Capture/Compare 2 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_PCR ) </loc>
//      <o.4..4> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_PCR_C2NP  -----------------------------------
// SVD Line: 3186

//  <item> SFDITEM_FIELD__TIM20_PCR_C2NP
//    <name> C2NP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000740C) Compare 2 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_PCR ) </loc>
//      <o.5..5> C2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_PCR_CC3P  -----------------------------------
// SVD Line: 3192

//  <item> SFDITEM_FIELD__TIM20_PCR_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000740C) Capture/Compare 3 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_PCR ) </loc>
//      <o.8..8> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_PCR_C3NP  -----------------------------------
// SVD Line: 3198

//  <item> SFDITEM_FIELD__TIM20_PCR_C3NP
//    <name> C3NP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000740C) Compare 3 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_PCR ) </loc>
//      <o.9..9> C3NP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM20_PCR  -----------------------------------
// SVD Line: 3159

//  <rtree> SFDITEM_REG__TIM20_PCR
//    <name> PCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000740C) Polarity Control Register </i>
//    <loc> ( (unsigned int)((TIM20_PCR >> 0) & 0xFFFFFFFF), ((TIM20_PCR = (TIM20_PCR & ~(0x333UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x333) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_PCR_CC1P </item>
//    <item> SFDITEM_FIELD__TIM20_PCR_C1NP </item>
//    <item> SFDITEM_FIELD__TIM20_PCR_CC2P </item>
//    <item> SFDITEM_FIELD__TIM20_PCR_C2NP </item>
//    <item> SFDITEM_FIELD__TIM20_PCR_CC3P </item>
//    <item> SFDITEM_FIELD__TIM20_PCR_C3NP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_OCMR  -------------------------------
// SVD Line: 3206

unsigned int TIM20_OCMR __AT (0x40007420);



// -------------------------------  Field Item: TIM20_OCMR_OC1M  ----------------------------------
// SVD Line: 3215

//  <item> SFDITEM_FIELD__TIM20_OCMR_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40007420) output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM20_OCMR >> 0) & 0x7), ((TIM20_OCMR = (TIM20_OCMR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM20_OCMR_OC2M  ----------------------------------
// SVD Line: 3221

//  <item> SFDITEM_FIELD__TIM20_OCMR_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40007420) output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM20_OCMR >> 4) & 0x7), ((TIM20_OCMR = (TIM20_OCMR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM20_OCMR_OC3M  ----------------------------------
// SVD Line: 3227

//  <item> SFDITEM_FIELD__TIM20_OCMR_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40007420) output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM20_OCMR >> 8) & 0x7), ((TIM20_OCMR = (TIM20_OCMR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM20_OCMR_OIS1  ----------------------------------
// SVD Line: 3233

//  <item> SFDITEM_FIELD__TIM20_OCMR_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007420) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_OCMR ) </loc>
//      <o.16..16> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_OCMR_OIS2  ----------------------------------
// SVD Line: 3239

//  <item> SFDITEM_FIELD__TIM20_OCMR_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40007420) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_OCMR ) </loc>
//      <o.17..17> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_OCMR_OIS3  ----------------------------------
// SVD Line: 3245

//  <item> SFDITEM_FIELD__TIM20_OCMR_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40007420) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_OCMR ) </loc>
//      <o.18..18> OIS3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_OCMR_OIS1N  ----------------------------------
// SVD Line: 3251

//  <item> SFDITEM_FIELD__TIM20_OCMR_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40007420) Output Idle state 1 complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_OCMR ) </loc>
//      <o.20..20> OIS1N
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_OCMR_OIS2N  ----------------------------------
// SVD Line: 3257

//  <item> SFDITEM_FIELD__TIM20_OCMR_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40007420) Output Idle state 2 complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_OCMR ) </loc>
//      <o.21..21> OIS2N
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_OCMR_OIS3N  ----------------------------------
// SVD Line: 3263

//  <item> SFDITEM_FIELD__TIM20_OCMR_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40007420) Output Idle state 3 complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_OCMR ) </loc>
//      <o.22..22> OIS3N
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_OCMR_OC1NE  ----------------------------------
// SVD Line: 3269

//  <item> SFDITEM_FIELD__TIM20_OCMR_OC1NE
//    <name> OC1NE </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40007420) Compare output 1 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_OCMR ) </loc>
//      <o.24..24> OC1NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_OCMR_OC2NE  ----------------------------------
// SVD Line: 3275

//  <item> SFDITEM_FIELD__TIM20_OCMR_OC2NE
//    <name> OC2NE </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40007420) Compare output 2 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_OCMR ) </loc>
//      <o.25..25> OC2NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_OCMR_OC3NE  ----------------------------------
// SVD Line: 3281

//  <item> SFDITEM_FIELD__TIM20_OCMR_OC3NE
//    <name> OC3NE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40007420) Compare output 3 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_OCMR ) </loc>
//      <o.26..26> OC3NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_OCMR_OC1E  ----------------------------------
// SVD Line: 3287

//  <item> SFDITEM_FIELD__TIM20_OCMR_OC1E
//    <name> OC1E </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40007420) Compare output 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_OCMR ) </loc>
//      <o.28..28> OC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_OCMR_OC2E  ----------------------------------
// SVD Line: 3293

//  <item> SFDITEM_FIELD__TIM20_OCMR_OC2E
//    <name> OC2E </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40007420) Compare output 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_OCMR ) </loc>
//      <o.29..29> OC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_OCMR_OC3E  ----------------------------------
// SVD Line: 3299

//  <item> SFDITEM_FIELD__TIM20_OCMR_OC3E
//    <name> OC3E </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40007420) Compare output 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_OCMR ) </loc>
//      <o.30..30> OC3E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM20_OCMR  -----------------------------------
// SVD Line: 3206

//  <rtree> SFDITEM_REG__TIM20_OCMR
//    <name> OCMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007420) Output Compare Mode Register </i>
//    <loc> ( (unsigned int)((TIM20_OCMR >> 0) & 0xFFFFFFFF), ((TIM20_OCMR = (TIM20_OCMR & ~(0x77770777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77770777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OC1M </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OC2M </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OC3M </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OC1NE </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OC2NE </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OC3NE </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OC1E </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OC2E </item>
//    <item> SFDITEM_FIELD__TIM20_OCMR_OC3E </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM20_BKICR  -------------------------------
// SVD Line: 3307

unsigned int TIM20_BKICR __AT (0x40007428);



// -------------------------------  Field Item: TIM20_BKICR_BKE  ----------------------------------
// SVD Line: 3316

//  <item> SFDITEM_FIELD__TIM20_BKICR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007428) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_BKICR ) </loc>
//      <o.0..0> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_BKICR_BKP  ----------------------------------
// SVD Line: 3322

//  <item> SFDITEM_FIELD__TIM20_BKICR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007428) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_BKICR ) </loc>
//      <o.1..1> BKP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_BKICR_BKIC  ----------------------------------
// SVD Line: 3328

//  <item> SFDITEM_FIELD__TIM20_BKICR_BKIC
//    <name> BKIC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007428) break input control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_BKICR ) </loc>
//      <o.2..2> BKIC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_BKICR_BKSC  ----------------------------------
// SVD Line: 3334

//  <item> SFDITEM_FIELD__TIM20_BKICR_BKSC
//    <name> BKSC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007428) Break software control enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_BKICR ) </loc>
//      <o.4..4> BKSC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM20_BKICR_BKINFR  ---------------------------------
// SVD Line: 3340

//  <item> SFDITEM_FIELD__TIM20_BKICR_BKINFR
//    <name> BKINFR </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40007428) BKIN Input filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM20_BKICR >> 8) & 0x7), ((TIM20_BKICR = (TIM20_BKICR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM20_BKICR_LOCKUPE  --------------------------------
// SVD Line: 3346

//  <item> SFDITEM_FIELD__TIM20_BKICR_LOCKUPE
//    <name> LOCKUPE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007428) LOCKUP break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_BKICR ) </loc>
//      <o.16..16> LOCKUPE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_BKICR_SWE  ----------------------------------
// SVD Line: 3352

//  <item> SFDITEM_FIELD__TIM20_BKICR_SWE
//    <name> SWE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40007428) SW Break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_BKICR ) </loc>
//      <o.20..20> SWE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_BKICR_BKINE  ---------------------------------
// SVD Line: 3358

//  <item> SFDITEM_FIELD__TIM20_BKICR_BKINE
//    <name> BKINE </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40007428) BKIN Break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_BKICR ) </loc>
//      <o.21..21> BKINE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_BKICR_CMP0E  ---------------------------------
// SVD Line: 3364

//  <item> SFDITEM_FIELD__TIM20_BKICR_CMP0E
//    <name> CMP0E </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40007428) CMP0 Break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_BKICR ) </loc>
//      <o.24..24> CMP0E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM20_BKICR  ----------------------------------
// SVD Line: 3307

//  <rtree> SFDITEM_REG__TIM20_BKICR
//    <name> BKICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007428) Break Input Control Register </i>
//    <loc> ( (unsigned int)((TIM20_BKICR >> 0) & 0xFFFFFFFF), ((TIM20_BKICR = (TIM20_BKICR & ~(0x1310717UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1310717) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_BKICR_BKE </item>
//    <item> SFDITEM_FIELD__TIM20_BKICR_BKP </item>
//    <item> SFDITEM_FIELD__TIM20_BKICR_BKIC </item>
//    <item> SFDITEM_FIELD__TIM20_BKICR_BKSC </item>
//    <item> SFDITEM_FIELD__TIM20_BKICR_BKINFR </item>
//    <item> SFDITEM_FIELD__TIM20_BKICR_LOCKUPE </item>
//    <item> SFDITEM_FIELD__TIM20_BKICR_SWE </item>
//    <item> SFDITEM_FIELD__TIM20_BKICR_BKINE </item>
//    <item> SFDITEM_FIELD__TIM20_BKICR_CMP0E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_DTCR  -------------------------------
// SVD Line: 3372

unsigned int TIM20_DTCR __AT (0x4000742C);



// --------------------------------  Field Item: TIM20_DTCR_DT  -----------------------------------
// SVD Line: 3381

//  <item> SFDITEM_FIELD__TIM20_DTCR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4000742C) Dead-time value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM20_DTCR >> 0) & 0xFFF), ((TIM20_DTCR = (TIM20_DTCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM20_DTCR  -----------------------------------
// SVD Line: 3372

//  <rtree> SFDITEM_REG__TIM20_DTCR
//    <name> DTCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000742C) Dead Time Control Register </i>
//    <loc> ( (unsigned int)((TIM20_DTCR >> 0) & 0xFFFFFFFF), ((TIM20_DTCR = (TIM20_DTCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_DTCR_DT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_TACR  -------------------------------
// SVD Line: 3389

unsigned int TIM20_TACR __AT (0x40007438);



// -------------------------------  Field Item: TIM20_TACR_UOAE  ----------------------------------
// SVD Line: 3398

//  <item> SFDITEM_FIELD__TIM20_TACR_UOAE
//    <name> UOAE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007438) UpOVF trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_TACR ) </loc>
//      <o.0..0> UOAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_TACR_DOAE  ----------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__TIM20_TACR_DOAE
//    <name> DOAE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007438) DownOVF trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_TACR ) </loc>
//      <o.1..1> DOAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_TACR_OC1UE  ----------------------------------
// SVD Line: 3410

//  <item> SFDITEM_FIELD__TIM20_TACR_OC1UE
//    <name> OC1UE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007438) OC1U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_TACR ) </loc>
//      <o.2..2> OC1UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_TACR_OC1DE  ----------------------------------
// SVD Line: 3416

//  <item> SFDITEM_FIELD__TIM20_TACR_OC1DE
//    <name> OC1DE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007438) OC1D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_TACR ) </loc>
//      <o.3..3> OC1DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_TACR_OC2UE  ----------------------------------
// SVD Line: 3422

//  <item> SFDITEM_FIELD__TIM20_TACR_OC2UE
//    <name> OC2UE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007438) OC2U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_TACR ) </loc>
//      <o.4..4> OC2UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_TACR_OC2DE  ----------------------------------
// SVD Line: 3428

//  <item> SFDITEM_FIELD__TIM20_TACR_OC2DE
//    <name> OC2DE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007438) OC2D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_TACR ) </loc>
//      <o.5..5> OC2DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_TACR_OC3UE  ----------------------------------
// SVD Line: 3434

//  <item> SFDITEM_FIELD__TIM20_TACR_OC3UE
//    <name> OC3UE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40007438) OC3U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_TACR ) </loc>
//      <o.6..6> OC3UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_TACR_OC3DE  ----------------------------------
// SVD Line: 3440

//  <item> SFDITEM_FIELD__TIM20_TACR_OC3DE
//    <name> OC3DE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40007438) OC3D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_TACR ) </loc>
//      <o.7..7> OC3DE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM20_TACR  -----------------------------------
// SVD Line: 3389

//  <rtree> SFDITEM_REG__TIM20_TACR
//    <name> TACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007438) Regular Trigger ADC Control Register </i>
//    <loc> ( (unsigned int)((TIM20_TACR >> 0) & 0xFFFFFFFF), ((TIM20_TACR = (TIM20_TACR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_TACR_UOAE </item>
//    <item> SFDITEM_FIELD__TIM20_TACR_DOAE </item>
//    <item> SFDITEM_FIELD__TIM20_TACR_OC1UE </item>
//    <item> SFDITEM_FIELD__TIM20_TACR_OC1DE </item>
//    <item> SFDITEM_FIELD__TIM20_TACR_OC2UE </item>
//    <item> SFDITEM_FIELD__TIM20_TACR_OC2DE </item>
//    <item> SFDITEM_FIELD__TIM20_TACR_OC3UE </item>
//    <item> SFDITEM_FIELD__TIM20_TACR_OC3DE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_SR1  --------------------------------
// SVD Line: 3448

unsigned int TIM20_SR1 __AT (0x40007440);



// --------------------------------  Field Item: TIM20_SR1_ARF  -----------------------------------
// SVD Line: 3457

//  <item> SFDITEM_FIELD__TIM20_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007440) Auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_SR1_OC1F  -----------------------------------
// SVD Line: 3463

//  <item> SFDITEM_FIELD__TIM20_SR1_OC1F
//    <name> OC1F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007440) Output compare 1 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_SR1 ) </loc>
//      <o.1..1> OC1F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_SR1_OC2F  -----------------------------------
// SVD Line: 3469

//  <item> SFDITEM_FIELD__TIM20_SR1_OC2F
//    <name> OC2F </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007440) Output compare 2 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_SR1 ) </loc>
//      <o.2..2> OC2F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_SR1_OC3F  -----------------------------------
// SVD Line: 3475

//  <item> SFDITEM_FIELD__TIM20_SR1_OC3F
//    <name> OC3F </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007440) Output compare 3 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_SR1 ) </loc>
//      <o.3..3> OC3F
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM20_SR1  -----------------------------------
// SVD Line: 3448

//  <rtree> SFDITEM_REG__TIM20_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007440) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM20_SR1 >> 0) & 0xFFFFFFFF), ((TIM20_SR1 = (TIM20_SR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_SR1_ARF </item>
//    <item> SFDITEM_FIELD__TIM20_SR1_OC1F </item>
//    <item> SFDITEM_FIELD__TIM20_SR1_OC2F </item>
//    <item> SFDITEM_FIELD__TIM20_SR1_OC3F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_SR2  --------------------------------
// SVD Line: 3483

unsigned int TIM20_SR2 __AT (0x40007444);



// --------------------------------  Field Item: TIM20_SR2_BIF  -----------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__TIM20_SR2_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007444) Break input flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_SR2 ) </loc>
//      <o.0..0> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM20_SR2_UF  ------------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__TIM20_SR2_UF
//    <name> UF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007444) update flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_SR2 ) </loc>
//      <o.2..2> UF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM20_SR2  -----------------------------------
// SVD Line: 3483

//  <rtree> SFDITEM_REG__TIM20_SR2
//    <name> SR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007444) Status Register 2 </i>
//    <loc> ( (unsigned int)((TIM20_SR2 >> 0) & 0xFFFFFFFF), ((TIM20_SR2 = (TIM20_SR2 & ~(0x5UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_SR2_BIF </item>
//    <item> SFDITEM_FIELD__TIM20_SR2_UF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_IER1  -------------------------------
// SVD Line: 3506

unsigned int TIM20_IER1 __AT (0x40007448);



// -------------------------------  Field Item: TIM20_IER1_ARIE  ----------------------------------
// SVD Line: 3515

//  <item> SFDITEM_FIELD__TIM20_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007448) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_IER1_OC1IE  ----------------------------------
// SVD Line: 3521

//  <item> SFDITEM_FIELD__TIM20_IER1_OC1IE
//    <name> OC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007448) output compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_IER1 ) </loc>
//      <o.1..1> OC1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_IER1_OC2IE  ----------------------------------
// SVD Line: 3527

//  <item> SFDITEM_FIELD__TIM20_IER1_OC2IE
//    <name> OC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007448) output compare 2 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_IER1 ) </loc>
//      <o.2..2> OC2IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM20_IER1_OC3IE  ----------------------------------
// SVD Line: 3533

//  <item> SFDITEM_FIELD__TIM20_IER1_OC3IE
//    <name> OC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007448) output compare 3 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_IER1 ) </loc>
//      <o.3..3> OC3IE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM20_IER1  -----------------------------------
// SVD Line: 3506

//  <rtree> SFDITEM_REG__TIM20_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007448) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM20_IER1 >> 0) & 0xFFFFFFFF), ((TIM20_IER1 = (TIM20_IER1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_IER1_ARIE </item>
//    <item> SFDITEM_FIELD__TIM20_IER1_OC1IE </item>
//    <item> SFDITEM_FIELD__TIM20_IER1_OC2IE </item>
//    <item> SFDITEM_FIELD__TIM20_IER1_OC3IE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_IER2  -------------------------------
// SVD Line: 3541

unsigned int TIM20_IER2 __AT (0x4000744C);



// -------------------------------  Field Item: TIM20_IER2_BKIE  ----------------------------------
// SVD Line: 3550

//  <item> SFDITEM_FIELD__TIM20_IER2_BKIE
//    <name> BKIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000744C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_IER2 ) </loc>
//      <o.0..0> BKIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM20_IER2_UIE  -----------------------------------
// SVD Line: 3556

//  <item> SFDITEM_FIELD__TIM20_IER2_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000744C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM20_IER2 ) </loc>
//      <o.2..2> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM20_IER2  -----------------------------------
// SVD Line: 3541

//  <rtree> SFDITEM_REG__TIM20_IER2
//    <name> IER2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000744C) Interrupt Enable Register 2 </i>
//    <loc> ( (unsigned int)((TIM20_IER2 >> 0) & 0xFFFFFFFF), ((TIM20_IER2 = (TIM20_IER2 & ~(0x5UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_IER2_BKIE </item>
//    <item> SFDITEM_FIELD__TIM20_IER2_UIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM20_ITARR  -------------------------------
// SVD Line: 3564

unsigned int TIM20_ITARR __AT (0x40007450);



// ------------------------------  Field Item: TIM20_ITARR_ITARR  ---------------------------------
// SVD Line: 3573

//  <item> SFDITEM_FIELD__TIM20_ITARR_ITARR
//    <name> ITARR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40007450) TIM interrupt auto reload </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM20_ITARR >> 0) & 0xF), ((TIM20_ITARR = (TIM20_ITARR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM20_ITARR  ----------------------------------
// SVD Line: 3564

//  <rtree> SFDITEM_REG__TIM20_ITARR
//    <name> ITARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007450) Interrupt Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM20_ITARR >> 0) & 0xFFFFFFFF), ((TIM20_ITARR = (TIM20_ITARR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_ITARR_ITARR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM20_ITCNTR  ------------------------------
// SVD Line: 3581

unsigned int TIM20_ITCNTR __AT (0x40007454);



// -----------------------------  Field Item: TIM20_ITCNTR_ITCNT  ---------------------------------
// SVD Line: 3590

//  <item> SFDITEM_FIELD__TIM20_ITCNTR_ITCNT
//    <name> ITCNT </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40007454) TIM interrupt counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM20_ITCNTR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM20_ITCNTR  ----------------------------------
// SVD Line: 3581

//  <rtree> SFDITEM_REG__TIM20_ITCNTR
//    <name> ITCNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007454) Interrupt Counter Register </i>
//    <loc> ( (unsigned int)((TIM20_ITCNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM20_ITCNTR_ITCNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_PSCR  -------------------------------
// SVD Line: 3598

unsigned int TIM20_PSCR __AT (0x40007458);



// -------------------------------  Field Item: TIM20_PSCR_PSC  -----------------------------------
// SVD Line: 3607

//  <item> SFDITEM_FIELD__TIM20_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007458) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM20_PSCR >> 0) & 0xFFFF), ((TIM20_PSCR = (TIM20_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM20_PSCR  -----------------------------------
// SVD Line: 3598

//  <rtree> SFDITEM_REG__TIM20_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007458) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM20_PSCR >> 0) & 0xFFFFFFFF), ((TIM20_PSCR = (TIM20_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_CNTR  -------------------------------
// SVD Line: 3615

unsigned int TIM20_CNTR __AT (0x40007460);



// -------------------------------  Field Item: TIM20_CNTR_CNT  -----------------------------------
// SVD Line: 3624

//  <item> SFDITEM_FIELD__TIM20_CNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007460) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM20_CNTR >> 0) & 0xFFFF), ((TIM20_CNTR = (TIM20_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM20_CNTR  -----------------------------------
// SVD Line: 3615

//  <rtree> SFDITEM_REG__TIM20_CNTR
//    <name> CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007460) Counter Register </i>
//    <loc> ( (unsigned int)((TIM20_CNTR >> 0) & 0xFFFFFFFF), ((TIM20_CNTR = (TIM20_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_CNTR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_ARR  --------------------------------
// SVD Line: 3632

unsigned int TIM20_ARR __AT (0x40007464);



// --------------------------------  Field Item: TIM20_ARR_ARR  -----------------------------------
// SVD Line: 3641

//  <item> SFDITEM_FIELD__TIM20_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007464) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM20_ARR >> 0) & 0xFFFF), ((TIM20_ARR = (TIM20_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM20_ARR  -----------------------------------
// SVD Line: 3632

//  <rtree> SFDITEM_REG__TIM20_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007464) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM20_ARR >> 0) & 0xFFFFFFFF), ((TIM20_ARR = (TIM20_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_OCR1  -------------------------------
// SVD Line: 3649

unsigned int TIM20_OCR1 __AT (0x40007468);



// -------------------------------  Field Item: TIM20_OCR1_OCR  -----------------------------------
// SVD Line: 3658

//  <item> SFDITEM_FIELD__TIM20_OCR1_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007468) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM20_OCR1 >> 0) & 0xFFFF), ((TIM20_OCR1 = (TIM20_OCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM20_OCR1  -----------------------------------
// SVD Line: 3649

//  <rtree> SFDITEM_REG__TIM20_OCR1
//    <name> OCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007468) Output Compare Register 1 </i>
//    <loc> ( (unsigned int)((TIM20_OCR1 >> 0) & 0xFFFFFFFF), ((TIM20_OCR1 = (TIM20_OCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_OCR1_OCR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_OCR2  -------------------------------
// SVD Line: 3666

unsigned int TIM20_OCR2 __AT (0x4000746C);



// -------------------------------  Field Item: TIM20_OCR2_OCR  -----------------------------------
// SVD Line: 3675

//  <item> SFDITEM_FIELD__TIM20_OCR2_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000746C) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM20_OCR2 >> 0) & 0xFFFF), ((TIM20_OCR2 = (TIM20_OCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM20_OCR2  -----------------------------------
// SVD Line: 3666

//  <rtree> SFDITEM_REG__TIM20_OCR2
//    <name> OCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000746C) Output Compare Register 2 </i>
//    <loc> ( (unsigned int)((TIM20_OCR2 >> 0) & 0xFFFFFFFF), ((TIM20_OCR2 = (TIM20_OCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_OCR2_OCR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM20_OCR3  -------------------------------
// SVD Line: 3683

unsigned int TIM20_OCR3 __AT (0x40007470);



// -------------------------------  Field Item: TIM20_OCR3_OCR  -----------------------------------
// SVD Line: 3692

//  <item> SFDITEM_FIELD__TIM20_OCR3_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007470) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM20_OCR3 >> 0) & 0xFFFF), ((TIM20_OCR3 = (TIM20_OCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM20_OCR3  -----------------------------------
// SVD Line: 3683

//  <rtree> SFDITEM_REG__TIM20_OCR3
//    <name> OCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007470) Output Compare Register 3 </i>
//    <loc> ( (unsigned int)((TIM20_OCR3 >> 0) & 0xFFFFFFFF), ((TIM20_OCR3 = (TIM20_OCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM20_OCR3_OCR </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM20  -------------------------------------
// SVD Line: 3096

//  <view> TIM20
//    <name> TIM20 </name>
//    <item> SFDITEM_REG__TIM20_CR </item>
//    <item> SFDITEM_REG__TIM20_PCR </item>
//    <item> SFDITEM_REG__TIM20_OCMR </item>
//    <item> SFDITEM_REG__TIM20_BKICR </item>
//    <item> SFDITEM_REG__TIM20_DTCR </item>
//    <item> SFDITEM_REG__TIM20_TACR </item>
//    <item> SFDITEM_REG__TIM20_SR1 </item>
//    <item> SFDITEM_REG__TIM20_SR2 </item>
//    <item> SFDITEM_REG__TIM20_IER1 </item>
//    <item> SFDITEM_REG__TIM20_IER2 </item>
//    <item> SFDITEM_REG__TIM20_ITARR </item>
//    <item> SFDITEM_REG__TIM20_ITCNTR </item>
//    <item> SFDITEM_REG__TIM20_PSCR </item>
//    <item> SFDITEM_REG__TIM20_CNTR </item>
//    <item> SFDITEM_REG__TIM20_ARR </item>
//    <item> SFDITEM_REG__TIM20_OCR1 </item>
//    <item> SFDITEM_REG__TIM20_OCR2 </item>
//    <item> SFDITEM_REG__TIM20_OCR3 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM22_CR  --------------------------------
// SVD Line: 3107

unsigned int TIM22_CR __AT (0x40007C00);



// ---------------------------------  Field Item: TIM22_CR_EN  ------------------------------------
// SVD Line: 3115

//  <item> SFDITEM_FIELD__TIM22_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C00) TIM enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM22_CR_UG  ------------------------------------
// SVD Line: 3122

//  <item> SFDITEM_FIELD__TIM22_CR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40007C00) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM22_CR_OPM  ------------------------------------
// SVD Line: 3129

//  <item> SFDITEM_FIELD__TIM22_CR_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C00) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_CR ) </loc>
//      <o.2..2> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM22_CR_DIR  ------------------------------------
// SVD Line: 3136

//  <item> SFDITEM_FIELD__TIM22_CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007C00) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_CR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM22_CR_CMS  ------------------------------------
// SVD Line: 3143

//  <item> SFDITEM_FIELD__TIM22_CR_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40007C00) Center-aligned mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM22_CR >> 17) & 0x3), ((TIM22_CR = (TIM22_CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM22_CR_DBGE  -----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__TIM22_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40007C00) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM22_CR  ------------------------------------
// SVD Line: 3107

//  <rtree> SFDITEM_REG__TIM22_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C00) Control Register </i>
//    <loc> ( (unsigned int)((TIM22_CR >> 0) & 0xFFFFFFFF), ((TIM22_CR = (TIM22_CR & ~(0x80070007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80070007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM22_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM22_CR_OPM </item>
//    <item> SFDITEM_FIELD__TIM22_CR_DIR </item>
//    <item> SFDITEM_FIELD__TIM22_CR_CMS </item>
//    <item> SFDITEM_FIELD__TIM22_CR_DBGE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_PCR  --------------------------------
// SVD Line: 3159

unsigned int TIM22_PCR __AT (0x40007C0C);



// -------------------------------  Field Item: TIM22_PCR_CC1P  -----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__TIM22_PCR_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C0C) Capture/Compare 1 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_PCR ) </loc>
//      <o.0..0> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_PCR_C1NP  -----------------------------------
// SVD Line: 3174

//  <item> SFDITEM_FIELD__TIM22_PCR_C1NP
//    <name> C1NP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C0C) Compare 1 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_PCR ) </loc>
//      <o.1..1> C1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_PCR_CC2P  -----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__TIM22_PCR_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C0C) Capture/Compare 2 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_PCR ) </loc>
//      <o.4..4> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_PCR_C2NP  -----------------------------------
// SVD Line: 3186

//  <item> SFDITEM_FIELD__TIM22_PCR_C2NP
//    <name> C2NP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007C0C) Compare 2 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_PCR ) </loc>
//      <o.5..5> C2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_PCR_CC3P  -----------------------------------
// SVD Line: 3192

//  <item> SFDITEM_FIELD__TIM22_PCR_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007C0C) Capture/Compare 3 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_PCR ) </loc>
//      <o.8..8> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_PCR_C3NP  -----------------------------------
// SVD Line: 3198

//  <item> SFDITEM_FIELD__TIM22_PCR_C3NP
//    <name> C3NP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007C0C) Compare 3 complementary output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_PCR ) </loc>
//      <o.9..9> C3NP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM22_PCR  -----------------------------------
// SVD Line: 3159

//  <rtree> SFDITEM_REG__TIM22_PCR
//    <name> PCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C0C) Polarity Control Register </i>
//    <loc> ( (unsigned int)((TIM22_PCR >> 0) & 0xFFFFFFFF), ((TIM22_PCR = (TIM22_PCR & ~(0x333UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x333) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_PCR_CC1P </item>
//    <item> SFDITEM_FIELD__TIM22_PCR_C1NP </item>
//    <item> SFDITEM_FIELD__TIM22_PCR_CC2P </item>
//    <item> SFDITEM_FIELD__TIM22_PCR_C2NP </item>
//    <item> SFDITEM_FIELD__TIM22_PCR_CC3P </item>
//    <item> SFDITEM_FIELD__TIM22_PCR_C3NP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_OCMR  -------------------------------
// SVD Line: 3206

unsigned int TIM22_OCMR __AT (0x40007C20);



// -------------------------------  Field Item: TIM22_OCMR_OC1M  ----------------------------------
// SVD Line: 3215

//  <item> SFDITEM_FIELD__TIM22_OCMR_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40007C20) output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM22_OCMR >> 0) & 0x7), ((TIM22_OCMR = (TIM22_OCMR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM22_OCMR_OC2M  ----------------------------------
// SVD Line: 3221

//  <item> SFDITEM_FIELD__TIM22_OCMR_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40007C20) output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM22_OCMR >> 4) & 0x7), ((TIM22_OCMR = (TIM22_OCMR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM22_OCMR_OC3M  ----------------------------------
// SVD Line: 3227

//  <item> SFDITEM_FIELD__TIM22_OCMR_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40007C20) output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM22_OCMR >> 8) & 0x7), ((TIM22_OCMR = (TIM22_OCMR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM22_OCMR_OIS1  ----------------------------------
// SVD Line: 3233

//  <item> SFDITEM_FIELD__TIM22_OCMR_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007C20) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_OCMR ) </loc>
//      <o.16..16> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_OCMR_OIS2  ----------------------------------
// SVD Line: 3239

//  <item> SFDITEM_FIELD__TIM22_OCMR_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40007C20) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_OCMR ) </loc>
//      <o.17..17> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_OCMR_OIS3  ----------------------------------
// SVD Line: 3245

//  <item> SFDITEM_FIELD__TIM22_OCMR_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40007C20) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_OCMR ) </loc>
//      <o.18..18> OIS3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_OCMR_OIS1N  ----------------------------------
// SVD Line: 3251

//  <item> SFDITEM_FIELD__TIM22_OCMR_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40007C20) Output Idle state 1 complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_OCMR ) </loc>
//      <o.20..20> OIS1N
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_OCMR_OIS2N  ----------------------------------
// SVD Line: 3257

//  <item> SFDITEM_FIELD__TIM22_OCMR_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40007C20) Output Idle state 2 complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_OCMR ) </loc>
//      <o.21..21> OIS2N
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_OCMR_OIS3N  ----------------------------------
// SVD Line: 3263

//  <item> SFDITEM_FIELD__TIM22_OCMR_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40007C20) Output Idle state 3 complementary </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_OCMR ) </loc>
//      <o.22..22> OIS3N
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_OCMR_OC1NE  ----------------------------------
// SVD Line: 3269

//  <item> SFDITEM_FIELD__TIM22_OCMR_OC1NE
//    <name> OC1NE </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40007C20) Compare output 1 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_OCMR ) </loc>
//      <o.24..24> OC1NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_OCMR_OC2NE  ----------------------------------
// SVD Line: 3275

//  <item> SFDITEM_FIELD__TIM22_OCMR_OC2NE
//    <name> OC2NE </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40007C20) Compare output 2 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_OCMR ) </loc>
//      <o.25..25> OC2NE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_OCMR_OC3NE  ----------------------------------
// SVD Line: 3281

//  <item> SFDITEM_FIELD__TIM22_OCMR_OC3NE
//    <name> OC3NE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40007C20) Compare output 3 complementary output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_OCMR ) </loc>
//      <o.26..26> OC3NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_OCMR_OC1E  ----------------------------------
// SVD Line: 3287

//  <item> SFDITEM_FIELD__TIM22_OCMR_OC1E
//    <name> OC1E </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40007C20) Compare output 1 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_OCMR ) </loc>
//      <o.28..28> OC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_OCMR_OC2E  ----------------------------------
// SVD Line: 3293

//  <item> SFDITEM_FIELD__TIM22_OCMR_OC2E
//    <name> OC2E </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40007C20) Compare output 2 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_OCMR ) </loc>
//      <o.29..29> OC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_OCMR_OC3E  ----------------------------------
// SVD Line: 3299

//  <item> SFDITEM_FIELD__TIM22_OCMR_OC3E
//    <name> OC3E </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40007C20) Compare output 3 output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_OCMR ) </loc>
//      <o.30..30> OC3E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM22_OCMR  -----------------------------------
// SVD Line: 3206

//  <rtree> SFDITEM_REG__TIM22_OCMR
//    <name> OCMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C20) Output Compare Mode Register </i>
//    <loc> ( (unsigned int)((TIM22_OCMR >> 0) & 0xFFFFFFFF), ((TIM22_OCMR = (TIM22_OCMR & ~(0x77770777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77770777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OC1M </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OC2M </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OC3M </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OC1NE </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OC2NE </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OC3NE </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OC1E </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OC2E </item>
//    <item> SFDITEM_FIELD__TIM22_OCMR_OC3E </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM22_BKICR  -------------------------------
// SVD Line: 3307

unsigned int TIM22_BKICR __AT (0x40007C28);



// -------------------------------  Field Item: TIM22_BKICR_BKE  ----------------------------------
// SVD Line: 3316

//  <item> SFDITEM_FIELD__TIM22_BKICR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C28) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_BKICR ) </loc>
//      <o.0..0> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_BKICR_BKP  ----------------------------------
// SVD Line: 3322

//  <item> SFDITEM_FIELD__TIM22_BKICR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C28) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_BKICR ) </loc>
//      <o.1..1> BKP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_BKICR_BKIC  ----------------------------------
// SVD Line: 3328

//  <item> SFDITEM_FIELD__TIM22_BKICR_BKIC
//    <name> BKIC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C28) break input control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_BKICR ) </loc>
//      <o.2..2> BKIC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_BKICR_BKSC  ----------------------------------
// SVD Line: 3334

//  <item> SFDITEM_FIELD__TIM22_BKICR_BKSC
//    <name> BKSC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C28) Break software control enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_BKICR ) </loc>
//      <o.4..4> BKSC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM22_BKICR_BKINFR  ---------------------------------
// SVD Line: 3340

//  <item> SFDITEM_FIELD__TIM22_BKICR_BKINFR
//    <name> BKINFR </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40007C28) BKIN Input filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM22_BKICR >> 8) & 0x7), ((TIM22_BKICR = (TIM22_BKICR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM22_BKICR_LOCKUPE  --------------------------------
// SVD Line: 3346

//  <item> SFDITEM_FIELD__TIM22_BKICR_LOCKUPE
//    <name> LOCKUPE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007C28) LOCKUP break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_BKICR ) </loc>
//      <o.16..16> LOCKUPE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_BKICR_SWE  ----------------------------------
// SVD Line: 3352

//  <item> SFDITEM_FIELD__TIM22_BKICR_SWE
//    <name> SWE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40007C28) SW Break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_BKICR ) </loc>
//      <o.20..20> SWE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_BKICR_BKINE  ---------------------------------
// SVD Line: 3358

//  <item> SFDITEM_FIELD__TIM22_BKICR_BKINE
//    <name> BKINE </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40007C28) BKIN Break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_BKICR ) </loc>
//      <o.21..21> BKINE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_BKICR_CMP0E  ---------------------------------
// SVD Line: 3364

//  <item> SFDITEM_FIELD__TIM22_BKICR_CMP0E
//    <name> CMP0E </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40007C28) CMP0 Break input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_BKICR ) </loc>
//      <o.24..24> CMP0E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM22_BKICR  ----------------------------------
// SVD Line: 3307

//  <rtree> SFDITEM_REG__TIM22_BKICR
//    <name> BKICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C28) Break Input Control Register </i>
//    <loc> ( (unsigned int)((TIM22_BKICR >> 0) & 0xFFFFFFFF), ((TIM22_BKICR = (TIM22_BKICR & ~(0x1310717UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1310717) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_BKICR_BKE </item>
//    <item> SFDITEM_FIELD__TIM22_BKICR_BKP </item>
//    <item> SFDITEM_FIELD__TIM22_BKICR_BKIC </item>
//    <item> SFDITEM_FIELD__TIM22_BKICR_BKSC </item>
//    <item> SFDITEM_FIELD__TIM22_BKICR_BKINFR </item>
//    <item> SFDITEM_FIELD__TIM22_BKICR_LOCKUPE </item>
//    <item> SFDITEM_FIELD__TIM22_BKICR_SWE </item>
//    <item> SFDITEM_FIELD__TIM22_BKICR_BKINE </item>
//    <item> SFDITEM_FIELD__TIM22_BKICR_CMP0E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_DTCR  -------------------------------
// SVD Line: 3372

unsigned int TIM22_DTCR __AT (0x40007C2C);



// --------------------------------  Field Item: TIM22_DTCR_DT  -----------------------------------
// SVD Line: 3381

//  <item> SFDITEM_FIELD__TIM22_DTCR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40007C2C) Dead-time value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM22_DTCR >> 0) & 0xFFF), ((TIM22_DTCR = (TIM22_DTCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM22_DTCR  -----------------------------------
// SVD Line: 3372

//  <rtree> SFDITEM_REG__TIM22_DTCR
//    <name> DTCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C2C) Dead Time Control Register </i>
//    <loc> ( (unsigned int)((TIM22_DTCR >> 0) & 0xFFFFFFFF), ((TIM22_DTCR = (TIM22_DTCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_DTCR_DT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_TACR  -------------------------------
// SVD Line: 3389

unsigned int TIM22_TACR __AT (0x40007C38);



// -------------------------------  Field Item: TIM22_TACR_UOAE  ----------------------------------
// SVD Line: 3398

//  <item> SFDITEM_FIELD__TIM22_TACR_UOAE
//    <name> UOAE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C38) UpOVF trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_TACR ) </loc>
//      <o.0..0> UOAE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_TACR_DOAE  ----------------------------------
// SVD Line: 3404

//  <item> SFDITEM_FIELD__TIM22_TACR_DOAE
//    <name> DOAE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C38) DownOVF trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_TACR ) </loc>
//      <o.1..1> DOAE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_TACR_OC1UE  ----------------------------------
// SVD Line: 3410

//  <item> SFDITEM_FIELD__TIM22_TACR_OC1UE
//    <name> OC1UE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C38) OC1U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_TACR ) </loc>
//      <o.2..2> OC1UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_TACR_OC1DE  ----------------------------------
// SVD Line: 3416

//  <item> SFDITEM_FIELD__TIM22_TACR_OC1DE
//    <name> OC1DE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007C38) OC1D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_TACR ) </loc>
//      <o.3..3> OC1DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_TACR_OC2UE  ----------------------------------
// SVD Line: 3422

//  <item> SFDITEM_FIELD__TIM22_TACR_OC2UE
//    <name> OC2UE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C38) OC2U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_TACR ) </loc>
//      <o.4..4> OC2UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_TACR_OC2DE  ----------------------------------
// SVD Line: 3428

//  <item> SFDITEM_FIELD__TIM22_TACR_OC2DE
//    <name> OC2DE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007C38) OC2D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_TACR ) </loc>
//      <o.5..5> OC2DE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_TACR_OC3UE  ----------------------------------
// SVD Line: 3434

//  <item> SFDITEM_FIELD__TIM22_TACR_OC3UE
//    <name> OC3UE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40007C38) OC3U trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_TACR ) </loc>
//      <o.6..6> OC3UE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_TACR_OC3DE  ----------------------------------
// SVD Line: 3440

//  <item> SFDITEM_FIELD__TIM22_TACR_OC3DE
//    <name> OC3DE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40007C38) OC3D trigger ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_TACR ) </loc>
//      <o.7..7> OC3DE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM22_TACR  -----------------------------------
// SVD Line: 3389

//  <rtree> SFDITEM_REG__TIM22_TACR
//    <name> TACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C38) Regular Trigger ADC Control Register </i>
//    <loc> ( (unsigned int)((TIM22_TACR >> 0) & 0xFFFFFFFF), ((TIM22_TACR = (TIM22_TACR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_TACR_UOAE </item>
//    <item> SFDITEM_FIELD__TIM22_TACR_DOAE </item>
//    <item> SFDITEM_FIELD__TIM22_TACR_OC1UE </item>
//    <item> SFDITEM_FIELD__TIM22_TACR_OC1DE </item>
//    <item> SFDITEM_FIELD__TIM22_TACR_OC2UE </item>
//    <item> SFDITEM_FIELD__TIM22_TACR_OC2DE </item>
//    <item> SFDITEM_FIELD__TIM22_TACR_OC3UE </item>
//    <item> SFDITEM_FIELD__TIM22_TACR_OC3DE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_SR1  --------------------------------
// SVD Line: 3448

unsigned int TIM22_SR1 __AT (0x40007C40);



// --------------------------------  Field Item: TIM22_SR1_ARF  -----------------------------------
// SVD Line: 3457

//  <item> SFDITEM_FIELD__TIM22_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C40) Auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_SR1_OC1F  -----------------------------------
// SVD Line: 3463

//  <item> SFDITEM_FIELD__TIM22_SR1_OC1F
//    <name> OC1F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C40) Output compare 1 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_SR1 ) </loc>
//      <o.1..1> OC1F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_SR1_OC2F  -----------------------------------
// SVD Line: 3469

//  <item> SFDITEM_FIELD__TIM22_SR1_OC2F
//    <name> OC2F </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C40) Output compare 2 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_SR1 ) </loc>
//      <o.2..2> OC2F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_SR1_OC3F  -----------------------------------
// SVD Line: 3475

//  <item> SFDITEM_FIELD__TIM22_SR1_OC3F
//    <name> OC3F </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007C40) Output compare 3 flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_SR1 ) </loc>
//      <o.3..3> OC3F
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM22_SR1  -----------------------------------
// SVD Line: 3448

//  <rtree> SFDITEM_REG__TIM22_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C40) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM22_SR1 >> 0) & 0xFFFFFFFF), ((TIM22_SR1 = (TIM22_SR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_SR1_ARF </item>
//    <item> SFDITEM_FIELD__TIM22_SR1_OC1F </item>
//    <item> SFDITEM_FIELD__TIM22_SR1_OC2F </item>
//    <item> SFDITEM_FIELD__TIM22_SR1_OC3F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_SR2  --------------------------------
// SVD Line: 3483

unsigned int TIM22_SR2 __AT (0x40007C44);



// --------------------------------  Field Item: TIM22_SR2_BIF  -----------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__TIM22_SR2_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C44) Break input flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_SR2 ) </loc>
//      <o.0..0> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM22_SR2_UF  ------------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__TIM22_SR2_UF
//    <name> UF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C44) update flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_SR2 ) </loc>
//      <o.2..2> UF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM22_SR2  -----------------------------------
// SVD Line: 3483

//  <rtree> SFDITEM_REG__TIM22_SR2
//    <name> SR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C44) Status Register 2 </i>
//    <loc> ( (unsigned int)((TIM22_SR2 >> 0) & 0xFFFFFFFF), ((TIM22_SR2 = (TIM22_SR2 & ~(0x5UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_SR2_BIF </item>
//    <item> SFDITEM_FIELD__TIM22_SR2_UF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_IER1  -------------------------------
// SVD Line: 3506

unsigned int TIM22_IER1 __AT (0x40007C48);



// -------------------------------  Field Item: TIM22_IER1_ARIE  ----------------------------------
// SVD Line: 3515

//  <item> SFDITEM_FIELD__TIM22_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C48) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_IER1_OC1IE  ----------------------------------
// SVD Line: 3521

//  <item> SFDITEM_FIELD__TIM22_IER1_OC1IE
//    <name> OC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C48) output compare 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_IER1 ) </loc>
//      <o.1..1> OC1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_IER1_OC2IE  ----------------------------------
// SVD Line: 3527

//  <item> SFDITEM_FIELD__TIM22_IER1_OC2IE
//    <name> OC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C48) output compare 2 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_IER1 ) </loc>
//      <o.2..2> OC2IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM22_IER1_OC3IE  ----------------------------------
// SVD Line: 3533

//  <item> SFDITEM_FIELD__TIM22_IER1_OC3IE
//    <name> OC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007C48) output compare 3 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_IER1 ) </loc>
//      <o.3..3> OC3IE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM22_IER1  -----------------------------------
// SVD Line: 3506

//  <rtree> SFDITEM_REG__TIM22_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C48) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM22_IER1 >> 0) & 0xFFFFFFFF), ((TIM22_IER1 = (TIM22_IER1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_IER1_ARIE </item>
//    <item> SFDITEM_FIELD__TIM22_IER1_OC1IE </item>
//    <item> SFDITEM_FIELD__TIM22_IER1_OC2IE </item>
//    <item> SFDITEM_FIELD__TIM22_IER1_OC3IE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_IER2  -------------------------------
// SVD Line: 3541

unsigned int TIM22_IER2 __AT (0x40007C4C);



// -------------------------------  Field Item: TIM22_IER2_BKIE  ----------------------------------
// SVD Line: 3550

//  <item> SFDITEM_FIELD__TIM22_IER2_BKIE
//    <name> BKIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C4C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_IER2 ) </loc>
//      <o.0..0> BKIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM22_IER2_UIE  -----------------------------------
// SVD Line: 3556

//  <item> SFDITEM_FIELD__TIM22_IER2_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C4C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM22_IER2 ) </loc>
//      <o.2..2> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM22_IER2  -----------------------------------
// SVD Line: 3541

//  <rtree> SFDITEM_REG__TIM22_IER2
//    <name> IER2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C4C) Interrupt Enable Register 2 </i>
//    <loc> ( (unsigned int)((TIM22_IER2 >> 0) & 0xFFFFFFFF), ((TIM22_IER2 = (TIM22_IER2 & ~(0x5UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_IER2_BKIE </item>
//    <item> SFDITEM_FIELD__TIM22_IER2_UIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM22_ITARR  -------------------------------
// SVD Line: 3564

unsigned int TIM22_ITARR __AT (0x40007C50);



// ------------------------------  Field Item: TIM22_ITARR_ITARR  ---------------------------------
// SVD Line: 3573

//  <item> SFDITEM_FIELD__TIM22_ITARR_ITARR
//    <name> ITARR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40007C50) TIM interrupt auto reload </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM22_ITARR >> 0) & 0xF), ((TIM22_ITARR = (TIM22_ITARR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM22_ITARR  ----------------------------------
// SVD Line: 3564

//  <rtree> SFDITEM_REG__TIM22_ITARR
//    <name> ITARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C50) Interrupt Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM22_ITARR >> 0) & 0xFFFFFFFF), ((TIM22_ITARR = (TIM22_ITARR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_ITARR_ITARR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM22_ITCNTR  ------------------------------
// SVD Line: 3581

unsigned int TIM22_ITCNTR __AT (0x40007C54);



// -----------------------------  Field Item: TIM22_ITCNTR_ITCNT  ---------------------------------
// SVD Line: 3590

//  <item> SFDITEM_FIELD__TIM22_ITCNTR_ITCNT
//    <name> ITCNT </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40007C54) TIM interrupt counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM22_ITCNTR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: TIM22_ITCNTR  ----------------------------------
// SVD Line: 3581

//  <rtree> SFDITEM_REG__TIM22_ITCNTR
//    <name> ITCNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007C54) Interrupt Counter Register </i>
//    <loc> ( (unsigned int)((TIM22_ITCNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM22_ITCNTR_ITCNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_PSCR  -------------------------------
// SVD Line: 3598

unsigned int TIM22_PSCR __AT (0x40007C58);



// -------------------------------  Field Item: TIM22_PSCR_PSC  -----------------------------------
// SVD Line: 3607

//  <item> SFDITEM_FIELD__TIM22_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C58) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM22_PSCR >> 0) & 0xFFFF), ((TIM22_PSCR = (TIM22_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM22_PSCR  -----------------------------------
// SVD Line: 3598

//  <rtree> SFDITEM_REG__TIM22_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C58) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM22_PSCR >> 0) & 0xFFFFFFFF), ((TIM22_PSCR = (TIM22_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_CNTR  -------------------------------
// SVD Line: 3615

unsigned int TIM22_CNTR __AT (0x40007C60);



// -------------------------------  Field Item: TIM22_CNTR_CNT  -----------------------------------
// SVD Line: 3624

//  <item> SFDITEM_FIELD__TIM22_CNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C60) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM22_CNTR >> 0) & 0xFFFF), ((TIM22_CNTR = (TIM22_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM22_CNTR  -----------------------------------
// SVD Line: 3615

//  <rtree> SFDITEM_REG__TIM22_CNTR
//    <name> CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C60) Counter Register </i>
//    <loc> ( (unsigned int)((TIM22_CNTR >> 0) & 0xFFFFFFFF), ((TIM22_CNTR = (TIM22_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_CNTR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_ARR  --------------------------------
// SVD Line: 3632

unsigned int TIM22_ARR __AT (0x40007C64);



// --------------------------------  Field Item: TIM22_ARR_ARR  -----------------------------------
// SVD Line: 3641

//  <item> SFDITEM_FIELD__TIM22_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C64) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM22_ARR >> 0) & 0xFFFF), ((TIM22_ARR = (TIM22_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM22_ARR  -----------------------------------
// SVD Line: 3632

//  <rtree> SFDITEM_REG__TIM22_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C64) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM22_ARR >> 0) & 0xFFFFFFFF), ((TIM22_ARR = (TIM22_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_OCR1  -------------------------------
// SVD Line: 3649

unsigned int TIM22_OCR1 __AT (0x40007C68);



// -------------------------------  Field Item: TIM22_OCR1_OCR  -----------------------------------
// SVD Line: 3658

//  <item> SFDITEM_FIELD__TIM22_OCR1_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C68) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM22_OCR1 >> 0) & 0xFFFF), ((TIM22_OCR1 = (TIM22_OCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM22_OCR1  -----------------------------------
// SVD Line: 3649

//  <rtree> SFDITEM_REG__TIM22_OCR1
//    <name> OCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C68) Output Compare Register 1 </i>
//    <loc> ( (unsigned int)((TIM22_OCR1 >> 0) & 0xFFFFFFFF), ((TIM22_OCR1 = (TIM22_OCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_OCR1_OCR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_OCR2  -------------------------------
// SVD Line: 3666

unsigned int TIM22_OCR2 __AT (0x40007C6C);



// -------------------------------  Field Item: TIM22_OCR2_OCR  -----------------------------------
// SVD Line: 3675

//  <item> SFDITEM_FIELD__TIM22_OCR2_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C6C) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM22_OCR2 >> 0) & 0xFFFF), ((TIM22_OCR2 = (TIM22_OCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM22_OCR2  -----------------------------------
// SVD Line: 3666

//  <rtree> SFDITEM_REG__TIM22_OCR2
//    <name> OCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C6C) Output Compare Register 2 </i>
//    <loc> ( (unsigned int)((TIM22_OCR2 >> 0) & 0xFFFFFFFF), ((TIM22_OCR2 = (TIM22_OCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_OCR2_OCR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM22_OCR3  -------------------------------
// SVD Line: 3683

unsigned int TIM22_OCR3 __AT (0x40007C70);



// -------------------------------  Field Item: TIM22_OCR3_OCR  -----------------------------------
// SVD Line: 3692

//  <item> SFDITEM_FIELD__TIM22_OCR3_OCR
//    <name> OCR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C70) output compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM22_OCR3 >> 0) & 0xFFFF), ((TIM22_OCR3 = (TIM22_OCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM22_OCR3  -----------------------------------
// SVD Line: 3683

//  <rtree> SFDITEM_REG__TIM22_OCR3
//    <name> OCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C70) Output Compare Register 3 </i>
//    <loc> ( (unsigned int)((TIM22_OCR3 >> 0) & 0xFFFFFFFF), ((TIM22_OCR3 = (TIM22_OCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM22_OCR3_OCR </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM22  -------------------------------------
// SVD Line: 3702

//  <view> TIM22
//    <name> TIM22 </name>
//    <item> SFDITEM_REG__TIM22_CR </item>
//    <item> SFDITEM_REG__TIM22_PCR </item>
//    <item> SFDITEM_REG__TIM22_OCMR </item>
//    <item> SFDITEM_REG__TIM22_BKICR </item>
//    <item> SFDITEM_REG__TIM22_DTCR </item>
//    <item> SFDITEM_REG__TIM22_TACR </item>
//    <item> SFDITEM_REG__TIM22_SR1 </item>
//    <item> SFDITEM_REG__TIM22_SR2 </item>
//    <item> SFDITEM_REG__TIM22_IER1 </item>
//    <item> SFDITEM_REG__TIM22_IER2 </item>
//    <item> SFDITEM_REG__TIM22_ITARR </item>
//    <item> SFDITEM_REG__TIM22_ITCNTR </item>
//    <item> SFDITEM_REG__TIM22_PSCR </item>
//    <item> SFDITEM_REG__TIM22_CNTR </item>
//    <item> SFDITEM_REG__TIM22_ARR </item>
//    <item> SFDITEM_REG__TIM22_OCR1 </item>
//    <item> SFDITEM_REG__TIM22_OCR2 </item>
//    <item> SFDITEM_REG__TIM22_OCR3 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM21_CR  --------------------------------
// SVD Line: 3717

unsigned int TIM21_CR __AT (0x40007800);



// ---------------------------------  Field Item: TIM21_CR_EN  ------------------------------------
// SVD Line: 3725

//  <item> SFDITEM_FIELD__TIM21_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007800) TIM enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM21_CR_UG  ------------------------------------
// SVD Line: 3732

//  <item> SFDITEM_FIELD__TIM21_CR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40007800) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM21_CR_OPM  ------------------------------------
// SVD Line: 3739

//  <item> SFDITEM_FIELD__TIM21_CR_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007800) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_CR ) </loc>
//      <o.2..2> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM21_CR_CKD  ------------------------------------
// SVD Line: 3746

//  <item> SFDITEM_FIELD__TIM21_CR_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40007800) Sampling clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM21_CR >> 8) & 0x7), ((TIM21_CR = (TIM21_CR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM21_CR_DIR  ------------------------------------
// SVD Line: 3753

//  <item> SFDITEM_FIELD__TIM21_CR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007800) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_CR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM21_CR_DBGE  -----------------------------------
// SVD Line: 3760

//  <item> SFDITEM_FIELD__TIM21_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40007800) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM21_CR  ------------------------------------
// SVD Line: 3717

//  <rtree> SFDITEM_REG__TIM21_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007800) Control Register </i>
//    <loc> ( (unsigned int)((TIM21_CR >> 0) & 0xFFFFFFFF), ((TIM21_CR = (TIM21_CR & ~(0x80010707UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80010707) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM21_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM21_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM21_CR_OPM </item>
//    <item> SFDITEM_FIELD__TIM21_CR_CKD </item>
//    <item> SFDITEM_FIELD__TIM21_CR_DIR </item>
//    <item> SFDITEM_FIELD__TIM21_CR_DBGE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM21_PCR  --------------------------------
// SVD Line: 3769

unsigned int TIM21_PCR __AT (0x4000780C);



// -------------------------------  Field Item: TIM21_PCR_CC1P  -----------------------------------
// SVD Line: 3778

//  <item> SFDITEM_FIELD__TIM21_PCR_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000780C) Capture/Compare 1 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_PCR ) </loc>
//      <o.0..0> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM21_PCR_CC2P  -----------------------------------
// SVD Line: 3785

//  <item> SFDITEM_FIELD__TIM21_PCR_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000780C) Capture/Compare 2 output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_PCR ) </loc>
//      <o.4..4> CC2P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM21_PCR  -----------------------------------
// SVD Line: 3769

//  <rtree> SFDITEM_REG__TIM21_PCR
//    <name> PCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000780C) Polarity Control Register </i>
//    <loc> ( (unsigned int)((TIM21_PCR >> 0) & 0xFFFFFFFF), ((TIM21_PCR = (TIM21_PCR & ~(0x11UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x11) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM21_PCR_CC1P </item>
//    <item> SFDITEM_FIELD__TIM21_PCR_CC2P </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM21_CAPR1  -------------------------------
// SVD Line: 3794

unsigned int TIM21_CAPR1 __AT (0x40007810);



// ------------------------------  Field Item: TIM21_CAPR1_1C1R  ----------------------------------
// SVD Line: 3803

//  <item> SFDITEM_FIELD__TIM21_CAPR1_1C1R
//    <name> 1C1R </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007810) input capture 1 rising capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_CAPR1 ) </loc>
//      <o.0..0> 1C1R
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM21_CAPR1_IC1F  ----------------------------------
// SVD Line: 3809

//  <item> SFDITEM_FIELD__TIM21_CAPR1_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007810) input capture 1 falling capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_CAPR1 ) </loc>
//      <o.1..1> IC1F
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM21_CAPR1_IC1PSC  ---------------------------------
// SVD Line: 3815

//  <item> SFDITEM_FIELD__TIM21_CAPR1_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40007810) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM21_CAPR1 >> 4) & 0x3), ((TIM21_CAPR1 = (TIM21_CAPR1 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM21_CAPR1_IC1FR  ---------------------------------
// SVD Line: 3821

//  <item> SFDITEM_FIELD__TIM21_CAPR1_IC1FR
//    <name> IC1FR </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40007810) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM21_CAPR1 >> 12) & 0x7), ((TIM21_CAPR1 = (TIM21_CAPR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM21_CAPR1_IC2R  ----------------------------------
// SVD Line: 3827

//  <item> SFDITEM_FIELD__TIM21_CAPR1_IC2R
//    <name> IC2R </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007810) input capture 2 rising capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_CAPR1 ) </loc>
//      <o.16..16> IC2R
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM21_CAPR1_IC2F  ----------------------------------
// SVD Line: 3833

//  <item> SFDITEM_FIELD__TIM21_CAPR1_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40007810) input capture 2 falling capture enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_CAPR1 ) </loc>
//      <o.17..17> IC2F
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM21_CAPR1_IC2PSC  ---------------------------------
// SVD Line: 3839

//  <item> SFDITEM_FIELD__TIM21_CAPR1_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40007810) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM21_CAPR1 >> 20) & 0x3), ((TIM21_CAPR1 = (TIM21_CAPR1 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM21_CAPR1_IC2FR  ---------------------------------
// SVD Line: 3845

//  <item> SFDITEM_FIELD__TIM21_CAPR1_IC2FR
//    <name> IC2FR </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x40007810) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM21_CAPR1 >> 28) & 0x7), ((TIM21_CAPR1 = (TIM21_CAPR1 & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM21_CAPR1  ----------------------------------
// SVD Line: 3794

//  <rtree> SFDITEM_REG__TIM21_CAPR1
//    <name> CAPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007810) Capture Configuration Register 1 </i>
//    <loc> ( (unsigned int)((TIM21_CAPR1 >> 0) & 0xFFFFFFFF), ((TIM21_CAPR1 = (TIM21_CAPR1 & ~(0x70337033UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70337033) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM21_CAPR1_1C1R </item>
//    <item> SFDITEM_FIELD__TIM21_CAPR1_IC1F </item>
//    <item> SFDITEM_FIELD__TIM21_CAPR1_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM21_CAPR1_IC1FR </item>
//    <item> SFDITEM_FIELD__TIM21_CAPR1_IC2R </item>
//    <item> SFDITEM_FIELD__TIM21_CAPR1_IC2F </item>
//    <item> SFDITEM_FIELD__TIM21_CAPR1_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM21_CAPR1_IC2FR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM21_SR1  --------------------------------
// SVD Line: 3853

unsigned int TIM21_SR1 __AT (0x40007840);



// --------------------------------  Field Item: TIM21_SR1_ARF  -----------------------------------
// SVD Line: 3862

//  <item> SFDITEM_FIELD__TIM21_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007840) Auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM21_SR1_IC1R  -----------------------------------
// SVD Line: 3868

//  <item> SFDITEM_FIELD__TIM21_SR1_IC1R
//    <name> IC1R </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007840) input capture 1 rising edge flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_SR1 ) </loc>
//      <o.16..16> IC1R
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM21_SR1_IC1F  -----------------------------------
// SVD Line: 3874

//  <item> SFDITEM_FIELD__TIM21_SR1_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40007840) input capture 1 falling edge flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_SR1 ) </loc>
//      <o.17..17> IC1F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM21_SR1_IC2R  -----------------------------------
// SVD Line: 3880

//  <item> SFDITEM_FIELD__TIM21_SR1_IC2R
//    <name> IC2R </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40007840) input capture 2 rising edge flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_SR1 ) </loc>
//      <o.18..18> IC2R
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM21_SR1_IC2F  -----------------------------------
// SVD Line: 3886

//  <item> SFDITEM_FIELD__TIM21_SR1_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40007840) input capture 2 falling edge flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_SR1 ) </loc>
//      <o.19..19> IC2F
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM21_SR1  -----------------------------------
// SVD Line: 3853

//  <rtree> SFDITEM_REG__TIM21_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007840) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM21_SR1 >> 0) & 0xFFFFFFFF), ((TIM21_SR1 = (TIM21_SR1 & ~(0xF0001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM21_SR1_ARF </item>
//    <item> SFDITEM_FIELD__TIM21_SR1_IC1R </item>
//    <item> SFDITEM_FIELD__TIM21_SR1_IC1F </item>
//    <item> SFDITEM_FIELD__TIM21_SR1_IC2R </item>
//    <item> SFDITEM_FIELD__TIM21_SR1_IC2F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM21_SR2  --------------------------------
// SVD Line: 3894

unsigned int TIM21_SR2 __AT (0x40007844);



// --------------------------------  Field Item: TIM21_SR2_UF  ------------------------------------
// SVD Line: 3903

//  <item> SFDITEM_FIELD__TIM21_SR2_UF
//    <name> UF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007844) update flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_SR2 ) </loc>
//      <o.2..2> UF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM21_SR2  -----------------------------------
// SVD Line: 3894

//  <rtree> SFDITEM_REG__TIM21_SR2
//    <name> SR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007844) Status Register 2 </i>
//    <loc> ( (unsigned int)((TIM21_SR2 >> 0) & 0xFFFFFFFF), ((TIM21_SR2 = (TIM21_SR2 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM21_SR2_UF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM21_IER1  -------------------------------
// SVD Line: 3911

unsigned int TIM21_IER1 __AT (0x40007848);



// -------------------------------  Field Item: TIM21_IER1_ARIE  ----------------------------------
// SVD Line: 3920

//  <item> SFDITEM_FIELD__TIM21_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007848) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM21_IER1_IC1IE  ----------------------------------
// SVD Line: 3926

//  <item> SFDITEM_FIELD__TIM21_IER1_IC1IE
//    <name> IC1IE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007848) input capture 1 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_IER1 ) </loc>
//      <o.8..8> IC1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM21_IER1_IC2IE  ----------------------------------
// SVD Line: 3932

//  <item> SFDITEM_FIELD__TIM21_IER1_IC2IE
//    <name> IC2IE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007848) input capture 2 interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_IER1 ) </loc>
//      <o.9..9> IC2IE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM21_IER1  -----------------------------------
// SVD Line: 3911

//  <rtree> SFDITEM_REG__TIM21_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007848) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM21_IER1 >> 0) & 0xFFFFFFFF), ((TIM21_IER1 = (TIM21_IER1 & ~(0x301UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x301) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM21_IER1_ARIE </item>
//    <item> SFDITEM_FIELD__TIM21_IER1_IC1IE </item>
//    <item> SFDITEM_FIELD__TIM21_IER1_IC2IE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM21_IER2  -------------------------------
// SVD Line: 3940

unsigned int TIM21_IER2 __AT (0x4000784C);



// -------------------------------  Field Item: TIM21_IER2_UIE  -----------------------------------
// SVD Line: 3949

//  <item> SFDITEM_FIELD__TIM21_IER2_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000784C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_IER2 ) </loc>
//      <o.2..2> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM21_IER2  -----------------------------------
// SVD Line: 3940

//  <rtree> SFDITEM_REG__TIM21_IER2
//    <name> IER2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000784C) Interrupt Enable Register 2 </i>
//    <loc> ( (unsigned int)((TIM21_IER2 >> 0) & 0xFFFFFFFF), ((TIM21_IER2 = (TIM21_IER2 & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM21_IER2_UIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM21_PSCR  -------------------------------
// SVD Line: 3957

unsigned int TIM21_PSCR __AT (0x40007858);



// -------------------------------  Field Item: TIM21_PSCR_PSC  -----------------------------------
// SVD Line: 3966

//  <item> SFDITEM_FIELD__TIM21_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007858) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM21_PSCR >> 0) & 0xFFFF), ((TIM21_PSCR = (TIM21_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM21_PSCR  -----------------------------------
// SVD Line: 3957

//  <rtree> SFDITEM_REG__TIM21_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007858) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM21_PSCR >> 0) & 0xFFFFFFFF), ((TIM21_PSCR = (TIM21_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM21_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM21_CNTR  -------------------------------
// SVD Line: 3974

unsigned int TIM21_CNTR __AT (0x40007860);



// -------------------------------  Field Item: TIM21_CNTR_CNT  -----------------------------------
// SVD Line: 3983

//  <item> SFDITEM_FIELD__TIM21_CNTR_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007860) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM21_CNTR >> 0) & 0xFFFF), ((TIM21_CNTR = (TIM21_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM21_CNTR  -----------------------------------
// SVD Line: 3974

//  <rtree> SFDITEM_REG__TIM21_CNTR
//    <name> CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007860) Counter Register </i>
//    <loc> ( (unsigned int)((TIM21_CNTR >> 0) & 0xFFFFFFFF), ((TIM21_CNTR = (TIM21_CNTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM21_CNTR_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM21_ARR  --------------------------------
// SVD Line: 3991

unsigned int TIM21_ARR __AT (0x40007864);



// --------------------------------  Field Item: TIM21_ARR_ARR  -----------------------------------
// SVD Line: 4000

//  <item> SFDITEM_FIELD__TIM21_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007864) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM21_ARR >> 0) & 0xFFFF), ((TIM21_ARR = (TIM21_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM21_ARR  -----------------------------------
// SVD Line: 3991

//  <rtree> SFDITEM_REG__TIM21_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007864) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM21_ARR >> 0) & 0xFFFFFFFF), ((TIM21_ARR = (TIM21_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM21_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM21_ICR1  -------------------------------
// SVD Line: 4008

unsigned int TIM21_ICR1 __AT (0x40007878);



// -------------------------------  Field Item: TIM21_ICR1_ICR  -----------------------------------
// SVD Line: 4017

//  <item> SFDITEM_FIELD__TIM21_ICR1_ICR
//    <name> ICR </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40007878) input capture value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM21_ICR1 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM21_ICR1_STS  -----------------------------------
// SVD Line: 4023

//  <item> SFDITEM_FIELD__TIM21_ICR1_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40007878) input capture status </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_ICR1 ) </loc>
//      <o.16..16> STS
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM21_ICR1  -----------------------------------
// SVD Line: 4008

//  <rtree> SFDITEM_REG__TIM21_ICR1
//    <name> ICR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007878) Input Capture Register 1 </i>
//    <loc> ( (unsigned int)((TIM21_ICR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM21_ICR1_ICR </item>
//    <item> SFDITEM_FIELD__TIM21_ICR1_STS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM21_ICR2  -------------------------------
// SVD Line: 4031

unsigned int TIM21_ICR2 __AT (0x4000787C);



// -------------------------------  Field Item: TIM21_ICR2_ICR  -----------------------------------
// SVD Line: 4040

//  <item> SFDITEM_FIELD__TIM21_ICR2_ICR
//    <name> ICR </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4000787C) input capture value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM21_ICR2 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM21_ICR2_STS  -----------------------------------
// SVD Line: 4046

//  <item> SFDITEM_FIELD__TIM21_ICR2_STS
//    <name> STS </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000787C) input capture status </i>
//    <check> 
//      <loc> ( (unsigned int) TIM21_ICR2 ) </loc>
//      <o.16..16> STS
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM21_ICR2  -----------------------------------
// SVD Line: 4031

//  <rtree> SFDITEM_REG__TIM21_ICR2
//    <name> ICR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000787C) Input Capture Register 2 </i>
//    <loc> ( (unsigned int)((TIM21_ICR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM21_ICR2_ICR </item>
//    <item> SFDITEM_FIELD__TIM21_ICR2_STS </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM21  -------------------------------------
// SVD Line: 3706

//  <view> TIM21
//    <name> TIM21 </name>
//    <item> SFDITEM_REG__TIM21_CR </item>
//    <item> SFDITEM_REG__TIM21_PCR </item>
//    <item> SFDITEM_REG__TIM21_CAPR1 </item>
//    <item> SFDITEM_REG__TIM21_SR1 </item>
//    <item> SFDITEM_REG__TIM21_SR2 </item>
//    <item> SFDITEM_REG__TIM21_IER1 </item>
//    <item> SFDITEM_REG__TIM21_IER2 </item>
//    <item> SFDITEM_REG__TIM21_PSCR </item>
//    <item> SFDITEM_REG__TIM21_CNTR </item>
//    <item> SFDITEM_REG__TIM21_ARR </item>
//    <item> SFDITEM_REG__TIM21_ICR1 </item>
//    <item> SFDITEM_REG__TIM21_ICR2 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM4_CR  ---------------------------------
// SVD Line: 4067

unsigned int TIM4_CR __AT (0x40001C00);



// ---------------------------------  Field Item: TIM4_CR_EN  -------------------------------------
// SVD Line: 4075

//  <item> SFDITEM_FIELD__TIM4_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM4_CR_UG  -------------------------------------
// SVD Line: 4082

//  <item> SFDITEM_FIELD__TIM4_CR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40001C00) Counter Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR ) </loc>
//      <o.1..1> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR_DBGE  ------------------------------------
// SVD Line: 4089

//  <item> SFDITEM_FIELD__TIM4_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40001C00) TIM debug </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM4_CR  ------------------------------------
// SVD Line: 4067

//  <rtree> SFDITEM_REG__TIM4_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C00) Control Register </i>
//    <loc> ( (unsigned int)((TIM4_CR >> 0) & 0xFFFFFFFF), ((TIM4_CR = (TIM4_CR & ~(0x80000003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80000003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CR_EN </item>
//    <item> SFDITEM_FIELD__TIM4_CR_UG </item>
//    <item> SFDITEM_FIELD__TIM4_CR_DBGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_SR1  --------------------------------
// SVD Line: 4098

unsigned int TIM4_SR1 __AT (0x40001C40);



// --------------------------------  Field Item: TIM4_SR1_ARF  ------------------------------------
// SVD Line: 4107

//  <item> SFDITEM_FIELD__TIM4_SR1_ARF
//    <name> ARF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C40) auto reload flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR1 ) </loc>
//      <o.0..0> ARF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_SR1  ------------------------------------
// SVD Line: 4098

//  <rtree> SFDITEM_REG__TIM4_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C40) Status Register 1 </i>
//    <loc> ( (unsigned int)((TIM4_SR1 >> 0) & 0xFFFFFFFF), ((TIM4_SR1 = (TIM4_SR1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_SR1_ARF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_IER1  --------------------------------
// SVD Line: 4115

unsigned int TIM4_IER1 __AT (0x40001C48);



// -------------------------------  Field Item: TIM4_IER1_ARIE  -----------------------------------
// SVD Line: 4124

//  <item> SFDITEM_FIELD__TIM4_IER1_ARIE
//    <name> ARIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C48) Auto reload interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_IER1 ) </loc>
//      <o.0..0> ARIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_IER1  -----------------------------------
// SVD Line: 4115

//  <rtree> SFDITEM_REG__TIM4_IER1
//    <name> IER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C48) Interrupt Enable Register 1 </i>
//    <loc> ( (unsigned int)((TIM4_IER1 >> 0) & 0xFFFFFFFF), ((TIM4_IER1 = (TIM4_IER1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_IER1_ARIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_PSCR  --------------------------------
// SVD Line: 4132

unsigned int TIM4_PSCR __AT (0x40001C58);



// --------------------------------  Field Item: TIM4_PSCR_PSC  -----------------------------------
// SVD Line: 4141

//  <item> SFDITEM_FIELD__TIM4_PSCR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001C58) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_PSCR >> 0) & 0xFFFF), ((TIM4_PSCR = (TIM4_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_PSCR  -----------------------------------
// SVD Line: 4132

//  <rtree> SFDITEM_REG__TIM4_PSCR
//    <name> PSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C58) Prescaler Register </i>
//    <loc> ( (unsigned int)((TIM4_PSCR >> 0) & 0xFFFFFFFF), ((TIM4_PSCR = (TIM4_PSCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_PSCR_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CNTR  --------------------------------
// SVD Line: 4149

unsigned int TIM4_CNTR __AT (0x40001C60);



// --------------------------------  Field Item: TIM4_CNTR_CNT  -----------------------------------
// SVD Line: 4158

//  <item> SFDITEM_FIELD__TIM4_CNTR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40001C60) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CNTR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CNTR  -----------------------------------
// SVD Line: 4149

//  <rtree> SFDITEM_REG__TIM4_CNTR
//    <name> CNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40001C60) Counter Register </i>
//    <loc> ( (unsigned int)((TIM4_CNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TIM4_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_ARR  --------------------------------
// SVD Line: 4166

unsigned int TIM4_ARR __AT (0x40001C64);



// --------------------------------  Field Item: TIM4_ARR_ARR  ------------------------------------
// SVD Line: 4175

//  <item> SFDITEM_FIELD__TIM4_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001C64) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_ARR >> 0) & 0xFFFF), ((TIM4_ARR = (TIM4_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_ARR  ------------------------------------
// SVD Line: 4166

//  <rtree> SFDITEM_REG__TIM4_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C64) Auto Reload Register </i>
//    <loc> ( (unsigned int)((TIM4_ARR >> 0) & 0xFFFFFFFF), ((TIM4_ARR = (TIM4_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM4  -------------------------------------
// SVD Line: 4056

//  <view> TIM4
//    <name> TIM4 </name>
//    <item> SFDITEM_REG__TIM4_CR </item>
//    <item> SFDITEM_REG__TIM4_SR1 </item>
//    <item> SFDITEM_REG__TIM4_IER1 </item>
//    <item> SFDITEM_REG__TIM4_PSCR </item>
//    <item> SFDITEM_REG__TIM4_CNTR </item>
//    <item> SFDITEM_REG__TIM4_ARR </item>
//  </view>
//  


// -----------------------------  Register Item Address: IWDG_RLR  --------------------------------
// SVD Line: 4196

unsigned int IWDG_RLR __AT (0x40003000);



// ---------------------------------  Field Item: IWDG_RLR_RL  ------------------------------------
// SVD Line: 4205

//  <item> SFDITEM_FIELD__IWDG_RLR_RL
//    <name> RL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003000) Reload value </i>
//    <edit> 
//      <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_RLR  ------------------------------------
// SVD Line: 4196

//  <rtree> SFDITEM_REG__IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003000) Reload Register </i>
//    <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_RLR_RL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: IWDG_CNTR  --------------------------------
// SVD Line: 4213

unsigned int IWDG_CNTR __AT (0x40003004);



// --------------------------------  Field Item: IWDG_CNTR_CNT  -----------------------------------
// SVD Line: 4222

//  <item> SFDITEM_FIELD__IWDG_CNTR_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003004) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned int)((IWDG_CNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_CNTR  -----------------------------------
// SVD Line: 4213

//  <rtree> SFDITEM_REG__IWDG_CNTR
//    <name> CNTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003004) Counter Register </i>
//    <loc> ( (unsigned int)((IWDG_CNTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_CNTR_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_CR  ---------------------------------
// SVD Line: 4230

unsigned int IWDG_CR __AT (0x40003008);



// ---------------------------------  Field Item: IWDG_CR_EN  -------------------------------------
// SVD Line: 4239

//  <item> SFDITEM_FIELD__IWDG_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003008) enable </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IWDG_CR_DBGE  ------------------------------------
// SVD Line: 4245

//  <item> SFDITEM_FIELD__IWDG_CR_DBGE
//    <name> DBGE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40003008) IWDG debug control </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_CR ) </loc>
//      <o.31..31> DBGE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_CR  ------------------------------------
// SVD Line: 4230

//  <rtree> SFDITEM_REG__IWDG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Control Register </i>
//    <loc> ( (unsigned int)((IWDG_CR >> 0) & 0xFFFFFFFF), ((IWDG_CR = (IWDG_CR & ~(0x80000001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80000001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_CR_EN </item>
//    <item> SFDITEM_FIELD__IWDG_CR_DBGE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_KR  ---------------------------------
// SVD Line: 4253

unsigned int IWDG_KR __AT (0x4000300C);



// ---------------------------------  Field Item: IWDG_KR_KEY  ------------------------------------
// SVD Line: 4262

//  <item> SFDITEM_FIELD__IWDG_KR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000300C) key value </i>
//    <edit> 
//      <loc> ( (unsigned int)((IWDG_KR >> 0) & 0x0), ((IWDG_KR = (IWDG_KR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_KR  ------------------------------------
// SVD Line: 4253

//  <rtree> SFDITEM_REG__IWDG_KR
//    <name> KR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000300C) Key Register </i>
//    <loc> ( (unsigned int)((IWDG_KR >> 0) & 0xFFFFFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_KR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_SR  ---------------------------------
// SVD Line: 4270

unsigned int IWDG_SR __AT (0x40003010);



// ---------------------------------  Field Item: IWDG_SR_HDF  ------------------------------------
// SVD Line: 4279

//  <item> SFDITEM_FIELD__IWDG_SR_HDF
//    <name> HDF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003010) hungry dog flag </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.0..0> HDF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_SR  ------------------------------------
// SVD Line: 4270

//  <rtree> SFDITEM_REG__IWDG_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003010) Status Register </i>
//    <loc> ( (unsigned int)((IWDG_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_SR_HDF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_LR  ---------------------------------
// SVD Line: 4287

unsigned int IWDG_LR __AT (0x400033FC);



// ---------------------------------  Field Item: IWDG_LR_KEY  ------------------------------------
// SVD Line: 4295

//  <item> SFDITEM_FIELD__IWDG_LR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x400033FC) lock key </i>
//    <edit> 
//      <loc> ( (unsigned int)((IWDG_LR >> 0) & 0x0), ((IWDG_LR = (IWDG_LR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: IWDG_LR_LOCK  ------------------------------------
// SVD Line: 4302

//  <item> SFDITEM_FIELD__IWDG_LR_LOCK
//    <name> LOCK </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x400033FC) lock status </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_LR ) </loc>
//      <o.0..0> LOCK
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_LR  ------------------------------------
// SVD Line: 4287

//  <rtree> SFDITEM_REG__IWDG_LR
//    <name> LR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400033FC) Lock Register </i>
//    <loc> ( (unsigned int)((IWDG_LR >> 0) & 0xFFFFFFFF), ((IWDG_LR = (IWDG_LR & ~(0xFFFFFFFEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_LR_KEY </item>
//    <item> SFDITEM_FIELD__IWDG_LR_LOCK </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IWDG  -------------------------------------
// SVD Line: 4185

//  <view> IWDG
//    <name> IWDG </name>
//    <item> SFDITEM_REG__IWDG_RLR </item>
//    <item> SFDITEM_REG__IWDG_CNTR </item>
//    <item> SFDITEM_REG__IWDG_CR </item>
//    <item> SFDITEM_REG__IWDG_KR </item>
//    <item> SFDITEM_REG__IWDG_SR </item>
//    <item> SFDITEM_REG__IWDG_LR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C0_CR  ---------------------------------
// SVD Line: 4324

unsigned int I2C0_CR __AT (0x40005400);



// ---------------------------------  Field Item: I2C0_CR_EN  -------------------------------------
// SVD Line: 4332

//  <item> SFDITEM_FIELD__I2C0_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) I2C enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CR_ACK  ------------------------------------
// SVD Line: 4339

//  <item> SFDITEM_FIELD__I2C0_CR_ACK
//    <name> ACK </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005400) Acknowledge enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.2..2> ACK
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CR_SI  -------------------------------------
// SVD Line: 4346

//  <item> SFDITEM_FIELD__I2C0_CR_SI
//    <name> SI </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005400) I2C status flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.3..3> SI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CR_STOP  ------------------------------------
// SVD Line: 4353

//  <item> SFDITEM_FIELD__I2C0_CR_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005400) Stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.4..4> STOP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CR_START  -----------------------------------
// SVD Line: 4360

//  <item> SFDITEM_FIELD__I2C0_CR_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005400) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CR ) </loc>
//      <o.5..5> START
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CR_HCT  ------------------------------------
// SVD Line: 4367

//  <item> SFDITEM_FIELD__I2C0_CR_HCT
//    <name> HCT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40005400) High level detection coefficient of time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_CR >> 8) & 0xFF), ((I2C0_CR = (I2C0_CR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CR_PSC  ------------------------------------
// SVD Line: 4374

//  <item> SFDITEM_FIELD__I2C0_CR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 25..16] RW (@ 0x40005400) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C0_CR >> 16) & 0x3FF), ((I2C0_CR = (I2C0_CR & ~(0x3FFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C0_CR  ------------------------------------
// SVD Line: 4324

//  <rtree> SFDITEM_REG__I2C0_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005400) Control Register </i>
//    <loc> ( (unsigned int)((I2C0_CR >> 0) & 0xFFFFFFFF), ((I2C0_CR = (I2C0_CR & ~(0x3FFFF35UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF35) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C0_CR_EN </item>
//    <item> SFDITEM_FIELD__I2C0_CR_ACK </item>
//    <item> SFDITEM_FIELD__I2C0_CR_SI </item>
//    <item> SFDITEM_FIELD__I2C0_CR_STOP </item>
//    <item> SFDITEM_FIELD__I2C0_CR_START </item>
//    <item> SFDITEM_FIELD__I2C0_CR_HCT </item>
//    <item> SFDITEM_FIELD__I2C0_CR_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C0_SR  ---------------------------------
// SVD Line: 4383

unsigned int I2C0_SR __AT (0x40005404);



// ---------------------------------  Field Item: I2C0_SR_SR  -------------------------------------
// SVD Line: 4392

//  <item> SFDITEM_FIELD__I2C0_SR_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 4..0] RO (@ 0x40005404) I2C bus status </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_SR >> 0) & 0x1F) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C0_SR  ------------------------------------
// SVD Line: 4383

//  <rtree> SFDITEM_REG__I2C0_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005404) Status Register </i>
//    <loc> ( (unsigned int)((I2C0_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C0_SR_SR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C0_DR  ---------------------------------
// SVD Line: 4400

unsigned int I2C0_DR __AT (0x40005408);



// ---------------------------------  Field Item: I2C0_DR_DR  -------------------------------------
// SVD Line: 4409

//  <item> SFDITEM_FIELD__I2C0_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005408) I2C data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_DR >> 0) & 0xFF), ((I2C0_DR = (I2C0_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C0_DR  ------------------------------------
// SVD Line: 4400

//  <rtree> SFDITEM_REG__I2C0_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) Data Register </i>
//    <loc> ( (unsigned int)((I2C0_DR >> 0) & 0xFFFFFFFF), ((I2C0_DR = (I2C0_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C0_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C0_OAR  --------------------------------
// SVD Line: 4417

unsigned int I2C0_OAR __AT (0x4000540C);



// ---------------------------------  Field Item: I2C0_OAR_BC  ------------------------------------
// SVD Line: 4426

//  <item> SFDITEM_FIELD__I2C0_OAR_BC
//    <name> BC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000540C) Broadcast response control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_OAR ) </loc>
//      <o.0..0> BC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_OAR_ADDR  -----------------------------------
// SVD Line: 4432

//  <item> SFDITEM_FIELD__I2C0_OAR_ADDR
//    <name> ADDR </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000540C) I2C addr </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_OAR >> 1) & 0x7F), ((I2C0_OAR = (I2C0_OAR & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C0_OAR  ------------------------------------
// SVD Line: 4417

//  <rtree> SFDITEM_REG__I2C0_OAR
//    <name> OAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000540C) Own Address Register </i>
//    <loc> ( (unsigned int)((I2C0_OAR >> 0) & 0xFFFFFFFF), ((I2C0_OAR = (I2C0_OAR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C0_OAR_BC </item>
//    <item> SFDITEM_FIELD__I2C0_OAR_ADDR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C0_CCR  --------------------------------
// SVD Line: 4440

unsigned int I2C0_CCR __AT (0x40005418);



// ---------------------------------  Field Item: I2C0_CCR_EN  ------------------------------------
// SVD Line: 4449

//  <item> SFDITEM_FIELD__I2C0_CCR_EN
//    <name> EN </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40005418) I2C disable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CCR_ACK  ------------------------------------
// SVD Line: 4455

//  <item> SFDITEM_FIELD__I2C0_CCR_ACK
//    <name> ACK </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40005418) Clear Acknowledge control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.2..2> ACK
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C0_CCR_SI  ------------------------------------
// SVD Line: 4461

//  <item> SFDITEM_FIELD__I2C0_CCR_SI
//    <name> SI </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40005418) Clear I2C interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.3..3> SI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CCR_STOP  -----------------------------------
// SVD Line: 4467

//  <item> SFDITEM_FIELD__I2C0_CCR_STOP
//    <name> STOP </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40005418) Clear stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.4..4> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C0_CCR_START  -----------------------------------
// SVD Line: 4473

//  <item> SFDITEM_FIELD__I2C0_CCR_START
//    <name> START </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40005418) Clear start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C0_CCR ) </loc>
//      <o.5..5> START
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CCR_HCT  ------------------------------------
// SVD Line: 4479

//  <item> SFDITEM_FIELD__I2C0_CCR_HCT
//    <name> HCT </name>
//    <w> 
//    <i> [Bits 15..8] WO (@ 0x40005418) Clear high level detection time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C0_CCR >> 8) & 0x0), ((I2C0_CCR = (I2C0_CCR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C0_CCR_PSC  ------------------------------------
// SVD Line: 4485

//  <item> SFDITEM_FIELD__I2C0_CCR_PSC
//    <name> PSC </name>
//    <w> 
//    <i> [Bits 25..16] WO (@ 0x40005418) Clear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C0_CCR >> 16) & 0x0), ((I2C0_CCR = (I2C0_CCR & ~(0x3FFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C0_CCR  ------------------------------------
// SVD Line: 4440

//  <rtree> SFDITEM_REG__I2C0_CCR
//    <name> CCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40005418) Control Clear Register </i>
//    <loc> ( (unsigned int)((I2C0_CCR >> 0) & 0xFFFFFFFF), ((I2C0_CCR = (I2C0_CCR & ~(0x3FFFF3DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF3D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C0_CCR_EN </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_ACK </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_SI </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_STOP </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_START </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_HCT </item>
//    <item> SFDITEM_FIELD__I2C0_CCR_PSC </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C0  -------------------------------------
// SVD Line: 4313

//  <view> I2C0
//    <name> I2C0 </name>
//    <item> SFDITEM_REG__I2C0_CR </item>
//    <item> SFDITEM_REG__I2C0_SR </item>
//    <item> SFDITEM_REG__I2C0_DR </item>
//    <item> SFDITEM_REG__I2C0_OAR </item>
//    <item> SFDITEM_REG__I2C0_CCR </item>
//  </view>
//  


// ----------------------------  Register Item Address: LPUART0_CR  -------------------------------
// SVD Line: 4506

unsigned int LPUART0_CR __AT (0x40004000);



// --------------------------------  Field Item: LPUART0_CR_EN  -----------------------------------
// SVD Line: 4515

//  <item> SFDITEM_FIELD__LPUART0_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004000) LPUART enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART0_CR_RE  -----------------------------------
// SVD Line: 4521

//  <item> SFDITEM_FIELD__LPUART0_CR_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004000) Receive enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.1..1> RE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART0_CR_WP  -----------------------------------
// SVD Line: 4527

//  <item> SFDITEM_FIELD__LPUART0_CR_WP
//    <name> WP </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40004000) Word length and parity config </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART0_CR >> 4) & 0x7), ((LPUART0_CR = (LPUART0_CR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_STOP  ----------------------------------
// SVD Line: 4533

//  <item> SFDITEM_FIELD__LPUART0_CR_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40004000) Stop bit length </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART0_CR >> 8) & 0x3), ((LPUART0_CR = (LPUART0_CR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_RXP  -----------------------------------
// SVD Line: 4539

//  <item> SFDITEM_FIELD__LPUART0_CR_RXP
//    <name> RXP </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004000) Receiver polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.16..16> RXP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_TXP  -----------------------------------
// SVD Line: 4545

//  <item> SFDITEM_FIELD__LPUART0_CR_TXP
//    <name> TXP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004000) Transmitter polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.17..17> TXP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_SLME  ----------------------------------
// SVD Line: 4551

//  <item> SFDITEM_FIELD__LPUART0_CR_SLME
//    <name> SLME </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004000) Single-line mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.20..20> SLME
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_SLDS  ----------------------------------
// SVD Line: 4557

//  <item> SFDITEM_FIELD__LPUART0_CR_SLDS
//    <name> SLDS </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40004000) Single-line direction setting </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.21..21> SLDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_CR_LBM  -----------------------------------
// SVD Line: 4563

//  <item> SFDITEM_FIELD__LPUART0_CR_LBM
//    <name> LBM </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40004000) loopback mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_CR ) </loc>
//      <o.31..31> LBM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART0_CR  -----------------------------------
// SVD Line: 4506

//  <rtree> SFDITEM_REG__LPUART0_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004000) Control Register </i>
//    <loc> ( (unsigned int)((LPUART0_CR >> 0) & 0xFFFFFFFF), ((LPUART0_CR = (LPUART0_CR & ~(0x80330373UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80330373) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART0_CR_EN </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_RE </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_WP </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_STOP </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_RXP </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_TXP </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_SLME </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_SLDS </item>
//    <item> SFDITEM_FIELD__LPUART0_CR_LBM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPUART0_BRR  -------------------------------
// SVD Line: 4571

unsigned int LPUART0_BRR __AT (0x40004008);



// -------------------------------  Field Item: LPUART0_BRR_BR  -----------------------------------
// SVD Line: 4580

//  <item> SFDITEM_FIELD__LPUART0_BRR_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40004008) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPUART0_BRR >> 0) & 0xFFFF), ((LPUART0_BRR = (LPUART0_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_BRR_SR  -----------------------------------
// SVD Line: 4586

//  <item> SFDITEM_FIELD__LPUART0_BRR_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40004008) Sample rate </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART0_BRR >> 16) & 0x3), ((LPUART0_BRR = (LPUART0_BRR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART0_BRR  ----------------------------------
// SVD Line: 4571

//  <rtree> SFDITEM_REG__LPUART0_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004008) Baud Rate Register </i>
//    <loc> ( (unsigned int)((LPUART0_BRR >> 0) & 0xFFFFFFFF), ((LPUART0_BRR = (LPUART0_BRR & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART0_BRR_BR </item>
//    <item> SFDITEM_FIELD__LPUART0_BRR_SR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPUART0_IER  -------------------------------
// SVD Line: 4594

unsigned int LPUART0_IER __AT (0x40004010);



// ------------------------------  Field Item: LPUART0_IER_RXNE  ----------------------------------
// SVD Line: 4603

//  <item> SFDITEM_FIELD__LPUART0_IER_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004010) Receive/Receive-FIFO not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART0_IER_IDLE  ----------------------------------
// SVD Line: 4609

//  <item> SFDITEM_FIELD__LPUART0_IER_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004010) Idle timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_IER_PE  -----------------------------------
// SVD Line: 4615

//  <item> SFDITEM_FIELD__LPUART0_IER_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004010) parity error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_IER_FE  -----------------------------------
// SVD Line: 4621

//  <item> SFDITEM_FIELD__LPUART0_IER_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004010) frame error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_IER_TXE  ----------------------------------
// SVD Line: 4627

//  <item> SFDITEM_FIELD__LPUART0_IER_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004010) Transmit FIFO empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_IER_TXC  ----------------------------------
// SVD Line: 4633

//  <item> SFDITEM_FIELD__LPUART0_IER_TXC
//    <name> TXC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004010) Transmit complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART0_IER_LPWU  ----------------------------------
// SVD Line: 4639

//  <item> SFDITEM_FIELD__LPUART0_IER_LPWU
//    <name> LPWU </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004010) Low power wakeup interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_IER ) </loc>
//      <o.13..13> LPWU
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART0_IER  ----------------------------------
// SVD Line: 4594

//  <rtree> SFDITEM_REG__LPUART0_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004010) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((LPUART0_IER >> 0) & 0xFFFFFFFF), ((LPUART0_IER = (LPUART0_IER & ~(0x2971UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2971) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART0_IER_RXNE </item>
//    <item> SFDITEM_FIELD__LPUART0_IER_IDLE </item>
//    <item> SFDITEM_FIELD__LPUART0_IER_PE </item>
//    <item> SFDITEM_FIELD__LPUART0_IER_FE </item>
//    <item> SFDITEM_FIELD__LPUART0_IER_TXE </item>
//    <item> SFDITEM_FIELD__LPUART0_IER_TXC </item>
//    <item> SFDITEM_FIELD__LPUART0_IER_LPWU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART0_SR  -------------------------------
// SVD Line: 4647

unsigned int LPUART0_SR __AT (0x40004014);



// -------------------------------  Field Item: LPUART0_SR_RXNE  ----------------------------------
// SVD Line: 4656

//  <item> SFDITEM_FIELD__LPUART0_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004014) Receive/Receive-FIFO not empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_SR_IDLE  ----------------------------------
// SVD Line: 4663

//  <item> SFDITEM_FIELD__LPUART0_SR_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004014) Idle overtime interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART0_SR_PE  -----------------------------------
// SVD Line: 4670

//  <item> SFDITEM_FIELD__LPUART0_SR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004014) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART0_SR_FE  -----------------------------------
// SVD Line: 4677

//  <item> SFDITEM_FIELD__LPUART0_SR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004014) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_SR_TXE  -----------------------------------
// SVD Line: 4684

//  <item> SFDITEM_FIELD__LPUART0_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40004014) Transmit/Transmit-FIFO empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_SR_TXC  -----------------------------------
// SVD Line: 4691

//  <item> SFDITEM_FIELD__LPUART0_SR_TXC
//    <name> TXC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004014) Transmit complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART0_SR_LPWU  ----------------------------------
// SVD Line: 4698

//  <item> SFDITEM_FIELD__LPUART0_SR_LPWU
//    <name> LPWU </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004014) Low power wakeup flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART0_SR ) </loc>
//      <o.13..13> LPWU
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART0_SR  -----------------------------------
// SVD Line: 4647

//  <rtree> SFDITEM_REG__LPUART0_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004014) Status Register </i>
//    <loc> ( (unsigned int)((LPUART0_SR >> 0) & 0xFFFFFFFF), ((LPUART0_SR = (LPUART0_SR & ~(0x2870UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2870) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART0_SR_RXNE </item>
//    <item> SFDITEM_FIELD__LPUART0_SR_IDLE </item>
//    <item> SFDITEM_FIELD__LPUART0_SR_PE </item>
//    <item> SFDITEM_FIELD__LPUART0_SR_FE </item>
//    <item> SFDITEM_FIELD__LPUART0_SR_TXE </item>
//    <item> SFDITEM_FIELD__LPUART0_SR_TXC </item>
//    <item> SFDITEM_FIELD__LPUART0_SR_LPWU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART0_DR  -------------------------------
// SVD Line: 4707

unsigned int LPUART0_DR __AT (0x40004018);



// --------------------------------  Field Item: LPUART0_DR_DR  -----------------------------------
// SVD Line: 4716

//  <item> SFDITEM_FIELD__LPUART0_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004018) LPUART data </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPUART0_DR >> 0) & 0x1FF), ((LPUART0_DR = (LPUART0_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART0_DR  -----------------------------------
// SVD Line: 4707

//  <rtree> SFDITEM_REG__LPUART0_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004018) Data Register </i>
//    <loc> ( (unsigned int)((LPUART0_DR >> 0) & 0xFFFFFFFF), ((LPUART0_DR = (LPUART0_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART0_DR_DR </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: LPUART0  ------------------------------------
// SVD Line: 4495

//  <view> LPUART0
//    <name> LPUART0 </name>
//    <item> SFDITEM_REG__LPUART0_CR </item>
//    <item> SFDITEM_REG__LPUART0_BRR </item>
//    <item> SFDITEM_REG__LPUART0_IER </item>
//    <item> SFDITEM_REG__LPUART0_SR </item>
//    <item> SFDITEM_REG__LPUART0_DR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART0_CR1  -------------------------------
// SVD Line: 4737

unsigned int USART0_CR1 __AT (0x40010000);



// --------------------------------  Field Item: USART0_CR1_EN  -----------------------------------
// SVD Line: 4746

//  <item> SFDITEM_FIELD__USART0_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010000) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART0_CR1_RE  -----------------------------------
// SVD Line: 4752

//  <item> SFDITEM_FIELD__USART0_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010000) Receive enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_CR1 ) </loc>
//      <o.1..1> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_CR1_CPOL  ----------------------------------
// SVD Line: 4758

//  <item> SFDITEM_FIELD__USART0_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010000) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_CR1 ) </loc>
//      <o.4..4> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_CR1_CPHA  ----------------------------------
// SVD Line: 4764

//  <item> SFDITEM_FIELD__USART0_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010000) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_CR1 ) </loc>
//      <o.5..5> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_CR1_MODE  ----------------------------------
// SVD Line: 4770

//  <item> SFDITEM_FIELD__USART0_CR1_MODE
//    <name> MODE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010000) Mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_CR1 ) </loc>
//      <o.7..7> MODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_CR1_STOP  ----------------------------------
// SVD Line: 4776

//  <item> SFDITEM_FIELD__USART0_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010000) Stop bit length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART0_CR1 >> 8) & 0x3), ((USART0_CR1 = (USART0_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART0_CR1_RXP  -----------------------------------
// SVD Line: 4782

//  <item> SFDITEM_FIELD__USART0_CR1_RXP
//    <name> RXP </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010000) Receiver polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_CR1 ) </loc>
//      <o.16..16> RXP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_CR1_TXP  -----------------------------------
// SVD Line: 4788

//  <item> SFDITEM_FIELD__USART0_CR1_TXP
//    <name> TXP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010000) Transmitter polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_CR1 ) </loc>
//      <o.17..17> TXP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_CR1_SLME  ----------------------------------
// SVD Line: 4794

//  <item> SFDITEM_FIELD__USART0_CR1_SLME
//    <name> SLME </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010000) Single-line mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_CR1 ) </loc>
//      <o.20..20> SLME
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_CR1_SLDS  ----------------------------------
// SVD Line: 4800

//  <item> SFDITEM_FIELD__USART0_CR1_SLDS
//    <name> SLDS </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40010000) Single-line direction setting </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_CR1 ) </loc>
//      <o.21..21> SLDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_CR1_MSM  -----------------------------------
// SVD Line: 4806

//  <item> SFDITEM_FIELD__USART0_CR1_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40010000) master-slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_CR1 ) </loc>
//      <o.24..24> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART0_CR1_FF  -----------------------------------
// SVD Line: 4812

//  <item> SFDITEM_FIELD__USART0_CR1_FF
//    <name> FF </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40010000) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_CR1 ) </loc>
//      <o.25..25> FF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_CR1_LBM  -----------------------------------
// SVD Line: 4818

//  <item> SFDITEM_FIELD__USART0_CR1_LBM
//    <name> LBM </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40010000) loopback mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_CR1 ) </loc>
//      <o.31..31> LBM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART0_CR1  -----------------------------------
// SVD Line: 4737

//  <rtree> SFDITEM_REG__USART0_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010000) Control Register 1 </i>
//    <loc> ( (unsigned int)((USART0_CR1 >> 0) & 0xFFFFFFFF), ((USART0_CR1 = (USART0_CR1 & ~(0x833303B3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x833303B3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART0_CR1_EN </item>
//    <item> SFDITEM_FIELD__USART0_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART0_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__USART0_CR1_CPHA </item>
//    <item> SFDITEM_FIELD__USART0_CR1_MODE </item>
//    <item> SFDITEM_FIELD__USART0_CR1_STOP </item>
//    <item> SFDITEM_FIELD__USART0_CR1_RXP </item>
//    <item> SFDITEM_FIELD__USART0_CR1_TXP </item>
//    <item> SFDITEM_FIELD__USART0_CR1_SLME </item>
//    <item> SFDITEM_FIELD__USART0_CR1_SLDS </item>
//    <item> SFDITEM_FIELD__USART0_CR1_MSM </item>
//    <item> SFDITEM_FIELD__USART0_CR1_FF </item>
//    <item> SFDITEM_FIELD__USART0_CR1_LBM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART0_BRR  -------------------------------
// SVD Line: 4826

unsigned int USART0_BRR __AT (0x40010008);



// --------------------------------  Field Item: USART0_BRR_BR  -----------------------------------
// SVD Line: 4835

//  <item> SFDITEM_FIELD__USART0_BRR_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010008) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART0_BRR >> 0) & 0xFFFF), ((USART0_BRR = (USART0_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: USART0_BRR_SR  -----------------------------------
// SVD Line: 4841

//  <item> SFDITEM_FIELD__USART0_BRR_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40010008) Sample rate </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART0_BRR >> 16) & 0x7), ((USART0_BRR = (USART0_BRR & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART0_BRR  -----------------------------------
// SVD Line: 4826

//  <rtree> SFDITEM_REG__USART0_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010008) Baud Rate Register </i>
//    <loc> ( (unsigned int)((USART0_BRR >> 0) & 0xFFFFFFFF), ((USART0_BRR = (USART0_BRR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART0_BRR_BR </item>
//    <item> SFDITEM_FIELD__USART0_BRR_SR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART0_IER  -------------------------------
// SVD Line: 4849

unsigned int USART0_IER __AT (0x40010010);



// -------------------------------  Field Item: USART0_IER_RXNE  ----------------------------------
// SVD Line: 4858

//  <item> SFDITEM_FIELD__USART0_IER_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010010) Receive/Receive-FIFO not empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_IER ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_IER_IDLE  ----------------------------------
// SVD Line: 4864

//  <item> SFDITEM_FIELD__USART0_IER_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010010) Idle timeout interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_IER ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART0_IER_PE  -----------------------------------
// SVD Line: 4870

//  <item> SFDITEM_FIELD__USART0_IER_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010010) parity error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_IER ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART0_IER_FE  -----------------------------------
// SVD Line: 4876

//  <item> SFDITEM_FIELD__USART0_IER_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010010) frame error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_IER ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_IER_TXE  -----------------------------------
// SVD Line: 4882

//  <item> SFDITEM_FIELD__USART0_IER_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010010) Transmit FIFO empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_IER ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_IER_TXC  -----------------------------------
// SVD Line: 4888

//  <item> SFDITEM_FIELD__USART0_IER_TXC
//    <name> TXC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010010) Transmit complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_IER ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART0_IER  -----------------------------------
// SVD Line: 4849

//  <rtree> SFDITEM_REG__USART0_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010010) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((USART0_IER >> 0) & 0xFFFFFFFF), ((USART0_IER = (USART0_IER & ~(0x971UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x971) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART0_IER_RXNE </item>
//    <item> SFDITEM_FIELD__USART0_IER_IDLE </item>
//    <item> SFDITEM_FIELD__USART0_IER_PE </item>
//    <item> SFDITEM_FIELD__USART0_IER_FE </item>
//    <item> SFDITEM_FIELD__USART0_IER_TXE </item>
//    <item> SFDITEM_FIELD__USART0_IER_TXC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART0_SR  --------------------------------
// SVD Line: 4896

unsigned int USART0_SR __AT (0x40010014);



// -------------------------------  Field Item: USART0_SR_RXNE  -----------------------------------
// SVD Line: 4905

//  <item> SFDITEM_FIELD__USART0_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010014) Receive/Receive-FIFO not empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART0_SR_IDLE  -----------------------------------
// SVD Line: 4912

//  <item> SFDITEM_FIELD__USART0_SR_IDLE
//    <name> IDLE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010014) Idle overtime interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART0_SR_PE  ------------------------------------
// SVD Line: 4919

//  <item> SFDITEM_FIELD__USART0_SR_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010014) Parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_SR ) </loc>
//      <o.5..5> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART0_SR_FE  ------------------------------------
// SVD Line: 4926

//  <item> SFDITEM_FIELD__USART0_SR_FE
//    <name> FE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010014) Frame error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_SR ) </loc>
//      <o.6..6> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART0_SR_TXE  -----------------------------------
// SVD Line: 4933

//  <item> SFDITEM_FIELD__USART0_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40010014) Transmit/Transmit-FIFO empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_SR ) </loc>
//      <o.8..8> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART0_SR_TXC  -----------------------------------
// SVD Line: 4940

//  <item> SFDITEM_FIELD__USART0_SR_TXC
//    <name> TXC </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010014) Transmit complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART0_SR ) </loc>
//      <o.11..11> TXC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART0_SR  -----------------------------------
// SVD Line: 4896

//  <rtree> SFDITEM_REG__USART0_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010014) Status Register </i>
//    <loc> ( (unsigned int)((USART0_SR >> 0) & 0xFFFFFFFF), ((USART0_SR = (USART0_SR & ~(0x870UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x870) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART0_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART0_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART0_SR_PE </item>
//    <item> SFDITEM_FIELD__USART0_SR_FE </item>
//    <item> SFDITEM_FIELD__USART0_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART0_SR_TXC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART0_DR  --------------------------------
// SVD Line: 4949

unsigned int USART0_DR __AT (0x40010018);



// --------------------------------  Field Item: USART0_DR_DR  ------------------------------------
// SVD Line: 4958

//  <item> SFDITEM_FIELD__USART0_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40010018) LPUART data </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART0_DR >> 0) & 0x1FF), ((USART0_DR = (USART0_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART0_DR  -----------------------------------
// SVD Line: 4949

//  <rtree> SFDITEM_REG__USART0_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010018) Data Register </i>
//    <loc> ( (unsigned int)((USART0_DR >> 0) & 0xFFFFFFFF), ((USART0_DR = (USART0_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART0_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART0_CR3  -------------------------------
// SVD Line: 4966

unsigned int USART0_CR3 __AT (0x4001001C);



// -------------------------------  Field Item: USART0_CR3_CNT  -----------------------------------
// SVD Line: 4975

//  <item> SFDITEM_FIELD__USART0_CR3_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x4001001C) Number of SCK clocks </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART0_CR3 >> 0) & 0xFFFFFF), ((USART0_CR3 = (USART0_CR3 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART0_CR3  -----------------------------------
// SVD Line: 4966

//  <rtree> SFDITEM_REG__USART0_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001001C) Control Register 3 </i>
//    <loc> ( (unsigned int)((USART0_CR3 >> 0) & 0xFFFFFFFF), ((USART0_CR3 = (USART0_CR3 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART0_CR3_CNT </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART0  ------------------------------------
// SVD Line: 4726

//  <view> USART0
//    <name> USART0 </name>
//    <item> SFDITEM_REG__USART0_CR1 </item>
//    <item> SFDITEM_REG__USART0_BRR </item>
//    <item> SFDITEM_REG__USART0_IER </item>
//    <item> SFDITEM_REG__USART0_SR </item>
//    <item> SFDITEM_REG__USART0_DR </item>
//    <item> SFDITEM_REG__USART0_CR3 </item>
//  </view>
//  


// -----------------------------  Register Item Address: CMP0_CR1  --------------------------------
// SVD Line: 4996

unsigned int CMP0_CR1 __AT (0x40000800);



// ---------------------------------  Field Item: CMP0_CR1_EN  ------------------------------------
// SVD Line: 5005

//  <item> SFDITEM_FIELD__CMP0_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000800) Comparator enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_CMPS  -----------------------------------
// SVD Line: 5011

//  <item> SFDITEM_FIELD__CMP0_CR1_CMPS
//    <name> CMPS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000800) Comparator power mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR1 ) </loc>
//      <o.1..1> CMPS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_OPC  ------------------------------------
// SVD Line: 5017

//  <item> SFDITEM_FIELD__CMP0_CR1_OPC
//    <name> OPC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000800) Comparator output polarity control </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR1 ) </loc>
//      <o.2..2> OPC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_CNS  ------------------------------------
// SVD Line: 5023

//  <item> SFDITEM_FIELD__CMP0_CR1_CNS
//    <name> CNS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000800) Comparator negative intput selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP0_CR1 >> 4) & 0x7), ((CMP0_CR1 = (CMP0_CR1 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_DFC  ------------------------------------
// SVD Line: 5029

//  <item> SFDITEM_FIELD__CMP0_CR1_DFC
//    <name> DFC </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40000800) Digital filter configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP0_CR1 >> 8) & 0x7), ((CMP0_CR1 = (CMP0_CR1 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR1_CPS  ------------------------------------
// SVD Line: 5035

//  <item> SFDITEM_FIELD__CMP0_CR1_CPS
//    <name> CPS </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40000800) Comparator positive intput selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP0_CR1 >> 16) & 0x7), ((CMP0_CR1 = (CMP0_CR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CMP0_CR1  ------------------------------------
// SVD Line: 4996

//  <rtree> SFDITEM_REG__CMP0_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000800) Control Register 1 </i>
//    <loc> ( (unsigned int)((CMP0_CR1 >> 0) & 0xFFFFFFFF), ((CMP0_CR1 = (CMP0_CR1 & ~(0x70777UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70777) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP0_CR1_EN </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_CMPS </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_OPC </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_CNS </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_DFC </item>
//    <item> SFDITEM_FIELD__CMP0_CR1_CPS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CMP0_IER  --------------------------------
// SVD Line: 5043

unsigned int CMP0_IER __AT (0x40000804);



// --------------------------------  Field Item: CMP0_IER_COF  ------------------------------------
// SVD Line: 5052

//  <item> SFDITEM_FIELD__CMP0_IER_COF
//    <name> COF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000804) Comparator output falling edge interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_IER ) </loc>
//      <o.0..0> COF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_IER_COR  ------------------------------------
// SVD Line: 5058

//  <item> SFDITEM_FIELD__CMP0_IER_COR
//    <name> COR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000804) Comparator output rising edge interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_IER ) </loc>
//      <o.1..1> COR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CMP0_IER  ------------------------------------
// SVD Line: 5043

//  <rtree> SFDITEM_REG__CMP0_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000804) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((CMP0_IER >> 0) & 0xFFFFFFFF), ((CMP0_IER = (CMP0_IER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP0_IER_COF </item>
//    <item> SFDITEM_FIELD__CMP0_IER_COR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CMP0_SR  ---------------------------------
// SVD Line: 5066

unsigned int CMP0_SR __AT (0x40000808);



// ---------------------------------  Field Item: CMP0_SR_COF  ------------------------------------
// SVD Line: 5074

//  <item> SFDITEM_FIELD__CMP0_SR_COF
//    <name> COF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000808) Comparator output falling edge flag </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_SR ) </loc>
//      <o.0..0> COF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CMP0_SR_COR  ------------------------------------
// SVD Line: 5081

//  <item> SFDITEM_FIELD__CMP0_SR_COR
//    <name> COR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000808) Comparator output rising edge flag </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_SR ) </loc>
//      <o.1..1> COR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CMP0_SR_CRS  ------------------------------------
// SVD Line: 5088

//  <item> SFDITEM_FIELD__CMP0_SR_CRS
//    <name> CRS </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40000808) Comparator result </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_SR ) </loc>
//      <o.16..16> CRS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: CMP0_SR_CPS  ------------------------------------
// SVD Line: 5095

//  <item> SFDITEM_FIELD__CMP0_SR_CPS
//    <name> CPS </name>
//    <r> 
//    <i> [Bits 26..24] RO (@ 0x40000808) Current comparator positive intput </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP0_SR >> 24) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CMP0_SR  ------------------------------------
// SVD Line: 5066

//  <rtree> SFDITEM_REG__CMP0_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000808) Status Register </i>
//    <loc> ( (unsigned int)((CMP0_SR >> 0) & 0xFFFFFFFF), ((CMP0_SR = (CMP0_SR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP0_SR_COF </item>
//    <item> SFDITEM_FIELD__CMP0_SR_COR </item>
//    <item> SFDITEM_FIELD__CMP0_SR_CRS </item>
//    <item> SFDITEM_FIELD__CMP0_SR_CPS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CMP0_CR2  --------------------------------
// SVD Line: 5104

unsigned int CMP0_CR2 __AT (0x4000080C);



// -------------------------------  Field Item: CMP0_CR2_DELAY  -----------------------------------
// SVD Line: 5113

//  <item> SFDITEM_FIELD__CMP0_CR2_DELAY
//    <name> DELAY </name>
//    <rw> 
//    <i> [Bits 10..0] RW (@ 0x4000080C) Comparator Initialization delay time </i>
//    <edit> 
//      <loc> ( (unsigned short)((CMP0_CR2 >> 0) & 0x7FF), ((CMP0_CR2 = (CMP0_CR2 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR2_CKD  ------------------------------------
// SVD Line: 5119

//  <item> SFDITEM_FIELD__CMP0_CR2_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x4000080C) Sampling clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP0_CR2 >> 24) & 0xFF), ((CMP0_CR2 = (CMP0_CR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CMP0_CR2  ------------------------------------
// SVD Line: 5104

//  <rtree> SFDITEM_REG__CMP0_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000080C) Control Register 2 </i>
//    <loc> ( (unsigned int)((CMP0_CR2 >> 0) & 0xFFFFFFFF), ((CMP0_CR2 = (CMP0_CR2 & ~(0xFF0007FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF0007FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP0_CR2_DELAY </item>
//    <item> SFDITEM_FIELD__CMP0_CR2_CKD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CMP0_CR3  --------------------------------
// SVD Line: 5127

unsigned int CMP0_CR3 __AT (0x40000810);



// --------------------------------  Field Item: CMP0_CR3_P0E  ------------------------------------
// SVD Line: 5136

//  <item> SFDITEM_FIELD__CMP0_CR3_P0E
//    <name> P0E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000810) Comparator 0 positive intput y scan enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR3 ) </loc>
//      <o.0..0> P0E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR3_P1E  ------------------------------------
// SVD Line: 5142

//  <item> SFDITEM_FIELD__CMP0_CR3_P1E
//    <name> P1E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000810) Comparator 1 positive intput y scan enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR3 ) </loc>
//      <o.1..1> P1E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR3_P2E  ------------------------------------
// SVD Line: 5148

//  <item> SFDITEM_FIELD__CMP0_CR3_P2E
//    <name> P2E </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000810) Comparator 2 positive intput y scan enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR3 ) </loc>
//      <o.2..2> P2E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR3_P3E  ------------------------------------
// SVD Line: 5154

//  <item> SFDITEM_FIELD__CMP0_CR3_P3E
//    <name> P3E </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000810) Comparator 3 positive intput y scan enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR3 ) </loc>
//      <o.3..3> P3E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR3_P4E  ------------------------------------
// SVD Line: 5160

//  <item> SFDITEM_FIELD__CMP0_CR3_P4E
//    <name> P4E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000810) Comparator 4 positive intput y scan enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR3 ) </loc>
//      <o.4..4> P4E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR3_P5E  ------------------------------------
// SVD Line: 5166

//  <item> SFDITEM_FIELD__CMP0_CR3_P5E
//    <name> P5E </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000810) Comparator 5 positive intput y scan enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR3 ) </loc>
//      <o.5..5> P5E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR3_P6E  ------------------------------------
// SVD Line: 5172

//  <item> SFDITEM_FIELD__CMP0_CR3_P6E
//    <name> P6E </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000810) Comparator 6 positive intput y scan enable </i>
//    <check> 
//      <loc> ( (unsigned int) CMP0_CR3 ) </loc>
//      <o.6..6> P6E
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CMP0_CR3_SCAN  -----------------------------------
// SVD Line: 5178

//  <item> SFDITEM_FIELD__CMP0_CR3_SCAN
//    <name> SCAN </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40000810) Comparator positive intput Scan Time </i>
//    <edit> 
//      <loc> ( (unsigned char)((CMP0_CR3 >> 8) & 0xFF), ((CMP0_CR3 = (CMP0_CR3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CMP0_CR3  ------------------------------------
// SVD Line: 5127

//  <rtree> SFDITEM_REG__CMP0_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000810) Control Register 3 </i>
//    <loc> ( (unsigned int)((CMP0_CR3 >> 0) & 0xFFFFFFFF), ((CMP0_CR3 = (CMP0_CR3 & ~(0xFF7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CMP0_CR3_P0E </item>
//    <item> SFDITEM_FIELD__CMP0_CR3_P1E </item>
//    <item> SFDITEM_FIELD__CMP0_CR3_P2E </item>
//    <item> SFDITEM_FIELD__CMP0_CR3_P3E </item>
//    <item> SFDITEM_FIELD__CMP0_CR3_P4E </item>
//    <item> SFDITEM_FIELD__CMP0_CR3_P5E </item>
//    <item> SFDITEM_FIELD__CMP0_CR3_P6E </item>
//    <item> SFDITEM_FIELD__CMP0_CR3_SCAN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CMP0  -------------------------------------
// SVD Line: 4985

//  <view> CMP0
//    <name> CMP0 </name>
//    <item> SFDITEM_REG__CMP0_CR1 </item>
//    <item> SFDITEM_REG__CMP0_IER </item>
//    <item> SFDITEM_REG__CMP0_SR </item>
//    <item> SFDITEM_REG__CMP0_CR2 </item>
//    <item> SFDITEM_REG__CMP0_CR3 </item>
//  </view>
//  


// -----------------------------  Register Item Address: LDAC_CR  ---------------------------------
// SVD Line: 5199

unsigned int LDAC_CR __AT (0x40014000);



// ---------------------------------  Field Item: LDAC_CR_EN  -------------------------------------
// SVD Line: 5208

//  <item> SFDITEM_FIELD__LDAC_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014000) LDAC enable </i>
//    <check> 
//      <loc> ( (unsigned int) LDAC_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LDAC_CR_RVSPS  -----------------------------------
// SVD Line: 5214

//  <item> SFDITEM_FIELD__LDAC_CR_RVSPS
//    <name> RVSPS </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014000) Reference voltage source positive selection </i>
//    <check> 
//      <loc> ( (unsigned int) LDAC_CR ) </loc>
//      <o.4..4> RVSPS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LDAC_CR_PM  -------------------------------------
// SVD Line: 5220

//  <item> SFDITEM_FIELD__LDAC_CR_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014000) Power mode </i>
//    <check> 
//      <loc> ( (unsigned int) LDAC_CR ) </loc>
//      <o.16..16> PM
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: LDAC_CR  ------------------------------------
// SVD Line: 5199

//  <rtree> SFDITEM_REG__LDAC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014000) Control Register </i>
//    <loc> ( (unsigned int)((LDAC_CR >> 0) & 0xFFFFFFFF), ((LDAC_CR = (LDAC_CR & ~(0x10011UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10011) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LDAC_CR_EN </item>
//    <item> SFDITEM_FIELD__LDAC_CR_RVSPS </item>
//    <item> SFDITEM_FIELD__LDAC_CR_PM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: LDAC_DR  ---------------------------------
// SVD Line: 5228

unsigned int LDAC_DR __AT (0x40014004);



// --------------------------------  Field Item: LDAC_DR_DATA  ------------------------------------
// SVD Line: 5237

//  <item> SFDITEM_FIELD__LDAC_DR_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014004) LDAC data </i>
//    <edit> 
//      <loc> ( (unsigned char)((LDAC_DR >> 0) & 0x1F), ((LDAC_DR = (LDAC_DR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: LDAC_DR  ------------------------------------
// SVD Line: 5228

//  <rtree> SFDITEM_REG__LDAC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014004) Data Register </i>
//    <loc> ( (unsigned int)((LDAC_DR >> 0) & 0xFFFFFFFF), ((LDAC_DR = (LDAC_DR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LDAC_DR_DATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: LDAC  -------------------------------------
// SVD Line: 5188

//  <view> LDAC
//    <name> LDAC </name>
//    <item> SFDITEM_REG__LDAC_CR </item>
//    <item> SFDITEM_REG__LDAC_DR </item>
//  </view>
//  


// -----------------------------  Register Item Address: PWM_CR1  ---------------------------------
// SVD Line: 5258

unsigned int PWM_CR1 __AT (0x4000F800);



// ---------------------------------  Field Item: PWM_CR1_EN  -------------------------------------
// SVD Line: 5267

//  <item> SFDITEM_FIELD__PWM_CR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000F800) PWM enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWM_CR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWM_CR1  ------------------------------------
// SVD Line: 5258

//  <rtree> SFDITEM_REG__PWM_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F800) Control Register 1 </i>
//    <loc> ( (unsigned int)((PWM_CR1 >> 0) & 0xFFFFFFFF), ((PWM_CR1 = (PWM_CR1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWM_CR1_EN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWM_CR2  ---------------------------------
// SVD Line: 5275

unsigned int PWM_CR2 __AT (0x4000F804);



// --------------------------------  Field Item: PWM_CR2_DUTY0  -----------------------------------
// SVD Line: 5284

//  <item> SFDITEM_FIELD__PWM_CR2_DUTY0
//    <name> DUTY0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4000F804) code 0 positive duty </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWM_CR2 >> 0) & 0xFF), ((PWM_CR2 = (PWM_CR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: PWM_CR2_DUTY1  -----------------------------------
// SVD Line: 5290

//  <item> SFDITEM_FIELD__PWM_CR2_DUTY1
//    <name> DUTY1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x4000F804) code 1 positive duty </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWM_CR2 >> 8) & 0xFF), ((PWM_CR2 = (PWM_CR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: PWM_CR2_CYCLE  -----------------------------------
// SVD Line: 5296

//  <item> SFDITEM_FIELD__PWM_CR2_CYCLE
//    <name> CYCLE </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x4000F804) PWM cycle </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWM_CR2 >> 16) & 0xFF), ((PWM_CR2 = (PWM_CR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWM_CR2_RCD  ------------------------------------
// SVD Line: 5302

//  <item> SFDITEM_FIELD__PWM_CR2_RCD
//    <name> RCD </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x4000F804) Reset code duration </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWM_CR2 >> 24) & 0xFF), ((PWM_CR2 = (PWM_CR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: PWM_CR2  ------------------------------------
// SVD Line: 5275

//  <rtree> SFDITEM_REG__PWM_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F804) Control Register 2 </i>
//    <loc> ( (unsigned int)((PWM_CR2 >> 0) & 0xFFFFFFFF), ((PWM_CR2 = (PWM_CR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWM_CR2_DUTY0 </item>
//    <item> SFDITEM_FIELD__PWM_CR2_DUTY1 </item>
//    <item> SFDITEM_FIELD__PWM_CR2_CYCLE </item>
//    <item> SFDITEM_FIELD__PWM_CR2_RCD </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: PWM_DR  ---------------------------------
// SVD Line: 5310

unsigned int PWM_DR __AT (0x4000F808);



// ---------------------------------  Field Item: PWM_DR_DATA  ------------------------------------
// SVD Line: 5319

//  <item> SFDITEM_FIELD__PWM_DR_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x4000F808) code data </i>
//    <edit> 
//      <loc> ( (unsigned int)((PWM_DR >> 0) & 0xFFFFFF), ((PWM_DR = (PWM_DR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: PWM_DR  -------------------------------------
// SVD Line: 5310

//  <rtree> SFDITEM_REG__PWM_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F808) Data Register </i>
//    <loc> ( (unsigned int)((PWM_DR >> 0) & 0xFFFFFFFF), ((PWM_DR = (PWM_DR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWM_DR_DATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWM_IER  ---------------------------------
// SVD Line: 5327

unsigned int PWM_IER __AT (0x4000F80C);



// --------------------------------  Field Item: PWM_IER_DTXE  ------------------------------------
// SVD Line: 5336

//  <item> SFDITEM_FIELD__PWM_IER_DTXE
//    <name> DTXE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000F80C) Data code Transmit empty interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWM_IER ) </loc>
//      <o.0..0> DTXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWM_IER_RTXC  ------------------------------------
// SVD Line: 5342

//  <item> SFDITEM_FIELD__PWM_IER_RTXC
//    <name> RTXC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000F80C) Reset code Transmit completed interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWM_IER ) </loc>
//      <o.1..1> RTXC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWM_IER  ------------------------------------
// SVD Line: 5327

//  <rtree> SFDITEM_REG__PWM_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F80C) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((PWM_IER >> 0) & 0xFFFFFFFF), ((PWM_IER = (PWM_IER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWM_IER_DTXE </item>
//    <item> SFDITEM_FIELD__PWM_IER_RTXC </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: PWM_SR  ---------------------------------
// SVD Line: 5350

unsigned int PWM_SR __AT (0x4000F810);



// ---------------------------------  Field Item: PWM_SR_DTXE  ------------------------------------
// SVD Line: 5359

//  <item> SFDITEM_FIELD__PWM_SR_DTXE
//    <name> DTXE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000F810) Data code Transmit empty flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWM_SR ) </loc>
//      <o.0..0> DTXE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWM_SR_RTXC  ------------------------------------
// SVD Line: 5365

//  <item> SFDITEM_FIELD__PWM_SR_RTXC
//    <name> RTXC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000F810) Reset code Transmit completed flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWM_SR ) </loc>
//      <o.1..1> RTXC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWM_SR  -------------------------------------
// SVD Line: 5350

//  <rtree> SFDITEM_REG__PWM_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000F810) Status Register </i>
//    <loc> ( (unsigned int)((PWM_SR >> 0) & 0xFFFFFFFF), ((PWM_SR = (PWM_SR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWM_SR_DTXE </item>
//    <item> SFDITEM_FIELD__PWM_SR_RTXC </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWM  --------------------------------------
// SVD Line: 5247

//  <view> PWM
//    <name> PWM </name>
//    <item> SFDITEM_REG__PWM_CR1 </item>
//    <item> SFDITEM_REG__PWM_CR2 </item>
//    <item> SFDITEM_REG__PWM_DR </item>
//    <item> SFDITEM_REG__PWM_IER </item>
//    <item> SFDITEM_REG__PWM_SR </item>
//  </view>
//  


// -----------------------------  Register Item Address: IFMC_CR1  --------------------------------
// SVD Line: 5386

unsigned int IFMC_CR1 __AT (0x40000000);



// --------------------------------  Field Item: IFMC_CR1_WAIT  -----------------------------------
// SVD Line: 5395

//  <item> SFDITEM_FIELD__IFMC_CR1_WAIT
//    <name> WAIT </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000000) instruction fetch wait cycle </i>
//    <edit> 
//      <loc> ( (unsigned char)((IFMC_CR1 >> 0) & 0x7), ((IFMC_CR1 = (IFMC_CR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: IFMC_CR1_AINC  -----------------------------------
// SVD Line: 5401

//  <item> SFDITEM_FIELD__IFMC_CR1_AINC
//    <name> AINC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000000) Address auto increment control </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_CR1 ) </loc>
//      <o.4..4> AINC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_CR1  ------------------------------------
// SVD Line: 5386

//  <rtree> SFDITEM_REG__IFMC_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000000) Control Register 1 </i>
//    <loc> ( (unsigned int)((IFMC_CR1 >> 0) & 0xFFFFFFFF), ((IFMC_CR1 = (IFMC_CR1 & ~(0x17UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x17) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_CR1_WAIT </item>
//    <item> SFDITEM_FIELD__IFMC_CR1_AINC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_CR2  --------------------------------
// SVD Line: 5409

unsigned int IFMC_CR2 __AT (0x40000004);



// ---------------------------------  Field Item: IFMC_CR2_PG  ------------------------------------
// SVD Line: 5418

//  <item> SFDITEM_FIELD__IFMC_CR2_PG
//    <name> PG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000004) Programming </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_CR2 ) </loc>
//      <o.0..0> PG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_CR2_PER  ------------------------------------
// SVD Line: 5424

//  <item> SFDITEM_FIELD__IFMC_CR2_PER
//    <name> PER </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000004) Pageerase </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_CR2 ) </loc>
//      <o.1..1> PER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_CR2_MER  ------------------------------------
// SVD Line: 5430

//  <item> SFDITEM_FIELD__IFMC_CR2_MER
//    <name> MER </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000004) Mass erase </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_CR2 ) </loc>
//      <o.2..2> MER
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_CR2  ------------------------------------
// SVD Line: 5409

//  <rtree> SFDITEM_REG__IFMC_CR2
//    <name> CR2 </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000004) Control Register 2 </i>
//    <loc> ( (unsigned int)((IFMC_CR2 >> 0) & 0xFFFFFFFF), ((IFMC_CR2 = (IFMC_CR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_CR2_PG </item>
//    <item> SFDITEM_FIELD__IFMC_CR2_PER </item>
//    <item> SFDITEM_FIELD__IFMC_CR2_MER </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_KR1  --------------------------------
// SVD Line: 5438

unsigned int IFMC_KR1 __AT (0x4000000C);



// --------------------------------  Field Item: IFMC_KR1_KEY  ------------------------------------
// SVD Line: 5446

//  <item> SFDITEM_FIELD__IFMC_KR1_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x4000000C) IFMC key </i>
//    <edit> 
//      <loc> ( (unsigned short)((IFMC_KR1 >> 0) & 0x0), ((IFMC_KR1 = (IFMC_KR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: IFMC_KR1_AREA  -----------------------------------
// SVD Line: 5453

//  <item> SFDITEM_FIELD__IFMC_KR1_AREA
//    <name> AREA </name>
//    <r> 
//    <i> [Bits 2..0] RO (@ 0x4000000C) IFMC operation area </i>
//    <edit> 
//      <loc> ( (unsigned char)((IFMC_KR1 >> 0) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: IFMC_KR1_UKEY  -----------------------------------
// SVD Line: 5460

//  <item> SFDITEM_FIELD__IFMC_KR1_UKEY
//    <name> UKEY </name>
//    <w> 
//    <i> [Bits 31..16] WO (@ 0x4000000C) Register unlock key </i>
//    <edit> 
//      <loc> ( (unsigned short)((IFMC_KR1 >> 16) & 0x0), ((IFMC_KR1 = (IFMC_KR1 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: IFMC_KR1_LOCK  -----------------------------------
// SVD Line: 5467

//  <item> SFDITEM_FIELD__IFMC_KR1_LOCK
//    <name> LOCK </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000000C) Register lock status </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_KR1 ) </loc>
//      <o.16..16> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_KR1  ------------------------------------
// SVD Line: 5438

//  <rtree> SFDITEM_REG__IFMC_KR1
//    <name> KR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000000C) Key Register 1 </i>
//    <loc> ( (unsigned int)((IFMC_KR1 >> 0) & 0xFFFFFFFF), ((IFMC_KR1 = (IFMC_KR1 & ~(0xFFFEFFF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFEFFF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_KR1_KEY </item>
//    <item> SFDITEM_FIELD__IFMC_KR1_AREA </item>
//    <item> SFDITEM_FIELD__IFMC_KR1_UKEY </item>
//    <item> SFDITEM_FIELD__IFMC_KR1_LOCK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_KR2  --------------------------------
// SVD Line: 5476

unsigned int IFMC_KR2 __AT (0x40000010);



// --------------------------------  Field Item: IFMC_KR2_KEY  ------------------------------------
// SVD Line: 5484

//  <item> SFDITEM_FIELD__IFMC_KR2_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40000010) IFMC key </i>
//    <edit> 
//      <loc> ( (unsigned short)((IFMC_KR2 >> 0) & 0x0), ((IFMC_KR2 = (IFMC_KR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: IFMC_KR2_LOCK1  -----------------------------------
// SVD Line: 5491

//  <item> SFDITEM_FIELD__IFMC_KR2_LOCK1
//    <name> LOCK1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40000010) Register lock status 1 </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_KR2 ) </loc>
//      <o.0..0> LOCK1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_KR2_UKEY  -----------------------------------
// SVD Line: 5498

//  <item> SFDITEM_FIELD__IFMC_KR2_UKEY
//    <name> UKEY </name>
//    <w> 
//    <i> [Bits 31..16] WO (@ 0x40000010) Register unlock key </i>
//    <edit> 
//      <loc> ( (unsigned short)((IFMC_KR2 >> 16) & 0x0), ((IFMC_KR2 = (IFMC_KR2 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: IFMC_KR2_LOCK2  -----------------------------------
// SVD Line: 5505

//  <item> SFDITEM_FIELD__IFMC_KR2_LOCK2
//    <name> LOCK2 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40000010) Register lock status 2 </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_KR2 ) </loc>
//      <o.16..16> LOCK2
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_KR2  ------------------------------------
// SVD Line: 5476

//  <rtree> SFDITEM_REG__IFMC_KR2
//    <name> KR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000010) Key Register 2 </i>
//    <loc> ( (unsigned int)((IFMC_KR2 >> 0) & 0xFFFFFFFF), ((IFMC_KR2 = (IFMC_KR2 & ~(0xFFFEFFFEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFEFFFE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_KR2_KEY </item>
//    <item> SFDITEM_FIELD__IFMC_KR2_LOCK1 </item>
//    <item> SFDITEM_FIELD__IFMC_KR2_UKEY </item>
//    <item> SFDITEM_FIELD__IFMC_KR2_LOCK2 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_IER  --------------------------------
// SVD Line: 5514

unsigned int IFMC_IER __AT (0x40000014);



// --------------------------------  Field Item: IFMC_IER_WCIE  -----------------------------------
// SVD Line: 5523

//  <item> SFDITEM_FIELD__IFMC_IER_WCIE
//    <name> WCIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000014) Write operation complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.0..0> WCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_PECIE  -----------------------------------
// SVD Line: 5529

//  <item> SFDITEM_FIELD__IFMC_IER_PECIE
//    <name> PECIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000014) Page erase operation complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.1..1> PECIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_MECIE  -----------------------------------
// SVD Line: 5535

//  <item> SFDITEM_FIELD__IFMC_IER_MECIE
//    <name> MECIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000014) Mass erase operation complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.2..2> MECIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_CERIE  -----------------------------------
// SVD Line: 5541

//  <item> SFDITEM_FIELD__IFMC_IER_CERIE
//    <name> CERIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000014) Operation command error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.4..4> CERIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_AERIE  -----------------------------------
// SVD Line: 5547

//  <item> SFDITEM_FIELD__IFMC_IER_AERIE
//    <name> AERIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000014) Address error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.5..5> AERIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: IFMC_IER_KERIE  -----------------------------------
// SVD Line: 5553

//  <item> SFDITEM_FIELD__IFMC_IER_KERIE
//    <name> KERIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000014) Key error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_IER ) </loc>
//      <o.6..6> KERIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_IER  ------------------------------------
// SVD Line: 5514

//  <rtree> SFDITEM_REG__IFMC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000014) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((IFMC_IER >> 0) & 0xFFFFFFFF), ((IFMC_IER = (IFMC_IER & ~(0x77UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_IER_WCIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_PECIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_MECIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_CERIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_AERIE </item>
//    <item> SFDITEM_FIELD__IFMC_IER_KERIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_SR1  --------------------------------
// SVD Line: 5561

unsigned int IFMC_SR1 __AT (0x40000018);



// ---------------------------------  Field Item: IFMC_SR1_WC  ------------------------------------
// SVD Line: 5570

//  <item> SFDITEM_FIELD__IFMC_SR1_WC
//    <name> WC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000018) Write operation complete </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.0..0> WC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_PEC  ------------------------------------
// SVD Line: 5576

//  <item> SFDITEM_FIELD__IFMC_SR1_PEC
//    <name> PEC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000018) Page erase operation complete </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.1..1> PEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_MEC  ------------------------------------
// SVD Line: 5582

//  <item> SFDITEM_FIELD__IFMC_SR1_MEC
//    <name> MEC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000018) Mass erase operation complete </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.2..2> MEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_CERR  -----------------------------------
// SVD Line: 5588

//  <item> SFDITEM_FIELD__IFMC_SR1_CERR
//    <name> CERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000018) Operation command error </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.4..4> CERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_AERR  -----------------------------------
// SVD Line: 5594

//  <item> SFDITEM_FIELD__IFMC_SR1_AERR
//    <name> AERR </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000018) Address error </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.5..5> AERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: IFMC_SR1_KERR  -----------------------------------
// SVD Line: 5600

//  <item> SFDITEM_FIELD__IFMC_SR1_KERR
//    <name> KERR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000018) Key error </i>
//    <check> 
//      <loc> ( (unsigned int) IFMC_SR1 ) </loc>
//      <o.6..6> KERR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_SR1  ------------------------------------
// SVD Line: 5561

//  <rtree> SFDITEM_REG__IFMC_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) Status Register 1 </i>
//    <loc> ( (unsigned int)((IFMC_SR1 >> 0) & 0xFFFFFFFF), ((IFMC_SR1 = (IFMC_SR1 & ~(0x77UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_SR1_WC </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_PEC </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_MEC </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_CERR </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_AERR </item>
//    <item> SFDITEM_FIELD__IFMC_SR1_KERR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_AR  ---------------------------------
// SVD Line: 5608

unsigned int IFMC_AR __AT (0x40000020);



// ---------------------------------  Field Item: IFMC_AR_AR  -------------------------------------
// SVD Line: 5617

//  <item> SFDITEM_FIELD__IFMC_AR_AR
//    <name> AR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) IFMC words addr </i>
//    <edit> 
//      <loc> ( (unsigned int)((IFMC_AR >> 0) & 0xFFFFFFFF), ((IFMC_AR = (IFMC_AR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IFMC_AR  ------------------------------------
// SVD Line: 5608

//  <rtree> SFDITEM_REG__IFMC_AR
//    <name> AR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) Address Register </i>
//    <loc> ( (unsigned int)((IFMC_AR >> 0) & 0xFFFFFFFF), ((IFMC_AR = (IFMC_AR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_AR_AR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IFMC_DR1  --------------------------------
// SVD Line: 5625

unsigned int IFMC_DR1 __AT (0x40000024);



// ---------------------------------  Field Item: IFMC_DR1_DR  ------------------------------------
// SVD Line: 5634

//  <item> SFDITEM_FIELD__IFMC_DR1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) IFMC data </i>
//    <edit> 
//      <loc> ( (unsigned int)((IFMC_DR1 >> 0) & 0xFFFFFFFF), ((IFMC_DR1 = (IFMC_DR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IFMC_DR1  ------------------------------------
// SVD Line: 5625

//  <rtree> SFDITEM_REG__IFMC_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) Data Register 1 </i>
//    <loc> ( (unsigned int)((IFMC_DR1 >> 0) & 0xFFFFFFFF), ((IFMC_DR1 = (IFMC_DR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_DR1_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: IFMC_OPTCR  -------------------------------
// SVD Line: 5642

unsigned int IFMC_OPTCR __AT (0x40000030);



// -------------------------------  Field Item: IFMC_OPTCR_RDP  -----------------------------------
// SVD Line: 5650

//  <item> SFDITEM_FIELD__IFMC_OPTCR_RDP
//    <name> RDP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40000030) Read protect </i>
//    <edit> 
//      <loc> ( (unsigned char)((IFMC_OPTCR >> 0) & 0xFF), ((IFMC_OPTCR = (IFMC_OPTCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: IFMC_OPTCR  -----------------------------------
// SVD Line: 5642

//  <rtree> SFDITEM_REG__IFMC_OPTCR
//    <name> OPTCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000030) Option Control Register </i>
//    <loc> ( (unsigned int)((IFMC_OPTCR >> 0) & 0xFFFFFFFF), ((IFMC_OPTCR = (IFMC_OPTCR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IFMC_OPTCR_RDP </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IFMC  -------------------------------------
// SVD Line: 5375

//  <view> IFMC
//    <name> IFMC </name>
//    <item> SFDITEM_REG__IFMC_CR1 </item>
//    <item> SFDITEM_REG__IFMC_CR2 </item>
//    <item> SFDITEM_REG__IFMC_KR1 </item>
//    <item> SFDITEM_REG__IFMC_KR2 </item>
//    <item> SFDITEM_REG__IFMC_IER </item>
//    <item> SFDITEM_REG__IFMC_SR1 </item>
//    <item> SFDITEM_REG__IFMC_AR </item>
//    <item> SFDITEM_REG__IFMC_DR1 </item>
//    <item> SFDITEM_REG__IFMC_OPTCR </item>
//  </view>
//  


// ------------------------------  Register Item Address: ES_CIR  ---------------------------------
// SVD Line: 5679

unsigned int ES_CIR __AT (0x40020800);



// --------------------------------  Field Item: ES_CIR_FSIZE  ------------------------------------
// SVD Line: 5688

//  <item> SFDITEM_FIELD__ES_CIR_FSIZE
//    <name> FSIZE </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40020800) Size of flash memory </i>
//    <edit> 
//      <loc> ( (unsigned char)((ES_CIR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ES_CIR_SSIZE  ------------------------------------
// SVD Line: 5694

//  <item> SFDITEM_FIELD__ES_CIR_SSIZE
//    <name> SSIZE </name>
//    <r> 
//    <i> [Bits 7..4] RO (@ 0x40020800) Size of sram memory </i>
//    <edit> 
//      <loc> ( (unsigned char)((ES_CIR >> 4) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: ES_CIR_PACK  ------------------------------------
// SVD Line: 5700

//  <item> SFDITEM_FIELD__ES_CIR_PACK
//    <name> PACK </name>
//    <r> 
//    <i> [Bits 15..12] RO (@ 0x40020800) Package </i>
//    <edit> 
//      <loc> ( (unsigned char)((ES_CIR >> 12) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ES_CIR  -------------------------------------
// SVD Line: 5679

//  <rtree> SFDITEM_REG__ES_CIR
//    <name> CIR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020800) Chip Information Register </i>
//    <loc> ( (unsigned int)((ES_CIR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ES_CIR_FSIZE </item>
//    <item> SFDITEM_FIELD__ES_CIR_SSIZE </item>
//    <item> SFDITEM_FIELD__ES_CIR_PACK </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_CIDR1  --------------------------------
// SVD Line: 5708

unsigned int ES_CIDR1 __AT (0x4002080C);



// --------------------------------  Field Item: ES_CIDR1_CID  ------------------------------------
// SVD Line: 5717

//  <item> SFDITEM_FIELD__ES_CIDR1_CID
//    <name> CID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002080C) Chip ID </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_CIDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_CIDR1  ------------------------------------
// SVD Line: 5708

//  <rtree> SFDITEM_REG__ES_CIDR1
//    <name> CIDR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002080C) Chip ID Register 1 </i>
//    <loc> ( (unsigned int)((ES_CIDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ES_CIDR1_CID </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_CIDR2  --------------------------------
// SVD Line: 5725

unsigned int ES_CIDR2 __AT (0x40020810);



// --------------------------------  Field Item: ES_CIDR2_CID  ------------------------------------
// SVD Line: 5734

//  <item> SFDITEM_FIELD__ES_CIDR2_CID
//    <name> CID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020810) Chip ID </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_CIDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_CIDR2  ------------------------------------
// SVD Line: 5725

//  <rtree> SFDITEM_REG__ES_CIDR2
//    <name> CIDR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020810) Chip ID Register 2 </i>
//    <loc> ( (unsigned int)((ES_CIDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ES_CIDR2_CID </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_CIDR3  --------------------------------
// SVD Line: 5742

unsigned int ES_CIDR3 __AT (0x40020814);



// --------------------------------  Field Item: ES_CIDR3_CID  ------------------------------------
// SVD Line: 5751

//  <item> SFDITEM_FIELD__ES_CIDR3_CID
//    <name> CID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020814) Chip ID </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_CIDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_CIDR3  ------------------------------------
// SVD Line: 5742

//  <rtree> SFDITEM_REG__ES_CIDR3
//    <name> CIDR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020814) Chip ID Register 3 </i>
//    <loc> ( (unsigned int)((ES_CIDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ES_CIDR3_CID </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_UDIR1  --------------------------------
// SVD Line: 5759

unsigned int ES_UDIR1 __AT (0x40020818);



// --------------------------------  Field Item: ES_UDIR1_INFO  -----------------------------------
// SVD Line: 5768

//  <item> SFDITEM_FIELD__ES_UDIR1_INFO
//    <name> INFO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020818) User-defined information </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_UDIR1 >> 0) & 0xFFFFFFFF), ((ES_UDIR1 = (ES_UDIR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_UDIR1  ------------------------------------
// SVD Line: 5759

//  <rtree> SFDITEM_REG__ES_UDIR1
//    <name> UDIR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020818) User-Defined Information Register 1 </i>
//    <loc> ( (unsigned int)((ES_UDIR1 >> 0) & 0xFFFFFFFF), ((ES_UDIR1 = (ES_UDIR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ES_UDIR1_INFO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ES_UDIR2  --------------------------------
// SVD Line: 5776

unsigned int ES_UDIR2 __AT (0x4002081C);



// --------------------------------  Field Item: ES_UDIR2_INFO  -----------------------------------
// SVD Line: 5785

//  <item> SFDITEM_FIELD__ES_UDIR2_INFO
//    <name> INFO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002081C) User-defined information </i>
//    <edit> 
//      <loc> ( (unsigned int)((ES_UDIR2 >> 0) & 0xFFFFFFFF), ((ES_UDIR2 = (ES_UDIR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ES_UDIR2  ------------------------------------
// SVD Line: 5776

//  <rtree> SFDITEM_REG__ES_UDIR2
//    <name> UDIR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002081C) User-Defined Information Register 2 </i>
//    <loc> ( (unsigned int)((ES_UDIR2 >> 0) & 0xFFFFFFFF), ((ES_UDIR2 = (ES_UDIR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ES_UDIR2_INFO </item>
//  </rtree>
//  


// -----------------------------------  Peripheral View: ES  --------------------------------------
// SVD Line: 5668

//  <view> ES
//    <name> ES </name>
//    <item> SFDITEM_REG__ES_CIR </item>
//    <item> SFDITEM_REG__ES_CIDR1 </item>
//    <item> SFDITEM_REG__ES_CIDR2 </item>
//    <item> SFDITEM_REG__ES_CIDR3 </item>
//    <item> SFDITEM_REG__ES_UDIR1 </item>
//    <item> SFDITEM_REG__ES_UDIR2 </item>
//  </view>
//  


// ------------------------------------   Menu: PT32x012xx  ---------------------------------------
// SVD Line: 2



// ------------------------------  Peripheral Menu: 'PT32x012xx'  ---------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> ADC </m>
//  </b>
//  
//  <b> AFIO
//    <m> AFIOA </m>
//    <m> AFIOB </m>
//  </b>
//  
//  <b> CMP
//    <m> CMP0 </m>
//  </b>
//  
//  <b> ES
//    <m> ES </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTIA </m>
//    <m> EXTIB </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//  </b>
//  
//  <b> I2C
//    <m> I2C0 </m>
//  </b>
//  
//  <b> IFMC
//    <m> IFMC </m>
//  </b>
//  
//  <b> IWDG
//    <m> IWDG </m>
//  </b>
//  
//  <b> LDAC
//    <m> LDAC </m>
//  </b>
//  
//  <b> LPUART
//    <m> LPUART0 </m>
//  </b>
//  
//  <b> PWM
//    <m> PWM </m>
//  </b>
//  
//  <b> PWR
//    <m> PWR </m>
//  </b>
//  
//  <b> RCC
//    <m> RCC </m>
//  </b>
//  
//  <b> SYSCFG
//    <m> SYSCFG </m>
//  </b>
//  
//  <b> TIM
//    <m> TIM4 </m>
//    <m> TIM20 </m>
//    <m> TIM21 </m>
//    <m> TIM22 </m>
//  </b>
//  
//  <b> USART
//    <m> USART0 </m>
//  </b>
//  
