<?xml version="1.0" encoding="UTF-8" standalone="yes"?>
<tables>
    <table id="device_map_pinout_report" title="Pinout Report" column_number="7">
        <column_headers>
            <data>Pin Name</data>
            <data>IO Instance Name</data>
            <data>BANK</data>
            <data>Function Name</data>
            <data>Design Instance Name</data>
            <data>Direction</data>
            <data>Constraint</data>
        </column_headers>
        <row>
            <data>28</data>
            <data>IOBS_0_242</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_0_P/BUSY</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>55</data>
            <data>IOBS_0_145</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_15_N/D7</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>30</data>
            <data>IOBS_0_230</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_3_P/IO_STATUS_C</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>31</data>
            <data>IOBS_0_229</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_3_N/CFG_CLK</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>34</data>
            <data>IOBS_0_226</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_4_P/FCS_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>35</data>
            <data>IOBS_0_225</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_4_N/CS_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>32</data>
            <data>IOBS_0_214</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_5_P/MODE_0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>33</data>
            <data>IOBS_0_213</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_5_N/MODE_1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>37</data>
            <data>IOBS_0_210</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_6_P/MODE_2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>39</data>
            <data>IOBR_0_209</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_6_N/VREF_L0/CSO_DOUT</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>36</data>
            <data>IOBS_0_206</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_7_P/RWSEL</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>38</data>
            <data>IOBS_0_205</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_7_N/INIT_FLAG_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>40</data>
            <data>IOBS_0_202</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_8_P/PLL0_CLKOUT_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>41</data>
            <data>IOBS_0_201</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_8_N/PLL0_CLKOUT_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>42</data>
            <data>IOBS_0_198</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_9_P/CLK0_L0/DIFFCLK0_L0_P/PLL0_CLKFB_P/XTALA_L0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>43</data>
            <data>IOBS_0_197</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_9_N/CLK1_L0/DIFFCLK0_L0_N/PLL0_CLKFB_N/XTALB_L0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>44</data>
            <data>IOBS_0_174</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_10_P/CLK2_L0/DIFFCLK1_L0_P/PLL1_CLKIN0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>45</data>
            <data>IOBS_0_173</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_10_N/CLK3_L0/DIFFCLK1_L0_N/PLL1_CLKIN1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>46</data>
            <data>IOBS_0_170</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_11_P/PLL1_CLKIN2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>47</data>
            <data>IOBS_0_169</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_11_N/PLL1_CLKIN3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>48</data>
            <data>IOBS_0_166</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_12_P/D0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>49</data>
            <data>IOBS_0_165</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_12_N/RRN_L0/D1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>50</data>
            <data>IOBS_0_162</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_13_P/RRP_L0/D2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>51</data>
            <data>IOBS_0_161</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_13_N/D3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>52</data>
            <data>IOBS_0_158</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_14_P/D4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>53</data>
            <data>IOBS_0_157</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_14_N/D5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>54</data>
            <data>IOBS_0_146</data>
            <data>BANKL0</data>
            <data>DIFFIO_L0_15_P/D6</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>75</data>
            <data>IOBS_0_21</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_15_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>58</data>
            <data>IOBS_0_110</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_2_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>59</data>
            <data>IOBS_0_109</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_2_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>79</data>
            <data>IOBS_0_17</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_16_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>60</data>
            <data>IOBS_0_102</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_4_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>61</data>
            <data>IOBS_0_101</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_4_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>76</data>
            <data>IOBS_0_14</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_17_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>64</data>
            <data>IOBR_0_85</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_6_N/VREF_L1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>77</data>
            <data>IOBS_0_13</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_17_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>65</data>
            <data>IOBS_0_78</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_8_P/PLL2_CLKOUT_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>66</data>
            <data>IOBS_0_77</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_8_N/PLL2_CLKOUT_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>80</data>
            <data>IOBS_0_10</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_18_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>88</data>
            <data>IOBS_0_74</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_9_P/CLK0_L1/DIFFCLK0_L1_P/PLL2_CLKFB_P/XTALA_L1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>87</data>
            <data>IOBS_0_73</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_9_N/CLK1_L1/DIFFCLK0_L1_N/PLL2_CLKFB_N/XTALB_L1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>81</data>
            <data>IOBS_0_9</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_18_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>86</data>
            <data>IOBS_0_50</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_10_P/CLK2_L1/DIFFCLK1_L1_P/PLL3_CLKIN0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>70</data>
            <data>IOBS_0_49</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_10_N/CLK3_L1/DIFFCLK1_L1_N/PLL3_CLKIN1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>69</data>
            <data>IOBS_0_46</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_11_P/PLL3_CLKIN2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>71</data>
            <data>IOBS_0_45</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_11_N/PLL3_CLKIN3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>85</data>
            <data>IOBS_0_6</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_19_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>73</data>
            <data>IOBS_0_41</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_12_N/RRN_L1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>84</data>
            <data>IOBS_0_5</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_19_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>72</data>
            <data>IOBS_0_38</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_13_P/RRP_L1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>74</data>
            <data>IOBS_0_22</data>
            <data>BANKL1</data>
            <data>DIFFIO_L1_15_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>10</data>
            <data>IOBD_128_242</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_0_P/VAUX5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>11</data>
            <data>IOBS_128_241</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_0_N/VAUX4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>127</data>
            <data>IOBS_128_145</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_15_N/D23/ADR7</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>8</data>
            <data>IOBD_128_238</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_1_P/VAUX3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>7</data>
            <data>IOBS_128_237</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_1_N/VAUX2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>5</data>
            <data>IOBD_128_234</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_2_P/VAUX1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>4</data>
            <data>IOBS_128_229</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_3_N/ECCLKIN</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>3</data>
            <data>IOBD_128_226</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_4_P/FCS2_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>144</data>
            <data>IOBR_128_209</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_6_N/VREF_R0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>2</data>
            <data>IOBD_128_206</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_7_P/VS1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>1</data>
            <data>IOBS_128_205</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_7_N/VS0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>143</data>
            <data>IOBD_128_202</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_8_P/PLL0_CLKIN0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>142</data>
            <data>IOBS_128_201</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_8_N/PLL0_CLKIN1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>141</data>
            <data>IOBD_128_198</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_9_P/CLK0_R0/DIFFCLK0_R0_P/PLL0_CLKIN2/XTALA_R0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>139</data>
            <data>IOBS_128_197</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_9_N/CLK1_R0/DIFFCLK0_R0_N/PLL0_CLKIN3/XTALB_R0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>138</data>
            <data>IOBD_128_174</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_10_P/CLK2_R0/DIFFCLK1_R0_P/PLL1_CLKFB_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>137</data>
            <data>IOBS_128_173</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_10_N/CLK3_R0/DIFFCLK1_R0_N/PLL1_CLKFB_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>136</data>
            <data>IOBD_128_170</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_11_P/PLL1_CLKOUT_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>134</data>
            <data>IOBS_128_169</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_11_N/PLL1_CLKOUT_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>135</data>
            <data>IOBD_128_166</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_12_P/D16/ADR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>133</data>
            <data>IOBS_128_165</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_12_N/RRN_R0/D17/ADR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>132</data>
            <data>IOBD_128_162</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_13_P/RRP_R0/D18/ADR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>131</data>
            <data>IOBS_128_161</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_13_N/D19/ADR3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>130</data>
            <data>IOBD_128_158</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_14_P/D20/ADR4</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>129</data>
            <data>IOBS_128_157</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_14_N/D21/ADR5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>128</data>
            <data>IOBD_128_146</data>
            <data>BANKR0</data>
            <data>DIFFIO_R0_15_P/D22/ADR6</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>107</data>
            <data>IOBS_128_21</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_15_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>123</data>
            <data>IOBD_128_110</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_2_P/ADR19</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>122</data>
            <data>IOBS_128_109</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_2_N/ADR20</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>102</data>
            <data>IOBD_128_18</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_16_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>101</data>
            <data>IOBS_128_17</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_16_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>121</data>
            <data>IOBD_128_102</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_4_P/ADR23</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>120</data>
            <data>IOBS_128_101</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_4_N/ADR24</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>106</data>
            <data>IOBD_128_14</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_17_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>118</data>
            <data>IOBR_128_85</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_6_N/VREF_R1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>105</data>
            <data>IOBS_128_13</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_17_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>117</data>
            <data>IOBD_128_78</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_8_P/PLL2_CLKIN0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>116</data>
            <data>IOBS_128_77</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_8_N/PLL2_CLKIN1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>100</data>
            <data>IOBD_128_10</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_18_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>92</data>
            <data>IOBD_128_74</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_9_P/CLK0_R1/DIFFCLK0_R1_P/PLL2_CLKIN2/XTALA_R1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>93</data>
            <data>IOBS_128_73</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_9_N/CLK1_R1/DIFFCLK0_R1_N/PLL2_CLKIN3/XTALB_R1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>99</data>
            <data>IOBS_128_9</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_18_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>94</data>
            <data>IOBD_128_50</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_10_P/CLK2_R1/DIFFCLK1_R1_P/PLL3_CLKFB_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>97</data>
            <data>IOBS_128_49</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_10_N/CLK3_R1/DIFFCLK1_R1_N/PLL3_CLKFB_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>112</data>
            <data>IOBD_128_46</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_11_P/PLL3_CLKOUT_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>111</data>
            <data>IOBS_128_45</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_11_N/PLL3_CLKOUT_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>95</data>
            <data>IOBD_128_6</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_19_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>109</data>
            <data>IOBS_128_41</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_12_N/RRN_R1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>96</data>
            <data>IOBS_128_5</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_19_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>110</data>
            <data>IOBD_128_38</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_13_P/RRP_R1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>103</data>
            <data>IOBS_128_33</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_14_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>108</data>
            <data>IOBD_128_22</data>
            <data>BANKR1</data>
            <data>DIFFIO_R1_15_P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
    </table>
    <table id="device_map_timing_constraint" title="Inferred clocks commands" column_number="1">
        <column_headers>
            <data>Command</data>
        </column_headers>
        <row>
            <data>create_clock -period {1000} -waveform {0 500} -name {fifo_test|sys_clk} [get_ports {sys_clk}] -add</data>
        </row>
        <row>
            <data>set_clock_groups -name {Inferred_clock_group_0} -asynchronous -group [get_clocks {fifo_test|sys_clk}]</data>
        </row>
    </table>
    <table id="device_map_clock_signal" title="Clock Signal" column_number="5">
        <column_headers>
            <data>Driver_Pin_Name</data>
            <data>Clk_Source_Inst</data>
            <data>Clk_Inst_Name</data>
            <data>Net_Name</data>
            <data>Fanout</data>
        </column_headers>
        <row>
            <data>O</data>
            <data>sys_clk_ibuf</data>
            <data>clkbufg_0</data>
            <data>nt_sys_clk</data>
            <data>1</data>
        </row>
    </table>
    <table id="device_map_reset_signal" title="Reset Signal" column_number="3">
        <column_headers>
            <data>Net_Name</data>
            <data>Rst_Source_Inst</data>
            <data>Fanout</data>
        </column_headers>
        <row>
            <data>N0</data>
            <data>N0</data>
            <data>4</data>
        </row>
        <row>
            <data>nt_sys_rstn</data>
            <data>sys_rstn_ibuf</data>
            <data>11</data>
        </row>
        <row>
            <data>_$$_VCC_$$_</data>
            <data>_$$_VCC_$$_</data>
            <data>1</data>
        </row>
    </table>
    <table id="device_map_high_fanout_singnal" title="High Fanout Signal" column_number="3">
        <column_headers>
            <data>Net_Name</data>
            <data>Driver</data>
            <data>Fanout</data>
        </column_headers>
        <row>
            <data>ntclkbufg_0</data>
            <data>clkbufg_0</data>
            <data>15</data>
        </row>
        <row>
            <data>nt_sys_rstn</data>
            <data>sys_rstn_ibuf</data>
            <data>12</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N0_1</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N0_1</data>
            <data>9</data>
        </row>
        <row>
            <data>cnt[0]</data>
            <data>cnt[0]</data>
            <data>4</data>
        </row>
        <row>
            <data>N0</data>
            <data>N0</data>
            <data>4</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/wr_addr [0]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/ASYN_CTRL.wbin[0]</data>
            <data>4</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/wr_addr [6]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/ASYN_CTRL.wbin[6]</data>
            <data>3</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/wr_addr [7]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/ASYN_CTRL.wbin[7]</data>
            <data>3</data>
        </row>
        <row>
            <data>nt_wr_en</data>
            <data>wr_en_ibuf</data>
            <data>3</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/wr_addr [1]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/ASYN_CTRL.wbin[1]</data>
            <data>3</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/wr_addr [2]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/ASYN_CTRL.wbin[2]</data>
            <data>3</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/wr_addr [3]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/ASYN_CTRL.wbin[3]</data>
            <data>3</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/wr_addr [4]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/ASYN_CTRL.wbin[4]</data>
            <data>3</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/wr_addr [5]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/ASYN_CTRL.wbin[5]</data>
            <data>3</data>
        </row>
        <row>
            <data>cnt[1]</data>
            <data>cnt[1]</data>
            <data>3</data>
        </row>
        <row>
            <data>cnt[2]</data>
            <data>cnt[2]</data>
            <data>2</data>
        </row>
        <row>
            <data>wr_full</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/ASYN_CTRL.asyn_wfull</data>
            <data>2</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2 [0]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2_1</data>
            <data>2</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2 [1]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2_2</data>
            <data>2</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2 [2]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2_3</data>
            <data>2</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2 [3]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2_4</data>
            <data>2</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2 [4]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2_5</data>
            <data>2</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2 [5]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2_6</data>
            <data>2</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2 [6]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2_7</data>
            <data>2</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2 [7]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2_8</data>
            <data>2</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2 [8]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2_9</data>
            <data>2</data>
        </row>
        <row>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/wbin [8]</data>
            <data>the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/ASYN_CTRL.wbin[8]</data>
            <data>2</data>
        </row>
        <row>
            <data>rd_clk</data>
            <data>rd_clk_reg</data>
            <data>2</data>
        </row>
    </table>
    <table id="device_map_resource_usage" title="Resource Usage Summary" column_number="4">
        <column_headers>
            <data>Logic Utilization</data>
            <data>Used</data>
            <data>Available</data>
            <data>Utilization(%)</data>
        </column_headers>
        <row>
            <data>APM</data>
            <data>0</data>
            <data>20</data>
            <data>0</data>
        </row>
        <row>
            <data>IOCKDLY</data>
            <data>0</data>
            <data>16</data>
            <data>0</data>
        </row>
        <row>
            <data>FF</data>
            <data>14</data>
            <data>15600</data>
            <data>1</data>
        </row>
        <row>
            <data>LUT</data>
            <data>18</data>
            <data>10400</data>
            <data>1</data>
        </row>
        <row>
            <data>Distributed RAM</data>
            <data>0</data>
            <data>2640</data>
            <data>0</data>
        </row>
        <row>
            <data>DLL</data>
            <data>0</data>
            <data>4</data>
            <data>0</data>
        </row>
        <row>
            <data>DQSL</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>DRM</data>
            <data>0.5</data>
            <data>30</data>
            <data>2</data>
        </row>
        <row>
            <data>FUSECODE</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>IO</data>
            <data>65</data>
            <data>103</data>
            <data>64</data>
        </row>
        <row>
            <data>IOCKDIV</data>
            <data>0</data>
            <data>8</data>
            <data>0</data>
        </row>
        <row>
            <data>IOCKGATE</data>
            <data>0</data>
            <data>8</data>
            <data>0</data>
        </row>
        <row>
            <data>IPAL</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>PLL</data>
            <data>0</data>
            <data>4</data>
            <data>0</data>
        </row>
        <row>
            <data>RCKB</data>
            <data>0</data>
            <data>16</data>
            <data>0</data>
        </row>
        <row>
            <data>SCANCHAIN</data>
            <data>0</data>
            <data>4</data>
            <data>0</data>
        </row>
        <row>
            <data>START</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>USCM</data>
            <data>1</data>
            <data>20</data>
            <data>5</data>
        </row>
        <row>
            <data>OSC</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>ADC</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>CRYSTAL</data>
            <data>0</data>
            <data>4</data>
            <data>0</data>
        </row>
        <row>
            <data>FLSIF</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>RESCAL</data>
            <data>0</data>
            <data>4</data>
            <data>0</data>
        </row>
        <row>
            <data>UDID</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
    </table>
    <table id="device_map_runtime" title="Device Map Runtime &amp; Memory" column_number="7">
        <column_headers>
            <data>Cpu Time</data>
            <data>Process Cpu Time</data>
            <data>Real Time</data>
            <data>Peak Memory (MB)</data>
            <data>Operation System</data>
            <data>CPU</data>
            <data>RAM(GB)</data>
        </column_headers>
        <row>
            <data>0h:0m:2s</data>
            <data>0h:0m:2s</data>
            <data>0h:0m:4s</data>
            <data>192</data>
            <data>WINDOWS 10 x86_64</data>
            <data>AMD Ryzen 5 5600H with Radeon Graphics</data>
            <data>16</data>
        </row>
    </table>
    <table id="device_map_messages" title="Device Map Messages" column_number="1">
        <column_headers/>
        <row>
            <data message="6">SDC-2025: Clock source 'n:rd_clk' need a clock constraint, please use 'create_clock' or 'create_generate_clock' to generate.</data>
        </row>
        <row>
            <data message="4">The instance clkbufg_0(GTP_CLKBUFG) has been inserted on the net nt_sys_clk in design, driver pin O(instance sys_clk_ibuf) -&gt; load pin CLK(instance cnt[0]).</data>
        </row>
        <row>
            <data message="4">Infer CARRY group, base inst: the_instance_name/U_ipml_fifo_fifo1/U_ipml_fifo_ctrl/N2_1/gateop, insts:9.</data>
        </row>
    </table>
    <general_container id="device_map_settings">
        <table_container>
            <table id="device_map_settings" title="Device Map Settings" column_number="2">
                <column_headers>
                    <data>Name</data>
                    <data>Value</data>
                </column_headers>
                <row>
                    <data>Part</data>
                    <data>PGL12G-6LPG144</data>
                </row>
                <row>
                    <data>Top Module</data>
                    <data>fifo_test</data>
                </row>
            </table>
        </table_container>
        <general_container align="3">
            <table_container>
                <data>Mapping</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Packing IOs with Flip-Flops</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Generate Detailed Map Report(-detail)</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Min Fanout To Report</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Number of Nets(Fanout &gt; Min Fanout) To Report</data>
                        <data>100</data>
                    </row>
                    <row>
                        <data>Override .pcf</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>Minimun Number of Register in a Control Set</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Optimize Logic with Constant Input</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Remove Duplicated Logic</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Infer Internal Clock</data>
                        <data>false</data>
                    </row>
                </table>
            </table_container>
        </general_container>
    </general_container>
</tables>