((lp0
VisWord
p1
aVcase
p2
aVstops
p3
aVstem
p4
accopy_reg
_reconstructor
p5
(cnltk.probability
FreqDist
p6
c__builtin__
dict
p7
(dp8
S'ansi'
p9
I1
sS'circuitri'
p10
I1
sS'electronic industries alli'
p11
I1
sS'link jitter compens'
p12
I1
sS'transit'
p13
I2
sS'canaan'
p14
I1
sS'bandwidth'
p15
I3
sS'exemplari'
p16
I1
sS'gb'
p17
I4
sS'drc logic'
p18
I14
sS'industries alli'
p19
I1
sS'mhz bandwith'
p20
I1
sS'ct'
p21
I1
sS'clock jitt'
p22
I1
sS'usb'
p23
I1
sS'pc'
p24
I2
sS'transition detect'
p25
I1
sS'parallel'
p26
I3
sS'pc architectur'
p27
I1
sS'latenc'
p28
I6
sS'board'
p29
I2
sS'recommend'
p30
I1
sS'pci-express'
p31
I4
sS'pi'
p32
I12
sS'of a pci-express'
p33
I1
sS'sipo'
p34
I3
sS'fixed input reference clock'
p35
I1
sS'bit-'
p36
I3
sS'implementation of a pci-express'
p37
I1
sS'exemplary implement'
p38
I1
sS'electron'
p39
I1
sS'electronic industri'
p40
I1
sS'link'
p41
I19
sS'picosecond'
p42
I1
sS'pi phase shift'
p43
I1
sS'half'
p44
I2
sS'bit'
p45
I2
sS'on-chip jitt'
p46
I1
sS'condition'
p47
I4
sS'peripher'
p48
I1
sS'suppli'
p49
I1
sS'bit-error-r'
p50
I1
sS'loop lat'
p51
I1
sS'pc environ'
p52
I1
sS'latency issu'
p53
I1
sS'song hongjiang'
p54
I2
sS'lead'
p55
I1
sS'eia'
p56
I1
sS'canaan ct'
p57
I1
sS'adjust'
p58
I1
sS'mhz'
p59
I3
sS'locustavenu'
p60
I1
sS'rs-232'
p61
I1
sS'implementation of'
p62
I1
sS'loop'
p63
I1
sS'chip'
p64
I1
sS'adjacent data bit'
p65
I1
sS'pi phase shift output ind'
p66
I1
sS'interv'
p67
I2
sS'non-id'
p68
I1
sS'compens'
p69
I1
sS'indic'
p70
I10
sS'transmitt'
p71
I1
sS'receiver pl'
p72
I1
sS'recommended standard-232c'
p73
I1
sS"receiver pll '"
p74
I1
sS'ink'
p75
I2
sS'ph3'
p76
I12
sS'ph2'
p77
I12
sS'ph1'
p78
I15
sS'ph4'
p79
I3
sS'standard-232c'
p80
I1
sS'hongjiang'
p81
I1
sS'piso'
p82
I1
sS'fine adjust'
p83
I1
sS'clock'
p84
I32
sS'receiv'
p85
I3
sS'recovery circuit song'
p86
I1
sS'recovery circuit song hongjiang'
p87
I2
sS'accuraci'
p88
I2
sS'proportional filt'
p89
I1
sS'buffer'
p90
I5
sS'clock chip'
p91
I2
sS'ck1'
p92
I1
sS'recoveri'
p93
I7
sS'ck3'
p94
I1
sS'ck2'
p95
I1
sS'shift output ind'
p96
I2
sS'architectur'
p97
I1
sS"'s"
p98
I1
sS'trace'
p99
I1
sS'track'
p100
I1
sS'interpol'
p101
I20
sS'parallel communication link'
p102
I1
sS'ber'
p103
I1
sS'detect'
p104
I1
sS'pi output clock'
p105
I14
sS'b h'
p106
I1
sS'board trac'
p107
I2
sS'bit-n'
p108
I1
sS"pll '"
p109
I1
sS'pll'
p110
I1
sS'drc'
p111
I30
sS'convert'
p112
I4
sS'attempt'
p113
I1
sS'exemplary log'
p114
I1
sS'jitter'
p115
I11
sS'ata'
p116
I2
sS'jitter compens'
p117
I1
sS'synchron'
p118
I1
sS'numerous attempt'
p119
I1
sS'filter'
p120
I1
sS'parallel output convert'
p121
I4
sS'environ'
p122
I1
sS'issu'
p123
I1
sS'logic'
p124
I11
sS'tracking ind'
p125
I1
sS'ethernet'
p126
I1
sS'implement'
p127
I2
sS'allianc'
p128
I1
sS'link jitt'
p129
I4
sS'bandwith'
p130
I1
stp131
Rp132
(dp133
S'_N'
p134
I383
sS'_max_cache'
p135
NsS'_item_cache'
p136
NsS'_Nr_cache'
p137
Nsbtp138
.