**Architettura**:
- ![[Pasted image 20240203121046.png]]

## `Definizione e Funzionamento`
La **Cache** (memoria *tampone*) è un dispositivo di memoria:
- *più veloce* della memoria centrale
- *meno capacità* di memoria
- *velocizza* operazioni di `LOAD` e `STORE` per i dati frequentemente utilizzati

Come *funziona*?
- memorizza **coppie** (*Address*, *Value*):
	- Address è l'indirizzo in memoria centrale
	- Value è la relativa word memorizzata

## `Stati della Cache `
### Cache Miss
**Schema**:
- ![[Pasted image 20240203121701.png]]

Si verifica nel momento in cui:
- una `LDR` provoca la ricerca dell'indirizzo nella cache
- l'indirizzo *non viene reperito* e si verifica un evento di **cache miss**
- il **cache controller** *recupera* il dato dalla memoria centrale e lo *inserisce* nella cache

### Cache Hit
**Schema**:
- ![[Pasted image 20240203121729.png]]

Si verifica nel momento in cui:
- una `LDR` provoca la ricerca dell'indirizzo nella cache
- l'indirizzo *viene reperito* e si verifica un evento di **cache hit**
- il **cache controller** *recupera* il dato dalla cache e lo *restituisce* senza coinvolgere memoria centrale e bus

## `Operazioni`
### Cache Write
**Schema**:
- ![[Pasted image 20240203122216.png]]

**Funzionamento**:
- una `STORE` provoca l'aggiornamento del valore all'indirizzo nella cache
- il valore in memoria centrale sarà *differente* ma poiché le `LOAD` fanno riferimento alla cache si otterrà sempre il dato aggiornato
- la locazione di memoria viene macchiata **dirty**

### Cache Full e Write-Back
La memoria cache è una memoria molto piccola, per questo può accadere che a seguito di una `LDR` con *cache miss* non ci sia più **spazio in memoria**:
- ![[Pasted image 20240203123252.png]]

Occorre:
- scegliere una *entry* della cache da liberare
- se l'entry è marchiata **dirty** occorre *aggiornare* il valore nella RAM (**write back**)

## `Principio di Località`
Può essere, data una locazione di memoria $X$ acceduta al tempo $t$:
1. **spaziale**:
	- la probabilità che vengano accedute *locazioni contigue* a $X$ nell'immediato futuro è molto elevata
2. **temporale**:
	- la probabilità che *essa* venga acceduta nuovamente nell'immediato futuro è molto elevata

## `Organizzazione della Cache`
**Organizzazione**:
- ![[Pasted image 20240203124410.png]]

In virtù del principio di località *spaziale*:
- la cache è organizzata *a blocchi* o *pagine* di dimensioni costanti e potenze del 2 (generalmente 64 Byte)
- l'accesso tramite `LDR` o `STR` implica il coinvolgimento dell'*intero blocco* che contiene $X$
- la cache include una **funzione di mapping** che lega il numero di un blocco della cache al numero del blocco nella RAM (e viceversa)

### Algoritmi di Mapping
#### 1. Direct Mapping
**Schema**:
- ![[Pasted image 20240203124729.png]]


Un blocco $j$ delle memoria centrale è mappato sul blocco $j \mod 128$ della cache:
- ogni blocco contiene un **tag** utilizzato per ricostruire l'indirizzo del blocco in RAM

**Esempio** con indirizzo a 16 bit:
- ![[Pasted image 20240203124631.png]]

#### 2. Associative Mapping
**Schema**:
- ![[Pasted image 20240203124826.png]]

Un blocco $j$ della memoria centrale è mappato su un blocco qualunque $k$ della cache:
- ogni blocco contiene un **tag** utilizzato per ricostruire l'indirizzo del blocco in RAM

**Esempio** con un indirizzo a 16 bit:
- ![[Pasted image 20240203125036.png]]

#### 3. LRU: Least Recently Used
**Funzionamento**:
- ogni blocco $k$ della cache possiede un contatore $C_k$ che rappresenta da quanto tempo il blocco non è stato riferito
- quando si accede al blocco $k$ (**cache hit**), tutti i contatori degli altri blocchi che sono inferiori a $C_k$ sono incrementati di **1**:
	- $\forall j \neq k : C_j < C_k$ , $C_j \leftarrow C_j + 1$
- quando accade un **cache miss** e *non ci sono più blocchi liberi*, si sceglie il blocco $k$ con il $C_k$ massimo, se *dirty* si effettua un *write-back*, e si ospita il nuovo blocco in arrivo dalla memoria nel blocco $k$
- $C_k$ viene inizializzato a 0

## `Gerarchia delle Memorie`
- ![[Pasted image 20240203125146.png]]

