1. 复位值不是常量而是寄存器的输出，虽然综合可以通过将Q和rst_n进行逻辑组合之后输入到寄存器的 复位和置位端来实现这种逻辑，但是在异步复位的时候还是容易出问题，应该避免。
2. SPI master 的时钟关系  `sclk <= clk_sys / 2`
3. SPI slave 的时钟关系，clk_sys >= 10*sclk，因为涉及对SCLK的采样以及取沿，导致实际产生的tx_edge和rx_edge会相对于master产生的SCLK有delay，tx_edge驱动的数据被master的rx_edge采样需要满足足够的setup time
4. I2C master的时钟关系，I2C需要按照spec UM10204 中描述的相关timing关系进行i2c时序的建立，设计使用 5*SCL 进行start stop等信号的产生，因此需要prescale PCLK到5*SCL，另外为了对输入的SCL和SDA进行filter（i2c使用OD门线与逻辑设计，信号质量较差，另外SDA和SCL是由多个设备共享，且可以同时控制，很容易引入毛刺），设计使用大于20*SCL的时钟作为filter时钟。但是因为做了fliter，对于SCL和SDA总线上面的数据采样会有dleay，会造成SCL的高低电平时间拉长（例如SCL拉高后需要一段时间才能检测到，造成SCL的高电平时间相对于设计的会长一点）（XILINX PG090的IP Core 里面对于时钟要求是不小于25M且大于SCL的25倍）
5. 调用DW的prod_sum_pipe或者mult_pipe时候，由于designware不支持反压，只有一个en信号，可以通过将en信号与内部几拍的 valid信号或起来同时与上最后一级的ready，来实现反压暂停掉该DW，但是这样做只能做到反压功能，无法提高系统的performance，因为这样做不同于pipe_slice，pipe_slice在o_vld 为0时会向前级给ready要数据，从而充分利用内部每一级reg，但是我们这种修改无法通过内部的几级reg吃掉后级的反压。标准的做法应该是在DW后面再增加一个同深度的fifo，来将这部分的反压吃掉，但是这样会为了performance带来面积的增加。
6. 使用verilog mode 最好不要有多为数组在接口上，使用verilog mode TEMPLATE最好带上[]，不然信号autowire没有位宽
7. spyglass 对于补零的位宽会忽略，例如 `c  = $signed(a)x$signed({1'b0,b})`，a为10bit，b为10bit，c自动推断为20bit，不会因为补0变成21bit
8. 4p_to_8p, 8p_tp_4p 之间的pipe虽然只有4拍，但是因为4p转8p后valid不连续，如果ready反压的话4拍的pipe最多能存4拍8p数据，但是这个在前面的4p阶段等同于8拍4p数据，所以ready实际上ready会更晚才会反压到前级的4p，在需要pipeline对齐的时候需要考虑fifo深度，例如G通道通过fifo delay的时候就出现了问题
9. 8p_to_4p还有一个问题，后级4p反压的话，需要考虑前级能不能更新，如果是ready直接捅过去的话，会造成数据丢失，因为前面到一拍更新8个像素，后级只能取走4个像素，所以前级数据更新的条件应该是要看当前级有没有数据，并且还要考虑bubble问题，在没有ready的时候valid能够正常打到最后一级，可以分成三种情况(1)当前级有数据且是输出4p的最后一拍，则可以更新数据，(2)如果当前级没有数据也可以更新进来（通过一个buffer_empty的flag来识别），(3)如果有数据并且是8p里面第一个4p，则不能更新数据
下面是当时写的代码，当时调了挺久，遇到的主要问题有两个
(1) 性能问题，如何在当前buffer有空间的时候就开始找前级要数据，同时保证不会传给后级的时候丢失数据
(2) 非整倍数的padding问题，假如一行数据不是8的整倍数，但是数据又是连续给的时候（当前行最后不够8个，但是紧接着下个cycle下一行数据又进来），如何才能保证数据正确输出到后级而且不会错误的反压前级，并且要正确的产生eol信号，后面转8p的时候也得能够过滤掉多余的valid
```
   //- 4p_to_8p
    assign valid[0]      = (i_valid & wr_ptr_4p) | (i_valid & i_eol);
    assign o_ready       = (~wr_ptr_4p & ~i_eol) | ready[0];
    assign eol_r[0]      = i_eol & valid[0] & ready[0];
    assign pad_flag_r[0] = i_valid & o_ready & i_eol & ~wr_ptr_4p;
    always_ff @(posedge clk or negedge rst_n) begin : _8p_valid
        if (~rst_n) begin
            wr_ptr_4p <= 1'b0;
        end else if (start) begin
            wr_ptr_4p <= 1'b0;
        end else if (eol_r[0] & valid[0] & ready[0]) begin
            wr_ptr_4p <= 1'b0;
        end else if (i_valid & o_ready) begin
            wr_ptr_4p <= ~wr_ptr_4p;
        end
    end
    always_ff @(posedge clk or negedge rst_n) begin : _latch_input
        if (~rst_n) begin
            for (int i = 0; i < PPC; i = i + 1) begin
                hor_lf_in_r[i] <= (BW_IMG_WIDTH * CHNL_NUM)'(0);
            end
        end else if (i_valid & o_ready) begin
            for (int i = 0; i < PPC; i = i + 1) begin
                hor_lf_in_r[i] <= i_hor_lf[i];
            end
        end
    end
    always_comb begin : _4p_pack_8p
        for (int i = 0; i < PPC; i = i + 1) begin
            hor_lf[i+PPC] = i_hor_lf[i];
            hor_lf[i]     = pad_flag_r[0] ? i_hor_lf[i] : hor_lf_in_r[i];
        end
    end
```
```
always_ff @(posedge clk or negedge rst_n) begin : _8p_to_4p
        if (~rst_n) begin
            rd_ptr_4p <= 1'b0;
        end else if (start) begin
            rd_ptr_4p <= 1'b0;
        end else if (valid_4p_raw & ready_4p) begin
            rd_ptr_4p <= ~rd_ptr_4p;
        end
    end
    logic buffer_empty;
    always_ff @(posedge clk or negedge rst_n) begin : _buffer_empty
        if (~rst_n) buffer_empty <= 1'b1;
        else if (start) buffer_empty <= 1'b1;
        else if (pipe_en[STAGE_NUM0-1]) buffer_empty <= 1'b0;
        else if (valid_4p & ready_4p & rd_ptr_4p) buffer_empty <= 1'b1;
    end
    //1. data comes
    //2. last one byte in buffer
    //3. mask the pad cycle
    assign valid_4p_raw      = (valid[STAGE_NUM0] | rd_ptr_4p);
    assign valid_4p_mask     = pad_flag_r[STAGE_NUM0] & rd_ptr_4p;
    assign valid_4p          = valid_4p_raw & ~(valid_4p_mask);
    //1. no data in buffer
    //2. one 4p in buffer and i_ready come
    assign ready[STAGE_NUM0] = buffer_empty | (valid_4p_raw & ready_4p & rd_ptr_4p);
    always_comb begin : _eol_4p
        if (valid_4p & ready_4p) begin
            if (pad_flag_r[STAGE_NUM0]) eol_4p = eol_r[STAGE_NUM0];
            else eol_4p = eol_r[STAGE_NUM0] & rd_ptr_4p;
        end else begin
            eol_4p = 1'b0;
        end
    end
    assign pipe_en[STAGE_NUM0] = valid_4p & ready_4p;
```
8. 连续的反压导致dummy line的valid行间隙被破坏了，反压的架构自己在dummy line重建hblank已经没有意义，因为如果后级ready长时间反压，会导致下一行的valid堆到上一行结尾，hblank就没了，所以需要在hblank期间做事情的时候还是得在这段时间拉低ready和valid，前面调整timing都是白瞎，只有vo调整才有效果。如果当前拍运算需要损失性能，暂停数据传输的话，不光给到前级的ready要拉低，给到后级的valid也要拉低，不然后级会有无效数据
9. 取反加一时候，取反必须带上符号位去取反，比如左边 对8bit取绝对值，应该写成 `a_abs[7:0] = ~a[7:0] + 1'b1` 而不是 `a_abs[7:0] = ~a[6:0]+1`，这样右侧会先对a高位补0然后取反
10. packed array声明为signed似乎有点问题，不能这样用，还是用的时候加上signed吧，非array声明为signed之后用的时候就可以不加$signed
11. 使用宏来减少有规律但是非数组的循环配置，``` `define lut(a) lut_``a ```，双``` `` ```的作用类似于隔开 例如，如果需要传入两个参数，``` `define lut(a,b) lut_``a``_``b  ```的方式，但是需要注意这个不能写道for循环里面，不然传进去的还是i和j，而不是对应的值
12. 写代码千万不能偷懒，一个always块里面同时对两拍打拍造成异常，`pipe_en[0] d1 <=  d0, else if pipe_en[1] d2<= d1`，这是个有优先级的if else，有时候容易大意
13. linebuffer control里面头疼的就是读写冲突，尤其是在line end 的时候的读写冲突问题再叠加上不是16整数倍的情况下最为复杂，如果line end把wr_ptr清零了，但是这时候刚好读写冲突导致数据没有写道sram，紧跟着下一拍新的数据进来了，导致原来要写道sram的数据被覆盖掉了一部分，处理方式应该是**行尾不要复位wr_ptr**，跟着上一行的结束地址继续写，同时**记录下一行的起始wr_ptr，rd_ptr在一行开始复位到该记录的位置**，并且data_cnt也不能在行尾随意清零，两行连续进来的时候行尾的data_cnt 并不能直接清零的，处理方法是在**eol的时候记录下这一行remain的数据量**（特别是如果行宽度不是整数倍的情况下，最后会产生连续的valid_14p/16p，这时候如果写被读反压了，buffer深度就可能不够），然后利用这个rem_cnt 来计算何时产生eol_16p/14p，并且**在eol_14p/16p时data_cnt要减去remain_cnt从而得到在处理上一行结尾部分时下一行进来的数据量，保证下一行的data_cnt是可靠的**
14. 先把功能实现，在可优化的地方备注，后续再去做各种优化，不然debug太费劲了
15. 为了降低sram的读功耗，通过判断当前读地址和上一个读地址是否一致来mask掉当前的读操作，但是当前帧最后一个地址有可能和下一帧第一个读地址相同，当前行最后一个读地址也有可能和下一行第一个读地址一致，因为sram里面的行循环利用，下一行读取相同地址时可能数据已经被写覆盖，需要的是全新的sram数据，所以**在每帧开始和每行结束都把每块sram的have_rd_data清空**，在当前行有第一次读操作后拉高同时记录读地址用来下一次读操作判断。
16. open-drain 的io `assign pad = ~oen ? (i ? 1'bz : 0) : 1'bz;` 再加上外部的上拉电阻，避免仿真时候多驱造成x态，和push-pull不一样
17. 复杂模块不要搞什么pipe_en，老老实实例化每一个valid_ready_pipe，不然后面如果加ready打拍很费劲
18. 如果对hvt/svt/lvt有限制情况下timing收不下来，可以先放开限制将没有限制情况下最差的路径先处理下（看这条路径是否已经全部使用最快的cell的情况下还无法收敛），避免影响其他路径
19. 跑综合一定要把sdc设置清楚，不能偷懒，尤其是伪路径，很影响正常路径的收敛
20. 对于只需要一个周期的脉冲信号最好是取了沿之后再用，避免脉冲不止一个周期对逻辑造成影响
21. 纯dc flow没有线的延迟，cell的delay取决于load和transaction time，大扇出信号的load过大自然就会导致transaction time变长，速度就会变慢
22. if里面的判断逻辑不要写太多，最好在外面摘出来成单bit之后再放进if条件判断
23. CAC lut 预取节省掉的DFF并不是很多，之前考虑的预取buffer是3个共2*6=12个lut，从行尾开始反压预取4拍8个lut，但是没有考虑到从sram取数据是需要两拍才能到buffer中（sram 一拍，写buffer一拍），连续的cross-block就会导致lut取不回来，还是要加深预取buffer深度，最差情况下可以考虑直接预取一行，随pipe取下一行同时更新buffer
24. spyglass w120的rule来清理声明了但是没有用的变量A variable has been defined but is not used
25. 异步复位信号的时序，目前是通过异步复位同步释放将异步复位信号同步后输出到每个寄存器，同时用同步后的复位信号去gating掉时钟（或者是复位掉clock_en的sync dff），在复位信号撤离后再把时钟打开，避免复位释放时造成remove和recovery time violation，但是在复位信号扇出很大时，还是会有violation出现，又对同步后的复位信号设置了multicycle，异步复位信号设置multicycle是否有用呢？（异步复位信号的remove和recovery检查和setup/hold检查类似，都是相对于clk沿的前后位置判断，一个接CLR一个接D而已，所以设置multicycle是否也会对异步复位信号有效果？），关时钟一个是为了保证复位撤离时满足remove和recovery，同时也是为了避免到不同DFF之间的delay skew过大（因为设置了multicycle），导致所有dff不能同时从复位状态恢复回来，造成逻辑或者状态机错误（直接set_false_path也要考虑这个问题）
The advantage of asynchronous assertion is that even before the clock signal is stable, if the reset is active, the design will go into a known idle state.
The advantage of synchronous de-assertion is that when the reset signal is de-asserted, there is a known pipeline alignment for all the registers in the design as the design moves from reset into functional mode.
27. 后仿 double_sync_cell 的第一级DFF的timing check需要关掉，不然会导致Q端因为setup/hold不满足输出x态，导致x态异常传播，因为综合时候对这一级也设置了false_path
28. multi_cycle_path在使用的时候需要有counter或者对应的enable信号，不然在后仿的时候会存在timing violation，有了counter或者enable信号后后仿就能在稳定的时刻才去采样信号，避免x态
29. SPI Master SDC -- 当前设计的spi master的SCK是lf_clk二分频产生，MOSI同样是lf_clk驱动，虽然设置的output delay 是基于SCK的，SCK上升沿去采样数据MOSI，但是因为MOSI是lf_clk驱动且只在SCK的下降沿更新，所以会导致MOSI在SCK采样时的hold 检查过于严格（setup正常）
```
  _   _   _   _   _   _
_| |_| |_| |_| |_| |_| |_
 A   B   C   D   E   F
  _ _     _ _     _ _
_|   |_ _|   |_ _|   |_ _
 M       N       P

Setup Check:
Default: latch at B and capture at N
Actually: latch at B and capture at N

Hold Check:
Default: latch at A and capture at M
Actually: latch at B and capoture at M

set_multicycle_path -from [get_pins MIOSI_reg/CK] -to [get_ports SCK] -start -hold 1
move the latch edge from A to B

工具认为setup check capture edge 的前一个edge为hold check 的capture edge
```
28. FPGA进行ASIC原型验证时对于clock gating最好直通或者勾选工具的Automatic Gated Clock Conversion（将clock gating转化为enable信号），避免调用BUFGCE造成时序问题或者通过LUT输出Clock导致毛刺，同样对于生成时钟也可以通过低频enable信号实现原时钟功能上的分频
29. LightSleep/DeepSleep/ShutDown这些低功耗pin为了避免所有SRAM同时上电造成瞬时电流太大，会在每个sram的这些pin前面接一个delay_cell，将所有的sram串起来，当前sram使用delay前的信号，同时将delay后的信号接到另一个sram上，所有sram顺序上电
30. gray 码跨时钟域每bit数据之间的max_delay应该按照**源时钟域**而不是目标时钟域的半个周期或者1/4周期去约束，如果源时钟域快目标时钟域慢，就可能出现当前翻转bit和下一cycle的翻转bit同时发生的情况，导致变成多bit翻转，如果部分确定就按照最高速时钟去约束
例如如下两个时钟，clk 和 clk2x
```
bit skew is zero
    _       _       _       _     
_ |   | _ |   | _ |   | _ |   |   clk2x
   ____________________________   bit0
__|
            ___________________   bit1
___________|
            _______        ____   clk
___________|       |______|

bit skew is clk_period/2
    _       _       _       _     
_ |   | _ |   | _ |   | _ |   |   clk2x
            ___________________   bit0
___________|
            ___________________   bit1
___________|
            _______        ____   clk
___________|       |______|

```
32. Synplify 添加ila或者其他VIVADO IP (Synplify的 “FPGA Synthesis User Guide”吧，Chapter13 ，注意add_vivado_ip时候注意log message，可能导入失败)
* vivado先把ila生成出来，然后synplify吧xxx_stub.v添加到文件中，例化到代码里，vivado生成的xxx_stub.v里面有synthesis的black_box 声明，但是因为ila没有驱动任何信号，需要添加`/* synthesis syn_noprune=1 */`的预编译属性，注意要写到 ；号前面，这种方式一定要用vm格式的输出文件给到vivado，vivado会使用vm文件重新综合
* Synplify 通过add_vivado_ip导入xci或者dcp格式的预编译的网表，注意mode选择 absorb（xci导入需要synplify中vivado环境配置正确，有可能导入失败，dcp导入时有提示可能synplify版本不支持），然后使用synplify重新综合，产生带有ila IP的edf给到vivado内部使用，vivado使用edf需要创建xxx.v声明顶层端口
* Note: 使用vm和edf格式sdc中信号的hierarchy可能不一样，需要注意不要切换着用
* SPI Slave 的 MISO 对应的oen是tie0的，因为方向确定，但是可能存在一个master连接多个slave的情况，这时候就可能存在多驱，最好自己控制
* 异步信号跨时钟域，两边的reset互相sync，直接当数据double-sync到另一个时钟域当同步复位用
* I2C 读操作最后一个byte回NACK，另外I2C协议上面的各种时序需要注意。Tvd:dat等时间，I2C Slave 使用内部时钟异步采样SCL/SDA，因为异步double-sync第一级时序不检查，可能会导致skew过大，同步后的sda在scl高电平变化，导致出现START/STOP Condition出现，最好也设置max-delay
* 写的这些接口都有一个问题，就是外面信号进到内部后去到的DFF有点多，不方便时序的检查，应该尽量保证in2reg的路径只有一个，两外SPI输出数据最好用SCK打出去
* I2C Slave设计采用的是内部时钟异步采样SCL/SDA的设计，SCL/SDA sync后在经过deglitch预期滤除50ns的spikes，但是如果50ns的 spikes过于接近SDA的跳变沿，会导致SDA的电平长度发生变化，进而导致SDA和SCL的相位关系改变，从而造成错误的数据采样以及Start/Stop的判断，可以在经过sync及deglitch后对SDA delay 3拍再去进行数据以及Start/Stop判断，从而避免SDA跳变和SCL下降沿过于接近（打拍需要看考虑在delay最大情况下是否会影响到Start/Stop以及数据的setup判断）


