# Projeto final da disciplina de Arquitetura de Sistemas Digitais

Projeto de um processador MIPS de ciclo único com instruções em Assembly utilizando FPGA Altera DE2.
- Software: Quartus II 13.0
- FPGA Altera DE2
- CPU MIPS ciclo único
