TimeQuest Timing Analyzer report for ddl_ctrlr
Fri May 16 13:37:40 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Recovery Transfers
 51. Removal Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; ddl_ctrlr                                         ;
; Device Family      ; Stratix II                                        ;
; Device Name        ; EP2S15F484C5                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ddl_ctrlr.sdc ; OK     ; Fri May 16 13:37:38 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                            ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; Clock Name                               ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                              ; Targets                               ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; altera_reserved_tck                      ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { altera_reserved_tck }               ;
; CLK40DES1                                ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { CLK40DES1 }                         ;
; inst85                                   ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { inst85 }                            ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; Generated ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; Generated ; 50.000  ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[1] } ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[2] } ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; Generated ; 6.250   ; 160.0 MHz ; 0.000 ; 3.125  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[4] } ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 80.61 MHz  ; 80.61 MHz       ; PLL0:inst2|altpll:altpll_component|_clk0 ;      ;
; 91.27 MHz  ; 91.27 MHz       ; PLL0:inst2|altpll:altpll_component|_clk2 ;      ;
; 115.47 MHz ; 115.47 MHz      ; PLL0:inst2|altpll:altpll_component|_clk1 ;      ;
; 244.38 MHz ; 244.38 MHz      ; PLL0:inst2|altpll:altpll_component|_clk4 ;      ;
; 337.27 MHz ; 337.27 MHz      ; inst85                                   ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.079  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 2.826  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 3.639  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 6.884  ; 0.000         ;
; inst85                                   ; 22.035 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.457 ; 0.000         ;
; inst85                                   ; 0.744 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Slow Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.470  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 6.288  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 7.911  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 10.376 ; 0.000         ;
; inst85                                   ; 10.591 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.923  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.984  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 1.003  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.691  ; 0.000         ;
; inst85                                   ; 13.852 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.305  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.092 ; 0.000         ;
; inst85                                   ; 11.680 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.180 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 48.769 ; 0.000         ;
; altera_reserved_tck                      ; 97.778 ; 0.000         ;
+------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 6.291  ; 6.291  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.957  ; 5.957  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.903  ; 4.903  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.616  ; 4.616  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.563  ; 4.563  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 5.313  ; 5.313  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.980  ; 4.980  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 5.364  ; 5.364  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.984  ; 4.984  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.927  ; 4.927  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 6.291  ; 6.291  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 4.855  ; 4.855  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 5.078  ; 5.078  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 7.182  ; 7.182  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.385  ; 7.385  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 6.948  ; 6.948  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.721  ; 6.721  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 7.385  ; 7.385  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 6.541  ; 6.541  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 6.338  ; 6.338  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.713  ; 6.713  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 5.785  ; 5.785  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 7.187  ; 7.187  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 7.678  ; 7.678  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 7.678  ; 7.678  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 7.649  ; 7.649  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.188  ; 7.188  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.519  ; 7.519  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.490  ; 7.490  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L0_EXT_LVDS ; CLK40DES1  ; 4.602  ; 4.602  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.631  ; 5.631  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.158  ; 6.158  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.045  ; 6.045  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 5.667  ; 5.667  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.158  ; 6.158  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 5.963  ; 5.963  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.723  ; 5.723  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.953  ; 5.953  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.093  ; 6.093  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.787  ; 5.787  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 5.892  ; 5.892  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 5.464  ; 5.464  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.971  ; 6.971  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 5.998  ; 5.998  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.971  ; 6.971  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 5.706  ; 5.706  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 6.246  ; 6.246  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 5.341  ; 5.341  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 6.317  ; 6.317  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 5.471  ; 5.471  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 6.236  ; 6.236  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 4.770  ; 4.770  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.196  ; 5.196  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 4.729  ; 4.729  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 5.569  ; 5.569  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.681  ; 5.681  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 5.793  ; 5.793  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 4.948  ; 4.948  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 5.792  ; 5.792  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.127  ; 5.127  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 5.794  ; 5.794  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 4.675  ; 4.675  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.852  ; 5.852  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.210  ; 5.210  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 5.142  ; 5.142  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 4.886  ; 4.886  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.073  ; 5.073  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 4.702  ; 4.702  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 5.298  ; 5.298  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 4.632  ; 4.632  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.056  ; 7.056  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.153  ; 7.153  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.390  ; 6.390  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 10.611 ; 10.611 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 10.611 ; 10.611 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 10.582 ; 10.582 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 10.121 ; 10.121 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 10.452 ; 10.452 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 10.423 ; 10.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 6.422  ; 6.422  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 9.034  ; 9.034  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 8.666  ; 8.666  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 8.628  ; 8.628  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 9.034  ; 9.034  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 8.997  ; 8.997  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.156  ; 6.156  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.798  ; 2.798  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.135  ; 2.135  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.798  ; 2.798  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 0.866  ; 0.866  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.698  ; 2.698  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.513  ; 1.513  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.142  ; 2.142  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.580  ; 1.580  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.103  ; 2.103  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.235  ; 1.235  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.553  ; 1.553  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 1.282  ; 1.282  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.550  ; 1.550  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.201  ; 1.201  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 1.268  ; 1.268  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.166  ; 1.166  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 1.344  ; 1.344  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 0.781  ; 0.781  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.128  ; 2.128  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 0.716  ; 0.716  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.442  ; 2.442  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 0.886  ; 0.886  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 1.630  ; 1.630  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.178  ; 1.178  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.034  ; 2.034  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.403  ; 1.403  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 1.317  ; 1.317  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.072  ; 1.072  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 1.274  ; 1.274  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.854  ; 0.854  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.207  ; 1.207  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.848  ; 0.848  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.187  ; 1.187  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.039  ; 7.039  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 5.974  ; 5.974  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.916  ; 6.916  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 5.882  ; 5.882  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 4.778  ; 4.778  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 5.207  ; 5.207  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 4.736  ; 4.736  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 4.903  ; 4.903  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.343  ; 5.343  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.882  ; 5.882  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 4.716  ; 4.716  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.524  ; 5.524  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 4.828  ; 4.828  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.415  ; 5.415  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 4.437  ; 4.437  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.551  ; 5.551  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.270  ; 5.270  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 5.438  ; 5.438  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 4.632  ; 4.632  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 5.084  ; 5.084  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 4.601  ; 4.601  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 5.015  ; 5.015  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 4.404  ; 4.404  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 5.017  ; 5.017  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.394  ; 6.394  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.721  ; 5.721  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 6.335  ; 6.335  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.334  ; 5.334  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.922  ; 5.922  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.342  ; 5.342  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 6.001  ; 6.001  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.140  ; 5.140  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 6.236  ; 6.236  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.332  ; 5.332  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 6.394  ; 6.394  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 4.675  ; 4.675  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 5.561  ; 5.561  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 5.062  ; 5.062  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 6.105  ; 6.105  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 4.690  ; 4.690  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.546  ; 5.546  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.262  ; 5.262  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.428  ; 5.428  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 4.816  ; 4.816  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.239  ; 5.239  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 2.936  ; 2.936  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.273  ; 2.273  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.936  ; 2.936  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 1.004  ; 1.004  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.836  ; 2.836  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.651  ; 1.651  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.280  ; 2.280  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 1.718  ; 1.718  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.241  ; 2.241  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.373  ; 1.373  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 1.691  ; 1.691  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.420  ; 1.420  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 1.688  ; 1.688  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.339  ; 1.339  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 1.406  ; 1.406  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.304  ; 1.304  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 1.482  ; 1.482  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 0.919  ; 0.919  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.266  ; 2.266  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.854  ; 0.854  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.580  ; 2.580  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.024  ; 1.024  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 1.768  ; 1.768  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.316  ; 1.316  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.172  ; 2.172  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.541  ; 1.541  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 1.455  ; 1.455  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.210  ; 1.210  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 1.412  ; 1.412  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.992  ; 0.992  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.345  ; 1.345  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.986  ; 0.986  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.325  ; 1.325  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 5.323  ; 5.323  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 5.359  ; 5.359  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -4.242 ; -4.242 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -5.636 ; -5.636 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -4.582 ; -4.582 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -4.295 ; -4.295 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -4.242 ; -4.242 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -4.992 ; -4.992 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -4.659 ; -4.659 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -5.043 ; -5.043 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -4.663 ; -4.663 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -4.606 ; -4.606 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -5.970 ; -5.970 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -4.534 ; -4.534 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -4.757 ; -4.757 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -6.204 ; -6.204 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -4.901 ; -4.901 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -5.452 ; -5.452 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -5.721 ; -5.721 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -5.500 ; -5.500 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -5.357 ; -5.357 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -5.679 ; -5.679 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -5.679 ; -5.679 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -4.901 ; -4.901 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -5.637 ; -5.637 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -6.867 ; -6.867 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -7.357 ; -7.357 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -7.328 ; -7.328 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -6.867 ; -6.867 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -7.198 ; -7.198 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -7.169 ; -7.169 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L0_EXT_LVDS ; CLK40DES1  ; -4.275 ; -4.275 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -4.440 ; -4.440 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.317 ; -4.317 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -4.365 ; -4.365 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -4.321 ; -4.321 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -4.317 ; -4.317 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -4.400 ; -4.400 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -4.522 ; -4.522 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -4.949 ; -4.949 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -5.110 ; -5.110 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -4.734 ; -4.734 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -5.571 ; -5.571 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -5.143 ; -5.143 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.311 ; -4.311 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -5.391 ; -5.391 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -6.015 ; -6.015 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -4.797 ; -4.797 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -5.600 ; -5.600 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -5.003 ; -5.003 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -5.679 ; -5.679 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -4.820 ; -4.820 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -5.817 ; -5.817 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -4.449 ; -4.449 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -4.875 ; -4.875 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -4.408 ; -4.408 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -5.248 ; -5.248 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -5.360 ; -5.360 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -5.472 ; -5.472 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -4.627 ; -4.627 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -5.471 ; -5.471 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -4.806 ; -4.806 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -5.473 ; -5.473 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -4.354 ; -4.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -5.531 ; -5.531 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -4.889 ; -4.889 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -4.821 ; -4.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -4.565 ; -4.565 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -4.752 ; -4.752 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -4.381 ; -4.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -4.977 ; -4.977 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -4.311 ; -4.311 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -4.904 ; -4.904 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -6.491 ; -6.491 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -6.069 ; -6.069 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -8.557 ; -8.557 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -9.047 ; -9.047 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -9.018 ; -9.018 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -8.557 ; -8.557 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -8.888 ; -8.888 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -8.859 ; -8.859 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -6.101 ; -6.101 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -6.954 ; -6.954 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -7.168 ; -7.168 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -6.954 ; -6.954 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -7.175 ; -7.175 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -7.206 ; -7.206 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -3.567 ; -3.567 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.415 ; -0.415 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.834 ; -1.834 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.497 ; -2.497 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.565 ; -0.565 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.397 ; -2.397 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -1.212 ; -1.212 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.841 ; -1.841 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.279 ; -1.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.802 ; -1.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.934 ; -0.934 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -1.252 ; -1.252 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.981 ; -0.981 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -1.249 ; -1.249 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.900 ; -0.900 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.967 ; -0.967 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.865 ; -0.865 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.043 ; -1.043 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.480 ; -0.480 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -1.827 ; -1.827 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.415 ; -0.415 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.141 ; -2.141 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.585 ; -0.585 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -1.329 ; -1.329 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.877 ; -0.877 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -1.733 ; -1.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.102 ; -1.102 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.016 ; -1.016 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.771 ; -0.771 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.973 ; -0.973 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.553 ; -0.553 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.906 ; -0.906 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.547 ; -0.547 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.886 ; -0.886 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -3.651 ; -3.651 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -4.633 ; -4.633 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -5.090 ; -5.090 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.070 ; -4.070 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -4.457 ; -4.457 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -4.886 ; -4.886 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -4.415 ; -4.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -4.582 ; -4.582 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -4.457 ; -4.457 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -5.188 ; -5.188 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -4.278 ; -4.278 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -4.936 ; -4.936 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -4.160 ; -4.160 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -4.720 ; -4.720 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -4.070 ; -4.070 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -4.590 ; -4.590 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -4.403 ; -4.403 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -4.513 ; -4.513 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -4.311 ; -4.311 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -4.763 ; -4.763 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -4.280 ; -4.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -4.694 ; -4.694 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -4.083 ; -4.083 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -4.696 ; -4.696 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -4.354 ; -4.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -5.400 ; -5.400 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -6.014 ; -6.014 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -5.013 ; -5.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -5.601 ; -5.601 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -5.021 ; -5.021 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -5.680 ; -5.680 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -4.819 ; -4.819 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -5.915 ; -5.915 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -5.011 ; -5.011 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -6.073 ; -6.073 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -4.354 ; -4.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -5.240 ; -5.240 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -4.741 ; -4.741 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -5.784 ; -5.784 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -4.369 ; -4.369 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -5.225 ; -5.225 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -4.941 ; -4.941 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -5.107 ; -5.107 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -4.495 ; -4.495 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -3.705 ; -3.705 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.553 ; -0.553 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.972 ; -1.972 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.635 ; -2.635 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.703 ; -0.703 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.535 ; -2.535 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.350 ; -1.350 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.979 ; -1.979 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.417 ; -1.417 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.940 ; -1.940 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -1.072 ; -1.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -1.390 ; -1.390 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -1.119 ; -1.119 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.387 ; -1.387 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -1.038 ; -1.038 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -1.105 ; -1.105 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -1.003 ; -1.003 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -1.181 ; -1.181 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.618 ; -0.618 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -1.965 ; -1.965 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.553 ; -0.553 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.279 ; -2.279 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.723 ; -0.723 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -1.467 ; -1.467 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.015 ; -1.015 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -1.871 ; -1.871 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.240 ; -1.240 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -1.154 ; -1.154 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.909 ; -0.909 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -1.111 ; -1.111 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.691 ; -0.691 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -1.044 ; -1.044 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.685 ; -0.685 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -1.024 ; -1.024 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -3.789 ; -3.789 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -4.733 ; -4.733 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 9.326  ; 9.326  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 9.434  ; 9.434  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 9.717  ; 9.717  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.717  ; 9.717  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 9.246  ; 9.246  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.320  ; 8.320  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 9.294  ; 9.294  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.506  ; 9.506  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 9.159  ; 9.159  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.666  ; 9.666  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 7.874  ; 7.874  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 9.642  ; 9.642  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 9.379  ; 9.379  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.531 ; 12.531 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.980 ; 11.980 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.828 ; 11.828 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 10.155 ; 10.155 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 11.739 ; 11.739 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 9.913  ; 9.913  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 11.552 ; 11.552 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 9.696  ; 9.696  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 12.300 ; 12.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 10.999 ; 10.999 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 12.497 ; 12.497 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 9.846  ; 9.846  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 11.080 ; 11.080 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 10.507 ; 10.507 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 11.373 ; 11.373 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 10.625 ; 10.625 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 11.010 ; 11.010 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 9.864  ; 9.864  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 9.976  ; 9.976  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 10.276 ; 10.276 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 10.268 ; 10.268 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 9.240  ; 9.240  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.531 ; 12.531 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.056 ; 10.056 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 9.751  ; 9.751  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 8.675  ; 8.675  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 12.415 ; 12.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 9.661  ; 9.661  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.969  ; 9.969  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 9.231  ; 9.231  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.605 ; 10.605 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 10.300 ; 10.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 10.276 ; 10.276 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 9.173  ; 9.173  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 14.398 ; 14.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.842 ; 13.842 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 12.827 ; 12.827 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 11.675 ; 11.675 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.719 ; 12.719 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 11.873 ; 11.873 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 12.522 ; 12.522 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 11.341 ; 11.341 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 13.270 ; 13.270 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 12.052 ; 12.052 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 13.410 ; 13.410 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 12.960 ; 12.960 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 14.398 ; 14.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 13.756 ; 13.756 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 13.480 ; 13.480 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 11.882 ; 11.882 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 11.940 ; 11.940 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 11.932 ; 11.932 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 12.339 ; 12.339 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 12.384 ; 12.384 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 12.710 ; 12.710 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 11.406 ; 11.406 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.711 ; 12.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.957 ; 10.957 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 12.958 ; 12.958 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.117 ; 12.117 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 13.968 ; 13.968 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 12.673 ; 12.673 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 13.514 ; 13.514 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 12.347 ; 12.347 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 13.359 ; 13.359 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 11.026 ; 11.026 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.132 ; 12.132 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 9.321  ; 9.321  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 13.287 ; 13.287 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 10.089 ; 10.089 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.348  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.222  ; 9.222  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.348  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 13.354 ; 13.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 10.713 ; 10.713 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 11.308 ; 11.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 10.666 ; 10.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 12.805 ; 12.805 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 12.760 ; 12.760 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 12.487 ; 12.487 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 13.354 ; 13.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 10.516 ; 10.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 10.241 ; 10.241 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 9.444  ; 9.444  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 12.913 ; 12.913 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.315 ; 12.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.793 ; 11.793 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 10.689 ; 10.689 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.855 ; 11.855 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.421 ; 10.421 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 11.431 ; 11.431 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 10.701 ; 10.701 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.715 ; 11.715 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 10.157 ; 10.157 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 11.259 ; 11.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 10.673 ; 10.673 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.471 ; 12.471 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 12.131 ; 12.131 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 12.057 ; 12.057 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 9.501  ; 9.501  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 10.372 ; 10.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.302 ; 11.302 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.641 ; 11.641 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 11.792 ; 11.792 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 11.982 ; 11.982 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 10.056 ; 10.056 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 10.226 ; 10.226 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 9.934  ; 9.934  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 11.902 ; 11.902 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 10.790 ; 10.790 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 12.913 ; 12.913 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.579 ; 11.579 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 12.322 ; 12.322 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 10.632 ; 10.632 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.639 ; 11.639 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 8.550  ; 8.550  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 10.017 ; 10.017 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 14.260 ; 14.260 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.778 ; 12.778 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.612 ; 12.612 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.537 ; 11.537 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 12.521 ; 12.521 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.735 ; 11.735 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 12.384 ; 12.384 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.203 ; 11.203 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 12.514 ; 12.514 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.914 ; 11.914 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 13.272 ; 13.272 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 12.822 ; 12.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 14.260 ; 14.260 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 13.618 ; 13.618 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 13.342 ; 13.342 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.227 ; 11.227 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 11.802 ; 11.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.794 ; 11.794 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.201 ; 12.201 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.246 ; 12.246 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.572 ; 12.572 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.268 ; 11.268 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.776 ; 11.776 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 10.819 ; 10.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.820 ; 12.820 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.979 ; 11.979 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.830 ; 13.830 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.535 ; 12.535 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 13.376 ; 13.376 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.209 ; 12.209 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 13.221 ; 13.221 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 10.888 ; 10.888 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.994 ; 11.994 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 13.149 ; 13.149 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.873  ; 9.873  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 12.955 ; 12.955 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 11.512 ; 11.512 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 11.510 ; 11.510 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 10.851 ; 10.851 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 12.238 ; 12.238 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 10.897 ; 10.897 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 11.479 ; 11.479 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 10.795 ; 10.795 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 12.955 ; 12.955 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 11.331 ; 11.331 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 10.961 ; 10.961 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 10.471 ; 10.471 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 11.852 ; 11.852 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 10.977 ; 10.977 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 11.778 ; 11.778 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 9.840  ; 9.840  ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.128 ; 11.128 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 9.773  ; 9.773  ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 10.283 ; 10.283 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 11.004 ; 11.004 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 10.969 ; 10.969 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 9.504  ; 9.504  ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 11.919 ; 11.919 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 9.619  ; 9.619  ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 10.839 ; 10.839 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 9.104  ; 9.104  ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 11.488 ; 11.488 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 9.080  ; 9.080  ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 9.915  ; 9.915  ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.422  ; 9.422  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 11.049 ; 11.049 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 9.489  ; 9.489  ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.371 ; 10.371 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 9.326  ; 9.326  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 9.434  ; 9.434  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 7.789  ; 7.789  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 8.227  ; 8.227  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 7.789  ; 7.789  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.320  ; 8.320  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.404  ; 8.404  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 7.955  ; 7.955  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.044  ; 8.044  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.078  ; 9.078  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 7.874  ; 7.874  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 9.642  ; 9.642  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 9.379  ; 9.379  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 6.691  ; 6.691  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 10.341 ; 10.341 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 9.581  ; 9.581  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 8.216  ; 8.216  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 10.166 ; 10.166 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 8.677  ; 8.677  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 9.098  ; 9.098  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 8.080  ; 8.080  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 9.790  ; 9.790  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 7.313  ; 7.313  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 8.547  ; 8.547  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 7.486  ; 7.486  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 8.639  ; 8.639  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 8.580  ; 8.580  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 9.087  ; 9.087  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 9.378  ; 9.378  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 9.648  ; 9.648  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 8.474  ; 8.474  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 8.461  ; 8.461  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 8.286  ; 8.286  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.258  ; 9.258  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 8.756  ; 8.756  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 9.376  ; 9.376  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 8.385  ; 8.385  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 8.989  ; 8.989  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 6.691  ; 6.691  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 7.544  ; 7.544  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 6.854  ; 6.854  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.472  ; 9.472  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 8.743  ; 8.743  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.261 ; 10.261 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 8.986  ; 8.986  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 9.916  ; 9.916  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 8.198  ; 8.198  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.458  ; 7.458  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 10.525 ; 10.525 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 10.224 ; 10.224 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 8.792  ; 8.792  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 10.627 ; 10.627 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 9.149  ; 9.149  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 9.874  ; 9.874  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 9.038  ; 9.038  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 10.335 ; 10.335 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 8.128  ; 8.128  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 9.637  ; 9.637  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 8.155  ; 8.155  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 9.068  ; 9.068  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 8.171  ; 8.171  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 9.423  ; 9.423  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 8.216  ; 8.216  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 9.367  ; 9.367  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 8.512  ; 8.512  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 8.991  ; 8.991  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 8.537  ; 8.537  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.861  ; 9.861  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 8.577  ; 8.577  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 9.808  ; 9.808  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 8.418  ; 8.418  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 9.622  ; 9.622  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 7.458  ; 7.458  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 9.110  ; 9.110  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 8.276  ; 8.276  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.160  ; 9.160  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 8.429  ; 8.429  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 8.587  ; 8.587  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 7.863  ; 7.863  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 8.294  ; 8.294  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 6.980  ; 6.980  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 7.696  ; 7.696  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 9.612  ; 9.612  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.348  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 8.999  ; 8.999  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.348  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 8.140  ; 8.140  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 8.662  ; 8.662  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.765  ; 8.765  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.329  ; 9.329  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.703  ; 8.703  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 8.712  ; 8.712  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.140  ; 8.140  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.210  ; 9.210  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 9.038  ; 9.038  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 7.953  ; 7.953  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 9.444  ; 9.444  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 7.973  ; 7.973  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 11.892 ; 11.892 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.370 ; 11.370 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 10.266 ; 10.266 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.432 ; 11.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 9.998  ; 9.998  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 11.008 ; 11.008 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 10.278 ; 10.278 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.292 ; 11.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 9.734  ; 9.734  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 10.836 ; 10.836 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 10.250 ; 10.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.048 ; 12.048 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 8.268  ; 8.268  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 8.756  ; 8.756  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 8.832  ; 8.832  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 9.895  ; 9.895  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 8.460  ; 8.460  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 8.648  ; 8.648  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 8.256  ; 8.256  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 9.413  ; 9.413  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 8.338  ; 8.338  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 9.223  ; 9.223  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 8.082  ; 8.082  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 9.673  ; 9.673  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 8.333  ; 8.333  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 8.949  ; 8.949  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 7.973  ; 7.973  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 9.400  ; 9.400  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 8.445  ; 8.445  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 9.335  ; 9.335  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 8.127  ; 8.127  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 9.594  ; 9.594  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 10.819 ; 10.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.778 ; 12.778 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.612 ; 12.612 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.537 ; 11.537 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 12.521 ; 12.521 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.735 ; 11.735 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 12.384 ; 12.384 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.203 ; 11.203 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 12.514 ; 12.514 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.914 ; 11.914 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 13.272 ; 13.272 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 12.822 ; 12.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 14.260 ; 14.260 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 13.618 ; 13.618 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 13.342 ; 13.342 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.227 ; 11.227 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 11.802 ; 11.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.794 ; 11.794 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.201 ; 12.201 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.246 ; 12.246 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.572 ; 12.572 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.268 ; 11.268 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.776 ; 11.776 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 10.819 ; 10.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.820 ; 12.820 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.979 ; 11.979 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.830 ; 13.830 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.535 ; 12.535 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 13.376 ; 13.376 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.209 ; 12.209 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 13.221 ; 13.221 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 10.888 ; 10.888 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.994 ; 11.994 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 12.524 ; 12.524 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.873  ; 9.873  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 9.080  ; 9.080  ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 11.512 ; 11.512 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 11.510 ; 11.510 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 10.851 ; 10.851 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 12.238 ; 12.238 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 10.897 ; 10.897 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 11.479 ; 11.479 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 10.795 ; 10.795 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 12.955 ; 12.955 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 11.331 ; 11.331 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 10.961 ; 10.961 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 10.471 ; 10.471 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 11.852 ; 11.852 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 10.977 ; 10.977 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 11.778 ; 11.778 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 9.840  ; 9.840  ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.128 ; 11.128 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 9.773  ; 9.773  ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 10.283 ; 10.283 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 11.004 ; 11.004 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 10.969 ; 10.969 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 9.504  ; 9.504  ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 11.919 ; 11.919 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 9.619  ; 9.619  ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 10.839 ; 10.839 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 9.104  ; 9.104  ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 11.488 ; 11.488 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 9.080  ; 9.080  ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 9.915  ; 9.915  ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.422  ; 9.422  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 11.049 ; 11.049 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 9.489  ; 9.489  ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.371 ; 10.371 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 13.621 ; 13.621 ;        ;
; fiBENn     ; fbCTRLn     ; 12.793 ; 12.793 ; 12.793 ; 12.793 ;
; fiBENn     ; fbTENn      ; 12.793 ; 12.793 ; 12.793 ; 12.793 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 13.621 ; 13.621 ;        ;
; fiBENn     ; fbCTRLn     ; 12.793 ; 12.793 ; 12.793 ; 12.793 ;
; fiBENn     ; fbTENn      ; 12.793 ; 12.793 ; 12.793 ; 12.793 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 9.913  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.347  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 11.547 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 11.547 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 9.970  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 11.686 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 9.970  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 11.696 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 9.797  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 11.696 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 9.738  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 11.489 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 9.738  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 11.489 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 9.770  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 11.257 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 9.357  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 11.257 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 9.760  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 11.277 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 9.720  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 11.090 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 9.357  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 11.049 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 9.720  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 11.049 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 9.347  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 10.826 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 9.779  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 10.826 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 9.779  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 10.639 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 9.905  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 10.639 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 9.913  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.226  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.426 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.426 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 9.849  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.565 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 9.849  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.575 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 9.676  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.575 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.617  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 11.368 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.617  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 11.368 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 9.649  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 11.136 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 9.236  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 11.136 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 9.639  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 11.156 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.599  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.969 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 9.236  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.928 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.599  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.928 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 9.226  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.705 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.658  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.705 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.658  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.518 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.784  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.518 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 8.448  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 6.673  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 8.873  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 8.873  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 7.296  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 9.012  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 7.296  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 9.022  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 7.123  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 9.022  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 7.064  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 8.815  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 7.064  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 8.815  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 7.096  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.583  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 6.683  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.583  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 7.086  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 8.603  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 7.046  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.416  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 6.683  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.375  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 7.046  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.375  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 6.673  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 8.152  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 7.105  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 8.152  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 7.105  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 7.965  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 7.231  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 7.965  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 8.448  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 8.803  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.003 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.003 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 9.426  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.142 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 9.426  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.152 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 9.253  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.152 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.194  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.945 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.194  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.945 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 9.226  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.713 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 8.813  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.713 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 9.216  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.733 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.176  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.546 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 8.813  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.505 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.176  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.505 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 8.803  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.282 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.235  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.282 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.235  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.095 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.361  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.095 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 9.913     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.347     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 11.547    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 11.547    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 9.970     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 11.686    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 9.970     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 11.696    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 9.797     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 11.696    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 9.738     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 11.489    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 9.738     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 11.489    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 9.770     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 11.257    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 9.357     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 11.257    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 9.760     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 11.277    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 9.720     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 11.090    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 9.357     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 11.049    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 9.720     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 11.049    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 9.347     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 10.826    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 9.779     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 10.826    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 9.779     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 10.639    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 9.905     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 10.639    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 9.913     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.226     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.426    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.426    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 9.849     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.565    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 9.849     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.575    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 9.676     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.575    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.617     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 11.368    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.617     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 11.368    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 9.649     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 11.136    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 9.236     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 11.136    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 9.639     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 11.156    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.599     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.969    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 9.236     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.928    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.599     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.928    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 9.226     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.705    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.658     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.705    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.658     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.518    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.784     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.518    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 8.448     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 6.673     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 8.873     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 8.873     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 7.296     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 9.012     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 7.296     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 9.022     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 7.123     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 9.022     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 7.064     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 8.815     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 7.064     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 8.815     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 7.096     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.583     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 6.683     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.583     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 7.086     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 8.603     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 7.046     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.416     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 6.683     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.375     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 7.046     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.375     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 6.673     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 8.152     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 7.105     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 8.152     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 7.105     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 7.965     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 7.231     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 7.965     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 8.448     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 8.803     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.003    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.003    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 9.426     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.142    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 9.426     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.152    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 9.253     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.152    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.194     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.945    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.194     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.945    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 9.226     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.713    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 8.813     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.713    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 9.216     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.733    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.176     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.546    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 8.813     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.505    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.176     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.505    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 8.803     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.282    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.235     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.282    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.235     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.095    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.361     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.095    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.273  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 4.864  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 5.244  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 10.029 ; 0.000         ;
; inst85                                   ; 23.545 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.104 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.213 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.221 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.223 ; 0.000         ;
; inst85                                   ; 0.378 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Fast Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.982  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 9.731  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 10.598 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 11.607 ; 0.000         ;
; inst85                                   ; 11.730 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.273  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.281  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.328  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.765  ; 0.000         ;
; inst85                                   ; 13.084 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.495  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.448 ; 0.000         ;
; inst85                                   ; 11.870 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.370 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 49.083 ; 0.000         ;
; altera_reserved_tck                      ; 98.000 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 2.641 ; 2.641 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 2.641 ; 2.641 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 2.237 ; 2.237 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 2.135 ; 2.135 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 2.112 ; 2.112 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 2.376 ; 2.376 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 2.281 ; 2.281 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 2.417 ; 2.417 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 2.284 ; 2.284 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 2.259 ; 2.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 2.626 ; 2.626 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 2.222 ; 2.222 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 2.289 ; 2.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 3.032 ; 3.032 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 3.031 ; 3.031 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 2.874 ; 2.874 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 2.793 ; 2.793 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 3.031 ; 3.031 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 2.734 ; 2.734 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 2.659 ; 2.659 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 2.821 ; 2.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 2.580 ; 2.580 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 2.953 ; 2.953 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.285 ; 3.285 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.285 ; 3.285 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.265 ; 3.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.119 ; 3.119 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.190 ; 3.190 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.220 ; 3.220 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.135 ; 2.135 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.525 ; 2.525 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.602 ; 2.602 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 2.602 ; 2.602 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 2.429 ; 2.429 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 2.595 ; 2.595 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 2.538 ; 2.538 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.409 ; 2.409 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.512 ; 2.512 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.592 ; 2.592 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.466 ; 2.466 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 2.706 ; 2.706 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.343 ; 2.343 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.977 ; 2.977 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.643 ; 2.643 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.977 ; 2.977 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.451 ; 2.451 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.696 ; 2.696 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.317 ; 2.317 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.735 ; 2.735 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.378 ; 2.378 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.693 ; 2.693 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.126 ; 2.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.294 ; 2.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.094 ; 2.094 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.423 ; 2.423 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.419 ; 2.419 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.501 ; 2.501 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.162 ; 2.162 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.483 ; 2.483 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.236 ; 2.236 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.503 ; 2.503 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.063 ; 2.063 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.519 ; 2.519 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.233 ; 2.233 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.262 ; 2.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.117 ; 2.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.237 ; 2.237 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.077 ; 2.077 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.293 ; 2.293 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.044 ; 2.044 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 2.985 ; 2.985 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.010 ; 3.010 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 2.736 ; 2.736 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 4.381 ; 4.381 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 4.381 ; 4.381 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 4.361 ; 4.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 4.215 ; 4.215 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 4.286 ; 4.286 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 4.316 ; 4.316 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.782 ; 2.782 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 3.694 ; 3.694 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 3.513 ; 3.513 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 3.527 ; 3.527 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 3.694 ; 3.694 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 3.682 ; 3.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.607 ; 2.607 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 1.110 ; 1.110 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 0.894 ; 0.894 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 1.110 ; 1.110 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 0.363 ; 0.363 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 1.052 ; 1.052 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 0.588 ; 0.588 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 0.884 ; 0.884 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 0.612 ; 0.612 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 0.862 ; 0.862 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.497 ; 0.497 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.617 ; 0.617 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.520 ; 0.520 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.617 ; 0.617 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 0.487 ; 0.487 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.518 ; 0.518 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 0.460 ; 0.460 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.548 ; 0.548 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 0.304 ; 0.304 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 0.861 ; 0.861 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 0.280 ; 0.280 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 0.954 ; 0.954 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 0.357 ; 0.357 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.663 ; 0.663 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.454 ; 0.454 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.796 ; 0.796 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.521 ; 0.521 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.544 ; 0.544 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.400 ; 0.400 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.520 ; 0.520 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.340 ; 0.340 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.481 ; 0.481 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.338 ; 0.338 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.471 ; 0.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 2.975 ; 2.975 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 2.550 ; 2.550 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 2.918 ; 2.918 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.555 ; 2.555 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 2.132 ; 2.132 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 2.301 ; 2.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 2.099 ; 2.099 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 2.190 ; 2.190 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 2.300 ; 2.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 2.555 ; 2.555 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 2.099 ; 2.099 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 2.409 ; 2.409 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 2.145 ; 2.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 2.376 ; 2.376 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 1.997 ; 1.997 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 2.419 ; 2.419 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 2.269 ; 2.269 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 2.365 ; 2.365 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 2.041 ; 2.041 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 2.242 ; 2.242 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 2.033 ; 2.033 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 2.209 ; 2.209 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 1.969 ; 1.969 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 2.208 ; 2.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 2.773 ; 2.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.554 ; 2.554 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.753 ; 2.753 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.312 ; 2.312 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.582 ; 2.582 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.318 ; 2.318 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.627 ; 2.627 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.268 ; 2.268 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.693 ; 2.693 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.294 ; 2.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.773 ; 2.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.084 ; 2.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.432 ; 2.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.205 ; 2.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.604 ; 2.604 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.074 ; 2.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.416 ; 2.416 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.266 ; 2.266 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.360 ; 2.360 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 2.162 ; 2.162 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 2.094 ; 2.094 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 1.181 ; 1.181 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 0.965 ; 0.965 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 1.181 ; 1.181 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 0.434 ; 0.434 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.123 ; 1.123 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 0.659 ; 0.659 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 0.955 ; 0.955 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 0.683 ; 0.683 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 0.933 ; 0.933 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.568 ; 0.568 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.688 ; 0.688 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.591 ; 0.591 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.688 ; 0.688 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.558 ; 0.558 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.589 ; 0.589 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.531 ; 0.531 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.619 ; 0.619 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 0.375 ; 0.375 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 0.932 ; 0.932 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.351 ; 0.351 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 1.025 ; 1.025 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 0.428 ; 0.428 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.734 ; 0.734 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.525 ; 0.525 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.867 ; 0.867 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 0.592 ; 0.592 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 0.615 ; 0.615 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.471 ; 0.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 0.591 ; 0.591 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.411 ; 0.411 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.552 ; 0.552 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.409 ; 0.409 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.542 ; 0.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 2.121 ; 2.121 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.277 ; 2.277 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.990 ; -1.990 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.519 ; -2.519 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.115 ; -2.115 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.013 ; -2.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -1.990 ; -1.990 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.254 ; -2.254 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.159 ; -2.159 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.295 ; -2.295 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.162 ; -2.162 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.137 ; -2.137 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.504 ; -2.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.100 ; -2.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.167 ; -2.167 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.666 ; -2.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.265 ; -2.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.349 ; -2.349 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.441 ; -2.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.381 ; -2.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.316 ; -2.316 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.408 ; -2.408 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.431 ; -2.431 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.265 ; -2.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.407 ; -2.407 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.997 ; -2.997 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.163 ; -3.163 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.143 ; -3.143 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.997 ; -2.997 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.068 ; -3.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.098 ; -3.098 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.009 ; -2.009 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.049 ; -2.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -1.948 ; -1.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -1.974 ; -1.974 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -1.948 ; -1.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -1.950 ; -1.950 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -1.997 ; -1.997 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -1.999 ; -1.999 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.175 ; -2.175 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.256 ; -2.256 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.072 ; -2.072 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -2.584 ; -2.584 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.221 ; -2.221 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.922 ; -1.922 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.424 ; -2.424 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.631 ; -2.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.139 ; -2.139 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.460 ; -2.460 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.191 ; -2.191 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.504 ; -2.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.147 ; -2.147 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.524 ; -2.524 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.004 ; -2.004 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.172 ; -2.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.972 ; -1.972 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.301 ; -2.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.297 ; -2.297 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.379 ; -2.379 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.040 ; -2.040 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.361 ; -2.361 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.114 ; -2.114 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.381 ; -2.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -1.941 ; -1.941 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.397 ; -2.397 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.111 ; -2.111 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.140 ; -2.140 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.995 ; -1.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.115 ; -2.115 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.955 ; -1.955 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.171 ; -2.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.922 ; -1.922 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.122 ; -2.122 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.750 ; -2.750 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.614 ; -2.614 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.655 ; -3.655 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.821 ; -3.821 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.801 ; -3.801 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.655 ; -3.655 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.726 ; -3.726 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.756 ; -3.756 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.660 ; -2.660 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.925 ; -2.925 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.987 ; -2.987 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.925 ; -2.925 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -3.021 ; -3.021 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -3.051 ; -3.051 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.360 ; -1.360 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.170 ; -0.170 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.784 ; -0.784 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.000 ; -1.000 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.253 ; -0.253 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.942 ; -0.942 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.478 ; -0.478 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.774 ; -0.774 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.502 ; -0.502 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.752 ; -0.752 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.387 ; -0.387 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.507 ; -0.507 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.410 ; -0.410 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.507 ; -0.507 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.377 ; -0.377 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.408 ; -0.408 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.350 ; -0.350 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.438 ; -0.438 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.194 ; -0.194 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.751 ; -0.751 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.170 ; -0.170 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.844 ; -0.844 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.247 ; -0.247 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.553 ; -0.553 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.344 ; -0.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.686 ; -0.686 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.411 ; -0.411 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.434 ; -0.434 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.290 ; -0.290 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.410 ; -0.410 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.230 ; -0.230 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.371 ; -0.371 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.228 ; -0.228 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.361 ; -0.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.387 ; -1.387 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.039 ; -2.039 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.208 ; -2.208 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.847 ; -1.847 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -2.010 ; -2.010 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -2.179 ; -2.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -1.977 ; -1.977 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -2.068 ; -2.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.002 ; -2.002 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.280 ; -2.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -1.927 ; -1.927 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.192 ; -2.192 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -1.893 ; -1.893 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.114 ; -2.114 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -1.853 ; -1.853 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.073 ; -2.073 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -1.979 ; -1.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.039 ; -2.039 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -1.919 ; -1.919 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -2.120 ; -2.120 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -1.911 ; -1.911 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -2.087 ; -2.087 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -1.847 ; -1.847 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -2.086 ; -2.086 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -1.952 ; -1.952 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.432 ; -2.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.631 ; -2.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.190 ; -2.190 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.460 ; -2.460 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.196 ; -2.196 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.505 ; -2.505 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.146 ; -2.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.571 ; -2.571 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.172 ; -2.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.651 ; -2.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.962 ; -1.962 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.310 ; -2.310 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.083 ; -2.083 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.482 ; -2.482 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.952 ; -1.952 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.294 ; -2.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.144 ; -2.144 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.238 ; -2.238 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.040 ; -2.040 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.431 ; -1.431 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.241 ; -0.241 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.855 ; -0.855 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.071 ; -1.071 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.324 ; -0.324 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.013 ; -1.013 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.549 ; -0.549 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.845 ; -0.845 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.573 ; -0.573 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -0.823 ; -0.823 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.458 ; -0.458 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.578 ; -0.578 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.481 ; -0.481 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.578 ; -0.578 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.448 ; -0.448 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.479 ; -0.479 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.421 ; -0.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.509 ; -0.509 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.265 ; -0.265 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.822 ; -0.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.241 ; -0.241 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.915 ; -0.915 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.318 ; -0.318 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.624 ; -0.624 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.415 ; -0.415 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.757 ; -0.757 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.482 ; -0.482 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.505 ; -0.505 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.361 ; -0.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.481 ; -0.481 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.301 ; -0.301 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.442 ; -0.442 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.299 ; -0.299 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.432 ; -0.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.458 ; -1.458 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.070 ; -2.070 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.950 ; 3.950 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 3.988 ; 3.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 4.272 ; 4.272 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.185 ; 4.185 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.943 ; 3.943 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.624 ; 3.624 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 4.005 ; 4.005 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.093 ; 4.093 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 4.014 ; 4.014 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.272 ; 4.272 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.417 ; 3.417 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 4.104 ; 4.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.948 ; 3.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 5.259 ; 5.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.072 ; 5.072 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.016 ; 5.016 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.380 ; 4.380 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.994 ; 4.994 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.271 ; 4.271 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.887 ; 4.887 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.163 ; 4.163 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 5.177 ; 5.177 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.661 ; 4.661 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 5.259 ; 5.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.259 ; 4.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.746 ; 4.746 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.514 ; 4.514 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.870 ; 4.870 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.561 ; 4.561 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.730 ; 4.730 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.185 ; 4.185 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.379 ; 4.379 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 4.357 ; 4.357 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.370 ; 4.370 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.971 ; 3.971 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 5.252 ; 5.252 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.354 ; 4.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.211 ; 4.211 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.778 ; 3.778 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 5.248 ; 5.248 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 4.190 ; 4.190 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.304 ; 4.304 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.989 ; 3.989 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.503 ; 4.503 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.338 ; 4.338 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.404 ; 4.404 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 3.972 ; 3.972 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 6.294 ; 6.294 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.729 ; 5.729 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.633 ; 5.633 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 5.159 ; 5.159 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 5.586 ; 5.586 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 5.230 ; 5.230 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 5.528 ; 5.528 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 5.037 ; 5.037 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 5.603 ; 5.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 5.327 ; 5.327 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 5.872 ; 5.872 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 5.674 ; 5.674 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 6.294 ; 6.294 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 5.984 ; 5.984 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 5.921 ; 5.921 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 5.069 ; 5.069 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 5.328 ; 5.328 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 5.276 ; 5.276 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 5.514 ; 5.514 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 5.446 ; 5.446 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 5.582 ; 5.582 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 5.059 ; 5.059 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 5.282 ; 5.282 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.893 ; 4.893 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 5.682 ; 5.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 5.365 ; 5.365 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 6.080 ; 6.080 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 5.610 ; 5.610 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 5.931 ; 5.931 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 5.467 ; 5.467 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 5.839 ; 5.839 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.927 ; 4.927 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 5.365 ; 5.365 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 4.050 ; 4.050 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 5.770 ; 5.770 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.253 ; 4.253 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.423 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.941 ; 3.941 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 5.630 ; 5.630 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.557 ; 4.557 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 4.773 ; 4.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.525 ; 4.525 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 5.330 ; 5.330 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 5.300 ; 5.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 5.254 ; 5.254 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 5.630 ; 5.630 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 4.420 ; 4.420 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 4.350 ; 4.350 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 4.042 ; 4.042 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 5.392 ; 5.392 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.140 ; 5.140 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.989 ; 4.989 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.516 ; 4.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.988 ; 4.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.408 ; 4.408 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.834 ; 4.834 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.521 ; 4.521 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.951 ; 4.951 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.315 ; 4.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.770 ; 4.770 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.526 ; 4.526 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.281 ; 5.281 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.062 ; 5.062 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.095 ; 5.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.074 ; 4.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.491 ; 4.491 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 4.750 ; 4.750 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.972 ; 4.972 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 4.956 ; 4.956 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.026 ; 5.026 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.276 ; 4.276 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.371 ; 4.371 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.228 ; 4.228 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.009 ; 5.009 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 4.575 ; 4.575 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.392 ; 5.392 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.895 ; 4.895 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.183 ; 5.183 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 4.549 ; 4.549 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 4.917 ; 4.917 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 3.721 ; 3.721 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.292 ; 4.292 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 6.223 ; 6.223 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.604 ; 5.604 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.562 ; 5.562 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.088 ; 5.088 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.515 ; 5.515 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.159 ; 5.159 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.457 ; 5.457 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.966 ; 4.966 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.532 ; 5.532 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.256 ; 5.256 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.801 ; 5.801 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.603 ; 5.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 6.223 ; 6.223 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.913 ; 5.913 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.850 ; 5.850 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.998 ; 4.998 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.257 ; 5.257 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.205 ; 5.205 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.443 ; 5.443 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.375 ; 5.375 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.511 ; 5.511 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.988 ; 4.988 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.207 ; 5.207 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.822 ; 4.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.611 ; 5.611 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.294 ; 5.294 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 6.009 ; 6.009 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.539 ; 5.539 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.860 ; 5.860 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.396 ; 5.396 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.768 ; 5.768 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.856 ; 4.856 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.294 ; 5.294 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.699 ; 5.699 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 4.172 ; 4.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 5.500 ; 5.500 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 4.973 ; 4.973 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 4.980 ; 4.980 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 4.687 ; 4.687 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.244 ; 5.244 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 4.685 ; 4.685 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 4.949 ; 4.949 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 4.677 ; 4.677 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.500 ; 5.500 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 4.883 ; 4.883 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 4.740 ; 4.740 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 4.554 ; 4.554 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.111 ; 5.111 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 4.765 ; 4.765 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 5.082 ; 5.082 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.312 ; 4.312 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 4.784 ; 4.784 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.259 ; 4.259 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.525 ; 4.525 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.723 ; 4.723 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.723 ; 4.723 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.145 ; 4.145 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 5.070 ; 5.070 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.208 ; 4.208 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 4.684 ; 4.684 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.030 ; 4.030 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 4.972 ; 4.972 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.032 ; 4.032 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.362 ; 4.362 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.136 ; 4.136 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.722 ; 4.722 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.133 ; 4.133 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.518 ; 4.518 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.950 ; 3.950 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 3.988 ; 3.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.411 ; 3.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.589 ; 3.589 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.411 ; 3.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.624 ; 3.624 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.645 ; 3.645 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.483 ; 3.483 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.556 ; 3.556 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.025 ; 4.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.417 ; 3.417 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 4.104 ; 4.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.948 ; 3.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 2.983 ; 2.983 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.434 ; 4.434 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.185 ; 4.185 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.612 ; 3.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.387 ; 4.387 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.765 ; 3.765 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.964 ; 3.964 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.565 ; 3.565 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.267 ; 4.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.237 ; 3.237 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 3.730 ; 3.730 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.284 ; 3.284 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.742 ; 3.742 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.732 ; 3.732 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 3.934 ; 3.934 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.049 ; 4.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.176 ; 4.176 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.705 ; 3.705 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 3.798 ; 3.798 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.600 ; 3.600 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.017 ; 4.017 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.793 ; 3.793 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.060 ; 4.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.700 ; 3.700 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.897 ; 3.897 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 2.983 ; 2.983 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.352 ; 3.352 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.083 ; 3.083 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.134 ; 4.134 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.818 ; 3.818 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.372 ; 4.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.874 ; 3.874 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.262 ; 4.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 3.599 ; 3.599 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.293 ; 3.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.496 ; 4.496 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.399 ; 4.399 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.805 ; 3.805 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.552 ; 4.552 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.935 ; 3.935 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.248 ; 4.248 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.931 ; 3.931 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.424 ; 4.424 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.569 ; 3.569 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.144 ; 4.144 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.541 ; 3.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.905 ; 3.905 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.592 ; 3.592 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.125 ; 4.125 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.608 ; 3.608 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.058 ; 4.058 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.689 ; 3.689 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 3.991 ; 3.991 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.686 ; 3.686 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.226 ; 4.226 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.704 ; 3.704 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.215 ; 4.215 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.716 ; 3.716 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.163 ; 4.163 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.293 ; 3.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.963 ; 3.963 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.621 ; 3.621 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.975 ; 3.975 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.665 ; 3.665 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.750 ; 3.750 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.432 ; 3.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.636 ; 3.636 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 3.120 ; 3.120 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 3.382 ; 3.382 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.081 ; 4.081 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.423 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.856 ; 3.856 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.612 ; 3.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.778 ; 3.778 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.794 ; 3.794 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.042 ; 4.042 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.781 ; 3.781 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.773 ; 3.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.612 ; 3.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.061 ; 4.061 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.898 ; 3.898 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.487 ; 3.487 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 4.042 ; 4.042 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.559 ; 3.559 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.004 ; 5.004 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.853 ; 4.853 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.380 ; 4.380 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.852 ; 4.852 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.272 ; 4.272 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.698 ; 4.698 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.385 ; 4.385 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.815 ; 4.815 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.179 ; 4.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.634 ; 4.634 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.390 ; 4.390 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.145 ; 5.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 3.627 ; 3.627 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 3.819 ; 3.819 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 3.853 ; 3.853 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.277 ; 4.277 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 3.695 ; 3.695 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 3.877 ; 3.877 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.591 ; 3.591 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 4.093 ; 4.093 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.643 ; 3.643 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 3.998 ; 3.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.580 ; 3.580 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 4.207 ; 4.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 3.638 ; 3.638 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.946 ; 3.946 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 3.559 ; 3.559 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 4.073 ; 4.073 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.725 ; 3.725 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 4.057 ; 4.057 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 3.585 ; 3.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.156 ; 4.156 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.822 ; 4.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.604 ; 5.604 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.562 ; 5.562 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.088 ; 5.088 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.515 ; 5.515 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.159 ; 5.159 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.457 ; 5.457 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.966 ; 4.966 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.532 ; 5.532 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.256 ; 5.256 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.801 ; 5.801 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.603 ; 5.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 6.223 ; 6.223 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.913 ; 5.913 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.850 ; 5.850 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.998 ; 4.998 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.257 ; 5.257 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.205 ; 5.205 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.443 ; 5.443 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.375 ; 5.375 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.511 ; 5.511 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.988 ; 4.988 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.207 ; 5.207 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.822 ; 4.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.611 ; 5.611 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.294 ; 5.294 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 6.009 ; 6.009 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.539 ; 5.539 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.860 ; 5.860 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.396 ; 5.396 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.768 ; 5.768 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.856 ; 4.856 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.294 ; 5.294 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.486 ; 5.486 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 4.172 ; 4.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 4.030 ; 4.030 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 4.973 ; 4.973 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 4.980 ; 4.980 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 4.687 ; 4.687 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.244 ; 5.244 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 4.685 ; 4.685 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 4.949 ; 4.949 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 4.677 ; 4.677 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.500 ; 5.500 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 4.883 ; 4.883 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 4.740 ; 4.740 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 4.554 ; 4.554 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.111 ; 5.111 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 4.765 ; 4.765 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 5.082 ; 5.082 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.312 ; 4.312 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 4.784 ; 4.784 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.259 ; 4.259 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.525 ; 4.525 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.723 ; 4.723 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.723 ; 4.723 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.145 ; 4.145 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 5.070 ; 5.070 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.208 ; 4.208 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 4.684 ; 4.684 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.030 ; 4.030 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 4.972 ; 4.972 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.032 ; 4.032 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.362 ; 4.362 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.136 ; 4.136 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.722 ; 4.722 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.133 ; 4.133 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.518 ; 4.518 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.920 ; 5.920 ;       ;
; fiBENn     ; fbCTRLn     ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
; fiBENn     ; fbTENn      ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.920 ; 5.920 ;       ;
; fiBENn     ; fbCTRLn     ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
; fiBENn     ; fbTENn      ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.121 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.925 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 4.827 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 4.827 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.166 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 4.855 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.166 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 4.865 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.115 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 4.865 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 4.076 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 4.780 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 4.076 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 4.780 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.095 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 4.673 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.935 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 4.673 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.085 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 4.686 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 4.063 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 4.621 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.935 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 4.601 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 4.063 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 4.601 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.925 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 4.515 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.107 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 4.515 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.107 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.449 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.118 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.449 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.121 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.835 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.737 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.737 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.076 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.765 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.076 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.775 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.025 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.775 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 3.986 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.690 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 3.986 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.690 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.005 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.583 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 3.845 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.583 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 3.995 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.596 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 3.973 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.531 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 3.845 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.511 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 3.973 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.511 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 3.835 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.425 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.017 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.425 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.017 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.359 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.028 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.359 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 3.551 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 2.862 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.764 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.764 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 3.103 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.792 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 3.103 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.802 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 3.052 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.802 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.013 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.717 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.013 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.717 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 3.032 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.610 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 2.872 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.610 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 3.022 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.623 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.000 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.558 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 2.872 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.538 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.000 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.538 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 2.862 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.452 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.044 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.452 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.044 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.386 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.055 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.386 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 3.551 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.699 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.601 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.601 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 3.940 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.629 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 3.940 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.639 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 3.889 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.639 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 3.850 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.554 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 3.850 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.554 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 3.869 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.447 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 3.709 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.447 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 3.859 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.460 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 3.837 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.395 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 3.709 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.375 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 3.837 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.375 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 3.699 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.289 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.881 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.289 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.881 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.223 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 3.892 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.223 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.121     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.925     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 4.827     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 4.827     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.166     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 4.855     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.166     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 4.865     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.115     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 4.865     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 4.076     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 4.780     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 4.076     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 4.780     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.095     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 4.673     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.935     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 4.673     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.085     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 4.686     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 4.063     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 4.621     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.935     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 4.601     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 4.063     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 4.601     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.925     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 4.515     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.107     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 4.515     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.107     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.449     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.118     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.449     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.121     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.835     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.737     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.737     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.076     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.765     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.076     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.775     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.025     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.775     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 3.986     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.690     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 3.986     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.690     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.005     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.583     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 3.845     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.583     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 3.995     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.596     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 3.973     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.531     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 3.845     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.511     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 3.973     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.511     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 3.835     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.425     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.017     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.425     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.017     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.359     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.028     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.359     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 3.551     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 2.862     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.764     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.764     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 3.103     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.792     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 3.103     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.802     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 3.052     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.802     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.013     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.717     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.013     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.717     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 3.032     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.610     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 2.872     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.610     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 3.022     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.623     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.000     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.558     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 2.872     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.538     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.000     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.538     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 2.862     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.452     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.044     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.452     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.044     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.386     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.055     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.386     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 3.551     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.699     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.601     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.601     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 3.940     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.629     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 3.940     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.639     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 3.889     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.639     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 3.850     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.554     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 3.850     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.554     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 3.869     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.447     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 3.709     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.447     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 3.859     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.460     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 3.837     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.395     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 3.709     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.375     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 3.837     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.375     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 3.699     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.289     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.881     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.289     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.881     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.223     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 3.892     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.223     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 1.079  ; 0.104 ; 0.470    ; 0.273   ; 2.305               ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 12.500              ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 2.826  ; 0.104 ; 6.288    ; 0.281   ; 11.092              ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 3.639  ; 0.221 ; 10.376   ; 0.273   ; 24.180              ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 6.884  ; 0.213 ; 7.911    ; 0.328   ; 48.769              ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 1.079  ; 0.223 ; 0.470    ; 0.765   ; 2.305               ;
;  altera_reserved_tck                      ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  inst85                                   ; 22.035 ; 0.378 ; 10.591   ; 13.084  ; 11.680              ;
; Design-wide TNS                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst85                                   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 6.291  ; 6.291  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.957  ; 5.957  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.903  ; 4.903  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.616  ; 4.616  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.563  ; 4.563  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 5.313  ; 5.313  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.980  ; 4.980  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 5.364  ; 5.364  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.984  ; 4.984  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.927  ; 4.927  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 6.291  ; 6.291  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 4.855  ; 4.855  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 5.078  ; 5.078  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 7.182  ; 7.182  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.385  ; 7.385  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 6.948  ; 6.948  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.721  ; 6.721  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 7.385  ; 7.385  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 6.541  ; 6.541  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 6.338  ; 6.338  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.713  ; 6.713  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 5.785  ; 5.785  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 7.187  ; 7.187  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 7.678  ; 7.678  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 7.678  ; 7.678  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 7.649  ; 7.649  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.188  ; 7.188  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.519  ; 7.519  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.490  ; 7.490  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L0_EXT_LVDS ; CLK40DES1  ; 4.602  ; 4.602  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.631  ; 5.631  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.158  ; 6.158  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.045  ; 6.045  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 5.667  ; 5.667  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.158  ; 6.158  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 5.963  ; 5.963  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.723  ; 5.723  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.953  ; 5.953  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.093  ; 6.093  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.787  ; 5.787  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 5.892  ; 5.892  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 5.464  ; 5.464  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.971  ; 6.971  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 5.998  ; 5.998  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.971  ; 6.971  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 5.706  ; 5.706  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 6.246  ; 6.246  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 5.341  ; 5.341  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 6.317  ; 6.317  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 5.471  ; 5.471  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 6.236  ; 6.236  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 4.770  ; 4.770  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.196  ; 5.196  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 4.729  ; 4.729  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 5.569  ; 5.569  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.681  ; 5.681  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 5.793  ; 5.793  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 4.948  ; 4.948  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 5.792  ; 5.792  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.127  ; 5.127  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 5.794  ; 5.794  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 4.675  ; 4.675  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.852  ; 5.852  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.210  ; 5.210  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 5.142  ; 5.142  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 4.886  ; 4.886  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.073  ; 5.073  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 4.702  ; 4.702  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 5.298  ; 5.298  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 4.632  ; 4.632  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.056  ; 7.056  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.153  ; 7.153  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.390  ; 6.390  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 10.611 ; 10.611 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 10.611 ; 10.611 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 10.582 ; 10.582 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 10.121 ; 10.121 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 10.452 ; 10.452 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 10.423 ; 10.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 6.422  ; 6.422  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 9.034  ; 9.034  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 8.666  ; 8.666  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 8.628  ; 8.628  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 9.034  ; 9.034  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 8.997  ; 8.997  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.156  ; 6.156  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.798  ; 2.798  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.135  ; 2.135  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.798  ; 2.798  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 0.866  ; 0.866  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.698  ; 2.698  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.513  ; 1.513  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.142  ; 2.142  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.580  ; 1.580  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.103  ; 2.103  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.235  ; 1.235  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.553  ; 1.553  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 1.282  ; 1.282  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.550  ; 1.550  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.201  ; 1.201  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 1.268  ; 1.268  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.166  ; 1.166  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 1.344  ; 1.344  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 0.781  ; 0.781  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.128  ; 2.128  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 0.716  ; 0.716  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.442  ; 2.442  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 0.886  ; 0.886  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 1.630  ; 1.630  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.178  ; 1.178  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.034  ; 2.034  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.403  ; 1.403  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 1.317  ; 1.317  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.072  ; 1.072  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 1.274  ; 1.274  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.854  ; 0.854  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.207  ; 1.207  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.848  ; 0.848  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.187  ; 1.187  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.039  ; 7.039  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 5.974  ; 5.974  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.916  ; 6.916  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 5.882  ; 5.882  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 4.778  ; 4.778  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 5.207  ; 5.207  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 4.736  ; 4.736  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 4.903  ; 4.903  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.343  ; 5.343  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.882  ; 5.882  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 4.716  ; 4.716  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.524  ; 5.524  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 4.828  ; 4.828  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.415  ; 5.415  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 4.437  ; 4.437  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.551  ; 5.551  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.270  ; 5.270  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 5.438  ; 5.438  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 4.632  ; 4.632  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 5.084  ; 5.084  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 4.601  ; 4.601  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 5.015  ; 5.015  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 4.404  ; 4.404  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 5.017  ; 5.017  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.394  ; 6.394  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.721  ; 5.721  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 6.335  ; 6.335  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.334  ; 5.334  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.922  ; 5.922  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.342  ; 5.342  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 6.001  ; 6.001  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.140  ; 5.140  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 6.236  ; 6.236  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.332  ; 5.332  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 6.394  ; 6.394  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 4.675  ; 4.675  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 5.561  ; 5.561  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 5.062  ; 5.062  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 6.105  ; 6.105  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 4.690  ; 4.690  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.546  ; 5.546  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.262  ; 5.262  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.428  ; 5.428  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 4.816  ; 4.816  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.239  ; 5.239  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 2.936  ; 2.936  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.273  ; 2.273  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.936  ; 2.936  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 1.004  ; 1.004  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.836  ; 2.836  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.651  ; 1.651  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.280  ; 2.280  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 1.718  ; 1.718  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.241  ; 2.241  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.373  ; 1.373  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 1.691  ; 1.691  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.420  ; 1.420  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 1.688  ; 1.688  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.339  ; 1.339  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 1.406  ; 1.406  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.304  ; 1.304  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 1.482  ; 1.482  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 0.919  ; 0.919  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.266  ; 2.266  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.854  ; 0.854  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.580  ; 2.580  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.024  ; 1.024  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 1.768  ; 1.768  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.316  ; 1.316  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.172  ; 2.172  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.541  ; 1.541  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 1.455  ; 1.455  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.210  ; 1.210  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 1.412  ; 1.412  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.992  ; 0.992  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.345  ; 1.345  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.986  ; 0.986  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.325  ; 1.325  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 5.323  ; 5.323  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 5.359  ; 5.359  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.990 ; -1.990 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.519 ; -2.519 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.115 ; -2.115 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.013 ; -2.013 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -1.990 ; -1.990 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.254 ; -2.254 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.159 ; -2.159 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.295 ; -2.295 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.162 ; -2.162 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.137 ; -2.137 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.504 ; -2.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.100 ; -2.100 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.167 ; -2.167 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.666 ; -2.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.265 ; -2.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.349 ; -2.349 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.441 ; -2.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.381 ; -2.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.316 ; -2.316 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.408 ; -2.408 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.431 ; -2.431 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.265 ; -2.265 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.407 ; -2.407 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.997 ; -2.997 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.163 ; -3.163 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.143 ; -3.143 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.997 ; -2.997 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.068 ; -3.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.098 ; -3.098 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.009 ; -2.009 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.049 ; -2.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -1.948 ; -1.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -1.974 ; -1.974 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -1.948 ; -1.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -1.950 ; -1.950 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -1.997 ; -1.997 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -1.999 ; -1.999 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.175 ; -2.175 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.256 ; -2.256 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.072 ; -2.072 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -2.584 ; -2.584 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.221 ; -2.221 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.922 ; -1.922 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.424 ; -2.424 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.631 ; -2.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.139 ; -2.139 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.460 ; -2.460 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.191 ; -2.191 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.504 ; -2.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.147 ; -2.147 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.524 ; -2.524 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.004 ; -2.004 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.172 ; -2.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.972 ; -1.972 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.301 ; -2.301 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.297 ; -2.297 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.379 ; -2.379 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.040 ; -2.040 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.361 ; -2.361 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.114 ; -2.114 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.381 ; -2.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -1.941 ; -1.941 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.397 ; -2.397 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.111 ; -2.111 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.140 ; -2.140 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.995 ; -1.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.115 ; -2.115 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.955 ; -1.955 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.171 ; -2.171 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.922 ; -1.922 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.122 ; -2.122 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.750 ; -2.750 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.614 ; -2.614 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.655 ; -3.655 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.821 ; -3.821 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.801 ; -3.801 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.655 ; -3.655 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.726 ; -3.726 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.756 ; -3.756 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.660 ; -2.660 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.925 ; -2.925 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.987 ; -2.987 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.925 ; -2.925 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -3.021 ; -3.021 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -3.051 ; -3.051 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.360 ; -1.360 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.170 ; -0.170 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.784 ; -0.784 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.000 ; -1.000 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.253 ; -0.253 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.942 ; -0.942 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.478 ; -0.478 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.774 ; -0.774 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.502 ; -0.502 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.752 ; -0.752 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.387 ; -0.387 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.507 ; -0.507 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.410 ; -0.410 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.507 ; -0.507 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.377 ; -0.377 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.408 ; -0.408 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.350 ; -0.350 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.438 ; -0.438 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.194 ; -0.194 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.751 ; -0.751 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.170 ; -0.170 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.844 ; -0.844 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.247 ; -0.247 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.553 ; -0.553 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.344 ; -0.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.686 ; -0.686 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.411 ; -0.411 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.434 ; -0.434 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.290 ; -0.290 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.410 ; -0.410 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.230 ; -0.230 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.371 ; -0.371 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.228 ; -0.228 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.361 ; -0.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.387 ; -1.387 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.039 ; -2.039 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.208 ; -2.208 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.847 ; -1.847 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -2.010 ; -2.010 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -2.179 ; -2.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -1.977 ; -1.977 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -2.068 ; -2.068 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.002 ; -2.002 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.280 ; -2.280 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -1.927 ; -1.927 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.192 ; -2.192 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -1.893 ; -1.893 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.114 ; -2.114 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -1.853 ; -1.853 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.073 ; -2.073 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -1.979 ; -1.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.039 ; -2.039 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -1.919 ; -1.919 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -2.120 ; -2.120 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -1.911 ; -1.911 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -2.087 ; -2.087 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -1.847 ; -1.847 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -2.086 ; -2.086 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -1.952 ; -1.952 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.432 ; -2.432 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.631 ; -2.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.190 ; -2.190 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.460 ; -2.460 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.196 ; -2.196 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.505 ; -2.505 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.146 ; -2.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.571 ; -2.571 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.172 ; -2.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.651 ; -2.651 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.962 ; -1.962 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.310 ; -2.310 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.083 ; -2.083 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.482 ; -2.482 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.952 ; -1.952 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.294 ; -2.294 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.144 ; -2.144 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.238 ; -2.238 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.040 ; -2.040 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.431 ; -1.431 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.241 ; -0.241 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -0.855 ; -0.855 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.071 ; -1.071 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.324 ; -0.324 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.013 ; -1.013 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.549 ; -0.549 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.845 ; -0.845 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.573 ; -0.573 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -0.823 ; -0.823 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.458 ; -0.458 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.578 ; -0.578 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.481 ; -0.481 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.578 ; -0.578 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.448 ; -0.448 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.479 ; -0.479 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.421 ; -0.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.509 ; -0.509 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.265 ; -0.265 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.822 ; -0.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.241 ; -0.241 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.915 ; -0.915 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.318 ; -0.318 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.624 ; -0.624 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.415 ; -0.415 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.757 ; -0.757 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.482 ; -0.482 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.505 ; -0.505 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.361 ; -0.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.481 ; -0.481 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.301 ; -0.301 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.442 ; -0.442 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.299 ; -0.299 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.432 ; -0.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.458 ; -1.458 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.070 ; -2.070 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 9.326  ; 9.326  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 9.434  ; 9.434  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 9.717  ; 9.717  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.717  ; 9.717  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 9.246  ; 9.246  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.320  ; 8.320  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 9.294  ; 9.294  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.506  ; 9.506  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 9.159  ; 9.159  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.666  ; 9.666  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 7.874  ; 7.874  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 9.642  ; 9.642  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 9.379  ; 9.379  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.531 ; 12.531 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.980 ; 11.980 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.828 ; 11.828 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 10.155 ; 10.155 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 11.739 ; 11.739 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 9.913  ; 9.913  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 11.552 ; 11.552 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 9.696  ; 9.696  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 12.300 ; 12.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 10.999 ; 10.999 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 12.497 ; 12.497 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 9.846  ; 9.846  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 11.080 ; 11.080 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 10.507 ; 10.507 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 11.373 ; 11.373 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 10.625 ; 10.625 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 11.010 ; 11.010 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 9.864  ; 9.864  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 9.976  ; 9.976  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 10.276 ; 10.276 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 10.268 ; 10.268 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 9.240  ; 9.240  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.531 ; 12.531 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.056 ; 10.056 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 9.751  ; 9.751  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 8.675  ; 8.675  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 12.415 ; 12.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 9.661  ; 9.661  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.969  ; 9.969  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 9.231  ; 9.231  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.605 ; 10.605 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 10.300 ; 10.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 10.276 ; 10.276 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 9.173  ; 9.173  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 14.398 ; 14.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.842 ; 13.842 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 12.827 ; 12.827 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 11.675 ; 11.675 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.719 ; 12.719 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 11.873 ; 11.873 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 12.522 ; 12.522 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 11.341 ; 11.341 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 13.270 ; 13.270 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 12.052 ; 12.052 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 13.410 ; 13.410 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 12.960 ; 12.960 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 14.398 ; 14.398 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 13.756 ; 13.756 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 13.480 ; 13.480 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 11.882 ; 11.882 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 11.940 ; 11.940 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 11.932 ; 11.932 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 12.339 ; 12.339 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 12.384 ; 12.384 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 12.710 ; 12.710 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 11.406 ; 11.406 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.711 ; 12.711 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.957 ; 10.957 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 12.958 ; 12.958 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.117 ; 12.117 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 13.968 ; 13.968 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 12.673 ; 12.673 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 13.514 ; 13.514 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 12.347 ; 12.347 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 13.359 ; 13.359 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 11.026 ; 11.026 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.132 ; 12.132 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 9.321  ; 9.321  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 13.287 ; 13.287 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 10.089 ; 10.089 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.348  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.222  ; 9.222  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.348  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 13.354 ; 13.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 10.713 ; 10.713 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 11.308 ; 11.308 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 10.666 ; 10.666 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 12.805 ; 12.805 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 12.760 ; 12.760 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 12.487 ; 12.487 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 13.354 ; 13.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 10.516 ; 10.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 10.241 ; 10.241 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 9.444  ; 9.444  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 12.913 ; 12.913 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.315 ; 12.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.793 ; 11.793 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 10.689 ; 10.689 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.855 ; 11.855 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.421 ; 10.421 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 11.431 ; 11.431 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 10.701 ; 10.701 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.715 ; 11.715 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 10.157 ; 10.157 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 11.259 ; 11.259 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 10.673 ; 10.673 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.471 ; 12.471 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 12.131 ; 12.131 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 12.057 ; 12.057 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 9.501  ; 9.501  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 10.372 ; 10.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.302 ; 11.302 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.641 ; 11.641 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 11.792 ; 11.792 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 11.982 ; 11.982 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 10.056 ; 10.056 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 10.226 ; 10.226 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 9.934  ; 9.934  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 11.902 ; 11.902 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 10.790 ; 10.790 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 12.913 ; 12.913 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.579 ; 11.579 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 12.322 ; 12.322 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 10.632 ; 10.632 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.639 ; 11.639 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 8.550  ; 8.550  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 10.017 ; 10.017 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 14.260 ; 14.260 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.778 ; 12.778 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.612 ; 12.612 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.537 ; 11.537 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 12.521 ; 12.521 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.735 ; 11.735 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 12.384 ; 12.384 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.203 ; 11.203 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 12.514 ; 12.514 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.914 ; 11.914 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 13.272 ; 13.272 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 12.822 ; 12.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 14.260 ; 14.260 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 13.618 ; 13.618 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 13.342 ; 13.342 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.227 ; 11.227 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 11.802 ; 11.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.794 ; 11.794 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 12.201 ; 12.201 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.246 ; 12.246 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.572 ; 12.572 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.268 ; 11.268 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.776 ; 11.776 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 10.819 ; 10.819 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.820 ; 12.820 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.979 ; 11.979 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.830 ; 13.830 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.535 ; 12.535 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 13.376 ; 13.376 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.209 ; 12.209 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 13.221 ; 13.221 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 10.888 ; 10.888 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.994 ; 11.994 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 13.149 ; 13.149 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.873  ; 9.873  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 12.955 ; 12.955 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 11.512 ; 11.512 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 11.510 ; 11.510 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 10.851 ; 10.851 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 12.238 ; 12.238 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 10.897 ; 10.897 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 11.479 ; 11.479 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 10.795 ; 10.795 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 12.955 ; 12.955 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 11.331 ; 11.331 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 10.961 ; 10.961 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 10.471 ; 10.471 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 11.852 ; 11.852 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 10.977 ; 10.977 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 11.778 ; 11.778 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 9.840  ; 9.840  ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.128 ; 11.128 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 9.773  ; 9.773  ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 10.283 ; 10.283 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 11.004 ; 11.004 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 10.969 ; 10.969 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 9.504  ; 9.504  ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 11.919 ; 11.919 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 9.619  ; 9.619  ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 10.839 ; 10.839 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 9.104  ; 9.104  ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 11.488 ; 11.488 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 9.080  ; 9.080  ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 9.915  ; 9.915  ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.422  ; 9.422  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 11.049 ; 11.049 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 9.489  ; 9.489  ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.371 ; 10.371 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.950 ; 3.950 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 3.988 ; 3.988 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.411 ; 3.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.589 ; 3.589 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.411 ; 3.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.624 ; 3.624 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.645 ; 3.645 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.483 ; 3.483 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.556 ; 3.556 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.025 ; 4.025 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.417 ; 3.417 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 4.104 ; 4.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.948 ; 3.948 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 2.983 ; 2.983 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.434 ; 4.434 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.185 ; 4.185 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.612 ; 3.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.387 ; 4.387 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.765 ; 3.765 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.964 ; 3.964 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.565 ; 3.565 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.267 ; 4.267 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.237 ; 3.237 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 3.730 ; 3.730 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.284 ; 3.284 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.742 ; 3.742 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.732 ; 3.732 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 3.934 ; 3.934 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.049 ; 4.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.176 ; 4.176 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.705 ; 3.705 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 3.798 ; 3.798 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.600 ; 3.600 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.017 ; 4.017 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.793 ; 3.793 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.060 ; 4.060 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.700 ; 3.700 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.897 ; 3.897 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 2.983 ; 2.983 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.352 ; 3.352 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.083 ; 3.083 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.134 ; 4.134 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.818 ; 3.818 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.372 ; 4.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.874 ; 3.874 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.262 ; 4.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 3.599 ; 3.599 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.293 ; 3.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.496 ; 4.496 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.399 ; 4.399 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.805 ; 3.805 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.552 ; 4.552 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.935 ; 3.935 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.248 ; 4.248 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.931 ; 3.931 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.424 ; 4.424 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.569 ; 3.569 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.144 ; 4.144 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.541 ; 3.541 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.905 ; 3.905 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.592 ; 3.592 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.125 ; 4.125 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.608 ; 3.608 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.058 ; 4.058 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.689 ; 3.689 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 3.991 ; 3.991 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.686 ; 3.686 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.226 ; 4.226 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.704 ; 3.704 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.215 ; 4.215 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.716 ; 3.716 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.163 ; 4.163 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.293 ; 3.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.963 ; 3.963 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.621 ; 3.621 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.975 ; 3.975 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.665 ; 3.665 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.750 ; 3.750 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.432 ; 3.432 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.636 ; 3.636 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 3.120 ; 3.120 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 3.382 ; 3.382 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.081 ; 4.081 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.423 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.856 ; 3.856 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.423 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.612 ; 3.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.778 ; 3.778 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.794 ; 3.794 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.042 ; 4.042 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.781 ; 3.781 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.773 ; 3.773 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.612 ; 3.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.061 ; 4.061 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.898 ; 3.898 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.487 ; 3.487 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 4.042 ; 4.042 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.559 ; 3.559 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.004 ; 5.004 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.853 ; 4.853 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.380 ; 4.380 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.852 ; 4.852 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.272 ; 4.272 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.698 ; 4.698 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.385 ; 4.385 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.815 ; 4.815 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.179 ; 4.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.634 ; 4.634 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.390 ; 4.390 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.145 ; 5.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 3.627 ; 3.627 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 3.819 ; 3.819 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 3.853 ; 3.853 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.277 ; 4.277 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 3.695 ; 3.695 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 3.877 ; 3.877 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.591 ; 3.591 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 4.093 ; 4.093 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.643 ; 3.643 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 3.998 ; 3.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.580 ; 3.580 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 4.207 ; 4.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 3.638 ; 3.638 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.946 ; 3.946 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 3.559 ; 3.559 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 4.073 ; 4.073 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.725 ; 3.725 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 4.057 ; 4.057 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 3.585 ; 3.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.156 ; 4.156 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.822 ; 4.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.604 ; 5.604 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.562 ; 5.562 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.088 ; 5.088 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.515 ; 5.515 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.159 ; 5.159 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.457 ; 5.457 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.966 ; 4.966 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.532 ; 5.532 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.256 ; 5.256 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.801 ; 5.801 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.603 ; 5.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 6.223 ; 6.223 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.913 ; 5.913 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.850 ; 5.850 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.998 ; 4.998 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.257 ; 5.257 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.205 ; 5.205 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.443 ; 5.443 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.375 ; 5.375 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.511 ; 5.511 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.988 ; 4.988 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.207 ; 5.207 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.822 ; 4.822 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.611 ; 5.611 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.294 ; 5.294 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 6.009 ; 6.009 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.539 ; 5.539 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.860 ; 5.860 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.396 ; 5.396 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.768 ; 5.768 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.856 ; 4.856 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.294 ; 5.294 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.486 ; 5.486 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 4.172 ; 4.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst85     ; 4.030 ; 4.030 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 4.973 ; 4.973 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 4.980 ; 4.980 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 4.687 ; 4.687 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 5.244 ; 5.244 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 4.685 ; 4.685 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 4.949 ; 4.949 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 4.677 ; 4.677 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 5.500 ; 5.500 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 4.883 ; 4.883 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 4.740 ; 4.740 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 4.554 ; 4.554 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.111 ; 5.111 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 4.765 ; 4.765 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 5.082 ; 5.082 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.312 ; 4.312 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 4.784 ; 4.784 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.259 ; 4.259 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.525 ; 4.525 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.723 ; 4.723 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.723 ; 4.723 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.145 ; 4.145 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 5.070 ; 5.070 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.208 ; 4.208 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 4.684 ; 4.684 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.030 ; 4.030 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 4.972 ; 4.972 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.032 ; 4.032 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.362 ; 4.362 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.136 ; 4.136 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.722 ; 4.722 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.133 ; 4.133 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.518 ; 4.518 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 13.621 ; 13.621 ;        ;
; fiBENn     ; fbCTRLn     ; 12.793 ; 12.793 ; 12.793 ; 12.793 ;
; fiBENn     ; fbTENn      ; 12.793 ; 12.793 ; 12.793 ; 12.793 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.920 ; 5.920 ;       ;
; fiBENn     ; fbCTRLn     ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
; fiBENn     ; fbTENn      ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbTENn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foCLK               ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUSY                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foBSYn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------------+
; Input Transition Times                                                   ;
+-----------------------+--------------+-----------------+-----------------+
; Pin                   ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------------+--------------+-----------------+-----------------+
; fbD[31]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[30]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[29]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[28]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[27]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[26]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[25]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[24]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[23]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[22]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[21]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[20]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[19]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[18]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[17]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[16]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[15]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[14]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[13]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[12]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[11]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[10]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[9]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[8]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbCTRLn               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbTENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_NIM            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L2_EXT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; EXT_RESET             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK40DES1             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TTC_READY             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[4]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[6]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[5]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D_Str                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[7]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiLFn                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiBENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiDIR                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_LVDS           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L1A                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[5]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[4]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[7]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[6]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[11]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNTSTR               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[10]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[9]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[8]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[7]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[6]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[5]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[4]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tms   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tck   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tdi   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_ntrst ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~CS~                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nWS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nRS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~RUnLU~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nCS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA0~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA1~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA2~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA4~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA3~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA5~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA6~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA7~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 8423     ; 788      ; 297      ; 19823    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 19       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 3        ; 0        ; 2        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6935     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 8423     ; 788      ; 297      ; 19823    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 19       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 3        ; 0        ; 2        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6935     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                              ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 267      ; 267      ; 153      ; 153      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 346      ; 92       ; 306      ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 267      ; 0        ; 153      ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 68       ; 68       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 76       ; 27       ; 10       ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 68       ; 0        ; 10       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                               ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 267      ; 267      ; 153      ; 153      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 346      ; 92       ; 306      ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 267      ; 0        ; 153      ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 68       ; 68       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 76       ; 27       ; 10       ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 68       ; 0        ; 10       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 77    ; 77   ;
; Unconstrained Input Port Paths  ; 930   ; 930  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 1482  ; 1482 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Fri May 16 13:37:37 2014
Info: Command: quartus_sta rcb_ctrlr -c ddl_ctrlr
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'ddl_ctrlr.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.079
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.079         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     2.826         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     3.639         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     6.884         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    22.035         0.000 inst85 
Info (332146): Worst-case hold slack is 0.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     0.744         0.000 inst85 
Info (332146): Worst-case recovery slack is 0.470
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.470         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     6.288         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     7.911         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    10.376         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    10.591         0.000 inst85 
Info (332146): Worst-case removal slack is 0.923
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.923         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     0.984         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     1.003         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     1.691         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):    13.852         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.305         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):    11.092         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):    11.680         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.180         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    48.769         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.079
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.079 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|COUNTER[3]
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           launch edge time
    Info (332115):      5.637      2.512  F        clock network delay
    Info (332115):      5.764      0.127     uTco  L0_DELAY:inst68|COUNTER[3]
    Info (332115):      5.764      0.000 RR  CELL  inst68|COUNTER[3]|regout
    Info (332115):      6.117      0.353 RR    IC  inst68|_~0|datab
    Info (332115):      6.581      0.464 RF  CELL  inst68|_~0|combout
    Info (332115):      7.272      0.691 FF    IC  inst68|DELAY_SM~4|dataf
    Info (332115):      7.343      0.071 FR  CELL  inst68|DELAY_SM~4|combout
    Info (332115):      7.343      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      7.550      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           latch edge time
    Info (332115):      8.750      2.500  R        clock network delay
    Info (332115):      8.629     -0.121     uTsu  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.550
    Info (332115): Data Required Time :     8.629
    Info (332115): Slack              :     1.079 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.826
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.826 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           launch edge time
    Info (332115):      8.750      2.500  R        clock network delay
    Info (332115):      8.877      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      8.877      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     10.992      2.115 RR    IC  inst13|ERROR_BIT_0~1|datac
    Info (332115):     11.298      0.306 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info (332115):     11.606      0.308 RR    IC  inst13|ERROR_BIT_0|adatasdata
    Info (332115):     12.020      0.414 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.967      2.467  F        clock network delay
    Info (332115):     14.846     -0.121     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Arrival Time  :    12.020
    Info (332115): Data Required Time :    14.846
    Info (332115): Slack              :     2.826 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.639
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.639 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     46.250      2.500  R        clock network delay
    Info (332115):     46.377      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     46.377      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     47.998      1.621 RR    IC  inst74|L0_TO_COLUMN_SM~7|dataf
    Info (332115):     48.069      0.071 RR  CELL  inst74|L0_TO_COLUMN_SM~7|combout
    Info (332115):     48.480      0.411 RR    IC  inst74|L0_TO_COLUMN_SM~8|dataf
    Info (332115):     48.551      0.071 RR  CELL  inst74|L0_TO_COLUMN_SM~8|combout
    Info (332115):     48.551      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):     48.758      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.518      2.518  R        clock network delay
    Info (332115):     52.397     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    48.758
    Info (332115): Data Required Time :    52.397
    Info (332115): Slack              :     3.639 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.884
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.884 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     93.692      6.192  F        clock network delay
    Info (332115):     93.819      0.127     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info (332115):     93.819      0.000 FF  CELL  inst6|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     94.651      0.832 FF    IC  inst|_~12|dataf
    Info (332115):     94.722      0.071 FR  CELL  inst|_~12|combout
    Info (332115):     95.134      0.412 RR    IC  inst|END_FIFO_DATA_LOOP|adatasdata
    Info (332115):     95.548      0.414 RR  CELL  ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.553      2.553  R        clock network delay
    Info (332115):    102.432     -0.121     uTsu  ddlctrlr:inst|END_FIFO_DATA_LOOP
    Info (332115): 
    Info (332115): Data Arrival Time  :    95.548
    Info (332115): Data Required Time :   102.432
    Info (332115): Slack              :     6.884 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.035
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.035 
    Info (332115): ===================================================================
    Info (332115): From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.762      3.262  F        clock network delay
    Info (332115):     15.889      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     15.889      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     15.889      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     16.503      0.614 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     16.503      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     16.550      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     16.550      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     16.597      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     16.597      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     16.644      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     16.644      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     16.691      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     16.691      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     16.738      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     16.738      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     16.785      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     16.785      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     16.914      0.129 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     16.914      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     16.961      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     16.961      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     17.008      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     17.008      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     17.055      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     17.055      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     17.102      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     17.102      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     17.149      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     17.149      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     17.196      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     17.196      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     17.243      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     17.243      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     17.512      0.269 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     17.512      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     17.559      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     17.559      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     17.606      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     17.606      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     17.653      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     17.653      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     17.700      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     17.700      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     17.747      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     17.747      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     17.794      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     17.794      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     17.841      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     17.841      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     17.970      0.129 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     17.970      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     18.017      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     18.017      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     18.064      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     18.064      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     18.111      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     18.111      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     18.158      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     18.158      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     18.205      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     18.205      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     18.252      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     18.252      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     18.299      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     18.299      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     18.467      0.168 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     18.467      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     18.598      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     40.754      3.254  F        clock network delay
    Info (332115):     40.633     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.598
    Info (332115): Data Required Time :    40.633
    Info (332115): Slack              :    22.035 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info (332115): To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     18.692      6.192  F        clock network delay
    Info (332115):     18.819      0.127     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info (332115):     18.819      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|full_dff|regout
    Info (332115):     18.819      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|_~2|datae
    Info (332115):     19.142      0.323 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|_~2|combout
    Info (332115):     19.142      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|full_dff|datain
    Info (332115):     19.349      0.207 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     18.692      6.192  F        clock network delay
    Info (332115):     18.892      0.200      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.349
    Info (332115): Data Required Time :    18.892
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.502      2.502  R        clock network delay
    Info (332115):      2.629      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115):      2.629      0.000 RR  CELL  inst7|IDLE|regout
    Info (332115):      2.629      0.000 RR    IC  inst7|RESET_SM~9|datae
    Info (332115):      2.952      0.323 RR  CELL  inst7|RESET_SM~9|combout
    Info (332115):      2.952      0.000 RR    IC  inst7|IDLE|datain
    Info (332115):      3.159      0.207 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.502      2.502  R        clock network delay
    Info (332115):      2.702      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.159
    Info (332115): Data Required Time :     2.702
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): To Node      : ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           launch edge time
    Info (332115):     52.501      2.501  F        clock network delay
    Info (332115):     52.628      0.127     uTco  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115):     52.628      0.000 FF  CELL  inst|WORD_NR_CNT[0]|regout
    Info (332115):     52.628      0.000 FF    IC  inst|WORD_NR_CNT[0]~1|datae
    Info (332115):     52.951      0.323 FR  CELL  inst|WORD_NR_CNT[0]~1|combout
    Info (332115):     52.951      0.000 RR    IC  inst|WORD_NR_CNT[0]|datain
    Info (332115):     53.158      0.207 RR  CELL  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.501      2.501  F        clock network delay
    Info (332115):     52.701      0.200      uTh  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    53.158
    Info (332115): Data Required Time :    52.701
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|IDLE
    Info (332115): To Node      : L0_DELAY:inst68|IDLE
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.500      2.500  R        clock network delay
    Info (332115):      2.627      0.127     uTco  L0_DELAY:inst68|IDLE
    Info (332115):      2.627      0.000 RR  CELL  inst68|IDLE|regout
    Info (332115):      2.627      0.000 RR    IC  inst68|DELAY_SM~5|datae
    Info (332115):      2.950      0.323 RR  CELL  inst68|DELAY_SM~5|combout
    Info (332115):      2.950      0.000 RR    IC  inst68|IDLE|datain
    Info (332115):      3.157      0.207 RR  CELL  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.500      2.500  R        clock network delay
    Info (332115):      2.700      0.200      uTh  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.157
    Info (332115): Data Required Time :     2.700
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.762      3.262  F        clock network delay
    Info (332115):     15.889      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115):     15.889      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|regout
    Info (332115):     15.889      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|datad
    Info (332115):     16.575      0.686 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|sumout
    Info (332115):     16.575      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|datain
    Info (332115):     16.706      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.762      3.262  F        clock network delay
    Info (332115):     15.962      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.706
    Info (332115): Data Required Time :    15.962
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.470
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 0.470 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.502      2.502  R        clock network delay
    Info (332115):      2.629      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.629      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      3.437      0.808 RR    IC  inst20|dataf
    Info (332115):      3.508      0.071 RR  CELL  inst20|combout
    Info (332115):      3.919      0.411 RR    IC  inst68|COUNTER[4]~1|dataf
    Info (332115):      3.990      0.071 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      4.291      0.301 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      5.046      0.755 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      5.637      2.512  F        clock network delay
    Info (332115):      5.516     -0.121     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.046
    Info (332115): Data Required Time :     5.516
    Info (332115): Slack              :     0.470 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.288
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 6.288 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|ENA_LOCAL_SEGMENT_SEL
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.502      2.502  R        clock network delay
    Info (332115):      2.629      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.629      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      3.574      0.945 RR    IC  inst64|datab
    Info (332115):      4.038      0.464 RR  CELL  inst64|combout
    Info (332115):      6.931      2.893 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      6.931      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      7.839      0.908 RR    IC  inst|ENA_LOCAL_SEGMENT_SEL|aclr
    Info (332115):      8.594      0.755 RF  CELL  ddlctrlr:inst|ENA_LOCAL_SEGMENT_SEL
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.003      2.503  F        clock network delay
    Info (332115):     14.882     -0.121     uTsu  ddlctrlr:inst|ENA_LOCAL_SEGMENT_SEL
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.594
    Info (332115): Data Required Time :    14.882
    Info (332115): Slack              :     6.288 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.911
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 7.911 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|LOCAL_DEC_CMD
    Info (332115): To Node      : ddlctrlr:inst|COLUMN_CNT[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     90.024      2.524  F        clock network delay
    Info (332115):     90.151      0.127     uTco  ddlctrlr:inst|LOCAL_DEC_CMD
    Info (332115):     90.151      0.000 FF  CELL  inst|LOCAL_DEC_CMD|regout
    Info (332115):     91.280      1.129 FF    IC  inst|CLR_COLUMN_CNT~0|datac
    Info (332115):     91.586      0.306 FR  CELL  inst|CLR_COLUMN_CNT~0|combout
    Info (332115):     92.683      1.097 RR    IC  inst|COLUMN_CNT[3]~0|dataf
    Info (332115):     92.754      0.071 RR  CELL  inst|COLUMN_CNT[3]~0|combout
    Info (332115):     93.717      0.963 RR    IC  inst|COLUMN_CNT[0]|aclr
    Info (332115):     94.472      0.755 RF  CELL  ddlctrlr:inst|COLUMN_CNT[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.504      2.504  R        clock network delay
    Info (332115):    102.383     -0.121     uTsu  ddlctrlr:inst|COLUMN_CNT[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    94.472
    Info (332115): Data Required Time :   102.383
    Info (332115): Slack              :     7.911 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.376
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.376 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           launch edge time
    Info (332115):     37.500      0.000  F        clock network delay
    Info (332115):     37.500      0.000 FF  CELL  inst85|regout
    Info (332115):     38.300      0.800 FF    IC  inst20|datac
    Info (332115):     38.606      0.306 FR  CELL  inst20|combout
    Info (332115):     40.363      1.757 RR    IC  inst20~clkctrl|inclk[0]
    Info (332115):     40.363      0.000 RR  CELL  inst20~clkctrl|outclk
    Info (332115):     41.266      0.903 RR    IC  inst74|L0_UP_1|aclr
    Info (332115):     42.021      0.755 RF  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.518      2.518  R        clock network delay
    Info (332115):     52.397     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    42.021
    Info (332115): Data Required Time :    52.397
    Info (332115): Slack              :    10.376 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.591
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.591 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.510      2.510  R        clock network delay
    Info (332115):      2.637      0.127     uTco  inst67
    Info (332115):      2.637      0.000 RR  CELL  inst67|regout
    Info (332115):      4.287      1.650 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[23]|aclr
    Info (332115):      5.042      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.754      3.254  F        clock network delay
    Info (332115):     15.633     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.042
    Info (332115): Data Required Time :    15.633
    Info (332115): Slack              :    10.591 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.923
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.923 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|L0_FLAG_DELAY1
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     12.500      0.000  F        clock network delay
    Info (332115):     12.500      0.000 FF  CELL  inst85|regout
    Info (332115):     13.300      0.800 FF    IC  inst20|datac
    Info (332115):     13.606      0.306 FR  CELL  inst20|combout
    Info (332115):     14.632      1.026 RR    IC  inst13|L0_FLAG_DELAY5~0|datad
    Info (332115):     14.934      0.302 RR  CELL  inst13|L0_FLAG_DELAY5~0|combout
    Info (332115):     15.351      0.417 RR    IC  inst13|L0_FLAG_DELAY1|aclr
    Info (332115):     16.106      0.755 RF  CELL  TTC_COMMUNICATION:inst13|L0_FLAG_DELAY1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.983      2.483  F        clock network delay
    Info (332115):     15.183      0.200      uTh  TTC_COMMUNICATION:inst13|L0_FLAG_DELAY1
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.106
    Info (332115): Data Required Time :    15.183
    Info (332115): Slack              :     0.923 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.984
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.984 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|FE_REG[30]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      1.088      1.088 RR    IC  inst21~2|datad
    Info (332115):      1.390      0.302 RF  CELL  inst21~2|combout
    Info (332115):      2.931      1.541 FF    IC  inst7|FE_REG[30]|aclr
    Info (332115):      3.686      0.755 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[30]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.502      2.502  R        clock network delay
    Info (332115):      2.702      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|FE_REG[30]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.686
    Info (332115): Data Required Time :     2.702
    Info (332115): Slack              :     0.984 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.003
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.003 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst34
    Info (332115): To Node      : inst85
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.507      2.507  R        clock network delay
    Info (332115):      2.634      0.127     uTco  inst34
    Info (332115):      2.634      0.000 RR  CELL  inst34|regout
    Info (332115):      2.955      0.321 RR    IC  inst85|aclr
    Info (332115):      3.710      0.755 RR  CELL  inst85
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.507      2.507  R        clock network delay
    Info (332115):      2.707      0.200      uTh  inst85
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.710
    Info (332115): Data Required Time :     2.707
    Info (332115): Slack              :     1.003 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.691
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.691 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : inst11
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.502      2.502  R        clock network delay
    Info (332115):      2.629      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.629      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      3.636      1.007 RR    IC  inst11|aclr
    Info (332115):      4.391      0.755 RF  CELL  inst11
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.500      2.500  R        clock network delay
    Info (332115):      2.700      0.200      uTh  inst11
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.391
    Info (332115): Data Required Time :     2.700
    Info (332115): Slack              :     1.691 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.852
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 13.852 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     27.510      2.510  R        clock network delay
    Info (332115):     27.637      0.127     uTco  inst67
    Info (332115):     27.637      0.000 RR  CELL  inst67|regout
    Info (332115):     29.059      1.422 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|aclr
    Info (332115):     29.814      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.762      3.262  F        clock network delay
    Info (332115):     15.962      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :    29.814
    Info (332115): Data Required Time :    15.962
    Info (332115): Slack              :    13.852 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.305
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.305 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      4.252      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      4.711      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      4.711      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.399      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):      2.182     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info (332113):      3.928      1.746 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.928      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      4.809      0.881 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      5.637      0.828 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      7.377      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      7.836      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      7.836      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     12.524      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):      5.307     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info (332113):      7.053      1.746 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      7.053      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.934      0.881 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      8.762      0.828 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.305
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.092
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.092 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_1o14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info (332113):      0.803      1.746 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      1.679      0.876 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      2.323      0.644 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_1o14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     14.086      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     14.086      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     18.774      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     11.557     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info (332113):     13.303      1.746 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     13.303      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     14.179      0.876 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     14.823      0.644 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_1o14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.408
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.092
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     14.075      1.575 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     14.075      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     14.934      0.859 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     15.762      0.828 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     26.575      1.575 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     26.575      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     27.434      0.859 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     28.262      0.828 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.180
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.180 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info (332113):      0.803      1.746 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      1.670      0.867 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      2.498      0.828 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     31.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     24.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info (332113):     25.803      1.746 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.803      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     26.670      0.867 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     27.498      0.828 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.180
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.769
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.769 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     51.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     51.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     51.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     56.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     49.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info (332113):     50.803      1.746 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.803      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     52.080      1.277 FF    IC  inst|FIFO_CLK|datab
    Info (332113):     52.544      0.464 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     54.323      1.779 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     54.323      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     55.213      0.890 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     55.846      0.633 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    101.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):    101.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    101.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    106.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     99.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info (332113):    100.803      1.746 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.803      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    102.080      1.277 RR    IC  inst|FIFO_CLK|datab
    Info (332113):    102.544      0.464 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    104.323      1.779 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    104.323      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    105.213      0.890 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    105.846      0.633 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     1.231
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.769
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.273
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.273         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     4.864         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     5.244         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    10.029         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    23.545         0.000 inst85 
Info (332146): Worst-case hold slack is 0.104
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.104         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     0.213         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     0.221         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     0.223         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     0.378         0.000 inst85 
Info (332146): Worst-case recovery slack is 1.982
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.982         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):     9.731         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):    10.598         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    11.607         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    11.730         0.000 inst85 
Info (332146): Worst-case removal slack is 0.273
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.273         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):     0.281         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):     0.328         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):     0.765         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):    13.084         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.495         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info (332119):    11.448         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info (332119):    11.870         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.370         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info (332119):    49.083         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info (332119):    98.000         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.273
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.273 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.133      1.133  R        clock network delay
    Info (332115):      1.195      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      1.195      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      1.483      0.288 RR    IC  inst68|COUNTER[0]|ena
    Info (332115):      1.948      0.465 RR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      4.268      1.143  F        clock network delay
    Info (332115):      4.221     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.948
    Info (332115): Data Required Time :     4.221
    Info (332115): Slack              :     2.273 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.864
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.864 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst11
    Info (332115): To Node      : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     18.750     18.750           launch edge time
    Info (332115):     19.883      1.133  R        clock network delay
    Info (332115):     19.945      0.062     uTco  inst11
    Info (332115):     19.945      0.000 RR  CELL  inst11|regout
    Info (332115):     20.420      0.475 RR    IC  inst59|dataf
    Info (332115):     20.438      0.018 RR  CELL  inst59|combout
    Info (332115):     21.020      0.582 RR    IC  auto_signaltap_0|sld_signaltap_body|acq_data_in_reg[0]|adatasdata
    Info (332115):     21.214      0.194 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.125      1.125  R        clock network delay
    Info (332115):     26.078     -0.047     uTsu  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    21.214
    Info (332115): Data Required Time :    26.078
    Info (332115): Slack              :     4.864 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.244
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.244 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     44.883      1.133  R        clock network delay
    Info (332115):     44.945      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     44.945      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     45.543      0.598 RR    IC  inst74|L0_TO_COLUMN_SM~7|dataf
    Info (332115):     45.561      0.018 RR  CELL  inst74|L0_TO_COLUMN_SM~7|combout
    Info (332115):     45.744      0.183 RR    IC  inst74|L0_TO_COLUMN_SM~8|dataf
    Info (332115):     45.762      0.018 RR  CELL  inst74|L0_TO_COLUMN_SM~8|combout
    Info (332115):     45.762      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):     45.859      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.150      1.150  R        clock network delay
    Info (332115):     51.103     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    45.859
    Info (332115): Data Required Time :    51.103
    Info (332115): Slack              :     5.244 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 10.029
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 10.029 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|READ_FIFO_DATA
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     90.293      2.793  F        clock network delay
    Info (332115):     90.355      0.062     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info (332115):     90.355      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     90.702      0.347 RR    IC  inst|READ_FIFO_DATA~0|dataf
    Info (332115):     90.720      0.018 RR  CELL  inst|READ_FIFO_DATA~0|combout
    Info (332115):     90.901      0.181 RR    IC  inst|READ_FIFO_DATA|adatasdata
    Info (332115):     91.095      0.194 RR  CELL  ddlctrlr:inst|READ_FIFO_DATA
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.171      1.171  R        clock network delay
    Info (332115):    101.124     -0.047     uTsu  ddlctrlr:inst|READ_FIFO_DATA
    Info (332115): 
    Info (332115): Data Arrival Time  :    91.095
    Info (332115): Data Required Time :   101.124
    Info (332115): Slack              :    10.029 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.545
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.545 
    Info (332115): ===================================================================
    Info (332115): From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.995      1.495  F        clock network delay
    Info (332115):     14.057      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.057      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.057      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.346      0.289 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     14.346      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     14.370      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     14.370      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     14.394      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     14.394      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     14.418      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     14.418      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     14.442      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     14.442      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     14.466      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     14.466      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     14.490      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     14.490      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     14.556      0.066 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     14.556      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     14.580      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     14.580      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     14.604      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     14.604      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     14.628      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     14.628      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     14.652      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     14.652      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     14.676      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     14.676      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     14.700      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     14.700      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     14.724      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     14.724      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     14.855      0.131 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     14.855      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     14.879      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     14.879      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     14.903      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     14.903      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     14.927      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     14.927      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     14.951      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     14.951      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     14.975      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     14.975      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     14.999      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     14.999      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     15.023      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     15.023      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     15.089      0.066 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     15.089      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     15.113      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     15.113      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     15.137      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     15.137      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     15.161      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     15.161      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     15.185      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     15.185      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     15.209      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     15.209      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     15.233      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     15.233      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     15.257      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     15.257      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     15.339      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     15.339      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     15.398      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     38.990      1.490  F        clock network delay
    Info (332115):     38.943     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.398
    Info (332115): Data Required Time :    38.943
    Info (332115): Slack              :    23.545 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.104
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.104 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_FIFO_COMPARE
    Info (332115): To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.654      1.154  F        clock network delay
    Info (332115):     13.716      0.062     uTco  ddlctrlr:inst|BLOCK_WRITE_FIFO_COMPARE
    Info (332115):     13.716      0.000 RR  CELL  inst|BLOCK_WRITE_FIFO_COMPARE|regout
    Info (332115):     14.695      0.979 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|dataf
    Info (332115):     14.713      0.018 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|combout
    Info (332115):     15.357      0.644 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|_~2|dataf
    Info (332115):     15.375      0.018 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|_~2|combout
    Info (332115):     15.375      0.000 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|full_dff|datain
    Info (332115):     15.472      0.097 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.293      2.793  F        clock network delay
    Info (332115):     15.368      0.075      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.472
    Info (332115): Data Required Time :    15.368
    Info (332115): Slack              :     0.104 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.213
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.213 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst86
    Info (332115): To Node      : inst87
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.148      1.148  R        clock network delay
    Info (332115):      1.210      0.062     uTco  inst86
    Info (332115):      1.210      0.000 RR  CELL  inst86|regout
    Info (332115):      1.321      0.111 RR    IC  inst87~feeder|dataf
    Info (332115):      1.339      0.018 RR  CELL  inst87~feeder|combout
    Info (332115):      1.339      0.000 RR    IC  inst87|datain
    Info (332115):      1.436      0.097 RR  CELL  inst87
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.148      1.148  R        clock network delay
    Info (332115):      1.223      0.075      uTh  inst87
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.436
    Info (332115): Data Required Time :     1.223
    Info (332115): Slack              :     0.213 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.221
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.221 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|FE_REG[26]
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.138      1.138  R        clock network delay
    Info (332115):      1.200      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|FE_REG[26]
    Info (332115):      1.200      0.000 FF  CELL  inst7|FE_REG[26]|regout
    Info (332115):      1.319      0.119 FF    IC  inst7|RESET_SM~9|dataf
    Info (332115):      1.337      0.018 FR  CELL  inst7|RESET_SM~9|combout
    Info (332115):      1.337      0.000 RR    IC  inst7|IDLE|datain
    Info (332115):      1.434      0.097 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.138      1.138  R        clock network delay
    Info (332115):      1.213      0.075      uTh  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.434
    Info (332115): Data Required Time :     1.213
    Info (332115): Slack              :     0.221 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.223
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.223 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : inst11
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.133      1.133  R        clock network delay
    Info (332115):      1.195      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      1.195      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      1.316      0.121 RR    IC  inst11~0|dataf
    Info (332115):      1.334      0.018 RR  CELL  inst11~0|combout
    Info (332115):      1.334      0.000 RR    IC  inst11|datain
    Info (332115):      1.431      0.097 RR  CELL  inst11
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.133      1.133  R        clock network delay
    Info (332115):      1.208      0.075      uTh  inst11
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.431
    Info (332115): Data Required Time :     1.208
    Info (332115): Slack              :     0.223 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.995      1.495  F        clock network delay
    Info (332115):     14.057      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115):     14.057      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|regout
    Info (332115):     14.057      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|datad
    Info (332115):     14.389      0.332 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|sumout
    Info (332115):     14.389      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|datain
    Info (332115):     14.448      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.995      1.495  F        clock network delay
    Info (332115):     14.070      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.448
    Info (332115): Data Required Time :    14.070
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.982
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.982 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.138      1.138  R        clock network delay
    Info (332115):      1.200      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.200      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.536      0.336 RR    IC  inst20|dataf
    Info (332115):      1.554      0.018 RR  CELL  inst20|combout
    Info (332115):      1.734      0.180 RR    IC  inst68|COUNTER[4]~1|dataf
    Info (332115):      1.752      0.018 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      1.876      0.124 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      2.239      0.363 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      4.268      1.143  F        clock network delay
    Info (332115):      4.221     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.239
    Info (332115): Data Required Time :     4.221
    Info (332115): Slack              :     1.982 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.731
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.731 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|ENA_LOCAL_SEGMENT_SEL
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.138      1.138  R        clock network delay
    Info (332115):      1.200      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.200      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.588      0.388 RR    IC  inst64|datab
    Info (332115):      1.746      0.158 RR  CELL  inst64|combout
    Info (332115):      3.078      1.332 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      3.078      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      3.495      0.417 RR    IC  inst|ENA_LOCAL_SEGMENT_SEL|aclr
    Info (332115):      3.858      0.363 RF  CELL  ddlctrlr:inst|ENA_LOCAL_SEGMENT_SEL
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.636      1.136  F        clock network delay
    Info (332115):     13.589     -0.047     uTsu  ddlctrlr:inst|ENA_LOCAL_SEGMENT_SEL
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.858
    Info (332115): Data Required Time :    13.589
    Info (332115): Slack              :     9.731 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.598
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.598 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|LOCAL_DEC_CMD
    Info (332115): To Node      : ddlctrlr:inst|COLUMN_CNT[0]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     88.651      1.151  F        clock network delay
    Info (332115):     88.713      0.062     uTco  ddlctrlr:inst|LOCAL_DEC_CMD
    Info (332115):     88.713      0.000 FF  CELL  inst|LOCAL_DEC_CMD|regout
    Info (332115):     89.161      0.448 FF    IC  inst|CLR_COLUMN_CNT~0|datac
    Info (332115):     89.255      0.094 FR  CELL  inst|CLR_COLUMN_CNT~0|combout
    Info (332115):     89.696      0.441 RR    IC  inst|COLUMN_CNT[3]~0|dataf
    Info (332115):     89.714      0.018 RR  CELL  inst|COLUMN_CNT[3]~0|combout
    Info (332115):     90.128      0.414 RR    IC  inst|COLUMN_CNT[0]|aclr
    Info (332115):     90.491      0.363 RF  CELL  ddlctrlr:inst|COLUMN_CNT[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.136      1.136  R        clock network delay
    Info (332115):    101.089     -0.047     uTsu  ddlctrlr:inst|COLUMN_CNT[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    90.491
    Info (332115): Data Required Time :   101.089
    Info (332115): Slack              :    10.598 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.607
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.607 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           launch edge time
    Info (332115):     37.500      0.000  F        clock network delay
    Info (332115):     37.500      0.000 FF  CELL  inst85|regout
    Info (332115):     37.824      0.324 FF    IC  inst20|datac
    Info (332115):     37.918      0.094 FR  CELL  inst20|combout
    Info (332115):     38.714      0.796 RR    IC  inst20~clkctrl|inclk[0]
    Info (332115):     38.714      0.000 RR  CELL  inst20~clkctrl|outclk
    Info (332115):     39.133      0.419 RR    IC  inst74|L0_UP_1|aclr
    Info (332115):     39.496      0.363 RF  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.150      1.150  R        clock network delay
    Info (332115):     51.103     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    39.496
    Info (332115): Data Required Time :    51.103
    Info (332115): Slack              :    11.607 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.730
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.730 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.141      1.141  R        clock network delay
    Info (332115):      1.203      0.062     uTco  inst67
    Info (332115):      1.203      0.000 RR  CELL  inst67|regout
    Info (332115):      1.850      0.647 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[23]|aclr
    Info (332115):      2.213      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.990      1.490  F        clock network delay
    Info (332115):     13.943     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[23]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.213
    Info (332115): Data Required Time :    13.943
    Info (332115): Slack              :    11.730 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.273
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.273 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|FE_REG[30]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.432      0.432 RR    IC  inst21~2|datad
    Info (332115):      0.542      0.110 RF  CELL  inst21~2|combout
    Info (332115):      1.123      0.581 FF    IC  inst7|FE_REG[30]|aclr
    Info (332115):      1.486      0.363 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[30]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.138      1.138  R        clock network delay
    Info (332115):      1.213      0.075      uTh  DDL_SOFT_RESET_MODULE:inst7|FE_REG[30]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.486
    Info (332115): Data Required Time :     1.213
    Info (332115): Slack              :     0.273 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.281
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.281 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|L0_FLAG_DELAY1
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     12.500      0.000  F        clock network delay
    Info (332115):     12.500      0.000 FF  CELL  inst85|regout
    Info (332115):     12.824      0.324 FF    IC  inst20|datac
    Info (332115):     12.918      0.094 FR  CELL  inst20|combout
    Info (332115):     13.335      0.417 RR    IC  inst13|L0_FLAG_DELAY5~0|datad
    Info (332115):     13.445      0.110 RR  CELL  inst13|L0_FLAG_DELAY5~0|combout
    Info (332115):     13.619      0.174 RR    IC  inst13|L0_FLAG_DELAY1|aclr
    Info (332115):     13.982      0.363 RF  CELL  TTC_COMMUNICATION:inst13|L0_FLAG_DELAY1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.626      1.126  F        clock network delay
    Info (332115):     13.701      0.075      uTh  TTC_COMMUNICATION:inst13|L0_FLAG_DELAY1
    Info (332115): 
    Info (332115): Data Arrival Time  :    13.982
    Info (332115): Data Required Time :    13.701
    Info (332115): Slack              :     0.281 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.328
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.328 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.530      0.530 RR    IC  inst|WRITE_fbTEN~1|datad
    Info (332115):      0.640      0.110 RF  CELL  inst|WRITE_fbTEN~1|combout
    Info (332115):      1.186      0.546 FF    IC  inst|WRITE_fbTEN|aclr
    Info (332115):      1.549      0.363 FR  CELL  ddlctrlr:inst|WRITE_fbTEN
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.146      1.146  R        clock network delay
    Info (332115):      1.221      0.075      uTh  ddlctrlr:inst|WRITE_fbTEN
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.549
    Info (332115): Data Required Time :     1.221
    Info (332115): Slack              :     0.328 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.765
    Info (332115): -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.765 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_DELAY:inst68|IDLE
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.324      0.324 RR    IC  inst20|datac
    Info (332115):      0.418      0.094 RF  CELL  inst20|combout
    Info (332115):      1.214      0.796 FF    IC  inst20~clkctrl|inclk[0]
    Info (332115):      1.214      0.000 FF  CELL  inst20~clkctrl|outclk
    Info (332115):      1.610      0.396 FF    IC  inst68|IDLE|aclr
    Info (332115):      1.973      0.363 FR  CELL  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.133      1.133  R        clock network delay
    Info (332115):      1.208      0.075      uTh  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.973
    Info (332115): Data Required Time :     1.208
    Info (332115): Slack              :     0.765 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.084
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 13.084 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     26.141      1.141  R        clock network delay
    Info (332115):     26.203      0.062     uTco  inst67
    Info (332115):     26.203      0.000 RR  CELL  inst67|regout
    Info (332115):     26.791      0.588 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|aclr
    Info (332115):     27.154      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.995      1.495  F        clock network delay
    Info (332115):     14.070      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.154
    Info (332115): Data Required Time :    14.070
    Info (332115): Slack              :    13.084 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.495
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.495 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      3.608      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      3.835      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      3.835      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.161      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):      2.587     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info (332113):      3.477      0.890 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.477      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      3.890      0.413 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      4.268      0.378 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      6.733      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      6.960      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      6.960      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.286      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):      5.712     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info (332113):      6.602      0.890 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      6.602      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.015      0.413 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      7.393      0.378 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.495
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.448
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.448 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_1o14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info (332113):      0.352      0.890 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      0.762      0.410 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      1.079      0.317 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_1o14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     13.210      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     13.210      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     15.536      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     11.962     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info (332113):     12.852      0.890 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     12.852      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     13.262      0.410 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     13.579      0.317 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_1o14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.052
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.448
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     13.225      0.725 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     13.225      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     13.617      0.392 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     13.995      0.378 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     25.725      0.725 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     25.725      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     26.117      0.392 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     26.495      0.378 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.370
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.370 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info (332113):      0.352      0.890 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      0.756      0.404 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      1.134      0.378 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     28.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     24.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info (332113):     25.352      0.890 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.352      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     25.756      0.404 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     26.134      0.378 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.370
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.083
    Info (332113): Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.083 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     50.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     50.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     50.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     53.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     49.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info (332113):     50.352      0.890 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.352      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     50.953      0.601 FF    IC  inst|FIFO_CLK|datab
    Info (332113):     51.111      0.158 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     51.924      0.813 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     51.924      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     52.334      0.410 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     52.644      0.310 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    100.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):    100.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    100.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    103.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info (332113):     99.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info (332113):    100.352      0.890 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.352      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    100.953      0.601 RR    IC  inst|FIFO_CLK|datab
    Info (332113):    101.111      0.158 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    101.924      0.813 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    101.924      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    102.334      0.410 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    102.644      0.310 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     0.917
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.083
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 98.000
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 98.000 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.000
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    98.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 433 megabytes
    Info: Processing ended: Fri May 16 13:37:39 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


