module _dff_4_r(clk, reset_n, d, q); //4bit resettable flip flop
	input clk, reset_n;					//input
	input [3:0]	d;
	output [3:0] q;						//output
	reg [3:0] q;							//reg
	
	always @ (posedge clk or negedge reset_n)									//clk 이 rising edge일때 나 reset_n이 falling edge일때 작동
	begin
		if(reset_n == 0)	q <= 1'b0;						//reset이 0 이면 q는 항상 0
		else 					q <= d;							//그외에는 q=d
	end
	
endmodule
