## Relat√≥rio: _Soma em VHDL usando For Generate_

### Objetivo
o objetivo desta atividade √© implementar a opera√ß√£o de soma em VHDL utilizando o comando for generate, buscando a compreens√£o da estrutura sequencial e a compara√ß√£o entre diferentes abordagens de implementa√ß√£o.

### Estrutura dos arquivos

```
üìÅ assets
‚îú‚îÄ‚îÄ rtl.pdf           # PDF gerado a partir do RTL do c√≥digo principal
‚îî‚îÄ‚îÄ waveform.png      # Imagem da forma de onda (waveform) ap√≥s a simula√ß√£o/teste
üìÅ libs
‚îú‚îÄ‚îÄ custom
|   ‚îú‚îÄ‚îÄ custom.vhd         # Arquivo com defini√ß√µes de constantes e tipos auxiliares
|   ‚îî‚îÄ‚îÄ custom_body.vhd    # Implementa a l√≥gica da fun√ß√£o log2(n)
‚îú‚îÄ‚îÄ adder.vhd              # Implementa√ß√£o de um somador bin√°rio de duas entradas
üìÑ sum_tree.vhd            # M√≥dulo principal que implementa a l√≥gica da √°rvore de somas
üìÑ tb_sum_tree.vhd         # Testbench para validar o funcionamento da √°rvore de somas
```

### Prot√≥tipo em Python
O c√≥digo abaixo representa uma vers√£o em alto n√≠vel da √°rvore de somas. Ele assume como entrada uma lista com tamanho igual a uma pot√™ncia de dois e realiza somas em pares at√© restar um √∫nico valor (a soma total). Cada n√≠vel da √°rvore √© armazenado, facilitando a visualiza√ß√£o e depura√ß√£o.

```python
def sum_tree(LSUM: list):
    nsums = len(LSUM)

    # Caso a lista esteja vazia, o resultado √© zero
    if nsums == 0:
        return 0

    # Verifica se o tamanho da lista √© uma pot√™ncia de dois
    # A opera√ß√£o (n & (n-1)) == 0 s√≥ √© verdadeira para pot√™ncias de dois
    if (nsums & (nsums - 1)) != 0:
        raise ValueError("A lista de entrada deve ter tamanho igual a uma pot√™ncia de dois.")

    # Inicializa a √°rvore com o primeiro n√≠vel (valores originais)
    tree = [LSUM.copy()]

    # Itera at√© que reste apenas um valor (a soma final)
    while len(tree[-1]) > 1:
        prev_level = tree[-1]  # √öltimo n√≠vel da √°rvore
        next_level = []

        # Soma os elementos em pares e armazena no pr√≥ximo n√≠vel
        for i in range(0, len(prev_level), 2):
            summed_value = prev_level[i] + prev_level[i + 1]
            next_level.append(summed_value)

        # Adiciona o novo n√≠vel √† √°rvore
        tree.append(next_level)

    return tree  # Retorna a √°rvore completa, com todos os n√≠veis de soma
```

### Resultados
Foi utilizado `N_SUM = 16` (quantidade de n√∫meros a ser somado) e `N_WORD = 8` (tamanho dos n√∫meros a ser somado), ambos podendo ser alterado no arquivo _custom.vhd_.

#### RTL
Ap√≥s a implementa√ß√£o do m√≥dulo _sum_tree.vhd_ obteve-se o seguinte _RTL_:

![RTL](assets/rtl.png)

Pode-se observar que a estrutura do _RTL_ se assemelha a uma √°rvore, o que era esperado a ser alcan√ßado utilizando a estrutura de _for generate_.

#### Waveform
Ap√≥s a implementa√ß√£o do m√≥dulo _tb_sum_tree.vhd_, obteve-se a seguinte _waveform_:

![waveform](assets/waveform.png)

Pode-se observar que ap√≥s a atribui√ß√£o dos valores a serem somados, `[50, 24, 30, 33, 28, 22, 24, 72, 16, 81, 12, 26, 50, 5, 27, 24]`, levou-se exatamente `log2(N_SUM)` ciclos de clock para obter o resultado total das somas, `[524]`, sendo cada ciclo um _stage_ da √°rvore sendo somado.

### Considera√ß√µes
A atividade proporcionou uma compreens√£o pr√°tica da modelagem de circuitos digitais usando VHDL, especialmente no que tange √† abordagem iterativa com _for generate_. 

Al√©m disso:
- O uso de _package_ e _body_ para organiza√ß√£o do c√≥digo foi consolidado;
  
- A implementa√ß√£o correspondeu corretamente ao prot√≥tipo em alto n√≠vel;
  
- Todos os testes passaram conforme o esperado, sem ocorr√™ncia de erros.