digraph "CFG for '_Z6init_rPfi' function" {
	label="CFG for '_Z6init_rPfi' function";

	Node0x52d59b0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%2:\l  %3 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %4 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %5 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %6 = getelementptr i8, i8 addrspace(4)* %4, i64 4\l  %7 = bitcast i8 addrspace(4)* %6 to i16 addrspace(4)*\l  %8 = load i16, i16 addrspace(4)* %7, align 4, !range !5, !invariant.load !6\l  %9 = zext i16 %8 to i32\l  %10 = mul i32 %5, %9\l  %11 = add i32 %10, %3\l  %12 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %13 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %14 = getelementptr i8, i8 addrspace(4)* %4, i64 6\l  %15 = bitcast i8 addrspace(4)* %14 to i16 addrspace(4)*\l  %16 = load i16, i16 addrspace(4)* %15, align 2, !range !5, !invariant.load !6\l  %17 = zext i16 %16 to i32\l  %18 = mul i32 %13, %17\l  %19 = add i32 %18, %12\l  %20 = tail call i32 @llvm.amdgcn.workitem.id.z(), !range !4\l  %21 = tail call i32 @llvm.amdgcn.workgroup.id.z()\l  %22 = getelementptr i8, i8 addrspace(4)* %4, i64 8\l  %23 = bitcast i8 addrspace(4)* %22 to i16 addrspace(4)*\l  %24 = load i16, i16 addrspace(4)* %23, align 4, !range !5, !invariant.load !6\l  %25 = zext i16 %24 to i32\l  %26 = mul i32 %21, %25\l  %27 = add i32 %26, %20\l  %28 = mul i32 %27, %1\l  %29 = add i32 %28, %19\l  %30 = mul i32 %29, %1\l  %31 = add i32 %30, %11\l  %32 = icmp slt i32 %11, %1\l  %33 = icmp slt i32 %19, %1\l  %34 = select i1 %32, i1 %33, i1 false\l  br i1 %34, label %35, label %73\l|{<s0>T|<s1>F}}"];
	Node0x52d59b0:s0 -> Node0x52d9150;
	Node0x52d59b0:s1 -> Node0x52da060;
	Node0x52d9150 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%35:\l35:                                               \l  %36 = icmp slt i32 %27, %1\l  %37 = icmp slt i32 %31, 343\l  %38 = select i1 %36, i1 %37, i1 false\l  br i1 %38, label %39, label %73\l|{<s0>T|<s1>F}}"];
	Node0x52d9150:s0 -> Node0x52da370;
	Node0x52d9150:s1 -> Node0x52da060;
	Node0x52da370 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%39:\l39:                                               \l  %40 = shl nsw i32 %11, 1\l  %41 = add nuw nsw i32 %40, 1\l  %42 = sitofp i32 %41 to float\l  %43 = sitofp i32 %1 to float\l  %44 = fdiv contract float %42, %43\l  %45 = fpext float %44 to double\l  %46 = fsub contract double 1.000000e+00, %45\l  %47 = fmul contract double %46, 5.250000e+00\l  %48 = fptrunc double %47 to float\l  %49 = sext i32 %31 to i64\l  %50 = getelementptr inbounds float, float addrspace(1)* %0, i64 %49\l  store float %48, float addrspace(1)* %50, align 4, !tbaa !7\l  %51 = shl nsw i32 %19, 1\l  %52 = add nuw nsw i32 %51, 1\l  %53 = sitofp i32 %52 to float\l  %54 = fdiv contract float %53, %43\l  %55 = fpext float %54 to double\l  %56 = fsub contract double 1.000000e+00, %55\l  %57 = fmul contract double %56, 5.250000e+00\l  %58 = fptrunc double %57 to float\l  %59 = add nsw i32 %31, 343\l  %60 = sext i32 %59 to i64\l  %61 = getelementptr inbounds float, float addrspace(1)* %0, i64 %60\l  store float %58, float addrspace(1)* %61, align 4, !tbaa !7\l  %62 = shl nsw i32 %27, 1\l  %63 = add nuw nsw i32 %62, 1\l  %64 = sitofp i32 %63 to float\l  %65 = fdiv contract float %64, %43\l  %66 = fpext float %65 to double\l  %67 = fsub contract double 1.000000e+00, %66\l  %68 = fmul contract double %67, 5.250000e+00\l  %69 = fptrunc double %68 to float\l  %70 = add nsw i32 %31, 686\l  %71 = sext i32 %70 to i64\l  %72 = getelementptr inbounds float, float addrspace(1)* %0, i64 %71\l  store float %69, float addrspace(1)* %72, align 4, !tbaa !7\l  br label %73\l}"];
	Node0x52da370 -> Node0x52da060;
	Node0x52da060 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%73:\l73:                                               \l  ret void\l}"];
}
