`include "defines.v"

//访存阶段，

module mem(

	input wire		      rst,         //1bit，复位信号
	
	//来自执行阶段的信息	
	input wire[`RegAddrBus]       wd_i,        //5bit，执行阶段传过来的，要写入的目的寄存器地址
	input wire                    wreg_i,      //1bit，执行阶段传过来的，是否有要写入的目的寄存器
	input wire[`RegBus]	      wdata_i,     //32bit，执行阶段传过来的，要写入目的寄存器的值
	
	//送到回写阶段的信息
	output reg[`RegAddrBus]      wd_o,         //5bit，送到回写阶段的，要写入的目的寄存器地址
	output reg                   wreg_o,       //1bit，送到回写阶段的，是否有要写入的目的寄存器
	output reg[`RegBus]	     wdata_o       //32bit，送到回写阶段的，要写入目的寄存器的值
);
	
	always @ (*) begin  //组合逻辑电路
		    if(rst == `RstEnable) begin
			        wd_o <= `NOPRegAddr;         //复位，地址为0地址
			        wreg_o <= `WriteDisable;     //复位，写入使能信号无效
		                wdata_o <= `ZeroWord;        //复位，写入的值为0
		    end else begin
		                wd_o <= wd_i;                //将三个值依次传递下去就可以
			        wreg_o <= wreg_i;
			        wdata_o <= wdata_i;
		    end   //if
	end    //always


endmodule
