Fitter report for Principal
Wed Nov 21 11:52:32 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 21 11:52:32 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Principal                                       ;
; Top-level Entity Name              ; Principal                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 775 / 18,752 ( 4 % )                            ;
;     Total combinational functions  ; 755 / 18,752 ( 4 % )                            ;
;     Dedicated logic registers      ; 58 / 18,752 ( < 1 % )                           ;
; Total registers                    ; 58                                              ;
; Total pins                         ; 59 / 315 ( 19 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 7,104 / 239,616 ( 3 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                    ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                          ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                             ; Destination Port ; Destination Port Name ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------+------------------+-----------------------+
; Registro:RegistroA|Output[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; Registro:RegistroA|Output[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; Registro:RegistroB|Output[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 930 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 930 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 927     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/1v4nd4llos.JAVERIANA.000/Desktop/LastBreath/Proyecto_Arquitectura_II_Tragamonedas/Principal/PrincipalV9/output_files/Principal.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 775 / 18,752 ( 4 % )     ;
;     -- Combinational with no register       ; 717                      ;
;     -- Register only                        ; 20                       ;
;     -- Combinational with a register        ; 38                       ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 226                      ;
;     -- 3 input functions                    ; 250                      ;
;     -- <=2 input functions                  ; 279                      ;
;     -- Register only                        ; 20                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 518                      ;
;     -- arithmetic mode                      ; 237                      ;
;                                             ;                          ;
; Total registers*                            ; 58 / 19,649 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 58 / 18,752 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 57 / 1,172 ( 5 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 59 / 315 ( 19 % )        ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )           ;
;                                             ;                          ;
; Global signals                              ; 1                        ;
; M4Ks                                        ; 4 / 52 ( 8 % )           ;
; Total block memory bits                     ; 7,104 / 239,616 ( 3 % )  ;
; Total block memory implementation bits      ; 18,432 / 239,616 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 1 / 16 ( 6 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%             ;
; Peak interconnect usage (total/H/V)         ; 5% / 3% / 7%             ;
; Maximum fan-out                             ; 73                       ;
; Highest non-global fan-out                  ; 54                       ;
; Total fan-out                               ; 2345                     ;
; Average fan-out                             ; 2.62                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 775 / 18752 ( 4 % )  ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 717                  ; 0                              ;
;     -- Register only                        ; 20                   ; 0                              ;
;     -- Combinational with a register        ; 38                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 226                  ; 0                              ;
;     -- 3 input functions                    ; 250                  ; 0                              ;
;     -- <=2 input functions                  ; 279                  ; 0                              ;
;     -- Register only                        ; 20                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 518                  ; 0                              ;
;     -- arithmetic mode                      ; 237                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 58                   ; 0                              ;
;     -- Dedicated logic registers            ; 58 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 57 / 1172 ( 5 % )    ; 0 / 1172 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 59                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 7104                 ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                              ;
; M4K                                         ; 4 / 52 ( 7 % )       ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 2420                 ; 0                              ;
;     -- Registered Connections               ; 239                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 12                   ; 0                              ;
;     -- Output Ports                         ; 47                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; EnterButton  ; R22   ; 6        ; 50           ; 10           ; 1           ; 25                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk          ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches0[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches0[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches0[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches0[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches1[0] ; W12   ; 7        ; 26           ; 0            ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches1[1] ; U12   ; 8        ; 26           ; 0            ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches1[2] ; U11   ; 8        ; 26           ; 0            ; 3           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches1[3] ; M2    ; 1        ; 0            ; 13           ; 3           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches2[0] ; M1    ; 1        ; 0            ; 13           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches2[1] ; L2    ; 2        ; 0            ; 13           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; SS0[0]   ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS0[1]   ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS0[2]   ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS0[3]   ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS0[4]   ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS0[5]   ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS0[6]   ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS1[0]   ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS1[1]   ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS1[2]   ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS1[3]   ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS1[4]   ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS1[5]   ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS1[6]   ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS2[0]   ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS2[1]   ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS2[2]   ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS2[3]   ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS2[4]   ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS2[5]   ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS2[6]   ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS3[0]   ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS3[1]   ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS3[2]   ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS3[3]   ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS3[4]   ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS3[5]   ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SS3[6]   ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsR[0] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsR[1] ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsR[2] ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsR[3] ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsR[4] ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsR[5] ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsR[6] ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsR[7] ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsR[8] ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsR[9] ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsV[0] ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsV[1] ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsV[2] ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsV[3] ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsV[4] ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsV[5] ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsV[6] ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledsV[7] ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; nclk     ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 21 / 36 ( 58 % ) ; 3.3V          ; --           ;
; 7        ; 3 / 40 ( 8 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; SS2[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; SS2[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; SS1[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; SS1[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; SS2[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; SS3[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; SS3[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; SS3[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; SS1[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; SS0[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; SS2[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; SS2[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; SS0[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; SS0[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; SS3[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; SS3[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; SS1[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; SS2[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; SS2[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; SS0[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; SS0[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; SS1[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; SS1[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; SS1[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; SS0[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; SS0[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; SS3[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; switches2[1]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; SS3[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; switches0[1]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; switches0[0]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; switches2[0]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; switches1[3]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; switches0[2]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; ledsR[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; ledsR[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; ledsR[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; ledsR[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; EnterButton                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; ledsR[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; switches1[2]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; switches1[1]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; ledsR[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; ledsR[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; ledsV[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; ledsV[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; switches0[3]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; ledsR[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; ledsV[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; ledsV[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; switches1[0]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; nclk                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; ledsV[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; ledsV[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; ledsR[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; ledsR[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; ledsV[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; ledsV[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                              ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Principal                                ; 775 (4)     ; 58 (0)                    ; 0 (0)         ; 7104        ; 4    ; 0            ; 0       ; 0         ; 59   ; 0            ; 717 (4)      ; 20 (0)            ; 38 (0)           ; |Principal                                                                                                                       ; work         ;
;    |ALU:ALU1|                             ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |Principal|ALU:ALU1                                                                                                              ; work         ;
;    |Mux14:MuxA|                           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Principal|Mux14:MuxA                                                                                                            ; work         ;
;    |MuxSS:MuxSevenSeg|                    ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 0 (0)            ; |Principal|MuxSS:MuxSevenSeg                                                                                                     ; work         ;
;    |PCounter:PC|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Principal|PCounter:PC                                                                                                           ; work         ;
;    |UC:UnidadControl|                     ; 39 (39)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 4 (4)             ; 18 (18)          ; |Principal|UC:UnidadControl                                                                                                      ; work         ;
;    |memoria:memoriaIns|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Principal|memoria:memoriaIns                                                                                                    ; work         ;
;       |altsyncram:my_rom_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Principal|memoria:memoriaIns|altsyncram:my_rom_rtl_0                                                                            ; work         ;
;          |altsyncram_ks71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Principal|memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated                                             ; work         ;
;    |randomSegmento:ranSeg|                ; 609 (20)    ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 589 (0)      ; 16 (16)           ; 4 (1)            ; |Principal|randomSegmento:ranSeg                                                                                                 ; work         ;
;       |lpm_divide:Mod0|                   ; 592 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 589 (0)      ; 0 (0)             ; 3 (0)            ; |Principal|randomSegmento:ranSeg|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_s7m:auto_generated|  ; 592 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 589 (0)      ; 0 (0)             ; 3 (0)            ; |Principal|randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_3nh:divider| ; 592 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 589 (0)      ; 0 (0)             ; 3 (0)            ; |Principal|randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider                       ; work         ;
;                |alt_u_div_85f:divider|    ; 592 (592)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 589 (589)    ; 0 (0)             ; 3 (3)            ; |Principal|randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider ; work         ;
;    |registefile:RegisterF|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 448         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Principal|registefile:RegisterF                                                                                                 ; work         ;
;       |altsyncram:registef_rtl_0|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 224         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Principal|registefile:RegisterF|altsyncram:registef_rtl_0                                                                       ; work         ;
;          |altsyncram_0tl1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 224         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Principal|registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated                                        ; work         ;
;       |altsyncram:registef_rtl_1|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 224         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Principal|registefile:RegisterF|altsyncram:registef_rtl_1                                                                       ; work         ;
;          |altsyncram_0tl1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 224         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Principal|registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated                                        ; work         ;
;    |sieteS:apuestaOIngreso|               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Principal|sieteS:apuestaOIngreso                                                                                                ; work         ;
;    |sumPC:PCsum|                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |Principal|sumPC:PCsum                                                                                                           ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; nclk         ; Output   ; --            ; --            ; --                    ; --  ;
; SS0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; SS3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; ledsR[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsR[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsR[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsR[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsR[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsR[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsR[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsR[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsR[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsR[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsV[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsV[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsV[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsV[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsV[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsV[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsV[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledsV[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; switches0[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches0[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches0[2] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches0[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches1[0] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches1[1] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches1[2] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches1[3] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches2[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches2[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; EnterButton  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; switches0[0]                              ;                   ;         ;
; switches0[1]                              ;                   ;         ;
; switches0[2]                              ;                   ;         ;
; switches0[3]                              ;                   ;         ;
; switches1[0]                              ;                   ;         ;
; switches1[1]                              ;                   ;         ;
; switches1[2]                              ;                   ;         ;
; switches1[3]                              ;                   ;         ;
; switches2[0]                              ;                   ;         ;
; switches2[1]                              ;                   ;         ;
; EnterButton                               ;                   ;         ;
;      - randomSegmento:ranSeg|count_i1[0]  ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[1]  ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[2]  ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[3]  ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[4]  ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[5]  ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[6]  ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[7]  ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[8]  ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[9]  ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[10] ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[11] ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[12] ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[13] ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[14] ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[15] ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[16] ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[17] ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[18] ; 1                 ; 0       ;
;      - randomSegmento:ranSeg|count_i1[19] ; 1                 ; 0       ;
;      - UC:UnidadControl|est_actual.WM     ; 1                 ; 0       ;
;      - UC:UnidadControl|Selector0~0       ; 1                 ; 0       ;
;      - UC:UnidadControl|Selector2~0       ; 1                 ; 0       ;
;      - UC:UnidadControl|Selector3~0       ; 1                 ; 0       ;
;      - UC:UnidadControl|Selector1~1       ; 1                 ; 0       ;
; clk                                       ;                   ;         ;
+-------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+-----------------------------------+--------------------+---------+--------------------+--------+----------------------+------------------+---------------------------+
; Name                              ; Location           ; Fan-Out ; Usage              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+--------------------+---------+--------------------+--------+----------------------+------------------+---------------------------+
; EnterButton                       ; PIN_R22            ; 25      ; Clock, Sync. clear ; no     ; --                   ; --               ; --                        ;
; PCyes~2                           ; LCCOMB_X38_Y16_N2  ; 8       ; Clock enable       ; no     ; --                   ; --               ; --                        ;
; UC:UnidadControl|WRF~2            ; LCCOMB_X45_Y16_N18 ; 2       ; Write enable       ; no     ; --                   ; --               ; --                        ;
; UC:UnidadControl|est_actual.Fetch ; LCFF_X49_Y14_N29   ; 4       ; Clock enable       ; no     ; --                   ; --               ; --                        ;
; clk                               ; PIN_L1             ; 42      ; Clock              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------------+--------------------+---------+--------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_L1   ; 42      ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~36           ; 54      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~34           ; 51      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~32           ; 48      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~30           ; 45      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~28           ; 42      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~26           ; 39      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~38           ; 38      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~24           ; 36      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_1~22           ; 33      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_18~20          ; 30      ;
; ~GND                                                                                                                                    ; 28      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_17~18          ; 27      ;
; EnterButton                                                                                                                             ; 25      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_16~16          ; 24      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_15~14          ; 21      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_14~12          ; 18      ;
; UC:UnidadControl|est_actual.Inp                                                                                                         ; 15      ;
; UC:UnidadControl|est_actual.OutSS                                                                                                       ; 15      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_13~10          ; 15      ;
; UC:UnidadControl|WideOr3~0                                                                                                              ; 14      ;
; UC:UnidadControl|est_actual.EstadoRand                                                                                                  ; 14      ;
; UC:UnidadControl|est_actual.Decode                                                                                                      ; 13      ;
; MuxSS:MuxSevenSeg|Equal0~1                                                                                                              ; 13      ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a23                                                 ; 13      ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a24                                                 ; 13      ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a25                                                 ; 13      ;
; MuxSS:MuxSevenSeg|S0[1]~22                                                                                                              ; 12      ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a22                                                 ; 12      ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_12~8           ; 12      ;
; MuxSS:MuxSevenSeg|ledR[0]~4                                                                                                             ; 10      ;
; PCyes~1                                                                                                                                 ; 9       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[380]~641 ; 9       ;
; MuxSS:MuxSevenSeg|ledV[0]~4                                                                                                             ; 8       ;
; PCyes~2                                                                                                                                 ; 8       ;
; MuxSS:MuxSevenSeg|Equal0~0                                                                                                              ; 8       ;
; switches1[3]                                                                                                                            ; 7       ;
; switches1[2]                                                                                                                            ; 7       ;
; switches1[1]                                                                                                                            ; 7       ;
; switches1[0]                                                                                                                            ; 7       ;
; switches0[3]                                                                                                                            ; 7       ;
; switches0[2]                                                                                                                            ; 7       ;
; switches0[1]                                                                                                                            ; 7       ;
; switches0[0]                                                                                                                            ; 7       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[381]~643 ; 7       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[382]~642 ; 7       ;
; switches2[1]                                                                                                                            ; 5       ;
; switches2[0]                                                                                                                            ; 5       ;
; UC:UnidadControl|est_actual.Fetch                                                                                                       ; 4       ;
; randomSegmento:ranSeg|count_i1[2]                                                                                                       ; 4       ;
; randomSegmento:ranSeg|count_i1[3]                                                                                                       ; 4       ;
; randomSegmento:ranSeg|count_i1[4]                                                                                                       ; 4       ;
; randomSegmento:ranSeg|count_i1[5]                                                                                                       ; 4       ;
; randomSegmento:ranSeg|count_i1[6]                                                                                                       ; 4       ;
; randomSegmento:ranSeg|count_i1[7]                                                                                                       ; 4       ;
; randomSegmento:ranSeg|count_i1[8]                                                                                                       ; 4       ;
; randomSegmento:ranSeg|count_i1[9]                                                                                                       ; 4       ;
; randomSegmento:ranSeg|count_i1[10]                                                                                                      ; 4       ;
; randomSegmento:ranSeg|count_i1[11]                                                                                                      ; 4       ;
; randomSegmento:ranSeg|count_i1[12]                                                                                                      ; 4       ;
; randomSegmento:ranSeg|count_i1[13]                                                                                                      ; 4       ;
; randomSegmento:ranSeg|count_i1[14]                                                                                                      ; 4       ;
; randomSegmento:ranSeg|count_i1[15]                                                                                                      ; 4       ;
; randomSegmento:ranSeg|count_i1[16]                                                                                                      ; 4       ;
; randomSegmento:ranSeg|count_i1[17]                                                                                                      ; 4       ;
; randomSegmento:ranSeg|count_i1[18]                                                                                                      ; 4       ;
; randomSegmento:ranSeg|count_i1[19]                                                                                                      ; 4       ;
; randomSegmento:ranSeg|count_i1[0]                                                                                                       ; 4       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~40          ; 4       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[361]~808 ; 3       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[360]~640 ; 3       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[360]~639 ; 3       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[361]~638 ; 3       ;
; randomSegmento:ranSeg|count_i1[1]                                                                                                       ; 3       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a18                                                 ; 3       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a19                                                 ; 3       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a20                                                 ; 3       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a21                                                 ; 3       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[341]~807 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[321]~806 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[301]~805 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[281]~804 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[261]~803 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[241]~802 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[221]~801 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[201]~800 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[181]~799 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[161]~798 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[141]~797 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[121]~796 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[101]~795 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[81]~794  ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[82]~793  ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[83]~792  ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[84]~791  ; 2       ;
; sieteS:apuestaOIngreso|iSS1[0]~5                                                                                                        ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[342]~773 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[343]~772 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[344]~771 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[345]~770 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[346]~769 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[347]~768 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[348]~767 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[349]~766 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[350]~765 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[351]~764 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[352]~763 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[353]~762 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[354]~761 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[355]~760 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[356]~759 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[357]~758 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[322]~757 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[323]~756 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[324]~755 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[325]~754 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[326]~753 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[327]~752 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[328]~751 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[329]~750 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[330]~749 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[331]~748 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[332]~747 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[333]~746 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[334]~745 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[335]~744 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[336]~743 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[302]~742 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[303]~741 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[304]~740 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[305]~739 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[306]~738 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[307]~737 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[308]~736 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[309]~735 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[310]~734 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[311]~733 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[312]~732 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[313]~731 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[314]~730 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[315]~729 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[282]~728 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[283]~727 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[284]~726 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[285]~725 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[286]~724 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[287]~723 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[288]~722 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[289]~721 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[290]~720 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[291]~719 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[292]~718 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[293]~717 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[294]~716 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[262]~715 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[263]~714 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[264]~713 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[265]~712 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[266]~711 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[267]~710 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[268]~709 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[269]~708 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[270]~707 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[271]~706 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[272]~705 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[273]~704 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[242]~703 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[243]~702 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[244]~701 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[245]~700 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[246]~699 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[247]~698 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[248]~697 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[249]~696 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[250]~695 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[251]~694 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[252]~693 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[222]~692 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[223]~691 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[224]~690 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[225]~689 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[226]~688 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[227]~687 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[228]~686 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[229]~685 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[230]~684 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[231]~683 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[202]~682 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[203]~681 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[204]~680 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[205]~679 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[206]~678 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[207]~677 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[208]~676 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[209]~675 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[210]~674 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[182]~673 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[183]~672 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[184]~671 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[185]~670 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[186]~669 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[187]~668 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[188]~667 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[189]~666 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[162]~665 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[163]~664 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[164]~663 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[165]~662 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[166]~661 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[167]~660 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[168]~659 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[142]~658 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[143]~657 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[144]~656 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[145]~655 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[146]~654 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[147]~653 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[122]~652 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[123]~651 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[124]~650 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[125]~649 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[126]~648 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[102]~647 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[103]~646 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[104]~645 ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[105]~644 ; 2       ;
; UC:UnidadControl|WRF~2                                                                                                                  ; 2       ;
; Mux14:MuxA|Output[13]~13                                                                                                                ; 2       ;
; Mux14:MuxA|Output[12]~12                                                                                                                ; 2       ;
; Mux14:MuxA|Output[11]~11                                                                                                                ; 2       ;
; Mux14:MuxA|Output[10]~10                                                                                                                ; 2       ;
; Mux14:MuxA|Output[9]~9                                                                                                                  ; 2       ;
; Mux14:MuxA|Output[8]~8                                                                                                                  ; 2       ;
; Mux14:MuxA|Output[7]~7                                                                                                                  ; 2       ;
; Mux14:MuxA|Output[6]~6                                                                                                                  ; 2       ;
; Mux14:MuxA|Output[5]~5                                                                                                                  ; 2       ;
; Mux14:MuxA|Output[4]~4                                                                                                                  ; 2       ;
; Mux14:MuxA|Output[3]~3                                                                                                                  ; 2       ;
; Mux14:MuxA|Output[2]~2                                                                                                                  ; 2       ;
; Mux14:MuxA|Output[1]~1                                                                                                                  ; 2       ;
; Mux14:MuxA|Output[0]~0                                                                                                                  ; 2       ;
; UC:UnidadControl|est_actual.CalDirLM                                                                                                    ; 2       ;
; UC:UnidadControl|est_actual.CalDirSM                                                                                                    ; 2       ;
; UC:UnidadControl|est_actual.ExecuteADDI                                                                                                 ; 2       ;
; UC:UnidadControl|est_sig.ExecuteSUB~0                                                                                                   ; 2       ;
; PCounter:PC|PCact[7]                                                                                                                    ; 2       ;
; PCounter:PC|PCact[6]                                                                                                                    ; 2       ;
; PCounter:PC|PCact[5]                                                                                                                    ; 2       ;
; PCounter:PC|PCact[4]                                                                                                                    ; 2       ;
; PCounter:PC|PCact[3]                                                                                                                    ; 2       ;
; PCounter:PC|PCact[2]                                                                                                                    ; 2       ;
; PCounter:PC|PCact[1]                                                                                                                    ; 2       ;
; PCounter:PC|PCact[0]                                                                                                                    ; 2       ;
; UC:UnidadControl|est_actual.ExBgt                                                                                                       ; 2       ;
; UC:UnidadControl|est_actual.ExBne                                                                                                       ; 2       ;
; UC:UnidadControl|est_actual.ExBeq                                                                                                       ; 2       ;
; UC:UnidadControl|est_actual.WRegister                                                                                                   ; 2       ;
; UC:UnidadControl|est_actual.GuarMem                                                                                                     ; 2       ;
; memoria:memoriaIns|reg_address[7]                                                                                                       ; 2       ;
; memoria:memoriaIns|reg_address[6]                                                                                                       ; 2       ;
; memoria:memoriaIns|reg_address[5]                                                                                                       ; 2       ;
; memoria:memoriaIns|reg_address[4]                                                                                                       ; 2       ;
; memoria:memoriaIns|reg_address[3]                                                                                                       ; 2       ;
; memoria:memoriaIns|reg_address[2]                                                                                                       ; 2       ;
; memoria:memoriaIns|reg_address[1]                                                                                                       ; 2       ;
; memoria:memoriaIns|reg_address[0]                                                                                                       ; 2       ;
; UC:UnidadControl|Equal0~0                                                                                                               ; 2       ;
; MuxSS:MuxSevenSeg|S0[3]~25                                                                                                              ; 2       ;
; Registro:RegistroB|Output[9]                                                                                                            ; 2       ;
; Registro:RegistroB|Output[10]                                                                                                           ; 2       ;
; Registro:RegistroB|Output[11]                                                                                                           ; 2       ;
; Registro:RegistroB|Output[12]                                                                                                           ; 2       ;
; Registro:RegistroB|Output[13]                                                                                                           ; 2       ;
; Registro:RegistroB|Output[1]                                                                                                            ; 2       ;
; Registro:RegistroB|Output[2]                                                                                                            ; 2       ;
; Registro:RegistroB|Output[3]                                                                                                            ; 2       ;
; Registro:RegistroB|Output[4]                                                                                                            ; 2       ;
; Registro:RegistroB|Output[5]                                                                                                            ; 2       ;
; Registro:RegistroB|Output[6]                                                                                                            ; 2       ;
; Registro:RegistroB|Output[7]                                                                                                            ; 2       ;
; Registro:RegistroB|Output[8]                                                                                                            ; 2       ;
; Registro:RegistroB|Output[0]                                                                                                            ; 2       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a1                                                  ; 2       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a2                                                  ; 2       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a3                                                  ; 2       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a4                                                  ; 2       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a5                                                  ; 2       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a6                                                  ; 2       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a7                                                  ; 2       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a0                                                  ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~4           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~2           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~34           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~32           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~30           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~28           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~26           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~24           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~22           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~20           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~18           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~16           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~14           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~12           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~10           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~8            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~6            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~4            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~2            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~0            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~32           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~30           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~28           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~26           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~24           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~22           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~20           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~18           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~16           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~14           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~12           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~10           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~8            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~6            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~4            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~2            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~0            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~30           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~28           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~26           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~24           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~22           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~20           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~18           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~16           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~14           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~12           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~10           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~8            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~6            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~4            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~2            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~0            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~28           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~26           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~24           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~22           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~20           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~18           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~16           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~14           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~12           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~10           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~8            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~6            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~4            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~2            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~0            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~26           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~24           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~22           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~20           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~18           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~16           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~14           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~12           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~10           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~8            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~6            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~4            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~2            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~0            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~24           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~22           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~20           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~18           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~16           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~14           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~12           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~10           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~8            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~6            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~4            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~2            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~0            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~22           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~20           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~18           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~16           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~14           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~12           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~10           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~8            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~6            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~4            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~2            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_2~0            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_1~20           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_1~18           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_1~16           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_1~14           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_1~12           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_1~10           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_1~8            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_1~6            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_1~4            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_1~2            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_1~0            ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_18~18          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_18~16          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_18~14          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_18~12          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_18~10          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_18~8           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_18~6           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_18~4           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_18~2           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_18~0           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_17~16          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_17~14          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_17~12          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_17~10          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_17~8           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_17~6           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_17~4           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_17~2           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_17~0           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_16~14          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_16~12          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_16~10          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_16~8           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_16~6           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_16~4           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_16~2           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_16~0           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_15~12          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_15~10          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_15~8           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_15~6           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_15~4           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_15~2           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_15~0           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_14~10          ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_14~8           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_14~6           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_14~4           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_14~2           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_14~0           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_13~8           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_13~6           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_13~4           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_13~2           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_13~0           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_12~6           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_12~4           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_12~2           ; 2       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_12~0           ; 2       ;
; memoria:memoriaIns|reg_address[7]~7                                                                                                     ; 1       ;
; memoria:memoriaIns|reg_address[6]~6                                                                                                     ; 1       ;
; memoria:memoriaIns|reg_address[5]~5                                                                                                     ; 1       ;
; memoria:memoriaIns|reg_address[4]~4                                                                                                     ; 1       ;
; memoria:memoriaIns|reg_address[3]~3                                                                                                     ; 1       ;
; memoria:memoriaIns|reg_address[2]~2                                                                                                     ; 1       ;
; memoria:memoriaIns|reg_address[1]~1                                                                                                     ; 1       ;
; memoria:memoriaIns|reg_address[0]~0                                                                                                     ; 1       ;
; MuxSS:MuxSevenSeg|S1[6]~31                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[6]~34                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S1[4]~30                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S1[4]~10                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[4]~33                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[4]~12                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S1[5]~29                                                                                                              ; 1       ;
; sieteS:apuestaOIngreso|iSS1[0]~6                                                                                                        ; 1       ;
; MuxSS:MuxSevenSeg|S1[2]~28                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S1[1]~27                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[5]~32                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[3]~31                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[2]~30                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[1]~29                                                                                                              ; 1       ;
; sieteS:apuestaOIngreso|iSS0[0]~3                                                                                                        ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[362]~790 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[363]~789 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[364]~788 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[365]~787 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[366]~786 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[367]~785 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[368]~784 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[369]~783 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[370]~782 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[371]~781 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[372]~780 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[373]~779 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[374]~778 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[375]~777 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[376]~776 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[377]~775 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[378]~774 ; 1       ;
; UC:UnidadControl|est_sig.CalDirLM~0                                                                                                     ; 1       ;
; UC:UnidadControl|Equal0~9                                                                                                               ; 1       ;
; UC:UnidadControl|est_sig.CalDirSM~0                                                                                                     ; 1       ;
; UC:UnidadControl|Equal0~8                                                                                                               ; 1       ;
; UC:UnidadControl|est_sig.ExecuteSUB~1                                                                                                   ; 1       ;
; UC:UnidadControl|est_sig.ExecuteMUL~0                                                                                                   ; 1       ;
; UC:UnidadControl|Equal0~7                                                                                                               ; 1       ;
; UC:UnidadControl|est_sig.ExecuteADD~0                                                                                                   ; 1       ;
; UC:UnidadControl|Equal0~6                                                                                                               ; 1       ;
; UC:UnidadControl|est_sig.ExecuteADDI~0                                                                                                  ; 1       ;
; UC:UnidadControl|Equal0~5                                                                                                               ; 1       ;
; sumPC:PCsum|Add0~7                                                                                                                      ; 1       ;
; sumPC:PCsum|Add0~6                                                                                                                      ; 1       ;
; sumPC:PCsum|Add0~5                                                                                                                      ; 1       ;
; sumPC:PCsum|Add0~4                                                                                                                      ; 1       ;
; sumPC:PCsum|Add0~3                                                                                                                      ; 1       ;
; sumPC:PCsum|Add0~2                                                                                                                      ; 1       ;
; sumPC:PCsum|Add0~1                                                                                                                      ; 1       ;
; sumPC:PCsum|Add0~0                                                                                                                      ; 1       ;
; PCyes~0                                                                                                                                 ; 1       ;
; ALU:ALU1|Equal4~4                                                                                                                       ; 1       ;
; ALU:ALU1|Equal4~3                                                                                                                       ; 1       ;
; ALU:ALU1|Equal4~2                                                                                                                       ; 1       ;
; ALU:ALU1|Equal4~1                                                                                                                       ; 1       ;
; ALU:ALU1|Equal4~0                                                                                                                       ; 1       ;
; UC:UnidadControl|WideOr10~0                                                                                                             ; 1       ;
; UC:UnidadControl|est_sig.ExBgt~0                                                                                                        ; 1       ;
; UC:UnidadControl|Equal0~4                                                                                                               ; 1       ;
; UC:UnidadControl|est_sig.ExBne~0                                                                                                        ; 1       ;
; UC:UnidadControl|Equal0~3                                                                                                               ; 1       ;
; UC:UnidadControl|est_sig.ExBeq~0                                                                                                        ; 1       ;
; UC:UnidadControl|Equal0~2                                                                                                               ; 1       ;
; UC:UnidadControl|est_sig.ExJ~1                                                                                                          ; 1       ;
; UC:UnidadControl|est_sig.ExJ~0                                                                                                          ; 1       ;
; UC:UnidadControl|WideOr11~0                                                                                                             ; 1       ;
; UC:UnidadControl|est_actual.ExecuteSUB                                                                                                  ; 1       ;
; UC:UnidadControl|est_actual.ExecuteMUL                                                                                                  ; 1       ;
; UC:UnidadControl|est_actual.ExecuteADD                                                                                                  ; 1       ;
; UC:UnidadControl|est_actual.LeerMem                                                                                                     ; 1       ;
; UC:UnidadControl|est_sig.Dir~0                                                                                                          ; 1       ;
; UC:UnidadControl|Selector1~4                                                                                                            ; 1       ;
; UC:UnidadControl|Selector1~3                                                                                                            ; 1       ;
; UC:UnidadControl|est_actual.GuarDir                                                                                                     ; 1       ;
; UC:UnidadControl|Selector1~2                                                                                                            ; 1       ;
; UC:UnidadControl|est_actual.ExJ                                                                                                         ; 1       ;
; UC:UnidadControl|Selector1~1                                                                                                            ; 1       ;
; UC:UnidadControl|Selector1~0                                                                                                            ; 1       ;
; UC:UnidadControl|est_actual.Dir                                                                                                         ; 1       ;
; UC:UnidadControl|Selector3~0                                                                                                            ; 1       ;
; UC:UnidadControl|Equal0~1                                                                                                               ; 1       ;
; UC:UnidadControl|Selector2~0                                                                                                            ; 1       ;
; UC:UnidadControl|est_actual.RM                                                                                                          ; 1       ;
; UC:UnidadControl|Selector0~0                                                                                                            ; 1       ;
; randomSegmento:ranSeg|feedback1~0                                                                                                       ; 1       ;
; MuxSS:MuxSevenSeg|S2[6]~8                                                                                                               ; 1       ;
; MuxSS:MuxSevenSeg|S2[6]~7                                                                                                               ; 1       ;
; MuxSS:MuxSevenSeg|S2[6]~6                                                                                                               ; 1       ;
; MuxSS:MuxSevenSeg|S2[5]~5                                                                                                               ; 1       ;
; MuxSS:MuxSevenSeg|S2[4]~4                                                                                                               ; 1       ;
; MuxSS:MuxSevenSeg|S2[3]~3                                                                                                               ; 1       ;
; MuxSS:MuxSevenSeg|S2[2]~2                                                                                                               ; 1       ;
; MuxSS:MuxSevenSeg|Equal0~2                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S2[0]~1                                                                                                               ; 1       ;
; MuxSS:MuxSevenSeg|S2[0]~0                                                                                                               ; 1       ;
; MuxSS:MuxSevenSeg|S1[6]~26                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S1[6]~25                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S1[6]~24                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S1[6]~23                                                                                                              ; 1       ;
; sieteS:apuestaOIngreso|iSS1[5]~4                                                                                                        ; 1       ;
; MuxSS:MuxSevenSeg|S1[3]~22                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S1[3]~21                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S1[2]~20                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S1[1]~19                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S1[0]~18                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S1[0]~17                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[6]~28                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[6]~27                                                                                                              ; 1       ;
; sieteS:apuestaOIngreso|iSS0[5]~2                                                                                                        ; 1       ;
; MuxSS:MuxSevenSeg|S0[3]~26                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[2]~24                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[1]~23                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[0]~21                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[0]~20                                                                                                              ; 1       ;
; MuxSS:MuxSevenSeg|S0[0]~19                                                                                                              ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[362]~637 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[363]~636 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[364]~635 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[365]~634 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[366]~633 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[367]~632 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[368]~631 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[369]~630 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[370]~629 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[371]~628 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[372]~627 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[373]~626 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[374]~625 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[375]~624 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[376]~623 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[377]~622 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[378]~621 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[340]~620 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[340]~619 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[341]~618 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[342]~617 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[343]~616 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[344]~615 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[345]~614 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[346]~613 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[347]~612 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[348]~611 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[349]~610 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[350]~609 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[351]~608 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[352]~607 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[353]~606 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[354]~605 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[355]~604 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[356]~603 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[357]~602 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[320]~601 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[320]~600 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[321]~599 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[322]~598 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[323]~597 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[324]~596 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[325]~595 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[326]~594 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[327]~593 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[328]~592 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[329]~591 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[330]~590 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[331]~589 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[332]~588 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[333]~587 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[334]~586 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[335]~585 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[336]~584 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[300]~583 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[300]~582 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[301]~581 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[302]~580 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[303]~579 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[304]~578 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[305]~577 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[306]~576 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[307]~575 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[308]~574 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[309]~573 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[310]~572 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[311]~571 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[312]~570 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[313]~569 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[314]~568 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[315]~567 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[280]~566 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[280]~565 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[281]~564 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[282]~563 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[283]~562 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[284]~561 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[285]~560 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[286]~559 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[287]~558 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[288]~557 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[289]~556 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[290]~555 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[291]~554 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[292]~553 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[293]~552 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[294]~551 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[260]~550 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[260]~549 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[261]~548 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[262]~547 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[263]~546 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[264]~545 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[265]~544 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[266]~543 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[267]~542 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[268]~541 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[269]~540 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[270]~539 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[271]~538 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[272]~537 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[273]~536 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[240]~535 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[240]~534 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[241]~533 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[242]~532 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[243]~531 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[244]~530 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[245]~529 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[246]~528 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[247]~527 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[248]~526 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[249]~525 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[250]~524 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[251]~523 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[252]~522 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[220]~521 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[220]~520 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[221]~519 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[222]~518 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[223]~517 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[224]~516 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[225]~515 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[226]~514 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[227]~513 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[228]~512 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[229]~511 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[230]~510 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[231]~509 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[200]~508 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[200]~507 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[201]~506 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[202]~505 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[203]~504 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[204]~503 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[205]~502 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[206]~501 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[207]~500 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[208]~499 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[209]~498 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[210]~497 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[180]~496 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[180]~495 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[181]~494 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[182]~493 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[183]~492 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[184]~491 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[185]~490 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[186]~489 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[187]~488 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[188]~487 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[189]~486 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[160]~485 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[160]~484 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[161]~483 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[162]~482 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[163]~481 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[164]~480 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[165]~479 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[166]~478 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[167]~477 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[168]~476 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[140]~475 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[140]~474 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[141]~473 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[142]~472 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[143]~471 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[144]~470 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[145]~469 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[146]~468 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[147]~467 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[120]~466 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[120]~465 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[121]~464 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[122]~463 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[123]~462 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[124]~461 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[125]~460 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[126]~459 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[100]~458 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[100]~457 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[101]~456 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[102]~455 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[103]~454 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[104]~453 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[105]~452 ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[80]~451  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[80]~450  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[81]~449  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[82]~448  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[83]~447  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[84]~446  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[60]~445  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[60]~444  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[61]~443  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[61]~442  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[62]~441  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[62]~440  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[63]~439  ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[63]~438  ; 1       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a15                                                 ; 1       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a16                                                 ; 1       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a17                                                 ; 1       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a14                                                 ; 1       ;
; Registro:RegistroA|Output[9]                                                                                                            ; 1       ;
; Registro:RegistroA|Output[10]                                                                                                           ; 1       ;
; Registro:RegistroA|Output[11]                                                                                                           ; 1       ;
; Registro:RegistroA|Output[12]                                                                                                           ; 1       ;
; Registro:RegistroA|Output[13]                                                                                                           ; 1       ;
; Registro:RegistroA|Output[1]                                                                                                            ; 1       ;
; Registro:RegistroA|Output[2]                                                                                                            ; 1       ;
; Registro:RegistroA|Output[3]                                                                                                            ; 1       ;
; Registro:RegistroA|Output[4]                                                                                                            ; 1       ;
; Registro:RegistroA|Output[5]                                                                                                            ; 1       ;
; Registro:RegistroA|Output[6]                                                                                                            ; 1       ;
; Registro:RegistroA|Output[7]                                                                                                            ; 1       ;
; Registro:RegistroA|Output[8]                                                                                                            ; 1       ;
; Registro:RegistroA|Output[0]                                                                                                            ; 1       ;
; sumPC:PCsum|PCsig[7]~14                                                                                                                 ; 1       ;
; sumPC:PCsum|PCsig[6]~13                                                                                                                 ; 1       ;
; sumPC:PCsum|PCsig[6]~12                                                                                                                 ; 1       ;
; sumPC:PCsum|PCsig[5]~11                                                                                                                 ; 1       ;
; sumPC:PCsum|PCsig[5]~10                                                                                                                 ; 1       ;
; sumPC:PCsum|PCsig[4]~9                                                                                                                  ; 1       ;
; sumPC:PCsum|PCsig[4]~8                                                                                                                  ; 1       ;
; sumPC:PCsum|PCsig[3]~7                                                                                                                  ; 1       ;
; sumPC:PCsum|PCsig[3]~6                                                                                                                  ; 1       ;
; sumPC:PCsum|PCsig[2]~5                                                                                                                  ; 1       ;
; sumPC:PCsum|PCsig[2]~4                                                                                                                  ; 1       ;
; sumPC:PCsum|PCsig[1]~3                                                                                                                  ; 1       ;
; sumPC:PCsum|PCsig[1]~2                                                                                                                  ; 1       ;
; ALU:ALU1|LessThan0~26                                                                                                                   ; 1       ;
; ALU:ALU1|LessThan0~25                                                                                                                   ; 1       ;
; ALU:ALU1|LessThan0~23                                                                                                                   ; 1       ;
; ALU:ALU1|LessThan0~21                                                                                                                   ; 1       ;
; ALU:ALU1|LessThan0~19                                                                                                                   ; 1       ;
; ALU:ALU1|LessThan0~17                                                                                                                   ; 1       ;
; ALU:ALU1|LessThan0~15                                                                                                                   ; 1       ;
; ALU:ALU1|LessThan0~13                                                                                                                   ; 1       ;
; ALU:ALU1|LessThan0~11                                                                                                                   ; 1       ;
; ALU:ALU1|LessThan0~9                                                                                                                    ; 1       ;
; ALU:ALU1|LessThan0~7                                                                                                                    ; 1       ;
; ALU:ALU1|LessThan0~5                                                                                                                    ; 1       ;
; ALU:ALU1|LessThan0~3                                                                                                                    ; 1       ;
; ALU:ALU1|LessThan0~1                                                                                                                    ; 1       ;
; ALU:ALU1|Add1~26                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~25                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~24                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~23                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~22                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~21                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~20                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~19                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~18                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~17                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~16                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~15                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~14                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~13                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~12                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~11                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~10                                                                                                                        ; 1       ;
; ALU:ALU1|Add1~9                                                                                                                         ; 1       ;
; ALU:ALU1|Add1~8                                                                                                                         ; 1       ;
; ALU:ALU1|Add1~7                                                                                                                         ; 1       ;
; ALU:ALU1|Add1~6                                                                                                                         ; 1       ;
; ALU:ALU1|Add1~5                                                                                                                         ; 1       ;
; ALU:ALU1|Add1~4                                                                                                                         ; 1       ;
; ALU:ALU1|Add1~3                                                                                                                         ; 1       ;
; ALU:ALU1|Add1~2                                                                                                                         ; 1       ;
; ALU:ALU1|Add1~1                                                                                                                         ; 1       ;
; ALU:ALU1|Add1~0                                                                                                                         ; 1       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a9                                                  ; 1       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a10                                                 ; 1       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a11                                                 ; 1       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a12                                                 ; 1       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a13                                                 ; 1       ;
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ram_block1a8                                                  ; 1       ;
; sumPC:PCsum|PCsig[0]~1                                                                                                                  ; 1       ;
; sumPC:PCsum|PCsig[0]~0                                                                                                                  ; 1       ;
; UC:UnidadControl|est_actual.WM                                                                                                          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~39          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~37          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~35          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~33          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~31          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~29          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~27          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~25          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~23          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~21          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~19          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~17          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~15          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~13          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~11          ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~9           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~7           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~5           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_10~3           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~37           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~36           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~35           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~34           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~33           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~32           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~31           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~30           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~29           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~28           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~27           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~26           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~25           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~24           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~23           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~22           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~21           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~20           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~19           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~18           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~17           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~16           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~15           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~14           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~13           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~12           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~11           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~10           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~9            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~8            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~7            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~6            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~5            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~4            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~3            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~2            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~1            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_9~0            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~35           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~33           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~31           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~29           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~27           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~25           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~23           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~21           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~19           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~17           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~15           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~13           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~11           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~9            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~7            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~5            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~3            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_8~1            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~33           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~31           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~29           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~27           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~25           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~23           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~21           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~19           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~17           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~15           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~13           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~11           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~9            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~7            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~5            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~3            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_7~1            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~31           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~29           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~27           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~25           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~23           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~21           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~19           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~17           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~15           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~13           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~11           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~9            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~7            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~5            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~3            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_6~1            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~29           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~27           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~25           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~23           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~21           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~19           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~17           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~15           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~13           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~11           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~9            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~7            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~5            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~3            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_5~1            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~27           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~25           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~23           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~21           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~19           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~17           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~15           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~13           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~11           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~9            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~7            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~5            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~3            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_4~1            ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~25           ; 1       ;
; randomSegmento:ranSeg|lpm_divide:Mod0|lpm_divide_s7m:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|op_3~23           ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+--------------------------+----------------------+-----------------+-----------------+
; Name                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                            ; Location                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+--------------------------+----------------------+-----------------+-----------------+
; memoria:memoriaIns|altsyncram:my_rom_rtl_0|altsyncram_ks71:auto_generated|ALTSYNCRAM      ; AUTO ; ROM              ; Single Clock ; 256          ; 26           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 6656 ; 256                         ; 26                          ; --                          ; --                          ; 6656                ; 2    ; db/Principal.ram0_memoria_21abfed.hdl.mif      ; M4K_X41_Y16, M4K_X41_Y14 ; Don't care           ; Don't care      ; Don't care      ;
; registefile:RegisterF|altsyncram:registef_rtl_0|altsyncram_0tl1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 14           ; 16           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 224  ; 16                          ; 14                          ; 16                          ; 14                          ; 224                 ; 1    ; db/Principal.ram0_registefile_c7691833.hdl.mif ; M4K_X41_Y13              ; Old data             ; Don't care      ; Don't care      ;
; registefile:RegisterF|altsyncram:registef_rtl_1|altsyncram_0tl1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 14           ; 16           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 224  ; 16                          ; 14                          ; 16                          ; 14                          ; 224                 ; 1    ; db/Principal.ram0_registefile_c7691833.hdl.mif ; M4K_X41_Y15              ; Old data             ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+--------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,033 / 54,004 ( 2 % ) ;
; C16 interconnects           ; 14 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 474 / 36,000 ( 1 % )   ;
; Direct links                ; 270 / 54,004 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 204 / 18,752 ( 1 % )   ;
; R24 interconnects           ; 25 / 1,900 ( 1 % )     ;
; R4 interconnects            ; 451 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.60) ; Number of LABs  (Total = 57) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 1                            ;
; 3                                           ; 3                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 7                            ;
; 16                                          ; 37                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.23) ; Number of LABs  (Total = 57) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 11                           ;
; 1 Clock enable                     ; 1                            ;
; 1 Sync. clear                      ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.98) ; Number of LABs  (Total = 57) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 6                            ;
; 16                                           ; 29                           ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.42) ; Number of LABs  (Total = 57) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 5                            ;
; 2                                                ; 1                            ;
; 3                                                ; 3                            ;
; 4                                                ; 1                            ;
; 5                                                ; 1                            ;
; 6                                                ; 0                            ;
; 7                                                ; 1                            ;
; 8                                                ; 1                            ;
; 9                                                ; 1                            ;
; 10                                               ; 2                            ;
; 11                                               ; 6                            ;
; 12                                               ; 3                            ;
; 13                                               ; 4                            ;
; 14                                               ; 7                            ;
; 15                                               ; 9                            ;
; 16                                               ; 11                           ;
; 17                                               ; 0                            ;
; 18                                               ; 0                            ;
; 19                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.28) ; Number of LABs  (Total = 57) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 3                            ;
; 17                                           ; 4                            ;
; 18                                           ; 3                            ;
; 19                                           ; 4                            ;
; 20                                           ; 8                            ;
; 21                                           ; 1                            ;
; 22                                           ; 4                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; clk                  ; 4.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                 ;
+---------------------------------------+-----------------------------------+-------------------+
; Source Register                       ; Destination Register              ; Delay Added in ns ;
+---------------------------------------+-----------------------------------+-------------------+
; EnterButton                           ; UC:UnidadControl|est_actual.OutSS ; 1.065             ;
; UC:UnidadControl|est_actual.OutSS     ; UC:UnidadControl|est_actual.Fetch ; 0.297             ;
; UC:UnidadControl|est_actual.GuarMem   ; UC:UnidadControl|est_actual.Fetch ; 0.297             ;
; UC:UnidadControl|est_actual.WRegister ; UC:UnidadControl|est_actual.Fetch ; 0.297             ;
+---------------------------------------+-----------------------------------+-------------------+
Note: This table only shows the top 4 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "Principal"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 59 total pins
    Info (169086): Pin nclk not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Principal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 28 registers into blocks of type EC
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 21 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X38_Y0 to location X50_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.03 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 47 output pins without output pin load capacitance assignment
    Info (306007): Pin "nclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SS3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsV[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsV[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsV[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsV[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsV[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsV[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsV[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledsV[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/1v4nd4llos.JAVERIANA.000/Desktop/LastBreath/Proyecto_Arquitectura_II_Tragamonedas/Principal/PrincipalV9/output_files/Principal.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 626 megabytes
    Info: Processing ended: Wed Nov 21 11:52:33 2018
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/1v4nd4llos.JAVERIANA.000/Desktop/LastBreath/Proyecto_Arquitectura_II_Tragamonedas/Principal/PrincipalV9/output_files/Principal.fit.smsg.


