# Time log

- 10:11:29 DDCA 第三章内容总结完成(除了课后习题和 Interview questions)
- 13:26:37 Vivado 安装
- 13:48:20 Vivado 安装资料整理
- 14:40:31 各触发器的特性方程和其之间的转换总结
- 15:28:44 Vivado 第一个工程创建完成（虽然文档最后的部分还是有点看不懂）
- 16:10:29 Vivado + Vscode 开发环境配置完成，第一个项目仿真成功

# Minor-tasks

- [x] DDCA Chapter 3 内容总结完成
- [x] Vscode + Vivado Verilog 环境配置

# Summary
