# Assembler RISC

Este assembler codifica as instruções propostas no ISA da arquitetura RISC hipotética apresentada na disciplina de ELTD05/ELTD15. 

Utilize o guia do trabalho em que a arquitetura e o ISA são apresentados.

## Descrição

O objetivo deste assembler é facilitar a codificação e a execução das instruções da arquitetura RISC definida para o curso. Ele permite que os usuários escrevam código em uma linguagem de montagem simplificada, que será convertida em código binário compreensível pela máquina.

## Funcionalidades

- **Codificação de Instruções**: Suporte para as instruções especificadas no ISA.
- **Geração de Código Binário**: Converte o código de montagem em formato binário.
- **Documentação**: Fornece exemplos e detalhes sobre como usar o assembler.

## Como Usar

1. Escreva seu código de montagem no arquivo `teste.asm`.
2. Execute o assembler para gerar o arquivo binário correspondente.
3. Carregue o arquivo binário em um simulador ou hardware que suporte a arquitetura RISC.

## Contribuições

Sinta-se à vontade para contribuir com melhorias e sugestões para este projeto. Para mais informações, consulte o guia do trabalho da disciplina.

## Licença

Este projeto está sob a licença [MIT](LICENSE).

