Fitter report for saler
Wed May 09 14:36:36 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. Interconnect Usage Summary
 25. Other Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; Fitter Summary                                                                         ;
+-------------------------------------+--------------------------------------------------+
; Fitter Status                       ; Successful - Wed May 09 14:36:36 2018            ;
; Quartus II 64-Bit Version           ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                       ; saler                                            ;
; Top-level Entity Name               ; saler                                            ;
; Family                              ; Cyclone V                                        ;
; Device                              ; 5CEFA2F23C8                                      ;
; Timing Models                       ; Final                                            ;
; Logic utilization (in ALMs)         ; 686 / 9,430 ( 7 % )                              ;
; Total registers                     ; 165                                              ;
; Total pins                          ; 34 / 224 ( 15 % )                                ;
; Total virtual pins                  ; 0                                                ;
; Total block memory bits             ; 0 / 1,802,240 ( 0 % )                            ;
; Total DSP Blocks                    ; 1 / 25 ( 4 % )                                   ;
; Total HSSI RX PCSs                  ; 0                                                ;
; Total HSSI PMA RX Deserializers     ; 0                                                ;
; Total HSSI PMA RX ATT Deserializers ; 0                                                ;
; Total HSSI TX PCSs                  ; 0                                                ;
; Total HSSI PMA TX Serializers       ; 0                                                ;
; Total HSSI PMA TX ATT Serializers   ; 0                                                ;
; Total PLLs                          ; 0 / 4 ( 0 % )                                    ;
; Total DLLs                          ; 0 / 4 ( 0 % )                                    ;
+-------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEFA2F23C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.95        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  31.6%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; col_o[0] ; Missing drive strength and slew rate ;
; col_o[1] ; Missing drive strength and slew rate ;
; col_o[2] ; Missing drive strength and slew rate ;
; col_o[3] ; Missing drive strength and slew rate ;
; led_s[0] ; Missing drive strength and slew rate ;
; led_s[1] ; Missing drive strength and slew rate ;
; led_s[2] ; Missing drive strength and slew rate ;
; led_s[3] ; Missing drive strength and slew rate ;
; led_s[4] ; Missing drive strength and slew rate ;
; led_s[5] ; Missing drive strength and slew rate ;
; led_s[6] ; Missing drive strength and slew rate ;
; led_s[7] ; Missing drive strength and slew rate ;
; D70[0]   ; Missing drive strength and slew rate ;
; D70[1]   ; Missing drive strength and slew rate ;
; D70[2]   ; Missing drive strength and slew rate ;
; D70[3]   ; Missing drive strength and slew rate ;
; D70[4]   ; Missing drive strength and slew rate ;
; D70[5]   ; Missing drive strength and slew rate ;
; D70[6]   ; Missing drive strength and slew rate ;
; D70[7]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                          ;
+---------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+
; Node                                              ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                            ; Destination Port ; Destination Port Name ;
+---------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+
; NFD:fd|count[12]~CLKENA0                          ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                             ;                  ;                       ;
; clk~inputCLKENA0                                  ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                             ;                  ;                       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[2][5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Test_good_mng_dis:gmd|good_dis:gd|goodcache[2][5]~DUPLICATE ;                  ;                       ;
+---------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1496 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1496 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1496    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/saler/output_files/saler.pin.


+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+-------------------------------------------------------------+-----------------+-------+
; Resource                                                    ; Usage           ; %     ;
+-------------------------------------------------------------+-----------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 686 / 9,430     ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 686             ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 701 / 9,430     ; 7 %   ;
;         [a] ALMs used for LUT logic and registers           ; 69              ;       ;
;         [b] ALMs used for LUT logic                         ; 618             ;       ;
;         [c] ALMs used for registers                         ; 14              ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0               ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 21 / 9,430      ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 6 / 9,430       ; < 1 % ;
;         [a] Due to location constrained logic               ; 3               ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0               ;       ;
;         [c] Due to LAB input limits                         ; 3               ;       ;
;         [d] Due to virtual I/Os                             ; 0               ;       ;
;                                                             ;                 ;       ;
; Difficulty packing design                                   ; Low             ;       ;
;                                                             ;                 ;       ;
; Total LABs:  partially or completely used                   ; 88 / 943        ; 9 %   ;
;     -- Logic LABs                                           ; 88              ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0               ;       ;
;                                                             ;                 ;       ;
; Combinational ALUT usage for logic                          ; 1,261           ;       ;
;     -- 7 input functions                                    ; 12              ;       ;
;     -- 6 input functions                                    ; 83              ;       ;
;     -- 5 input functions                                    ; 104             ;       ;
;     -- 4 input functions                                    ; 286             ;       ;
;     -- <=3 input functions                                  ; 776             ;       ;
; Combinational ALUT usage for route-throughs                 ; 6               ;       ;
; Dedicated logic registers                                   ; 165             ;       ;
;     -- By type:                                             ;                 ;       ;
;         -- Primary logic registers                          ; 164 / 18,860    ; < 1 % ;
;         -- Secondary logic registers                        ; 1 / 18,860      ; < 1 % ;
;     -- By function:                                         ;                 ;       ;
;         -- Design implementation registers                  ; 164             ;       ;
;         -- Routing optimization registers                   ; 1               ;       ;
;                                                             ;                 ;       ;
; Virtual pins                                                ; 0               ;       ;
; I/O pins                                                    ; 34 / 224        ; 15 %  ;
;     -- Clock pins                                           ; 4 / 9           ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11          ; 0 %   ;
;                                                             ;                 ;       ;
; Global signals                                              ; 2               ;       ;
; M10K blocks                                                 ; 0 / 176         ; 0 %   ;
; Total MLAB memory bits                                      ; 0               ;       ;
; Total block memory bits                                     ; 0 / 1,802,240   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 1,802,240   ; 0 %   ;
; Total DSP Blocks                                            ; 1 / 25          ; 4 %   ;
; Fractional PLLs                                             ; 0 / 4           ; 0 %   ;
; Global clocks                                               ; 2 / 16          ; 13 %  ;
; Quadrant clocks                                             ; 0 / 88          ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68          ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68          ; 0 %   ;
; JTAGs                                                       ; 0 / 1           ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1           ; 0 %   ;
; CRC blocks                                                  ; 0 / 1           ; 0 %   ;
; Remote update blocks                                        ; 0 / 1           ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3           ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1           ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1% / 1% / 1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 10% / 10% / 11% ;       ;
; Maximum fan-out                                             ; 152             ;       ;
; Highest non-global fan-out                                  ; 77              ;       ;
; Total fan-out                                               ; 4690            ;       ;
; Average fan-out                                             ; 3.12            ;       ;
+-------------------------------------------------------------+-----------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 686 / 9430 ( 7 % )    ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 686                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 701 / 9430 ( 7 % )    ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 69                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 618                   ; 0                              ;
;         [c] ALMs used for registers                         ; 14                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 21 / 9430 ( < 1 % )   ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 6 / 9430 ( < 1 % )    ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 3                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 3                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 88 / 943 ( 9 % )      ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 88                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1261                  ; 0                              ;
;     -- 7 input functions                                    ; 12                    ; 0                              ;
;     -- 6 input functions                                    ; 83                    ; 0                              ;
;     -- 5 input functions                                    ; 104                   ; 0                              ;
;     -- 4 input functions                                    ; 286                   ; 0                              ;
;     -- <=3 input functions                                  ; 776                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 6                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 164 / 18860 ( < 1 % ) ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 1 / 18860 ( < 1 % )   ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 164                   ; 0                              ;
;         -- Routing optimization registers                   ; 1                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 34                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 1 / 25 ( 4 % )        ; 0 / 25 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 104 ( 1 % )       ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 4759                  ; 0                              ;
;     -- Registered Connections                               ; 1124                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 14                    ; 0                              ;
;     -- Output Ports                                         ; 20                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; balance   ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; cancel    ; Y22   ; 4A       ; 48           ; 0            ; 91           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; clk       ; W16   ; 4A       ; 46           ; 0            ; 0            ; 13                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; confirm   ; R11   ; 3B       ; 25           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; in_five   ; W9    ; 3A       ; 11           ; 0            ; 34           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; in_half   ; AB10  ; 3B       ; 25           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; in_one    ; Y9    ; 3B       ; 23           ; 0            ; 74           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; in_ten    ; AA7   ; 3B       ; 18           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; inc       ; T19   ; 5A       ; 54           ; 14           ; 77           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; reset     ; N16   ; 5B       ; 54           ; 18           ; 43           ; 43                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; row_in[0] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; row_in[1] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; row_in[2] ; W21   ; 4A       ; 50           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; row_in[3] ; V21   ; 4A       ; 51           ; 0            ; 34           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; D70[0]   ; H16   ; 7A       ; 44           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D70[1]   ; G17   ; 7A       ; 50           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D70[2]   ; G13   ; 7A       ; 38           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D70[3]   ; E16   ; 7A       ; 50           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D70[4]   ; M18   ; 5B       ; 54           ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D70[5]   ; K20   ; 7A       ; 52           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D70[6]   ; H18   ; 7A       ; 48           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D70[7]   ; K19   ; 7A       ; 52           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; col_o[0] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; col_o[1] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; col_o[2] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; col_o[3] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led_s[0] ; B16   ; 7A       ; 52           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led_s[1] ; B15   ; 7A       ; 43           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led_s[2] ; E14   ; 7A       ; 40           ; 45           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led_s[3] ; F13   ; 7A       ; 40           ; 45           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led_s[4] ; C11   ; 7A       ; 32           ; 45           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led_s[5] ; A13   ; 7A       ; 42           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led_s[6] ; D13   ; 7A       ; 36           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led_s[7] ; E12   ; 7A       ; 32           ; 45           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 10 / 48 ( 21 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 15 / 48 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; led_s[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; in_ten                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; col_o[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; in_half                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; col_o[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; col_o[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; led_s[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ; 204        ; 7A       ; led_s[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; led_s[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; led_s[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; led_s[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; led_s[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; D70[3]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; led_s[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; D70[2]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; D70[1]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; D70[0]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; D70[6]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; D70[7]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K20      ; 203        ; 7A       ; D70[5]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; D70[4]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; confirm                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; inc                             ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; row_in[3]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; in_five                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; row_in[2]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; in_one                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; balance                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; col_o[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; row_in[1]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; row_in[0]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; cancel                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                      ; Library Name ;
+---------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |saler                                      ; 686.0 (0.5)          ; 700.0 (0.5)                      ; 19.0 (0.0)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 1261 (1)            ; 165 (0)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 34   ; 0            ; |saler                                                                                                                                   ; work         ;
;    |NFD:fd|                                 ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|NFD:fd                                                                                                                            ; work         ;
;    |Test_bal_mng_dis:bmd|                   ; 522.3 (0.0)          ; 525.1 (0.0)                      ; 7.8 (0.0)                                         ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 965 (0)             ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd                                                                                                              ; work         ;
;       |balance_dis:dis|                     ; 27.0 (27.0)          ; 27.4 (27.4)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd|balance_dis:dis                                                                                              ; work         ;
;       |balance_mng:mng|                     ; 495.3 (207.4)        ; 497.7 (209.5)                    ; 7.3 (5.5)                                         ; 5.0 (3.4)                        ; 0.0 (0.0)            ; 919 (341)           ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd|balance_mng:mng                                                                                              ; work         ;
;          |lpm_divide:Div0|                  ; 105.8 (0.0)          ; 105.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 212 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0                                                                              ; work         ;
;             |lpm_divide_fpo:auto_generated| ; 105.8 (0.0)          ; 105.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 212 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated                                                ; work         ;
;                |abs_divider_obg:divider|    ; 105.8 (11.5)         ; 105.3 (11.0)                     ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 212 (22)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider                        ; work         ;
;                   |alt_u_div_00f:divider|   ; 87.3 (87.3)          ; 87.3 (87.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 176 (176)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider  ; work         ;
;                   |lpm_abs_6p9:my_abs_num|  ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num ; work         ;
;          |lpm_divide:Div1|                  ; 181.5 (0.0)          ; 182.8 (0.0)                      ; 2.5 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 366 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1                                                                              ; work         ;
;             |lpm_divide_cpo:auto_generated| ; 181.5 (0.0)          ; 182.8 (0.0)                      ; 2.5 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 366 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated                                                ; work         ;
;                |abs_divider_lbg:divider|    ; 181.5 (21.0)         ; 182.8 (22.0)                     ; 2.5 (1.7)                                         ; 1.1 (0.6)                        ; 0.0 (0.0)            ; 366 (46)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider                        ; work         ;
;                   |alt_u_div_qve:divider|   ; 148.5 (148.5)        ; 149.3 (149.3)                    ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 297 (297)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider  ; work         ;
;                   |lpm_abs_5p9:my_abs_num|  ; 12.0 (12.0)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num ; work         ;
;    |Test_good_mng_dis:gmd|                  ; 138.5 (0.0)          ; 149.6 (0.0)                      ; 11.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 252 (0)             ; 103 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_good_mng_dis:gmd                                                                                                             ; work         ;
;       |good_dis:gd|                         ; 85.2 (85.2)          ; 91.1 (91.1)                      ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 151 (151)           ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_good_mng_dis:gmd|good_dis:gd                                                                                                 ; work         ;
;       |good_mng:gm|                         ; 47.3 (47.3)          ; 49.5 (49.5)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (89)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_good_mng_dis:gmd|good_mng:gm                                                                                                 ; work         ;
;       |page_btn:pb|                         ; 6.0 (6.0)            ; 9.0 (9.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|Test_good_mng_dis:gmd|page_btn:pb                                                                                                 ; work         ;
;    |sel_dis:seld|                           ; 14.7 (14.7)          ; 14.8 (14.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|sel_dis:seld                                                                                                                      ; work         ;
;    |state_mng:sm|                           ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |saler|state_mng:sm                                                                                                                      ; work         ;
+---------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                      ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name      ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; row_in[0] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; row_in[1] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; row_in[2] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; col_o[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; col_o[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; col_o[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; col_o[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led_s[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led_s[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led_s[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led_s[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led_s[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led_s[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led_s[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led_s[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D70[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D70[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D70[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D70[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D70[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D70[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D70[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D70[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reset     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; row_in[3] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; confirm   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; balance   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk       ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inc       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; cancel    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_five   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_half   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_one    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; in_ten    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                    ;
+---------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------+-------------------+---------+
; row_in[0]                                                           ;                   ;         ;
; row_in[1]                                                           ;                   ;         ;
; row_in[2]                                                           ;                   ;         ;
; reset                                                               ;                   ;         ;
;      - Test_bal_mng_dis:bmd|balance_dis:dis|cont[2]                 ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_dis:dis|cont[1]                 ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|\update_res:isAdd          ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|\update_res:isJudge        ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|Selector2~0                ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|Selector5~0                ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|Selector5~1                ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|Selector3~0                ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|Selector4~0                ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|st~9                       ; 1                 ; 0       ;
;      - state_mng:sm|Selector0~0                                     ; 1                 ; 0       ;
;      - state_mng:sm|Selector1~0                                     ; 1                 ; 0       ;
;      - state_mng:sm|Selector3~0                                     ; 1                 ; 0       ;
;      - state_mng:sm|Selector2~0                                     ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_dis:dis|cont~0                  ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|Selector0~1                ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_dis:dis|Mux0~0                  ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_mng:gm|pagest~7                   ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[1][1]~2            ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[1][3]~4            ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[1][1]~5            ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|Selector19~3               ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[5][1]~8            ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[5][3]~10           ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|Selector3~3                ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[5][1]~11           ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[4][1]~14           ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[4][3]~16           ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[4][1]~17           ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|Selector7~4                ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[3][1]~21           ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[3][3]~23           ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[3][1]~24           ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|Selector11~3               ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[2][2]~28           ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[2][3]~30           ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue[2][2]~31           ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|Selector15~3               ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_dis:dis|Mux1~1                  ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_dis:dis|Mux2~0                  ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_dis:dis|Mux3~0                  ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|updown~0                   ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|updown~1                   ; 1                 ; 0       ;
; row_in[3]                                                           ;                   ;         ;
;      - Test_good_mng_dis:gmd|page_btn:pb|Selector2~0                ; 0                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|Selector5~1                ; 0                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|Selector3~0                ; 0                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|st~9                       ; 0                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|Selector0~1                ; 0                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|updown~0                   ; 0                 ; 0       ;
;      - Test_good_mng_dis:gmd|page_btn:pb|updown~1                   ; 0                 ; 0       ;
; confirm                                                             ;                   ;         ;
;      - state_mng:sm|Selector0~0                                     ; 1                 ; 0       ;
;      - state_mng:sm|Selector1~0                                     ; 1                 ; 0       ;
;      - state_mng:sm|Selector3~0                                     ; 1                 ; 0       ;
;      - state_mng:sm|Selector2~0                                     ; 1                 ; 0       ;
; balance                                                             ;                   ;         ;
;      - state_mng:sm|Selector1~0                                     ; 1                 ; 0       ;
;      - state_mng:sm|Selector2~0                                     ; 1                 ; 0       ;
; clk                                                                 ;                   ;         ;
;      - NFD:fd|count[12]                                             ; 1                 ; 0       ;
; inc                                                                 ;                   ;         ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue~0                  ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|Selector7~0                ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|Selector3~0                ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|Selector7~1                ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue~20                 ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|residue~27                 ; 1                 ; 0       ;
;      - Test_good_mng_dis:gmd|good_dis:gd|\update_res:isAdd~feeder   ; 1                 ; 0       ;
; cancel                                                              ;                   ;         ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|\motion:previous_cancel ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten~3               ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~6         ; 1                 ; 0       ;
; in_five                                                             ;                   ;         ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~41           ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~1         ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~7         ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~8         ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~11        ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~15           ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~19        ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~36           ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[3]~4            ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bnarr~4                 ; 1                 ; 0       ;
; in_half                                                             ;                   ;         ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~1         ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~36           ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[3]~4            ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bnarr~1                 ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~45           ; 1                 ; 0       ;
; in_one                                                              ;                   ;         ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~45           ; 0                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~1         ; 0                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~12        ; 0                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~13        ; 0                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~36           ; 0                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[3]~4            ; 0                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bnarr~2                 ; 0                 ; 0       ;
; in_ten                                                              ;                   ;         ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~2         ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[3]~5            ; 1                 ; 0       ;
;      - Test_bal_mng_dis:bmd|balance_mng:mng|bnarr~3                 ; 1                 ; 0       ;
+---------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                  ;
+-------------------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                  ; Location            ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; NFD:fd|count[12]                                      ; FF_X49_Y22_N38      ; 152     ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s0          ; FF_X26_Y23_N8       ; 35      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s1          ; FF_X26_Y23_N20      ; 17      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s3          ; FF_X23_Y20_N20      ; 41      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~21 ; LABCELL_X29_Y19_N36 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~5     ; LABCELL_X29_Y19_N24 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal5~0            ; LABCELL_X29_Y20_N12 ; 14      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]        ; FF_X28_Y20_N14      ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; clk                                                   ; PIN_W16             ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk                                                   ; PIN_W16             ; 12      ; Clock                     ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; reset                                                 ; PIN_N16             ; 43      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                       ;
+------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name             ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------+----------------+---------+----------------------+------------------+---------------------------+
; NFD:fd|count[12] ; FF_X49_Y22_N38 ; 152     ; Global Clock         ; GCLK10           ; --                        ;
; clk              ; PIN_W16        ; 12      ; Global Clock         ; GCLK5            ; --                        ;
+------------------+----------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                        ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[0]                                                                                                             ; 77      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[1]                                                                                                             ; 73      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[3]                                                                                                             ; 70      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~1                                                                                                                ; 66      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[2]                                                                                                             ; 62      ;
; reset~input                                                                                                                                                 ; 43      ;
; Test_bal_mng_dis:bmd|balance_dis:dis|cont[1]                                                                                                                ; 42      ;
; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s3                                                                                                                ; 41      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[2]                                                                                                          ; 38      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[1]                                                                                                          ; 38      ;
; Test_bal_mng_dis:bmd|balance_dis:dis|cont[0]                                                                                                                ; 38      ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest.sup                                                                                                                ; 35      ;
; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s0                                                                                                                ; 35      ;
; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]                                                                                                              ; 34      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~1                                                                                                                ; 34      ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector32~1                                                                                                              ; 32      ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector32~0                                                                                                              ; 32      ;
; Test_good_mng_dis:gmd|good_mng:gm|goodstate[2]                                                                                                              ; 32      ;
; Test_bal_mng_dis:bmd|balance_dis:dis|cont[2]                                                                                                                ; 27      ;
; Test_good_mng_dis:gmd|good_mng:gm|goodstate[1]                                                                                                              ; 26      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]                                                                                                          ; 25      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_5~1                     ; 21      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_4~1                     ; 21      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_3~1                     ; 21      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_15~1                    ; 21      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_14~1                    ; 21      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_13~1                    ; 21      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[4]                                                                                                          ; 20      ;
; Test_good_mng_dis:gmd|good_dis:gd|price_in~4                                                                                                                ; 19      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~1  ; 19      ;
; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s1                                                                                                                ; 17      ;
; Test_good_mng_dis:gmd|good_dis:gd|price_in~0                                                                                                                ; 17      ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal16~0                                                                                                                 ; 17      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_3~1                     ; 17      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_24~1                    ; 17      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_23~1                    ; 17      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_4~1                     ; 16      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_12~1                    ; 16      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_11~1                    ; 16      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_10~1                    ; 16      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_9~1                     ; 16      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_22~1                    ; 16      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_21~1                    ; 16      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_8~1                     ; 16      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_7~1                     ; 16      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_20~1                    ; 16      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_19~1                    ; 16      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_15~1                    ; 15      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_6~1                     ; 15      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_5~1                     ; 15      ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal5~0                                                                                                                  ; 14      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|add_sub_3_result_int[4]~1  ; 14      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_14~1                    ; 14      ;
; Test_good_mng_dis:gmd|good_dis:gd|price_in~3                                                                                                                ; 12      ;
; Test_good_mng_dis:gmd|good_dis:gd|price[3]~3                                                                                                                ; 11      ;
; Test_good_mng_dis:gmd|good_dis:gd|price_in~5                                                                                                                ; 11      ;
; Test_good_mng_dis:gmd|good_dis:gd|price[0]~0                                                                                                                ; 11      ;
; Test_good_mng_dis:gmd|good_dis:gd|price_in~2                                                                                                                ; 11      ;
; in_five~input                                                                                                                                               ; 10      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|_~0                                              ; 10      ;
; Test_good_mng_dis:gmd|good_dis:gd|residue~1                                                                                                                 ; 10      ;
; Test_good_mng_dis:gmd|good_dis:gd|price[0]~1                                                                                                                ; 10      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|suctemp                                                                                                                ; 10      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[0]                                                                                                          ; 10      ;
; Test_good_mng_dis:gmd|good_dis:gd|price_in~1                                                                                                                ; 10      ;
; state_mng:sm|st[1]~5                                                                                                                                        ; 10      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_6~1                     ; 10      ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux19~0                                                                                                                ; 9       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten~3                                                                                                              ; 9       ;
; Test_good_mng_dis:gmd|good_dis:gd|price_in~6                                                                                                                ; 9       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|updatebal~2                                                                                                            ; 9       ;
; state_mng:sm|st[0]~4                                                                                                                                        ; 9       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux1~0                                                                                                                 ; 9       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal16~1                                                                                                                 ; 8       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][0]                                                                                                             ; 8       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][0]                                                                                                             ; 8       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][0]                                                                                                             ; 8       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[5][0]                                                                                                             ; 8       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[1][0]                                                                                                             ; 8       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[1][0]                                                                                                         ; 8       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_16~1                    ; 8       ;
; in_one~input                                                                                                                                                ; 7       ;
; inc~input                                                                                                                                                   ; 7       ;
; row_in[3]~input                                                                                                                                             ; 7       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux28~5                                                                                                                ; 7       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux28~4                                                                                                                ; 7       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux28~2                                                                                                                ; 7       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux28~1                                                                                                                ; 7       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|motion~0                                                                                                               ; 7       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~0                                                                                                           ; 7       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector34~0                                                                                                              ; 7       ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest~7                                                                                                                  ; 7       ;
; Test_good_mng_dis:gmd|good_dis:gd|price[2]~2                                                                                                                ; 7       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux59~2                                                                                                                   ; 7       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux60~2                                                                                                                   ; 7       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux61~2                                                                                                                   ; 7       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux62~2                                                                                                                   ; 7       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][1]                                                                                                             ; 7       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][1]                                                                                                             ; 7       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][1]                                                                                                             ; 7       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[5][1]                                                                                                             ; 7       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[1][1]                                                                                                             ; 7       ;
; state_mng:sm|exst.s0                                                                                                                                        ; 7       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s2                                                                                                                ; 6       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][2]                                                                                                             ; 6       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal11~0                                                                                                                 ; 6       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][2]                                                                                                             ; 6       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][2]                                                                                                             ; 6       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[5][2]                                                                                                             ; 6       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal15~0                                                                                                                 ; 6       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[1][2]                                                                                                             ; 6       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~73                                          ; 6       ;
; Test_good_mng_dis:gmd|good_dis:gd|\update_res:isAdd                                                                                                         ; 6       ;
; in_half~input                                                                                                                                               ; 5       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~13                                                                                                       ; 5       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[3]~1                                    ; 5       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal8~0                                                                                                               ; 5       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector7~0                                                                                                               ; 5       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][3]                                                                                                             ; 5       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][3]                                                                                                             ; 5       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][3]                                                                                                             ; 5       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal7~0                                                                                                                  ; 5       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[5][3]                                                                                                             ; 5       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[1][3]                                                                                                             ; 5       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[5][2]                                                                                                         ; 5       ;
; state_mng:sm|exst.s1                                                                                                                                        ; 5       ;
; confirm~input                                                                                                                                               ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|_~1                                              ; 4       ;
; Test_good_mng_dis:gmd|page_btn:pb|updown[0]                                                                                                                 ; 4       ;
; Test_good_mng_dis:gmd|page_btn:pb|updown[1]                                                                                                                 ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[3]~7                                                                                                           ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal9~1                                                                                                               ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[3]~6                                                                                                           ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~6                                                                                                        ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[1]~5                                    ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[2]~4                                    ; 4       ;
; Test_good_mng_dis:gmd|good_mng:gm|goodseq~2                                                                                                                 ; 4       ;
; Test_good_mng_dis:gmd|good_mng:gm|goodseq~1                                                                                                                 ; 4       ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest.sno                                                                                                                ; 4       ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest.sdn                                                                                                                ; 4       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal16~3                                                                                                                 ; 4       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal16~2                                                                                                                 ; 4       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[5][1]~3                                                                                                       ; 4       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal13~0                                                                                                                 ; 4       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal9~0                                                                                                                  ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~73                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~69                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~65                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~61                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~57                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~53                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~49                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~45                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~37                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~33                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~21                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~17                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~13                   ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~9                    ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~5                    ; 4       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add25~1                                                                                                                ; 4       ;
; in_ten~input                                                                                                                                                ; 3       ;
; cancel~input                                                                                                                                                ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|price[2]~6                                                                                                                ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux20~0                                                                                                                ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux17~0                                                                                                                ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[4]~7                                    ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~21                                                                                                       ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~15                                                                                                          ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~12                                                                                                       ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~11                                                                                                       ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~8                                                                                                        ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~7                                                                                                        ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[12]~6                                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|LessThan0~5                                                                                                            ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux23~0                                                                                                                ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~4                                                                                                              ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~2                                                                                                              ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~0                                                                                                              ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[10]~3                                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[11]~2                                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal6~0                                                                                                               ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~2                                                                                                        ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][2]~28                                                                                                          ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector15~1                                                                                                              ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][1]~21                                                                                                          ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector11~1                                                                                                              ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][1]~14                                                                                                          ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector7~2                                                                                                               ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[5][1]~8                                                                                                           ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector3~1                                                                                                               ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[1][1]~2                                                                                                           ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector19~1                                                                                                              ; 3       ;
; Test_good_mng_dis:gmd|good_mng:gm|Equal5~0                                                                                                                  ; 3       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector32~2                                                                                                              ; 3       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector33~0                                                                                                              ; 3       ;
; Test_good_mng_dis:gmd|good_mng:gm|Equal4~7                                                                                                                  ; 3       ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest.sfin                                                                                                               ; 3       ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest.sre                                                                                                                ; 3       ;
; Test_good_mng_dis:gmd|page_btn:pb|st.ensdn                                                                                                                  ; 3       ;
; Test_good_mng_dis:gmd|page_btn:pb|st.susdn                                                                                                                  ; 3       ;
; Test_good_mng_dis:gmd|page_btn:pb|st.ensup                                                                                                                  ; 3       ;
; Test_good_mng_dis:gmd|page_btn:pb|st.susup                                                                                                                  ; 3       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[5][4]                                                                                                         ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|D70[1]~3                                                                                                                  ; 3       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[4][2]                                                                                                         ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[3][0]                                                                                                           ; 3       ;
; Test_good_mng_dis:gmd|good_dis:gd|led_s70[5]~0                                                                                                              ; 3       ;
; state_mng:sm|exst.s3                                                                                                                                        ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~45                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~41                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~37                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~33                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~81                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~29                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~77                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~25                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_12~25                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~21                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~9                    ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~1                    ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_10~25                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_9~25                    ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_21~25                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_20~25                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_7~25                    ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_6~25                    ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_19~21                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~41                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_5~25                    ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_4~25                    ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~29                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~25                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_3~21                    ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_24~17                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_23~13                   ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_22~9                    ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_8~9                     ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~1                    ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~77                                          ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~65                                          ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~61                                          ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~57                                          ; 3       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_17~1                    ; 3       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[3][5]                                                                                                         ; 3       ;
; balance~input                                                                                                                                               ; 2       ;
; ~GND                                                                                                                                                        ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[2][5]~8                                                                                                         ; 2       ;
; NFD:fd|count[0]                                                                                                                                             ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[99]~77            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[99]~76            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[100]~74           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[90]~73            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[90]~72            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[101]~69           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[101]~68           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[91]~67            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[81]~66            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[81]~65            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[102]~63           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[92]~62            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[92]~61            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[82]~60            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[72]~59            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[72]~58            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[120]~129          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[120]~128          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[103]~55           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[103]~54           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[93]~53            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[83]~52            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[83]~51            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[73]~50            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[63]~49            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[63]~48            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[121]~124          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[86]~46            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[76]~45            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[76]~44            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[66]~43            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[56]~42            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[56]~41            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[77]~38            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[67]~37            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[67]~36            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[57]~35            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[57]~34            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[57]~33            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[95]~30            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[85]~29            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[85]~28            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[75]~27            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[65]~26            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[65]~25            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[55]~24            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[55]~23            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[55]~22            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[68]~19            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[58]~18            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[58]~17            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[59]~14            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[59]~13            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[59]~12            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[104]~9            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[94]~8             ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[94]~7             ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[84]~6             ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[74]~5             ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[74]~4             ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[64]~3             ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[54]~2             ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[54]~1             ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[13]~20                                  ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[15]~19                                  ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[6]~18                                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[5]~17                                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[7]~16                                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[8]~15                                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[9]~14                                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[14]~13                                  ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[16]~12                                  ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[17]~11                                  ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[18]~10                                  ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[20]~9                                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[19]~8                                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|_~0                                              ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[116]~119          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[116]~118          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[109]~117          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[110]~112          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[110]~111          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[103]~110          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[50]~105           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[50]~104           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[43]~103           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[44]~98            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[44]~97            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[37]~96            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[98]~91            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[98]~90            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[91]~89            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[92]~84            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[92]~83            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[85]~82            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[38]~77            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[38]~76            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[31]~75            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[32]~70            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[32]~69            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[25]~68            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[18]~67            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[18]~66            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[86]~63            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[86]~62            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[79]~61            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[80]~56            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[80]~55            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[73]~54            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[26]~49            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[26]~48            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[19]~47            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[20]~44            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[20]~43            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[74]~40            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[74]~39            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[67]~38            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[68]~33            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[68]~32            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[61]~31            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[62]~26            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[62]~25            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[55]~24            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[56]~19            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[56]~18            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[49]~17            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[104]~12           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[104]~11           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[97]~10            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[122]~5            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[122]~4            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[115]~3            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[108]~2            ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[108]~1            ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|price[5]~5                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|quotient[2]~8                                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|quotient[3]~7                                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|quotient[1]~6                                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|quotient[8]~5                                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|_~1                                              ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|quotient[4]~4                                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|quotient[5]~3                                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|quotient[6]~2                                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|quotient[7]~1                                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|quotient[0]~0                                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~18                                                                                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~10                                                                                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~9                                                                                                           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~10                                                                                                             ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~5                                                                                                           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux37~0                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|priint~0                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux24~0                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux22~0                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux21~0                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~7                                                                                                              ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~6                                                                                                              ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|quotient[0]~0                                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|\motion:bnarr[2]                                                                                                       ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|\motion:bnarr[3]                                                                                                       ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|\motion:bnarr[1]                                                                                                       ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|\motion:bnarr[0]                                                                                                       ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~1                                                                                                        ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|\motion:previous_cancel                                                                                                ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][2]~31                                                                                                          ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][1]~24                                                                                                          ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][1]~17                                                                                                          ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[5][1]~11                                                                                                          ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[1][1]~5                                                                                                           ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|goodseq~0                                                                                                                 ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[2]                                                                                                   ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[1]                                                                                                   ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector3~0                                                                                                               ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[31]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Equal4~6                                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector20~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[14]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector21~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[13]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector11~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[23]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector27~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[7]                                                                                                   ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector22~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[12]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector12~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[22]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector31~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[3]                                                                                                   ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector28~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[6]                                                                                                   ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector18~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[16]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector26~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[8]                                                                                                   ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector23~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[11]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector8~0                                                                                                               ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[26]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector13~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[21]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector15~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[19]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector16~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[18]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector17~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[17]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector7~0                                                                                                               ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[27]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector5~0                                                                                                               ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[29]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector6~0                                                                                                               ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[28]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Equal4~1                                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector25~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[9]                                                                                                   ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector24~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[10]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector14~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[20]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector30~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[4]                                                                                                   ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector29~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[5]                                                                                                   ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector19~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[15]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector4~0                                                                                                               ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[30]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector9~0                                                                                                               ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[25]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector10~0                                                                                                              ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[24]                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[0]                                                                                                   ; 2       ;
; Test_good_mng_dis:gmd|page_btn:pb|st~9                                                                                                                      ; 2       ;
; Test_good_mng_dis:gmd|page_btn:pb|Selector4~0                                                                                                               ; 2       ;
; Test_good_mng_dis:gmd|page_btn:pb|st.scdn                                                                                                                   ; 2       ;
; Test_good_mng_dis:gmd|page_btn:pb|Selector3~0                                                                                                               ; 2       ;
; Test_good_mng_dis:gmd|page_btn:pb|Selector5~1                                                                                                               ; 2       ;
; Test_good_mng_dis:gmd|page_btn:pb|st.noact                                                                                                                  ; 2       ;
; Test_good_mng_dis:gmd|page_btn:pb|Selector5~0                                                                                                               ; 2       ;
; Test_good_mng_dis:gmd|page_btn:pb|st.scup                                                                                                                   ; 2       ;
; Test_good_mng_dis:gmd|page_btn:pb|Selector2~0                                                                                                               ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[7][5]                                                                                                           ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[4][6]                                                                                                           ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[1][4]                                                                                                           ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[0][6]                                                                                                           ; 2       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[0][6]                                                                                                         ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[7][2]                                                                                                           ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[6][5]                                                                                                           ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[5][7]                                                                                                           ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[6][1]                                                                                                           ; 2       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|D70[1]~1                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[5][1]                                                                                                         ; 2       ;
; state_mng:sm|exst.s2                                                                                                                                        ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~49                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_5~37                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_4~37                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_5~33                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_3~37                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_4~33                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_5~29                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|lpm_abs_5p9:my_abs_num|op_1~85                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_3~33                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_15~37                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_4~29                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_5~25                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_15~25                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_3~29                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_14~37                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_15~33                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_4~25                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_5~21                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_14~25                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_15~21                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_3~25                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_14~33                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_13~33                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_15~29                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_4~21                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_5~17                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_14~21                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_15~17                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_14~29                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|add_sub_6_result_int[2]~29 ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_13~29                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_15~25                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_3~21                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_13~25                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~17                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_14~25                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_15~21                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_15~17                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_13~21                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~13                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_14~21                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_3~17                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_4~13                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|add_sub_6_result_int[4]~17 ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_13~17                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_14~17                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|lpm_abs_6p9:my_abs_num|op_1~5                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_13~13                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_3~9                     ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_14~9                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|add_sub_6_result_int[0]~9  ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_13~9                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_15~9                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_4~9                     ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_5~9                     ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~53                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~49                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~45                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~41                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~37                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~33                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~29                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~25                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~21                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~17                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~13                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_12~21                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_11~25                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_14~17                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_11~21                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_10~21                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_12~17                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_23~25                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_22~25                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_24~25                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_22~21                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_21~21                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_23~21                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_9~21                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_8~25                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_10~17                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_8~21                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_7~21                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_9~17                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_21~17                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_20~21                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_22~17                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_20~17                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|add_sub_3_result_int[0]~17 ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_19~17                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_21~13                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_7~17                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_6~21                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_8~17                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_6~17                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_5~21                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_7~13                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_19~13                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|add_sub_3_result_int[1]~13 ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_20~13                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_5~17                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_4~21                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_6~13                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_4~17                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_3~17                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_5~13                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_19~9                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_3~13                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_24~13                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_4~13                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_24~9                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_23~9                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_3~9                     ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|add_sub_3_result_int[2]~9  ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_10~9                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_9~9                     ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_11~13                   ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_14~9                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_11~9                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_12~9                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|op_15~9                    ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|add_sub_6_result_int[6]~5  ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~9                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add26~5                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~89                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~85                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~81                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~77                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~73                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~69                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~65                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~61                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~57                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~53                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~49                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~45                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~41                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~37                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~33                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~29                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~25                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~21                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~17                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~13                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|add_sub_3_result_int[3]~5  ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~9                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mult0~29                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|op_7~1                     ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add27~5                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add25~41                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add24~33                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add25~37                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add24~29                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add25~33                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add24~25                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add25~29                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add24~21                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add25~25                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add24~17                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add25~21                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add24~13                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add25~17                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add24~9                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add25~13                                                                                                               ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add24~5                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add25~9                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add25~5                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add24~1                                                                                                                ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~89                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~85                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~81                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~69                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~53                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~49                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~45                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~41                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~37                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~33                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~29                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~25                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~13                                          ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~9                                           ; 2       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|op_1~1                                           ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[7][3]                                                                                                           ; 2       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[2][5]~DUPLICATE                                                                                                 ; 1       ;
; clk~input                                                                                                                                                   ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|price[0]~1_wirecell                                                                                                       ; 1       ;
; NFD:fd|count[0]~0                                                                                                                                           ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache[3][0]~2                                                                                                         ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[1][0]~11                                                                                                      ; 1       ;
; NFD:fd|count[1]                                                                                                                                             ; 1       ;
; NFD:fd|count[2]                                                                                                                                             ; 1       ;
; NFD:fd|count[3]                                                                                                                                             ; 1       ;
; NFD:fd|count[4]                                                                                                                                             ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[108]~80           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[108]~79           ; 1       ;
; NFD:fd|count[5]                                                                                                                                             ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[109]~78           ; 1       ;
; NFD:fd|count[6]                                                                                                                                             ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[110]~75           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[110]~71           ; 1       ;
; NFD:fd|count[7]                                                                                                                                             ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[111]~70           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[126]~132          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[126]~131          ; 1       ;
; NFD:fd|count[8]                                                                                                                                             ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[112]~64           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[112]~57           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[127]~130          ; 1       ;
; NFD:fd|count[9]                                                                                                                                             ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[113]~56           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[19]~127           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[19]~126           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[128]~125          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[114]~123          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[114]~122          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[128]~121          ; 1       ;
; NFD:fd|count[10]                                                                                                                                            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[96]~47            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[96]~40            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[87]~39            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[87]~32            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[105]~31           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[105]~21           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[78]~20            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[78]~16            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[69]~15            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[69]~11            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[114]~10           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div0|lpm_divide_fpo:auto_generated|abs_divider_obg:divider|alt_u_div_00f:divider|StageOut[114]~0            ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|price_in~7                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[123]~120          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[102]~116          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[102]~115          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[123]~114          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[117]~113          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[96]~109           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[96]~108           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[117]~107          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[57]~106           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[36]~102           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[36]~101           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[57]~100           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[51]~99            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[30]~95            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[30]~94            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[51]~93            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[105]~92           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[84]~88            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[84]~87            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[105]~86           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[99]~85            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[78]~81            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[78]~80            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[99]~79            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[45]~78            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[24]~74            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[24]~73            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[45]~72            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[39]~71            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[39]~65            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[93]~64            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[72]~60            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[72]~59            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[93]~58            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[87]~57            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[66]~53            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[66]~52            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[87]~51            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[33]~50            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[33]~46            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[27]~45            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[27]~42            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[81]~41            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[60]~37            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[60]~36            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[81]~35            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[75]~34            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[54]~30            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[54]~29            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[75]~28            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[69]~27            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[48]~23            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[48]~22            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[69]~21            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[63]~20            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[42]~16            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[42]~15            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[63]~14            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[111]~13           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[90]~9             ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[90]~8             ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[111]~7            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[129]~6            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|lpm_divide:Div1|lpm_divide_cpo:auto_generated|abs_divider_lbg:divider|alt_u_div_qve:divider|StageOut[129]~0            ; 1       ;
; Test_good_mng_dis:gmd|page_btn:pb|updown~1                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|page_btn:pb|updown~0                                                                                                                  ; 1       ;
; NFD:fd|count[11]                                                                                                                                            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux25~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux36~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux35~3                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux35~2                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux35~1                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux35~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux34~2                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux34~1                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux34~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux22~1                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux33~1                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux33~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux32~2                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux32~1                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux32~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux14~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux31~2                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux31~1                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux31~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux13~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux30~2                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux30~1                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux30~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux12~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux29~2                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux29~1                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux29~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux11~0                                                                                                                ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|price[8]~4                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux28~6                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux28~3                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux28~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux10~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux27~3                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux27~2                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux27~1                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Mux27~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bnarr~4                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bnarr~3                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bnarr~2                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bnarr~1                                                                                                                ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector2~1                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector2~0                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector1~1                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector1~0                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest~9                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest~8                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|Selector0~0                                                                                                               ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux3~0                                                                                                                 ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux2~0                                                                                                                 ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux1~1                                                                                                                 ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|suctemp~0                                                                                                              ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[3]~12                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|WideOr0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal8~1                                                                                                               ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[2]~11                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[2]~10                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[1]~9                                                                                                           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|WideOr2                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[0]~8                                                                                                           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal9~0                                                                                                               ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[3]~5                                                                                                           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[3]~4                                                                                                           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal0~0                                                                                                               ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~40                                                                                                       ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~39                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~38                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~37                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~36                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~35                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~34                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~33                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~32                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~31                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~30                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~29                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add0~0                                                                                                                 ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~28                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~27                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add1~0                                                                                                                 ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal32~0                                                                                                              ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~26                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~12                                                                                                             ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~11                                                                                                             ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~25                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~24                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~23                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~22                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Add2~0                                                                                                                 ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~20                                                                                                       ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]~19                                                                                                       ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~17                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~16                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~14                                                                                                          ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~9                                                                                                              ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|LessThan0~4                                                                                                            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|LessThan0~3                                                                                                            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|LessThan0~2                                                                                                            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|LessThan0~1                                                                                                            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|LessThan0~0                                                                                                            ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~4                                                                                                           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df~3                                                                                                           ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~8                                                                                                              ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~5                                                                                                              ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~3                                                                                                              ; 1       ;
; Test_bal_mng_dis:bmd|balance_mng:mng|Equal26~1                                                                                                              ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][1]~33                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector15~3                                                                                                              ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector15~2                                                                                                              ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][2]~32                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][3]~30                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][3]~29                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector15~0                                                                                                              ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue~27                                                                                                                ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal1~0                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal13~1                                                                                                                 ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][1]~26                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector11~3                                                                                                              ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector11~2                                                                                                              ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][2]~25                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][3]~23                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][3]~22                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector11~0                                                                                                              ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue~20                                                                                                                ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal2~0                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal11~1                                                                                                                 ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][1]~19                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector7~4                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector7~3                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][2]~18                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][3]~16                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][3]~15                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector7~1                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal3~0                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal9~1                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[5][2]~13                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[5][1]~12                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector3~3                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector3~2                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[5][3]~10                                                                                                          ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[5][3]~9                                                                                                           ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector3~0                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal4~0                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal7~1                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[1][1]~7                                                                                                           ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector19~3                                                                                                              ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector19~2                                                                                                              ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[1][2]~6                                                                                                           ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[1][3]~4                                                                                                           ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[1][3]~3                                                                                                           ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Selector19~0                                                                                                              ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|residue~0                                                                                                                 ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal0~0                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Equal15~1                                                                                                                 ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|WideOr1                                                                                                                   ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|goodstate~0                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|WideOr0                                                                                                                   ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|Equal4~5                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|Equal4~4                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|Equal4~3                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|Equal4~2                                                                                                                  ; 1       ;
; Test_good_mng_dis:gmd|good_mng:gm|Equal4~0                                                                                                                  ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux0~0                                                                                                                 ; 1       ;
; Test_good_mng_dis:gmd|page_btn:pb|Selector0~1                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|page_btn:pb|Selector0~0                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux63~0                                                                                                                   ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux12~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux5~0                                                                                                                 ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux78~0                                                                                                                   ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux64~0                                                                                                                   ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux6~0                                                                                                                 ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux13~0                                                                                                                ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux45~0                                                                                                                   ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache~1                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux65~0                                                                                                                   ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache~10                                                                                                            ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux7~0                                                                                                                 ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache~9                                                                                                             ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux46~0                                                                                                                   ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux80~0                                                                                                                   ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux66~0                                                                                                                   ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache~8                                                                                                             ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux8~0                                                                                                                 ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux15~0                                                                                                                ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux81~0                                                                                                                   ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux67~0                                                                                                                   ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux9~0                                                                                                                 ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache~7                                                                                                             ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux16~0                                                                                                                ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux55~0                                                                                                                   ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux50~0                                                                                                                   ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|goodcache~0                                                                                                               ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux68~0                                                                                                                   ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|balcache~6                                                                                                             ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux10~0                                                                                                                ; 1       ;
; Test_bal_mng_dis:bmd|balance_dis:dis|Mux17~0                                                                                                                ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux52~0                                                                                                                   ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux47~0                                                                                                                   ; 1       ;
; Test_good_mng_dis:gmd|good_dis:gd|Mux58~0                                                                                                                   ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                ;
+-----------------------+-------------+---------------------+-------------------+
; Statistic             ; Number Used ; Available per Block ; Maximum Available ;
+-----------------------+-------------+---------------------+-------------------+
; Independent 18x18     ; 1           ; 2.00                ; 50                ;
; DSP Block             ; 1           ; --                  ; 25                ;
; DSP 18-bit Element    ; 1           ; 2.00                ; 50                ;
; Mixed Sign Multiplier ; 1           ; --                  ; --                ;
+-----------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 1,994 / 140,056 ( 1 % )   ;
; C12 interconnects          ; 44 / 6,048 ( < 1 % )      ;
; C2 interconnects           ; 648 / 54,648 ( 1 % )      ;
; C4 interconnects           ; 348 / 25,920 ( 1 % )      ;
; Local interconnects        ; 437 / 36,960 ( 1 % )      ;
; R14 interconnects          ; 53 / 5,984 ( < 1 % )      ;
; R3 interconnects           ; 907 / 60,192 ( 2 % )      ;
; R6 interconnects           ; 1,223 / 127,072 ( < 1 % ) ;
+----------------------------+---------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 330 / 140,056 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 86 / 9,504 ( < 1 % )    ;
; Spine clocks                 ; 5 / 120 ( 4 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 34        ; 0            ; 34        ; 0            ; 0            ; 34        ; 34        ; 0            ; 34        ; 34        ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 34           ; 0         ; 34           ; 34           ; 0         ; 0         ; 34           ; 0         ; 0         ; 34           ; 14           ; 34           ; 34           ; 34           ; 34           ; 14           ; 34           ; 34           ; 34           ; 34           ; 14           ; 34           ; 34           ; 34           ; 34           ; 34           ; 34           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; row_in[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; row_in[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; row_in[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; col_o[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; col_o[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; col_o[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; col_o[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led_s[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led_s[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led_s[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led_s[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led_s[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led_s[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led_s[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led_s[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D70[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D70[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D70[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D70[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D70[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D70[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D70[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D70[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; row_in[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; confirm            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; balance            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inc                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cancel             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_five            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_half            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_one             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; in_ten             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                   ;
+----------------------+----------------------+-------------------+
; Source Clock(s)      ; Destination Clock(s) ; Delay Added in ns ;
+----------------------+----------------------+-------------------+
; NFD:fd|count[12]     ; NFD:fd|count[12]     ; 84.5              ;
; NFD:fd|count[12],I/O ; NFD:fd|count[12]     ; 17.5              ;
; clk                  ; clk                  ; 3.0               ;
+----------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                          ;
+--------------------------------------------------------------+-----------------------------------------------------+-------------------+
; Source Register                                              ; Destination Register                                ; Delay Added in ns ;
+--------------------------------------------------------------+-----------------------------------------------------+-------------------+
; NFD:fd|count[12]                                             ; NFD:fd|count[12]                                    ; 2.908             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[22]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.542             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[26]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.513             ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest.sre                 ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.436             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[21]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.410             ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest.sup                 ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.387             ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest.sdn                 ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.387             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[16]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.375             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[17]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.365             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[18]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.337             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[24]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.332             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[11]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.330             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[23]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.327             ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest.sno                 ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.324             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[10]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.246             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[12]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.218             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[13]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.217             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[3]    ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.180             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[29]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.168             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[2]    ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.158             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[20]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.148             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[6]    ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.144             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[27]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.143             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[9]    ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.140             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[19]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.133             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[0]    ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.125             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[1]    ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.118             ;
; Test_good_mng_dis:gmd|good_mng:gm|pagest.sfin                ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.118             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[31]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.103             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[8]    ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.092             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[4]    ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 1.070             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[15]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 0.910             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[14]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 0.910             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[7]    ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 0.910             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[5]    ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 0.910             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][1]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[3][2]     ; 0.866             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][1]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[2][2]     ; 0.866             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][1]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[4][2]     ; 0.862             ;
; Test_bal_mng_dis:bmd|balance_dis:dis|cont[1]                 ; Test_bal_mng_dis:bmd|balance_dis:dis|cont[2]        ; 0.841             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][0]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[4][2]     ; 0.838             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][0]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[2][2]     ; 0.834             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][0]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[3][2]     ; 0.834             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[5][0]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[5][1]     ; 0.833             ;
; state_mng:sm|exst.s0                                         ; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s1        ; 0.830             ;
; Test_bal_mng_dis:bmd|balance_dis:dis|cont[0]                 ; Test_bal_mng_dis:bmd|balance_dis:dis|cont[1]        ; 0.826             ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[3]              ; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[2][7] ; 0.809             ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[3]           ; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[1][2] ; 0.806             ;
; state_mng:sm|exst.s1                                         ; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s1        ; 0.805             ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[1]              ; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[2][7] ; 0.803             ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[2]              ; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[2][7] ; 0.796             ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[0]              ; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[3]     ; 0.774             ;
; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s0                 ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 0.768             ;
; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s3                 ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 0.755             ;
; reset                                                        ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 0.755             ;
; state_mng:sm|exst.s2                                         ; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s0        ; 0.750             ;
; state_mng:sm|exst.s3                                         ; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s0        ; 0.735             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][2]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[2][3]     ; 0.728             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][2]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[3][3]     ; 0.727             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[30]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 0.715             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][2]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[4][3]     ; 0.715             ;
; Test_good_mng_dis:gmd|page_btn:pb|updown[1]                  ; Test_good_mng_dis:gmd|good_mng:gm|pagest.sfin       ; 0.681             ;
; Test_good_mng_dis:gmd|page_btn:pb|updown[0]                  ; Test_good_mng_dis:gmd|good_mng:gm|pagest.sfin       ; 0.681             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[2][3]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[2][0]     ; 0.656             ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[2]           ; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[1][2] ; 0.650             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[4][3]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[4][0]     ; 0.628             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[3][3]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[3][0]     ; 0.609             ;
; Test_good_mng_dis:gmd|page_btn:pb|st.ensup                   ; Test_good_mng_dis:gmd|page_btn:pb|st.noact          ; 0.600             ;
; Test_good_mng_dis:gmd|page_btn:pb|st.ensdn                   ; Test_good_mng_dis:gmd|page_btn:pb|st.noact          ; 0.557             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[25]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 0.515             ;
; Test_bal_mng_dis:bmd|balance_mng:mng|\motion:previous_cancel ; Test_bal_mng_dis:bmd|balance_mng:mng|bal_ten[2]     ; 0.363             ;
; Test_good_mng_dis:gmd|page_btn:pb|st.susdn                   ; Test_good_mng_dis:gmd|page_btn:pb|st.noact          ; 0.291             ;
; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s1                 ; Test_good_mng_dis:gmd|good_dis:gd|residue[2][2]     ; 0.287             ;
; Test_good_mng_dis:gmd|page_btn:pb|st.scup                    ; Test_good_mng_dis:gmd|page_btn:pb|st.noact          ; 0.282             ;
; Test_good_mng_dis:gmd|page_btn:pb|st.scdn                    ; Test_good_mng_dis:gmd|page_btn:pb|st.noact          ; 0.275             ;
; Test_good_mng_dis:gmd|good_mng:gm|\update_page:goodseq[28]   ; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]      ; 0.275             ;
; inc                                                          ; Test_good_mng_dis:gmd|good_dis:gd|residue[4][0]     ; 0.271             ;
; Test_good_mng_dis:gmd|good_dis:gd|\update_res:isAdd          ; Test_good_mng_dis:gmd|good_dis:gd|residue[4][0]     ; 0.271             ;
; Test_good_mng_dis:gmd|good_mng:gm|goodstate[0]               ; Test_good_mng_dis:gmd|good_dis:gd|residue[4][0]     ; 0.271             ;
; Test_good_mng_dis:gmd|good_mng:gm|goodstate[2]               ; Test_good_mng_dis:gmd|good_dis:gd|residue[4][0]     ; 0.271             ;
; Test_good_mng_dis:gmd|good_mng:gm|goodstate[1]               ; Test_good_mng_dis:gmd|good_dis:gd|residue[4][0]     ; 0.271             ;
; Test_bal_mng_dis:bmd|balance_mng:mng|suctemp                 ; Test_good_mng_dis:gmd|good_dis:gd|residue[4][0]     ; 0.271             ;
; Test_good_mng_dis:gmd|good_dis:gd|\update_res:isJudge        ; Test_good_mng_dis:gmd|good_dis:gd|residue[4][0]     ; 0.271             ;
; Test_good_mng_dis:gmd|page_btn:pb|st.susup                   ; Test_good_mng_dis:gmd|page_btn:pb|col_o[2]          ; 0.256             ;
; row_in[3]                                                    ; Test_good_mng_dis:gmd|page_btn:pb|col_o[2]          ; 0.256             ;
; Test_bal_mng_dis:bmd|balance_dis:dis|exst.s2                 ; Test_good_mng_dis:gmd|good_dis:gd|residue[2][0]     ; 0.245             ;
; Test_good_mng_dis:gmd|good_dis:gd|residue[1][0]              ; Test_good_mng_dis:gmd|good_dis:gd|residue[1][3]     ; 0.236             ;
; Test_good_mng_dis:gmd|page_btn:pb|st.noact                   ; Test_good_mng_dis:gmd|page_btn:pb|st.noact          ; 0.185             ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[0]           ; Test_bal_mng_dis:bmd|balance_dis:dis|balcache[0][1] ; 0.175             ;
; NFD:fd|count[0]                                              ; NFD:fd|count[11]                                    ; 0.139             ;
; Test_bal_mng_dis:bmd|balance_mng:mng|bal_one_df[4]           ; D70[1]                                              ; 0.129             ;
+--------------------------------------------------------------+-----------------------------------------------------+-------------------+
Note: This table only shows the top 90 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CEFA2F23C8 for design "saler"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): NFD:fd|count[12]~CLKENA0 with 151 fanout uses global clock CLKCTRL_G3
    Info (11162): clk~inputCLKENA0 with 12 fanout uses global clock CLKCTRL_G5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'saler.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.43 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file E:/saler/output_files/saler.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 1770 megabytes
    Info: Processing ended: Wed May 09 14:36:36 2018
    Info: Elapsed time: 00:00:39
    Info: Total CPU time (on all processors): 00:00:50


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/saler/output_files/saler.fit.smsg.


