headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
Intelの先端パッケージング技術「EMIB」を支援するEDAツール（EE Times Japan）,https://news.yahoo.co.jp/articles/11e1f6da3a97dcb77f1b22cb8efc9847ed7e2292,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240814-00000063-it_eetimes-000-1-view.jpg?exp=10800,2024-08-14T11:35:08+09:00,2024-08-14T11:35:08+09:00,EE Times Japan,it_eetimes,EE Times Japan,2684,\n2.5DのEMIBの構造 出所：Intel\nIntelのパッケージング技術「Embedded Multi-Die Interconnect Bridge（EMIB）」は、異種統合マルチチップ／マルチチップレットアーキテクチャの複雑化に対処することを目的とした技術だ。同技術は米国カリフォルニア州サンフランシスコで開催された「DAC（Design Automation Conference）2024」（2024年6月23～27日）で大きな話題となった。Intelは、2.5D（2.5次元）／3D（3次元） ICなどの幅広い集積技術に対応し、設計から試作、承認までを網羅する先進の統合ICパッケージングソリューションを提供している。\nIntel アリゾナ工場内の設備［クリックで拡大］ 出所：Intel\nIntelはDACで、大手EDAおよびIPパートナーとの提携を発表し、異種設計ツール／フロー／方法論／再利用可能なIP（Intellectual Property）ブロックがEMIBアセンブリ技術をサポートするために完全に有効かつ適格であることを実証した。\n\n これらの取り組みの中心となるのが、EMIBベースのパッケージ設計をサポートするIntel Foundryの「Package Assembly Design Kit（PADK）」だ。PADKは、チップ設計者がEMIB設計を効率的に完了および検証できるようにする設計ガイド、ルール、スタックアップで構成されていて、チップ設計の複雑さに対処し、EDAツールの有効化促進を目的としている。\n\n PADKは、主要EDAベンダーのツールをサポートするリファレンスフローを実現し、PADK主導のアセンブリ検証を容易にする。以下は、EMIBの有効化に向けたIntel Foundryと主要EDAベンダーとの最近の協業の一例である。\n詳細実装の検証が可能、Siemens\nSiemens EDAはDAC 2024で、非常に複雑なICや先進パッケージングを設計するためのEMIB有効化のツールの認定を発表した。この認定には、Intel Foundryの「Intel 16」および「Intel 18A」プロセスノード向けのソフトウェア「Solido Simulation Suite」の一部である「Solido SPICE」が含まれる。\n\n Siemens EDAはこれに先立って2024年2月、設計エンジニアが早期パッケージアセンブリの試作や階層型デバイスのフロアプランニング、共同設計の最適化、完全な詳細実装の検証を実施できるEMIBリファレンスフローの提供を発表している。このリファレンスフローは、Intel FoundryのPADKを中心に構築されていて、エンジニアは設計とテープアウトの成功に向けて必要となるあらゆる重要タスクに取り組むことができる。\nSynopsysはシステムまでの全段階をフォロー\nSynopsysも、DAC 2024の会場でIntel Foundry向けのマルチダイリファレンスフローを披露した。このリファレンスフローはEDAスイート「Synopsys.ai」を搭載し、EMIBアセンブリ技術を使用した高速異種統合のための包括的でスケーラブルなソリューションを設計者に提供することを目的としている。\n\n 2.5Dおよび3Dのマルチダイシステムの統合設計環境である「Synopsys 3DIC Compiler」が実現するリファレンスフローは、シリコンからシステムまでの全ての段階でマルチダイ設計の開発を加速する統合共同設計／解析ソリューションを提供する。さらに、Synopsys 3DIC Compilerとネイティブに統合された「Synopsys 3DSO.ai」は、信号／電力／熱整合性の最適化を実現する。\n\n 現在Synopsysによる買収が進められている電熱ツールサプライヤーのAnsysも、EMIB技術を使用してシリコン貫通ビア（TSV）を必要とせずにダイを柔軟に接続するIntelの2.5Dチップアセンブリ技術向けのマルチフィジックスサインオフソリューションを提供している。同社のEDAプラットフォーム「RedHawk-SC Electrothermal」は、複数のダイを搭載する2.5Dおよび3D ICのマルチフィジックス解析を可能にする。\nCadenceは各段階の移行をサポート\nEDA大手3社のうちの1社であるCadenceも、Intel Foundryと提携して、EMIB技術を活用した統合型先進パッケージングフローを認定し、異種統合マルチチップ／チップレットアーキテクチャの複雑化に対応している。このEMIBフローによって設計者は、異なるフォーマット間でデータを変換することなく、初期段階のシステムレベルのプランニングや最適化、解析からDRC対応の実装や物理的なサインオフにシームレスに移行できる。\n\n 数十年にわたってパッケージング技術の開発をリードしてきたIntelは、複数のダイを1つのパッケージに接続することでシリコン面積を拡大する高度なパッケージング技術の本格量産を開始した。EMIBがパッケージ内で複数のチップを並べて接続するのに対し、「Foveros」ではチップを3D形式で積み重ねる。\n\n Intelの製品／設計エコシステムイネーブルメント担当バイスプレジデント兼ゼネラルマネジャーを務めるRahul Goyal氏は、「EMIB技術は、従来のスタッキング技術と比較して、マルチダイアセンブリに対する差別化されたアプローチを具現化している」と述べている。Intelは既に「GPU Max」シリーズ（開発コードネーム：Ponte Vecchio）、第4世代のプロセッサ「Xeon」および「Xeon 6」、FPGA「Stratix 10」などの自社チップにEMIB技術を実装している。\n\n しかし、EMIBは他の高度なパッケージング技術と同様に、マルチダイアーキテクチャの設計とパッケージングの複雑さに関連する新たな課題を提示している。そのため、さまざまなEDAツールをIntelのPADKに組み込むことは、良いスタートとなる。これにより、チップ設計者はEMIB設計を効果的かつ効率的に実装／検証できるようになる。\n\n【翻訳：滝本麻貴、編集：EE Times Japan】\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240814-00000063-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/11e1f6da3a97dcb77f1b22cb8efc9847ed7e2292/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2408/14/l_sa240814_edn02.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240814-063&utm_term=it_eetimes-sci&utm_content=img']"
