module TopModule (
    input  wire clk,     // activeâ€‘high clock
    input  wire areset,  //