>Dmel_RG2
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG3
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG5
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG9
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG18N
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG19
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG22
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG24
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG25
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG28
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG32N
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG34
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG36
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dmel_RG38N
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dsim_MD03
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD06
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dsim_MD105
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD106
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD146
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD15
GCCCCCCTTTCCCCTCCTTCTCTCC
>Dsim_MD197
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dsim_MD199
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD201
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD221
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD224
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD225
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD233
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD235
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD238
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dsim_MD243
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD251
GCCCCCCTTTCCCCTCCTTCTCTCC
>Dsim_MD255
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD63
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dsim_MD72
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dsim_MD73
GCCCCCCTTCCCCCTCCTTCTCTCC
>Dyak_528_5431
GCCCCCCTTCCCTCTCCTTCTCTCC
>Dere_528_5431
GCCCCCCTTCCCTCTCTTTCTCTCC
