TimeQuest Timing Analyzer report for readout_card
Thu Jun 02 16:10:34 2011
Quartus II 64-Bit Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Output Enable Times
 17. Minimum Output Enable Times
 18. Output Disable Times
 19. Minimum Output Disable Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Multicorner Timing Analysis Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths
 43. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version ;
; Revision Name      ; readout_card                                                     ;
; Device Family      ; Stratix                                                          ;
; Device Name        ; EP1S40F780C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.52        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  35.5%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; readout_card.sdc ; OK     ; Thu Jun 02 16:10:16 2011 ;
+------------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+
; Clock Name                                    ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                 ; Targets                                  ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+
; inclk                                         ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { inclk }                                ;
; inclk_virt                                    ; Virtual   ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { }                                      ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[0] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[2] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; Generated ; 80.000 ; 12.5 MHz  ; 0.000  ; 40.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[3] } ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk  ; i_rc_pll|altpll_component|pll|inclk[0] ; { i_rc_pll|altpll_component|pll|clk[4] } ;
+-----------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+


+-------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                             ;
+------------+-----------------+-----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                    ; Note ;
+------------+-----------------+-----------------------------------------------+------+
; 53.34 MHz  ; 53.34 MHz       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;      ;
; 133.74 MHz ; 133.74 MHz      ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;      ;
; 224.72 MHz ; 224.72 MHz      ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;      ;
+------------+-----------------+-----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow Model Setup Summary                                               ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1.253  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 2.523  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 16.704 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+-----------------------------------------------+-------+---------------+
; Clock                                         ; Slack ; End Point TNS ;
+-----------------------------------------------+-------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 0.741 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.767 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.783 ; 0.000         ;
+-----------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                 ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 3.889  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 8.889  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; 8.889  ; 0.000         ;
; inclk                                         ; 20.000 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 38.889 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 7.777  ; 7.777  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 6.996  ; 6.996  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 7.706  ; 7.706  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 7.309  ; 7.309  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 7.240  ; 7.240  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 7.630  ; 7.630  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 7.128  ; 7.128  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 7.085  ; 7.085  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 7.091  ; 7.091  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 7.010  ; 7.010  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 6.936  ; 6.936  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 7.165  ; 7.165  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 7.527  ; 7.527  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 7.574  ; 7.574  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 7.777  ; 7.777  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 8.224  ; 8.224  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 7.695  ; 7.695  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 7.715  ; 7.715  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 8.005  ; 8.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 7.992  ; 7.992  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 8.213  ; 8.213  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 7.644  ; 7.644  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 7.702  ; 7.702  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 7.866  ; 7.866  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 7.567  ; 7.567  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 7.535  ; 7.535  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 7.684  ; 7.684  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 8.141  ; 8.141  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 7.732  ; 7.732  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 8.224  ; 8.224  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 8.427  ; 8.427  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 8.278  ; 8.278  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 8.285  ; 8.285  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 8.302  ; 8.302  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 8.210  ; 8.210  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 8.375  ; 8.375  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 8.197  ; 8.197  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 8.177  ; 8.177  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 8.092  ; 8.092  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 8.257  ; 8.257  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 8.140  ; 8.140  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 7.895  ; 7.895  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 8.427  ; 8.427  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 7.788  ; 7.788  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 7.233  ; 7.233  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 8.087  ; 8.087  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 7.739  ; 7.739  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 7.717  ; 7.717  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 7.842  ; 7.842  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 7.588  ; 7.588  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 7.801  ; 7.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 7.376  ; 7.376  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 7.485  ; 7.485  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 7.494  ; 7.494  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 7.522  ; 7.522  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 7.439  ; 7.439  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 7.217  ; 7.217  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 8.087  ; 8.087  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 7.260  ; 7.260  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 7.460  ; 7.460  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 8.519  ; 8.519  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 8.458  ; 8.458  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 8.427  ; 8.427  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 8.517  ; 8.517  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 8.361  ; 8.361  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 8.383  ; 8.383  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 8.519  ; 8.519  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 8.462  ; 8.462  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 8.097  ; 8.097  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 8.145  ; 8.145  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 7.789  ; 7.789  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 7.929  ; 7.929  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 8.304  ; 8.304  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 7.772  ; 7.772  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 7.339  ; 7.339  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 8.111  ; 8.111  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 8.111  ; 8.111  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 8.052  ; 8.052  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 8.103  ; 8.103  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 7.996  ; 7.996  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 8.069  ; 8.069  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 7.920  ; 7.920  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 7.865  ; 7.865  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 7.896  ; 7.896  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 7.988  ; 7.988  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 7.864  ; 7.864  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 7.906  ; 7.906  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 7.652  ; 7.652  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 7.455  ; 7.455  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 6.858  ; 6.858  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 7.065  ; 7.065  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 6.972  ; 6.972  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 6.972  ; 6.972  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 7.065  ; 7.065  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 7.036  ; 7.036  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 6.980  ; 6.980  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 6.907  ; 6.907  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 6.850  ; 6.850  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 6.899  ; 6.899  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 6.940  ; 6.940  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 6.879  ; 6.879  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 6.801  ; 6.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 6.762  ; 6.762  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 6.644  ; 6.644  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 6.601  ; 6.601  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 7.275  ; 7.275  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 7.141  ; 7.141  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 7.109  ; 7.109  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 7.262  ; 7.262  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 7.218  ; 7.218  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 6.921  ; 6.921  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 6.865  ; 6.865  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 7.226  ; 7.226  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 7.064  ; 7.064  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 7.275  ; 7.275  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 6.817  ; 6.817  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 6.947  ; 6.947  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 7.018  ; 7.018  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 6.731  ; 6.731  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 6.662  ; 6.662  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 7.488  ; 7.488  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 15.599 ; 15.599 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 15.599 ; 15.599 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 15.592 ; 15.592 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 15.168 ; 15.168 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 15.563 ; 15.563 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 8.728  ; 8.728  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 7.375  ; 7.375  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -2.580 ; -2.580 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                               ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -3.811  ; -3.811  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -3.811  ; -3.811  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -4.316  ; -4.316  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -5.171  ; -5.171  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -4.845  ; -4.845  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -5.086  ; -5.086  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -5.128  ; -5.128  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -4.765  ; -4.765  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -5.124  ; -5.124  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -5.125  ; -5.125  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -4.942  ; -4.942  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -5.624  ; -5.624  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -4.840  ; -4.840  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -5.023  ; -5.023  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -4.576  ; -4.576  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -4.549  ; -4.549  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -4.549  ; -4.549  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -5.279  ; -5.279  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -5.493  ; -5.493  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -5.351  ; -5.351  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -5.782  ; -5.782  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -4.829  ; -4.829  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -5.786  ; -5.786  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -5.400  ; -5.400  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -5.487  ; -5.487  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -5.571  ; -5.571  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -5.508  ; -5.508  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -5.302  ; -5.302  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -5.697  ; -5.697  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -5.041  ; -5.041  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -4.995  ; -4.995  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -4.995  ; -4.995  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -5.869  ; -5.869  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -5.752  ; -5.752  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -5.500  ; -5.500  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -6.061  ; -6.061  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -5.791  ; -5.791  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -5.656  ; -5.656  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -5.783  ; -5.783  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -5.976  ; -5.976  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -5.919  ; -5.919  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -5.707  ; -5.707  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -5.753  ; -5.753  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -5.773  ; -5.773  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -5.393  ; -5.393  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -4.504  ; -4.504  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -4.504  ; -4.504  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -5.610  ; -5.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -5.431  ; -5.431  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -5.308  ; -5.308  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -5.530  ; -5.530  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -4.721  ; -4.721  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -5.229  ; -5.229  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -5.248  ; -5.248  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -5.599  ; -5.599  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -5.513  ; -5.513  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -5.224  ; -5.224  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -5.341  ; -5.341  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -5.324  ; -5.324  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -4.951  ; -4.951  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -5.273  ; -5.273  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -5.273  ; -5.273  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -5.595  ; -5.595  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -6.196  ; -6.196  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -5.745  ; -5.745  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -6.257  ; -6.257  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -6.367  ; -6.367  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -5.992  ; -5.992  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -5.936  ; -5.936  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -6.352  ; -6.352  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -5.424  ; -5.424  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -6.162  ; -6.162  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -6.201  ; -6.201  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -6.104  ; -6.104  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -5.696  ; -5.696  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -4.552  ; -4.552  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -4.552  ; -4.552  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -5.730  ; -5.730  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -5.658  ; -5.658  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -5.316  ; -5.316  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -5.235  ; -5.235  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -5.369  ; -5.369  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -5.025  ; -5.025  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -5.952  ; -5.952  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -5.964  ; -5.964  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -5.764  ; -5.764  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -5.720  ; -5.720  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -5.717  ; -5.717  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -5.762  ; -5.762  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -5.179  ; -5.179  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -3.702  ; -3.702  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -3.702  ; -3.702  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -4.749  ; -4.749  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -4.678  ; -4.678  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -4.446  ; -4.446  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -4.593  ; -4.593  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -4.136  ; -4.136  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -4.515  ; -4.515  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -4.690  ; -4.690  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -4.886  ; -4.886  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -4.620  ; -4.620  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -4.734  ; -4.734  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -4.610  ; -4.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -4.565  ; -4.565  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -3.789  ; -3.789  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -3.762  ; -3.762  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -3.762  ; -3.762  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -4.772  ; -4.772  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -4.644  ; -4.644  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -4.717  ; -4.717  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -4.420  ; -4.420  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -3.980  ; -3.980  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -5.365  ; -5.365  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -4.831  ; -4.831  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -4.559  ; -4.559  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -4.855  ; -4.855  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -5.048  ; -5.048  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -5.140  ; -5.140  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -4.946  ; -4.946  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -4.306  ; -4.306  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -7.378  ; -7.378  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -9.368  ; -9.368  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -9.512  ; -9.512  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -10.081 ; -10.081 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -9.368  ; -9.368  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -9.520  ; -9.520  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -8.618  ; -8.618  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -7.265  ; -7.265  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 2.690   ; 2.690   ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+---------+---------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.885  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.872  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.904  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.911  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.917  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.932  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.928  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.924  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 11.714 ; 11.714 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 7.267  ; 7.267  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 6.955  ; 6.955  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 6.222  ; 6.222  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 6.561  ; 6.561  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 6.758  ; 6.758  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 7.267  ; 7.267  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 6.950  ; 6.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 6.381  ; 6.381  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 5.872  ; 5.872  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 6.846  ; 6.846  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 6.401  ; 6.401  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 6.217  ; 6.217  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 5.022  ; 5.022  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 6.522  ; 6.522  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 7.157  ; 7.157  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 7.967  ; 7.967  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 5.665  ; 5.665  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 6.418  ; 6.418  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 7.257  ; 7.257  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 5.961  ; 5.961  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 6.957  ; 6.957  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 6.923  ; 6.923  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 7.967  ; 7.967  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 6.719  ; 6.719  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 6.777  ; 6.777  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 5.984  ; 5.984  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 7.256  ; 7.256  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 5.595  ; 5.595  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 6.744  ; 6.744  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 7.500  ; 7.500  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 7.509  ; 7.509  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 6.975  ; 6.975  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 7.105  ; 7.105  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 6.712  ; 6.712  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 7.208  ; 7.208  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 7.060  ; 7.060  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 7.028  ; 7.028  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 7.503  ; 7.503  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 7.509  ; 7.509  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 7.191  ; 7.191  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 6.645  ; 6.645  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 7.188  ; 7.188  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 6.950  ; 6.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 7.312  ; 7.312  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 5.231  ; 5.231  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 7.494  ; 7.494  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 6.421  ; 6.421  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 5.974  ; 5.974  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 6.779  ; 6.779  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 6.700  ; 6.700  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 6.461  ; 6.461  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 6.726  ; 6.726  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 7.482  ; 7.482  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 7.073  ; 7.073  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 7.001  ; 7.001  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 7.116  ; 7.116  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 6.740  ; 6.740  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 7.259  ; 7.259  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 6.639  ; 6.639  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 7.494  ; 7.494  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 5.670  ; 5.670  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 4.376  ; 4.376  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 4.369  ; 4.369  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 4.363  ; 4.363  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 4.358  ; 4.358  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 4.386  ; 4.386  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 4.492  ; 4.492  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 4.671  ; 4.671  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 5.332  ; 5.332  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 5.332  ; 5.332  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 5.339  ; 5.339  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 5.241  ; 5.241  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 5.670  ; 5.670  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 5.521  ; 5.521  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 5.497  ; 5.497  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 6.362  ; 6.362  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 6.362  ; 6.362  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 5.882  ; 5.882  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 5.515  ; 5.515  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 5.676  ; 5.676  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 5.374  ; 5.374  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 5.880  ; 5.880  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 5.379  ; 5.379  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 5.610  ; 5.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 5.595  ; 5.595  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 5.939  ; 5.939  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 5.603  ; 5.603  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 5.125  ; 5.125  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 5.517  ; 5.517  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 5.772  ; 5.772  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 6.313  ; 6.313  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 5.201  ; 5.201  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 5.645  ; 5.645  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 5.610  ; 5.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 5.743  ; 5.743  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 5.971  ; 5.971  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 5.950  ; 5.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 5.434  ; 5.434  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 5.762  ; 5.762  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 5.633  ; 5.633  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 5.727  ; 5.727  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 6.313  ; 6.313  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 5.637  ; 5.637  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 5.698  ; 5.698  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 5.612  ; 5.612  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 5.366  ; 5.366  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 4.954  ; 4.954  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 4.957  ; 4.957  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 4.675  ; 4.675  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 5.366  ; 5.366  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 5.035  ; 5.035  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 4.695  ; 4.695  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 5.193  ; 5.193  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 5.224  ; 5.224  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 4.664  ; 4.664  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 4.991  ; 4.991  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 4.679  ; 4.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 4.700  ; 4.700  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 4.371  ; 4.371  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 5.013  ; 5.013  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 7.528  ; 7.528  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 6.358  ; 6.358  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 6.847  ; 6.847  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 6.459  ; 6.459  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 5.858  ; 5.858  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 7.528  ; 7.528  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 5.494  ; 5.494  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 7.191  ; 7.191  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 7.400  ; 7.400  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 7.384  ; 7.384  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 6.096  ; 6.096  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 6.640  ; 6.640  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 7.054  ; 7.054  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 11.322 ; 11.322 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 11.789 ; 11.789 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 11.035 ; 11.035 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 6.540  ; 6.540  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;        ; 2.885  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;        ; 2.872  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;        ; 2.904  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;        ; 2.911  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;        ; 2.917  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;        ; 2.932  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;        ; 2.928  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;        ; 2.924  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 6.792  ; 6.792  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 6.792  ; 6.792  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 5.534  ; 5.534  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 5.713  ; 5.713  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 5.799  ; 5.799  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 5.621  ; 5.621  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 5.828  ; 5.828  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 6.480  ; 6.480  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 6.695  ; 6.695  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 8.848  ; 8.848  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 8.848  ; 8.848  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 8.694  ; 8.694  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 8.451  ; 8.451  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 8.796  ; 8.796  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 8.238  ; 8.238  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 8.124  ; 8.124  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 7.888  ; 7.888  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 8.156  ; 8.156  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 7.874  ; 7.874  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 7.288  ; 7.288  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 6.524  ; 6.524  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 6.693  ; 6.693  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 7.398  ; 7.398  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 7.727  ; 7.727  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 7.874  ; 7.874  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 7.685  ; 7.685  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 6.970  ; 6.970  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 6.809  ; 6.809  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 6.809  ; 6.809  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 6.078  ; 6.078  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 6.025  ; 6.025  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 5.755  ; 5.755  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 6.431  ; 6.431  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 6.250  ; 6.250  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 6.111  ; 6.111  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 6.518  ; 6.518  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;        ; 5.977  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;        ; 5.977  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;        ; 5.297  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;        ; 4.914  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;        ; 5.848  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;        ; 5.352  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;        ; 5.224  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;        ; 5.536  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;        ; 5.899  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.885 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.872 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.904 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.911 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.917 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.932 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.928 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.924 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 7.375 ; 7.375 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 5.022 ; 5.022 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 6.955 ; 6.955 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 6.222 ; 6.222 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 6.561 ; 6.561 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 6.758 ; 6.758 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 7.267 ; 7.267 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 6.950 ; 6.950 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 6.381 ; 6.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 5.872 ; 5.872 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 6.846 ; 6.846 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 6.401 ; 6.401 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 6.217 ; 6.217 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 5.022 ; 5.022 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 6.522 ; 6.522 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 7.157 ; 7.157 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 5.595 ; 5.595 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 5.665 ; 5.665 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 6.418 ; 6.418 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 7.257 ; 7.257 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 5.961 ; 5.961 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 6.957 ; 6.957 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 6.923 ; 6.923 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 7.967 ; 7.967 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 6.719 ; 6.719 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 6.777 ; 6.777 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 5.984 ; 5.984 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 7.256 ; 7.256 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 5.595 ; 5.595 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 6.744 ; 6.744 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 7.500 ; 7.500 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 5.231 ; 5.231 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 6.975 ; 6.975 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 7.105 ; 7.105 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 6.712 ; 6.712 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 7.208 ; 7.208 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 7.060 ; 7.060 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 7.028 ; 7.028 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 7.503 ; 7.503 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 7.509 ; 7.509 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 7.191 ; 7.191 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 6.645 ; 6.645 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 7.188 ; 7.188 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 6.950 ; 6.950 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 7.312 ; 7.312 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 5.231 ; 5.231 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 5.974 ; 5.974 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 6.421 ; 6.421 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 5.974 ; 5.974 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 6.779 ; 6.779 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 6.700 ; 6.700 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 6.461 ; 6.461 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 6.726 ; 6.726 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 7.482 ; 7.482 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 7.073 ; 7.073 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 7.001 ; 7.001 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 7.116 ; 7.116 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 6.740 ; 6.740 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 7.259 ; 7.259 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 6.639 ; 6.639 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 7.494 ; 7.494 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 4.358 ; 4.358 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 4.376 ; 4.376 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 4.369 ; 4.369 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 4.363 ; 4.363 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 4.358 ; 4.358 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 4.386 ; 4.386 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 4.492 ; 4.492 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 4.671 ; 4.671 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 5.332 ; 5.332 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 5.332 ; 5.332 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 5.339 ; 5.339 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 5.241 ; 5.241 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 5.670 ; 5.670 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 5.521 ; 5.521 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 5.497 ; 5.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 5.125 ; 5.125 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 6.362 ; 6.362 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 5.882 ; 5.882 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 5.515 ; 5.515 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 5.676 ; 5.676 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 5.374 ; 5.374 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 5.880 ; 5.880 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 5.379 ; 5.379 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 5.610 ; 5.610 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 5.595 ; 5.595 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 5.939 ; 5.939 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 5.603 ; 5.603 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 5.125 ; 5.125 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 5.517 ; 5.517 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 5.772 ; 5.772 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 5.201 ; 5.201 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 5.201 ; 5.201 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 5.645 ; 5.645 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 5.610 ; 5.610 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 5.743 ; 5.743 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 5.971 ; 5.971 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 5.950 ; 5.950 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 5.434 ; 5.434 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 5.762 ; 5.762 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 5.633 ; 5.633 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 5.727 ; 5.727 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 6.313 ; 6.313 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 5.637 ; 5.637 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 5.698 ; 5.698 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 5.612 ; 5.612 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 4.371 ; 4.371 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 4.954 ; 4.954 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 4.957 ; 4.957 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 4.675 ; 4.675 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 5.366 ; 5.366 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 5.035 ; 5.035 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 4.695 ; 4.695 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 5.193 ; 5.193 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 5.224 ; 5.224 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 4.664 ; 4.664 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 4.991 ; 4.991 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 4.679 ; 4.679 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 4.700 ; 4.700 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 4.371 ; 4.371 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 5.013 ; 5.013 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 5.391 ; 5.391 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 5.813 ; 5.813 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 6.703 ; 6.703 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 6.321 ; 6.321 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 5.734 ; 5.734 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 7.390 ; 7.390 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 5.391 ; 5.391 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 6.773 ; 6.773 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 7.121 ; 7.121 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 7.384 ; 7.384 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 5.585 ; 5.585 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 5.596 ; 5.596 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 7.054 ; 7.054 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 7.664 ; 7.664 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 6.388 ; 6.388 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 7.668 ; 7.668 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 6.540 ; 6.540 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 2.885 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 2.872 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 2.904 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 2.911 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 2.917 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 2.932 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 2.928 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 2.924 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 5.534 ; 5.534 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 6.792 ; 6.792 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 5.534 ; 5.534 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 5.713 ; 5.713 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 5.799 ; 5.799 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 5.621 ; 5.621 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 5.828 ; 5.828 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 6.480 ; 6.480 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 6.695 ; 6.695 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 4.914 ; 5.979 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 5.977 ; 7.327 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 5.297 ; 6.724 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 4.914 ; 5.979 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 5.848 ; 6.893 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 5.352 ; 6.376 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 5.224 ; 6.277 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 5.536 ; 6.727 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 5.899 ; 6.950 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 5.532 ; 5.532 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 5.757 ; 5.757 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 5.731 ; 5.731 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 5.532 ; 5.532 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 5.777 ; 5.777 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 6.173 ; 6.173 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 5.761 ; 5.761 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 6.185 ; 6.185 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 6.287 ; 6.287 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 5.755 ; 5.755 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 6.809 ; 6.809 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 6.078 ; 6.078 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 6.025 ; 6.025 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 5.755 ; 5.755 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 6.431 ; 6.431 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 6.250 ; 6.250 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 6.111 ; 6.111 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 6.518 ; 6.518 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 4.914 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 5.977 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 5.297 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 4.914 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 5.848 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 5.352 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 5.224 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 5.536 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 5.899 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 7.207 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                        ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 6.707 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                        ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 7.207     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 6.707     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+------------------------------------------------------------------------+
; Fast Model Setup Summary                                               ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 5.056  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 6.276  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 18.425 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast Model Hold Summary                                                ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; -1.437 ; -11.326       ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.369  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.375  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                 ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 4.000  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 9.000  ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; 9.000  ; 0.000         ;
; inclk                                         ; 20.000 ; 0.000         ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 39.000 ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 3.821  ; 3.821  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 3.455  ; 3.455  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 3.771  ; 3.771  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 3.745  ; 3.745  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 3.681  ; 3.681  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 3.663  ; 3.663  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 3.647  ; 3.647  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 3.605  ; 3.605  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 3.480  ; 3.480  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 3.551  ; 3.551  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 3.540  ; 3.540  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 3.652  ; 3.652  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 3.708  ; 3.708  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 3.737  ; 3.737  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 3.821  ; 3.821  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 4.126  ; 4.126  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 3.876  ; 3.876  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 3.920  ; 3.920  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 4.080  ; 4.080  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 4.067  ; 4.067  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 4.126  ; 4.126  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 3.904  ; 3.904  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 3.902  ; 3.902  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 3.964  ; 3.964  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 3.860  ; 3.860  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 3.836  ; 3.836  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 3.900  ; 3.900  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 4.028  ; 4.028  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 3.836  ; 3.836  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 4.052  ; 4.052  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 4.251  ; 4.251  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 4.191  ; 4.191  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 4.192  ; 4.192  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 4.178  ; 4.178  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 4.117  ; 4.117  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 4.251  ; 4.251  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 4.162  ; 4.162  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 4.136  ; 4.136  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 4.057  ; 4.057  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 4.170  ; 4.170  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 4.107  ; 4.107  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 3.933  ; 3.933  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 4.147  ; 4.147  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 3.882  ; 3.882  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 3.547  ; 3.547  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 3.983  ; 3.983  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 3.923  ; 3.923  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 3.909  ; 3.909  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 3.983  ; 3.983  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 3.895  ; 3.895  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 3.942  ; 3.942  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 3.782  ; 3.782  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 3.813  ; 3.813  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 3.771  ; 3.771  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 3.786  ; 3.786  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 3.808  ; 3.808  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 3.639  ; 3.639  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 3.939  ; 3.939  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 3.549  ; 3.549  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 3.632  ; 3.632  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 4.335  ; 4.335  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 4.233  ; 4.233  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 4.216  ; 4.216  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 4.280  ; 4.280  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 4.190  ; 4.190  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 4.268  ; 4.268  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 4.335  ; 4.335  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 4.228  ; 4.228  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 3.995  ; 3.995  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 4.032  ; 4.032  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 3.912  ; 3.912  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 3.944  ; 3.944  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 4.180  ; 4.180  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 3.770  ; 3.770  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 3.567  ; 3.567  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 4.073  ; 4.073  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 4.057  ; 4.057  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 4.056  ; 4.056  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 4.063  ; 4.063  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 4.016  ; 4.016  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 4.073  ; 4.073  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 3.964  ; 3.964  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 3.926  ; 3.926  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 4.019  ; 4.019  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 4.034  ; 4.034  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 4.005  ; 4.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 3.997  ; 3.997  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 3.884  ; 3.884  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 3.713  ; 3.713  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 3.377  ; 3.377  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 3.606  ; 3.606  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 3.547  ; 3.547  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 3.540  ; 3.540  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 3.606  ; 3.606  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 3.591  ; 3.591  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 3.559  ; 3.559  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 3.521  ; 3.521  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 3.474  ; 3.474  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 3.517  ; 3.517  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 3.542  ; 3.542  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 3.447  ; 3.447  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 3.463  ; 3.463  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 3.381  ; 3.381  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 3.344  ; 3.344  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 3.194  ; 3.194  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 3.669  ; 3.669  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 3.595  ; 3.595  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 3.571  ; 3.571  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 3.669  ; 3.669  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 3.644  ; 3.644  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 3.490  ; 3.490  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 3.448  ; 3.448  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 3.632  ; 3.632  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 3.542  ; 3.542  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 3.504  ; 3.504  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 3.435  ; 3.435  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 3.495  ; 3.495  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 3.525  ; 3.525  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 3.346  ; 3.346  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 3.269  ; 3.269  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 3.827  ; 3.827  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 7.816  ; 7.816  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 7.816  ; 7.816  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 7.625  ; 7.625  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 7.678  ; 7.678  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 7.712  ; 7.712  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 4.410  ; 4.410  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 3.766  ; 3.766  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -6.206 ; -6.206 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -1.823 ; -1.823 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -1.823 ; -1.823 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -2.078 ; -2.078 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -2.538 ; -2.538 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -2.317 ; -2.317 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -2.489 ; -2.489 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -2.442 ; -2.442 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -2.307 ; -2.307 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -2.463 ; -2.463 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -2.472 ; -2.472 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -2.406 ; -2.406 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -2.770 ; -2.770 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -2.352 ; -2.352 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -2.442 ; -2.442 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -2.195 ; -2.195 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -2.223 ; -2.223 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -2.223 ; -2.223 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -2.576 ; -2.576 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -2.674 ; -2.674 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -2.585 ; -2.585 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -2.756 ; -2.756 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -2.326 ; -2.326 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -2.877 ; -2.877 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -2.531 ; -2.531 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -2.687 ; -2.687 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -2.764 ; -2.764 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -2.680 ; -2.680 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -2.592 ; -2.592 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -2.733 ; -2.733 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -2.508 ; -2.508 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -2.405 ; -2.405 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -2.405 ; -2.405 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -2.821 ; -2.821 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -2.754 ; -2.754 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -2.609 ; -2.609 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -2.952 ; -2.952 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -2.818 ; -2.818 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -2.747 ; -2.747 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -2.768 ; -2.768 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -2.906 ; -2.906 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -2.891 ; -2.891 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -2.695 ; -2.695 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -2.738 ; -2.738 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -2.788 ; -2.788 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -2.536 ; -2.536 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -2.160 ; -2.160 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -2.160 ; -2.160 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -2.729 ; -2.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -2.622 ; -2.622 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -2.572 ; -2.572 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -2.634 ; -2.634 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -2.266 ; -2.266 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -2.536 ; -2.536 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -2.446 ; -2.446 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -2.641 ; -2.641 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -2.694 ; -2.694 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -2.533 ; -2.533 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -2.543 ; -2.543 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -2.527 ; -2.527 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -2.361 ; -2.361 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -2.494 ; -2.494 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -2.494 ; -2.494 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -2.610 ; -2.610 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -2.960 ; -2.960 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -2.694 ; -2.694 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -3.035 ; -3.035 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -3.099 ; -3.099 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -2.864 ; -2.864 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -2.807 ; -2.807 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -3.030 ; -3.030 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -2.632 ; -2.632 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -2.961 ; -2.961 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -2.988 ; -2.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -2.878 ; -2.878 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -2.684 ; -2.684 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -2.113 ; -2.113 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -2.113 ; -2.113 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -2.760 ; -2.760 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -2.684 ; -2.684 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -2.477 ; -2.477 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -2.555 ; -2.555 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -2.530 ; -2.530 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -2.361 ; -2.361 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -2.925 ; -2.925 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -2.878 ; -2.878 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -2.796 ; -2.796 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -2.767 ; -2.767 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -2.753 ; -2.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -2.764 ; -2.764 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -2.431 ; -2.431 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -1.799 ; -1.799 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -1.799 ; -1.799 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -2.326 ; -2.326 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -2.264 ; -2.264 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -2.142 ; -2.142 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -2.217 ; -2.217 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -1.971 ; -1.971 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -2.177 ; -2.177 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -2.251 ; -2.251 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -2.368 ; -2.368 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -2.245 ; -2.245 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -2.287 ; -2.287 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -2.288 ; -2.288 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -2.242 ; -2.242 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -1.834 ; -1.834 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -1.829 ; -1.829 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -1.829 ; -1.829 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -2.340 ; -2.340 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -2.268 ; -2.268 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -2.285 ; -2.285 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -2.131 ; -2.131 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -1.881 ; -1.881 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -2.599 ; -2.599 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -2.252 ; -2.252 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -2.188 ; -2.188 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -2.337 ; -2.337 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -2.448 ; -2.448 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -2.487 ; -2.487 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -2.374 ; -2.374 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -2.031 ; -2.031 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -3.765 ; -3.765 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -4.753 ; -4.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -4.842 ; -4.842 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -5.107 ; -5.107 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -4.753 ; -4.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -4.755 ; -4.755 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -4.348 ; -4.348 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -3.704 ; -3.704 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 6.268  ; 6.268  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 1.179 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 1.172 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 1.190 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 1.194 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 1.198 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 1.207 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 1.204 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 1.202 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 5.571 ; 5.571 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 3.462 ; 3.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 3.262 ; 3.262 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 2.922 ; 2.922 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 3.081 ; 3.081 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 3.182 ; 3.182 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 3.462 ; 3.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 3.299 ; 3.299 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 2.956 ; 2.956 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 2.709 ; 2.709 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 3.209 ; 3.209 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 2.982 ; 2.982 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 2.964 ; 2.964 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 2.381 ; 2.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 3.044 ; 3.044 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 3.368 ; 3.368 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 3.826 ; 3.826 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 2.619 ; 2.619 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 3.055 ; 3.055 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 3.377 ; 3.377 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 2.714 ; 2.714 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 3.350 ; 3.350 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 3.298 ; 3.298 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 3.826 ; 3.826 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 3.183 ; 3.183 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 3.236 ; 3.236 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 2.826 ; 2.826 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 3.372 ; 3.372 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 2.625 ; 2.625 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 3.231 ; 3.231 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 3.542 ; 3.542 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 3.607 ; 3.607 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 3.338 ; 3.338 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 3.351 ; 3.351 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 3.187 ; 3.187 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 3.429 ; 3.429 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 3.318 ; 3.318 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 3.336 ; 3.336 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 3.607 ; 3.607 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 3.560 ; 3.560 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 3.444 ; 3.444 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 3.130 ; 3.130 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 3.408 ; 3.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 3.284 ; 3.284 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 3.448 ; 3.448 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 2.354 ; 2.354 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 3.584 ; 3.584 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 3.074 ; 3.074 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 2.843 ; 2.843 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 3.196 ; 3.196 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 3.178 ; 3.178 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 3.029 ; 3.029 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 3.216 ; 3.216 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 3.584 ; 3.584 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 3.359 ; 3.359 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 3.366 ; 3.366 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 3.357 ; 3.357 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 3.119 ; 3.119 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 3.429 ; 3.429 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 3.116 ; 3.116 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 3.551 ; 3.551 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 2.674 ; 2.674 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 1.987 ; 1.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 1.982 ; 1.982 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 1.978 ; 1.978 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 1.975 ; 1.975 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 2.001 ; 2.001 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 2.053 ; 2.053 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 2.139 ; 2.139 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 2.495 ; 2.495 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 2.502 ; 2.502 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 2.496 ; 2.496 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 2.493 ; 2.493 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 2.674 ; 2.674 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 2.625 ; 2.625 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 2.607 ; 2.607 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 2.932 ; 2.932 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 2.932 ; 2.932 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 2.754 ; 2.754 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 2.594 ; 2.594 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 2.622 ; 2.622 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 2.462 ; 2.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 2.725 ; 2.725 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 2.528 ; 2.528 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 2.630 ; 2.630 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 2.618 ; 2.618 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 2.799 ; 2.799 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 2.539 ; 2.539 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 2.410 ; 2.410 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 2.497 ; 2.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 2.712 ; 2.712 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 3.051 ; 3.051 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 2.454 ; 2.454 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 2.670 ; 2.670 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 2.627 ; 2.627 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 2.746 ; 2.746 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 2.854 ; 2.854 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 2.833 ; 2.833 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 2.507 ; 2.507 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 2.760 ; 2.760 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 2.648 ; 2.648 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 2.728 ; 2.728 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 3.051 ; 3.051 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 2.641 ; 2.641 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 2.615 ; 2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 2.685 ; 2.685 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 2.512 ; 2.512 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 2.282 ; 2.282 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 2.283 ; 2.283 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 2.147 ; 2.147 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 2.512 ; 2.512 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 2.351 ; 2.351 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 2.162 ; 2.162 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 2.382 ; 2.382 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 2.409 ; 2.409 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 2.115 ; 2.115 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 2.304 ; 2.304 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 2.143 ; 2.143 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 2.139 ; 2.139 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 1.994 ; 1.994 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 2.320 ; 2.320 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 3.542 ; 3.542 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 3.043 ; 3.043 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 3.162 ; 3.162 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 3.067 ; 3.067 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 2.731 ; 2.731 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 3.505 ; 3.505 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 2.556 ; 2.556 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 3.377 ; 3.377 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 3.542 ; 3.542 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 3.597 ; 3.597 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 2.827 ; 2.827 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 3.096 ; 3.096 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 3.301 ; 3.301 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 5.453 ; 5.453 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 5.598 ; 5.598 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 5.189 ; 5.189 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 3.121 ; 3.121 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 1.179 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 1.172 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 1.190 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 1.194 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 1.198 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 1.207 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 1.204 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 1.202 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 3.291 ; 3.291 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 3.291 ; 3.291 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 2.597 ; 2.597 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 2.741 ; 2.741 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 2.733 ; 2.733 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 2.656 ; 2.656 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 2.759 ; 2.759 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 3.155 ; 3.155 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 3.135 ; 3.135 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 4.219 ; 4.219 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 4.192 ; 4.192 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 4.188 ; 4.188 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 4.055 ; 4.055 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 4.219 ; 4.219 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 3.881 ; 3.881 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 3.802 ; 3.802 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 3.706 ; 3.706 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 3.888 ; 3.888 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 3.745 ; 3.745 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 3.480 ; 3.480 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 3.069 ; 3.069 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 3.222 ; 3.222 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 3.434 ; 3.434 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 3.705 ; 3.705 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 3.745 ; 3.745 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 3.711 ; 3.711 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 3.290 ; 3.290 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 3.245 ; 3.245 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 3.245 ; 3.245 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 2.844 ; 2.844 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 2.843 ; 2.843 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 2.689 ; 2.689 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 3.078 ; 3.078 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 2.942 ; 2.942 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 3.155 ; 3.155 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 2.796 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 2.796 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 2.488 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 2.307 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 2.729 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 2.447 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 2.397 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 2.493 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 2.754 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 1.179 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 1.172 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 1.190 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 1.194 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 1.198 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 1.207 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 1.204 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 1.202 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 3.460 ; 3.460 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 2.381 ; 2.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 3.262 ; 3.262 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 2.922 ; 2.922 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 3.081 ; 3.081 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 3.182 ; 3.182 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 3.462 ; 3.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 3.299 ; 3.299 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 2.956 ; 2.956 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 2.709 ; 2.709 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 3.209 ; 3.209 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 2.982 ; 2.982 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 2.964 ; 2.964 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 2.381 ; 2.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 3.044 ; 3.044 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 3.368 ; 3.368 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 2.619 ; 2.619 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 2.619 ; 2.619 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 3.055 ; 3.055 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 3.377 ; 3.377 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 2.714 ; 2.714 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 3.350 ; 3.350 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 3.298 ; 3.298 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 3.826 ; 3.826 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 3.183 ; 3.183 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 3.236 ; 3.236 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 2.826 ; 2.826 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 3.372 ; 3.372 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 2.625 ; 2.625 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 3.231 ; 3.231 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 3.542 ; 3.542 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 2.354 ; 2.354 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 3.338 ; 3.338 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 3.351 ; 3.351 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 3.187 ; 3.187 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 3.429 ; 3.429 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 3.318 ; 3.318 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 3.336 ; 3.336 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 3.607 ; 3.607 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 3.560 ; 3.560 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 3.444 ; 3.444 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 3.130 ; 3.130 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 3.408 ; 3.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 3.284 ; 3.284 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 3.448 ; 3.448 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 2.354 ; 2.354 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 2.843 ; 2.843 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 3.074 ; 3.074 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 2.843 ; 2.843 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 3.196 ; 3.196 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 3.178 ; 3.178 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 3.029 ; 3.029 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 3.216 ; 3.216 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 3.584 ; 3.584 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 3.359 ; 3.359 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 3.366 ; 3.366 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 3.357 ; 3.357 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 3.119 ; 3.119 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 3.429 ; 3.429 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 3.116 ; 3.116 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 3.551 ; 3.551 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 1.975 ; 1.975 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 1.987 ; 1.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 1.982 ; 1.982 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 1.978 ; 1.978 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 1.975 ; 1.975 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 2.001 ; 2.001 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 2.053 ; 2.053 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 2.139 ; 2.139 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 2.495 ; 2.495 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 2.502 ; 2.502 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 2.496 ; 2.496 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 2.493 ; 2.493 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 2.674 ; 2.674 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 2.625 ; 2.625 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 2.607 ; 2.607 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 2.410 ; 2.410 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 2.932 ; 2.932 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 2.754 ; 2.754 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 2.594 ; 2.594 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 2.622 ; 2.622 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 2.462 ; 2.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 2.725 ; 2.725 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 2.528 ; 2.528 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 2.630 ; 2.630 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 2.618 ; 2.618 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 2.799 ; 2.799 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 2.539 ; 2.539 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 2.410 ; 2.410 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 2.497 ; 2.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 2.712 ; 2.712 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 2.454 ; 2.454 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 2.454 ; 2.454 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 2.670 ; 2.670 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 2.627 ; 2.627 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 2.746 ; 2.746 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 2.854 ; 2.854 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 2.833 ; 2.833 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 2.507 ; 2.507 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 2.760 ; 2.760 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 2.648 ; 2.648 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 2.728 ; 2.728 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 3.051 ; 3.051 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 2.641 ; 2.641 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 2.615 ; 2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 2.685 ; 2.685 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 1.994 ; 1.994 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 2.282 ; 2.282 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 2.283 ; 2.283 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 2.147 ; 2.147 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 2.512 ; 2.512 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 2.351 ; 2.351 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 2.162 ; 2.162 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 2.382 ; 2.382 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 2.409 ; 2.409 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 2.115 ; 2.115 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 2.304 ; 2.304 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 2.143 ; 2.143 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 2.139 ; 2.139 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 1.994 ; 1.994 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 2.320 ; 2.320 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 2.486 ; 2.486 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 2.757 ; 2.757 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 3.091 ; 3.091 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 2.981 ; 2.981 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 2.652 ; 2.652 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 3.425 ; 3.425 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 2.486 ; 2.486 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 3.191 ; 3.191 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 3.435 ; 3.435 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 3.597 ; 3.597 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 2.534 ; 2.534 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 2.565 ; 2.565 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 3.301 ; 3.301 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 3.567 ; 3.567 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 2.934 ; 2.934 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 3.602 ; 3.602 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 3.121 ; 3.121 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 1.179 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 1.172 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 1.190 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 1.194 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 1.198 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 1.207 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 1.204 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 1.202 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 2.597 ; 2.597 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 3.291 ; 3.291 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 2.597 ; 2.597 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 2.741 ; 2.741 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 2.733 ; 2.733 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 2.656 ; 2.656 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 2.759 ; 2.759 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 3.155 ; 3.155 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 3.135 ; 3.135 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 2.307 ; 2.850 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 2.796 ; 3.455 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 2.488 ; 3.203 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 2.307 ; 2.850 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 2.729 ; 3.267 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 2.447 ; 2.975 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 2.397 ; 2.943 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 2.493 ; 3.092 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 2.754 ; 3.268 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 2.651 ; 2.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 2.753 ; 2.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 2.675 ; 2.675 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 2.651 ; 2.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 2.702 ; 2.702 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 2.931 ; 2.931 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 2.686 ; 2.686 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 2.954 ; 2.954 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 2.967 ; 2.967 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 2.689 ; 2.689 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 3.245 ; 3.245 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 2.844 ; 2.844 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 2.843 ; 2.843 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 2.689 ; 2.689 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 3.078 ; 3.078 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 2.942 ; 2.942 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 3.155 ; 3.155 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 2.307 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 2.796 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 2.488 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 2.307 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 2.729 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 2.447 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 2.397 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 2.493 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 2.754 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 3.355 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                        ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-------+------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 3.058 ;      ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-------+------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                        ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 3.355     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                               ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+
; smb_data  ; inclk      ; 3.058     ;           ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
+-----------+------------+-----------+-----------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+------------------------------------------------+--------+---------+----------+---------+---------------------+
; Clock                                          ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                               ; 1.253  ; -1.437  ; N/A      ; N/A     ; 3.889               ;
;  inclk                                         ; N/A    ; N/A     ; N/A      ; N/A     ; 20.000              ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1.253  ; -1.437  ; N/A      ; N/A     ; 8.889               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 2.523  ; 0.375   ; N/A      ; N/A     ; 3.889               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 16.704 ; 0.369   ; N/A      ; N/A     ; 38.889              ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; N/A    ; N/A     ; N/A      ; N/A     ; 8.889               ;
; Design-wide TNS                                ; 0.0    ; -11.326 ; 0.0      ; 0.0     ; 0.0                 ;
;  inclk                                         ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 0.000  ; -11.326 ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------+--------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; 7.777  ; 7.777  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; 6.996  ; 6.996  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; 7.706  ; 7.706  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; 7.309  ; 7.309  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; 7.240  ; 7.240  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; 7.630  ; 7.630  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; 7.128  ; 7.128  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; 7.085  ; 7.085  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; 7.091  ; 7.091  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; 7.010  ; 7.010  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; 6.936  ; 6.936  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; 7.165  ; 7.165  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; 7.527  ; 7.527  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; 7.574  ; 7.574  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; 7.777  ; 7.777  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; 8.224  ; 8.224  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; 7.695  ; 7.695  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; 7.715  ; 7.715  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; 8.005  ; 8.005  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; 7.992  ; 7.992  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; 8.213  ; 8.213  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; 7.644  ; 7.644  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; 7.702  ; 7.702  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; 7.866  ; 7.866  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; 7.567  ; 7.567  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; 7.535  ; 7.535  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; 7.684  ; 7.684  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; 8.141  ; 8.141  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; 7.732  ; 7.732  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; 8.224  ; 8.224  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; 8.427  ; 8.427  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; 8.278  ; 8.278  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; 8.285  ; 8.285  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; 8.302  ; 8.302  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; 8.210  ; 8.210  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; 8.375  ; 8.375  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; 8.197  ; 8.197  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; 8.177  ; 8.177  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; 8.092  ; 8.092  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; 8.257  ; 8.257  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; 8.140  ; 8.140  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; 7.895  ; 7.895  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; 8.427  ; 8.427  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; 7.788  ; 7.788  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; 7.233  ; 7.233  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; 8.087  ; 8.087  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; 7.739  ; 7.739  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; 7.717  ; 7.717  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; 7.842  ; 7.842  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; 7.588  ; 7.588  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; 7.801  ; 7.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; 7.376  ; 7.376  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; 7.485  ; 7.485  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; 7.494  ; 7.494  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; 7.522  ; 7.522  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; 7.439  ; 7.439  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; 7.217  ; 7.217  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; 8.087  ; 8.087  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; 7.260  ; 7.260  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; 7.460  ; 7.460  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; 8.519  ; 8.519  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; 8.458  ; 8.458  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; 8.427  ; 8.427  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; 8.517  ; 8.517  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; 8.361  ; 8.361  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; 8.383  ; 8.383  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; 8.519  ; 8.519  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; 8.462  ; 8.462  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; 8.097  ; 8.097  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; 8.145  ; 8.145  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; 7.789  ; 7.789  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; 7.929  ; 7.929  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; 8.304  ; 8.304  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; 7.772  ; 7.772  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; 7.339  ; 7.339  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; 8.111  ; 8.111  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; 8.111  ; 8.111  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; 8.052  ; 8.052  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; 8.103  ; 8.103  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; 7.996  ; 7.996  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; 8.069  ; 8.069  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; 7.920  ; 7.920  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; 7.865  ; 7.865  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; 7.896  ; 7.896  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; 7.988  ; 7.988  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; 7.864  ; 7.864  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; 7.906  ; 7.906  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; 7.652  ; 7.652  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; 7.455  ; 7.455  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; 6.858  ; 6.858  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; 7.065  ; 7.065  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; 6.972  ; 6.972  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; 6.972  ; 6.972  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; 7.065  ; 7.065  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; 7.036  ; 7.036  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; 6.980  ; 6.980  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; 6.907  ; 6.907  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; 6.850  ; 6.850  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; 6.899  ; 6.899  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; 6.940  ; 6.940  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; 6.879  ; 6.879  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; 6.801  ; 6.801  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; 6.762  ; 6.762  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; 6.644  ; 6.644  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; 6.601  ; 6.601  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; 7.275  ; 7.275  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; 7.141  ; 7.141  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; 7.109  ; 7.109  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; 7.262  ; 7.262  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; 7.218  ; 7.218  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; 6.921  ; 6.921  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; 6.865  ; 6.865  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; 7.226  ; 7.226  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; 7.064  ; 7.064  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; 7.275  ; 7.275  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; 6.817  ; 6.817  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; 6.947  ; 6.947  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; 7.018  ; 7.018  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; 6.731  ; 6.731  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; 6.662  ; 6.662  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; 7.488  ; 7.488  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; 15.599 ; 15.599 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; 15.599 ; 15.599 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; 15.592 ; 15.592 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; 15.168 ; 15.168 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; 15.563 ; 15.563 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; 8.728  ; 8.728  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; 7.375  ; 7.375  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; -2.580 ; -2.580 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_dat[*]   ; inclk      ; -1.823 ; -1.823 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[0]  ; inclk      ; -1.823 ; -1.823 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[1]  ; inclk      ; -2.078 ; -2.078 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[2]  ; inclk      ; -2.538 ; -2.538 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[3]  ; inclk      ; -2.317 ; -2.317 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[4]  ; inclk      ; -2.489 ; -2.489 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[5]  ; inclk      ; -2.442 ; -2.442 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[6]  ; inclk      ; -2.307 ; -2.307 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[7]  ; inclk      ; -2.463 ; -2.463 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[8]  ; inclk      ; -2.472 ; -2.472 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[9]  ; inclk      ; -2.406 ; -2.406 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[10] ; inclk      ; -2.770 ; -2.770 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[11] ; inclk      ; -2.352 ; -2.352 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[12] ; inclk      ; -2.442 ; -2.442 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc1_dat[13] ; inclk      ; -2.195 ; -2.195 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_dat[*]   ; inclk      ; -2.223 ; -2.223 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[0]  ; inclk      ; -2.223 ; -2.223 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[1]  ; inclk      ; -2.576 ; -2.576 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[2]  ; inclk      ; -2.674 ; -2.674 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[3]  ; inclk      ; -2.585 ; -2.585 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[4]  ; inclk      ; -2.756 ; -2.756 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[5]  ; inclk      ; -2.326 ; -2.326 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[6]  ; inclk      ; -2.877 ; -2.877 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[7]  ; inclk      ; -2.531 ; -2.531 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[8]  ; inclk      ; -2.687 ; -2.687 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[9]  ; inclk      ; -2.764 ; -2.764 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[10] ; inclk      ; -2.680 ; -2.680 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[11] ; inclk      ; -2.592 ; -2.592 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[12] ; inclk      ; -2.733 ; -2.733 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc2_dat[13] ; inclk      ; -2.508 ; -2.508 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_dat[*]   ; inclk      ; -2.405 ; -2.405 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[0]  ; inclk      ; -2.405 ; -2.405 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[1]  ; inclk      ; -2.821 ; -2.821 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[2]  ; inclk      ; -2.754 ; -2.754 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[3]  ; inclk      ; -2.609 ; -2.609 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[4]  ; inclk      ; -2.952 ; -2.952 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[5]  ; inclk      ; -2.818 ; -2.818 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[6]  ; inclk      ; -2.747 ; -2.747 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[7]  ; inclk      ; -2.768 ; -2.768 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[8]  ; inclk      ; -2.906 ; -2.906 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[9]  ; inclk      ; -2.891 ; -2.891 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[10] ; inclk      ; -2.695 ; -2.695 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[11] ; inclk      ; -2.738 ; -2.738 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[12] ; inclk      ; -2.788 ; -2.788 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc3_dat[13] ; inclk      ; -2.536 ; -2.536 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_dat[*]   ; inclk      ; -2.160 ; -2.160 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[0]  ; inclk      ; -2.160 ; -2.160 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[1]  ; inclk      ; -2.729 ; -2.729 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[2]  ; inclk      ; -2.622 ; -2.622 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[3]  ; inclk      ; -2.572 ; -2.572 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[4]  ; inclk      ; -2.634 ; -2.634 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[5]  ; inclk      ; -2.266 ; -2.266 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[6]  ; inclk      ; -2.536 ; -2.536 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[7]  ; inclk      ; -2.446 ; -2.446 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[8]  ; inclk      ; -2.641 ; -2.641 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[9]  ; inclk      ; -2.694 ; -2.694 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[10] ; inclk      ; -2.533 ; -2.533 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[11] ; inclk      ; -2.543 ; -2.543 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[12] ; inclk      ; -2.527 ; -2.527 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc4_dat[13] ; inclk      ; -2.361 ; -2.361 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_dat[*]   ; inclk      ; -2.494 ; -2.494 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[0]  ; inclk      ; -2.494 ; -2.494 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[1]  ; inclk      ; -2.610 ; -2.610 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[2]  ; inclk      ; -2.960 ; -2.960 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[3]  ; inclk      ; -2.694 ; -2.694 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[4]  ; inclk      ; -3.035 ; -3.035 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[5]  ; inclk      ; -3.099 ; -3.099 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[6]  ; inclk      ; -2.864 ; -2.864 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[7]  ; inclk      ; -2.807 ; -2.807 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[8]  ; inclk      ; -3.030 ; -3.030 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[9]  ; inclk      ; -2.632 ; -2.632 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[10] ; inclk      ; -2.961 ; -2.961 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[11] ; inclk      ; -2.988 ; -2.988 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[12] ; inclk      ; -2.878 ; -2.878 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc5_dat[13] ; inclk      ; -2.684 ; -2.684 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_dat[*]   ; inclk      ; -2.113 ; -2.113 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[0]  ; inclk      ; -2.113 ; -2.113 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[1]  ; inclk      ; -2.760 ; -2.760 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[2]  ; inclk      ; -2.684 ; -2.684 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[3]  ; inclk      ; -2.477 ; -2.477 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[4]  ; inclk      ; -2.555 ; -2.555 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[5]  ; inclk      ; -2.530 ; -2.530 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[6]  ; inclk      ; -2.361 ; -2.361 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[7]  ; inclk      ; -2.925 ; -2.925 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[8]  ; inclk      ; -2.878 ; -2.878 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[9]  ; inclk      ; -2.796 ; -2.796 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[10] ; inclk      ; -2.767 ; -2.767 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[11] ; inclk      ; -2.753 ; -2.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[12] ; inclk      ; -2.764 ; -2.764 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc6_dat[13] ; inclk      ; -2.431 ; -2.431 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_dat[*]   ; inclk      ; -1.799 ; -1.799 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[0]  ; inclk      ; -1.799 ; -1.799 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[1]  ; inclk      ; -2.326 ; -2.326 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[2]  ; inclk      ; -2.264 ; -2.264 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[3]  ; inclk      ; -2.142 ; -2.142 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[4]  ; inclk      ; -2.217 ; -2.217 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[5]  ; inclk      ; -1.971 ; -1.971 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[6]  ; inclk      ; -2.177 ; -2.177 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[7]  ; inclk      ; -2.251 ; -2.251 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[8]  ; inclk      ; -2.368 ; -2.368 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[9]  ; inclk      ; -2.245 ; -2.245 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[10] ; inclk      ; -2.287 ; -2.287 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[11] ; inclk      ; -2.288 ; -2.288 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[12] ; inclk      ; -2.242 ; -2.242 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc7_dat[13] ; inclk      ; -1.834 ; -1.834 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_dat[*]   ; inclk      ; -1.829 ; -1.829 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[0]  ; inclk      ; -1.829 ; -1.829 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[1]  ; inclk      ; -2.340 ; -2.340 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[2]  ; inclk      ; -2.268 ; -2.268 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[3]  ; inclk      ; -2.285 ; -2.285 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[4]  ; inclk      ; -2.131 ; -2.131 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[5]  ; inclk      ; -1.881 ; -1.881 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[6]  ; inclk      ; -2.599 ; -2.599 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[7]  ; inclk      ; -2.252 ; -2.252 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[8]  ; inclk      ; -2.188 ; -2.188 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[9]  ; inclk      ; -2.337 ; -2.337 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[10] ; inclk      ; -2.448 ; -2.448 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[11] ; inclk      ; -2.487 ; -2.487 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[12] ; inclk      ; -2.374 ; -2.374 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  adc8_dat[13] ; inclk      ; -2.031 ; -2.031 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id       ; inclk      ; -3.765 ; -3.765 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; slot_id[*]    ; inclk      ; -4.753 ; -4.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[0]   ; inclk      ; -4.842 ; -4.842 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[1]   ; inclk      ; -5.107 ; -5.107 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[2]   ; inclk      ; -4.753 ; -4.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  slot_id[3]   ; inclk      ; -4.755 ; -4.755 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data      ; inclk      ; -4.348 ; -4.348 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_cmd      ; inclk      ; -3.704 ; -3.704 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ;
; lvds_sync     ; inclk      ; 6.268  ; 6.268  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ;
+---------------+------------+--------+--------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 2.885  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 2.872  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 2.904  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 2.911  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 2.917  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 2.932  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 2.928  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 2.924  ;        ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 11.714 ; 11.714 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 7.267  ; 7.267  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 6.955  ; 6.955  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 6.222  ; 6.222  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 6.561  ; 6.561  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 6.758  ; 6.758  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 7.267  ; 7.267  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 6.950  ; 6.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 6.381  ; 6.381  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 5.872  ; 5.872  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 6.846  ; 6.846  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 6.401  ; 6.401  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 6.217  ; 6.217  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 5.022  ; 5.022  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 6.522  ; 6.522  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 7.157  ; 7.157  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 7.967  ; 7.967  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 5.665  ; 5.665  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 6.418  ; 6.418  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 7.257  ; 7.257  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 5.961  ; 5.961  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 6.957  ; 6.957  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 6.923  ; 6.923  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 7.967  ; 7.967  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 6.719  ; 6.719  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 6.777  ; 6.777  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 5.984  ; 5.984  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 7.256  ; 7.256  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 5.595  ; 5.595  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 6.744  ; 6.744  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 7.500  ; 7.500  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 7.509  ; 7.509  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 6.975  ; 6.975  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 7.105  ; 7.105  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 6.712  ; 6.712  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 7.208  ; 7.208  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 7.060  ; 7.060  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 7.028  ; 7.028  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 7.503  ; 7.503  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 7.509  ; 7.509  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 7.191  ; 7.191  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 6.645  ; 6.645  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 7.188  ; 7.188  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 6.950  ; 6.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 7.312  ; 7.312  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 5.231  ; 5.231  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 7.494  ; 7.494  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 6.421  ; 6.421  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 5.974  ; 5.974  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 6.779  ; 6.779  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 6.700  ; 6.700  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 6.461  ; 6.461  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 6.726  ; 6.726  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 7.482  ; 7.482  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 7.073  ; 7.073  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 7.001  ; 7.001  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 7.116  ; 7.116  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 6.740  ; 6.740  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 7.259  ; 7.259  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 6.639  ; 6.639  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 7.494  ; 7.494  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 5.670  ; 5.670  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 4.376  ; 4.376  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 4.369  ; 4.369  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 4.363  ; 4.363  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 4.358  ; 4.358  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 4.386  ; 4.386  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 4.492  ; 4.492  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 4.671  ; 4.671  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 5.332  ; 5.332  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 5.332  ; 5.332  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 5.339  ; 5.339  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 5.241  ; 5.241  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 5.670  ; 5.670  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 5.521  ; 5.521  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 5.497  ; 5.497  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 6.362  ; 6.362  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 6.362  ; 6.362  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 5.882  ; 5.882  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 5.515  ; 5.515  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 5.676  ; 5.676  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 5.374  ; 5.374  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 5.880  ; 5.880  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 5.379  ; 5.379  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 5.610  ; 5.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 5.595  ; 5.595  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 5.939  ; 5.939  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 5.603  ; 5.603  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 5.125  ; 5.125  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 5.517  ; 5.517  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 5.772  ; 5.772  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 6.313  ; 6.313  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 5.201  ; 5.201  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 5.645  ; 5.645  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 5.610  ; 5.610  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 5.743  ; 5.743  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 5.971  ; 5.971  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 5.950  ; 5.950  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 5.434  ; 5.434  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 5.762  ; 5.762  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 5.633  ; 5.633  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 5.727  ; 5.727  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 6.313  ; 6.313  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 5.637  ; 5.637  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 5.698  ; 5.698  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 5.612  ; 5.612  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 5.366  ; 5.366  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 4.954  ; 4.954  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 4.957  ; 4.957  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 4.675  ; 4.675  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 5.366  ; 5.366  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 5.035  ; 5.035  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 4.695  ; 4.695  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 5.193  ; 5.193  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 5.224  ; 5.224  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 4.664  ; 4.664  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 4.991  ; 4.991  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 4.679  ; 4.679  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 4.700  ; 4.700  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 4.371  ; 4.371  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 5.013  ; 5.013  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 7.528  ; 7.528  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 6.358  ; 6.358  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 6.847  ; 6.847  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 6.459  ; 6.459  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 5.858  ; 5.858  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 7.528  ; 7.528  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 5.494  ; 5.494  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 7.191  ; 7.191  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 7.400  ; 7.400  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 7.384  ; 7.384  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 6.096  ; 6.096  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 6.640  ; 6.640  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 7.054  ; 7.054  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 11.322 ; 11.322 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 11.789 ; 11.789 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 11.035 ; 11.035 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 6.540  ; 6.540  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;        ; 2.885  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;        ; 2.872  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;        ; 2.904  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;        ; 2.911  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;        ; 2.917  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;        ; 2.932  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;        ; 2.928  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;        ; 2.924  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 6.792  ; 6.792  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 6.792  ; 6.792  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 5.534  ; 5.534  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 5.713  ; 5.713  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 5.799  ; 5.799  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 5.621  ; 5.621  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 5.828  ; 5.828  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 6.480  ; 6.480  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 6.695  ; 6.695  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 8.848  ; 8.848  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 8.848  ; 8.848  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 8.694  ; 8.694  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 8.451  ; 8.451  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 8.796  ; 8.796  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 8.238  ; 8.238  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 8.124  ; 8.124  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 7.888  ; 7.888  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 8.156  ; 8.156  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 7.874  ; 7.874  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 7.288  ; 7.288  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 6.524  ; 6.524  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 6.693  ; 6.693  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 7.398  ; 7.398  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 7.727  ; 7.727  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 7.874  ; 7.874  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 7.685  ; 7.685  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 6.970  ; 6.970  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 6.809  ; 6.809  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 6.809  ; 6.809  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 6.078  ; 6.078  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 6.025  ; 6.025  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 5.755  ; 5.755  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 6.431  ; 6.431  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 6.250  ; 6.250  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 6.111  ; 6.111  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 6.518  ; 6.518  ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;        ; 5.977  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;        ; 5.977  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;        ; 5.297  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;        ; 4.914  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;        ; 5.848  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;        ; 5.352  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;        ; 5.224  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;        ; 5.536  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;        ; 5.899  ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+--------+--------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                               ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+
; adc1_clk           ; inclk      ; 1.179 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ; 1.172 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ; 1.190 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ; 1.194 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ; 1.198 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ; 1.207 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ; 1.204 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ; 1.202 ;       ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; card_id            ; inclk      ; 3.460 ; 3.460 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB1_dat[*]     ; inclk      ; 2.381 ; 2.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[0]    ; inclk      ; 3.262 ; 3.262 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[1]    ; inclk      ; 2.922 ; 2.922 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[2]    ; inclk      ; 3.081 ; 3.081 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[3]    ; inclk      ; 3.182 ; 3.182 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[4]    ; inclk      ; 3.462 ; 3.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[5]    ; inclk      ; 3.299 ; 3.299 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[6]    ; inclk      ; 2.956 ; 2.956 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[7]    ; inclk      ; 2.709 ; 2.709 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[8]    ; inclk      ; 3.209 ; 3.209 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[9]    ; inclk      ; 2.982 ; 2.982 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[10]   ; inclk      ; 2.964 ; 2.964 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[11]   ; inclk      ; 2.381 ; 2.381 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[12]   ; inclk      ; 3.044 ; 3.044 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB1_dat[13]   ; inclk      ; 3.368 ; 3.368 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB2_dat[*]     ; inclk      ; 2.619 ; 2.619 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[0]    ; inclk      ; 2.619 ; 2.619 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[1]    ; inclk      ; 3.055 ; 3.055 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[2]    ; inclk      ; 3.377 ; 3.377 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[3]    ; inclk      ; 2.714 ; 2.714 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[4]    ; inclk      ; 3.350 ; 3.350 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[5]    ; inclk      ; 3.298 ; 3.298 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[6]    ; inclk      ; 3.826 ; 3.826 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[7]    ; inclk      ; 3.183 ; 3.183 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[8]    ; inclk      ; 3.236 ; 3.236 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[9]    ; inclk      ; 2.826 ; 2.826 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[10]   ; inclk      ; 3.372 ; 3.372 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[11]   ; inclk      ; 2.625 ; 2.625 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[12]   ; inclk      ; 3.231 ; 3.231 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB2_dat[13]   ; inclk      ; 3.542 ; 3.542 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB3_dat[*]     ; inclk      ; 2.354 ; 2.354 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[0]    ; inclk      ; 3.338 ; 3.338 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[1]    ; inclk      ; 3.351 ; 3.351 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[2]    ; inclk      ; 3.187 ; 3.187 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[3]    ; inclk      ; 3.429 ; 3.429 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[4]    ; inclk      ; 3.318 ; 3.318 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[5]    ; inclk      ; 3.336 ; 3.336 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[6]    ; inclk      ; 3.607 ; 3.607 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[7]    ; inclk      ; 3.560 ; 3.560 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[8]    ; inclk      ; 3.444 ; 3.444 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[9]    ; inclk      ; 3.130 ; 3.130 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[10]   ; inclk      ; 3.408 ; 3.408 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[11]   ; inclk      ; 3.284 ; 3.284 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[12]   ; inclk      ; 3.448 ; 3.448 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB3_dat[13]   ; inclk      ; 2.354 ; 2.354 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB4_dat[*]     ; inclk      ; 2.843 ; 2.843 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[0]    ; inclk      ; 3.074 ; 3.074 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[1]    ; inclk      ; 2.843 ; 2.843 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[2]    ; inclk      ; 3.196 ; 3.196 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[3]    ; inclk      ; 3.178 ; 3.178 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[4]    ; inclk      ; 3.029 ; 3.029 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[5]    ; inclk      ; 3.216 ; 3.216 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[6]    ; inclk      ; 3.584 ; 3.584 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[7]    ; inclk      ; 3.359 ; 3.359 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[8]    ; inclk      ; 3.366 ; 3.366 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[9]    ; inclk      ; 3.357 ; 3.357 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[10]   ; inclk      ; 3.119 ; 3.119 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[11]   ; inclk      ; 3.429 ; 3.429 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[12]   ; inclk      ; 3.116 ; 3.116 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB4_dat[13]   ; inclk      ; 3.551 ; 3.551 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB5_dat[*]     ; inclk      ; 1.975 ; 1.975 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[0]    ; inclk      ; 1.987 ; 1.987 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[1]    ; inclk      ; 1.982 ; 1.982 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[2]    ; inclk      ; 1.978 ; 1.978 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[3]    ; inclk      ; 1.975 ; 1.975 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[4]    ; inclk      ; 2.001 ; 2.001 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[5]    ; inclk      ; 2.053 ; 2.053 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[6]    ; inclk      ; 2.139 ; 2.139 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[7]    ; inclk      ; 2.495 ; 2.495 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[8]    ; inclk      ; 2.502 ; 2.502 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[9]    ; inclk      ; 2.496 ; 2.496 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[10]   ; inclk      ; 2.493 ; 2.493 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[11]   ; inclk      ; 2.674 ; 2.674 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[12]   ; inclk      ; 2.625 ; 2.625 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB5_dat[13]   ; inclk      ; 2.607 ; 2.607 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB6_dat[*]     ; inclk      ; 2.410 ; 2.410 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[0]    ; inclk      ; 2.932 ; 2.932 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[1]    ; inclk      ; 2.754 ; 2.754 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[2]    ; inclk      ; 2.594 ; 2.594 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[3]    ; inclk      ; 2.622 ; 2.622 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[4]    ; inclk      ; 2.462 ; 2.462 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[5]    ; inclk      ; 2.725 ; 2.725 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[6]    ; inclk      ; 2.528 ; 2.528 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[7]    ; inclk      ; 2.630 ; 2.630 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[8]    ; inclk      ; 2.618 ; 2.618 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[9]    ; inclk      ; 2.799 ; 2.799 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[10]   ; inclk      ; 2.539 ; 2.539 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[11]   ; inclk      ; 2.410 ; 2.410 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[12]   ; inclk      ; 2.497 ; 2.497 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB6_dat[13]   ; inclk      ; 2.712 ; 2.712 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB7_dat[*]     ; inclk      ; 2.454 ; 2.454 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[0]    ; inclk      ; 2.454 ; 2.454 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[1]    ; inclk      ; 2.670 ; 2.670 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[2]    ; inclk      ; 2.627 ; 2.627 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[3]    ; inclk      ; 2.746 ; 2.746 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[4]    ; inclk      ; 2.854 ; 2.854 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[5]    ; inclk      ; 2.833 ; 2.833 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[6]    ; inclk      ; 2.507 ; 2.507 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[7]    ; inclk      ; 2.760 ; 2.760 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[8]    ; inclk      ; 2.648 ; 2.648 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[9]    ; inclk      ; 2.728 ; 2.728 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[10]   ; inclk      ; 3.051 ; 3.051 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[11]   ; inclk      ; 2.641 ; 2.641 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[12]   ; inclk      ; 2.615 ; 2.615 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB7_dat[13]   ; inclk      ; 2.685 ; 2.685 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB8_dat[*]     ; inclk      ; 1.994 ; 1.994 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[0]    ; inclk      ; 2.282 ; 2.282 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[1]    ; inclk      ; 2.283 ; 2.283 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[2]    ; inclk      ; 2.147 ; 2.147 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[3]    ; inclk      ; 2.512 ; 2.512 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[4]    ; inclk      ; 2.351 ; 2.351 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[5]    ; inclk      ; 2.162 ; 2.162 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[6]    ; inclk      ; 2.382 ; 2.382 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[7]    ; inclk      ; 2.409 ; 2.409 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[8]    ; inclk      ; 2.115 ; 2.115 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[9]    ; inclk      ; 2.304 ; 2.304 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[10]   ; inclk      ; 2.143 ; 2.143 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[11]   ; inclk      ; 2.139 ; 2.139 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[12]   ; inclk      ; 1.994 ; 1.994 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB8_dat[13]   ; inclk      ; 2.320 ; 2.320 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; dac_FB_clk[*]      ; inclk      ; 2.486 ; 2.486 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[0]     ; inclk      ; 2.757 ; 2.757 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[1]     ; inclk      ; 3.091 ; 3.091 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[2]     ; inclk      ; 2.981 ; 2.981 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[3]     ; inclk      ; 2.652 ; 2.652 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[4]     ; inclk      ; 3.425 ; 3.425 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[5]     ; inclk      ; 2.486 ; 2.486 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[6]     ; inclk      ; 3.191 ; 3.191 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
;  dac_FB_clk[7]     ; inclk      ; 3.435 ; 3.435 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; grn_led            ; inclk      ; 3.597 ; 3.597 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txa           ; inclk      ; 2.534 ; 2.534 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; lvds_txb           ; inclk      ; 2.565 ; 2.565 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; red_led            ; inclk      ; 3.301 ; 3.301 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_clk            ; inclk      ; 3.567 ; 3.567 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; smb_data           ; inclk      ; 2.934 ; 2.934 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; wdog               ; inclk      ; 3.602 ; 3.602 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; ylw_led            ; inclk      ; 3.121 ; 3.121 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc1_clk           ; inclk      ;       ; 1.179 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc2_clk           ; inclk      ;       ; 1.172 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc3_clk           ; inclk      ;       ; 1.190 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc4_clk           ; inclk      ;       ; 1.194 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc5_clk           ; inclk      ;       ; 1.198 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc6_clk           ; inclk      ;       ; 1.207 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc7_clk           ; inclk      ;       ; 1.204 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; adc8_clk           ; inclk      ;       ; 1.202 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; bias_dac_ncs[*]    ; inclk      ; 2.597 ; 2.597 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[0]   ; inclk      ; 3.291 ; 3.291 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[1]   ; inclk      ; 2.597 ; 2.597 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[2]   ; inclk      ; 2.741 ; 2.741 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[3]   ; inclk      ; 2.733 ; 2.733 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[4]   ; inclk      ; 2.656 ; 2.656 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[5]   ; inclk      ; 2.759 ; 2.759 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[6]   ; inclk      ; 3.155 ; 3.155 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  bias_dac_ncs[7]   ; inclk      ; 3.135 ; 3.135 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ; 2.307 ; 2.850 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ; 2.796 ; 3.455 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ; 2.488 ; 3.203 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ; 2.307 ; 2.850 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ; 2.729 ; 3.267 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ; 2.447 ; 2.975 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ; 2.397 ; 2.943 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ; 2.493 ; 3.092 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ; 2.754 ; 3.268 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_dat[*]         ; inclk      ; 2.651 ; 2.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[0]        ; inclk      ; 2.753 ; 2.753 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[1]        ; inclk      ; 2.675 ; 2.675 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[2]        ; inclk      ; 2.651 ; 2.651 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[3]        ; inclk      ; 2.702 ; 2.702 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[4]        ; inclk      ; 2.931 ; 2.931 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[5]        ; inclk      ; 2.686 ; 2.686 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[6]        ; inclk      ; 2.954 ; 2.954 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_dat[7]        ; inclk      ; 2.967 ; 2.967 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; offset_dac_ncs[*]  ; inclk      ; 2.689 ; 2.689 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[0] ; inclk      ; 3.245 ; 3.245 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[1] ; inclk      ; 2.844 ; 2.844 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[2] ; inclk      ; 2.843 ; 2.843 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[3] ; inclk      ; 2.689 ; 2.689 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[4] ; inclk      ; 3.078 ; 3.078 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[5] ; inclk      ; 2.942 ; 2.942 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[6] ; inclk      ; 2.832 ; 2.832 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  offset_dac_ncs[7] ; inclk      ; 3.155 ; 3.155 ; Rise       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
; dac_clk[*]         ; inclk      ;       ; 2.307 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[0]        ; inclk      ;       ; 2.796 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[1]        ; inclk      ;       ; 2.488 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[2]        ; inclk      ;       ; 2.307 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[3]        ; inclk      ;       ; 2.729 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[4]        ; inclk      ;       ; 2.447 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[5]        ; inclk      ;       ; 2.397 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[6]        ; inclk      ;       ; 2.493 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
;  dac_clk[7]        ; inclk      ;       ; 2.754 ; Fall       ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ;
+--------------------+------------+-------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                            ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 143639651 ; 264      ; 8        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 723       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 296       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 1616      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                             ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 143639651 ; 264      ; 8        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; 1         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 5         ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; 723       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 296       ; 0        ; 0        ; 0        ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; 1616      ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 10    ; 10    ;
; Unconstrained Input Port Paths  ; 31628 ; 31628 ;
; Unconstrained Output Ports      ; 161   ; 161   ;
; Unconstrained Output Port Paths ; 339   ; 339   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Jun 02 16:10:09 2011
Info: Command: quartus_sta readout_card -c readout_card
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use up to 4 processors
Info: Reading SDC File: 'readout_card.sdc'
Info: Deriving PLL Clocks
    Info: create_clock -period 40.000 -waveform {0.000 20.000} -name inclk inclk
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk0} {i_rc_pll|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk2} {i_rc_pll|altpll_component|pll|clk[2]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk3} {i_rc_pll|altpll_component|pll|clk[3]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk4} {i_rc_pll|altpll_component|pll|clk[4]}
Warning: Overwriting existing clock: inclk
Warning: Ignored filter at readout_card.sdc(43): adc1_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc1_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc2_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc2_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc3_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc3_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc4_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc4_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc5_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc5_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc6_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc6_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc7_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc7_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc8_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc8_rdy could not be matched with a port
Warning: Virtual clock inclk_virt is never referenced in any input or output delay assignment.
Info: Analyzing Slow Model
Info: Worst-case setup slack is 1.253
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.253         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     2.523         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:    16.704         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: Worst-case hold slack is 0.741
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.741         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     0.767         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
    Info:     0.783         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.889
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:     8.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     8.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk4 
    Info:    20.000         0.000 inclk 
    Info:    38.889         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.253
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 1.253 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_wishbone:wishbone|pres_state.WB_CYCLE
    Info: To Node      : dispatch:i_dispatch|altsyncram:buf|altsyncram_ais3:auto_generated|ram_block1a0~porta_datain_reg1
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.403      0.403  R        clock network delay
    Info:      0.579      0.176     uTco  dispatch:i_dispatch|dispatch_wishbone:wishbone|pres_state.WB_CYCLE
    Info:      0.579      0.000 RR  CELL  i_dispatch|wishbone|pres_state.WB_CYCLE|regout
    Info:      2.339      1.760 RR    IC  i_dispatch|wishbone|addr_o[4]~5|datac
    Info:      2.552      0.213 RR  CELL  i_dispatch|wishbone|addr_o[4]~5|combout
    Info:      3.613      1.061 RR    IC  i_flux_loop|i_wbs_fb_data|i_p_banks_admin|qa_bank_o~96|dataa
    Info:      4.072      0.459 RR  CELL  i_flux_loop|i_wbs_fb_data|i_p_banks_admin|qa_bank_o~96|combout
    Info:      5.517      1.445 RR    IC  i_flux_loop|i_wbs_fb_data|i_i_banks_admin|qa_bank_o[0]~2_Duplicate_1|datac
    Info:      5.730      0.213 RR  CELL  i_flux_loop|i_wbs_fb_data|i_i_banks_admin|qa_bank_o[0]~2_Duplicate_1|combout
    Info:      8.166      2.436 RR    IC  i_flux_loop|i_wbs_fb_data|i_i_banks_admin|qa_bank_o[1]~9|dataa
    Info:      8.625      0.459 RR  CELL  i_flux_loop|i_wbs_fb_data|i_i_banks_admin|qa_bank_o[1]~9|combout
    Info:     10.279      1.654 RR    IC  i_flux_loop|i_wbs_fb_data|Mux30~5|datac
    Info:     10.492      0.213 RR  CELL  i_flux_loop|i_wbs_fb_data|Mux30~5|combout
    Info:     11.362      0.870 RR    IC  i_flux_loop|i_wbs_fb_data|Mux30~6|datac
    Info:     11.575      0.213 RR  CELL  i_flux_loop|i_wbs_fb_data|Mux30~6|combout
    Info:     12.117      0.542 RR    IC  i_flux_loop|i_wbs_fb_data|Mux30~8|datac
    Info:     12.330      0.213 RR  CELL  i_flux_loop|i_wbs_fb_data|Mux30~8|combout
    Info:     12.583      0.253 RR    IC  i_flux_loop|i_wbs_fb_data|Mux30~10|datad
    Info:     12.670      0.087 RR  CELL  i_flux_loop|i_wbs_fb_data|Mux30~10|combout
    Info:     13.665      0.995 RR    IC  Mux30~17|datab
    Info:     13.997      0.332 RR  CELL  Mux30~17|combout
    Info:     14.592      0.595 RR    IC  Mux30~20|datac
    Info:     14.805      0.213 RR  CELL  Mux30~20|combout
    Info:     15.923      1.118 RR    IC  Mux30~21|datab
    Info:     16.255      0.332 RR  CELL  Mux30~21|combout
    Info:     16.817      0.562 RR    IC  i_dispatch|Selector47~1|datab
    Info:     17.149      0.332 RR  CELL  i_dispatch|Selector47~1|combout
    Info:     18.741      1.592 RR    IC  i_dispatch|buf|auto_generated|ram_block1a0|portadatain[1]
    Info:     19.012      0.271 RR  CELL  dispatch:i_dispatch|altsyncram:buf|altsyncram_ais3:auto_generated|ram_block1a0~porta_datain_reg1
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           latch edge time
    Info:     20.414      0.414  R        clock network delay
    Info:     20.265     -0.149     uTsu  dispatch:i_dispatch|altsyncram:buf|altsyncram_ais3:auto_generated|ram_block1a0~porta_datain_reg1
    Info: 
    Info: Data Arrival Time  :    19.012
    Info: Data Required Time :    20.265
    Info: Slack              :     1.253 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.523
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 2.523 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.370      0.370  R        clock network delay
    Info:      0.546      0.176     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info:      0.546      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|regout
    Info:      1.703      1.157 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|dataa
    Info:      2.154      0.451 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|cout1
    Info:      2.154      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cin1
    Info:      2.216      0.062 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info:      2.216      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info:      2.278      0.062 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info:      2.278      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info:      2.340      0.062 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info:      2.340      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info:      2.789      0.449 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info:      3.362      0.573 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datac
    Info:      3.575      0.213 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info:      4.152      0.577 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|dataa
    Info:      4.603      0.451 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info:      4.603      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info:      5.052      0.449 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info:      7.357      2.305 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a0|portawe
    Info:      7.687      0.330 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           latch edge time
    Info:     10.359      0.359  R        clock network delay
    Info:     10.210     -0.149     uTsu  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Arrival Time  :     7.687
    Info: Data Required Time :    10.210
    Info: Slack              :     2.523 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 16.704
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 16.704 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     60.000     60.000           launch edge time
    Info:     60.408      0.408  R        clock network delay
    Info:     60.584      0.176     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448
    Info:     60.584      0.000 RR  CELL  i_frame_timing|ftc|Equal1~21|regout
    Info:     63.113      2.529 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow_meta|dataa
    Info:     63.696      0.583 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     80.000     80.000           latch edge time
    Info:     80.410      0.410  R        clock network delay
    Info:     80.400     -0.010     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Arrival Time  :    63.696
    Info: Data Required Time :    80.400
    Info: Slack              :    16.704 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.741
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.741 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|multiplicand_b_reg[15]
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.381      0.381  R        clock network delay
    Info:      0.557      0.176     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]
    Info:      0.848      0.291 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch7|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|calc_shift_state[6]|combout
    Info:      0.987      0.139 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch7|i_fsfb_calc|i_fsfb_processor|i_fsfb_proc_pidz|multiplicand_b_reg[15]|datad
    Info:      1.222      0.235 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|multiplicand_b_reg[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.381      0.381  R        clock network delay
    Info:      0.481      0.100      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|multiplicand_b_reg[15]
    Info: 
    Info: Data Arrival Time  :     1.222
    Info: Data Required Time :     0.481
    Info: Slack              :     0.741 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.767
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.767 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow_meta
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.411      0.411  R        clock network delay
    Info:      0.587      0.176     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow_meta
    Info:      0.587      0.000 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_sa_bias_ctrl|i_sa_bias_clk_domain_crosser|output_slow_meta|regout
    Info:      1.188      0.601 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_sa_bias_ctrl|i_sa_bias_clk_domain_crosser|output_slow|datac
    Info:      1.278      0.090 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.411      0.411  R        clock network delay
    Info:      0.511      0.100      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow
    Info: 
    Info: Data Arrival Time  :     1.278
    Info: Data Required Time :     0.511
    Info: Slack              :     0.767 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.783
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.783 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.362      0.362  R        clock network delay
    Info:      0.538      0.176     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info:      0.538      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|lvds_temp|regout
    Info:      1.155      0.617 RR    IC  i_dispatch|receiver|cmd_rx|lvds|datac
    Info:      1.245      0.090 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.362      0.362  R        clock network delay
    Info:      0.462      0.100      uTh  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Arrival Time  :     1.245
    Info: Data Required Time :     0.462
    Info: Slack              :     0.783 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 3.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 3.889 
    Info: ===================================================================
    Info: Node             : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:     -0.201      1.855 RR    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      0.359      0.560 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      5.000      5.000           launch edge time
    Info:      5.000      0.000           source latency
    Info:      5.000      0.000           inclk
    Info:      5.923      0.923 RR  CELL  inclk|combout
    Info:      6.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      2.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:      4.799      1.855 FF    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      5.359      0.560 FF  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :     5.000
    Info: Slack            :     3.889
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 8.889 
    Info: ===================================================================
    Info: Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:     -0.146      1.910 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:      0.414      0.560 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.923      0.923 RR  CELL  inclk|combout
    Info:     11.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      7.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:      9.854      1.910 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:     10.414      0.560 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :    10.000
    Info: Slack            :     8.889
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk4}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 8.889 
    Info: ===================================================================
    Info: Node             : frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk4
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.923      0.923 RR  CELL  inclk|combout
    Info:     11.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      7.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:      9.835      1.891 RR    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     10.395      0.560 RR  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.923      0.923 RR  CELL  inclk|combout
    Info:     21.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     17.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:     19.835      1.891 FF    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     20.395      0.560 FF  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :    10.000
    Info: Slack            :     8.889
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info: Targets: [get_clocks {inclk}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 20.000 
    Info: ===================================================================
    Info: Node             : i_rc_pll|altpll_component|pll|clk[0]
    Info: Clock            : inclk
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.923      0.923 FF  CELL  inclk|combout
    Info:     21.845      0.922 FF    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     17.944     -3.901 FF  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    20.000
    Info: Slack            :    20.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 38.889
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 38.889 
    Info: ===================================================================
    Info: Node             : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.923      0.923 RR  CELL  inclk|combout
    Info:      1.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -2.056     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     -0.166      1.890 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:      0.394      0.560 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     40.000     40.000           launch edge time
    Info:     40.000      0.000           source latency
    Info:     40.000      0.000           inclk
    Info:     40.923      0.923 RR  CELL  inclk|combout
    Info:     41.845      0.922 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     37.944     -3.901 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     39.834      1.890 FF    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:     40.394      0.560 FF  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Required Width   :     1.111
    Info: Actual Width     :    40.000
    Info: Slack            :    38.889
    Info: ===================================================================
    Info: 
Info: Analyzing Fast Model
Warning: Virtual clock inclk_virt is never referenced in any input or output delay assignment.
Info: Worst-case setup slack is 5.056
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     5.056         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     6.276         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:    18.425         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Critical Warning: Timing requirements not met
Info: Worst-case hold slack is -1.437
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.437       -11.326 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     0.369         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
    Info:     0.375         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 4.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2 
    Info:     9.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0 
    Info:     9.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk4 
    Info:    20.000         0.000 inclk 
    Info:    39.000         0.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.056
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 5.056 
    Info: ===================================================================
    Info: From Node    : adc5_dat[5]
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[25]_RTM1278
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:     -1.091     -1.091  R        clock network delay
    Info:     10.609     11.700  R  iExt  adc5_dat[5]
    Info:     11.195      0.586 RR  CELL  adc5_dat[5]|combout
    Info:     12.188      0.993 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[5]~15|dataa
    Info:     12.442      0.254 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[5]~15|cout0
    Info:     12.442      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[6]~25|cin0
    Info:     12.565      0.123 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[6]~25|cout
    Info:     12.565      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[9]~55|cin
    Info:     12.834      0.269 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|adc_dat[9]~55|combout
    Info:     13.774      0.940 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~145|datab
    Info:     13.971      0.197 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~145|cout0
    Info:     13.971      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~140|cin0
    Info:     14.045      0.074 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~140|cout
    Info:     14.045      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~115|cin
    Info:     14.126      0.081 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~115|cout
    Info:     14.126      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~60|cin
    Info:     14.182      0.056 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~60|cout
    Info:     14.182      0.000 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~85|cin
    Info:     14.440      0.258 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|Add1~85|combout
    Info:     14.983      0.543 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch4|i_adc_sample_coadd|i_coadd_manager_data_path|samples_coadd_reg[25]|datad
    Info:     15.111      0.128 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[25]_RTM1278
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           latch edge time
    Info:     20.172      0.172  R        clock network delay
    Info:     20.167     -0.005     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[25]_RTM1278
    Info: 
    Info: Data Arrival Time  :    15.111
    Info: Data Required Time :    20.167
    Info: Slack              :     5.056 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.276
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 6.276 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.165      0.165  R        clock network delay
    Info:      0.254      0.089     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info:      0.254      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|regout
    Info:      0.821      0.567 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|dataa
    Info:      1.080      0.259 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|cout1
    Info:      1.080      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cin1
    Info:      1.114      0.034 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info:      1.114      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info:      1.148      0.034 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info:      1.148      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info:      1.182      0.034 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info:      1.182      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info:      1.391      0.209 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info:      1.662      0.271 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datac
    Info:      1.767      0.105 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info:      2.032      0.265 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|dataa
    Info:      2.291      0.259 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info:      2.291      0.000 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info:      2.500      0.209 RR  CELL  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info:      3.616      1.116 RR    IC  i_dispatch|receiver|cmd_rx|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a0|portawe
    Info:      3.786      0.170 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           latch edge time
    Info:     10.137      0.137  R        clock network delay
    Info:     10.062     -0.075     uTsu  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ram_block15a0~porta_we_reg
    Info: 
    Info: Data Arrival Time  :     3.786
    Info: Data Required Time :    10.062
    Info: Slack              :     6.276 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.425
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 18.425 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     60.000     60.000           launch edge time
    Info:     60.185      0.185  R        clock network delay
    Info:     60.274      0.089     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448
    Info:     60.274      0.000 RR  CELL  i_frame_timing|ftc|Equal1~21|regout
    Info:     61.448      1.174 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow_meta|dataa
    Info:     61.757      0.309 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     80.000     80.000           latch edge time
    Info:     80.187      0.187  R        clock network delay
    Info:     80.182     -0.005     uTsu  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta
    Info: 
    Info: Data Arrival Time  :    61.757
    Info: Data Required Time :    80.182
    Info: Slack              :    18.425 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (1 violated).  Worst case slack is -1.437
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is -1.437 (VIOLATED)
    Info: ===================================================================
    Info: From Node    : i_rc_pll|altpll_component|pll|clk[0]
    Info: To Node      : adc2_clk
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:     -1.091     -1.091  R        clock network delay
    Info:      0.138      1.229 RR    IC  adc2_clk|datain
    Info:      1.172      1.034 RR  CELL  adc2_clk
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:     -1.091     -1.091  R        clock network delay
    Info:      2.609      3.700  R  oExt  adc2_clk
    Info: 
    Info: Data Arrival Time  :     1.172
    Info: Data Required Time :     2.609
    Info: Slack              :    -1.437 (VIOLATED)
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.369
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.369 
    Info: ===================================================================
    Info: From Node    : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow_meta
    Info: To Node      : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.186      0.186  R        clock network delay
    Info:      0.275      0.089     uTco  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow_meta
    Info:      0.275      0.000 RR  CELL  i_flux_loop|i_flux_loop_ctrl_ch5|i_sa_bias_ctrl|i_sa_bias_clk_domain_crosser|output_slow_meta|regout
    Info:      0.564      0.289 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch5|i_sa_bias_ctrl|i_sa_bias_clk_domain_crosser|output_slow|datac
    Info:      0.612      0.048 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.186      0.186  R        clock network delay
    Info:      0.243      0.057      uTh  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow
    Info: 
    Info: Data Arrival Time  :     0.612
    Info: Data Required Time :     0.243
    Info: Slack              :     0.369 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.375
    Info: -to_clock [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.375 
    Info: ===================================================================
    Info: From Node    : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info: To Node      : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: Launch Clock : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Latch Clock  : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.159      0.159  R        clock network delay
    Info:      0.248      0.089     uTco  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info:      0.248      0.000 RR  CELL  i_dispatch|receiver|cmd_rx|lvds_temp|regout
    Info:      0.543      0.295 RR    IC  i_dispatch|receiver|cmd_rx|lvds|datac
    Info:      0.591      0.048 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.159      0.159  R        clock network delay
    Info:      0.216      0.057      uTh  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info: 
    Info: Data Arrival Time  :     0.591
    Info: Data Required Time :     0.216
    Info: Slack              :     0.375 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk2}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 4.000 
    Info: ===================================================================
    Info: Node             : dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:     -0.154      0.937 RR    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      0.157      0.311 RR  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      5.000      5.000           launch edge time
    Info:      5.000      0.000           source latency
    Info:      5.000      0.000           inclk
    Info:      5.417      0.417 RR  CELL  inclk|combout
    Info:      5.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      3.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[2]
    Info:      4.846      0.937 FF    IC  i_dispatch|receiver|cmd_rx|sample_counter|count[0]|clk
    Info:      5.157      0.311 FF  CELL  dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :     5.000
    Info: Slack            :     4.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk0}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.000 
    Info: ===================================================================
    Info: Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:     -0.123      0.968 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:      0.188      0.311 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.417      0.417 RR  CELL  inclk|combout
    Info:     10.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      8.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info:      9.877      0.968 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info:     10.188      0.311 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    10.000
    Info: Slack            :     9.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk4}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.000 
    Info: ===================================================================
    Info: Node             : frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk4
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.000     10.000           launch edge time
    Info:     10.000      0.000           source latency
    Info:     10.000      0.000           inclk
    Info:     10.417      0.417 RR  CELL  inclk|combout
    Info:     10.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:      8.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:      9.866      0.957 RR    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     10.177      0.311 RR  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.417      0.417 RR  CELL  inclk|combout
    Info:     20.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     18.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[4]
    Info:     19.866      0.957 FF    IC  i_frame_timing|ftc|sync_temp|clk
    Info:     20.177      0.311 FF  CELL  frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    10.000
    Info: Slack            :     9.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info: Targets: [get_clocks {inclk}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 20.000 
    Info: ===================================================================
    Info: Node             : i_rc_pll|altpll_component|pll|clk[0]
    Info: Clock            : inclk
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           launch edge time
    Info:     20.000      0.000           source latency
    Info:     20.000      0.000           inclk
    Info:     20.417      0.417 FF  CELL  inclk|combout
    Info:     20.898      0.481 FF    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     18.909     -1.989 FF  CELL  i_rc_pll|altpll_component|pll|clk[0]
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    20.000
    Info: Slack            :    20.000
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 39.000
    Info: Targets: [get_clocks {rc_pll:i_rc_pll|altpll:altpll_component|_clk3}]...]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 39.000 
    Info: ===================================================================
    Info: Node             : flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: Clock            : rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           inclk
    Info:      0.417      0.417 RR  CELL  inclk|combout
    Info:      0.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     -1.091     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     -0.134      0.957 RR    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:      0.177      0.311 RR  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     40.000     40.000           launch edge time
    Info:     40.000      0.000           source latency
    Info:     40.000      0.000           inclk
    Info:     40.417      0.417 RR  CELL  inclk|combout
    Info:     40.898      0.481 RR    IC  i_rc_pll|altpll_component|pll|inclk[0]
    Info:     38.909     -1.989 RR  CELL  i_rc_pll|altpll_component|pll|clk[3]
    Info:     39.866      0.957 FF    IC  i_flux_loop|i_flux_loop_ctrl_ch0|i_offset_ctrl|i_offset_clk_domain_crosser|output_slow|clk
    Info:     40.177      0.311 FF  CELL  flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    40.000
    Info: Slack            :    39.000
    Info: ===================================================================
    Info: 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 660 megabytes
    Info: Processing ended: Thu Jun 02 16:10:34 2011
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:26


