TimeQuest Timing Analyzer report for clp_simples
Fri Jan 20 02:09:01 2017
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'mclk_in'
 12. Slow 1200mV 85C Model Setup: 'LCD_FPGA:LCD|fsd_E'
 13. Slow 1200mV 85C Model Hold: 'mclk_in'
 14. Slow 1200mV 85C Model Hold: 'LCD_FPGA:LCD|fsd_E'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'mclk_in'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'LCD_FPGA:LCD|fsd_E'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'display_7seg:DP_7|mem_led'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'mclk_in'
 30. Slow 1200mV 0C Model Setup: 'LCD_FPGA:LCD|fsd_E'
 31. Slow 1200mV 0C Model Hold: 'mclk_in'
 32. Slow 1200mV 0C Model Hold: 'LCD_FPGA:LCD|fsd_E'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'mclk_in'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'LCD_FPGA:LCD|fsd_E'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'display_7seg:DP_7|mem_led'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Slow 1200mV 0C Model Metastability Report
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'mclk_in'
 47. Fast 1200mV 0C Model Setup: 'LCD_FPGA:LCD|fsd_E'
 48. Fast 1200mV 0C Model Hold: 'mclk_in'
 49. Fast 1200mV 0C Model Hold: 'LCD_FPGA:LCD|fsd_E'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'mclk_in'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'LCD_FPGA:LCD|fsd_E'
 52. Fast 1200mV 0C Model Minimum Pulse Width: 'display_7seg:DP_7|mem_led'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Fast 1200mV 0C Model Metastability Report
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; clp_simples                                                     ;
; Device Family      ; Cyclone IV E                                                    ;
; Device Name        ; EP4CE6E22C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; display_7seg:DP_7|mem_led ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { display_7seg:DP_7|mem_led } ;
; LCD_FPGA:LCD|fsd_E        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCD_FPGA:LCD|fsd_E }        ;
; mclk_in                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { mclk_in }                   ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                 ;
+------------+-----------------+--------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                           ;
+------------+-----------------+--------------------+------------------------------------------------+
; 176.24 MHz ; 176.24 MHz      ; mclk_in            ;                                                ;
; 558.04 MHz ; 402.09 MHz      ; LCD_FPGA:LCD|fsd_E ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Slow 1200mV 85C Model Setup Summary         ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; mclk_in            ; -4.562 ; -257.672      ;
; LCD_FPGA:LCD|fsd_E ; -0.792 ; -13.882       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; mclk_in            ; -0.087 ; -0.087        ;
; LCD_FPGA:LCD|fsd_E ; 0.492  ; 0.000         ;
+--------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; mclk_in                   ; -3.000 ; -179.953      ;
; LCD_FPGA:LCD|fsd_E        ; -1.487 ; -60.967       ;
; display_7seg:DP_7|mem_led ; -1.487 ; -2.974        ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mclk_in'                                                                                                                          ;
+--------+---------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.562 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.482      ;
; -4.498 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.418      ;
; -4.345 ; registrador_enderecamento:MAR1|out_array[7] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.265      ;
; -4.338 ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.258      ;
; -4.270 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.190      ;
; -4.255 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[4] ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 5.174      ;
; -4.220 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[4] ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 5.139      ;
; -4.172 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.092      ;
; -4.122 ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.042      ;
; -4.098 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[5] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.018      ;
; -4.098 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[1] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.018      ;
; -4.098 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[2] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.018      ;
; -4.098 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[6] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.018      ;
; -4.098 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[7] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.018      ;
; -4.098 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[0] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 5.018      ;
; -4.063 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[5] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.983      ;
; -4.063 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[1] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.983      ;
; -4.063 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[2] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.983      ;
; -4.063 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[6] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.983      ;
; -4.063 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[7] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.983      ;
; -4.063 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[0] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.983      ;
; -4.053 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[4] ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.972      ;
; -4.027 ; LCD_FPGA:LCD|fsd_count[2]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.947      ;
; -3.977 ; LCD_FPGA:LCD|fsd_count[5]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.897      ;
; -3.972 ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.891      ;
; -3.972 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[4] ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.891      ;
; -3.954 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.873      ;
; -3.949 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.868      ;
; -3.926 ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.846      ;
; -3.912 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.831      ;
; -3.909 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.829      ;
; -3.909 ; LCD_FPGA:LCD|fsd_count[6]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.829      ;
; -3.896 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[5] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.816      ;
; -3.896 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[1] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.816      ;
; -3.896 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[2] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.816      ;
; -3.896 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[6] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.816      ;
; -3.896 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[7] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.816      ;
; -3.896 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[0] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.816      ;
; -3.882 ; LCD_FPGA:LCD|fsd_count[4]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.802      ;
; -3.874 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.794      ;
; -3.858 ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.777      ;
; -3.834 ; LCD_FPGA:LCD|fsd_count[7]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.754      ;
; -3.820 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.739      ;
; -3.816 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.736      ;
; -3.815 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[5] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[1] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[2] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[6] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[7] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.735      ;
; -3.815 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[0] ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.735      ;
; -3.736 ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.655      ;
; -3.725 ; LCD_FPGA:LCD|fsd_count[11]                  ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.645      ;
; -3.718 ; single_port_ram:RAM1|ram[75][2]             ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.079     ; 4.640      ;
; -3.710 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.629      ;
; -3.703 ; single_port_ram:RAM1|ram[71][0]             ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.079     ; 4.625      ;
; -3.688 ; LCD_FPGA:LCD|fsd_count[9]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.608      ;
; -3.685 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[10]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.605      ;
; -3.685 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[11]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.605      ;
; -3.684 ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_count[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.604      ;
; -3.673 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[15]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.593      ;
; -3.669 ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.588      ;
; -3.639 ; LCD_FPGA:LCD|fsd_count[10]                  ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.559      ;
; -3.627 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[10]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.547      ;
; -3.627 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[11]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.547      ;
; -3.619 ; registrador_enderecamento:MAR1|out_array[5] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.538      ;
; -3.618 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[10]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.535      ;
; -3.615 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[15]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.535      ;
; -3.613 ; single_port_ram:RAM1|ram[75][2]             ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.080     ; 4.534      ;
; -3.603 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[6]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.523      ;
; -3.591 ; LCD_FPGA:LCD|fsd_count[8]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.511      ;
; -3.589 ; LCD_FPGA:LCD|fsd_count[2]                   ; LCD_FPGA:LCD|fsd_count[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.509      ;
; -3.578 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[1]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.495      ;
; -3.577 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[8]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.494      ;
; -3.576 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[10]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.493      ;
; -3.561 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[0]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.478      ;
; -3.560 ; registrador_enderecamento:MAR1|out_array[7] ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.479      ;
; -3.556 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[1]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.473      ;
; -3.555 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[8]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.472      ;
; -3.540 ; single_port_ram:RAM1|ram[74][0]             ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.079     ; 4.462      ;
; -3.534 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[3]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.451      ;
; -3.519 ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|q[0]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.436      ;
; -3.505 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[6]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.425      ;
; -3.495 ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_count[10]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.415      ;
; -3.495 ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_count[11]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.415      ;
; -3.493 ; single_port_ram:RAM1|ram[72][2]             ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.080     ; 4.414      ;
; -3.493 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.412      ;
; -3.492 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[3]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.409      ;
; -3.483 ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_count[15]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.403      ;
; -3.475 ; LCD_FPGA:LCD|fsd_count[5]                   ; LCD_FPGA:LCD|fsd_count[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.395      ;
; -3.473 ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.393      ;
; -3.455 ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_count[6]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.375      ;
; -3.446 ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.082     ; 4.365      ;
; -3.444 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[1]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.361      ;
; -3.443 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[8]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.360      ;
; -3.409 ; LCD_FPGA:LCD|fsd_count[6]                   ; LCD_FPGA:LCD|fsd_count[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.329      ;
; -3.407 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[0]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.084     ; 4.324      ;
; -3.400 ; LCD_FPGA:LCD|fsd_count[2]                   ; LCD_FPGA:LCD|fsd_count[10]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.320      ;
; -3.400 ; LCD_FPGA:LCD|fsd_count[2]                   ; LCD_FPGA:LCD|fsd_count[11]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.320      ;
; -3.394 ; LCD_FPGA:LCD|fsd_count[12]                  ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.314      ;
; -3.388 ; LCD_FPGA:LCD|fsd_count[2]                   ; LCD_FPGA:LCD|fsd_count[15]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.081     ; 4.308      ;
+--------+---------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCD_FPGA:LCD|fsd_E'                                                                                                                       ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.792 ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.712      ;
; -0.752 ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.088     ; 1.665      ;
; -0.734 ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.080     ; 1.655      ;
; -0.722 ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.087     ; 1.636      ;
; -0.708 ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.084     ; 1.625      ;
; -0.673 ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.083     ; 1.591      ;
; -0.664 ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.074     ; 1.591      ;
; -0.657 ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.079     ; 1.579      ;
; -0.606 ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.080     ; 1.527      ;
; -0.585 ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.080     ; 1.506      ;
; -0.580 ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.500      ;
; -0.571 ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.079     ; 1.493      ;
; -0.564 ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.484      ;
; -0.541 ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.077     ; 1.465      ;
; -0.423 ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.079     ; 1.345      ;
; -0.411 ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.331      ;
; -0.381 ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.080     ; 1.302      ;
; -0.374 ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.293      ;
; -0.366 ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.285      ;
; -0.364 ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.284      ;
; -0.354 ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.273      ;
; -0.318 ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.238      ;
; -0.228 ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.148      ;
; -0.200 ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.120      ;
; -0.197 ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.117      ;
; -0.189 ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.109      ;
; -0.175 ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.095      ;
; -0.173 ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.093      ;
; -0.173 ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.093      ;
; -0.148 ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.068      ;
; -0.141 ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 1.060      ;
; -0.118 ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 1.038      ;
; -0.003 ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 0.923      ;
; 0.000  ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 0.920      ;
; 0.011  ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 0.909      ;
; 0.012  ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 0.908      ;
; 0.014  ; LCD_FPGA:LCD|fsd_est.functionSet1    ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 0.906      ;
; 0.023  ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.082     ; 0.896      ;
; 0.024  ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 0.896      ;
; 0.025  ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 0.895      ;
; 0.037  ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.081     ; 0.883      ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mclk_in'                                                                                                                                          ;
+--------+--------------------------------------+---------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.087 ; display_7seg:DP_7|mem_led            ; display_7seg:DP_7|mem_led                   ; display_7seg:DP_7|mem_led ; mclk_in     ; 0.000        ; 2.663      ; 3.079      ;
; 0.026  ; LCD_FPGA:LCD|fsd_E                   ; LCD_FPGA:LCD|fsd_E                          ; LCD_FPGA:LCD|fsd_E        ; mclk_in     ; 0.000        ; 2.602      ; 3.131      ;
; 0.375  ; LCD_FPGA:LCD|fsd_E                   ; LCD_FPGA:LCD|fsd_E                          ; LCD_FPGA:LCD|fsd_E        ; mclk_in     ; -0.500       ; 2.602      ; 2.980      ;
; 0.452  ; single_port_ram:RAM1|ram[53][0]      ; single_port_ram:RAM1|ram[53][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; single_port_ram:RAM1|q[2]            ; single_port_ram:RAM1|q[2]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; single_port_ram:RAM1|ram[77][12]     ; single_port_ram:RAM1|ram[77][12]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[52][0]      ; single_port_ram:RAM1|ram[52][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[51][0]      ; single_port_ram:RAM1|ram[51][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[31][0]      ; single_port_ram:RAM1|ram[31][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[74][0]      ; single_port_ram:RAM1|ram[74][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[71][0]      ; single_port_ram:RAM1|ram[71][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|q[3]            ; single_port_ram:RAM1|q[3]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|q[4]            ; single_port_ram:RAM1|q[4]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[32][1]      ; single_port_ram:RAM1|ram[32][1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[73][1]      ; single_port_ram:RAM1|ram[73][1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[50][2]      ; single_port_ram:RAM1|ram[50][2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[33][1]      ; single_port_ram:RAM1|ram[33][1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[76][2]      ; single_port_ram:RAM1|ram[76][2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|q[9]            ; single_port_ram:RAM1|q[9]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[75][2]      ; single_port_ram:RAM1|ram[75][2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[72][2]      ; single_port_ram:RAM1|ram[72][2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[30][10]     ; single_port_ram:RAM1|ram[30][10]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[34][12]     ; single_port_ram:RAM1|ram[34][12]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; single_port_ram:RAM1|ram[54][12]     ; single_port_ram:RAM1|ram[54][12]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; registrador_A:REG_A1|c               ; registrador_A:REG_A1|c                      ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; registrador_A:REG_A1|output          ; registrador_A:REG_A1|output                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; registrador_temporario:REG_T1|output ; registrador_temporario:REG_T1|output        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[10]     ; controlador_escravo:CTRL_S|C[10]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[6]      ; controlador_escravo:CTRL_S|C[6]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|est.e0           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[3]      ; controlador_escravo:CTRL_S|C[3]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[4]      ; controlador_escravo:CTRL_S|C[4]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[1]      ; controlador_escravo:CTRL_S|C[1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|est.e8    ; controlador_escravo:CTRL_S|est.e8           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[0]      ; controlador_escravo:CTRL_S|C[0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[9]      ; controlador_escravo:CTRL_S|C[9]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; controlador_escravo:CTRL_S|C[8]      ; controlador_escravo:CTRL_S|C[8]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.746      ;
; 0.509  ; controlador_escravo:CTRL_S|est.e1    ; controlador_escravo:CTRL_S|est.e2           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.801      ;
; 0.510  ; display_7seg:DP_7|contador[24]       ; display_7seg:DP_7|contador[24]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.802      ;
; 0.518  ; controlador_escravo:CTRL_S|est.e4    ; controlador_escravo:CTRL_S|est.e5           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.810      ;
; 0.549  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.841      ;
; 0.550  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[10]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.842      ;
; 0.550  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[6]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.842      ;
; 0.550  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.842      ;
; 0.551  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|est.e1           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.843      ;
; 0.551  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[3]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.843      ;
; 0.551  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[4]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.843      ;
; 0.551  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[9]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.843      ;
; 0.551  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[8]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.843      ;
; 0.567  ; display_7seg:DP_7|mem_led            ; display_7seg:DP_7|mem_led                   ; display_7seg:DP_7|mem_led ; mclk_in     ; -0.500       ; 2.663      ; 3.233      ;
; 0.681  ; controlador_escravo:CTRL_S|est.e6    ; controlador_escravo:CTRL_S|est.e7           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.973      ;
; 0.699  ; single_port_ram:RAM1|q[9]            ; registrador_instrucao:IR1|IR[9]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 0.992      ;
; 0.700  ; controlador_escravo:CTRL_S|est.e3    ; controlador_escravo:CTRL_S|est.e4           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.992      ;
; 0.707  ; controlador_escravo:CTRL_S|est.e5    ; controlador_escravo:CTRL_S|est.e6           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 0.999      ;
; 0.713  ; registrador_instrucao:IR1|IR[1]      ; registrador_enderecamento:MAR1|out_array[1] ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.006      ;
; 0.719  ; registrador_instrucao:IR1|IR[2]      ; registrador_enderecamento:MAR1|out_array[2] ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.012      ;
; 0.723  ; single_port_ram:RAM1|q[1]            ; single_port_ram:RAM1|q[1]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.016      ;
; 0.723  ; single_port_ram:RAM1|q[8]            ; single_port_ram:RAM1|q[8]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.016      ;
; 0.723  ; single_port_ram:RAM1|q[10]           ; single_port_ram:RAM1|q[10]                  ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.016      ;
; 0.725  ; registrador_instrucao:IR1|IR[3]      ; registrador_enderecamento:MAR1|out_array[3] ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.018      ;
; 0.735  ; LCD_FPGA:LCD|fsd_count[1]            ; LCD_FPGA:LCD|fsd_count[1]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.028      ;
; 0.735  ; LCD_FPGA:LCD|fsd_count[3]            ; LCD_FPGA:LCD|fsd_count[3]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.028      ;
; 0.735  ; LCD_FPGA:LCD|fsd_count[5]            ; LCD_FPGA:LCD|fsd_count[5]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.028      ;
; 0.735  ; LCD_FPGA:LCD|fsd_count[13]           ; LCD_FPGA:LCD|fsd_count[13]                  ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.028      ;
; 0.737  ; LCD_FPGA:LCD|fsd_count[7]            ; LCD_FPGA:LCD|fsd_count[7]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.030      ;
; 0.737  ; LCD_FPGA:LCD|fsd_count[9]            ; LCD_FPGA:LCD|fsd_count[9]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.030      ;
; 0.738  ; LCD_FPGA:LCD|fsd_count[2]            ; LCD_FPGA:LCD|fsd_count[2]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.031      ;
; 0.738  ; LCD_FPGA:LCD|fsd_count[14]           ; LCD_FPGA:LCD|fsd_count[14]                  ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.031      ;
; 0.739  ; LCD_FPGA:LCD|fsd_count[4]            ; LCD_FPGA:LCD|fsd_count[4]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.032      ;
; 0.739  ; LCD_FPGA:LCD|fsd_count[8]            ; LCD_FPGA:LCD|fsd_count[8]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.032      ;
; 0.743  ; display_7seg:DP_7|contador[11]       ; display_7seg:DP_7|contador[11]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.035      ;
; 0.745  ; display_7seg:DP_7|contador[1]        ; display_7seg:DP_7|contador[1]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.037      ;
; 0.745  ; display_7seg:DP_7|contador[13]       ; display_7seg:DP_7|contador[13]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.037      ;
; 0.747  ; display_7seg:DP_7|contador[3]        ; display_7seg:DP_7|contador[3]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.039      ;
; 0.747  ; display_7seg:DP_7|contador[8]        ; display_7seg:DP_7|contador[8]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.039      ;
; 0.747  ; display_7seg:DP_7|contador[12]       ; display_7seg:DP_7|contador[12]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.039      ;
; 0.748  ; controlador_escravo:CTRL_S|est.e8    ; controlador_escravo:CTRL_S|C[0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.040      ;
; 0.749  ; display_7seg:DP_7|contador[4]        ; display_7seg:DP_7|contador[4]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.041      ;
; 0.749  ; controlador_escravo:CTRL_S|est.e7    ; controlador_escravo:CTRL_S|est.e1           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.041      ;
; 0.750  ; controlador_escravo:CTRL_S|est.e2    ; controlador_escravo:CTRL_S|est.e3           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.042      ;
; 0.750  ; controlador_escravo:CTRL_S|est.e1    ; controlador_escravo:CTRL_S|C[3]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.042      ;
; 0.750  ; controlador_escravo:CTRL_S|est.e7    ; controlador_escravo:CTRL_S|C[1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.042      ;
; 0.751  ; controlador_escravo:CTRL_S|est.e5    ; controlador_escravo:CTRL_S|C[9]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.043      ;
; 0.757  ; controlador_escravo:CTRL_S|est.e4    ; controlador_escravo:CTRL_S|C[8]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.049      ;
; 0.760  ; LCD_FPGA:LCD|fsd_count[0]            ; LCD_FPGA:LCD|fsd_count[0]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.053      ;
; 0.764  ; display_7seg:DP_7|contador[23]       ; display_7seg:DP_7|contador[23]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.056      ;
; 0.765  ; display_7seg:DP_7|contador[19]       ; display_7seg:DP_7|contador[19]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; display_7seg:DP_7|contador[18]       ; display_7seg:DP_7|contador[18]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; display_7seg:DP_7|contador[21]       ; display_7seg:DP_7|contador[21]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.057      ;
; 0.767  ; display_7seg:DP_7|contador[22]       ; display_7seg:DP_7|contador[22]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.059      ;
; 0.767  ; display_7seg:DP_7|contador[20]       ; display_7seg:DP_7|contador[20]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.059      ;
; 0.772  ; controlador_escravo:CTRL_S|est.e8    ; controlador_escravo:CTRL_S|est.e1           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.064      ;
; 0.774  ; controlador_escravo:CTRL_S|est.e6    ; controlador_escravo:CTRL_S|C[10]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.066      ;
; 0.780  ; controlador_escravo:CTRL_S|est.e4    ; controlador_escravo:CTRL_S|C[6]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.072      ;
; 0.788  ; display_7seg:DP_7|contador[0]        ; display_7seg:DP_7|contador[0]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.080      ;
; 0.788  ; controlador_escravo:CTRL_S|est.e2    ; controlador_escravo:CTRL_S|C[6]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.080      ;
; 0.818  ; registrador_A:REG_A1|c               ; chip_seletor2:CS2|out_array                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.111      ;
; 0.833  ; registrador_instrucao:IR1|IR[12]     ; registrador_A:REG_A1|output                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.081      ; 1.126      ;
; 0.941  ; controlador_escravo:CTRL_S|est.e3    ; controlador_escravo:CTRL_S|C[4]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.233      ;
; 0.945  ; display_7seg:DP_7|contador[2]        ; display_7seg:DP_7|contador[2]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.080      ; 1.237      ;
+--------+--------------------------------------+---------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCD_FPGA:LCD|fsd_E'                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.492 ; LCD_FPGA:LCD|fsd_est.functionSet1    ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.785      ;
; 0.502 ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.795      ;
; 0.507 ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 0.801      ;
; 0.509 ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.803      ;
; 0.526 ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.819      ;
; 0.528 ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.821      ;
; 0.535 ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.828      ;
; 0.537 ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.830      ;
; 0.644 ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.937      ;
; 0.686 ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.979      ;
; 0.700 ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.993      ;
; 0.700 ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.993      ;
; 0.702 ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 0.995      ;
; 0.705 ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.080      ; 0.997      ;
; 0.709 ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.002      ;
; 0.724 ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.017      ;
; 0.726 ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.019      ;
; 0.741 ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.034      ;
; 0.858 ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.151      ;
; 0.917 ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.080      ; 1.209      ;
; 0.933 ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.226      ;
; 0.935 ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.084      ; 1.231      ;
; 0.942 ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.080      ; 1.234      ;
; 0.947 ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.080      ; 1.239      ;
; 0.954 ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.248      ;
; 0.978 ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.271      ;
; 1.059 ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.085      ; 1.356      ;
; 1.114 ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.407      ;
; 1.123 ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.083      ; 1.418      ;
; 1.125 ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.418      ;
; 1.135 ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.429      ;
; 1.154 ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.448      ;
; 1.203 ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.084      ; 1.499      ;
; 1.206 ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.080      ; 1.498      ;
; 1.237 ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.088      ; 1.537      ;
; 1.251 ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.081      ; 1.544      ;
; 1.270 ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.079      ; 1.561      ;
; 1.293 ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.082      ; 1.587      ;
; 1.294 ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.075      ; 1.581      ;
; 1.310 ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.074      ; 1.596      ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mclk_in'                                                                     ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; mclk_in ; Rise       ; mclk_in                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_E                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[10]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[11]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[12]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[13]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[14]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[15]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[1]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[2]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[5]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[6]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[7]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[8]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[9]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; chip_seletor2:CS2|out_array                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e1           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e2           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e3           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e4           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e5           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e6           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e7           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e8           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[20]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[21]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[22]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[23]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[24]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|mem_led                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_A:REG_A1|c                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_A:REG_A1|output                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_temporario:REG_T1|output        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[10]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[12]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[1]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[2]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[8]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[9]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|ram[0][0]              ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCD_FPGA:LCD|fsd_E'                                                                    ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P6              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P6              ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; 0.236  ; 0.456        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; 0.236  ; 0.456        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; 0.236  ; 0.456        ; 0.220          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; 0.355  ; 0.543        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; 0.355  ; 0.543        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; 0.355  ; 0.543        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; 0.357  ; 0.545        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; 0.357  ; 0.545        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; 0.357  ; 0.545        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; 0.357  ; 0.545        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; 0.357  ; 0.545        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; 0.357  ; 0.545        ; 0.188          ; Low Pulse Width  ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'display_7seg:DP_7|mem_led'                                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|inclk[0]      ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|outclk        ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[0]|clk          ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led|q                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led|q                     ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[0]|clk          ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[1]|clk          ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|inclk[0]      ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|outclk        ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; m_prog[*]     ; display_7seg:DP_7|mem_led ; 3.471 ; 3.706 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0]    ; display_7seg:DP_7|mem_led ; 3.471 ; 3.706 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1]    ; display_7seg:DP_7|mem_led ; 2.668 ; 2.879 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn     ; mclk_in                   ; 1.343 ; 1.478 ; Rise       ; mclk_in                   ;
; m_prog[*]     ; mclk_in                   ; 5.412 ; 5.657 ; Rise       ; mclk_in                   ;
;  m_prog[0]    ; mclk_in                   ; 4.995 ; 5.182 ; Rise       ; mclk_in                   ;
;  m_prog[1]    ; mclk_in                   ; 5.412 ; 5.657 ; Rise       ; mclk_in                   ;
; temp_keys[*]  ; mclk_in                   ; 3.097 ; 3.360 ; Rise       ; mclk_in                   ;
;  temp_keys[0] ; mclk_in                   ; 3.097 ; 3.307 ; Rise       ; mclk_in                   ;
;  temp_keys[1] ; mclk_in                   ; 3.039 ; 3.294 ; Rise       ; mclk_in                   ;
;  temp_keys[2] ; mclk_in                   ; 3.073 ; 3.360 ; Rise       ; mclk_in                   ;
;  temp_keys[3] ; mclk_in                   ; 2.869 ; 3.086 ; Rise       ; mclk_in                   ;
; m_SOP_btn     ; mclk_in                   ; 0.310 ; 0.476 ; Fall       ; mclk_in                   ;
+---------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; m_prog[*]     ; display_7seg:DP_7|mem_led ; -2.161 ; -2.359 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0]    ; display_7seg:DP_7|mem_led ; -2.931 ; -3.154 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1]    ; display_7seg:DP_7|mem_led ; -2.161 ; -2.359 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn     ; mclk_in                   ; 0.185  ; 0.008  ; Rise       ; mclk_in                   ;
; m_prog[*]     ; mclk_in                   ; -2.448 ; -2.616 ; Rise       ; mclk_in                   ;
;  m_prog[0]    ; mclk_in                   ; -2.645 ; -2.807 ; Rise       ; mclk_in                   ;
;  m_prog[1]    ; mclk_in                   ; -2.448 ; -2.616 ; Rise       ; mclk_in                   ;
; temp_keys[*]  ; mclk_in                   ; -2.372 ; -2.568 ; Rise       ; mclk_in                   ;
;  temp_keys[0] ; mclk_in                   ; -2.512 ; -2.676 ; Rise       ; mclk_in                   ;
;  temp_keys[1] ; mclk_in                   ; -2.456 ; -2.664 ; Rise       ; mclk_in                   ;
;  temp_keys[2] ; mclk_in                   ; -2.491 ; -2.727 ; Rise       ; mclk_in                   ;
;  temp_keys[3] ; mclk_in                   ; -2.372 ; -2.568 ; Rise       ; mclk_in                   ;
; m_SOP_btn     ; mclk_in                   ; 0.310  ; 0.148  ; Fall       ; mclk_in                   ;
+---------------+---------------------------+--------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 17.039 ; 16.454 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 13.269 ; 12.953 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 13.164 ; 12.819 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 14.026 ; 13.538 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 17.039 ; 16.454 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 14.878 ; 14.545 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 16.943 ; 16.421 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 16.002 ; 16.236 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 10.726 ; 10.500 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 5.986  ;        ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 13.524 ; 13.576 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;        ; 5.833  ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 9.113  ; 9.110  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 9.113  ; 9.110  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 8.140  ; 8.282  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 7.461  ; 7.615  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 7.976  ; 7.638  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 7.727  ; 7.431  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 7.406  ; 7.161  ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 8.186  ; 7.974  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 7.968  ; 7.958  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 7.913  ; 7.918  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 8.186  ; 7.904  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 8.051  ; 7.974  ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 15.968 ; 15.270 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 14.041 ; 13.486 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 12.643 ; 12.136 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 14.490 ; 13.829 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 15.756 ; 15.154 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 13.903 ; 13.394 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 15.968 ; 15.270 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 14.851 ; 15.261 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.919  ; 5.017  ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 7.645  ; 7.480  ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.919  ; 5.017  ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 7.845  ; 7.666  ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 7.581  ; 7.442  ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 7.598  ; 7.459  ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 7.312  ; 7.217  ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 8.803  ; 8.804  ; Fall       ; mclk_in                   ;
+----------------+---------------------------+--------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 9.686  ; 9.434  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 9.999  ; 9.741  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 9.806  ; 9.509  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 10.341 ; 10.098 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 10.536 ; 10.157 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 10.409 ; 10.162 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 10.762 ; 10.485 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 11.008 ; 11.156 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 9.686  ; 9.434  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 5.763  ;        ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 11.582 ; 11.829 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;        ; 5.614  ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 6.951  ; 6.798  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 8.818  ; 8.817  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 7.449  ; 7.642  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 7.171  ; 7.321  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 7.498  ; 7.255  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 7.271  ; 7.055  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 6.951  ; 6.798  ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 7.285  ; 7.173  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 7.285  ; 7.331  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 7.360  ; 7.173  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 7.488  ; 7.358  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 7.480  ; 7.365  ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 10.163 ; 9.697  ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 10.890 ; 10.613 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 10.495 ; 10.053 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 10.163 ; 9.697  ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 10.214 ; 9.812  ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 11.077 ; 10.792 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 13.062 ; 12.592 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 12.252 ; 12.441 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.776  ; 4.869  ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 7.380  ; 7.220  ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.776  ; 4.869  ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 7.574  ; 7.400  ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 7.321  ; 7.185  ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 7.337  ; 7.201  ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 7.062  ; 6.969  ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 8.552  ; 8.555  ; Fall       ; mclk_in                   ;
+----------------+---------------------------+--------+--------+------------+---------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                  ;
+------------+-----------------+--------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                           ;
+------------+-----------------+--------------------+------------------------------------------------+
; 188.32 MHz ; 188.32 MHz      ; mclk_in            ;                                                ;
; 584.11 MHz ; 402.09 MHz      ; LCD_FPGA:LCD|fsd_E ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Slow 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; mclk_in            ; -4.266 ; -231.591      ;
; LCD_FPGA:LCD|fsd_E ; -0.712 ; -10.859       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; mclk_in            ; -0.121 ; -0.121        ;
; LCD_FPGA:LCD|fsd_E ; 0.455  ; 0.000         ;
+--------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; mclk_in                   ; -3.000 ; -179.953      ;
; LCD_FPGA:LCD|fsd_E        ; -1.487 ; -60.967       ;
; display_7seg:DP_7|mem_led ; -1.487 ; -2.974        ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mclk_in'                                                                                                                           ;
+--------+---------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.266 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.072     ; 5.196      ;
; -4.264 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.072     ; 5.194      ;
; -4.073 ; registrador_enderecamento:MAR1|out_array[7] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.072     ; 5.003      ;
; -4.064 ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.072     ; 4.994      ;
; -3.968 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[4] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.897      ;
; -3.932 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[4] ; mclk_in      ; mclk_in     ; 1.000        ; -0.076     ; 4.858      ;
; -3.866 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.795      ;
; -3.833 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[5] ; mclk_in      ; mclk_in     ; 1.000        ; -0.070     ; 4.765      ;
; -3.833 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[1] ; mclk_in      ; mclk_in     ; 1.000        ; -0.070     ; 4.765      ;
; -3.833 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[2] ; mclk_in      ; mclk_in     ; 1.000        ; -0.070     ; 4.765      ;
; -3.833 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[6] ; mclk_in      ; mclk_in     ; 1.000        ; -0.070     ; 4.765      ;
; -3.833 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[7] ; mclk_in      ; mclk_in     ; 1.000        ; -0.070     ; 4.765      ;
; -3.833 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[0] ; mclk_in      ; mclk_in     ; 1.000        ; -0.070     ; 4.765      ;
; -3.797 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[5] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.726      ;
; -3.797 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[1] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.726      ;
; -3.797 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[2] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.726      ;
; -3.797 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[6] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.726      ;
; -3.797 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[7] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.726      ;
; -3.797 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[0] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.726      ;
; -3.784 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[4] ; mclk_in      ; mclk_in     ; 1.000        ; -0.076     ; 4.710      ;
; -3.775 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.704      ;
; -3.762 ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.691      ;
; -3.742 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.671      ;
; -3.737 ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.666      ;
; -3.723 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[4] ; mclk_in      ; mclk_in     ; 1.000        ; -0.076     ; 4.649      ;
; -3.715 ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.072     ; 4.645      ;
; -3.713 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.642      ;
; -3.711 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.640      ;
; -3.654 ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.583      ;
; -3.650 ; LCD_FPGA:LCD|fsd_count[2]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.579      ;
; -3.649 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[5] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.578      ;
; -3.649 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[1] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.578      ;
; -3.649 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[2] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.578      ;
; -3.649 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[6] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.578      ;
; -3.649 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[7] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.578      ;
; -3.649 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[0] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.578      ;
; -3.634 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.072     ; 4.564      ;
; -3.611 ; LCD_FPGA:LCD|fsd_count[5]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.540      ;
; -3.594 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.523      ;
; -3.588 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[5] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.517      ;
; -3.588 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[1] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.517      ;
; -3.588 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[2] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.517      ;
; -3.588 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[6] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.517      ;
; -3.588 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[7] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.517      ;
; -3.588 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[0] ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.517      ;
; -3.570 ; LCD_FPGA:LCD|fsd_count[6]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.499      ;
; -3.525 ; LCD_FPGA:LCD|fsd_count[4]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.454      ;
; -3.517 ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.446      ;
; -3.507 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.436      ;
; -3.496 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.425      ;
; -3.492 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.421      ;
; -3.490 ; LCD_FPGA:LCD|fsd_count[7]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.419      ;
; -3.464 ; single_port_ram:RAM1|ram[75][2]             ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.071     ; 4.395      ;
; -3.458 ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.387      ;
; -3.445 ; single_port_ram:RAM1|ram[71][0]             ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.070     ; 4.377      ;
; -3.391 ; LCD_FPGA:LCD|fsd_count[11]                  ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.320      ;
; -3.364 ; LCD_FPGA:LCD|fsd_count[9]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.293      ;
; -3.358 ; registrador_enderecamento:MAR1|out_array[5] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.287      ;
; -3.352 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[0]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.279      ;
; -3.347 ; LCD_FPGA:LCD|fsd_count[10]                  ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.276      ;
; -3.345 ; registrador_enderecamento:MAR1|out_array[7] ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.274      ;
; -3.342 ; single_port_ram:RAM1|ram[75][2]             ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.072     ; 4.272      ;
; -3.336 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[10]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.263      ;
; -3.325 ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_count[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.254      ;
; -3.318 ; single_port_ram:RAM1|ram[74][0]             ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.071     ; 4.249      ;
; -3.310 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[10]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.239      ;
; -3.310 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[11]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.239      ;
; -3.300 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[1]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.227      ;
; -3.300 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[8]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.227      ;
; -3.300 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[15]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.229      ;
; -3.295 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[10]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.224      ;
; -3.295 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[11]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.224      ;
; -3.294 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[10]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.221      ;
; -3.289 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.218      ;
; -3.288 ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|q[9]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.072     ; 4.218      ;
; -3.285 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[15]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.214      ;
; -3.274 ; LCD_FPGA:LCD|fsd_count[8]                   ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.203      ;
; -3.266 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[3]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.193      ;
; -3.259 ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|q[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.188      ;
; -3.239 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[6]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.168      ;
; -3.238 ; single_port_ram:RAM1|ram[72][2]             ; single_port_ram:RAM1|q[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.072     ; 4.168      ;
; -3.238 ; LCD_FPGA:LCD|fsd_count[2]                   ; LCD_FPGA:LCD|fsd_count[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.167      ;
; -3.237 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[3]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.164      ;
; -3.227 ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|q[0]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.154      ;
; -3.214 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[1]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.141      ;
; -3.214 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[8]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.141      ;
; -3.189 ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|q[10]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.116      ;
; -3.187 ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|q[0]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.114      ;
; -3.170 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[1]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.097      ;
; -3.170 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[8]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.097      ;
; -3.157 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[0]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.084      ;
; -3.155 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[0]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.082      ;
; -3.148 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[6]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.077      ;
; -3.136 ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_count[10]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.065      ;
; -3.136 ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_count[11]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.065      ;
; -3.130 ; LCD_FPGA:LCD|fsd_count[6]                   ; LCD_FPGA:LCD|fsd_count[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.059      ;
; -3.128 ; LCD_FPGA:LCD|fsd_count[5]                   ; LCD_FPGA:LCD|fsd_count[12]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.057      ;
; -3.122 ; LCD_FPGA:LCD|fsd_count[12]                  ; LCD_FPGA:LCD|fsd_E                 ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.051      ;
; -3.121 ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_count[15]         ; mclk_in      ; mclk_in     ; 1.000        ; -0.073     ; 4.050      ;
; -3.119 ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|q[3]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.075     ; 4.046      ;
+--------+---------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCD_FPGA:LCD|fsd_E'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.712 ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.075     ; 1.639      ;
; -0.647 ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.079     ; 1.570      ;
; -0.631 ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.560      ;
; -0.624 ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.077     ; 1.549      ;
; -0.604 ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.076     ; 1.530      ;
; -0.589 ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.077     ; 1.514      ;
; -0.565 ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.068     ; 1.499      ;
; -0.564 ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.068     ; 1.498      ;
; -0.510 ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.071     ; 1.441      ;
; -0.491 ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.074     ; 1.419      ;
; -0.489 ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.071     ; 1.420      ;
; -0.489 ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.418      ;
; -0.485 ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.070     ; 1.417      ;
; -0.457 ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.387      ;
; -0.355 ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.068     ; 1.289      ;
; -0.307 ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.074     ; 1.235      ;
; -0.283 ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.072     ; 1.213      ;
; -0.281 ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.074     ; 1.209      ;
; -0.271 ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.074     ; 1.199      ;
; -0.250 ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.179      ;
; -0.244 ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.074     ; 1.172      ;
; -0.209 ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.138      ;
; -0.121 ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.050      ;
; -0.099 ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.028      ;
; -0.096 ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.025      ;
; -0.088 ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.017      ;
; -0.077 ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.006      ;
; -0.075 ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.004      ;
; -0.075 ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 1.004      ;
; -0.074 ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.074     ; 1.002      ;
; -0.057 ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 0.986      ;
; -0.040 ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 0.969      ;
; 0.097  ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 0.832      ;
; 0.100  ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 0.829      ;
; 0.105  ; LCD_FPGA:LCD|fsd_est.functionSet1    ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 0.824      ;
; 0.109  ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 0.820      ;
; 0.111  ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 0.818      ;
; 0.122  ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 0.807      ;
; 0.122  ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 0.807      ;
; 0.122  ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 0.807      ;
; 0.132  ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.073     ; 0.797      ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mclk_in'                                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.121 ; display_7seg:DP_7|mem_led            ; display_7seg:DP_7|mem_led                   ; display_7seg:DP_7|mem_led ; mclk_in     ; 0.000        ; 2.427      ; 2.771      ;
; 0.106  ; LCD_FPGA:LCD|fsd_E                   ; LCD_FPGA:LCD|fsd_E                          ; LCD_FPGA:LCD|fsd_E        ; mclk_in     ; 0.000        ; 2.391      ; 2.962      ;
; 0.325  ; LCD_FPGA:LCD|fsd_E                   ; LCD_FPGA:LCD|fsd_E                          ; LCD_FPGA:LCD|fsd_E        ; mclk_in     ; -0.500       ; 2.391      ; 2.681      ;
; 0.401  ; single_port_ram:RAM1|ram[53][0]      ; single_port_ram:RAM1|ram[53][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[52][0]      ; single_port_ram:RAM1|ram[52][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[51][0]      ; single_port_ram:RAM1|ram[51][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[31][0]      ; single_port_ram:RAM1|ram[31][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[74][0]      ; single_port_ram:RAM1|ram[74][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[71][0]      ; single_port_ram:RAM1|ram[71][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|q[2]            ; single_port_ram:RAM1|q[2]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|q[3]            ; single_port_ram:RAM1|q[3]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|q[4]            ; single_port_ram:RAM1|q[4]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[32][1]      ; single_port_ram:RAM1|ram[32][1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[73][1]      ; single_port_ram:RAM1|ram[73][1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[50][2]      ; single_port_ram:RAM1|ram[50][2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[33][1]      ; single_port_ram:RAM1|ram[33][1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[76][2]      ; single_port_ram:RAM1|ram[76][2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|q[9]            ; single_port_ram:RAM1|q[9]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[75][2]      ; single_port_ram:RAM1|ram[75][2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[72][2]      ; single_port_ram:RAM1|ram[72][2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[30][10]     ; single_port_ram:RAM1|ram[30][10]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[77][12]     ; single_port_ram:RAM1|ram[77][12]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[34][12]     ; single_port_ram:RAM1|ram[34][12]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; single_port_ram:RAM1|ram[54][12]     ; single_port_ram:RAM1|ram[54][12]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; registrador_A:REG_A1|c               ; registrador_A:REG_A1|c                      ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; registrador_A:REG_A1|output          ; registrador_A:REG_A1|output                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; registrador_temporario:REG_T1|output ; registrador_temporario:REG_T1|output        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[10]     ; controlador_escravo:CTRL_S|C[10]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[6]      ; controlador_escravo:CTRL_S|C[6]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|est.e0           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[3]      ; controlador_escravo:CTRL_S|C[3]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[4]      ; controlador_escravo:CTRL_S|C[4]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[1]      ; controlador_escravo:CTRL_S|C[1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|est.e8    ; controlador_escravo:CTRL_S|est.e8           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[0]      ; controlador_escravo:CTRL_S|C[0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[9]      ; controlador_escravo:CTRL_S|C[9]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; controlador_escravo:CTRL_S|C[8]      ; controlador_escravo:CTRL_S|C[8]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.669      ;
; 0.472  ; display_7seg:DP_7|contador[24]       ; display_7seg:DP_7|contador[24]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.737      ;
; 0.480  ; controlador_escravo:CTRL_S|est.e1    ; controlador_escravo:CTRL_S|est.e2           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.745      ;
; 0.490  ; controlador_escravo:CTRL_S|est.e4    ; controlador_escravo:CTRL_S|est.e5           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.755      ;
; 0.507  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[10]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.772      ;
; 0.507  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[6]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.772      ;
; 0.507  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.772      ;
; 0.507  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.772      ;
; 0.508  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[9]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.773      ;
; 0.508  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[8]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.773      ;
; 0.509  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|est.e1           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.774      ;
; 0.509  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[3]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.774      ;
; 0.509  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[4]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.774      ;
; 0.623  ; controlador_escravo:CTRL_S|est.e3    ; controlador_escravo:CTRL_S|est.e4           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.069      ; 0.887      ;
; 0.633  ; registrador_instrucao:IR1|IR[1]      ; registrador_enderecamento:MAR1|out_array[1] ; mclk_in                   ; mclk_in     ; 0.000        ; 0.072      ; 0.900      ;
; 0.635  ; controlador_escravo:CTRL_S|est.e6    ; controlador_escravo:CTRL_S|est.e7           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.900      ;
; 0.638  ; registrador_instrucao:IR1|IR[2]      ; registrador_enderecamento:MAR1|out_array[2] ; mclk_in                   ; mclk_in     ; 0.000        ; 0.072      ; 0.905      ;
; 0.642  ; registrador_instrucao:IR1|IR[3]      ; registrador_enderecamento:MAR1|out_array[3] ; mclk_in                   ; mclk_in     ; 0.000        ; 0.072      ; 0.909      ;
; 0.646  ; single_port_ram:RAM1|q[9]            ; registrador_instrucao:IR1|IR[9]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.914      ;
; 0.656  ; controlador_escravo:CTRL_S|est.e5    ; controlador_escravo:CTRL_S|est.e6           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.921      ;
; 0.665  ; single_port_ram:RAM1|q[10]           ; single_port_ram:RAM1|q[10]                  ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.933      ;
; 0.666  ; single_port_ram:RAM1|q[1]            ; single_port_ram:RAM1|q[1]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.934      ;
; 0.666  ; single_port_ram:RAM1|q[8]            ; single_port_ram:RAM1|q[8]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.934      ;
; 0.670  ; controlador_escravo:CTRL_S|est.e2    ; controlador_escravo:CTRL_S|est.e3           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.935      ;
; 0.682  ; LCD_FPGA:LCD|fsd_count[3]            ; LCD_FPGA:LCD|fsd_count[3]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.950      ;
; 0.682  ; LCD_FPGA:LCD|fsd_count[13]           ; LCD_FPGA:LCD|fsd_count[13]                  ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.950      ;
; 0.683  ; LCD_FPGA:LCD|fsd_count[5]            ; LCD_FPGA:LCD|fsd_count[5]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.951      ;
; 0.684  ; LCD_FPGA:LCD|fsd_count[1]            ; LCD_FPGA:LCD|fsd_count[1]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.952      ;
; 0.684  ; display_7seg:DP_7|mem_led            ; display_7seg:DP_7|mem_led                   ; display_7seg:DP_7|mem_led ; mclk_in     ; -0.500       ; 2.427      ; 3.076      ;
; 0.686  ; LCD_FPGA:LCD|fsd_count[7]            ; LCD_FPGA:LCD|fsd_count[7]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.954      ;
; 0.686  ; LCD_FPGA:LCD|fsd_count[9]            ; LCD_FPGA:LCD|fsd_count[9]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.954      ;
; 0.687  ; LCD_FPGA:LCD|fsd_count[2]            ; LCD_FPGA:LCD|fsd_count[2]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.955      ;
; 0.688  ; LCD_FPGA:LCD|fsd_count[4]            ; LCD_FPGA:LCD|fsd_count[4]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.956      ;
; 0.688  ; LCD_FPGA:LCD|fsd_count[14]           ; LCD_FPGA:LCD|fsd_count[14]                  ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.956      ;
; 0.689  ; LCD_FPGA:LCD|fsd_count[8]            ; LCD_FPGA:LCD|fsd_count[8]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.957      ;
; 0.693  ; display_7seg:DP_7|contador[11]       ; display_7seg:DP_7|contador[11]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.958      ;
; 0.695  ; display_7seg:DP_7|contador[13]       ; display_7seg:DP_7|contador[13]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.960      ;
; 0.696  ; display_7seg:DP_7|contador[1]        ; display_7seg:DP_7|contador[1]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.961      ;
; 0.697  ; display_7seg:DP_7|contador[3]        ; display_7seg:DP_7|contador[3]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.962      ;
; 0.697  ; display_7seg:DP_7|contador[12]       ; display_7seg:DP_7|contador[12]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.962      ;
; 0.698  ; controlador_escravo:CTRL_S|est.e8    ; controlador_escravo:CTRL_S|C[0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.963      ;
; 0.699  ; display_7seg:DP_7|contador[8]        ; display_7seg:DP_7|contador[8]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.964      ;
; 0.699  ; controlador_escravo:CTRL_S|est.e7    ; controlador_escravo:CTRL_S|est.e1           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.964      ;
; 0.700  ; controlador_escravo:CTRL_S|est.e1    ; controlador_escravo:CTRL_S|C[3]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.965      ;
; 0.700  ; controlador_escravo:CTRL_S|est.e7    ; controlador_escravo:CTRL_S|C[1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.965      ;
; 0.701  ; display_7seg:DP_7|contador[4]        ; display_7seg:DP_7|contador[4]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.966      ;
; 0.701  ; controlador_escravo:CTRL_S|est.e5    ; controlador_escravo:CTRL_S|C[9]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.966      ;
; 0.707  ; controlador_escravo:CTRL_S|est.e4    ; controlador_escravo:CTRL_S|C[8]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.972      ;
; 0.709  ; display_7seg:DP_7|contador[23]       ; display_7seg:DP_7|contador[23]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.974      ;
; 0.711  ; LCD_FPGA:LCD|fsd_count[0]            ; LCD_FPGA:LCD|fsd_count[0]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; display_7seg:DP_7|contador[18]       ; display_7seg:DP_7|contador[18]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.976      ;
; 0.712  ; display_7seg:DP_7|contador[19]       ; display_7seg:DP_7|contador[19]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.977      ;
; 0.712  ; display_7seg:DP_7|contador[21]       ; display_7seg:DP_7|contador[21]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.977      ;
; 0.715  ; display_7seg:DP_7|contador[22]       ; display_7seg:DP_7|contador[22]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.980      ;
; 0.715  ; display_7seg:DP_7|contador[20]       ; display_7seg:DP_7|contador[20]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.980      ;
; 0.720  ; controlador_escravo:CTRL_S|est.e6    ; controlador_escravo:CTRL_S|C[10]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.985      ;
; 0.725  ; controlador_escravo:CTRL_S|est.e8    ; controlador_escravo:CTRL_S|est.e1           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.990      ;
; 0.732  ; controlador_escravo:CTRL_S|est.e4    ; controlador_escravo:CTRL_S|C[6]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 0.997      ;
; 0.737  ; display_7seg:DP_7|contador[0]        ; display_7seg:DP_7|contador[0]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 1.002      ;
; 0.737  ; controlador_escravo:CTRL_S|est.e2    ; controlador_escravo:CTRL_S|C[6]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 1.002      ;
; 0.743  ; registrador_instrucao:IR1|IR[12]     ; registrador_A:REG_A1|output                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 1.011      ;
; 0.759  ; registrador_A:REG_A1|c               ; chip_seletor2:CS2|out_array                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.073      ; 1.027      ;
; 0.856  ; display_7seg:DP_7|contador[2]        ; display_7seg:DP_7|contador[2]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 1.121      ;
; 0.858  ; display_7seg:DP_7|contador[6]        ; display_7seg:DP_7|contador[6]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.070      ; 1.123      ;
+--------+--------------------------------------+---------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCD_FPGA:LCD|fsd_E'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.455 ; LCD_FPGA:LCD|fsd_est.functionSet1    ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.723      ;
; 0.471 ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.739      ;
; 0.478 ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.746      ;
; 0.491 ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.759      ;
; 0.493 ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.761      ;
; 0.498 ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.766      ;
; 0.501 ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.769      ;
; 0.600 ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.868      ;
; 0.609 ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.877      ;
; 0.626 ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 0.893      ;
; 0.647 ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.915      ;
; 0.647 ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.915      ;
; 0.649 ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.917      ;
; 0.656 ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.924      ;
; 0.666 ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.934      ;
; 0.669 ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.937      ;
; 0.684 ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 0.952      ;
; 0.787 ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 1.055      ;
; 0.826 ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.078      ; 1.099      ;
; 0.852 ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 1.119      ;
; 0.861 ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 1.128      ;
; 0.866 ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 1.134      ;
; 0.870 ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 1.137      ;
; 0.879 ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.074      ; 1.148      ;
; 0.901 ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 1.168      ;
; 0.946 ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.074      ; 1.215      ;
; 0.992 ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 1.260      ;
; 1.011 ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.076      ; 1.282      ;
; 1.014 ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.075      ; 1.284      ;
; 1.032 ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.072      ; 1.299      ;
; 1.041 ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.075      ; 1.311      ;
; 1.083 ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.078      ; 1.356      ;
; 1.092 ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.069      ; 1.356      ;
; 1.118 ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.071      ; 1.384      ;
; 1.125 ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.078      ; 1.398      ;
; 1.150 ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.070      ; 1.415      ;
; 1.167 ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.073      ; 1.435      ;
; 1.171 ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.069      ; 1.435      ;
; 1.185 ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.067      ; 1.447      ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mclk_in'                                                                      ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; mclk_in ; Rise       ; mclk_in                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_E                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[10]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[11]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[12]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[13]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[14]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[15]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[1]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[2]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[5]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[6]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[7]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[8]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[9]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; chip_seletor2:CS2|out_array                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e1           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e2           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e3           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e4           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e5           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e6           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e7           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e8           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[16]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[17]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[18]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[19]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[20]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[21]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[22]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[23]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[24]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|mem_led                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_A:REG_A1|c                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_A:REG_A1|output                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; registrador_temporario:REG_T1|output        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[10]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[12]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[1]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[2]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[8]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[9]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|ram[0][0]              ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCD_FPGA:LCD|fsd_E'                                                                     ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P6              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; 0.106  ; 0.322        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; 0.108  ; 0.324        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; 0.108  ; 0.324        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P6              ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_E~clkctrl|inclk[0]           ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_E~clkctrl|outclk             ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P22|clk                  ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P23|clk                  ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P24|clk                  ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P26|clk                  ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P2|clk                   ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.clearDisplay|clk         ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.functionSet1|clk         ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.functionSet2|clk         ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.functionSet3|clk         ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.functionSet4|clk         ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P12|clk                  ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P8|clk                   ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P3|clk                   ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P7|clk                   ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P0|clk                   ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P10|clk                  ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'display_7seg:DP_7|mem_led'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|inclk[0]      ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|outclk        ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[0]|clk          ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led|q                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led|q                     ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[0]|clk          ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[1]|clk          ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|inclk[0]      ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|outclk        ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; m_prog[*]     ; display_7seg:DP_7|mem_led ; 3.175 ; 3.264 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0]    ; display_7seg:DP_7|mem_led ; 3.175 ; 3.264 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1]    ; display_7seg:DP_7|mem_led ; 2.437 ; 2.492 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn     ; mclk_in                   ; 1.270 ; 1.493 ; Rise       ; mclk_in                   ;
; m_prog[*]     ; mclk_in                   ; 4.985 ; 4.970 ; Rise       ; mclk_in                   ;
;  m_prog[0]    ; mclk_in                   ; 4.598 ; 4.528 ; Rise       ; mclk_in                   ;
;  m_prog[1]    ; mclk_in                   ; 4.985 ; 4.970 ; Rise       ; mclk_in                   ;
; temp_keys[*]  ; mclk_in                   ; 2.795 ; 2.860 ; Rise       ; mclk_in                   ;
;  temp_keys[0] ; mclk_in                   ; 2.795 ; 2.815 ; Rise       ; mclk_in                   ;
;  temp_keys[1] ; mclk_in                   ; 2.734 ; 2.809 ; Rise       ; mclk_in                   ;
;  temp_keys[2] ; mclk_in                   ; 2.767 ; 2.860 ; Rise       ; mclk_in                   ;
;  temp_keys[3] ; mclk_in                   ; 2.582 ; 2.617 ; Rise       ; mclk_in                   ;
; m_SOP_btn     ; mclk_in                   ; 0.298 ; 0.547 ; Fall       ; mclk_in                   ;
+---------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; m_prog[*]     ; display_7seg:DP_7|mem_led ; -1.982 ; -2.032 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0]    ; display_7seg:DP_7|mem_led ; -2.690 ; -2.773 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1]    ; display_7seg:DP_7|mem_led ; -1.982 ; -2.032 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn     ; mclk_in                   ; 0.173  ; -0.080 ; Rise       ; mclk_in                   ;
; m_prog[*]     ; mclk_in                   ; -2.234 ; -2.182 ; Rise       ; mclk_in                   ;
;  m_prog[0]    ; mclk_in                   ; -2.414 ; -2.335 ; Rise       ; mclk_in                   ;
;  m_prog[1]    ; mclk_in                   ; -2.234 ; -2.182 ; Rise       ; mclk_in                   ;
; temp_keys[*]  ; mclk_in                   ; -2.132 ; -2.157 ; Rise       ; mclk_in                   ;
;  temp_keys[0] ; mclk_in                   ; -2.260 ; -2.249 ; Rise       ; mclk_in                   ;
;  temp_keys[1] ; mclk_in                   ; -2.201 ; -2.243 ; Rise       ; mclk_in                   ;
;  temp_keys[2] ; mclk_in                   ; -2.236 ; -2.293 ; Rise       ; mclk_in                   ;
;  temp_keys[3] ; mclk_in                   ; -2.132 ; -2.157 ; Rise       ; mclk_in                   ;
; m_SOP_btn     ; mclk_in                   ; 0.260  ; 0.015  ; Fall       ; mclk_in                   ;
+---------------+---------------------------+--------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 15.946 ; 15.036 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 12.397 ; 11.729 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 12.238 ; 11.693 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 13.151 ; 12.254 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 15.946 ; 14.940 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 13.836 ; 13.290 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 15.854 ; 14.955 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 14.519 ; 15.036 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 9.970  ; 9.537  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 5.526  ;        ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 12.321 ; 12.484 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;        ; 5.214  ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 8.228  ; 8.094  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 8.228  ; 8.094  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 7.281  ; 7.548  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 6.682  ; 6.908  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 7.235  ; 6.850  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 6.995  ; 6.663  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 6.678  ; 6.427  ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 7.404  ; 7.200  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 7.142  ; 7.200  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 7.166  ; 7.095  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 7.404  ; 7.112  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 7.321  ; 7.139  ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 14.917 ; 14.099 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 13.173 ; 12.226 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 11.850 ; 11.015 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 13.619 ; 12.423 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 14.676 ; 13.714 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 12.899 ; 12.138 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 14.917 ; 13.803 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 13.367 ; 14.099 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.430  ; 4.615  ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 7.034  ; 6.739  ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.430  ; 4.615  ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 7.192  ; 6.900  ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 6.924  ; 6.701  ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 6.927  ; 6.718  ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 6.649  ; 6.502  ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 7.960  ; 7.859  ; Fall       ; mclk_in                   ;
+----------------+---------------------------+--------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 8.941  ; 8.555  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 9.240  ; 8.836  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 9.086  ; 8.620  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 9.592  ; 9.160  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 9.751  ; 9.218  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 9.630  ; 9.221  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 9.989  ; 9.501  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 9.890  ; 10.250 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 8.941  ; 8.555  ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 5.300  ;        ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 10.415 ; 10.843 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;        ; 4.999  ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 6.252  ; 6.059  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 7.939  ; 7.811  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 6.644  ; 6.933  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 6.403  ; 6.621  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 6.787  ; 6.466  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 6.563  ; 6.291  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 6.252  ; 6.059  ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 6.510  ; 6.421  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 6.510  ; 6.599  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 6.618  ; 6.421  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 6.781  ; 6.572  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 6.771  ; 6.579  ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 9.423  ; 8.707  ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 10.014 ; 9.521  ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 9.772  ; 9.024  ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 9.423  ; 8.707  ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 9.485  ; 8.811  ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 10.229 ; 9.764  ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 12.167 ; 11.361 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 10.995 ; 11.431 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.281  ; 4.458  ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 6.771  ; 6.486  ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.281  ; 4.458  ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 6.924  ; 6.642  ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 6.666  ; 6.451  ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 6.670  ; 6.467  ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 6.403  ; 6.260  ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 7.712  ; 7.616  ; Fall       ; mclk_in                   ;
+----------------+---------------------------+--------+--------+------------+---------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------+
; Fast 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; mclk_in            ; -1.466 ; -74.653       ;
; LCD_FPGA:LCD|fsd_E ; 0.207  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Hold Summary           ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; mclk_in            ; -0.385 ; -0.561        ;
; LCD_FPGA:LCD|fsd_E ; 0.196  ; 0.000         ;
+--------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; mclk_in                   ; -3.000 ; -131.398      ;
; LCD_FPGA:LCD|fsd_E        ; -1.000 ; -41.000       ;
; display_7seg:DP_7|mem_led ; -1.000 ; -2.000        ;
+---------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mclk_in'                                                                                                                                    ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.466 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[9]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.417      ;
; -1.448 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[9]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.399      ;
; -1.309 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[4]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.259      ;
; -1.301 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[4]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.251      ;
; -1.286 ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|q[9]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.237      ;
; -1.281 ; registrador_enderecamento:MAR1|out_array[7] ; single_port_ram:RAM1|q[9]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.232      ;
; -1.249 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_E                          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.200      ;
; -1.239 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[5]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.190      ;
; -1.239 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[1]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.190      ;
; -1.239 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.190      ;
; -1.239 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[6]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.190      ;
; -1.239 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[7]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.190      ;
; -1.239 ; contador_programa:PC1|out_array[4]          ; contador_programa:PC1|out_array[0]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.190      ;
; -1.231 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[5]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[1]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[6]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[7]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; contador_programa:PC1|out_array[0]          ; contador_programa:PC1|out_array[0]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.182      ;
; -1.222 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[4]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.172      ;
; -1.211 ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|q[12]                  ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.162      ;
; -1.201 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_E                          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.152      ;
; -1.188 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[4]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.037     ; 2.138      ;
; -1.183 ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|q[12]                  ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.134      ;
; -1.181 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[2]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.132      ;
; -1.178 ; LCD_FPGA:LCD|fsd_count[3]                   ; LCD_FPGA:LCD|fsd_E                          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.129      ;
; -1.167 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[12]                  ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.118      ;
; -1.163 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[2]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.114      ;
; -1.152 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[5]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.103      ;
; -1.152 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[1]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.103      ;
; -1.152 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.103      ;
; -1.152 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[6]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.103      ;
; -1.152 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[7]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.103      ;
; -1.152 ; contador_programa:PC1|out_array[7]          ; contador_programa:PC1|out_array[0]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.103      ;
; -1.134 ; LCD_FPGA:LCD|fsd_count[2]                   ; LCD_FPGA:LCD|fsd_E                          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.085      ;
; -1.132 ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|q[9]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.083      ;
; -1.123 ; controlador_escravo:CTRL_S|C[1]             ; contador_programa:PC1|out_array[4]          ; mclk_in      ; mclk_in     ; 0.500        ; -0.429     ; 1.181      ;
; -1.118 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[5]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.069      ;
; -1.118 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[1]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.069      ;
; -1.118 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[2]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.069      ;
; -1.118 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[6]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.069      ;
; -1.118 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[7]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.069      ;
; -1.118 ; contador_programa:PC1|out_array[3]          ; contador_programa:PC1|out_array[0]          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.069      ;
; -1.115 ; controlador_escravo:CTRL_S|C[9]             ; registrador_A:REG_A1|output                 ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.169      ;
; -1.110 ; LCD_FPGA:LCD|fsd_count[5]                   ; LCD_FPGA:LCD|fsd_E                          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.061      ;
; -1.106 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[2]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.057      ;
; -1.102 ; controlador_escravo:CTRL_S|C[1]             ; contador_programa:PC1|out_array[3]          ; mclk_in      ; mclk_in     ; 0.500        ; -0.428     ; 1.161      ;
; -1.096 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[12]                  ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.047      ;
; -1.094 ; registrador_enderecamento:MAR1|out_array[4] ; single_port_ram:RAM1|q[2]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.045      ;
; -1.086 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[1]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.039     ; 2.034      ;
; -1.085 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[8]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.039     ; 2.033      ;
; -1.078 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[9]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.029      ;
; -1.073 ; LCD_FPGA:LCD|fsd_count[6]                   ; LCD_FPGA:LCD|fsd_E                          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.024      ;
; -1.066 ; LCD_FPGA:LCD|fsd_count[4]                   ; LCD_FPGA:LCD|fsd_E                          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 2.017      ;
; -1.057 ; controlador_escravo:CTRL_S|C[4]             ; registrador_enderecamento:MAR1|out_array[5] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.111      ;
; -1.057 ; controlador_escravo:CTRL_S|C[4]             ; registrador_enderecamento:MAR1|out_array[1] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.111      ;
; -1.057 ; controlador_escravo:CTRL_S|C[4]             ; registrador_enderecamento:MAR1|out_array[2] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.111      ;
; -1.057 ; controlador_escravo:CTRL_S|C[4]             ; registrador_enderecamento:MAR1|out_array[3] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.111      ;
; -1.057 ; controlador_escravo:CTRL_S|C[4]             ; registrador_enderecamento:MAR1|out_array[6] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.111      ;
; -1.057 ; controlador_escravo:CTRL_S|C[4]             ; registrador_enderecamento:MAR1|out_array[4] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.111      ;
; -1.057 ; controlador_escravo:CTRL_S|C[4]             ; registrador_enderecamento:MAR1|out_array[7] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.111      ;
; -1.057 ; controlador_escravo:CTRL_S|C[4]             ; registrador_enderecamento:MAR1|out_array[0] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.111      ;
; -1.054 ; controlador_escravo:CTRL_S|C[10]            ; single_port_ram:RAM1|ram[32][1]             ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.099      ;
; -1.054 ; controlador_escravo:CTRL_S|C[10]            ; single_port_ram:RAM1|ram[34][12]            ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.099      ;
; -1.053 ; controlador_escravo:CTRL_S|C[10]            ; single_port_ram:RAM1|ram[33][1]             ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.098      ;
; -1.051 ; controlador_escravo:CTRL_S|C[10]            ; single_port_ram:RAM1|ram[0][0]              ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.096      ;
; -1.050 ; controlador_escravo:CTRL_S|C[10]            ; single_port_ram:RAM1|ram[3][0]              ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.095      ;
; -1.050 ; controlador_escravo:CTRL_S|C[10]            ; single_port_ram:RAM1|ram[1][0]              ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.095      ;
; -1.049 ; registrador_enderecamento:MAR1|out_array[1] ; single_port_ram:RAM1|q[0]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.039     ; 1.997      ;
; -1.049 ; controlador_escravo:CTRL_S|C[10]            ; single_port_ram:RAM1|ram[2][0]              ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.094      ;
; -1.047 ; controlador_escravo:CTRL_S|C[1]             ; contador_programa:PC1|out_array[5]          ; mclk_in      ; mclk_in     ; 0.500        ; -0.428     ; 1.106      ;
; -1.047 ; controlador_escravo:CTRL_S|C[1]             ; contador_programa:PC1|out_array[1]          ; mclk_in      ; mclk_in     ; 0.500        ; -0.428     ; 1.106      ;
; -1.047 ; controlador_escravo:CTRL_S|C[1]             ; contador_programa:PC1|out_array[2]          ; mclk_in      ; mclk_in     ; 0.500        ; -0.428     ; 1.106      ;
; -1.047 ; controlador_escravo:CTRL_S|C[1]             ; contador_programa:PC1|out_array[6]          ; mclk_in      ; mclk_in     ; 0.500        ; -0.428     ; 1.106      ;
; -1.047 ; controlador_escravo:CTRL_S|C[1]             ; contador_programa:PC1|out_array[7]          ; mclk_in      ; mclk_in     ; 0.500        ; -0.428     ; 1.106      ;
; -1.047 ; controlador_escravo:CTRL_S|C[1]             ; contador_programa:PC1|out_array[0]          ; mclk_in      ; mclk_in     ; 0.500        ; -0.428     ; 1.106      ;
; -1.046 ; LCD_FPGA:LCD|fsd_count[7]                   ; LCD_FPGA:LCD|fsd_E                          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 1.997      ;
; -1.039 ; registrador_enderecamento:MAR1|out_array[0] ; single_port_ram:RAM1|q[2]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 1.990      ;
; -1.036 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[12]                  ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 1.987      ;
; -1.036 ; registrador_enderecamento:MAR1|out_array[2] ; single_port_ram:RAM1|q[9]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 1.987      ;
; -1.033 ; controlador_escravo:CTRL_S|C[6]             ; single_port_ram:RAM1|ram[0][0]              ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.078      ;
; -1.032 ; controlador_escravo:CTRL_S|C[6]             ; single_port_ram:RAM1|ram[2][0]              ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.077      ;
; -1.032 ; controlador_escravo:CTRL_S|C[6]             ; single_port_ram:RAM1|ram[3][0]              ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.077      ;
; -1.032 ; controlador_escravo:CTRL_S|C[6]             ; single_port_ram:RAM1|ram[1][0]              ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.077      ;
; -1.022 ; controlador_escravo:CTRL_S|C[6]             ; single_port_ram:RAM1|ram[32][1]             ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.067      ;
; -1.022 ; controlador_escravo:CTRL_S|C[6]             ; single_port_ram:RAM1|ram[34][12]            ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.067      ;
; -1.021 ; controlador_escravo:CTRL_S|C[3]             ; registrador_enderecamento:MAR1|out_array[5] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.075      ;
; -1.021 ; controlador_escravo:CTRL_S|C[3]             ; registrador_enderecamento:MAR1|out_array[1] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.075      ;
; -1.021 ; controlador_escravo:CTRL_S|C[3]             ; registrador_enderecamento:MAR1|out_array[2] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.075      ;
; -1.021 ; controlador_escravo:CTRL_S|C[3]             ; registrador_enderecamento:MAR1|out_array[3] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.075      ;
; -1.021 ; controlador_escravo:CTRL_S|C[3]             ; registrador_enderecamento:MAR1|out_array[6] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.075      ;
; -1.021 ; controlador_escravo:CTRL_S|C[3]             ; registrador_enderecamento:MAR1|out_array[4] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.075      ;
; -1.021 ; controlador_escravo:CTRL_S|C[3]             ; registrador_enderecamento:MAR1|out_array[7] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.075      ;
; -1.021 ; controlador_escravo:CTRL_S|C[3]             ; registrador_enderecamento:MAR1|out_array[0] ; mclk_in      ; mclk_in     ; 0.500        ; -0.433     ; 1.075      ;
; -1.020 ; controlador_escravo:CTRL_S|C[6]             ; single_port_ram:RAM1|ram[33][1]             ; mclk_in      ; mclk_in     ; 0.500        ; -0.442     ; 1.065      ;
; -1.016 ; registrador_enderecamento:MAR1|out_array[6] ; single_port_ram:RAM1|q[12]                  ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 1.967      ;
; -0.997 ; LCD_FPGA:LCD|fsd_count[11]                  ; LCD_FPGA:LCD|fsd_E                          ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 1.948      ;
; -0.988 ; LCD_FPGA:LCD|fsd_count[0]                   ; LCD_FPGA:LCD|fsd_count[12]                  ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 1.939      ;
; -0.986 ; registrador_enderecamento:MAR1|out_array[3] ; single_port_ram:RAM1|q[3]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.039     ; 1.934      ;
; -0.984 ; LCD_FPGA:LCD|fsd_count[1]                   ; LCD_FPGA:LCD|fsd_count[6]                   ; mclk_in      ; mclk_in     ; 1.000        ; -0.036     ; 1.935      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCD_FPGA:LCD|fsd_E'                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.207 ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.035     ; 0.745      ;
; 0.219 ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.041     ; 0.727      ;
; 0.230 ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.039     ; 0.718      ;
; 0.240 ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.034     ; 0.713      ;
; 0.243 ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.041     ; 0.703      ;
; 0.257 ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.033     ; 0.697      ;
; 0.284 ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.040     ; 0.663      ;
; 0.291 ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.033     ; 0.663      ;
; 0.297 ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.653      ;
; 0.299 ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.651      ;
; 0.315 ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.035     ; 0.637      ;
; 0.323 ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.035     ; 0.629      ;
; 0.325 ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.625      ;
; 0.334 ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.033     ; 0.620      ;
; 0.373 ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.033     ; 0.581      ;
; 0.393 ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.038     ; 0.556      ;
; 0.407 ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.544      ;
; 0.410 ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.540      ;
; 0.417 ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.533      ;
; 0.419 ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.532      ;
; 0.420 ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.531      ;
; 0.422 ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.528      ;
; 0.484 ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.467      ;
; 0.492 ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.458      ;
; 0.498 ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.453      ;
; 0.500 ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.450      ;
; 0.500 ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.450      ;
; 0.502 ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.449      ;
; 0.502 ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.448      ;
; 0.509 ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.442      ;
; 0.510 ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.440      ;
; 0.511 ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.440      ;
; 0.555 ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.395      ;
; 0.557 ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.393      ;
; 0.564 ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.387      ;
; 0.567 ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.384      ;
; 0.569 ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.381      ;
; 0.569 ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.381      ;
; 0.571 ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.037     ; 0.379      ;
; 0.576 ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.375      ;
; 0.577 ; LCD_FPGA:LCD|fsd_est.functionSet1    ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 1.000        ; -0.036     ; 0.374      ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mclk_in'                                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.385 ; display_7seg:DP_7|mem_led            ; display_7seg:DP_7|mem_led                   ; display_7seg:DP_7|mem_led ; mclk_in     ; 0.000        ; 1.589      ; 1.423      ;
; -0.176 ; LCD_FPGA:LCD|fsd_E                   ; LCD_FPGA:LCD|fsd_E                          ; LCD_FPGA:LCD|fsd_E        ; mclk_in     ; 0.000        ; 1.180      ; 1.223      ;
; -0.015 ; display_7seg:DP_7|mem_led            ; display_7seg:DP_7|mem_led                   ; display_7seg:DP_7|mem_led ; mclk_in     ; -0.500       ; 1.589      ; 1.293      ;
; 0.185  ; controlador_escravo:CTRL_S|C[10]     ; controlador_escravo:CTRL_S|C[10]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_escravo:CTRL_S|C[6]      ; controlador_escravo:CTRL_S|C[6]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|est.e0           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_escravo:CTRL_S|C[3]      ; controlador_escravo:CTRL_S|C[3]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_escravo:CTRL_S|C[4]      ; controlador_escravo:CTRL_S|C[4]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_escravo:CTRL_S|C[1]      ; controlador_escravo:CTRL_S|C[1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_escravo:CTRL_S|est.e8    ; controlador_escravo:CTRL_S|est.e8           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_escravo:CTRL_S|C[0]      ; controlador_escravo:CTRL_S|C[0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_escravo:CTRL_S|C[9]      ; controlador_escravo:CTRL_S|C[9]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; controlador_escravo:CTRL_S|C[8]      ; controlador_escravo:CTRL_S|C[8]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|ram[52][0]      ; single_port_ram:RAM1|ram[52][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|ram[51][0]      ; single_port_ram:RAM1|ram[51][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|ram[31][0]      ; single_port_ram:RAM1|ram[31][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|ram[74][0]      ; single_port_ram:RAM1|ram[74][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|ram[71][0]      ; single_port_ram:RAM1|ram[71][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|q[3]            ; single_port_ram:RAM1|q[3]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|q[4]            ; single_port_ram:RAM1|q[4]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|ram[73][1]      ; single_port_ram:RAM1|ram[73][1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|ram[50][2]      ; single_port_ram:RAM1|ram[50][2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|ram[76][2]      ; single_port_ram:RAM1|ram[76][2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|q[9]            ; single_port_ram:RAM1|q[9]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|ram[75][2]      ; single_port_ram:RAM1|ram[75][2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|ram[72][2]      ; single_port_ram:RAM1|ram[72][2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|ram[30][10]     ; single_port_ram:RAM1|ram[30][10]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; single_port_ram:RAM1|ram[54][12]     ; single_port_ram:RAM1|ram[54][12]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; registrador_A:REG_A1|c               ; registrador_A:REG_A1|c                      ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; registrador_A:REG_A1|output          ; registrador_A:REG_A1|output                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; registrador_temporario:REG_T1|output ; registrador_temporario:REG_T1|output        ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; single_port_ram:RAM1|ram[53][0]      ; single_port_ram:RAM1|ram[53][0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; single_port_ram:RAM1|q[2]            ; single_port_ram:RAM1|q[2]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; single_port_ram:RAM1|ram[32][1]      ; single_port_ram:RAM1|ram[32][1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; single_port_ram:RAM1|ram[33][1]      ; single_port_ram:RAM1|ram[33][1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; single_port_ram:RAM1|ram[77][12]     ; single_port_ram:RAM1|ram[77][12]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; single_port_ram:RAM1|ram[34][12]     ; single_port_ram:RAM1|ram[34][12]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.307      ;
; 0.196  ; controlador_escravo:CTRL_S|est.e1    ; controlador_escravo:CTRL_S|est.e2           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.318      ;
; 0.202  ; display_7seg:DP_7|contador[24]       ; display_7seg:DP_7|contador[24]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.325      ;
; 0.202  ; controlador_escravo:CTRL_S|est.e4    ; controlador_escravo:CTRL_S|est.e5           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.324      ;
; 0.226  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[10]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.348      ;
; 0.226  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[6]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.348      ;
; 0.226  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.348      ;
; 0.226  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.348      ;
; 0.227  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[3]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.349      ;
; 0.227  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[9]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.349      ;
; 0.227  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[8]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.349      ;
; 0.228  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|est.e1           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.350      ;
; 0.228  ; controlador_escravo:CTRL_S|est.e0    ; controlador_escravo:CTRL_S|C[4]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.350      ;
; 0.265  ; controlador_escravo:CTRL_S|est.e3    ; controlador_escravo:CTRL_S|est.e4           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.386      ;
; 0.267  ; single_port_ram:RAM1|q[9]            ; registrador_instrucao:IR1|IR[9]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.388      ;
; 0.270  ; controlador_escravo:CTRL_S|est.e5    ; controlador_escravo:CTRL_S|est.e6           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.392      ;
; 0.270  ; controlador_escravo:CTRL_S|est.e6    ; controlador_escravo:CTRL_S|est.e7           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.392      ;
; 0.273  ; registrador_instrucao:IR1|IR[1]      ; registrador_enderecamento:MAR1|out_array[1] ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.393      ;
; 0.276  ; single_port_ram:RAM1|q[10]           ; single_port_ram:RAM1|q[10]                  ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.397      ;
; 0.277  ; registrador_instrucao:IR1|IR[2]      ; registrador_enderecamento:MAR1|out_array[2] ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.397      ;
; 0.277  ; registrador_instrucao:IR1|IR[3]      ; registrador_enderecamento:MAR1|out_array[3] ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.397      ;
; 0.277  ; single_port_ram:RAM1|q[1]            ; single_port_ram:RAM1|q[1]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.398      ;
; 0.277  ; single_port_ram:RAM1|q[8]            ; single_port_ram:RAM1|q[8]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.398      ;
; 0.281  ; controlador_escravo:CTRL_S|est.e2    ; controlador_escravo:CTRL_S|est.e3           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.404      ;
; 0.293  ; LCD_FPGA:LCD|fsd_count[1]            ; LCD_FPGA:LCD|fsd_count[1]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.413      ;
; 0.293  ; LCD_FPGA:LCD|fsd_count[3]            ; LCD_FPGA:LCD|fsd_count[3]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.413      ;
; 0.293  ; LCD_FPGA:LCD|fsd_count[5]            ; LCD_FPGA:LCD|fsd_count[5]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.413      ;
; 0.293  ; LCD_FPGA:LCD|fsd_count[13]           ; LCD_FPGA:LCD|fsd_count[13]                  ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.413      ;
; 0.293  ; display_7seg:DP_7|contador[11]       ; display_7seg:DP_7|contador[11]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.416      ;
; 0.294  ; LCD_FPGA:LCD|fsd_count[7]            ; LCD_FPGA:LCD|fsd_count[7]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; LCD_FPGA:LCD|fsd_count[9]            ; LCD_FPGA:LCD|fsd_count[9]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.414      ;
; 0.295  ; LCD_FPGA:LCD|fsd_count[2]            ; LCD_FPGA:LCD|fsd_count[2]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; LCD_FPGA:LCD|fsd_count[4]            ; LCD_FPGA:LCD|fsd_count[4]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; LCD_FPGA:LCD|fsd_count[14]           ; LCD_FPGA:LCD|fsd_count[14]                  ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; LCD_FPGA:LCD|fsd_count[8]            ; LCD_FPGA:LCD|fsd_count[8]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; display_7seg:DP_7|contador[13]       ; display_7seg:DP_7|contador[13]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.418      ;
; 0.295  ; display_7seg:DP_7|contador[12]       ; display_7seg:DP_7|contador[12]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.418      ;
; 0.296  ; display_7seg:DP_7|contador[1]        ; display_7seg:DP_7|contador[1]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.419      ;
; 0.296  ; display_7seg:DP_7|contador[3]        ; display_7seg:DP_7|contador[3]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.419      ;
; 0.296  ; controlador_escravo:CTRL_S|est.e8    ; controlador_escravo:CTRL_S|C[0]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.418      ;
; 0.297  ; display_7seg:DP_7|contador[4]        ; display_7seg:DP_7|contador[4]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.420      ;
; 0.297  ; display_7seg:DP_7|contador[8]        ; display_7seg:DP_7|contador[8]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.420      ;
; 0.297  ; controlador_escravo:CTRL_S|est.e7    ; controlador_escravo:CTRL_S|est.e1           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.419      ;
; 0.298  ; controlador_escravo:CTRL_S|est.e1    ; controlador_escravo:CTRL_S|C[3]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.420      ;
; 0.298  ; controlador_escravo:CTRL_S|est.e5    ; controlador_escravo:CTRL_S|C[9]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.420      ;
; 0.300  ; controlador_escravo:CTRL_S|est.e7    ; controlador_escravo:CTRL_S|C[1]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.422      ;
; 0.302  ; display_7seg:DP_7|contador[23]       ; display_7seg:DP_7|contador[23]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.425      ;
; 0.303  ; display_7seg:DP_7|contador[19]       ; display_7seg:DP_7|contador[19]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.426      ;
; 0.303  ; display_7seg:DP_7|contador[18]       ; display_7seg:DP_7|contador[18]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.426      ;
; 0.303  ; controlador_escravo:CTRL_S|est.e4    ; controlador_escravo:CTRL_S|C[8]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.425      ;
; 0.304  ; display_7seg:DP_7|contador[20]       ; display_7seg:DP_7|contador[20]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.427      ;
; 0.304  ; display_7seg:DP_7|contador[21]       ; display_7seg:DP_7|contador[21]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.427      ;
; 0.305  ; LCD_FPGA:LCD|fsd_count[0]            ; LCD_FPGA:LCD|fsd_count[0]                   ; mclk_in                   ; mclk_in     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; display_7seg:DP_7|contador[22]       ; display_7seg:DP_7|contador[22]              ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.428      ;
; 0.306  ; controlador_escravo:CTRL_S|est.e8    ; controlador_escravo:CTRL_S|est.e1           ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.428      ;
; 0.309  ; controlador_escravo:CTRL_S|est.e6    ; controlador_escravo:CTRL_S|C[10]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.431      ;
; 0.311  ; controlador_escravo:CTRL_S|est.e4    ; controlador_escravo:CTRL_S|C[6]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.433      ;
; 0.312  ; controlador_escravo:CTRL_S|est.e2    ; controlador_escravo:CTRL_S|C[6]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.038      ; 0.434      ;
; 0.315  ; display_7seg:DP_7|contador[0]        ; display_7seg:DP_7|contador[0]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.438      ;
; 0.330  ; registrador_A:REG_A1|c               ; chip_seletor2:CS2|out_array                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.451      ;
; 0.340  ; registrador_instrucao:IR1|IR[12]     ; registrador_A:REG_A1|output                 ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.461      ;
; 0.349  ; single_port_ram:RAM1|q[2]            ; registrador_instrucao:IR1|IR[2]             ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.470      ;
; 0.362  ; single_port_ram:RAM1|q[12]           ; registrador_instrucao:IR1|IR[12]            ; mclk_in                   ; mclk_in     ; 0.000        ; 0.037      ; 0.483      ;
; 0.363  ; display_7seg:DP_7|contador[2]        ; display_7seg:DP_7|contador[2]               ; mclk_in                   ; mclk_in     ; 0.000        ; 0.039      ; 0.486      ;
+--------+--------------------------------------+---------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCD_FPGA:LCD|fsd_E'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.196 ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_est.P29             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.320      ;
; 0.202 ; LCD_FPGA:LCD|fsd_est.functionSet1    ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.322      ;
; 0.205 ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.325      ;
; 0.207 ; LCD_FPGA:LCD|fsd_est.functionSet2    ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.330      ;
; 0.211 ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.332      ;
; 0.254 ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_est.P28             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.375      ;
; 0.259 ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_est.returnHome      ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.380      ;
; 0.268 ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; LCD_FPGA:LCD|fsd_est.P5              ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.390      ;
; 0.271 ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.391      ;
; 0.274 ; LCD_FPGA:LCD|fsd_est.functionSet3    ; LCD_FPGA:LCD|fsd_est.functionSet4    ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.394      ;
; 0.277 ; LCD_FPGA:LCD|fsd_est.P30             ; LCD_FPGA:LCD|fsd_est.P31             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.398      ;
; 0.281 ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.401      ;
; 0.290 ; LCD_FPGA:LCD|fsd_est.P15             ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.410      ;
; 0.327 ; LCD_FPGA:LCD|fsd_est.P16             ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.447      ;
; 0.343 ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_est.P14             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.463      ;
; 0.347 ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.467      ;
; 0.348 ; LCD_FPGA:LCD|fsd_est.P17             ; LCD_FPGA:LCD|fsd_est.P18             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.468      ;
; 0.350 ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.470      ;
; 0.352 ; LCD_FPGA:LCD|fsd_est.P19             ; LCD_FPGA:LCD|fsd_est.P20             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.473      ;
; 0.365 ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_est.P4              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.485      ;
; 0.366 ; LCD_FPGA:LCD|fsd_est.P21             ; LCD_FPGA:LCD|fsd_est.P22             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.040      ; 0.490      ;
; 0.423 ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_est.P10             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.040      ; 0.547      ;
; 0.429 ; LCD_FPGA:LCD|fsd_est.entryMode       ; LCD_FPGA:LCD|fsd_est.P0              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.550      ;
; 0.431 ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_est.P9              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.036      ; 0.551      ;
; 0.433 ; LCD_FPGA:LCD|fsd_est.P1              ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.035      ; 0.552      ;
; 0.434 ; LCD_FPGA:LCD|fsd_est.clearDisplay    ; LCD_FPGA:LCD|fsd_est.displayControl  ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.038      ; 0.556      ;
; 0.443 ; LCD_FPGA:LCD|fsd_est.P6              ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.038      ; 0.565      ;
; 0.458 ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.040      ; 0.582      ;
; 0.463 ; LCD_FPGA:LCD|fsd_est.P26             ; LCD_FPGA:LCD|fsd_est.P27             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.034      ; 0.581      ;
; 0.481 ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_est.P13             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.040      ; 0.605      ;
; 0.491 ; LCD_FPGA:LCD|fsd_est.P23             ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.032      ; 0.607      ;
; 0.497 ; LCD_FPGA:LCD|fsd_est.P2              ; LCD_FPGA:LCD|fsd_est.P3              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.039      ; 0.620      ;
; 0.502 ; LCD_FPGA:LCD|fsd_est.P11             ; LCD_FPGA:LCD|fsd_est.P12             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.033      ; 0.619      ;
; 0.516 ; LCD_FPGA:LCD|fsd_est.P7              ; LCD_FPGA:LCD|fsd_est.P8              ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.032      ; 0.632      ;
; 0.518 ; LCD_FPGA:LCD|fsd_est.P24             ; LCD_FPGA:LCD|fsd_est.P25             ; LCD_FPGA:LCD|fsd_E ; LCD_FPGA:LCD|fsd_E ; 0.000        ; 0.037      ; 0.639      ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mclk_in'                                                                      ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; mclk_in ; Rise       ; mclk_in                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_E                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; LCD_FPGA:LCD|fsd_count[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; chip_seletor2:CS2|out_array                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; contador_programa:PC1|out_array[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|C[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e3           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e4           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e5           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e6           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e7           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; controlador_escravo:CTRL_S|est.e8           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[22]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[23]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[24]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|contador[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Fall       ; display_7seg:DP_7|mem_led                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_A:REG_A1|c                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_A:REG_A1|output                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_enderecamento:MAR1|out_array[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_instrucao:IR1|IR[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; registrador_temporario:REG_T1|output        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|q[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; mclk_in ; Rise       ; single_port_ram:RAM1|ram[0][0]              ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCD_FPGA:LCD|fsd_E'                                                                    ;
+--------+--------------+----------------+-----------------+--------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+-----------------+--------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P6              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P12             ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P8              ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P0              ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P1              ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P10             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P11             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P13             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P14             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P15             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P16             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P17             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P18             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P19             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P2              ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P20             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P21             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P24             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P25             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P27             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P28             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P29             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P30             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P31             ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P4              ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P5              ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P6              ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P9              ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.clearDisplay    ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.displayControl  ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.entryMode       ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet1    ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet2    ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet3    ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.functionSet4    ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.posicionaAbaixo ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.returnHome      ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P22             ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P23             ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P26             ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P3              ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD_FPGA:LCD|fsd_est.P7              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P12|clk                  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P8|clk                   ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P0|clk                   ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P10|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P11|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P13|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P14|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P15|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P16|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P17|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P18|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P19|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P1|clk                   ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P20|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P21|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P24|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P25|clk                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; LCD_FPGA:LCD|fsd_E ; Rise       ; LCD|fsd_est.P27|clk                  ;
+--------+--------------+----------------+-----------------+--------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'display_7seg:DP_7|mem_led'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.208  ; 0.424        ; 0.216          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; 0.208  ; 0.424        ; 0.216          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.390  ; 0.574        ; 0.184          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[0] ;
; 0.390  ; 0.574        ; 0.184          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Fall       ; display_7seg:DP_7|contador_disp[1] ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[0]|clk          ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[1]|clk          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|inclk[0]      ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led|q                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led|q                     ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|inclk[0]      ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|mem_led~clkctrl|outclk        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[0]|clk          ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; display_7seg:DP_7|mem_led ; Rise       ; DP_7|contador_disp[1]|clk          ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+---------------+---------------------------+--------+-------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall  ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+--------+-------+------------+---------------------------+
; m_prog[*]     ; display_7seg:DP_7|mem_led ; 1.613  ; 2.300 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0]    ; display_7seg:DP_7|mem_led ; 1.613  ; 2.300 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1]    ; display_7seg:DP_7|mem_led ; 1.177  ; 1.774 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn     ; mclk_in                   ; 0.599  ; 0.897 ; Rise       ; mclk_in                   ;
; m_prog[*]     ; mclk_in                   ; 2.363  ; 3.035 ; Rise       ; mclk_in                   ;
;  m_prog[0]    ; mclk_in                   ; 2.184  ; 2.821 ; Rise       ; mclk_in                   ;
;  m_prog[1]    ; mclk_in                   ; 2.363  ; 3.035 ; Rise       ; mclk_in                   ;
; temp_keys[*]  ; mclk_in                   ; 1.413  ; 2.072 ; Rise       ; mclk_in                   ;
;  temp_keys[0] ; mclk_in                   ; 1.406  ; 2.053 ; Rise       ; mclk_in                   ;
;  temp_keys[1] ; mclk_in                   ; 1.401  ; 2.056 ; Rise       ; mclk_in                   ;
;  temp_keys[2] ; mclk_in                   ; 1.413  ; 2.072 ; Rise       ; mclk_in                   ;
;  temp_keys[3] ; mclk_in                   ; 1.321  ; 1.955 ; Rise       ; mclk_in                   ;
; m_SOP_btn     ; mclk_in                   ; -0.194 ; 0.091 ; Fall       ; mclk_in                   ;
+---------------+---------------------------+--------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; m_prog[*]     ; display_7seg:DP_7|mem_led ; -0.949 ; -1.538 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0]    ; display_7seg:DP_7|mem_led ; -1.367 ; -2.043 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1]    ; display_7seg:DP_7|mem_led ; -0.949 ; -1.538 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn     ; mclk_in                   ; 0.047  ; -0.253 ; Rise       ; mclk_in                   ;
; m_prog[*]     ; mclk_in                   ; -1.114 ; -1.735 ; Rise       ; mclk_in                   ;
;  m_prog[0]    ; mclk_in                   ; -1.195 ; -1.811 ; Rise       ; mclk_in                   ;
;  m_prog[1]    ; mclk_in                   ; -1.114 ; -1.735 ; Rise       ; mclk_in                   ;
; temp_keys[*]  ; mclk_in                   ; -1.105 ; -1.723 ; Rise       ; mclk_in                   ;
;  temp_keys[0] ; mclk_in                   ; -1.152 ; -1.772 ; Rise       ; mclk_in                   ;
;  temp_keys[1] ; mclk_in                   ; -1.147 ; -1.774 ; Rise       ; mclk_in                   ;
;  temp_keys[2] ; mclk_in                   ; -1.160 ; -1.786 ; Rise       ; mclk_in                   ;
;  temp_keys[3] ; mclk_in                   ; -1.105 ; -1.723 ; Rise       ; mclk_in                   ;
; m_SOP_btn     ; mclk_in                   ; 0.471  ; 0.183  ; Fall       ; mclk_in                   ;
+---------------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+----------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+-------+-------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 7.635 ; 7.663 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 5.802 ; 6.114 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 5.804 ; 5.927 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 6.119 ; 6.427 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 7.391 ; 7.663 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 6.589 ; 6.755 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 7.383 ; 7.632 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 7.635 ; 7.438 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 4.799 ; 4.981 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 2.765 ;       ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 6.503 ; 6.399 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;       ; 2.974 ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 4.561 ; 4.709 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 4.561 ; 4.709 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 3.936 ; 3.828 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 3.668 ; 3.588 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 3.710 ; 3.703 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 3.614 ; 3.596 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 3.494 ; 3.467 ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 3.875 ; 3.889 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 3.875 ; 3.753 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 3.730 ; 3.848 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 3.838 ; 3.827 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 3.769 ; 3.889 ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 7.201 ; 7.198 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 6.122 ; 6.426 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 5.580 ; 5.833 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 6.263 ; 6.664 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 6.908 ; 7.132 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 6.188 ; 6.321 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 6.982 ; 7.198 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 7.201 ; 7.037 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 2.416 ; 2.757 ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 3.529 ; 3.617 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 2.416 ; 2.757 ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 4.006 ; 4.110 ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 3.902 ; 3.995 ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 3.916 ; 4.003 ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 3.804 ; 3.882 ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 4.753 ; 4.891 ; Fall       ; mclk_in                   ;
+----------------+---------------------------+-------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+----------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+-------+-------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 4.385 ; 4.503 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 4.508 ; 4.656 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 4.434 ; 4.538 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 4.661 ; 4.825 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 4.748 ; 4.836 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 4.692 ; 4.828 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 4.827 ; 4.995 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 5.461 ; 5.302 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 4.385 ; 4.503 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 2.675 ;       ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 5.761 ; 5.553 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;       ; 2.876 ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 3.283 ; 3.310 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 4.428 ; 4.572 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 3.627 ; 3.548 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 3.533 ; 3.456 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 3.491 ; 3.537 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 3.403 ; 3.437 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 3.283 ; 3.310 ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 3.501 ; 3.476 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 3.568 ; 3.476 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 3.501 ; 3.504 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 3.509 ; 3.600 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 3.519 ; 3.612 ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 4.570 ; 4.749 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 4.836 ; 5.044 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 4.667 ; 4.878 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 4.570 ; 4.749 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 4.587 ; 4.775 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 5.009 ; 5.144 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 5.771 ; 5.986 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 6.028 ; 5.862 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 2.352 ; 2.694 ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 3.414 ; 3.499 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 2.352 ; 2.694 ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 3.886 ; 3.986 ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 3.785 ; 3.876 ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 3.799 ; 3.883 ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 3.692 ; 3.767 ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 4.640 ; 4.775 ; Fall       ; mclk_in                   ;
+----------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -4.562   ; -0.385 ; N/A      ; N/A     ; -3.000              ;
;  LCD_FPGA:LCD|fsd_E        ; -0.792   ; 0.196  ; N/A      ; N/A     ; -1.487              ;
;  display_7seg:DP_7|mem_led ; N/A      ; N/A    ; N/A      ; N/A     ; -1.487              ;
;  mclk_in                   ; -4.562   ; -0.385 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS            ; -271.554 ; -0.561 ; 0.0      ; 0.0     ; -243.894            ;
;  LCD_FPGA:LCD|fsd_E        ; -13.882  ; 0.000  ; N/A      ; N/A     ; -60.967             ;
;  display_7seg:DP_7|mem_led ; N/A      ; N/A    ; N/A      ; N/A     ; -2.974              ;
;  mclk_in                   ; -257.672 ; -0.561 ; N/A      ; N/A     ; -179.953            ;
+----------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; m_prog[*]     ; display_7seg:DP_7|mem_led ; 3.471 ; 3.706 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0]    ; display_7seg:DP_7|mem_led ; 3.471 ; 3.706 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1]    ; display_7seg:DP_7|mem_led ; 2.668 ; 2.879 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn     ; mclk_in                   ; 1.343 ; 1.493 ; Rise       ; mclk_in                   ;
; m_prog[*]     ; mclk_in                   ; 5.412 ; 5.657 ; Rise       ; mclk_in                   ;
;  m_prog[0]    ; mclk_in                   ; 4.995 ; 5.182 ; Rise       ; mclk_in                   ;
;  m_prog[1]    ; mclk_in                   ; 5.412 ; 5.657 ; Rise       ; mclk_in                   ;
; temp_keys[*]  ; mclk_in                   ; 3.097 ; 3.360 ; Rise       ; mclk_in                   ;
;  temp_keys[0] ; mclk_in                   ; 3.097 ; 3.307 ; Rise       ; mclk_in                   ;
;  temp_keys[1] ; mclk_in                   ; 3.039 ; 3.294 ; Rise       ; mclk_in                   ;
;  temp_keys[2] ; mclk_in                   ; 3.073 ; 3.360 ; Rise       ; mclk_in                   ;
;  temp_keys[3] ; mclk_in                   ; 2.869 ; 3.086 ; Rise       ; mclk_in                   ;
; m_SOP_btn     ; mclk_in                   ; 0.310 ; 0.547 ; Fall       ; mclk_in                   ;
+---------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; m_prog[*]     ; display_7seg:DP_7|mem_led ; -0.949 ; -1.538 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[0]    ; display_7seg:DP_7|mem_led ; -1.367 ; -2.043 ; Fall       ; display_7seg:DP_7|mem_led ;
;  m_prog[1]    ; display_7seg:DP_7|mem_led ; -0.949 ; -1.538 ; Fall       ; display_7seg:DP_7|mem_led ;
; m_SOP_btn     ; mclk_in                   ; 0.185  ; 0.008  ; Rise       ; mclk_in                   ;
; m_prog[*]     ; mclk_in                   ; -1.114 ; -1.735 ; Rise       ; mclk_in                   ;
;  m_prog[0]    ; mclk_in                   ; -1.195 ; -1.811 ; Rise       ; mclk_in                   ;
;  m_prog[1]    ; mclk_in                   ; -1.114 ; -1.735 ; Rise       ; mclk_in                   ;
; temp_keys[*]  ; mclk_in                   ; -1.105 ; -1.723 ; Rise       ; mclk_in                   ;
;  temp_keys[0] ; mclk_in                   ; -1.152 ; -1.772 ; Rise       ; mclk_in                   ;
;  temp_keys[1] ; mclk_in                   ; -1.147 ; -1.774 ; Rise       ; mclk_in                   ;
;  temp_keys[2] ; mclk_in                   ; -1.160 ; -1.786 ; Rise       ; mclk_in                   ;
;  temp_keys[3] ; mclk_in                   ; -1.105 ; -1.723 ; Rise       ; mclk_in                   ;
; m_SOP_btn     ; mclk_in                   ; 0.471  ; 0.183  ; Fall       ; mclk_in                   ;
+---------------+---------------------------+--------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+--------+--------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 17.039 ; 16.454 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 13.269 ; 12.953 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 13.164 ; 12.819 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 14.026 ; 13.538 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 17.039 ; 16.454 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 14.878 ; 14.545 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 16.943 ; 16.421 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 16.002 ; 16.236 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 10.726 ; 10.500 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 5.986  ;        ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 13.524 ; 13.576 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;        ; 5.833  ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 9.113  ; 9.110  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 9.113  ; 9.110  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 8.140  ; 8.282  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 7.461  ; 7.615  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 7.976  ; 7.638  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 7.727  ; 7.431  ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 7.406  ; 7.161  ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 8.186  ; 7.974  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 7.968  ; 7.958  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 7.913  ; 7.918  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 8.186  ; 7.904  ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 8.051  ; 7.974  ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 15.968 ; 15.270 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 14.041 ; 13.486 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 12.643 ; 12.136 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 14.490 ; 13.829 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 15.756 ; 15.154 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 13.903 ; 13.394 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 15.968 ; 15.270 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 14.851 ; 15.261 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.919  ; 5.017  ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 7.645  ; 7.480  ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 4.919  ; 5.017  ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 7.845  ; 7.666  ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 7.581  ; 7.442  ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 7.598  ; 7.459  ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 7.312  ; 7.217  ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 8.803  ; 8.804  ; Fall       ; mclk_in                   ;
+----------------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+----------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+---------------------------+-------+-------+------------+---------------------------+
; DB[*]          ; LCD_FPGA:LCD|fsd_E        ; 4.385 ; 4.503 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[0]         ; LCD_FPGA:LCD|fsd_E        ; 4.508 ; 4.656 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[1]         ; LCD_FPGA:LCD|fsd_E        ; 4.434 ; 4.538 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[2]         ; LCD_FPGA:LCD|fsd_E        ; 4.661 ; 4.825 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[3]         ; LCD_FPGA:LCD|fsd_E        ; 4.748 ; 4.836 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[4]         ; LCD_FPGA:LCD|fsd_E        ; 4.692 ; 4.828 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[5]         ; LCD_FPGA:LCD|fsd_E        ; 4.827 ; 4.995 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[6]         ; LCD_FPGA:LCD|fsd_E        ; 5.461 ; 5.302 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
;  DB[7]         ; LCD_FPGA:LCD|fsd_E        ; 4.385 ; 4.503 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ; 2.675 ;       ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; RS             ; LCD_FPGA:LCD|fsd_E        ; 5.761 ; 5.553 ; Rise       ; LCD_FPGA:LCD|fsd_E        ;
; E              ; LCD_FPGA:LCD|fsd_E        ;       ; 2.876 ; Fall       ; LCD_FPGA:LCD|fsd_E        ;
; display_in[*]  ; display_7seg:DP_7|mem_led ; 3.283 ; 3.310 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[0] ; display_7seg:DP_7|mem_led ; 4.428 ; 4.572 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[1] ; display_7seg:DP_7|mem_led ; 3.627 ; 3.548 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[2] ; display_7seg:DP_7|mem_led ; 3.533 ; 3.456 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[3] ; display_7seg:DP_7|mem_led ; 3.491 ; 3.537 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[4] ; display_7seg:DP_7|mem_led ; 3.403 ; 3.437 ; Fall       ; display_7seg:DP_7|mem_led ;
;  display_in[6] ; display_7seg:DP_7|mem_led ; 3.283 ; 3.310 ; Fall       ; display_7seg:DP_7|mem_led ;
; ktodos[*]      ; display_7seg:DP_7|mem_led ; 3.501 ; 3.476 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[0]     ; display_7seg:DP_7|mem_led ; 3.568 ; 3.476 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[1]     ; display_7seg:DP_7|mem_led ; 3.501 ; 3.504 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[2]     ; display_7seg:DP_7|mem_led ; 3.509 ; 3.600 ; Fall       ; display_7seg:DP_7|mem_led ;
;  ktodos[3]     ; display_7seg:DP_7|mem_led ; 3.519 ; 3.612 ; Fall       ; display_7seg:DP_7|mem_led ;
; DB[*]          ; mclk_in                   ; 4.570 ; 4.749 ; Rise       ; mclk_in                   ;
;  DB[0]         ; mclk_in                   ; 4.836 ; 5.044 ; Rise       ; mclk_in                   ;
;  DB[1]         ; mclk_in                   ; 4.667 ; 4.878 ; Rise       ; mclk_in                   ;
;  DB[2]         ; mclk_in                   ; 4.570 ; 4.749 ; Rise       ; mclk_in                   ;
;  DB[3]         ; mclk_in                   ; 4.587 ; 4.775 ; Rise       ; mclk_in                   ;
;  DB[4]         ; mclk_in                   ; 5.009 ; 5.144 ; Rise       ; mclk_in                   ;
;  DB[5]         ; mclk_in                   ; 5.771 ; 5.986 ; Rise       ; mclk_in                   ;
;  DB[6]         ; mclk_in                   ; 6.028 ; 5.862 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 2.352 ; 2.694 ; Rise       ; mclk_in                   ;
; flag           ; mclk_in                   ; 3.414 ; 3.499 ; Rise       ; mclk_in                   ;
; clk_watch      ; mclk_in                   ; 2.352 ; 2.694 ; Fall       ; mclk_in                   ;
; m_EOP          ; mclk_in                   ; 3.886 ; 3.986 ; Fall       ; mclk_in                   ;
; m_IPC          ; mclk_in                   ; 3.785 ; 3.876 ; Fall       ; mclk_in                   ;
; m_RM           ; mclk_in                   ; 3.799 ; 3.883 ; Fall       ; mclk_in                   ;
; m_TBUS         ; mclk_in                   ; 3.692 ; 3.767 ; Fall       ; mclk_in                   ;
; m_TPC          ; mclk_in                   ; 4.640 ; 4.775 ; Fall       ; mclk_in                   ;
+----------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; m_EOP         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_IPC         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_TPC         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_TBUS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_RM          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_watch     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ktodos[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ktodos[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ktodos[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ktodos[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_in[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RW            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flag          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; m_Continue_btn          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mclk_in                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_prog[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_prog[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_SOP_btn               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; temp_keys[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; temp_keys[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; temp_keys[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; temp_keys[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; m_EOP         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; m_IR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; m_IR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; m_IR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; m_IR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; m_IR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; m_IR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; m_IPC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_TPC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; m_TBUS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; m_RM          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; clk_watch     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_in[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; display_in[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_in[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_in[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_in[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_in[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display_in[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; E             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; flag          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; m_EOP         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; m_IR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; m_IR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; m_IPC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_TPC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; m_TBUS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; m_RM          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; clk_watch     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_in[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; display_in[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_in[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_in[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_in[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_in[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display_in[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; E             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; flag          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00253 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00253 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; m_EOP         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; m_IR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; m_IR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_IR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_IR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_IR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_IPC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_TPC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; m_TBUS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_RM          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clk_watch     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ktodos[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_in[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display_in[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_in[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_in[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_in[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_in[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display_in[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; RW            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; E             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DB[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; flag          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Transfers                                                                            ;
+---------------------------+--------------------+----------+----------+----------+----------+
; From Clock                ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+--------------------+----------+----------+----------+----------+
; LCD_FPGA:LCD|fsd_E        ; LCD_FPGA:LCD|fsd_E ; 41       ; 0        ; 0        ; 0        ;
; display_7seg:DP_7|mem_led ; mclk_in            ; 0        ; 0        ; 1        ; 1        ;
; LCD_FPGA:LCD|fsd_E        ; mclk_in            ; 1        ; 1        ; 0        ; 0        ;
; mclk_in                   ; mclk_in            ; 1550     ; 132      ; 8        ; 537      ;
+---------------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------+
; Hold Transfers                                                                             ;
+---------------------------+--------------------+----------+----------+----------+----------+
; From Clock                ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+--------------------+----------+----------+----------+----------+
; LCD_FPGA:LCD|fsd_E        ; LCD_FPGA:LCD|fsd_E ; 41       ; 0        ; 0        ; 0        ;
; display_7seg:DP_7|mem_led ; mclk_in            ; 0        ; 0        ; 1        ; 1        ;
; LCD_FPGA:LCD|fsd_E        ; mclk_in            ; 1        ; 1        ; 0        ; 0        ;
; mclk_in                   ; mclk_in            ; 1550     ; 132      ; 8        ; 537      ;
+---------------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 270   ; 270  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jan 20 02:08:58 2017
Info: Command: quartus_sta clp_simples -c clp_simples
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'clp_simples.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name mclk_in mclk_in
    Info: create_clock -period 1.000 -name display_7seg:DP_7|mem_led display_7seg:DP_7|mem_led
    Info: create_clock -period 1.000 -name LCD_FPGA:LCD|fsd_E LCD_FPGA:LCD|fsd_E
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.562
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.562      -257.672 mclk_in 
    Info:    -0.792       -13.882 LCD_FPGA:LCD|fsd_E 
Info: Worst-case hold slack is -0.087
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.087        -0.087 mclk_in 
    Info:     0.492         0.000 LCD_FPGA:LCD|fsd_E 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -179.953 mclk_in 
    Info:    -1.487       -60.967 LCD_FPGA:LCD|fsd_E 
    Info:    -1.487        -2.974 display_7seg:DP_7|mem_led 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.266
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.266      -231.591 mclk_in 
    Info:    -0.712       -10.859 LCD_FPGA:LCD|fsd_E 
Info: Worst-case hold slack is -0.121
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.121        -0.121 mclk_in 
    Info:     0.455         0.000 LCD_FPGA:LCD|fsd_E 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -179.953 mclk_in 
    Info:    -1.487       -60.967 LCD_FPGA:LCD|fsd_E 
    Info:    -1.487        -2.974 display_7seg:DP_7|mem_led 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {mclk_in}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {mclk_in}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -rise_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCD_FPGA:LCD|fsd_E}] -fall_to [get_clocks {LCD_FPGA:LCD|fsd_E}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {mclk_in}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -rise_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {display_7seg:DP_7|mem_led}] -fall_to [get_clocks {display_7seg:DP_7|mem_led}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.466
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.466       -74.653 mclk_in 
    Info:     0.207         0.000 LCD_FPGA:LCD|fsd_E 
Info: Worst-case hold slack is -0.385
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.385        -0.561 mclk_in 
    Info:     0.196         0.000 LCD_FPGA:LCD|fsd_E 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -131.398 mclk_in 
    Info:    -1.000       -41.000 LCD_FPGA:LCD|fsd_E 
    Info:    -1.000        -2.000 display_7seg:DP_7|mem_led 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 275 megabytes
    Info: Processing ended: Fri Jan 20 02:09:01 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


