
static gpio_dev_t s_gpio_devs[] =
{
    {{16, 4, GPIO_DIR_OUT,  GPIO_PIN_LOW},  GPIO_BUZZR},
    {{10, 2, GPIO_DIR_OUT,  GPIO_PIN_LOW},  GPIO_ALARM},  //ALMOUT1
    {{12, 6, GPIO_DIR_OUT,  GPIO_PIN_LOW},  GPIO_RS485},
    {{16, 3, GPIO_DIR_OUT, GPIO_PIN_HIGH},  GPIO_CDRST},

    {{17, 3, GPIO_DIR_OUT, GPIO_PIN_HIGH},  GPIO_LEDPD},  //RUN LED
    {{13, 1, GPIO_DIR_OUT, GPIO_PIN_HIGH},  GPIO_LEDPD},  //REC LED

    {{ 9, 6,  GPIO_DIR_IN,  GPIO_PIN_LOW},  GPIO_SENSR},  //ALM_IN1
    {{ 9, 7,  GPIO_DIR_IN,  GPIO_PIN_LOW},  GPIO_SENSR},  //ALM_IN2
    {{10, 0,  GPIO_DIR_IN,  GPIO_PIN_LOW},  GPIO_SENSR},  //ALM_IN3
    {{10, 1,  GPIO_DIR_IN,  GPIO_PIN_LOW},  GPIO_SENSR},  //ALM_IN4
};

int gpio_AckoutFreqSel(unsigned long Freq)
{
    return 0;
}

int gpio_Platform_VerProbe(void)
{
    return GPIO_PROBE_VER0;
}

static void gpio_mode_conf(void)
{
    reg_write32(IO_CONFIG_REG(0), 0); //VIU0_CLK, GPIO0_0, VOU0_CLK
    reg_write32(IO_CONFIG_REG(1), 1); //VIU0_VS, GPIO0_1, UART2_TXD
    reg_write32(IO_CONFIG_REG(2), 3); //VIU0_HS, GPIO0_2, VOU1_CLK, VIU0_CLKA
    reg_write32(IO_CONFIG_REG(3), 0); //VIU0_DAT15, GPIO0_3, VOU0_DATA7
    reg_write32(IO_CONFIG_REG(4), 0); //VIU0_DAT14, GPIO0_4, VOU0_DATA6
    reg_write32(IO_CONFIG_REG(5), 0); //VIU0_DAT13, GPIO0_5, VOU0_DATA5
    reg_write32(IO_CONFIG_REG(6), 0); //VIU0_DAT12, GPIO0_6, VOU0_DATA4
    reg_write32(IO_CONFIG_REG(7), 0); //VIU0_DAT11, GPIO0_7, VOU0_DATA3
    reg_write32(IO_CONFIG_REG(8), 0); //VIU0_DAT10, GPIO1_0, VOU0_DATA2
    reg_write32(IO_CONFIG_REG(9), 0); //VIU0_DAT9, GPIO1_1, VOU0_DATA1
    reg_write32(IO_CONFIG_REG(10), 0); //VIU0_DAT8, GPIO1_2, VOU0_DATA0
    reg_write32(IO_CONFIG_REG(11), 0); //VIU0_DAT7, GPIO1_3, VOU1_DATA7
    reg_write32(IO_CONFIG_REG(12), 0); //VIU0_DAT6, GPIO1_4, VOU1_DATA6
    reg_write32(IO_CONFIG_REG(13), 0); //VIU0_DAT5, GPIO1_5, VOU1_DATA5
    reg_write32(IO_CONFIG_REG(14), 0); //VIU0_DAT4, GPIO1_6, VOU1_DATA4
    reg_write32(IO_CONFIG_REG(15), 0); //VIU0_DAT3, GPIO1_7, VOU1_DATA3
    reg_write32(IO_CONFIG_REG(16), 0); //VIU0_DAT2, GPIO2_0, VOU1_DATA2
    reg_write32(IO_CONFIG_REG(17), 0); //VIU0_DAT1, GPIO2_1, VOU1_DATA1
    reg_write32(IO_CONFIG_REG(18), 0); //VIU0_DAT0, GPIO2_2, VOU1_DATA0
    reg_write32(IO_CONFIG_REG(19), 0); //VIU1_CLK, GPIO2_3, VOU2_CLK, VIU4_CLK
    reg_write32(IO_CONFIG_REG(20), 1); //VIU1_VS, GPIO2_4, UART2_RXD
    reg_write32(IO_CONFIG_REG(21), 3); //VIU1_HS, GPIO2_5, VOU3_CLK, VIU1_CLKA
    reg_write32(IO_CONFIG_REG(22), 0); //VIU1_DAT15, GPIO2_6, VOU2_DATA7, VIU4_DAT15
    reg_write32(IO_CONFIG_REG(23), 0); //VIU1_DAT14, GPIO2_7, VOU2_DATA6, VIU4_DAT14
    reg_write32(IO_CONFIG_REG(24), 0); //VIU1_DAT13, GPIO3_0, VOU2_DATA5, VIU4_DAT13
    reg_write32(IO_CONFIG_REG(25), 0); //VIU1_DAT12, GPIO3_1, VOU2_DATA4, VIU4_DAT12
    reg_write32(IO_CONFIG_REG(26), 0); //VIU1_DAT11, GPIO3_2, VOU2_DATA3, VIU4_DAT11
    reg_write32(IO_CONFIG_REG(27), 0); //VIU1_DAT10, GPIO3_3, VOU2_DATA2, VIU4_DAT10
    reg_write32(IO_CONFIG_REG(28), 0); //VIU1_DAT9, GPIO3_4, VOU2_DATA1, VIU4_DAT9
    reg_write32(IO_CONFIG_REG(29), 0); //VIU1_DAT8, GPIO3_5, VOU2_DATA0, VIU4_DAT8
    reg_write32(IO_CONFIG_REG(30), 0); //VIU1_DAT7, GPIO3_6, VOU3_DATA7, VIU4_DAT7
    reg_write32(IO_CONFIG_REG(31), 0); //VIU1_DAT6, GPIO3_7, VOU3_DATA6, VIU4_DAT6
    reg_write32(IO_CONFIG_REG(32), 0); //VIU1_DAT5, GPIO4_0, VOU3_DATA5, VIU4_DAT5
    reg_write32(IO_CONFIG_REG(33), 0); //VIU1_DAT4, GPIO4_1, VOU3_DATA4, VIU4_DAT4
    reg_write32(IO_CONFIG_REG(34), 0); //VIU1_DAT3, GPIO4_2, VOU3_DATA3, VIU4_DAT3
    reg_write32(IO_CONFIG_REG(35), 0); //VIU1_DAT2, GPIO4_3, VOU3_DATA2, VIU4_DAT2
    reg_write32(IO_CONFIG_REG(36), 0); //VIU1_DAT1, GPIO4_4, VOU3_DATA1, VIU4_DAT1
    reg_write32(IO_CONFIG_REG(37), 0); //VIU1_DAT0, GPIO4_5, VOU3_DATA0, VIU4_DAT0
    reg_write32(IO_CONFIG_REG(38), 0); //VIU2_CLK, GPIO4_6, VOU4_CLK
    reg_write32(IO_CONFIG_REG(39), 1); //VIU2_VS, GPIO4_7, UART3_TXD
    reg_write32(IO_CONFIG_REG(40), 3); //VIU2_HS, GPIO5_0, VOU5_CLK, VIU2_CLKA
    reg_write32(IO_CONFIG_REG(41), 0); //VIU2_DAT15, GPIO5_1, VOU4_DATA7
    reg_write32(IO_CONFIG_REG(42), 0); //VIU2_DAT14, GPIO5_2, VOU4_DATA6
    reg_write32(IO_CONFIG_REG(43), 0); //VIU2_DAT13, GPIO5_3, VOU4_DATA5
    reg_write32(IO_CONFIG_REG(44), 0); //VIU2_DAT12, GPIO5_4, VOU4_DATA4
    reg_write32(IO_CONFIG_REG(45), 0); //VIU2_DAT11, GPIO5_5, VOU4_DATA3
    reg_write32(IO_CONFIG_REG(46), 0); //VIU2_DAT10, GPIO5_6, VOU4_DATA2
    reg_write32(IO_CONFIG_REG(47), 0); //VIU2_DAT9, GPIO5_7, VOU4_DATA1
    reg_write32(IO_CONFIG_REG(48), 0); //VIU2_DAT8, GPIO6_0, VOU4_DATA0
    reg_write32(IO_CONFIG_REG(49), 0); //VIU2_DAT7, GPIO6_1, VOU5_DATA7
    reg_write32(IO_CONFIG_REG(50), 0); //VIU2_DAT6, GPIO6_2, VOU5_DATA6
    reg_write32(IO_CONFIG_REG(51), 0); //VIU2_DAT5, GPIO6_3, VOU5_DATA5
    reg_write32(IO_CONFIG_REG(52), 0); //VIU2_DAT4, GPIO6_4, VOU5_DATA4
    reg_write32(IO_CONFIG_REG(53), 0); //VIU2_DAT3, GPIO6_5, VOU5_DATA3
    reg_write32(IO_CONFIG_REG(54), 0); //VIU2_DAT2, GPIO6_6, VOU5_DATA2
    reg_write32(IO_CONFIG_REG(55), 0); //VIU2_DAT1, GPIO6_7, VOU5_DATA1
    reg_write32(IO_CONFIG_REG(56), 0); //VIU2_DAT0, GPIO7_0, VOU5_DATA0
    reg_write32(IO_CONFIG_REG(57), 1); //GPIO7_1, VGA_HS
    reg_write32(IO_CONFIG_REG(58), 1); //GPIO7_2, VGA_VS
    reg_write32(IO_CONFIG_REG(59), 0); //VIU3_CLK, GPIO7_3, VOU6_CLK, VOU1120_CLK, SDIO_CCLK_OUT
    reg_write32(IO_CONFIG_REG(60), 1); //VIU3_VS, GPIO7_4, UART3_RXD, VOU1120_VS, SDIO_CARD_POWER_EN
    reg_write32(IO_CONFIG_REG(61), 4); //VIU3_HS, GPIO7_5, VOU7_CLK, VOU1120_HS, VIU3_CLKA
    reg_write32(IO_CONFIG_REG(62), 0); //VIU3_DAT15, GPIO7_6, VOU6_DATA7, VOU1120_DATA15, SDIO_CARD_DETECT
    reg_write32(IO_CONFIG_REG(63), 0); //VIU3_DAT14, GPIO7_7, VOU6_DATA6, VOU1120_DATA14, SDIO_CWPR
    reg_write32(IO_CONFIG_REG(64), 0); //VIU3_DAT13, GPIO8_0, VOU6_DATA5, VOU1120_DATA13, SDIO_CCMD
    reg_write32(IO_CONFIG_REG(65), 0); //VIU3_DAT12, GPIO8_1, VOU6_DATA4, VOU1120_DATA12, SDIO_CDATA0
    reg_write32(IO_CONFIG_REG(66), 0); //VIU3_DAT11, GPIO8_2, VOU6_DATA3, VOU1120_DATA11, SDIO_CDATA1
    reg_write32(IO_CONFIG_REG(67), 0); //VIU3_DAT10, GPIO8_3, VOU6_DATA2, VOU1120_DATA10, SDIO_CDATA2
    reg_write32(IO_CONFIG_REG(68), 0); //VIU3_DAT9, GPIO8_4, VOU6_DATA1, VOU1120_DATA9, SDIO_CDATA3
    reg_write32(IO_CONFIG_REG(69), 0); //VIU3_DAT8, GPIO8_5, VOU6_DATA0, VOU1120_DATA8
    reg_write32(IO_CONFIG_REG(70), 0); //VIU3_DAT7, GPIO8_6, VOU7_DATA7, VOU1120_DATA7
    reg_write32(IO_CONFIG_REG(71), 0); //VIU3_DAT6, GPIO8_7, VOU7_DATA6, VOU1120_DATA6
    reg_write32(IO_CONFIG_REG(72), 0); //VIU3_DAT5, GPIO9_0, VOU7_DATA5, VOU1120_DATA5
    reg_write32(IO_CONFIG_REG(73), 0); //VIU3_DAT4, GPIO9_1, VOU7_DATA4, VOU1120_DATA4
    reg_write32(IO_CONFIG_REG(74), 0); //VIU3_DAT3, GPIO9_2, VOU7_DATA3, VOU1120_DATA3
    reg_write32(IO_CONFIG_REG(75), 0); //VIU3_DAT2, GPIO9_3, VOU7_DATA2, VOU1120_DATA2
    reg_write32(IO_CONFIG_REG(76), 0); //VIU3_DAT1, GPIO9_4, VOU7_DATA1, VOU1120_DATA1
    reg_write32(IO_CONFIG_REG(77), 0); //VIU3_DAT0, GPIO9_5, VOU7_DATA0, VOU1120_DATA0
    reg_write32(IO_CONFIG_REG(78), 0); //GPIO9_6, SIO0_RCLK
    reg_write32(IO_CONFIG_REG(79), 0); //GPIO9_7, SIO0_RFS
    reg_write32(IO_CONFIG_REG(80), 0); //GPIO10_0, SIO0_DIN
    reg_write32(IO_CONFIG_REG(81), 0); //GPIO10_1, SIO1_RCLK
    reg_write32(IO_CONFIG_REG(82), 0); //GPIO10_2, SIO1_RFS
    reg_write32(IO_CONFIG_REG(83), 0); //GPIO10_3, SIO1_DIN
    reg_write32(IO_CONFIG_REG(84), 0); //GPIO10_4, SIO2_RCLK
    reg_write32(IO_CONFIG_REG(85), 0); //GPIO10_5, SIO2_RFS
    reg_write32(IO_CONFIG_REG(86), 0); //GPIO10_6, SIO2_DIN
    reg_write32(IO_CONFIG_REG(87), 1); //GPIO10_7, SIO3_RCLK
    reg_write32(IO_CONFIG_REG(88), 1); //GPIO11_0, SIO3_RFS
    reg_write32(IO_CONFIG_REG(89), 1); //GPIO11_1, SIO3_DIN
    reg_write32(IO_CONFIG_REG(90), 1); //GPIO11_2, SIO4_XCLK
    reg_write32(IO_CONFIG_REG(91), 1); //GPIO11_3, SIO4_XFS
    reg_write32(IO_CONFIG_REG(92), 1); //GPIO11_4, SIO4_RCLK
    reg_write32(IO_CONFIG_REG(93), 1); //GPIO11_5, SIO4_RFS
    reg_write32(IO_CONFIG_REG(94), 1); //GPIO11_6, SIO4_DOUT
    reg_write32(IO_CONFIG_REG(95), 1); //GPIO11_7, SIO4_DIN
    reg_write32(IO_CONFIG_REG(96), 0); //GPIO12_0, SPI_SCLK
    reg_write32(IO_CONFIG_REG(97), 0); //GPIO12_1, SPI_SDO
    reg_write32(IO_CONFIG_REG(98), 0); //GPIO12_2, SPI_SDI
    reg_write32(IO_CONFIG_REG(99), 0); //GPIO12_3, SPI_CSN0
    reg_write32(IO_CONFIG_REG(100), 0); //SPI_CSN6, NF_ECC_TYPE1
    reg_write32(IO_CONFIG_REG(101), 0); //SPI_CSN7, NF_ECC_TYPE2, CLK_TEST_OUT0, CLK_TEST_OUT1, CLK_TEST_OUT2, CLK_TEST_OUT3
    reg_write32(IO_CONFIG_REG(102), 0); //GPIO12_4, I2C_SDA
    reg_write32(IO_CONFIG_REG(103), 0); //GPIO12_5, I2C_SCL
    reg_write32(IO_CONFIG_REG(104), 0); //GPIO12_6, UART1_RTSN
    reg_write32(IO_CONFIG_REG(105), 1); //GPIO12_7, UART1_RXD
    reg_write32(IO_CONFIG_REG(106), 1); //GPIO13_0, UART1_TXD
    reg_write32(IO_CONFIG_REG(107), 0); //GPIO13_1, UART1_CTSN
    reg_write32(IO_CONFIG_REG(108), 0); //RGMII0_TXCK, GPIO13_2
    reg_write32(IO_CONFIG_REG(109), 1); //GPIO13_3, RGMII0_CRS, RGMII0_RXER
    reg_write32(IO_CONFIG_REG(110), 1); //GPIO13_4, RGMII0_COL, RGMII0_TXER
    reg_write32(IO_CONFIG_REG(111), 0); //GPIO13_5, RGMII1_RXDV
    reg_write32(IO_CONFIG_REG(112), 0); //GPIO13_6, RGMII1_RXD3
    reg_write32(IO_CONFIG_REG(113), 0); //GPIO13_7, RGMII1_RXD2
    reg_write32(IO_CONFIG_REG(114), 0); //GPIO14_0, RGMII1_RXD1
    reg_write32(IO_CONFIG_REG(115), 0); //GPIO14_1, RGMII1_RXD0
    reg_write32(IO_CONFIG_REG(116), 0); //GPIO14_2, RGMII1_RXCK
    reg_write32(IO_CONFIG_REG(117), 0); //GPIO14_3, RGMII1_TXEN
    reg_write32(IO_CONFIG_REG(118), 0); //GPIO14_4, RGMII1_TXD3
    reg_write32(IO_CONFIG_REG(119), 0); //GPIO14_5, RGMII1_TXD2
    reg_write32(IO_CONFIG_REG(120), 0); //GPIO14_6, RGMII1_TXD1
    reg_write32(IO_CONFIG_REG(121), 0); //PLL_TEST_OUT0, RGMII1_TXD0, PLL_TEST_OUT1, PLL_TEST_OUT2, PLL_TEST_OUT3
    reg_write32(IO_CONFIG_REG(122), 0); //GPIO15_0, RGMII1_TXCK
    reg_write32(IO_CONFIG_REG(123), 0); //GPIO15_1, RGMII1_TXCKOUT
    reg_write32(IO_CONFIG_REG(124), 0); //GPIO15_2, RGMII1_CRS, RGMII1_RXER
    reg_write32(IO_CONFIG_REG(125), 0); //GPIO15_3, RGMII1_COL, RGMII1_TXER
    reg_write32(IO_CONFIG_REG(126), 0); //IR_IN, GPIO15_4
    reg_write32(IO_CONFIG_REG(127), 1); //NF_DQ0, GPIO15_5
    reg_write32(IO_CONFIG_REG(128), 1); //NF_DQ1, GPIO15_6
    reg_write32(IO_CONFIG_REG(129), 1); //NF_DQ2, GPIO15_7
    reg_write32(IO_CONFIG_REG(130), 1); //NF_DQ3, GPIO16_0
    reg_write32(IO_CONFIG_REG(131), 1); //NF_DQ4, GPIO16_1
    reg_write32(IO_CONFIG_REG(132), 1); //NF_DQ5, GPIO16_2
    reg_write32(IO_CONFIG_REG(133), 1); //NF_DQ6, GPIO16_3
    reg_write32(IO_CONFIG_REG(134), 1); //NF_DQ7, GPIO16_4
    reg_write32(IO_CONFIG_REG(135), 1); //NF_RDY0, GPIO16_5
    reg_write32(IO_CONFIG_REG(136), 1); //NF_RDY1, GPIO16_6
    reg_write32(IO_CONFIG_REG(137), 0); //SFC_DIO, GPIO16_7
    reg_write32(IO_CONFIG_REG(138), 0); //SFC_WP_IO2, GPIO17_0
    reg_write32(IO_CONFIG_REG(139), 0); //SFC_D0I, GPIO17_1
    reg_write32(IO_CONFIG_REG(140), 0); //SFC_HOLD_IO3, GPIO17_2
    reg_write32(IO_CONFIG_REG(141), 0); //GPIO17_3, USB0_OVRCUR
    reg_write32(IO_CONFIG_REG(142), 0); //GPIO17_4, USB0_PWREN
    reg_write32(IO_CONFIG_REG(143), 0); //GPIO17_5, USB1_OVRCUR
    reg_write32(IO_CONFIG_REG(144), 0); //GPIO17_6, USB1_PWREN
    reg_write32(IO_CONFIG_REG(145), 1); //GPIO17_7, HDMI_HOTPLUG
    reg_write32(IO_CONFIG_REG(146), 1); //GPIO18_0, HDMI_CEC
    reg_write32(IO_CONFIG_REG(147), 1); //GPIO18_1, HDMI_SDA
    reg_write32(IO_CONFIG_REG(148), 1); //GPIO18_2, HDMI_SCL
    reg_write32(IO_CONFIG_REG(149), 1); //GPIO18_3, SATA_LED_N0
    reg_write32(IO_CONFIG_REG(150), 1); //GPIO18_4, SATA_LED_N1
}
