<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="label" val=""/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(450,190)" to="(450,220)"/>
    <wire from="(450,140)" to="(450,170)"/>
    <wire from="(450,190)" to="(460,190)"/>
    <wire from="(240,300)" to="(310,300)"/>
    <wire from="(230,190)" to="(240,190)"/>
    <wire from="(250,210)" to="(310,210)"/>
    <wire from="(250,130)" to="(250,210)"/>
    <wire from="(250,210)" to="(250,280)"/>
    <wire from="(250,280)" to="(310,280)"/>
    <wire from="(270,150)" to="(270,190)"/>
    <wire from="(240,230)" to="(240,300)"/>
    <wire from="(450,170)" to="(460,170)"/>
    <wire from="(510,180)" to="(570,180)"/>
    <wire from="(230,130)" to="(250,130)"/>
    <wire from="(360,140)" to="(450,140)"/>
    <wire from="(240,190)" to="(270,190)"/>
    <wire from="(240,230)" to="(310,230)"/>
    <wire from="(270,150)" to="(310,150)"/>
    <wire from="(360,290)" to="(570,290)"/>
    <wire from="(370,220)" to="(450,220)"/>
    <wire from="(240,190)" to="(240,230)"/>
    <wire from="(250,130)" to="(310,130)"/>
    <comp lib="1" loc="(370,220)" name="NAND Gate"/>
    <comp lib="1" loc="(360,140)" name="OR Gate"/>
    <comp lib="0" loc="(570,180)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(570,290)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(360,290)" name="AND Gate"/>
    <comp lib="0" loc="(230,190)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="1" loc="(510,180)" name="AND Gate"/>
    <comp lib="0" loc="(230,130)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
  </circuit>
</project>
