# 存储器

## 基本的半导体元器件

### 存储元

存储元由 电容 和 MOS管 各一个组成。只有MOS管处的电压大于阈值的时候，MOS管被接通，存储元内的电路才会通路，从而实现电容的充电和放电。
**读出**：当电容内的电荷流向外部的时候，会在存储元外部检测到一个电流信号，此时视为存储元输出一个"1"；若MOS管通电之后监测不到电流信号，说明内部的电容没有存储电荷，此时存储元存储的是"0"。
**写入**：在存储元外部给存储元施加一个高电平，同时接通MOS管。若内部电容本来不存储电荷，就会产生极板间的电压差，从而产生电荷流动，这就是写入"1"；若内部电容本来存在电荷，则不会产生电压差，存储的电荷不变，存储元存储的信号仍然是"1"。写入"0"同理。

### 存储单元/存储字
多个存储单元连在同一条字选线上，这条字选线每次对线上的所有存储元施加同样的电平，而每一个存储元单独的位线可以读出该存储元内部存储的信息。这就构成了一个存储单元，也叫存储字。
**存储器每次读或写的单位都是存储字**。因为同属于同一个存储字的存储元接在同一条字选线上，每次同时读出或写入。
多个存储单元组成存储体。

### 译码器
MAR给出 n 位地址，通过译码器可以下辖 2^n 个存储单元。
译码器根据 MAR 给的地址，选择合适的字选线来读写某一个存储单元，然后位线可以读出存储单元内每一个存储元的信息，暂存到 MDR 中。

存储器总容量 = 存储单元个数 * 存储字长

剩下的在 https://blog.csdn.net/weixin_73826636/article/details/133686629?spm=1001.2014.3001.5501

 ## SRAM 和 DRAM
 ### 速度
  DRAM 较慢， SRAM 较快。
### 组成（核心区别）
 DRAM 使用栅极电容存储信息，SRAM 使用双稳态触发器存储信息。
 DRAM 是破坏性读出，每次读出之后都应该重写。而 SRAM 是不破坏读出。
 ### 成本与集成度
 DRAM 成本低，集成度高，功耗低。 SRAM 成本高，集成度低，功耗高。
 ### 刷新
 DRAM 电容内的电荷会消失，最多只能存储电荷 2ms 。因此以 2ms 为周期，以存储行为单位，每次刷新一行。
 地址会被拆分为 行地址 和 列地址 ，且 DRAM 行与列地址等长。

 # Cache
 ## 原理
 ### 组成和位置
 Cache 采用 SRAM 实现，集成在 CPU 内部。容量较小。
### 使用原理
指令和数据具有空间局部性和时间局部性。基于局部性原理，每次把 CPU 当前访问数据位置周围的元素（块）一起放入 Cache 中，大幅提升 CPU 运行速度。
### 性能分析
设命中率为 H
缺失率为 1-H
访问一次 Cache 的时间是 Tc ，访问一次主存的时间是 Tm 。
先Cache后主存：得到系统平均访问时间为 H*Tc + (1-H)(Tc+Tm)
同时查找：平均访问时间为 H*Tc + (1-H)Tm

## Cache与主存的映射方式
### 方式
采用直接映射
### 对应方式
主存块在 Cache 中的位置 = 主存块号 % Cache总块数
eg：某计算机主存地址空间大小为 256MB ，按字节编址，其数据 Cache 有 8 个 Cache 行，行长为 64B 。
得：总地址为 log2(256MB) 为 28 位，行内地址有 log2(64B) 为 6 位，得到主存块号为 28-6=22 位。又因为存入 Cache 中同一块的主存块的除以8的余数相同，即后三位相同。所以**主存块号的后三位直接指明该块在 Cache 中存储的位置**。剩下的 22-3=19 位作为标记位，标记 Cache 中某块中的复制体在主存中的位置。
### 访问
①根据主存块号的后 3 位，确定存放该块的 Cache 行。
②若主存块号的前 19 位与 Cache 的标记相同，且该 Cache 行的有效位为 1 ，则 Cache 命中，此时根据地址访问块内地址匹配的单元。
③若未命中或有效位为 0 ，则正常访问主存。
### 替换算法
①随机替换一个。没有考虑局部性原理。
②先进先出替换，每次替换掉已有的块中最早进入 Cache 的块。由于最早进入的块也有可能被访问，因此依然没有考虑局部性原理。
③近期最少使用算法：使用一个计数器来记录每个 Cache 块多久没被访问。当 Cache 满之后发生替换时，替换计数器数值最大的 Cache 块。替换后计算机清零。
### 写策略
#### 命中：
**写回法**当 CPU 对 Cache 写命中时，只修改 Cache 的内容，暂不写入主存。只有当这个 Cache 块被换出的时候才写回主存。
**全写法**当 CPU 对 Cache 写命中时，必须同时把数据写入 Cache 和主存中。使用一个 SRAM 的队列作为写缓冲，每次写访问 Cache 都同时把修改写入写缓冲中。当 CPU 进行其他进程时，写缓存在控制电路控制下把修改逐一写回主存。*若写操作较少，则效果很好；若写操作较多，则可能因写缓存饱和而阻塞。*
**全写法的访存次数增加，速度变慢，但是更能保证数据的一致性。**
#### 不命中：
**写分配法**当 CPU 对 Cache 写不命中时，把主存中的块调入 Cache 中，在 Cache 中修改。
**非写分配法**当 CPU 对 Cache 写不命中时，只对内存写访问，不把块调入 Cache 中。
### 多级Cache
每一级的 Cache 存放的都是低一级 Cache 中内容的副本。离 CPU 越近的 Cache 速度越快，容量越小。

## 页式存储器
### 由来
若是连续存放，会导致主存的利用率不高。所以每个进程（包含代码、数据）会被分为**大小相等**且**等于主存块大小**的“页”。在这个进程的范畴内，每个页都会有一个独特的编号，称为“页号”。
分页是属于**逻辑层面**的划分，而主存和 Cache 的分块是**物理层面**的划分。
### 逻辑地址 VS 物理地址 （虚 VS 实）
**含义**：
逻辑地址（虚）：程序员视角看到的地址
物理地址（实）：实际在主存中的地址

给进程分页是**操作系统**做的事情，分页后每个页面的数据会被离散地放到主存的各个地方。
eg: 某个程序的大小为 4KB ，即 2^12B，且主存大小为 4MB ，主存块大小为 1KB 。那逻辑地址范围就是 **00**0000000000 ~ **11**1111111111 。设变量 X 的页内地址是 **00**1000000011 ，变量 Y 的页内地址是 **11**0000001010 。
①这个地址是相对于这个程序来说的，因为主存大小远不止 4KB 。
②后面十位是根据主存块大小为 2^10B 得到的，因此最前面两位是页号，所以才能知道分为四个页。
③此时操作系统把变量 X 存到块号为 2 的主存块中，变量 Y 存到块号为 4095 的主存块中。得到 X 的物理地址为 **000000000010**1000000011 ，Y 的物理地址为 **111111111111**0000001010 。
### 页表
为了存储每个进程内逻辑页号与主存块号的映射关系，操作系统会创建一张页表，页表中记录了每个逻辑页面存储在哪个主存块中。页表数据**存储在主存中**。
**作用** CPU执行的机器指令中，使用的是逻辑地址，因此需要通过页表将逻辑地址转化为物理地址。
**页表基址寄存器**：在处理器中，指明了页面在主存中的存放起始地址。因为从指令中我们可以得到逻辑页号，而且每个页表项的大小都是四个字节（4B），因此只要得到指令，再根据页表基址寄存器得到页表的存放起始地址，就能计算出这一变量的物理地址，进而访问 Cache 和主存。

### 快表与慢表
**意义**：类似于 Cache 与主存的关系，前者存储在寄存器中，后者存储在主存中。
**流程**：
得到逻辑地址、页表基地址-->查询快表 若不命中，则根据页表基地址查询慢表，并复制最新访问的页表项到快表中
查询快表/慢表-->得到物理地址，访问物理地址
根据物理地址访问 Cache -->若不存在，则根据物理地址查询主存，并复制最新访问的块到 Cache 中。
**快表中存储的是页表项的副本， Cache 中存储的是主存块的副本。**

## 虚拟存储系统
虚拟存储系统是一种计算机内存管理技术，它将计算机系统中的物理内存和磁盘空间结合起来，形成一个虚拟的内存空间，使得应用程序可以访问比物理内存更大的内存空间¹²³。虚拟存储器基于程序的局部性原理，在程序运行时，将当前运行所需的程序和数据调入内存，其余部分依旧放在辅存。当要运行辅存部分的程序时便从辅存调入主存，如果主存已满，就按照一定的算法与主存的一部分进行替换⁴⁵。
**主存与辅存的关系，恰似 Cache 与主存的关系。主存存放的是当前需要的辅存内容的副本。**

源: 与必应的对话， 2023/10/21
(1) 如何用通俗易懂的语言解释虚拟存储器？ - 知乎. https://www.zhihu.com/question/21088377.
(2) 计算机操作系统-虚拟存储器的定义与实现 - CSDN博客. https://blog.csdn.net/m0_61789994/article/details/130696338.
(3) 虚拟存储体系由（）两级存储器构成。 - CSDN博客. https://blog.csdn.net/feng8403000/article/details/115420005.
(4) 操作系统第五章-虚拟存储系统 - 知乎 - 知乎专栏. https://zhuanlan.zhihu.com/p/182675625.
(5) 【操作系统笔记】3.2 虚拟存储器 - 知乎 - 知乎专栏. https://zhuanlan.zhihu.com/p/630413080.

### 作用
主存————辅存：实现了虚拟存储系统，解决了主存容量不够的问题。（由硬件+操作系统完成）
Cache————主存：解决了主存与 CPU 速度不匹配的问题。（只由硬件完成）