+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; soc_u|rst_controller_003|alt_rst_req_sync_uq1                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|rst_controller_003|alt_rst_sync_uq1                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|rst_controller_003                                                                                                                            ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|rst_controller_002|alt_rst_req_sync_uq1                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|rst_controller_002|alt_rst_sync_uq1                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|rst_controller_002                                                                                                                            ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|rst_controller_001|alt_rst_req_sync_uq1                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|rst_controller_001|alt_rst_sync_uq1                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|rst_controller_001                                                                                                                            ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|rst_controller|alt_rst_req_sync_uq1                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|rst_controller|alt_rst_sync_uq1                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|rst_controller                                                                                                                                ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                                                       ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|avalon_st_adapter_004                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                                       ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|avalon_st_adapter_003                                                                                                       ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                                       ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|avalon_st_adapter_002                                                                                                       ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|avalon_st_adapter_001                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|avalon_st_adapter                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_cmd_width_adapter|check_and_align_address_to_size                                                    ; 34    ; 8              ; 2            ; 8              ; 23     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_cmd_width_adapter                                                                                    ; 132   ; 3              ; 2            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_cmd_width_adapter|uncompressor                                                       ; 47    ; 4              ; 0            ; 4              ; 34     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_cmd_width_adapter                                                                    ; 132   ; 5              ; 0            ; 5              ; 235    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_cmd_width_adapter|uncompressor                                                       ; 47    ; 4              ; 0            ; 4              ; 34     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_cmd_width_adapter                                                                    ; 132   ; 5              ; 0            ; 5              ; 235    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_rsp_width_adapter|uncompressor                                                                       ; 47    ; 4              ; 0            ; 4              ; 34     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_rsp_width_adapter                                                                                    ; 105   ; 3              ; 0            ; 3              ; 127    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_rsp_width_adapter|check_and_align_address_to_size                                    ; 34    ; 8              ; 2            ; 8              ; 25     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_rsp_width_adapter                                                                    ; 240   ; 3              ; 0            ; 3              ; 127    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_rsp_width_adapter|check_and_align_address_to_size                                    ; 34    ; 8              ; 2            ; 8              ; 25     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_rsp_width_adapter                                                                    ; 240   ; 3              ; 0            ; 3              ; 127    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|rsp_mux_001|arb|adder                                                                                                       ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|rsp_mux_001|arb                                                                                                             ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|rsp_mux_001                                                                                                                 ; 633   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|rsp_mux|arb|adder                                                                                                           ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|rsp_mux|arb                                                                                                                 ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|rsp_mux                                                                                                                     ; 633   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|rsp_demux_004                                                                                                               ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|rsp_demux_003                                                                                                               ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|rsp_demux_002                                                                                                               ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|rsp_demux_001                                                                                                               ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|rsp_demux                                                                                                                   ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux_004|arb|adder                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux_004|arb                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux_004                                                                                                                 ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux_003|arb|adder                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux_003|arb                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux_003                                                                                                                 ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux_002|arb|adder                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux_002|arb                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux_002                                                                                                                 ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux_001|arb|adder                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux_001|arb                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux_001                                                                                                                 ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux|arb|adder                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux|arb                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_mux                                                                                                                     ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_demux_001                                                                                                               ; 137   ; 25             ; 2            ; 25             ; 631    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|cmd_demux                                                                                                                   ; 137   ; 25             ; 2            ; 25             ; 631    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                 ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                          ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                 ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                 ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                 ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                          ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                 ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                          ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                 ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                 ; 37    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                 ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                   ; 29    ; 5              ; 3            ; 5              ; 21     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                         ; 102   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_burst_adapter                                                                                        ; 102   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub          ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub          ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub          ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                 ; 37    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size   ; 29    ; 5              ; 0            ; 5              ; 25     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                         ; 237   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_burst_adapter                                                                        ; 237   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub          ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub          ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub          ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub          ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                 ; 37    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size   ; 29    ; 5              ; 0            ; 5              ; 25     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                         ; 237   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_burst_adapter                                                                        ; 237   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                       ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                       ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                       ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                       ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                       ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                       ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                              ; 37    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment              ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                      ; 129   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_burst_adapter                                                                                     ; 129   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                       ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                       ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                       ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                       ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                       ; 20    ; 4              ; 0            ; 4              ; 10     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract              ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                       ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                              ; 37    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment              ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                      ; 129   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_burst_adapter                                                                                     ; 129   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|hps_0_h2f_lw_axi_master_rd_limiter                                                                                          ; 256   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|hps_0_h2f_lw_axi_master_wr_limiter                                                                                          ; 256   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router_006|the_default_decode                                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router_006                                                                                                                  ; 97    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router_005|the_default_decode                                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router_005                                                                                                                  ; 232   ; 0              ; 2            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router_004|the_default_decode                                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router_004                                                                                                                  ; 232   ; 0              ; 2            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router_003|the_default_decode                                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router_003                                                                                                                  ; 124   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router_002|the_default_decode                                                                                               ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router_002                                                                                                                  ; 124   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router_001|the_default_decode                                                                                               ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router_001                                                                                                                  ; 124   ; 0              ; 5            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router|the_default_decode                                                                                                   ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|router                                                                                                                      ; 124   ; 0              ; 5            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_agent_rdata_fifo                                                                                     ; 55    ; 41             ; 0            ; 41             ; 12     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_agent_rsp_fifo                                                                                       ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_agent|uncompressor                                                                                   ; 47    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_agent                                                                                                ; 224   ; 13             ; 18           ; 13             ; 238    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_agent_rdata_fifo                                                                     ; 175   ; 41             ; 0            ; 41             ; 132    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_agent_rsp_fifo                                                                       ; 272   ; 39             ; 0            ; 39             ; 231    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_agent|uncompressor                                                                   ; 47    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_agent                                                                                ; 734   ; 137            ; 138          ; 137            ; 767    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_agent_rdata_fifo                                                                     ; 175   ; 41             ; 0            ; 41             ; 132    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_agent_rsp_fifo                                                                       ; 272   ; 39             ; 0            ; 39             ; 231    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_agent|uncompressor                                                                   ; 47    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_agent                                                                                ; 734   ; 137            ; 138          ; 137            ; 767    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_agent_rdata_fifo                                                                                  ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_agent_rsp_fifo                                                                                    ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_agent|uncompressor                                                                                ; 47    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_agent                                                                                             ; 326   ; 39             ; 42           ; 39             ; 345    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_agent_rdata_fifo                                                                                  ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_agent_rsp_fifo                                                                                    ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_agent|uncompressor                                                                                ; 47    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_agent                                                                                             ; 326   ; 39             ; 42           ; 39             ; 345    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|hps_0_h2f_lw_axi_master_agent|align_address_to_size                                                                         ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|hps_0_h2f_lw_axi_master_agent                                                                                               ; 431   ; 93             ; 201          ; 93             ; 310    ; 93              ; 93            ; 93              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|sendcontrol_sendctrlmm_translator                                                                                           ; 51    ; 14             ; 20           ; 14             ; 19     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_descriptor_slave_translator                                                                           ; 310   ; 133            ; 20           ; 133            ; 275    ; 133             ; 133           ; 133             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_descriptor_slave_translator                                                                           ; 310   ; 133            ; 20           ; 133            ; 275    ; 133             ; 133           ; 133             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|qdata_read_dispatcher_csr_translator                                                                                        ; 104   ; 6              ; 18           ; 6              ; 75     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1|idata_read_dispatcher_csr_translator                                                                                        ; 104   ; 6              ; 18           ; 6              ; 75     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_1                                                                                                                             ; 225   ; 0              ; 0            ; 0              ; 447    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                           ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|avalon_st_adapter                                                                                                           ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|hps_0_f2h_sdram0_data_rsp_width_adapter                                                                                     ; 157   ; 3              ; 2            ; 3              ; 98     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|hps_0_f2h_sdram0_data_cmd_width_adapter|uncompressor                                                                        ; 54    ; 4              ; 0            ; 4              ; 47     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|hps_0_f2h_sdram0_data_cmd_width_adapter                                                                                     ; 103   ; 12             ; 0            ; 12             ; 152    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|rsp_mux_001                                                                                                                 ; 100   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|rsp_mux                                                                                                                     ; 100   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|rsp_demux                                                                                                                   ; 101   ; 4              ; 2            ; 4              ; 195    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|cmd_mux|arb|adder                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|cmd_mux|arb                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|cmd_mux                                                                                                                     ; 197   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|cmd_demux_001                                                                                                               ; 100   ; 1              ; 2            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|cmd_demux                                                                                                                   ; 100   ; 1              ; 2            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|router_002|the_default_decode                                                                                               ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|router_002                                                                                                                  ; 152   ; 0              ; 2            ; 0              ; 152    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|router_001|the_default_decode                                                                                               ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|router_001                                                                                                                  ; 98    ; 0              ; 3            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|router|the_default_decode                                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|router                                                                                                                      ; 98    ; 0              ; 3            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|hps_0_f2h_sdram0_data_agent_rsp_fifo                                                                                        ; 192   ; 39             ; 0            ; 39             ; 151    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|hps_0_f2h_sdram0_data_agent|uncompressor                                                                                    ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|hps_0_f2h_sdram0_data_agent                                                                                                 ; 443   ; 72             ; 71           ; 72             ; 488    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|qdata_read_master_data_read_master_agent                                                                                    ; 156   ; 39             ; 79           ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|idata_read_master_data_read_master_agent                                                                                    ; 156   ; 39             ; 79           ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|hps_0_f2h_sdram0_data_translator                                                                                            ; 191   ; 4              ; 3            ; 4              ; 104    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|qdata_read_master_data_read_master_translator                                                                               ; 82    ; 30             ; 2            ; 30             ; 74     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0|idata_read_master_data_read_master_translator                                                                               ; 82    ; 30             ; 2            ; 30             ; 74     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|mm_interconnect_0                                                                                                                             ; 139   ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|dll                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|oct                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|c0                                                                                                         ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|seq                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                               ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                               ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                               ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                               ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                               ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                               ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                               ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                               ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                             ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                            ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                               ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                            ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                         ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                        ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                      ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                                 ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|p0                                                                                                         ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst|pll                                                                                                        ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border|hps_sdram_inst                                                                                                            ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io|border                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|hps_io                                                                                                                                  ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0|fpga_interfaces                                                                                                                         ; 106   ; 0              ; 0            ; 0              ; 223    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|hps_0                                                                                                                                         ; 107   ; 0              ; 0            ; 0              ; 254    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|sendcontrol                                                                                                                                   ; 11    ; 0              ; 10           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|rfsend_0                                                                                                                                      ; 38    ; 0              ; 10           ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_master|the_read_burst_control                                                                                                      ; 68    ; 1              ; 68           ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_master|the_master_to_st_fifo|auto_generated|dpfifo|wr_ptr                                                                          ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_master|the_master_to_st_fifo|auto_generated|dpfifo|usedw_counter                                                                   ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_master|the_master_to_st_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_master|the_master_to_st_fifo|auto_generated|dpfifo|three_comparison                                                                ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_master|the_master_to_st_fifo|auto_generated|dpfifo|almost_full_comparer                                                            ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_master|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram                                                                         ; 53    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_master|the_master_to_st_fifo|auto_generated|dpfifo                                                                                 ; 40    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_master|the_master_to_st_fifo|auto_generated                                                                                        ; 40    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_master|the_MM_to_ST_adapter                                                                                                        ; 124   ; 3              ; 107          ; 3              ; 20     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_master                                                                                                                             ; 279   ; 274            ; 171          ; 274            ; 330    ; 274             ; 274           ; 274             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_dispatcher|the_response_block                                                                                                      ; 63    ; 308            ; 63           ; 308            ; 308    ; 308             ; 308           ; 308             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_dispatcher|the_csr_block                                                                                                           ; 150   ; 24             ; 0            ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_dispatcher|the_descriptor_buffers|the_write_command_FIFO|the_dp_ram|auto_generated                                                 ; 152   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_dispatcher|the_descriptor_buffers|the_write_command_FIFO                                                                           ; 150   ; 2              ; 0            ; 2              ; 134    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_dispatcher|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated                                                  ; 152   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_dispatcher|the_descriptor_buffers|the_read_command_FIFO                                                                            ; 150   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_dispatcher|the_descriptor_buffers|the_read_signal_breakout                                                                         ; 130   ; 243            ; 43           ; 243            ; 413    ; 243             ; 243           ; 243             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_dispatcher|the_descriptor_buffers|the_write_signal_breakout                                                                        ; 130   ; 261            ; 52           ; 261            ; 404    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_dispatcher|the_descriptor_buffers                                                                                                  ; 152   ; 26             ; 1            ; 26             ; 569    ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_read_dispatcher                                                                                                                         ; 711   ; 815            ; 254          ; 815            ; 840    ; 815             ; 815           ; 815             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser|sync[11].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser|sync[10].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser|sync[9].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser|sync[8].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser|sync[7].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser|sync[6].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser|sync[5].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser|sync[4].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser|sync[3].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser|sync[2].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser|sync[1].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser|sync[0].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|read_crosser                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser|sync[11].u                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser|sync[10].u                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser|sync[9].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser|sync[8].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser|sync[7].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser|sync[6].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser|sync[5].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser|sync[4].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser|sync[3].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser|sync[2].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser|sync[1].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser|sync[0].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo|write_crosser                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|qdata_fifo                                                                                                                                    ; 94    ; 138            ; 0            ; 138            ; 84     ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_master|the_read_burst_control                                                                                                      ; 68    ; 1              ; 68           ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_master|the_master_to_st_fifo|auto_generated|dpfifo|wr_ptr                                                                          ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_master|the_master_to_st_fifo|auto_generated|dpfifo|usedw_counter                                                                   ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_master|the_master_to_st_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_master|the_master_to_st_fifo|auto_generated|dpfifo|three_comparison                                                                ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_master|the_master_to_st_fifo|auto_generated|dpfifo|almost_full_comparer                                                            ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_master|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram                                                                         ; 53    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_master|the_master_to_st_fifo|auto_generated|dpfifo                                                                                 ; 40    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_master|the_master_to_st_fifo|auto_generated                                                                                        ; 40    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_master|the_MM_to_ST_adapter                                                                                                        ; 124   ; 3              ; 107          ; 3              ; 20     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_master                                                                                                                             ; 279   ; 274            ; 171          ; 274            ; 330    ; 274             ; 274           ; 274             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_dispatcher|the_response_block                                                                                                      ; 63    ; 308            ; 63           ; 308            ; 308    ; 308             ; 308           ; 308             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_dispatcher|the_csr_block                                                                                                           ; 150   ; 24             ; 0            ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_dispatcher|the_descriptor_buffers|the_write_command_FIFO|the_dp_ram|auto_generated                                                 ; 152   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_dispatcher|the_descriptor_buffers|the_write_command_FIFO                                                                           ; 150   ; 2              ; 0            ; 2              ; 134    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_dispatcher|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated                                                  ; 152   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_dispatcher|the_descriptor_buffers|the_read_command_FIFO                                                                            ; 150   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_dispatcher|the_descriptor_buffers|the_read_signal_breakout                                                                         ; 130   ; 243            ; 43           ; 243            ; 413    ; 243             ; 243           ; 243             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_dispatcher|the_descriptor_buffers|the_write_signal_breakout                                                                        ; 130   ; 261            ; 52           ; 261            ; 404    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_dispatcher|the_descriptor_buffers                                                                                                  ; 152   ; 26             ; 1            ; 26             ; 569    ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_read_dispatcher                                                                                                                         ; 711   ; 815            ; 254          ; 815            ; 840    ; 815             ; 815           ; 815             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser|sync[11].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser|sync[10].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser|sync[9].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser|sync[8].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser|sync[7].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser|sync[6].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser|sync[5].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser|sync[4].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser|sync[3].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser|sync[2].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser|sync[1].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser|sync[0].u                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|read_crosser                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser|sync[11].u                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser|sync[10].u                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser|sync[9].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser|sync[8].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser|sync[7].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser|sync[6].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser|sync[5].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser|sync[4].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser|sync[3].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser|sync[2].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser|sync[1].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser|sync[0].u                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo|write_crosser                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u|idata_fifo                                                                                                                                    ; 94    ; 138            ; 0            ; 138            ; 84     ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; soc_u                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
