<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:23:54.2354</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0158892</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>적층 세라믹 커패시터</inventionTitle><inventionTitleEng>Multilayer Ceramic Capacitor</inventionTitleEng><openDate>2025.05.23</openDate><openNumber>10-2025-0072095</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/232</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/012</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 개시된 적층 세라믹 커패시터는, 제1 방향으로 대향하는 제1 면과 제2 면, 제2 방향으로 대향하고 상기 제1 면과 상기 제2 면을 연결하는 제3 면과 제4 면, 제3 방향으로 대향하고 상기 제1 면과 상기 제2 면을 연결하는 제5 면과 제6 면을 포함하는 세라믹 본체, 상기 세라믹 본체의 내부에 배치되는 복수의 제1 내부 전극과 복수의 제2 내부 전극, 및 상기 세라믹 본체의 외부에 배치되는 제1 외부 전극과 제2 외부 전극을 포함하고, 상기 제1 외부 전극은, 상기 세라믹 본체의 상기 제1 면 상에 배치되고 상기 복수의 제1 내부 전극에 전기적으로 연결되는 제1 전극층, 상기 세라믹 본체의 상기 제3 면, 상기 제4 면, 상기 제5 면 및 상기 제6 면 중 적어도 하나의 면 상에 배치되고 상기 제1 전극층에 접하는 제1 비전도성 수지층, 및 상기 제1 비전도성 수지층의 적어도 일부분을 덮는 제1 전도성 수지층을 포함하고, 상기 제2 외부 전극은, 상기 세라믹 본체의 상기 제2 면 상에 배치되고 상기 복수의 제2 내부 전극에 전기적으로 연결되는 제2 전극층, 상기 세라믹 본체의 상기 제3 면, 상기 제4 면, 상기 제5 면 및 상기 제6 면 중 적어도 하나의 면 상에 배치되고 상기 제2 전극층에 접하는 제2 비전도성 수지층, 및 상기 제2 비전도성 수지층의 적어도 일부분을 덮는 제2 전도성 수지층을 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 방향으로 대향하는 제1 면과 제2 면, 제2 방향으로 대향하고 상기 제1 면과 상기 제2 면을 연결하는 제3 면과 제4 면, 제3 방향으로 대향하고 상기 제1 면과 상기 제2 면을 연결하는 제5 면과 제6 면을 포함하는 세라믹 본체,상기 세라믹 본체의 내부에 배치되는 복수의 제1 내부 전극과 복수의 제2 내부 전극, 및상기 세라믹 본체의 외부에 배치되는 제1 외부 전극과 제2 외부 전극을 포함하고,상기 제1 외부 전극은, 상기 세라믹 본체의 상기 제1 면 상에 배치되고 상기 복수의 제1 내부 전극에 전기적으로 연결되는 제1 전극층, 상기 세라믹 본체의 상기 제3 면, 상기 제4 면, 상기 제5 면 및 상기 제6 면 중 적어도 하나의 면 상에 배치되고 상기 제1 전극층에 접하는 제1 비전도성 수지층, 및 상기 제1 비전도성 수지층의 적어도 일부분을 덮는 제1 전도성 수지층을 포함하고,상기 제2 외부 전극은, 상기 세라믹 본체의 상기 제2 면 상에 배치되고 상기 복수의 제2 내부 전극에 전기적으로 연결되는 제2 전극층, 상기 세라믹 본체의 상기 제3 면, 상기 제4 면, 상기 제5 면 및 상기 제6 면 중 적어도 하나의 면 상에 배치되고 상기 제2 전극층에 접하는 제2 비전도성 수지층, 및 상기 제2 비전도성 수지층의 적어도 일부분을 덮는 제2 전도성 수지층을 포함하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>2. 제1항에서,상기 제1 비전도성 수지층은, 상기 제1 전극층에 접하는 제1 단부, 및 상기 제1 방향으로 상기 제1 단부에 대향하는 제2 단부를 포함하고,상기 제2 비전도성 수지층은, 상기 제2 전극층에 접하는 제3 단부, 및 상기 제1 방향으로 상기 제3 단부에 대향하는 제4 단부를 포함하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>3. 제2항에서,상기 제1 전도성 수지층은 상기 제1 비전도성 수지층의 상기 제1 단부 및 상기 제2 단부를 덮고,상기 제2 전도성 수지층은 상기 제2 비전도성 수지층의 상기 제3 단부 및 상기 제4 단부를 덮는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>4. 제2항에서,상기 제1 전도성 수지층은 상기 제1 비전도성 수지층의 상기 제1 단부를 덮고 상기 제2 단부를 노출하며,상기 제2 전도성 수지층은 상기 제2 비전도성 수지층의 상기 제3 단부를 덮고 상기 제4 단부를 노출하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>5. 제4항에서,상기 제1 비전도성 수지층의 길이는 상기 제1 전도성 수지층의 길이보다 더 크고,상기 제2 비전도성 수지층의 길이는 상기 제2 전도성 수지층의 길이보다 더 큰, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>6. 제1항에서,상기 제1 전극층은 상기 세라믹 본체의 상기 제3 면, 상기 제4 면, 상기 제5 면 및 상기 제6 면 중 적어도 하나의 면 상에 배치되는 제1 연장부를 더 포함하고,상기 제2 전극층은 상기 세라믹 본체의 상기 제3 면, 상기 제4 면, 상기 제5 면 및 상기 제6 면 중 적어도 하나의 면 상에 배치되는 제2 연장부를 더 포함하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>7. 제6항에서,상기 제1 연장부는 상기 제1 비전도성 수지층에 의해 덮이고,상기 제2 연장부는 상기 제2 비전도성 수지층에 의해 덮이는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>8. 제6항에서,상기 제1 비전도성 수지층은, 상기 제1 전극층에 접하는 제1 단부, 및 상기 제1 방향으로 상기 제1 단부에 대향하는 제2 단부를 포함하고,상기 제2 비전도성 수지층은, 상기 제2 전극층에 접하는 제3 단부, 및 상기 제1 방향으로 상기 제3 단부에 대향하는 제4 단부를 포함하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>9. 제8항에서,상기 제1 전도성 수지층은 상기 제1 비전도성 수지층의 상기 제2 단부를 덮고,상기 제2 전도성 수지층은 상기 제2 비전도성 수지층의 상기 제4 단부를 덮는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>10. 제8항에서,상기 제1 전도성 수지층은 상기 제1 비전도성 수지층의 상기 제2 단부를 노출하고,상기 제2 전도성 수지층은 상기 제2 비전도성 수지층의 상기 제4 단부를 노출하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>11. 제8항에서,상기 제1 비전도성 수지층의 길이는 상기 제1 전도성 수지층의 길이보다 더 크고,상기 제2 비전도성 수지층의 길이는 상기 제2 전도성 수지층의 길이보다 더 큰, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>12. 제1 방향으로 대향하는 제1 면과 제2 면, 제2 방향으로 대향하고 상기 제1 면과 상기 제2 면을 연결하는 제3 면과 제4 면, 제3 방향으로 대향하고 상기 제1 면과 상기 제2 면을 연결하는 제5 면과 제6 면을 포함하는 세라믹 본체,상기 세라믹 본체의 내부에 배치되는 복수의 제1 내부 전극과 복수의 제2 내부 전극,상기 세라믹 본체의 상기 제3 면, 상기 제4 면, 상기 제5 면 및 상기 제6 면 중 적어도 하나의 면 상에 배치되는 비전도성 수지층, 및상기 세라믹 본체의 외부에 배치되는 제1 외부 전극과 제2 외부 전극을 포함하고,상기 제1 외부 전극은, 상기 세라믹 본체의 상기 제1 면 상에 배치되고 상기 복수의 제1 내부 전극에 전기적으로 연결되는 제1 전극층, 및 상기 비전도성 수지층의 적어도 일부분을 덮는 제1 전도성 수지층을 포함하고,상기 제2 외부 전극은, 상기 세라믹 본체의 상기 제2 면 상에 배치되고 상기 복수의 제2 내부 전극에 전기적으로 연결되는 제2 전극층, 및 상기 비전도성 수지층의 적어도 일부분을 덮는 제2 전도성 수지층을 포함하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>13. 제12항에서,상기 제1 전극층은 상기 세라믹 본체의 상기 제3 면, 상기 제4 면, 상기 제5 면 및 상기 제6 면 중 적어도 하나의 면 상에 배치되고 상기 비전도성 수지층에 의해 덮이는 제1 연장부를 더 포함하고,상기 제2 전극층은 상기 세라믹 본체의 상기 제3 면, 상기 제4 면, 상기 제5 면 및 상기 제6 면 중 적어도 하나의 면 상에 배치되고 상기 비전도성 수지층에 의해 덮이는 제2 연장부를 더 포함하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>14. 제1항에서,상기 제1 전극층은 구리(Cu) 또는 니켈(Ni)을 포함하고,상기 제2 전극층은 구리(Cu) 또는 니켈(Ni)을 포함하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>15. 제1항에서,상기 제1 비도전성 수지층은 에폭시를 포함하고,상기 제2 비도전성 수지층은 에폭시를 포함하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>16. 제1항에서,상기 제1 도전성 수지층은 도전성 금속과 에폭시를 포함하고,상기 제2 도전성 수지층은 도전성 금속과 에폭시를 포함하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>17. 제1항에서,상기 제1 도전성 수지층은 금속간 화합물과 에폭시를 포함하고,상기 제2 도전성 수지층은 금속간 화합물과 에폭시를 포함하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>18. 제1항에서,상기 제1 외부 전극의 적어도 일부분을 덮는 제1 도금층 및 상기 제2 외부 전극의 적어도 일부분을 덮는 제2 도금층을 더 포함하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>19. 제18항에서,상기 제1 도금층은 상기 제1 외부 전극 상에 배치되는 제1 층과 상기 제1 층 상에 배치되는 제2 층을 포함하고,상기 제2 도금층은 상기 제2 외부 전극 상에 배치되는 제3 층과 상기 제3 층 상에 배치되는 제4 층을 포함하는, 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>20. 제19항에서,상기 제1 층 및 상기 제3 층은 니켈(Ni)을 포함하고,상기 제2 층 및 상기 제4 층은 주석(Sn)을 포함하는, 적층 세라믹 커패시터.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>PARK, HYEJIN</engName><name>박혜진</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KANG, BYUNGWOO</engName><name>강병우</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, SANGWOOK</engName><name>이상욱</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>HAN, SEUNG-HUN</engName><name>한승훈</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, JUNGMIN</engName><name>김정민</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 강남대로 ***, 산학협동재단빌딩 **층(서초동)</address><code>920071000819</code><country>대한민국</country><engName>PanKorea Patent &amp; Law Firm</engName><name>팬코리아특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.11.16</receiptDate><receiptNumber>1-1-2023-1268773-92</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230158892.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ebcc81bc5cc1a2d82cdb8d56a73e82cef0aea8a807ce3526bfb88b5c50bb8b9e1c1b7bc7806e3124b361eb8dc8c62957e89a7f5df21b3134</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf517d5eb0fc83a092f0a25218d99d098ac4804ea755932429cbcffdeac78dddb795d5423a0898d3e81a37cbf18e21cd3edb0ff19d6b0c9b45</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>