# lower rst vector :04, exp: 04
# upper rst vector :c0 exp: C0
# FIRST vector :78 exp: SEI (78)
# pm	 fm	 v
# 0000	 00004010	 00
# 0001	 00004011	 00
# 0002	 00004012	 00
# 0003	 00004013	 00
# 0004	 00004014	 00
# 0005	 00004015	 00
# 0006	 00004016	 00
# 0007	 00004017	 00
# 0008	 00004018	 00
# 0009	 00004019	 00
# 000a	 0000401a	 00
# 000b	 0000401b	 00
# 000c	 0000401c	 00
# 000d	 0000401d	 00
# 000e	 0000401e	 00
# 000f	 0000401f	 00
# 0010	 00004020	 00
# 0011	 00004021	 00
# 0012	 00004022	 00
# 0013	 00004023	 00
# 0014	 00004024	 00
# 0015	 00004025	 00
# 0016	 00004026	 00
# 0017	 00004027	 00
# 0018	 00004028	 00
# 0019	 00004029	 00
# 001a	 0000402a	 00
# 001b	 0000402b	 00
# 001c	 0000402c	 00
# 001d	 0000402d	 00
# 001e	 0000402e	 00
# 001f	 0000402f	 00
# 0020	 00004030	 80
# 0021	 00004031	 80
# 0022	 00004032	 ff
# 0023	 00004033	 80
# 0024	 00004034	 80
# 0025	 00004035	 00
# 0026	 00004036	 00
# 0027	 00004037	 00
# 0028	 00004038	 80
# 0029	 00004039	 80
# 002a	 0000403a	 ff
# 002b	 0000403b	 80
# 002c	 0000403c	 80
# 002d	 0000403d	 00
# 002e	 0000403e	 00
# 002f	 0000403f	 00
# 0030	 00004040	 00
# 0031	 00004041	 00
# 0032	 00004042	 ff
# 0033	 00004043	 00
# 0034	 00004044	 00
# 0035	 00004045	 00
# 0036	 00004046	 00
# 0037	 00004047	 00
# 0038	 00004048	 00
# 0039	 00004049	 00
# 003a	 0000404a	 ff
# 003b	 0000404b	 00
# 003c	 0000404c	 00
# 003d	 0000404d	 00
# 003e	 0000404e	 00
# 003f	 0000404f	 00
# ** Note: $stop    : C:/Users/sear/Documents/NESSOC/verilog/testbenches/rom_tb.sv(46)
#    Time: 13410 ns  Iteration: 0  Instance: /rom_tb
# Break in Module rom_tb at C:/Users/sear/Documents/NESSOC/verilog/testbenches/rom_tb.sv line 46

