Fitter report for DE1_D5M
Sun Jun 10 22:20:57 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 10 22:20:57 2018    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; DE1_D5M                                  ;
; Top-level Entity Name              ; DE1_D5M                                  ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C7                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 3,514 / 18,752 ( 19 % )                  ;
;     Total combinational functions  ; 3,233 / 18,752 ( 17 % )                  ;
;     Dedicated logic registers      ; 1,357 / 18,752 ( 7 % )                   ;
; Total registers                    ; 1371                                     ;
; Total pins                         ; 301 / 315 ( 96 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 53,200 / 239,616 ( 22 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                   ;
+---------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node          ; Action          ; Operation        ; Reason                         ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+---------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; rCCD_DATA[0]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[13]       ; COMBOUT          ;                       ;
; rCCD_DATA[1]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[12]       ; COMBOUT          ;                       ;
; rCCD_DATA[2]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[11]       ; COMBOUT          ;                       ;
; rCCD_DATA[3]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[10]       ; COMBOUT          ;                       ;
; rCCD_DATA[4]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[9]        ; COMBOUT          ;                       ;
; rCCD_DATA[5]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[8]        ; COMBOUT          ;                       ;
; rCCD_DATA[6]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[7]        ; COMBOUT          ;                       ;
; rCCD_DATA[7]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[6]        ; COMBOUT          ;                       ;
; rCCD_DATA[8]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[5]        ; COMBOUT          ;                       ;
; rCCD_DATA[9]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[4]        ; COMBOUT          ;                       ;
; rCCD_DATA[10] ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[3]        ; COMBOUT          ;                       ;
; rCCD_DATA[11] ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[1]        ; COMBOUT          ;                       ;
; rCCD_FVAL     ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[22]       ; COMBOUT          ;                       ;
; rCCD_LVAL     ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[21]       ; COMBOUT          ;                       ;
+---------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4965 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4965 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4959    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 6       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/altera/12.1/Project/DE1_CAMERA/DE1_CAMERA/DE1_D5M.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,514 / 18,752 ( 19 % )   ;
;     -- Combinational with no register       ; 2157                      ;
;     -- Register only                        ; 281                       ;
;     -- Combinational with a register        ; 1076                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1045                      ;
;     -- 3 input functions                    ; 754                       ;
;     -- <=2 input functions                  ; 1434                      ;
;     -- Register only                        ; 281                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2156                      ;
;     -- arithmetic mode                      ; 1077                      ;
;                                             ;                           ;
; Total registers*                            ; 1,371 / 19,649 ( 7 % )    ;
;     -- Dedicated logic registers            ; 1,357 / 18,752 ( 7 % )    ;
;     -- I/O registers                        ; 14 / 897 ( 2 % )          ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 277 / 1,172 ( 24 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 301 / 315 ( 96 % )        ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )           ;
;                                             ;                           ;
; Global signals                              ; 6                         ;
; M4Ks                                        ; 18 / 52 ( 35 % )          ;
; Total block memory bits                     ; 53,200 / 239,616 ( 22 % ) ;
; Total block memory implementation bits      ; 82,944 / 239,616 ( 35 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 6 / 16 ( 38 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 5%              ;
; Peak interconnect usage (total/H/V)         ; 19% / 19% / 18%           ;
; Maximum fan-out                             ; 615                       ;
; Highest non-global fan-out                  ; 615                       ;
; Total fan-out                               ; 14481                     ;
; Average fan-out                             ; 2.82                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3514 / 18752 ( 19 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 2157                  ; 0                              ;
;     -- Register only                        ; 281                   ; 0                              ;
;     -- Combinational with a register        ; 1076                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1045                  ; 0                              ;
;     -- 3 input functions                    ; 754                   ; 0                              ;
;     -- <=2 input functions                  ; 1434                  ; 0                              ;
;     -- Register only                        ; 281                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2156                  ; 0                              ;
;     -- arithmetic mode                      ; 1077                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1371                  ; 0                              ;
;     -- Dedicated logic registers            ; 1357 / 18752 ( 7 % )  ; 0 / 18752 ( 0 % )              ;
;     -- I/O registers                        ; 14                    ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 275 / 1172 ( 23 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 301                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 53200                 ; 0                              ;
; Total RAM block bits                        ; 82944                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 18 / 52 ( 34 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 5 / 20 ( 25 % )       ; 2 / 20 ( 10 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 492                   ; 1                              ;
;     -- Registered Input Connections         ; 491                   ; 0                              ;
;     -- Output Connections                   ; 1                     ; 492                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 14631                 ; 495                            ;
;     -- Registered Connections               ; 5020                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 493                            ;
;     -- hard_block:auto_generated_inst       ; 493                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 27                    ; 1                              ;
;     -- Output Ports                         ; 155                   ; 2                              ;
;     -- Bidir Ports                          ; 119                   ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT  ; B6    ; 3        ; 3            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[0] ; B12   ; 4        ; 24           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[1] ; A12   ; 4        ; 24           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[0] ; D12   ; 3        ; 24           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[1] ; E12   ; 3        ; 24           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50    ; L1    ; 2        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK   ; M21   ; 6        ; 50           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]      ; R22   ; 6        ; 50           ; 10           ; 1           ; 35                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]      ; R21   ; 6        ; 50           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]      ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]      ; T21   ; 6        ; 50           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK     ; H15   ; 4        ; 44           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT     ; J14   ; 4        ; 42           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]       ; L22   ; 5        ; 50           ; 14           ; 0           ; 62                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]       ; L21   ; 5        ; 50           ; 14           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]       ; M22   ; 6        ; 50           ; 14           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]       ; V12   ; 7        ; 26           ; 0            ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]       ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]       ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]       ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]       ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]       ; M1    ; 1        ; 0            ; 13           ; 2           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]       ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK         ; C7    ; 3        ; 7            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS         ; D8    ; 3        ; 9            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI         ; E8    ; 3        ; 11           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD    ; F14   ; 4        ; 35           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; W4    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; W3    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W5    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; R6    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; R5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; U3    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; V4    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; T3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; T6    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AB20  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AA20  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; U14   ; 7        ; 39           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; V14   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; Y16   ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; R15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; U15   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; R14   ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; U20   ; 6        ; 50           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; Y14   ; 7        ; 39           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; G7    ; 3        ; 5            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TDO           ; D7    ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; G8    ; 3        ; 7            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; F8    ; 3        ; 9            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; F10   ; 3        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; H8    ; 3        ; 7            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; H3    ; 2        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; H16   ; 5        ; 50           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; J17   ; 5        ; 50           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; P9    ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; P8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; M18   ; 6        ; 50           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; M6    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; H10   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; T16   ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; R16   ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H9    ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; C16   ; 4        ; 44           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                       ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+
; AUD_ADCLRCK ; A6    ; 3        ; 3            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; AUD_BCLK    ; A4    ; 3        ; 1            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; AUD_DACLRCK ; A5    ; 3        ; 3            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; DRAM_DQ[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; FL_DQ[0]    ; AB16  ; 7        ; 35           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[1]    ; AA16  ; 7        ; 35           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[2]    ; AB17  ; 7        ; 37           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[3]    ; AA17  ; 7        ; 37           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[4]    ; AB18  ; 7        ; 42           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[5]    ; AA18  ; 7        ; 44           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[6]    ; AB19  ; 7        ; 48           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[7]    ; AA19  ; 7        ; 48           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[0]   ; A13   ; 4        ; 26           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[10]  ; A18   ; 4        ; 46           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[11]  ; B18   ; 4        ; 46           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[12]  ; A19   ; 4        ; 46           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[13]  ; B19   ; 4        ; 46           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[14]  ; A20   ; 4        ; 48           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[15]  ; B20   ; 4        ; 48           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[16]  ; C21   ; 5        ; 50           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[17]  ; C22   ; 5        ; 50           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[18]  ; D21   ; 5        ; 50           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[19]  ; D22   ; 5        ; 50           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[1]   ; B13   ; 4        ; 26           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[20]  ; E21   ; 5        ; 50           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[21]  ; E22   ; 5        ; 50           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[22]  ; F21   ; 5        ; 50           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[23]  ; F22   ; 5        ; 50           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[24]  ; G21   ; 5        ; 50           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[25]  ; G22   ; 5        ; 50           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[26]  ; J21   ; 5        ; 50           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[27]  ; J22   ; 5        ; 50           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[28]  ; K21   ; 5        ; 50           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[29]  ; K22   ; 5        ; 50           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[2]   ; A14   ; 4        ; 29           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[30]  ; J19   ; 5        ; 50           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[31]  ; J20   ; 5        ; 50           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[32]  ; J18   ; 5        ; 50           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[33]  ; K20   ; 5        ; 50           ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[34]  ; L19   ; 5        ; 50           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[35]  ; L18   ; 5        ; 50           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[3]   ; B14   ; 4        ; 29           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[4]   ; A15   ; 4        ; 33           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[5]   ; B15   ; 4        ; 33           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[6]   ; A16   ; 4        ; 33           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[7]   ; B16   ; 4        ; 33           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[8]   ; A17   ; 4        ; 37           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[9]   ; B17   ; 4        ; 37           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[0]   ; H12   ; 4        ; 31           ; 27           ; 0           ; 615                   ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[10]  ; C14   ; 4        ; 39           ; 27           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[11]  ; D14   ; 4        ; 35           ; 27           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[12]  ; D15   ; 4        ; 39           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[13]  ; D16   ; 4        ; 42           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[14]  ; C17   ; 4        ; 48           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[15]  ; C18   ; 4        ; 48           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[16]  ; C19   ; 5        ; 50           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[17]  ; C20   ; 5        ; 50           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[18]  ; D19   ; 5        ; 50           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[19]  ; D20   ; 5        ; 50           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[1]   ; H13   ; 4        ; 37           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[20]  ; E20   ; 5        ; 50           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[21]  ; F20   ; 5        ; 50           ; 23           ; 0           ; 0                     ; 13                 ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[22]  ; E19   ; 5        ; 50           ; 25           ; 1           ; 0                     ; 4                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[23]  ; E18   ; 5        ; 50           ; 25           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO    ; -                   ;
; GPIO_1[24]  ; G20   ; 5        ; 50           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[25]  ; G18   ; 5        ; 50           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[26]  ; G17   ; 5        ; 50           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[27]  ; H17   ; 5        ; 50           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[28]  ; J15   ; 5        ; 50           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[29]  ; H18   ; 5        ; 50           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[2]   ; H14   ; 4        ; 42           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[30]  ; N22   ; 6        ; 50           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[31]  ; N21   ; 6        ; 50           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[32]  ; P15   ; 6        ; 50           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[33]  ; N15   ; 6        ; 50           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[34]  ; P17   ; 6        ; 50           ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[35]  ; P18   ; 6        ; 50           ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[3]   ; G15   ; 4        ; 39           ; 27           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[4]   ; E14   ; 4        ; 35           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[5]   ; E15   ; 4        ; 42           ; 27           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[6]   ; F15   ; 4        ; 39           ; 27           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[7]   ; G16   ; 4        ; 44           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[8]   ; F12   ; 4        ; 31           ; 27           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[9]   ; F13   ; 4        ; 35           ; 27           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; I2C_SDAT    ; B3    ; 3        ; 1            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SD_CMD      ; E7    ; 3        ; 5            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                          ; -                   ;
; SD_DAT      ; Y20   ; 6        ; 50           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                          ; -                   ;
; SD_DAT3     ; H7    ; 3        ; 5            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 41 / 41 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 33 / 33 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 37 / 43 ( 86 % )  ; 3.3V          ; --           ;
; 4        ; 39 / 40 ( 98 % )  ; 3.3V          ; --           ;
; 5        ; 38 / 39 ( 97 % )  ; 3.3V          ; --           ;
; 6        ; 35 / 36 ( 97 % )  ; 3.3V          ; --           ;
; 7        ; 38 / 40 ( 95 % )  ; 3.3V          ; --           ;
; 8        ; 43 / 43 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 306        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; CLOCK_24[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 279        ; 4        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 273        ; 4        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 271        ; 4        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 265        ; 4        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 251        ; 4        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 249        ; 4        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 247        ; 4        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 305        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; CLOCK_24[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 280        ; 4        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 278        ; 4        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 272        ; 4        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 270        ; 4        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 264        ; 4        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 250        ; 4        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 248        ; 4        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 246        ; 4        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; TCK                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 245        ; 4        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 244        ; 4        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 238        ; 5        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ; 239        ; 5        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 236        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 237        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; TDO                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 309        ; 3        ; TCS                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 302        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; CLOCK_27[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 259        ; 4        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 255        ; 4        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 241        ; 5        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 229        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 230        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 308        ; 3        ; TDI                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; CLOCK_27[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 242        ; 5        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 234        ; 5        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 227        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 228        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 268        ; 4        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 223        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 224        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 313        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 252        ; 4        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 231        ; 5        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 232        ; 5        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ; 221        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 222        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H8       ; 314        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ; 300        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 257        ; 4        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 253        ; 4        ; PS2_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 219        ; 5        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ; 226        ; 5        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 225        ; 5        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; PS2_DAT                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 220        ; 5        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 217        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 216        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 213        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 211        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 212        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 209        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 210        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 207        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ; 201        ; 6        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; EXT_CLOCK                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 200        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 47         ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 94         ; 8        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 187        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 145        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 150        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 151        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 155        ; 7        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 156        ; 7        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 146        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 157        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 149        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------+
; PLL Summary                                                                 ;
+----------------------------------+------------------------------------------+
; Name                             ; sdram_pll:u6|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------------+
; SDC pin name                     ; u6|altpll_component|pll                  ;
; PLL mode                         ; Normal                                   ;
; Compensate clock                 ; clock0                                   ;
; Compensated input/output pins    ; --                                       ;
; Self reset on gated loss of lock ; Off                                      ;
; Gate lock counter                ; --                                       ;
; Input frequency 0                ; 50.0 MHz                                 ;
; Input frequency 1                ; --                                       ;
; Nominal PFD frequency            ; 50.0 MHz                                 ;
; Nominal VCO frequency            ; 750.2 MHz                                ;
; VCO post scale K counter         ; --                                       ;
; VCO multiply                     ; --                                       ;
; VCO divide                       ; --                                       ;
; Freq min lock                    ; 33.33 MHz                                ;
; Freq max lock                    ; 66.67 MHz                                ;
; M VCO Tap                        ; 2                                        ;
; M Initial                        ; 3                                        ;
; M value                          ; 15                                       ;
; N value                          ; 1                                        ;
; Preserve PLL counter order       ; Off                                      ;
; PLL location                     ; PLL_1                                    ;
; Inclk0 signal                    ; CLOCK_50                                 ;
; Inclk1 signal                    ; --                                       ;
; Inclk0 signal type               ; Dedicated Pin                            ;
; Inclk1 signal type               ; --                                       ;
+----------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                            ;
+--------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+--------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; sdram_pll:u6|altpll:altpll_component|_clk0 ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)        ; 50/50      ; C0      ; 6             ; 3/3 Even   ; 3       ; 2       ; u6|altpll_component|pll|clk[0] ;
; sdram_pll:u6|altpll:altpll_component|_clk1 ; clock1       ; 5    ; 2   ; 125.0 MHz        ; -135 (-3000 ps) ; 50/50      ; C2      ; 6             ; 3/3 Even   ; 1       ; 0       ; u6|altpll_component|pll|clk[1] ;
+--------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                             ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE1_D5M                                          ; 3514 (3)    ; 1357 (1)                  ; 14 (14)       ; 53200       ; 18   ; 0            ; 0       ; 0         ; 301  ; 0            ; 2157 (2)     ; 281 (0)           ; 1076 (1)         ; |DE1_D5M                                                                                                                                                        ;              ;
;    |CCD_Capture:u3|                               ; 81 (81)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 8 (8)             ; 57 (57)          ; |DE1_D5M|CCD_Capture:u3                                                                                                                                         ;              ;
;    |Histogram:u11|                                ; 705 (705)   ; 401 (401)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (302)    ; 9 (9)             ; 394 (394)        ; |DE1_D5M|Histogram:u11                                                                                                                                          ;              ;
;    |I2C_CCD_Config:u8|                            ; 258 (176)   ; 132 (94)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (82)     ; 16 (4)            ; 116 (90)         ; |DE1_D5M|I2C_CCD_Config:u8                                                                                                                                      ;              ;
;       |I2C_Controller:u0|                         ; 82 (82)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 12 (12)           ; 26 (26)          ; |DE1_D5M|I2C_CCD_Config:u8|I2C_Controller:u0                                                                                                                    ;              ;
;    |RAW2RGB:u4|                                   ; 150 (134)   ; 11 (0)                    ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (134)    ; 0 (0)             ; 11 (0)           ; |DE1_D5M|RAW2RGB:u4                                                                                                                                             ;              ;
;       |Line_Buffer:u0|                            ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0                                                                                                                              ;              ;
;          |altshift_taps:altshift_taps_component|  ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component                                                                                        ;              ;
;             |shift_taps_ikn:auto_generated|       ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated                                                          ;              ;
;                |altsyncram_cm81:altsyncram2|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 30672       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2                              ;              ;
;                |cntr_3rf:cntr1|                   ; 16 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 11 (11)          ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1                                           ;              ;
;                   |cmpr_mdc:cmpr5|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cmpr_mdc:cmpr5                            ;              ;
;    |RAW2gray:u9|                                  ; 1145 (24)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1145 (24)    ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9                                                                                                                                            ;              ;
;       |lpm_divide:Div0|                           ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div0                                                                                                                            ;              ;
;          |lpm_divide_pfm:auto_generated|          ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated                                                                                              ;              ;
;             |sign_div_unsign_3nh:divider|         ; 340 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider                                                                  ;              ;
;                |alt_u_div_85f:divider|            ; 340 (340)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 340 (340)    ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider                                            ;              ;
;       |lpm_divide:Div1|                           ; 338 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div1                                                                                                                            ;              ;
;          |lpm_divide_qfm:auto_generated|          ; 338 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated                                                                                              ;              ;
;             |sign_div_unsign_4nh:divider|         ; 338 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider                                                                  ;              ;
;                |alt_u_div_a5f:divider|            ; 338 (338)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (338)    ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider                                            ;              ;
;       |lpm_divide:Div2|                           ; 278 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div2                                                                                                                            ;              ;
;          |lpm_divide_0gm:auto_generated|          ; 278 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated                                                                                              ;              ;
;             |sign_div_unsign_anh:divider|         ; 278 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (0)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider                                                                  ;              ;
;                |alt_u_div_m5f:divider|            ; 278 (278)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (278)    ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider                                            ;              ;
;       |lpm_mult:Mult0|                            ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0                                                                                                                             ;              ;
;          |multcore:mult_core|                     ; 60 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (34)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core                                                                                                          ;              ;
;             |mpar_add:padder|                     ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                          ;              ;
;                |lpm_add_sub:adder[0]|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                     ;              ;
;                   |add_sub_4ch:auto_generated|    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_4ch:auto_generated                                          ;              ;
;                |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                     ;              ;
;                   |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                ;              ;
;                      |add_sub_8ch:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated                     ;              ;
;       |lpm_mult:Mult1|                            ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1                                                                                                                             ;              ;
;          |multcore:mult_core|                     ; 64 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (36)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core                                                                                                          ;              ;
;             |mpar_add:padder|                     ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                          ;              ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                     ;              ;
;                   |add_sub_5ch:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated                                          ;              ;
;                |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                     ;              ;
;                   |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                ;              ;
;                      |add_sub_9ch:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated                     ;              ;
;       |lpm_mult:Mult2|                            ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2                                                                                                                             ;              ;
;          |multcore:mult_core|                     ; 41 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (21)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core                                                                                                          ;              ;
;             |mpar_add:padder|                     ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                          ;              ;
;                |lpm_add_sub:adder[0]|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                     ;              ;
;                   |add_sub_2ch:auto_generated|    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2ch:auto_generated                                          ;              ;
;                |mpar_add:sub_par_add|             ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                     ;              ;
;                   |lpm_add_sub:adder[0]|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                ;              ;
;                      |add_sub_6ch:auto_generated| ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated                     ;              ;
;    |Reset_Delay:u2|                               ; 48 (48)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 35 (35)          ; |DE1_D5M|Reset_Delay:u2                                                                                                                                         ;              ;
;    |SEG7_LUT_8:u5|                                ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |DE1_D5M|SEG7_LUT_8:u5                                                                                                                                          ;              ;
;       |SEG7_LUT:u0|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|SEG7_LUT_8:u5|SEG7_LUT:u0                                                                                                                              ;              ;
;       |SEG7_LUT:u1|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|SEG7_LUT_8:u5|SEG7_LUT:u1                                                                                                                              ;              ;
;       |SEG7_LUT:u2|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|SEG7_LUT_8:u5|SEG7_LUT:u2                                                                                                                              ;              ;
;       |SEG7_LUT:u3|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|SEG7_LUT_8:u5|SEG7_LUT:u3                                                                                                                              ;              ;
;    |Sdram_Control_4Port:u7|                       ; 906 (227)   ; 665 (130)                 ; 0 (0)         ; 22528       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 241 (96)     ; 244 (16)          ; 421 (115)        ; |DE1_D5M|Sdram_Control_4Port:u7                                                                                                                                 ;              ;
;       |Sdram_FIFO:read_fifo1|                     ; 133 (0)     ; 108 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 52 (0)            ; 56 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1                                                                                                           ;              ;
;          |dcfifo:dcfifo_component|                ; 133 (0)     ; 108 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 52 (0)            ; 56 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                   ;              ;
;             |dcfifo_m2o1:auto_generated|          ; 133 (34)    ; 108 (21)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (4)       ; 52 (20)           ; 56 (11)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                        ;              ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                        ;              ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                        ;              ;
;                |a_graycounter_egc:wrptr_gp|       ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                             ;              ;
;                |a_graycounter_o96:rdptr_g1p|      ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (14)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                            ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                             ;              ;
;                   |dffpipe_pe9:dffpipe18|         ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18       ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                             ;              ;
;                   |dffpipe_qe9:dffpipe22|         ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22       ;              ;
;                |altsyncram_1l81:fifo_ram|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                               ;              ;
;                   |altsyncram_drg1:altsyncram14|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14  ;              ;
;                |cmpr_536:rdempty_eq_comp|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                               ;              ;
;                |cmpr_536:wrfull_eq_comp|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                ;              ;
;                |dffpipe_ngh:rdaclr|               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                     ;              ;
;                |dffpipe_oe9:ws_brp|               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                     ;              ;
;                |dffpipe_oe9:ws_bwp|               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                     ;              ;
;       |Sdram_FIFO:read_fifo2|                     ; 133 (0)     ; 108 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 52 (0)            ; 56 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2                                                                                                           ;              ;
;          |dcfifo:dcfifo_component|                ; 133 (0)     ; 108 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 52 (0)            ; 56 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                   ;              ;
;             |dcfifo_m2o1:auto_generated|          ; 133 (34)    ; 108 (21)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (5)       ; 52 (19)           ; 56 (10)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                        ;              ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                        ;              ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                        ;              ;
;                |a_graycounter_egc:wrptr_gp|       ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 14 (14)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                             ;              ;
;                |a_graycounter_o96:rdptr_g1p|      ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                            ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                             ;              ;
;                   |dffpipe_pe9:dffpipe18|         ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18       ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 4 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                             ;              ;
;                   |dffpipe_qe9:dffpipe22|         ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22       ;              ;
;                |altsyncram_1l81:fifo_ram|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                               ;              ;
;                   |altsyncram_drg1:altsyncram14|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14  ;              ;
;                |cmpr_536:rdempty_eq_comp|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                               ;              ;
;                |cmpr_536:wrfull_eq_comp|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                ;              ;
;                |dffpipe_ngh:rdaclr|               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                     ;              ;
;                |dffpipe_oe9:ws_brp|               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                     ;              ;
;                |dffpipe_oe9:ws_bwp|               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                     ;              ;
;       |Sdram_FIFO:write_fifo1|                    ; 134 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 50 (0)            ; 58 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1                                                                                                          ;              ;
;          |dcfifo:dcfifo_component|                ; 134 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 50 (0)            ; 58 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                  ;              ;
;             |dcfifo_m2o1:auto_generated|          ; 134 (34)    ; 108 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (4)       ; 50 (18)           ; 58 (11)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                       ;              ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin|  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                       ;              ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin|  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                       ;              ;
;                |a_graycounter_egc:wrptr_gp|       ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 12 (12)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                            ;              ;
;                |a_graycounter_o96:rdptr_g1p|      ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 14 (14)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                           ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                            ;              ;
;                   |dffpipe_pe9:dffpipe18|         ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18      ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                            ;              ;
;                   |dffpipe_qe9:dffpipe22|         ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22      ;              ;
;                |altsyncram_1l81:fifo_ram|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                              ;              ;
;                   |altsyncram_drg1:altsyncram14|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14 ;              ;
;                |cmpr_536:rdempty_eq_comp|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                              ;              ;
;                |cmpr_536:wrfull_eq_comp|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                               ;              ;
;                |dffpipe_kec:rs_brp|               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                    ;              ;
;                |dffpipe_kec:rs_bwp|               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                    ;              ;
;                |dffpipe_ngh:rdaclr|               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                    ;              ;
;       |Sdram_FIFO:write_fifo2|                    ; 137 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 55 (0)            ; 53 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2                                                                                                          ;              ;
;          |dcfifo:dcfifo_component|                ; 137 (0)     ; 108 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 55 (0)            ; 53 (0)           ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                  ;              ;
;             |dcfifo_m2o1:auto_generated|          ; 137 (34)    ; 108 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (4)       ; 55 (19)           ; 53 (11)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                       ;              ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin|  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                       ;              ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin|  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                       ;              ;
;                |a_graycounter_egc:wrptr_gp|       ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 11 (11)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                            ;              ;
;                |a_graycounter_o96:rdptr_g1p|      ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                           ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 2 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                            ;              ;
;                   |dffpipe_pe9:dffpipe18|         ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 2 (2)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18      ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|       ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                            ;              ;
;                   |dffpipe_qe9:dffpipe22|         ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22      ;              ;
;                |altsyncram_1l81:fifo_ram|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                              ;              ;
;                   |altsyncram_drg1:altsyncram14|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14 ;              ;
;                |cmpr_536:rdempty_eq_comp|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                              ;              ;
;                |cmpr_536:wrfull_eq_comp|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                               ;              ;
;                |dffpipe_kec:rs_brp|               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                    ;              ;
;                |dffpipe_kec:rs_bwp|               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                    ;              ;
;                |dffpipe_ngh:rdaclr|               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                    ;              ;
;       |command:command1|                          ; 63 (63)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 3 (3)             ; 45 (45)          ; |DE1_D5M|Sdram_Control_4Port:u7|command:command1                                                                                                                ;              ;
;       |control_interface:control1|                ; 80 (80)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 16 (16)           ; 39 (39)          ; |DE1_D5M|Sdram_Control_4Port:u7|control_interface:control1                                                                                                      ;              ;
;    |Sobel:u12|                                    ; 81 (81)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 3 (3)             ; 18 (18)          ; |DE1_D5M|Sobel:u12                                                                                                                                              ;              ;
;    |VGA_Controller:u1|                            ; 62 (62)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 1 (1)             ; 26 (26)          ; |DE1_D5M|VGA_Controller:u1                                                                                                                                      ;              ;
;    |mux:u10|                                      ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 0 (0)            ; |DE1_D5M|mux:u10                                                                                                                                                ;              ;
;    |sdram_pll:u6|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sdram_pll:u6                                                                                                                                           ;              ;
;       |altpll:altpll_component|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sdram_pll:u6|altpll:altpll_component                                                                                                                   ;              ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; FL_DQ[0]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[1]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[2]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[3]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[4]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[5]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[6]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[7]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[0]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SD_DAT        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_DAT3       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SD_CMD        ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I2C_SDAT      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_ADCLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_DACLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_BCLK      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[0]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[1]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[2]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[3]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[4]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[5]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[6]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[7]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[8]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[9]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[10]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[11]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[12]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[13]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[14]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[15]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[2]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[14]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[15]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[0]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[0]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[1]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[3]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[4]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[5]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[6]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[7]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[8]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[9]     ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[10]    ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[11]    ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[12]    ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[13]    ; Bidir    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[21]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[22]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; GPIO_1[23]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; GPIO_1[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CLOCK_24[0]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_24[1]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_27[0]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_27[1]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; EXT_CLOCK     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; TDI           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TCK           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TCS           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TDO           ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; PS2_DAT       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PS2_CLK       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_ADCDAT    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; UART_RXD      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ;
; KEY[2]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[3]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[1]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FL_DQ[0]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[1]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[2]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[3]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[4]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[5]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[6]                                                                                                                                                                    ;                   ;         ;
; FL_DQ[7]                                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                                                 ;                   ;         ;
; SD_DAT                                                                                                                                                                      ;                   ;         ;
; SD_DAT3                                                                                                                                                                     ;                   ;         ;
; SD_CMD                                                                                                                                                                      ;                   ;         ;
; I2C_SDAT                                                                                                                                                                    ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                 ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                 ;                   ;         ;
; AUD_BCLK                                                                                                                                                                    ;                   ;         ;
; GPIO_0[0]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[1]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[9]                                                                                                                                                                   ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[34]                                                                                                                                                                  ;                   ;         ;
; GPIO_0[35]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[2]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[14]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[15]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[18]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[26]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[28]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[29]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[30]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[31]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[32]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[33]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[34]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[35]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[6]~feeder                                                                                                                            ; 1                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[7]                                                                                                                                   ; 1                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[8]~feeder                                                                                                                            ; 1                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                                                  ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[9]~feeder                                                                                                                            ; 1                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[11]~feeder                                                                                                                           ; 0                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[12]~feeder                                                                                                                           ; 1                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[13]~feeder                                                                                                                           ; 0                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                                                 ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[14]~feeder                                                                                                                           ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                 ;                   ;         ;
; GPIO_1[0]                                                                                                                                                                   ;                   ;         ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a1                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a2                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a3                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a4                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a5                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a6                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a7                               ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a8                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a9                               ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a10                              ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a11                              ; 0                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[10]                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[9]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[8]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[7]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[6]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[5]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[4]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[3]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[2]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[1]                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|counter_reg_bit4a[0]                                    ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0 ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9 ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0 ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9 ; 1                 ; 0       ;
;      - Histogram:u11|Red_out[3]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[1]                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[2]                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[3]                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[4]                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[5]                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[6]                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[7]                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[8]                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[9]                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[10]                                                                                                                                        ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[11]                                                                                                                                        ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[12]                                                                                                                                        ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[13]                                                                                                                                        ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[14]                                                                                                                                        ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[15]                                                                                                                                        ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[0]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[1]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[2]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[3]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[4]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[5]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[6]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[7]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[0]                                                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[1]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[2]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[3]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[4]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[5]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[6]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[7]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[8]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[9]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[10]                                                                                                                                            ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[11]                                                                                                                                            ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[12]                                                                                                                                            ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[13]                                                                                                                                            ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[14]                                                                                                                                            ; 0                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[15]                                                                                                                                            ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][19]                                                                                                                                          ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[8]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[9]                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[10]                                                                                                                                            ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[11]                                                                                                                                            ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[12]                                                                                                                                            ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[13]                                                                                                                                            ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[14]                                                                                                                                            ; 0                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[15]                                                                                                                                            ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][19]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][19]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][19]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][18]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][18]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][18]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][17]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][17]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][17]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][16]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][16]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][16]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][15]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][15]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][15]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][14]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][14]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][14]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][13]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][13]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][13]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][12]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][12]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][12]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][11]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][11]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][11]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[5][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][10]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][10]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][10]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][9]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[5][9]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[4][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][9]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][9]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][8]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[5][8]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[4][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][8]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][8]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[9][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[8][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[7][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[6][7]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[6][0]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[6][1]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[6][2]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[6][3]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[6][4]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[6][5]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[6][6]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[5][7]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[5][0]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[5][1]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[5][2]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[5][3]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[5][4]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[5][5]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[5][6]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[4][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][0]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[4][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[4][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[3][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[2][7]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][0]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][1]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][2]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][3]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][4]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][5]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[2][6]                                                                                                                                           ; 1                 ; 0       ;
;      - Histogram:u11|his_in[0][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[0][6]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][7]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][0]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][1]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][2]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][3]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][4]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][5]                                                                                                                                           ; 0                 ; 0       ;
;      - Histogram:u11|his_in[1][6]                                                                                                                                           ; 0                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[0]                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|Pre_FVAL                                                                                                                                              ; 0                 ; 0       ;
;      - CCD_Capture:u3|mSTART                                                                                                                                                ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_FVAL                                                                                                                                             ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_LVAL                                                                                                                                             ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]         ; 0                 ; 0       ;
;      - Sobel:u12|oSobel[2]                                                                                                                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                            ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]         ; 0                 ; 0       ;
;      - Sobel:u12|oSobel[3]                                                                                                                                                  ; 0                 ; 0       ;
;      - Sobel:u12|oSobel[4]                                                                                                                                                  ; 0                 ; 0       ;
;      - Sobel:u12|oSobel[5]                                                                                                                                                  ; 1                 ; 0       ;
;      - Sobel:u12|oSobel[6]                                                                                                                                                  ; 0                 ; 0       ;
;      - Sobel:u12|oSobel[7]                                                                                                                                                  ; 0                 ; 0       ;
;      - Sobel:u12|oSobel[8]                                                                                                                                                  ; 0                 ; 0       ;
;      - Sobel:u12|oSobel[9]                                                                                                                                                  ; 0                 ; 0       ;
;      - Sobel:u12|oSobel[10]                                                                                                                                                 ; 0                 ; 0       ;
;      - Sobel:u12|oSobel[11]                                                                                                                                                 ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                 ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]         ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[10]                                                                                                                                         ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[9]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[8]                                                                                                                                          ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[7]                                                                                                                                          ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[6]                                                                                                                                          ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[5]                                                                                                                                          ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[4]                                                                                                                                          ; 0                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[3]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[2]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[1]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[0]                                                                                                                                          ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[11]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][19]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][11]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][9]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][8]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][0]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][1]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][2]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[8][4]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][5]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[8][6]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[5][19]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[5][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][13]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[5][12]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[5][11]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[5][10]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[5][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][0]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[5][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][2]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[5][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][4]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[5][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[5][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][19]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][15]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][14]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][13]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][9]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][0]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][1]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][2]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][3]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[2][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[2][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[1][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][18]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[0][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][15]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[0][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][13]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[0][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][0]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[0][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][2]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[0][3]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[0][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[0][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][1]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][3]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][4]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[3][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[3][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][19]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[4][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][14]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[4][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][11]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[4][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][9]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[4][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[4][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][12]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[6][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][8]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][7]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][4]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][5]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[6][6]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][15]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][14]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][11]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][10]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][9]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[7][8]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][0]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][1]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][2]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][3]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][4]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][5]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[7][6]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][19]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][18]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][17]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][16]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][15]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][14]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][13]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][12]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][11]                                                                                                                                         ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][10]                                                                                                                                         ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][9]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][8]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][7]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][0]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][1]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][2]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][3]                                                                                                                                          ; 0                 ; 0       ;
;      - Histogram:u11|his_out[9][4]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][5]                                                                                                                                          ; 1                 ; 0       ;
;      - Histogram:u11|his_out[9][6]                                                                                                                                          ; 1                 ; 0       ;
;      - Sobel:u12|counter[0][0]                                                                                                                                              ; 0                 ; 0       ;
;      - Sobel:u12|sum[2]                                                                                                                                                     ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                 ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]         ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]         ; 0                 ; 0       ;
;      - Sobel:u12|sum[3]                                                                                                                                                     ; 0                 ; 0       ;
;      - Sobel:u12|sum[4]                                                                                                                                                     ; 0                 ; 0       ;
;      - Sobel:u12|sum[5]                                                                                                                                                     ; 0                 ; 0       ;
;      - Sobel:u12|sum[6]                                                                                                                                                     ; 0                 ; 0       ;
;      - Sobel:u12|sum[7]                                                                                                                                                     ; 0                 ; 0       ;
;      - Sobel:u12|sum[8]                                                                                                                                                     ; 0                 ; 0       ;
;      - Sobel:u12|sum[9]                                                                                                                                                     ; 0                 ; 0       ;
;      - Sobel:u12|sum[10]                                                                                                                                                    ; 0                 ; 0       ;
;      - Sobel:u12|sum[11]                                                                                                                                                    ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                           ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                           ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                           ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                           ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                           ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                           ; 0                 ; 0       ;
;      - GPIO_1[22]                                                                                                                                                           ; 1                 ; 0       ;
;      - GPIO_1[21]                                                                                                                                                           ; 1                 ; 0       ;
;      - GPIO_1[3]                                                                                                                                                            ; 0                 ; 0       ;
;      - GPIO_1[4]                                                                                                                                                            ; 0                 ; 0       ;
;      - GPIO_1[5]                                                                                                                                                            ; 1                 ; 0       ;
;      - GPIO_1[6]                                                                                                                                                            ; 0                 ; 0       ;
;      - GPIO_1[7]                                                                                                                                                            ; 0                 ; 0       ;
;      - GPIO_1[8]                                                                                                                                                            ; 0                 ; 0       ;
;      - GPIO_1[9]                                                                                                                                                            ; 0                 ; 0       ;
;      - GPIO_1[10]                                                                                                                                                           ; 0                 ; 0       ;
;      - GPIO_1[11]                                                                                                                                                           ; 0                 ; 0       ;
;      - GPIO_1[12]                                                                                                                                                           ; 0                 ; 0       ;
;      - GPIO_1[13]                                                                                                                                                           ; 0                 ; 0       ;
;      - GPIO_1[1]                                                                                                                                                            ; 0                 ; 0       ;
; GPIO_1[1]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[3]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[4]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[5]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[6]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[7]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[8]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[9]                                                                                                                                                                   ;                   ;         ;
; GPIO_1[10]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[11]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[12]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[13]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[16]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[17]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[21]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[22]                                                                                                                                                                  ;                   ;         ;
; GPIO_1[23]                                                                                                                                                                  ;                   ;         ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK1~3                                                                                                                           ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK2~1                                                                                                                           ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK3~2                                                                                                                           ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK4~9                                                                                                                           ; 0                 ; 6       ;
; GPIO_1[24]                                                                                                                                                                  ;                   ;         ;
; CLOCK_24[0]                                                                                                                                                                 ;                   ;         ;
; CLOCK_24[1]                                                                                                                                                                 ;                   ;         ;
; CLOCK_27[0]                                                                                                                                                                 ;                   ;         ;
; CLOCK_27[1]                                                                                                                                                                 ;                   ;         ;
; EXT_CLOCK                                                                                                                                                                   ;                   ;         ;
; TDI                                                                                                                                                                         ;                   ;         ;
; TCK                                                                                                                                                                         ;                   ;         ;
; TCS                                                                                                                                                                         ;                   ;         ;
; PS2_DAT                                                                                                                                                                     ;                   ;         ;
; PS2_CLK                                                                                                                                                                     ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                  ;                   ;         ;
; SW[0]                                                                                                                                                                       ;                   ;         ;
; SW[1]                                                                                                                                                                       ;                   ;         ;
; SW[2]                                                                                                                                                                       ;                   ;         ;
; SW[3]                                                                                                                                                                       ;                   ;         ;
; SW[4]                                                                                                                                                                       ;                   ;         ;
; SW[5]                                                                                                                                                                       ;                   ;         ;
; SW[6]                                                                                                                                                                       ;                   ;         ;
; SW[7]                                                                                                                                                                       ;                   ;         ;
; SW[8]                                                                                                                                                                       ;                   ;         ;
; SW[9]                                                                                                                                                                       ;                   ;         ;
; UART_RXD                                                                                                                                                                    ;                   ;         ;
;      - UART_TXD                                                                                                                                                             ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                    ;                   ;         ;
; KEY[2]                                                                                                                                                                      ;                   ;         ;
;      - CCD_Capture:u3|mSTART~0                                                                                                                                              ; 0                 ; 6       ;
; KEY[3]                                                                                                                                                                      ;                   ;         ;
;      - CCD_Capture:u3|mSTART~0                                                                                                                                              ; 1                 ; 6       ;
; KEY[0]                                                                                                                                                                      ;                   ;         ;
;      - Reset_Delay:u2|oRST_2                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u2|oRST_0                                                                                                                                                ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[0]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[1]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[2]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[3]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[4]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[5]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[6]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[7]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[8]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[9]                                                                                                                                               ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[10]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[11]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[12]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[13]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[14]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[15]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[16]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[17]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[18]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[19]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[20]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[21]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[22]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[23]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[24]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[25]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[26]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[27]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[28]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[29]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[30]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|Cont[31]                                                                                                                                              ; 1                 ; 6       ;
;      - Reset_Delay:u2|oRST_1                                                                                                                                                ; 1                 ; 6       ;
; KEY[1]                                                                                                                                                                      ;                   ;         ;
;      - I2C_CCD_Config:u8|always1~2                                                                                                                                          ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|iexposure_adj_delay[0]~feeder                                                                                                                      ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CCD_Capture:u3|X_Cont[15]~40                                                                                                   ; LCCOMB_X25_Y20_N26 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|X_Cont[15]~41                                                                                                   ; LCCOMB_X35_Y19_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|Y_Cont[6]~18                                                                                                    ; LCCOMB_X25_Y20_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|always2~0                                                                                                       ; LCCOMB_X27_Y23_N12 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                       ; LCFF_X27_Y23_N19   ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|oDVAL                                                                                                           ; LCCOMB_X25_Y20_N24 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                       ; PIN_L1             ; 96      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CLOCK_50                                                                                                                       ; PIN_L1             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; GPIO_1[0]~16                                                                                                                   ; PIN_H12            ; 615     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[0][9]~440                                                                                                 ; LCCOMB_X31_Y24_N0  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[1][18]~399                                                                                                ; LCCOMB_X30_Y24_N10 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[2][3]~356                                                                                                 ; LCCOMB_X35_Y26_N6  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[3][14]~484                                                                                                ; LCCOMB_X34_Y22_N22 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[4][0]~527                                                                                                 ; LCCOMB_X35_Y24_N22 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[5][3]~311                                                                                                 ; LCCOMB_X35_Y23_N10 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[6][8]~569                                                                                                 ; LCCOMB_X34_Y25_N22 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[7][10]~611                                                                                                ; LCCOMB_X32_Y24_N6  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[8][3]~268                                                                                                 ; LCCOMB_X29_Y24_N24 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[9][3]~262                                                                                                 ; LCCOMB_X34_Y22_N30 ; 210     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[9][3]~654                                                                                                 ; LCCOMB_X33_Y24_N22 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_out[9][8]~1                                                                                                  ; LCCOMB_X34_Y22_N20 ; 200     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~4                                                                                   ; LCCOMB_X31_Y12_N6  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]~1                                                                            ; LCCOMB_X30_Y11_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                 ; LCFF_X32_Y12_N17   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                 ; LCFF_X32_Y12_N21   ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[5]~7                                                                                               ; LCCOMB_X32_Y12_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan2~4                                                                                                  ; LCCOMB_X29_Y6_N0   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan3~1                                                                                                  ; LCCOMB_X32_Y12_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|always1~2                                                                                                    ; LCCOMB_X31_Y12_N10 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|i2c_reset                                                                                                    ; LCCOMB_X31_Y12_N18 ; 41      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                       ; LCFF_X31_Y12_N17   ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                ; LCFF_X27_Y4_N13    ; 72      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~2                                                                                              ; LCCOMB_X31_Y12_N22 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|senosr_exposure[12]~31                                                                                       ; LCCOMB_X34_Y10_N2  ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                         ; PIN_R22            ; 35      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cout_actual       ; LCCOMB_X39_Y24_N2  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|oDVAL~0                                                                                                             ; LCCOMB_X37_Y17_N4  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|Equal0~10                                                                                                       ; LCCOMB_X40_Y18_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                          ; LCFF_X46_Y18_N21   ; 378     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                          ; LCFF_X40_Y18_N23   ; 336     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                          ; LCFF_X49_Y14_N17   ; 134     ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Sdram_Control_4Port:u7|CMD[0]~0                                                                                                ; LCCOMB_X12_Y18_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]  ; LCFF_X20_Y19_N15   ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                 ; LCCOMB_X20_Y19_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                    ; LCCOMB_X20_Y19_N8  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                  ; LCCOMB_X15_Y19_N8  ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]  ; LCFF_X16_Y20_N15   ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                 ; LCCOMB_X16_Y20_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                    ; LCCOMB_X16_Y20_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                  ; LCCOMB_X13_Y21_N20 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; LCFF_X45_Y22_N11   ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                ; LCCOMB_X43_Y23_N12 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                   ; LCCOMB_X43_Y23_N22 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                 ; LCCOMB_X37_Y23_N10 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; LCFF_X40_Y23_N1    ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                ; LCCOMB_X39_Y23_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                   ; LCCOMB_X39_Y23_N6  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                 ; LCCOMB_X37_Y23_N12 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|OE                                                                                     ; LCFF_X1_Y13_N9     ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|rp_shift[0]~1                                                                          ; LCCOMB_X12_Y14_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|INIT_REQ                                                                     ; LCFF_X12_Y15_N7    ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~3                                                                  ; LCCOMB_X10_Y15_N30 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ~1                                                                    ; LCCOMB_X12_Y15_N28 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|mRD~4                                                                                                   ; LCCOMB_X15_Y18_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|mRD~6                                                                                                   ; LCCOMB_X15_Y18_N6  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|mWR~1                                                                                                   ; LCCOMB_X15_Y18_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD1_ADDR[15]~19                                                                                        ; LCCOMB_X15_Y17_N14 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD1_ADDR[15]~20                                                                                        ; LCCOMB_X14_Y16_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD2_ADDR[21]~19                                                                                        ; LCCOMB_X16_Y16_N0  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD2_ADDR[21]~20                                                                                        ; LCCOMB_X15_Y18_N10 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR1_ADDR[22]~19                                                                                        ; LCCOMB_X15_Y17_N0  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR1_ADDR[22]~20                                                                                        ; LCCOMB_X15_Y18_N8  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR2_ADDR[22]~19                                                                                        ; LCCOMB_X13_Y18_N0  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR2_ADDR[22]~20                                                                                        ; LCCOMB_X14_Y18_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sobel:u12|oSobel~1                                                                                                             ; LCCOMB_X35_Y19_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|Equal0~3                                                                                                     ; LCCOMB_X19_Y23_N12 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan6~2                                                                                                  ; LCCOMB_X19_Y23_N4  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan8~4                                                                                                  ; LCCOMB_X18_Y23_N26 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rClk[0]                                                                                                                        ; LCFF_X27_Y1_N17    ; 121     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sdram_pll:u6|altpll:altpll_component|_clk0                                                                                     ; PLL_1              ; 491     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                   ;
+--------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                       ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                   ; PIN_L1           ; 96      ; Global Clock         ; GCLK2            ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK            ; LCFF_X27_Y4_N13  ; 72      ; Global Clock         ; GCLK12           ; --                        ;
; Reset_Delay:u2|oRST_0                      ; LCFF_X46_Y18_N21 ; 378     ; Global Clock         ; GCLK7            ; --                        ;
; Reset_Delay:u2|oRST_2                      ; LCFF_X49_Y14_N17 ; 134     ; Global Clock         ; GCLK4            ; --                        ;
; rClk[0]                                    ; LCFF_X27_Y1_N17  ; 121     ; Global Clock         ; GCLK14           ; --                        ;
; sdram_pll:u6|altpll:altpll_component|_clk0 ; PLL_1            ; 491     ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                         ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; GPIO_1[0]~16                                                                                                                                                 ; 615     ;
; Reset_Delay:u2|oRST_1                                                                                                                                        ; 336     ;
; Histogram:u11|his_in[9][3]~262                                                                                                                               ; 210     ;
; Histogram:u11|his_out[9][8]~1                                                                                                                                ; 200     ;
; SW[0]                                                                                                                                                        ; 62      ;
; ~GND                                                                                                                                                         ; 53      ;
; CCD_Capture:u3|Y_Cont[0]                                                                                                                                     ; 51      ;
; I2C_CCD_Config:u8|i2c_reset                                                                                                                                  ; 41      ;
; CCD_Capture:u3|X_Cont[0]                                                                                                                                     ; 41      ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                                               ; 39      ;
; I2C_CCD_Config:u8|LUT_INDEX[1]                                                                                                                               ; 39      ;
; KEY[0]                                                                                                                                                       ; 35      ;
; I2C_CCD_Config:u8|LUT_INDEX[0]                                                                                                                               ; 33      ;
; I2C_CCD_Config:u8|LUT_INDEX[3]                                                                                                                               ; 33      ;
; Reset_Delay:u2|Equal0~10                                                                                                                                     ; 32      ;
; I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                                               ; 32      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_15_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_14_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_13_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_12_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_11_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_10_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_14_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_13_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_12_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_11_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[11]~16                     ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_16_result_int[11]~16                     ; 27      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_9_result_int[10]~14                      ; 27      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[11]~16                     ; 27      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[10]~14                      ; 27      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_18_result_int[11]~16                     ; 27      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_17_result_int[11]~16                     ; 27      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_16_result_int[11]~16                     ; 27      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_15_result_int[11]~16                     ; 27      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_14_result_int[11]~16                     ; 27      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_13_result_int[11]~16                     ; 27      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_12_result_int[11]~16                     ; 27      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_11_result_int[11]~16                     ; 27      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_10_result_int[11]~16                     ; 27      ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                                                     ; 26      ;
; Sdram_Control_4Port:u7|control_interface:control1|INIT_REQ                                                                                                   ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[10]                                      ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[9]                                       ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[8]                                       ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[7]                                       ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[6]                                       ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[5]                                       ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[4]                                       ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[3]                                       ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[2]                                       ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[1]                                       ; 26      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[0]                                       ; 26      ;
; CCD_Capture:u3|oDVAL                                                                                                                                         ; 25      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_19_result_int[11]~16                     ; 25      ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~2                                                                                                                            ; 24      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~4                                                                                                                 ; 24      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_9_result_int[10]~14                      ; 24      ;
; Sdram_Control_4Port:u7|mADDR[16]~0                                                                                                                           ; 23      ;
; Sdram_Control_4Port:u7|mRD~2                                                                                                                                 ; 23      ;
; CCD_Capture:u3|X_Cont[7]                                                                                                                                     ; 23      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]                                                                                                            ; 22      ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; 22      ;
; Histogram:u11|his_in[9][3]~654                                                                                                                               ; 20      ;
; Histogram:u11|his_in[7][10]~611                                                                                                                              ; 20      ;
; Histogram:u11|his_in[6][8]~569                                                                                                                               ; 20      ;
; Histogram:u11|his_in[4][0]~527                                                                                                                               ; 20      ;
; Histogram:u11|his_in[3][14]~484                                                                                                                              ; 20      ;
; Histogram:u11|his_in[0][9]~440                                                                                                                               ; 20      ;
; Histogram:u11|his_in[1][18]~399                                                                                                                              ; 20      ;
; Histogram:u11|his_in[2][3]~356                                                                                                                               ; 20      ;
; Histogram:u11|his_in[5][3]~311                                                                                                                               ; 20      ;
; Histogram:u11|his_in[8][3]~268                                                                                                                               ; 20      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]                                                                                                            ; 20      ;
; Sdram_Control_4Port:u7|command:command1|do_writea                                                                                                            ; 20      ;
; Sdram_Control_4Port:u7|command:command1|do_reada                                                                                                             ; 20      ;
; I2C_CCD_Config:u8|LUT_INDEX[5]                                                                                                                               ; 20      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2]                                                                                                            ; 19      ;
; Sdram_Control_4Port:u7|WR_MASK[0]                                                                                                                            ; 19      ;
; Sobel:u12|counter[0][0]                                                                                                                                      ; 18      ;
; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                         ; 18      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]                                                                                                            ; 17      ;
; Sdram_Control_4Port:u7|Equal0~0                                                                                                                              ; 17      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_17_result_int[11]~16                     ; 17      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[11]~16                     ; 17      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_20_result_int[11]~16                     ; 17      ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ~1                                                                                                  ; 16      ;
; I2C_CCD_Config:u8|LessThan2~4                                                                                                                                ; 16      ;
; Sdram_Control_4Port:u7|command:command1|OE                                                                                                                   ; 16      ;
; CCD_Capture:u3|X_Cont[15]~41                                                                                                                                 ; 16      ;
; CCD_Capture:u3|X_Cont[15]~40                                                                                                                                 ; 16      ;
; CCD_Capture:u3|Y_Cont[6]~18                                                                                                                                  ; 16      ;
; Sdram_Control_4Port:u7|rRD1_ADDR[15]~20                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|rRD1_ADDR[15]~19                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|rWR2_ADDR[22]~20                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|rWR2_ADDR[22]~19                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|rRD2_ADDR[21]~20                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|rRD2_ADDR[21]~19                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|rWR1_ADDR[22]~20                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|rWR1_ADDR[22]~19                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~3                                                                                                ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; 15      ;
; Sdram_Control_4Port:u7|mRD~6                                                                                                                                 ; 15      ;
; RAW2RGB:u4|mCCD_G[5]~9                                                                                                                                       ; 15      ;
; RAW2RGB:u4|mCCD_G[9]~5                                                                                                                                       ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                ; 15      ;
; Sdram_Control_4Port:u7|ST[0]                                                                                                                                 ; 15      ;
; CCD_Capture:u3|always2~0                                                                                                                                     ; 15      ;
; CCD_Capture:u3|Y_Cont[1]                                                                                                                                     ; 15      ;
; SW[8]                                                                                                                                                        ; 14      ;
; I2C_CCD_Config:u8|always1~2                                                                                                                                  ; 14      ;
; I2C_CCD_Config:u8|senosr_exposure[12]~31                                                                                                                     ; 14      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                 ; 14      ;
; RAW2RGB:u4|mCCD_G[6]~6                                                                                                                                       ; 14      ;
; RAW2RGB:u4|mCCD_G[10]~2                                                                                                                                      ; 14      ;
; RAW2RGB:u4|oDVAL~0                                                                                                                                           ; 14      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                 ; 14      ;
; rCCD_LVAL                                                                                                                                                    ; 13      ;
; RAW2RGB:u4|mCCD_R[4]                                                                                                                                         ; 13      ;
; RAW2RGB:u4|mCCD_R[8]                                                                                                                                         ; 13      ;
; RAW2RGB:u4|mCCD_G[7]~7                                                                                                                                       ; 13      ;
; RAW2RGB:u4|mCCD_G[11]~3                                                                                                                                      ; 13      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]                                                                                                            ; 13      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]                                                                                                            ; 13      ;
; VGA_Controller:u1|Equal0~3                                                                                                                                   ; 13      ;
; VGA_Controller:u1|LessThan4~4                                                                                                                                ; 13      ;
; VGA_Controller:u1|always0~0                                                                                                                                  ; 13      ;
; RAW2gray:u9|Add1~18                                                                                                                                          ; 13      ;
; CCD_Capture:u3|X_Cont[8]                                                                                                                                     ; 13      ;
; RAW2RGB:u4|mCCD_R[6]                                                                                                                                         ; 12      ;
; RAW2RGB:u4|mCCD_R[10]                                                                                                                                        ; 12      ;
; VGA_Controller:u1|LessThan8~4                                                                                                                                ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                               ; 12      ;
; RAW2RGB:u4|mCCD_G[8]~8                                                                                                                                       ; 12      ;
; RAW2RGB:u4|mCCD_G[12]~4                                                                                                                                      ; 12      ;
; RAW2RGB:u4|mCCD_G[9]~1                                                                                                                                       ; 12      ;
; RAW2RGB:u4|mCCD_G[9]~0                                                                                                                                       ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                               ; 12      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6]                                                                                                            ; 12      ;
; Sdram_Control_4Port:u7|command:command1|rw_flag~0                                                                                                            ; 12      ;
; Sdram_Control_4Port:u7|Equal6~0                                                                                                                              ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; 12      ;
; VGA_Controller:u1|LessThan6~2                                                                                                                                ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; 12      ;
; VGA_Controller:u1|oVGA_R~0                                                                                                                                   ; 12      ;
; Histogram:u11|Red_out[3]                                                                                                                                     ; 12      ;
; SW[3]                                                                                                                                                        ; 11      ;
; SW[2]                                                                                                                                                        ; 11      ;
; SW[1]                                                                                                                                                        ; 11      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cout_actual                                     ; 11      ;
; RAW2RGB:u4|mCCD_G[4]~12                                                                                                                                      ; 11      ;
; RAW2RGB:u4|mCCD_G[3]~11                                                                                                                                      ; 11      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                  ; 11      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; 11      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                  ; 11      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; 11      ;
; Histogram:u11|LessThan20~0                                                                                                                                   ; 11      ;
; Histogram:u11|Add10~2                                                                                                                                        ; 11      ;
; RAW2gray:u9|Add1~22                                                                                                                                          ; 11      ;
; RAW2gray:u9|Add1~20                                                                                                                                          ; 11      ;
; RAW2gray:u9|Add1~12                                                                                                                                          ; 11      ;
; RAW2gray:u9|Add1~8                                                                                                                                           ; 11      ;
; CCD_Capture:u3|X_Cont[10]                                                                                                                                    ; 11      ;
; CCD_Capture:u3|X_Cont[3]                                                                                                                                     ; 11      ;
; CCD_Capture:u3|X_Cont[2]                                                                                                                                     ; 11      ;
; CCD_Capture:u3|X_Cont[9]                                                                                                                                     ; 11      ;
; Histogram:u11|his_in[9][3]~263                                                                                                                               ; 10      ;
; Sobel:u12|oSobel~1                                                                                                                                           ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; 10      ;
; RAW2RGB:u4|mCCD_R[7]                                                                                                                                         ; 10      ;
; RAW2RGB:u4|mCCD_R[5]                                                                                                                                         ; 10      ;
; RAW2RGB:u4|mCCD_R[11]                                                                                                                                        ; 10      ;
; RAW2RGB:u4|mCCD_R[9]                                                                                                                                         ; 10      ;
; RAW2RGB:u4|mCCD_G[2]~10                                                                                                                                      ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; 10      ;
; Sdram_Control_4Port:u7|command:command1|always0~5                                                                                                            ; 10      ;
; Sdram_Control_4Port:u7|ST[5]~3                                                                                                                               ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                ; 10      ;
; Reset_Delay:u2|oRST_0                                                                                                                                        ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                ; 10      ;
; Sdram_Control_4Port:u7|ST[1]                                                                                                                                 ; 10      ;
; Histogram:u11|Add11~20                                                                                                                                       ; 10      ;
; Histogram:u11|Add11~18                                                                                                                                       ; 10      ;
; Histogram:u11|Add11~16                                                                                                                                       ; 10      ;
; Histogram:u11|Add11~14                                                                                                                                       ; 10      ;
; Histogram:u11|Add11~12                                                                                                                                       ; 10      ;
; Histogram:u11|Add11~10                                                                                                                                       ; 10      ;
; Histogram:u11|Add11~8                                                                                                                                        ; 10      ;
; Histogram:u11|Add11~6                                                                                                                                        ; 10      ;
; Histogram:u11|Add11~4                                                                                                                                        ; 10      ;
; Histogram:u11|Add11~2                                                                                                                                        ; 10      ;
; Histogram:u11|Add11~0                                                                                                                                        ; 10      ;
; RAW2gray:u9|Add1~16                                                                                                                                          ; 10      ;
; RAW2gray:u9|Add1~14                                                                                                                                          ; 10      ;
; RAW2gray:u9|Add1~10                                                                                                                                          ; 10      ;
; RAW2gray:u9|Add1~6                                                                                                                                           ; 10      ;
; Sdram_Control_4Port:u7|ST[1]~16                                                                                                                              ; 9       ;
; I2C_CCD_Config:u8|mI2C_GO                                                                                                                                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                              ; 9       ;
; RAW2RGB:u4|mCCD_G[1]~13                                                                                                                                      ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                              ; 9       ;
; Sdram_Control_4Port:u7|command:command1|command_done                                                                                                         ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                               ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                               ; 9       ;
; CCD_Capture:u3|Frame_Cont[0]                                                                                                                                 ; 9       ;
; RAW2gray:u9|Add1~4                                                                                                                                           ; 9       ;
; Sdram_Control_4Port:u7|command:command1|do_refresh                                                                                                           ; 9       ;
; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                                         ; 9       ;
; SW[0]~_wirecell                                                                                                                                              ; 8       ;
; RAW2RGB:u4|mCCD_R[2]                                                                                                                                         ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; 8       ;
; Sdram_Control_4Port:u7|Equal5~3                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                     ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                     ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; 8       ;
; Sdram_Control_4Port:u7|Equal5~2                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[9]                                                                                              ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_1~16                                                     ; 8       ;
; CCD_Capture:u3|Frame_Cont[15]                                                                                                                                ; 8       ;
; CCD_Capture:u3|Frame_Cont[14]                                                                                                                                ; 8       ;
; CCD_Capture:u3|Frame_Cont[13]                                                                                                                                ; 8       ;
; CCD_Capture:u3|Frame_Cont[12]                                                                                                                                ; 8       ;
; CCD_Capture:u3|Frame_Cont[11]                                                                                                                                ; 8       ;
; CCD_Capture:u3|Frame_Cont[10]                                                                                                                                ; 8       ;
; CCD_Capture:u3|Frame_Cont[9]                                                                                                                                 ; 8       ;
; CCD_Capture:u3|Frame_Cont[8]                                                                                                                                 ; 8       ;
; CCD_Capture:u3|Frame_Cont[7]                                                                                                                                 ; 8       ;
; CCD_Capture:u3|Frame_Cont[6]                                                                                                                                 ; 8       ;
; CCD_Capture:u3|Frame_Cont[5]                                                                                                                                 ; 8       ;
; CCD_Capture:u3|Frame_Cont[4]                                                                                                                                 ; 8       ;
; CCD_Capture:u3|Frame_Cont[3]                                                                                                                                 ; 8       ;
; CCD_Capture:u3|Frame_Cont[2]                                                                                                                                 ; 8       ;
; CCD_Capture:u3|Frame_Cont[1]                                                                                                                                 ; 8       ;
; RAW2RGB:u4|mCCD_B[5]                                                                                                                                         ; 7       ;
; RAW2RGB:u4|mCCD_B[7]~37                                                                                                                                      ; 7       ;
; RAW2RGB:u4|mCCD_B[9]                                                                                                                                         ; 7       ;
; RAW2RGB:u4|mCCD_B[11]~36                                                                                                                                     ; 7       ;
; RAW2RGB:u4|mCCD_R[1]                                                                                                                                         ; 7       ;
; I2C_CCD_Config:u8|Mux12~7                                                                                                                                    ; 7       ;
; Sdram_Control_4Port:u7|command:command1|command_delay[0]                                                                                                     ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; 7       ;
; RAW2RGB:u4|mCCD_B[0]~35                                                                                                                                      ; 7       ;
; RAW2RGB:u4|mCCD_B[2]~31                                                                                                                                      ; 7       ;
; RAW2RGB:u4|mCCD_R[0]                                                                                                                                         ; 7       ;
; RAW2RGB:u4|mCCD_R[3]                                                                                                                                         ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; 7       ;
; Sdram_Control_4Port:u7|mWR_DONE                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u7|mRD_DONE                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                     ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                     ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                     ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                     ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                     ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                     ; 7       ;
; Sdram_Control_4Port:u7|ST[2]                                                                                                                                 ; 7       ;
; Sdram_Control_4Port:u7|ST[8]                                                                                                                                 ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_1~16                                                     ; 7       ;
; CCD_Capture:u3|X_Cont[1]                                                                                                                                     ; 7       ;
; CCD_Capture:u3|X_Cont[15]                                                                                                                                    ; 7       ;
; I2C_CCD_Config:u8|LUT_INDEX[5]~7                                                                                                                             ; 6       ;
; I2C_CCD_Config:u8|Mux12~6                                                                                                                                    ; 6       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]~1                                                                                                          ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                                    ; 6       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                                                                      ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; 6       ;
; CCD_Capture:u3|LessThan0~1                                                                                                                                   ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[2]                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[3]                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[15]                                                                                             ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[14]                                                                                             ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[11]                            ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[1]                             ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[3]                             ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[5]                             ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[7]                             ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[9]                             ; 6       ;
; RAW2RGB:u4|mCCD_B[3]~38                                                                                                                                      ; 5       ;
; I2C_CCD_Config:u8|mI2C_DATA[15]~3                                                                                                                            ; 5       ;
; I2C_CCD_Config:u8|Mux10~0                                                                                                                                    ; 5       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|END                                                                                                                      ; 5       ;
; RAW2RGB:u4|mCCD_B[3]~29                                                                                                                                      ; 5       ;
; RAW2RGB:u4|mCCD_B[4]                                                                                                                                         ; 5       ;
; RAW2RGB:u4|mCCD_B[6]                                                                                                                                         ; 5       ;
; RAW2RGB:u4|mCCD_B[4]~27                                                                                                                                      ; 5       ;
; RAW2RGB:u4|mCCD_B[8]                                                                                                                                         ; 5       ;
; RAW2RGB:u4|mCCD_B[10]                                                                                                                                        ; 5       ;
; RAW2RGB:u4|mCCD_B[8]~19                                                                                                                                      ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; 5       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; 5       ;
; Sdram_Control_4Port:u7|PM_STOP                                                                                                                               ; 5       ;
; Sdram_Control_4Port:u7|Equal4~0                                                                                                                              ; 5       ;
; Sdram_Control_4Port:u7|mRD                                                                                                                                   ; 5       ;
; Sdram_Control_4Port:u7|Read                                                                                                                                  ; 5       ;
; Sdram_Control_4Port:u7|Write                                                                                                                                 ; 5       ;
; Sdram_Control_4Port:u7|Equal7~0                                                                                                                              ; 5       ;
; CCD_Capture:u3|LessThan0~0                                                                                                                                   ; 5       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[8]                                                                                              ; 5       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[7]                                                                                              ; 5       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[4]                                                                                              ; 5       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[5]                                                                                              ; 5       ;
; RAW2gray:u9|Add1~2                                                                                                                                           ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[0]                             ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[13]                            ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[14]                            ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[2]                             ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[16]                            ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[4]                             ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[6]                             ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[20]                            ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[8]                             ; 5       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[10]                            ; 5       ;
; Reset_Delay:u2|Cont[24]                                                                                                                                      ; 5       ;
; CCD_Capture:u3|X_Cont[6]                                                                                                                                     ; 5       ;
; CCD_Capture:u3|X_Cont[5]                                                                                                                                     ; 5       ;
; CCD_Capture:u3|X_Cont[4]                                                                                                                                     ; 5       ;
; VGA_Controller:u1|V_Cont[9]                                                                                                                                  ; 5       ;
; VGA_Controller:u1|V_Cont[1]                                                                                                                                  ; 5       ;
; VGA_Controller:u1|H_Cont[9]                                                                                                                                  ; 5       ;
; VGA_Controller:u1|H_Cont[8]                                                                                                                                  ; 5       ;
; VGA_Controller:u1|H_Cont[7]                                                                                                                                  ; 5       ;
; GPIO_1[23]~34                                                                                                                                                ; 4       ;
; rCCD_FVAL                                                                                                                                                    ; 4       ;
; I2C_CCD_Config:u8|LessThan3~1                                                                                                                                ; 4       ;
; I2C_CCD_Config:u8|mSetup_ST.0001                                                                                                                             ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                              ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                              ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; 4       ;
; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                                              ; 4       ;
; Sdram_Control_4Port:u7|command:command1|rp_shift[0]~1                                                                                                        ; 4       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                                              ; 4       ;
; I2C_CCD_Config:u8|Equal4~7                                                                                                                                   ; 4       ;
; I2C_CCD_Config:u8|Equal4~4                                                                                                                                   ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|romout[0][3]~26                                                                                                ; 4       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|romout[0][3]~21                                                                                                ; 4       ;
; RAW2RGB:u4|mCCD_R[3]~25                                                                                                                                      ; 4       ;
; RAW2RGB:u4|mCCD_R[5]~19                                                                                                                                      ; 4       ;
; RAW2RGB:u4|mCCD_R[9]~13                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor3                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor3                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor6                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor6                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor3                        ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor3                        ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor6                        ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor6                        ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor3                        ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor3                        ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor6                        ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor6                        ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor3                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor3                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor6                         ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor6                         ; 4       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK                                                                                                                     ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                              ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                          ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                               ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                              ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                          ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                               ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; 4       ;
; Sdram_Control_4Port:u7|Equal2~0                                                                                                                              ; 4       ;
; Sdram_Control_4Port:u7|mWR                                                                                                                                   ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; 4       ;
; VGA_Controller:u1|oRequest                                                                                                                                   ; 4       ;
; CCD_Capture:u3|mCCD_LVAL                                                                                                                                     ; 4       ;
; CCD_Capture:u3|LessThan0~2                                                                                                                                   ; 4       ;
; CCD_Capture:u3|mSTART                                                                                                                                        ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[5]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[4]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[3]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[6]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[13]                                                                                                                        ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[7]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[11]                                                                                                                        ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[12]                                                                                                                        ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[9]                                                                                                                         ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[10]                                                                                                                        ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[15]                                                                                                                        ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[8]                                                                                                                         ; 4       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[6]                                                                                              ; 4       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[13]                                                                                             ; 4       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~4                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~2                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~0                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2ch:auto_generated|op_1~6                                         ; 4       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2ch:auto_generated|op_1~4                                         ; 4       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2ch:auto_generated|op_1~2                                         ; 4       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2ch:auto_generated|op_1~0                                         ; 4       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated|op_1~10                   ; 4       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated|op_1~8                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated|op_1~6                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated|op_1~4                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated|op_1~2                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated|op_1~0                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_4ch:auto_generated|op_1~6                                         ; 4       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_4ch:auto_generated|op_1~4                                         ; 4       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_4ch:auto_generated|op_1~2                                         ; 4       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_4ch:auto_generated|op_1~0                                         ; 4       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~12                   ; 4       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~10                   ; 4       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~8                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~6                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~4                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~2                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~0                    ; 4       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~6                                         ; 4       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~4                                         ; 4       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~2                                         ; 4       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated|op_1~0                                         ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[23]                            ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[12]                            ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[15]                            ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[17]                            ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[18]                            ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[19]                            ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[21]                            ; 4       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[22]                            ; 4       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_2~16                                                      ; 4       ;
; Reset_Delay:u2|Cont[21]                                                                                                                                      ; 4       ;
; VGA_Controller:u1|V_Cont[0]                                                                                                                                  ; 4       ;
; VGA_Controller:u1|H_Cont[6]                                                                                                                                  ; 4       ;
; VGA_Controller:u1|H_Cont[5]                                                                                                                                  ; 4       ;
; CCD_Capture:u3|Y_Cont[7]                                                                                                                                     ; 4       ;
; CCD_Capture:u3|Y_Cont[6]                                                                                                                                     ; 4       ;
; CCD_Capture:u3|Y_Cont[5]                                                                                                                                     ; 4       ;
; CCD_Capture:u3|Y_Cont[4]                                                                                                                                     ; 4       ;
; CCD_Capture:u3|Y_Cont[3]                                                                                                                                     ; 4       ;
; CCD_Capture:u3|Y_Cont[2]                                                                                                                                     ; 4       ;
; Sdram_Control_4Port:u7|command:command1|REF_ACK~_wirecell                                                                                                    ; 3       ;
; RAW2RGB:u4|mCCD_B[1]                                                                                                                                         ; 3       ;
; Histogram:u11|LessThan1~0                                                                                                                                    ; 3       ;
; Histogram:u11|his_in[3][14]~266                                                                                                                              ; 3       ;
; Histogram:u11|his_in[9][3]~264                                                                                                                               ; 3       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2                                                                                                                     ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[2]                                                                                                                         ; 3       ;
; I2C_CCD_Config:u8|Mux1~0                                                                                                                                     ; 3       ;
; I2C_CCD_Config:u8|LessThan3~0                                                                                                                                ; 3       ;
; I2C_CCD_Config:u8|mSetup_ST.0010                                                                                                                             ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~3                             ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~1                             ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|cntr_cout[5]~0                   ; 3       ;
; Histogram:u11|LessThan20~1                                                                                                                                   ; 3       ;
; Histogram:u11|LessThan38~0                                                                                                                                   ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~4                             ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~1                             ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|cntr_cout[5]~0                   ; 3       ;
; Sdram_Control_4Port:u7|command:command1|rp_shift[0]~0                                                                                                        ; 3       ;
; Sdram_Control_4Port:u7|control_interface:control1|LOAD_MODE~1                                                                                                ; 3       ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan1~0                                                                                                ; 3       ;
; I2C_CCD_Config:u8|i2c_reset~0                                                                                                                                ; 3       ;
; mux:u10|out_R[11]~34                                                                                                                                         ; 3       ;
; mux:u10|out_R[10]~31                                                                                                                                         ; 3       ;
; mux:u10|out_R[9]~29                                                                                                                                          ; 3       ;
; mux:u10|out_R[8]~26                                                                                                                                          ; 3       ;
; mux:u10|out_R[7]~24                                                                                                                                          ; 3       ;
; mux:u10|out_R[6]~21                                                                                                                                          ; 3       ;
; mux:u10|out_R[5]~19                                                                                                                                          ; 3       ;
; mux:u10|out_R[4]~16                                                                                                                                          ; 3       ;
; mux:u10|out_R[3]~14                                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_a[8]                                            ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_b[8]                                            ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_a[8]                                            ; 3       ;
; mux:u10|out_R[2]~11                                                                                                                                          ; 3       ;
; RAW2RGB:u4|mCCD_B[0]                                                                                                                                         ; 3       ;
; RAW2RGB:u4|mCCD_B[2]                                                                                                                                         ; 3       ;
; RAW2RGB:u4|mCCD_B[1]~33                                                                                                                                      ; 3       ;
; RAW2RGB:u4|mCCD_B[6]~23                                                                                                                                      ; 3       ;
; RAW2RGB:u4|mCCD_B[10]~15                                                                                                                                     ; 3       ;
; RAW2RGB:u4|mDATAd_0[0]~10                                                                                                                                    ; 3       ;
; RAW2RGB:u4|mDATAd_1[0]~10                                                                                                                                    ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_b[8]                                            ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; 3       ;
; Sdram_Control_4Port:u7|IN_REQ                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; 3       ;
; Sdram_Control_4Port:u7|mWR~1                                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u7|command:command1|always0~1                                                                                                            ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~4                              ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~1                               ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~4                              ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~1                               ; 3       ;
; Sdram_Control_4Port:u7|mRD~4                                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u7|mRD~3                                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u7|WR_MASK[1]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u7|command:command1|oe4                                                                                                                  ; 3       ;
; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                                                ; 3       ;
; Sdram_Control_4Port:u7|command:command1|always4~0                                                                                                            ; 3       ;
; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                                    ; 3       ;
; Sdram_Control_4Port:u7|Pre_RD                                                                                                                                ; 3       ;
; Reset_Delay:u2|Equal0~8                                                                                                                                      ; 3       ;
; Reset_Delay:u2|Cont[0]                                                                                                                                       ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_a[8]                                             ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                     ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                     ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; 3       ;
; Sdram_Control_4Port:u7|RD_MASK[0]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_a[8]                                             ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                     ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                     ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; 3       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; 3       ;
; Sdram_Control_4Port:u7|RD_MASK[1]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u7|OUT_VALID                                                                                                                             ; 3       ;
; Sdram_Control_4Port:u7|ST[3]                                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u7|ST[4]                                                                                                                                 ; 3       ;
; CCD_Capture:u3|Pre_FVAL                                                                                                                                      ; 3       ;
; VGA_Controller:u1|LessThan5~0                                                                                                                                ; 3       ;
; VGA_Controller:u1|LessThan4~1                                                                                                                                ; 3       ;
; VGA_Controller:u1|LessThan6~0                                                                                                                                ; 3       ;
; VGA_Controller:u1|LessThan4~0                                                                                                                                ; 3       ;
; VGA_Controller:u1|Equal0~0                                                                                                                                   ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[14]                                                                                                                        ; 3       ;
; CCD_Capture:u3|Y_Cont[8]                                                                                                                                     ; 3       ;
; CCD_Capture:u3|Y_Cont[9]                                                                                                                                     ; 3       ;
; CCD_Capture:u3|Y_Cont[10]                                                                                                                                    ; 3       ;
; CCD_Capture:u3|Y_Cont[11]                                                                                                                                    ; 3       ;
; CCD_Capture:u3|Y_Cont[12]                                                                                                                                    ; 3       ;
; CCD_Capture:u3|Y_Cont[13]                                                                                                                                    ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[21]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[21]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[21]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[21]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[20]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[20]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[20]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[20]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[22]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[22]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[22]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[22]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[19]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[19]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[19]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[19]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[18]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[18]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[18]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[18]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[17]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[17]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[17]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[17]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[16]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[16]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[16]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[16]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[15]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[15]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[15]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[15]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[14]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[14]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[14]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[14]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[13]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[13]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[13]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[13]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[12]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[12]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[12]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[12]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[11]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[11]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[11]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[11]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[10]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[10]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[10]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[10]                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[9]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[9]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[9]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[9]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                                             ; 3       ;
; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                                              ; 3       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[8]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[8]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[8]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|rWR1_ADDR[8]                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[1]                                                                                              ; 3       ;
; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]                                                                                                                           ; 3       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~16                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~14                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~12                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~10                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~8                    ; 3       ;
; RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated|op_1~6                    ; 3       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated|op_1~22                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated|op_1~20                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated|op_1~18                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated|op_1~16                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated|op_1~14                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated|op_1~12                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~24                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~22                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~20                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~18                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~16                   ; 3       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated|op_1~14                   ; 3       ;
; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                                              ; 3       ;
; Reset_Delay:u2|Cont[23]                                                                                                                                      ; 3       ;
; Reset_Delay:u2|Cont[22]                                                                                                                                      ; 3       ;
; Reset_Delay:u2|Cont[20]                                                                                                                                      ; 3       ;
; VGA_Controller:u1|H_Cont[3]                                                                                                                                  ; 3       ;
; VGA_Controller:u1|H_Cont[2]                                                                                                                                  ; 3       ;
; VGA_Controller:u1|H_Cont[1]                                                                                                                                  ; 3       ;
; VGA_Controller:u1|V_Cont[5]                                                                                                                                  ; 3       ;
; VGA_Controller:u1|V_Cont[8]                                                                                                                                  ; 3       ;
; VGA_Controller:u1|V_Cont[7]                                                                                                                                  ; 3       ;
; VGA_Controller:u1|V_Cont[6]                                                                                                                                  ; 3       ;
; VGA_Controller:u1|V_Cont[4]                                                                                                                                  ; 3       ;
; VGA_Controller:u1|V_Cont[3]                                                                                                                                  ; 3       ;
; VGA_Controller:u1|V_Cont[2]                                                                                                                                  ; 3       ;
; VGA_Controller:u1|V_Cont[11]                                                                                                                                 ; 3       ;
; VGA_Controller:u1|V_Cont[10]                                                                                                                                 ; 3       ;
; KEY[1]                                                                                                                                                       ; 2       ;
; I2C_CCD_Config:u8|Mux12~30                                                                                                                                   ; 2       ;
; Histogram:u11|his_in[7][10]~655                                                                                                                              ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[136]~555                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[167]~381                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[156]~380                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[145]~379                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[134]~378                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[123]~377                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[124]~376                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[125]~375                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[114]~374                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[115]~373                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[116]~372                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[117]~371                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[118]~370                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[200]~470                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[211]~552                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[211]~551                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[189]~469                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[178]~468                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[167]~467                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[156]~466                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[145]~465                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[134]~464                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[123]~463                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[124]~462                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[125]~461                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[114]~460                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[115]~459                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[116]~458                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[117]~457                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[118]~456                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[200]~550                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[200]~549                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[189]~548                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[189]~547                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[178]~546                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[178]~545                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[167]~544                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[167]~543                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[156]~542                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[156]~541                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[145]~540                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[145]~539                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[134]~538                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[134]~537                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[123]~536                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[123]~535                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[125]~533                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[114]~532                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[115]~531                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[116]~530                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[117]~529                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[118]~528                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[177]~365                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[178]~357                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[179]~356                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[180]~355                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[181]~354                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[182]~353                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[183]~352                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[184]~351                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[168]~349                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[169]~348                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[170]~347                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[171]~346                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[172]~345                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[173]~344                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[157]~342                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[158]~341                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[159]~340                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[160]~339                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[161]~338                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[162]~337                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[146]~335                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[147]~334                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[148]~333                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[149]~332                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[150]~331                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[151]~330                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[135]~328                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[136]~327                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[137]~326                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[138]~325                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[139]~324                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[140]~323                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[126]~321                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[127]~320                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[128]~319                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[129]~318                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[201]~447                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[202]~446                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[203]~445                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[204]~444                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[205]~443                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[206]~442                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[213]~520                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[214]~519                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[215]~518                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[216]~517                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[217]~516                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[190]~440                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[191]~439                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[192]~438                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[193]~437                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[194]~436                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[195]~435                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[179]~433                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[180]~432                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[181]~431                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[182]~430                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[183]~429                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[184]~428                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[168]~426                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[169]~425                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[170]~424                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[171]~423                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[172]~422                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[173]~421                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[157]~419                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[158]~418                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[159]~417                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[160]~416                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[161]~415                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[162]~414                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[146]~412                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[147]~411                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[148]~410                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[149]~409                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[150]~408                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[151]~407                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[135]~405                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[136]~404                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[137]~403                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[138]~402                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[139]~401                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[140]~400                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[126]~398                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[127]~397                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[128]~396                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[129]~395                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[202]~514                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[203]~513                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[204]~512                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[205]~511                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[206]~510                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[191]~508                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[192]~507                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[193]~506                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[194]~505                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[195]~504                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[180]~502                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[181]~501                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[182]~500                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[183]~499                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[184]~498                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[169]~496                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[170]~495                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[171]~494                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[172]~493                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[173]~492                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[158]~490                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[159]~489                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[160]~488                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[161]~487                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[162]~486                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[147]~484                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[148]~483                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[149]~482                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[150]~481                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[151]~480                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[137]~478                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[138]~477                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[139]~476                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[140]~475                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[126]~473                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[127]~472                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[128]~471                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[129]~470                                ; 2       ;
; Histogram:u11|LessThan7~1                                                                                                                                    ; 2       ;
; Histogram:u11|his_in[0][9]~398                                                                                                                               ; 2       ;
; Histogram:u11|his_in[1][18]~397                                                                                                                              ; 2       ;
; Histogram:u11|LessThan3~0                                                                                                                                    ; 2       ;
; Histogram:u11|LessThan5~1                                                                                                                                    ; 2       ;
; Histogram:u11|LessThan5~0                                                                                                                                    ; 2       ;
; Histogram:u11|LessThan15~1                                                                                                                                   ; 2       ;
; Histogram:u11|LessThan11~1                                                                                                                                   ; 2       ;
; Histogram:u11|LessThan9~1                                                                                                                                    ; 2       ;
; Histogram:u11|LessThan9~0                                                                                                                                    ; 2       ;
; Histogram:u11|LessThan15~0                                                                                                                                   ; 2       ;
; Histogram:u11|LessThan17~0                                                                                                                                   ; 2       ;
; Histogram:u11|LessThan7~0                                                                                                                                    ; 2       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|ACK~0                                                                                                                    ; 2       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4                                                                                                                     ; 2       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3                                                                                                                     ; 2       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1                                                                                                                     ; 2       ;
; I2C_CCD_Config:u8|iexposure_adj_delay[0]                                                                                                                     ; 2       ;
; I2C_CCD_Config:u8|Mux12~17                                                                                                                                   ; 2       ;
; I2C_CCD_Config:u8|Mux12~10                                                                                                                                   ; 2       ;
; I2C_CCD_Config:u8|Mux1~1                                                                                                                                     ; 2       ;
; I2C_CCD_Config:u8|Mux23~0                                                                                                                                    ; 2       ;
; I2C_CCD_Config:u8|Mux12~8                                                                                                                                    ; 2       ;
; I2C_CCD_Config:u8|Mux8~0                                                                                                                                     ; 2       ;
; I2C_CCD_Config:u8|mSetup_ST.0000                                                                                                                             ; 2       ;
; I2C_CCD_Config:u8|Mux15~3                                                                                                                                    ; 2       ;
; Histogram:u11|process_0~38                                                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|CMD[0]~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~2                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~5                             ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                             ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~1                              ; 2       ;
; RAW2RGB:u4|mDVAL~0                                                                                                                                           ; 2       ;
; Histogram:u11|process_0~25                                                                                                                                   ; 2       ;
; Histogram:u11|process_0~22                                                                                                                                   ; 2       ;
; Histogram:u11|process_0~17                                                                                                                                   ; 2       ;
; Histogram:u11|process_0~11                                                                                                                                   ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~5                             ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                             ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|_~1                              ; 2       ;
; Sdram_Control_4Port:u7|command:command1|always3~0                                                                                                            ; 2       ;
; Sdram_Control_4Port:u7|Equal8~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u7|CMD[1]                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|CMD[0]                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan1~2                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan1~1                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|PRECHARGE~0                                                                                                ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|always3~4                                                                                                  ; 2       ;
; Sdram_Control_4Port:u7|control_interface:control1|LOAD_MODE~2                                                                                                ; 2       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK~2                                                                                                                   ; 2       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK~0                                                                                                                   ; 2       ;
; I2C_CCD_Config:u8|LessThan2~3                                                                                                                                ; 2       ;
; I2C_CCD_Config:u8|LessThan2~2                                                                                                                                ; 2       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|LessThan2~1                                                                                                              ; 2       ;
; I2C_CCD_Config:u8|iexposure_adj_delay[2]                                                                                                                     ; 2       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|Mux0~16                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; 2       ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|StageOut[166]~303                                ; 2       ;
; RAW2RGB:u4|mCCD_B[1]~32                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_B[3]~28                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_B[5]~24                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_B[7]~20                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_B[9]~16                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_B[11]~12                                                                                                                                     ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[212]~455                                ; 2       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|romout[2][4]                                                                                                   ; 2       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~19                                                                                                ; 2       ;
; RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|romout[1][6]                                                                                                   ; 2       ;
; RAW2RGB:u4|mCCD_R[0]~31                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_R[1]~29                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_R[1]~28                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_R[2]~27                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_R[2]~26                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_R[4]~22                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_R[7]~21                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_R[8]~16                                                                                                                                      ; 2       ;
; RAW2RGB:u4|mCCD_R[11]~15                                                                                                                                     ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[201]~445                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[190]~435                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[179]~425                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[168]~415                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[157]~405                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[146]~395                                ; 2       ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|StageOut[135]~385                                ; 2       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|romout[0][11]~7                                                                                                ; 2       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|romout[1][8]~4                                                                                                 ; 2       ;
; RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|romout[2][8]~1                                                                                                 ; 2       ;
; RAW2RGB:u4|mDATAd_0[11]~11                                                                                                                                   ; 2       ;
; RAW2RGB:u4|mDATAd_1[11]~11                                                                                                                                   ; 2       ;
; RAW2RGB:u4|mDATAd_0[2]~8                                                                                                                                     ; 2       ;
; RAW2RGB:u4|mDATAd_0[3]~7                                                                                                                                     ; 2       ;
; RAW2RGB:u4|mDATAd_0[4]~6                                                                                                                                     ; 2       ;
; RAW2RGB:u4|mDATAd_0[5]~5                                                                                                                                     ; 2       ;
; RAW2RGB:u4|mDATAd_0[6]~4                                                                                                                                     ; 2       ;
; RAW2RGB:u4|mDATAd_0[7]~3                                                                                                                                     ; 2       ;
; RAW2RGB:u4|mDATAd_0[8]~2                                                                                                                                     ; 2       ;
; RAW2RGB:u4|mDATAd_0[9]~1                                                                                                                                     ; 2       ;
; RAW2RGB:u4|mDATAd_0[10]~0                                                                                                                                    ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 1278         ; 24           ; 1278         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 30672 ; 1278                        ; 24                          ; 1278                        ; 24                          ; 30672               ; 12   ; None ; M4K_X17_Y15, M4K_X41_Y19, M4K_X17_Y16, M4K_X41_Y20, M4K_X17_Y18, M4K_X41_Y15, M4K_X41_Y18, M4K_X41_Y17, M4K_X41_Y22, M4K_X41_Y16, M4K_X41_Y14, M4K_X41_Y23 ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM  ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M4K_X17_Y19                                                                                                                                                ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM  ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 4                           ; 512                         ; 4                           ; 2048                ; 1    ; None ; M4K_X17_Y20                                                                                                                                                ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X41_Y26, M4K_X41_Y21                                                                                                                                   ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X41_Y24, M4K_X41_Y25                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 4,465 / 54,004 ( 8 % ) ;
; C16 interconnects           ; 57 / 2,100 ( 3 % )     ;
; C4 interconnects            ; 1,996 / 36,000 ( 6 % ) ;
; Direct links                ; 1,126 / 54,004 ( 2 % ) ;
; Global clocks               ; 6 / 16 ( 38 % )        ;
; Local interconnects         ; 1,712 / 18,752 ( 9 % ) ;
; R24 interconnects           ; 147 / 1,900 ( 8 % )    ;
; R4 interconnects            ; 2,533 / 46,920 ( 5 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.70) ; Number of LABs  (Total = 277) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 18                            ;
; 2                                           ; 4                             ;
; 3                                           ; 8                             ;
; 4                                           ; 4                             ;
; 5                                           ; 4                             ;
; 6                                           ; 2                             ;
; 7                                           ; 6                             ;
; 8                                           ; 5                             ;
; 9                                           ; 12                            ;
; 10                                          ; 6                             ;
; 11                                          ; 7                             ;
; 12                                          ; 8                             ;
; 13                                          ; 12                            ;
; 14                                          ; 20                            ;
; 15                                          ; 15                            ;
; 16                                          ; 146                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.24) ; Number of LABs  (Total = 277) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 84                            ;
; 1 Clock                            ; 144                           ;
; 1 Clock enable                     ; 68                            ;
; 1 Sync. clear                      ; 28                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Async. clears                    ; 8                             ;
; 2 Clock enables                    ; 3                             ;
; 2 Clocks                           ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.56) ; Number of LABs  (Total = 277) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 15                            ;
; 2                                            ; 10                            ;
; 3                                            ; 7                             ;
; 4                                            ; 3                             ;
; 5                                            ; 7                             ;
; 6                                            ; 4                             ;
; 7                                            ; 5                             ;
; 8                                            ; 10                            ;
; 9                                            ; 7                             ;
; 10                                           ; 2                             ;
; 11                                           ; 5                             ;
; 12                                           ; 7                             ;
; 13                                           ; 4                             ;
; 14                                           ; 7                             ;
; 15                                           ; 42                            ;
; 16                                           ; 33                            ;
; 17                                           ; 4                             ;
; 18                                           ; 5                             ;
; 19                                           ; 7                             ;
; 20                                           ; 3                             ;
; 21                                           ; 8                             ;
; 22                                           ; 5                             ;
; 23                                           ; 5                             ;
; 24                                           ; 8                             ;
; 25                                           ; 4                             ;
; 26                                           ; 7                             ;
; 27                                           ; 5                             ;
; 28                                           ; 7                             ;
; 29                                           ; 8                             ;
; 30                                           ; 2                             ;
; 31                                           ; 18                            ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.91) ; Number of LABs  (Total = 277) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 34                            ;
; 2                                               ; 8                             ;
; 3                                               ; 16                            ;
; 4                                               ; 13                            ;
; 5                                               ; 6                             ;
; 6                                               ; 16                            ;
; 7                                               ; 13                            ;
; 8                                               ; 17                            ;
; 9                                               ; 17                            ;
; 10                                              ; 18                            ;
; 11                                              ; 23                            ;
; 12                                              ; 15                            ;
; 13                                              ; 14                            ;
; 14                                              ; 19                            ;
; 15                                              ; 22                            ;
; 16                                              ; 23                            ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.71) ; Number of LABs  (Total = 277) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 7                             ;
; 3                                            ; 13                            ;
; 4                                            ; 13                            ;
; 5                                            ; 14                            ;
; 6                                            ; 6                             ;
; 7                                            ; 10                            ;
; 8                                            ; 6                             ;
; 9                                            ; 15                            ;
; 10                                           ; 14                            ;
; 11                                           ; 14                            ;
; 12                                           ; 8                             ;
; 13                                           ; 12                            ;
; 14                                           ; 9                             ;
; 15                                           ; 13                            ;
; 16                                           ; 11                            ;
; 17                                           ; 22                            ;
; 18                                           ; 9                             ;
; 19                                           ; 16                            ;
; 20                                           ; 15                            ;
; 21                                           ; 3                             ;
; 22                                           ; 10                            ;
; 23                                           ; 5                             ;
; 24                                           ; 4                             ;
; 25                                           ; 6                             ;
; 26                                           ; 2                             ;
; 27                                           ; 9                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 5                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Sun Jun 10 22:20:13 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE1_D5M -c DE1_D5M
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "DE1_D5M"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "sdram_pll:u6|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of -135 degrees (-3000 ps) for sdram_pll:u6|altpll:altpll_component|_clk1 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 23 pins of 301 total pins
    Info (169086): Pin SD_DAT not assigned to an exact location on the device
    Info (169086): Pin SD_DAT3 not assigned to an exact location on the device
    Info (169086): Pin SD_CMD not assigned to an exact location on the device
    Info (169086): Pin FL_CE_N not assigned to an exact location on the device
    Info (169086): Pin SD_CLK not assigned to an exact location on the device
    Info (169086): Pin VGA_R[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[6] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[8] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[9] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[6] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[8] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[9] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[6] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[8] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[9] not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_m2o1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE1_D5M.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|_clk1 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node rClk[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node GPIO_1[16]
        Info (176357): Destination node rClk[0]~0
Info (176353): Automatically promoted node I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u8|I2C_Controller:u0|I2C_SCLK~1
        Info (176357): Destination node I2C_CCD_Config:u8|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Sdram_Control_4Port:u7|mRD~0
        Info (176357): Destination node Reset_Delay:u2|oRST_0~0
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR1_ADDR[22]~17
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR1_ADDR[22]~20
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD2_ADDR[21]~19
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD2_ADDR[21]~20
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR2_ADDR[22]~19
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR2_ADDR[22]~20
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD1_ADDR[15]~17
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD1_ADDR[15]~20
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Reset_Delay:u2|oRST_2~0
        Info (176357): Destination node I2C_CCD_Config:u8|i2c_reset~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 14 registers into blocks of type I/O
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 23 (unused VREF, 3.3V VCCIO, 0 input, 20 output, 3 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 28 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 35 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used --  2 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 274 output pins without output pin load capacitance assignment
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169064): Following 102 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently enabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/altera/12.1/Project/DE1_CAMERA/DE1_CAMERA/DE1_D5M.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 473 megabytes
    Info: Processing ended: Sun Jun 10 22:20:58 2018
    Info: Elapsed time: 00:00:45
    Info: Total CPU time (on all processors): 00:00:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/altera/12.1/Project/DE1_CAMERA/DE1_CAMERA/DE1_D5M.fit.smsg.


