{"hands_on_practices": [{"introduction": "在数字系统中，触发器是基本的存储元件，有多种类型，如D型、JK型和T型。虽然它们的功能各不相同，但其底层逻辑是相互关联的。这个练习将指导你如何通过组合逻辑来修改触发器的控制输入，从而将一种类型的触发器转换为另一种，这是理解其特性方程和内部行为的一项基本技能 [@problem_id:1967151]。", "problem": "在一个数字逻辑实验室中，你的任务是设计一个数据锁存电路。然而，唯一可用的时序逻辑元件是 J-K 触发器。一个 J-K 触发器有两个数据输入端 J 和 K，一个时钟输入端，以及一个输出端 Q。其行为由特征方程 $Q(t+1) = J\\overline{Q(t)} + \\overline{K}Q(t)$ 定义，其中 $Q(t)$ 代表当前状态，$Q(t+1)$ 代表下一个时钟脉冲之后的状态。\n\n你的目标是让这个 J-K 触发器与 D 触发器的行为完全相同。一个 D 触发器有一个单一的数据输入端 D，其行为由特征方程 $Q(t+1) = D$ 定义。为实现这一目标，你必须将 J-K 触发器的 J 和 K 输入端连接到以外部数据线 D 为输入的逻辑电路上。\n\n下列哪组关于 J 和 K（用输入 D 表示）的逻辑表达式，能够将 J-K 触发器正确地转换为 D 触发器，使其对所有可能的状态和输入都有效？\n\nA. $J = D$, $K = \\overline{D}$\n\nB. $J = \\overline{D}$, $K = D$\n\nC. $J = D$, $K = D$\n\nD. $J = 1$, $K = D$\n\nE. $J = D$, $K = 0$", "solution": "我们从给定的 J-K 触发器特征方程开始：\n$$\nQ(t+1) = J\\,\\overline{Q(t)} + \\overline{K}\\,Q(t).\n$$\n我们的目标是使该器件表现得像一个 D 触发器，这要求\n$$\nQ(t+1) = D\n$$\n对于所有可能的当前状态 $Q(t)$ 和输入 $D$ 都成立。为简洁起见，令 $Q(t)=Q$。表达式 $J\\,\\overline{Q} + \\overline{K}\\,Q$ 必须等于 $D$ 且与 $Q$ 无关，因此我们针对 $Q$ 的两个可能值进行等价计算。\n\n当 $Q=0$ 时：\n$$\nQ(t+1) = J\\cdot 1 + \\overline{K}\\cdot 0 = J,\n$$\n为了匹配 $Q(t+1)=D$，我们要求\n$$\nJ = D.\n$$\n\n当 $Q=1$ 时：\n$$\nQ(t+1) = J\\cdot 0 + \\overline{K}\\cdot 1 = \\overline{K},\n$$\n为了匹配 $Q(t+1)=D$，我们要求\n$$\n\\overline{K} = D \\quad \\Rightarrow \\quad K = \\overline{D}.\n$$\n\n因此，所需的连接是 $J=D$ 和 $K=\\overline{D}$，这对应于选项 A。", "answer": "$$\\boxed{A}$$", "id": "1967151"}, {"introduction": "掌握了单个触发器的工作原理后，下一步就是将它们组合起来构建更有用的时序电路，例如计数器。这项实践 [@problem_id:3641646] 将引导你设计一个具有特定功能的同步2位计数器，它需要实现格雷码（Gray code）序列以及支持向上/向下计数。这个过程将带你体验从状态转换图到最终实现触发器输入逻辑方程的完整设计流程。", "problem": "考虑一个使用理想的T触发器（Toggle Flip-Flop）实现的同步$2$-位格雷码增/减计数器。该计数器有两个状态位$Q_1$和$Q_0$，一个边沿触发时钟，以及一个方向控制输入$U$，其中$U=1$选择格雷码递增序列，$U=0$选择格雷码递减序列。无论方向如何，格雷码必须满足邻接特性，即连续状态之间仅有一位不同。递增方向使用标准的$2$-位格雷码循环$00 \\rightarrow 01 \\rightarrow 11 \\rightarrow 10 \\rightarrow 00$，递减方向则使用其逆序。每个T触发器在其输入为$1$时翻转其对应的状态位，在输入为$0$时保持不变。\n\n严格从这些定义出发，推导触发输入$T_0$和$T_1$作为$U$、$Q_1$和$Q_0$的函数的闭式代数表达式，以保证在增减两个方向上都具有格雷码的邻接特性。最终的$T_0$和$T_1$表达式必须仅使用异或（XOR）运算$\\oplus$以及（如果需要）常数$0$和$1$。在最终表达式中不要引入任何其他逻辑运算符。你的最终答案必须是单个解析表达式；如果需要多个表达式，请将它们表示为单个行向量。不需要进行数值舍入。", "solution": "用户希望找到一个2位同步格雷码增/减计数器的激励逻辑。\n\n### 步骤1：提取已知条件\n-   **系统**：同步$2$-位计数器。\n-   **触发器**：理想的T触发器。\n-   **状态位**：$Q_1$（最高有效位），$Q_0$（最低有效位）。\n-   **控制输入**：$U$。$U=1$用于递增计数，$U=0$用于递减计数。\n-   **递增序列 ($U=1$)**：$00 \\rightarrow 01 \\rightarrow 11 \\rightarrow 10 \\rightarrow 00$。\n-   **递减序列 ($U=0$)**：递增序列的逆序，即$00 \\rightarrow 10 \\rightarrow 11 \\rightarrow 01 \\rightarrow 00$。\n-   **T触发器行为**：如果输入$T$为$1$，输出翻转；如果$T$为$0$，输出保持其值。其特征方程为$Q_{\\text{next}} = Q \\oplus T$。\n-   **输出要求**：推导触发输入$T_1$和$T_0$作为$U$、$Q_1$和$Q_0$的函数的闭式代数表达式。\n-   **表达式约束**：最终表达式必须只使用异或（$\\oplus$）运算符和常数$0$和$1$。\n\n### 步骤2：使用提取的已知条件进行验证\n-   **科学依据**：该问题是数字逻辑设计中的一个标准练习，这是计算机工程和电子学的一个基础课题。所有组件（触发器、计数器、格雷码）和概念都是公认的。该问题在科学上是合理的。\n-   **适定性**：该问题指定了状态变量、控制输入、两种操作模式下期望的状态转换以及要使用的触发器类型。这些信息足以唯一地确定触发器输入所需的逻辑函数。存在唯一解。\n-   **客观性**：该问题以精确、明确的技术语言陈述。没有主观或基于意见的元素。\n-   **完整性与一致性**：该问题提供了所有必要信息，并且不包含内部矛盾。指定的格雷码序列（$00, 01, 11, 10$）及其逆序是有效的格雷码，满足邻接特性。\n\n### 步骤3：结论与行动\n该问题是有效的。将提供完整的解决方案。\n\n### 求解推导\n\n设计过程首先构建一个状态转换表，以捕捉计数器的行为。该表列出了当前状态（$Q_1$, $Q_0$）和控制输入（$U$）的每一种可能组合，并指定了相应的次态（$Q_1^+$, $Q_0^+$）。\n\n根据问题陈述：\n-   当$U=1$（递增）时：$00 \\rightarrow 01 \\rightarrow 11 \\rightarrow 10 \\rightarrow 00$。\n-   当$U=0$（递减）时：$00 \\rightarrow 10 \\rightarrow 11 \\rightarrow 01 \\rightarrow 00$。\n\nT触发器的激励方程决定了从状态$Q$转换到$Q^+$所需的输入$T$。它源自特征方程$Q^+ = Q \\oplus T$，由此得出$T = Q \\oplus Q^+$。因此，我们两个触发器所需的输入为：\n$$T_1 = Q_1 \\oplus Q_1^+$$\n$$T_0 = Q_0 \\oplus Q_0^+$$\n\n现在我们可以构建完整的状态转换和激励表。\n\n| 控制输入 | 当前状态 | 次态 | 触发输入（计算为 $T_i = Q_i \\oplus Q_i^+$） |\n|---------------|---------------|-------------|-------------------------------------------------------|\n| $U$ | $Q_1 Q_0$ | $Q_1^+ Q_0^+$ | $T_1$ | $T_0$ |\n| $0$ | $0\\;0$ | $1\\;0$ | $1$ | $0$ |\n| $0$ | $0\\;1$ | $0\\;0$ | $0$ | $1$ |\n| $0$ | $1\\;0$ | $1\\;1$ | $0$ | $1$ |\n| $0$ | $1\\;1$ | $0\\;1$ | $1$ | $0$ |\n| $1$ | $0\\;0$ | $0\\;1$ | $0$ | $1$ |\n| $1$ | $0\\;1$ | $1\\;1$ | $1$ | $0$ |\n| $1$ | $1\\;0$ | $0\\;0$ | $1$ | $0$ |\n| $1$ | $1\\;1$ | $1\\;0$ | $0$ | $1$ |\n\n接下来，我们推导$T_1$和$T_0$作为$U$、$Q_1$和$Q_0$的函数的布尔表达式。我们可以使用卡诺图或代数运算。\n\n**$T_0$的推导：**\n从表中可知，对于输入组合（$U$, $Q_1$, $Q_0$）为$(0,0,1)$、$(0,1,0)$、$(1,0,0)$和$(1,1,1)$所对应的最小项，$T_0$为$1$。\n其积之和形式为：\n$$T_0 = (\\bar{U}\\bar{Q_1}Q_0) \\lor (\\bar{U}Q_1\\bar{Q_0}) \\lor (U\\bar{Q_1}\\bar{Q_0}) \\lor (UQ_1Q_0)$$\n这种最小项的模式对应于三输入异或函数。\n$$T_0 = U \\oplus Q_1 \\oplus Q_0$$\n此表达式满足问题的约束条件。\n\n**$T_1$的推导：**\n从表中可知，对于输入组合（$U$, $Q_1$, $Q_0$）为$(0,0,0)$、$(0,1,1)$、$(1,0,1)$和$(1,1,0)$所对应的最小项，$T_1$为$1$。\n其积之和形式为：\n$$T_1 = (\\bar{U}\\bar{Q_1}\\bar{Q_0}) \\lor (\\bar{U}Q_1Q_0) \\lor (U\\bar{Q_1}Q_0) \\lor (UQ_1\\bar{Q_0})$$\n这可以因式分解为：\n$$T_1 = \\bar{U}(\\bar{Q_1}\\bar{Q_0} \\lor Q_1Q_0) \\lor U(\\bar{Q_1}Q_0 \\lor Q_1\\bar{Q_0})$$\n识别出同或（$\\odot$）和异或（$\\oplus$）的表达式：\n$$T_1 = \\bar{U}(Q_1 \\odot Q_0) \\lor U(Q_1 \\oplus Q_0)$$\n由于$A \\odot B = \\overline{A \\oplus B}$，我们可以写作：\n$$T_1 = \\bar{U}(\\overline{Q_1 \\oplus Q_0}) \\lor U(Q_1 \\oplus Q_0)$$\n如果第一项是$\\bar{U}(Q_1 \\oplus Q_0)$，那么这就是异或函数$U \\oplus (Q_1 \\oplus Q_0)$的定义。而此表达式定义了$U$和$(Q_1 \\oplus Q_0)$的同或（XNOR）函数：\n$$T_1 = U \\odot (Q_1 \\oplus Q_0)$$\n这等价于对两个项进行异或运算后的取反：\n$$T_1 = \\overline{U \\oplus (Q_1 \\oplus Q_0)}$$\n另一种分析表明，$T_1$的最小项是那些输入（$U$, $Q_1$, $Q_0$）中$1$的个数为偶数的项。这是三输入同或（XNOR）函数的定义。\n$$T_1 = \\overline{U \\oplus Q_1 \\oplus Q_0}$$\n问题要求表达式只使用异或运算符和常数。我们使用恒等式$\\bar{A} = A \\oplus 1$：\n$$T_1 = (U \\oplus Q_1 \\oplus Q_0) \\oplus 1$$\n此表达式满足问题的约束条件。\n\n因此，触发输入的最终表达式为：\n$$T_0 = U \\oplus Q_1 \\oplus Q_0$$\n$$T_1 = (U \\oplus Q_1 \\oplus Q_0) \\oplus 1$$", "answer": "$$ \\boxed{ \\begin{pmatrix} U \\oplus Q_1 \\oplus Q_0  (U \\oplus Q_1 \\oplus Q_0) \\oplus 1 \\end{pmatrix} } $$", "id": "3641646"}, {"introduction": "理想的逻辑模型非常适合学习基本原理，但在高速电路的现实世界中，信号的传播延迟至关重要。本练习 [@problem_id:3641571] 让你深入一个真实的工程问题：解决流水线中的保持时间（hold time）违规。你将分析并比较两种常见的修复技术——插入缓冲器和重定时（retiming），并评估它们对时序和功耗的影响，从而揭示现代数字设计中固有的权衡取舍。", "problem": "一个单时钟域中的同步流水线使用了两个边沿触发D触发器（DFF），分别称为启动DFF和捕获DFF。它们之间的组合逻辑由标准单元门实现。启动DFF和捕获DFF之间存在非零的时钟偏斜。在从启动DFF到捕获DFF的路径上检测到了保持时间违规，并考虑了两种备选的缓解策略：在数据路径上插入延迟缓冲器，或者移动触发器边界（将下一流水线阶段的门集群重定时到当前阶段）。您必须计算每种策略下产生的保持时间裕量，以及相对于修复前原始设计的动态功耗相应变化。\n\n假设器件和路径具有以下特性：\n- 启动DFF的时钟到输出最小延迟为 $t_{\\mathrm{cq,min}} = 30\\,\\mathrm{ps}$，最大延迟为 $t_{\\mathrm{cq,max}} = 80\\,\\mathrm{ps}$。\n- 捕获DFF的保持时间要求为 $t_{\\mathrm{hold}} = 60\\,\\mathrm{ps}$，建立时间要求为 $t_{\\mathrm{setup}} = 100\\,\\mathrm{ps}$。\n- 两个DFF之间的组合逻辑最小延迟为 $t_{\\mathrm{pd,min}} = 15\\,\\mathrm{ps}$，最大延迟为 $t_{\\mathrm{pd,max}} = 220\\,\\mathrm{ps}$。\n- 时钟到达捕获DFF的时间比到达启动DFF的时间晚，偏斜为 $t_{\\mathrm{skew}} = +20\\,\\mathrm{ps}$。\n- 时钟周期为 $T = 1\\,\\mathrm{ns}$。\n\n评估了两种缓解策略：\n1) 在数据路径中插入 $n$ 个相同的延迟缓冲器。每个缓冲器贡献 $12\\,\\mathrm{ps}$ 的最小延迟和 $12\\,\\mathrm{ps}$ 的最大延迟。在数据路径活动因子为 $\\alpha_{b} = 0.25$ 的情况下，每个缓冲器表现出 $C_{b} = 100\\,\\mathrm{fF}$ 的有效开关电容。电源电压为 $V = 0.8\\,\\mathrm{V}$，时钟频率为 $f = 1\\,\\mathrm{GHz}$。选择能产生严格为正且裕量至少为 $10\\,\\mathrm{ps}$ 的保持时间裕量的最小整数 $n$。\n2) 将一个门集群跨越捕获DFF边界移动（重定时），使得该集群现在被包含在启动DFF和捕获DFF之间的数据路径中。移动的集群为数据路径的最小延迟增加了 $46\\,\\mathrm{ps}$，为最大延迟增加了 $50\\,\\mathrm{ps}$。重定时使启动级逻辑驱动的有效导线电容增加了 $\\Delta C_{\\mathrm{wire}} = 60\\,\\mathrm{fF}$。这条导线之前在下一级以活动因子 $\\alpha_{\\mathrm{after}} = 0.15$ 翻转，但在重定时后，它在当前级以活动因子 $\\alpha_{\\mathrm{before}} = 0.25$ 翻转。电源电压和频率与上述相同。忽略被移动的门本身任何其他的功耗变化。\n\n使用保持和建立约束的基本定义以及基于活动因子、电容、电源电压和频率的、经过充分检验的动态功耗关系。计算：\n- 插入缓冲器后的新保持时间裕量。\n- 重定时后的新保持时间裕量。\n- 相对于原始设计，因插入缓冲器而产生的总增量动态功耗。\n- 相对于原始设计，因重定时而产生的总增量动态功耗。\n\n将两个裕量以 $\\mathrm{s}$ 为单位表示，两个功耗以 $\\mathrm{W}$ 为单位表示。将所有四个量四舍五入到四位有效数字。以单行矩阵的形式提供您的最终答案，顺序为：[插入缓冲器后的保持时间裕量，重定时后的保持时间裕量，带缓冲器的增量功耗，带重定时的增量功耗]。", "solution": "首先通过剖析其潜在的物理和数学原理来验证该问题。此问题是数字逻辑时序和功耗分析的标准练习，基于时序电路的建立和保持时间约束以及CMOS技术中动态功耗的既定概念。所有提供的参数在物理上都是现实的，且问题是自洽且定义明确的。验证成功，下面是完整解答。\n\n时序分析的核心在于两个触发器之间同步路径的保持和建立约束。\n\n保持时间约束确保数据信号在捕获时钟沿之后保持稳定至少 $t_{\\mathrm{hold}}$ 的时长。这可以防止由第一个触发器（启动DFF）发出的当前周期的数据过快到达，从而在第二个触发器（捕获DFF）成功捕获前一周期的数据之前破坏它。保持约束是对最短可能路径延迟的检查。假设启动时钟沿发生在时间 $0$。捕获时钟沿因偏斜 $t_{\\mathrm{skew}}$ 而延迟，在时间 $t_{\\mathrm{skew}}$ 到达。来自启动DFF的最快数据信号在时间 $t_{\\mathrm{cq,min}} + t_{\\mathrm{pd,min}}$ 到达捕获DFF的输入端。这个到达时间不得早于保持窗口关闭的时间 $t_{\\mathrm{skew}} + t_{\\mathrm{hold}}$。因此，保持约束为：\n$$t_{\\mathrm{cq,min}} + t_{\\mathrm{pd,min}} \\ge t_{\\mathrm{skew}} + t_{\\mathrm{hold}}$$\n保持时间裕量 $t_{\\mathrm{slack,hold}}$ 是满足此约束的余量：\n$$t_{\\mathrm{slack,hold}} = (t_{\\mathrm{cq,min}} + t_{\\mathrm{pd,min}}) - (t_{\\mathrm{skew}} + t_{\\mathrm{hold}})$$\n\n充放电电容 $C$ 的动态功耗 $P_{\\mathrm{dyn}}$ 由以下公式给出：\n$$P_{\\mathrm{dyn}} = \\alpha C V^2 f$$\n其中 $\\alpha$ 是活动因子（每个时钟周期发生功耗性转换的概率），$V$ 是电源电压，$f$ 是时钟频率。\n\n首先，我们计算原始设计的保持时间裕量以确认违规。使用所提供的值：\n$t_{\\mathrm{cq,min}} = 30\\,\\mathrm{ps}$，$t_{\\mathrm{pd,min}} = 15\\,\\mathrm{ps}$，$t_{\\mathrm{skew}} = 20\\,\\mathrm{ps}$，以及 $t_{\\mathrm{hold}} = 60\\,\\mathrm{ps}$。\n$$t_{\\mathrm{slack,hold,orig}} = (30\\,\\mathrm{ps} + 15\\,\\mathrm{ps}) - (20\\,\\mathrm{ps} + 60\\,\\mathrm{ps}) = 45\\,\\mathrm{ps} - 80\\,\\mathrm{ps} = -35\\,\\mathrm{ps}$$\n$-35\\,\\mathrm{ps}$ 的负裕量确认了保持时间违规。\n\n现在，我们评估两种缓解策略。\n\n策略1：插入缓冲器\n\n1.  计算新的保持时间裕量。\n    该策略涉及插入 $n$ 个延迟缓冲器，每个缓冲器为数据路径增加 $t_{\\mathrm{buf,min}} = 12\\,\\mathrm{ps}$ 的最小延迟。组合逻辑的新的最小传播延迟为 $t'_{\\mathrm{pd,min}} = t_{\\mathrm{pd,min}} + n \\cdot t_{\\mathrm{buf,min}}$。新的保持时间裕量 $t'_{\\mathrm{slack,hold}}$ 为：\n    $$t'_{\\mathrm{slack,hold}} = (t_{\\mathrm{cq,min}} + t_{\\mathrm{pd,min}} + n \\cdot t_{\\mathrm{buf,min}}) - (t_{\\mathrm{skew}} + t_{\\mathrm{hold}}) = t_{\\mathrm{slack,hold,orig}} + n \\cdot t_{\\mathrm{buf,min}}$$\n    要求是保持时间裕量为严格正值且裕量至少为 $10\\,\\mathrm{ps}$，所以 $t'_{\\mathrm{slack,hold}} \\ge 10\\,\\mathrm{ps}$。\n    $$-35\\,\\mathrm{ps} + n \\cdot 12\\,\\mathrm{ps} \\ge 10\\,\\mathrm{ps}$$\n    $$n \\cdot 12\\,\\mathrm{ps} \\ge 45\\,\\mathrm{ps}$$\n    $$n \\ge \\frac{45}{12} = 3.75$$\n    由于 $n$ 必须是整数，所以最小值是 $n=4$。使用 $n=4$ 个缓冲器，得到的保持时间裕量为：\n    $$t'_{\\mathrm{slack,hold}} = -35\\,\\mathrm{ps} + 4 \\cdot 12\\,\\mathrm{ps} = -35\\,\\mathrm{ps} + 48\\,\\mathrm{ps} = 13\\,\\mathrm{ps} = 1.3 \\times 10^{-11}\\,\\mathrm{s}$$\n    四舍五入到四位有效数字得到 $1.300 \\times 10^{-11}\\,\\mathrm{s}$。\n\n2.  计算增量动态功耗。\n    增量功耗是 $n=4$ 个新增缓冲器所消耗的动态功耗之和。\n    $$\\Delta P_{\\mathrm{buf}} = n \\cdot (\\alpha_b C_b V^2 f)$$\n    使用给定值：$n=4$, $\\alpha_b = 0.25$, $C_b = 100\\,\\mathrm{fF} = 100 \\times 10^{-15}\\,\\mathrm{F}$, $V = 0.8\\,\\mathrm{V}$，以及 $f = 1\\,\\mathrm{GHz} = 1 \\times 10^9\\,\\mathrm{Hz}$。\n    $$\\Delta P_{\\mathrm{buf}} = 4 \\cdot (0.25) \\cdot (100 \\times 10^{-15}\\,\\mathrm{F}) \\cdot (0.8\\,\\mathrm{V})^2 \\cdot (1 \\times 10^9\\,\\mathrm{Hz})$$\n    $$\\Delta P_{\\mathrm{buf}} = 1 \\cdot (100 \\times 10^{-15}) \\cdot (0.64) \\cdot (10^9)\\,\\mathrm{W} = 64 \\times 10^{-6}\\,\\mathrm{W} = 6.4 \\times 10^{-5}\\,\\mathrm{W}$$\n    四舍五入到四位有效数字得到 $6.400 \\times 10^{-5}\\,\\mathrm{W}$。\n\n策略2：重定时\n\n1.  计算新的保持时间裕量。\n    重定时为数据路径增加了 $\\Delta t_{\\mathrm{pd,min}} = 46\\,\\mathrm{ps}$ 的最小延迟。新的最小路径延迟变为 $t''_{\\mathrm{pd,min}} = t_{\\mathrm{pd,min}} + \\Delta t_{\\mathrm{pd,min}} = 15\\,\\mathrm{ps} + 46\\,\\mathrm{ps} = 61\\,\\mathrm{ps}$。新的保持时间裕量为：\n    $$t''_{\\mathrm{slack,hold}} = (t_{\\mathrm{cq,min}} + t''_{\\mathrm{pd,min}}) - (t_{\\mathrm{skew}} + t_{\\mathrm{hold}})$$\n    $$t''_{\\mathrm{slack,hold}} = (30\\,\\mathrm{ps} + 61\\,\\mathrm{ps}) - (20\\,\\mathrm{ps} + 60\\,\\mathrm{ps}) = 91\\,\\mathrm{ps} - 80\\,\\mathrm{ps} = 11\\,\\mathrm{ps} = 1.1 \\times 10^{-11}\\,\\mathrm{s}$$\n    四舍五入到四位有效数字得到 $1.100 \\times 10^{-11}\\,\\mathrm{s}$。\n\n2.  计算增量动态功耗。\n    功耗增加来自于一个电容为 $\\Delta C_{\\mathrm{wire}} = 60\\,\\mathrm{fF}$ 的导线段，它从一个活动因子为 $\\alpha_{\\mathrm{after}} = 0.15$ 的流水线阶段移动到当前活动因子为 $\\alpha_{\\mathrm{before}} = 0.25$ 的阶段。\n    增量功耗是这条导线新旧功耗之差。\n    $$\\Delta P_{\\mathrm{ret}} = P_{\\mathrm{new}} - P_{\\mathrm{old}} = (\\alpha_{\\mathrm{before}} \\Delta C_{\\mathrm{wire}} V^2 f) - (\\alpha_{\\mathrm{after}} \\Delta C_{\\mathrm{wire}} V^2 f)$$\n    $$\\Delta P_{\\mathrm{ret}} = (\\alpha_{\\mathrm{before}} - \\alpha_{\\mathrm{after}}) \\Delta C_{\\mathrm{wire}} V^2 f$$\n    使用给定值：$\\alpha_{\\mathrm{before}}=0.25$, $\\alpha_{\\mathrm{after}}=0.15$, $\\Delta C_{\\mathrm{wire}} = 60 \\times 10^{-15}\\,\\mathrm{F}$, $V=0.8\\,\\mathrm{V}$, $f=1 \\times 10^9\\,\\mathrm{Hz}$。\n    $$\\Delta P_{\\mathrm{ret}} = (0.25 - 0.15) \\cdot (60 \\times 10^{-15}\\,\\mathrm{F}) \\cdot (0.8\\,\\mathrm{V})^2 \\cdot (1 \\times 10^9\\,\\mathrm{Hz})$$\n    $$\\Delta P_{\\mathrm{ret}} = (0.10) \\cdot (60 \\times 10^{-15}) \\cdot (0.64) \\cdot (10^9)\\,\\mathrm{W} = 3.84 \\times 10^{-6}\\,\\mathrm{W}$$\n    四舍五入到四位有效数字得到 $3.840 \\times 10^{-6}\\,\\mathrm{W}$。\n\n四个计算结果按要求顺序呈现。", "answer": "$$\n\\boxed{\n\\begin{pmatrix}\n1.300 \\times 10^{-11}  1.100 \\times 10^{-11}  6.400 \\times 10^{-5}  3.840 \\times 10^{-6}\n\\end{pmatrix}\n}\n$$", "id": "3641571"}]}