/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
void AMDGPUInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {

#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrs[] = {
  /* 0 */ "v_movrelsd_2_b32, \0"
  /* 19 */ "v_movreld_b32, \0"
  /* 35 */ "v_movrelsd_b32, \0"
  /* 52 */ "v_cmp_ge_f32 vcc, \0"
  /* 71 */ "v_cmpx_ge_f32 vcc, \0"
  /* 91 */ "v_cmp_nge_f32 vcc, \0"
  /* 111 */ "v_cmpx_nge_f32 vcc, \0"
  /* 132 */ "v_cmp_le_f32 vcc, \0"
  /* 151 */ "v_cmpx_le_f32 vcc, \0"
  /* 171 */ "v_cmp_nle_f32 vcc, \0"
  /* 191 */ "v_cmpx_nle_f32 vcc, \0"
  /* 212 */ "v_cmp_f_f32 vcc, \0"
  /* 230 */ "v_cmpx_f_f32 vcc, \0"
  /* 249 */ "v_cmp_lg_f32 vcc, \0"
  /* 268 */ "v_cmpx_lg_f32 vcc, \0"
  /* 288 */ "v_cmp_nlg_f32 vcc, \0"
  /* 308 */ "v_cmpx_nlg_f32 vcc, \0"
  /* 329 */ "v_cmp_o_f32 vcc, \0"
  /* 347 */ "v_cmpx_o_f32 vcc, \0"
  /* 366 */ "v_cmp_eq_f32 vcc, \0"
  /* 385 */ "v_cmpx_eq_f32 vcc, \0"
  /* 405 */ "v_cmp_neq_f32 vcc, \0"
  /* 425 */ "v_cmpx_neq_f32 vcc, \0"
  /* 446 */ "v_cmp_class_f32 vcc, \0"
  /* 468 */ "v_cmpx_class_f32 vcc, \0"
  /* 491 */ "v_cmp_gt_f32 vcc, \0"
  /* 510 */ "v_cmpx_gt_f32 vcc, \0"
  /* 530 */ "v_cmp_ngt_f32 vcc, \0"
  /* 550 */ "v_cmpx_ngt_f32 vcc, \0"
  /* 571 */ "v_cmp_lt_f32 vcc, \0"
  /* 590 */ "v_cmpx_lt_f32 vcc, \0"
  /* 610 */ "v_cmp_nlt_f32 vcc, \0"
  /* 630 */ "v_cmpx_nlt_f32 vcc, \0"
  /* 651 */ "v_cmp_u_f32 vcc, \0"
  /* 669 */ "v_cmpx_u_f32 vcc, \0"
  /* 688 */ "v_cmp_tru_f32 vcc, \0"
  /* 708 */ "v_cmpx_tru_f32 vcc, \0"
  /* 729 */ "v_cmp_ge_i32 vcc, \0"
  /* 748 */ "v_cmpx_ge_i32 vcc, \0"
  /* 768 */ "v_cmp_le_i32 vcc, \0"
  /* 787 */ "v_cmpx_le_i32 vcc, \0"
  /* 807 */ "v_cmp_ne_i32 vcc, \0"
  /* 826 */ "v_cmpx_ne_i32 vcc, \0"
  /* 846 */ "v_cmp_f_i32 vcc, \0"
  /* 864 */ "v_cmpx_f_i32 vcc, \0"
  /* 883 */ "v_cmp_eq_i32 vcc, \0"
  /* 902 */ "v_cmpx_eq_i32 vcc, \0"
  /* 922 */ "v_cmp_t_i32 vcc, \0"
  /* 940 */ "v_cmpx_t_i32 vcc, \0"
  /* 959 */ "v_cmp_gt_i32 vcc, \0"
  /* 978 */ "v_cmpx_gt_i32 vcc, \0"
  /* 998 */ "v_cmp_lt_i32 vcc, \0"
  /* 1017 */ "v_cmpx_lt_i32 vcc, \0"
  /* 1037 */ "v_cmp_ge_u32 vcc, \0"
  /* 1056 */ "v_cmpx_ge_u32 vcc, \0"
  /* 1076 */ "v_cmp_le_u32 vcc, \0"
  /* 1095 */ "v_cmpx_le_u32 vcc, \0"
  /* 1115 */ "v_cmp_ne_u32 vcc, \0"
  /* 1134 */ "v_cmpx_ne_u32 vcc, \0"
  /* 1154 */ "v_cmp_f_u32 vcc, \0"
  /* 1172 */ "v_cmpx_f_u32 vcc, \0"
  /* 1191 */ "v_cmp_eq_u32 vcc, \0"
  /* 1210 */ "v_cmpx_eq_u32 vcc, \0"
  /* 1230 */ "v_cmp_t_u32 vcc, \0"
  /* 1248 */ "v_cmpx_t_u32 vcc, \0"
  /* 1267 */ "v_cmp_gt_u32 vcc, \0"
  /* 1286 */ "v_cmpx_gt_u32 vcc, \0"
  /* 1306 */ "v_cmp_lt_u32 vcc, \0"
  /* 1325 */ "v_cmpx_lt_u32 vcc, \0"
  /* 1345 */ "v_cmp_ge_f16 vcc, \0"
  /* 1364 */ "v_cmpx_ge_f16 vcc, \0"
  /* 1384 */ "v_cmp_nge_f16 vcc, \0"
  /* 1404 */ "v_cmpx_nge_f16 vcc, \0"
  /* 1425 */ "v_cmp_le_f16 vcc, \0"
  /* 1444 */ "v_cmpx_le_f16 vcc, \0"
  /* 1464 */ "v_cmp_nle_f16 vcc, \0"
  /* 1484 */ "v_cmpx_nle_f16 vcc, \0"
  /* 1505 */ "v_cmp_f_f16 vcc, \0"
  /* 1523 */ "v_cmpx_f_f16 vcc, \0"
  /* 1542 */ "v_cmp_lg_f16 vcc, \0"
  /* 1561 */ "v_cmpx_lg_f16 vcc, \0"
  /* 1581 */ "v_cmp_nlg_f16 vcc, \0"
  /* 1601 */ "v_cmpx_nlg_f16 vcc, \0"
  /* 1622 */ "v_cmp_o_f16 vcc, \0"
  /* 1640 */ "v_cmpx_o_f16 vcc, \0"
  /* 1659 */ "v_cmp_eq_f16 vcc, \0"
  /* 1678 */ "v_cmpx_eq_f16 vcc, \0"
  /* 1698 */ "v_cmp_neq_f16 vcc, \0"
  /* 1718 */ "v_cmpx_neq_f16 vcc, \0"
  /* 1739 */ "v_cmp_class_f16 vcc, \0"
  /* 1761 */ "v_cmpx_class_f16 vcc, \0"
  /* 1784 */ "v_cmp_gt_f16 vcc, \0"
  /* 1803 */ "v_cmpx_gt_f16 vcc, \0"
  /* 1823 */ "v_cmp_ngt_f16 vcc, \0"
  /* 1843 */ "v_cmpx_ngt_f16 vcc, \0"
  /* 1864 */ "v_cmp_lt_f16 vcc, \0"
  /* 1883 */ "v_cmpx_lt_f16 vcc, \0"
  /* 1903 */ "v_cmp_nlt_f16 vcc, \0"
  /* 1923 */ "v_cmpx_nlt_f16 vcc, \0"
  /* 1944 */ "v_cmp_u_f16 vcc, \0"
  /* 1962 */ "v_cmpx_u_f16 vcc, \0"
  /* 1981 */ "v_cmp_tru_f16 vcc, \0"
  /* 2001 */ "v_cmpx_tru_f16 vcc, \0"
  /* 2022 */ "v_cmp_ge_i16 vcc, \0"
  /* 2041 */ "v_cmpx_ge_i16 vcc, \0"
  /* 2061 */ "v_cmp_le_i16 vcc, \0"
  /* 2080 */ "v_cmpx_le_i16 vcc, \0"
  /* 2100 */ "v_cmp_ne_i16 vcc, \0"
  /* 2119 */ "v_cmpx_ne_i16 vcc, \0"
  /* 2139 */ "v_cmp_f_i16 vcc, \0"
  /* 2157 */ "v_cmpx_f_i16 vcc, \0"
  /* 2176 */ "v_cmp_eq_i16 vcc, \0"
  /* 2195 */ "v_cmpx_eq_i16 vcc, \0"
  /* 2215 */ "v_cmp_t_i16 vcc, \0"
  /* 2233 */ "v_cmpx_t_i16 vcc, \0"
  /* 2252 */ "v_cmp_gt_i16 vcc, \0"
  /* 2271 */ "v_cmpx_gt_i16 vcc, \0"
  /* 2291 */ "v_cmp_lt_i16 vcc, \0"
  /* 2310 */ "v_cmpx_lt_i16 vcc, \0"
  /* 2330 */ "v_cmp_ge_u16 vcc, \0"
  /* 2349 */ "v_cmpx_ge_u16 vcc, \0"
  /* 2369 */ "v_cmp_le_u16 vcc, \0"
  /* 2388 */ "v_cmpx_le_u16 vcc, \0"
  /* 2408 */ "v_cmp_ne_u16 vcc, \0"
  /* 2427 */ "v_cmpx_ne_u16 vcc, \0"
  /* 2447 */ "v_cmp_f_u16 vcc, \0"
  /* 2465 */ "v_cmpx_f_u16 vcc, \0"
  /* 2484 */ "v_cmp_eq_u16 vcc, \0"
  /* 2503 */ "v_cmpx_eq_u16 vcc, \0"
  /* 2523 */ "v_cmp_t_u16 vcc, \0"
  /* 2541 */ "v_cmpx_t_u16 vcc, \0"
  /* 2560 */ "v_cmp_gt_u16 vcc, \0"
  /* 2579 */ "v_cmpx_gt_u16 vcc, \0"
  /* 2599 */ "v_cmp_lt_u16 vcc, \0"
  /* 2618 */ "v_cmpx_lt_u16 vcc, \0"
  /* 2638 */ "scratch_store_dwordx2 off, \0"
  /* 2666 */ "scratch_store_dwordx3 off, \0"
  /* 2694 */ "scratch_store_dwordx4 off, \0"
  /* 2722 */ "scratch_store_dword off, \0"
  /* 2748 */ "scratch_store_byte off, \0"
  /* 2773 */ "scratch_store_byte_d16_hi off, \0"
  /* 2805 */ "scratch_store_short_d16_hi off, \0"
  /* 2838 */ "scratch_store_short off, \0"
  /* 2864 */ "s_cbranch_scc0 \0"
  /* 2880 */ "s_cbranch_scc1 \0"
  /* 2896 */ "s_bitcmp0_b32 \0"
  /* 2911 */ "s_bitset0_b32 \0"
  /* 2926 */ "s_bitcmp1_b32 \0"
  /* 2941 */ "s_bitset1_b32 \0"
  /* 2956 */ "s_ff0_i32_b32 \0"
  /* 2971 */ "s_bcnt0_i32_b32 \0"
  /* 2988 */ "s_ff1_i32_b32 \0"
  /* 3003 */ "s_bcnt1_i32_b32 \0"
  /* 3020 */ "s_flbit_i32_b32 \0"
  /* 3037 */ "s_setreg_imm32_b32 \0"
  /* 3057 */ "v_mbcnt_hi_u32_b32 \0"
  /* 3077 */ "v_mbcnt_lo_u32_b32 \0"
  /* 3097 */ "v_bcnt_u32_b32 \0"
  /* 3113 */ "s_movrelsd_2_b32 \0"
  /* 3131 */ "ds_and_src2_b32 \0"
  /* 3148 */ "ds_write_src2_b32 \0"
  /* 3167 */ "ds_or_src2_b32 \0"
  /* 3183 */ "ds_xor_src2_b32 \0"
  /* 3200 */ "ds_read2_b32 \0"
  /* 3214 */ "ds_write2_b32 \0"
  /* 3229 */ "s_andn2_b32 \0"
  /* 3242 */ "s_orn2_b32 \0"
  /* 3254 */ "v_or3_b32 \0"
  /* 3265 */ "v_xor3_b32 \0"
  /* 3277 */ "s_bitreplicate_b64_b32 \0"
  /* 3301 */ "ds_read2st64_b32 \0"
  /* 3319 */ "ds_write2st64_b32 \0"
  /* 3338 */ "v_permlane16_b32 \0"
  /* 3356 */ "v_permlanex16_b32 \0"
  /* 3375 */ "s_andn1_saveexec_b32 \0"
  /* 3397 */ "s_orn1_saveexec_b32 \0"
  /* 3418 */ "s_andn2_saveexec_b32 \0"
  /* 3440 */ "s_orn2_saveexec_b32 \0"
  /* 3461 */ "s_and_saveexec_b32 \0"
  /* 3481 */ "s_nand_saveexec_b32 \0"
  /* 3502 */ "s_or_saveexec_b32 \0"
  /* 3521 */ "s_nor_saveexec_b32 \0"
  /* 3541 */ "s_xnor_saveexec_b32 \0"
  /* 3562 */ "s_xor_saveexec_b32 \0"
  /* 3582 */ "s_andn1_wrexec_b32 \0"
  /* 3602 */ "s_andn2_wrexec_b32 \0"
  /* 3622 */ "v_accvgpr_read_b32 \0"
  /* 3642 */ "ds_read_b32 \0"
  /* 3655 */ "ds_read_addtid_b32 \0"
  /* 3675 */ "ds_write_addtid_b32 \0"
  /* 3696 */ "s_movreld_b32 \0"
  /* 3711 */ "ds_and_b32 \0"
  /* 3723 */ "s_nand_b32 \0"
  /* 3735 */ "ds_swizzle_b32 \0"
  /* 3751 */ "v_readlane_b32 \0"
  /* 3767 */ "v_writelane_b32 \0"
  /* 3784 */ "v_readfirstlane_b32 \0"
  /* 3805 */ "v_accvgpr_write_b32 \0"
  /* 3826 */ "ds_write_b32 \0"
  /* 3840 */ "ds_permute_b32 \0"
  /* 3856 */ "ds_bpermute_b32 \0"
  /* 3873 */ "v_alignbyte_b32 \0"
  /* 3890 */ "s_getreg_b32 \0"
  /* 3904 */ "s_setreg_b32 \0"
  /* 3918 */ "v_bfi_b32 \0"
  /* 3929 */ "s_quadmask_b32 \0"
  /* 3945 */ "v_swaprel_b32 \0"
  /* 3960 */ "s_lshl_b32 \0"
  /* 3972 */ "s_bfm_b32 \0"
  /* 3983 */ "v_bfm_b32 \0"
  /* 3994 */ "s_wqm_b32 \0"
  /* 4005 */ "v_perm_b32 \0"
  /* 4017 */ "ds_wrxchg2_rtn_b32 \0"
  /* 4037 */ "ds_wrxchg2st64_rtn_b32 \0"
  /* 4061 */ "ds_and_rtn_b32 \0"
  /* 4077 */ "ds_wrxchg_rtn_b32 \0"
  /* 4096 */ "ds_wrap_rtn_b32 \0"
  /* 4113 */ "ds_or_rtn_b32 \0"
  /* 4128 */ "ds_mskor_rtn_b32 \0"
  /* 4146 */ "ds_xor_rtn_b32 \0"
  /* 4162 */ "ds_cmpst_rtn_b32 \0"
  /* 4180 */ "v_swap_b32 \0"
  /* 4192 */ "s_lshr_b32 \0"
  /* 4204 */ "v_and_or_b32 \0"
  /* 4218 */ "v_lshl_or_b32 \0"
  /* 4233 */ "ds_or_b32 \0"
  /* 4244 */ "ds_mskor_b32 \0"
  /* 4258 */ "s_nor_b32 \0"
  /* 4269 */ "s_xnor_b32 \0"
  /* 4281 */ "ds_xor_b32 \0"
  /* 4293 */ "s_movrels_b32 \0"
  /* 4308 */ "s_cselect_b32 \0"
  /* 4323 */ "v_alignbit_b32 \0"
  /* 4339 */ "s_not_b32 \0"
  /* 4350 */ "ds_cmpst_b32 \0"
  /* 4364 */ "s_brev_b32 \0"
  /* 4376 */ "s_mov_b32 \0"
  /* 4387 */ "s_cmov_b32 \0"
  /* 4399 */ "v_cmp_ge_f32_e32 \0"
  /* 4417 */ "v_cmps_ge_f32_e32 \0"
  /* 4436 */ "v_cmpx_ge_f32_e32 \0"
  /* 4455 */ "v_cmpsx_ge_f32_e32 \0"
  /* 4475 */ "v_cmp_nge_f32_e32 \0"
  /* 4494 */ "v_cmps_nge_f32_e32 \0"
  /* 4514 */ "v_cmpx_nge_f32_e32 \0"
  /* 4534 */ "v_cmpsx_nge_f32_e32 \0"
  /* 4555 */ "v_cmp_le_f32_e32 \0"
  /* 4573 */ "v_cmps_le_f32_e32 \0"
  /* 4592 */ "v_cmpx_le_f32_e32 \0"
  /* 4611 */ "v_cmpsx_le_f32_e32 \0"
  /* 4631 */ "v_cmp_nle_f32_e32 \0"
  /* 4650 */ "v_cmps_nle_f32_e32 \0"
  /* 4670 */ "v_cmpx_nle_f32_e32 \0"
  /* 4690 */ "v_cmpsx_nle_f32_e32 \0"
  /* 4711 */ "v_cmp_f_f32_e32 \0"
  /* 4728 */ "v_cmps_f_f32_e32 \0"
  /* 4746 */ "v_cmpx_f_f32_e32 \0"
  /* 4764 */ "v_cmpsx_f_f32_e32 \0"
  /* 4783 */ "v_cmp_lg_f32_e32 \0"
  /* 4801 */ "v_cmps_lg_f32_e32 \0"
  /* 4820 */ "v_cmpx_lg_f32_e32 \0"
  /* 4839 */ "v_cmpsx_lg_f32_e32 \0"
  /* 4859 */ "v_cmp_nlg_f32_e32 \0"
  /* 4878 */ "v_cmps_nlg_f32_e32 \0"
  /* 4898 */ "v_cmpx_nlg_f32_e32 \0"
  /* 4918 */ "v_cmpsx_nlg_f32_e32 \0"
  /* 4939 */ "v_cmp_o_f32_e32 \0"
  /* 4956 */ "v_cmps_o_f32_e32 \0"
  /* 4974 */ "v_cmpx_o_f32_e32 \0"
  /* 4992 */ "v_cmpsx_o_f32_e32 \0"
  /* 5011 */ "v_cmp_eq_f32_e32 \0"
  /* 5029 */ "v_cmps_eq_f32_e32 \0"
  /* 5048 */ "v_cmpx_eq_f32_e32 \0"
  /* 5067 */ "v_cmpsx_eq_f32_e32 \0"
  /* 5087 */ "v_cmp_neq_f32_e32 \0"
  /* 5106 */ "v_cmps_neq_f32_e32 \0"
  /* 5126 */ "v_cmpx_neq_f32_e32 \0"
  /* 5146 */ "v_cmpsx_neq_f32_e32 \0"
  /* 5167 */ "v_cmp_class_f32_e32 \0"
  /* 5188 */ "v_cmpx_class_f32_e32 \0"
  /* 5210 */ "v_cmp_gt_f32_e32 \0"
  /* 5228 */ "v_cmps_gt_f32_e32 \0"
  /* 5247 */ "v_cmpx_gt_f32_e32 \0"
  /* 5266 */ "v_cmpsx_gt_f32_e32 \0"
  /* 5286 */ "v_cmp_ngt_f32_e32 \0"
  /* 5305 */ "v_cmps_ngt_f32_e32 \0"
  /* 5325 */ "v_cmpx_ngt_f32_e32 \0"
  /* 5345 */ "v_cmpsx_ngt_f32_e32 \0"
  /* 5366 */ "v_cmp_lt_f32_e32 \0"
  /* 5384 */ "v_cmps_lt_f32_e32 \0"
  /* 5403 */ "v_cmpx_lt_f32_e32 \0"
  /* 5422 */ "v_cmpsx_lt_f32_e32 \0"
  /* 5442 */ "v_cmp_nlt_f32_e32 \0"
  /* 5461 */ "v_cmps_nlt_f32_e32 \0"
  /* 5481 */ "v_cmpx_nlt_f32_e32 \0"
  /* 5501 */ "v_cmpsx_nlt_f32_e32 \0"
  /* 5522 */ "v_cmp_u_f32_e32 \0"
  /* 5539 */ "v_cmps_u_f32_e32 \0"
  /* 5557 */ "v_cmpx_u_f32_e32 \0"
  /* 5575 */ "v_cmpsx_u_f32_e32 \0"
  /* 5594 */ "v_cmp_tru_f32_e32 \0"
  /* 5613 */ "v_cmps_tru_f32_e32 \0"
  /* 5633 */ "v_cmpx_tru_f32_e32 \0"
  /* 5653 */ "v_cmpsx_tru_f32_e32 \0"
  /* 5674 */ "v_cmp_ge_i32_e32 \0"
  /* 5692 */ "v_cmpx_ge_i32_e32 \0"
  /* 5711 */ "v_cmp_le_i32_e32 \0"
  /* 5729 */ "v_cmpx_le_i32_e32 \0"
  /* 5748 */ "v_cmp_ne_i32_e32 \0"
  /* 5766 */ "v_cmpx_ne_i32_e32 \0"
  /* 5785 */ "v_cmp_f_i32_e32 \0"
  /* 5802 */ "v_cmpx_f_i32_e32 \0"
  /* 5820 */ "v_cmp_eq_i32_e32 \0"
  /* 5838 */ "v_cmpx_eq_i32_e32 \0"
  /* 5857 */ "v_cmp_t_i32_e32 \0"
  /* 5874 */ "v_cmpx_t_i32_e32 \0"
  /* 5892 */ "v_cmp_gt_i32_e32 \0"
  /* 5910 */ "v_cmpx_gt_i32_e32 \0"
  /* 5929 */ "v_cmp_lt_i32_e32 \0"
  /* 5947 */ "v_cmpx_lt_i32_e32 \0"
  /* 5966 */ "v_cmp_ge_u32_e32 \0"
  /* 5984 */ "v_cmpx_ge_u32_e32 \0"
  /* 6003 */ "v_cmp_le_u32_e32 \0"
  /* 6021 */ "v_cmpx_le_u32_e32 \0"
  /* 6040 */ "v_cmp_ne_u32_e32 \0"
  /* 6058 */ "v_cmpx_ne_u32_e32 \0"
  /* 6077 */ "v_cmp_f_u32_e32 \0"
  /* 6094 */ "v_cmpx_f_u32_e32 \0"
  /* 6112 */ "v_cmp_eq_u32_e32 \0"
  /* 6130 */ "v_cmpx_eq_u32_e32 \0"
  /* 6149 */ "v_cmp_t_u32_e32 \0"
  /* 6166 */ "v_cmpx_t_u32_e32 \0"
  /* 6184 */ "v_cmp_gt_u32_e32 \0"
  /* 6202 */ "v_cmpx_gt_u32_e32 \0"
  /* 6221 */ "v_cmp_lt_u32_e32 \0"
  /* 6239 */ "v_cmpx_lt_u32_e32 \0"
  /* 6258 */ "v_cmp_ge_f64_e32 \0"
  /* 6276 */ "v_cmps_ge_f64_e32 \0"
  /* 6295 */ "v_cmpx_ge_f64_e32 \0"
  /* 6314 */ "v_cmpsx_ge_f64_e32 \0"
  /* 6334 */ "v_cmp_nge_f64_e32 \0"
  /* 6353 */ "v_cmps_nge_f64_e32 \0"
  /* 6373 */ "v_cmpx_nge_f64_e32 \0"
  /* 6393 */ "v_cmpsx_nge_f64_e32 \0"
  /* 6414 */ "v_cmp_le_f64_e32 \0"
  /* 6432 */ "v_cmps_le_f64_e32 \0"
  /* 6451 */ "v_cmpx_le_f64_e32 \0"
  /* 6470 */ "v_cmpsx_le_f64_e32 \0"
  /* 6490 */ "v_cmp_nle_f64_e32 \0"
  /* 6509 */ "v_cmps_nle_f64_e32 \0"
  /* 6529 */ "v_cmpx_nle_f64_e32 \0"
  /* 6549 */ "v_cmpsx_nle_f64_e32 \0"
  /* 6570 */ "v_cmp_f_f64_e32 \0"
  /* 6587 */ "v_cmps_f_f64_e32 \0"
  /* 6605 */ "v_cmpx_f_f64_e32 \0"
  /* 6623 */ "v_cmpsx_f_f64_e32 \0"
  /* 6642 */ "v_cmp_lg_f64_e32 \0"
  /* 6660 */ "v_cmps_lg_f64_e32 \0"
  /* 6679 */ "v_cmpx_lg_f64_e32 \0"
  /* 6698 */ "v_cmpsx_lg_f64_e32 \0"
  /* 6718 */ "v_cmp_nlg_f64_e32 \0"
  /* 6737 */ "v_cmps_nlg_f64_e32 \0"
  /* 6757 */ "v_cmpx_nlg_f64_e32 \0"
  /* 6777 */ "v_cmpsx_nlg_f64_e32 \0"
  /* 6798 */ "v_cmp_o_f64_e32 \0"
  /* 6815 */ "v_cmps_o_f64_e32 \0"
  /* 6833 */ "v_cmpx_o_f64_e32 \0"
  /* 6851 */ "v_cmpsx_o_f64_e32 \0"
  /* 6870 */ "v_cmp_eq_f64_e32 \0"
  /* 6888 */ "v_cmps_eq_f64_e32 \0"
  /* 6907 */ "v_cmpx_eq_f64_e32 \0"
  /* 6926 */ "v_cmpsx_eq_f64_e32 \0"
  /* 6946 */ "v_cmp_neq_f64_e32 \0"
  /* 6965 */ "v_cmps_neq_f64_e32 \0"
  /* 6985 */ "v_cmpx_neq_f64_e32 \0"
  /* 7005 */ "v_cmpsx_neq_f64_e32 \0"
  /* 7026 */ "v_cmp_class_f64_e32 \0"
  /* 7047 */ "v_cmpx_class_f64_e32 \0"
  /* 7069 */ "v_cmp_gt_f64_e32 \0"
  /* 7087 */ "v_cmps_gt_f64_e32 \0"
  /* 7106 */ "v_cmpx_gt_f64_e32 \0"
  /* 7125 */ "v_cmpsx_gt_f64_e32 \0"
  /* 7145 */ "v_cmp_ngt_f64_e32 \0"
  /* 7164 */ "v_cmps_ngt_f64_e32 \0"
  /* 7184 */ "v_cmpx_ngt_f64_e32 \0"
  /* 7204 */ "v_cmpsx_ngt_f64_e32 \0"
  /* 7225 */ "v_cmp_lt_f64_e32 \0"
  /* 7243 */ "v_cmps_lt_f64_e32 \0"
  /* 7262 */ "v_cmpx_lt_f64_e32 \0"
  /* 7281 */ "v_cmpsx_lt_f64_e32 \0"
  /* 7301 */ "v_cmp_nlt_f64_e32 \0"
  /* 7320 */ "v_cmps_nlt_f64_e32 \0"
  /* 7340 */ "v_cmpx_nlt_f64_e32 \0"
  /* 7360 */ "v_cmpsx_nlt_f64_e32 \0"
  /* 7381 */ "v_cmp_u_f64_e32 \0"
  /* 7398 */ "v_cmps_u_f64_e32 \0"
  /* 7416 */ "v_cmpx_u_f64_e32 \0"
  /* 7434 */ "v_cmpsx_u_f64_e32 \0"
  /* 7453 */ "v_cmp_tru_f64_e32 \0"
  /* 7472 */ "v_cmps_tru_f64_e32 \0"
  /* 7492 */ "v_cmpx_tru_f64_e32 \0"
  /* 7512 */ "v_cmpsx_tru_f64_e32 \0"
  /* 7533 */ "v_cmp_ge_i64_e32 \0"
  /* 7551 */ "v_cmpx_ge_i64_e32 \0"
  /* 7570 */ "v_cmp_le_i64_e32 \0"
  /* 7588 */ "v_cmpx_le_i64_e32 \0"
  /* 7607 */ "v_cmp_ne_i64_e32 \0"
  /* 7625 */ "v_cmpx_ne_i64_e32 \0"
  /* 7644 */ "v_cmp_f_i64_e32 \0"
  /* 7661 */ "v_cmpx_f_i64_e32 \0"
  /* 7679 */ "v_cmp_eq_i64_e32 \0"
  /* 7697 */ "v_cmpx_eq_i64_e32 \0"
  /* 7716 */ "v_cmp_t_i64_e32 \0"
  /* 7733 */ "v_cmpx_t_i64_e32 \0"
  /* 7751 */ "v_cmp_gt_i64_e32 \0"
  /* 7769 */ "v_cmpx_gt_i64_e32 \0"
  /* 7788 */ "v_cmp_lt_i64_e32 \0"
  /* 7806 */ "v_cmpx_lt_i64_e32 \0"
  /* 7825 */ "v_cmp_ge_u64_e32 \0"
  /* 7843 */ "v_cmpx_ge_u64_e32 \0"
  /* 7862 */ "v_cmp_le_u64_e32 \0"
  /* 7880 */ "v_cmpx_le_u64_e32 \0"
  /* 7899 */ "v_cmp_ne_u64_e32 \0"
  /* 7917 */ "v_cmpx_ne_u64_e32 \0"
  /* 7936 */ "v_cmp_f_u64_e32 \0"
  /* 7953 */ "v_cmpx_f_u64_e32 \0"
  /* 7971 */ "v_cmp_eq_u64_e32 \0"
  /* 7989 */ "v_cmpx_eq_u64_e32 \0"
  /* 8008 */ "v_cmp_t_u64_e32 \0"
  /* 8025 */ "v_cmpx_t_u64_e32 \0"
  /* 8043 */ "v_cmp_gt_u64_e32 \0"
  /* 8061 */ "v_cmpx_gt_u64_e32 \0"
  /* 8080 */ "v_cmp_lt_u64_e32 \0"
  /* 8098 */ "v_cmpx_lt_u64_e32 \0"
  /* 8117 */ "v_cmp_ge_f16_e32 \0"
  /* 8135 */ "v_cmpx_ge_f16_e32 \0"
  /* 8154 */ "v_cmp_nge_f16_e32 \0"
  /* 8173 */ "v_cmpx_nge_f16_e32 \0"
  /* 8193 */ "v_cmp_le_f16_e32 \0"
  /* 8211 */ "v_cmpx_le_f16_e32 \0"
  /* 8230 */ "v_cmp_nle_f16_e32 \0"
  /* 8249 */ "v_cmpx_nle_f16_e32 \0"
  /* 8269 */ "v_cmp_f_f16_e32 \0"
  /* 8286 */ "v_cmpx_f_f16_e32 \0"
  /* 8304 */ "v_cmp_lg_f16_e32 \0"
  /* 8322 */ "v_cmpx_lg_f16_e32 \0"
  /* 8341 */ "v_cmp_nlg_f16_e32 \0"
  /* 8360 */ "v_cmpx_nlg_f16_e32 \0"
  /* 8380 */ "v_cmp_o_f16_e32 \0"
  /* 8397 */ "v_cmpx_o_f16_e32 \0"
  /* 8415 */ "v_cmp_eq_f16_e32 \0"
  /* 8433 */ "v_cmpx_eq_f16_e32 \0"
  /* 8452 */ "v_cmp_neq_f16_e32 \0"
  /* 8471 */ "v_cmpx_neq_f16_e32 \0"
  /* 8491 */ "v_cmp_class_f16_e32 \0"
  /* 8512 */ "v_cmpx_class_f16_e32 \0"
  /* 8534 */ "v_cmp_gt_f16_e32 \0"
  /* 8552 */ "v_cmpx_gt_f16_e32 \0"
  /* 8571 */ "v_cmp_ngt_f16_e32 \0"
  /* 8590 */ "v_cmpx_ngt_f16_e32 \0"
  /* 8610 */ "v_cmp_lt_f16_e32 \0"
  /* 8628 */ "v_cmpx_lt_f16_e32 \0"
  /* 8647 */ "v_cmp_nlt_f16_e32 \0"
  /* 8666 */ "v_cmpx_nlt_f16_e32 \0"
  /* 8686 */ "v_cmp_u_f16_e32 \0"
  /* 8703 */ "v_cmpx_u_f16_e32 \0"
  /* 8721 */ "v_cmp_tru_f16_e32 \0"
  /* 8740 */ "v_cmpx_tru_f16_e32 \0"
  /* 8760 */ "v_cmp_ge_i16_e32 \0"
  /* 8778 */ "v_cmpx_ge_i16_e32 \0"
  /* 8797 */ "v_cmp_le_i16_e32 \0"
  /* 8815 */ "v_cmpx_le_i16_e32 \0"
  /* 8834 */ "v_cmp_ne_i16_e32 \0"
  /* 8852 */ "v_cmpx_ne_i16_e32 \0"
  /* 8871 */ "v_cmp_f_i16_e32 \0"
  /* 8888 */ "v_cmpx_f_i16_e32 \0"
  /* 8906 */ "v_cmp_eq_i16_e32 \0"
  /* 8924 */ "v_cmpx_eq_i16_e32 \0"
  /* 8943 */ "v_cmp_t_i16_e32 \0"
  /* 8960 */ "v_cmpx_t_i16_e32 \0"
  /* 8978 */ "v_cmp_gt_i16_e32 \0"
  /* 8996 */ "v_cmpx_gt_i16_e32 \0"
  /* 9015 */ "v_cmp_lt_i16_e32 \0"
  /* 9033 */ "v_cmpx_lt_i16_e32 \0"
  /* 9052 */ "v_cmp_ge_u16_e32 \0"
  /* 9070 */ "v_cmpx_ge_u16_e32 \0"
  /* 9089 */ "v_cmp_le_u16_e32 \0"
  /* 9107 */ "v_cmpx_le_u16_e32 \0"
  /* 9126 */ "v_cmp_ne_u16_e32 \0"
  /* 9144 */ "v_cmpx_ne_u16_e32 \0"
  /* 9163 */ "v_cmp_f_u16_e32 \0"
  /* 9180 */ "v_cmpx_f_u16_e32 \0"
  /* 9198 */ "v_cmp_eq_u16_e32 \0"
  /* 9216 */ "v_cmpx_eq_u16_e32 \0"
  /* 9235 */ "v_cmp_t_u16_e32 \0"
  /* 9252 */ "v_cmpx_t_u16_e32 \0"
  /* 9270 */ "v_cmp_gt_u16_e32 \0"
  /* 9288 */ "v_cmpx_gt_u16_e32 \0"
  /* 9307 */ "v_cmp_lt_u16_e32 \0"
  /* 9325 */ "v_cmpx_lt_u16_e32 \0"
  /* 9344 */ "v_mfma_f32_32x32x1f32 \0"
  /* 9367 */ "v_mfma_f32_4x4x1f32 \0"
  /* 9388 */ "v_mfma_f32_16x16x1f32 \0"
  /* 9411 */ "v_mfma_f32_32x32x2f32 \0"
  /* 9434 */ "v_mfma_f32_16x16x4f32 \0"
  /* 9457 */ "ds_add_src2_f32 \0"
  /* 9474 */ "ds_min_src2_f32 \0"
  /* 9491 */ "ds_max_src2_f32 \0"
  /* 9508 */ "v_med3_f32 \0"
  /* 9520 */ "v_min3_f32 \0"
  /* 9532 */ "v_max3_f32 \0"
  /* 9544 */ "v_cvt_pkrtz_f16_f32 \0"
  /* 9565 */ "v_cvt_pknorm_i16_f32 \0"
  /* 9587 */ "v_cvt_pknorm_u16_f32 \0"
  /* 9609 */ "v_cvt_pk_u8_f32 \0"
  /* 9626 */ "v_cvt_pkaccum_u8_f32 \0"
  /* 9648 */ "v_cubema_f32 \0"
  /* 9662 */ "v_fma_f32 \0"
  /* 9673 */ "v_cubesc_f32 \0"
  /* 9687 */ "v_cubetc_f32 \0"
  /* 9701 */ "v_mad_f32 \0"
  /* 9712 */ "global_atomic_add_f32 \0"
  /* 9735 */ "buffer_atomic_add_f32 \0"
  /* 9758 */ "ds_add_f32 \0"
  /* 9770 */ "v_cubeid_f32 \0"
  /* 9784 */ "v_div_scale_f32 \0"
  /* 9801 */ "v_fmaak_f32 \0"
  /* 9814 */ "v_madak_f32 \0"
  /* 9827 */ "v_fmamk_f32 \0"
  /* 9840 */ "v_madmk_f32 \0"
  /* 9853 */ "ds_min_f32 \0"
  /* 9865 */ "ds_add_rtn_f32 \0"
  /* 9881 */ "ds_min_rtn_f32 \0"
  /* 9897 */ "ds_cmpst_rtn_f32 \0"
  /* 9915 */ "ds_max_rtn_f32 \0"
  /* 9931 */ "v_div_fixup_f32 \0"
  /* 9948 */ "v_ldexp_f32 \0"
  /* 9961 */ "v_div_fmas_f32 \0"
  /* 9977 */ "v_mullit_f32 \0"
  /* 9991 */ "ds_cmpst_f32 \0"
  /* 10005 */ "ds_max_f32 \0"
  /* 10017 */ "v_fma_mix_f32 \0"
  /* 10032 */ "v_mad_mix_f32 \0"
  /* 10047 */ "v_fma_legacy_f32 \0"
  /* 10065 */ "v_mad_legacy_f32 \0"
  /* 10083 */ "ds_min_src2_i32 \0"
  /* 10100 */ "ds_max_src2_i32 \0"
  /* 10117 */ "v_med3_i32 \0"
  /* 10129 */ "v_min3_i32 \0"
  /* 10141 */ "v_max3_i32 \0"
  /* 10153 */ "v_mad_i64_i32 \0"
  /* 10168 */ "v_cvt_pk_i16_i32 \0"
  /* 10186 */ "s_sub_i32 \0"
  /* 10197 */ "v_sub_i32 \0"
  /* 10208 */ "v_sub_nc_i32 \0"
  /* 10222 */ "v_add_nc_i32 \0"
  /* 10236 */ "s_add_i32 \0"
  /* 10247 */ "v_add_i32 \0"
  /* 10258 */ "s_bfe_i32 \0"
  /* 10269 */ "v_bfe_i32 \0"
  /* 10280 */ "s_cmpk_ge_i32 \0"
  /* 10295 */ "s_cmp_ge_i32 \0"
  /* 10309 */ "s_cmpk_le_i32 \0"
  /* 10324 */ "s_cmp_le_i32 \0"
  /* 10338 */ "s_absdiff_i32 \0"
  /* 10353 */ "s_cmpk_lg_i32 \0"
  /* 10368 */ "s_cmp_lg_i32 \0"
  /* 10382 */ "s_mul_hi_i32 \0"
  /* 10396 */ "v_mul_hi_i32 \0"
  /* 10410 */ "s_addk_i32 \0"
  /* 10422 */ "s_mulk_i32 \0"
  /* 10434 */ "s_movk_i32 \0"
  /* 10446 */ "s_cmovk_i32 \0"
  /* 10459 */ "s_mul_i32 \0"
  /* 10470 */ "ds_min_i32 \0"
  /* 10482 */ "ds_min_rtn_i32 \0"
  /* 10498 */ "ds_max_rtn_i32 \0"
  /* 10514 */ "v_mul_lo_i32 \0"
  /* 10528 */ "s_cmpk_eq_i32 \0"
  /* 10543 */ "s_cmp_eq_i32 \0"
  /* 10557 */ "s_ashr_i32 \0"
  /* 10569 */ "s_abs_i32 \0"
  /* 10580 */ "s_cmpk_gt_i32 \0"
  /* 10595 */ "s_cmp_gt_i32 \0"
  /* 10609 */ "s_flbit_i32 \0"
  /* 10622 */ "s_cmpk_lt_i32 \0"
  /* 10637 */ "s_cmp_lt_i32 \0"
  /* 10651 */ "ds_max_i32 \0"
  /* 10663 */ "ds_sub_src2_u32 \0"
  /* 10680 */ "ds_rsub_src2_u32 \0"
  /* 10698 */ "ds_dec_src2_u32 \0"
  /* 10715 */ "ds_inc_src2_u32 \0"
  /* 10732 */ "ds_add_src2_u32 \0"
  /* 10749 */ "ds_min_src2_u32 \0"
  /* 10766 */ "ds_max_src2_u32 \0"
  /* 10783 */ "v_add3_u32 \0"
  /* 10795 */ "v_med3_u32 \0"
  /* 10807 */ "v_min3_u32 \0"
  /* 10819 */ "v_max3_u32 \0"
  /* 10831 */ "v_mad_u64_u32 \0"
  /* 10846 */ "v_cvt_pk_u16_u32 \0"
  /* 10864 */ "s_subb_u32 \0"
  /* 10876 */ "ds_sub_u32 \0"
  /* 10888 */ "ds_rsub_u32 \0"
  /* 10901 */ "s_addc_u32 \0"
  /* 10913 */ "ds_dec_u32 \0"
  /* 10925 */ "ds_inc_u32 \0"
  /* 10937 */ "v_sad_u32 \0"
  /* 10948 */ "v_xad_u32 \0"
  /* 10959 */ "s_lshl1_add_u32 \0"
  /* 10976 */ "s_lshl2_add_u32 \0"
  /* 10993 */ "s_lshl3_add_u32 \0"
  /* 11010 */ "s_lshl4_add_u32 \0"
  /* 11027 */ "v_lshl_add_u32 \0"
  /* 11043 */ "ds_add_u32 \0"
  /* 11055 */ "s_bfe_u32 \0"
  /* 11066 */ "v_bfe_u32 \0"
  /* 11077 */ "s_cmpk_ge_u32 \0"
  /* 11092 */ "s_cmp_ge_u32 \0"
  /* 11106 */ "s_cmpk_le_u32 \0"
  /* 11121 */ "s_cmp_le_u32 \0"
  /* 11135 */ "s_cmpk_lg_u32 \0"
  /* 11150 */ "s_cmp_lg_u32 \0"
  /* 11164 */ "s_mul_hi_u32 \0"
  /* 11178 */ "v_mul_hi_u32 \0"
  /* 11192 */ "v_add_lshl_u32 \0"
  /* 11208 */ "ds_min_u32 \0"
  /* 11220 */ "ds_sub_rtn_u32 \0"
  /* 11236 */ "ds_rsub_rtn_u32 \0"
  /* 11253 */ "ds_dec_rtn_u32 \0"
  /* 11269 */ "ds_inc_rtn_u32 \0"
  /* 11285 */ "ds_add_rtn_u32 \0"
  /* 11301 */ "ds_min_rtn_u32 \0"
  /* 11317 */ "ds_max_rtn_u32 \0"
  /* 11333 */ "v_mul_lo_u32 \0"
  /* 11347 */ "s_cmpk_eq_u32 \0"
  /* 11362 */ "s_cmp_eq_u32 \0"
  /* 11376 */ "s_cmpk_gt_u32 \0"
  /* 11391 */ "s_cmp_gt_u32 \0"
  /* 11405 */ "s_cmpk_lt_u32 \0"
  /* 11420 */ "s_cmp_lt_u32 \0"
  /* 11434 */ "ds_max_u32 \0"
  /* 11446 */ "global_atomic_sub_x2 \0"
  /* 11468 */ "s_buffer_atomic_sub_x2 \0"
  /* 11492 */ "s_atomic_sub_x2 \0"
  /* 11509 */ "flat_atomic_sub_x2 \0"
  /* 11529 */ "global_atomic_dec_x2 \0"
  /* 11551 */ "s_buffer_atomic_dec_x2 \0"
  /* 11575 */ "s_atomic_dec_x2 \0"
  /* 11592 */ "flat_atomic_dec_x2 \0"
  /* 11612 */ "global_atomic_inc_x2 \0"
  /* 11634 */ "s_buffer_atomic_inc_x2 \0"
  /* 11658 */ "s_atomic_inc_x2 \0"
  /* 11675 */ "flat_atomic_inc_x2 \0"
  /* 11695 */ "global_atomic_add_x2 \0"
  /* 11717 */ "s_buffer_atomic_add_x2 \0"
  /* 11741 */ "s_atomic_add_x2 \0"
  /* 11758 */ "flat_atomic_add_x2 \0"
  /* 11778 */ "global_atomic_and_x2 \0"
  /* 11800 */ "s_buffer_atomic_and_x2 \0"
  /* 11824 */ "s_atomic_and_x2 \0"
  /* 11841 */ "flat_atomic_and_x2 \0"
  /* 11861 */ "s_dcache_discard_x2 \0"
  /* 11882 */ "global_atomic_fmin_x2 \0"
  /* 11905 */ "buffer_atomic_fmin_x2 \0"
  /* 11928 */ "flat_atomic_fmin_x2 \0"
  /* 11949 */ "global_atomic_smin_x2 \0"
  /* 11972 */ "s_buffer_atomic_smin_x2 \0"
  /* 11997 */ "s_atomic_smin_x2 \0"
  /* 12015 */ "flat_atomic_smin_x2 \0"
  /* 12036 */ "global_atomic_umin_x2 \0"
  /* 12059 */ "s_buffer_atomic_umin_x2 \0"
  /* 12084 */ "s_atomic_umin_x2 \0"
  /* 12102 */ "flat_atomic_umin_x2 \0"
  /* 12123 */ "global_atomic_swap_x2 \0"
  /* 12146 */ "s_buffer_atomic_swap_x2 \0"
  /* 12171 */ "s_atomic_swap_x2 \0"
  /* 12189 */ "flat_atomic_swap_x2 \0"
  /* 12210 */ "global_atomic_cmpswap_x2 \0"
  /* 12236 */ "s_buffer_atomic_cmpswap_x2 \0"
  /* 12264 */ "s_atomic_cmpswap_x2 \0"
  /* 12285 */ "flat_atomic_cmpswap_x2 \0"
  /* 12309 */ "global_atomic_fcmpswap_x2 \0"
  /* 12336 */ "buffer_atomic_fcmpswap_x2 \0"
  /* 12363 */ "flat_atomic_fcmpswap_x2 \0"
  /* 12388 */ "global_atomic_or_x2 \0"
  /* 12409 */ "s_buffer_atomic_or_x2 \0"
  /* 12432 */ "s_atomic_or_x2 \0"
  /* 12448 */ "flat_atomic_or_x2 \0"
  /* 12467 */ "global_atomic_xor_x2 \0"
  /* 12489 */ "s_buffer_atomic_xor_x2 \0"
  /* 12513 */ "s_atomic_xor_x2 \0"
  /* 12530 */ "flat_atomic_xor_x2 \0"
  /* 12550 */ "global_atomic_fmax_x2 \0"
  /* 12573 */ "buffer_atomic_fmax_x2 \0"
  /* 12596 */ "flat_atomic_fmax_x2 \0"
  /* 12617 */ "global_atomic_smax_x2 \0"
  /* 12640 */ "s_buffer_atomic_smax_x2 \0"
  /* 12665 */ "s_atomic_smax_x2 \0"
  /* 12683 */ "flat_atomic_smax_x2 \0"
  /* 12704 */ "global_atomic_umax_x2 \0"
  /* 12727 */ "s_buffer_atomic_umax_x2 \0"
  /* 12752 */ "s_atomic_umax_x2 \0"
  /* 12770 */ "flat_atomic_umax_x2 \0"
  /* 12791 */ "s_scratch_load_dwordx2 \0"
  /* 12815 */ "global_load_dwordx2 \0"
  /* 12836 */ "s_buffer_load_dwordx2 \0"
  /* 12859 */ "s_load_dwordx2 \0"
  /* 12875 */ "flat_load_dwordx2 \0"
  /* 12894 */ "s_scratch_store_dwordx2 \0"
  /* 12919 */ "global_store_dwordx2 \0"
  /* 12941 */ "s_buffer_store_dwordx2 \0"
  /* 12965 */ "s_store_dwordx2 \0"
  /* 12982 */ "flat_store_dwordx2 \0"
  /* 13002 */ "scratch_load_dwordx3 \0"
  /* 13024 */ "global_load_dwordx3 \0"
  /* 13045 */ "buffer_load_dwordx3 \0"
  /* 13066 */ "flat_load_dwordx3 \0"
  /* 13085 */ "scratch_store_dwordx3 \0"
  /* 13108 */ "global_store_dwordx3 \0"
  /* 13130 */ "buffer_store_dwordx3 \0"
  /* 13152 */ "flat_store_dwordx3 \0"
  /* 13172 */ "v_mad_i32_i24 \0"
  /* 13187 */ "v_mad_u32_u24 \0"
  /* 13202 */ "s_bitcmp0_b64 \0"
  /* 13217 */ "s_bitset0_b64 \0"
  /* 13232 */ "s_bitcmp1_b64 \0"
  /* 13247 */ "s_bitset1_b64 \0"
  /* 13262 */ "s_ff0_i32_b64 \0"
  /* 13277 */ "s_bcnt0_i32_b64 \0"
  /* 13294 */ "s_ff1_i32_b64 \0"
  /* 13309 */ "s_bcnt1_i32_b64 \0"
  /* 13326 */ "s_flbit_i32_b64 \0"
  /* 13343 */ "ds_and_src2_b64 \0"
  /* 13360 */ "ds_write_src2_b64 \0"
  /* 13379 */ "ds_or_src2_b64 \0"
  /* 13395 */ "ds_xor_src2_b64 \0"
  /* 13412 */ "ds_read2_b64 \0"
  /* 13426 */ "ds_write2_b64 \0"
  /* 13441 */ "s_andn2_b64 \0"
  /* 13454 */ "s_orn2_b64 \0"
  /* 13466 */ "ds_read2st64_b64 \0"
  /* 13484 */ "ds_write2st64_b64 \0"
  /* 13503 */ "s_andn1_saveexec_b64 \0"
  /* 13525 */ "s_orn1_saveexec_b64 \0"
  /* 13546 */ "s_andn2_saveexec_b64 \0"
  /* 13568 */ "s_orn2_saveexec_b64 \0"
  /* 13589 */ "s_and_saveexec_b64 \0"
  /* 13609 */ "s_nand_saveexec_b64 \0"
  /* 13630 */ "s_or_saveexec_b64 \0"
  /* 13649 */ "s_nor_saveexec_b64 \0"
  /* 13669 */ "s_xnor_saveexec_b64 \0"
  /* 13690 */ "s_xor_saveexec_b64 \0"
  /* 13710 */ "s_andn1_wrexec_b64 \0"
  /* 13730 */ "s_andn2_wrexec_b64 \0"
  /* 13750 */ "s_swappc_b64 \0"
  /* 13764 */ "s_getpc_b64 \0"
  /* 13777 */ "s_setpc_b64 \0"
  /* 13790 */ "ds_read_b64 \0"
  /* 13803 */ "s_movreld_b64 \0"
  /* 13818 */ "ds_and_b64 \0"
  /* 13830 */ "s_nand_b64 \0"
  /* 13842 */ "s_rfe_b64 \0"
  /* 13853 */ "s_rfe_restore_b64 \0"
  /* 13872 */ "ds_write_b64 \0"
  /* 13886 */ "s_quadmask_b64 \0"
  /* 13902 */ "s_lshl_b64 \0"
  /* 13914 */ "v_lshl_b64 \0"
  /* 13926 */ "s_call_b64 \0"
  /* 13938 */ "s_bfm_b64 \0"
  /* 13949 */ "s_wqm_b64 \0"
  /* 13960 */ "ds_condxchg32_rtn_b64 \0"
  /* 13983 */ "ds_wrxchg2_rtn_b64 \0"
  /* 14003 */ "ds_wrxchg2st64_rtn_b64 \0"
  /* 14027 */ "ds_and_rtn_b64 \0"
  /* 14043 */ "ds_wrxchg_rtn_b64 \0"
  /* 14062 */ "ds_or_rtn_b64 \0"
  /* 14077 */ "ds_mskor_rtn_b64 \0"
  /* 14095 */ "ds_xor_rtn_b64 \0"
  /* 14111 */ "ds_cmpst_rtn_b64 \0"
  /* 14129 */ "s_lshr_b64 \0"
  /* 14141 */ "v_lshr_b64 \0"
  /* 14153 */ "ds_or_b64 \0"
  /* 14164 */ "ds_mskor_b64 \0"
  /* 14178 */ "s_nor_b64 \0"
  /* 14189 */ "s_xnor_b64 \0"
  /* 14201 */ "ds_xor_b64 \0"
  /* 14213 */ "s_movrels_b64 \0"
  /* 14228 */ "s_cselect_b64 \0"
  /* 14243 */ "s_not_b64 \0"
  /* 14254 */ "ds_cmpst_b64 \0"
  /* 14268 */ "s_brev_b64 \0"
  /* 14280 */ "v_lshlrev_b64 \0"
  /* 14295 */ "v_lshrrev_b64 \0"
  /* 14310 */ "s_mov_b64 \0"
  /* 14321 */ "s_cmov_b64 \0"
  /* 14333 */ "v_cmpx_ge_f32_e64 \0"
  /* 14352 */ "v_cmpx_nge_f32_e64 \0"
  /* 14372 */ "v_cmpx_le_f32_e64 \0"
  /* 14391 */ "v_cmpx_nle_f32_e64 \0"
  /* 14411 */ "v_cmpx_f_f32_e64 \0"
  /* 14429 */ "v_cmpx_lg_f32_e64 \0"
  /* 14448 */ "v_cmpx_nlg_f32_e64 \0"
  /* 14468 */ "v_cmpx_o_f32_e64 \0"
  /* 14486 */ "v_cmpx_eq_f32_e64 \0"
  /* 14505 */ "v_cmpx_neq_f32_e64 \0"
  /* 14525 */ "v_cmpx_class_f32_e64 \0"
  /* 14547 */ "v_cmpx_gt_f32_e64 \0"
  /* 14566 */ "v_cmpx_ngt_f32_e64 \0"
  /* 14586 */ "v_cmpx_lt_f32_e64 \0"
  /* 14605 */ "v_cmpx_nlt_f32_e64 \0"
  /* 14625 */ "v_cmpx_u_f32_e64 \0"
  /* 14643 */ "v_cmpx_tru_f32_e64 \0"
  /* 14663 */ "v_cmpx_ge_i32_e64 \0"
  /* 14682 */ "v_cmpx_le_i32_e64 \0"
  /* 14701 */ "v_cmpx_ne_i32_e64 \0"
  /* 14720 */ "v_cmpx_f_i32_e64 \0"
  /* 14738 */ "v_cmpx_eq_i32_e64 \0"
  /* 14757 */ "v_cmpx_t_i32_e64 \0"
  /* 14775 */ "v_cmpx_gt_i32_e64 \0"
  /* 14794 */ "v_cmpx_lt_i32_e64 \0"
  /* 14813 */ "v_cmpx_ge_u32_e64 \0"
  /* 14832 */ "v_cmpx_le_u32_e64 \0"
  /* 14851 */ "v_cmpx_ne_u32_e64 \0"
  /* 14870 */ "v_cmpx_f_u32_e64 \0"
  /* 14888 */ "v_cmpx_eq_u32_e64 \0"
  /* 14907 */ "v_cmpx_t_u32_e64 \0"
  /* 14925 */ "v_cmpx_gt_u32_e64 \0"
  /* 14944 */ "v_cmpx_lt_u32_e64 \0"
  /* 14963 */ "v_cmpx_ge_f64_e64 \0"
  /* 14982 */ "v_cmpx_nge_f64_e64 \0"
  /* 15002 */ "v_cmpx_le_f64_e64 \0"
  /* 15021 */ "v_cmpx_nle_f64_e64 \0"
  /* 15041 */ "v_cmpx_f_f64_e64 \0"
  /* 15059 */ "v_cmpx_lg_f64_e64 \0"
  /* 15078 */ "v_cmpx_nlg_f64_e64 \0"
  /* 15098 */ "v_cmpx_o_f64_e64 \0"
  /* 15116 */ "v_cmpx_eq_f64_e64 \0"
  /* 15135 */ "v_cmpx_neq_f64_e64 \0"
  /* 15155 */ "v_cmpx_class_f64_e64 \0"
  /* 15177 */ "v_cmpx_gt_f64_e64 \0"
  /* 15196 */ "v_cmpx_ngt_f64_e64 \0"
  /* 15216 */ "v_cmpx_lt_f64_e64 \0"
  /* 15235 */ "v_cmpx_nlt_f64_e64 \0"
  /* 15255 */ "v_cmpx_u_f64_e64 \0"
  /* 15273 */ "v_cmpx_tru_f64_e64 \0"
  /* 15293 */ "v_cmpx_ge_i64_e64 \0"
  /* 15312 */ "v_cmpx_le_i64_e64 \0"
  /* 15331 */ "v_cmpx_ne_i64_e64 \0"
  /* 15350 */ "v_cmpx_f_i64_e64 \0"
  /* 15368 */ "v_cmpx_eq_i64_e64 \0"
  /* 15387 */ "v_cmpx_t_i64_e64 \0"
  /* 15405 */ "v_cmpx_gt_i64_e64 \0"
  /* 15424 */ "v_cmpx_lt_i64_e64 \0"
  /* 15443 */ "v_cmpx_ge_u64_e64 \0"
  /* 15462 */ "v_cmpx_le_u64_e64 \0"
  /* 15481 */ "v_cmpx_ne_u64_e64 \0"
  /* 15500 */ "v_cmpx_f_u64_e64 \0"
  /* 15518 */ "v_cmpx_eq_u64_e64 \0"
  /* 15537 */ "v_cmpx_t_u64_e64 \0"
  /* 15555 */ "v_cmpx_gt_u64_e64 \0"
  /* 15574 */ "v_cmpx_lt_u64_e64 \0"
  /* 15593 */ "v_cmpx_ge_f16_e64 \0"
  /* 15612 */ "v_cmpx_nge_f16_e64 \0"
  /* 15632 */ "v_cmpx_le_f16_e64 \0"
  /* 15651 */ "v_cmpx_nle_f16_e64 \0"
  /* 15671 */ "v_cmpx_f_f16_e64 \0"
  /* 15689 */ "v_cmpx_lg_f16_e64 \0"
  /* 15708 */ "v_cmpx_nlg_f16_e64 \0"
  /* 15728 */ "v_cmpx_o_f16_e64 \0"
  /* 15746 */ "v_cmpx_eq_f16_e64 \0"
  /* 15765 */ "v_cmpx_neq_f16_e64 \0"
  /* 15785 */ "v_cmpx_class_f16_e64 \0"
  /* 15807 */ "v_cmpx_gt_f16_e64 \0"
  /* 15826 */ "v_cmpx_ngt_f16_e64 \0"
  /* 15846 */ "v_cmpx_lt_f16_e64 \0"
  /* 15865 */ "v_cmpx_nlt_f16_e64 \0"
  /* 15885 */ "v_cmpx_u_f16_e64 \0"
  /* 15903 */ "v_cmpx_tru_f16_e64 \0"
  /* 15923 */ "v_cmpx_ge_i16_e64 \0"
  /* 15942 */ "v_cmpx_le_i16_e64 \0"
  /* 15961 */ "v_cmpx_ne_i16_e64 \0"
  /* 15980 */ "v_cmpx_eq_i16_e64 \0"
  /* 15999 */ "v_cmpx_gt_i16_e64 \0"
  /* 16018 */ "v_cmpx_lt_i16_e64 \0"
  /* 16037 */ "v_cmpx_ge_u16_e64 \0"
  /* 16056 */ "v_cmpx_le_u16_e64 \0"
  /* 16075 */ "v_cmpx_ne_u16_e64 \0"
  /* 16094 */ "v_cmpx_eq_u16_e64 \0"
  /* 16113 */ "v_cmpx_gt_u16_e64 \0"
  /* 16132 */ "v_cmpx_lt_u16_e64 \0"
  /* 16151 */ "ds_min_src2_f64 \0"
  /* 16168 */ "ds_max_src2_f64 \0"
  /* 16185 */ "v_fma_f64 \0"
  /* 16196 */ "v_add_f64 \0"
  /* 16207 */ "v_div_scale_f64 \0"
  /* 16224 */ "v_mul_f64 \0"
  /* 16235 */ "ds_min_f64 \0"
  /* 16247 */ "v_min_f64 \0"
  /* 16258 */ "ds_min_rtn_f64 \0"
  /* 16274 */ "ds_cmpst_rtn_f64 \0"
  /* 16292 */ "ds_max_rtn_f64 \0"
  /* 16308 */ "v_trig_preop_f64 \0"
  /* 16326 */ "v_div_fixup_f64 \0"
  /* 16343 */ "v_ldexp_f64 \0"
  /* 16356 */ "v_div_fmas_f64 \0"
  /* 16372 */ "ds_cmpst_f64 \0"
  /* 16386 */ "ds_max_f64 \0"
  /* 16398 */ "v_max_f64 \0"
  /* 16409 */ "s_flbit_i32_i64 \0"
  /* 16426 */ "ds_min_src2_i64 \0"
  /* 16443 */ "ds_max_src2_i64 \0"
  /* 16460 */ "s_bfe_i64 \0"
  /* 16471 */ "ds_min_i64 \0"
  /* 16483 */ "ds_min_rtn_i64 \0"
  /* 16499 */ "ds_max_rtn_i64 \0"
  /* 16515 */ "s_ashr_i64 \0"
  /* 16527 */ "v_ashr_i64 \0"
  /* 16539 */ "v_ashrrev_i64 \0"
  /* 16554 */ "ds_max_i64 \0"
  /* 16566 */ "ds_sub_src2_u64 \0"
  /* 16583 */ "ds_rsub_src2_u64 \0"
  /* 16601 */ "ds_dec_src2_u64 \0"
  /* 16618 */ "ds_inc_src2_u64 \0"
  /* 16635 */ "ds_add_src2_u64 \0"
  /* 16652 */ "ds_min_src2_u64 \0"
  /* 16669 */ "ds_max_src2_u64 \0"
  /* 16686 */ "ds_sub_u64 \0"
  /* 16698 */ "ds_rsub_u64 \0"
  /* 16711 */ "ds_dec_u64 \0"
  /* 16723 */ "ds_inc_u64 \0"
  /* 16735 */ "ds_add_u64 \0"
  /* 16747 */ "s_bfe_u64 \0"
  /* 16758 */ "s_cmp_lg_u64 \0"
  /* 16772 */ "ds_min_u64 \0"
  /* 16784 */ "ds_sub_rtn_u64 \0"
  /* 16800 */ "ds_rsub_rtn_u64 \0"
  /* 16817 */ "ds_dec_rtn_u64 \0"
  /* 16833 */ "ds_inc_rtn_u64 \0"
  /* 16849 */ "ds_add_rtn_u64 \0"
  /* 16865 */ "ds_min_rtn_u64 \0"
  /* 16881 */ "ds_max_rtn_u64 \0"
  /* 16897 */ "s_cmp_eq_u64 \0"
  /* 16911 */ "ds_max_u64 \0"
  /* 16923 */ "v_dot8_i32_i4 \0"
  /* 16938 */ "image_gather4 \0"
  /* 16953 */ "v_dot8_u32_u4 \0"
  /* 16968 */ "s_scratch_load_dwordx4 \0"
  /* 16992 */ "global_load_dwordx4 \0"
  /* 17013 */ "s_buffer_load_dwordx4 \0"
  /* 17036 */ "s_load_dwordx4 \0"
  /* 17052 */ "flat_load_dwordx4 \0"
  /* 17071 */ "s_scratch_store_dwordx4 \0"
  /* 17096 */ "global_store_dwordx4 \0"
  /* 17118 */ "s_buffer_store_dwordx4 \0"
  /* 17142 */ "s_store_dwordx4 \0"
  /* 17159 */ "flat_store_dwordx4 \0"
  /* 17179 */ "s_pack_hh_b32_b16 \0"
  /* 17198 */ "s_pack_lh_b32_b16 \0"
  /* 17217 */ "s_pack_ll_b32_b16 \0"
  /* 17236 */ "ds_write_b16 \0"
  /* 17250 */ "v_pk_lshlrev_b16 \0"
  /* 17268 */ "v_pk_lshrrev_b16 \0"
  /* 17286 */ "ds_read_u16_d16 \0"
  /* 17303 */ "ds_read_i8_d16 \0"
  /* 17319 */ "ds_read_u8_d16 \0"
  /* 17335 */ "scratch_load_sbyte_d16 \0"
  /* 17359 */ "global_load_sbyte_d16 \0"
  /* 17382 */ "buffer_load_sbyte_d16 \0"
  /* 17405 */ "flat_load_sbyte_d16 \0"
  /* 17426 */ "scratch_load_ubyte_d16 \0"
  /* 17450 */ "global_load_ubyte_d16 \0"
  /* 17473 */ "buffer_load_ubyte_d16 \0"
  /* 17496 */ "flat_load_ubyte_d16 \0"
  /* 17517 */ "scratch_load_short_d16 \0"
  /* 17541 */ "global_load_short_d16 \0"
  /* 17564 */ "buffer_load_short_d16 \0"
  /* 17587 */ "flat_load_short_d16 \0"
  /* 17608 */ "v_mfma_f32_32x32x4f16 \0"
  /* 17631 */ "v_mfma_f32_4x4x4f16 \0"
  /* 17652 */ "v_mfma_f32_16x16x4f16 \0"
  /* 17675 */ "v_mfma_f32_16x16x16f16 \0"
  /* 17699 */ "v_mfma_f32_32x32x8f16 \0"
  /* 17722 */ "v_pack_b32_f16 \0"
  /* 17738 */ "v_dot2_f32_f16 \0"
  /* 17754 */ "v_interp_p2_f16 \0"
  /* 17771 */ "v_med3_f16 \0"
  /* 17783 */ "v_min3_f16 \0"
  /* 17795 */ "v_max3_f16 \0"
  /* 17807 */ "v_cvt_pknorm_i16_f16 \0"
  /* 17829 */ "v_cvt_pknorm_u16_f16 \0"
  /* 17851 */ "v_pk_fma_f16 \0"
  /* 17865 */ "v_fma_f16 \0"
  /* 17876 */ "v_mad_f16 \0"
  /* 17887 */ "global_atomic_pk_add_f16 \0"
  /* 17913 */ "buffer_atomic_pk_add_f16 \0"
  /* 17939 */ "v_pk_add_f16 \0"
  /* 17953 */ "v_fma_mixhi_f16 \0"
  /* 17970 */ "v_mad_mixhi_f16 \0"
  /* 17987 */ "v_fmaak_f16 \0"
  /* 18000 */ "v_madak_f16 \0"
  /* 18013 */ "v_fmamk_f16 \0"
  /* 18026 */ "v_madmk_f16 \0"
  /* 18039 */ "v_interp_p1ll_f16 \0"
  /* 18058 */ "v_pk_mul_f16 \0"
  /* 18072 */ "v_pk_min_f16 \0"
  /* 18086 */ "v_fma_mixlo_f16 \0"
  /* 18103 */ "v_mad_mixlo_f16 \0"
  /* 18120 */ "v_div_fixup_f16 \0"
  /* 18137 */ "v_interp_p1lv_f16 \0"
  /* 18156 */ "v_pk_max_f16 \0"
  /* 18170 */ "v_interp_p2_legacy_f16 \0"
  /* 18194 */ "v_fma_legacy_f16 \0"
  /* 18212 */ "v_mad_legacy_f16 \0"
  /* 18230 */ "v_div_fixup_legacy_f16 \0"
  /* 18254 */ "v_mfma_f32_32x32x2bf16 \0"
  /* 18278 */ "v_mfma_f32_4x4x2bf16 \0"
  /* 18300 */ "v_mfma_f32_16x16x2bf16 \0"
  /* 18324 */ "v_mfma_f32_32x32x4bf16 \0"
  /* 18348 */ "v_mfma_f32_16x16x8bf16 \0"
  /* 18372 */ "image_sample_c_d_g16 \0"
  /* 18394 */ "image_sample_d_g16 \0"
  /* 18414 */ "image_sample_c_cd_g16 \0"
  /* 18437 */ "image_sample_cd_g16 \0"
  /* 18458 */ "image_sample_c_d_cl_g16 \0"
  /* 18483 */ "image_sample_d_cl_g16 \0"
  /* 18506 */ "image_sample_c_cd_cl_g16 \0"
  /* 18532 */ "image_sample_cd_cl_g16 \0"
  /* 18556 */ "image_sample_c_d_o_g16 \0"
  /* 18580 */ "image_sample_d_o_g16 \0"
  /* 18602 */ "image_sample_c_cd_o_g16 \0"
  /* 18627 */ "image_sample_cd_o_g16 \0"
  /* 18650 */ "image_sample_c_d_cl_o_g16 \0"
  /* 18677 */ "image_sample_d_cl_o_g16 \0"
  /* 18702 */ "image_sample_c_cd_cl_o_g16 \0"
  /* 18730 */ "image_sample_cd_cl_o_g16 \0"
  /* 18756 */ "v_dot2_i32_i16 \0"
  /* 18772 */ "v_mad_i32_i16 \0"
  /* 18787 */ "s_sext_i32_i16 \0"
  /* 18803 */ "v_med3_i16 \0"
  /* 18815 */ "v_min3_i16 \0"
  /* 18827 */ "v_max3_i16 \0"
  /* 18839 */ "v_pk_sub_i16 \0"
  /* 18853 */ "v_sub_i16 \0"
  /* 18864 */ "v_sub_nc_i16 \0"
  /* 18878 */ "v_add_nc_i16 \0"
  /* 18892 */ "ds_read_i16 \0"
  /* 18905 */ "v_pk_mad_i16 \0"
  /* 18919 */ "v_mad_i16 \0"
  /* 18930 */ "v_pk_add_i16 \0"
  /* 18944 */ "v_add_i16 \0"
  /* 18955 */ "v_pk_min_i16 \0"
  /* 18969 */ "v_pk_ashrrev_i16 \0"
  /* 18987 */ "v_pk_max_i16 \0"
  /* 19001 */ "v_mad_legacy_i16 \0"
  /* 19019 */ "v_dot2_u32_u16 \0"
  /* 19035 */ "v_mad_u32_u16 \0"
  /* 19050 */ "v_med3_u16 \0"
  /* 19062 */ "v_min3_u16 \0"
  /* 19074 */ "v_max3_u16 \0"
  /* 19086 */ "v_pk_sub_u16 \0"
  /* 19100 */ "ds_read_u16 \0"
  /* 19113 */ "v_pk_mad_u16 \0"
  /* 19127 */ "v_mad_u16 \0"
  /* 19138 */ "v_sad_u16 \0"
  /* 19149 */ "v_pk_add_u16 \0"
  /* 19163 */ "v_pk_min_u16 \0"
  /* 19177 */ "v_pk_mul_lo_u16 \0"
  /* 19194 */ "v_pk_max_u16 \0"
  /* 19208 */ "v_mad_legacy_u16 \0"
  /* 19226 */ "s_buffer_load_dwordx16 \0"
  /* 19250 */ "s_load_dwordx16 \0"
  /* 19267 */ "ds_read_b96 \0"
  /* 19280 */ "ds_write_b96 \0"
  /* 19294 */ "ds_read_b128 \0"
  /* 19308 */ "ds_write_b128 \0"
  /* 19323 */ "ds_write_b8 \0"
  /* 19336 */ "v_mfma_i32_32x32x4i8 \0"
  /* 19358 */ "v_mfma_i32_4x4x4i8 \0"
  /* 19378 */ "v_mfma_i32_16x16x4i8 \0"
  /* 19400 */ "v_mfma_i32_16x16x16i8 \0"
  /* 19423 */ "v_mfma_i32_32x32x8i8 \0"
  /* 19445 */ "v_dot4_i32_i8 \0"
  /* 19460 */ "s_sext_i32_i8 \0"
  /* 19475 */ "ds_read_i8 \0"
  /* 19487 */ "v_dot4_u32_u8 \0"
  /* 19502 */ "v_mqsad_u32_u8 \0"
  /* 19518 */ "v_qsad_pk_u16_u8 \0"
  /* 19536 */ "v_mqsad_pk_u16_u8 \0"
  /* 19555 */ "ds_read_u8 \0"
  /* 19567 */ "v_sad_u8 \0"
  /* 19577 */ "v_msad_u8 \0"
  /* 19588 */ "v_sad_hi_u8 \0"
  /* 19601 */ "v_lerp_u8 \0"
  /* 19612 */ "s_buffer_load_dwordx8 \0"
  /* 19635 */ "s_load_dwordx8 \0"
  /* 19651 */ "ATOMIC_FENCE \0"
  /* 19665 */ "v_cmpx_ge_f32_sdwa \0"
  /* 19685 */ "v_cmpx_nge_f32_sdwa \0"
  /* 19706 */ "v_cmpx_le_f32_sdwa \0"
  /* 19726 */ "v_cmpx_nle_f32_sdwa \0"
  /* 19747 */ "v_cmpx_f_f32_sdwa \0"
  /* 19766 */ "v_cmpx_lg_f32_sdwa \0"
  /* 19786 */ "v_cmpx_nlg_f32_sdwa \0"
  /* 19807 */ "v_cmpx_o_f32_sdwa \0"
  /* 19826 */ "v_cmpx_eq_f32_sdwa \0"
  /* 19846 */ "v_cmpx_neq_f32_sdwa \0"
  /* 19867 */ "v_cmpx_class_f32_sdwa \0"
  /* 19890 */ "v_cmpx_gt_f32_sdwa \0"
  /* 19910 */ "v_cmpx_ngt_f32_sdwa \0"
  /* 19931 */ "v_cmpx_lt_f32_sdwa \0"
  /* 19951 */ "v_cmpx_nlt_f32_sdwa \0"
  /* 19972 */ "v_cmpx_u_f32_sdwa \0"
  /* 19991 */ "v_cmpx_tru_f32_sdwa \0"
  /* 20012 */ "v_cmpx_ge_i32_sdwa \0"
  /* 20032 */ "v_cmpx_le_i32_sdwa \0"
  /* 20052 */ "v_cmpx_ne_i32_sdwa \0"
  /* 20072 */ "v_cmpx_f_i32_sdwa \0"
  /* 20091 */ "v_cmpx_eq_i32_sdwa \0"
  /* 20111 */ "v_cmpx_t_i32_sdwa \0"
  /* 20130 */ "v_cmpx_gt_i32_sdwa \0"
  /* 20150 */ "v_cmpx_lt_i32_sdwa \0"
  /* 20170 */ "v_cmpx_ge_u32_sdwa \0"
  /* 20190 */ "v_cmpx_le_u32_sdwa \0"
  /* 20210 */ "v_cmpx_ne_u32_sdwa \0"
  /* 20230 */ "v_cmpx_f_u32_sdwa \0"
  /* 20249 */ "v_cmpx_eq_u32_sdwa \0"
  /* 20269 */ "v_cmpx_t_u32_sdwa \0"
  /* 20288 */ "v_cmpx_gt_u32_sdwa \0"
  /* 20308 */ "v_cmpx_lt_u32_sdwa \0"
  /* 20328 */ "v_cmpx_ge_f16_sdwa \0"
  /* 20348 */ "v_cmpx_nge_f16_sdwa \0"
  /* 20369 */ "v_cmpx_le_f16_sdwa \0"
  /* 20389 */ "v_cmpx_nle_f16_sdwa \0"
  /* 20410 */ "v_cmpx_f_f16_sdwa \0"
  /* 20429 */ "v_cmpx_lg_f16_sdwa \0"
  /* 20449 */ "v_cmpx_nlg_f16_sdwa \0"
  /* 20470 */ "v_cmpx_o_f16_sdwa \0"
  /* 20489 */ "v_cmpx_eq_f16_sdwa \0"
  /* 20509 */ "v_cmpx_neq_f16_sdwa \0"
  /* 20530 */ "v_cmpx_class_f16_sdwa \0"
  /* 20553 */ "v_cmpx_gt_f16_sdwa \0"
  /* 20573 */ "v_cmpx_ngt_f16_sdwa \0"
  /* 20594 */ "v_cmpx_lt_f16_sdwa \0"
  /* 20614 */ "v_cmpx_nlt_f16_sdwa \0"
  /* 20635 */ "v_cmpx_u_f16_sdwa \0"
  /* 20654 */ "v_cmpx_tru_f16_sdwa \0"
  /* 20675 */ "v_cmpx_ge_i16_sdwa \0"
  /* 20695 */ "v_cmpx_le_i16_sdwa \0"
  /* 20715 */ "v_cmpx_ne_i16_sdwa \0"
  /* 20735 */ "v_cmpx_eq_i16_sdwa \0"
  /* 20755 */ "v_cmpx_gt_i16_sdwa \0"
  /* 20775 */ "v_cmpx_lt_i16_sdwa \0"
  /* 20795 */ "v_cmpx_ge_u16_sdwa \0"
  /* 20815 */ "v_cmpx_le_u16_sdwa \0"
  /* 20835 */ "v_cmpx_ne_u16_sdwa \0"
  /* 20855 */ "v_cmpx_eq_u16_sdwa \0"
  /* 20875 */ "v_cmpx_gt_u16_sdwa \0"
  /* 20895 */ "v_cmpx_lt_u16_sdwa \0"
  /* 20915 */ "image_gather4_b \0"
  /* 20932 */ "image_gather4_c_b \0"
  /* 20951 */ "image_sample_c_b \0"
  /* 20969 */ "image_sample_b \0"
  /* 20985 */ "image_atomic_sub \0"
  /* 21003 */ "global_atomic_sub \0"
  /* 21022 */ "s_buffer_atomic_sub \0"
  /* 21043 */ "s_atomic_sub \0"
  /* 21057 */ "flat_atomic_sub \0"
  /* 21074 */ "global_atomic_csub \0"
  /* 21094 */ "buffer_atomic_csub \0"
  /* 21114 */ "image_gather4_c \0"
  /* 21131 */ "image_sample_c \0"
  /* 21147 */ "image_atomic_dec \0"
  /* 21165 */ "global_atomic_dec \0"
  /* 21184 */ "s_buffer_atomic_dec \0"
  /* 21205 */ "s_atomic_dec \0"
  /* 21219 */ "flat_atomic_dec \0"
  /* 21236 */ "image_atomic_inc \0"
  /* 21254 */ "global_atomic_inc \0"
  /* 21273 */ "s_buffer_atomic_inc \0"
  /* 21294 */ "s_atomic_inc \0"
  /* 21308 */ "flat_atomic_inc \0"
  /* 21325 */ "image_sample_c_d \0"
  /* 21343 */ "image_sample_d \0"
  /* 21359 */ "image_msaa_load \0"
  /* 21376 */ "image_load \0"
  /* 21388 */ "image_sample_c_cd \0"
  /* 21407 */ "image_sample_cd \0"
  /* 21424 */ "image_atomic_add \0"
  /* 21442 */ "global_atomic_add \0"
  /* 21461 */ "s_buffer_atomic_add \0"
  /* 21482 */ "s_atomic_add \0"
  /* 21496 */ "flat_atomic_add \0"
  /* 21513 */ "global_load_dword_addtid \0"
  /* 21539 */ "global_store_dword_addtid \0"
  /* 21566 */ "image_atomic_and \0"
  /* 21584 */ "global_atomic_and \0"
  /* 21603 */ "s_buffer_atomic_and \0"
  /* 21624 */ "s_atomic_and \0"
  /* 21638 */ "flat_atomic_and \0"
  /* 21655 */ "s_subvector_loop_end \0"
  /* 21677 */ "ds_append \0"
  /* 21688 */ "image_get_lod \0"
  /* 21703 */ "s_dcache_discard \0"
  /* 21721 */ "s_scratch_load_dword \0"
  /* 21743 */ "global_load_dword \0"
  /* 21762 */ "s_buffer_load_dword \0"
  /* 21783 */ "s_load_dword \0"
  /* 21797 */ "flat_load_dword \0"
  /* 21814 */ "s_scratch_store_dword \0"
  /* 21837 */ "global_store_dword \0"
  /* 21857 */ "s_buffer_store_dword \0"
  /* 21879 */ "s_store_dword \0"
  /* 21894 */ "flat_store_dword \0"
  /* 21912 */ "buffer_store_lds_dword \0"
  /* 21936 */ "s_atc_probe \0"
  /* 21949 */ "s_round_mode \0"
  /* 21963 */ "s_denorm_mode \0"
  /* 21978 */ "image_sample \0"
  /* 21992 */ "s_memrealtime \0"
  /* 22007 */ "s_memtime \0"
  /* 22018 */ "ds_consume \0"
  /* 22030 */ "image_store \0"
  /* 22043 */ "s_clause \0"
  /* 22053 */ "scratch_store_byte \0"
  /* 22073 */ "global_store_byte \0"
  /* 22092 */ "buffer_store_byte \0"
  /* 22111 */ "flat_store_byte \0"
  /* 22128 */ "scratch_load_sbyte \0"
  /* 22148 */ "global_load_sbyte \0"
  /* 22167 */ "buffer_load_sbyte \0"
  /* 22186 */ "flat_load_sbyte \0"
  /* 22203 */ "scratch_load_ubyte \0"
  /* 22223 */ "global_load_ubyte \0"
  /* 22242 */ "buffer_load_ubyte \0"
  /* 22261 */ "flat_load_ubyte \0"
  /* 22278 */ "s_sendmsg \0"
  /* 22289 */ "s_branch \0"
  /* 22299 */ "s_inst_prefetch \0"
  /* 22316 */ "ds_write_b16_d16_hi \0"
  /* 22337 */ "ds_read_u16_d16_hi \0"
  /* 22357 */ "ds_write_b8_d16_hi \0"
  /* 22377 */ "ds_read_i8_d16_hi \0"
  /* 22396 */ "ds_read_u8_d16_hi \0"
  /* 22415 */ "scratch_store_byte_d16_hi \0"
  /* 22442 */ "global_store_byte_d16_hi \0"
  /* 22468 */ "buffer_store_byte_d16_hi \0"
  /* 22494 */ "flat_store_byte_d16_hi \0"
  /* 22518 */ "scratch_load_sbyte_d16_hi \0"
  /* 22545 */ "global_load_sbyte_d16_hi \0"
  /* 22571 */ "buffer_load_sbyte_d16_hi \0"
  /* 22597 */ "flat_load_sbyte_d16_hi \0"
  /* 22621 */ "scratch_load_ubyte_d16_hi \0"
  /* 22648 */ "global_load_ubyte_d16_hi \0"
  /* 22674 */ "buffer_load_ubyte_d16_hi \0"
  /* 22700 */ "flat_load_ubyte_d16_hi \0"
  /* 22724 */ "scratch_load_short_d16_hi \0"
  /* 22751 */ "global_load_short_d16_hi \0"
  /* 22777 */ "buffer_load_short_d16_hi \0"
  /* 22803 */ "flat_load_short_d16_hi \0"
  /* 22827 */ "scratch_store_short_d16_hi \0"
  /* 22855 */ "global_store_short_d16_hi \0"
  /* 22882 */ "buffer_store_short_d16_hi \0"
  /* 22909 */ "flat_store_short_d16_hi \0"
  /* 22934 */ "image_load_pck \0"
  /* 22950 */ "image_store_pck \0"
  /* 22967 */ "image_load_mip_pck \0"
  /* 22987 */ "image_store_mip_pck \0"
  /* 23008 */ "s_cbranch_g_fork \0"
  /* 23026 */ "s_cbranch_i_fork \0"
  /* 23044 */ "image_gather4_l \0"
  /* 23061 */ "image_gather4_c_l \0"
  /* 23080 */ "image_sample_c_l \0"
  /* 23098 */ "image_sample_l \0"
  /* 23114 */ "image_gather4_cl \0"
  /* 23132 */ "image_gather4_b_cl \0"
  /* 23152 */ "image_gather4_c_b_cl \0"
  /* 23174 */ "image_sample_c_b_cl \0"
  /* 23195 */ "image_sample_b_cl \0"
  /* 23214 */ "image_gather4_c_cl \0"
  /* 23234 */ "image_sample_c_cl \0"
  /* 23253 */ "image_sample_c_d_cl \0"
  /* 23274 */ "image_sample_d_cl \0"
  /* 23293 */ "image_sample_c_cd_cl \0"
  /* 23315 */ "image_sample_cd_cl \0"
  /* 23335 */ "image_sample_cl \0"
  /* 23352 */ "s_decperflevel \0"
  /* 23368 */ "s_incperflevel \0"
  /* 23384 */ "ds_gws_sema_release_all \0"
  /* 23409 */ "s_setkill \0"
  /* 23420 */ "s_ttracedata_imm \0"
  /* 23438 */ "image_load_pck_sgn \0"
  /* 23458 */ "image_load_mip_pck_sgn \0"
  /* 23482 */ "s_subvector_loop_begin \0"
  /* 23506 */ "global_atomic_fmin \0"
  /* 23526 */ "buffer_atomic_fmin \0"
  /* 23546 */ "flat_atomic_fmin \0"
  /* 23564 */ "image_atomic_smin \0"
  /* 23583 */ "global_atomic_smin \0"
  /* 23603 */ "s_buffer_atomic_smin \0"
  /* 23625 */ "s_atomic_smin \0"
  /* 23640 */ "flat_atomic_smin \0"
  /* 23658 */ "image_atomic_umin \0"
  /* 23677 */ "global_atomic_umin \0"
  /* 23697 */ "s_buffer_atomic_umin \0"
  /* 23719 */ "s_atomic_umin \0"
  /* 23734 */ "flat_atomic_umin \0"
  /* 23752 */ "s_cbranch_join \0"
  /* 23768 */ "s_set_gpr_idx_on \0"
  /* 23786 */ "s_version \0"
  /* 23797 */ "; adjcallstackdown \0"
  /* 23817 */ "image_gather4_o \0"
  /* 23834 */ "image_gather4_b_o \0"
  /* 23853 */ "image_gather4_c_b_o \0"
  /* 23874 */ "image_sample_c_b_o \0"
  /* 23894 */ "image_sample_b_o \0"
  /* 23912 */ "image_gather4_c_o \0"
  /* 23931 */ "image_sample_c_o \0"
  /* 23949 */ "image_sample_c_d_o \0"
  /* 23969 */ "image_sample_d_o \0"
  /* 23987 */ "image_sample_c_cd_o \0"
  /* 24008 */ "image_sample_cd_o \0"
  /* 24027 */ "image_sample_o \0"
  /* 24043 */ "image_gather4_l_o \0"
  /* 24062 */ "image_gather4_c_l_o \0"
  /* 24083 */ "image_sample_c_l_o \0"
  /* 24103 */ "image_sample_l_o \0"
  /* 24121 */ "image_gather4_cl_o \0"
  /* 24141 */ "image_gather4_b_cl_o \0"
  /* 24163 */ "image_gather4_c_b_cl_o \0"
  /* 24187 */ "image_sample_c_b_cl_o \0"
  /* 24210 */ "image_sample_b_cl_o \0"
  /* 24231 */ "image_gather4_c_cl_o \0"
  /* 24253 */ "image_sample_c_cl_o \0"
  /* 24274 */ "image_sample_c_d_cl_o \0"
  /* 24297 */ "image_sample_d_cl_o \0"
  /* 24318 */ "image_sample_c_cd_cl_o \0"
  /* 24342 */ "image_sample_cd_cl_o \0"
  /* 24364 */ "image_sample_cl_o \0"
  /* 24383 */ "image_gather4_lz_o \0"
  /* 24403 */ "image_gather4_c_lz_o \0"
  /* 24425 */ "image_sample_c_lz_o \0"
  /* 24446 */ "image_sample_lz_o \0"
  /* 24465 */ "image_get_resinfo \0"
  /* 24484 */ "s_setprio \0"
  /* 24495 */ "ds_gws_sema_p \0"
  /* 24510 */ "s_trap \0"
  /* 24518 */ "image_atomic_swap \0"
  /* 24537 */ "global_atomic_swap \0"
  /* 24557 */ "s_buffer_atomic_swap \0"
  /* 24579 */ "s_atomic_swap \0"
  /* 24594 */ "flat_atomic_swap \0"
  /* 24612 */ "image_atomic_cmpswap \0"
  /* 24634 */ "global_atomic_cmpswap \0"
  /* 24657 */ "s_buffer_atomic_cmpswap \0"
  /* 24682 */ "s_atomic_cmpswap \0"
  /* 24700 */ "flat_atomic_cmpswap \0"
  /* 24721 */ "global_atomic_fcmpswap \0"
  /* 24745 */ "buffer_atomic_fcmpswap \0"
  /* 24769 */ "flat_atomic_fcmpswap \0"
  /* 24791 */ "s_sleep \0"
  /* 24800 */ "s_setvskip \0"
  /* 24812 */ "image_load_mip \0"
  /* 24828 */ "image_store_mip \0"
  /* 24845 */ "ds_nop \0"
  /* 24853 */ "; adjcallstackup \0"
  /* 24871 */ "s_get_waveid_in_workgroup \0"
  /* 24898 */ "ds_gws_sema_br \0"
  /* 24914 */ "s_atc_probe_buffer \0"
  /* 24934 */ "ds_gws_barrier \0"
  /* 24950 */ "s_cbranch_cdbgsys_and_user \0"
  /* 24978 */ "s_cbranch_cdbgsys_or_user \0"
  /* 25005 */ "s_cbranch_cdbguser \0"
  /* 25025 */ "image_atomic_or \0"
  /* 25042 */ "global_atomic_or \0"
  /* 25060 */ "s_buffer_atomic_or \0"
  /* 25080 */ "s_atomic_or \0"
  /* 25093 */ "flat_atomic_or \0"
  /* 25109 */ "image_atomic_xor \0"
  /* 25127 */ "global_atomic_xor \0"
  /* 25146 */ "s_buffer_atomic_xor \0"
  /* 25167 */ "s_atomic_xor \0"
  /* 25181 */ "flat_atomic_xor \0"
  /* 25198 */ "s_waitcnt_depctr \0"
  /* 25216 */ "s_cbranch_cdbgsys \0"
  /* 25235 */ "ds_gws_init \0"
  /* 25248 */ "s_sendmsghalt \0"
  /* 25263 */ "s_sethalt \0"
  /* 25274 */ "s_waitcnt_lgkmcnt \0"
  /* 25293 */ "s_waitcnt_vmcnt \0"
  /* 25310 */ "s_waitcnt_expcnt \0"
  /* 25328 */ "s_waitcnt_vscnt \0"
  /* 25345 */ "s_waitcnt \0"
  /* 25356 */ "ds_ordered_count \0"
  /* 25374 */ "scratch_store_short \0"
  /* 25395 */ "global_store_short \0"
  /* 25415 */ "buffer_store_short \0"
  /* 25435 */ "flat_store_short \0"
  /* 25453 */ "scratch_load_sshort \0"
  /* 25474 */ "global_load_sshort \0"
  /* 25494 */ "buffer_load_sshort \0"
  /* 25514 */ "flat_load_sshort \0"
  /* 25532 */ "scratch_load_ushort \0"
  /* 25553 */ "global_load_ushort \0"
  /* 25573 */ "buffer_load_ushort \0"
  /* 25593 */ "flat_load_ushort \0"
  /* 25611 */ "ds_gws_sema_v \0"
  /* 25626 */ "tbuffer_load_format_d16_xyzw \0"
  /* 25656 */ "tbuffer_store_format_d16_xyzw \0"
  /* 25687 */ "tbuffer_load_format_xyzw \0"
  /* 25713 */ "tbuffer_store_format_xyzw \0"
  /* 25740 */ "tbuffer_load_format_d16_x \0"
  /* 25767 */ "tbuffer_store_format_d16_x \0"
  /* 25795 */ "buffer_load_format_d16_hi_x \0"
  /* 25824 */ "buffer_store_format_d16_hi_x \0"
  /* 25854 */ "tbuffer_load_format_x \0"
  /* 25877 */ "tbuffer_store_format_x \0"
  /* 25901 */ "global_atomic_fmax \0"
  /* 25921 */ "buffer_atomic_fmax \0"
  /* 25941 */ "flat_atomic_fmax \0"
  /* 25959 */ "image_atomic_smax \0"
  /* 25978 */ "global_atomic_smax \0"
  /* 25998 */ "s_buffer_atomic_smax \0"
  /* 26020 */ "s_atomic_smax \0"
  /* 26035 */ "flat_atomic_smax \0"
  /* 26053 */ "image_atomic_umax \0"
  /* 26072 */ "global_atomic_umax \0"
  /* 26092 */ "s_buffer_atomic_umax \0"
  /* 26114 */ "s_atomic_umax \0"
  /* 26129 */ "flat_atomic_umax \0"
  /* 26147 */ "s_set_gpr_idx_idx \0"
  /* 26166 */ " ; illegal copy \0"
  /* 26183 */ "tbuffer_load_format_d16_xy \0"
  /* 26211 */ "tbuffer_store_format_d16_xy \0"
  /* 26240 */ "tbuffer_load_format_xy \0"
  /* 26264 */ "tbuffer_store_format_xy \0"
  /* 26289 */ "s_cbranch_vccz \0"
  /* 26305 */ "s_cbranch_execz \0"
  /* 26322 */ "image_gather4_lz \0"
  /* 26340 */ "image_gather4_c_lz \0"
  /* 26360 */ "image_sample_c_lz \0"
  /* 26379 */ "image_sample_lz \0"
  /* 26396 */ "s_cbranch_vccnz \0"
  /* 26413 */ "s_cbranch_execnz \0"
  /* 26431 */ "tbuffer_load_format_d16_xyz \0"
  /* 26460 */ "tbuffer_store_format_d16_xyz \0"
  /* 26490 */ "tbuffer_load_format_xyz \0"
  /* 26515 */ "tbuffer_store_format_xyz \0"
  /* 26541 */ "# XRay Function Patchable RET.\0"
  /* 26572 */ "# XRay Typed Event Log.\0"
  /* 26596 */ "# XRay Custom Event Log.\0"
  /* 26621 */ "# XRay Function Enter.\0"
  /* 26644 */ "# XRay Tail Call Exit.\0"
  /* 26667 */ "# XRay Function Exit.\0"
  /* 26689 */ "v_cvt_f32_ubyte0\0"
  /* 26706 */ "v_cvt_f32_ubyte1\0"
  /* 26723 */ "buffer_wbinvl1\0"
  /* 26738 */ "v_mbcnt_hi_u32_b32\0"
  /* 26757 */ "v_mbcnt_lo_u32_b32\0"
  /* 26776 */ "v_bcnt_u32_b32\0"
  /* 26791 */ "v_movrelsd_2_b32\0"
  /* 26808 */ "v_movreld_b32\0"
  /* 26822 */ "v_and_b32\0"
  /* 26832 */ "v_movrelsd_b32\0"
  /* 26847 */ "v_screen_partition_4se_b32\0"
  /* 26874 */ "v_cndmask_b32\0"
  /* 26888 */ "v_ffbl_b32\0"
  /* 26899 */ "v_lshl_b32\0"
  /* 26910 */ "v_bfm_b32\0"
  /* 26920 */ "v_lshr_b32\0"
  /* 26931 */ "v_or_b32\0"
  /* 26940 */ "v_xnor_b32\0"
  /* 26951 */ "v_xor_b32\0"
  /* 26961 */ "v_movrels_b32\0"
  /* 26975 */ "v_not_b32\0"
  /* 26985 */ "v_bfrev_b32\0"
  /* 26997 */ "v_lshlrev_b32\0"
  /* 27011 */ "v_lshrrev_b32\0"
  /* 27025 */ "v_mov_b32\0"
  /* 27035 */ "v_interp_p1_f32\0"
  /* 27051 */ "v_cvt_rpi_i32_f32\0"
  /* 27069 */ "v_frexp_exp_i32_f32\0"
  /* 27089 */ "v_cvt_flr_i32_f32\0"
  /* 27107 */ "v_cvt_i32_f32\0"
  /* 27121 */ "v_cvt_u32_f32\0"
  /* 27135 */ "v_interp_p2_f32\0"
  /* 27151 */ "v_cvt_f64_f32\0"
  /* 27165 */ "v_cvt_f16_f32\0"
  /* 27179 */ "v_cvt_pkrtz_f16_f32\0"
  /* 27199 */ "v_cvt_pknorm_i16_f32\0"
  /* 27220 */ "v_cvt_pknorm_u16_f32\0"
  /* 27241 */ "v_cvt_pkaccum_u8_f32\0"
  /* 27262 */ "v_sub_f32\0"
  /* 27272 */ "v_mac_f32\0"
  /* 27282 */ "v_fmac_f32\0"
  /* 27293 */ "v_trunc_f32\0"
  /* 27305 */ "v_add_f32\0"
  /* 27315 */ "v_cmp_ge_f32\0"
  /* 27328 */ "v_cmps_ge_f32\0"
  /* 27342 */ "v_cmpx_ge_f32\0"
  /* 27356 */ "v_cmpsx_ge_f32\0"
  /* 27371 */ "v_cmp_nge_f32\0"
  /* 27385 */ "v_cmps_nge_f32\0"
  /* 27400 */ "v_cmpx_nge_f32\0"
  /* 27415 */ "v_cmpsx_nge_f32\0"
  /* 27431 */ "v_cmp_le_f32\0"
  /* 27444 */ "v_cmps_le_f32\0"
  /* 27458 */ "v_cmpx_le_f32\0"
  /* 27472 */ "v_cmpsx_le_f32\0"
  /* 27487 */ "v_cmp_nle_f32\0"
  /* 27501 */ "v_cmps_nle_f32\0"
  /* 27516 */ "v_cmpx_nle_f32\0"
  /* 27531 */ "v_cmpsx_nle_f32\0"
  /* 27547 */ "v_rndne_f32\0"
  /* 27559 */ "v_cmp_f_f32\0"
  /* 27571 */ "v_cmps_f_f32\0"
  /* 27584 */ "v_cmpx_f_f32\0"
  /* 27597 */ "v_cmpsx_f_f32\0"
  /* 27611 */ "v_rcp_iflag_f32\0"
  /* 27627 */ "v_cmp_lg_f32\0"
  /* 27640 */ "v_cmps_lg_f32\0"
  /* 27654 */ "v_cmpx_lg_f32\0"
  /* 27668 */ "v_cmpsx_lg_f32\0"
  /* 27683 */ "v_cmp_nlg_f32\0"
  /* 27697 */ "v_cmps_nlg_f32\0"
  /* 27712 */ "v_cmpx_nlg_f32\0"
  /* 27727 */ "v_cmpsx_nlg_f32\0"
  /* 27743 */ "v_log_f32\0"
  /* 27753 */ "v_ceil_f32\0"
  /* 27764 */ "v_mul_f32\0"
  /* 27774 */ "v_min_f32\0"
  /* 27784 */ "v_sin_f32\0"
  /* 27794 */ "v_cmp_o_f32\0"
  /* 27806 */ "v_cmps_o_f32\0"
  /* 27819 */ "v_cmpx_o_f32\0"
  /* 27832 */ "v_cmpsx_o_f32\0"
  /* 27846 */ "v_rcp_f32\0"
  /* 27856 */ "v_log_clamp_f32\0"
  /* 27872 */ "v_rcp_clamp_f32\0"
  /* 27888 */ "v_rsq_clamp_f32\0"
  /* 27904 */ "v_exp_f32\0"
  /* 27914 */ "v_ldexp_f32\0"
  /* 27926 */ "v_cmp_eq_f32\0"
  /* 27939 */ "v_cmps_eq_f32\0"
  /* 27953 */ "v_cmpx_eq_f32\0"
  /* 27967 */ "v_cmpsx_eq_f32\0"
  /* 27982 */ "v_cmp_neq_f32\0"
  /* 27996 */ "v_cmps_neq_f32\0"
  /* 28011 */ "v_cmpx_neq_f32\0"
  /* 28026 */ "v_cmpsx_neq_f32\0"
  /* 28042 */ "v_rsq_f32\0"
  /* 28052 */ "v_floor_f32\0"
  /* 28064 */ "v_cos_f32\0"
  /* 28074 */ "v_cmp_class_f32\0"
  /* 28090 */ "v_cmpx_class_f32\0"
  /* 28107 */ "v_fract_f32\0"
  /* 28119 */ "v_cmp_gt_f32\0"
  /* 28132 */ "v_cmps_gt_f32\0"
  /* 28146 */ "v_cmpx_gt_f32\0"
  /* 28160 */ "v_cmpsx_gt_f32\0"
  /* 28175 */ "v_cmp_ngt_f32\0"
  /* 28189 */ "v_cmps_ngt_f32\0"
  /* 28204 */ "v_cmpx_ngt_f32\0"
  /* 28219 */ "v_cmpsx_ngt_f32\0"
  /* 28235 */ "v_cmp_lt_f32\0"
  /* 28248 */ "v_cmps_lt_f32\0"
  /* 28262 */ "v_cmpx_lt_f32\0"
  /* 28276 */ "v_cmpsx_lt_f32\0"
  /* 28291 */ "v_cmp_nlt_f32\0"
  /* 28305 */ "v_cmps_nlt_f32\0"
  /* 28320 */ "v_cmpx_nlt_f32\0"
  /* 28335 */ "v_cmpsx_nlt_f32\0"
  /* 28351 */ "v_frexp_mant_f32\0"
  /* 28368 */ "v_sqrt_f32\0"
  /* 28379 */ "v_cmp_u_f32\0"
  /* 28391 */ "v_cmps_u_f32\0"
  /* 28404 */ "v_cmpx_u_f32\0"
  /* 28417 */ "v_cmpsx_u_f32\0"
  /* 28431 */ "v_cmp_tru_f32\0"
  /* 28445 */ "v_cmps_tru_f32\0"
  /* 28460 */ "v_cmpx_tru_f32\0"
  /* 28475 */ "v_cmpsx_tru_f32\0"
  /* 28491 */ "v_subrev_f32\0"
  /* 28504 */ "v_interp_mov_f32\0"
  /* 28521 */ "v_max_f32\0"
  /* 28531 */ "v_mac_legacy_f32\0"
  /* 28548 */ "v_log_legacy_f32\0"
  /* 28565 */ "v_mul_legacy_f32\0"
  /* 28582 */ "v_min_legacy_f32\0"
  /* 28599 */ "v_rcp_legacy_f32\0"
  /* 28616 */ "v_exp_legacy_f32\0"
  /* 28633 */ "v_rsq_legacy_f32\0"
  /* 28650 */ "v_max_legacy_f32\0"
  /* 28667 */ "v_cvt_f32_i32\0"
  /* 28681 */ "v_cvt_f64_i32\0"
  /* 28695 */ "v_cvt_pk_i16_i32\0"
  /* 28712 */ "v_sub_i32\0"
  /* 28722 */ "v_add_i32\0"
  /* 28732 */ "v_cmp_ge_i32\0"
  /* 28745 */ "v_cmpx_ge_i32\0"
  /* 28759 */ "v_cmp_le_i32\0"
  /* 28772 */ "v_cmpx_le_i32\0"
  /* 28786 */ "v_cmp_ne_i32\0"
  /* 28799 */ "v_cmpx_ne_i32\0"
  /* 28813 */ "v_cmp_f_i32\0"
  /* 28825 */ "v_cmpx_f_i32\0"
  /* 28838 */ "v_ffbh_i32\0"
  /* 28849 */ "v_min_i32\0"
  /* 28859 */ "v_cmp_eq_i32\0"
  /* 28872 */ "v_cmpx_eq_i32\0"
  /* 28886 */ "v_ashr_i32\0"
  /* 28897 */ "v_cmp_t_i32\0"
  /* 28909 */ "v_cmpx_t_i32\0"
  /* 28922 */ "v_cmp_gt_i32\0"
  /* 28935 */ "v_cmpx_gt_i32\0"
  /* 28949 */ "v_cmp_lt_i32\0"
  /* 28962 */ "v_cmpx_lt_i32\0"
  /* 28976 */ "v_subrev_i32\0"
  /* 28989 */ "v_ashrrev_i32\0"
  /* 29003 */ "v_max_i32\0"
  /* 29013 */ "v_cvt_f32_u32\0"
  /* 29027 */ "v_cvt_f64_u32\0"
  /* 29041 */ "v_cvt_pk_u16_u32\0"
  /* 29058 */ "v_subb_u32\0"
  /* 29069 */ "v_sub_u32\0"
  /* 29079 */ "v_addc_u32\0"
  /* 29090 */ "v_sub_nc_u32\0"
  /* 29103 */ "v_add_nc_u32\0"
  /* 29116 */ "v_subrev_nc_u32\0"
  /* 29132 */ "v_add_u32\0"
  /* 29142 */ "v_cmp_ge_u32\0"
  /* 29155 */ "v_cmpx_ge_u32\0"
  /* 29169 */ "v_cmp_le_u32\0"
  /* 29182 */ "v_cmpx_le_u32\0"
  /* 29196 */ "v_cmp_ne_u32\0"
  /* 29209 */ "v_cmpx_ne_u32\0"
  /* 29223 */ "v_cmp_f_u32\0"
  /* 29235 */ "v_cmpx_f_u32\0"
  /* 29248 */ "v_ffbh_u32\0"
  /* 29259 */ "v_sub_co_ci_u32\0"
  /* 29275 */ "v_add_co_ci_u32\0"
  /* 29291 */ "v_subrev_co_ci_u32\0"
  /* 29310 */ "v_min_u32\0"
  /* 29320 */ "v_subb_co_u32\0"
  /* 29334 */ "v_sub_co_u32\0"
  /* 29347 */ "v_addc_co_u32\0"
  /* 29361 */ "v_add_co_u32\0"
  /* 29374 */ "v_subbrev_co_u32\0"
  /* 29391 */ "v_subrev_co_u32\0"
  /* 29407 */ "v_cmp_eq_u32\0"
  /* 29420 */ "v_cmpx_eq_u32\0"
  /* 29434 */ "v_cmp_t_u32\0"
  /* 29446 */ "v_cmpx_t_u32\0"
  /* 29459 */ "v_cmp_gt_u32\0"
  /* 29472 */ "v_cmpx_gt_u32\0"
  /* 29486 */ "v_cmp_lt_u32\0"
  /* 29499 */ "v_cmpx_lt_u32\0"
  /* 29513 */ "v_subbrev_u32\0"
  /* 29527 */ "v_subrev_u32\0"
  /* 29540 */ "v_max_u32\0"
  /* 29550 */ "v_cvt_f32_ubyte2\0"
  /* 29567 */ "v_cvt_f32_ubyte3\0"
  /* 29584 */ "v_mul_hi_i32_i24\0"
  /* 29601 */ "v_mul_i32_i24\0"
  /* 29615 */ "v_mul_hi_u32_u24\0"
  /* 29632 */ "v_mul_u32_u24\0"
  /* 29646 */ "v_cvt_f32_f64\0"
  /* 29660 */ "v_frexp_exp_i32_f64\0"
  /* 29680 */ "v_cvt_i32_f64\0"
  /* 29694 */ "v_cvt_u32_f64\0"
  /* 29708 */ "v_trunc_f64\0"
  /* 29720 */ "v_cmp_ge_f64\0"
  /* 29733 */ "v_cmps_ge_f64\0"
  /* 29747 */ "v_cmpx_ge_f64\0"
  /* 29761 */ "v_cmpsx_ge_f64\0"
  /* 29776 */ "v_cmp_nge_f64\0"
  /* 29790 */ "v_cmps_nge_f64\0"
  /* 29805 */ "v_cmpx_nge_f64\0"
  /* 29820 */ "v_cmpsx_nge_f64\0"
  /* 29836 */ "v_cmp_le_f64\0"
  /* 29849 */ "v_cmps_le_f64\0"
  /* 29863 */ "v_cmpx_le_f64\0"
  /* 29877 */ "v_cmpsx_le_f64\0"
  /* 29892 */ "v_cmp_nle_f64\0"
  /* 29906 */ "v_cmps_nle_f64\0"
  /* 29921 */ "v_cmpx_nle_f64\0"
  /* 29936 */ "v_cmpsx_nle_f64\0"
  /* 29952 */ "v_rndne_f64\0"
  /* 29964 */ "v_cmp_f_f64\0"
  /* 29976 */ "v_cmps_f_f64\0"
  /* 29989 */ "v_cmpx_f_f64\0"
  /* 30002 */ "v_cmpsx_f_f64\0"
  /* 30016 */ "v_cmp_lg_f64\0"
  /* 30029 */ "v_cmps_lg_f64\0"
  /* 30043 */ "v_cmpx_lg_f64\0"
  /* 30057 */ "v_cmpsx_lg_f64\0"
  /* 30072 */ "v_cmp_nlg_f64\0"
  /* 30086 */ "v_cmps_nlg_f64\0"
  /* 30101 */ "v_cmpx_nlg_f64\0"
  /* 30116 */ "v_cmpsx_nlg_f64\0"
  /* 30132 */ "v_ceil_f64\0"
  /* 30143 */ "v_cmp_o_f64\0"
  /* 30155 */ "v_cmps_o_f64\0"
  /* 30168 */ "v_cmpx_o_f64\0"
  /* 30181 */ "v_cmpsx_o_f64\0"
  /* 30195 */ "v_rcp_f64\0"
  /* 30205 */ "v_rcp_clamp_f64\0"
  /* 30221 */ "v_rsq_clamp_f64\0"
  /* 30237 */ "v_cmp_eq_f64\0"
  /* 30250 */ "v_cmps_eq_f64\0"
  /* 30264 */ "v_cmpx_eq_f64\0"
  /* 30278 */ "v_cmpsx_eq_f64\0"
  /* 30293 */ "v_cmp_neq_f64\0"
  /* 30307 */ "v_cmps_neq_f64\0"
  /* 30322 */ "v_cmpx_neq_f64\0"
  /* 30337 */ "v_cmpsx_neq_f64\0"
  /* 30353 */ "v_rsq_f64\0"
  /* 30363 */ "v_floor_f64\0"
  /* 30375 */ "v_cmp_class_f64\0"
  /* 30391 */ "v_cmpx_class_f64\0"
  /* 30408 */ "v_fract_f64\0"
  /* 30420 */ "v_cmp_gt_f64\0"
  /* 30433 */ "v_cmps_gt_f64\0"
  /* 30447 */ "v_cmpx_gt_f64\0"
  /* 30461 */ "v_cmpsx_gt_f64\0"
  /* 30476 */ "v_cmp_ngt_f64\0"
  /* 30490 */ "v_cmps_ngt_f64\0"
  /* 30505 */ "v_cmpx_ngt_f64\0"
  /* 30520 */ "v_cmpsx_ngt_f64\0"
  /* 30536 */ "v_cmp_lt_f64\0"
  /* 30549 */ "v_cmps_lt_f64\0"
  /* 30563 */ "v_cmpx_lt_f64\0"
  /* 30577 */ "v_cmpsx_lt_f64\0"
  /* 30592 */ "v_cmp_nlt_f64\0"
  /* 30606 */ "v_cmps_nlt_f64\0"
  /* 30621 */ "v_cmpx_nlt_f64\0"
  /* 30636 */ "v_cmpsx_nlt_f64\0"
  /* 30652 */ "v_frexp_mant_f64\0"
  /* 30669 */ "v_sqrt_f64\0"
  /* 30680 */ "v_cmp_u_f64\0"
  /* 30692 */ "v_cmps_u_f64\0"
  /* 30705 */ "v_cmpx_u_f64\0"
  /* 30718 */ "v_cmpsx_u_f64\0"
  /* 30732 */ "v_cmp_tru_f64\0"
  /* 30746 */ "v_cmps_tru_f64\0"
  /* 30761 */ "v_cmpx_tru_f64\0"
  /* 30776 */ "v_cmpsx_tru_f64\0"
  /* 30792 */ "v_cmp_ge_i64\0"
  /* 30805 */ "v_cmpx_ge_i64\0"
  /* 30819 */ "v_cmp_le_i64\0"
  /* 30832 */ "v_cmpx_le_i64\0"
  /* 30846 */ "v_cmp_ne_i64\0"
  /* 30859 */ "v_cmpx_ne_i64\0"
  /* 30873 */ "v_cmp_f_i64\0"
  /* 30885 */ "v_cmpx_f_i64\0"
  /* 30898 */ "v_cmp_eq_i64\0"
  /* 30911 */ "v_cmpx_eq_i64\0"
  /* 30925 */ "v_cmp_t_i64\0"
  /* 30937 */ "v_cmpx_t_i64\0"
  /* 30950 */ "v_cmp_gt_i64\0"
  /* 30963 */ "v_cmpx_gt_i64\0"
  /* 30977 */ "v_cmp_lt_i64\0"
  /* 30990 */ "v_cmpx_lt_i64\0"
  /* 31004 */ "v_cmp_ge_u64\0"
  /* 31017 */ "v_cmpx_ge_u64\0"
  /* 31031 */ "v_cmp_le_u64\0"
  /* 31044 */ "v_cmpx_le_u64\0"
  /* 31058 */ "v_cmp_ne_u64\0"
  /* 31071 */ "v_cmpx_ne_u64\0"
  /* 31085 */ "v_cmp_f_u64\0"
  /* 31097 */ "v_cmpx_f_u64\0"
  /* 31110 */ "v_cmp_eq_u64\0"
  /* 31123 */ "v_cmpx_eq_u64\0"
  /* 31137 */ "v_cmp_t_u64\0"
  /* 31149 */ "v_cmpx_t_u64\0"
  /* 31162 */ "v_cmp_gt_u64\0"
  /* 31175 */ "v_cmpx_gt_u64\0"
  /* 31189 */ "v_cmp_lt_u64\0"
  /* 31202 */ "v_cmpx_lt_u64\0"
  /* 31216 */ "v_cvt_off_f32_i4\0"
  /* 31233 */ "v_dot8c_i32_i4\0"
  /* 31248 */ "v_lshlrev_b16\0"
  /* 31262 */ "v_lshrrev_b16\0"
  /* 31276 */ "v_dot2c_f32_f16\0"
  /* 31292 */ "v_cvt_f32_f16\0"
  /* 31306 */ "v_cvt_norm_i16_f16\0"
  /* 31325 */ "v_frexp_exp_i16_f16\0"
  /* 31345 */ "v_cvt_i16_f16\0"
  /* 31359 */ "v_cvt_norm_u16_f16\0"
  /* 31378 */ "v_cvt_u16_f16\0"
  /* 31392 */ "v_sub_f16\0"
  /* 31402 */ "v_mac_f16\0"
  /* 31412 */ "v_pk_fmac_f16\0"
  /* 31426 */ "v_fmac_f16\0"
  /* 31437 */ "v_trunc_f16\0"
  /* 31449 */ "v_add_f16\0"
  /* 31459 */ "v_cmp_ge_f16\0"
  /* 31472 */ "v_cmpx_ge_f16\0"
  /* 31486 */ "v_cmp_nge_f16\0"
  /* 31500 */ "v_cmpx_nge_f16\0"
  /* 31515 */ "v_cmp_le_f16\0"
  /* 31528 */ "v_cmpx_le_f16\0"
  /* 31542 */ "v_cmp_nle_f16\0"
  /* 31556 */ "v_cmpx_nle_f16\0"
  /* 31571 */ "v_rndne_f16\0"
  /* 31583 */ "v_cmp_f_f16\0"
  /* 31595 */ "v_cmpx_f_f16\0"
  /* 31608 */ "v_cmp_lg_f16\0"
  /* 31621 */ "v_cmpx_lg_f16\0"
  /* 31635 */ "v_cmp_nlg_f16\0"
  /* 31649 */ "v_cmpx_nlg_f16\0"
  /* 31664 */ "v_log_f16\0"
  /* 31674 */ "v_ceil_f16\0"
  /* 31685 */ "v_mul_f16\0"
  /* 31695 */ "v_min_f16\0"
  /* 31705 */ "v_sin_f16\0"
  /* 31715 */ "v_cmp_o_f16\0"
  /* 31727 */ "v_cmpx_o_f16\0"
  /* 31740 */ "v_rcp_f16\0"
  /* 31750 */ "v_exp_f16\0"
  /* 31760 */ "v_ldexp_f16\0"
  /* 31772 */ "v_cmp_eq_f16\0"
  /* 31785 */ "v_cmpx_eq_f16\0"
  /* 31799 */ "v_cmp_neq_f16\0"
  /* 31813 */ "v_cmpx_neq_f16\0"
  /* 31828 */ "v_rsq_f16\0"
  /* 31838 */ "v_floor_f16\0"
  /* 31850 */ "v_cos_f16\0"
  /* 31860 */ "v_cmp_class_f16\0"
  /* 31876 */ "v_cmpx_class_f16\0"
  /* 31893 */ "v_fract_f16\0"
  /* 31905 */ "v_cmp_gt_f16\0"
  /* 31918 */ "v_cmpx_gt_f16\0"
  /* 31932 */ "v_cmp_ngt_f16\0"
  /* 31946 */ "v_cmpx_ngt_f16\0"
  /* 31961 */ "v_cmp_lt_f16\0"
  /* 31974 */ "v_cmpx_lt_f16\0"
  /* 31988 */ "v_cmp_nlt_f16\0"
  /* 32002 */ "v_cmpx_nlt_f16\0"
  /* 32017 */ "v_frexp_mant_f16\0"
  /* 32034 */ "v_sqrt_f16\0"
  /* 32045 */ "v_cmp_u_f16\0"
  /* 32057 */ "v_cmpx_u_f16\0"
  /* 32070 */ "v_cmp_tru_f16\0"
  /* 32084 */ "v_cmpx_tru_f16\0"
  /* 32099 */ "v_subrev_f16\0"
  /* 32112 */ "v_max_f16\0"
  /* 32122 */ "v_dot2c_i32_i16\0"
  /* 32138 */ "v_cvt_f16_i16\0"
  /* 32152 */ "v_sat_pk_u8_i16\0"
  /* 32168 */ "v_cmp_ge_i16\0"
  /* 32181 */ "v_cmpx_ge_i16\0"
  /* 32195 */ "v_cmp_le_i16\0"
  /* 32208 */ "v_cmpx_le_i16\0"
  /* 32222 */ "v_cmp_ne_i16\0"
  /* 32235 */ "v_cmpx_ne_i16\0"
  /* 32249 */ "v_cmp_f_i16\0"
  /* 32261 */ "v_cmpx_f_i16\0"
  /* 32274 */ "v_min_i16\0"
  /* 32284 */ "v_cmp_eq_i16\0"
  /* 32297 */ "v_cmpx_eq_i16\0"
  /* 32311 */ "v_cmp_t_i16\0"
  /* 32323 */ "v_cmpx_t_i16\0"
  /* 32336 */ "v_cmp_gt_i16\0"
  /* 32349 */ "v_cmpx_gt_i16\0"
  /* 32363 */ "v_cmp_lt_i16\0"
  /* 32376 */ "v_cmpx_lt_i16\0"
  /* 32390 */ "v_ashrrev_i16\0"
  /* 32404 */ "v_max_i16\0"
  /* 32414 */ "v_cvt_f16_u16\0"
  /* 32428 */ "v_sub_u16\0"
  /* 32438 */ "v_sub_nc_u16\0"
  /* 32451 */ "v_add_nc_u16\0"
  /* 32464 */ "v_add_u16\0"
  /* 32474 */ "v_cmp_ge_u16\0"
  /* 32487 */ "v_cmpx_ge_u16\0"
  /* 32501 */ "v_cmp_le_u16\0"
  /* 32514 */ "v_cmpx_le_u16\0"
  /* 32528 */ "v_cmp_ne_u16\0"
  /* 32541 */ "v_cmpx_ne_u16\0"
  /* 32555 */ "v_cmp_f_u16\0"
  /* 32567 */ "v_cmpx_f_u16\0"
  /* 32580 */ "v_min_u16\0"
  /* 32590 */ "v_mul_lo_u16\0"
  /* 32603 */ "v_cmp_eq_u16\0"
  /* 32616 */ "v_cmpx_eq_u16\0"
  /* 32630 */ "v_cmp_t_u16\0"
  /* 32642 */ "v_cmpx_t_u16\0"
  /* 32655 */ "v_cmp_gt_u16\0"
  /* 32668 */ "v_cmpx_gt_u16\0"
  /* 32682 */ "v_cmp_lt_u16\0"
  /* 32695 */ "v_cmpx_lt_u16\0"
  /* 32709 */ "v_subrev_u16\0"
  /* 32722 */ "v_max_u16\0"
  /* 32732 */ "v_dot4c_i32_i8\0"
  /* 32747 */ "LIFETIME_END\0"
  /* 32760 */ "BUNDLE\0"
  /* 32767 */ "DBG_VALUE\0"
  /* 32777 */ "DBG_LABEL\0"
  /* 32787 */ "LIFETIME_START\0"
  /* 32802 */ "s_ttracedata\0"
  /* 32815 */ "s_dcache_wb\0"
  /* 32827 */ "buffer_wbinvl1_sc\0"
  /* 32845 */ "s_endpgm_saved\0"
  /* 32860 */ "s_code_end\0"
  /* 32871 */ "s_set_gpr_idx_mode\0"
  /* 32890 */ "; divergent unreachable\0"
  /* 32914 */ "s_wait_idle\0"
  /* 32926 */ "s_endpgm_ordered_ps_done\0"
  /* 32951 */ "s_set_gpr_idx_off\0"
  /* 32969 */ "v_pipeflush\0"
  /* 32981 */ "# FEntry call\0"
  /* 32995 */ "buffer_wbinvl1_vol\0"
  /* 33014 */ "s_dcache_wb_vol\0"
  /* 33030 */ "s_dcache_inv_vol\0"
  /* 33047 */ "s_endpgm\0"
  /* 33056 */ "; return\0"
  /* 33065 */ "v_clrexcp\0"
  /* 33075 */ "v_nop\0"
  /* 33081 */ "v_mov_b64_dpp\0"
  /* 33095 */ "s_wakeup\0"
  /* 33104 */ "exp\0"
  /* 33108 */ "s_barrier\0"
  /* 33118 */ "buffer_gl0_inv\0"
  /* 33133 */ "buffer_gl1_inv\0"
  /* 33148 */ "s_gl1_inv\0"
  /* 33158 */ "s_dcache_inv\0"
  /* 33171 */ "s_icache_inv\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint32_t OpInfo0[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    32768U,	// DBG_VALUE
    32778U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    32761U,	// BUNDLE
    32788U,	// LIFETIME_START
    32748U,	// LIFETIME_END
    0U,	// STACKMAP
    32982U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    26622U,	// PATCHABLE_FUNCTION_ENTER
    26542U,	// PATCHABLE_RET
    26668U,	// PATCHABLE_FUNCTION_EXIT
    26645U,	// PATCHABLE_TAIL_CALL
    26597U,	// PATCHABLE_EVENT_CALL
    26573U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_READCYCLECOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    89334U,	// ADJCALLSTACKDOWN
    2187542U,	// ADJCALLSTACKUP
    4279492U,	// ATOMIC_FENCE
    0U,	// BUFFER_ATOMIC_ADD_ADDR64
    0U,	// BUFFER_ATOMIC_ADD_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_ADD_BOTHEN
    0U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_F32_ADDR64
    0U,	// BUFFER_ATOMIC_ADD_F32_BOTHEN
    0U,	// BUFFER_ATOMIC_ADD_F32_IDXEN
    0U,	// BUFFER_ATOMIC_ADD_F32_OFFEN
    0U,	// BUFFER_ATOMIC_ADD_F32_OFFSET
    0U,	// BUFFER_ATOMIC_ADD_IDXEN
    0U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_OFFEN
    0U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_OFFSET
    0U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_ADDR64
    0U,	// BUFFER_ATOMIC_ADD_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_IDXEN
    0U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFEN
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFSET
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_AND_ADDR64
    0U,	// BUFFER_ATOMIC_AND_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_AND_BOTHEN
    0U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_AND_IDXEN
    0U,	// BUFFER_ATOMIC_AND_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_AND_OFFEN
    0U,	// BUFFER_ATOMIC_AND_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_AND_OFFSET
    0U,	// BUFFER_ATOMIC_AND_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_ADDR64
    0U,	// BUFFER_ATOMIC_AND_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_IDXEN
    0U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_OFFEN
    0U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_OFFSET
    0U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64
    0U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_CSUB_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_CSUB_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_CSUB_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_CSUB_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_CSUB_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_DEC_ADDR64
    0U,	// BUFFER_ATOMIC_DEC_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_DEC_BOTHEN
    0U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_IDXEN
    0U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_OFFEN
    0U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_OFFSET
    0U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_ADDR64
    0U,	// BUFFER_ATOMIC_DEC_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_IDXEN
    0U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFEN
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFSET
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64
    0U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMAX_ADDR64
    0U,	// BUFFER_ATOMIC_FMAX_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMAX_BOTHEN
    0U,	// BUFFER_ATOMIC_FMAX_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_IDXEN
    0U,	// BUFFER_ATOMIC_FMAX_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_OFFEN
    0U,	// BUFFER_ATOMIC_FMAX_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_OFFSET
    0U,	// BUFFER_ATOMIC_FMAX_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64
    0U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN
    0U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMIN_ADDR64
    0U,	// BUFFER_ATOMIC_FMIN_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMIN_BOTHEN
    0U,	// BUFFER_ATOMIC_FMIN_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_IDXEN
    0U,	// BUFFER_ATOMIC_FMIN_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_OFFEN
    0U,	// BUFFER_ATOMIC_FMIN_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_OFFSET
    0U,	// BUFFER_ATOMIC_FMIN_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64
    0U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN
    0U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_INC_ADDR64
    0U,	// BUFFER_ATOMIC_INC_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_INC_BOTHEN
    0U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_INC_IDXEN
    0U,	// BUFFER_ATOMIC_INC_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_INC_OFFEN
    0U,	// BUFFER_ATOMIC_INC_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_INC_OFFSET
    0U,	// BUFFER_ATOMIC_INC_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_ADDR64
    0U,	// BUFFER_ATOMIC_INC_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_IDXEN
    0U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_OFFEN
    0U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_OFFSET
    0U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_OR_ADDR64
    0U,	// BUFFER_ATOMIC_OR_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_OR_BOTHEN
    0U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_OR_IDXEN
    0U,	// BUFFER_ATOMIC_OR_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_OR_OFFEN
    0U,	// BUFFER_ATOMIC_OR_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_OR_OFFSET
    0U,	// BUFFER_ATOMIC_OR_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_ADDR64
    0U,	// BUFFER_ATOMIC_OR_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_IDXEN
    0U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_OFFEN
    0U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_OFFSET
    0U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_ADDR64
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_BOTHEN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_IDXEN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFEN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFSET
    0U,	// BUFFER_ATOMIC_SMAX_ADDR64
    0U,	// BUFFER_ATOMIC_SMAX_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMAX_BOTHEN
    0U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_IDXEN
    0U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_OFFEN
    0U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_OFFSET
    0U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SMIN_ADDR64
    0U,	// BUFFER_ATOMIC_SMIN_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMIN_BOTHEN
    0U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_IDXEN
    0U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_OFFEN
    0U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_OFFSET
    0U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SUB_ADDR64
    0U,	// BUFFER_ATOMIC_SUB_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SUB_BOTHEN
    0U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_IDXEN
    0U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_OFFEN
    0U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_OFFSET
    0U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SUB_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SWAP_ADDR64
    0U,	// BUFFER_ATOMIC_SWAP_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SWAP_BOTHEN
    0U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_IDXEN
    0U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_OFFEN
    0U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_OFFSET
    0U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMAX_ADDR64
    0U,	// BUFFER_ATOMIC_UMAX_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMAX_BOTHEN
    0U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_IDXEN
    0U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_OFFEN
    0U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_OFFSET
    0U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64
    0U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN
    0U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMIN_ADDR64
    0U,	// BUFFER_ATOMIC_UMIN_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMIN_BOTHEN
    0U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_IDXEN
    0U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_OFFEN
    0U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_OFFSET
    0U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64
    0U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN
    0U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_XOR_ADDR64
    0U,	// BUFFER_ATOMIC_XOR_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_XOR_BOTHEN
    0U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_IDXEN
    0U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_OFFEN
    0U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_OFFSET
    0U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_ADDR64
    0U,	// BUFFER_ATOMIC_XOR_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_IDXEN
    0U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFEN
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFSET
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN
    0U,	// BUFFER_GL0_INV
    0U,	// BUFFER_GL1_INV
    0U,	// BUFFER_LOAD_DWORDX2_ADDR64
    0U,	// BUFFER_LOAD_DWORDX2_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX2_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_IDXEN
    0U,	// BUFFER_LOAD_DWORDX2_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORDX2_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX2_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORDX2_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX2_OFFEN
    0U,	// BUFFER_LOAD_DWORDX2_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_OFFSET
    0U,	// BUFFER_LOAD_DWORDX2_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX3_ADDR64
    0U,	// BUFFER_LOAD_DWORDX3_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX3_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_IDXEN
    0U,	// BUFFER_LOAD_DWORDX3_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORDX3_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX3_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORDX3_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX3_OFFEN
    0U,	// BUFFER_LOAD_DWORDX3_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_OFFSET
    0U,	// BUFFER_LOAD_DWORDX3_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX4_ADDR64
    0U,	// BUFFER_LOAD_DWORDX4_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX4_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_IDXEN
    0U,	// BUFFER_LOAD_DWORDX4_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORDX4_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX4_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORDX4_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX4_OFFEN
    0U,	// BUFFER_LOAD_DWORDX4_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_OFFSET
    0U,	// BUFFER_LOAD_DWORDX4_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORD_ADDR64
    0U,	// BUFFER_LOAD_DWORD_BOTHEN
    0U,	// BUFFER_LOAD_DWORD_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORD_IDXEN
    0U,	// BUFFER_LOAD_DWORD_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORD_OFFEN
    0U,	// BUFFER_LOAD_DWORD_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORD_OFFSET
    0U,	// BUFFER_LOAD_DWORD_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_X_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_X_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_X_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_X_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_X_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_X_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_D16_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_OFFSET_exact
    0U,	// BUFFER_LOAD_SHORT_D16_ADDR64
    0U,	// BUFFER_LOAD_SHORT_D16_BOTHEN
    0U,	// BUFFER_LOAD_SHORT_D16_BOTHEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_ADDR64
    0U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN
    0U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN
    0U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET_exact
    0U,	// BUFFER_LOAD_SHORT_D16_IDXEN
    0U,	// BUFFER_LOAD_SHORT_D16_IDXEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_OFFEN
    0U,	// BUFFER_LOAD_SHORT_D16_OFFEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_OFFSET
    0U,	// BUFFER_LOAD_SHORT_D16_OFFSET_exact
    0U,	// BUFFER_LOAD_SSHORT_ADDR64
    0U,	// BUFFER_LOAD_SSHORT_BOTHEN
    0U,	// BUFFER_LOAD_SSHORT_BOTHEN_exact
    0U,	// BUFFER_LOAD_SSHORT_IDXEN
    0U,	// BUFFER_LOAD_SSHORT_IDXEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_ADDR64
    0U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN
    0U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN
    0U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_SSHORT_OFFEN
    0U,	// BUFFER_LOAD_SSHORT_OFFEN_exact
    0U,	// BUFFER_LOAD_SSHORT_OFFSET
    0U,	// BUFFER_LOAD_SSHORT_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_D16_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_OFFSET_exact
    0U,	// BUFFER_LOAD_USHORT_ADDR64
    0U,	// BUFFER_LOAD_USHORT_BOTHEN
    0U,	// BUFFER_LOAD_USHORT_BOTHEN_exact
    0U,	// BUFFER_LOAD_USHORT_IDXEN
    0U,	// BUFFER_LOAD_USHORT_IDXEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_ADDR64
    0U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN
    0U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_IDXEN
    0U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFEN
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFSET
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_USHORT_OFFEN
    0U,	// BUFFER_LOAD_USHORT_OFFEN_exact
    0U,	// BUFFER_LOAD_USHORT_OFFSET
    0U,	// BUFFER_LOAD_USHORT_OFFSET_exact
    0U,	// BUFFER_STORE_BYTE_ADDR64
    0U,	// BUFFER_STORE_BYTE_BOTHEN
    0U,	// BUFFER_STORE_BYTE_BOTHEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_ADDR64
    0U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN
    0U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN
    0U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET_exact
    0U,	// BUFFER_STORE_BYTE_IDXEN
    0U,	// BUFFER_STORE_BYTE_IDXEN_exact
    0U,	// BUFFER_STORE_BYTE_OFFEN
    0U,	// BUFFER_STORE_BYTE_OFFEN_exact
    0U,	// BUFFER_STORE_BYTE_OFFSET
    0U,	// BUFFER_STORE_BYTE_OFFSET_exact
    0U,	// BUFFER_STORE_DWORDX2_ADDR64
    0U,	// BUFFER_STORE_DWORDX2_BOTHEN
    0U,	// BUFFER_STORE_DWORDX2_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORDX2_IDXEN
    0U,	// BUFFER_STORE_DWORDX2_IDXEN_exact
    0U,	// BUFFER_STORE_DWORDX2_OFFEN
    0U,	// BUFFER_STORE_DWORDX2_OFFEN_exact
    0U,	// BUFFER_STORE_DWORDX2_OFFSET
    0U,	// BUFFER_STORE_DWORDX2_OFFSET_exact
    0U,	// BUFFER_STORE_DWORDX3_ADDR64
    0U,	// BUFFER_STORE_DWORDX3_BOTHEN
    0U,	// BUFFER_STORE_DWORDX3_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORDX3_IDXEN
    0U,	// BUFFER_STORE_DWORDX3_IDXEN_exact
    0U,	// BUFFER_STORE_DWORDX3_OFFEN
    0U,	// BUFFER_STORE_DWORDX3_OFFEN_exact
    0U,	// BUFFER_STORE_DWORDX3_OFFSET
    0U,	// BUFFER_STORE_DWORDX3_OFFSET_exact
    0U,	// BUFFER_STORE_DWORDX4_ADDR64
    0U,	// BUFFER_STORE_DWORDX4_BOTHEN
    0U,	// BUFFER_STORE_DWORDX4_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORDX4_IDXEN
    0U,	// BUFFER_STORE_DWORDX4_IDXEN_exact
    0U,	// BUFFER_STORE_DWORDX4_OFFEN
    0U,	// BUFFER_STORE_DWORDX4_OFFEN_exact
    0U,	// BUFFER_STORE_DWORDX4_OFFSET
    0U,	// BUFFER_STORE_DWORDX4_OFFSET_exact
    0U,	// BUFFER_STORE_DWORD_ADDR64
    0U,	// BUFFER_STORE_DWORD_BOTHEN
    0U,	// BUFFER_STORE_DWORD_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORD_IDXEN
    0U,	// BUFFER_STORE_DWORD_IDXEN_exact
    0U,	// BUFFER_STORE_DWORD_OFFEN
    0U,	// BUFFER_STORE_DWORD_OFFEN_exact
    0U,	// BUFFER_STORE_DWORD_OFFSET
    0U,	// BUFFER_STORE_DWORD_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_ADDR64
    0U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN
    0U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_ADDR64
    0U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN
    0U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_XY_ADDR64
    0U,	// BUFFER_STORE_FORMAT_XY_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_XY_IDXEN
    0U,	// BUFFER_STORE_FORMAT_XY_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_XY_OFFEN
    0U,	// BUFFER_STORE_FORMAT_XY_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_XY_OFFSET
    0U,	// BUFFER_STORE_FORMAT_XY_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_X_ADDR64
    0U,	// BUFFER_STORE_FORMAT_X_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_X_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_X_IDXEN
    0U,	// BUFFER_STORE_FORMAT_X_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_X_OFFEN
    0U,	// BUFFER_STORE_FORMAT_X_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_X_OFFSET
    0U,	// BUFFER_STORE_FORMAT_X_OFFSET_exact
    0U,	// BUFFER_STORE_LDS_DWORD
    0U,	// BUFFER_STORE_SHORT_ADDR64
    0U,	// BUFFER_STORE_SHORT_BOTHEN
    0U,	// BUFFER_STORE_SHORT_BOTHEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_ADDR64
    0U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN
    0U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN
    0U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET_exact
    0U,	// BUFFER_STORE_SHORT_IDXEN
    0U,	// BUFFER_STORE_SHORT_IDXEN_exact
    0U,	// BUFFER_STORE_SHORT_OFFEN
    0U,	// BUFFER_STORE_SHORT_OFFEN_exact
    0U,	// BUFFER_STORE_SHORT_OFFSET
    0U,	// BUFFER_STORE_SHORT_OFFSET_exact
    0U,	// BUFFER_WBINVL1
    0U,	// BUFFER_WBINVL1_SC
    0U,	// BUFFER_WBINVL1_VOL
    0U,	// DS_ADD_F32
    0U,	// DS_ADD_F32_gfx9
    0U,	// DS_ADD_RTN_F32
    0U,	// DS_ADD_RTN_F32_gfx9
    0U,	// DS_ADD_RTN_U32
    0U,	// DS_ADD_RTN_U32_gfx9
    0U,	// DS_ADD_RTN_U64
    0U,	// DS_ADD_RTN_U64_gfx9
    0U,	// DS_ADD_SRC2_F32
    0U,	// DS_ADD_SRC2_U32
    0U,	// DS_ADD_SRC2_U64
    0U,	// DS_ADD_U32
    0U,	// DS_ADD_U32_gfx9
    0U,	// DS_ADD_U64
    0U,	// DS_ADD_U64_gfx9
    0U,	// DS_AND_B32
    0U,	// DS_AND_B32_gfx9
    0U,	// DS_AND_B64
    0U,	// DS_AND_B64_gfx9
    0U,	// DS_AND_RTN_B32
    0U,	// DS_AND_RTN_B32_gfx9
    0U,	// DS_AND_RTN_B64
    0U,	// DS_AND_RTN_B64_gfx9
    0U,	// DS_AND_SRC2_B32
    0U,	// DS_AND_SRC2_B64
    0U,	// DS_APPEND
    0U,	// DS_BPERMUTE_B32
    0U,	// DS_CMPST_B32
    0U,	// DS_CMPST_B32_gfx9
    0U,	// DS_CMPST_B64
    0U,	// DS_CMPST_B64_gfx9
    0U,	// DS_CMPST_F32
    0U,	// DS_CMPST_F32_gfx9
    0U,	// DS_CMPST_F64
    0U,	// DS_CMPST_F64_gfx9
    0U,	// DS_CMPST_RTN_B32
    0U,	// DS_CMPST_RTN_B32_gfx9
    0U,	// DS_CMPST_RTN_B64
    0U,	// DS_CMPST_RTN_B64_gfx9
    0U,	// DS_CMPST_RTN_F32
    0U,	// DS_CMPST_RTN_F32_gfx9
    0U,	// DS_CMPST_RTN_F64
    0U,	// DS_CMPST_RTN_F64_gfx9
    0U,	// DS_CONDXCHG32_RTN_B64
    0U,	// DS_CONDXCHG32_RTN_B64_gfx9
    0U,	// DS_CONSUME
    0U,	// DS_DEC_RTN_U32
    0U,	// DS_DEC_RTN_U32_gfx9
    0U,	// DS_DEC_RTN_U64
    0U,	// DS_DEC_RTN_U64_gfx9
    0U,	// DS_DEC_SRC2_U32
    0U,	// DS_DEC_SRC2_U64
    0U,	// DS_DEC_U32
    0U,	// DS_DEC_U32_gfx9
    0U,	// DS_DEC_U64
    0U,	// DS_DEC_U64_gfx9
    0U,	// DS_GWS_BARRIER
    0U,	// DS_GWS_INIT
    0U,	// DS_GWS_SEMA_BR
    0U,	// DS_GWS_SEMA_P
    0U,	// DS_GWS_SEMA_RELEASE_ALL
    0U,	// DS_GWS_SEMA_V
    0U,	// DS_INC_RTN_U32
    0U,	// DS_INC_RTN_U32_gfx9
    0U,	// DS_INC_RTN_U64
    0U,	// DS_INC_RTN_U64_gfx9
    0U,	// DS_INC_SRC2_U32
    0U,	// DS_INC_SRC2_U64
    0U,	// DS_INC_U32
    0U,	// DS_INC_U32_gfx9
    0U,	// DS_INC_U64
    0U,	// DS_INC_U64_gfx9
    0U,	// DS_MAX_F32
    0U,	// DS_MAX_F32_gfx9
    0U,	// DS_MAX_F64
    0U,	// DS_MAX_F64_gfx9
    0U,	// DS_MAX_I32
    0U,	// DS_MAX_I32_gfx9
    0U,	// DS_MAX_I64
    0U,	// DS_MAX_I64_gfx9
    0U,	// DS_MAX_RTN_F32
    0U,	// DS_MAX_RTN_F32_gfx9
    0U,	// DS_MAX_RTN_F64
    0U,	// DS_MAX_RTN_F64_gfx9
    0U,	// DS_MAX_RTN_I32
    0U,	// DS_MAX_RTN_I32_gfx9
    0U,	// DS_MAX_RTN_I64
    0U,	// DS_MAX_RTN_I64_gfx9
    0U,	// DS_MAX_RTN_U32
    0U,	// DS_MAX_RTN_U32_gfx9
    0U,	// DS_MAX_RTN_U64
    0U,	// DS_MAX_RTN_U64_gfx9
    0U,	// DS_MAX_SRC2_F32
    0U,	// DS_MAX_SRC2_F64
    0U,	// DS_MAX_SRC2_I32
    0U,	// DS_MAX_SRC2_I64
    0U,	// DS_MAX_SRC2_U32
    0U,	// DS_MAX_SRC2_U64
    0U,	// DS_MAX_U32
    0U,	// DS_MAX_U32_gfx9
    0U,	// DS_MAX_U64
    0U,	// DS_MAX_U64_gfx9
    0U,	// DS_MIN_F32
    0U,	// DS_MIN_F32_gfx9
    0U,	// DS_MIN_F64
    0U,	// DS_MIN_F64_gfx9
    0U,	// DS_MIN_I32
    0U,	// DS_MIN_I32_gfx9
    0U,	// DS_MIN_I64
    0U,	// DS_MIN_I64_gfx9
    0U,	// DS_MIN_RTN_F32
    0U,	// DS_MIN_RTN_F32_gfx9
    0U,	// DS_MIN_RTN_F64
    0U,	// DS_MIN_RTN_F64_gfx9
    0U,	// DS_MIN_RTN_I32
    0U,	// DS_MIN_RTN_I32_gfx9
    0U,	// DS_MIN_RTN_I64
    0U,	// DS_MIN_RTN_I64_gfx9
    0U,	// DS_MIN_RTN_U32
    0U,	// DS_MIN_RTN_U32_gfx9
    0U,	// DS_MIN_RTN_U64
    0U,	// DS_MIN_RTN_U64_gfx9
    0U,	// DS_MIN_SRC2_F32
    0U,	// DS_MIN_SRC2_F64
    0U,	// DS_MIN_SRC2_I32
    0U,	// DS_MIN_SRC2_I64
    0U,	// DS_MIN_SRC2_U32
    0U,	// DS_MIN_SRC2_U64
    0U,	// DS_MIN_U32
    0U,	// DS_MIN_U32_gfx9
    0U,	// DS_MIN_U64
    0U,	// DS_MIN_U64_gfx9
    0U,	// DS_MSKOR_B32
    0U,	// DS_MSKOR_B32_gfx9
    0U,	// DS_MSKOR_B64
    0U,	// DS_MSKOR_B64_gfx9
    0U,	// DS_MSKOR_RTN_B32
    0U,	// DS_MSKOR_RTN_B32_gfx9
    0U,	// DS_MSKOR_RTN_B64
    0U,	// DS_MSKOR_RTN_B64_gfx9
    0U,	// DS_NOP
    0U,	// DS_ORDERED_COUNT
    0U,	// DS_OR_B32
    0U,	// DS_OR_B32_gfx9
    0U,	// DS_OR_B64
    0U,	// DS_OR_B64_gfx9
    0U,	// DS_OR_RTN_B32
    0U,	// DS_OR_RTN_B32_gfx9
    0U,	// DS_OR_RTN_B64
    0U,	// DS_OR_RTN_B64_gfx9
    0U,	// DS_OR_SRC2_B32
    0U,	// DS_OR_SRC2_B64
    0U,	// DS_PERMUTE_B32
    0U,	// DS_READ2ST64_B32
    0U,	// DS_READ2ST64_B32_gfx9
    0U,	// DS_READ2ST64_B64
    0U,	// DS_READ2ST64_B64_gfx9
    0U,	// DS_READ2_B32
    0U,	// DS_READ2_B32_gfx9
    0U,	// DS_READ2_B64
    0U,	// DS_READ2_B64_gfx9
    0U,	// DS_READ_ADDTID_B32
    0U,	// DS_READ_B128
    0U,	// DS_READ_B128_gfx9
    0U,	// DS_READ_B32
    0U,	// DS_READ_B32_gfx9
    0U,	// DS_READ_B64
    0U,	// DS_READ_B64_gfx9
    0U,	// DS_READ_B96
    0U,	// DS_READ_B96_gfx9
    0U,	// DS_READ_I16
    0U,	// DS_READ_I16_gfx9
    0U,	// DS_READ_I8
    0U,	// DS_READ_I8_D16
    0U,	// DS_READ_I8_D16_HI
    0U,	// DS_READ_I8_gfx9
    0U,	// DS_READ_U16
    0U,	// DS_READ_U16_D16
    0U,	// DS_READ_U16_D16_HI
    0U,	// DS_READ_U16_gfx9
    0U,	// DS_READ_U8
    0U,	// DS_READ_U8_D16
    0U,	// DS_READ_U8_D16_HI
    0U,	// DS_READ_U8_gfx9
    0U,	// DS_RSUB_RTN_U32
    0U,	// DS_RSUB_RTN_U32_gfx9
    0U,	// DS_RSUB_RTN_U64
    0U,	// DS_RSUB_RTN_U64_gfx9
    0U,	// DS_RSUB_SRC2_U32
    0U,	// DS_RSUB_SRC2_U64
    0U,	// DS_RSUB_U32
    0U,	// DS_RSUB_U32_gfx9
    0U,	// DS_RSUB_U64
    0U,	// DS_RSUB_U64_gfx9
    0U,	// DS_SUB_RTN_U32
    0U,	// DS_SUB_RTN_U32_gfx9
    0U,	// DS_SUB_RTN_U64
    0U,	// DS_SUB_RTN_U64_gfx9
    0U,	// DS_SUB_SRC2_U32
    0U,	// DS_SUB_SRC2_U64
    0U,	// DS_SUB_U32
    0U,	// DS_SUB_U32_gfx9
    0U,	// DS_SUB_U64
    0U,	// DS_SUB_U64_gfx9
    0U,	// DS_SWIZZLE_B32
    0U,	// DS_WRAP_RTN_B32
    0U,	// DS_WRAP_RTN_B32_gfx9
    0U,	// DS_WRITE2ST64_B32
    0U,	// DS_WRITE2ST64_B32_gfx9
    0U,	// DS_WRITE2ST64_B64
    0U,	// DS_WRITE2ST64_B64_gfx9
    0U,	// DS_WRITE2_B32
    0U,	// DS_WRITE2_B32_gfx9
    0U,	// DS_WRITE2_B64
    0U,	// DS_WRITE2_B64_gfx9
    0U,	// DS_WRITE_ADDTID_B32
    0U,	// DS_WRITE_B128
    0U,	// DS_WRITE_B128_gfx9
    0U,	// DS_WRITE_B16
    0U,	// DS_WRITE_B16_D16_HI
    0U,	// DS_WRITE_B16_gfx9
    0U,	// DS_WRITE_B32
    0U,	// DS_WRITE_B32_gfx9
    0U,	// DS_WRITE_B64
    0U,	// DS_WRITE_B64_gfx9
    0U,	// DS_WRITE_B8
    0U,	// DS_WRITE_B8_D16_HI
    0U,	// DS_WRITE_B8_gfx9
    0U,	// DS_WRITE_B96
    0U,	// DS_WRITE_B96_gfx9
    0U,	// DS_WRITE_SRC2_B32
    0U,	// DS_WRITE_SRC2_B64
    0U,	// DS_WRXCHG2ST64_RTN_B32
    0U,	// DS_WRXCHG2ST64_RTN_B32_gfx9
    0U,	// DS_WRXCHG2ST64_RTN_B64
    0U,	// DS_WRXCHG2ST64_RTN_B64_gfx9
    0U,	// DS_WRXCHG2_RTN_B32
    0U,	// DS_WRXCHG2_RTN_B32_gfx9
    0U,	// DS_WRXCHG2_RTN_B64
    0U,	// DS_WRXCHG2_RTN_B64_gfx9
    0U,	// DS_WRXCHG_RTN_B32
    0U,	// DS_WRXCHG_RTN_B32_gfx9
    0U,	// DS_WRXCHG_RTN_B64
    0U,	// DS_WRXCHG_RTN_B64_gfx9
    0U,	// DS_XOR_B32
    0U,	// DS_XOR_B32_gfx9
    0U,	// DS_XOR_B64
    0U,	// DS_XOR_B64_gfx9
    0U,	// DS_XOR_RTN_B32
    0U,	// DS_XOR_RTN_B32_gfx9
    0U,	// DS_XOR_RTN_B64
    0U,	// DS_XOR_RTN_B64_gfx9
    0U,	// DS_XOR_SRC2_B32
    0U,	// DS_XOR_SRC2_B64
    0U,	// ENTER_WWM
    0U,	// EXIT_WWM
    6455633U,	// EXP
    8552785U,	// EXP_DONE
    0U,	// FLAT_ATOMIC_ADD
    0U,	// FLAT_ATOMIC_ADD_RTN
    0U,	// FLAT_ATOMIC_ADD_X2
    0U,	// FLAT_ATOMIC_ADD_X2_RTN
    0U,	// FLAT_ATOMIC_AND
    0U,	// FLAT_ATOMIC_AND_RTN
    0U,	// FLAT_ATOMIC_AND_X2
    0U,	// FLAT_ATOMIC_AND_X2_RTN
    0U,	// FLAT_ATOMIC_CMPSWAP
    0U,	// FLAT_ATOMIC_CMPSWAP_RTN
    0U,	// FLAT_ATOMIC_CMPSWAP_X2
    0U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN
    0U,	// FLAT_ATOMIC_DEC
    0U,	// FLAT_ATOMIC_DEC_RTN
    0U,	// FLAT_ATOMIC_DEC_X2
    0U,	// FLAT_ATOMIC_DEC_X2_RTN
    0U,	// FLAT_ATOMIC_FCMPSWAP
    0U,	// FLAT_ATOMIC_FCMPSWAP_RTN
    0U,	// FLAT_ATOMIC_FCMPSWAP_X2
    0U,	// FLAT_ATOMIC_FCMPSWAP_X2_RTN
    0U,	// FLAT_ATOMIC_FMAX
    0U,	// FLAT_ATOMIC_FMAX_RTN
    0U,	// FLAT_ATOMIC_FMAX_X2
    0U,	// FLAT_ATOMIC_FMAX_X2_RTN
    0U,	// FLAT_ATOMIC_FMIN
    0U,	// FLAT_ATOMIC_FMIN_RTN
    0U,	// FLAT_ATOMIC_FMIN_X2
    0U,	// FLAT_ATOMIC_FMIN_X2_RTN
    0U,	// FLAT_ATOMIC_INC
    0U,	// FLAT_ATOMIC_INC_RTN
    0U,	// FLAT_ATOMIC_INC_X2
    0U,	// FLAT_ATOMIC_INC_X2_RTN
    0U,	// FLAT_ATOMIC_OR
    0U,	// FLAT_ATOMIC_OR_RTN
    0U,	// FLAT_ATOMIC_OR_X2
    0U,	// FLAT_ATOMIC_OR_X2_RTN
    0U,	// FLAT_ATOMIC_SMAX
    0U,	// FLAT_ATOMIC_SMAX_RTN
    0U,	// FLAT_ATOMIC_SMAX_X2
    0U,	// FLAT_ATOMIC_SMAX_X2_RTN
    0U,	// FLAT_ATOMIC_SMIN
    0U,	// FLAT_ATOMIC_SMIN_RTN
    0U,	// FLAT_ATOMIC_SMIN_X2
    0U,	// FLAT_ATOMIC_SMIN_X2_RTN
    0U,	// FLAT_ATOMIC_SUB
    0U,	// FLAT_ATOMIC_SUB_RTN
    0U,	// FLAT_ATOMIC_SUB_X2
    0U,	// FLAT_ATOMIC_SUB_X2_RTN
    0U,	// FLAT_ATOMIC_SWAP
    0U,	// FLAT_ATOMIC_SWAP_RTN
    0U,	// FLAT_ATOMIC_SWAP_X2
    0U,	// FLAT_ATOMIC_SWAP_X2_RTN
    0U,	// FLAT_ATOMIC_UMAX
    0U,	// FLAT_ATOMIC_UMAX_RTN
    0U,	// FLAT_ATOMIC_UMAX_X2
    0U,	// FLAT_ATOMIC_UMAX_X2_RTN
    0U,	// FLAT_ATOMIC_UMIN
    0U,	// FLAT_ATOMIC_UMIN_RTN
    0U,	// FLAT_ATOMIC_UMIN_X2
    0U,	// FLAT_ATOMIC_UMIN_X2_RTN
    0U,	// FLAT_ATOMIC_XOR
    0U,	// FLAT_ATOMIC_XOR_RTN
    0U,	// FLAT_ATOMIC_XOR_X2
    0U,	// FLAT_ATOMIC_XOR_X2_RTN
    0U,	// FLAT_LOAD_DWORD
    0U,	// FLAT_LOAD_DWORDX2
    0U,	// FLAT_LOAD_DWORDX3
    0U,	// FLAT_LOAD_DWORDX4
    0U,	// FLAT_LOAD_SBYTE
    0U,	// FLAT_LOAD_SBYTE_D16
    0U,	// FLAT_LOAD_SBYTE_D16_HI
    0U,	// FLAT_LOAD_SHORT_D16
    0U,	// FLAT_LOAD_SHORT_D16_HI
    0U,	// FLAT_LOAD_SSHORT
    0U,	// FLAT_LOAD_UBYTE
    0U,	// FLAT_LOAD_UBYTE_D16
    0U,	// FLAT_LOAD_UBYTE_D16_HI
    0U,	// FLAT_LOAD_USHORT
    0U,	// FLAT_STORE_BYTE
    0U,	// FLAT_STORE_BYTE_D16_HI
    0U,	// FLAT_STORE_DWORD
    0U,	// FLAT_STORE_DWORDX2
    0U,	// FLAT_STORE_DWORDX3
    0U,	// FLAT_STORE_DWORDX4
    0U,	// FLAT_STORE_SHORT
    0U,	// FLAT_STORE_SHORT_D16_HI
    0U,	// GET_GROUPSTATICSIZE
    0U,	// GLOBAL_ATOMIC_ADD
    0U,	// GLOBAL_ATOMIC_ADD_F32
    0U,	// GLOBAL_ATOMIC_ADD_F32_SADDR
    0U,	// GLOBAL_ATOMIC_ADD_RTN
    0U,	// GLOBAL_ATOMIC_ADD_SADDR
    0U,	// GLOBAL_ATOMIC_ADD_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_ADD_X2
    0U,	// GLOBAL_ATOMIC_ADD_X2_RTN
    0U,	// GLOBAL_ATOMIC_ADD_X2_SADDR
    0U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_AND
    0U,	// GLOBAL_ATOMIC_AND_RTN
    0U,	// GLOBAL_ATOMIC_AND_SADDR
    0U,	// GLOBAL_ATOMIC_AND_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_AND_X2
    0U,	// GLOBAL_ATOMIC_AND_X2_RTN
    0U,	// GLOBAL_ATOMIC_AND_X2_SADDR
    0U,	// GLOBAL_ATOMIC_AND_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP
    0U,	// GLOBAL_ATOMIC_CMPSWAP_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR
    0U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_CSUB_RTN
    0U,	// GLOBAL_ATOMIC_CSUB_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_DEC
    0U,	// GLOBAL_ATOMIC_DEC_RTN
    0U,	// GLOBAL_ATOMIC_DEC_SADDR
    0U,	// GLOBAL_ATOMIC_DEC_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_DEC_X2
    0U,	// GLOBAL_ATOMIC_DEC_X2_RTN
    0U,	// GLOBAL_ATOMIC_DEC_X2_SADDR
    0U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMAX
    0U,	// GLOBAL_ATOMIC_FMAX_RTN
    0U,	// GLOBAL_ATOMIC_FMAX_SADDR
    0U,	// GLOBAL_ATOMIC_FMAX_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMAX_X2
    0U,	// GLOBAL_ATOMIC_FMAX_X2_RTN
    0U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR
    0U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMIN
    0U,	// GLOBAL_ATOMIC_FMIN_RTN
    0U,	// GLOBAL_ATOMIC_FMIN_SADDR
    0U,	// GLOBAL_ATOMIC_FMIN_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMIN_X2
    0U,	// GLOBAL_ATOMIC_FMIN_X2_RTN
    0U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR
    0U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_INC
    0U,	// GLOBAL_ATOMIC_INC_RTN
    0U,	// GLOBAL_ATOMIC_INC_SADDR
    0U,	// GLOBAL_ATOMIC_INC_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_INC_X2
    0U,	// GLOBAL_ATOMIC_INC_X2_RTN
    0U,	// GLOBAL_ATOMIC_INC_X2_SADDR
    0U,	// GLOBAL_ATOMIC_INC_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_OR
    0U,	// GLOBAL_ATOMIC_OR_RTN
    0U,	// GLOBAL_ATOMIC_OR_SADDR
    0U,	// GLOBAL_ATOMIC_OR_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_OR_X2
    0U,	// GLOBAL_ATOMIC_OR_X2_RTN
    0U,	// GLOBAL_ATOMIC_OR_X2_SADDR
    0U,	// GLOBAL_ATOMIC_OR_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_PK_ADD_F16
    0U,	// GLOBAL_ATOMIC_PK_ADD_F16_SADDR
    0U,	// GLOBAL_ATOMIC_SMAX
    0U,	// GLOBAL_ATOMIC_SMAX_RTN
    0U,	// GLOBAL_ATOMIC_SMAX_SADDR
    0U,	// GLOBAL_ATOMIC_SMAX_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SMAX_X2
    0U,	// GLOBAL_ATOMIC_SMAX_X2_RTN
    0U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SMIN
    0U,	// GLOBAL_ATOMIC_SMIN_RTN
    0U,	// GLOBAL_ATOMIC_SMIN_SADDR
    0U,	// GLOBAL_ATOMIC_SMIN_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SMIN_X2
    0U,	// GLOBAL_ATOMIC_SMIN_X2_RTN
    0U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SUB
    0U,	// GLOBAL_ATOMIC_SUB_RTN
    0U,	// GLOBAL_ATOMIC_SUB_SADDR
    0U,	// GLOBAL_ATOMIC_SUB_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SUB_X2
    0U,	// GLOBAL_ATOMIC_SUB_X2_RTN
    0U,	// GLOBAL_ATOMIC_SUB_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SWAP
    0U,	// GLOBAL_ATOMIC_SWAP_RTN
    0U,	// GLOBAL_ATOMIC_SWAP_SADDR
    0U,	// GLOBAL_ATOMIC_SWAP_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SWAP_X2
    0U,	// GLOBAL_ATOMIC_SWAP_X2_RTN
    0U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMAX
    0U,	// GLOBAL_ATOMIC_UMAX_RTN
    0U,	// GLOBAL_ATOMIC_UMAX_SADDR
    0U,	// GLOBAL_ATOMIC_UMAX_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMAX_X2
    0U,	// GLOBAL_ATOMIC_UMAX_X2_RTN
    0U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR
    0U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMIN
    0U,	// GLOBAL_ATOMIC_UMIN_RTN
    0U,	// GLOBAL_ATOMIC_UMIN_SADDR
    0U,	// GLOBAL_ATOMIC_UMIN_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMIN_X2
    0U,	// GLOBAL_ATOMIC_UMIN_X2_RTN
    0U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR
    0U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_XOR
    0U,	// GLOBAL_ATOMIC_XOR_RTN
    0U,	// GLOBAL_ATOMIC_XOR_SADDR
    0U,	// GLOBAL_ATOMIC_XOR_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_XOR_X2
    0U,	// GLOBAL_ATOMIC_XOR_X2_RTN
    0U,	// GLOBAL_ATOMIC_XOR_X2_SADDR
    0U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_RTN
    0U,	// GLOBAL_LOAD_DWORD
    0U,	// GLOBAL_LOAD_DWORDX2
    0U,	// GLOBAL_LOAD_DWORDX2_SADDR
    0U,	// GLOBAL_LOAD_DWORDX3
    0U,	// GLOBAL_LOAD_DWORDX3_SADDR
    0U,	// GLOBAL_LOAD_DWORDX4
    0U,	// GLOBAL_LOAD_DWORDX4_SADDR
    0U,	// GLOBAL_LOAD_DWORD_ADDTID
    0U,	// GLOBAL_LOAD_DWORD_SADDR
    0U,	// GLOBAL_LOAD_SBYTE
    0U,	// GLOBAL_LOAD_SBYTE_D16
    0U,	// GLOBAL_LOAD_SBYTE_D16_HI
    0U,	// GLOBAL_LOAD_SBYTE_D16_HI_SADDR
    0U,	// GLOBAL_LOAD_SBYTE_D16_SADDR
    0U,	// GLOBAL_LOAD_SBYTE_SADDR
    0U,	// GLOBAL_LOAD_SHORT_D16
    0U,	// GLOBAL_LOAD_SHORT_D16_HI
    0U,	// GLOBAL_LOAD_SHORT_D16_HI_SADDR
    0U,	// GLOBAL_LOAD_SHORT_D16_SADDR
    0U,	// GLOBAL_LOAD_SSHORT
    0U,	// GLOBAL_LOAD_SSHORT_SADDR
    0U,	// GLOBAL_LOAD_UBYTE
    0U,	// GLOBAL_LOAD_UBYTE_D16
    0U,	// GLOBAL_LOAD_UBYTE_D16_HI
    0U,	// GLOBAL_LOAD_UBYTE_D16_HI_SADDR
    0U,	// GLOBAL_LOAD_UBYTE_D16_SADDR
    0U,	// GLOBAL_LOAD_UBYTE_SADDR
    0U,	// GLOBAL_LOAD_USHORT
    0U,	// GLOBAL_LOAD_USHORT_SADDR
    0U,	// GLOBAL_STORE_BYTE
    0U,	// GLOBAL_STORE_BYTE_D16_HI
    0U,	// GLOBAL_STORE_BYTE_D16_HI_SADDR
    0U,	// GLOBAL_STORE_BYTE_SADDR
    0U,	// GLOBAL_STORE_DWORD
    0U,	// GLOBAL_STORE_DWORDX2
    0U,	// GLOBAL_STORE_DWORDX2_SADDR
    0U,	// GLOBAL_STORE_DWORDX3
    0U,	// GLOBAL_STORE_DWORDX3_SADDR
    0U,	// GLOBAL_STORE_DWORDX4
    0U,	// GLOBAL_STORE_DWORDX4_SADDR
    0U,	// GLOBAL_STORE_DWORD_ADDTID
    0U,	// GLOBAL_STORE_DWORD_SADDR
    0U,	// GLOBAL_STORE_SHORT
    0U,	// GLOBAL_STORE_SHORT_D16_HI
    0U,	// GLOBAL_STORE_SHORT_D16_HI_SADDR
    0U,	// GLOBAL_STORE_SHORT_SADDR
    0U,	// G_AMDGPU_ATOMIC_CMPXCHG
    0U,	// G_AMDGPU_ATOMIC_DEC
    0U,	// G_AMDGPU_ATOMIC_INC
    0U,	// G_AMDGPU_BUFFER_ATOMIC_ADD
    0U,	// G_AMDGPU_BUFFER_ATOMIC_AND
    0U,	// G_AMDGPU_BUFFER_ATOMIC_CMPSWAP
    0U,	// G_AMDGPU_BUFFER_ATOMIC_DEC
    0U,	// G_AMDGPU_BUFFER_ATOMIC_INC
    0U,	// G_AMDGPU_BUFFER_ATOMIC_OR
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SMAX
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SMIN
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SUB
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SWAP
    0U,	// G_AMDGPU_BUFFER_ATOMIC_UMAX
    0U,	// G_AMDGPU_BUFFER_ATOMIC_UMIN
    0U,	// G_AMDGPU_BUFFER_ATOMIC_XOR
    0U,	// G_AMDGPU_BUFFER_LOAD
    0U,	// G_AMDGPU_BUFFER_LOAD_FORMAT
    0U,	// G_AMDGPU_BUFFER_LOAD_FORMAT_D16
    0U,	// G_AMDGPU_BUFFER_LOAD_SBYTE
    0U,	// G_AMDGPU_BUFFER_LOAD_SSHORT
    0U,	// G_AMDGPU_BUFFER_LOAD_UBYTE
    0U,	// G_AMDGPU_BUFFER_LOAD_USHORT
    0U,	// G_AMDGPU_BUFFER_STORE
    0U,	// G_AMDGPU_BUFFER_STORE_BYTE
    0U,	// G_AMDGPU_BUFFER_STORE_FORMAT
    0U,	// G_AMDGPU_BUFFER_STORE_FORMAT_D16
    0U,	// G_AMDGPU_BUFFER_STORE_SHORT
    0U,	// G_AMDGPU_CVT_F32_UBYTE0
    0U,	// G_AMDGPU_CVT_F32_UBYTE1
    0U,	// G_AMDGPU_CVT_F32_UBYTE2
    0U,	// G_AMDGPU_CVT_F32_UBYTE3
    0U,	// G_AMDGPU_FFBH_U32
    0U,	// G_AMDGPU_FMAX_LEGACY
    0U,	// G_AMDGPU_FMIN_LEGACY
    0U,	// G_AMDGPU_INTRIN_IMAGE_LOAD
    0U,	// G_AMDGPU_INTRIN_IMAGE_STORE
    0U,	// G_AMDGPU_RCP_IFLAG
    0U,	// G_AMDGPU_S_BUFFER_LOAD
    0U,	// G_AMDGPU_TBUFFER_LOAD_FORMAT
    0U,	// G_AMDGPU_TBUFFER_LOAD_FORMAT_D16
    0U,	// G_AMDGPU_TBUFFER_STORE_FORMAT
    0U,	// G_AMDGPU_TBUFFER_STORE_FORMAT_D16
    0U,	// SCRATCH_LOAD_DWORD
    0U,	// SCRATCH_LOAD_DWORDX2
    0U,	// SCRATCH_LOAD_DWORDX2_SADDR
    0U,	// SCRATCH_LOAD_DWORDX3
    0U,	// SCRATCH_LOAD_DWORDX3_SADDR
    0U,	// SCRATCH_LOAD_DWORDX4
    0U,	// SCRATCH_LOAD_DWORDX4_SADDR
    0U,	// SCRATCH_LOAD_DWORD_SADDR
    0U,	// SCRATCH_LOAD_SBYTE
    0U,	// SCRATCH_LOAD_SBYTE_D16
    0U,	// SCRATCH_LOAD_SBYTE_D16_HI
    0U,	// SCRATCH_LOAD_SBYTE_D16_HI_SADDR
    0U,	// SCRATCH_LOAD_SBYTE_D16_SADDR
    0U,	// SCRATCH_LOAD_SBYTE_SADDR
    0U,	// SCRATCH_LOAD_SHORT_D16
    0U,	// SCRATCH_LOAD_SHORT_D16_HI
    0U,	// SCRATCH_LOAD_SHORT_D16_HI_SADDR
    0U,	// SCRATCH_LOAD_SHORT_D16_SADDR
    0U,	// SCRATCH_LOAD_SSHORT
    0U,	// SCRATCH_LOAD_SSHORT_SADDR
    0U,	// SCRATCH_LOAD_UBYTE
    0U,	// SCRATCH_LOAD_UBYTE_D16
    0U,	// SCRATCH_LOAD_UBYTE_D16_HI
    0U,	// SCRATCH_LOAD_UBYTE_D16_HI_SADDR
    0U,	// SCRATCH_LOAD_UBYTE_D16_SADDR
    0U,	// SCRATCH_LOAD_UBYTE_SADDR
    0U,	// SCRATCH_LOAD_USHORT
    0U,	// SCRATCH_LOAD_USHORT_SADDR
    0U,	// SCRATCH_STORE_BYTE
    0U,	// SCRATCH_STORE_BYTE_D16_HI
    0U,	// SCRATCH_STORE_BYTE_D16_HI_SADDR
    0U,	// SCRATCH_STORE_BYTE_SADDR
    0U,	// SCRATCH_STORE_DWORD
    0U,	// SCRATCH_STORE_DWORDX2
    0U,	// SCRATCH_STORE_DWORDX2_SADDR
    0U,	// SCRATCH_STORE_DWORDX3
    0U,	// SCRATCH_STORE_DWORDX3_SADDR
    0U,	// SCRATCH_STORE_DWORDX4
    0U,	// SCRATCH_STORE_DWORDX4_SADDR
    0U,	// SCRATCH_STORE_DWORD_SADDR
    0U,	// SCRATCH_STORE_SHORT
    0U,	// SCRATCH_STORE_SHORT_D16_HI
    0U,	// SCRATCH_STORE_SHORT_D16_HI_SADDR
    0U,	// SCRATCH_STORE_SHORT_SADDR
    0U,	// SI_BR_UNDEF
    0U,	// SI_CALL
    0U,	// SI_CALL_ISEL
    0U,	// SI_ELSE
    0U,	// SI_END_CF
    0U,	// SI_IF
    0U,	// SI_IF_BREAK
    10708535U,	// SI_ILLEGAL_COPY
    0U,	// SI_INDIRECT_DST_V1
    0U,	// SI_INDIRECT_DST_V16
    0U,	// SI_INDIRECT_DST_V2
    0U,	// SI_INDIRECT_DST_V32
    0U,	// SI_INDIRECT_DST_V4
    0U,	// SI_INDIRECT_DST_V8
    0U,	// SI_INDIRECT_SRC_V1
    0U,	// SI_INDIRECT_SRC_V16
    0U,	// SI_INDIRECT_SRC_V2
    0U,	// SI_INDIRECT_SRC_V32
    0U,	// SI_INDIRECT_SRC_V4
    0U,	// SI_INDIRECT_SRC_V8
    0U,	// SI_INIT_EXEC
    0U,	// SI_INIT_EXEC_FROM_INPUT
    0U,	// SI_INIT_EXEC_LO
    0U,	// SI_INIT_M0
    0U,	// SI_KILL_CLEANUP
    0U,	// SI_KILL_F32_COND_IMM_PSEUDO
    0U,	// SI_KILL_F32_COND_IMM_TERMINATOR
    0U,	// SI_KILL_I1_PSEUDO
    0U,	// SI_KILL_I1_TERMINATOR
    0U,	// SI_LOOP
    32891U,	// SI_MASKED_UNREACHABLE
    0U,	// SI_MASK_BRANCH
    0U,	// SI_NON_UNIFORM_BRCOND_PSEUDO
    0U,	// SI_PC_ADD_REL_OFFSET
    0U,	// SI_PS_LIVE
    33057U,	// SI_RETURN
    0U,	// SI_RETURN_TO_EPILOG
    0U,	// SI_SPILL_A1024_RESTORE
    0U,	// SI_SPILL_A1024_SAVE
    0U,	// SI_SPILL_A128_RESTORE
    0U,	// SI_SPILL_A128_SAVE
    0U,	// SI_SPILL_A32_RESTORE
    0U,	// SI_SPILL_A32_SAVE
    0U,	// SI_SPILL_A512_RESTORE
    0U,	// SI_SPILL_A512_SAVE
    0U,	// SI_SPILL_A64_RESTORE
    0U,	// SI_SPILL_A64_SAVE
    0U,	// SI_SPILL_S1024_RESTORE
    0U,	// SI_SPILL_S1024_SAVE
    0U,	// SI_SPILL_S128_RESTORE
    0U,	// SI_SPILL_S128_SAVE
    0U,	// SI_SPILL_S160_RESTORE
    0U,	// SI_SPILL_S160_SAVE
    0U,	// SI_SPILL_S192_RESTORE
    0U,	// SI_SPILL_S192_SAVE
    0U,	// SI_SPILL_S256_RESTORE
    0U,	// SI_SPILL_S256_SAVE
    0U,	// SI_SPILL_S32_RESTORE
    0U,	// SI_SPILL_S32_SAVE
    0U,	// SI_SPILL_S512_RESTORE
    0U,	// SI_SPILL_S512_SAVE
    0U,	// SI_SPILL_S64_RESTORE
    0U,	// SI_SPILL_S64_SAVE
    0U,	// SI_SPILL_S96_RESTORE
    0U,	// SI_SPILL_S96_SAVE
    0U,	// SI_SPILL_V1024_RESTORE
    0U,	// SI_SPILL_V1024_SAVE
    0U,	// SI_SPILL_V128_RESTORE
    0U,	// SI_SPILL_V128_SAVE
    0U,	// SI_SPILL_V160_RESTORE
    0U,	// SI_SPILL_V160_SAVE
    0U,	// SI_SPILL_V192_RESTORE
    0U,	// SI_SPILL_V192_SAVE
    0U,	// SI_SPILL_V256_RESTORE
    0U,	// SI_SPILL_V256_SAVE
    0U,	// SI_SPILL_V32_RESTORE
    0U,	// SI_SPILL_V32_SAVE
    0U,	// SI_SPILL_V512_RESTORE
    0U,	// SI_SPILL_V512_SAVE
    0U,	// SI_SPILL_V64_RESTORE
    0U,	// SI_SPILL_V64_SAVE
    0U,	// SI_SPILL_V96_RESTORE
    0U,	// SI_SPILL_V96_SAVE
    0U,	// SI_TCRETURN
    0U,	// SOFT_WQM
    0U,	// S_ABSDIFF_I32
    0U,	// S_ABS_I32
    0U,	// S_ADDC_U32
    0U,	// S_ADDK_I32
    0U,	// S_ADD_CO_PSEUDO
    0U,	// S_ADD_I32
    0U,	// S_ADD_U32
    0U,	// S_ADD_U64_CO_PSEUDO
    0U,	// S_ADD_U64_PSEUDO
    0U,	// S_ANDN1_SAVEEXEC_B32
    0U,	// S_ANDN1_SAVEEXEC_B64
    0U,	// S_ANDN1_WREXEC_B32
    0U,	// S_ANDN1_WREXEC_B64
    0U,	// S_ANDN2_B32
    0U,	// S_ANDN2_B32_term
    0U,	// S_ANDN2_B64
    0U,	// S_ANDN2_B64_term
    0U,	// S_ANDN2_SAVEEXEC_B32
    0U,	// S_ANDN2_SAVEEXEC_B64
    0U,	// S_ANDN2_WREXEC_B32
    0U,	// S_ANDN2_WREXEC_B64
    0U,	// S_AND_B32
    0U,	// S_AND_B64
    0U,	// S_AND_SAVEEXEC_B32
    0U,	// S_AND_SAVEEXEC_B64
    0U,	// S_ASHR_I32
    0U,	// S_ASHR_I64
    0U,	// S_ATC_PROBE_BUFFER_IMM
    0U,	// S_ATC_PROBE_BUFFER_SGPR
    0U,	// S_ATC_PROBE_IMM
    0U,	// S_ATC_PROBE_SGPR
    0U,	// S_ATOMIC_ADD_IMM
    0U,	// S_ATOMIC_ADD_IMM_RTN
    0U,	// S_ATOMIC_ADD_SGPR
    0U,	// S_ATOMIC_ADD_SGPR_RTN
    0U,	// S_ATOMIC_ADD_X2_IMM
    0U,	// S_ATOMIC_ADD_X2_IMM_RTN
    0U,	// S_ATOMIC_ADD_X2_SGPR
    0U,	// S_ATOMIC_ADD_X2_SGPR_RTN
    0U,	// S_ATOMIC_AND_IMM
    0U,	// S_ATOMIC_AND_IMM_RTN
    0U,	// S_ATOMIC_AND_SGPR
    0U,	// S_ATOMIC_AND_SGPR_RTN
    0U,	// S_ATOMIC_AND_X2_IMM
    0U,	// S_ATOMIC_AND_X2_IMM_RTN
    0U,	// S_ATOMIC_AND_X2_SGPR
    0U,	// S_ATOMIC_AND_X2_SGPR_RTN
    0U,	// S_ATOMIC_CMPSWAP_IMM
    0U,	// S_ATOMIC_CMPSWAP_IMM_RTN
    0U,	// S_ATOMIC_CMPSWAP_SGPR
    0U,	// S_ATOMIC_CMPSWAP_SGPR_RTN
    0U,	// S_ATOMIC_CMPSWAP_X2_IMM
    0U,	// S_ATOMIC_CMPSWAP_X2_IMM_RTN
    0U,	// S_ATOMIC_CMPSWAP_X2_SGPR
    0U,	// S_ATOMIC_CMPSWAP_X2_SGPR_RTN
    0U,	// S_ATOMIC_DEC_IMM
    0U,	// S_ATOMIC_DEC_IMM_RTN
    0U,	// S_ATOMIC_DEC_SGPR
    0U,	// S_ATOMIC_DEC_SGPR_RTN
    0U,	// S_ATOMIC_DEC_X2_IMM
    0U,	// S_ATOMIC_DEC_X2_IMM_RTN
    0U,	// S_ATOMIC_DEC_X2_SGPR
    0U,	// S_ATOMIC_DEC_X2_SGPR_RTN
    0U,	// S_ATOMIC_INC_IMM
    0U,	// S_ATOMIC_INC_IMM_RTN
    0U,	// S_ATOMIC_INC_SGPR
    0U,	// S_ATOMIC_INC_SGPR_RTN
    0U,	// S_ATOMIC_INC_X2_IMM
    0U,	// S_ATOMIC_INC_X2_IMM_RTN
    0U,	// S_ATOMIC_INC_X2_SGPR
    0U,	// S_ATOMIC_INC_X2_SGPR_RTN
    0U,	// S_ATOMIC_OR_IMM
    0U,	// S_ATOMIC_OR_IMM_RTN
    0U,	// S_ATOMIC_OR_SGPR
    0U,	// S_ATOMIC_OR_SGPR_RTN
    0U,	// S_ATOMIC_OR_X2_IMM
    0U,	// S_ATOMIC_OR_X2_IMM_RTN
    0U,	// S_ATOMIC_OR_X2_SGPR
    0U,	// S_ATOMIC_OR_X2_SGPR_RTN
    0U,	// S_ATOMIC_SMAX_IMM
    0U,	// S_ATOMIC_SMAX_IMM_RTN
    0U,	// S_ATOMIC_SMAX_SGPR
    0U,	// S_ATOMIC_SMAX_SGPR_RTN
    0U,	// S_ATOMIC_SMAX_X2_IMM
    0U,	// S_ATOMIC_SMAX_X2_IMM_RTN
    0U,	// S_ATOMIC_SMAX_X2_SGPR
    0U,	// S_ATOMIC_SMAX_X2_SGPR_RTN
    0U,	// S_ATOMIC_SMIN_IMM
    0U,	// S_ATOMIC_SMIN_IMM_RTN
    0U,	// S_ATOMIC_SMIN_SGPR
    0U,	// S_ATOMIC_SMIN_SGPR_RTN
    0U,	// S_ATOMIC_SMIN_X2_IMM
    0U,	// S_ATOMIC_SMIN_X2_IMM_RTN
    0U,	// S_ATOMIC_SMIN_X2_SGPR
    0U,	// S_ATOMIC_SMIN_X2_SGPR_RTN
    0U,	// S_ATOMIC_SUB_IMM
    0U,	// S_ATOMIC_SUB_IMM_RTN
    0U,	// S_ATOMIC_SUB_SGPR
    0U,	// S_ATOMIC_SUB_SGPR_RTN
    0U,	// S_ATOMIC_SUB_X2_IMM
    0U,	// S_ATOMIC_SUB_X2_IMM_RTN
    0U,	// S_ATOMIC_SUB_X2_SGPR
    0U,	// S_ATOMIC_SUB_X2_SGPR_RTN
    0U,	// S_ATOMIC_SWAP_IMM
    0U,	// S_ATOMIC_SWAP_IMM_RTN
    0U,	// S_ATOMIC_SWAP_SGPR
    0U,	// S_ATOMIC_SWAP_SGPR_RTN
    0U,	// S_ATOMIC_SWAP_X2_IMM
    0U,	// S_ATOMIC_SWAP_X2_IMM_RTN
    0U,	// S_ATOMIC_SWAP_X2_SGPR
    0U,	// S_ATOMIC_SWAP_X2_SGPR_RTN
    0U,	// S_ATOMIC_UMAX_IMM
    0U,	// S_ATOMIC_UMAX_IMM_RTN
    0U,	// S_ATOMIC_UMAX_SGPR
    0U,	// S_ATOMIC_UMAX_SGPR_RTN
    0U,	// S_ATOMIC_UMAX_X2_IMM
    0U,	// S_ATOMIC_UMAX_X2_IMM_RTN
    0U,	// S_ATOMIC_UMAX_X2_SGPR
    0U,	// S_ATOMIC_UMAX_X2_SGPR_RTN
    0U,	// S_ATOMIC_UMIN_IMM
    0U,	// S_ATOMIC_UMIN_IMM_RTN
    0U,	// S_ATOMIC_UMIN_SGPR
    0U,	// S_ATOMIC_UMIN_SGPR_RTN
    0U,	// S_ATOMIC_UMIN_X2_IMM
    0U,	// S_ATOMIC_UMIN_X2_IMM_RTN
    0U,	// S_ATOMIC_UMIN_X2_SGPR
    0U,	// S_ATOMIC_UMIN_X2_SGPR_RTN
    0U,	// S_ATOMIC_XOR_IMM
    0U,	// S_ATOMIC_XOR_IMM_RTN
    0U,	// S_ATOMIC_XOR_SGPR
    0U,	// S_ATOMIC_XOR_SGPR_RTN
    0U,	// S_ATOMIC_XOR_X2_IMM
    0U,	// S_ATOMIC_XOR_X2_IMM_RTN
    0U,	// S_ATOMIC_XOR_X2_SGPR
    0U,	// S_ATOMIC_XOR_X2_SGPR_RTN
    0U,	// S_BCNT0_I32_B32
    0U,	// S_BCNT0_I32_B64
    0U,	// S_BCNT1_I32_B32
    0U,	// S_BCNT1_I32_B64
    0U,	// S_BFE_I32
    0U,	// S_BFE_I64
    0U,	// S_BFE_U32
    0U,	// S_BFE_U64
    0U,	// S_BFM_B32
    0U,	// S_BFM_B64
    0U,	// S_BITREPLICATE_B64_B32
    0U,	// S_BITSET0_B32
    0U,	// S_BITSET0_B64
    0U,	// S_BITSET1_B32
    0U,	// S_BITSET1_B64
    0U,	// S_BREV_B32
    0U,	// S_BREV_B64
    0U,	// S_BUFFER_ATOMIC_ADD_IMM
    0U,	// S_BUFFER_ATOMIC_ADD_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_ADD_SGPR
    0U,	// S_BUFFER_ATOMIC_ADD_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_ADD_X2_IMM
    0U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_AND_IMM
    0U,	// S_BUFFER_ATOMIC_AND_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_AND_SGPR
    0U,	// S_BUFFER_ATOMIC_AND_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_AND_X2_IMM
    0U,	// S_BUFFER_ATOMIC_AND_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_AND_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_IMM
    0U,	// S_BUFFER_ATOMIC_DEC_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_SGPR
    0U,	// S_BUFFER_ATOMIC_DEC_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_X2_IMM
    0U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_INC_IMM
    0U,	// S_BUFFER_ATOMIC_INC_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_INC_SGPR
    0U,	// S_BUFFER_ATOMIC_INC_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_INC_X2_IMM
    0U,	// S_BUFFER_ATOMIC_INC_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_INC_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_OR_IMM
    0U,	// S_BUFFER_ATOMIC_OR_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_OR_SGPR
    0U,	// S_BUFFER_ATOMIC_OR_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_OR_X2_IMM
    0U,	// S_BUFFER_ATOMIC_OR_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_OR_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_IMM
    0U,	// S_BUFFER_ATOMIC_SMAX_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_SGPR
    0U,	// S_BUFFER_ATOMIC_SMAX_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_IMM
    0U,	// S_BUFFER_ATOMIC_SMIN_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_SGPR
    0U,	// S_BUFFER_ATOMIC_SMIN_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_IMM
    0U,	// S_BUFFER_ATOMIC_SUB_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_SGPR
    0U,	// S_BUFFER_ATOMIC_SUB_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_IMM
    0U,	// S_BUFFER_ATOMIC_SWAP_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_SGPR
    0U,	// S_BUFFER_ATOMIC_SWAP_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_IMM
    0U,	// S_BUFFER_ATOMIC_UMAX_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_SGPR
    0U,	// S_BUFFER_ATOMIC_UMAX_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_IMM
    0U,	// S_BUFFER_ATOMIC_UMIN_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_SGPR
    0U,	// S_BUFFER_ATOMIC_UMIN_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_IMM
    0U,	// S_BUFFER_ATOMIC_XOR_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_SGPR
    0U,	// S_BUFFER_ATOMIC_XOR_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_X2_IMM
    0U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_RTN
    0U,	// S_BUFFER_LOAD_DWORDX16_IMM
    0U,	// S_BUFFER_LOAD_DWORDX16_SGPR
    0U,	// S_BUFFER_LOAD_DWORDX2_IMM
    0U,	// S_BUFFER_LOAD_DWORDX2_SGPR
    0U,	// S_BUFFER_LOAD_DWORDX4_IMM
    0U,	// S_BUFFER_LOAD_DWORDX4_SGPR
    0U,	// S_BUFFER_LOAD_DWORDX8_IMM
    0U,	// S_BUFFER_LOAD_DWORDX8_SGPR
    0U,	// S_BUFFER_LOAD_DWORD_IMM
    0U,	// S_BUFFER_LOAD_DWORD_SGPR
    0U,	// S_BUFFER_STORE_DWORDX2_IMM
    0U,	// S_BUFFER_STORE_DWORDX2_SGPR
    0U,	// S_BUFFER_STORE_DWORDX4_IMM
    0U,	// S_BUFFER_STORE_DWORDX4_SGPR
    0U,	// S_BUFFER_STORE_DWORD_IMM
    0U,	// S_BUFFER_STORE_DWORD_SGPR
    0U,	// S_CALL_B64
    0U,	// S_CBRANCH_G_FORK
    0U,	// S_CBRANCH_I_FORK
    0U,	// S_CBRANCH_JOIN
    0U,	// S_CMOVK_I32
    0U,	// S_CMOV_B32
    0U,	// S_CMOV_B64
    0U,	// S_CMPK_EQ_I32
    0U,	// S_CMPK_EQ_U32
    0U,	// S_CMPK_GE_I32
    0U,	// S_CMPK_GE_U32
    0U,	// S_CMPK_GT_I32
    0U,	// S_CMPK_GT_U32
    0U,	// S_CMPK_LE_I32
    0U,	// S_CMPK_LE_U32
    0U,	// S_CMPK_LG_I32
    0U,	// S_CMPK_LG_U32
    0U,	// S_CMPK_LT_I32
    0U,	// S_CMPK_LT_U32
    0U,	// S_CSELECT_B32
    0U,	// S_CSELECT_B64
    0U,	// S_DCACHE_DISCARD_IMM
    0U,	// S_DCACHE_DISCARD_SGPR
    0U,	// S_DCACHE_DISCARD_X2_IMM
    0U,	// S_DCACHE_DISCARD_X2_SGPR
    0U,	// S_DCACHE_INV
    0U,	// S_DCACHE_INV_VOL
    0U,	// S_DCACHE_WB
    0U,	// S_DCACHE_WB_VOL
    0U,	// S_FF0_I32_B32
    0U,	// S_FF0_I32_B64
    0U,	// S_FF1_I32_B32
    0U,	// S_FF1_I32_B64
    0U,	// S_FLBIT_I32
    0U,	// S_FLBIT_I32_B32
    0U,	// S_FLBIT_I32_B64
    0U,	// S_FLBIT_I32_I64
    0U,	// S_GETPC_B64
    0U,	// S_GETREG_B32
    0U,	// S_GET_WAVEID_IN_WORKGROUP
    0U,	// S_GL1_INV
    0U,	// S_INDIRECT_REG_WRITE_B32_V1
    0U,	// S_INDIRECT_REG_WRITE_B32_V16
    0U,	// S_INDIRECT_REG_WRITE_B32_V2
    0U,	// S_INDIRECT_REG_WRITE_B32_V3
    0U,	// S_INDIRECT_REG_WRITE_B32_V32
    0U,	// S_INDIRECT_REG_WRITE_B32_V4
    0U,	// S_INDIRECT_REG_WRITE_B32_V5
    0U,	// S_INDIRECT_REG_WRITE_B32_V8
    0U,	// S_INDIRECT_REG_WRITE_B64_V1
    0U,	// S_INDIRECT_REG_WRITE_B64_V16
    0U,	// S_INDIRECT_REG_WRITE_B64_V2
    0U,	// S_INDIRECT_REG_WRITE_B64_V4
    0U,	// S_INDIRECT_REG_WRITE_B64_V8
    0U,	// S_LOAD_DWORDX16_IMM
    0U,	// S_LOAD_DWORDX16_SGPR
    0U,	// S_LOAD_DWORDX2_IMM
    0U,	// S_LOAD_DWORDX2_SGPR
    0U,	// S_LOAD_DWORDX4_IMM
    0U,	// S_LOAD_DWORDX4_SGPR
    0U,	// S_LOAD_DWORDX8_IMM
    0U,	// S_LOAD_DWORDX8_SGPR
    0U,	// S_LOAD_DWORD_IMM
    0U,	// S_LOAD_DWORD_SGPR
    0U,	// S_LSHL1_ADD_U32
    0U,	// S_LSHL2_ADD_U32
    0U,	// S_LSHL3_ADD_U32
    0U,	// S_LSHL4_ADD_U32
    0U,	// S_LSHL_B32
    0U,	// S_LSHL_B64
    0U,	// S_LSHR_B32
    0U,	// S_LSHR_B64
    0U,	// S_MAX_I32
    0U,	// S_MAX_U32
    0U,	// S_MEMREALTIME
    0U,	// S_MEMTIME
    0U,	// S_MIN_I32
    0U,	// S_MIN_U32
    0U,	// S_MOVK_I32
    0U,	// S_MOVRELD_B32
    0U,	// S_MOVRELD_B64
    0U,	// S_MOVRELSD_2_B32
    0U,	// S_MOVRELS_B32
    0U,	// S_MOVRELS_B64
    0U,	// S_MOV_B32
    0U,	// S_MOV_B32_term
    0U,	// S_MOV_B64
    0U,	// S_MOV_B64_term
    0U,	// S_MULK_I32
    0U,	// S_MUL_HI_I32
    0U,	// S_MUL_HI_U32
    0U,	// S_MUL_I32
    0U,	// S_NAND_B32
    0U,	// S_NAND_B64
    0U,	// S_NAND_SAVEEXEC_B32
    0U,	// S_NAND_SAVEEXEC_B64
    0U,	// S_NOR_B32
    0U,	// S_NOR_B64
    0U,	// S_NOR_SAVEEXEC_B32
    0U,	// S_NOR_SAVEEXEC_B64
    0U,	// S_NOT_B32
    0U,	// S_NOT_B64
    0U,	// S_ORN1_SAVEEXEC_B32
    0U,	// S_ORN1_SAVEEXEC_B64
    0U,	// S_ORN2_B32
    0U,	// S_ORN2_B64
    0U,	// S_ORN2_SAVEEXEC_B32
    0U,	// S_ORN2_SAVEEXEC_B64
    0U,	// S_OR_B32
    0U,	// S_OR_B32_term
    0U,	// S_OR_B64
    0U,	// S_OR_SAVEEXEC_B32
    0U,	// S_OR_SAVEEXEC_B64
    0U,	// S_PACK_HH_B32_B16
    0U,	// S_PACK_LH_B32_B16
    0U,	// S_PACK_LL_B32_B16
    0U,	// S_QUADMASK_B32
    0U,	// S_QUADMASK_B64
    0U,	// S_RFE_B64
    0U,	// S_RFE_RESTORE_B64
    0U,	// S_SCRATCH_LOAD_DWORDX2_IMM
    0U,	// S_SCRATCH_LOAD_DWORDX2_SGPR
    0U,	// S_SCRATCH_LOAD_DWORDX4_IMM
    0U,	// S_SCRATCH_LOAD_DWORDX4_SGPR
    0U,	// S_SCRATCH_LOAD_DWORD_IMM
    0U,	// S_SCRATCH_LOAD_DWORD_SGPR
    0U,	// S_SCRATCH_STORE_DWORDX2_IMM
    0U,	// S_SCRATCH_STORE_DWORDX2_SGPR
    0U,	// S_SCRATCH_STORE_DWORDX4_IMM
    0U,	// S_SCRATCH_STORE_DWORDX4_SGPR
    0U,	// S_SCRATCH_STORE_DWORD_IMM
    0U,	// S_SCRATCH_STORE_DWORD_SGPR
    0U,	// S_SETPC_B64
    0U,	// S_SETPC_B64_return
    0U,	// S_SETREG_B32
    0U,	// S_SETREG_IMM32_B32
    0U,	// S_SET_GPR_IDX_IDX
    0U,	// S_SEXT_I32_I16
    0U,	// S_SEXT_I32_I8
    0U,	// S_STORE_DWORDX2_IMM
    0U,	// S_STORE_DWORDX2_SGPR
    0U,	// S_STORE_DWORDX4_IMM
    0U,	// S_STORE_DWORDX4_SGPR
    0U,	// S_STORE_DWORD_IMM
    0U,	// S_STORE_DWORD_SGPR
    0U,	// S_SUBB_U32
    0U,	// S_SUBVECTOR_LOOP_BEGIN
    0U,	// S_SUBVECTOR_LOOP_END
    0U,	// S_SUB_CO_PSEUDO
    0U,	// S_SUB_I32
    0U,	// S_SUB_U32
    0U,	// S_SUB_U64_CO_PSEUDO
    0U,	// S_SUB_U64_PSEUDO
    0U,	// S_SWAPPC_B64
    0U,	// S_UADDO_PSEUDO
    0U,	// S_USUBO_PSEUDO
    0U,	// S_VERSION
    0U,	// S_WAITCNT_EXPCNT
    0U,	// S_WAITCNT_LGKMCNT
    0U,	// S_WAITCNT_VMCNT
    0U,	// S_WAITCNT_VSCNT
    0U,	// S_WQM_B32
    0U,	// S_WQM_B64
    0U,	// S_XNOR_B32
    0U,	// S_XNOR_B64
    0U,	// S_XNOR_SAVEEXEC_B32
    0U,	// S_XNOR_SAVEEXEC_B64
    0U,	// S_XOR_B32
    0U,	// S_XOR_B32_term
    0U,	// S_XOR_B64
    0U,	// S_XOR_B64_term
    0U,	// S_XOR_SAVEEXEC_B32
    0U,	// S_XOR_SAVEEXEC_B64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_X_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_X_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_X_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_X_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_X_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_X_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_X_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_X_OFFSET_exact
    0U,	// V_ACCVGPR_READ_B32
    0U,	// V_ACCVGPR_WRITE_B32
    0U,	// V_ADD3_U32
    2227466648U,	// V_ADDC_U32_dpp
    0U,	// V_ADDC_U32_e32
    0U,	// V_ADDC_U32_e64
    0U,	// V_ADDC_U32_sdwa
    2227466930U,	// V_ADD_CO_U32_dpp
    0U,	// V_ADD_CO_U32_e32
    0U,	// V_ADD_CO_U32_e64
    0U,	// V_ADD_CO_U32_sdwa
    2286189274U,	// V_ADD_F16_dpp
    0U,	// V_ADD_F16_e32
    0U,	// V_ADD_F16_e64
    0U,	// V_ADD_F16_sdwa
    2286185130U,	// V_ADD_F32_dpp
    0U,	// V_ADD_F32_e32
    0U,	// V_ADD_F32_e64
    0U,	// V_ADD_F32_sdwa
    0U,	// V_ADD_F64
    0U,	// V_ADD_I16
    0U,	// V_ADD_I32
    0U,	// V_ADD_LSHL_U32
    2219081425U,	// V_ADD_U16_dpp
    0U,	// V_ADD_U16_e32
    0U,	// V_ADD_U16_e64
    0U,	// V_ADD_U16_sdwa
    2219078093U,	// V_ADD_U32_dpp
    0U,	// V_ADD_U32_e32
    0U,	// V_ADD_U32_e64
    0U,	// V_ADD_U32_sdwa
    0U,	// V_ADD_U64_PSEUDO
    0U,	// V_ALIGNBIT_B32
    0U,	// V_ALIGNBYTE_B32
    2219075783U,	// V_AND_B32_dpp
    0U,	// V_AND_B32_e32
    0U,	// V_AND_B32_e64
    0U,	// V_AND_B32_sdwa
    0U,	// V_AND_OR_B32
    2219081351U,	// V_ASHRREV_I16_dpp
    0U,	// V_ASHRREV_I16_e32
    0U,	// V_ASHRREV_I16_e64
    0U,	// V_ASHRREV_I16_sdwa
    2219077950U,	// V_ASHRREV_I32_dpp
    0U,	// V_ASHRREV_I32_e32
    0U,	// V_ASHRREV_I32_e64
    0U,	// V_ASHRREV_I32_sdwa
    0U,	// V_ASHRREV_I64
    2219077847U,	// V_ASHR_I32_dpp
    0U,	// V_ASHR_I32_e32
    0U,	// V_ASHR_I32_e64
    0U,	// V_ASHR_I32_sdwa
    0U,	// V_ASHR_I64
    0U,	// V_BCNT_U32_B32_e32
    0U,	// V_BCNT_U32_B32_e64
    0U,	// V_BFE_I32
    0U,	// V_BFE_U32
    0U,	// V_BFI_B32
    0U,	// V_BFM_B32_e32
    0U,	// V_BFM_B32_e64
    71592298U,	// V_BFREV_B32_dpp
    0U,	// V_BFREV_B32_e32
    0U,	// V_BFREV_B32_e64
    0U,	// V_BFREV_B32_sdwa
    138705851U,	// V_CEIL_F16_dpp
    0U,	// V_CEIL_F16_e32
    0U,	// V_CEIL_F16_e64
    0U,	// V_CEIL_F16_sdwa
    138701930U,	// V_CEIL_F32_dpp
    0U,	// V_CEIL_F32_e32
    0U,	// V_CEIL_F32_e64
    0U,	// V_CEIL_F32_sdwa
    0U,	// V_CEIL_F64_e32
    0U,	// V_CEIL_F64_e64
    0U,	// V_CLREXCP_e32
    0U,	// V_CLREXCP_e64
    0U,	// V_CMPSX_EQ_F32_e32
    0U,	// V_CMPSX_EQ_F32_e64
    0U,	// V_CMPSX_EQ_F32_nosdst_e32
    0U,	// V_CMPSX_EQ_F32_nosdst_e64
    0U,	// V_CMPSX_EQ_F32_nosdst_sdwa
    0U,	// V_CMPSX_EQ_F32_sdwa
    0U,	// V_CMPSX_EQ_F64_e32
    0U,	// V_CMPSX_EQ_F64_e64
    0U,	// V_CMPSX_EQ_F64_nosdst_e32
    0U,	// V_CMPSX_EQ_F64_nosdst_e64
    0U,	// V_CMPSX_F_F32_e32
    0U,	// V_CMPSX_F_F32_e64
    0U,	// V_CMPSX_F_F32_nosdst_e32
    0U,	// V_CMPSX_F_F32_nosdst_e64
    0U,	// V_CMPSX_F_F32_nosdst_sdwa
    0U,	// V_CMPSX_F_F32_sdwa
    0U,	// V_CMPSX_F_F64_e32
    0U,	// V_CMPSX_F_F64_e64
    0U,	// V_CMPSX_F_F64_nosdst_e32
    0U,	// V_CMPSX_F_F64_nosdst_e64
    0U,	// V_CMPSX_GE_F32_e32
    0U,	// V_CMPSX_GE_F32_e64
    0U,	// V_CMPSX_GE_F32_nosdst_e32
    0U,	// V_CMPSX_GE_F32_nosdst_e64
    0U,	// V_CMPSX_GE_F32_nosdst_sdwa
    0U,	// V_CMPSX_GE_F32_sdwa
    0U,	// V_CMPSX_GE_F64_e32
    0U,	// V_CMPSX_GE_F64_e64
    0U,	// V_CMPSX_GE_F64_nosdst_e32
    0U,	// V_CMPSX_GE_F64_nosdst_e64
    0U,	// V_CMPSX_GT_F32_e32
    0U,	// V_CMPSX_GT_F32_e64
    0U,	// V_CMPSX_GT_F32_nosdst_e32
    0U,	// V_CMPSX_GT_F32_nosdst_e64
    0U,	// V_CMPSX_GT_F32_nosdst_sdwa
    0U,	// V_CMPSX_GT_F32_sdwa
    0U,	// V_CMPSX_GT_F64_e32
    0U,	// V_CMPSX_GT_F64_e64
    0U,	// V_CMPSX_GT_F64_nosdst_e32
    0U,	// V_CMPSX_GT_F64_nosdst_e64
    0U,	// V_CMPSX_LE_F32_e32
    0U,	// V_CMPSX_LE_F32_e64
    0U,	// V_CMPSX_LE_F32_nosdst_e32
    0U,	// V_CMPSX_LE_F32_nosdst_e64
    0U,	// V_CMPSX_LE_F32_nosdst_sdwa
    0U,	// V_CMPSX_LE_F32_sdwa
    0U,	// V_CMPSX_LE_F64_e32
    0U,	// V_CMPSX_LE_F64_e64
    0U,	// V_CMPSX_LE_F64_nosdst_e32
    0U,	// V_CMPSX_LE_F64_nosdst_e64
    0U,	// V_CMPSX_LG_F32_e32
    0U,	// V_CMPSX_LG_F32_e64
    0U,	// V_CMPSX_LG_F32_nosdst_e32
    0U,	// V_CMPSX_LG_F32_nosdst_e64
    0U,	// V_CMPSX_LG_F32_nosdst_sdwa
    0U,	// V_CMPSX_LG_F32_sdwa
    0U,	// V_CMPSX_LG_F64_e32
    0U,	// V_CMPSX_LG_F64_e64
    0U,	// V_CMPSX_LG_F64_nosdst_e32
    0U,	// V_CMPSX_LG_F64_nosdst_e64
    0U,	// V_CMPSX_LT_F32_e32
    0U,	// V_CMPSX_LT_F32_e64
    0U,	// V_CMPSX_LT_F32_nosdst_e32
    0U,	// V_CMPSX_LT_F32_nosdst_e64
    0U,	// V_CMPSX_LT_F32_nosdst_sdwa
    0U,	// V_CMPSX_LT_F32_sdwa
    0U,	// V_CMPSX_LT_F64_e32
    0U,	// V_CMPSX_LT_F64_e64
    0U,	// V_CMPSX_LT_F64_nosdst_e32
    0U,	// V_CMPSX_LT_F64_nosdst_e64
    0U,	// V_CMPSX_NEQ_F32_e32
    0U,	// V_CMPSX_NEQ_F32_e64
    0U,	// V_CMPSX_NEQ_F32_nosdst_e32
    0U,	// V_CMPSX_NEQ_F32_nosdst_e64
    0U,	// V_CMPSX_NEQ_F32_nosdst_sdwa
    0U,	// V_CMPSX_NEQ_F32_sdwa
    0U,	// V_CMPSX_NEQ_F64_e32
    0U,	// V_CMPSX_NEQ_F64_e64
    0U,	// V_CMPSX_NEQ_F64_nosdst_e32
    0U,	// V_CMPSX_NEQ_F64_nosdst_e64
    0U,	// V_CMPSX_NGE_F32_e32
    0U,	// V_CMPSX_NGE_F32_e64
    0U,	// V_CMPSX_NGE_F32_nosdst_e32
    0U,	// V_CMPSX_NGE_F32_nosdst_e64
    0U,	// V_CMPSX_NGE_F32_nosdst_sdwa
    0U,	// V_CMPSX_NGE_F32_sdwa
    0U,	// V_CMPSX_NGE_F64_e32
    0U,	// V_CMPSX_NGE_F64_e64
    0U,	// V_CMPSX_NGE_F64_nosdst_e32
    0U,	// V_CMPSX_NGE_F64_nosdst_e64
    0U,	// V_CMPSX_NGT_F32_e32
    0U,	// V_CMPSX_NGT_F32_e64
    0U,	// V_CMPSX_NGT_F32_nosdst_e32
    0U,	// V_CMPSX_NGT_F32_nosdst_e64
    0U,	// V_CMPSX_NGT_F32_nosdst_sdwa
    0U,	// V_CMPSX_NGT_F32_sdwa
    0U,	// V_CMPSX_NGT_F64_e32
    0U,	// V_CMPSX_NGT_F64_e64
    0U,	// V_CMPSX_NGT_F64_nosdst_e32
    0U,	// V_CMPSX_NGT_F64_nosdst_e64
    0U,	// V_CMPSX_NLE_F32_e32
    0U,	// V_CMPSX_NLE_F32_e64
    0U,	// V_CMPSX_NLE_F32_nosdst_e32
    0U,	// V_CMPSX_NLE_F32_nosdst_e64
    0U,	// V_CMPSX_NLE_F32_nosdst_sdwa
    0U,	// V_CMPSX_NLE_F32_sdwa
    0U,	// V_CMPSX_NLE_F64_e32
    0U,	// V_CMPSX_NLE_F64_e64
    0U,	// V_CMPSX_NLE_F64_nosdst_e32
    0U,	// V_CMPSX_NLE_F64_nosdst_e64
    0U,	// V_CMPSX_NLG_F32_e32
    0U,	// V_CMPSX_NLG_F32_e64
    0U,	// V_CMPSX_NLG_F32_nosdst_e32
    0U,	// V_CMPSX_NLG_F32_nosdst_e64
    0U,	// V_CMPSX_NLG_F32_nosdst_sdwa
    0U,	// V_CMPSX_NLG_F32_sdwa
    0U,	// V_CMPSX_NLG_F64_e32
    0U,	// V_CMPSX_NLG_F64_e64
    0U,	// V_CMPSX_NLG_F64_nosdst_e32
    0U,	// V_CMPSX_NLG_F64_nosdst_e64
    0U,	// V_CMPSX_NLT_F32_e32
    0U,	// V_CMPSX_NLT_F32_e64
    0U,	// V_CMPSX_NLT_F32_nosdst_e32
    0U,	// V_CMPSX_NLT_F32_nosdst_e64
    0U,	// V_CMPSX_NLT_F32_nosdst_sdwa
    0U,	// V_CMPSX_NLT_F32_sdwa
    0U,	// V_CMPSX_NLT_F64_e32
    0U,	// V_CMPSX_NLT_F64_e64
    0U,	// V_CMPSX_NLT_F64_nosdst_e32
    0U,	// V_CMPSX_NLT_F64_nosdst_e64
    0U,	// V_CMPSX_O_F32_e32
    0U,	// V_CMPSX_O_F32_e64
    0U,	// V_CMPSX_O_F32_nosdst_e32
    0U,	// V_CMPSX_O_F32_nosdst_e64
    0U,	// V_CMPSX_O_F32_nosdst_sdwa
    0U,	// V_CMPSX_O_F32_sdwa
    0U,	// V_CMPSX_O_F64_e32
    0U,	// V_CMPSX_O_F64_e64
    0U,	// V_CMPSX_O_F64_nosdst_e32
    0U,	// V_CMPSX_O_F64_nosdst_e64
    0U,	// V_CMPSX_TRU_F32_e32
    0U,	// V_CMPSX_TRU_F32_e64
    0U,	// V_CMPSX_TRU_F32_nosdst_e32
    0U,	// V_CMPSX_TRU_F32_nosdst_e64
    0U,	// V_CMPSX_TRU_F32_nosdst_sdwa
    0U,	// V_CMPSX_TRU_F32_sdwa
    0U,	// V_CMPSX_TRU_F64_e32
    0U,	// V_CMPSX_TRU_F64_e64
    0U,	// V_CMPSX_TRU_F64_nosdst_e32
    0U,	// V_CMPSX_TRU_F64_nosdst_e64
    0U,	// V_CMPSX_U_F32_e32
    0U,	// V_CMPSX_U_F32_e64
    0U,	// V_CMPSX_U_F32_nosdst_e32
    0U,	// V_CMPSX_U_F32_nosdst_e64
    0U,	// V_CMPSX_U_F32_nosdst_sdwa
    0U,	// V_CMPSX_U_F32_sdwa
    0U,	// V_CMPSX_U_F64_e32
    0U,	// V_CMPSX_U_F64_e64
    0U,	// V_CMPSX_U_F64_nosdst_e32
    0U,	// V_CMPSX_U_F64_nosdst_e64
    0U,	// V_CMPS_EQ_F32_e32
    0U,	// V_CMPS_EQ_F32_e64
    0U,	// V_CMPS_EQ_F32_sdwa
    0U,	// V_CMPS_EQ_F64_e32
    0U,	// V_CMPS_EQ_F64_e64
    0U,	// V_CMPS_F_F32_e32
    0U,	// V_CMPS_F_F32_e64
    0U,	// V_CMPS_F_F32_sdwa
    0U,	// V_CMPS_F_F64_e32
    0U,	// V_CMPS_F_F64_e64
    0U,	// V_CMPS_GE_F32_e32
    0U,	// V_CMPS_GE_F32_e64
    0U,	// V_CMPS_GE_F32_sdwa
    0U,	// V_CMPS_GE_F64_e32
    0U,	// V_CMPS_GE_F64_e64
    0U,	// V_CMPS_GT_F32_e32
    0U,	// V_CMPS_GT_F32_e64
    0U,	// V_CMPS_GT_F32_sdwa
    0U,	// V_CMPS_GT_F64_e32
    0U,	// V_CMPS_GT_F64_e64
    0U,	// V_CMPS_LE_F32_e32
    0U,	// V_CMPS_LE_F32_e64
    0U,	// V_CMPS_LE_F32_sdwa
    0U,	// V_CMPS_LE_F64_e32
    0U,	// V_CMPS_LE_F64_e64
    0U,	// V_CMPS_LG_F32_e32
    0U,	// V_CMPS_LG_F32_e64
    0U,	// V_CMPS_LG_F32_sdwa
    0U,	// V_CMPS_LG_F64_e32
    0U,	// V_CMPS_LG_F64_e64
    0U,	// V_CMPS_LT_F32_e32
    0U,	// V_CMPS_LT_F32_e64
    0U,	// V_CMPS_LT_F32_sdwa
    0U,	// V_CMPS_LT_F64_e32
    0U,	// V_CMPS_LT_F64_e64
    0U,	// V_CMPS_NEQ_F32_e32
    0U,	// V_CMPS_NEQ_F32_e64
    0U,	// V_CMPS_NEQ_F32_sdwa
    0U,	// V_CMPS_NEQ_F64_e32
    0U,	// V_CMPS_NEQ_F64_e64
    0U,	// V_CMPS_NGE_F32_e32
    0U,	// V_CMPS_NGE_F32_e64
    0U,	// V_CMPS_NGE_F32_sdwa
    0U,	// V_CMPS_NGE_F64_e32
    0U,	// V_CMPS_NGE_F64_e64
    0U,	// V_CMPS_NGT_F32_e32
    0U,	// V_CMPS_NGT_F32_e64
    0U,	// V_CMPS_NGT_F32_sdwa
    0U,	// V_CMPS_NGT_F64_e32
    0U,	// V_CMPS_NGT_F64_e64
    0U,	// V_CMPS_NLE_F32_e32
    0U,	// V_CMPS_NLE_F32_e64
    0U,	// V_CMPS_NLE_F32_sdwa
    0U,	// V_CMPS_NLE_F64_e32
    0U,	// V_CMPS_NLE_F64_e64
    0U,	// V_CMPS_NLG_F32_e32
    0U,	// V_CMPS_NLG_F32_e64
    0U,	// V_CMPS_NLG_F32_sdwa
    0U,	// V_CMPS_NLG_F64_e32
    0U,	// V_CMPS_NLG_F64_e64
    0U,	// V_CMPS_NLT_F32_e32
    0U,	// V_CMPS_NLT_F32_e64
    0U,	// V_CMPS_NLT_F32_sdwa
    0U,	// V_CMPS_NLT_F64_e32
    0U,	// V_CMPS_NLT_F64_e64
    0U,	// V_CMPS_O_F32_e32
    0U,	// V_CMPS_O_F32_e64
    0U,	// V_CMPS_O_F32_sdwa
    0U,	// V_CMPS_O_F64_e32
    0U,	// V_CMPS_O_F64_e64
    0U,	// V_CMPS_TRU_F32_e32
    0U,	// V_CMPS_TRU_F32_e64
    0U,	// V_CMPS_TRU_F32_sdwa
    0U,	// V_CMPS_TRU_F64_e32
    0U,	// V_CMPS_TRU_F64_e64
    0U,	// V_CMPS_U_F32_e32
    0U,	// V_CMPS_U_F32_e64
    0U,	// V_CMPS_U_F32_sdwa
    0U,	// V_CMPS_U_F64_e32
    0U,	// V_CMPS_U_F64_e64
    0U,	// V_CMPX_CLASS_F16_e32
    0U,	// V_CMPX_CLASS_F16_e64
    0U,	// V_CMPX_CLASS_F16_nosdst_e32
    0U,	// V_CMPX_CLASS_F16_nosdst_e64
    0U,	// V_CMPX_CLASS_F16_nosdst_sdwa
    0U,	// V_CMPX_CLASS_F16_sdwa
    0U,	// V_CMPX_CLASS_F32_e32
    0U,	// V_CMPX_CLASS_F32_e64
    0U,	// V_CMPX_CLASS_F32_nosdst_e32
    0U,	// V_CMPX_CLASS_F32_nosdst_e64
    0U,	// V_CMPX_CLASS_F32_nosdst_sdwa
    0U,	// V_CMPX_CLASS_F32_sdwa
    0U,	// V_CMPX_CLASS_F64_e32
    0U,	// V_CMPX_CLASS_F64_e64
    0U,	// V_CMPX_CLASS_F64_nosdst_e32
    0U,	// V_CMPX_CLASS_F64_nosdst_e64
    0U,	// V_CMPX_EQ_F16_e32
    0U,	// V_CMPX_EQ_F16_e64
    0U,	// V_CMPX_EQ_F16_nosdst_e32
    0U,	// V_CMPX_EQ_F16_nosdst_e64
    0U,	// V_CMPX_EQ_F16_nosdst_sdwa
    0U,	// V_CMPX_EQ_F16_sdwa
    0U,	// V_CMPX_EQ_F32_e32
    0U,	// V_CMPX_EQ_F32_e64
    0U,	// V_CMPX_EQ_F32_nosdst_e32
    0U,	// V_CMPX_EQ_F32_nosdst_e64
    0U,	// V_CMPX_EQ_F32_nosdst_sdwa
    0U,	// V_CMPX_EQ_F32_sdwa
    0U,	// V_CMPX_EQ_F64_e32
    0U,	// V_CMPX_EQ_F64_e64
    0U,	// V_CMPX_EQ_F64_nosdst_e32
    0U,	// V_CMPX_EQ_F64_nosdst_e64
    0U,	// V_CMPX_EQ_I16_e32
    0U,	// V_CMPX_EQ_I16_e64
    0U,	// V_CMPX_EQ_I16_nosdst_e32
    0U,	// V_CMPX_EQ_I16_nosdst_e64
    0U,	// V_CMPX_EQ_I16_nosdst_sdwa
    0U,	// V_CMPX_EQ_I16_sdwa
    0U,	// V_CMPX_EQ_I32_e32
    0U,	// V_CMPX_EQ_I32_e64
    0U,	// V_CMPX_EQ_I32_nosdst_e32
    0U,	// V_CMPX_EQ_I32_nosdst_e64
    0U,	// V_CMPX_EQ_I32_nosdst_sdwa
    0U,	// V_CMPX_EQ_I32_sdwa
    0U,	// V_CMPX_EQ_I64_e32
    0U,	// V_CMPX_EQ_I64_e64
    0U,	// V_CMPX_EQ_I64_nosdst_e32
    0U,	// V_CMPX_EQ_I64_nosdst_e64
    0U,	// V_CMPX_EQ_U16_e32
    0U,	// V_CMPX_EQ_U16_e64
    0U,	// V_CMPX_EQ_U16_nosdst_e32
    0U,	// V_CMPX_EQ_U16_nosdst_e64
    0U,	// V_CMPX_EQ_U16_nosdst_sdwa
    0U,	// V_CMPX_EQ_U16_sdwa
    0U,	// V_CMPX_EQ_U32_e32
    0U,	// V_CMPX_EQ_U32_e64
    0U,	// V_CMPX_EQ_U32_nosdst_e32
    0U,	// V_CMPX_EQ_U32_nosdst_e64
    0U,	// V_CMPX_EQ_U32_nosdst_sdwa
    0U,	// V_CMPX_EQ_U32_sdwa
    0U,	// V_CMPX_EQ_U64_e32
    0U,	// V_CMPX_EQ_U64_e64
    0U,	// V_CMPX_EQ_U64_nosdst_e32
    0U,	// V_CMPX_EQ_U64_nosdst_e64
    0U,	// V_CMPX_F_F16_e32
    0U,	// V_CMPX_F_F16_e64
    0U,	// V_CMPX_F_F16_nosdst_e32
    0U,	// V_CMPX_F_F16_nosdst_e64
    0U,	// V_CMPX_F_F16_nosdst_sdwa
    0U,	// V_CMPX_F_F16_sdwa
    0U,	// V_CMPX_F_F32_e32
    0U,	// V_CMPX_F_F32_e64
    0U,	// V_CMPX_F_F32_nosdst_e32
    0U,	// V_CMPX_F_F32_nosdst_e64
    0U,	// V_CMPX_F_F32_nosdst_sdwa
    0U,	// V_CMPX_F_F32_sdwa
    0U,	// V_CMPX_F_F64_e32
    0U,	// V_CMPX_F_F64_e64
    0U,	// V_CMPX_F_F64_nosdst_e32
    0U,	// V_CMPX_F_F64_nosdst_e64
    0U,	// V_CMPX_F_I16_e32
    0U,	// V_CMPX_F_I16_e64
    0U,	// V_CMPX_F_I16_nosdst_e32
    0U,	// V_CMPX_F_I16_nosdst_e64
    0U,	// V_CMPX_F_I16_nosdst_sdwa
    0U,	// V_CMPX_F_I16_sdwa
    0U,	// V_CMPX_F_I32_e32
    0U,	// V_CMPX_F_I32_e64
    0U,	// V_CMPX_F_I32_nosdst_e32
    0U,	// V_CMPX_F_I32_nosdst_e64
    0U,	// V_CMPX_F_I32_nosdst_sdwa
    0U,	// V_CMPX_F_I32_sdwa
    0U,	// V_CMPX_F_I64_e32
    0U,	// V_CMPX_F_I64_e64
    0U,	// V_CMPX_F_I64_nosdst_e32
    0U,	// V_CMPX_F_I64_nosdst_e64
    0U,	// V_CMPX_F_U16_e32
    0U,	// V_CMPX_F_U16_e64
    0U,	// V_CMPX_F_U16_nosdst_e32
    0U,	// V_CMPX_F_U16_nosdst_e64
    0U,	// V_CMPX_F_U16_nosdst_sdwa
    0U,	// V_CMPX_F_U16_sdwa
    0U,	// V_CMPX_F_U32_e32
    0U,	// V_CMPX_F_U32_e64
    0U,	// V_CMPX_F_U32_nosdst_e32
    0U,	// V_CMPX_F_U32_nosdst_e64
    0U,	// V_CMPX_F_U32_nosdst_sdwa
    0U,	// V_CMPX_F_U32_sdwa
    0U,	// V_CMPX_F_U64_e32
    0U,	// V_CMPX_F_U64_e64
    0U,	// V_CMPX_F_U64_nosdst_e32
    0U,	// V_CMPX_F_U64_nosdst_e64
    0U,	// V_CMPX_GE_F16_e32
    0U,	// V_CMPX_GE_F16_e64
    0U,	// V_CMPX_GE_F16_nosdst_e32
    0U,	// V_CMPX_GE_F16_nosdst_e64
    0U,	// V_CMPX_GE_F16_nosdst_sdwa
    0U,	// V_CMPX_GE_F16_sdwa
    0U,	// V_CMPX_GE_F32_e32
    0U,	// V_CMPX_GE_F32_e64
    0U,	// V_CMPX_GE_F32_nosdst_e32
    0U,	// V_CMPX_GE_F32_nosdst_e64
    0U,	// V_CMPX_GE_F32_nosdst_sdwa
    0U,	// V_CMPX_GE_F32_sdwa
    0U,	// V_CMPX_GE_F64_e32
    0U,	// V_CMPX_GE_F64_e64
    0U,	// V_CMPX_GE_F64_nosdst_e32
    0U,	// V_CMPX_GE_F64_nosdst_e64
    0U,	// V_CMPX_GE_I16_e32
    0U,	// V_CMPX_GE_I16_e64
    0U,	// V_CMPX_GE_I16_nosdst_e32
    0U,	// V_CMPX_GE_I16_nosdst_e64
    0U,	// V_CMPX_GE_I16_nosdst_sdwa
    0U,	// V_CMPX_GE_I16_sdwa
    0U,	// V_CMPX_GE_I32_e32
    0U,	// V_CMPX_GE_I32_e64
    0U,	// V_CMPX_GE_I32_nosdst_e32
    0U,	// V_CMPX_GE_I32_nosdst_e64
    0U,	// V_CMPX_GE_I32_nosdst_sdwa
    0U,	// V_CMPX_GE_I32_sdwa
    0U,	// V_CMPX_GE_I64_e32
    0U,	// V_CMPX_GE_I64_e64
    0U,	// V_CMPX_GE_I64_nosdst_e32
    0U,	// V_CMPX_GE_I64_nosdst_e64
    0U,	// V_CMPX_GE_U16_e32
    0U,	// V_CMPX_GE_U16_e64
    0U,	// V_CMPX_GE_U16_nosdst_e32
    0U,	// V_CMPX_GE_U16_nosdst_e64
    0U,	// V_CMPX_GE_U16_nosdst_sdwa
    0U,	// V_CMPX_GE_U16_sdwa
    0U,	// V_CMPX_GE_U32_e32
    0U,	// V_CMPX_GE_U32_e64
    0U,	// V_CMPX_GE_U32_nosdst_e32
    0U,	// V_CMPX_GE_U32_nosdst_e64
    0U,	// V_CMPX_GE_U32_nosdst_sdwa
    0U,	// V_CMPX_GE_U32_sdwa
    0U,	// V_CMPX_GE_U64_e32
    0U,	// V_CMPX_GE_U64_e64
    0U,	// V_CMPX_GE_U64_nosdst_e32
    0U,	// V_CMPX_GE_U64_nosdst_e64
    0U,	// V_CMPX_GT_F16_e32
    0U,	// V_CMPX_GT_F16_e64
    0U,	// V_CMPX_GT_F16_nosdst_e32
    0U,	// V_CMPX_GT_F16_nosdst_e64
    0U,	// V_CMPX_GT_F16_nosdst_sdwa
    0U,	// V_CMPX_GT_F16_sdwa
    0U,	// V_CMPX_GT_F32_e32
    0U,	// V_CMPX_GT_F32_e64
    0U,	// V_CMPX_GT_F32_nosdst_e32
    0U,	// V_CMPX_GT_F32_nosdst_e64
    0U,	// V_CMPX_GT_F32_nosdst_sdwa
    0U,	// V_CMPX_GT_F32_sdwa
    0U,	// V_CMPX_GT_F64_e32
    0U,	// V_CMPX_GT_F64_e64
    0U,	// V_CMPX_GT_F64_nosdst_e32
    0U,	// V_CMPX_GT_F64_nosdst_e64
    0U,	// V_CMPX_GT_I16_e32
    0U,	// V_CMPX_GT_I16_e64
    0U,	// V_CMPX_GT_I16_nosdst_e32
    0U,	// V_CMPX_GT_I16_nosdst_e64
    0U,	// V_CMPX_GT_I16_nosdst_sdwa
    0U,	// V_CMPX_GT_I16_sdwa
    0U,	// V_CMPX_GT_I32_e32
    0U,	// V_CMPX_GT_I32_e64
    0U,	// V_CMPX_GT_I32_nosdst_e32
    0U,	// V_CMPX_GT_I32_nosdst_e64
    0U,	// V_CMPX_GT_I32_nosdst_sdwa
    0U,	// V_CMPX_GT_I32_sdwa
    0U,	// V_CMPX_GT_I64_e32
    0U,	// V_CMPX_GT_I64_e64
    0U,	// V_CMPX_GT_I64_nosdst_e32
    0U,	// V_CMPX_GT_I64_nosdst_e64
    0U,	// V_CMPX_GT_U16_e32
    0U,	// V_CMPX_GT_U16_e64
    0U,	// V_CMPX_GT_U16_nosdst_e32
    0U,	// V_CMPX_GT_U16_nosdst_e64
    0U,	// V_CMPX_GT_U16_nosdst_sdwa
    0U,	// V_CMPX_GT_U16_sdwa
    0U,	// V_CMPX_GT_U32_e32
    0U,	// V_CMPX_GT_U32_e64
    0U,	// V_CMPX_GT_U32_nosdst_e32
    0U,	// V_CMPX_GT_U32_nosdst_e64
    0U,	// V_CMPX_GT_U32_nosdst_sdwa
    0U,	// V_CMPX_GT_U32_sdwa
    0U,	// V_CMPX_GT_U64_e32
    0U,	// V_CMPX_GT_U64_e64
    0U,	// V_CMPX_GT_U64_nosdst_e32
    0U,	// V_CMPX_GT_U64_nosdst_e64
    0U,	// V_CMPX_LE_F16_e32
    0U,	// V_CMPX_LE_F16_e64
    0U,	// V_CMPX_LE_F16_nosdst_e32
    0U,	// V_CMPX_LE_F16_nosdst_e64
    0U,	// V_CMPX_LE_F16_nosdst_sdwa
    0U,	// V_CMPX_LE_F16_sdwa
    0U,	// V_CMPX_LE_F32_e32
    0U,	// V_CMPX_LE_F32_e64
    0U,	// V_CMPX_LE_F32_nosdst_e32
    0U,	// V_CMPX_LE_F32_nosdst_e64
    0U,	// V_CMPX_LE_F32_nosdst_sdwa
    0U,	// V_CMPX_LE_F32_sdwa
    0U,	// V_CMPX_LE_F64_e32
    0U,	// V_CMPX_LE_F64_e64
    0U,	// V_CMPX_LE_F64_nosdst_e32
    0U,	// V_CMPX_LE_F64_nosdst_e64
    0U,	// V_CMPX_LE_I16_e32
    0U,	// V_CMPX_LE_I16_e64
    0U,	// V_CMPX_LE_I16_nosdst_e32
    0U,	// V_CMPX_LE_I16_nosdst_e64
    0U,	// V_CMPX_LE_I16_nosdst_sdwa
    0U,	// V_CMPX_LE_I16_sdwa
    0U,	// V_CMPX_LE_I32_e32
    0U,	// V_CMPX_LE_I32_e64
    0U,	// V_CMPX_LE_I32_nosdst_e32
    0U,	// V_CMPX_LE_I32_nosdst_e64
    0U,	// V_CMPX_LE_I32_nosdst_sdwa
    0U,	// V_CMPX_LE_I32_sdwa
    0U,	// V_CMPX_LE_I64_e32
    0U,	// V_CMPX_LE_I64_e64
    0U,	// V_CMPX_LE_I64_nosdst_e32
    0U,	// V_CMPX_LE_I64_nosdst_e64
    0U,	// V_CMPX_LE_U16_e32
    0U,	// V_CMPX_LE_U16_e64
    0U,	// V_CMPX_LE_U16_nosdst_e32
    0U,	// V_CMPX_LE_U16_nosdst_e64
    0U,	// V_CMPX_LE_U16_nosdst_sdwa
    0U,	// V_CMPX_LE_U16_sdwa
    0U,	// V_CMPX_LE_U32_e32
    0U,	// V_CMPX_LE_U32_e64
    0U,	// V_CMPX_LE_U32_nosdst_e32
    0U,	// V_CMPX_LE_U32_nosdst_e64
    0U,	// V_CMPX_LE_U32_nosdst_sdwa
    0U,	// V_CMPX_LE_U32_sdwa
    0U,	// V_CMPX_LE_U64_e32
    0U,	// V_CMPX_LE_U64_e64
    0U,	// V_CMPX_LE_U64_nosdst_e32
    0U,	// V_CMPX_LE_U64_nosdst_e64
    0U,	// V_CMPX_LG_F16_e32
    0U,	// V_CMPX_LG_F16_e64
    0U,	// V_CMPX_LG_F16_nosdst_e32
    0U,	// V_CMPX_LG_F16_nosdst_e64
    0U,	// V_CMPX_LG_F16_nosdst_sdwa
    0U,	// V_CMPX_LG_F16_sdwa
    0U,	// V_CMPX_LG_F32_e32
    0U,	// V_CMPX_LG_F32_e64
    0U,	// V_CMPX_LG_F32_nosdst_e32
    0U,	// V_CMPX_LG_F32_nosdst_e64
    0U,	// V_CMPX_LG_F32_nosdst_sdwa
    0U,	// V_CMPX_LG_F32_sdwa
    0U,	// V_CMPX_LG_F64_e32
    0U,	// V_CMPX_LG_F64_e64
    0U,	// V_CMPX_LG_F64_nosdst_e32
    0U,	// V_CMPX_LG_F64_nosdst_e64
    0U,	// V_CMPX_LT_F16_e32
    0U,	// V_CMPX_LT_F16_e64
    0U,	// V_CMPX_LT_F16_nosdst_e32
    0U,	// V_CMPX_LT_F16_nosdst_e64
    0U,	// V_CMPX_LT_F16_nosdst_sdwa
    0U,	// V_CMPX_LT_F16_sdwa
    0U,	// V_CMPX_LT_F32_e32
    0U,	// V_CMPX_LT_F32_e64
    0U,	// V_CMPX_LT_F32_nosdst_e32
    0U,	// V_CMPX_LT_F32_nosdst_e64
    0U,	// V_CMPX_LT_F32_nosdst_sdwa
    0U,	// V_CMPX_LT_F32_sdwa
    0U,	// V_CMPX_LT_F64_e32
    0U,	// V_CMPX_LT_F64_e64
    0U,	// V_CMPX_LT_F64_nosdst_e32
    0U,	// V_CMPX_LT_F64_nosdst_e64
    0U,	// V_CMPX_LT_I16_e32
    0U,	// V_CMPX_LT_I16_e64
    0U,	// V_CMPX_LT_I16_nosdst_e32
    0U,	// V_CMPX_LT_I16_nosdst_e64
    0U,	// V_CMPX_LT_I16_nosdst_sdwa
    0U,	// V_CMPX_LT_I16_sdwa
    0U,	// V_CMPX_LT_I32_e32
    0U,	// V_CMPX_LT_I32_e64
    0U,	// V_CMPX_LT_I32_nosdst_e32
    0U,	// V_CMPX_LT_I32_nosdst_e64
    0U,	// V_CMPX_LT_I32_nosdst_sdwa
    0U,	// V_CMPX_LT_I32_sdwa
    0U,	// V_CMPX_LT_I64_e32
    0U,	// V_CMPX_LT_I64_e64
    0U,	// V_CMPX_LT_I64_nosdst_e32
    0U,	// V_CMPX_LT_I64_nosdst_e64
    0U,	// V_CMPX_LT_U16_e32
    0U,	// V_CMPX_LT_U16_e64
    0U,	// V_CMPX_LT_U16_nosdst_e32
    0U,	// V_CMPX_LT_U16_nosdst_e64
    0U,	// V_CMPX_LT_U16_nosdst_sdwa
    0U,	// V_CMPX_LT_U16_sdwa
    0U,	// V_CMPX_LT_U32_e32
    0U,	// V_CMPX_LT_U32_e64
    0U,	// V_CMPX_LT_U32_nosdst_e32
    0U,	// V_CMPX_LT_U32_nosdst_e64
    0U,	// V_CMPX_LT_U32_nosdst_sdwa
    0U,	// V_CMPX_LT_U32_sdwa
    0U,	// V_CMPX_LT_U64_e32
    0U,	// V_CMPX_LT_U64_e64
    0U,	// V_CMPX_LT_U64_nosdst_e32
    0U,	// V_CMPX_LT_U64_nosdst_e64
    0U,	// V_CMPX_NEQ_F16_e32
    0U,	// V_CMPX_NEQ_F16_e64
    0U,	// V_CMPX_NEQ_F16_nosdst_e32
    0U,	// V_CMPX_NEQ_F16_nosdst_e64
    0U,	// V_CMPX_NEQ_F16_nosdst_sdwa
    0U,	// V_CMPX_NEQ_F16_sdwa
    0U,	// V_CMPX_NEQ_F32_e32
    0U,	// V_CMPX_NEQ_F32_e64
    0U,	// V_CMPX_NEQ_F32_nosdst_e32
    0U,	// V_CMPX_NEQ_F32_nosdst_e64
    0U,	// V_CMPX_NEQ_F32_nosdst_sdwa
    0U,	// V_CMPX_NEQ_F32_sdwa
    0U,	// V_CMPX_NEQ_F64_e32
    0U,	// V_CMPX_NEQ_F64_e64
    0U,	// V_CMPX_NEQ_F64_nosdst_e32
    0U,	// V_CMPX_NEQ_F64_nosdst_e64
    0U,	// V_CMPX_NE_I16_e32
    0U,	// V_CMPX_NE_I16_e64
    0U,	// V_CMPX_NE_I16_nosdst_e32
    0U,	// V_CMPX_NE_I16_nosdst_e64
    0U,	// V_CMPX_NE_I16_nosdst_sdwa
    0U,	// V_CMPX_NE_I16_sdwa
    0U,	// V_CMPX_NE_I32_e32
    0U,	// V_CMPX_NE_I32_e64
    0U,	// V_CMPX_NE_I32_nosdst_e32
    0U,	// V_CMPX_NE_I32_nosdst_e64
    0U,	// V_CMPX_NE_I32_nosdst_sdwa
    0U,	// V_CMPX_NE_I32_sdwa
    0U,	// V_CMPX_NE_I64_e32
    0U,	// V_CMPX_NE_I64_e64
    0U,	// V_CMPX_NE_I64_nosdst_e32
    0U,	// V_CMPX_NE_I64_nosdst_e64
    0U,	// V_CMPX_NE_U16_e32
    0U,	// V_CMPX_NE_U16_e64
    0U,	// V_CMPX_NE_U16_nosdst_e32
    0U,	// V_CMPX_NE_U16_nosdst_e64
    0U,	// V_CMPX_NE_U16_nosdst_sdwa
    0U,	// V_CMPX_NE_U16_sdwa
    0U,	// V_CMPX_NE_U32_e32
    0U,	// V_CMPX_NE_U32_e64
    0U,	// V_CMPX_NE_U32_nosdst_e32
    0U,	// V_CMPX_NE_U32_nosdst_e64
    0U,	// V_CMPX_NE_U32_nosdst_sdwa
    0U,	// V_CMPX_NE_U32_sdwa
    0U,	// V_CMPX_NE_U64_e32
    0U,	// V_CMPX_NE_U64_e64
    0U,	// V_CMPX_NE_U64_nosdst_e32
    0U,	// V_CMPX_NE_U64_nosdst_e64
    0U,	// V_CMPX_NGE_F16_e32
    0U,	// V_CMPX_NGE_F16_e64
    0U,	// V_CMPX_NGE_F16_nosdst_e32
    0U,	// V_CMPX_NGE_F16_nosdst_e64
    0U,	// V_CMPX_NGE_F16_nosdst_sdwa
    0U,	// V_CMPX_NGE_F16_sdwa
    0U,	// V_CMPX_NGE_F32_e32
    0U,	// V_CMPX_NGE_F32_e64
    0U,	// V_CMPX_NGE_F32_nosdst_e32
    0U,	// V_CMPX_NGE_F32_nosdst_e64
    0U,	// V_CMPX_NGE_F32_nosdst_sdwa
    0U,	// V_CMPX_NGE_F32_sdwa
    0U,	// V_CMPX_NGE_F64_e32
    0U,	// V_CMPX_NGE_F64_e64
    0U,	// V_CMPX_NGE_F64_nosdst_e32
    0U,	// V_CMPX_NGE_F64_nosdst_e64
    0U,	// V_CMPX_NGT_F16_e32
    0U,	// V_CMPX_NGT_F16_e64
    0U,	// V_CMPX_NGT_F16_nosdst_e32
    0U,	// V_CMPX_NGT_F16_nosdst_e64
    0U,	// V_CMPX_NGT_F16_nosdst_sdwa
    0U,	// V_CMPX_NGT_F16_sdwa
    0U,	// V_CMPX_NGT_F32_e32
    0U,	// V_CMPX_NGT_F32_e64
    0U,	// V_CMPX_NGT_F32_nosdst_e32
    0U,	// V_CMPX_NGT_F32_nosdst_e64
    0U,	// V_CMPX_NGT_F32_nosdst_sdwa
    0U,	// V_CMPX_NGT_F32_sdwa
    0U,	// V_CMPX_NGT_F64_e32
    0U,	// V_CMPX_NGT_F64_e64
    0U,	// V_CMPX_NGT_F64_nosdst_e32
    0U,	// V_CMPX_NGT_F64_nosdst_e64
    0U,	// V_CMPX_NLE_F16_e32
    0U,	// V_CMPX_NLE_F16_e64
    0U,	// V_CMPX_NLE_F16_nosdst_e32
    0U,	// V_CMPX_NLE_F16_nosdst_e64
    0U,	// V_CMPX_NLE_F16_nosdst_sdwa
    0U,	// V_CMPX_NLE_F16_sdwa
    0U,	// V_CMPX_NLE_F32_e32
    0U,	// V_CMPX_NLE_F32_e64
    0U,	// V_CMPX_NLE_F32_nosdst_e32
    0U,	// V_CMPX_NLE_F32_nosdst_e64
    0U,	// V_CMPX_NLE_F32_nosdst_sdwa
    0U,	// V_CMPX_NLE_F32_sdwa
    0U,	// V_CMPX_NLE_F64_e32
    0U,	// V_CMPX_NLE_F64_e64
    0U,	// V_CMPX_NLE_F64_nosdst_e32
    0U,	// V_CMPX_NLE_F64_nosdst_e64
    0U,	// V_CMPX_NLG_F16_e32
    0U,	// V_CMPX_NLG_F16_e64
    0U,	// V_CMPX_NLG_F16_nosdst_e32
    0U,	// V_CMPX_NLG_F16_nosdst_e64
    0U,	// V_CMPX_NLG_F16_nosdst_sdwa
    0U,	// V_CMPX_NLG_F16_sdwa
    0U,	// V_CMPX_NLG_F32_e32
    0U,	// V_CMPX_NLG_F32_e64
    0U,	// V_CMPX_NLG_F32_nosdst_e32
    0U,	// V_CMPX_NLG_F32_nosdst_e64
    0U,	// V_CMPX_NLG_F32_nosdst_sdwa
    0U,	// V_CMPX_NLG_F32_sdwa
    0U,	// V_CMPX_NLG_F64_e32
    0U,	// V_CMPX_NLG_F64_e64
    0U,	// V_CMPX_NLG_F64_nosdst_e32
    0U,	// V_CMPX_NLG_F64_nosdst_e64
    0U,	// V_CMPX_NLT_F16_e32
    0U,	// V_CMPX_NLT_F16_e64
    0U,	// V_CMPX_NLT_F16_nosdst_e32
    0U,	// V_CMPX_NLT_F16_nosdst_e64
    0U,	// V_CMPX_NLT_F16_nosdst_sdwa
    0U,	// V_CMPX_NLT_F16_sdwa
    0U,	// V_CMPX_NLT_F32_e32
    0U,	// V_CMPX_NLT_F32_e64
    0U,	// V_CMPX_NLT_F32_nosdst_e32
    0U,	// V_CMPX_NLT_F32_nosdst_e64
    0U,	// V_CMPX_NLT_F32_nosdst_sdwa
    0U,	// V_CMPX_NLT_F32_sdwa
    0U,	// V_CMPX_NLT_F64_e32
    0U,	// V_CMPX_NLT_F64_e64
    0U,	// V_CMPX_NLT_F64_nosdst_e32
    0U,	// V_CMPX_NLT_F64_nosdst_e64
    0U,	// V_CMPX_O_F16_e32
    0U,	// V_CMPX_O_F16_e64
    0U,	// V_CMPX_O_F16_nosdst_e32
    0U,	// V_CMPX_O_F16_nosdst_e64
    0U,	// V_CMPX_O_F16_nosdst_sdwa
    0U,	// V_CMPX_O_F16_sdwa
    0U,	// V_CMPX_O_F32_e32
    0U,	// V_CMPX_O_F32_e64
    0U,	// V_CMPX_O_F32_nosdst_e32
    0U,	// V_CMPX_O_F32_nosdst_e64
    0U,	// V_CMPX_O_F32_nosdst_sdwa
    0U,	// V_CMPX_O_F32_sdwa
    0U,	// V_CMPX_O_F64_e32
    0U,	// V_CMPX_O_F64_e64
    0U,	// V_CMPX_O_F64_nosdst_e32
    0U,	// V_CMPX_O_F64_nosdst_e64
    0U,	// V_CMPX_TRU_F16_e32
    0U,	// V_CMPX_TRU_F16_e64
    0U,	// V_CMPX_TRU_F16_nosdst_e32
    0U,	// V_CMPX_TRU_F16_nosdst_e64
    0U,	// V_CMPX_TRU_F16_nosdst_sdwa
    0U,	// V_CMPX_TRU_F16_sdwa
    0U,	// V_CMPX_TRU_F32_e32
    0U,	// V_CMPX_TRU_F32_e64
    0U,	// V_CMPX_TRU_F32_nosdst_e32
    0U,	// V_CMPX_TRU_F32_nosdst_e64
    0U,	// V_CMPX_TRU_F32_nosdst_sdwa
    0U,	// V_CMPX_TRU_F32_sdwa
    0U,	// V_CMPX_TRU_F64_e32
    0U,	// V_CMPX_TRU_F64_e64
    0U,	// V_CMPX_TRU_F64_nosdst_e32
    0U,	// V_CMPX_TRU_F64_nosdst_e64
    0U,	// V_CMPX_T_I16_e32
    0U,	// V_CMPX_T_I16_e64
    0U,	// V_CMPX_T_I16_nosdst_e32
    0U,	// V_CMPX_T_I16_nosdst_e64
    0U,	// V_CMPX_T_I16_nosdst_sdwa
    0U,	// V_CMPX_T_I16_sdwa
    0U,	// V_CMPX_T_I32_e32
    0U,	// V_CMPX_T_I32_e64
    0U,	// V_CMPX_T_I32_nosdst_e32
    0U,	// V_CMPX_T_I32_nosdst_e64
    0U,	// V_CMPX_T_I32_nosdst_sdwa
    0U,	// V_CMPX_T_I32_sdwa
    0U,	// V_CMPX_T_I64_e32
    0U,	// V_CMPX_T_I64_e64
    0U,	// V_CMPX_T_I64_nosdst_e32
    0U,	// V_CMPX_T_I64_nosdst_e64
    0U,	// V_CMPX_T_U16_e32
    0U,	// V_CMPX_T_U16_e64
    0U,	// V_CMPX_T_U16_nosdst_e32
    0U,	// V_CMPX_T_U16_nosdst_e64
    0U,	// V_CMPX_T_U16_nosdst_sdwa
    0U,	// V_CMPX_T_U16_sdwa
    0U,	// V_CMPX_T_U32_e32
    0U,	// V_CMPX_T_U32_e64
    0U,	// V_CMPX_T_U32_nosdst_e32
    0U,	// V_CMPX_T_U32_nosdst_e64
    0U,	// V_CMPX_T_U32_nosdst_sdwa
    0U,	// V_CMPX_T_U32_sdwa
    0U,	// V_CMPX_T_U64_e32
    0U,	// V_CMPX_T_U64_e64
    0U,	// V_CMPX_T_U64_nosdst_e32
    0U,	// V_CMPX_T_U64_nosdst_e64
    0U,	// V_CMPX_U_F16_e32
    0U,	// V_CMPX_U_F16_e64
    0U,	// V_CMPX_U_F16_nosdst_e32
    0U,	// V_CMPX_U_F16_nosdst_e64
    0U,	// V_CMPX_U_F16_nosdst_sdwa
    0U,	// V_CMPX_U_F16_sdwa
    0U,	// V_CMPX_U_F32_e32
    0U,	// V_CMPX_U_F32_e64
    0U,	// V_CMPX_U_F32_nosdst_e32
    0U,	// V_CMPX_U_F32_nosdst_e64
    0U,	// V_CMPX_U_F32_nosdst_sdwa
    0U,	// V_CMPX_U_F32_sdwa
    0U,	// V_CMPX_U_F64_e32
    0U,	// V_CMPX_U_F64_e64
    0U,	// V_CMPX_U_F64_nosdst_e32
    0U,	// V_CMPX_U_F64_nosdst_e64
    0U,	// V_CMP_CLASS_F16_e32
    0U,	// V_CMP_CLASS_F16_e64
    0U,	// V_CMP_CLASS_F16_sdwa
    0U,	// V_CMP_CLASS_F32_e32
    0U,	// V_CMP_CLASS_F32_e64
    0U,	// V_CMP_CLASS_F32_sdwa
    0U,	// V_CMP_CLASS_F64_e32
    0U,	// V_CMP_CLASS_F64_e64
    0U,	// V_CMP_EQ_F16_e32
    0U,	// V_CMP_EQ_F16_e64
    0U,	// V_CMP_EQ_F16_sdwa
    0U,	// V_CMP_EQ_F32_e32
    0U,	// V_CMP_EQ_F32_e64
    0U,	// V_CMP_EQ_F32_sdwa
    0U,	// V_CMP_EQ_F64_e32
    0U,	// V_CMP_EQ_F64_e64
    0U,	// V_CMP_EQ_I16_e32
    0U,	// V_CMP_EQ_I16_e64
    0U,	// V_CMP_EQ_I16_sdwa
    0U,	// V_CMP_EQ_I32_e32
    0U,	// V_CMP_EQ_I32_e64
    0U,	// V_CMP_EQ_I32_sdwa
    0U,	// V_CMP_EQ_I64_e32
    0U,	// V_CMP_EQ_I64_e64
    0U,	// V_CMP_EQ_U16_e32
    0U,	// V_CMP_EQ_U16_e64
    0U,	// V_CMP_EQ_U16_sdwa
    0U,	// V_CMP_EQ_U32_e32
    0U,	// V_CMP_EQ_U32_e64
    0U,	// V_CMP_EQ_U32_sdwa
    0U,	// V_CMP_EQ_U64_e32
    0U,	// V_CMP_EQ_U64_e64
    0U,	// V_CMP_F_F16_e32
    0U,	// V_CMP_F_F16_e64
    0U,	// V_CMP_F_F16_sdwa
    0U,	// V_CMP_F_F32_e32
    0U,	// V_CMP_F_F32_e64
    0U,	// V_CMP_F_F32_sdwa
    0U,	// V_CMP_F_F64_e32
    0U,	// V_CMP_F_F64_e64
    0U,	// V_CMP_F_I16_e32
    0U,	// V_CMP_F_I16_e64
    0U,	// V_CMP_F_I16_sdwa
    0U,	// V_CMP_F_I32_e32
    0U,	// V_CMP_F_I32_e64
    0U,	// V_CMP_F_I32_sdwa
    0U,	// V_CMP_F_I64_e32
    0U,	// V_CMP_F_I64_e64
    0U,	// V_CMP_F_U16_e32
    0U,	// V_CMP_F_U16_e64
    0U,	// V_CMP_F_U16_sdwa
    0U,	// V_CMP_F_U32_e32
    0U,	// V_CMP_F_U32_e64
    0U,	// V_CMP_F_U32_sdwa
    0U,	// V_CMP_F_U64_e32
    0U,	// V_CMP_F_U64_e64
    0U,	// V_CMP_GE_F16_e32
    0U,	// V_CMP_GE_F16_e64
    0U,	// V_CMP_GE_F16_sdwa
    0U,	// V_CMP_GE_F32_e32
    0U,	// V_CMP_GE_F32_e64
    0U,	// V_CMP_GE_F32_sdwa
    0U,	// V_CMP_GE_F64_e32
    0U,	// V_CMP_GE_F64_e64
    0U,	// V_CMP_GE_I16_e32
    0U,	// V_CMP_GE_I16_e64
    0U,	// V_CMP_GE_I16_sdwa
    0U,	// V_CMP_GE_I32_e32
    0U,	// V_CMP_GE_I32_e64
    0U,	// V_CMP_GE_I32_sdwa
    0U,	// V_CMP_GE_I64_e32
    0U,	// V_CMP_GE_I64_e64
    0U,	// V_CMP_GE_U16_e32
    0U,	// V_CMP_GE_U16_e64
    0U,	// V_CMP_GE_U16_sdwa
    0U,	// V_CMP_GE_U32_e32
    0U,	// V_CMP_GE_U32_e64
    0U,	// V_CMP_GE_U32_sdwa
    0U,	// V_CMP_GE_U64_e32
    0U,	// V_CMP_GE_U64_e64
    0U,	// V_CMP_GT_F16_e32
    0U,	// V_CMP_GT_F16_e64
    0U,	// V_CMP_GT_F16_sdwa
    0U,	// V_CMP_GT_F32_e32
    0U,	// V_CMP_GT_F32_e64
    0U,	// V_CMP_GT_F32_sdwa
    0U,	// V_CMP_GT_F64_e32
    0U,	// V_CMP_GT_F64_e64
    0U,	// V_CMP_GT_I16_e32
    0U,	// V_CMP_GT_I16_e64
    0U,	// V_CMP_GT_I16_sdwa
    0U,	// V_CMP_GT_I32_e32
    0U,	// V_CMP_GT_I32_e64
    0U,	// V_CMP_GT_I32_sdwa
    0U,	// V_CMP_GT_I64_e32
    0U,	// V_CMP_GT_I64_e64
    0U,	// V_CMP_GT_U16_e32
    0U,	// V_CMP_GT_U16_e64
    0U,	// V_CMP_GT_U16_sdwa
    0U,	// V_CMP_GT_U32_e32
    0U,	// V_CMP_GT_U32_e64
    0U,	// V_CMP_GT_U32_sdwa
    0U,	// V_CMP_GT_U64_e32
    0U,	// V_CMP_GT_U64_e64
    0U,	// V_CMP_LE_F16_e32
    0U,	// V_CMP_LE_F16_e64
    0U,	// V_CMP_LE_F16_sdwa
    0U,	// V_CMP_LE_F32_e32
    0U,	// V_CMP_LE_F32_e64
    0U,	// V_CMP_LE_F32_sdwa
    0U,	// V_CMP_LE_F64_e32
    0U,	// V_CMP_LE_F64_e64
    0U,	// V_CMP_LE_I16_e32
    0U,	// V_CMP_LE_I16_e64
    0U,	// V_CMP_LE_I16_sdwa
    0U,	// V_CMP_LE_I32_e32
    0U,	// V_CMP_LE_I32_e64
    0U,	// V_CMP_LE_I32_sdwa
    0U,	// V_CMP_LE_I64_e32
    0U,	// V_CMP_LE_I64_e64
    0U,	// V_CMP_LE_U16_e32
    0U,	// V_CMP_LE_U16_e64
    0U,	// V_CMP_LE_U16_sdwa
    0U,	// V_CMP_LE_U32_e32
    0U,	// V_CMP_LE_U32_e64
    0U,	// V_CMP_LE_U32_sdwa
    0U,	// V_CMP_LE_U64_e32
    0U,	// V_CMP_LE_U64_e64
    0U,	// V_CMP_LG_F16_e32
    0U,	// V_CMP_LG_F16_e64
    0U,	// V_CMP_LG_F16_sdwa
    0U,	// V_CMP_LG_F32_e32
    0U,	// V_CMP_LG_F32_e64
    0U,	// V_CMP_LG_F32_sdwa
    0U,	// V_CMP_LG_F64_e32
    0U,	// V_CMP_LG_F64_e64
    0U,	// V_CMP_LT_F16_e32
    0U,	// V_CMP_LT_F16_e64
    0U,	// V_CMP_LT_F16_sdwa
    0U,	// V_CMP_LT_F32_e32
    0U,	// V_CMP_LT_F32_e64
    0U,	// V_CMP_LT_F32_sdwa
    0U,	// V_CMP_LT_F64_e32
    0U,	// V_CMP_LT_F64_e64
    0U,	// V_CMP_LT_I16_e32
    0U,	// V_CMP_LT_I16_e64
    0U,	// V_CMP_LT_I16_sdwa
    0U,	// V_CMP_LT_I32_e32
    0U,	// V_CMP_LT_I32_e64
    0U,	// V_CMP_LT_I32_sdwa
    0U,	// V_CMP_LT_I64_e32
    0U,	// V_CMP_LT_I64_e64
    0U,	// V_CMP_LT_U16_e32
    0U,	// V_CMP_LT_U16_e64
    0U,	// V_CMP_LT_U16_sdwa
    0U,	// V_CMP_LT_U32_e32
    0U,	// V_CMP_LT_U32_e64
    0U,	// V_CMP_LT_U32_sdwa
    0U,	// V_CMP_LT_U64_e32
    0U,	// V_CMP_LT_U64_e64
    0U,	// V_CMP_NEQ_F16_e32
    0U,	// V_CMP_NEQ_F16_e64
    0U,	// V_CMP_NEQ_F16_sdwa
    0U,	// V_CMP_NEQ_F32_e32
    0U,	// V_CMP_NEQ_F32_e64
    0U,	// V_CMP_NEQ_F32_sdwa
    0U,	// V_CMP_NEQ_F64_e32
    0U,	// V_CMP_NEQ_F64_e64
    0U,	// V_CMP_NE_I16_e32
    0U,	// V_CMP_NE_I16_e64
    0U,	// V_CMP_NE_I16_sdwa
    0U,	// V_CMP_NE_I32_e32
    0U,	// V_CMP_NE_I32_e64
    0U,	// V_CMP_NE_I32_sdwa
    0U,	// V_CMP_NE_I64_e32
    0U,	// V_CMP_NE_I64_e64
    0U,	// V_CMP_NE_U16_e32
    0U,	// V_CMP_NE_U16_e64
    0U,	// V_CMP_NE_U16_sdwa
    0U,	// V_CMP_NE_U32_e32
    0U,	// V_CMP_NE_U32_e64
    0U,	// V_CMP_NE_U32_sdwa
    0U,	// V_CMP_NE_U64_e32
    0U,	// V_CMP_NE_U64_e64
    0U,	// V_CMP_NGE_F16_e32
    0U,	// V_CMP_NGE_F16_e64
    0U,	// V_CMP_NGE_F16_sdwa
    0U,	// V_CMP_NGE_F32_e32
    0U,	// V_CMP_NGE_F32_e64
    0U,	// V_CMP_NGE_F32_sdwa
    0U,	// V_CMP_NGE_F64_e32
    0U,	// V_CMP_NGE_F64_e64
    0U,	// V_CMP_NGT_F16_e32
    0U,	// V_CMP_NGT_F16_e64
    0U,	// V_CMP_NGT_F16_sdwa
    0U,	// V_CMP_NGT_F32_e32
    0U,	// V_CMP_NGT_F32_e64
    0U,	// V_CMP_NGT_F32_sdwa
    0U,	// V_CMP_NGT_F64_e32
    0U,	// V_CMP_NGT_F64_e64
    0U,	// V_CMP_NLE_F16_e32
    0U,	// V_CMP_NLE_F16_e64
    0U,	// V_CMP_NLE_F16_sdwa
    0U,	// V_CMP_NLE_F32_e32
    0U,	// V_CMP_NLE_F32_e64
    0U,	// V_CMP_NLE_F32_sdwa
    0U,	// V_CMP_NLE_F64_e32
    0U,	// V_CMP_NLE_F64_e64
    0U,	// V_CMP_NLG_F16_e32
    0U,	// V_CMP_NLG_F16_e64
    0U,	// V_CMP_NLG_F16_sdwa
    0U,	// V_CMP_NLG_F32_e32
    0U,	// V_CMP_NLG_F32_e64
    0U,	// V_CMP_NLG_F32_sdwa
    0U,	// V_CMP_NLG_F64_e32
    0U,	// V_CMP_NLG_F64_e64
    0U,	// V_CMP_NLT_F16_e32
    0U,	// V_CMP_NLT_F16_e64
    0U,	// V_CMP_NLT_F16_sdwa
    0U,	// V_CMP_NLT_F32_e32
    0U,	// V_CMP_NLT_F32_e64
    0U,	// V_CMP_NLT_F32_sdwa
    0U,	// V_CMP_NLT_F64_e32
    0U,	// V_CMP_NLT_F64_e64
    0U,	// V_CMP_O_F16_e32
    0U,	// V_CMP_O_F16_e64
    0U,	// V_CMP_O_F16_sdwa
    0U,	// V_CMP_O_F32_e32
    0U,	// V_CMP_O_F32_e64
    0U,	// V_CMP_O_F32_sdwa
    0U,	// V_CMP_O_F64_e32
    0U,	// V_CMP_O_F64_e64
    0U,	// V_CMP_TRU_F16_e32
    0U,	// V_CMP_TRU_F16_e64
    0U,	// V_CMP_TRU_F16_sdwa
    0U,	// V_CMP_TRU_F32_e32
    0U,	// V_CMP_TRU_F32_e64
    0U,	// V_CMP_TRU_F32_sdwa
    0U,	// V_CMP_TRU_F64_e32
    0U,	// V_CMP_TRU_F64_e64
    0U,	// V_CMP_T_I16_e32
    0U,	// V_CMP_T_I16_e64
    0U,	// V_CMP_T_I16_sdwa
    0U,	// V_CMP_T_I32_e32
    0U,	// V_CMP_T_I32_e64
    0U,	// V_CMP_T_I32_sdwa
    0U,	// V_CMP_T_I64_e32
    0U,	// V_CMP_T_I64_e64
    0U,	// V_CMP_T_U16_e32
    0U,	// V_CMP_T_U16_e64
    0U,	// V_CMP_T_U16_sdwa
    0U,	// V_CMP_T_U32_e32
    0U,	// V_CMP_T_U32_e64
    0U,	// V_CMP_T_U32_sdwa
    0U,	// V_CMP_T_U64_e32
    0U,	// V_CMP_T_U64_e64
    0U,	// V_CMP_U_F16_e32
    0U,	// V_CMP_U_F16_e64
    0U,	// V_CMP_U_F16_sdwa
    0U,	// V_CMP_U_F32_e32
    0U,	// V_CMP_U_F32_e64
    0U,	// V_CMP_U_F32_sdwa
    0U,	// V_CMP_U_F64_e32
    0U,	// V_CMP_U_F64_e64
    2353293563U,	// V_CNDMASK_B32_dpp
    0U,	// V_CNDMASK_B32_e32
    0U,	// V_CNDMASK_B32_e64
    0U,	// V_CNDMASK_B32_sdwa
    0U,	// V_CNDMASK_B64_PSEUDO
    138706027U,	// V_COS_F16_dpp
    0U,	// V_COS_F16_e32
    0U,	// V_COS_F16_e64
    0U,	// V_COS_F16_sdwa
    138702241U,	// V_COS_F32_dpp
    0U,	// V_COS_F32_e32
    0U,	// V_COS_F32_e64
    0U,	// V_COS_F32_sdwa
    0U,	// V_CUBEID_F32
    0U,	// V_CUBEMA_F32
    0U,	// V_CUBESC_F32
    0U,	// V_CUBETC_F32
    138701342U,	// V_CVT_F16_F32_dpp
    0U,	// V_CVT_F16_F32_e32
    0U,	// V_CVT_F16_F32_e64
    0U,	// V_CVT_F16_F32_sdwa
    71597451U,	// V_CVT_F16_I16_dpp
    0U,	// V_CVT_F16_I16_e32
    0U,	// V_CVT_F16_I16_e64
    0U,	// V_CVT_F16_I16_sdwa
    71597727U,	// V_CVT_F16_U16_dpp
    0U,	// V_CVT_F16_U16_e32
    0U,	// V_CVT_F16_U16_e64
    0U,	// V_CVT_F16_U16_sdwa
    138705469U,	// V_CVT_F32_F16_dpp
    0U,	// V_CVT_F32_F16_e32
    0U,	// V_CVT_F32_F16_e64
    0U,	// V_CVT_F32_F16_sdwa
    0U,	// V_CVT_F32_F64_e32
    0U,	// V_CVT_F32_F64_e64
    71593980U,	// V_CVT_F32_I32_dpp
    0U,	// V_CVT_F32_I32_e32
    0U,	// V_CVT_F32_I32_e64
    0U,	// V_CVT_F32_I32_sdwa
    71594326U,	// V_CVT_F32_U32_dpp
    0U,	// V_CVT_F32_U32_e32
    0U,	// V_CVT_F32_U32_e64
    0U,	// V_CVT_F32_U32_sdwa
    71592002U,	// V_CVT_F32_UBYTE0_dpp
    0U,	// V_CVT_F32_UBYTE0_e32
    0U,	// V_CVT_F32_UBYTE0_e64
    0U,	// V_CVT_F32_UBYTE0_sdwa
    71592019U,	// V_CVT_F32_UBYTE1_dpp
    0U,	// V_CVT_F32_UBYTE1_e32
    0U,	// V_CVT_F32_UBYTE1_e64
    0U,	// V_CVT_F32_UBYTE1_sdwa
    71594863U,	// V_CVT_F32_UBYTE2_dpp
    0U,	// V_CVT_F32_UBYTE2_e32
    0U,	// V_CVT_F32_UBYTE2_e64
    0U,	// V_CVT_F32_UBYTE2_sdwa
    71594880U,	// V_CVT_F32_UBYTE3_dpp
    0U,	// V_CVT_F32_UBYTE3_e32
    0U,	// V_CVT_F32_UBYTE3_e64
    0U,	// V_CVT_F32_UBYTE3_sdwa
    0U,	// V_CVT_F64_F32_e32
    0U,	// V_CVT_F64_F32_e64
    0U,	// V_CVT_F64_I32_e32
    0U,	// V_CVT_F64_I32_e64
    0U,	// V_CVT_F64_U32_e32
    0U,	// V_CVT_F64_U32_e64
    138701266U,	// V_CVT_FLR_I32_F32_dpp
    0U,	// V_CVT_FLR_I32_F32_e32
    0U,	// V_CVT_FLR_I32_F32_e64
    0U,	// V_CVT_FLR_I32_F32_sdwa
    138705522U,	// V_CVT_I16_F16_dpp
    0U,	// V_CVT_I16_F16_e32
    0U,	// V_CVT_I16_F16_e64
    0U,	// V_CVT_I16_F16_sdwa
    138701284U,	// V_CVT_I32_F32_dpp
    0U,	// V_CVT_I32_F32_e32
    0U,	// V_CVT_I32_F32_e64
    0U,	// V_CVT_I32_F32_sdwa
    0U,	// V_CVT_I32_F64_e32
    0U,	// V_CVT_I32_F64_e64
    138705483U,	// V_CVT_NORM_I16_F16_dpp
    0U,	// V_CVT_NORM_I16_F16_e32
    0U,	// V_CVT_NORM_I16_F16_e64
    0U,	// V_CVT_NORM_I16_F16_sdwa
    138705536U,	// V_CVT_NORM_U16_F16_dpp
    0U,	// V_CVT_NORM_U16_F16_e32
    0U,	// V_CVT_NORM_U16_F16_e64
    0U,	// V_CVT_NORM_U16_F16_sdwa
    71596529U,	// V_CVT_OFF_F32_I4_dpp
    0U,	// V_CVT_OFF_F32_I4_e32
    0U,	// V_CVT_OFF_F32_I4_e64
    0U,	// V_CVT_OFF_F32_I4_sdwa
    0U,	// V_CVT_PKACCUM_U8_F32_e32
    0U,	// V_CVT_PKACCUM_U8_F32_e64
    0U,	// V_CVT_PKNORM_I16_F16
    0U,	// V_CVT_PKNORM_I16_F32_e32
    0U,	// V_CVT_PKNORM_I16_F32_e64
    0U,	// V_CVT_PKNORM_U16_F16
    0U,	// V_CVT_PKNORM_U16_F32_e32
    0U,	// V_CVT_PKNORM_U16_F32_e64
    0U,	// V_CVT_PKRTZ_F16_F32_e32
    0U,	// V_CVT_PKRTZ_F16_F32_e64
    0U,	// V_CVT_PK_I16_I32_e32
    0U,	// V_CVT_PK_I16_I32_e64
    0U,	// V_CVT_PK_U16_U32_e32
    0U,	// V_CVT_PK_U16_U32_e64
    0U,	// V_CVT_PK_U8_F32
    138701228U,	// V_CVT_RPI_I32_F32_dpp
    0U,	// V_CVT_RPI_I32_F32_e32
    0U,	// V_CVT_RPI_I32_F32_e64
    0U,	// V_CVT_RPI_I32_F32_sdwa
    138705555U,	// V_CVT_U16_F16_dpp
    0U,	// V_CVT_U16_F16_e32
    0U,	// V_CVT_U16_F16_e64
    0U,	// V_CVT_U16_F16_sdwa
    138701298U,	// V_CVT_U32_F32_dpp
    0U,	// V_CVT_U32_F32_e32
    0U,	// V_CVT_U32_F32_e64
    0U,	// V_CVT_U32_F32_sdwa
    0U,	// V_CVT_U32_F64_e32
    0U,	// V_CVT_U32_F64_e64
    0U,	// V_DIV_FIXUP_F16
    0U,	// V_DIV_FIXUP_F16_gfx9
    0U,	// V_DIV_FIXUP_F32
    0U,	// V_DIV_FIXUP_F64
    0U,	// V_DIV_FMAS_F32
    0U,	// V_DIV_FMAS_F64
    0U,	// V_DIV_SCALE_F32
    0U,	// V_DIV_SCALE_F64
    2420406829U,	// V_DOT2C_F32_F16_dpp
    0U,	// V_DOT2C_F32_F16_e32
    0U,	// V_DOT2C_F32_F16_e64
    2487516539U,	// V_DOT2C_I32_I16_dpp
    0U,	// V_DOT2C_I32_I16_e32
    0U,	// V_DOT2C_I32_I16_e64
    0U,	// V_DOT2_F32_F16
    0U,	// V_DOT2_I32_I16
    0U,	// V_DOT2_U32_U16
    2487517149U,	// V_DOT4C_I32_I8_dpp
    0U,	// V_DOT4C_I32_I8_e32
    0U,	// V_DOT4C_I32_I8_e64
    0U,	// V_DOT4_I32_I8
    0U,	// V_DOT4_U32_U8
    2487515650U,	// V_DOT8C_I32_I4_dpp
    0U,	// V_DOT8C_I32_I4_e32
    0U,	// V_DOT8C_I32_I4_e64
    0U,	// V_DOT8_I32_I4
    0U,	// V_DOT8_U32_U4
    138705927U,	// V_EXP_F16_dpp
    0U,	// V_EXP_F16_e32
    0U,	// V_EXP_F16_e64
    0U,	// V_EXP_F16_sdwa
    138702081U,	// V_EXP_F32_dpp
    0U,	// V_EXP_F32_e32
    0U,	// V_EXP_F32_e64
    0U,	// V_EXP_F32_sdwa
    138702793U,	// V_EXP_LEGACY_F32_dpp
    0U,	// V_EXP_LEGACY_F32_e32
    0U,	// V_EXP_LEGACY_F32_e64
    0U,	// V_EXP_LEGACY_F32_sdwa
    71594151U,	// V_FFBH_I32_dpp
    0U,	// V_FFBH_I32_e32
    0U,	// V_FFBH_I32_e64
    0U,	// V_FFBH_I32_sdwa
    71594561U,	// V_FFBH_U32_dpp
    0U,	// V_FFBH_U32_e32
    0U,	// V_FFBH_U32_e64
    0U,	// V_FFBH_U32_sdwa
    71592201U,	// V_FFBL_B32_dpp
    0U,	// V_FFBL_B32_e32
    0U,	// V_FFBL_B32_e64
    0U,	// V_FFBL_B32_sdwa
    138706015U,	// V_FLOOR_F16_dpp
    0U,	// V_FLOOR_F16_e32
    0U,	// V_FLOOR_F16_e64
    0U,	// V_FLOOR_F16_sdwa
    138702229U,	// V_FLOOR_F32_dpp
    0U,	// V_FLOOR_F32_e32
    0U,	// V_FLOOR_F32_e64
    0U,	// V_FLOOR_F32_sdwa
    0U,	// V_FLOOR_F64_e32
    0U,	// V_FLOOR_F64_e64
    0U,	// V_FMAAK_F16
    0U,	// V_FMAAK_F32
    2420406979U,	// V_FMAC_F16_dpp
    0U,	// V_FMAC_F16_e32
    0U,	// V_FMAC_F16_e64
    0U,	// V_FMAC_F16_sdwa
    2420402835U,	// V_FMAC_F32_dpp
    0U,	// V_FMAC_F32_e32
    0U,	// V_FMAC_F32_e64
    0U,	// V_FMAC_F32_sdwa
    0U,	// V_FMAMK_F16
    0U,	// V_FMAMK_F32
    0U,	// V_FMA_F16
    0U,	// V_FMA_F16_gfx9
    0U,	// V_FMA_F32
    0U,	// V_FMA_F64
    0U,	// V_FMA_LEGACY_F32
    0U,	// V_FMA_MIXHI_F16
    0U,	// V_FMA_MIXLO_F16
    0U,	// V_FMA_MIX_F32
    138706070U,	// V_FRACT_F16_dpp
    0U,	// V_FRACT_F16_e32
    0U,	// V_FRACT_F16_e64
    0U,	// V_FRACT_F16_sdwa
    138702284U,	// V_FRACT_F32_dpp
    0U,	// V_FRACT_F32_e32
    0U,	// V_FRACT_F32_e64
    0U,	// V_FRACT_F32_sdwa
    0U,	// V_FRACT_F64_e32
    0U,	// V_FRACT_F64_e64
    138705502U,	// V_FREXP_EXP_I16_F16_dpp
    0U,	// V_FREXP_EXP_I16_F16_e32
    0U,	// V_FREXP_EXP_I16_F16_e64
    0U,	// V_FREXP_EXP_I16_F16_sdwa
    138701246U,	// V_FREXP_EXP_I32_F32_dpp
    0U,	// V_FREXP_EXP_I32_F32_e32
    0U,	// V_FREXP_EXP_I32_F32_e64
    0U,	// V_FREXP_EXP_I32_F32_sdwa
    0U,	// V_FREXP_EXP_I32_F64_e32
    0U,	// V_FREXP_EXP_I32_F64_e64
    138706194U,	// V_FREXP_MANT_F16_dpp
    0U,	// V_FREXP_MANT_F16_e32
    0U,	// V_FREXP_MANT_F16_e64
    0U,	// V_FREXP_MANT_F16_sdwa
    138702528U,	// V_FREXP_MANT_F32_dpp
    0U,	// V_FREXP_MANT_F32_e32
    0U,	// V_FREXP_MANT_F32_e64
    0U,	// V_FREXP_MANT_F32_sdwa
    0U,	// V_FREXP_MANT_F64_e32
    0U,	// V_FREXP_MANT_F64_e64
    0U,	// V_INDIRECT_REG_WRITE_B32_V1
    0U,	// V_INDIRECT_REG_WRITE_B32_V16
    0U,	// V_INDIRECT_REG_WRITE_B32_V2
    0U,	// V_INDIRECT_REG_WRITE_B32_V3
    0U,	// V_INDIRECT_REG_WRITE_B32_V32
    0U,	// V_INDIRECT_REG_WRITE_B32_V4
    0U,	// V_INDIRECT_REG_WRITE_B32_V5
    0U,	// V_INDIRECT_REG_WRITE_B32_V8
    0U,	// V_INTERP_MOV_F32
    0U,	// V_INTERP_MOV_F32_e64
    0U,	// V_INTERP_P1LL_F16
    0U,	// V_INTERP_P1LV_F16
    0U,	// V_INTERP_P1_F32
    0U,	// V_INTERP_P1_F32_16bank
    0U,	// V_INTERP_P1_F32_e64
    0U,	// V_INTERP_P2_F16
    0U,	// V_INTERP_P2_F16_gfx9
    0U,	// V_INTERP_P2_F32
    0U,	// V_INTERP_P2_F32_e64
    2286189585U,	// V_LDEXP_F16_dpp
    0U,	// V_LDEXP_F16_e32
    0U,	// V_LDEXP_F16_e64
    0U,	// V_LDEXP_F16_sdwa
    0U,	// V_LDEXP_F32_e32
    0U,	// V_LDEXP_F32_e64
    0U,	// V_LDEXP_F64
    0U,	// V_LERP_U8
    138702033U,	// V_LOG_CLAMP_F32_dpp
    0U,	// V_LOG_CLAMP_F32_e32
    0U,	// V_LOG_CLAMP_F32_e64
    0U,	// V_LOG_CLAMP_F32_sdwa
    138705841U,	// V_LOG_F16_dpp
    0U,	// V_LOG_F16_e32
    0U,	// V_LOG_F16_e64
    0U,	// V_LOG_F16_sdwa
    138701920U,	// V_LOG_F32_dpp
    0U,	// V_LOG_F32_e32
    0U,	// V_LOG_F32_e64
    0U,	// V_LOG_F32_sdwa
    138702725U,	// V_LOG_LEGACY_F32_dpp
    0U,	// V_LOG_LEGACY_F32_e32
    0U,	// V_LOG_LEGACY_F32_e64
    0U,	// V_LOG_LEGACY_F32_sdwa
    2219080209U,	// V_LSHLREV_B16_dpp
    0U,	// V_LSHLREV_B16_e32
    0U,	// V_LSHLREV_B16_e64
    0U,	// V_LSHLREV_B16_sdwa
    2219075958U,	// V_LSHLREV_B32_dpp
    0U,	// V_LSHLREV_B32_e32
    0U,	// V_LSHLREV_B32_e64
    0U,	// V_LSHLREV_B32_sdwa
    0U,	// V_LSHLREV_B64
    0U,	// V_LSHL_ADD_U32
    2219075860U,	// V_LSHL_B32_dpp
    0U,	// V_LSHL_B32_e32
    0U,	// V_LSHL_B32_e64
    0U,	// V_LSHL_B32_sdwa
    0U,	// V_LSHL_B64
    0U,	// V_LSHL_OR_B32
    2219080223U,	// V_LSHRREV_B16_dpp
    0U,	// V_LSHRREV_B16_e32
    0U,	// V_LSHRREV_B16_e64
    0U,	// V_LSHRREV_B16_sdwa
    2219075972U,	// V_LSHRREV_B32_dpp
    0U,	// V_LSHRREV_B32_e32
    0U,	// V_LSHRREV_B32_e64
    0U,	// V_LSHRREV_B32_sdwa
    0U,	// V_LSHRREV_B64
    2219075881U,	// V_LSHR_B32_dpp
    0U,	// V_LSHR_B32_e32
    0U,	// V_LSHR_B32_e64
    0U,	// V_LSHR_B32_sdwa
    0U,	// V_LSHR_B64
    2420406955U,	// V_MAC_F16_dpp
    0U,	// V_MAC_F16_e32
    0U,	// V_MAC_F16_e64
    0U,	// V_MAC_F16_sdwa
    2420402825U,	// V_MAC_F32_dpp
    0U,	// V_MAC_F32_e32
    0U,	// V_MAC_F32_e64
    0U,	// V_MAC_F32_sdwa
    2286186356U,	// V_MAC_LEGACY_F32_dpp
    0U,	// V_MAC_LEGACY_F32_e32
    0U,	// V_MAC_LEGACY_F32_e64
    0U,	// V_MAC_LEGACY_F32_sdwa
    0U,	// V_MADAK_F16
    0U,	// V_MADAK_F32
    0U,	// V_MADMK_F16
    0U,	// V_MADMK_F32
    0U,	// V_MAD_F16
    0U,	// V_MAD_F16_gfx9
    0U,	// V_MAD_F32
    0U,	// V_MAD_I16
    0U,	// V_MAD_I16_gfx9
    0U,	// V_MAD_I32_I16
    0U,	// V_MAD_I32_I24
    0U,	// V_MAD_I64_I32
    0U,	// V_MAD_LEGACY_F32
    0U,	// V_MAD_MIXHI_F16
    0U,	// V_MAD_MIXLO_F16
    0U,	// V_MAD_MIX_F32
    0U,	// V_MAD_U16
    0U,	// V_MAD_U16_gfx9
    0U,	// V_MAD_U32_U16
    0U,	// V_MAD_U32_U24
    0U,	// V_MAD_U64_U32
    0U,	// V_MAX3_F16
    0U,	// V_MAX3_F32
    0U,	// V_MAX3_I16
    0U,	// V_MAX3_I32
    0U,	// V_MAX3_U16
    0U,	// V_MAX3_U32
    2286189937U,	// V_MAX_F16_dpp
    0U,	// V_MAX_F16_e32
    0U,	// V_MAX_F16_e64
    0U,	// V_MAX_F16_sdwa
    2286186346U,	// V_MAX_F32_dpp
    0U,	// V_MAX_F32_e32
    0U,	// V_MAX_F32_e64
    0U,	// V_MAX_F32_sdwa
    0U,	// V_MAX_F64
    2219081365U,	// V_MAX_I16_dpp
    0U,	// V_MAX_I16_e32
    0U,	// V_MAX_I16_e64
    0U,	// V_MAX_I16_sdwa
    2219077964U,	// V_MAX_I32_dpp
    0U,	// V_MAX_I32_e32
    0U,	// V_MAX_I32_e64
    0U,	// V_MAX_I32_sdwa
    2286186475U,	// V_MAX_LEGACY_F32_dpp
    0U,	// V_MAX_LEGACY_F32_e32
    0U,	// V_MAX_LEGACY_F32_e64
    0U,	// V_MAX_LEGACY_F32_sdwa
    2219081683U,	// V_MAX_U16_dpp
    0U,	// V_MAX_U16_e32
    0U,	// V_MAX_U16_e64
    0U,	// V_MAX_U16_sdwa
    2219078501U,	// V_MAX_U32_dpp
    0U,	// V_MAX_U32_e32
    0U,	// V_MAX_U32_e64
    0U,	// V_MAX_U32_sdwa
    0U,	// V_MBCNT_HI_U32_B32_e32
    0U,	// V_MBCNT_HI_U32_B32_e64
    0U,	// V_MBCNT_LO_U32_B32_e32
    0U,	// V_MBCNT_LO_U32_B32_e64
    0U,	// V_MED3_F16
    0U,	// V_MED3_F32
    0U,	// V_MED3_I16
    0U,	// V_MED3_I32
    0U,	// V_MED3_U16
    0U,	// V_MED3_U32
    0U,	// V_MFMA_F32_16X16X16F16
    0U,	// V_MFMA_F32_16X16X1F32
    0U,	// V_MFMA_F32_16X16X2BF16
    0U,	// V_MFMA_F32_16X16X4F16
    0U,	// V_MFMA_F32_16X16X4F32
    0U,	// V_MFMA_F32_16X16X8BF16
    0U,	// V_MFMA_F32_32X32X1F32
    0U,	// V_MFMA_F32_32X32X2BF16
    0U,	// V_MFMA_F32_32X32X2F32
    0U,	// V_MFMA_F32_32X32X4BF16
    0U,	// V_MFMA_F32_32X32X4F16
    0U,	// V_MFMA_F32_32X32X8F16
    0U,	// V_MFMA_F32_4X4X1F32
    0U,	// V_MFMA_F32_4X4X2BF16
    0U,	// V_MFMA_F32_4X4X4F16
    0U,	// V_MFMA_I32_16X16X16I8
    0U,	// V_MFMA_I32_16X16X4I8
    0U,	// V_MFMA_I32_32X32X4I8
    0U,	// V_MFMA_I32_32X32X8I8
    0U,	// V_MFMA_I32_4X4X4I8
    0U,	// V_MIN3_F16
    0U,	// V_MIN3_F32
    0U,	// V_MIN3_I16
    0U,	// V_MIN3_I32
    0U,	// V_MIN3_U16
    0U,	// V_MIN3_U32
    2286189520U,	// V_MIN_F16_dpp
    0U,	// V_MIN_F16_e32
    0U,	// V_MIN_F16_e64
    0U,	// V_MIN_F16_sdwa
    2286185599U,	// V_MIN_F32_dpp
    0U,	// V_MIN_F32_e32
    0U,	// V_MIN_F32_e64
    0U,	// V_MIN_F32_sdwa
    0U,	// V_MIN_F64
    2219081235U,	// V_MIN_I16_dpp
    0U,	// V_MIN_I16_e32
    0U,	// V_MIN_I16_e64
    0U,	// V_MIN_I16_sdwa
    2219077810U,	// V_MIN_I32_dpp
    0U,	// V_MIN_I32_e32
    0U,	// V_MIN_I32_e64
    0U,	// V_MIN_I32_sdwa
    2286186407U,	// V_MIN_LEGACY_F32_dpp
    0U,	// V_MIN_LEGACY_F32_e32
    0U,	// V_MIN_LEGACY_F32_e64
    0U,	// V_MIN_LEGACY_F32_sdwa
    2219081541U,	// V_MIN_U16_dpp
    0U,	// V_MIN_U16_e32
    0U,	// V_MIN_U16_e64
    0U,	// V_MIN_U16_sdwa
    2219078271U,	// V_MIN_U32_dpp
    0U,	// V_MIN_U32_e32
    0U,	// V_MIN_U32_e64
    0U,	// V_MIN_U32_sdwa
    327700U,	// V_MOVRELD_B32_dpp
    0U,	// V_MOVRELD_B32_e32
    0U,	// V_MOVRELD_B32_e64
    0U,	// V_MOVRELD_B32_sdwa
    327681U,	// V_MOVRELSD_2_B32_dpp
    0U,	// V_MOVRELSD_2_B32_e32
    0U,	// V_MOVRELSD_2_B32_e64
    0U,	// V_MOVRELSD_2_B32_sdwa
    327716U,	// V_MOVRELSD_B32_dpp
    0U,	// V_MOVRELSD_B32_e32
    0U,	// V_MOVRELSD_B32_e64
    0U,	// V_MOVRELSD_B32_sdwa
    71592274U,	// V_MOVRELS_B32_dpp
    0U,	// V_MOVRELS_B32_e32
    0U,	// V_MOVRELS_B32_e64
    0U,	// V_MOVRELS_B32_sdwa
    71592338U,	// V_MOV_B32_dpp
    0U,	// V_MOV_B32_e32
    0U,	// V_MOV_B32_e64
    0U,	// V_MOV_B32_indirect
    0U,	// V_MOV_B32_sdwa
    71598394U,	// V_MOV_B64_DPP_PSEUDO
    0U,	// V_MOV_B64_PSEUDO
    0U,	// V_MQSAD_PK_U16_U8
    0U,	// V_MQSAD_U32_U8
    0U,	// V_MSAD_U8
    0U,	// V_MULLIT_F32
    2286189510U,	// V_MUL_F16_dpp
    0U,	// V_MUL_F16_e32
    0U,	// V_MUL_F16_e64
    0U,	// V_MUL_F16_sdwa
    2286185589U,	// V_MUL_F32_dpp
    0U,	// V_MUL_F32_e32
    0U,	// V_MUL_F32_e64
    0U,	// V_MUL_F32_sdwa
    0U,	// V_MUL_F64
    0U,	// V_MUL_HI_I32
    2219078545U,	// V_MUL_HI_I32_I24_dpp
    0U,	// V_MUL_HI_I32_I24_e32
    0U,	// V_MUL_HI_I32_I24_e64
    0U,	// V_MUL_HI_I32_I24_sdwa
    0U,	// V_MUL_HI_U32
    2219078576U,	// V_MUL_HI_U32_U24_dpp
    0U,	// V_MUL_HI_U32_U24_e32
    0U,	// V_MUL_HI_U32_U24_e64
    0U,	// V_MUL_HI_U32_U24_sdwa
    2219078562U,	// V_MUL_I32_I24_dpp
    0U,	// V_MUL_I32_I24_e32
    0U,	// V_MUL_I32_I24_e64
    0U,	// V_MUL_I32_I24_sdwa
    2286186390U,	// V_MUL_LEGACY_F32_dpp
    0U,	// V_MUL_LEGACY_F32_e32
    0U,	// V_MUL_LEGACY_F32_e64
    0U,	// V_MUL_LEGACY_F32_sdwa
    0U,	// V_MUL_LO_I32
    2219081551U,	// V_MUL_LO_U16_dpp
    0U,	// V_MUL_LO_U16_e32
    0U,	// V_MUL_LO_U16_e64
    0U,	// V_MUL_LO_U16_sdwa
    0U,	// V_MUL_LO_U32
    2219078593U,	// V_MUL_U32_U24_dpp
    0U,	// V_MUL_U32_U24_e32
    0U,	// V_MUL_U32_U24_e64
    0U,	// V_MUL_U32_U24_sdwa
    0U,	// V_NOP_e32
    0U,	// V_NOP_e64
    0U,	// V_NOP_sdwa
    71592288U,	// V_NOT_B32_dpp
    0U,	// V_NOT_B32_e32
    0U,	// V_NOT_B32_e64
    0U,	// V_NOT_B32_sdwa
    0U,	// V_OR3_B32
    2219075892U,	// V_OR_B32_dpp
    0U,	// V_OR_B32_e32
    0U,	// V_OR_B32_e64
    0U,	// V_OR_B32_sdwa
    0U,	// V_PACK_B32_F16
    0U,	// V_PERMLANE16_B32
    0U,	// V_PERMLANEX16_B32
    0U,	// V_PERM_B32
    0U,	// V_PIPEFLUSH_e32
    0U,	// V_PIPEFLUSH_e64
    0U,	// V_PIPEFLUSH_sdwa
    0U,	// V_PK_ADD_F16
    0U,	// V_PK_ADD_I16
    0U,	// V_PK_ADD_U16
    0U,	// V_PK_ASHRREV_I16
    2286189237U,	// V_PK_FMAC_F16_dpp
    0U,	// V_PK_FMAC_F16_e32
    0U,	// V_PK_FMAC_F16_e64
    0U,	// V_PK_FMAC_F16_sdwa
    0U,	// V_PK_FMA_F16
    0U,	// V_PK_LSHLREV_B16
    0U,	// V_PK_LSHRREV_B16
    0U,	// V_PK_MAD_I16
    0U,	// V_PK_MAD_U16
    0U,	// V_PK_MAX_F16
    0U,	// V_PK_MAX_I16
    0U,	// V_PK_MAX_U16
    0U,	// V_PK_MIN_F16
    0U,	// V_PK_MIN_I16
    0U,	// V_PK_MIN_U16
    0U,	// V_PK_MUL_F16
    0U,	// V_PK_MUL_LO_U16
    0U,	// V_PK_SUB_I16
    0U,	// V_PK_SUB_U16
    0U,	// V_QSAD_PK_U16_U8
    138702049U,	// V_RCP_CLAMP_F32_dpp
    0U,	// V_RCP_CLAMP_F32_e32
    0U,	// V_RCP_CLAMP_F32_e64
    0U,	// V_RCP_CLAMP_F32_sdwa
    0U,	// V_RCP_CLAMP_F64_e32
    0U,	// V_RCP_CLAMP_F64_e64
    138705917U,	// V_RCP_F16_dpp
    0U,	// V_RCP_F16_e32
    0U,	// V_RCP_F16_e64
    0U,	// V_RCP_F16_sdwa
    138702023U,	// V_RCP_F32_dpp
    0U,	// V_RCP_F32_e32
    0U,	// V_RCP_F32_e64
    0U,	// V_RCP_F32_sdwa
    0U,	// V_RCP_F64_e32
    0U,	// V_RCP_F64_e64
    138701788U,	// V_RCP_IFLAG_F32_dpp
    0U,	// V_RCP_IFLAG_F32_e32
    0U,	// V_RCP_IFLAG_F32_e64
    0U,	// V_RCP_IFLAG_F32_sdwa
    138702776U,	// V_RCP_LEGACY_F32_dpp
    0U,	// V_RCP_LEGACY_F32_e32
    0U,	// V_RCP_LEGACY_F32_e64
    0U,	// V_RCP_LEGACY_F32_sdwa
    0U,	// V_READLANE_B32
    138705748U,	// V_RNDNE_F16_dpp
    0U,	// V_RNDNE_F16_e32
    0U,	// V_RNDNE_F16_e64
    0U,	// V_RNDNE_F16_sdwa
    138701724U,	// V_RNDNE_F32_dpp
    0U,	// V_RNDNE_F32_e32
    0U,	// V_RNDNE_F32_e64
    0U,	// V_RNDNE_F32_sdwa
    0U,	// V_RNDNE_F64_e32
    0U,	// V_RNDNE_F64_e64
    138702065U,	// V_RSQ_CLAMP_F32_dpp
    0U,	// V_RSQ_CLAMP_F32_e32
    0U,	// V_RSQ_CLAMP_F32_e64
    0U,	// V_RSQ_CLAMP_F32_sdwa
    0U,	// V_RSQ_CLAMP_F64_e32
    0U,	// V_RSQ_CLAMP_F64_e64
    138706005U,	// V_RSQ_F16_dpp
    0U,	// V_RSQ_F16_e32
    0U,	// V_RSQ_F16_e64
    0U,	// V_RSQ_F16_sdwa
    138702219U,	// V_RSQ_F32_dpp
    0U,	// V_RSQ_F32_e32
    0U,	// V_RSQ_F32_e64
    0U,	// V_RSQ_F32_sdwa
    0U,	// V_RSQ_F64_e32
    0U,	// V_RSQ_F64_e64
    138702810U,	// V_RSQ_LEGACY_F32_dpp
    0U,	// V_RSQ_LEGACY_F32_e32
    0U,	// V_RSQ_LEGACY_F32_e64
    0U,	// V_RSQ_LEGACY_F32_sdwa
    0U,	// V_SAD_HI_U8
    0U,	// V_SAD_U16
    0U,	// V_SAD_U32
    0U,	// V_SAD_U8
    71597465U,	// V_SAT_PK_U8_I16_dpp
    0U,	// V_SAT_PK_U8_I16_e32
    0U,	// V_SAT_PK_U8_I16_e64
    0U,	// V_SAT_PK_U8_I16_sdwa
    71592160U,	// V_SCREEN_PARTITION_4SE_B32_dpp
    0U,	// V_SCREEN_PARTITION_4SE_B32_e32
    0U,	// V_SCREEN_PARTITION_4SE_B32_e64
    0U,	// V_SCREEN_PARTITION_4SE_B32_sdwa
    0U,	// V_SET_INACTIVE_B32
    0U,	// V_SET_INACTIVE_B64
    138705882U,	// V_SIN_F16_dpp
    0U,	// V_SIN_F16_e32
    0U,	// V_SIN_F16_e64
    0U,	// V_SIN_F16_sdwa
    138701961U,	// V_SIN_F32_dpp
    0U,	// V_SIN_F32_e32
    0U,	// V_SIN_F32_e64
    0U,	// V_SIN_F32_sdwa
    138706211U,	// V_SQRT_F16_dpp
    0U,	// V_SQRT_F16_e32
    0U,	// V_SQRT_F16_e64
    0U,	// V_SQRT_F16_sdwa
    138702545U,	// V_SQRT_F32_dpp
    0U,	// V_SQRT_F32_e32
    0U,	// V_SQRT_F32_e64
    0U,	// V_SQRT_F32_sdwa
    0U,	// V_SQRT_F64_e32
    0U,	// V_SQRT_F64_e64
    2227467082U,	// V_SUBBREV_U32_dpp
    0U,	// V_SUBBREV_U32_e32
    0U,	// V_SUBBREV_U32_e64
    0U,	// V_SUBBREV_U32_sdwa
    2227466627U,	// V_SUBB_U32_dpp
    0U,	// V_SUBB_U32_e32
    0U,	// V_SUBB_U32_e64
    0U,	// V_SUBB_U32_sdwa
    2227466960U,	// V_SUBREV_CO_U32_dpp
    0U,	// V_SUBREV_CO_U32_e32
    0U,	// V_SUBREV_CO_U32_e64
    0U,	// V_SUBREV_CO_U32_sdwa
    2286189924U,	// V_SUBREV_F16_dpp
    0U,	// V_SUBREV_F16_e32
    0U,	// V_SUBREV_F16_e64
    0U,	// V_SUBREV_F16_sdwa
    2286186316U,	// V_SUBREV_F32_dpp
    0U,	// V_SUBREV_F32_e32
    0U,	// V_SUBREV_F32_e64
    0U,	// V_SUBREV_F32_sdwa
    2219081670U,	// V_SUBREV_U16_dpp
    0U,	// V_SUBREV_U16_e32
    0U,	// V_SUBREV_U16_e64
    0U,	// V_SUBREV_U16_sdwa
    2219078488U,	// V_SUBREV_U32_dpp
    0U,	// V_SUBREV_U32_e32
    0U,	// V_SUBREV_U32_e64
    0U,	// V_SUBREV_U32_sdwa
    2227466903U,	// V_SUB_CO_U32_dpp
    0U,	// V_SUB_CO_U32_e32
    0U,	// V_SUB_CO_U32_e64
    0U,	// V_SUB_CO_U32_sdwa
    2286189217U,	// V_SUB_F16_dpp
    0U,	// V_SUB_F16_e32
    0U,	// V_SUB_F16_e64
    0U,	// V_SUB_F16_sdwa
    2286185087U,	// V_SUB_F32_dpp
    0U,	// V_SUB_F32_e32
    0U,	// V_SUB_F32_e64
    0U,	// V_SUB_F32_sdwa
    0U,	// V_SUB_I16
    0U,	// V_SUB_I32
    2219081389U,	// V_SUB_U16_dpp
    0U,	// V_SUB_U16_e32
    0U,	// V_SUB_U16_e64
    0U,	// V_SUB_U16_sdwa
    2219078030U,	// V_SUB_U32_dpp
    0U,	// V_SUB_U32_e32
    0U,	// V_SUB_U32_e64
    0U,	// V_SUB_U32_sdwa
    0U,	// V_SUB_U64_PSEUDO
    0U,	// V_SWAPREL_B32
    0U,	// V_SWAP_B32
    0U,	// V_TRIG_PREOP_F64
    138705614U,	// V_TRUNC_F16_dpp
    0U,	// V_TRUNC_F16_e32
    0U,	// V_TRUNC_F16_e64
    0U,	// V_TRUNC_F16_sdwa
    138701470U,	// V_TRUNC_F32_dpp
    0U,	// V_TRUNC_F32_e32
    0U,	// V_TRUNC_F32_e64
    0U,	// V_TRUNC_F32_sdwa
    0U,	// V_TRUNC_F64_e32
    0U,	// V_TRUNC_F64_e64
    0U,	// V_WRITELANE_B32
    0U,	// V_XAD_U32
    2219075901U,	// V_XNOR_B32_dpp
    0U,	// V_XNOR_B32_e32
    0U,	// V_XNOR_B32_e64
    0U,	// V_XNOR_B32_sdwa
    0U,	// V_XOR3_B32
    2219075912U,	// V_XOR_B32_dpp
    0U,	// V_XOR_B32_e32
    0U,	// V_XOR_B32_e64
    0U,	// V_XOR_B32_sdwa
    0U,	// WAVE_BARRIER
    0U,	// WQM
    0U,	// WWM
    2218873816U,	// BUFFER_ATOMIC_ADD_ADDR64_RTN_gfx6_gfx7
    2151764952U,	// BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7
    2218873816U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN_gfx10
    2218873816U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN_gfx6_gfx7
    2218873816U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN_vi
    2151764952U,	// BUFFER_ATOMIC_ADD_BOTHEN_gfx10
    2151764952U,	// BUFFER_ATOMIC_ADD_BOTHEN_gfx6_gfx7
    2151764952U,	// BUFFER_ATOMIC_ADD_BOTHEN_vi
    2151753224U,	// BUFFER_ATOMIC_ADD_F32_BOTHEN_vi
    2151753224U,	// BUFFER_ATOMIC_ADD_F32_IDXEN_vi
    2151753224U,	// BUFFER_ATOMIC_ADD_F32_OFFEN_vi
    2162238984U,	// BUFFER_ATOMIC_ADD_F32_OFFSET_vi
    2218873816U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN_gfx10
    2218873816U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN_gfx6_gfx7
    2218873816U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN_vi
    2151764952U,	// BUFFER_ATOMIC_ADD_IDXEN_gfx10
    2151764952U,	// BUFFER_ATOMIC_ADD_IDXEN_gfx6_gfx7
    2151764952U,	// BUFFER_ATOMIC_ADD_IDXEN_vi
    2218873816U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN_gfx10
    2218873816U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN_gfx6_gfx7
    2218873816U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN_vi
    2151764952U,	// BUFFER_ATOMIC_ADD_OFFEN_gfx10
    2151764952U,	// BUFFER_ATOMIC_ADD_OFFEN_gfx6_gfx7
    2151764952U,	// BUFFER_ATOMIC_ADD_OFFEN_vi
    2229359576U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx10
    2229359576U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx6_gfx7
    2229359576U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN_vi
    2162250712U,	// BUFFER_ATOMIC_ADD_OFFSET_gfx10
    2162250712U,	// BUFFER_ATOMIC_ADD_OFFSET_gfx6_gfx7
    2162250712U,	// BUFFER_ATOMIC_ADD_OFFSET_vi
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_ADDR64_RTN_gfx6_gfx7
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_ADDR64_gfx6_gfx7
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN_gfx10
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN_gfx6_gfx7
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN_vi
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_gfx10
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_gfx6_gfx7
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_vi
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN_gfx10
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN_gfx6_gfx7
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN_vi
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_gfx10
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_gfx6_gfx7
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_vi
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN_gfx10
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN_gfx6_gfx7
    2218864072U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN_vi
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_gfx10
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_gfx6_gfx7
    2151755208U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_vi
    2229349832U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN_gfx10
    2229349832U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN_gfx6_gfx7
    2229349832U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN_vi
    2162240968U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_gfx10
    2162240968U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_gfx6_gfx7
    2162240968U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_vi
    2218873958U,	// BUFFER_ATOMIC_AND_ADDR64_RTN_gfx6_gfx7
    2151765094U,	// BUFFER_ATOMIC_AND_ADDR64_gfx6_gfx7
    2218873958U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN_gfx10
    2218873958U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN_gfx6_gfx7
    2218873958U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN_vi
    2151765094U,	// BUFFER_ATOMIC_AND_BOTHEN_gfx10
    2151765094U,	// BUFFER_ATOMIC_AND_BOTHEN_gfx6_gfx7
    2151765094U,	// BUFFER_ATOMIC_AND_BOTHEN_vi
    2218873958U,	// BUFFER_ATOMIC_AND_IDXEN_RTN_gfx10
    2218873958U,	// BUFFER_ATOMIC_AND_IDXEN_RTN_gfx6_gfx7
    2218873958U,	// BUFFER_ATOMIC_AND_IDXEN_RTN_vi
    2151765094U,	// BUFFER_ATOMIC_AND_IDXEN_gfx10
    2151765094U,	// BUFFER_ATOMIC_AND_IDXEN_gfx6_gfx7
    2151765094U,	// BUFFER_ATOMIC_AND_IDXEN_vi
    2218873958U,	// BUFFER_ATOMIC_AND_OFFEN_RTN_gfx10
    2218873958U,	// BUFFER_ATOMIC_AND_OFFEN_RTN_gfx6_gfx7
    2218873958U,	// BUFFER_ATOMIC_AND_OFFEN_RTN_vi
    2151765094U,	// BUFFER_ATOMIC_AND_OFFEN_gfx10
    2151765094U,	// BUFFER_ATOMIC_AND_OFFEN_gfx6_gfx7
    2151765094U,	// BUFFER_ATOMIC_AND_OFFEN_vi
    2229359718U,	// BUFFER_ATOMIC_AND_OFFSET_RTN_gfx10
    2229359718U,	// BUFFER_ATOMIC_AND_OFFSET_RTN_gfx6_gfx7
    2229359718U,	// BUFFER_ATOMIC_AND_OFFSET_RTN_vi
    2162250854U,	// BUFFER_ATOMIC_AND_OFFSET_gfx10
    2162250854U,	// BUFFER_ATOMIC_AND_OFFSET_gfx6_gfx7
    2162250854U,	// BUFFER_ATOMIC_AND_OFFSET_vi
    2218864155U,	// BUFFER_ATOMIC_AND_X2_ADDR64_RTN_gfx6_gfx7
    2151755291U,	// BUFFER_ATOMIC_AND_X2_ADDR64_gfx6_gfx7
    2218864155U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN_gfx10
    2218864155U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN_gfx6_gfx7
    2218864155U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN_vi
    2151755291U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_gfx10
    2151755291U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_gfx6_gfx7
    2151755291U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_vi
    2218864155U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN_gfx10
    2218864155U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN_gfx6_gfx7
    2218864155U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN_vi
    2151755291U,	// BUFFER_ATOMIC_AND_X2_IDXEN_gfx10
    2151755291U,	// BUFFER_ATOMIC_AND_X2_IDXEN_gfx6_gfx7
    2151755291U,	// BUFFER_ATOMIC_AND_X2_IDXEN_vi
    2218864155U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN_gfx10
    2218864155U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN_gfx6_gfx7
    2218864155U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN_vi
    2151755291U,	// BUFFER_ATOMIC_AND_X2_OFFEN_gfx10
    2151755291U,	// BUFFER_ATOMIC_AND_X2_OFFEN_gfx6_gfx7
    2151755291U,	// BUFFER_ATOMIC_AND_X2_OFFEN_vi
    2229349915U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN_gfx10
    2229349915U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN_gfx6_gfx7
    2229349915U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN_vi
    2162241051U,	// BUFFER_ATOMIC_AND_X2_OFFSET_gfx10
    2162241051U,	// BUFFER_ATOMIC_AND_X2_OFFSET_gfx6_gfx7
    2162241051U,	// BUFFER_ATOMIC_AND_X2_OFFSET_vi
    2218877012U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64_RTN_gfx6_gfx7
    2151768148U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64_gfx6_gfx7
    2218877012U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN_gfx10
    2218877012U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN_gfx6_gfx7
    2218877012U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN_vi
    2151768148U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_gfx10
    2151768148U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_gfx6_gfx7
    2151768148U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_vi
    2218877012U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN_gfx10
    2218877012U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN_gfx6_gfx7
    2218877012U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN_vi
    2151768148U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_gfx10
    2151768148U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_gfx6_gfx7
    2151768148U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_vi
    2218877012U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN_gfx10
    2218877012U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN_gfx6_gfx7
    2218877012U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN_vi
    2151768148U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_gfx10
    2151768148U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_gfx6_gfx7
    2151768148U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_vi
    2229362772U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN_gfx10
    2229362772U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN_gfx6_gfx7
    2229362772U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN_vi
    2162253908U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_gfx10
    2162253908U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_gfx6_gfx7
    2162253908U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_vi
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64_RTN_gfx6_gfx7
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64_gfx6_gfx7
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN_gfx10
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN_gfx6_gfx7
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN_vi
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_gfx10
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_gfx6_gfx7
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_vi
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN_gfx10
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN_gfx6_gfx7
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN_vi
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_gfx10
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_gfx6_gfx7
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_vi
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN_gfx10
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN_gfx6_gfx7
    2218864591U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN_vi
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_gfx10
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_gfx6_gfx7
    2151755727U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_vi
    2229350351U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN_gfx10
    2229350351U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN_gfx6_gfx7
    2229350351U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN_vi
    2162241487U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_gfx10
    2162241487U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_gfx6_gfx7
    2162241487U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_vi
    2218873447U,	// BUFFER_ATOMIC_CSUB_BOTHEN_RTN_gfx10
    2218873447U,	// BUFFER_ATOMIC_CSUB_IDXEN_RTN_gfx10
    2218873447U,	// BUFFER_ATOMIC_CSUB_OFFEN_RTN_gfx10
    2229359207U,	// BUFFER_ATOMIC_CSUB_OFFSET_RTN_gfx10
    2218873539U,	// BUFFER_ATOMIC_DEC_ADDR64_RTN_gfx6_gfx7
    2151764675U,	// BUFFER_ATOMIC_DEC_ADDR64_gfx6_gfx7
    2218873539U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN_gfx10
    2218873539U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN_gfx6_gfx7
    2218873539U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN_vi
    2151764675U,	// BUFFER_ATOMIC_DEC_BOTHEN_gfx10
    2151764675U,	// BUFFER_ATOMIC_DEC_BOTHEN_gfx6_gfx7
    2151764675U,	// BUFFER_ATOMIC_DEC_BOTHEN_vi
    2218873539U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN_gfx10
    2218873539U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN_gfx6_gfx7
    2218873539U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN_vi
    2151764675U,	// BUFFER_ATOMIC_DEC_IDXEN_gfx10
    2151764675U,	// BUFFER_ATOMIC_DEC_IDXEN_gfx6_gfx7
    2151764675U,	// BUFFER_ATOMIC_DEC_IDXEN_vi
    2218873539U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN_gfx10
    2218873539U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN_gfx6_gfx7
    2218873539U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN_vi
    2151764675U,	// BUFFER_ATOMIC_DEC_OFFEN_gfx10
    2151764675U,	// BUFFER_ATOMIC_DEC_OFFEN_gfx6_gfx7
    2151764675U,	// BUFFER_ATOMIC_DEC_OFFEN_vi
    2229359299U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN_gfx10
    2229359299U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN_gfx6_gfx7
    2229359299U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN_vi
    2162250435U,	// BUFFER_ATOMIC_DEC_OFFSET_gfx10
    2162250435U,	// BUFFER_ATOMIC_DEC_OFFSET_gfx6_gfx7
    2162250435U,	// BUFFER_ATOMIC_DEC_OFFSET_vi
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_ADDR64_RTN_gfx6_gfx7
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_ADDR64_gfx6_gfx7
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN_gfx10
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN_gfx6_gfx7
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN_vi
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_gfx10
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_gfx6_gfx7
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_vi
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN_gfx10
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN_gfx6_gfx7
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN_vi
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_gfx10
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_gfx6_gfx7
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_vi
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN_gfx10
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN_gfx6_gfx7
    2218863906U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN_vi
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_gfx10
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_gfx6_gfx7
    2151755042U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_vi
    2229349666U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN_gfx10
    2229349666U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN_gfx6_gfx7
    2229349666U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN_vi
    2162240802U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_gfx10
    2162240802U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_gfx6_gfx7
    2162240802U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_vi
    2218877098U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64_RTN_gfx6_gfx7
    2151768234U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64_gfx6_gfx7
    2218877098U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_RTN_gfx10
    2218877098U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_RTN_gfx6_gfx7
    2151768234U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_gfx10
    2151768234U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_gfx6_gfx7
    2218877098U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_RTN_gfx10
    2218877098U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_RTN_gfx6_gfx7
    2151768234U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_gfx10
    2151768234U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_gfx6_gfx7
    2218877098U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_RTN_gfx10
    2218877098U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_RTN_gfx6_gfx7
    2151768234U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_gfx10
    2151768234U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_gfx6_gfx7
    2229362858U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_RTN_gfx10
    2229362858U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_RTN_gfx6_gfx7
    2162253994U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_gfx10
    2162253994U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_gfx6_gfx7
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64_RTN_gfx6_gfx7
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64_gfx6_gfx7
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_RTN_gfx10
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_RTN_gfx6_gfx7
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_gfx10
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_gfx6_gfx7
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_RTN_gfx10
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_RTN_gfx6_gfx7
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_gfx10
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_gfx6_gfx7
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_RTN_gfx10
    2218864689U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_RTN_gfx6_gfx7
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_gfx10
    2151755825U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_gfx6_gfx7
    2229350449U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_RTN_gfx10
    2229350449U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_RTN_gfx6_gfx7
    2162241585U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_gfx10
    2162241585U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_gfx6_gfx7
    2218878274U,	// BUFFER_ATOMIC_FMAX_ADDR64_RTN_gfx6_gfx7
    2151769410U,	// BUFFER_ATOMIC_FMAX_ADDR64_gfx6_gfx7
    2218878274U,	// BUFFER_ATOMIC_FMAX_BOTHEN_RTN_gfx10
    2218878274U,	// BUFFER_ATOMIC_FMAX_BOTHEN_RTN_gfx6_gfx7
    2151769410U,	// BUFFER_ATOMIC_FMAX_BOTHEN_gfx10
    2151769410U,	// BUFFER_ATOMIC_FMAX_BOTHEN_gfx6_gfx7
    2218878274U,	// BUFFER_ATOMIC_FMAX_IDXEN_RTN_gfx10
    2218878274U,	// BUFFER_ATOMIC_FMAX_IDXEN_RTN_gfx6_gfx7
    2151769410U,	// BUFFER_ATOMIC_FMAX_IDXEN_gfx10
    2151769410U,	// BUFFER_ATOMIC_FMAX_IDXEN_gfx6_gfx7
    2218878274U,	// BUFFER_ATOMIC_FMAX_OFFEN_RTN_gfx10
    2218878274U,	// BUFFER_ATOMIC_FMAX_OFFEN_RTN_gfx6_gfx7
    2151769410U,	// BUFFER_ATOMIC_FMAX_OFFEN_gfx10
    2151769410U,	// BUFFER_ATOMIC_FMAX_OFFEN_gfx6_gfx7
    2229364034U,	// BUFFER_ATOMIC_FMAX_OFFSET_RTN_gfx10
    2229364034U,	// BUFFER_ATOMIC_FMAX_OFFSET_RTN_gfx6_gfx7
    2162255170U,	// BUFFER_ATOMIC_FMAX_OFFSET_gfx10
    2162255170U,	// BUFFER_ATOMIC_FMAX_OFFSET_gfx6_gfx7
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64_RTN_gfx6_gfx7
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64_gfx6_gfx7
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_RTN_gfx10
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_RTN_gfx6_gfx7
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_gfx10
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_gfx6_gfx7
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_RTN_gfx10
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_RTN_gfx6_gfx7
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_gfx10
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_gfx6_gfx7
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_RTN_gfx10
    2218864926U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_RTN_gfx6_gfx7
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_gfx10
    2151756062U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_gfx6_gfx7
    2229350686U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_RTN_gfx10
    2229350686U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_RTN_gfx6_gfx7
    2162241822U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_gfx10
    2162241822U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_gfx6_gfx7
    2218875879U,	// BUFFER_ATOMIC_FMIN_ADDR64_RTN_gfx6_gfx7
    2151767015U,	// BUFFER_ATOMIC_FMIN_ADDR64_gfx6_gfx7
    2218875879U,	// BUFFER_ATOMIC_FMIN_BOTHEN_RTN_gfx10
    2218875879U,	// BUFFER_ATOMIC_FMIN_BOTHEN_RTN_gfx6_gfx7
    2151767015U,	// BUFFER_ATOMIC_FMIN_BOTHEN_gfx10
    2151767015U,	// BUFFER_ATOMIC_FMIN_BOTHEN_gfx6_gfx7
    2218875879U,	// BUFFER_ATOMIC_FMIN_IDXEN_RTN_gfx10
    2218875879U,	// BUFFER_ATOMIC_FMIN_IDXEN_RTN_gfx6_gfx7
    2151767015U,	// BUFFER_ATOMIC_FMIN_IDXEN_gfx10
    2151767015U,	// BUFFER_ATOMIC_FMIN_IDXEN_gfx6_gfx7
    2218875879U,	// BUFFER_ATOMIC_FMIN_OFFEN_RTN_gfx10
    2218875879U,	// BUFFER_ATOMIC_FMIN_OFFEN_RTN_gfx6_gfx7
    2151767015U,	// BUFFER_ATOMIC_FMIN_OFFEN_gfx10
    2151767015U,	// BUFFER_ATOMIC_FMIN_OFFEN_gfx6_gfx7
    2229361639U,	// BUFFER_ATOMIC_FMIN_OFFSET_RTN_gfx10
    2229361639U,	// BUFFER_ATOMIC_FMIN_OFFSET_RTN_gfx6_gfx7
    2162252775U,	// BUFFER_ATOMIC_FMIN_OFFSET_gfx10
    2162252775U,	// BUFFER_ATOMIC_FMIN_OFFSET_gfx6_gfx7
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64_RTN_gfx6_gfx7
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64_gfx6_gfx7
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_RTN_gfx10
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_RTN_gfx6_gfx7
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_gfx10
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_gfx6_gfx7
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_RTN_gfx10
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_RTN_gfx6_gfx7
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_gfx10
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_gfx6_gfx7
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_RTN_gfx10
    2218864258U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_RTN_gfx6_gfx7
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_gfx10
    2151755394U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_gfx6_gfx7
    2229350018U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_RTN_gfx10
    2229350018U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_RTN_gfx6_gfx7
    2162241154U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_gfx10
    2162241154U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_gfx6_gfx7
    2218873628U,	// BUFFER_ATOMIC_INC_ADDR64_RTN_gfx6_gfx7
    2151764764U,	// BUFFER_ATOMIC_INC_ADDR64_gfx6_gfx7
    2218873628U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN_gfx10
    2218873628U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN_gfx6_gfx7
    2218873628U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN_vi
    2151764764U,	// BUFFER_ATOMIC_INC_BOTHEN_gfx10
    2151764764U,	// BUFFER_ATOMIC_INC_BOTHEN_gfx6_gfx7
    2151764764U,	// BUFFER_ATOMIC_INC_BOTHEN_vi
    2218873628U,	// BUFFER_ATOMIC_INC_IDXEN_RTN_gfx10
    2218873628U,	// BUFFER_ATOMIC_INC_IDXEN_RTN_gfx6_gfx7
    2218873628U,	// BUFFER_ATOMIC_INC_IDXEN_RTN_vi
    2151764764U,	// BUFFER_ATOMIC_INC_IDXEN_gfx10
    2151764764U,	// BUFFER_ATOMIC_INC_IDXEN_gfx6_gfx7
    2151764764U,	// BUFFER_ATOMIC_INC_IDXEN_vi
    2218873628U,	// BUFFER_ATOMIC_INC_OFFEN_RTN_gfx10
    2218873628U,	// BUFFER_ATOMIC_INC_OFFEN_RTN_gfx6_gfx7
    2218873628U,	// BUFFER_ATOMIC_INC_OFFEN_RTN_vi
    2151764764U,	// BUFFER_ATOMIC_INC_OFFEN_gfx10
    2151764764U,	// BUFFER_ATOMIC_INC_OFFEN_gfx6_gfx7
    2151764764U,	// BUFFER_ATOMIC_INC_OFFEN_vi
    2229359388U,	// BUFFER_ATOMIC_INC_OFFSET_RTN_gfx10
    2229359388U,	// BUFFER_ATOMIC_INC_OFFSET_RTN_gfx6_gfx7
    2229359388U,	// BUFFER_ATOMIC_INC_OFFSET_RTN_vi
    2162250524U,	// BUFFER_ATOMIC_INC_OFFSET_gfx10
    2162250524U,	// BUFFER_ATOMIC_INC_OFFSET_gfx6_gfx7
    2162250524U,	// BUFFER_ATOMIC_INC_OFFSET_vi
    2218863989U,	// BUFFER_ATOMIC_INC_X2_ADDR64_RTN_gfx6_gfx7
    2151755125U,	// BUFFER_ATOMIC_INC_X2_ADDR64_gfx6_gfx7
    2218863989U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN_gfx10
    2218863989U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN_gfx6_gfx7
    2218863989U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN_vi
    2151755125U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_gfx10
    2151755125U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_gfx6_gfx7
    2151755125U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_vi
    2218863989U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN_gfx10
    2218863989U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN_gfx6_gfx7
    2218863989U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN_vi
    2151755125U,	// BUFFER_ATOMIC_INC_X2_IDXEN_gfx10
    2151755125U,	// BUFFER_ATOMIC_INC_X2_IDXEN_gfx6_gfx7
    2151755125U,	// BUFFER_ATOMIC_INC_X2_IDXEN_vi
    2218863989U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN_gfx10
    2218863989U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN_gfx6_gfx7
    2218863989U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN_vi
    2151755125U,	// BUFFER_ATOMIC_INC_X2_OFFEN_gfx10
    2151755125U,	// BUFFER_ATOMIC_INC_X2_OFFEN_gfx6_gfx7
    2151755125U,	// BUFFER_ATOMIC_INC_X2_OFFEN_vi
    2229349749U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN_gfx10
    2229349749U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN_gfx6_gfx7
    2229349749U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN_vi
    2162240885U,	// BUFFER_ATOMIC_INC_X2_OFFSET_gfx10
    2162240885U,	// BUFFER_ATOMIC_INC_X2_OFFSET_gfx6_gfx7
    2162240885U,	// BUFFER_ATOMIC_INC_X2_OFFSET_vi
    2218877415U,	// BUFFER_ATOMIC_OR_ADDR64_RTN_gfx6_gfx7
    2151768551U,	// BUFFER_ATOMIC_OR_ADDR64_gfx6_gfx7
    2218877415U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN_gfx10
    2218877415U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN_gfx6_gfx7
    2218877415U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN_vi
    2151768551U,	// BUFFER_ATOMIC_OR_BOTHEN_gfx10
    2151768551U,	// BUFFER_ATOMIC_OR_BOTHEN_gfx6_gfx7
    2151768551U,	// BUFFER_ATOMIC_OR_BOTHEN_vi
    2218877415U,	// BUFFER_ATOMIC_OR_IDXEN_RTN_gfx10
    2218877415U,	// BUFFER_ATOMIC_OR_IDXEN_RTN_gfx6_gfx7
    2218877415U,	// BUFFER_ATOMIC_OR_IDXEN_RTN_vi
    2151768551U,	// BUFFER_ATOMIC_OR_IDXEN_gfx10
    2151768551U,	// BUFFER_ATOMIC_OR_IDXEN_gfx6_gfx7
    2151768551U,	// BUFFER_ATOMIC_OR_IDXEN_vi
    2218877415U,	// BUFFER_ATOMIC_OR_OFFEN_RTN_gfx10
    2218877415U,	// BUFFER_ATOMIC_OR_OFFEN_RTN_gfx6_gfx7
    2218877415U,	// BUFFER_ATOMIC_OR_OFFEN_RTN_vi
    2151768551U,	// BUFFER_ATOMIC_OR_OFFEN_gfx10
    2151768551U,	// BUFFER_ATOMIC_OR_OFFEN_gfx6_gfx7
    2151768551U,	// BUFFER_ATOMIC_OR_OFFEN_vi
    2229363175U,	// BUFFER_ATOMIC_OR_OFFSET_RTN_gfx10
    2229363175U,	// BUFFER_ATOMIC_OR_OFFSET_RTN_gfx6_gfx7
    2229363175U,	// BUFFER_ATOMIC_OR_OFFSET_RTN_vi
    2162254311U,	// BUFFER_ATOMIC_OR_OFFSET_gfx10
    2162254311U,	// BUFFER_ATOMIC_OR_OFFSET_gfx6_gfx7
    2162254311U,	// BUFFER_ATOMIC_OR_OFFSET_vi
    2218864764U,	// BUFFER_ATOMIC_OR_X2_ADDR64_RTN_gfx6_gfx7
    2151755900U,	// BUFFER_ATOMIC_OR_X2_ADDR64_gfx6_gfx7
    2218864764U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN_gfx10
    2218864764U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN_gfx6_gfx7
    2218864764U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN_vi
    2151755900U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_gfx10
    2151755900U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_gfx6_gfx7
    2151755900U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_vi
    2218864764U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN_gfx10
    2218864764U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN_gfx6_gfx7
    2218864764U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN_vi
    2151755900U,	// BUFFER_ATOMIC_OR_X2_IDXEN_gfx10
    2151755900U,	// BUFFER_ATOMIC_OR_X2_IDXEN_gfx6_gfx7
    2151755900U,	// BUFFER_ATOMIC_OR_X2_IDXEN_vi
    2218864764U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN_gfx10
    2218864764U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN_gfx6_gfx7
    2218864764U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN_vi
    2151755900U,	// BUFFER_ATOMIC_OR_X2_OFFEN_gfx10
    2151755900U,	// BUFFER_ATOMIC_OR_X2_OFFEN_gfx6_gfx7
    2151755900U,	// BUFFER_ATOMIC_OR_X2_OFFEN_vi
    2229350524U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN_gfx10
    2229350524U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN_gfx6_gfx7
    2229350524U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN_vi
    2162241660U,	// BUFFER_ATOMIC_OR_X2_OFFSET_gfx10
    2162241660U,	// BUFFER_ATOMIC_OR_X2_OFFSET_gfx6_gfx7
    2162241660U,	// BUFFER_ATOMIC_OR_X2_OFFSET_vi
    2151761402U,	// BUFFER_ATOMIC_PK_ADD_F16_BOTHEN_vi
    2151761402U,	// BUFFER_ATOMIC_PK_ADD_F16_IDXEN_vi
    2151761402U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFEN_vi
    2162247162U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFSET_vi
    2218878353U,	// BUFFER_ATOMIC_SMAX_ADDR64_RTN_gfx6_gfx7
    2151769489U,	// BUFFER_ATOMIC_SMAX_ADDR64_gfx6_gfx7
    2218878353U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN_gfx10
    2218878353U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN_gfx6_gfx7
    2218878353U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN_vi
    2151769489U,	// BUFFER_ATOMIC_SMAX_BOTHEN_gfx10
    2151769489U,	// BUFFER_ATOMIC_SMAX_BOTHEN_gfx6_gfx7
    2151769489U,	// BUFFER_ATOMIC_SMAX_BOTHEN_vi
    2218878353U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN_gfx10
    2218878353U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN_gfx6_gfx7
    2218878353U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN_vi
    2151769489U,	// BUFFER_ATOMIC_SMAX_IDXEN_gfx10
    2151769489U,	// BUFFER_ATOMIC_SMAX_IDXEN_gfx6_gfx7
    2151769489U,	// BUFFER_ATOMIC_SMAX_IDXEN_vi
    2218878353U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN_gfx10
    2218878353U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN_gfx6_gfx7
    2218878353U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN_vi
    2151769489U,	// BUFFER_ATOMIC_SMAX_OFFEN_gfx10
    2151769489U,	// BUFFER_ATOMIC_SMAX_OFFEN_gfx6_gfx7
    2151769489U,	// BUFFER_ATOMIC_SMAX_OFFEN_vi
    2229364113U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN_gfx10
    2229364113U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN_gfx6_gfx7
    2229364113U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN_vi
    2162255249U,	// BUFFER_ATOMIC_SMAX_OFFSET_gfx10
    2162255249U,	// BUFFER_ATOMIC_SMAX_OFFSET_gfx6_gfx7
    2162255249U,	// BUFFER_ATOMIC_SMAX_OFFSET_vi
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64_RTN_gfx6_gfx7
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64_gfx6_gfx7
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN_gfx10
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN_gfx6_gfx7
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN_vi
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_gfx10
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_gfx6_gfx7
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_vi
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN_gfx10
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN_gfx6_gfx7
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN_vi
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_gfx10
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_gfx6_gfx7
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_vi
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN_gfx10
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN_gfx6_gfx7
    2218864995U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN_vi
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_gfx10
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_gfx6_gfx7
    2151756131U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_vi
    2229350755U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN_gfx10
    2229350755U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN_gfx6_gfx7
    2229350755U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN_vi
    2162241891U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_gfx10
    2162241891U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_gfx6_gfx7
    2162241891U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_vi
    2218875958U,	// BUFFER_ATOMIC_SMIN_ADDR64_RTN_gfx6_gfx7
    2151767094U,	// BUFFER_ATOMIC_SMIN_ADDR64_gfx6_gfx7
    2218875958U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN_gfx10
    2218875958U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN_gfx6_gfx7
    2218875958U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN_vi
    2151767094U,	// BUFFER_ATOMIC_SMIN_BOTHEN_gfx10
    2151767094U,	// BUFFER_ATOMIC_SMIN_BOTHEN_gfx6_gfx7
    2151767094U,	// BUFFER_ATOMIC_SMIN_BOTHEN_vi
    2218875958U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN_gfx10
    2218875958U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN_gfx6_gfx7
    2218875958U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN_vi
    2151767094U,	// BUFFER_ATOMIC_SMIN_IDXEN_gfx10
    2151767094U,	// BUFFER_ATOMIC_SMIN_IDXEN_gfx6_gfx7
    2151767094U,	// BUFFER_ATOMIC_SMIN_IDXEN_vi
    2218875958U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN_gfx10
    2218875958U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN_gfx6_gfx7
    2218875958U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN_vi
    2151767094U,	// BUFFER_ATOMIC_SMIN_OFFEN_gfx10
    2151767094U,	// BUFFER_ATOMIC_SMIN_OFFEN_gfx6_gfx7
    2151767094U,	// BUFFER_ATOMIC_SMIN_OFFEN_vi
    2229361718U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN_gfx10
    2229361718U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN_gfx6_gfx7
    2229361718U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN_vi
    2162252854U,	// BUFFER_ATOMIC_SMIN_OFFSET_gfx10
    2162252854U,	// BUFFER_ATOMIC_SMIN_OFFSET_gfx6_gfx7
    2162252854U,	// BUFFER_ATOMIC_SMIN_OFFSET_vi
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64_RTN_gfx6_gfx7
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64_gfx6_gfx7
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN_gfx10
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN_gfx6_gfx7
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN_vi
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_gfx10
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_gfx6_gfx7
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_vi
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN_gfx10
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN_gfx6_gfx7
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN_vi
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_gfx10
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_gfx6_gfx7
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_vi
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN_gfx10
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN_gfx6_gfx7
    2218864327U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN_vi
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_gfx10
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_gfx6_gfx7
    2151755463U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_vi
    2229350087U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN_gfx10
    2229350087U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN_gfx6_gfx7
    2229350087U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN_vi
    2162241223U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_gfx10
    2162241223U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_gfx6_gfx7
    2162241223U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_vi
    2218873377U,	// BUFFER_ATOMIC_SUB_ADDR64_RTN_gfx6_gfx7
    2151764513U,	// BUFFER_ATOMIC_SUB_ADDR64_gfx6_gfx7
    2218873377U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN_gfx10
    2218873377U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN_gfx6_gfx7
    2218873377U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN_vi
    2151764513U,	// BUFFER_ATOMIC_SUB_BOTHEN_gfx10
    2151764513U,	// BUFFER_ATOMIC_SUB_BOTHEN_gfx6_gfx7
    2151764513U,	// BUFFER_ATOMIC_SUB_BOTHEN_vi
    2218873377U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN_gfx10
    2218873377U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN_gfx6_gfx7
    2218873377U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN_vi
    2151764513U,	// BUFFER_ATOMIC_SUB_IDXEN_gfx10
    2151764513U,	// BUFFER_ATOMIC_SUB_IDXEN_gfx6_gfx7
    2151764513U,	// BUFFER_ATOMIC_SUB_IDXEN_vi
    2218873377U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN_gfx10
    2218873377U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN_gfx6_gfx7
    2218873377U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN_vi
    2151764513U,	// BUFFER_ATOMIC_SUB_OFFEN_gfx10
    2151764513U,	// BUFFER_ATOMIC_SUB_OFFEN_gfx6_gfx7
    2151764513U,	// BUFFER_ATOMIC_SUB_OFFEN_vi
    2229359137U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN_gfx10
    2229359137U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN_gfx6_gfx7
    2229359137U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN_vi
    2162250273U,	// BUFFER_ATOMIC_SUB_OFFSET_gfx10
    2162250273U,	// BUFFER_ATOMIC_SUB_OFFSET_gfx6_gfx7
    2162250273U,	// BUFFER_ATOMIC_SUB_OFFSET_vi
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_ADDR64_RTN_gfx6_gfx7
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_ADDR64_gfx6_gfx7
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN_gfx10
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN_gfx6_gfx7
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN_vi
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_gfx10
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_gfx6_gfx7
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_vi
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN_gfx10
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN_gfx6_gfx7
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN_vi
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_gfx10
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_gfx6_gfx7
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_vi
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN_gfx10
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN_gfx6_gfx7
    2218863823U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN_vi
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_gfx10
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_gfx6_gfx7
    2151754959U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_vi
    2229349583U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN_gfx10
    2229349583U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN_gfx6_gfx7
    2229349583U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN_vi
    2162240719U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_gfx10
    2162240719U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_gfx6_gfx7
    2162240719U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_vi
    2218876912U,	// BUFFER_ATOMIC_SWAP_ADDR64_RTN_gfx6_gfx7
    2151768048U,	// BUFFER_ATOMIC_SWAP_ADDR64_gfx6_gfx7
    2218876912U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN_gfx10
    2218876912U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN_gfx6_gfx7
    2218876912U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN_vi
    2151768048U,	// BUFFER_ATOMIC_SWAP_BOTHEN_gfx10
    2151768048U,	// BUFFER_ATOMIC_SWAP_BOTHEN_gfx6_gfx7
    2151768048U,	// BUFFER_ATOMIC_SWAP_BOTHEN_vi
    2218876912U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN_gfx10
    2218876912U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN_gfx6_gfx7
    2218876912U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN_vi
    2151768048U,	// BUFFER_ATOMIC_SWAP_IDXEN_gfx10
    2151768048U,	// BUFFER_ATOMIC_SWAP_IDXEN_gfx6_gfx7
    2151768048U,	// BUFFER_ATOMIC_SWAP_IDXEN_vi
    2218876912U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN_gfx10
    2218876912U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN_gfx6_gfx7
    2218876912U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN_vi
    2151768048U,	// BUFFER_ATOMIC_SWAP_OFFEN_gfx10
    2151768048U,	// BUFFER_ATOMIC_SWAP_OFFEN_gfx6_gfx7
    2151768048U,	// BUFFER_ATOMIC_SWAP_OFFEN_vi
    2229362672U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN_gfx10
    2229362672U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN_gfx6_gfx7
    2229362672U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN_vi
    2162253808U,	// BUFFER_ATOMIC_SWAP_OFFSET_gfx10
    2162253808U,	// BUFFER_ATOMIC_SWAP_OFFSET_gfx6_gfx7
    2162253808U,	// BUFFER_ATOMIC_SWAP_OFFSET_vi
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64_RTN_gfx6_gfx7
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64_gfx6_gfx7
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN_gfx10
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN_gfx6_gfx7
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN_vi
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_gfx10
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_gfx6_gfx7
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_vi
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN_gfx10
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN_gfx6_gfx7
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN_vi
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_gfx10
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_gfx6_gfx7
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_vi
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN_gfx10
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN_gfx6_gfx7
    2218864501U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN_vi
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_gfx10
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_gfx6_gfx7
    2151755637U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_vi
    2229350261U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN_gfx10
    2229350261U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN_gfx6_gfx7
    2229350261U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN_vi
    2162241397U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_gfx10
    2162241397U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_gfx6_gfx7
    2162241397U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_vi
    2218878447U,	// BUFFER_ATOMIC_UMAX_ADDR64_RTN_gfx6_gfx7
    2151769583U,	// BUFFER_ATOMIC_UMAX_ADDR64_gfx6_gfx7
    2218878447U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN_gfx10
    2218878447U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN_gfx6_gfx7
    2218878447U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN_vi
    2151769583U,	// BUFFER_ATOMIC_UMAX_BOTHEN_gfx10
    2151769583U,	// BUFFER_ATOMIC_UMAX_BOTHEN_gfx6_gfx7
    2151769583U,	// BUFFER_ATOMIC_UMAX_BOTHEN_vi
    2218878447U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN_gfx10
    2218878447U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN_gfx6_gfx7
    2218878447U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN_vi
    2151769583U,	// BUFFER_ATOMIC_UMAX_IDXEN_gfx10
    2151769583U,	// BUFFER_ATOMIC_UMAX_IDXEN_gfx6_gfx7
    2151769583U,	// BUFFER_ATOMIC_UMAX_IDXEN_vi
    2218878447U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN_gfx10
    2218878447U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN_gfx6_gfx7
    2218878447U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN_vi
    2151769583U,	// BUFFER_ATOMIC_UMAX_OFFEN_gfx10
    2151769583U,	// BUFFER_ATOMIC_UMAX_OFFEN_gfx6_gfx7
    2151769583U,	// BUFFER_ATOMIC_UMAX_OFFEN_vi
    2229364207U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN_gfx10
    2229364207U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN_gfx6_gfx7
    2229364207U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN_vi
    2162255343U,	// BUFFER_ATOMIC_UMAX_OFFSET_gfx10
    2162255343U,	// BUFFER_ATOMIC_UMAX_OFFSET_gfx6_gfx7
    2162255343U,	// BUFFER_ATOMIC_UMAX_OFFSET_vi
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64_RTN_gfx6_gfx7
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64_gfx6_gfx7
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN_gfx10
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN_gfx6_gfx7
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN_vi
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_gfx10
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_gfx6_gfx7
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_vi
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN_gfx10
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN_gfx6_gfx7
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN_vi
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_gfx10
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_gfx6_gfx7
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_vi
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN_gfx10
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN_gfx6_gfx7
    2218865082U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN_vi
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_gfx10
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_gfx6_gfx7
    2151756218U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_vi
    2229350842U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN_gfx10
    2229350842U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN_gfx6_gfx7
    2229350842U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN_vi
    2162241978U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_gfx10
    2162241978U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_gfx6_gfx7
    2162241978U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_vi
    2218876052U,	// BUFFER_ATOMIC_UMIN_ADDR64_RTN_gfx6_gfx7
    2151767188U,	// BUFFER_ATOMIC_UMIN_ADDR64_gfx6_gfx7
    2218876052U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN_gfx10
    2218876052U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN_gfx6_gfx7
    2218876052U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN_vi
    2151767188U,	// BUFFER_ATOMIC_UMIN_BOTHEN_gfx10
    2151767188U,	// BUFFER_ATOMIC_UMIN_BOTHEN_gfx6_gfx7
    2151767188U,	// BUFFER_ATOMIC_UMIN_BOTHEN_vi
    2218876052U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN_gfx10
    2218876052U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN_gfx6_gfx7
    2218876052U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN_vi
    2151767188U,	// BUFFER_ATOMIC_UMIN_IDXEN_gfx10
    2151767188U,	// BUFFER_ATOMIC_UMIN_IDXEN_gfx6_gfx7
    2151767188U,	// BUFFER_ATOMIC_UMIN_IDXEN_vi
    2218876052U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN_gfx10
    2218876052U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN_gfx6_gfx7
    2218876052U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN_vi
    2151767188U,	// BUFFER_ATOMIC_UMIN_OFFEN_gfx10
    2151767188U,	// BUFFER_ATOMIC_UMIN_OFFEN_gfx6_gfx7
    2151767188U,	// BUFFER_ATOMIC_UMIN_OFFEN_vi
    2229361812U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN_gfx10
    2229361812U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN_gfx6_gfx7
    2229361812U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN_vi
    2162252948U,	// BUFFER_ATOMIC_UMIN_OFFSET_gfx10
    2162252948U,	// BUFFER_ATOMIC_UMIN_OFFSET_gfx6_gfx7
    2162252948U,	// BUFFER_ATOMIC_UMIN_OFFSET_vi
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64_RTN_gfx6_gfx7
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64_gfx6_gfx7
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN_gfx10
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN_gfx6_gfx7
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN_vi
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_gfx10
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_gfx6_gfx7
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_vi
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN_gfx10
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN_gfx6_gfx7
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN_vi
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_gfx10
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_gfx6_gfx7
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_vi
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN_gfx10
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN_gfx6_gfx7
    2218864414U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN_vi
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_gfx10
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_gfx6_gfx7
    2151755550U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_vi
    2229350174U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN_gfx10
    2229350174U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN_gfx6_gfx7
    2229350174U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN_vi
    2162241310U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_gfx10
    2162241310U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_gfx6_gfx7
    2162241310U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_vi
    2218877501U,	// BUFFER_ATOMIC_XOR_ADDR64_RTN_gfx6_gfx7
    2151768637U,	// BUFFER_ATOMIC_XOR_ADDR64_gfx6_gfx7
    2218877501U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN_gfx10
    2218877501U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN_gfx6_gfx7
    2218877501U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN_vi
    2151768637U,	// BUFFER_ATOMIC_XOR_BOTHEN_gfx10
    2151768637U,	// BUFFER_ATOMIC_XOR_BOTHEN_gfx6_gfx7
    2151768637U,	// BUFFER_ATOMIC_XOR_BOTHEN_vi
    2218877501U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN_gfx10
    2218877501U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN_gfx6_gfx7
    2218877501U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN_vi
    2151768637U,	// BUFFER_ATOMIC_XOR_IDXEN_gfx10
    2151768637U,	// BUFFER_ATOMIC_XOR_IDXEN_gfx6_gfx7
    2151768637U,	// BUFFER_ATOMIC_XOR_IDXEN_vi
    2218877501U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN_gfx10
    2218877501U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN_gfx6_gfx7
    2218877501U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN_vi
    2151768637U,	// BUFFER_ATOMIC_XOR_OFFEN_gfx10
    2151768637U,	// BUFFER_ATOMIC_XOR_OFFEN_gfx6_gfx7
    2151768637U,	// BUFFER_ATOMIC_XOR_OFFEN_vi
    2229363261U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN_gfx10
    2229363261U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN_gfx6_gfx7
    2229363261U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN_vi
    2162254397U,	// BUFFER_ATOMIC_XOR_OFFSET_gfx10
    2162254397U,	// BUFFER_ATOMIC_XOR_OFFSET_gfx6_gfx7
    2162254397U,	// BUFFER_ATOMIC_XOR_OFFSET_vi
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_ADDR64_RTN_gfx6_gfx7
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_ADDR64_gfx6_gfx7
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN_gfx10
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN_gfx6_gfx7
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN_vi
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_gfx10
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_gfx6_gfx7
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_vi
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN_gfx10
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN_gfx6_gfx7
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN_vi
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_gfx10
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_gfx6_gfx7
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_vi
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN_gfx10
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN_gfx6_gfx7
    2218864844U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN_vi
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_gfx10
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_gfx6_gfx7
    2151755980U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_vi
    2229350604U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN_gfx10
    2229350604U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN_gfx6_gfx7
    2229350604U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN_vi
    2162241740U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_gfx10
    2162241740U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_gfx6_gfx7
    2162241740U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_vi
    33119U,	// BUFFER_GL0_INV_gfx10
    33134U,	// BUFFER_GL1_INV_gfx10
    2151756327U,	// BUFFER_LOAD_DWORDX2_ADDR64_gfx6_gfx7
    2151756327U,	// BUFFER_LOAD_DWORDX2_BOTHEN_gfx10
    2151756327U,	// BUFFER_LOAD_DWORDX2_BOTHEN_gfx6_gfx7
    2151756327U,	// BUFFER_LOAD_DWORDX2_BOTHEN_vi
    2151756327U,	// BUFFER_LOAD_DWORDX2_IDXEN_gfx10
    2151756327U,	// BUFFER_LOAD_DWORDX2_IDXEN_gfx6_gfx7
    2151756327U,	// BUFFER_LOAD_DWORDX2_IDXEN_vi
    2151756327U,	// BUFFER_LOAD_DWORDX2_LDS_BOTHEN_vi
    2151756327U,	// BUFFER_LOAD_DWORDX2_LDS_IDXEN_vi
    2151756327U,	// BUFFER_LOAD_DWORDX2_LDS_OFFEN_vi
    2162242087U,	// BUFFER_LOAD_DWORDX2_LDS_OFFSET_vi
    2151756327U,	// BUFFER_LOAD_DWORDX2_OFFEN_gfx10
    2151756327U,	// BUFFER_LOAD_DWORDX2_OFFEN_gfx6_gfx7
    2151756327U,	// BUFFER_LOAD_DWORDX2_OFFEN_vi
    2162242087U,	// BUFFER_LOAD_DWORDX2_OFFSET_gfx10
    2162242087U,	// BUFFER_LOAD_DWORDX2_OFFSET_gfx6_gfx7
    2162242087U,	// BUFFER_LOAD_DWORDX2_OFFSET_vi
    2151756534U,	// BUFFER_LOAD_DWORDX3_ADDR64_gfx6_gfx7
    2151756534U,	// BUFFER_LOAD_DWORDX3_BOTHEN_gfx10
    2151756534U,	// BUFFER_LOAD_DWORDX3_BOTHEN_gfx6_gfx7
    2151756534U,	// BUFFER_LOAD_DWORDX3_BOTHEN_vi
    2151756534U,	// BUFFER_LOAD_DWORDX3_IDXEN_gfx10
    2151756534U,	// BUFFER_LOAD_DWORDX3_IDXEN_gfx6_gfx7
    2151756534U,	// BUFFER_LOAD_DWORDX3_IDXEN_vi
    2151756534U,	// BUFFER_LOAD_DWORDX3_LDS_BOTHEN_vi
    2151756534U,	// BUFFER_LOAD_DWORDX3_LDS_IDXEN_vi
    2151756534U,	// BUFFER_LOAD_DWORDX3_LDS_OFFEN_vi
    2162242294U,	// BUFFER_LOAD_DWORDX3_LDS_OFFSET_vi
    2151756534U,	// BUFFER_LOAD_DWORDX3_OFFEN_gfx10
    2151756534U,	// BUFFER_LOAD_DWORDX3_OFFEN_gfx6_gfx7
    2151756534U,	// BUFFER_LOAD_DWORDX3_OFFEN_vi
    2162242294U,	// BUFFER_LOAD_DWORDX3_OFFSET_gfx10
    2162242294U,	// BUFFER_LOAD_DWORDX3_OFFSET_gfx6_gfx7
    2162242294U,	// BUFFER_LOAD_DWORDX3_OFFSET_vi
    2151760504U,	// BUFFER_LOAD_DWORDX4_ADDR64_gfx6_gfx7
    2151760504U,	// BUFFER_LOAD_DWORDX4_BOTHEN_gfx10
    2151760504U,	// BUFFER_LOAD_DWORDX4_BOTHEN_gfx6_gfx7
    2151760504U,	// BUFFER_LOAD_DWORDX4_BOTHEN_vi
    2151760504U,	// BUFFER_LOAD_DWORDX4_IDXEN_gfx10
    2151760504U,	// BUFFER_LOAD_DWORDX4_IDXEN_gfx6_gfx7
    2151760504U,	// BUFFER_LOAD_DWORDX4_IDXEN_vi
    2151760504U,	// BUFFER_LOAD_DWORDX4_LDS_BOTHEN_vi
    2151760504U,	// BUFFER_LOAD_DWORDX4_LDS_IDXEN_vi
    2151760504U,	// BUFFER_LOAD_DWORDX4_LDS_OFFEN_vi
    2162246264U,	// BUFFER_LOAD_DWORDX4_LDS_OFFSET_vi
    2151760504U,	// BUFFER_LOAD_DWORDX4_OFFEN_gfx10
    2151760504U,	// BUFFER_LOAD_DWORDX4_OFFEN_gfx6_gfx7
    2151760504U,	// BUFFER_LOAD_DWORDX4_OFFEN_vi
    2162246264U,	// BUFFER_LOAD_DWORDX4_OFFSET_gfx10
    2162246264U,	// BUFFER_LOAD_DWORDX4_OFFSET_gfx6_gfx7
    2162246264U,	// BUFFER_LOAD_DWORDX4_OFFSET_vi
    2151765253U,	// BUFFER_LOAD_DWORD_ADDR64_gfx6_gfx7
    2151765253U,	// BUFFER_LOAD_DWORD_BOTHEN_gfx10
    2151765253U,	// BUFFER_LOAD_DWORD_BOTHEN_gfx6_gfx7
    2151765253U,	// BUFFER_LOAD_DWORD_BOTHEN_vi
    2151765253U,	// BUFFER_LOAD_DWORD_IDXEN_gfx10
    2151765253U,	// BUFFER_LOAD_DWORD_IDXEN_gfx6_gfx7
    2151765253U,	// BUFFER_LOAD_DWORD_IDXEN_vi
    2151765253U,	// BUFFER_LOAD_DWORD_LDS_ADDR64_gfx6_gfx7
    2151765253U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_gfx10
    2151765253U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_gfx6_gfx7
    2151765253U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_vi
    2151765253U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_gfx10
    2151765253U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_gfx6_gfx7
    2151765253U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_vi
    2151765253U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_gfx10
    2151765253U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_gfx6_gfx7
    2151765253U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_vi
    2162251013U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_gfx10
    2162251013U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_gfx6_gfx7
    2162251013U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_vi
    2151765253U,	// BUFFER_LOAD_DWORD_OFFEN_gfx10
    2151765253U,	// BUFFER_LOAD_DWORD_OFFEN_gfx6_gfx7
    2151765253U,	// BUFFER_LOAD_DWORD_OFFEN_vi
    2162251013U,	// BUFFER_LOAD_DWORD_OFFSET_gfx10
    2162251013U,	// BUFFER_LOAD_DWORD_OFFSET_gfx6_gfx7
    2162251013U,	// BUFFER_LOAD_DWORD_OFFSET_vi
    2151769284U,	// BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN_vi
    2151769284U,	// BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN_vi
    2151769284U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN_vi
    2162255044U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFSET_vi
    2151769116U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10
    2151769116U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_vi
    2151769116U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_gfx10
    2151769116U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_vi
    2151769116U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_gfx10
    2151769116U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_vi
    2162254876U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_gfx10
    2162254876U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_vi
    2151769116U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    2151769116U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    2151769116U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    2162254876U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    2151769921U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_gfx10
    2151769921U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_vi
    2151769921U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_gfx10
    2151769921U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_vi
    2151769921U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_gfx10
    2151769921U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_vi
    2162255681U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_gfx10
    2162255681U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_vi
    2151769921U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    2151769921U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    2151769921U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    2162255681U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    2151769673U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_gfx10
    2151769673U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_vi
    2151769673U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN_gfx10
    2151769673U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN_vi
    2151769673U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN_gfx10
    2151769673U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN_vi
    2162255433U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET_gfx10
    2162255433U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET_vi
    2151769673U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    2151769673U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    2151769673U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    2162255433U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    2151769230U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN_gfx10
    2151769230U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN_vi
    2151769230U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN_gfx10
    2151769230U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN_vi
    2151769230U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN_gfx10
    2151769230U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN_vi
    2162254990U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET_gfx10
    2162254990U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET_vi
    2151769230U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    2151769230U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_gfx80
    2151769230U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_gfx80
    2162254990U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_gfx80
    2151769177U,	// BUFFER_LOAD_FORMAT_XYZW_ADDR64_gfx6_gfx7
    2151769177U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx10
    2151769177U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    2151769177U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_vi
    2151769177U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx10
    2151769177U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx6_gfx7
    2151769177U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_vi
    2151769177U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx10
    2151769177U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx6_gfx7
    2151769177U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_vi
    2162254937U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx10
    2162254937U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx6_gfx7
    2162254937U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_vi
    2151769980U,	// BUFFER_LOAD_FORMAT_XYZ_ADDR64_gfx6_gfx7
    2151769980U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx10
    2151769980U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    2151769980U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_vi
    2151769980U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx10
    2151769980U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx6_gfx7
    2151769980U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_vi
    2151769980U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx10
    2151769980U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx6_gfx7
    2151769980U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_vi
    2162255740U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx10
    2162255740U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx6_gfx7
    2162255740U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_vi
    2151769730U,	// BUFFER_LOAD_FORMAT_XY_ADDR64_gfx6_gfx7
    2151769730U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_gfx10
    2151769730U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_gfx6_gfx7
    2151769730U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_vi
    2151769730U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_gfx10
    2151769730U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_gfx6_gfx7
    2151769730U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_vi
    2151769730U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_gfx10
    2151769730U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_gfx6_gfx7
    2151769730U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_vi
    2162255490U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_gfx10
    2162255490U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_gfx6_gfx7
    2162255490U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_vi
    2151769344U,	// BUFFER_LOAD_FORMAT_X_ADDR64_gfx6_gfx7
    2151769344U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_gfx10
    2151769344U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_gfx6_gfx7
    2151769344U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_vi
    2151769344U,	// BUFFER_LOAD_FORMAT_X_IDXEN_gfx10
    2151769344U,	// BUFFER_LOAD_FORMAT_X_IDXEN_gfx6_gfx7
    2151769344U,	// BUFFER_LOAD_FORMAT_X_IDXEN_vi
    2151769344U,	// BUFFER_LOAD_FORMAT_X_LDS_ADDR64_gfx6_gfx7
    2151769344U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_gfx10
    2151769344U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_gfx6_gfx7
    2151769344U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_vi
    2151769344U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_gfx10
    2151769344U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_gfx6_gfx7
    2151769344U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_vi
    2151769344U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_gfx10
    2151769344U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_gfx6_gfx7
    2151769344U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_vi
    2162255104U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_gfx10
    2162255104U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_gfx6_gfx7
    2162255104U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_vi
    2151769344U,	// BUFFER_LOAD_FORMAT_X_OFFEN_gfx10
    2151769344U,	// BUFFER_LOAD_FORMAT_X_OFFEN_gfx6_gfx7
    2151769344U,	// BUFFER_LOAD_FORMAT_X_OFFEN_vi
    2162255104U,	// BUFFER_LOAD_FORMAT_X_OFFSET_gfx10
    2162255104U,	// BUFFER_LOAD_FORMAT_X_OFFSET_gfx6_gfx7
    2162255104U,	// BUFFER_LOAD_FORMAT_X_OFFSET_vi
    2151765656U,	// BUFFER_LOAD_SBYTE_ADDR64_gfx6_gfx7
    2151765656U,	// BUFFER_LOAD_SBYTE_BOTHEN_gfx10
    2151765656U,	// BUFFER_LOAD_SBYTE_BOTHEN_gfx6_gfx7
    2151765656U,	// BUFFER_LOAD_SBYTE_BOTHEN_vi
    2151760871U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN_gfx10
    2151760871U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN_vi
    2151766060U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_gfx10
    2151766060U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_vi
    2151766060U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN_gfx10
    2151766060U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN_vi
    2151766060U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN_gfx10
    2151766060U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN_vi
    2162251820U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET_gfx10
    2162251820U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET_vi
    2151760871U,	// BUFFER_LOAD_SBYTE_D16_IDXEN_gfx10
    2151760871U,	// BUFFER_LOAD_SBYTE_D16_IDXEN_vi
    2151760871U,	// BUFFER_LOAD_SBYTE_D16_OFFEN_gfx10
    2151760871U,	// BUFFER_LOAD_SBYTE_D16_OFFEN_vi
    2162246631U,	// BUFFER_LOAD_SBYTE_D16_OFFSET_gfx10
    2162246631U,	// BUFFER_LOAD_SBYTE_D16_OFFSET_vi
    2151765656U,	// BUFFER_LOAD_SBYTE_IDXEN_gfx10
    2151765656U,	// BUFFER_LOAD_SBYTE_IDXEN_gfx6_gfx7
    2151765656U,	// BUFFER_LOAD_SBYTE_IDXEN_vi
    2151765656U,	// BUFFER_LOAD_SBYTE_LDS_ADDR64_gfx6_gfx7
    2151765656U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_gfx10
    2151765656U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_gfx6_gfx7
    2151765656U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_vi
    2151765656U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_gfx10
    2151765656U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_gfx6_gfx7
    2151765656U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_vi
    2151765656U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_gfx10
    2151765656U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_gfx6_gfx7
    2151765656U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_vi
    2162251416U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_gfx10
    2162251416U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_gfx6_gfx7
    2162251416U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_vi
    2151765656U,	// BUFFER_LOAD_SBYTE_OFFEN_gfx10
    2151765656U,	// BUFFER_LOAD_SBYTE_OFFEN_gfx6_gfx7
    2151765656U,	// BUFFER_LOAD_SBYTE_OFFEN_vi
    2162251416U,	// BUFFER_LOAD_SBYTE_OFFSET_gfx10
    2162251416U,	// BUFFER_LOAD_SBYTE_OFFSET_gfx6_gfx7
    2162251416U,	// BUFFER_LOAD_SBYTE_OFFSET_vi
    2151761053U,	// BUFFER_LOAD_SHORT_D16_BOTHEN_gfx10
    2151761053U,	// BUFFER_LOAD_SHORT_D16_BOTHEN_vi
    2151766266U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN_gfx10
    2151766266U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN_vi
    2151766266U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN_gfx10
    2151766266U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN_vi
    2151766266U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN_gfx10
    2151766266U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN_vi
    2162252026U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET_gfx10
    2162252026U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET_vi
    2151761053U,	// BUFFER_LOAD_SHORT_D16_IDXEN_gfx10
    2151761053U,	// BUFFER_LOAD_SHORT_D16_IDXEN_vi
    2151761053U,	// BUFFER_LOAD_SHORT_D16_OFFEN_gfx10
    2151761053U,	// BUFFER_LOAD_SHORT_D16_OFFEN_vi
    2162246813U,	// BUFFER_LOAD_SHORT_D16_OFFSET_gfx10
    2162246813U,	// BUFFER_LOAD_SHORT_D16_OFFSET_vi
    2151768983U,	// BUFFER_LOAD_SSHORT_ADDR64_gfx6_gfx7
    2151768983U,	// BUFFER_LOAD_SSHORT_BOTHEN_gfx10
    2151768983U,	// BUFFER_LOAD_SSHORT_BOTHEN_gfx6_gfx7
    2151768983U,	// BUFFER_LOAD_SSHORT_BOTHEN_vi
    2151768983U,	// BUFFER_LOAD_SSHORT_IDXEN_gfx10
    2151768983U,	// BUFFER_LOAD_SSHORT_IDXEN_gfx6_gfx7
    2151768983U,	// BUFFER_LOAD_SSHORT_IDXEN_vi
    2151768983U,	// BUFFER_LOAD_SSHORT_LDS_ADDR64_gfx6_gfx7
    2151768983U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_gfx10
    2151768983U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_gfx6_gfx7
    2151768983U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_vi
    2151768983U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_gfx10
    2151768983U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_gfx6_gfx7
    2151768983U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_vi
    2151768983U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_gfx10
    2151768983U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_gfx6_gfx7
    2151768983U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_vi
    2162254743U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_gfx10
    2162254743U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_gfx6_gfx7
    2162254743U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_vi
    2151768983U,	// BUFFER_LOAD_SSHORT_OFFEN_gfx10
    2151768983U,	// BUFFER_LOAD_SSHORT_OFFEN_gfx6_gfx7
    2151768983U,	// BUFFER_LOAD_SSHORT_OFFEN_vi
    2162254743U,	// BUFFER_LOAD_SSHORT_OFFSET_gfx10
    2162254743U,	// BUFFER_LOAD_SSHORT_OFFSET_gfx6_gfx7
    2162254743U,	// BUFFER_LOAD_SSHORT_OFFSET_vi
    2151765731U,	// BUFFER_LOAD_UBYTE_ADDR64_gfx6_gfx7
    2151765731U,	// BUFFER_LOAD_UBYTE_BOTHEN_gfx10
    2151765731U,	// BUFFER_LOAD_UBYTE_BOTHEN_gfx6_gfx7
    2151765731U,	// BUFFER_LOAD_UBYTE_BOTHEN_vi
    2151760962U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN_gfx10
    2151760962U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN_vi
    2151766163U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_gfx10
    2151766163U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_vi
    2151766163U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN_gfx10
    2151766163U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN_vi
    2151766163U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN_gfx10
    2151766163U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN_vi
    2162251923U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET_gfx10
    2162251923U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET_vi
    2151760962U,	// BUFFER_LOAD_UBYTE_D16_IDXEN_gfx10
    2151760962U,	// BUFFER_LOAD_UBYTE_D16_IDXEN_vi
    2151760962U,	// BUFFER_LOAD_UBYTE_D16_OFFEN_gfx10
    2151760962U,	// BUFFER_LOAD_UBYTE_D16_OFFEN_vi
    2162246722U,	// BUFFER_LOAD_UBYTE_D16_OFFSET_gfx10
    2162246722U,	// BUFFER_LOAD_UBYTE_D16_OFFSET_vi
    2151765731U,	// BUFFER_LOAD_UBYTE_IDXEN_gfx10
    2151765731U,	// BUFFER_LOAD_UBYTE_IDXEN_gfx6_gfx7
    2151765731U,	// BUFFER_LOAD_UBYTE_IDXEN_vi
    2151765731U,	// BUFFER_LOAD_UBYTE_LDS_ADDR64_gfx6_gfx7
    2151765731U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_gfx10
    2151765731U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_gfx6_gfx7
    2151765731U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_vi
    2151765731U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_gfx10
    2151765731U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_gfx6_gfx7
    2151765731U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_vi
    2151765731U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_gfx10
    2151765731U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_gfx6_gfx7
    2151765731U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_vi
    2162251491U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_gfx10
    2162251491U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_gfx6_gfx7
    2162251491U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_vi
    2151765731U,	// BUFFER_LOAD_UBYTE_OFFEN_gfx10
    2151765731U,	// BUFFER_LOAD_UBYTE_OFFEN_gfx6_gfx7
    2151765731U,	// BUFFER_LOAD_UBYTE_OFFEN_vi
    2162251491U,	// BUFFER_LOAD_UBYTE_OFFSET_gfx10
    2162251491U,	// BUFFER_LOAD_UBYTE_OFFSET_gfx6_gfx7
    2162251491U,	// BUFFER_LOAD_UBYTE_OFFSET_vi
    2151769062U,	// BUFFER_LOAD_USHORT_ADDR64_gfx6_gfx7
    2151769062U,	// BUFFER_LOAD_USHORT_BOTHEN_gfx10
    2151769062U,	// BUFFER_LOAD_USHORT_BOTHEN_gfx6_gfx7
    2151769062U,	// BUFFER_LOAD_USHORT_BOTHEN_vi
    2151769062U,	// BUFFER_LOAD_USHORT_IDXEN_gfx10
    2151769062U,	// BUFFER_LOAD_USHORT_IDXEN_gfx6_gfx7
    2151769062U,	// BUFFER_LOAD_USHORT_IDXEN_vi
    2151769062U,	// BUFFER_LOAD_USHORT_LDS_ADDR64_gfx6_gfx7
    2151769062U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_gfx10
    2151769062U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_gfx6_gfx7
    2151769062U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_vi
    2151769062U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_gfx10
    2151769062U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_gfx6_gfx7
    2151769062U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_vi
    2151769062U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_gfx10
    2151769062U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_gfx6_gfx7
    2151769062U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_vi
    2162254822U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_gfx10
    2162254822U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_gfx6_gfx7
    2162254822U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_vi
    2151769062U,	// BUFFER_LOAD_USHORT_OFFEN_gfx10
    2151769062U,	// BUFFER_LOAD_USHORT_OFFEN_gfx6_gfx7
    2151769062U,	// BUFFER_LOAD_USHORT_OFFEN_vi
    2162254822U,	// BUFFER_LOAD_USHORT_OFFSET_gfx10
    2162254822U,	// BUFFER_LOAD_USHORT_OFFSET_gfx6_gfx7
    2162254822U,	// BUFFER_LOAD_USHORT_OFFSET_vi
    2151765581U,	// BUFFER_STORE_BYTE_ADDR64_gfx6_gfx7
    2151765581U,	// BUFFER_STORE_BYTE_BOTHEN_gfx10
    2151765581U,	// BUFFER_STORE_BYTE_BOTHEN_gfx6_gfx7
    2151765581U,	// BUFFER_STORE_BYTE_BOTHEN_vi
    2151765957U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN_gfx10
    2151765957U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN_vi
    2151765957U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN_gfx10
    2151765957U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN_vi
    2151765957U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN_gfx10
    2151765957U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN_vi
    2162251717U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET_gfx10
    2162251717U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET_vi
    2151765581U,	// BUFFER_STORE_BYTE_IDXEN_gfx10
    2151765581U,	// BUFFER_STORE_BYTE_IDXEN_gfx6_gfx7
    2151765581U,	// BUFFER_STORE_BYTE_IDXEN_vi
    2151765581U,	// BUFFER_STORE_BYTE_OFFEN_gfx10
    2151765581U,	// BUFFER_STORE_BYTE_OFFEN_gfx6_gfx7
    2151765581U,	// BUFFER_STORE_BYTE_OFFEN_vi
    2162251341U,	// BUFFER_STORE_BYTE_OFFSET_gfx10
    2162251341U,	// BUFFER_STORE_BYTE_OFFSET_gfx6_gfx7
    2162251341U,	// BUFFER_STORE_BYTE_OFFSET_vi
    2151756432U,	// BUFFER_STORE_DWORDX2_ADDR64_gfx6_gfx7
    2151756432U,	// BUFFER_STORE_DWORDX2_BOTHEN_gfx10
    2151756432U,	// BUFFER_STORE_DWORDX2_BOTHEN_gfx6_gfx7
    2151756432U,	// BUFFER_STORE_DWORDX2_BOTHEN_vi
    2151756432U,	// BUFFER_STORE_DWORDX2_IDXEN_gfx10
    2151756432U,	// BUFFER_STORE_DWORDX2_IDXEN_gfx6_gfx7
    2151756432U,	// BUFFER_STORE_DWORDX2_IDXEN_vi
    2151756432U,	// BUFFER_STORE_DWORDX2_OFFEN_gfx10
    2151756432U,	// BUFFER_STORE_DWORDX2_OFFEN_gfx6_gfx7
    2151756432U,	// BUFFER_STORE_DWORDX2_OFFEN_vi
    2162242192U,	// BUFFER_STORE_DWORDX2_OFFSET_gfx10
    2162242192U,	// BUFFER_STORE_DWORDX2_OFFSET_gfx6_gfx7
    2162242192U,	// BUFFER_STORE_DWORDX2_OFFSET_vi
    2151756619U,	// BUFFER_STORE_DWORDX3_ADDR64_gfx6_gfx7
    2151756619U,	// BUFFER_STORE_DWORDX3_BOTHEN_gfx10
    2151756619U,	// BUFFER_STORE_DWORDX3_BOTHEN_gfx6_gfx7
    2151756619U,	// BUFFER_STORE_DWORDX3_BOTHEN_vi
    2151756619U,	// BUFFER_STORE_DWORDX3_IDXEN_gfx10
    2151756619U,	// BUFFER_STORE_DWORDX3_IDXEN_gfx6_gfx7
    2151756619U,	// BUFFER_STORE_DWORDX3_IDXEN_vi
    2151756619U,	// BUFFER_STORE_DWORDX3_OFFEN_gfx10
    2151756619U,	// BUFFER_STORE_DWORDX3_OFFEN_gfx6_gfx7
    2151756619U,	// BUFFER_STORE_DWORDX3_OFFEN_vi
    2162242379U,	// BUFFER_STORE_DWORDX3_OFFSET_gfx10
    2162242379U,	// BUFFER_STORE_DWORDX3_OFFSET_gfx6_gfx7
    2162242379U,	// BUFFER_STORE_DWORDX3_OFFSET_vi
    2151760609U,	// BUFFER_STORE_DWORDX4_ADDR64_gfx6_gfx7
    2151760609U,	// BUFFER_STORE_DWORDX4_BOTHEN_gfx10
    2151760609U,	// BUFFER_STORE_DWORDX4_BOTHEN_gfx6_gfx7
    2151760609U,	// BUFFER_STORE_DWORDX4_BOTHEN_vi
    2151760609U,	// BUFFER_STORE_DWORDX4_IDXEN_gfx10
    2151760609U,	// BUFFER_STORE_DWORDX4_IDXEN_gfx6_gfx7
    2151760609U,	// BUFFER_STORE_DWORDX4_IDXEN_vi
    2151760609U,	// BUFFER_STORE_DWORDX4_OFFEN_gfx10
    2151760609U,	// BUFFER_STORE_DWORDX4_OFFEN_gfx6_gfx7
    2151760609U,	// BUFFER_STORE_DWORDX4_OFFEN_vi
    2162246369U,	// BUFFER_STORE_DWORDX4_OFFSET_gfx10
    2162246369U,	// BUFFER_STORE_DWORDX4_OFFSET_gfx6_gfx7
    2162246369U,	// BUFFER_STORE_DWORDX4_OFFSET_vi
    2151765348U,	// BUFFER_STORE_DWORD_ADDR64_gfx6_gfx7
    2151765348U,	// BUFFER_STORE_DWORD_BOTHEN_gfx10
    2151765348U,	// BUFFER_STORE_DWORD_BOTHEN_gfx6_gfx7
    2151765348U,	// BUFFER_STORE_DWORD_BOTHEN_vi
    2151765348U,	// BUFFER_STORE_DWORD_IDXEN_gfx10
    2151765348U,	// BUFFER_STORE_DWORD_IDXEN_gfx6_gfx7
    2151765348U,	// BUFFER_STORE_DWORD_IDXEN_vi
    2151765348U,	// BUFFER_STORE_DWORD_OFFEN_gfx10
    2151765348U,	// BUFFER_STORE_DWORD_OFFEN_gfx6_gfx7
    2151765348U,	// BUFFER_STORE_DWORD_OFFEN_vi
    2162251108U,	// BUFFER_STORE_DWORD_OFFSET_gfx10
    2162251108U,	// BUFFER_STORE_DWORD_OFFSET_gfx6_gfx7
    2162251108U,	// BUFFER_STORE_DWORD_OFFSET_vi
    2151769313U,	// BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN_vi
    2151769313U,	// BUFFER_STORE_FORMAT_D16_HI_X_IDXEN_vi
    2151769313U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFEN_vi
    2162255073U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFSET_vi
    2151769146U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_gfx10
    2151769146U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_vi
    2151769146U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_gfx10
    2151769146U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_vi
    2151769146U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_gfx10
    2151769146U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_vi
    2162254906U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_gfx10
    2162254906U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_vi
    2151769146U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    2151769146U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    2151769146U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    2162254906U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    2151769950U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_gfx10
    2151769950U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_vi
    2151769950U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_gfx10
    2151769950U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_vi
    2151769950U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_gfx10
    2151769950U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_vi
    2162255710U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET_gfx10
    2162255710U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET_vi
    2151769950U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    2151769950U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    2151769950U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    2162255710U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    2151769701U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN_gfx10
    2151769701U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN_vi
    2151769701U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN_gfx10
    2151769701U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN_vi
    2151769701U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN_gfx10
    2151769701U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN_vi
    2162255461U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET_gfx10
    2162255461U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET_vi
    2151769701U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    2151769701U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    2151769701U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    2162255461U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    2151769257U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN_gfx10
    2151769257U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN_vi
    2151769257U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN_gfx10
    2151769257U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN_vi
    2151769257U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN_gfx10
    2151769257U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN_vi
    2162255017U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET_gfx10
    2162255017U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET_vi
    2151769257U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    2151769257U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_gfx80
    2151769257U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_gfx80
    2162255017U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_gfx80
    2151769203U,	// BUFFER_STORE_FORMAT_XYZW_ADDR64_gfx6_gfx7
    2151769203U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx10
    2151769203U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    2151769203U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_vi
    2151769203U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_gfx10
    2151769203U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_gfx6_gfx7
    2151769203U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_vi
    2151769203U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_gfx10
    2151769203U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_gfx6_gfx7
    2151769203U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_vi
    2162254963U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_gfx10
    2162254963U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_gfx6_gfx7
    2162254963U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_vi
    2151770005U,	// BUFFER_STORE_FORMAT_XYZ_ADDR64_gfx6_gfx7
    2151770005U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx10
    2151770005U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    2151770005U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_vi
    2151770005U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_gfx10
    2151770005U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_gfx6_gfx7
    2151770005U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_vi
    2151770005U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_gfx10
    2151770005U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_gfx6_gfx7
    2151770005U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_vi
    2162255765U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_gfx10
    2162255765U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_gfx6_gfx7
    2162255765U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_vi
    2151769754U,	// BUFFER_STORE_FORMAT_XY_ADDR64_gfx6_gfx7
    2151769754U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_gfx10
    2151769754U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_gfx6_gfx7
    2151769754U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_vi
    2151769754U,	// BUFFER_STORE_FORMAT_XY_IDXEN_gfx10
    2151769754U,	// BUFFER_STORE_FORMAT_XY_IDXEN_gfx6_gfx7
    2151769754U,	// BUFFER_STORE_FORMAT_XY_IDXEN_vi
    2151769754U,	// BUFFER_STORE_FORMAT_XY_OFFEN_gfx10
    2151769754U,	// BUFFER_STORE_FORMAT_XY_OFFEN_gfx6_gfx7
    2151769754U,	// BUFFER_STORE_FORMAT_XY_OFFEN_vi
    2162255514U,	// BUFFER_STORE_FORMAT_XY_OFFSET_gfx10
    2162255514U,	// BUFFER_STORE_FORMAT_XY_OFFSET_gfx6_gfx7
    2162255514U,	// BUFFER_STORE_FORMAT_XY_OFFSET_vi
    2151769367U,	// BUFFER_STORE_FORMAT_X_ADDR64_gfx6_gfx7
    2151769367U,	// BUFFER_STORE_FORMAT_X_BOTHEN_gfx10
    2151769367U,	// BUFFER_STORE_FORMAT_X_BOTHEN_gfx6_gfx7
    2151769367U,	// BUFFER_STORE_FORMAT_X_BOTHEN_vi
    2151769367U,	// BUFFER_STORE_FORMAT_X_IDXEN_gfx10
    2151769367U,	// BUFFER_STORE_FORMAT_X_IDXEN_gfx6_gfx7
    2151769367U,	// BUFFER_STORE_FORMAT_X_IDXEN_vi
    2151769367U,	// BUFFER_STORE_FORMAT_X_OFFEN_gfx10
    2151769367U,	// BUFFER_STORE_FORMAT_X_OFFEN_gfx6_gfx7
    2151769367U,	// BUFFER_STORE_FORMAT_X_OFFEN_vi
    2162255127U,	// BUFFER_STORE_FORMAT_X_OFFSET_gfx10
    2162255127U,	// BUFFER_STORE_FORMAT_X_OFFSET_gfx6_gfx7
    2162255127U,	// BUFFER_STORE_FORMAT_X_OFFSET_vi
    4281753U,	// BUFFER_STORE_LDS_DWORD_vi
    2151768904U,	// BUFFER_STORE_SHORT_ADDR64_gfx6_gfx7
    2151768904U,	// BUFFER_STORE_SHORT_BOTHEN_gfx10
    2151768904U,	// BUFFER_STORE_SHORT_BOTHEN_gfx6_gfx7
    2151768904U,	// BUFFER_STORE_SHORT_BOTHEN_vi
    2151766371U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN_gfx10
    2151766371U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN_vi
    2151766371U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN_gfx10
    2151766371U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN_vi
    2151766371U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN_gfx10
    2151766371U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN_vi
    2162252131U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET_gfx10
    2162252131U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET_vi
    2151768904U,	// BUFFER_STORE_SHORT_IDXEN_gfx10
    2151768904U,	// BUFFER_STORE_SHORT_IDXEN_gfx6_gfx7
    2151768904U,	// BUFFER_STORE_SHORT_IDXEN_vi
    2151768904U,	// BUFFER_STORE_SHORT_OFFEN_gfx10
    2151768904U,	// BUFFER_STORE_SHORT_OFFEN_gfx6_gfx7
    2151768904U,	// BUFFER_STORE_SHORT_OFFEN_vi
    2162254664U,	// BUFFER_STORE_SHORT_OFFSET_gfx10
    2162254664U,	// BUFFER_STORE_SHORT_OFFSET_gfx6_gfx7
    2162254664U,	// BUFFER_STORE_SHORT_OFFSET_vi
    32828U,	// BUFFER_WBINVL1_SC_gfx6
    32996U,	// BUFFER_WBINVL1_VOL_gfx7
    32996U,	// BUFFER_WBINVL1_VOL_vi
    26724U,	// BUFFER_WBINVL1_gfx6_gfx7
    26724U,	// BUFFER_WBINVL1_vi
    4269599U,	// DS_ADD_F32_gfx10
    4269599U,	// DS_ADD_F32_vi
    2151753354U,	// DS_ADD_RTN_F32_gfx10
    2151753354U,	// DS_ADD_RTN_F32_vi
    2151754774U,	// DS_ADD_RTN_U32_gfx10
    2151754774U,	// DS_ADD_RTN_U32_gfx6_gfx7
    2151754774U,	// DS_ADD_RTN_U32_vi
    2151760338U,	// DS_ADD_RTN_U64_gfx10
    2151760338U,	// DS_ADD_RTN_U64_gfx6_gfx7
    2151760338U,	// DS_ADD_RTN_U64_vi
    419505394U,	// DS_ADD_SRC2_F32_gfx10
    419505394U,	// DS_ADD_SRC2_F32_vi
    419506669U,	// DS_ADD_SRC2_U32_gfx10
    419506669U,	// DS_ADD_SRC2_U32_gfx6_gfx7
    419506669U,	// DS_ADD_SRC2_U32_vi
    419512572U,	// DS_ADD_SRC2_U64_gfx10
    419512572U,	// DS_ADD_SRC2_U64_gfx6_gfx7
    419512572U,	// DS_ADD_SRC2_U64_vi
    4270884U,	// DS_ADD_U32_gfx10
    4270884U,	// DS_ADD_U32_gfx6_gfx7
    4270884U,	// DS_ADD_U32_vi
    4276576U,	// DS_ADD_U64_gfx10
    4276576U,	// DS_ADD_U64_gfx6_gfx7
    4276576U,	// DS_ADD_U64_vi
    4263552U,	// DS_AND_B32_gfx10
    4263552U,	// DS_AND_B32_gfx6_gfx7
    4263552U,	// DS_AND_B32_vi
    4273659U,	// DS_AND_B64_gfx10
    4273659U,	// DS_AND_B64_gfx6_gfx7
    4273659U,	// DS_AND_B64_vi
    2151747550U,	// DS_AND_RTN_B32_gfx10
    2151747550U,	// DS_AND_RTN_B32_gfx6_gfx7
    2151747550U,	// DS_AND_RTN_B32_vi
    2151757516U,	// DS_AND_RTN_B64_gfx10
    2151757516U,	// DS_AND_RTN_B64_gfx6_gfx7
    2151757516U,	// DS_AND_RTN_B64_vi
    419499068U,	// DS_AND_SRC2_B32_gfx10
    419499068U,	// DS_AND_SRC2_B32_gfx6_gfx7
    419499068U,	// DS_AND_SRC2_B32_vi
    419509280U,	// DS_AND_SRC2_B64_gfx10
    419509280U,	// DS_AND_SRC2_B64_gfx6_gfx7
    419509280U,	// DS_AND_SRC2_B64_vi
    419517614U,	// DS_APPEND_gfx10
    419517614U,	// DS_APPEND_gfx6_gfx7
    419517614U,	// DS_APPEND_vi
    2151747345U,	// DS_BPERMUTE_B32_gfx10
    2151747345U,	// DS_BPERMUTE_B32_vi
    2151747839U,	// DS_CMPST_B32_gfx10
    2151747839U,	// DS_CMPST_B32_gfx6_gfx7
    2151747839U,	// DS_CMPST_B32_vi
    2151757743U,	// DS_CMPST_B64_gfx10
    2151757743U,	// DS_CMPST_B64_gfx6_gfx7
    2151757743U,	// DS_CMPST_B64_vi
    2151753480U,	// DS_CMPST_F32_gfx10
    2151753480U,	// DS_CMPST_F32_gfx6_gfx7
    2151753480U,	// DS_CMPST_F32_vi
    2151759861U,	// DS_CMPST_F64_gfx10
    2151759861U,	// DS_CMPST_F64_gfx6_gfx7
    2151759861U,	// DS_CMPST_F64_vi
    2151747651U,	// DS_CMPST_RTN_B32_gfx10
    2151747651U,	// DS_CMPST_RTN_B32_gfx6_gfx7
    2151747651U,	// DS_CMPST_RTN_B32_vi
    2151757600U,	// DS_CMPST_RTN_B64_gfx10
    2151757600U,	// DS_CMPST_RTN_B64_gfx6_gfx7
    2151757600U,	// DS_CMPST_RTN_B64_vi
    2151753386U,	// DS_CMPST_RTN_F32_gfx10
    2151753386U,	// DS_CMPST_RTN_F32_gfx6_gfx7
    2151753386U,	// DS_CMPST_RTN_F32_vi
    2151759763U,	// DS_CMPST_RTN_F64_gfx10
    2151759763U,	// DS_CMPST_RTN_F64_gfx6_gfx7
    2151759763U,	// DS_CMPST_RTN_F64_vi
    2151757449U,	// DS_CONDXCHG32_RTN_B64_gfx10
    2151757449U,	// DS_CONDXCHG32_RTN_B64_gfx7
    2151757449U,	// DS_CONDXCHG32_RTN_B64_vi
    419517955U,	// DS_CONSUME_gfx10
    419517955U,	// DS_CONSUME_gfx6_gfx7
    419517955U,	// DS_CONSUME_vi
    2151754742U,	// DS_DEC_RTN_U32_gfx10
    2151754742U,	// DS_DEC_RTN_U32_gfx6_gfx7
    2151754742U,	// DS_DEC_RTN_U32_vi
    2151760306U,	// DS_DEC_RTN_U64_gfx10
    2151760306U,	// DS_DEC_RTN_U64_gfx6_gfx7
    2151760306U,	// DS_DEC_RTN_U64_vi
    419506635U,	// DS_DEC_SRC2_U32_gfx10
    419506635U,	// DS_DEC_SRC2_U32_gfx6_gfx7
    419506635U,	// DS_DEC_SRC2_U32_vi
    419512538U,	// DS_DEC_SRC2_U64_gfx10
    419512538U,	// DS_DEC_SRC2_U64_gfx6_gfx7
    419512538U,	// DS_DEC_SRC2_U64_vi
    4270754U,	// DS_DEC_U32_gfx10
    4270754U,	// DS_DEC_U32_gfx6_gfx7
    4270754U,	// DS_DEC_U32_vi
    4276552U,	// DS_DEC_U64_gfx10
    4276552U,	// DS_DEC_U64_gfx6_gfx7
    4276552U,	// DS_DEC_U64_vi
    486629735U,	// DS_GWS_BARRIER_gfx10
    486629735U,	// DS_GWS_BARRIER_gfx6_gfx7
    486629735U,	// DS_GWS_BARRIER_vi
    486630036U,	// DS_GWS_INIT_gfx10
    486630036U,	// DS_GWS_INIT_gfx6_gfx7
    486630036U,	// DS_GWS_INIT_vi
    486629699U,	// DS_GWS_SEMA_BR_gfx10
    486629699U,	// DS_GWS_SEMA_BR_gfx6_gfx7
    486629699U,	// DS_GWS_SEMA_BR_vi
    417712U,	// DS_GWS_SEMA_P_gfx10
    417712U,	// DS_GWS_SEMA_P_gfx6_gfx7
    417712U,	// DS_GWS_SEMA_P_vi
    416601U,	// DS_GWS_SEMA_RELEASE_ALL_gfx10
    416601U,	// DS_GWS_SEMA_RELEASE_ALL_gfx7
    416601U,	// DS_GWS_SEMA_RELEASE_ALL_vi
    418828U,	// DS_GWS_SEMA_V_gfx10
    418828U,	// DS_GWS_SEMA_V_gfx6_gfx7
    418828U,	// DS_GWS_SEMA_V_vi
    2151754758U,	// DS_INC_RTN_U32_gfx10
    2151754758U,	// DS_INC_RTN_U32_gfx6_gfx7
    2151754758U,	// DS_INC_RTN_U32_vi
    2151760322U,	// DS_INC_RTN_U64_gfx10
    2151760322U,	// DS_INC_RTN_U64_gfx6_gfx7
    2151760322U,	// DS_INC_RTN_U64_vi
    419506652U,	// DS_INC_SRC2_U32_gfx10
    419506652U,	// DS_INC_SRC2_U32_gfx6_gfx7
    419506652U,	// DS_INC_SRC2_U32_vi
    419512555U,	// DS_INC_SRC2_U64_gfx10
    419512555U,	// DS_INC_SRC2_U64_gfx6_gfx7
    419512555U,	// DS_INC_SRC2_U64_vi
    4270766U,	// DS_INC_U32_gfx10
    4270766U,	// DS_INC_U32_gfx6_gfx7
    4270766U,	// DS_INC_U32_vi
    4276564U,	// DS_INC_U64_gfx10
    4276564U,	// DS_INC_U64_gfx6_gfx7
    4276564U,	// DS_INC_U64_vi
    4269846U,	// DS_MAX_F32_gfx10
    4269846U,	// DS_MAX_F32_gfx6_gfx7
    4269846U,	// DS_MAX_F32_vi
    4276227U,	// DS_MAX_F64_gfx10
    4276227U,	// DS_MAX_F64_gfx6_gfx7
    4276227U,	// DS_MAX_F64_vi
    4270492U,	// DS_MAX_I32_gfx10
    4270492U,	// DS_MAX_I32_gfx6_gfx7
    4270492U,	// DS_MAX_I32_vi
    4276395U,	// DS_MAX_I64_gfx10
    4276395U,	// DS_MAX_I64_gfx6_gfx7
    4276395U,	// DS_MAX_I64_vi
    2151753404U,	// DS_MAX_RTN_F32_gfx10
    2151753404U,	// DS_MAX_RTN_F32_gfx6_gfx7
    2151753404U,	// DS_MAX_RTN_F32_vi
    2151759781U,	// DS_MAX_RTN_F64_gfx10
    2151759781U,	// DS_MAX_RTN_F64_gfx6_gfx7
    2151759781U,	// DS_MAX_RTN_F64_vi
    2151753987U,	// DS_MAX_RTN_I32_gfx10
    2151753987U,	// DS_MAX_RTN_I32_gfx6_gfx7
    2151753987U,	// DS_MAX_RTN_I32_vi
    2151759988U,	// DS_MAX_RTN_I64_gfx10
    2151759988U,	// DS_MAX_RTN_I64_gfx6_gfx7
    2151759988U,	// DS_MAX_RTN_I64_vi
    2151754806U,	// DS_MAX_RTN_U32_gfx10
    2151754806U,	// DS_MAX_RTN_U32_gfx6_gfx7
    2151754806U,	// DS_MAX_RTN_U32_vi
    2151760370U,	// DS_MAX_RTN_U64_gfx10
    2151760370U,	// DS_MAX_RTN_U64_gfx6_gfx7
    2151760370U,	// DS_MAX_RTN_U64_vi
    419505428U,	// DS_MAX_SRC2_F32_gfx10
    419505428U,	// DS_MAX_SRC2_F32_gfx6_gfx7
    419505428U,	// DS_MAX_SRC2_F32_vi
    419512105U,	// DS_MAX_SRC2_F64_gfx10
    419512105U,	// DS_MAX_SRC2_F64_gfx6_gfx7
    419512105U,	// DS_MAX_SRC2_F64_vi
    419506037U,	// DS_MAX_SRC2_I32_gfx10
    419506037U,	// DS_MAX_SRC2_I32_gfx6_gfx7
    419506037U,	// DS_MAX_SRC2_I32_vi
    419512380U,	// DS_MAX_SRC2_I64_gfx10
    419512380U,	// DS_MAX_SRC2_I64_gfx6_gfx7
    419512380U,	// DS_MAX_SRC2_I64_vi
    419506703U,	// DS_MAX_SRC2_U32_gfx10
    419506703U,	// DS_MAX_SRC2_U32_gfx6_gfx7
    419506703U,	// DS_MAX_SRC2_U32_vi
    419512606U,	// DS_MAX_SRC2_U64_gfx10
    419512606U,	// DS_MAX_SRC2_U64_gfx6_gfx7
    419512606U,	// DS_MAX_SRC2_U64_vi
    4271275U,	// DS_MAX_U32_gfx10
    4271275U,	// DS_MAX_U32_gfx6_gfx7
    4271275U,	// DS_MAX_U32_vi
    4276752U,	// DS_MAX_U64_gfx10
    4276752U,	// DS_MAX_U64_gfx6_gfx7
    4276752U,	// DS_MAX_U64_vi
    4269694U,	// DS_MIN_F32_gfx10
    4269694U,	// DS_MIN_F32_gfx6_gfx7
    4269694U,	// DS_MIN_F32_vi
    4276076U,	// DS_MIN_F64_gfx10
    4276076U,	// DS_MIN_F64_gfx6_gfx7
    4276076U,	// DS_MIN_F64_vi
    4270311U,	// DS_MIN_I32_gfx10
    4270311U,	// DS_MIN_I32_gfx6_gfx7
    4270311U,	// DS_MIN_I32_vi
    4276312U,	// DS_MIN_I64_gfx10
    4276312U,	// DS_MIN_I64_gfx6_gfx7
    4276312U,	// DS_MIN_I64_vi
    2151753370U,	// DS_MIN_RTN_F32_gfx10
    2151753370U,	// DS_MIN_RTN_F32_gfx6_gfx7
    2151753370U,	// DS_MIN_RTN_F32_vi
    2151759747U,	// DS_MIN_RTN_F64_gfx10
    2151759747U,	// DS_MIN_RTN_F64_gfx6_gfx7
    2151759747U,	// DS_MIN_RTN_F64_vi
    2151753971U,	// DS_MIN_RTN_I32_gfx10
    2151753971U,	// DS_MIN_RTN_I32_gfx6_gfx7
    2151753971U,	// DS_MIN_RTN_I32_vi
    2151759972U,	// DS_MIN_RTN_I64_gfx10
    2151759972U,	// DS_MIN_RTN_I64_gfx6_gfx7
    2151759972U,	// DS_MIN_RTN_I64_vi
    2151754790U,	// DS_MIN_RTN_U32_gfx10
    2151754790U,	// DS_MIN_RTN_U32_gfx6_gfx7
    2151754790U,	// DS_MIN_RTN_U32_vi
    2151760354U,	// DS_MIN_RTN_U64_gfx10
    2151760354U,	// DS_MIN_RTN_U64_gfx6_gfx7
    2151760354U,	// DS_MIN_RTN_U64_vi
    419505411U,	// DS_MIN_SRC2_F32_gfx10
    419505411U,	// DS_MIN_SRC2_F32_gfx6_gfx7
    419505411U,	// DS_MIN_SRC2_F32_vi
    419512088U,	// DS_MIN_SRC2_F64_gfx10
    419512088U,	// DS_MIN_SRC2_F64_gfx6_gfx7
    419512088U,	// DS_MIN_SRC2_F64_vi
    419506020U,	// DS_MIN_SRC2_I32_gfx10
    419506020U,	// DS_MIN_SRC2_I32_gfx6_gfx7
    419506020U,	// DS_MIN_SRC2_I32_vi
    419512363U,	// DS_MIN_SRC2_I64_gfx10
    419512363U,	// DS_MIN_SRC2_I64_gfx6_gfx7
    419512363U,	// DS_MIN_SRC2_I64_vi
    419506686U,	// DS_MIN_SRC2_U32_gfx10
    419506686U,	// DS_MIN_SRC2_U32_gfx6_gfx7
    419506686U,	// DS_MIN_SRC2_U32_vi
    419512589U,	// DS_MIN_SRC2_U64_gfx10
    419512589U,	// DS_MIN_SRC2_U64_gfx6_gfx7
    419512589U,	// DS_MIN_SRC2_U64_vi
    4271049U,	// DS_MIN_U32_gfx10
    4271049U,	// DS_MIN_U32_gfx6_gfx7
    4271049U,	// DS_MIN_U32_vi
    4276613U,	// DS_MIN_U64_gfx10
    4276613U,	// DS_MIN_U64_gfx6_gfx7
    4276613U,	// DS_MIN_U64_vi
    2151747733U,	// DS_MSKOR_B32_gfx10
    2151747733U,	// DS_MSKOR_B32_gfx6_gfx7
    2151747733U,	// DS_MSKOR_B32_vi
    2151757653U,	// DS_MSKOR_B64_gfx10
    2151757653U,	// DS_MSKOR_B64_gfx6_gfx7
    2151757653U,	// DS_MSKOR_B64_vi
    2151747617U,	// DS_MSKOR_RTN_B32_gfx10
    2151747617U,	// DS_MSKOR_RTN_B32_gfx6_gfx7
    2151747617U,	// DS_MSKOR_RTN_B32_vi
    2151757566U,	// DS_MSKOR_RTN_B64_gfx10
    2151757566U,	// DS_MSKOR_RTN_B64_gfx6_gfx7
    2151757566U,	// DS_MSKOR_RTN_B64_vi
    24846U,	// DS_NOP_gfx10
    24846U,	// DS_NOP_gfx6_gfx7
    24846U,	// DS_NOP_vi
    4285197U,	// DS_ORDERED_COUNT_gfx10
    4285197U,	// DS_ORDERED_COUNT_gfx6_gfx7
    4285197U,	// DS_ORDERED_COUNT_vi
    4264074U,	// DS_OR_B32_gfx10
    4264074U,	// DS_OR_B32_gfx6_gfx7
    4264074U,	// DS_OR_B32_vi
    4273994U,	// DS_OR_B64_gfx10
    4273994U,	// DS_OR_B64_gfx6_gfx7
    4273994U,	// DS_OR_B64_vi
    2151747602U,	// DS_OR_RTN_B32_gfx10
    2151747602U,	// DS_OR_RTN_B32_gfx6_gfx7
    2151747602U,	// DS_OR_RTN_B32_vi
    2151757551U,	// DS_OR_RTN_B64_gfx10
    2151757551U,	// DS_OR_RTN_B64_gfx6_gfx7
    2151757551U,	// DS_OR_RTN_B64_vi
    419499104U,	// DS_OR_SRC2_B32_gfx10
    419499104U,	// DS_OR_SRC2_B32_gfx6_gfx7
    419499104U,	// DS_OR_SRC2_B32_vi
    419509316U,	// DS_OR_SRC2_B64_gfx10
    419509316U,	// DS_OR_SRC2_B64_gfx6_gfx7
    419509316U,	// DS_OR_SRC2_B64_vi
    2151747329U,	// DS_PERMUTE_B32_gfx10
    2151747329U,	// DS_PERMUTE_B32_vi
    2151746790U,	// DS_READ2ST64_B32_gfx10
    2151746790U,	// DS_READ2ST64_B32_gfx6_gfx7
    2151746790U,	// DS_READ2ST64_B32_vi
    2151756955U,	// DS_READ2ST64_B64_gfx10
    2151756955U,	// DS_READ2ST64_B64_gfx6_gfx7
    2151756955U,	// DS_READ2ST64_B64_vi
    2151746689U,	// DS_READ2_B32_gfx10
    2151746689U,	// DS_READ2_B32_gfx6_gfx7
    2151746689U,	// DS_READ2_B32_vi
    2151756901U,	// DS_READ2_B64_gfx10
    2151756901U,	// DS_READ2_B64_gfx6_gfx7
    2151756901U,	// DS_READ2_B64_vi
    419499592U,	// DS_READ_ADDTID_B32_gfx10
    419499592U,	// DS_READ_ADDTID_B32_vi
    4279135U,	// DS_READ_B128_gfx10
    4279135U,	// DS_READ_B128_gfx7
    4279135U,	// DS_READ_B128_vi
    4263483U,	// DS_READ_B32_gfx10
    4263483U,	// DS_READ_B32_gfx6_gfx7
    4263483U,	// DS_READ_B32_vi
    4273631U,	// DS_READ_B64_gfx10
    4273631U,	// DS_READ_B64_gfx6_gfx7
    4273631U,	// DS_READ_B64_vi
    4279108U,	// DS_READ_B96_gfx10
    4279108U,	// DS_READ_B96_gfx7
    4279108U,	// DS_READ_B96_vi
    4278733U,	// DS_READ_I16_gfx10
    4278733U,	// DS_READ_I16_gfx6_gfx7
    4278733U,	// DS_READ_I16_vi
    4282218U,	// DS_READ_I8_D16_HI_gfx10
    4282218U,	// DS_READ_I8_D16_HI_vi
    4277144U,	// DS_READ_I8_D16_gfx10
    4277144U,	// DS_READ_I8_D16_vi
    4279316U,	// DS_READ_I8_gfx10
    4279316U,	// DS_READ_I8_gfx6_gfx7
    4279316U,	// DS_READ_I8_vi
    4282178U,	// DS_READ_U16_D16_HI_gfx10
    4282178U,	// DS_READ_U16_D16_HI_vi
    4277127U,	// DS_READ_U16_D16_gfx10
    4277127U,	// DS_READ_U16_D16_vi
    4278941U,	// DS_READ_U16_gfx10
    4278941U,	// DS_READ_U16_gfx6_gfx7
    4278941U,	// DS_READ_U16_vi
    4282237U,	// DS_READ_U8_D16_HI_gfx10
    4282237U,	// DS_READ_U8_D16_HI_vi
    4277160U,	// DS_READ_U8_D16_gfx10
    4277160U,	// DS_READ_U8_D16_vi
    4279396U,	// DS_READ_U8_gfx10
    4279396U,	// DS_READ_U8_gfx6_gfx7
    4279396U,	// DS_READ_U8_vi
    2151754725U,	// DS_RSUB_RTN_U32_gfx10
    2151754725U,	// DS_RSUB_RTN_U32_gfx6_gfx7
    2151754725U,	// DS_RSUB_RTN_U32_vi
    2151760289U,	// DS_RSUB_RTN_U64_gfx10
    2151760289U,	// DS_RSUB_RTN_U64_gfx6_gfx7
    2151760289U,	// DS_RSUB_RTN_U64_vi
    419506617U,	// DS_RSUB_SRC2_U32_gfx10
    419506617U,	// DS_RSUB_SRC2_U32_gfx6_gfx7
    419506617U,	// DS_RSUB_SRC2_U32_vi
    419512520U,	// DS_RSUB_SRC2_U64_gfx10
    419512520U,	// DS_RSUB_SRC2_U64_gfx6_gfx7
    419512520U,	// DS_RSUB_SRC2_U64_vi
    4270729U,	// DS_RSUB_U32_gfx10
    4270729U,	// DS_RSUB_U32_gfx6_gfx7
    4270729U,	// DS_RSUB_U32_vi
    4276539U,	// DS_RSUB_U64_gfx10
    4276539U,	// DS_RSUB_U64_gfx6_gfx7
    4276539U,	// DS_RSUB_U64_vi
    2151754709U,	// DS_SUB_RTN_U32_gfx10
    2151754709U,	// DS_SUB_RTN_U32_gfx6_gfx7
    2151754709U,	// DS_SUB_RTN_U32_vi
    2151760273U,	// DS_SUB_RTN_U64_gfx10
    2151760273U,	// DS_SUB_RTN_U64_gfx6_gfx7
    2151760273U,	// DS_SUB_RTN_U64_vi
    419506600U,	// DS_SUB_SRC2_U32_gfx10
    419506600U,	// DS_SUB_SRC2_U32_gfx6_gfx7
    419506600U,	// DS_SUB_SRC2_U32_vi
    419512503U,	// DS_SUB_SRC2_U64_gfx10
    419512503U,	// DS_SUB_SRC2_U64_gfx6_gfx7
    419512503U,	// DS_SUB_SRC2_U64_vi
    4270717U,	// DS_SUB_U32_gfx10
    4270717U,	// DS_SUB_U32_gfx6_gfx7
    4270717U,	// DS_SUB_U32_vi
    4276527U,	// DS_SUB_U64_gfx10
    4276527U,	// DS_SUB_U64_gfx6_gfx7
    4276527U,	// DS_SUB_U64_vi
    4263576U,	// DS_SWIZZLE_B32_gfx10
    4263576U,	// DS_SWIZZLE_B32_gfx6_gfx7
    4263576U,	// DS_SWIZZLE_B32_vi
    2151747585U,	// DS_WRAP_RTN_B32_gfx10
    2151747585U,	// DS_WRAP_RTN_B32_gfx7
    2151747585U,	// DS_WRAP_RTN_B32_vi
    2151746808U,	// DS_WRITE2ST64_B32_gfx10
    2151746808U,	// DS_WRITE2ST64_B32_gfx6_gfx7
    2151746808U,	// DS_WRITE2ST64_B32_vi
    2151756973U,	// DS_WRITE2ST64_B64_gfx10
    2151756973U,	// DS_WRITE2ST64_B64_gfx6_gfx7
    2151756973U,	// DS_WRITE2ST64_B64_vi
    2151746703U,	// DS_WRITE2_B32_gfx10
    2151746703U,	// DS_WRITE2_B32_gfx6_gfx7
    2151746703U,	// DS_WRITE2_B32_vi
    2151756915U,	// DS_WRITE2_B64_gfx10
    2151756915U,	// DS_WRITE2_B64_gfx6_gfx7
    2151756915U,	// DS_WRITE2_B64_vi
    419499612U,	// DS_WRITE_ADDTID_B32_gfx10
    419499612U,	// DS_WRITE_ADDTID_B32_vi
    4279149U,	// DS_WRITE_B128_gfx10
    4279149U,	// DS_WRITE_B128_gfx7
    4279149U,	// DS_WRITE_B128_vi
    4282157U,	// DS_WRITE_B16_D16_HI_gfx10
    4282157U,	// DS_WRITE_B16_D16_HI_vi
    4277077U,	// DS_WRITE_B16_gfx10
    4277077U,	// DS_WRITE_B16_gfx6_gfx7
    4277077U,	// DS_WRITE_B16_vi
    4263667U,	// DS_WRITE_B32_gfx10
    4263667U,	// DS_WRITE_B32_gfx6_gfx7
    4263667U,	// DS_WRITE_B32_vi
    4273713U,	// DS_WRITE_B64_gfx10
    4273713U,	// DS_WRITE_B64_gfx6_gfx7
    4273713U,	// DS_WRITE_B64_vi
    4282198U,	// DS_WRITE_B8_D16_HI_gfx10
    4282198U,	// DS_WRITE_B8_D16_HI_vi
    4279164U,	// DS_WRITE_B8_gfx10
    4279164U,	// DS_WRITE_B8_gfx6_gfx7
    4279164U,	// DS_WRITE_B8_vi
    4279121U,	// DS_WRITE_B96_gfx10
    4279121U,	// DS_WRITE_B96_gfx7
    4279121U,	// DS_WRITE_B96_vi
    419499085U,	// DS_WRITE_SRC2_B32_gfx10
    419499085U,	// DS_WRITE_SRC2_B32_gfx6_gfx7
    419499085U,	// DS_WRITE_SRC2_B32_vi
    419509297U,	// DS_WRITE_SRC2_B64_gfx10
    419509297U,	// DS_WRITE_SRC2_B64_gfx6_gfx7
    419509297U,	// DS_WRITE_SRC2_B64_vi
    2151747526U,	// DS_WRXCHG2ST64_RTN_B32_gfx10
    2151747526U,	// DS_WRXCHG2ST64_RTN_B32_gfx6_gfx7
    2151747526U,	// DS_WRXCHG2ST64_RTN_B32_vi
    2151757492U,	// DS_WRXCHG2ST64_RTN_B64_gfx10
    2151757492U,	// DS_WRXCHG2ST64_RTN_B64_gfx6_gfx7
    2151757492U,	// DS_WRXCHG2ST64_RTN_B64_vi
    2151747506U,	// DS_WRXCHG2_RTN_B32_gfx10
    2151747506U,	// DS_WRXCHG2_RTN_B32_gfx6_gfx7
    2151747506U,	// DS_WRXCHG2_RTN_B32_vi
    2151757472U,	// DS_WRXCHG2_RTN_B64_gfx10
    2151757472U,	// DS_WRXCHG2_RTN_B64_gfx6_gfx7
    2151757472U,	// DS_WRXCHG2_RTN_B64_vi
    2151747566U,	// DS_WRXCHG_RTN_B32_gfx10
    2151747566U,	// DS_WRXCHG_RTN_B32_gfx6_gfx7
    2151747566U,	// DS_WRXCHG_RTN_B32_vi
    2151757532U,	// DS_WRXCHG_RTN_B64_gfx10
    2151757532U,	// DS_WRXCHG_RTN_B64_gfx6_gfx7
    2151757532U,	// DS_WRXCHG_RTN_B64_vi
    4264122U,	// DS_XOR_B32_gfx10
    4264122U,	// DS_XOR_B32_gfx6_gfx7
    4264122U,	// DS_XOR_B32_vi
    4274042U,	// DS_XOR_B64_gfx10
    4274042U,	// DS_XOR_B64_gfx6_gfx7
    4274042U,	// DS_XOR_B64_vi
    2151747635U,	// DS_XOR_RTN_B32_gfx10
    2151747635U,	// DS_XOR_RTN_B32_gfx6_gfx7
    2151747635U,	// DS_XOR_RTN_B32_vi
    2151757584U,	// DS_XOR_RTN_B64_gfx10
    2151757584U,	// DS_XOR_RTN_B64_gfx6_gfx7
    2151757584U,	// DS_XOR_RTN_B64_vi
    419499120U,	// DS_XOR_SRC2_B32_gfx10
    419499120U,	// DS_XOR_SRC2_B32_gfx6_gfx7
    419499120U,	// DS_XOR_SRC2_B32_vi
    419509332U,	// DS_XOR_SRC2_B64_gfx10
    419509332U,	// DS_XOR_SRC2_B64_gfx6_gfx7
    419509332U,	// DS_XOR_SRC2_B64_vi
    8552785U,	// EXP_DONE_gfx10
    8552785U,	// EXP_DONE_si
    8552785U,	// EXP_DONE_vi
    6455633U,	// EXP_gfx10
    6455633U,	// EXP_si
    6455633U,	// EXP_vi
    2151764985U,	// FLAT_ATOMIC_ADD_RTN_ci
    2151764985U,	// FLAT_ATOMIC_ADD_RTN_gfx10
    2151764985U,	// FLAT_ATOMIC_ADD_RTN_vi
    2151755247U,	// FLAT_ATOMIC_ADD_X2_RTN_ci
    2151755247U,	// FLAT_ATOMIC_ADD_X2_RTN_gfx10
    2151755247U,	// FLAT_ATOMIC_ADD_X2_RTN_vi
    2151755247U,	// FLAT_ATOMIC_ADD_X2_ci
    2151755247U,	// FLAT_ATOMIC_ADD_X2_gfx10
    2151755247U,	// FLAT_ATOMIC_ADD_X2_vi
    2151764985U,	// FLAT_ATOMIC_ADD_ci
    2151764985U,	// FLAT_ATOMIC_ADD_gfx10
    2151764985U,	// FLAT_ATOMIC_ADD_vi
    2151765127U,	// FLAT_ATOMIC_AND_RTN_ci
    2151765127U,	// FLAT_ATOMIC_AND_RTN_gfx10
    2151765127U,	// FLAT_ATOMIC_AND_RTN_vi
    2151755330U,	// FLAT_ATOMIC_AND_X2_RTN_ci
    2151755330U,	// FLAT_ATOMIC_AND_X2_RTN_gfx10
    2151755330U,	// FLAT_ATOMIC_AND_X2_RTN_vi
    2151755330U,	// FLAT_ATOMIC_AND_X2_ci
    2151755330U,	// FLAT_ATOMIC_AND_X2_gfx10
    2151755330U,	// FLAT_ATOMIC_AND_X2_vi
    2151765127U,	// FLAT_ATOMIC_AND_ci
    2151765127U,	// FLAT_ATOMIC_AND_gfx10
    2151765127U,	// FLAT_ATOMIC_AND_vi
    2151768189U,	// FLAT_ATOMIC_CMPSWAP_RTN_ci
    2151768189U,	// FLAT_ATOMIC_CMPSWAP_RTN_gfx10
    2151768189U,	// FLAT_ATOMIC_CMPSWAP_RTN_vi
    2151755774U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN_ci
    2151755774U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN_gfx10
    2151755774U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN_vi
    2151755774U,	// FLAT_ATOMIC_CMPSWAP_X2_ci
    2151755774U,	// FLAT_ATOMIC_CMPSWAP_X2_gfx10
    2151755774U,	// FLAT_ATOMIC_CMPSWAP_X2_vi
    2151768189U,	// FLAT_ATOMIC_CMPSWAP_ci
    2151768189U,	// FLAT_ATOMIC_CMPSWAP_gfx10
    2151768189U,	// FLAT_ATOMIC_CMPSWAP_vi
    2151764708U,	// FLAT_ATOMIC_DEC_RTN_ci
    2151764708U,	// FLAT_ATOMIC_DEC_RTN_gfx10
    2151764708U,	// FLAT_ATOMIC_DEC_RTN_vi
    2151755081U,	// FLAT_ATOMIC_DEC_X2_RTN_ci
    2151755081U,	// FLAT_ATOMIC_DEC_X2_RTN_gfx10
    2151755081U,	// FLAT_ATOMIC_DEC_X2_RTN_vi
    2151755081U,	// FLAT_ATOMIC_DEC_X2_ci
    2151755081U,	// FLAT_ATOMIC_DEC_X2_gfx10
    2151755081U,	// FLAT_ATOMIC_DEC_X2_vi
    2151764708U,	// FLAT_ATOMIC_DEC_ci
    2151764708U,	// FLAT_ATOMIC_DEC_gfx10
    2151764708U,	// FLAT_ATOMIC_DEC_vi
    2151768258U,	// FLAT_ATOMIC_FCMPSWAP_RTN_ci
    2151768258U,	// FLAT_ATOMIC_FCMPSWAP_RTN_gfx10
    2151755852U,	// FLAT_ATOMIC_FCMPSWAP_X2_RTN_ci
    2151755852U,	// FLAT_ATOMIC_FCMPSWAP_X2_RTN_gfx10
    2151755852U,	// FLAT_ATOMIC_FCMPSWAP_X2_ci
    2151755852U,	// FLAT_ATOMIC_FCMPSWAP_X2_gfx10
    2151768258U,	// FLAT_ATOMIC_FCMPSWAP_ci
    2151768258U,	// FLAT_ATOMIC_FCMPSWAP_gfx10
    2151769430U,	// FLAT_ATOMIC_FMAX_RTN_ci
    2151769430U,	// FLAT_ATOMIC_FMAX_RTN_gfx10
    2151756085U,	// FLAT_ATOMIC_FMAX_X2_RTN_ci
    2151756085U,	// FLAT_ATOMIC_FMAX_X2_RTN_gfx10
    2151756085U,	// FLAT_ATOMIC_FMAX_X2_ci
    2151756085U,	// FLAT_ATOMIC_FMAX_X2_gfx10
    2151769430U,	// FLAT_ATOMIC_FMAX_ci
    2151769430U,	// FLAT_ATOMIC_FMAX_gfx10
    2151767035U,	// FLAT_ATOMIC_FMIN_RTN_ci
    2151767035U,	// FLAT_ATOMIC_FMIN_RTN_gfx10
    2151755417U,	// FLAT_ATOMIC_FMIN_X2_RTN_ci
    2151755417U,	// FLAT_ATOMIC_FMIN_X2_RTN_gfx10
    2151755417U,	// FLAT_ATOMIC_FMIN_X2_ci
    2151755417U,	// FLAT_ATOMIC_FMIN_X2_gfx10
    2151767035U,	// FLAT_ATOMIC_FMIN_ci
    2151767035U,	// FLAT_ATOMIC_FMIN_gfx10
    2151764797U,	// FLAT_ATOMIC_INC_RTN_ci
    2151764797U,	// FLAT_ATOMIC_INC_RTN_gfx10
    2151764797U,	// FLAT_ATOMIC_INC_RTN_vi
    2151755164U,	// FLAT_ATOMIC_INC_X2_RTN_ci
    2151755164U,	// FLAT_ATOMIC_INC_X2_RTN_gfx10
    2151755164U,	// FLAT_ATOMIC_INC_X2_RTN_vi
    2151755164U,	// FLAT_ATOMIC_INC_X2_ci
    2151755164U,	// FLAT_ATOMIC_INC_X2_gfx10
    2151755164U,	// FLAT_ATOMIC_INC_X2_vi
    2151764797U,	// FLAT_ATOMIC_INC_ci
    2151764797U,	// FLAT_ATOMIC_INC_gfx10
    2151764797U,	// FLAT_ATOMIC_INC_vi
    2151768582U,	// FLAT_ATOMIC_OR_RTN_ci
    2151768582U,	// FLAT_ATOMIC_OR_RTN_gfx10
    2151768582U,	// FLAT_ATOMIC_OR_RTN_vi
    2151755937U,	// FLAT_ATOMIC_OR_X2_RTN_ci
    2151755937U,	// FLAT_ATOMIC_OR_X2_RTN_gfx10
    2151755937U,	// FLAT_ATOMIC_OR_X2_RTN_vi
    2151755937U,	// FLAT_ATOMIC_OR_X2_ci
    2151755937U,	// FLAT_ATOMIC_OR_X2_gfx10
    2151755937U,	// FLAT_ATOMIC_OR_X2_vi
    2151768582U,	// FLAT_ATOMIC_OR_ci
    2151768582U,	// FLAT_ATOMIC_OR_gfx10
    2151768582U,	// FLAT_ATOMIC_OR_vi
    2151769524U,	// FLAT_ATOMIC_SMAX_RTN_ci
    2151769524U,	// FLAT_ATOMIC_SMAX_RTN_gfx10
    2151769524U,	// FLAT_ATOMIC_SMAX_RTN_vi
    2151756172U,	// FLAT_ATOMIC_SMAX_X2_RTN_ci
    2151756172U,	// FLAT_ATOMIC_SMAX_X2_RTN_gfx10
    2151756172U,	// FLAT_ATOMIC_SMAX_X2_RTN_vi
    2151756172U,	// FLAT_ATOMIC_SMAX_X2_ci
    2151756172U,	// FLAT_ATOMIC_SMAX_X2_gfx10
    2151756172U,	// FLAT_ATOMIC_SMAX_X2_vi
    2151769524U,	// FLAT_ATOMIC_SMAX_ci
    2151769524U,	// FLAT_ATOMIC_SMAX_gfx10
    2151769524U,	// FLAT_ATOMIC_SMAX_vi
    2151767129U,	// FLAT_ATOMIC_SMIN_RTN_ci
    2151767129U,	// FLAT_ATOMIC_SMIN_RTN_gfx10
    2151767129U,	// FLAT_ATOMIC_SMIN_RTN_vi
    2151755504U,	// FLAT_ATOMIC_SMIN_X2_RTN_ci
    2151755504U,	// FLAT_ATOMIC_SMIN_X2_RTN_gfx10
    2151755504U,	// FLAT_ATOMIC_SMIN_X2_RTN_vi
    2151755504U,	// FLAT_ATOMIC_SMIN_X2_ci
    2151755504U,	// FLAT_ATOMIC_SMIN_X2_gfx10
    2151755504U,	// FLAT_ATOMIC_SMIN_X2_vi
    2151767129U,	// FLAT_ATOMIC_SMIN_ci
    2151767129U,	// FLAT_ATOMIC_SMIN_gfx10
    2151767129U,	// FLAT_ATOMIC_SMIN_vi
    2151764546U,	// FLAT_ATOMIC_SUB_RTN_ci
    2151764546U,	// FLAT_ATOMIC_SUB_RTN_gfx10
    2151764546U,	// FLAT_ATOMIC_SUB_RTN_vi
    2151754998U,	// FLAT_ATOMIC_SUB_X2_RTN_ci
    2151754998U,	// FLAT_ATOMIC_SUB_X2_RTN_gfx10
    2151754998U,	// FLAT_ATOMIC_SUB_X2_RTN_vi
    2151754998U,	// FLAT_ATOMIC_SUB_X2_ci
    2151754998U,	// FLAT_ATOMIC_SUB_X2_gfx10
    2151754998U,	// FLAT_ATOMIC_SUB_X2_vi
    2151764546U,	// FLAT_ATOMIC_SUB_ci
    2151764546U,	// FLAT_ATOMIC_SUB_gfx10
    2151764546U,	// FLAT_ATOMIC_SUB_vi
    2151768083U,	// FLAT_ATOMIC_SWAP_RTN_ci
    2151768083U,	// FLAT_ATOMIC_SWAP_RTN_gfx10
    2151768083U,	// FLAT_ATOMIC_SWAP_RTN_vi
    2151755678U,	// FLAT_ATOMIC_SWAP_X2_RTN_ci
    2151755678U,	// FLAT_ATOMIC_SWAP_X2_RTN_gfx10
    2151755678U,	// FLAT_ATOMIC_SWAP_X2_RTN_vi
    2151755678U,	// FLAT_ATOMIC_SWAP_X2_ci
    2151755678U,	// FLAT_ATOMIC_SWAP_X2_gfx10
    2151755678U,	// FLAT_ATOMIC_SWAP_X2_vi
    2151768083U,	// FLAT_ATOMIC_SWAP_ci
    2151768083U,	// FLAT_ATOMIC_SWAP_gfx10
    2151768083U,	// FLAT_ATOMIC_SWAP_vi
    2151769618U,	// FLAT_ATOMIC_UMAX_RTN_ci
    2151769618U,	// FLAT_ATOMIC_UMAX_RTN_gfx10
    2151769618U,	// FLAT_ATOMIC_UMAX_RTN_vi
    2151756259U,	// FLAT_ATOMIC_UMAX_X2_RTN_ci
    2151756259U,	// FLAT_ATOMIC_UMAX_X2_RTN_gfx10
    2151756259U,	// FLAT_ATOMIC_UMAX_X2_RTN_vi
    2151756259U,	// FLAT_ATOMIC_UMAX_X2_ci
    2151756259U,	// FLAT_ATOMIC_UMAX_X2_gfx10
    2151756259U,	// FLAT_ATOMIC_UMAX_X2_vi
    2151769618U,	// FLAT_ATOMIC_UMAX_ci
    2151769618U,	// FLAT_ATOMIC_UMAX_gfx10
    2151769618U,	// FLAT_ATOMIC_UMAX_vi
    2151767223U,	// FLAT_ATOMIC_UMIN_RTN_ci
    2151767223U,	// FLAT_ATOMIC_UMIN_RTN_gfx10
    2151767223U,	// FLAT_ATOMIC_UMIN_RTN_vi
    2151755591U,	// FLAT_ATOMIC_UMIN_X2_RTN_ci
    2151755591U,	// FLAT_ATOMIC_UMIN_X2_RTN_gfx10
    2151755591U,	// FLAT_ATOMIC_UMIN_X2_RTN_vi
    2151755591U,	// FLAT_ATOMIC_UMIN_X2_ci
    2151755591U,	// FLAT_ATOMIC_UMIN_X2_gfx10
    2151755591U,	// FLAT_ATOMIC_UMIN_X2_vi
    2151767223U,	// FLAT_ATOMIC_UMIN_ci
    2151767223U,	// FLAT_ATOMIC_UMIN_gfx10
    2151767223U,	// FLAT_ATOMIC_UMIN_vi
    2151768670U,	// FLAT_ATOMIC_XOR_RTN_ci
    2151768670U,	// FLAT_ATOMIC_XOR_RTN_gfx10
    2151768670U,	// FLAT_ATOMIC_XOR_RTN_vi
    2151756019U,	// FLAT_ATOMIC_XOR_X2_RTN_ci
    2151756019U,	// FLAT_ATOMIC_XOR_X2_RTN_gfx10
    2151756019U,	// FLAT_ATOMIC_XOR_X2_RTN_vi
    2151756019U,	// FLAT_ATOMIC_XOR_X2_ci
    2151756019U,	// FLAT_ATOMIC_XOR_X2_gfx10
    2151756019U,	// FLAT_ATOMIC_XOR_X2_vi
    2151768670U,	// FLAT_ATOMIC_XOR_ci
    2151768670U,	// FLAT_ATOMIC_XOR_gfx10
    2151768670U,	// FLAT_ATOMIC_XOR_vi
    2151756364U,	// FLAT_LOAD_DWORDX2_ci
    2151756364U,	// FLAT_LOAD_DWORDX2_gfx10
    2151756364U,	// FLAT_LOAD_DWORDX2_vi
    2151756555U,	// FLAT_LOAD_DWORDX3_ci
    2151756555U,	// FLAT_LOAD_DWORDX3_gfx10
    2151756555U,	// FLAT_LOAD_DWORDX3_vi
    2151760541U,	// FLAT_LOAD_DWORDX4_ci
    2151760541U,	// FLAT_LOAD_DWORDX4_gfx10
    2151760541U,	// FLAT_LOAD_DWORDX4_vi
    2151765286U,	// FLAT_LOAD_DWORD_ci
    2151765286U,	// FLAT_LOAD_DWORD_gfx10
    2151765286U,	// FLAT_LOAD_DWORD_vi
    2151766086U,	// FLAT_LOAD_SBYTE_D16_HI_gfx10
    2151766086U,	// FLAT_LOAD_SBYTE_D16_HI_vi
    2151760894U,	// FLAT_LOAD_SBYTE_D16_gfx10
    2151760894U,	// FLAT_LOAD_SBYTE_D16_vi
    2151765675U,	// FLAT_LOAD_SBYTE_ci
    2151765675U,	// FLAT_LOAD_SBYTE_gfx10
    2151765675U,	// FLAT_LOAD_SBYTE_vi
    2151766292U,	// FLAT_LOAD_SHORT_D16_HI_gfx10
    2151766292U,	// FLAT_LOAD_SHORT_D16_HI_vi
    2151761076U,	// FLAT_LOAD_SHORT_D16_gfx10
    2151761076U,	// FLAT_LOAD_SHORT_D16_vi
    2151769003U,	// FLAT_LOAD_SSHORT_ci
    2151769003U,	// FLAT_LOAD_SSHORT_gfx10
    2151769003U,	// FLAT_LOAD_SSHORT_vi
    2151766189U,	// FLAT_LOAD_UBYTE_D16_HI_gfx10
    2151766189U,	// FLAT_LOAD_UBYTE_D16_HI_vi
    2151760985U,	// FLAT_LOAD_UBYTE_D16_gfx10
    2151760985U,	// FLAT_LOAD_UBYTE_D16_vi
    2151765750U,	// FLAT_LOAD_UBYTE_ci
    2151765750U,	// FLAT_LOAD_UBYTE_gfx10
    2151765750U,	// FLAT_LOAD_UBYTE_vi
    2151769082U,	// FLAT_LOAD_USHORT_ci
    2151769082U,	// FLAT_LOAD_USHORT_gfx10
    2151769082U,	// FLAT_LOAD_USHORT_vi
    2151765983U,	// FLAT_STORE_BYTE_D16_HI_gfx10
    2151765983U,	// FLAT_STORE_BYTE_D16_HI_vi
    2151765600U,	// FLAT_STORE_BYTE_ci
    2151765600U,	// FLAT_STORE_BYTE_gfx10
    2151765600U,	// FLAT_STORE_BYTE_vi
    2151756471U,	// FLAT_STORE_DWORDX2_ci
    2151756471U,	// FLAT_STORE_DWORDX2_gfx10
    2151756471U,	// FLAT_STORE_DWORDX2_vi
    2151756641U,	// FLAT_STORE_DWORDX3_ci
    2151756641U,	// FLAT_STORE_DWORDX3_gfx10
    2151756641U,	// FLAT_STORE_DWORDX3_vi
    2151760648U,	// FLAT_STORE_DWORDX4_ci
    2151760648U,	// FLAT_STORE_DWORDX4_gfx10
    2151760648U,	// FLAT_STORE_DWORDX4_vi
    2151765383U,	// FLAT_STORE_DWORD_ci
    2151765383U,	// FLAT_STORE_DWORD_gfx10
    2151765383U,	// FLAT_STORE_DWORD_vi
    2151766398U,	// FLAT_STORE_SHORT_D16_HI_gfx10
    2151766398U,	// FLAT_STORE_SHORT_D16_HI_vi
    2151768924U,	// FLAT_STORE_SHORT_ci
    2151768924U,	// FLAT_STORE_SHORT_gfx10
    2151768924U,	// FLAT_STORE_SHORT_vi
    2151753201U,	// GLOBAL_ATOMIC_ADD_F32_SADDR_vi
    4269553U,	// GLOBAL_ATOMIC_ADD_F32_vi
    2151764931U,	// GLOBAL_ATOMIC_ADD_RTN_gfx10
    2151764931U,	// GLOBAL_ATOMIC_ADD_RTN_vi
    2151764931U,	// GLOBAL_ATOMIC_ADD_SADDR_RTN_gfx10
    2151764931U,	// GLOBAL_ATOMIC_ADD_SADDR_RTN_vi
    2151764931U,	// GLOBAL_ATOMIC_ADD_SADDR_gfx10
    2151764931U,	// GLOBAL_ATOMIC_ADD_SADDR_vi
    2151755184U,	// GLOBAL_ATOMIC_ADD_X2_RTN_gfx10
    2151755184U,	// GLOBAL_ATOMIC_ADD_X2_RTN_vi
    2151755184U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_RTN_gfx10
    2151755184U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_RTN_vi
    2151755184U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_gfx10
    2151755184U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_vi
    4271536U,	// GLOBAL_ATOMIC_ADD_X2_gfx10
    4271536U,	// GLOBAL_ATOMIC_ADD_X2_vi
    4281283U,	// GLOBAL_ATOMIC_ADD_gfx10
    4281283U,	// GLOBAL_ATOMIC_ADD_vi
    2151765073U,	// GLOBAL_ATOMIC_AND_RTN_gfx10
    2151765073U,	// GLOBAL_ATOMIC_AND_RTN_vi
    2151765073U,	// GLOBAL_ATOMIC_AND_SADDR_RTN_gfx10
    2151765073U,	// GLOBAL_ATOMIC_AND_SADDR_RTN_vi
    2151765073U,	// GLOBAL_ATOMIC_AND_SADDR_gfx10
    2151765073U,	// GLOBAL_ATOMIC_AND_SADDR_vi
    2151755267U,	// GLOBAL_ATOMIC_AND_X2_RTN_gfx10
    2151755267U,	// GLOBAL_ATOMIC_AND_X2_RTN_vi
    2151755267U,	// GLOBAL_ATOMIC_AND_X2_SADDR_RTN_gfx10
    2151755267U,	// GLOBAL_ATOMIC_AND_X2_SADDR_RTN_vi
    2151755267U,	// GLOBAL_ATOMIC_AND_X2_SADDR_gfx10
    2151755267U,	// GLOBAL_ATOMIC_AND_X2_SADDR_vi
    4271619U,	// GLOBAL_ATOMIC_AND_X2_gfx10
    4271619U,	// GLOBAL_ATOMIC_AND_X2_vi
    4281425U,	// GLOBAL_ATOMIC_AND_gfx10
    4281425U,	// GLOBAL_ATOMIC_AND_vi
    2151768123U,	// GLOBAL_ATOMIC_CMPSWAP_RTN_gfx10
    2151768123U,	// GLOBAL_ATOMIC_CMPSWAP_RTN_vi
    2151768123U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_RTN_gfx10
    2151768123U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_RTN_vi
    2151768123U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_gfx10
    2151768123U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_vi
    2151755699U,	// GLOBAL_ATOMIC_CMPSWAP_X2_RTN_gfx10
    2151755699U,	// GLOBAL_ATOMIC_CMPSWAP_X2_RTN_vi
    2151755699U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_RTN_gfx10
    2151755699U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_RTN_vi
    2151755699U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_gfx10
    2151755699U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_vi
    4272051U,	// GLOBAL_ATOMIC_CMPSWAP_X2_gfx10
    4272051U,	// GLOBAL_ATOMIC_CMPSWAP_X2_vi
    4284475U,	// GLOBAL_ATOMIC_CMPSWAP_gfx10
    4284475U,	// GLOBAL_ATOMIC_CMPSWAP_vi
    2151764563U,	// GLOBAL_ATOMIC_CSUB_RTN_gfx10
    2151764563U,	// GLOBAL_ATOMIC_CSUB_SADDR_RTN_gfx10
    2151764654U,	// GLOBAL_ATOMIC_DEC_RTN_gfx10
    2151764654U,	// GLOBAL_ATOMIC_DEC_RTN_vi
    2151764654U,	// GLOBAL_ATOMIC_DEC_SADDR_RTN_gfx10
    2151764654U,	// GLOBAL_ATOMIC_DEC_SADDR_RTN_vi
    2151764654U,	// GLOBAL_ATOMIC_DEC_SADDR_gfx10
    2151764654U,	// GLOBAL_ATOMIC_DEC_SADDR_vi
    2151755018U,	// GLOBAL_ATOMIC_DEC_X2_RTN_gfx10
    2151755018U,	// GLOBAL_ATOMIC_DEC_X2_RTN_vi
    2151755018U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_RTN_gfx10
    2151755018U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_RTN_vi
    2151755018U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_gfx10
    2151755018U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_vi
    4271370U,	// GLOBAL_ATOMIC_DEC_X2_gfx10
    4271370U,	// GLOBAL_ATOMIC_DEC_X2_vi
    4281006U,	// GLOBAL_ATOMIC_DEC_gfx10
    4281006U,	// GLOBAL_ATOMIC_DEC_vi
    2151768210U,	// GLOBAL_ATOMIC_FCMPSWAP_RTN_gfx10
    2151768210U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR_RTN_gfx10
    2151768210U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR_gfx10
    2151755798U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_RTN_gfx10
    2151755798U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR_RTN_gfx10
    2151755798U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR_gfx10
    4272150U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_gfx10
    4284562U,	// GLOBAL_ATOMIC_FCMPSWAP_gfx10
    2151769390U,	// GLOBAL_ATOMIC_FMAX_RTN_gfx10
    2151769390U,	// GLOBAL_ATOMIC_FMAX_SADDR_RTN_gfx10
    2151769390U,	// GLOBAL_ATOMIC_FMAX_SADDR_gfx10
    2151756039U,	// GLOBAL_ATOMIC_FMAX_X2_RTN_gfx10
    2151756039U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR_RTN_gfx10
    2151756039U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR_gfx10
    4272391U,	// GLOBAL_ATOMIC_FMAX_X2_gfx10
    4285742U,	// GLOBAL_ATOMIC_FMAX_gfx10
    2151766995U,	// GLOBAL_ATOMIC_FMIN_RTN_gfx10
    2151766995U,	// GLOBAL_ATOMIC_FMIN_SADDR_RTN_gfx10
    2151766995U,	// GLOBAL_ATOMIC_FMIN_SADDR_gfx10
    2151755371U,	// GLOBAL_ATOMIC_FMIN_X2_RTN_gfx10
    2151755371U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR_RTN_gfx10
    2151755371U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR_gfx10
    4271723U,	// GLOBAL_ATOMIC_FMIN_X2_gfx10
    4283347U,	// GLOBAL_ATOMIC_FMIN_gfx10
    2151764743U,	// GLOBAL_ATOMIC_INC_RTN_gfx10
    2151764743U,	// GLOBAL_ATOMIC_INC_RTN_vi
    2151764743U,	// GLOBAL_ATOMIC_INC_SADDR_RTN_gfx10
    2151764743U,	// GLOBAL_ATOMIC_INC_SADDR_RTN_vi
    2151764743U,	// GLOBAL_ATOMIC_INC_SADDR_gfx10
    2151764743U,	// GLOBAL_ATOMIC_INC_SADDR_vi
    2151755101U,	// GLOBAL_ATOMIC_INC_X2_RTN_gfx10
    2151755101U,	// GLOBAL_ATOMIC_INC_X2_RTN_vi
    2151755101U,	// GLOBAL_ATOMIC_INC_X2_SADDR_RTN_gfx10
    2151755101U,	// GLOBAL_ATOMIC_INC_X2_SADDR_RTN_vi
    2151755101U,	// GLOBAL_ATOMIC_INC_X2_SADDR_gfx10
    2151755101U,	// GLOBAL_ATOMIC_INC_X2_SADDR_vi
    4271453U,	// GLOBAL_ATOMIC_INC_X2_gfx10
    4271453U,	// GLOBAL_ATOMIC_INC_X2_vi
    4281095U,	// GLOBAL_ATOMIC_INC_gfx10
    4281095U,	// GLOBAL_ATOMIC_INC_vi
    2151768531U,	// GLOBAL_ATOMIC_OR_RTN_gfx10
    2151768531U,	// GLOBAL_ATOMIC_OR_RTN_vi
    2151768531U,	// GLOBAL_ATOMIC_OR_SADDR_RTN_gfx10
    2151768531U,	// GLOBAL_ATOMIC_OR_SADDR_RTN_vi
    2151768531U,	// GLOBAL_ATOMIC_OR_SADDR_gfx10
    2151768531U,	// GLOBAL_ATOMIC_OR_SADDR_vi
    2151755877U,	// GLOBAL_ATOMIC_OR_X2_RTN_gfx10
    2151755877U,	// GLOBAL_ATOMIC_OR_X2_RTN_vi
    2151755877U,	// GLOBAL_ATOMIC_OR_X2_SADDR_RTN_gfx10
    2151755877U,	// GLOBAL_ATOMIC_OR_X2_SADDR_RTN_vi
    2151755877U,	// GLOBAL_ATOMIC_OR_X2_SADDR_gfx10
    2151755877U,	// GLOBAL_ATOMIC_OR_X2_SADDR_vi
    4272229U,	// GLOBAL_ATOMIC_OR_X2_gfx10
    4272229U,	// GLOBAL_ATOMIC_OR_X2_vi
    4284883U,	// GLOBAL_ATOMIC_OR_gfx10
    4284883U,	// GLOBAL_ATOMIC_OR_vi
    2151761376U,	// GLOBAL_ATOMIC_PK_ADD_F16_SADDR_vi
    4277728U,	// GLOBAL_ATOMIC_PK_ADD_F16_vi
    2151769467U,	// GLOBAL_ATOMIC_SMAX_RTN_gfx10
    2151769467U,	// GLOBAL_ATOMIC_SMAX_RTN_vi
    2151769467U,	// GLOBAL_ATOMIC_SMAX_SADDR_RTN_gfx10
    2151769467U,	// GLOBAL_ATOMIC_SMAX_SADDR_RTN_vi
    2151769467U,	// GLOBAL_ATOMIC_SMAX_SADDR_gfx10
    2151769467U,	// GLOBAL_ATOMIC_SMAX_SADDR_vi
    2151756106U,	// GLOBAL_ATOMIC_SMAX_X2_RTN_gfx10
    2151756106U,	// GLOBAL_ATOMIC_SMAX_X2_RTN_vi
    2151756106U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_RTN_gfx10
    2151756106U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_RTN_vi
    2151756106U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_gfx10
    2151756106U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_vi
    4272458U,	// GLOBAL_ATOMIC_SMAX_X2_gfx10
    4272458U,	// GLOBAL_ATOMIC_SMAX_X2_vi
    4285819U,	// GLOBAL_ATOMIC_SMAX_gfx10
    4285819U,	// GLOBAL_ATOMIC_SMAX_vi
    2151767072U,	// GLOBAL_ATOMIC_SMIN_RTN_gfx10
    2151767072U,	// GLOBAL_ATOMIC_SMIN_RTN_vi
    2151767072U,	// GLOBAL_ATOMIC_SMIN_SADDR_RTN_gfx10
    2151767072U,	// GLOBAL_ATOMIC_SMIN_SADDR_RTN_vi
    2151767072U,	// GLOBAL_ATOMIC_SMIN_SADDR_gfx10
    2151767072U,	// GLOBAL_ATOMIC_SMIN_SADDR_vi
    2151755438U,	// GLOBAL_ATOMIC_SMIN_X2_RTN_gfx10
    2151755438U,	// GLOBAL_ATOMIC_SMIN_X2_RTN_vi
    2151755438U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_RTN_gfx10
    2151755438U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_RTN_vi
    2151755438U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_gfx10
    2151755438U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_vi
    4271790U,	// GLOBAL_ATOMIC_SMIN_X2_gfx10
    4271790U,	// GLOBAL_ATOMIC_SMIN_X2_vi
    4283424U,	// GLOBAL_ATOMIC_SMIN_gfx10
    4283424U,	// GLOBAL_ATOMIC_SMIN_vi
    2151764492U,	// GLOBAL_ATOMIC_SUB_RTN_gfx10
    2151764492U,	// GLOBAL_ATOMIC_SUB_RTN_vi
    2151764492U,	// GLOBAL_ATOMIC_SUB_SADDR_RTN_gfx10
    2151764492U,	// GLOBAL_ATOMIC_SUB_SADDR_RTN_vi
    2151764492U,	// GLOBAL_ATOMIC_SUB_SADDR_gfx10
    2151764492U,	// GLOBAL_ATOMIC_SUB_SADDR_vi
    2151754935U,	// GLOBAL_ATOMIC_SUB_X2_RTN_gfx10
    2151754935U,	// GLOBAL_ATOMIC_SUB_X2_RTN_vi
    2151754935U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_RTN_gfx10
    2151754935U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_RTN_vi
    2151754935U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_gfx10
    2151754935U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_vi
    4271287U,	// GLOBAL_ATOMIC_SUB_X2_gfx10
    4271287U,	// GLOBAL_ATOMIC_SUB_X2_vi
    4280844U,	// GLOBAL_ATOMIC_SUB_gfx10
    4280844U,	// GLOBAL_ATOMIC_SUB_vi
    2151768026U,	// GLOBAL_ATOMIC_SWAP_RTN_gfx10
    2151768026U,	// GLOBAL_ATOMIC_SWAP_RTN_vi
    2151768026U,	// GLOBAL_ATOMIC_SWAP_SADDR_RTN_gfx10
    2151768026U,	// GLOBAL_ATOMIC_SWAP_SADDR_RTN_vi
    2151768026U,	// GLOBAL_ATOMIC_SWAP_SADDR_gfx10
    2151768026U,	// GLOBAL_ATOMIC_SWAP_SADDR_vi
    2151755612U,	// GLOBAL_ATOMIC_SWAP_X2_RTN_gfx10
    2151755612U,	// GLOBAL_ATOMIC_SWAP_X2_RTN_vi
    2151755612U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_RTN_gfx10
    2151755612U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_RTN_vi
    2151755612U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_gfx10
    2151755612U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_vi
    4271964U,	// GLOBAL_ATOMIC_SWAP_X2_gfx10
    4271964U,	// GLOBAL_ATOMIC_SWAP_X2_vi
    4284378U,	// GLOBAL_ATOMIC_SWAP_gfx10
    4284378U,	// GLOBAL_ATOMIC_SWAP_vi
    2151769561U,	// GLOBAL_ATOMIC_UMAX_RTN_gfx10
    2151769561U,	// GLOBAL_ATOMIC_UMAX_RTN_vi
    2151769561U,	// GLOBAL_ATOMIC_UMAX_SADDR_RTN_gfx10
    2151769561U,	// GLOBAL_ATOMIC_UMAX_SADDR_RTN_vi
    2151769561U,	// GLOBAL_ATOMIC_UMAX_SADDR_gfx10
    2151769561U,	// GLOBAL_ATOMIC_UMAX_SADDR_vi
    2151756193U,	// GLOBAL_ATOMIC_UMAX_X2_RTN_gfx10
    2151756193U,	// GLOBAL_ATOMIC_UMAX_X2_RTN_vi
    2151756193U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_RTN_gfx10
    2151756193U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_RTN_vi
    2151756193U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_gfx10
    2151756193U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_vi
    4272545U,	// GLOBAL_ATOMIC_UMAX_X2_gfx10
    4272545U,	// GLOBAL_ATOMIC_UMAX_X2_vi
    4285913U,	// GLOBAL_ATOMIC_UMAX_gfx10
    4285913U,	// GLOBAL_ATOMIC_UMAX_vi
    2151767166U,	// GLOBAL_ATOMIC_UMIN_RTN_gfx10
    2151767166U,	// GLOBAL_ATOMIC_UMIN_RTN_vi
    2151767166U,	// GLOBAL_ATOMIC_UMIN_SADDR_RTN_gfx10
    2151767166U,	// GLOBAL_ATOMIC_UMIN_SADDR_RTN_vi
    2151767166U,	// GLOBAL_ATOMIC_UMIN_SADDR_gfx10
    2151767166U,	// GLOBAL_ATOMIC_UMIN_SADDR_vi
    2151755525U,	// GLOBAL_ATOMIC_UMIN_X2_RTN_gfx10
    2151755525U,	// GLOBAL_ATOMIC_UMIN_X2_RTN_vi
    2151755525U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_RTN_gfx10
    2151755525U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_RTN_vi
    2151755525U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_gfx10
    2151755525U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_vi
    4271877U,	// GLOBAL_ATOMIC_UMIN_X2_gfx10
    4271877U,	// GLOBAL_ATOMIC_UMIN_X2_vi
    4283518U,	// GLOBAL_ATOMIC_UMIN_gfx10
    4283518U,	// GLOBAL_ATOMIC_UMIN_vi
    2151768616U,	// GLOBAL_ATOMIC_XOR_RTN_gfx10
    2151768616U,	// GLOBAL_ATOMIC_XOR_RTN_vi
    2151768616U,	// GLOBAL_ATOMIC_XOR_SADDR_RTN_gfx10
    2151768616U,	// GLOBAL_ATOMIC_XOR_SADDR_RTN_vi
    2151768616U,	// GLOBAL_ATOMIC_XOR_SADDR_gfx10
    2151768616U,	// GLOBAL_ATOMIC_XOR_SADDR_vi
    2151755956U,	// GLOBAL_ATOMIC_XOR_X2_RTN_gfx10
    2151755956U,	// GLOBAL_ATOMIC_XOR_X2_RTN_vi
    2151755956U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_RTN_gfx10
    2151755956U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_RTN_vi
    2151755956U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_gfx10
    2151755956U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_vi
    4272308U,	// GLOBAL_ATOMIC_XOR_X2_gfx10
    4272308U,	// GLOBAL_ATOMIC_XOR_X2_vi
    4284968U,	// GLOBAL_ATOMIC_XOR_gfx10
    4284968U,	// GLOBAL_ATOMIC_XOR_vi
    2151756304U,	// GLOBAL_LOAD_DWORDX2_SADDR_gfx10
    2151756304U,	// GLOBAL_LOAD_DWORDX2_SADDR_vi
    4272656U,	// GLOBAL_LOAD_DWORDX2_gfx10
    4272656U,	// GLOBAL_LOAD_DWORDX2_vi
    2151756513U,	// GLOBAL_LOAD_DWORDX3_SADDR_gfx10
    2151756513U,	// GLOBAL_LOAD_DWORDX3_SADDR_vi
    4272865U,	// GLOBAL_LOAD_DWORDX3_gfx10
    4272865U,	// GLOBAL_LOAD_DWORDX3_vi
    2151760481U,	// GLOBAL_LOAD_DWORDX4_SADDR_gfx10
    2151760481U,	// GLOBAL_LOAD_DWORDX4_SADDR_vi
    4276833U,	// GLOBAL_LOAD_DWORDX4_gfx10
    4276833U,	// GLOBAL_LOAD_DWORDX4_vi
    2151765002U,	// GLOBAL_LOAD_DWORD_ADDTID_gfx10
    2151765232U,	// GLOBAL_LOAD_DWORD_SADDR_gfx10
    2151765232U,	// GLOBAL_LOAD_DWORD_SADDR_vi
    4281584U,	// GLOBAL_LOAD_DWORD_gfx10
    4281584U,	// GLOBAL_LOAD_DWORD_vi
    2151766034U,	// GLOBAL_LOAD_SBYTE_D16_HI_SADDR_gfx10
    2151766034U,	// GLOBAL_LOAD_SBYTE_D16_HI_SADDR_vi
    4282386U,	// GLOBAL_LOAD_SBYTE_D16_HI_gfx10
    4282386U,	// GLOBAL_LOAD_SBYTE_D16_HI_vi
    2151760848U,	// GLOBAL_LOAD_SBYTE_D16_SADDR_gfx10
    2151760848U,	// GLOBAL_LOAD_SBYTE_D16_SADDR_vi
    4277200U,	// GLOBAL_LOAD_SBYTE_D16_gfx10
    4277200U,	// GLOBAL_LOAD_SBYTE_D16_vi
    2151765637U,	// GLOBAL_LOAD_SBYTE_SADDR_gfx10
    2151765637U,	// GLOBAL_LOAD_SBYTE_SADDR_vi
    4281989U,	// GLOBAL_LOAD_SBYTE_gfx10
    4281989U,	// GLOBAL_LOAD_SBYTE_vi
    2151766240U,	// GLOBAL_LOAD_SHORT_D16_HI_SADDR_gfx10
    2151766240U,	// GLOBAL_LOAD_SHORT_D16_HI_SADDR_vi
    4282592U,	// GLOBAL_LOAD_SHORT_D16_HI_gfx10
    4282592U,	// GLOBAL_LOAD_SHORT_D16_HI_vi
    2151761030U,	// GLOBAL_LOAD_SHORT_D16_SADDR_gfx10
    2151761030U,	// GLOBAL_LOAD_SHORT_D16_SADDR_vi
    4277382U,	// GLOBAL_LOAD_SHORT_D16_gfx10
    4277382U,	// GLOBAL_LOAD_SHORT_D16_vi
    2151768963U,	// GLOBAL_LOAD_SSHORT_SADDR_gfx10
    2151768963U,	// GLOBAL_LOAD_SSHORT_SADDR_vi
    4285315U,	// GLOBAL_LOAD_SSHORT_gfx10
    4285315U,	// GLOBAL_LOAD_SSHORT_vi
    2151766137U,	// GLOBAL_LOAD_UBYTE_D16_HI_SADDR_gfx10
    2151766137U,	// GLOBAL_LOAD_UBYTE_D16_HI_SADDR_vi
    4282489U,	// GLOBAL_LOAD_UBYTE_D16_HI_gfx10
    4282489U,	// GLOBAL_LOAD_UBYTE_D16_HI_vi
    2151760939U,	// GLOBAL_LOAD_UBYTE_D16_SADDR_gfx10
    2151760939U,	// GLOBAL_LOAD_UBYTE_D16_SADDR_vi
    4277291U,	// GLOBAL_LOAD_UBYTE_D16_gfx10
    4277291U,	// GLOBAL_LOAD_UBYTE_D16_vi
    2151765712U,	// GLOBAL_LOAD_UBYTE_SADDR_gfx10
    2151765712U,	// GLOBAL_LOAD_UBYTE_SADDR_vi
    4282064U,	// GLOBAL_LOAD_UBYTE_gfx10
    4282064U,	// GLOBAL_LOAD_UBYTE_vi
    2151769042U,	// GLOBAL_LOAD_USHORT_SADDR_gfx10
    2151769042U,	// GLOBAL_LOAD_USHORT_SADDR_vi
    4285394U,	// GLOBAL_LOAD_USHORT_gfx10
    4285394U,	// GLOBAL_LOAD_USHORT_vi
    2151765931U,	// GLOBAL_STORE_BYTE_D16_HI_SADDR_gfx10
    2151765931U,	// GLOBAL_STORE_BYTE_D16_HI_SADDR_vi
    4282283U,	// GLOBAL_STORE_BYTE_D16_HI_gfx10
    4282283U,	// GLOBAL_STORE_BYTE_D16_HI_vi
    2151765562U,	// GLOBAL_STORE_BYTE_SADDR_gfx10
    2151765562U,	// GLOBAL_STORE_BYTE_SADDR_vi
    4281914U,	// GLOBAL_STORE_BYTE_gfx10
    4281914U,	// GLOBAL_STORE_BYTE_vi
    2151756408U,	// GLOBAL_STORE_DWORDX2_SADDR_gfx10
    2151756408U,	// GLOBAL_STORE_DWORDX2_SADDR_vi
    4272760U,	// GLOBAL_STORE_DWORDX2_gfx10
    4272760U,	// GLOBAL_STORE_DWORDX2_vi
    2151756597U,	// GLOBAL_STORE_DWORDX3_SADDR_gfx10
    2151756597U,	// GLOBAL_STORE_DWORDX3_SADDR_vi
    4272949U,	// GLOBAL_STORE_DWORDX3_gfx10
    4272949U,	// GLOBAL_STORE_DWORDX3_vi
    2151760585U,	// GLOBAL_STORE_DWORDX4_SADDR_gfx10
    2151760585U,	// GLOBAL_STORE_DWORDX4_SADDR_vi
    4276937U,	// GLOBAL_STORE_DWORDX4_gfx10
    4276937U,	// GLOBAL_STORE_DWORDX4_vi
    2151765028U,	// GLOBAL_STORE_DWORD_ADDTID_gfx10
    2151765326U,	// GLOBAL_STORE_DWORD_SADDR_gfx10
    2151765326U,	// GLOBAL_STORE_DWORD_SADDR_vi
    4281678U,	// GLOBAL_STORE_DWORD_gfx10
    4281678U,	// GLOBAL_STORE_DWORD_vi
    2151766344U,	// GLOBAL_STORE_SHORT_D16_HI_SADDR_gfx10
    2151766344U,	// GLOBAL_STORE_SHORT_D16_HI_SADDR_vi
    4282696U,	// GLOBAL_STORE_SHORT_D16_HI_gfx10
    4282696U,	// GLOBAL_STORE_SHORT_D16_HI_vi
    2151768884U,	// GLOBAL_STORE_SHORT_SADDR_gfx10
    2151768884U,	// GLOBAL_STORE_SHORT_SADDR_vi
    4285236U,	// GLOBAL_STORE_SHORT_gfx10
    4285236U,	// GLOBAL_STORE_SHORT_vi
    2218873777U,	// IMAGE_ATOMIC_ADD_V1_V1_gfx10
    2218873777U,	// IMAGE_ATOMIC_ADD_V1_V1_si
    2218873777U,	// IMAGE_ATOMIC_ADD_V1_V1_vi
    2218873777U,	// IMAGE_ATOMIC_ADD_V1_V2_gfx10
    2233684913U,	// IMAGE_ATOMIC_ADD_V1_V2_nsa_gfx10
    2218873777U,	// IMAGE_ATOMIC_ADD_V1_V2_si
    2218873777U,	// IMAGE_ATOMIC_ADD_V1_V2_vi
    2218873777U,	// IMAGE_ATOMIC_ADD_V1_V3_gfx10
    2233684913U,	// IMAGE_ATOMIC_ADD_V1_V3_nsa_gfx10
    2218873777U,	// IMAGE_ATOMIC_ADD_V1_V3_si
    2218873777U,	// IMAGE_ATOMIC_ADD_V1_V3_vi
    2218873777U,	// IMAGE_ATOMIC_ADD_V1_V4_gfx10
    2233684913U,	// IMAGE_ATOMIC_ADD_V1_V4_nsa_gfx10
    2218873777U,	// IMAGE_ATOMIC_ADD_V1_V4_si
    2218873777U,	// IMAGE_ATOMIC_ADD_V1_V4_vi
    2218873777U,	// IMAGE_ATOMIC_ADD_V2_V1_gfx10
    2218873777U,	// IMAGE_ATOMIC_ADD_V2_V1_si
    2218873777U,	// IMAGE_ATOMIC_ADD_V2_V1_vi
    2218873777U,	// IMAGE_ATOMIC_ADD_V2_V2_gfx10
    2233684913U,	// IMAGE_ATOMIC_ADD_V2_V2_nsa_gfx10
    2218873777U,	// IMAGE_ATOMIC_ADD_V2_V2_si
    2218873777U,	// IMAGE_ATOMIC_ADD_V2_V2_vi
    2218873777U,	// IMAGE_ATOMIC_ADD_V2_V3_gfx10
    2233684913U,	// IMAGE_ATOMIC_ADD_V2_V3_nsa_gfx10
    2218873777U,	// IMAGE_ATOMIC_ADD_V2_V3_si
    2218873777U,	// IMAGE_ATOMIC_ADD_V2_V3_vi
    2218873777U,	// IMAGE_ATOMIC_ADD_V2_V4_gfx10
    2233684913U,	// IMAGE_ATOMIC_ADD_V2_V4_nsa_gfx10
    2218873777U,	// IMAGE_ATOMIC_ADD_V2_V4_si
    2218873777U,	// IMAGE_ATOMIC_ADD_V2_V4_vi
    2218873919U,	// IMAGE_ATOMIC_AND_V1_V1_gfx10
    2218873919U,	// IMAGE_ATOMIC_AND_V1_V1_si
    2218873919U,	// IMAGE_ATOMIC_AND_V1_V1_vi
    2218873919U,	// IMAGE_ATOMIC_AND_V1_V2_gfx10
    2233685055U,	// IMAGE_ATOMIC_AND_V1_V2_nsa_gfx10
    2218873919U,	// IMAGE_ATOMIC_AND_V1_V2_si
    2218873919U,	// IMAGE_ATOMIC_AND_V1_V2_vi
    2218873919U,	// IMAGE_ATOMIC_AND_V1_V3_gfx10
    2233685055U,	// IMAGE_ATOMIC_AND_V1_V3_nsa_gfx10
    2218873919U,	// IMAGE_ATOMIC_AND_V1_V3_si
    2218873919U,	// IMAGE_ATOMIC_AND_V1_V3_vi
    2218873919U,	// IMAGE_ATOMIC_AND_V1_V4_gfx10
    2233685055U,	// IMAGE_ATOMIC_AND_V1_V4_nsa_gfx10
    2218873919U,	// IMAGE_ATOMIC_AND_V1_V4_si
    2218873919U,	// IMAGE_ATOMIC_AND_V1_V4_vi
    2218873919U,	// IMAGE_ATOMIC_AND_V2_V1_gfx10
    2218873919U,	// IMAGE_ATOMIC_AND_V2_V1_si
    2218873919U,	// IMAGE_ATOMIC_AND_V2_V1_vi
    2218873919U,	// IMAGE_ATOMIC_AND_V2_V2_gfx10
    2233685055U,	// IMAGE_ATOMIC_AND_V2_V2_nsa_gfx10
    2218873919U,	// IMAGE_ATOMIC_AND_V2_V2_si
    2218873919U,	// IMAGE_ATOMIC_AND_V2_V2_vi
    2218873919U,	// IMAGE_ATOMIC_AND_V2_V3_gfx10
    2233685055U,	// IMAGE_ATOMIC_AND_V2_V3_nsa_gfx10
    2218873919U,	// IMAGE_ATOMIC_AND_V2_V3_si
    2218873919U,	// IMAGE_ATOMIC_AND_V2_V3_vi
    2218873919U,	// IMAGE_ATOMIC_AND_V2_V4_gfx10
    2233685055U,	// IMAGE_ATOMIC_AND_V2_V4_nsa_gfx10
    2218873919U,	// IMAGE_ATOMIC_AND_V2_V4_si
    2218873919U,	// IMAGE_ATOMIC_AND_V2_V4_vi
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V1_V1_gfx10
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V1_V1_si
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V1_V1_vi
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_gfx10
    2233688101U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_nsa_gfx10
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_si
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_vi
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_gfx10
    2233688101U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_nsa_gfx10
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_si
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_vi
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_gfx10
    2233688101U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_nsa_gfx10
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_si
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_vi
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V2_V1_gfx10
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V2_V1_si
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V2_V1_vi
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_gfx10
    2233688101U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_nsa_gfx10
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_si
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_vi
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_gfx10
    2233688101U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_nsa_gfx10
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_si
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_vi
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_gfx10
    2233688101U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_nsa_gfx10
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_si
    2218876965U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_vi
    2218873500U,	// IMAGE_ATOMIC_DEC_V1_V1_gfx10
    2218873500U,	// IMAGE_ATOMIC_DEC_V1_V1_si
    2218873500U,	// IMAGE_ATOMIC_DEC_V1_V1_vi
    2218873500U,	// IMAGE_ATOMIC_DEC_V1_V2_gfx10
    2233684636U,	// IMAGE_ATOMIC_DEC_V1_V2_nsa_gfx10
    2218873500U,	// IMAGE_ATOMIC_DEC_V1_V2_si
    2218873500U,	// IMAGE_ATOMIC_DEC_V1_V2_vi
    2218873500U,	// IMAGE_ATOMIC_DEC_V1_V3_gfx10
    2233684636U,	// IMAGE_ATOMIC_DEC_V1_V3_nsa_gfx10
    2218873500U,	// IMAGE_ATOMIC_DEC_V1_V3_si
    2218873500U,	// IMAGE_ATOMIC_DEC_V1_V3_vi
    2218873500U,	// IMAGE_ATOMIC_DEC_V1_V4_gfx10
    2233684636U,	// IMAGE_ATOMIC_DEC_V1_V4_nsa_gfx10
    2218873500U,	// IMAGE_ATOMIC_DEC_V1_V4_si
    2218873500U,	// IMAGE_ATOMIC_DEC_V1_V4_vi
    2218873500U,	// IMAGE_ATOMIC_DEC_V2_V1_gfx10
    2218873500U,	// IMAGE_ATOMIC_DEC_V2_V1_si
    2218873500U,	// IMAGE_ATOMIC_DEC_V2_V1_vi
    2218873500U,	// IMAGE_ATOMIC_DEC_V2_V2_gfx10
    2233684636U,	// IMAGE_ATOMIC_DEC_V2_V2_nsa_gfx10
    2218873500U,	// IMAGE_ATOMIC_DEC_V2_V2_si
    2218873500U,	// IMAGE_ATOMIC_DEC_V2_V2_vi
    2218873500U,	// IMAGE_ATOMIC_DEC_V2_V3_gfx10
    2233684636U,	// IMAGE_ATOMIC_DEC_V2_V3_nsa_gfx10
    2218873500U,	// IMAGE_ATOMIC_DEC_V2_V3_si
    2218873500U,	// IMAGE_ATOMIC_DEC_V2_V3_vi
    2218873500U,	// IMAGE_ATOMIC_DEC_V2_V4_gfx10
    2233684636U,	// IMAGE_ATOMIC_DEC_V2_V4_nsa_gfx10
    2218873500U,	// IMAGE_ATOMIC_DEC_V2_V4_si
    2218873500U,	// IMAGE_ATOMIC_DEC_V2_V4_vi
    2218873589U,	// IMAGE_ATOMIC_INC_V1_V1_gfx10
    2218873589U,	// IMAGE_ATOMIC_INC_V1_V1_si
    2218873589U,	// IMAGE_ATOMIC_INC_V1_V1_vi
    2218873589U,	// IMAGE_ATOMIC_INC_V1_V2_gfx10
    2233684725U,	// IMAGE_ATOMIC_INC_V1_V2_nsa_gfx10
    2218873589U,	// IMAGE_ATOMIC_INC_V1_V2_si
    2218873589U,	// IMAGE_ATOMIC_INC_V1_V2_vi
    2218873589U,	// IMAGE_ATOMIC_INC_V1_V3_gfx10
    2233684725U,	// IMAGE_ATOMIC_INC_V1_V3_nsa_gfx10
    2218873589U,	// IMAGE_ATOMIC_INC_V1_V3_si
    2218873589U,	// IMAGE_ATOMIC_INC_V1_V3_vi
    2218873589U,	// IMAGE_ATOMIC_INC_V1_V4_gfx10
    2233684725U,	// IMAGE_ATOMIC_INC_V1_V4_nsa_gfx10
    2218873589U,	// IMAGE_ATOMIC_INC_V1_V4_si
    2218873589U,	// IMAGE_ATOMIC_INC_V1_V4_vi
    2218873589U,	// IMAGE_ATOMIC_INC_V2_V1_gfx10
    2218873589U,	// IMAGE_ATOMIC_INC_V2_V1_si
    2218873589U,	// IMAGE_ATOMIC_INC_V2_V1_vi
    2218873589U,	// IMAGE_ATOMIC_INC_V2_V2_gfx10
    2233684725U,	// IMAGE_ATOMIC_INC_V2_V2_nsa_gfx10
    2218873589U,	// IMAGE_ATOMIC_INC_V2_V2_si
    2218873589U,	// IMAGE_ATOMIC_INC_V2_V2_vi
    2218873589U,	// IMAGE_ATOMIC_INC_V2_V3_gfx10
    2233684725U,	// IMAGE_ATOMIC_INC_V2_V3_nsa_gfx10
    2218873589U,	// IMAGE_ATOMIC_INC_V2_V3_si
    2218873589U,	// IMAGE_ATOMIC_INC_V2_V3_vi
    2218873589U,	// IMAGE_ATOMIC_INC_V2_V4_gfx10
    2233684725U,	// IMAGE_ATOMIC_INC_V2_V4_nsa_gfx10
    2218873589U,	// IMAGE_ATOMIC_INC_V2_V4_si
    2218873589U,	// IMAGE_ATOMIC_INC_V2_V4_vi
    2218877378U,	// IMAGE_ATOMIC_OR_V1_V1_gfx10
    2218877378U,	// IMAGE_ATOMIC_OR_V1_V1_si
    2218877378U,	// IMAGE_ATOMIC_OR_V1_V1_vi
    2218877378U,	// IMAGE_ATOMIC_OR_V1_V2_gfx10
    2233688514U,	// IMAGE_ATOMIC_OR_V1_V2_nsa_gfx10
    2218877378U,	// IMAGE_ATOMIC_OR_V1_V2_si
    2218877378U,	// IMAGE_ATOMIC_OR_V1_V2_vi
    2218877378U,	// IMAGE_ATOMIC_OR_V1_V3_gfx10
    2233688514U,	// IMAGE_ATOMIC_OR_V1_V3_nsa_gfx10
    2218877378U,	// IMAGE_ATOMIC_OR_V1_V3_si
    2218877378U,	// IMAGE_ATOMIC_OR_V1_V3_vi
    2218877378U,	// IMAGE_ATOMIC_OR_V1_V4_gfx10
    2233688514U,	// IMAGE_ATOMIC_OR_V1_V4_nsa_gfx10
    2218877378U,	// IMAGE_ATOMIC_OR_V1_V4_si
    2218877378U,	// IMAGE_ATOMIC_OR_V1_V4_vi
    2218877378U,	// IMAGE_ATOMIC_OR_V2_V1_gfx10
    2218877378U,	// IMAGE_ATOMIC_OR_V2_V1_si
    2218877378U,	// IMAGE_ATOMIC_OR_V2_V1_vi
    2218877378U,	// IMAGE_ATOMIC_OR_V2_V2_gfx10
    2233688514U,	// IMAGE_ATOMIC_OR_V2_V2_nsa_gfx10
    2218877378U,	// IMAGE_ATOMIC_OR_V2_V2_si
    2218877378U,	// IMAGE_ATOMIC_OR_V2_V2_vi
    2218877378U,	// IMAGE_ATOMIC_OR_V2_V3_gfx10
    2233688514U,	// IMAGE_ATOMIC_OR_V2_V3_nsa_gfx10
    2218877378U,	// IMAGE_ATOMIC_OR_V2_V3_si
    2218877378U,	// IMAGE_ATOMIC_OR_V2_V3_vi
    2218877378U,	// IMAGE_ATOMIC_OR_V2_V4_gfx10
    2233688514U,	// IMAGE_ATOMIC_OR_V2_V4_nsa_gfx10
    2218877378U,	// IMAGE_ATOMIC_OR_V2_V4_si
    2218877378U,	// IMAGE_ATOMIC_OR_V2_V4_vi
    2218878312U,	// IMAGE_ATOMIC_SMAX_V1_V1_gfx10
    2218878312U,	// IMAGE_ATOMIC_SMAX_V1_V1_si
    2218878312U,	// IMAGE_ATOMIC_SMAX_V1_V1_vi
    2218878312U,	// IMAGE_ATOMIC_SMAX_V1_V2_gfx10
    2233689448U,	// IMAGE_ATOMIC_SMAX_V1_V2_nsa_gfx10
    2218878312U,	// IMAGE_ATOMIC_SMAX_V1_V2_si
    2218878312U,	// IMAGE_ATOMIC_SMAX_V1_V2_vi
    2218878312U,	// IMAGE_ATOMIC_SMAX_V1_V3_gfx10
    2233689448U,	// IMAGE_ATOMIC_SMAX_V1_V3_nsa_gfx10
    2218878312U,	// IMAGE_ATOMIC_SMAX_V1_V3_si
    2218878312U,	// IMAGE_ATOMIC_SMAX_V1_V3_vi
    2218878312U,	// IMAGE_ATOMIC_SMAX_V1_V4_gfx10
    2233689448U,	// IMAGE_ATOMIC_SMAX_V1_V4_nsa_gfx10
    2218878312U,	// IMAGE_ATOMIC_SMAX_V1_V4_si
    2218878312U,	// IMAGE_ATOMIC_SMAX_V1_V4_vi
    2218878312U,	// IMAGE_ATOMIC_SMAX_V2_V1_gfx10
    2218878312U,	// IMAGE_ATOMIC_SMAX_V2_V1_si
    2218878312U,	// IMAGE_ATOMIC_SMAX_V2_V1_vi
    2218878312U,	// IMAGE_ATOMIC_SMAX_V2_V2_gfx10
    2233689448U,	// IMAGE_ATOMIC_SMAX_V2_V2_nsa_gfx10
    2218878312U,	// IMAGE_ATOMIC_SMAX_V2_V2_si
    2218878312U,	// IMAGE_ATOMIC_SMAX_V2_V2_vi
    2218878312U,	// IMAGE_ATOMIC_SMAX_V2_V3_gfx10
    2233689448U,	// IMAGE_ATOMIC_SMAX_V2_V3_nsa_gfx10
    2218878312U,	// IMAGE_ATOMIC_SMAX_V2_V3_si
    2218878312U,	// IMAGE_ATOMIC_SMAX_V2_V3_vi
    2218878312U,	// IMAGE_ATOMIC_SMAX_V2_V4_gfx10
    2233689448U,	// IMAGE_ATOMIC_SMAX_V2_V4_nsa_gfx10
    2218878312U,	// IMAGE_ATOMIC_SMAX_V2_V4_si
    2218878312U,	// IMAGE_ATOMIC_SMAX_V2_V4_vi
    2218875917U,	// IMAGE_ATOMIC_SMIN_V1_V1_gfx10
    2218875917U,	// IMAGE_ATOMIC_SMIN_V1_V1_si
    2218875917U,	// IMAGE_ATOMIC_SMIN_V1_V1_vi
    2218875917U,	// IMAGE_ATOMIC_SMIN_V1_V2_gfx10
    2233687053U,	// IMAGE_ATOMIC_SMIN_V1_V2_nsa_gfx10
    2218875917U,	// IMAGE_ATOMIC_SMIN_V1_V2_si
    2218875917U,	// IMAGE_ATOMIC_SMIN_V1_V2_vi
    2218875917U,	// IMAGE_ATOMIC_SMIN_V1_V3_gfx10
    2233687053U,	// IMAGE_ATOMIC_SMIN_V1_V3_nsa_gfx10
    2218875917U,	// IMAGE_ATOMIC_SMIN_V1_V3_si
    2218875917U,	// IMAGE_ATOMIC_SMIN_V1_V3_vi
    2218875917U,	// IMAGE_ATOMIC_SMIN_V1_V4_gfx10
    2233687053U,	// IMAGE_ATOMIC_SMIN_V1_V4_nsa_gfx10
    2218875917U,	// IMAGE_ATOMIC_SMIN_V1_V4_si
    2218875917U,	// IMAGE_ATOMIC_SMIN_V1_V4_vi
    2218875917U,	// IMAGE_ATOMIC_SMIN_V2_V1_gfx10
    2218875917U,	// IMAGE_ATOMIC_SMIN_V2_V1_si
    2218875917U,	// IMAGE_ATOMIC_SMIN_V2_V1_vi
    2218875917U,	// IMAGE_ATOMIC_SMIN_V2_V2_gfx10
    2233687053U,	// IMAGE_ATOMIC_SMIN_V2_V2_nsa_gfx10
    2218875917U,	// IMAGE_ATOMIC_SMIN_V2_V2_si
    2218875917U,	// IMAGE_ATOMIC_SMIN_V2_V2_vi
    2218875917U,	// IMAGE_ATOMIC_SMIN_V2_V3_gfx10
    2233687053U,	// IMAGE_ATOMIC_SMIN_V2_V3_nsa_gfx10
    2218875917U,	// IMAGE_ATOMIC_SMIN_V2_V3_si
    2218875917U,	// IMAGE_ATOMIC_SMIN_V2_V3_vi
    2218875917U,	// IMAGE_ATOMIC_SMIN_V2_V4_gfx10
    2233687053U,	// IMAGE_ATOMIC_SMIN_V2_V4_nsa_gfx10
    2218875917U,	// IMAGE_ATOMIC_SMIN_V2_V4_si
    2218875917U,	// IMAGE_ATOMIC_SMIN_V2_V4_vi
    2218873338U,	// IMAGE_ATOMIC_SUB_V1_V1_gfx10
    2218873338U,	// IMAGE_ATOMIC_SUB_V1_V1_si
    2218873338U,	// IMAGE_ATOMIC_SUB_V1_V1_vi
    2218873338U,	// IMAGE_ATOMIC_SUB_V1_V2_gfx10
    2233684474U,	// IMAGE_ATOMIC_SUB_V1_V2_nsa_gfx10
    2218873338U,	// IMAGE_ATOMIC_SUB_V1_V2_si
    2218873338U,	// IMAGE_ATOMIC_SUB_V1_V2_vi
    2218873338U,	// IMAGE_ATOMIC_SUB_V1_V3_gfx10
    2233684474U,	// IMAGE_ATOMIC_SUB_V1_V3_nsa_gfx10
    2218873338U,	// IMAGE_ATOMIC_SUB_V1_V3_si
    2218873338U,	// IMAGE_ATOMIC_SUB_V1_V3_vi
    2218873338U,	// IMAGE_ATOMIC_SUB_V1_V4_gfx10
    2233684474U,	// IMAGE_ATOMIC_SUB_V1_V4_nsa_gfx10
    2218873338U,	// IMAGE_ATOMIC_SUB_V1_V4_si
    2218873338U,	// IMAGE_ATOMIC_SUB_V1_V4_vi
    2218873338U,	// IMAGE_ATOMIC_SUB_V2_V1_gfx10
    2218873338U,	// IMAGE_ATOMIC_SUB_V2_V1_si
    2218873338U,	// IMAGE_ATOMIC_SUB_V2_V1_vi
    2218873338U,	// IMAGE_ATOMIC_SUB_V2_V2_gfx10
    2233684474U,	// IMAGE_ATOMIC_SUB_V2_V2_nsa_gfx10
    2218873338U,	// IMAGE_ATOMIC_SUB_V2_V2_si
    2218873338U,	// IMAGE_ATOMIC_SUB_V2_V2_vi
    2218873338U,	// IMAGE_ATOMIC_SUB_V2_V3_gfx10
    2233684474U,	// IMAGE_ATOMIC_SUB_V2_V3_nsa_gfx10
    2218873338U,	// IMAGE_ATOMIC_SUB_V2_V3_si
    2218873338U,	// IMAGE_ATOMIC_SUB_V2_V3_vi
    2218873338U,	// IMAGE_ATOMIC_SUB_V2_V4_gfx10
    2233684474U,	// IMAGE_ATOMIC_SUB_V2_V4_nsa_gfx10
    2218873338U,	// IMAGE_ATOMIC_SUB_V2_V4_si
    2218873338U,	// IMAGE_ATOMIC_SUB_V2_V4_vi
    2218876871U,	// IMAGE_ATOMIC_SWAP_V1_V1_gfx10
    2218876871U,	// IMAGE_ATOMIC_SWAP_V1_V1_si
    2218876871U,	// IMAGE_ATOMIC_SWAP_V1_V1_vi
    2218876871U,	// IMAGE_ATOMIC_SWAP_V1_V2_gfx10
    2233688007U,	// IMAGE_ATOMIC_SWAP_V1_V2_nsa_gfx10
    2218876871U,	// IMAGE_ATOMIC_SWAP_V1_V2_si
    2218876871U,	// IMAGE_ATOMIC_SWAP_V1_V2_vi
    2218876871U,	// IMAGE_ATOMIC_SWAP_V1_V3_gfx10
    2233688007U,	// IMAGE_ATOMIC_SWAP_V1_V3_nsa_gfx10
    2218876871U,	// IMAGE_ATOMIC_SWAP_V1_V3_si
    2218876871U,	// IMAGE_ATOMIC_SWAP_V1_V3_vi
    2218876871U,	// IMAGE_ATOMIC_SWAP_V1_V4_gfx10
    2233688007U,	// IMAGE_ATOMIC_SWAP_V1_V4_nsa_gfx10
    2218876871U,	// IMAGE_ATOMIC_SWAP_V1_V4_si
    2218876871U,	// IMAGE_ATOMIC_SWAP_V1_V4_vi
    2218876871U,	// IMAGE_ATOMIC_SWAP_V2_V1_gfx10
    2218876871U,	// IMAGE_ATOMIC_SWAP_V2_V1_si
    2218876871U,	// IMAGE_ATOMIC_SWAP_V2_V1_vi
    2218876871U,	// IMAGE_ATOMIC_SWAP_V2_V2_gfx10
    2233688007U,	// IMAGE_ATOMIC_SWAP_V2_V2_nsa_gfx10
    2218876871U,	// IMAGE_ATOMIC_SWAP_V2_V2_si
    2218876871U,	// IMAGE_ATOMIC_SWAP_V2_V2_vi
    2218876871U,	// IMAGE_ATOMIC_SWAP_V2_V3_gfx10
    2233688007U,	// IMAGE_ATOMIC_SWAP_V2_V3_nsa_gfx10
    2218876871U,	// IMAGE_ATOMIC_SWAP_V2_V3_si
    2218876871U,	// IMAGE_ATOMIC_SWAP_V2_V3_vi
    2218876871U,	// IMAGE_ATOMIC_SWAP_V2_V4_gfx10
    2233688007U,	// IMAGE_ATOMIC_SWAP_V2_V4_nsa_gfx10
    2218876871U,	// IMAGE_ATOMIC_SWAP_V2_V4_si
    2218876871U,	// IMAGE_ATOMIC_SWAP_V2_V4_vi
    2218878406U,	// IMAGE_ATOMIC_UMAX_V1_V1_gfx10
    2218878406U,	// IMAGE_ATOMIC_UMAX_V1_V1_si
    2218878406U,	// IMAGE_ATOMIC_UMAX_V1_V1_vi
    2218878406U,	// IMAGE_ATOMIC_UMAX_V1_V2_gfx10
    2233689542U,	// IMAGE_ATOMIC_UMAX_V1_V2_nsa_gfx10
    2218878406U,	// IMAGE_ATOMIC_UMAX_V1_V2_si
    2218878406U,	// IMAGE_ATOMIC_UMAX_V1_V2_vi
    2218878406U,	// IMAGE_ATOMIC_UMAX_V1_V3_gfx10
    2233689542U,	// IMAGE_ATOMIC_UMAX_V1_V3_nsa_gfx10
    2218878406U,	// IMAGE_ATOMIC_UMAX_V1_V3_si
    2218878406U,	// IMAGE_ATOMIC_UMAX_V1_V3_vi
    2218878406U,	// IMAGE_ATOMIC_UMAX_V1_V4_gfx10
    2233689542U,	// IMAGE_ATOMIC_UMAX_V1_V4_nsa_gfx10
    2218878406U,	// IMAGE_ATOMIC_UMAX_V1_V4_si
    2218878406U,	// IMAGE_ATOMIC_UMAX_V1_V4_vi
    2218878406U,	// IMAGE_ATOMIC_UMAX_V2_V1_gfx10
    2218878406U,	// IMAGE_ATOMIC_UMAX_V2_V1_si
    2218878406U,	// IMAGE_ATOMIC_UMAX_V2_V1_vi
    2218878406U,	// IMAGE_ATOMIC_UMAX_V2_V2_gfx10
    2233689542U,	// IMAGE_ATOMIC_UMAX_V2_V2_nsa_gfx10
    2218878406U,	// IMAGE_ATOMIC_UMAX_V2_V2_si
    2218878406U,	// IMAGE_ATOMIC_UMAX_V2_V2_vi
    2218878406U,	// IMAGE_ATOMIC_UMAX_V2_V3_gfx10
    2233689542U,	// IMAGE_ATOMIC_UMAX_V2_V3_nsa_gfx10
    2218878406U,	// IMAGE_ATOMIC_UMAX_V2_V3_si
    2218878406U,	// IMAGE_ATOMIC_UMAX_V2_V3_vi
    2218878406U,	// IMAGE_ATOMIC_UMAX_V2_V4_gfx10
    2233689542U,	// IMAGE_ATOMIC_UMAX_V2_V4_nsa_gfx10
    2218878406U,	// IMAGE_ATOMIC_UMAX_V2_V4_si
    2218878406U,	// IMAGE_ATOMIC_UMAX_V2_V4_vi
    2218876011U,	// IMAGE_ATOMIC_UMIN_V1_V1_gfx10
    2218876011U,	// IMAGE_ATOMIC_UMIN_V1_V1_si
    2218876011U,	// IMAGE_ATOMIC_UMIN_V1_V1_vi
    2218876011U,	// IMAGE_ATOMIC_UMIN_V1_V2_gfx10
    2233687147U,	// IMAGE_ATOMIC_UMIN_V1_V2_nsa_gfx10
    2218876011U,	// IMAGE_ATOMIC_UMIN_V1_V2_si
    2218876011U,	// IMAGE_ATOMIC_UMIN_V1_V2_vi
    2218876011U,	// IMAGE_ATOMIC_UMIN_V1_V3_gfx10
    2233687147U,	// IMAGE_ATOMIC_UMIN_V1_V3_nsa_gfx10
    2218876011U,	// IMAGE_ATOMIC_UMIN_V1_V3_si
    2218876011U,	// IMAGE_ATOMIC_UMIN_V1_V3_vi
    2218876011U,	// IMAGE_ATOMIC_UMIN_V1_V4_gfx10
    2233687147U,	// IMAGE_ATOMIC_UMIN_V1_V4_nsa_gfx10
    2218876011U,	// IMAGE_ATOMIC_UMIN_V1_V4_si
    2218876011U,	// IMAGE_ATOMIC_UMIN_V1_V4_vi
    2218876011U,	// IMAGE_ATOMIC_UMIN_V2_V1_gfx10
    2218876011U,	// IMAGE_ATOMIC_UMIN_V2_V1_si
    2218876011U,	// IMAGE_ATOMIC_UMIN_V2_V1_vi
    2218876011U,	// IMAGE_ATOMIC_UMIN_V2_V2_gfx10
    2233687147U,	// IMAGE_ATOMIC_UMIN_V2_V2_nsa_gfx10
    2218876011U,	// IMAGE_ATOMIC_UMIN_V2_V2_si
    2218876011U,	// IMAGE_ATOMIC_UMIN_V2_V2_vi
    2218876011U,	// IMAGE_ATOMIC_UMIN_V2_V3_gfx10
    2233687147U,	// IMAGE_ATOMIC_UMIN_V2_V3_nsa_gfx10
    2218876011U,	// IMAGE_ATOMIC_UMIN_V2_V3_si
    2218876011U,	// IMAGE_ATOMIC_UMIN_V2_V3_vi
    2218876011U,	// IMAGE_ATOMIC_UMIN_V2_V4_gfx10
    2233687147U,	// IMAGE_ATOMIC_UMIN_V2_V4_nsa_gfx10
    2218876011U,	// IMAGE_ATOMIC_UMIN_V2_V4_si
    2218876011U,	// IMAGE_ATOMIC_UMIN_V2_V4_vi
    2218877462U,	// IMAGE_ATOMIC_XOR_V1_V1_gfx10
    2218877462U,	// IMAGE_ATOMIC_XOR_V1_V1_si
    2218877462U,	// IMAGE_ATOMIC_XOR_V1_V1_vi
    2218877462U,	// IMAGE_ATOMIC_XOR_V1_V2_gfx10
    2233688598U,	// IMAGE_ATOMIC_XOR_V1_V2_nsa_gfx10
    2218877462U,	// IMAGE_ATOMIC_XOR_V1_V2_si
    2218877462U,	// IMAGE_ATOMIC_XOR_V1_V2_vi
    2218877462U,	// IMAGE_ATOMIC_XOR_V1_V3_gfx10
    2233688598U,	// IMAGE_ATOMIC_XOR_V1_V3_nsa_gfx10
    2218877462U,	// IMAGE_ATOMIC_XOR_V1_V3_si
    2218877462U,	// IMAGE_ATOMIC_XOR_V1_V3_vi
    2218877462U,	// IMAGE_ATOMIC_XOR_V1_V4_gfx10
    2233688598U,	// IMAGE_ATOMIC_XOR_V1_V4_nsa_gfx10
    2218877462U,	// IMAGE_ATOMIC_XOR_V1_V4_si
    2218877462U,	// IMAGE_ATOMIC_XOR_V1_V4_vi
    2218877462U,	// IMAGE_ATOMIC_XOR_V2_V1_gfx10
    2218877462U,	// IMAGE_ATOMIC_XOR_V2_V1_si
    2218877462U,	// IMAGE_ATOMIC_XOR_V2_V1_vi
    2218877462U,	// IMAGE_ATOMIC_XOR_V2_V2_gfx10
    2233688598U,	// IMAGE_ATOMIC_XOR_V2_V2_nsa_gfx10
    2218877462U,	// IMAGE_ATOMIC_XOR_V2_V2_si
    2218877462U,	// IMAGE_ATOMIC_XOR_V2_V2_vi
    2218877462U,	// IMAGE_ATOMIC_XOR_V2_V3_gfx10
    2233688598U,	// IMAGE_ATOMIC_XOR_V2_V3_nsa_gfx10
    2218877462U,	// IMAGE_ATOMIC_XOR_V2_V3_si
    2218877462U,	// IMAGE_ATOMIC_XOR_V2_V3_vi
    2218877462U,	// IMAGE_ATOMIC_XOR_V2_V4_gfx10
    2233688598U,	// IMAGE_ATOMIC_XOR_V2_V4_nsa_gfx10
    2218877462U,	// IMAGE_ATOMIC_XOR_V2_V4_si
    2218877462U,	// IMAGE_ATOMIC_XOR_V2_V4_vi
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V2_V3
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V2_V3_gfx10
    2166447694U,	// IMAGE_GATHER4_B_CL_O_V2_V3_nsa_gfx10
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V2_V4
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V2_V4_gfx10
    2166447694U,	// IMAGE_GATHER4_B_CL_O_V2_V4_nsa_gfx10
    2166447694U,	// IMAGE_GATHER4_B_CL_O_V2_V5_nsa_gfx10
    2166447694U,	// IMAGE_GATHER4_B_CL_O_V2_V6_nsa_gfx10
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V2_V8
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V2_V8_gfx10
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V4_V3
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V4_V3_gfx10
    2166447694U,	// IMAGE_GATHER4_B_CL_O_V4_V3_nsa_gfx10
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V4_V4
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V4_V4_gfx10
    2166447694U,	// IMAGE_GATHER4_B_CL_O_V4_V4_nsa_gfx10
    2166447694U,	// IMAGE_GATHER4_B_CL_O_V4_V5_nsa_gfx10
    2166447694U,	// IMAGE_GATHER4_B_CL_O_V4_V6_nsa_gfx10
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V4_V8
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V4_V8_gfx10
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V5_V3
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V5_V3_gfx10
    2166447694U,	// IMAGE_GATHER4_B_CL_O_V5_V3_nsa_gfx10
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V5_V4
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V5_V4_gfx10
    2166447694U,	// IMAGE_GATHER4_B_CL_O_V5_V4_nsa_gfx10
    2166447694U,	// IMAGE_GATHER4_B_CL_O_V5_V5_nsa_gfx10
    2166447694U,	// IMAGE_GATHER4_B_CL_O_V5_V6_nsa_gfx10
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V5_V8
    2151767630U,	// IMAGE_GATHER4_B_CL_O_V5_V8_gfx10
    2151766621U,	// IMAGE_GATHER4_B_CL_V2_V2
    2151766621U,	// IMAGE_GATHER4_B_CL_V2_V2_gfx10
    2166446685U,	// IMAGE_GATHER4_B_CL_V2_V2_nsa_gfx10
    2151766621U,	// IMAGE_GATHER4_B_CL_V2_V3
    2151766621U,	// IMAGE_GATHER4_B_CL_V2_V3_gfx10
    2166446685U,	// IMAGE_GATHER4_B_CL_V2_V3_nsa_gfx10
    2151766621U,	// IMAGE_GATHER4_B_CL_V2_V4
    2151766621U,	// IMAGE_GATHER4_B_CL_V2_V4_gfx10
    2166446685U,	// IMAGE_GATHER4_B_CL_V2_V4_nsa_gfx10
    2166446685U,	// IMAGE_GATHER4_B_CL_V2_V5_nsa_gfx10
    2151766621U,	// IMAGE_GATHER4_B_CL_V2_V8
    2151766621U,	// IMAGE_GATHER4_B_CL_V2_V8_gfx10
    2151766621U,	// IMAGE_GATHER4_B_CL_V4_V2
    2151766621U,	// IMAGE_GATHER4_B_CL_V4_V2_gfx10
    2166446685U,	// IMAGE_GATHER4_B_CL_V4_V2_nsa_gfx10
    2151766621U,	// IMAGE_GATHER4_B_CL_V4_V3
    2151766621U,	// IMAGE_GATHER4_B_CL_V4_V3_gfx10
    2166446685U,	// IMAGE_GATHER4_B_CL_V4_V3_nsa_gfx10
    2151766621U,	// IMAGE_GATHER4_B_CL_V4_V4
    2151766621U,	// IMAGE_GATHER4_B_CL_V4_V4_gfx10
    2166446685U,	// IMAGE_GATHER4_B_CL_V4_V4_nsa_gfx10
    2166446685U,	// IMAGE_GATHER4_B_CL_V4_V5_nsa_gfx10
    2151766621U,	// IMAGE_GATHER4_B_CL_V4_V8
    2151766621U,	// IMAGE_GATHER4_B_CL_V4_V8_gfx10
    2151766621U,	// IMAGE_GATHER4_B_CL_V5_V2
    2151766621U,	// IMAGE_GATHER4_B_CL_V5_V2_gfx10
    2166446685U,	// IMAGE_GATHER4_B_CL_V5_V2_nsa_gfx10
    2151766621U,	// IMAGE_GATHER4_B_CL_V5_V3
    2151766621U,	// IMAGE_GATHER4_B_CL_V5_V3_gfx10
    2166446685U,	// IMAGE_GATHER4_B_CL_V5_V3_nsa_gfx10
    2151766621U,	// IMAGE_GATHER4_B_CL_V5_V4
    2151766621U,	// IMAGE_GATHER4_B_CL_V5_V4_gfx10
    2166446685U,	// IMAGE_GATHER4_B_CL_V5_V4_nsa_gfx10
    2166446685U,	// IMAGE_GATHER4_B_CL_V5_V5_nsa_gfx10
    2151766621U,	// IMAGE_GATHER4_B_CL_V5_V8
    2151766621U,	// IMAGE_GATHER4_B_CL_V5_V8_gfx10
    2151767323U,	// IMAGE_GATHER4_B_O_V2_V3
    2151767323U,	// IMAGE_GATHER4_B_O_V2_V3_gfx10
    2166447387U,	// IMAGE_GATHER4_B_O_V2_V3_nsa_gfx10
    2151767323U,	// IMAGE_GATHER4_B_O_V2_V4
    2151767323U,	// IMAGE_GATHER4_B_O_V2_V4_gfx10
    2166447387U,	// IMAGE_GATHER4_B_O_V2_V4_nsa_gfx10
    2166447387U,	// IMAGE_GATHER4_B_O_V2_V5_nsa_gfx10
    2151767323U,	// IMAGE_GATHER4_B_O_V2_V8
    2151767323U,	// IMAGE_GATHER4_B_O_V2_V8_gfx10
    2151767323U,	// IMAGE_GATHER4_B_O_V4_V3
    2151767323U,	// IMAGE_GATHER4_B_O_V4_V3_gfx10
    2166447387U,	// IMAGE_GATHER4_B_O_V4_V3_nsa_gfx10
    2151767323U,	// IMAGE_GATHER4_B_O_V4_V4
    2151767323U,	// IMAGE_GATHER4_B_O_V4_V4_gfx10
    2166447387U,	// IMAGE_GATHER4_B_O_V4_V4_nsa_gfx10
    2166447387U,	// IMAGE_GATHER4_B_O_V4_V5_nsa_gfx10
    2151767323U,	// IMAGE_GATHER4_B_O_V4_V8
    2151767323U,	// IMAGE_GATHER4_B_O_V4_V8_gfx10
    2151767323U,	// IMAGE_GATHER4_B_O_V5_V3
    2151767323U,	// IMAGE_GATHER4_B_O_V5_V3_gfx10
    2166447387U,	// IMAGE_GATHER4_B_O_V5_V3_nsa_gfx10
    2151767323U,	// IMAGE_GATHER4_B_O_V5_V4
    2151767323U,	// IMAGE_GATHER4_B_O_V5_V4_gfx10
    2166447387U,	// IMAGE_GATHER4_B_O_V5_V4_nsa_gfx10
    2166447387U,	// IMAGE_GATHER4_B_O_V5_V5_nsa_gfx10
    2151767323U,	// IMAGE_GATHER4_B_O_V5_V8
    2151767323U,	// IMAGE_GATHER4_B_O_V5_V8_gfx10
    2151764404U,	// IMAGE_GATHER4_B_V2_V2
    2151764404U,	// IMAGE_GATHER4_B_V2_V2_gfx10
    2166444468U,	// IMAGE_GATHER4_B_V2_V2_nsa_gfx10
    2151764404U,	// IMAGE_GATHER4_B_V2_V3
    2151764404U,	// IMAGE_GATHER4_B_V2_V3_gfx10
    2166444468U,	// IMAGE_GATHER4_B_V2_V3_nsa_gfx10
    2151764404U,	// IMAGE_GATHER4_B_V2_V4
    2151764404U,	// IMAGE_GATHER4_B_V2_V4_gfx10
    2166444468U,	// IMAGE_GATHER4_B_V2_V4_nsa_gfx10
    2151764404U,	// IMAGE_GATHER4_B_V4_V2
    2151764404U,	// IMAGE_GATHER4_B_V4_V2_gfx10
    2166444468U,	// IMAGE_GATHER4_B_V4_V2_nsa_gfx10
    2151764404U,	// IMAGE_GATHER4_B_V4_V3
    2151764404U,	// IMAGE_GATHER4_B_V4_V3_gfx10
    2166444468U,	// IMAGE_GATHER4_B_V4_V3_nsa_gfx10
    2151764404U,	// IMAGE_GATHER4_B_V4_V4
    2151764404U,	// IMAGE_GATHER4_B_V4_V4_gfx10
    2166444468U,	// IMAGE_GATHER4_B_V4_V4_nsa_gfx10
    2151764404U,	// IMAGE_GATHER4_B_V5_V2
    2151764404U,	// IMAGE_GATHER4_B_V5_V2_gfx10
    2166444468U,	// IMAGE_GATHER4_B_V5_V2_nsa_gfx10
    2151764404U,	// IMAGE_GATHER4_B_V5_V3
    2151764404U,	// IMAGE_GATHER4_B_V5_V3_gfx10
    2166444468U,	// IMAGE_GATHER4_B_V5_V3_nsa_gfx10
    2151764404U,	// IMAGE_GATHER4_B_V5_V4
    2151764404U,	// IMAGE_GATHER4_B_V5_V4_gfx10
    2166444468U,	// IMAGE_GATHER4_B_V5_V4_nsa_gfx10
    2151767610U,	// IMAGE_GATHER4_CL_O_V2_V2
    2151767610U,	// IMAGE_GATHER4_CL_O_V2_V2_gfx10
    2166447674U,	// IMAGE_GATHER4_CL_O_V2_V2_nsa_gfx10
    2151767610U,	// IMAGE_GATHER4_CL_O_V2_V3
    2151767610U,	// IMAGE_GATHER4_CL_O_V2_V3_gfx10
    2166447674U,	// IMAGE_GATHER4_CL_O_V2_V3_nsa_gfx10
    2151767610U,	// IMAGE_GATHER4_CL_O_V2_V4
    2151767610U,	// IMAGE_GATHER4_CL_O_V2_V4_gfx10
    2166447674U,	// IMAGE_GATHER4_CL_O_V2_V4_nsa_gfx10
    2166447674U,	// IMAGE_GATHER4_CL_O_V2_V5_nsa_gfx10
    2151767610U,	// IMAGE_GATHER4_CL_O_V2_V8
    2151767610U,	// IMAGE_GATHER4_CL_O_V2_V8_gfx10
    2151767610U,	// IMAGE_GATHER4_CL_O_V4_V2
    2151767610U,	// IMAGE_GATHER4_CL_O_V4_V2_gfx10
    2166447674U,	// IMAGE_GATHER4_CL_O_V4_V2_nsa_gfx10
    2151767610U,	// IMAGE_GATHER4_CL_O_V4_V3
    2151767610U,	// IMAGE_GATHER4_CL_O_V4_V3_gfx10
    2166447674U,	// IMAGE_GATHER4_CL_O_V4_V3_nsa_gfx10
    2151767610U,	// IMAGE_GATHER4_CL_O_V4_V4
    2151767610U,	// IMAGE_GATHER4_CL_O_V4_V4_gfx10
    2166447674U,	// IMAGE_GATHER4_CL_O_V4_V4_nsa_gfx10
    2166447674U,	// IMAGE_GATHER4_CL_O_V4_V5_nsa_gfx10
    2151767610U,	// IMAGE_GATHER4_CL_O_V4_V8
    2151767610U,	// IMAGE_GATHER4_CL_O_V4_V8_gfx10
    2151767610U,	// IMAGE_GATHER4_CL_O_V5_V2
    2151767610U,	// IMAGE_GATHER4_CL_O_V5_V2_gfx10
    2166447674U,	// IMAGE_GATHER4_CL_O_V5_V2_nsa_gfx10
    2151767610U,	// IMAGE_GATHER4_CL_O_V5_V3
    2151767610U,	// IMAGE_GATHER4_CL_O_V5_V3_gfx10
    2166447674U,	// IMAGE_GATHER4_CL_O_V5_V3_nsa_gfx10
    2151767610U,	// IMAGE_GATHER4_CL_O_V5_V4
    2151767610U,	// IMAGE_GATHER4_CL_O_V5_V4_gfx10
    2166447674U,	// IMAGE_GATHER4_CL_O_V5_V4_nsa_gfx10
    2166447674U,	// IMAGE_GATHER4_CL_O_V5_V5_nsa_gfx10
    2151767610U,	// IMAGE_GATHER4_CL_O_V5_V8
    2151767610U,	// IMAGE_GATHER4_CL_O_V5_V8_gfx10
    2151766603U,	// IMAGE_GATHER4_CL_V2_V1
    2151766603U,	// IMAGE_GATHER4_CL_V2_V1_gfx10
    2151766603U,	// IMAGE_GATHER4_CL_V2_V2
    2151766603U,	// IMAGE_GATHER4_CL_V2_V2_gfx10
    2166446667U,	// IMAGE_GATHER4_CL_V2_V2_nsa_gfx10
    2151766603U,	// IMAGE_GATHER4_CL_V2_V3
    2151766603U,	// IMAGE_GATHER4_CL_V2_V3_gfx10
    2166446667U,	// IMAGE_GATHER4_CL_V2_V3_nsa_gfx10
    2151766603U,	// IMAGE_GATHER4_CL_V2_V4
    2151766603U,	// IMAGE_GATHER4_CL_V2_V4_gfx10
    2166446667U,	// IMAGE_GATHER4_CL_V2_V4_nsa_gfx10
    2151766603U,	// IMAGE_GATHER4_CL_V4_V1
    2151766603U,	// IMAGE_GATHER4_CL_V4_V1_gfx10
    2151766603U,	// IMAGE_GATHER4_CL_V4_V2
    2151766603U,	// IMAGE_GATHER4_CL_V4_V2_gfx10
    2166446667U,	// IMAGE_GATHER4_CL_V4_V2_nsa_gfx10
    2151766603U,	// IMAGE_GATHER4_CL_V4_V3
    2151766603U,	// IMAGE_GATHER4_CL_V4_V3_gfx10
    2166446667U,	// IMAGE_GATHER4_CL_V4_V3_nsa_gfx10
    2151766603U,	// IMAGE_GATHER4_CL_V4_V4
    2151766603U,	// IMAGE_GATHER4_CL_V4_V4_gfx10
    2166446667U,	// IMAGE_GATHER4_CL_V4_V4_nsa_gfx10
    2151766603U,	// IMAGE_GATHER4_CL_V5_V1
    2151766603U,	// IMAGE_GATHER4_CL_V5_V1_gfx10
    2151766603U,	// IMAGE_GATHER4_CL_V5_V2
    2151766603U,	// IMAGE_GATHER4_CL_V5_V2_gfx10
    2166446667U,	// IMAGE_GATHER4_CL_V5_V2_nsa_gfx10
    2151766603U,	// IMAGE_GATHER4_CL_V5_V3
    2151766603U,	// IMAGE_GATHER4_CL_V5_V3_gfx10
    2166446667U,	// IMAGE_GATHER4_CL_V5_V3_nsa_gfx10
    2151766603U,	// IMAGE_GATHER4_CL_V5_V4
    2151766603U,	// IMAGE_GATHER4_CL_V5_V4_gfx10
    2166446667U,	// IMAGE_GATHER4_CL_V5_V4_nsa_gfx10
    2151767652U,	// IMAGE_GATHER4_C_B_CL_O_V2_V4
    2151767652U,	// IMAGE_GATHER4_C_B_CL_O_V2_V4_gfx10
    2166447716U,	// IMAGE_GATHER4_C_B_CL_O_V2_V4_nsa_gfx10
    2166447716U,	// IMAGE_GATHER4_C_B_CL_O_V2_V5_nsa_gfx10
    2166447716U,	// IMAGE_GATHER4_C_B_CL_O_V2_V6_nsa_gfx10
    2166447716U,	// IMAGE_GATHER4_C_B_CL_O_V2_V7_nsa_gfx10
    2151767652U,	// IMAGE_GATHER4_C_B_CL_O_V2_V8
    2151767652U,	// IMAGE_GATHER4_C_B_CL_O_V2_V8_gfx10
    2151767652U,	// IMAGE_GATHER4_C_B_CL_O_V4_V4
    2151767652U,	// IMAGE_GATHER4_C_B_CL_O_V4_V4_gfx10
    2166447716U,	// IMAGE_GATHER4_C_B_CL_O_V4_V4_nsa_gfx10
    2166447716U,	// IMAGE_GATHER4_C_B_CL_O_V4_V5_nsa_gfx10
    2166447716U,	// IMAGE_GATHER4_C_B_CL_O_V4_V6_nsa_gfx10
    2166447716U,	// IMAGE_GATHER4_C_B_CL_O_V4_V7_nsa_gfx10
    2151767652U,	// IMAGE_GATHER4_C_B_CL_O_V4_V8
    2151767652U,	// IMAGE_GATHER4_C_B_CL_O_V4_V8_gfx10
    2151767652U,	// IMAGE_GATHER4_C_B_CL_O_V5_V4
    2151767652U,	// IMAGE_GATHER4_C_B_CL_O_V5_V4_gfx10
    2166447716U,	// IMAGE_GATHER4_C_B_CL_O_V5_V4_nsa_gfx10
    2166447716U,	// IMAGE_GATHER4_C_B_CL_O_V5_V5_nsa_gfx10
    2166447716U,	// IMAGE_GATHER4_C_B_CL_O_V5_V6_nsa_gfx10
    2166447716U,	// IMAGE_GATHER4_C_B_CL_O_V5_V7_nsa_gfx10
    2151767652U,	// IMAGE_GATHER4_C_B_CL_O_V5_V8
    2151767652U,	// IMAGE_GATHER4_C_B_CL_O_V5_V8_gfx10
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V2_V3
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V2_V3_gfx10
    2166446705U,	// IMAGE_GATHER4_C_B_CL_V2_V3_nsa_gfx10
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V2_V4
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V2_V4_gfx10
    2166446705U,	// IMAGE_GATHER4_C_B_CL_V2_V4_nsa_gfx10
    2166446705U,	// IMAGE_GATHER4_C_B_CL_V2_V5_nsa_gfx10
    2166446705U,	// IMAGE_GATHER4_C_B_CL_V2_V6_nsa_gfx10
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V2_V8
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V2_V8_gfx10
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V4_V3
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V4_V3_gfx10
    2166446705U,	// IMAGE_GATHER4_C_B_CL_V4_V3_nsa_gfx10
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V4_V4
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V4_V4_gfx10
    2166446705U,	// IMAGE_GATHER4_C_B_CL_V4_V4_nsa_gfx10
    2166446705U,	// IMAGE_GATHER4_C_B_CL_V4_V5_nsa_gfx10
    2166446705U,	// IMAGE_GATHER4_C_B_CL_V4_V6_nsa_gfx10
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V4_V8
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V4_V8_gfx10
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V5_V3
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V5_V3_gfx10
    2166446705U,	// IMAGE_GATHER4_C_B_CL_V5_V3_nsa_gfx10
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V5_V4
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V5_V4_gfx10
    2166446705U,	// IMAGE_GATHER4_C_B_CL_V5_V4_nsa_gfx10
    2166446705U,	// IMAGE_GATHER4_C_B_CL_V5_V5_nsa_gfx10
    2166446705U,	// IMAGE_GATHER4_C_B_CL_V5_V6_nsa_gfx10
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V5_V8
    2151766641U,	// IMAGE_GATHER4_C_B_CL_V5_V8_gfx10
    2151767342U,	// IMAGE_GATHER4_C_B_O_V2_V4
    2151767342U,	// IMAGE_GATHER4_C_B_O_V2_V4_gfx10
    2166447406U,	// IMAGE_GATHER4_C_B_O_V2_V4_nsa_gfx10
    2166447406U,	// IMAGE_GATHER4_C_B_O_V2_V5_nsa_gfx10
    2166447406U,	// IMAGE_GATHER4_C_B_O_V2_V6_nsa_gfx10
    2151767342U,	// IMAGE_GATHER4_C_B_O_V2_V8
    2151767342U,	// IMAGE_GATHER4_C_B_O_V2_V8_gfx10
    2151767342U,	// IMAGE_GATHER4_C_B_O_V4_V4
    2151767342U,	// IMAGE_GATHER4_C_B_O_V4_V4_gfx10
    2166447406U,	// IMAGE_GATHER4_C_B_O_V4_V4_nsa_gfx10
    2166447406U,	// IMAGE_GATHER4_C_B_O_V4_V5_nsa_gfx10
    2166447406U,	// IMAGE_GATHER4_C_B_O_V4_V6_nsa_gfx10
    2151767342U,	// IMAGE_GATHER4_C_B_O_V4_V8
    2151767342U,	// IMAGE_GATHER4_C_B_O_V4_V8_gfx10
    2151767342U,	// IMAGE_GATHER4_C_B_O_V5_V4
    2151767342U,	// IMAGE_GATHER4_C_B_O_V5_V4_gfx10
    2166447406U,	// IMAGE_GATHER4_C_B_O_V5_V4_nsa_gfx10
    2166447406U,	// IMAGE_GATHER4_C_B_O_V5_V5_nsa_gfx10
    2166447406U,	// IMAGE_GATHER4_C_B_O_V5_V6_nsa_gfx10
    2151767342U,	// IMAGE_GATHER4_C_B_O_V5_V8
    2151767342U,	// IMAGE_GATHER4_C_B_O_V5_V8_gfx10
    2151764421U,	// IMAGE_GATHER4_C_B_V2_V3
    2151764421U,	// IMAGE_GATHER4_C_B_V2_V3_gfx10
    2166444485U,	// IMAGE_GATHER4_C_B_V2_V3_nsa_gfx10
    2151764421U,	// IMAGE_GATHER4_C_B_V2_V4
    2151764421U,	// IMAGE_GATHER4_C_B_V2_V4_gfx10
    2166444485U,	// IMAGE_GATHER4_C_B_V2_V4_nsa_gfx10
    2166444485U,	// IMAGE_GATHER4_C_B_V2_V5_nsa_gfx10
    2151764421U,	// IMAGE_GATHER4_C_B_V2_V8
    2151764421U,	// IMAGE_GATHER4_C_B_V2_V8_gfx10
    2151764421U,	// IMAGE_GATHER4_C_B_V4_V3
    2151764421U,	// IMAGE_GATHER4_C_B_V4_V3_gfx10
    2166444485U,	// IMAGE_GATHER4_C_B_V4_V3_nsa_gfx10
    2151764421U,	// IMAGE_GATHER4_C_B_V4_V4
    2151764421U,	// IMAGE_GATHER4_C_B_V4_V4_gfx10
    2166444485U,	// IMAGE_GATHER4_C_B_V4_V4_nsa_gfx10
    2166444485U,	// IMAGE_GATHER4_C_B_V4_V5_nsa_gfx10
    2151764421U,	// IMAGE_GATHER4_C_B_V4_V8
    2151764421U,	// IMAGE_GATHER4_C_B_V4_V8_gfx10
    2151764421U,	// IMAGE_GATHER4_C_B_V5_V3
    2151764421U,	// IMAGE_GATHER4_C_B_V5_V3_gfx10
    2166444485U,	// IMAGE_GATHER4_C_B_V5_V3_nsa_gfx10
    2151764421U,	// IMAGE_GATHER4_C_B_V5_V4
    2151764421U,	// IMAGE_GATHER4_C_B_V5_V4_gfx10
    2166444485U,	// IMAGE_GATHER4_C_B_V5_V4_nsa_gfx10
    2166444485U,	// IMAGE_GATHER4_C_B_V5_V5_nsa_gfx10
    2151764421U,	// IMAGE_GATHER4_C_B_V5_V8
    2151764421U,	// IMAGE_GATHER4_C_B_V5_V8_gfx10
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V2_V3
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V2_V3_gfx10
    2166447784U,	// IMAGE_GATHER4_C_CL_O_V2_V3_nsa_gfx10
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V2_V4
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V2_V4_gfx10
    2166447784U,	// IMAGE_GATHER4_C_CL_O_V2_V4_nsa_gfx10
    2166447784U,	// IMAGE_GATHER4_C_CL_O_V2_V5_nsa_gfx10
    2166447784U,	// IMAGE_GATHER4_C_CL_O_V2_V6_nsa_gfx10
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V2_V8
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V2_V8_gfx10
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V4_V3
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V4_V3_gfx10
    2166447784U,	// IMAGE_GATHER4_C_CL_O_V4_V3_nsa_gfx10
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V4_V4
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V4_V4_gfx10
    2166447784U,	// IMAGE_GATHER4_C_CL_O_V4_V4_nsa_gfx10
    2166447784U,	// IMAGE_GATHER4_C_CL_O_V4_V5_nsa_gfx10
    2166447784U,	// IMAGE_GATHER4_C_CL_O_V4_V6_nsa_gfx10
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V4_V8
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V4_V8_gfx10
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V5_V3
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V5_V3_gfx10
    2166447784U,	// IMAGE_GATHER4_C_CL_O_V5_V3_nsa_gfx10
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V5_V4
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V5_V4_gfx10
    2166447784U,	// IMAGE_GATHER4_C_CL_O_V5_V4_nsa_gfx10
    2166447784U,	// IMAGE_GATHER4_C_CL_O_V5_V5_nsa_gfx10
    2166447784U,	// IMAGE_GATHER4_C_CL_O_V5_V6_nsa_gfx10
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V5_V8
    2151767720U,	// IMAGE_GATHER4_C_CL_O_V5_V8_gfx10
    2151766703U,	// IMAGE_GATHER4_C_CL_V2_V2
    2151766703U,	// IMAGE_GATHER4_C_CL_V2_V2_gfx10
    2166446767U,	// IMAGE_GATHER4_C_CL_V2_V2_nsa_gfx10
    2151766703U,	// IMAGE_GATHER4_C_CL_V2_V3
    2151766703U,	// IMAGE_GATHER4_C_CL_V2_V3_gfx10
    2166446767U,	// IMAGE_GATHER4_C_CL_V2_V3_nsa_gfx10
    2151766703U,	// IMAGE_GATHER4_C_CL_V2_V4
    2151766703U,	// IMAGE_GATHER4_C_CL_V2_V4_gfx10
    2166446767U,	// IMAGE_GATHER4_C_CL_V2_V4_nsa_gfx10
    2166446767U,	// IMAGE_GATHER4_C_CL_V2_V5_nsa_gfx10
    2151766703U,	// IMAGE_GATHER4_C_CL_V2_V8
    2151766703U,	// IMAGE_GATHER4_C_CL_V2_V8_gfx10
    2151766703U,	// IMAGE_GATHER4_C_CL_V4_V2
    2151766703U,	// IMAGE_GATHER4_C_CL_V4_V2_gfx10
    2166446767U,	// IMAGE_GATHER4_C_CL_V4_V2_nsa_gfx10
    2151766703U,	// IMAGE_GATHER4_C_CL_V4_V3
    2151766703U,	// IMAGE_GATHER4_C_CL_V4_V3_gfx10
    2166446767U,	// IMAGE_GATHER4_C_CL_V4_V3_nsa_gfx10
    2151766703U,	// IMAGE_GATHER4_C_CL_V4_V4
    2151766703U,	// IMAGE_GATHER4_C_CL_V4_V4_gfx10
    2166446767U,	// IMAGE_GATHER4_C_CL_V4_V4_nsa_gfx10
    2166446767U,	// IMAGE_GATHER4_C_CL_V4_V5_nsa_gfx10
    2151766703U,	// IMAGE_GATHER4_C_CL_V4_V8
    2151766703U,	// IMAGE_GATHER4_C_CL_V4_V8_gfx10
    2151766703U,	// IMAGE_GATHER4_C_CL_V5_V2
    2151766703U,	// IMAGE_GATHER4_C_CL_V5_V2_gfx10
    2166446767U,	// IMAGE_GATHER4_C_CL_V5_V2_nsa_gfx10
    2151766703U,	// IMAGE_GATHER4_C_CL_V5_V3
    2151766703U,	// IMAGE_GATHER4_C_CL_V5_V3_gfx10
    2166446767U,	// IMAGE_GATHER4_C_CL_V5_V3_nsa_gfx10
    2151766703U,	// IMAGE_GATHER4_C_CL_V5_V4
    2151766703U,	// IMAGE_GATHER4_C_CL_V5_V4_gfx10
    2166446767U,	// IMAGE_GATHER4_C_CL_V5_V4_nsa_gfx10
    2166446767U,	// IMAGE_GATHER4_C_CL_V5_V5_nsa_gfx10
    2151766703U,	// IMAGE_GATHER4_C_CL_V5_V8
    2151766703U,	// IMAGE_GATHER4_C_CL_V5_V8_gfx10
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V2_V3
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V2_V3_gfx10
    2166447956U,	// IMAGE_GATHER4_C_LZ_O_V2_V3_nsa_gfx10
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V2_V4
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V2_V4_gfx10
    2166447956U,	// IMAGE_GATHER4_C_LZ_O_V2_V4_nsa_gfx10
    2166447956U,	// IMAGE_GATHER4_C_LZ_O_V2_V5_nsa_gfx10
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V2_V8
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V2_V8_gfx10
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V4_V3
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V4_V3_gfx10
    2166447956U,	// IMAGE_GATHER4_C_LZ_O_V4_V3_nsa_gfx10
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V4_V4
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V4_V4_gfx10
    2166447956U,	// IMAGE_GATHER4_C_LZ_O_V4_V4_nsa_gfx10
    2166447956U,	// IMAGE_GATHER4_C_LZ_O_V4_V5_nsa_gfx10
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V4_V8
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V4_V8_gfx10
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V5_V3
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V5_V3_gfx10
    2166447956U,	// IMAGE_GATHER4_C_LZ_O_V5_V3_nsa_gfx10
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V5_V4
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V5_V4_gfx10
    2166447956U,	// IMAGE_GATHER4_C_LZ_O_V5_V4_nsa_gfx10
    2166447956U,	// IMAGE_GATHER4_C_LZ_O_V5_V5_nsa_gfx10
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V5_V8
    2151767892U,	// IMAGE_GATHER4_C_LZ_O_V5_V8_gfx10
    2151769829U,	// IMAGE_GATHER4_C_LZ_V2_V2
    2151769829U,	// IMAGE_GATHER4_C_LZ_V2_V2_gfx10
    2166449893U,	// IMAGE_GATHER4_C_LZ_V2_V2_nsa_gfx10
    2151769829U,	// IMAGE_GATHER4_C_LZ_V2_V3
    2151769829U,	// IMAGE_GATHER4_C_LZ_V2_V3_gfx10
    2166449893U,	// IMAGE_GATHER4_C_LZ_V2_V3_nsa_gfx10
    2151769829U,	// IMAGE_GATHER4_C_LZ_V2_V4
    2151769829U,	// IMAGE_GATHER4_C_LZ_V2_V4_gfx10
    2166449893U,	// IMAGE_GATHER4_C_LZ_V2_V4_nsa_gfx10
    2151769829U,	// IMAGE_GATHER4_C_LZ_V4_V2
    2151769829U,	// IMAGE_GATHER4_C_LZ_V4_V2_gfx10
    2166449893U,	// IMAGE_GATHER4_C_LZ_V4_V2_nsa_gfx10
    2151769829U,	// IMAGE_GATHER4_C_LZ_V4_V3
    2151769829U,	// IMAGE_GATHER4_C_LZ_V4_V3_gfx10
    2166449893U,	// IMAGE_GATHER4_C_LZ_V4_V3_nsa_gfx10
    2151769829U,	// IMAGE_GATHER4_C_LZ_V4_V4
    2151769829U,	// IMAGE_GATHER4_C_LZ_V4_V4_gfx10
    2166449893U,	// IMAGE_GATHER4_C_LZ_V4_V4_nsa_gfx10
    2151769829U,	// IMAGE_GATHER4_C_LZ_V5_V2
    2151769829U,	// IMAGE_GATHER4_C_LZ_V5_V2_gfx10
    2166449893U,	// IMAGE_GATHER4_C_LZ_V5_V2_nsa_gfx10
    2151769829U,	// IMAGE_GATHER4_C_LZ_V5_V3
    2151769829U,	// IMAGE_GATHER4_C_LZ_V5_V3_gfx10
    2166449893U,	// IMAGE_GATHER4_C_LZ_V5_V3_nsa_gfx10
    2151769829U,	// IMAGE_GATHER4_C_LZ_V5_V4
    2151769829U,	// IMAGE_GATHER4_C_LZ_V5_V4_gfx10
    2166449893U,	// IMAGE_GATHER4_C_LZ_V5_V4_nsa_gfx10
    2151767551U,	// IMAGE_GATHER4_C_L_O_V2_V3
    2151767551U,	// IMAGE_GATHER4_C_L_O_V2_V3_gfx10
    2166447615U,	// IMAGE_GATHER4_C_L_O_V2_V3_nsa_gfx10
    2151767551U,	// IMAGE_GATHER4_C_L_O_V2_V4
    2151767551U,	// IMAGE_GATHER4_C_L_O_V2_V4_gfx10
    2166447615U,	// IMAGE_GATHER4_C_L_O_V2_V4_nsa_gfx10
    2166447615U,	// IMAGE_GATHER4_C_L_O_V2_V5_nsa_gfx10
    2166447615U,	// IMAGE_GATHER4_C_L_O_V2_V6_nsa_gfx10
    2151767551U,	// IMAGE_GATHER4_C_L_O_V2_V8
    2151767551U,	// IMAGE_GATHER4_C_L_O_V2_V8_gfx10
    2151767551U,	// IMAGE_GATHER4_C_L_O_V4_V3
    2151767551U,	// IMAGE_GATHER4_C_L_O_V4_V3_gfx10
    2166447615U,	// IMAGE_GATHER4_C_L_O_V4_V3_nsa_gfx10
    2151767551U,	// IMAGE_GATHER4_C_L_O_V4_V4
    2151767551U,	// IMAGE_GATHER4_C_L_O_V4_V4_gfx10
    2166447615U,	// IMAGE_GATHER4_C_L_O_V4_V4_nsa_gfx10
    2166447615U,	// IMAGE_GATHER4_C_L_O_V4_V5_nsa_gfx10
    2166447615U,	// IMAGE_GATHER4_C_L_O_V4_V6_nsa_gfx10
    2151767551U,	// IMAGE_GATHER4_C_L_O_V4_V8
    2151767551U,	// IMAGE_GATHER4_C_L_O_V4_V8_gfx10
    2151767551U,	// IMAGE_GATHER4_C_L_O_V5_V3
    2151767551U,	// IMAGE_GATHER4_C_L_O_V5_V3_gfx10
    2166447615U,	// IMAGE_GATHER4_C_L_O_V5_V3_nsa_gfx10
    2151767551U,	// IMAGE_GATHER4_C_L_O_V5_V4
    2151767551U,	// IMAGE_GATHER4_C_L_O_V5_V4_gfx10
    2166447615U,	// IMAGE_GATHER4_C_L_O_V5_V4_nsa_gfx10
    2166447615U,	// IMAGE_GATHER4_C_L_O_V5_V5_nsa_gfx10
    2166447615U,	// IMAGE_GATHER4_C_L_O_V5_V6_nsa_gfx10
    2151767551U,	// IMAGE_GATHER4_C_L_O_V5_V8
    2151767551U,	// IMAGE_GATHER4_C_L_O_V5_V8_gfx10
    2151766550U,	// IMAGE_GATHER4_C_L_V2_V2
    2151766550U,	// IMAGE_GATHER4_C_L_V2_V2_gfx10
    2166446614U,	// IMAGE_GATHER4_C_L_V2_V2_nsa_gfx10
    2151766550U,	// IMAGE_GATHER4_C_L_V2_V3
    2151766550U,	// IMAGE_GATHER4_C_L_V2_V3_gfx10
    2166446614U,	// IMAGE_GATHER4_C_L_V2_V3_nsa_gfx10
    2151766550U,	// IMAGE_GATHER4_C_L_V2_V4
    2151766550U,	// IMAGE_GATHER4_C_L_V2_V4_gfx10
    2166446614U,	// IMAGE_GATHER4_C_L_V2_V4_nsa_gfx10
    2166446614U,	// IMAGE_GATHER4_C_L_V2_V5_nsa_gfx10
    2151766550U,	// IMAGE_GATHER4_C_L_V2_V8
    2151766550U,	// IMAGE_GATHER4_C_L_V2_V8_gfx10
    2151766550U,	// IMAGE_GATHER4_C_L_V4_V2
    2151766550U,	// IMAGE_GATHER4_C_L_V4_V2_gfx10
    2166446614U,	// IMAGE_GATHER4_C_L_V4_V2_nsa_gfx10
    2151766550U,	// IMAGE_GATHER4_C_L_V4_V3
    2151766550U,	// IMAGE_GATHER4_C_L_V4_V3_gfx10
    2166446614U,	// IMAGE_GATHER4_C_L_V4_V3_nsa_gfx10
    2151766550U,	// IMAGE_GATHER4_C_L_V4_V4
    2151766550U,	// IMAGE_GATHER4_C_L_V4_V4_gfx10
    2166446614U,	// IMAGE_GATHER4_C_L_V4_V4_nsa_gfx10
    2166446614U,	// IMAGE_GATHER4_C_L_V4_V5_nsa_gfx10
    2151766550U,	// IMAGE_GATHER4_C_L_V4_V8
    2151766550U,	// IMAGE_GATHER4_C_L_V4_V8_gfx10
    2151766550U,	// IMAGE_GATHER4_C_L_V5_V2
    2151766550U,	// IMAGE_GATHER4_C_L_V5_V2_gfx10
    2166446614U,	// IMAGE_GATHER4_C_L_V5_V2_nsa_gfx10
    2151766550U,	// IMAGE_GATHER4_C_L_V5_V3
    2151766550U,	// IMAGE_GATHER4_C_L_V5_V3_gfx10
    2166446614U,	// IMAGE_GATHER4_C_L_V5_V3_nsa_gfx10
    2151766550U,	// IMAGE_GATHER4_C_L_V5_V4
    2151766550U,	// IMAGE_GATHER4_C_L_V5_V4_gfx10
    2166446614U,	// IMAGE_GATHER4_C_L_V5_V4_nsa_gfx10
    2166446614U,	// IMAGE_GATHER4_C_L_V5_V5_nsa_gfx10
    2151766550U,	// IMAGE_GATHER4_C_L_V5_V8
    2151766550U,	// IMAGE_GATHER4_C_L_V5_V8_gfx10
    2151767401U,	// IMAGE_GATHER4_C_O_V2_V3
    2151767401U,	// IMAGE_GATHER4_C_O_V2_V3_gfx10
    2166447465U,	// IMAGE_GATHER4_C_O_V2_V3_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_C_O_V2_V4
    2151767401U,	// IMAGE_GATHER4_C_O_V2_V4_gfx10
    2166447465U,	// IMAGE_GATHER4_C_O_V2_V4_nsa_gfx10
    2166447465U,	// IMAGE_GATHER4_C_O_V2_V5_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_C_O_V2_V8
    2151767401U,	// IMAGE_GATHER4_C_O_V2_V8_gfx10
    2151767401U,	// IMAGE_GATHER4_C_O_V4_V3
    2151767401U,	// IMAGE_GATHER4_C_O_V4_V3_gfx10
    2166447465U,	// IMAGE_GATHER4_C_O_V4_V3_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_C_O_V4_V4
    2151767401U,	// IMAGE_GATHER4_C_O_V4_V4_gfx10
    2166447465U,	// IMAGE_GATHER4_C_O_V4_V4_nsa_gfx10
    2166447465U,	// IMAGE_GATHER4_C_O_V4_V5_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_C_O_V4_V8
    2151767401U,	// IMAGE_GATHER4_C_O_V4_V8_gfx10
    2151767401U,	// IMAGE_GATHER4_C_O_V5_V3
    2151767401U,	// IMAGE_GATHER4_C_O_V5_V3_gfx10
    2166447465U,	// IMAGE_GATHER4_C_O_V5_V3_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_C_O_V5_V4
    2151767401U,	// IMAGE_GATHER4_C_O_V5_V4_gfx10
    2166447465U,	// IMAGE_GATHER4_C_O_V5_V4_nsa_gfx10
    2166447465U,	// IMAGE_GATHER4_C_O_V5_V5_nsa_gfx10
    2151767401U,	// IMAGE_GATHER4_C_O_V5_V8
    2151767401U,	// IMAGE_GATHER4_C_O_V5_V8_gfx10
    2151764603U,	// IMAGE_GATHER4_C_V2_V2
    2151764603U,	// IMAGE_GATHER4_C_V2_V2_gfx10
    2166444667U,	// IMAGE_GATHER4_C_V2_V2_nsa_gfx10
    2151764603U,	// IMAGE_GATHER4_C_V2_V3
    2151764603U,	// IMAGE_GATHER4_C_V2_V3_gfx10
    2166444667U,	// IMAGE_GATHER4_C_V2_V3_nsa_gfx10
    2151764603U,	// IMAGE_GATHER4_C_V2_V4
    2151764603U,	// IMAGE_GATHER4_C_V2_V4_gfx10
    2166444667U,	// IMAGE_GATHER4_C_V2_V4_nsa_gfx10
    2151764603U,	// IMAGE_GATHER4_C_V4_V2
    2151764603U,	// IMAGE_GATHER4_C_V4_V2_gfx10
    2166444667U,	// IMAGE_GATHER4_C_V4_V2_nsa_gfx10
    2151764603U,	// IMAGE_GATHER4_C_V4_V3
    2151764603U,	// IMAGE_GATHER4_C_V4_V3_gfx10
    2166444667U,	// IMAGE_GATHER4_C_V4_V3_nsa_gfx10
    2151764603U,	// IMAGE_GATHER4_C_V4_V4
    2151764603U,	// IMAGE_GATHER4_C_V4_V4_gfx10
    2166444667U,	// IMAGE_GATHER4_C_V4_V4_nsa_gfx10
    2151764603U,	// IMAGE_GATHER4_C_V5_V2
    2151764603U,	// IMAGE_GATHER4_C_V5_V2_gfx10
    2166444667U,	// IMAGE_GATHER4_C_V5_V2_nsa_gfx10
    2151764603U,	// IMAGE_GATHER4_C_V5_V3
    2151764603U,	// IMAGE_GATHER4_C_V5_V3_gfx10
    2166444667U,	// IMAGE_GATHER4_C_V5_V3_nsa_gfx10
    2151764603U,	// IMAGE_GATHER4_C_V5_V4
    2151764603U,	// IMAGE_GATHER4_C_V5_V4_gfx10
    2166444667U,	// IMAGE_GATHER4_C_V5_V4_nsa_gfx10
    2151767872U,	// IMAGE_GATHER4_LZ_O_V2_V2
    2151767872U,	// IMAGE_GATHER4_LZ_O_V2_V2_gfx10
    2166447936U,	// IMAGE_GATHER4_LZ_O_V2_V2_nsa_gfx10
    2151767872U,	// IMAGE_GATHER4_LZ_O_V2_V3
    2151767872U,	// IMAGE_GATHER4_LZ_O_V2_V3_gfx10
    2166447936U,	// IMAGE_GATHER4_LZ_O_V2_V3_nsa_gfx10
    2151767872U,	// IMAGE_GATHER4_LZ_O_V2_V4
    2151767872U,	// IMAGE_GATHER4_LZ_O_V2_V4_gfx10
    2166447936U,	// IMAGE_GATHER4_LZ_O_V2_V4_nsa_gfx10
    2151767872U,	// IMAGE_GATHER4_LZ_O_V4_V2
    2151767872U,	// IMAGE_GATHER4_LZ_O_V4_V2_gfx10
    2166447936U,	// IMAGE_GATHER4_LZ_O_V4_V2_nsa_gfx10
    2151767872U,	// IMAGE_GATHER4_LZ_O_V4_V3
    2151767872U,	// IMAGE_GATHER4_LZ_O_V4_V3_gfx10
    2166447936U,	// IMAGE_GATHER4_LZ_O_V4_V3_nsa_gfx10
    2151767872U,	// IMAGE_GATHER4_LZ_O_V4_V4
    2151767872U,	// IMAGE_GATHER4_LZ_O_V4_V4_gfx10
    2166447936U,	// IMAGE_GATHER4_LZ_O_V4_V4_nsa_gfx10
    2151767872U,	// IMAGE_GATHER4_LZ_O_V5_V2
    2151767872U,	// IMAGE_GATHER4_LZ_O_V5_V2_gfx10
    2166447936U,	// IMAGE_GATHER4_LZ_O_V5_V2_nsa_gfx10
    2151767872U,	// IMAGE_GATHER4_LZ_O_V5_V3
    2151767872U,	// IMAGE_GATHER4_LZ_O_V5_V3_gfx10
    2166447936U,	// IMAGE_GATHER4_LZ_O_V5_V3_nsa_gfx10
    2151767872U,	// IMAGE_GATHER4_LZ_O_V5_V4
    2151767872U,	// IMAGE_GATHER4_LZ_O_V5_V4_gfx10
    2166447936U,	// IMAGE_GATHER4_LZ_O_V5_V4_nsa_gfx10
    2151769811U,	// IMAGE_GATHER4_LZ_V2_V1
    2151769811U,	// IMAGE_GATHER4_LZ_V2_V1_gfx10
    2151769811U,	// IMAGE_GATHER4_LZ_V2_V2
    2151769811U,	// IMAGE_GATHER4_LZ_V2_V2_gfx10
    2166449875U,	// IMAGE_GATHER4_LZ_V2_V2_nsa_gfx10
    2151769811U,	// IMAGE_GATHER4_LZ_V2_V3
    2151769811U,	// IMAGE_GATHER4_LZ_V2_V3_gfx10
    2166449875U,	// IMAGE_GATHER4_LZ_V2_V3_nsa_gfx10
    2151769811U,	// IMAGE_GATHER4_LZ_V2_V4
    2151769811U,	// IMAGE_GATHER4_LZ_V2_V4_gfx10
    2151769811U,	// IMAGE_GATHER4_LZ_V4_V1
    2151769811U,	// IMAGE_GATHER4_LZ_V4_V1_gfx10
    2151769811U,	// IMAGE_GATHER4_LZ_V4_V2
    2151769811U,	// IMAGE_GATHER4_LZ_V4_V2_gfx10
    2166449875U,	// IMAGE_GATHER4_LZ_V4_V2_nsa_gfx10
    2151769811U,	// IMAGE_GATHER4_LZ_V4_V3
    2151769811U,	// IMAGE_GATHER4_LZ_V4_V3_gfx10
    2166449875U,	// IMAGE_GATHER4_LZ_V4_V3_nsa_gfx10
    2151769811U,	// IMAGE_GATHER4_LZ_V4_V4
    2151769811U,	// IMAGE_GATHER4_LZ_V4_V4_gfx10
    2151769811U,	// IMAGE_GATHER4_LZ_V5_V1
    2151769811U,	// IMAGE_GATHER4_LZ_V5_V1_gfx10
    2151769811U,	// IMAGE_GATHER4_LZ_V5_V2
    2151769811U,	// IMAGE_GATHER4_LZ_V5_V2_gfx10
    2166449875U,	// IMAGE_GATHER4_LZ_V5_V2_nsa_gfx10
    2151769811U,	// IMAGE_GATHER4_LZ_V5_V3
    2151769811U,	// IMAGE_GATHER4_LZ_V5_V3_gfx10
    2166449875U,	// IMAGE_GATHER4_LZ_V5_V3_nsa_gfx10
    2151769811U,	// IMAGE_GATHER4_LZ_V5_V4
    2151769811U,	// IMAGE_GATHER4_LZ_V5_V4_gfx10
    2151767532U,	// IMAGE_GATHER4_L_O_V2_V2
    2151767532U,	// IMAGE_GATHER4_L_O_V2_V2_gfx10
    2166447596U,	// IMAGE_GATHER4_L_O_V2_V2_nsa_gfx10
    2151767532U,	// IMAGE_GATHER4_L_O_V2_V3
    2151767532U,	// IMAGE_GATHER4_L_O_V2_V3_gfx10
    2166447596U,	// IMAGE_GATHER4_L_O_V2_V3_nsa_gfx10
    2151767532U,	// IMAGE_GATHER4_L_O_V2_V4
    2151767532U,	// IMAGE_GATHER4_L_O_V2_V4_gfx10
    2166447596U,	// IMAGE_GATHER4_L_O_V2_V4_nsa_gfx10
    2166447596U,	// IMAGE_GATHER4_L_O_V2_V5_nsa_gfx10
    2151767532U,	// IMAGE_GATHER4_L_O_V2_V8
    2151767532U,	// IMAGE_GATHER4_L_O_V2_V8_gfx10
    2151767532U,	// IMAGE_GATHER4_L_O_V4_V2
    2151767532U,	// IMAGE_GATHER4_L_O_V4_V2_gfx10
    2166447596U,	// IMAGE_GATHER4_L_O_V4_V2_nsa_gfx10
    2151767532U,	// IMAGE_GATHER4_L_O_V4_V3
    2151767532U,	// IMAGE_GATHER4_L_O_V4_V3_gfx10
    2166447596U,	// IMAGE_GATHER4_L_O_V4_V3_nsa_gfx10
    2151767532U,	// IMAGE_GATHER4_L_O_V4_V4
    2151767532U,	// IMAGE_GATHER4_L_O_V4_V4_gfx10
    2166447596U,	// IMAGE_GATHER4_L_O_V4_V4_nsa_gfx10
    2166447596U,	// IMAGE_GATHER4_L_O_V4_V5_nsa_gfx10
    2151767532U,	// IMAGE_GATHER4_L_O_V4_V8
    2151767532U,	// IMAGE_GATHER4_L_O_V4_V8_gfx10
    2151767532U,	// IMAGE_GATHER4_L_O_V5_V2
    2151767532U,	// IMAGE_GATHER4_L_O_V5_V2_gfx10
    2166447596U,	// IMAGE_GATHER4_L_O_V5_V2_nsa_gfx10
    2151767532U,	// IMAGE_GATHER4_L_O_V5_V3
    2151767532U,	// IMAGE_GATHER4_L_O_V5_V3_gfx10
    2166447596U,	// IMAGE_GATHER4_L_O_V5_V3_nsa_gfx10
    2151767532U,	// IMAGE_GATHER4_L_O_V5_V4
    2151767532U,	// IMAGE_GATHER4_L_O_V5_V4_gfx10
    2166447596U,	// IMAGE_GATHER4_L_O_V5_V4_nsa_gfx10
    2166447596U,	// IMAGE_GATHER4_L_O_V5_V5_nsa_gfx10
    2151767532U,	// IMAGE_GATHER4_L_O_V5_V8
    2151767532U,	// IMAGE_GATHER4_L_O_V5_V8_gfx10
    2151766533U,	// IMAGE_GATHER4_L_V2_V1
    2151766533U,	// IMAGE_GATHER4_L_V2_V1_gfx10
    2151766533U,	// IMAGE_GATHER4_L_V2_V2
    2151766533U,	// IMAGE_GATHER4_L_V2_V2_gfx10
    2166446597U,	// IMAGE_GATHER4_L_V2_V2_nsa_gfx10
    2151766533U,	// IMAGE_GATHER4_L_V2_V3
    2151766533U,	// IMAGE_GATHER4_L_V2_V3_gfx10
    2166446597U,	// IMAGE_GATHER4_L_V2_V3_nsa_gfx10
    2151766533U,	// IMAGE_GATHER4_L_V2_V4
    2151766533U,	// IMAGE_GATHER4_L_V2_V4_gfx10
    2166446597U,	// IMAGE_GATHER4_L_V2_V4_nsa_gfx10
    2151766533U,	// IMAGE_GATHER4_L_V4_V1
    2151766533U,	// IMAGE_GATHER4_L_V4_V1_gfx10
    2151766533U,	// IMAGE_GATHER4_L_V4_V2
    2151766533U,	// IMAGE_GATHER4_L_V4_V2_gfx10
    2166446597U,	// IMAGE_GATHER4_L_V4_V2_nsa_gfx10
    2151766533U,	// IMAGE_GATHER4_L_V4_V3
    2151766533U,	// IMAGE_GATHER4_L_V4_V3_gfx10
    2166446597U,	// IMAGE_GATHER4_L_V4_V3_nsa_gfx10
    2151766533U,	// IMAGE_GATHER4_L_V4_V4
    2151766533U,	// IMAGE_GATHER4_L_V4_V4_gfx10
    2166446597U,	// IMAGE_GATHER4_L_V4_V4_nsa_gfx10
    2151766533U,	// IMAGE_GATHER4_L_V5_V1
    2151766533U,	// IMAGE_GATHER4_L_V5_V1_gfx10
    2151766533U,	// IMAGE_GATHER4_L_V5_V2
    2151766533U,	// IMAGE_GATHER4_L_V5_V2_gfx10
    2166446597U,	// IMAGE_GATHER4_L_V5_V2_nsa_gfx10
    2151766533U,	// IMAGE_GATHER4_L_V5_V3
    2151766533U,	// IMAGE_GATHER4_L_V5_V3_gfx10
    2166446597U,	// IMAGE_GATHER4_L_V5_V3_nsa_gfx10
    2151766533U,	// IMAGE_GATHER4_L_V5_V4
    2151766533U,	// IMAGE_GATHER4_L_V5_V4_gfx10
    2166446597U,	// IMAGE_GATHER4_L_V5_V4_nsa_gfx10
    2151767306U,	// IMAGE_GATHER4_O_V2_V2
    2151767306U,	// IMAGE_GATHER4_O_V2_V2_gfx10
    2166447370U,	// IMAGE_GATHER4_O_V2_V2_nsa_gfx10
    2151767306U,	// IMAGE_GATHER4_O_V2_V3
    2151767306U,	// IMAGE_GATHER4_O_V2_V3_gfx10
    2166447370U,	// IMAGE_GATHER4_O_V2_V3_nsa_gfx10
    2151767306U,	// IMAGE_GATHER4_O_V2_V4
    2151767306U,	// IMAGE_GATHER4_O_V2_V4_gfx10
    2166447370U,	// IMAGE_GATHER4_O_V2_V4_nsa_gfx10
    2151767306U,	// IMAGE_GATHER4_O_V4_V2
    2151767306U,	// IMAGE_GATHER4_O_V4_V2_gfx10
    2166447370U,	// IMAGE_GATHER4_O_V4_V2_nsa_gfx10
    2151767306U,	// IMAGE_GATHER4_O_V4_V3
    2151767306U,	// IMAGE_GATHER4_O_V4_V3_gfx10
    2166447370U,	// IMAGE_GATHER4_O_V4_V3_nsa_gfx10
    2151767306U,	// IMAGE_GATHER4_O_V4_V4
    2151767306U,	// IMAGE_GATHER4_O_V4_V4_gfx10
    2166447370U,	// IMAGE_GATHER4_O_V4_V4_nsa_gfx10
    2151767306U,	// IMAGE_GATHER4_O_V5_V2
    2151767306U,	// IMAGE_GATHER4_O_V5_V2_gfx10
    2166447370U,	// IMAGE_GATHER4_O_V5_V2_nsa_gfx10
    2151767306U,	// IMAGE_GATHER4_O_V5_V3
    2151767306U,	// IMAGE_GATHER4_O_V5_V3_gfx10
    2166447370U,	// IMAGE_GATHER4_O_V5_V3_nsa_gfx10
    2151767306U,	// IMAGE_GATHER4_O_V5_V4
    2151767306U,	// IMAGE_GATHER4_O_V5_V4_gfx10
    2166447370U,	// IMAGE_GATHER4_O_V5_V4_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V2_V1
    2151760427U,	// IMAGE_GATHER4_V2_V1_gfx10
    2151760427U,	// IMAGE_GATHER4_V2_V2
    2151760427U,	// IMAGE_GATHER4_V2_V2_gfx10
    2166440491U,	// IMAGE_GATHER4_V2_V2_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V2_V3
    2151760427U,	// IMAGE_GATHER4_V2_V3_gfx10
    2166440491U,	// IMAGE_GATHER4_V2_V3_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V2_V4
    2151760427U,	// IMAGE_GATHER4_V2_V4_gfx10
    2151760427U,	// IMAGE_GATHER4_V4_V1
    2151760427U,	// IMAGE_GATHER4_V4_V1_gfx10
    2151760427U,	// IMAGE_GATHER4_V4_V2
    2151760427U,	// IMAGE_GATHER4_V4_V2_gfx10
    2166440491U,	// IMAGE_GATHER4_V4_V2_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V4_V3
    2151760427U,	// IMAGE_GATHER4_V4_V3_gfx10
    2166440491U,	// IMAGE_GATHER4_V4_V3_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V4_V4
    2151760427U,	// IMAGE_GATHER4_V4_V4_gfx10
    2151760427U,	// IMAGE_GATHER4_V5_V1
    2151760427U,	// IMAGE_GATHER4_V5_V1_gfx10
    2151760427U,	// IMAGE_GATHER4_V5_V2
    2151760427U,	// IMAGE_GATHER4_V5_V2_gfx10
    2166440491U,	// IMAGE_GATHER4_V5_V2_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V5_V3
    2151760427U,	// IMAGE_GATHER4_V5_V3_gfx10
    2166440491U,	// IMAGE_GATHER4_V5_V3_nsa_gfx10
    2151760427U,	// IMAGE_GATHER4_V5_V4
    2151760427U,	// IMAGE_GATHER4_V5_V4_gfx10
    2151765177U,	// IMAGE_GET_LOD_V1_V1
    2151765177U,	// IMAGE_GET_LOD_V1_V1_gfx10
    2151765177U,	// IMAGE_GET_LOD_V1_V2
    2151765177U,	// IMAGE_GET_LOD_V1_V2_gfx10
    2166445241U,	// IMAGE_GET_LOD_V1_V2_nsa_gfx10
    2151765177U,	// IMAGE_GET_LOD_V1_V3
    2151765177U,	// IMAGE_GET_LOD_V1_V3_gfx10
    2166445241U,	// IMAGE_GET_LOD_V1_V3_nsa_gfx10
    2151765177U,	// IMAGE_GET_LOD_V1_V4
    2151765177U,	// IMAGE_GET_LOD_V1_V4_gfx10
    2151765177U,	// IMAGE_GET_LOD_V2_V1
    2151765177U,	// IMAGE_GET_LOD_V2_V1_gfx10
    2151765177U,	// IMAGE_GET_LOD_V2_V2
    2151765177U,	// IMAGE_GET_LOD_V2_V2_gfx10
    2166445241U,	// IMAGE_GET_LOD_V2_V2_nsa_gfx10
    2151765177U,	// IMAGE_GET_LOD_V2_V3
    2151765177U,	// IMAGE_GET_LOD_V2_V3_gfx10
    2166445241U,	// IMAGE_GET_LOD_V2_V3_nsa_gfx10
    2151765177U,	// IMAGE_GET_LOD_V2_V4
    2151765177U,	// IMAGE_GET_LOD_V2_V4_gfx10
    2151765177U,	// IMAGE_GET_LOD_V3_V1
    2151765177U,	// IMAGE_GET_LOD_V3_V1_gfx10
    2151765177U,	// IMAGE_GET_LOD_V3_V2
    2151765177U,	// IMAGE_GET_LOD_V3_V2_gfx10
    2166445241U,	// IMAGE_GET_LOD_V3_V2_nsa_gfx10
    2151765177U,	// IMAGE_GET_LOD_V3_V3
    2151765177U,	// IMAGE_GET_LOD_V3_V3_gfx10
    2166445241U,	// IMAGE_GET_LOD_V3_V3_nsa_gfx10
    2151765177U,	// IMAGE_GET_LOD_V3_V4
    2151765177U,	// IMAGE_GET_LOD_V3_V4_gfx10
    2151765177U,	// IMAGE_GET_LOD_V4_V1
    2151765177U,	// IMAGE_GET_LOD_V4_V1_gfx10
    2151765177U,	// IMAGE_GET_LOD_V4_V2
    2151765177U,	// IMAGE_GET_LOD_V4_V2_gfx10
    2166445241U,	// IMAGE_GET_LOD_V4_V2_nsa_gfx10
    2151765177U,	// IMAGE_GET_LOD_V4_V3
    2151765177U,	// IMAGE_GET_LOD_V4_V3_gfx10
    2166445241U,	// IMAGE_GET_LOD_V4_V3_nsa_gfx10
    2151765177U,	// IMAGE_GET_LOD_V4_V4
    2151765177U,	// IMAGE_GET_LOD_V4_V4_gfx10
    2151765177U,	// IMAGE_GET_LOD_V5_V1
    2151765177U,	// IMAGE_GET_LOD_V5_V1_gfx10
    2151765177U,	// IMAGE_GET_LOD_V5_V2
    2151765177U,	// IMAGE_GET_LOD_V5_V2_gfx10
    2166445241U,	// IMAGE_GET_LOD_V5_V2_nsa_gfx10
    2151765177U,	// IMAGE_GET_LOD_V5_V3
    2151765177U,	// IMAGE_GET_LOD_V5_V3_gfx10
    2166445241U,	// IMAGE_GET_LOD_V5_V3_nsa_gfx10
    2151765177U,	// IMAGE_GET_LOD_V5_V4
    2151765177U,	// IMAGE_GET_LOD_V5_V4_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V1_V1
    2151767954U,	// IMAGE_GET_RESINFO_V1_V1_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V1_V2
    2151767954U,	// IMAGE_GET_RESINFO_V1_V2_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V1_V2_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V1_V3
    2151767954U,	// IMAGE_GET_RESINFO_V1_V3_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V1_V3_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V1_V4
    2151767954U,	// IMAGE_GET_RESINFO_V1_V4_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V1_V4_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V2_V1
    2151767954U,	// IMAGE_GET_RESINFO_V2_V1_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V2_V2
    2151767954U,	// IMAGE_GET_RESINFO_V2_V2_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V2_V2_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V2_V3
    2151767954U,	// IMAGE_GET_RESINFO_V2_V3_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V2_V3_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V2_V4
    2151767954U,	// IMAGE_GET_RESINFO_V2_V4_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V2_V4_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V3_V1
    2151767954U,	// IMAGE_GET_RESINFO_V3_V1_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V3_V2
    2151767954U,	// IMAGE_GET_RESINFO_V3_V2_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V3_V2_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V3_V3
    2151767954U,	// IMAGE_GET_RESINFO_V3_V3_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V3_V3_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V3_V4
    2151767954U,	// IMAGE_GET_RESINFO_V3_V4_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V3_V4_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V4_V1
    2151767954U,	// IMAGE_GET_RESINFO_V4_V1_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V4_V2
    2151767954U,	// IMAGE_GET_RESINFO_V4_V2_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V4_V2_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V4_V3
    2151767954U,	// IMAGE_GET_RESINFO_V4_V3_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V4_V3_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V4_V4
    2151767954U,	// IMAGE_GET_RESINFO_V4_V4_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V4_V4_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V5_V1
    2151767954U,	// IMAGE_GET_RESINFO_V5_V1_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V5_V2
    2151767954U,	// IMAGE_GET_RESINFO_V5_V2_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V5_V2_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V5_V3
    2151767954U,	// IMAGE_GET_RESINFO_V5_V3_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V5_V3_nsa_gfx10
    2151767954U,	// IMAGE_GET_RESINFO_V5_V4
    2151767954U,	// IMAGE_GET_RESINFO_V5_V4_gfx10
    2166448018U,	// IMAGE_GET_RESINFO_V5_V4_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V1
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V1_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V2
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V2_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V2_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V3
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V3_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V3_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V4
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V4_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V4_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V1
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V1_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V2
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V2_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V2_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V3
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V3_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V3_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V4
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V4_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V4_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V1
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V1_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V2
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V2_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V2_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V3
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V3_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V3_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V4
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V4_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V4_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V1
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V1_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V2
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V2_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V2_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V3
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V3_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V3_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V4
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V4_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V4_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V1
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V1_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V2
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V2_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V2_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V3
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V3_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V3_nsa_gfx10
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V4
    2151766947U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V4_gfx10
    2166447011U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V4_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V1_V1
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V1_V1_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V1_V2
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V1_V2_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V1_V2_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V1_V3
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V1_V3_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V1_V3_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V1_V4
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V1_V4_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V1_V4_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V2_V1
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V2_V1_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V2_V2
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V2_V2_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V2_V2_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V2_V3
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V2_V3_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V2_V3_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V2_V4
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V2_V4_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V2_V4_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V3_V1
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V3_V1_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V3_V2
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V3_V2_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V3_V2_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V3_V3
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V3_V3_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V3_V3_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V3_V4
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V3_V4_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V3_V4_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V4_V1
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V4_V1_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V4_V2
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V4_V2_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V4_V2_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V4_V3
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V4_V3_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V4_V3_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V4_V4
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V4_V4_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V4_V4_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V5_V1
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V5_V1_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V5_V2
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V5_V2_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V5_V2_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V5_V3
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V5_V3_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V5_V3_nsa_gfx10
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V5_V4
    2151766456U,	// IMAGE_LOAD_MIP_PCK_V5_V4_gfx10
    2166446520U,	// IMAGE_LOAD_MIP_PCK_V5_V4_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V1_V1
    2151768301U,	// IMAGE_LOAD_MIP_V1_V1_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V1_V2
    2151768301U,	// IMAGE_LOAD_MIP_V1_V2_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V1_V2_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V1_V3
    2151768301U,	// IMAGE_LOAD_MIP_V1_V3_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V1_V3_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V1_V4
    2151768301U,	// IMAGE_LOAD_MIP_V1_V4_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V1_V4_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V2_V1
    2151768301U,	// IMAGE_LOAD_MIP_V2_V1_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V2_V2
    2151768301U,	// IMAGE_LOAD_MIP_V2_V2_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V2_V2_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V2_V3
    2151768301U,	// IMAGE_LOAD_MIP_V2_V3_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V2_V3_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V2_V4
    2151768301U,	// IMAGE_LOAD_MIP_V2_V4_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V2_V4_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V3_V1
    2151768301U,	// IMAGE_LOAD_MIP_V3_V1_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V3_V2
    2151768301U,	// IMAGE_LOAD_MIP_V3_V2_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V3_V2_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V3_V3
    2151768301U,	// IMAGE_LOAD_MIP_V3_V3_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V3_V3_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V3_V4
    2151768301U,	// IMAGE_LOAD_MIP_V3_V4_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V3_V4_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V4_V1
    2151768301U,	// IMAGE_LOAD_MIP_V4_V1_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V4_V2
    2151768301U,	// IMAGE_LOAD_MIP_V4_V2_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V4_V2_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V4_V3
    2151768301U,	// IMAGE_LOAD_MIP_V4_V3_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V4_V3_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V4_V4
    2151768301U,	// IMAGE_LOAD_MIP_V4_V4_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V4_V4_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V5_V1
    2151768301U,	// IMAGE_LOAD_MIP_V5_V1_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V5_V2
    2151768301U,	// IMAGE_LOAD_MIP_V5_V2_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V5_V2_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V5_V3
    2151768301U,	// IMAGE_LOAD_MIP_V5_V3_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V5_V3_nsa_gfx10
    2151768301U,	// IMAGE_LOAD_MIP_V5_V4
    2151768301U,	// IMAGE_LOAD_MIP_V5_V4_gfx10
    2166448365U,	// IMAGE_LOAD_MIP_V5_V4_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V1_V1
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V1_V1_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V1_V2
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V1_V2_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V1_V2_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V1_V3
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V1_V3_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V1_V3_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V1_V4
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V1_V4_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V1_V4_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V2_V1
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V2_V1_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V2_V2
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V2_V2_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V2_V2_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V2_V3
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V2_V3_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V2_V3_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V2_V4
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V2_V4_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V2_V4_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V3_V1
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V3_V1_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V3_V2
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V3_V2_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V3_V2_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V3_V3
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V3_V3_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V3_V3_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V3_V4
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V3_V4_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V3_V4_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V4_V1
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V4_V1_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V4_V2
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V4_V2_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V4_V2_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V4_V3
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V4_V3_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V4_V3_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V4_V4
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V4_V4_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V4_V4_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V5_V1
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V5_V1_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V5_V2
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V5_V2_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V5_V2_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V5_V3
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V5_V3_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V5_V3_nsa_gfx10
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V5_V4
    2151766927U,	// IMAGE_LOAD_PCK_SGN_V5_V4_gfx10
    2166446991U,	// IMAGE_LOAD_PCK_SGN_V5_V4_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V1_V1
    2151766423U,	// IMAGE_LOAD_PCK_V1_V1_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V1_V2
    2151766423U,	// IMAGE_LOAD_PCK_V1_V2_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V1_V2_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V1_V3
    2151766423U,	// IMAGE_LOAD_PCK_V1_V3_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V1_V3_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V1_V4
    2151766423U,	// IMAGE_LOAD_PCK_V1_V4_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V1_V4_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V2_V1
    2151766423U,	// IMAGE_LOAD_PCK_V2_V1_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V2_V2
    2151766423U,	// IMAGE_LOAD_PCK_V2_V2_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V2_V2_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V2_V3
    2151766423U,	// IMAGE_LOAD_PCK_V2_V3_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V2_V3_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V2_V4
    2151766423U,	// IMAGE_LOAD_PCK_V2_V4_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V2_V4_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V3_V1
    2151766423U,	// IMAGE_LOAD_PCK_V3_V1_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V3_V2
    2151766423U,	// IMAGE_LOAD_PCK_V3_V2_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V3_V2_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V3_V3
    2151766423U,	// IMAGE_LOAD_PCK_V3_V3_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V3_V3_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V3_V4
    2151766423U,	// IMAGE_LOAD_PCK_V3_V4_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V3_V4_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V4_V1
    2151766423U,	// IMAGE_LOAD_PCK_V4_V1_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V4_V2
    2151766423U,	// IMAGE_LOAD_PCK_V4_V2_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V4_V2_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V4_V3
    2151766423U,	// IMAGE_LOAD_PCK_V4_V3_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V4_V3_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V4_V4
    2151766423U,	// IMAGE_LOAD_PCK_V4_V4_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V4_V4_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V5_V1
    2151766423U,	// IMAGE_LOAD_PCK_V5_V1_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V5_V2
    2151766423U,	// IMAGE_LOAD_PCK_V5_V2_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V5_V2_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V5_V3
    2151766423U,	// IMAGE_LOAD_PCK_V5_V3_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V5_V3_nsa_gfx10
    2151766423U,	// IMAGE_LOAD_PCK_V5_V4
    2151766423U,	// IMAGE_LOAD_PCK_V5_V4_gfx10
    2166446487U,	// IMAGE_LOAD_PCK_V5_V4_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V1_V1
    2151764865U,	// IMAGE_LOAD_V1_V1_gfx10
    2151764865U,	// IMAGE_LOAD_V1_V2
    2151764865U,	// IMAGE_LOAD_V1_V2_gfx10
    2166444929U,	// IMAGE_LOAD_V1_V2_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V1_V3
    2151764865U,	// IMAGE_LOAD_V1_V3_gfx10
    2166444929U,	// IMAGE_LOAD_V1_V3_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V1_V4
    2151764865U,	// IMAGE_LOAD_V1_V4_gfx10
    2166444929U,	// IMAGE_LOAD_V1_V4_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V2_V1
    2151764865U,	// IMAGE_LOAD_V2_V1_gfx10
    2151764865U,	// IMAGE_LOAD_V2_V2
    2151764865U,	// IMAGE_LOAD_V2_V2_gfx10
    2166444929U,	// IMAGE_LOAD_V2_V2_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V2_V3
    2151764865U,	// IMAGE_LOAD_V2_V3_gfx10
    2166444929U,	// IMAGE_LOAD_V2_V3_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V2_V4
    2151764865U,	// IMAGE_LOAD_V2_V4_gfx10
    2166444929U,	// IMAGE_LOAD_V2_V4_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V3_V1
    2151764865U,	// IMAGE_LOAD_V3_V1_gfx10
    2151764865U,	// IMAGE_LOAD_V3_V2
    2151764865U,	// IMAGE_LOAD_V3_V2_gfx10
    2166444929U,	// IMAGE_LOAD_V3_V2_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V3_V3
    2151764865U,	// IMAGE_LOAD_V3_V3_gfx10
    2166444929U,	// IMAGE_LOAD_V3_V3_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V3_V4
    2151764865U,	// IMAGE_LOAD_V3_V4_gfx10
    2166444929U,	// IMAGE_LOAD_V3_V4_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V4_V1
    2151764865U,	// IMAGE_LOAD_V4_V1_gfx10
    2151764865U,	// IMAGE_LOAD_V4_V2
    2151764865U,	// IMAGE_LOAD_V4_V2_gfx10
    2166444929U,	// IMAGE_LOAD_V4_V2_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V4_V3
    2151764865U,	// IMAGE_LOAD_V4_V3_gfx10
    2166444929U,	// IMAGE_LOAD_V4_V3_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V4_V4
    2151764865U,	// IMAGE_LOAD_V4_V4_gfx10
    2166444929U,	// IMAGE_LOAD_V4_V4_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V5_V1
    2151764865U,	// IMAGE_LOAD_V5_V1_gfx10
    2151764865U,	// IMAGE_LOAD_V5_V2
    2151764865U,	// IMAGE_LOAD_V5_V2_gfx10
    2166444929U,	// IMAGE_LOAD_V5_V2_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V5_V3
    2151764865U,	// IMAGE_LOAD_V5_V3_gfx10
    2166444929U,	// IMAGE_LOAD_V5_V3_nsa_gfx10
    2151764865U,	// IMAGE_LOAD_V5_V4
    2151764865U,	// IMAGE_LOAD_V5_V4_gfx10
    2166444929U,	// IMAGE_LOAD_V5_V4_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V1_V1
    2151764848U,	// IMAGE_MSAA_LOAD_V1_V1_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V1_V2
    2151764848U,	// IMAGE_MSAA_LOAD_V1_V2_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V1_V2_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V1_V3
    2151764848U,	// IMAGE_MSAA_LOAD_V1_V3_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V1_V3_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V1_V4
    2151764848U,	// IMAGE_MSAA_LOAD_V1_V4_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V1_V4_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V2_V1
    2151764848U,	// IMAGE_MSAA_LOAD_V2_V1_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V2_V2
    2151764848U,	// IMAGE_MSAA_LOAD_V2_V2_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V2_V2_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V2_V3
    2151764848U,	// IMAGE_MSAA_LOAD_V2_V3_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V2_V3_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V2_V4
    2151764848U,	// IMAGE_MSAA_LOAD_V2_V4_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V2_V4_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V3_V1
    2151764848U,	// IMAGE_MSAA_LOAD_V3_V1_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V3_V2
    2151764848U,	// IMAGE_MSAA_LOAD_V3_V2_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V3_V2_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V3_V3
    2151764848U,	// IMAGE_MSAA_LOAD_V3_V3_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V3_V3_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V3_V4
    2151764848U,	// IMAGE_MSAA_LOAD_V3_V4_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V3_V4_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V4_V1
    2151764848U,	// IMAGE_MSAA_LOAD_V4_V1_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V4_V2
    2151764848U,	// IMAGE_MSAA_LOAD_V4_V2_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V4_V2_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V4_V3
    2151764848U,	// IMAGE_MSAA_LOAD_V4_V3_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V4_V3_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V4_V4
    2151764848U,	// IMAGE_MSAA_LOAD_V4_V4_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V4_V4_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V5_V1
    2151764848U,	// IMAGE_MSAA_LOAD_V5_V1_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V5_V2
    2151764848U,	// IMAGE_MSAA_LOAD_V5_V2_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V5_V2_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V5_V3
    2151764848U,	// IMAGE_MSAA_LOAD_V5_V3_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V5_V3_nsa_gfx10
    2151764848U,	// IMAGE_MSAA_LOAD_V5_V4
    2151764848U,	// IMAGE_MSAA_LOAD_V5_V4_gfx10
    2166444912U,	// IMAGE_MSAA_LOAD_V5_V4_nsa_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V1_V3
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V1_V3_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V1_V3_nsa_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V1_V4
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V1_V4_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V1_V4_nsa_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V1_V5_nsa_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V1_V6_nsa_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V1_V8
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V1_V8_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V2_V3
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V2_V3_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V2_V3_nsa_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V2_V4
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V2_V4_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V2_V4_nsa_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V2_V5_nsa_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V2_V6_nsa_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V2_V8
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V2_V8_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V3_V3
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V3_V3_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V3_V3_nsa_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V3_V4
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V3_V4_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V3_V4_nsa_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V3_V5_nsa_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V3_V6_nsa_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V3_V8
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V3_V8_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V4_V3
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V4_V3_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V4_V3_nsa_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V4_V4
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V4_V4_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V4_V4_nsa_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V4_V5_nsa_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V4_V6_nsa_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V4_V8
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V4_V8_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V5_V3
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V5_V3_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V5_V3_nsa_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V5_V4
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V5_V4_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V5_V4_nsa_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V5_V5_nsa_gfx10
    2166447763U,	// IMAGE_SAMPLE_B_CL_O_V5_V6_nsa_gfx10
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V5_V8
    2151767699U,	// IMAGE_SAMPLE_B_CL_O_V5_V8_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V1_V2
    2151766684U,	// IMAGE_SAMPLE_B_CL_V1_V2_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V1_V2_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V1_V3
    2151766684U,	// IMAGE_SAMPLE_B_CL_V1_V3_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V1_V3_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V1_V4
    2151766684U,	// IMAGE_SAMPLE_B_CL_V1_V4_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V1_V4_nsa_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V1_V5_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V1_V8
    2151766684U,	// IMAGE_SAMPLE_B_CL_V1_V8_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V2_V2
    2151766684U,	// IMAGE_SAMPLE_B_CL_V2_V2_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V2_V2_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V2_V3
    2151766684U,	// IMAGE_SAMPLE_B_CL_V2_V3_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V2_V3_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V2_V4
    2151766684U,	// IMAGE_SAMPLE_B_CL_V2_V4_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V2_V4_nsa_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V2_V5_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V2_V8
    2151766684U,	// IMAGE_SAMPLE_B_CL_V2_V8_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V3_V2
    2151766684U,	// IMAGE_SAMPLE_B_CL_V3_V2_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V3_V2_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V3_V3
    2151766684U,	// IMAGE_SAMPLE_B_CL_V3_V3_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V3_V3_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V3_V4
    2151766684U,	// IMAGE_SAMPLE_B_CL_V3_V4_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V3_V4_nsa_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V3_V5_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V3_V8
    2151766684U,	// IMAGE_SAMPLE_B_CL_V3_V8_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V4_V2
    2151766684U,	// IMAGE_SAMPLE_B_CL_V4_V2_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V4_V2_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V4_V3
    2151766684U,	// IMAGE_SAMPLE_B_CL_V4_V3_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V4_V3_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V4_V4
    2151766684U,	// IMAGE_SAMPLE_B_CL_V4_V4_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V4_V4_nsa_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V4_V5_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V4_V8
    2151766684U,	// IMAGE_SAMPLE_B_CL_V4_V8_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V5_V2
    2151766684U,	// IMAGE_SAMPLE_B_CL_V5_V2_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V5_V2_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V5_V3
    2151766684U,	// IMAGE_SAMPLE_B_CL_V5_V3_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V5_V3_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V5_V4
    2151766684U,	// IMAGE_SAMPLE_B_CL_V5_V4_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V5_V4_nsa_gfx10
    2166446748U,	// IMAGE_SAMPLE_B_CL_V5_V5_nsa_gfx10
    2151766684U,	// IMAGE_SAMPLE_B_CL_V5_V8
    2151766684U,	// IMAGE_SAMPLE_B_CL_V5_V8_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V1_V3
    2151767383U,	// IMAGE_SAMPLE_B_O_V1_V3_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V1_V3_nsa_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V1_V4
    2151767383U,	// IMAGE_SAMPLE_B_O_V1_V4_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V1_V4_nsa_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V1_V5_nsa_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V1_V8
    2151767383U,	// IMAGE_SAMPLE_B_O_V1_V8_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V2_V3
    2151767383U,	// IMAGE_SAMPLE_B_O_V2_V3_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V2_V3_nsa_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V2_V4
    2151767383U,	// IMAGE_SAMPLE_B_O_V2_V4_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V2_V4_nsa_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V2_V5_nsa_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V2_V8
    2151767383U,	// IMAGE_SAMPLE_B_O_V2_V8_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V3_V3
    2151767383U,	// IMAGE_SAMPLE_B_O_V3_V3_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V3_V3_nsa_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V3_V4
    2151767383U,	// IMAGE_SAMPLE_B_O_V3_V4_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V3_V4_nsa_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V3_V5_nsa_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V3_V8
    2151767383U,	// IMAGE_SAMPLE_B_O_V3_V8_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V4_V3
    2151767383U,	// IMAGE_SAMPLE_B_O_V4_V3_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V4_V3_nsa_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V4_V4
    2151767383U,	// IMAGE_SAMPLE_B_O_V4_V4_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V4_V4_nsa_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V4_V5_nsa_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V4_V8
    2151767383U,	// IMAGE_SAMPLE_B_O_V4_V8_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V5_V3
    2151767383U,	// IMAGE_SAMPLE_B_O_V5_V3_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V5_V3_nsa_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V5_V4
    2151767383U,	// IMAGE_SAMPLE_B_O_V5_V4_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V5_V4_nsa_gfx10
    2166447447U,	// IMAGE_SAMPLE_B_O_V5_V5_nsa_gfx10
    2151767383U,	// IMAGE_SAMPLE_B_O_V5_V8
    2151767383U,	// IMAGE_SAMPLE_B_O_V5_V8_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V1_V2
    2151764458U,	// IMAGE_SAMPLE_B_V1_V2_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V1_V2_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V1_V3
    2151764458U,	// IMAGE_SAMPLE_B_V1_V3_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V1_V3_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V1_V4
    2151764458U,	// IMAGE_SAMPLE_B_V1_V4_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V1_V4_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V2_V2
    2151764458U,	// IMAGE_SAMPLE_B_V2_V2_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V2_V2_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V2_V3
    2151764458U,	// IMAGE_SAMPLE_B_V2_V3_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V2_V3_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V2_V4
    2151764458U,	// IMAGE_SAMPLE_B_V2_V4_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V2_V4_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V3_V2
    2151764458U,	// IMAGE_SAMPLE_B_V3_V2_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V3_V2_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V3_V3
    2151764458U,	// IMAGE_SAMPLE_B_V3_V3_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V3_V3_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V3_V4
    2151764458U,	// IMAGE_SAMPLE_B_V3_V4_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V3_V4_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V4_V2
    2151764458U,	// IMAGE_SAMPLE_B_V4_V2_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V4_V2_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V4_V3
    2151764458U,	// IMAGE_SAMPLE_B_V4_V3_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V4_V3_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V4_V4
    2151764458U,	// IMAGE_SAMPLE_B_V4_V4_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V4_V4_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V5_V2
    2151764458U,	// IMAGE_SAMPLE_B_V5_V2_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V5_V2_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V5_V3
    2151764458U,	// IMAGE_SAMPLE_B_V5_V3_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V5_V3_nsa_gfx10
    2151764458U,	// IMAGE_SAMPLE_B_V5_V4
    2151764458U,	// IMAGE_SAMPLE_B_V5_V4_gfx10
    2166444522U,	// IMAGE_SAMPLE_B_V5_V4_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V10_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V16
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V16_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V2
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V2_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V2_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V3
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V3_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V3_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V4
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V4_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V4_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V5_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V7_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V8
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V8_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V8_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V10_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V16
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V16_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V2
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V2_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V2_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V3
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V3_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V3_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V4
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V4_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V4_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V5_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V7_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V8
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V8_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V8_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V10_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V16
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V16_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V2
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V2_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V2_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V3
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V3_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V3_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V4
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V4_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V4_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V5_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V7_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V8
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V8_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V8_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V10_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V16
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V16_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V2
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V2_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V2_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V3
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V3_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V3_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V4
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V4_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V4_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V5_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V7_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V8
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V8_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V8_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V10_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V16
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V16_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V2
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V2_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V2_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V3
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V3_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V3_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V4
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V4_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V4_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V5_nsa_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V7_nsa_gfx10
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V8
    2151762021U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V8_gfx10
    2166442085U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V8_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V11_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V16
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V16_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V3
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V3_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V3_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V4
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V4_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V4_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V5_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V6_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V8
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V8_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V8_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V9_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V11_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V16
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V16_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V3
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V3_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V3_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V4
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V4_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V4_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V5_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V6_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V8
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V8_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V8_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V9_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V11_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V16
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V16_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V3
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V3_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V3_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V4
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V4_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V4_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V5_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V6_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V8
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V8_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V8_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V9_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V11_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V16
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V16_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V3
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V3_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V3_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V4
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V4_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V4_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V5_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V6_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V8
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V8_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V8_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V9_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V11_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V16
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V16_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V3
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V3_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V3_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V4
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V4_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V4_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V5_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V6_nsa_gfx10
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V8
    2151762219U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V8_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V8_nsa_gfx10
    2166442283U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V9_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V1_V11_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V1_V16
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V1_V16_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V1_V3
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V1_V3_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V1_V3_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V1_V4
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V1_V4_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V1_V4_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V1_V5_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V1_V6_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V1_V8
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V1_V8_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V1_V8_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V1_V9_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V2_V11_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V2_V16
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V2_V16_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V2_V3
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V2_V3_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V2_V3_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V2_V4
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V2_V4_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V2_V4_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V2_V5_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V2_V6_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V2_V8
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V2_V8_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V2_V8_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V2_V9_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V3_V11_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V3_V16
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V3_V16_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V3_V3
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V3_V3_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V3_V3_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V3_V4
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V3_V4_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V3_V4_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V3_V5_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V3_V6_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V3_V8
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V3_V8_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V3_V8_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V3_V9_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V4_V11_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V4_V16
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V4_V16_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V4_V3
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V4_V3_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V4_V3_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V4_V4
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V4_V4_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V4_V4_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V4_V5_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V4_V6_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V4_V8
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V4_V8_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V4_V8_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V4_V9_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V5_V11_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V5_V16
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V5_V16_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V5_V3
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V5_V3_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V5_V3_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V5_V4
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V5_V4_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V5_V4_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V5_V5_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V5_V6_nsa_gfx10
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V5_V8
    2151767831U,	// IMAGE_SAMPLE_CD_CL_O_V5_V8_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V5_V8_nsa_gfx10
    2166447895U,	// IMAGE_SAMPLE_CD_CL_O_V5_V9_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V1_V10_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V1_V16
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V1_V16_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V1_V2
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V1_V2_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V1_V2_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V1_V3
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V1_V3_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V1_V3_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V1_V4
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V1_V4_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V1_V4_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V1_V5_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V1_V7_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V1_V8
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V1_V8_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V1_V8_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V2_V10_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V2_V16
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V2_V16_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V2_V2
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V2_V2_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V2_V2_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V2_V3
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V2_V3_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V2_V3_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V2_V4
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V2_V4_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V2_V4_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V2_V5_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V2_V7_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V2_V8
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V2_V8_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V2_V8_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V3_V10_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V3_V16
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V3_V16_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V3_V2
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V3_V2_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V3_V2_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V3_V3
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V3_V3_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V3_V3_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V3_V4
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V3_V4_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V3_V4_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V3_V5_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V3_V7_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V3_V8
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V3_V8_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V3_V8_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V4_V10_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V4_V16
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V4_V16_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V4_V2
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V4_V2_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V4_V2_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V4_V3
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V4_V3_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V4_V3_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V4_V4
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V4_V4_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V4_V4_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V4_V5_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V4_V7_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V4_V8
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V4_V8_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V4_V8_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V5_V10_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V5_V16
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V5_V16_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V5_V2
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V5_V2_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V5_V2_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V5_V3
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V5_V3_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V5_V3_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V5_V4
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V5_V4_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V5_V4_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V5_V5_nsa_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V5_V7_nsa_gfx10
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V5_V8
    2151766804U,	// IMAGE_SAMPLE_CD_CL_V5_V8_gfx10
    2166446868U,	// IMAGE_SAMPLE_CD_CL_V5_V8_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V16
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V16_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V2
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V2_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V1_V2_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V3
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V3_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V1_V3_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V4
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V4_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V1_V4_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V1_V5_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V1_V6_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V1_V7_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V8
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V1_V8_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V1_V9_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V16
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V16_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V2
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V2_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V2_V2_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V3
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V3_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V2_V3_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V4
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V4_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V2_V4_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V2_V5_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V2_V6_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V2_V7_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V8
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V2_V8_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V2_V9_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V16
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V16_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V2
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V2_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V3_V2_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V3
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V3_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V3_V3_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V4
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V4_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V3_V4_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V3_V5_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V3_V6_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V3_V7_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V8
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V3_V8_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V3_V9_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V16
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V16_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V2
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V2_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V4_V2_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V3
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V3_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V4_V3_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V4
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V4_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V4_V4_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V4_V5_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V4_V6_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V4_V7_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V8
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V4_V8_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V4_V9_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V16
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V16_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V2
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V2_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V5_V2_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V3
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V3_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V5_V3_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V4
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V4_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V5_V4_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V5_V5_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V5_V6_nsa_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V5_V7_nsa_gfx10
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V8
    2151761926U,	// IMAGE_SAMPLE_CD_G16_V5_V8_gfx10
    2166441990U,	// IMAGE_SAMPLE_CD_G16_V5_V9_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V1_V10_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V16
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V16_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V3
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V3_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V1_V3_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V4
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V4_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V1_V4_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V1_V5_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V1_V6_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V1_V7_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V8
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V1_V8_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V1_V8_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V2_V10_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V16
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V16_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V3
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V3_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V2_V3_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V4
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V4_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V2_V4_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V2_V5_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V2_V6_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V2_V7_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V8
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V2_V8_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V2_V8_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V3_V10_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V16
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V16_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V3
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V3_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V3_V3_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V4
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V4_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V3_V4_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V3_V5_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V3_V6_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V3_V7_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V8
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V3_V8_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V3_V8_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V4_V10_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V16
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V16_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V3
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V3_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V4_V3_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V4
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V4_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V4_V4_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V4_V5_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V4_V6_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V4_V7_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V8
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V4_V8_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V4_V8_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V5_V10_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V16
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V16_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V3
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V3_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V5_V3_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V4
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V4_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V5_V4_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V5_V5_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V5_V6_nsa_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V5_V7_nsa_gfx10
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V8
    2151762116U,	// IMAGE_SAMPLE_CD_O_G16_V5_V8_gfx10
    2166442180U,	// IMAGE_SAMPLE_CD_O_G16_V5_V8_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V1_V10_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V1_V16
    2151767497U,	// IMAGE_SAMPLE_CD_O_V1_V16_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V1_V3
    2151767497U,	// IMAGE_SAMPLE_CD_O_V1_V3_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V1_V3_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V1_V4
    2151767497U,	// IMAGE_SAMPLE_CD_O_V1_V4_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V1_V4_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V1_V5_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V1_V6_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V1_V7_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V1_V8
    2151767497U,	// IMAGE_SAMPLE_CD_O_V1_V8_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V1_V8_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V2_V10_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V2_V16
    2151767497U,	// IMAGE_SAMPLE_CD_O_V2_V16_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V2_V3
    2151767497U,	// IMAGE_SAMPLE_CD_O_V2_V3_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V2_V3_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V2_V4
    2151767497U,	// IMAGE_SAMPLE_CD_O_V2_V4_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V2_V4_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V2_V5_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V2_V6_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V2_V7_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V2_V8
    2151767497U,	// IMAGE_SAMPLE_CD_O_V2_V8_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V2_V8_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V3_V10_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V3_V16
    2151767497U,	// IMAGE_SAMPLE_CD_O_V3_V16_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V3_V3
    2151767497U,	// IMAGE_SAMPLE_CD_O_V3_V3_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V3_V3_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V3_V4
    2151767497U,	// IMAGE_SAMPLE_CD_O_V3_V4_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V3_V4_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V3_V5_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V3_V6_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V3_V7_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V3_V8
    2151767497U,	// IMAGE_SAMPLE_CD_O_V3_V8_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V3_V8_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V4_V10_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V4_V16
    2151767497U,	// IMAGE_SAMPLE_CD_O_V4_V16_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V4_V3
    2151767497U,	// IMAGE_SAMPLE_CD_O_V4_V3_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V4_V3_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V4_V4
    2151767497U,	// IMAGE_SAMPLE_CD_O_V4_V4_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V4_V4_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V4_V5_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V4_V6_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V4_V7_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V4_V8
    2151767497U,	// IMAGE_SAMPLE_CD_O_V4_V8_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V4_V8_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V5_V10_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V5_V16
    2151767497U,	// IMAGE_SAMPLE_CD_O_V5_V16_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V5_V3
    2151767497U,	// IMAGE_SAMPLE_CD_O_V5_V3_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V5_V3_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V5_V4
    2151767497U,	// IMAGE_SAMPLE_CD_O_V5_V4_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V5_V4_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V5_V5_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V5_V6_nsa_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V5_V7_nsa_gfx10
    2151767497U,	// IMAGE_SAMPLE_CD_O_V5_V8
    2151767497U,	// IMAGE_SAMPLE_CD_O_V5_V8_gfx10
    2166447561U,	// IMAGE_SAMPLE_CD_O_V5_V8_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V1_V16
    2151764896U,	// IMAGE_SAMPLE_CD_V1_V16_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V1_V2
    2151764896U,	// IMAGE_SAMPLE_CD_V1_V2_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V1_V2_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V1_V3
    2151764896U,	// IMAGE_SAMPLE_CD_V1_V3_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V1_V3_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V1_V4
    2151764896U,	// IMAGE_SAMPLE_CD_V1_V4_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V1_V4_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V1_V5_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V1_V6_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V1_V7_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V1_V8
    2151764896U,	// IMAGE_SAMPLE_CD_V1_V8_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V1_V9_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V2_V16
    2151764896U,	// IMAGE_SAMPLE_CD_V2_V16_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V2_V2
    2151764896U,	// IMAGE_SAMPLE_CD_V2_V2_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V2_V2_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V2_V3
    2151764896U,	// IMAGE_SAMPLE_CD_V2_V3_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V2_V3_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V2_V4
    2151764896U,	// IMAGE_SAMPLE_CD_V2_V4_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V2_V4_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V2_V5_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V2_V6_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V2_V7_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V2_V8
    2151764896U,	// IMAGE_SAMPLE_CD_V2_V8_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V2_V9_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V3_V16
    2151764896U,	// IMAGE_SAMPLE_CD_V3_V16_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V3_V2
    2151764896U,	// IMAGE_SAMPLE_CD_V3_V2_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V3_V2_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V3_V3
    2151764896U,	// IMAGE_SAMPLE_CD_V3_V3_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V3_V3_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V3_V4
    2151764896U,	// IMAGE_SAMPLE_CD_V3_V4_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V3_V4_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V3_V5_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V3_V6_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V3_V7_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V3_V8
    2151764896U,	// IMAGE_SAMPLE_CD_V3_V8_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V3_V9_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V4_V16
    2151764896U,	// IMAGE_SAMPLE_CD_V4_V16_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V4_V2
    2151764896U,	// IMAGE_SAMPLE_CD_V4_V2_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V4_V2_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V4_V3
    2151764896U,	// IMAGE_SAMPLE_CD_V4_V3_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V4_V3_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V4_V4
    2151764896U,	// IMAGE_SAMPLE_CD_V4_V4_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V4_V4_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V4_V5_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V4_V6_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V4_V7_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V4_V8
    2151764896U,	// IMAGE_SAMPLE_CD_V4_V8_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V4_V9_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V5_V16
    2151764896U,	// IMAGE_SAMPLE_CD_V5_V16_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V5_V2
    2151764896U,	// IMAGE_SAMPLE_CD_V5_V2_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V5_V2_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V5_V3
    2151764896U,	// IMAGE_SAMPLE_CD_V5_V3_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V5_V3_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V5_V4
    2151764896U,	// IMAGE_SAMPLE_CD_V5_V4_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V5_V4_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V5_V5_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V5_V6_nsa_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V5_V7_nsa_gfx10
    2151764896U,	// IMAGE_SAMPLE_CD_V5_V8
    2151764896U,	// IMAGE_SAMPLE_CD_V5_V8_gfx10
    2166444960U,	// IMAGE_SAMPLE_CD_V5_V9_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V1_V2
    2151767853U,	// IMAGE_SAMPLE_CL_O_V1_V2_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V1_V2_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V1_V3
    2151767853U,	// IMAGE_SAMPLE_CL_O_V1_V3_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V1_V3_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V1_V4
    2151767853U,	// IMAGE_SAMPLE_CL_O_V1_V4_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V1_V4_nsa_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V1_V5_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V1_V8
    2151767853U,	// IMAGE_SAMPLE_CL_O_V1_V8_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V2_V2
    2151767853U,	// IMAGE_SAMPLE_CL_O_V2_V2_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V2_V2_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V2_V3
    2151767853U,	// IMAGE_SAMPLE_CL_O_V2_V3_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V2_V3_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V2_V4
    2151767853U,	// IMAGE_SAMPLE_CL_O_V2_V4_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V2_V4_nsa_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V2_V5_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V2_V8
    2151767853U,	// IMAGE_SAMPLE_CL_O_V2_V8_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V3_V2
    2151767853U,	// IMAGE_SAMPLE_CL_O_V3_V2_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V3_V2_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V3_V3
    2151767853U,	// IMAGE_SAMPLE_CL_O_V3_V3_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V3_V3_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V3_V4
    2151767853U,	// IMAGE_SAMPLE_CL_O_V3_V4_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V3_V4_nsa_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V3_V5_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V3_V8
    2151767853U,	// IMAGE_SAMPLE_CL_O_V3_V8_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V4_V2
    2151767853U,	// IMAGE_SAMPLE_CL_O_V4_V2_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V4_V2_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V4_V3
    2151767853U,	// IMAGE_SAMPLE_CL_O_V4_V3_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V4_V3_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V4_V4
    2151767853U,	// IMAGE_SAMPLE_CL_O_V4_V4_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V4_V4_nsa_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V4_V5_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V4_V8
    2151767853U,	// IMAGE_SAMPLE_CL_O_V4_V8_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V5_V2
    2151767853U,	// IMAGE_SAMPLE_CL_O_V5_V2_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V5_V2_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V5_V3
    2151767853U,	// IMAGE_SAMPLE_CL_O_V5_V3_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V5_V3_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V5_V4
    2151767853U,	// IMAGE_SAMPLE_CL_O_V5_V4_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V5_V4_nsa_gfx10
    2166447917U,	// IMAGE_SAMPLE_CL_O_V5_V5_nsa_gfx10
    2151767853U,	// IMAGE_SAMPLE_CL_O_V5_V8
    2151767853U,	// IMAGE_SAMPLE_CL_O_V5_V8_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V1_V1
    2151766824U,	// IMAGE_SAMPLE_CL_V1_V1_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V1_V2
    2151766824U,	// IMAGE_SAMPLE_CL_V1_V2_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V1_V2_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V1_V3
    2151766824U,	// IMAGE_SAMPLE_CL_V1_V3_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V1_V3_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V1_V4
    2151766824U,	// IMAGE_SAMPLE_CL_V1_V4_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V1_V4_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V2_V1
    2151766824U,	// IMAGE_SAMPLE_CL_V2_V1_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V2_V2
    2151766824U,	// IMAGE_SAMPLE_CL_V2_V2_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V2_V2_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V2_V3
    2151766824U,	// IMAGE_SAMPLE_CL_V2_V3_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V2_V3_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V2_V4
    2151766824U,	// IMAGE_SAMPLE_CL_V2_V4_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V2_V4_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V3_V1
    2151766824U,	// IMAGE_SAMPLE_CL_V3_V1_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V3_V2
    2151766824U,	// IMAGE_SAMPLE_CL_V3_V2_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V3_V2_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V3_V3
    2151766824U,	// IMAGE_SAMPLE_CL_V3_V3_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V3_V3_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V3_V4
    2151766824U,	// IMAGE_SAMPLE_CL_V3_V4_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V3_V4_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V4_V1
    2151766824U,	// IMAGE_SAMPLE_CL_V4_V1_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V4_V2
    2151766824U,	// IMAGE_SAMPLE_CL_V4_V2_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V4_V2_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V4_V3
    2151766824U,	// IMAGE_SAMPLE_CL_V4_V3_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V4_V3_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V4_V4
    2151766824U,	// IMAGE_SAMPLE_CL_V4_V4_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V4_V4_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V5_V1
    2151766824U,	// IMAGE_SAMPLE_CL_V5_V1_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V5_V2
    2151766824U,	// IMAGE_SAMPLE_CL_V5_V2_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V5_V2_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V5_V3
    2151766824U,	// IMAGE_SAMPLE_CL_V5_V3_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V5_V3_nsa_gfx10
    2151766824U,	// IMAGE_SAMPLE_CL_V5_V4
    2151766824U,	// IMAGE_SAMPLE_CL_V5_V4_gfx10
    2166446888U,	// IMAGE_SAMPLE_CL_V5_V4_nsa_gfx10
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V4
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V4_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V4_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V5_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V6_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V7_nsa_gfx10
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V8
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V8_gfx10
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V4
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V4_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V4_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V5_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V6_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V7_nsa_gfx10
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V8
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V8_gfx10
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V4
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V4_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V4_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V5_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V6_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V7_nsa_gfx10
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V8
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V8_gfx10
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V4
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V4_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V4_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V5_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V6_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V7_nsa_gfx10
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V8
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V8_gfx10
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V4
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V4_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V4_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V5_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V6_nsa_gfx10
    2166447740U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V7_nsa_gfx10
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V8
    2151767676U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V8_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V1_V3
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V1_V3_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V1_V3_nsa_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V1_V4
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V1_V4_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V1_V4_nsa_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V1_V5_nsa_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V1_V6_nsa_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V1_V8
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V1_V8_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V2_V3
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V2_V3_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V2_V3_nsa_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V2_V4
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V2_V4_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V2_V4_nsa_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V2_V5_nsa_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V2_V6_nsa_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V2_V8
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V2_V8_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V3_V3
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V3_V3_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V3_V3_nsa_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V3_V4
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V3_V4_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V3_V4_nsa_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V3_V5_nsa_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V3_V6_nsa_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V3_V8
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V3_V8_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V4_V3
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V4_V3_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V4_V3_nsa_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V4_V4
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V4_V4_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V4_V4_nsa_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V4_V5_nsa_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V4_V6_nsa_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V4_V8
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V4_V8_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V5_V3
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V5_V3_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V5_V3_nsa_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V5_V4
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V5_V4_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V5_V4_nsa_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V5_V5_nsa_gfx10
    2166446727U,	// IMAGE_SAMPLE_C_B_CL_V5_V6_nsa_gfx10
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V5_V8
    2151766663U,	// IMAGE_SAMPLE_C_B_CL_V5_V8_gfx10
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V1_V4
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V1_V4_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V1_V4_nsa_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V1_V5_nsa_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V1_V6_nsa_gfx10
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V1_V8
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V1_V8_gfx10
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V2_V4
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V2_V4_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V2_V4_nsa_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V2_V5_nsa_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V2_V6_nsa_gfx10
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V2_V8
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V2_V8_gfx10
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V3_V4
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V3_V4_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V3_V4_nsa_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V3_V5_nsa_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V3_V6_nsa_gfx10
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V3_V8
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V3_V8_gfx10
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V4_V4
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V4_V4_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V4_V4_nsa_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V4_V5_nsa_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V4_V6_nsa_gfx10
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V4_V8
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V4_V8_gfx10
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V5_V4
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V5_V4_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V5_V4_nsa_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V5_V5_nsa_gfx10
    2166447427U,	// IMAGE_SAMPLE_C_B_O_V5_V6_nsa_gfx10
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V5_V8
    2151767363U,	// IMAGE_SAMPLE_C_B_O_V5_V8_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V1_V3
    2151764440U,	// IMAGE_SAMPLE_C_B_V1_V3_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V1_V3_nsa_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V1_V4
    2151764440U,	// IMAGE_SAMPLE_C_B_V1_V4_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V1_V4_nsa_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V1_V5_nsa_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V1_V8
    2151764440U,	// IMAGE_SAMPLE_C_B_V1_V8_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V2_V3
    2151764440U,	// IMAGE_SAMPLE_C_B_V2_V3_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V2_V3_nsa_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V2_V4
    2151764440U,	// IMAGE_SAMPLE_C_B_V2_V4_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V2_V4_nsa_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V2_V5_nsa_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V2_V8
    2151764440U,	// IMAGE_SAMPLE_C_B_V2_V8_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V3_V3
    2151764440U,	// IMAGE_SAMPLE_C_B_V3_V3_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V3_V3_nsa_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V3_V4
    2151764440U,	// IMAGE_SAMPLE_C_B_V3_V4_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V3_V4_nsa_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V3_V5_nsa_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V3_V8
    2151764440U,	// IMAGE_SAMPLE_C_B_V3_V8_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V4_V3
    2151764440U,	// IMAGE_SAMPLE_C_B_V4_V3_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V4_V3_nsa_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V4_V4
    2151764440U,	// IMAGE_SAMPLE_C_B_V4_V4_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V4_V4_nsa_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V4_V5_nsa_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V4_V8
    2151764440U,	// IMAGE_SAMPLE_C_B_V4_V8_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V5_V3
    2151764440U,	// IMAGE_SAMPLE_C_B_V5_V3_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V5_V3_nsa_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V5_V4
    2151764440U,	// IMAGE_SAMPLE_C_B_V5_V4_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V5_V4_nsa_gfx10
    2166444504U,	// IMAGE_SAMPLE_C_B_V5_V5_nsa_gfx10
    2151764440U,	// IMAGE_SAMPLE_C_B_V5_V8
    2151764440U,	// IMAGE_SAMPLE_C_B_V5_V8_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V11_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V16
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V16_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V3
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V3_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V3_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V4
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V4_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V4_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V5_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V6_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V8
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V8_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V8_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V9_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V11_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V16
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V16_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V3
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V3_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V3_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V4
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V4_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V4_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V5_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V6_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V8
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V8_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V8_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V9_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V11_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V16
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V16_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V3
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V3_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V3_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V4
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V4_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V4_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V5_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V6_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V8
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V8_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V8_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V9_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V11_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V16
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V16_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V3
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V3_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V3_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V4
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V4_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V4_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V5_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V6_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V8
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V8_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V8_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V9_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V11_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V16
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V16_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V3
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V3_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V3_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V4
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V4_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V4_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V5_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V6_nsa_gfx10
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V8
    2151761995U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V8_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V8_nsa_gfx10
    2166442059U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V9_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V10_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V12_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V16
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V16_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V5_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V6_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V7_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V8
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V8_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V9_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V10_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V12_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V16
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V16_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V5_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V6_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V7_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V8
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V8_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V9_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V10_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V12_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V16
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V16_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V5_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V6_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V7_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V8
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V8_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V9_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V10_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V12_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V16
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V16_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V5_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V6_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V7_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V8
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V8_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V9_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V10_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V12_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V16
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V16_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V5_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V6_nsa_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V7_nsa_gfx10
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V8
    2151762191U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V8_gfx10
    2166442255U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V9_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V10_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V12_nsa_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V16
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V16_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V4
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V4_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V4_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V5_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V6_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V7_nsa_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V8
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V8_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V9_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V10_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V12_nsa_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V16
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V16_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V4
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V4_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V4_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V5_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V6_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V7_nsa_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V8
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V8_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V9_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V10_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V12_nsa_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V16
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V16_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V4
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V4_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V4_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V5_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V6_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V7_nsa_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V8
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V8_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V9_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V10_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V12_nsa_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V16
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V16_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V4
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V4_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V4_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V5_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V6_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V7_nsa_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V8
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V8_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V9_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V10_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V12_nsa_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V16
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V16_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V4
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V4_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V4_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V5_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V6_nsa_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V7_nsa_gfx10
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V8
    2151767807U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V8_gfx10
    2166447871U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V9_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V1_V11_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V1_V16
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V1_V16_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V1_V3
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V1_V3_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V1_V3_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V1_V4
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V1_V4_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V1_V4_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V1_V5_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V1_V6_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V1_V8
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V1_V8_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V1_V8_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V1_V9_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V2_V11_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V2_V16
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V2_V16_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V2_V3
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V2_V3_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V2_V3_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V2_V4
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V2_V4_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V2_V4_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V2_V5_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V2_V6_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V2_V8
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V2_V8_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V2_V8_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V2_V9_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V3_V11_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V3_V16
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V3_V16_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V3_V3
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V3_V3_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V3_V3_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V3_V4
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V3_V4_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V3_V4_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V3_V5_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V3_V6_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V3_V8
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V3_V8_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V3_V8_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V3_V9_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V4_V11_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V4_V16
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V4_V16_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V4_V3
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V4_V3_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V4_V3_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V4_V4
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V4_V4_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V4_V4_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V4_V5_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V4_V6_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V4_V8
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V4_V8_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V4_V8_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V4_V9_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V5_V11_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V5_V16
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V5_V16_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V5_V3
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V5_V3_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V5_V3_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V5_V4
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V5_V4_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V5_V4_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V5_V5_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V5_V6_nsa_gfx10
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V5_V8
    2151766782U,	// IMAGE_SAMPLE_C_CD_CL_V5_V8_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V5_V8_nsa_gfx10
    2166446846U,	// IMAGE_SAMPLE_C_CD_CL_V5_V9_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V1_V10_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V16
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V16_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V3
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V3_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V1_V3_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V4
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V4_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V1_V4_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V1_V5_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V1_V6_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V1_V7_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V8
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V1_V8_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V1_V8_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V2_V10_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V16
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V16_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V3
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V3_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V2_V3_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V4
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V4_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V2_V4_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V2_V5_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V2_V6_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V2_V7_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V8
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V2_V8_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V2_V8_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V3_V10_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V16
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V16_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V3
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V3_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V3_V3_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V4
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V4_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V3_V4_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V3_V5_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V3_V6_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V3_V7_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V8
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V3_V8_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V3_V8_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V4_V10_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V16
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V16_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V3
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V3_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V4_V3_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V4
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V4_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V4_V4_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V4_V5_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V4_V6_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V4_V7_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V8
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V4_V8_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V4_V8_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V5_V10_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V16
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V16_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V3
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V3_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V5_V3_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V4
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V4_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V5_V4_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V5_V5_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V5_V6_nsa_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V5_V7_nsa_gfx10
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V8
    2151761903U,	// IMAGE_SAMPLE_C_CD_G16_V5_V8_gfx10
    2166441967U,	// IMAGE_SAMPLE_C_CD_G16_V5_V8_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V11_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V16
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V16_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V4
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V4_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V4_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V5_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V6_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V7_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V8
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V8_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V8_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V9_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V11_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V16
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V16_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V4
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V4_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V4_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V5_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V6_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V7_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V8
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V8_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V8_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V9_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V11_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V16
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V16_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V4
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V4_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V4_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V5_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V6_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V7_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V8
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V8_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V8_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V9_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V11_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V16
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V16_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V4
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V4_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V4_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V5_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V6_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V7_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V8
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V8_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V8_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V9_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V11_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V16
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V16_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V4
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V4_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V4_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V5_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V6_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V7_nsa_gfx10
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V8
    2151762091U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V8_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V8_nsa_gfx10
    2166442155U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V9_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V1_V11_nsa_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V1_V16
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V1_V16_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V1_V4
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V1_V4_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V1_V4_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V1_V5_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V1_V6_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V1_V7_nsa_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V1_V8
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V1_V8_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V1_V8_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V1_V9_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V2_V11_nsa_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V2_V16
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V2_V16_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V2_V4
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V2_V4_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V2_V4_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V2_V5_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V2_V6_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V2_V7_nsa_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V2_V8
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V2_V8_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V2_V8_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V2_V9_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V3_V11_nsa_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V3_V16
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V3_V16_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V3_V4
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V3_V4_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V3_V4_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V3_V5_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V3_V6_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V3_V7_nsa_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V3_V8
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V3_V8_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V3_V8_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V3_V9_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V4_V11_nsa_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V4_V16
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V4_V16_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V4_V4
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V4_V4_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V4_V4_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V4_V5_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V4_V6_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V4_V7_nsa_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V4_V8
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V4_V8_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V4_V8_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V4_V9_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V5_V11_nsa_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V5_V16
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V5_V16_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V5_V4
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V5_V4_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V5_V4_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V5_V5_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V5_V6_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V5_V7_nsa_gfx10
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V5_V8
    2151767476U,	// IMAGE_SAMPLE_C_CD_O_V5_V8_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V5_V8_nsa_gfx10
    2166447540U,	// IMAGE_SAMPLE_C_CD_O_V5_V9_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V1_V10_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V1_V16
    2151764877U,	// IMAGE_SAMPLE_C_CD_V1_V16_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V1_V3
    2151764877U,	// IMAGE_SAMPLE_C_CD_V1_V3_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V1_V3_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V1_V4
    2151764877U,	// IMAGE_SAMPLE_C_CD_V1_V4_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V1_V4_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V1_V5_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V1_V6_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V1_V7_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V1_V8
    2151764877U,	// IMAGE_SAMPLE_C_CD_V1_V8_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V1_V8_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V2_V10_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V2_V16
    2151764877U,	// IMAGE_SAMPLE_C_CD_V2_V16_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V2_V3
    2151764877U,	// IMAGE_SAMPLE_C_CD_V2_V3_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V2_V3_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V2_V4
    2151764877U,	// IMAGE_SAMPLE_C_CD_V2_V4_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V2_V4_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V2_V5_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V2_V6_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V2_V7_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V2_V8
    2151764877U,	// IMAGE_SAMPLE_C_CD_V2_V8_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V2_V8_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V3_V10_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V3_V16
    2151764877U,	// IMAGE_SAMPLE_C_CD_V3_V16_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V3_V3
    2151764877U,	// IMAGE_SAMPLE_C_CD_V3_V3_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V3_V3_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V3_V4
    2151764877U,	// IMAGE_SAMPLE_C_CD_V3_V4_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V3_V4_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V3_V5_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V3_V6_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V3_V7_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V3_V8
    2151764877U,	// IMAGE_SAMPLE_C_CD_V3_V8_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V3_V8_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V4_V10_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V4_V16
    2151764877U,	// IMAGE_SAMPLE_C_CD_V4_V16_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V4_V3
    2151764877U,	// IMAGE_SAMPLE_C_CD_V4_V3_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V4_V3_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V4_V4
    2151764877U,	// IMAGE_SAMPLE_C_CD_V4_V4_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V4_V4_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V4_V5_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V4_V6_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V4_V7_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V4_V8
    2151764877U,	// IMAGE_SAMPLE_C_CD_V4_V8_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V4_V8_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V5_V10_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V5_V16
    2151764877U,	// IMAGE_SAMPLE_C_CD_V5_V16_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V5_V3
    2151764877U,	// IMAGE_SAMPLE_C_CD_V5_V3_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V5_V3_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V5_V4
    2151764877U,	// IMAGE_SAMPLE_C_CD_V5_V4_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V5_V4_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V5_V5_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V5_V6_nsa_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V5_V7_nsa_gfx10
    2151764877U,	// IMAGE_SAMPLE_C_CD_V5_V8
    2151764877U,	// IMAGE_SAMPLE_C_CD_V5_V8_gfx10
    2166444941U,	// IMAGE_SAMPLE_C_CD_V5_V8_nsa_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V1_V3
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V1_V3_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V1_V3_nsa_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V1_V4
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V1_V4_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V1_V4_nsa_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V1_V5_nsa_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V1_V6_nsa_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V1_V8
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V1_V8_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V2_V3
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V2_V3_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V2_V3_nsa_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V2_V4
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V2_V4_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V2_V4_nsa_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V2_V5_nsa_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V2_V6_nsa_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V2_V8
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V2_V8_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V3_V3
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V3_V3_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V3_V3_nsa_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V3_V4
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V3_V4_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V3_V4_nsa_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V3_V5_nsa_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V3_V6_nsa_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V3_V8
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V3_V8_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V4_V3
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V4_V3_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V4_V3_nsa_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V4_V4
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V4_V4_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V4_V4_nsa_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V4_V5_nsa_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V4_V6_nsa_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V4_V8
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V4_V8_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V5_V3
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V5_V3_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V5_V3_nsa_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V5_V4
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V5_V4_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V5_V4_nsa_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V5_V5_nsa_gfx10
    2166447806U,	// IMAGE_SAMPLE_C_CL_O_V5_V6_nsa_gfx10
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V5_V8
    2151767742U,	// IMAGE_SAMPLE_C_CL_O_V5_V8_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V1_V2
    2151766723U,	// IMAGE_SAMPLE_C_CL_V1_V2_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V1_V2_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V1_V3
    2151766723U,	// IMAGE_SAMPLE_C_CL_V1_V3_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V1_V3_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V1_V4
    2151766723U,	// IMAGE_SAMPLE_C_CL_V1_V4_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V1_V4_nsa_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V1_V5_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V1_V8
    2151766723U,	// IMAGE_SAMPLE_C_CL_V1_V8_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V2_V2
    2151766723U,	// IMAGE_SAMPLE_C_CL_V2_V2_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V2_V2_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V2_V3
    2151766723U,	// IMAGE_SAMPLE_C_CL_V2_V3_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V2_V3_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V2_V4
    2151766723U,	// IMAGE_SAMPLE_C_CL_V2_V4_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V2_V4_nsa_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V2_V5_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V2_V8
    2151766723U,	// IMAGE_SAMPLE_C_CL_V2_V8_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V3_V2
    2151766723U,	// IMAGE_SAMPLE_C_CL_V3_V2_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V3_V2_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V3_V3
    2151766723U,	// IMAGE_SAMPLE_C_CL_V3_V3_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V3_V3_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V3_V4
    2151766723U,	// IMAGE_SAMPLE_C_CL_V3_V4_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V3_V4_nsa_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V3_V5_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V3_V8
    2151766723U,	// IMAGE_SAMPLE_C_CL_V3_V8_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V4_V2
    2151766723U,	// IMAGE_SAMPLE_C_CL_V4_V2_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V4_V2_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V4_V3
    2151766723U,	// IMAGE_SAMPLE_C_CL_V4_V3_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V4_V3_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V4_V4
    2151766723U,	// IMAGE_SAMPLE_C_CL_V4_V4_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V4_V4_nsa_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V4_V5_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V4_V8
    2151766723U,	// IMAGE_SAMPLE_C_CL_V4_V8_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V5_V2
    2151766723U,	// IMAGE_SAMPLE_C_CL_V5_V2_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V5_V2_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V5_V3
    2151766723U,	// IMAGE_SAMPLE_C_CL_V5_V3_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V5_V3_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V5_V4
    2151766723U,	// IMAGE_SAMPLE_C_CL_V5_V4_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V5_V4_nsa_gfx10
    2166446787U,	// IMAGE_SAMPLE_C_CL_V5_V5_nsa_gfx10
    2151766723U,	// IMAGE_SAMPLE_C_CL_V5_V8
    2151766723U,	// IMAGE_SAMPLE_C_CL_V5_V8_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V11_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V16
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V16_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V3
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V3_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V3_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V4
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V4_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V4_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V5_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V6_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V8
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V8_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V8_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V9_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V11_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V16
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V16_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V3
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V3_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V3_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V4
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V4_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V4_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V5_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V6_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V8
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V8_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V8_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V9_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V11_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V16
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V16_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V3
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V3_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V3_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V4
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V4_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V4_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V5_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V6_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V8
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V8_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V8_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V9_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V11_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V16
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V16_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V3
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V3_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V3_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V4
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V4_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V4_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V5_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V6_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V8
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V8_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V8_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V9_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V11_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V16
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V16_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V3
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V3_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V3_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V4
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V4_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V4_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V5_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V6_nsa_gfx10
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V8
    2151761947U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V8_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V8_nsa_gfx10
    2166442011U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V9_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V10_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V12_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V16
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V16_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V5_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V6_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V7_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V8
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V8_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V9_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V10_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V12_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V16
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V16_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V5_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V6_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V7_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V8
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V8_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V9_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V10_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V12_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V16
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V16_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V5_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V6_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V7_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V8
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V8_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V9_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V10_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V12_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V16
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V16_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V5_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V6_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V7_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V8
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V8_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V9_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V10_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V12_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V16
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V16_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V5_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V6_nsa_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V7_nsa_gfx10
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V8
    2151762139U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V8_gfx10
    2166442203U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V9_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V10_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V12_nsa_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V16
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V16_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V4
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V4_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V4_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V5_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V6_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V7_nsa_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V8
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V8_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V9_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V10_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V12_nsa_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V16
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V16_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V4
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V4_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V4_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V5_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V6_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V7_nsa_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V8
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V8_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V9_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V10_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V12_nsa_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V16
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V16_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V4
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V4_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V4_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V5_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V6_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V7_nsa_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V8
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V8_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V9_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V10_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V12_nsa_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V16
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V16_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V4
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V4_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V4_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V5_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V6_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V7_nsa_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V8
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V8_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V9_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V10_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V12_nsa_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V16
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V16_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V4
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V4_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V4_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V5_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V6_nsa_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V7_nsa_gfx10
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V8
    2151767763U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V8_gfx10
    2166447827U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V9_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V1_V11_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V1_V16
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V1_V16_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V1_V3
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V1_V3_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V1_V3_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V1_V4
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V1_V4_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V1_V4_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V1_V5_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V1_V6_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V1_V8
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V1_V8_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V1_V8_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V1_V9_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V2_V11_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V2_V16
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V2_V16_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V2_V3
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V2_V3_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V2_V3_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V2_V4
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V2_V4_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V2_V4_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V2_V5_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V2_V6_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V2_V8
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V2_V8_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V2_V8_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V2_V9_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V3_V11_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V3_V16
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V3_V16_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V3_V3
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V3_V3_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V3_V3_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V3_V4
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V3_V4_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V3_V4_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V3_V5_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V3_V6_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V3_V8
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V3_V8_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V3_V8_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V3_V9_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V4_V11_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V4_V16
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V4_V16_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V4_V3
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V4_V3_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V4_V3_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V4_V4
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V4_V4_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V4_V4_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V4_V5_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V4_V6_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V4_V8
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V4_V8_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V4_V8_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V4_V9_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V5_V11_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V5_V16
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V5_V16_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V5_V3
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V5_V3_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V5_V3_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V5_V4
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V5_V4_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V5_V4_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V5_V5_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V5_V6_nsa_gfx10
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V5_V8
    2151766742U,	// IMAGE_SAMPLE_C_D_CL_V5_V8_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V5_V8_nsa_gfx10
    2166446806U,	// IMAGE_SAMPLE_C_D_CL_V5_V9_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V1_V10_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V16
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V16_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V3
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V3_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V1_V3_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V4
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V4_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V1_V4_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V1_V5_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V1_V6_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V1_V7_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V8
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V1_V8_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V1_V8_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V2_V10_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V16
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V16_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V3
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V3_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V2_V3_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V4
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V4_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V2_V4_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V2_V5_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V2_V6_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V2_V7_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V8
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V2_V8_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V2_V8_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V3_V10_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V16
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V16_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V3
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V3_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V3_V3_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V4
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V4_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V3_V4_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V3_V5_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V3_V6_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V3_V7_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V8
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V3_V8_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V3_V8_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V4_V10_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V16
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V16_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V3
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V3_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V4_V3_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V4
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V4_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V4_V4_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V4_V5_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V4_V6_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V4_V7_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V8
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V4_V8_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V4_V8_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V5_V10_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V16
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V16_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V3
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V3_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V5_V3_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V4
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V4_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V5_V4_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V5_V5_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V5_V6_nsa_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V5_V7_nsa_gfx10
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V8
    2151761861U,	// IMAGE_SAMPLE_C_D_G16_V5_V8_gfx10
    2166441925U,	// IMAGE_SAMPLE_C_D_G16_V5_V8_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V11_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V16
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V16_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V4
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V4_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V4_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V5_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V6_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V7_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V8
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V8_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V8_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V9_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V11_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V16
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V16_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V4
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V4_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V4_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V5_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V6_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V7_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V8
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V8_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V8_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V9_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V11_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V16
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V16_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V4
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V4_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V4_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V5_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V6_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V7_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V8
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V8_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V8_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V9_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V11_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V16
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V16_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V4
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V4_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V4_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V5_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V6_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V7_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V8
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V8_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V8_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V9_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V11_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V16
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V16_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V4
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V4_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V4_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V5_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V6_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V7_nsa_gfx10
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V8
    2151762045U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V8_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V8_nsa_gfx10
    2166442109U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V9_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V1_V11_nsa_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V1_V16
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V1_V16_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V1_V4
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V1_V4_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V1_V4_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V1_V5_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V1_V6_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V1_V7_nsa_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V1_V8
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V1_V8_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V1_V8_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V1_V9_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V2_V11_nsa_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V2_V16
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V2_V16_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V2_V4
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V2_V4_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V2_V4_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V2_V5_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V2_V6_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V2_V7_nsa_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V2_V8
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V2_V8_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V2_V8_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V2_V9_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V3_V11_nsa_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V3_V16
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V3_V16_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V3_V4
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V3_V4_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V3_V4_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V3_V5_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V3_V6_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V3_V7_nsa_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V3_V8
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V3_V8_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V3_V8_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V3_V9_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V4_V11_nsa_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V4_V16
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V4_V16_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V4_V4
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V4_V4_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V4_V4_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V4_V5_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V4_V6_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V4_V7_nsa_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V4_V8
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V4_V8_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V4_V8_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V4_V9_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V5_V11_nsa_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V5_V16
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V5_V16_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V5_V4
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V5_V4_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V5_V4_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V5_V5_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V5_V6_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V5_V7_nsa_gfx10
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V5_V8
    2151767438U,	// IMAGE_SAMPLE_C_D_O_V5_V8_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V5_V8_nsa_gfx10
    2166447502U,	// IMAGE_SAMPLE_C_D_O_V5_V9_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V1_V10_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V1_V16
    2151764814U,	// IMAGE_SAMPLE_C_D_V1_V16_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V1_V3
    2151764814U,	// IMAGE_SAMPLE_C_D_V1_V3_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V1_V3_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V1_V4
    2151764814U,	// IMAGE_SAMPLE_C_D_V1_V4_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V1_V4_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V1_V5_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V1_V6_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V1_V7_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V1_V8
    2151764814U,	// IMAGE_SAMPLE_C_D_V1_V8_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V1_V8_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V2_V10_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V2_V16
    2151764814U,	// IMAGE_SAMPLE_C_D_V2_V16_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V2_V3
    2151764814U,	// IMAGE_SAMPLE_C_D_V2_V3_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V2_V3_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V2_V4
    2151764814U,	// IMAGE_SAMPLE_C_D_V2_V4_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V2_V4_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V2_V5_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V2_V6_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V2_V7_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V2_V8
    2151764814U,	// IMAGE_SAMPLE_C_D_V2_V8_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V2_V8_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V3_V10_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V3_V16
    2151764814U,	// IMAGE_SAMPLE_C_D_V3_V16_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V3_V3
    2151764814U,	// IMAGE_SAMPLE_C_D_V3_V3_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V3_V3_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V3_V4
    2151764814U,	// IMAGE_SAMPLE_C_D_V3_V4_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V3_V4_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V3_V5_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V3_V6_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V3_V7_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V3_V8
    2151764814U,	// IMAGE_SAMPLE_C_D_V3_V8_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V3_V8_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V4_V10_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V4_V16
    2151764814U,	// IMAGE_SAMPLE_C_D_V4_V16_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V4_V3
    2151764814U,	// IMAGE_SAMPLE_C_D_V4_V3_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V4_V3_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V4_V4
    2151764814U,	// IMAGE_SAMPLE_C_D_V4_V4_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V4_V4_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V4_V5_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V4_V6_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V4_V7_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V4_V8
    2151764814U,	// IMAGE_SAMPLE_C_D_V4_V8_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V4_V8_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V5_V10_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V5_V16
    2151764814U,	// IMAGE_SAMPLE_C_D_V5_V16_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V5_V3
    2151764814U,	// IMAGE_SAMPLE_C_D_V5_V3_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V5_V3_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V5_V4
    2151764814U,	// IMAGE_SAMPLE_C_D_V5_V4_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V5_V4_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V5_V5_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V5_V6_nsa_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V5_V7_nsa_gfx10
    2151764814U,	// IMAGE_SAMPLE_C_D_V5_V8
    2151764814U,	// IMAGE_SAMPLE_C_D_V5_V8_gfx10
    2166444878U,	// IMAGE_SAMPLE_C_D_V5_V8_nsa_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V1_V3
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V1_V3_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V1_V3_nsa_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V1_V4
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V1_V4_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V1_V4_nsa_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V1_V5_nsa_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V1_V8
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V1_V8_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V2_V3
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V2_V3_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V2_V3_nsa_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V2_V4
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V2_V4_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V2_V4_nsa_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V2_V5_nsa_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V2_V8
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V2_V8_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V3_V3
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V3_V3_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V3_V3_nsa_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V3_V4
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V3_V4_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V3_V4_nsa_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V3_V5_nsa_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V3_V8
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V3_V8_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V4_V3
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V4_V3_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V4_V3_nsa_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V4_V4
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V4_V4_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V4_V4_nsa_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V4_V5_nsa_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V4_V8
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V4_V8_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V5_V3
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V5_V3_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V5_V3_nsa_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V5_V4
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V5_V4_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V5_V4_nsa_gfx10
    2166447978U,	// IMAGE_SAMPLE_C_LZ_O_V5_V5_nsa_gfx10
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V5_V8
    2151767914U,	// IMAGE_SAMPLE_C_LZ_O_V5_V8_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V1_V2
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V1_V2_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V1_V2_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V1_V3
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V1_V3_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V1_V3_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V1_V4
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V1_V4_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V1_V4_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V2_V2
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V2_V2_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V2_V2_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V2_V3
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V2_V3_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V2_V3_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V2_V4
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V2_V4_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V2_V4_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V3_V2
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V3_V2_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V3_V2_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V3_V3
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V3_V3_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V3_V3_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V3_V4
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V3_V4_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V3_V4_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V4_V2
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V4_V2_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V4_V2_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V4_V3
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V4_V3_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V4_V3_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V4_V4
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V4_V4_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V4_V4_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V5_V2
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V5_V2_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V5_V2_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V5_V3
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V5_V3_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V5_V3_nsa_gfx10
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V5_V4
    2151769849U,	// IMAGE_SAMPLE_C_LZ_V5_V4_gfx10
    2166449913U,	// IMAGE_SAMPLE_C_LZ_V5_V4_nsa_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V1_V3
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V1_V3_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V1_V3_nsa_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V1_V4
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V1_V4_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V1_V4_nsa_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V1_V5_nsa_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V1_V6_nsa_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V1_V8
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V1_V8_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V2_V3
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V2_V3_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V2_V3_nsa_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V2_V4
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V2_V4_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V2_V4_nsa_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V2_V5_nsa_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V2_V6_nsa_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V2_V8
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V2_V8_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V3_V3
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V3_V3_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V3_V3_nsa_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V3_V4
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V3_V4_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V3_V4_nsa_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V3_V5_nsa_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V3_V6_nsa_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V3_V8
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V3_V8_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V4_V3
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V4_V3_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V4_V3_nsa_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V4_V4
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V4_V4_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V4_V4_nsa_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V4_V5_nsa_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V4_V6_nsa_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V4_V8
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V4_V8_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V5_V3
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V5_V3_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V5_V3_nsa_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V5_V4
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V5_V4_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V5_V4_nsa_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V5_V5_nsa_gfx10
    2166447636U,	// IMAGE_SAMPLE_C_L_O_V5_V6_nsa_gfx10
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V5_V8
    2151767572U,	// IMAGE_SAMPLE_C_L_O_V5_V8_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V1_V2
    2151766569U,	// IMAGE_SAMPLE_C_L_V1_V2_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V1_V2_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V1_V3
    2151766569U,	// IMAGE_SAMPLE_C_L_V1_V3_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V1_V3_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V1_V4
    2151766569U,	// IMAGE_SAMPLE_C_L_V1_V4_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V1_V4_nsa_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V1_V5_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V1_V8
    2151766569U,	// IMAGE_SAMPLE_C_L_V1_V8_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V2_V2
    2151766569U,	// IMAGE_SAMPLE_C_L_V2_V2_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V2_V2_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V2_V3
    2151766569U,	// IMAGE_SAMPLE_C_L_V2_V3_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V2_V3_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V2_V4
    2151766569U,	// IMAGE_SAMPLE_C_L_V2_V4_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V2_V4_nsa_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V2_V5_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V2_V8
    2151766569U,	// IMAGE_SAMPLE_C_L_V2_V8_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V3_V2
    2151766569U,	// IMAGE_SAMPLE_C_L_V3_V2_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V3_V2_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V3_V3
    2151766569U,	// IMAGE_SAMPLE_C_L_V3_V3_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V3_V3_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V3_V4
    2151766569U,	// IMAGE_SAMPLE_C_L_V3_V4_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V3_V4_nsa_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V3_V5_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V3_V8
    2151766569U,	// IMAGE_SAMPLE_C_L_V3_V8_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V4_V2
    2151766569U,	// IMAGE_SAMPLE_C_L_V4_V2_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V4_V2_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V4_V3
    2151766569U,	// IMAGE_SAMPLE_C_L_V4_V3_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V4_V3_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V4_V4
    2151766569U,	// IMAGE_SAMPLE_C_L_V4_V4_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V4_V4_nsa_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V4_V5_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V4_V8
    2151766569U,	// IMAGE_SAMPLE_C_L_V4_V8_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V5_V2
    2151766569U,	// IMAGE_SAMPLE_C_L_V5_V2_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V5_V2_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V5_V3
    2151766569U,	// IMAGE_SAMPLE_C_L_V5_V3_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V5_V3_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V5_V4
    2151766569U,	// IMAGE_SAMPLE_C_L_V5_V4_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V5_V4_nsa_gfx10
    2166446633U,	// IMAGE_SAMPLE_C_L_V5_V5_nsa_gfx10
    2151766569U,	// IMAGE_SAMPLE_C_L_V5_V8
    2151766569U,	// IMAGE_SAMPLE_C_L_V5_V8_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V1_V3
    2151767420U,	// IMAGE_SAMPLE_C_O_V1_V3_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V1_V3_nsa_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V1_V4
    2151767420U,	// IMAGE_SAMPLE_C_O_V1_V4_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V1_V4_nsa_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V1_V5_nsa_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V1_V8
    2151767420U,	// IMAGE_SAMPLE_C_O_V1_V8_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V2_V3
    2151767420U,	// IMAGE_SAMPLE_C_O_V2_V3_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V2_V3_nsa_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V2_V4
    2151767420U,	// IMAGE_SAMPLE_C_O_V2_V4_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V2_V4_nsa_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V2_V5_nsa_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V2_V8
    2151767420U,	// IMAGE_SAMPLE_C_O_V2_V8_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V3_V3
    2151767420U,	// IMAGE_SAMPLE_C_O_V3_V3_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V3_V3_nsa_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V3_V4
    2151767420U,	// IMAGE_SAMPLE_C_O_V3_V4_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V3_V4_nsa_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V3_V5_nsa_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V3_V8
    2151767420U,	// IMAGE_SAMPLE_C_O_V3_V8_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V4_V3
    2151767420U,	// IMAGE_SAMPLE_C_O_V4_V3_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V4_V3_nsa_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V4_V4
    2151767420U,	// IMAGE_SAMPLE_C_O_V4_V4_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V4_V4_nsa_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V4_V5_nsa_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V4_V8
    2151767420U,	// IMAGE_SAMPLE_C_O_V4_V8_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V5_V3
    2151767420U,	// IMAGE_SAMPLE_C_O_V5_V3_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V5_V3_nsa_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V5_V4
    2151767420U,	// IMAGE_SAMPLE_C_O_V5_V4_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V5_V4_nsa_gfx10
    2166447484U,	// IMAGE_SAMPLE_C_O_V5_V5_nsa_gfx10
    2151767420U,	// IMAGE_SAMPLE_C_O_V5_V8
    2151767420U,	// IMAGE_SAMPLE_C_O_V5_V8_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V1_V2
    2151764620U,	// IMAGE_SAMPLE_C_V1_V2_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V1_V2_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V1_V3
    2151764620U,	// IMAGE_SAMPLE_C_V1_V3_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V1_V3_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V1_V4
    2151764620U,	// IMAGE_SAMPLE_C_V1_V4_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V1_V4_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V2_V2
    2151764620U,	// IMAGE_SAMPLE_C_V2_V2_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V2_V2_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V2_V3
    2151764620U,	// IMAGE_SAMPLE_C_V2_V3_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V2_V3_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V2_V4
    2151764620U,	// IMAGE_SAMPLE_C_V2_V4_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V2_V4_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V3_V2
    2151764620U,	// IMAGE_SAMPLE_C_V3_V2_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V3_V2_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V3_V3
    2151764620U,	// IMAGE_SAMPLE_C_V3_V3_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V3_V3_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V3_V4
    2151764620U,	// IMAGE_SAMPLE_C_V3_V4_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V3_V4_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V4_V2
    2151764620U,	// IMAGE_SAMPLE_C_V4_V2_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V4_V2_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V4_V3
    2151764620U,	// IMAGE_SAMPLE_C_V4_V3_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V4_V3_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V4_V4
    2151764620U,	// IMAGE_SAMPLE_C_V4_V4_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V4_V4_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V5_V2
    2151764620U,	// IMAGE_SAMPLE_C_V5_V2_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V5_V2_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V5_V3
    2151764620U,	// IMAGE_SAMPLE_C_V5_V3_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V5_V3_nsa_gfx10
    2151764620U,	// IMAGE_SAMPLE_C_V5_V4
    2151764620U,	// IMAGE_SAMPLE_C_V5_V4_gfx10
    2166444684U,	// IMAGE_SAMPLE_C_V5_V4_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V1_V10_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V16
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V16_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V2
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V2_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V1_V2_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V3
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V3_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V1_V3_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V4
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V4_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V1_V4_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V1_V5_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V1_V7_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V8
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V1_V8_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V1_V8_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V2_V10_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V16
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V16_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V2
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V2_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V2_V2_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V3
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V3_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V2_V3_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V4
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V4_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V2_V4_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V2_V5_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V2_V7_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V8
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V2_V8_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V2_V8_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V3_V10_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V16
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V16_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V2
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V2_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V3_V2_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V3
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V3_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V3_V3_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V4
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V4_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V3_V4_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V3_V5_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V3_V7_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V8
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V3_V8_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V3_V8_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V4_V10_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V16
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V16_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V2
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V2_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V4_V2_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V3
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V3_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V4_V3_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V4
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V4_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V4_V4_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V4_V5_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V4_V7_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V8
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V4_V8_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V4_V8_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V5_V10_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V16
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V16_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V2
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V2_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V5_V2_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V3
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V3_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V5_V3_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V4
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V4_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V5_V4_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V5_V5_nsa_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V5_V7_nsa_gfx10
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V8
    2151761972U,	// IMAGE_SAMPLE_D_CL_G16_V5_V8_gfx10
    2166442036U,	// IMAGE_SAMPLE_D_CL_G16_V5_V8_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V11_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V16
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V16_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V3
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V3_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V3_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V4
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V4_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V4_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V5_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V6_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V8
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V8_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V8_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V9_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V11_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V16
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V16_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V3
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V3_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V3_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V4
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V4_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V4_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V5_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V6_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V8
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V8_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V8_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V9_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V11_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V16
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V16_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V3
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V3_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V3_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V4
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V4_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V4_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V5_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V6_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V8
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V8_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V8_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V9_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V11_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V16
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V16_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V3
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V3_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V3_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V4
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V4_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V4_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V5_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V6_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V8
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V8_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V8_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V9_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V11_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V16
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V16_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V3
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V3_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V3_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V4
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V4_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V4_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V5_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V6_nsa_gfx10
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V8
    2151762166U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V8_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V8_nsa_gfx10
    2166442230U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V9_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V1_V11_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V1_V16
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V1_V16_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V1_V3
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V1_V3_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V1_V3_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V1_V4
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V1_V4_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V1_V4_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V1_V5_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V1_V6_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V1_V8
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V1_V8_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V1_V8_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V1_V9_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V2_V11_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V2_V16
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V2_V16_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V2_V3
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V2_V3_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V2_V3_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V2_V4
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V2_V4_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V2_V4_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V2_V5_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V2_V6_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V2_V8
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V2_V8_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V2_V8_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V2_V9_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V3_V11_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V3_V16
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V3_V16_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V3_V3
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V3_V3_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V3_V3_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V3_V4
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V3_V4_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V3_V4_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V3_V5_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V3_V6_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V3_V8
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V3_V8_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V3_V8_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V3_V9_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V4_V11_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V4_V16
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V4_V16_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V4_V3
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V4_V3_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V4_V3_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V4_V4
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V4_V4_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V4_V4_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V4_V5_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V4_V6_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V4_V8
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V4_V8_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V4_V8_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V4_V9_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V5_V11_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V5_V16
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V5_V16_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V5_V3
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V5_V3_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V5_V3_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V5_V4
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V5_V4_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V5_V4_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V5_V5_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V5_V6_nsa_gfx10
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V5_V8
    2151767786U,	// IMAGE_SAMPLE_D_CL_O_V5_V8_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V5_V8_nsa_gfx10
    2166447850U,	// IMAGE_SAMPLE_D_CL_O_V5_V9_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V1_V10_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V1_V16
    2151766763U,	// IMAGE_SAMPLE_D_CL_V1_V16_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V1_V2
    2151766763U,	// IMAGE_SAMPLE_D_CL_V1_V2_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V1_V2_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V1_V3
    2151766763U,	// IMAGE_SAMPLE_D_CL_V1_V3_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V1_V3_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V1_V4
    2151766763U,	// IMAGE_SAMPLE_D_CL_V1_V4_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V1_V4_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V1_V5_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V1_V7_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V1_V8
    2151766763U,	// IMAGE_SAMPLE_D_CL_V1_V8_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V1_V8_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V2_V10_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V2_V16
    2151766763U,	// IMAGE_SAMPLE_D_CL_V2_V16_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V2_V2
    2151766763U,	// IMAGE_SAMPLE_D_CL_V2_V2_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V2_V2_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V2_V3
    2151766763U,	// IMAGE_SAMPLE_D_CL_V2_V3_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V2_V3_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V2_V4
    2151766763U,	// IMAGE_SAMPLE_D_CL_V2_V4_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V2_V4_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V2_V5_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V2_V7_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V2_V8
    2151766763U,	// IMAGE_SAMPLE_D_CL_V2_V8_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V2_V8_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V3_V10_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V3_V16
    2151766763U,	// IMAGE_SAMPLE_D_CL_V3_V16_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V3_V2
    2151766763U,	// IMAGE_SAMPLE_D_CL_V3_V2_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V3_V2_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V3_V3
    2151766763U,	// IMAGE_SAMPLE_D_CL_V3_V3_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V3_V3_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V3_V4
    2151766763U,	// IMAGE_SAMPLE_D_CL_V3_V4_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V3_V4_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V3_V5_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V3_V7_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V3_V8
    2151766763U,	// IMAGE_SAMPLE_D_CL_V3_V8_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V3_V8_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V4_V10_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V4_V16
    2151766763U,	// IMAGE_SAMPLE_D_CL_V4_V16_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V4_V2
    2151766763U,	// IMAGE_SAMPLE_D_CL_V4_V2_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V4_V2_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V4_V3
    2151766763U,	// IMAGE_SAMPLE_D_CL_V4_V3_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V4_V3_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V4_V4
    2151766763U,	// IMAGE_SAMPLE_D_CL_V4_V4_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V4_V4_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V4_V5_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V4_V7_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V4_V8
    2151766763U,	// IMAGE_SAMPLE_D_CL_V4_V8_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V4_V8_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V5_V10_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V5_V16
    2151766763U,	// IMAGE_SAMPLE_D_CL_V5_V16_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V5_V2
    2151766763U,	// IMAGE_SAMPLE_D_CL_V5_V2_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V5_V2_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V5_V3
    2151766763U,	// IMAGE_SAMPLE_D_CL_V5_V3_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V5_V3_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V5_V4
    2151766763U,	// IMAGE_SAMPLE_D_CL_V5_V4_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V5_V4_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V5_V5_nsa_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V5_V7_nsa_gfx10
    2151766763U,	// IMAGE_SAMPLE_D_CL_V5_V8
    2151766763U,	// IMAGE_SAMPLE_D_CL_V5_V8_gfx10
    2166446827U,	// IMAGE_SAMPLE_D_CL_V5_V8_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V16
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V16_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V2
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V2_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V1_V2_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V3
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V3_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V1_V3_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V4
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V4_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V1_V4_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V1_V5_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V1_V6_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V1_V7_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V8
    2151761883U,	// IMAGE_SAMPLE_D_G16_V1_V8_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V1_V9_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V16
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V16_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V2
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V2_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V2_V2_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V3
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V3_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V2_V3_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V4
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V4_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V2_V4_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V2_V5_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V2_V6_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V2_V7_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V8
    2151761883U,	// IMAGE_SAMPLE_D_G16_V2_V8_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V2_V9_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V16
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V16_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V2
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V2_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V3_V2_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V3
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V3_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V3_V3_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V4
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V4_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V3_V4_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V3_V5_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V3_V6_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V3_V7_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V8
    2151761883U,	// IMAGE_SAMPLE_D_G16_V3_V8_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V3_V9_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V16
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V16_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V2
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V2_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V4_V2_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V3
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V3_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V4_V3_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V4
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V4_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V4_V4_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V4_V5_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V4_V6_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V4_V7_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V8
    2151761883U,	// IMAGE_SAMPLE_D_G16_V4_V8_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V4_V9_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V16
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V16_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V2
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V2_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V5_V2_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V3
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V3_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V5_V3_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V4
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V4_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V5_V4_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V5_V5_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V5_V6_nsa_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V5_V7_nsa_gfx10
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V8
    2151761883U,	// IMAGE_SAMPLE_D_G16_V5_V8_gfx10
    2166441947U,	// IMAGE_SAMPLE_D_G16_V5_V9_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V1_V10_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V16
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V16_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V3
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V3_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V1_V3_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V4
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V4_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V1_V4_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V1_V5_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V1_V6_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V1_V7_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V8
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V1_V8_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V1_V8_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V2_V10_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V16
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V16_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V3
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V3_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V2_V3_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V4
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V4_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V2_V4_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V2_V5_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V2_V6_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V2_V7_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V8
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V2_V8_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V2_V8_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V3_V10_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V16
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V16_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V3
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V3_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V3_V3_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V4
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V4_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V3_V4_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V3_V5_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V3_V6_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V3_V7_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V8
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V3_V8_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V3_V8_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V4_V10_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V16
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V16_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V3
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V3_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V4_V3_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V4
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V4_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V4_V4_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V4_V5_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V4_V6_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V4_V7_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V8
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V4_V8_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V4_V8_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V5_V10_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V16
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V16_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V3
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V3_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V5_V3_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V4
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V4_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V5_V4_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V5_V5_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V5_V6_nsa_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V5_V7_nsa_gfx10
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V8
    2151762069U,	// IMAGE_SAMPLE_D_O_G16_V5_V8_gfx10
    2166442133U,	// IMAGE_SAMPLE_D_O_G16_V5_V8_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V1_V10_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V1_V16
    2151767458U,	// IMAGE_SAMPLE_D_O_V1_V16_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V1_V3
    2151767458U,	// IMAGE_SAMPLE_D_O_V1_V3_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V1_V3_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V1_V4
    2151767458U,	// IMAGE_SAMPLE_D_O_V1_V4_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V1_V4_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V1_V5_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V1_V6_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V1_V7_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V1_V8
    2151767458U,	// IMAGE_SAMPLE_D_O_V1_V8_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V1_V8_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V2_V10_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V2_V16
    2151767458U,	// IMAGE_SAMPLE_D_O_V2_V16_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V2_V3
    2151767458U,	// IMAGE_SAMPLE_D_O_V2_V3_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V2_V3_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V2_V4
    2151767458U,	// IMAGE_SAMPLE_D_O_V2_V4_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V2_V4_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V2_V5_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V2_V6_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V2_V7_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V2_V8
    2151767458U,	// IMAGE_SAMPLE_D_O_V2_V8_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V2_V8_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V3_V10_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V3_V16
    2151767458U,	// IMAGE_SAMPLE_D_O_V3_V16_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V3_V3
    2151767458U,	// IMAGE_SAMPLE_D_O_V3_V3_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V3_V3_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V3_V4
    2151767458U,	// IMAGE_SAMPLE_D_O_V3_V4_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V3_V4_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V3_V5_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V3_V6_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V3_V7_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V3_V8
    2151767458U,	// IMAGE_SAMPLE_D_O_V3_V8_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V3_V8_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V4_V10_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V4_V16
    2151767458U,	// IMAGE_SAMPLE_D_O_V4_V16_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V4_V3
    2151767458U,	// IMAGE_SAMPLE_D_O_V4_V3_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V4_V3_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V4_V4
    2151767458U,	// IMAGE_SAMPLE_D_O_V4_V4_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V4_V4_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V4_V5_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V4_V6_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V4_V7_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V4_V8
    2151767458U,	// IMAGE_SAMPLE_D_O_V4_V8_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V4_V8_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V5_V10_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V5_V16
    2151767458U,	// IMAGE_SAMPLE_D_O_V5_V16_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V5_V3
    2151767458U,	// IMAGE_SAMPLE_D_O_V5_V3_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V5_V3_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V5_V4
    2151767458U,	// IMAGE_SAMPLE_D_O_V5_V4_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V5_V4_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V5_V5_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V5_V6_nsa_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V5_V7_nsa_gfx10
    2151767458U,	// IMAGE_SAMPLE_D_O_V5_V8
    2151767458U,	// IMAGE_SAMPLE_D_O_V5_V8_gfx10
    2166447522U,	// IMAGE_SAMPLE_D_O_V5_V8_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V1_V16
    2151764832U,	// IMAGE_SAMPLE_D_V1_V16_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V1_V2
    2151764832U,	// IMAGE_SAMPLE_D_V1_V2_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V1_V2_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V1_V3
    2151764832U,	// IMAGE_SAMPLE_D_V1_V3_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V1_V3_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V1_V4
    2151764832U,	// IMAGE_SAMPLE_D_V1_V4_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V1_V4_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V1_V5_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V1_V6_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V1_V7_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V1_V8
    2151764832U,	// IMAGE_SAMPLE_D_V1_V8_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V1_V9_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V2_V16
    2151764832U,	// IMAGE_SAMPLE_D_V2_V16_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V2_V2
    2151764832U,	// IMAGE_SAMPLE_D_V2_V2_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V2_V2_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V2_V3
    2151764832U,	// IMAGE_SAMPLE_D_V2_V3_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V2_V3_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V2_V4
    2151764832U,	// IMAGE_SAMPLE_D_V2_V4_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V2_V4_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V2_V5_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V2_V6_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V2_V7_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V2_V8
    2151764832U,	// IMAGE_SAMPLE_D_V2_V8_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V2_V9_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V3_V16
    2151764832U,	// IMAGE_SAMPLE_D_V3_V16_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V3_V2
    2151764832U,	// IMAGE_SAMPLE_D_V3_V2_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V3_V2_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V3_V3
    2151764832U,	// IMAGE_SAMPLE_D_V3_V3_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V3_V3_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V3_V4
    2151764832U,	// IMAGE_SAMPLE_D_V3_V4_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V3_V4_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V3_V5_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V3_V6_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V3_V7_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V3_V8
    2151764832U,	// IMAGE_SAMPLE_D_V3_V8_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V3_V9_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V4_V16
    2151764832U,	// IMAGE_SAMPLE_D_V4_V16_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V4_V2
    2151764832U,	// IMAGE_SAMPLE_D_V4_V2_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V4_V2_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V4_V3
    2151764832U,	// IMAGE_SAMPLE_D_V4_V3_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V4_V3_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V4_V4
    2151764832U,	// IMAGE_SAMPLE_D_V4_V4_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V4_V4_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V4_V5_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V4_V6_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V4_V7_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V4_V8
    2151764832U,	// IMAGE_SAMPLE_D_V4_V8_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V4_V9_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V5_V16
    2151764832U,	// IMAGE_SAMPLE_D_V5_V16_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V5_V2
    2151764832U,	// IMAGE_SAMPLE_D_V5_V2_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V5_V2_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V5_V3
    2151764832U,	// IMAGE_SAMPLE_D_V5_V3_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V5_V3_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V5_V4
    2151764832U,	// IMAGE_SAMPLE_D_V5_V4_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V5_V4_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V5_V5_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V5_V6_nsa_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V5_V7_nsa_gfx10
    2151764832U,	// IMAGE_SAMPLE_D_V5_V8
    2151764832U,	// IMAGE_SAMPLE_D_V5_V8_gfx10
    2166444896U,	// IMAGE_SAMPLE_D_V5_V9_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V1_V2
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V1_V2_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V1_V2_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V1_V3
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V1_V3_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V1_V3_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V1_V4
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V1_V4_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V1_V4_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V2_V2
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V2_V2_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V2_V2_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V2_V3
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V2_V3_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V2_V3_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V2_V4
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V2_V4_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V2_V4_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V3_V2
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V3_V2_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V3_V2_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V3_V3
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V3_V3_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V3_V3_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V3_V4
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V3_V4_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V3_V4_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V4_V2
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V4_V2_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V4_V2_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V4_V3
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V4_V3_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V4_V3_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V4_V4
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V4_V4_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V4_V4_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V5_V2
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V5_V2_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V5_V2_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V5_V3
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V5_V3_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V5_V3_nsa_gfx10
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V5_V4
    2151767935U,	// IMAGE_SAMPLE_LZ_O_V5_V4_gfx10
    2166447999U,	// IMAGE_SAMPLE_LZ_O_V5_V4_nsa_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V1_V1
    2151769868U,	// IMAGE_SAMPLE_LZ_V1_V1_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V1_V2
    2151769868U,	// IMAGE_SAMPLE_LZ_V1_V2_gfx10
    2166449932U,	// IMAGE_SAMPLE_LZ_V1_V2_nsa_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V1_V3
    2151769868U,	// IMAGE_SAMPLE_LZ_V1_V3_gfx10
    2166449932U,	// IMAGE_SAMPLE_LZ_V1_V3_nsa_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V1_V4
    2151769868U,	// IMAGE_SAMPLE_LZ_V1_V4_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V2_V1
    2151769868U,	// IMAGE_SAMPLE_LZ_V2_V1_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V2_V2
    2151769868U,	// IMAGE_SAMPLE_LZ_V2_V2_gfx10
    2166449932U,	// IMAGE_SAMPLE_LZ_V2_V2_nsa_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V2_V3
    2151769868U,	// IMAGE_SAMPLE_LZ_V2_V3_gfx10
    2166449932U,	// IMAGE_SAMPLE_LZ_V2_V3_nsa_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V2_V4
    2151769868U,	// IMAGE_SAMPLE_LZ_V2_V4_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V3_V1
    2151769868U,	// IMAGE_SAMPLE_LZ_V3_V1_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V3_V2
    2151769868U,	// IMAGE_SAMPLE_LZ_V3_V2_gfx10
    2166449932U,	// IMAGE_SAMPLE_LZ_V3_V2_nsa_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V3_V3
    2151769868U,	// IMAGE_SAMPLE_LZ_V3_V3_gfx10
    2166449932U,	// IMAGE_SAMPLE_LZ_V3_V3_nsa_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V3_V4
    2151769868U,	// IMAGE_SAMPLE_LZ_V3_V4_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V4_V1
    2151769868U,	// IMAGE_SAMPLE_LZ_V4_V1_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V4_V2
    2151769868U,	// IMAGE_SAMPLE_LZ_V4_V2_gfx10
    2166449932U,	// IMAGE_SAMPLE_LZ_V4_V2_nsa_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V4_V3
    2151769868U,	// IMAGE_SAMPLE_LZ_V4_V3_gfx10
    2166449932U,	// IMAGE_SAMPLE_LZ_V4_V3_nsa_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V4_V4
    2151769868U,	// IMAGE_SAMPLE_LZ_V4_V4_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V5_V1
    2151769868U,	// IMAGE_SAMPLE_LZ_V5_V1_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V5_V2
    2151769868U,	// IMAGE_SAMPLE_LZ_V5_V2_gfx10
    2166449932U,	// IMAGE_SAMPLE_LZ_V5_V2_nsa_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V5_V3
    2151769868U,	// IMAGE_SAMPLE_LZ_V5_V3_gfx10
    2166449932U,	// IMAGE_SAMPLE_LZ_V5_V3_nsa_gfx10
    2151769868U,	// IMAGE_SAMPLE_LZ_V5_V4
    2151769868U,	// IMAGE_SAMPLE_LZ_V5_V4_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V1_V2
    2151767592U,	// IMAGE_SAMPLE_L_O_V1_V2_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V1_V2_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V1_V3
    2151767592U,	// IMAGE_SAMPLE_L_O_V1_V3_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V1_V3_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V1_V4
    2151767592U,	// IMAGE_SAMPLE_L_O_V1_V4_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V1_V4_nsa_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V1_V5_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V1_V8
    2151767592U,	// IMAGE_SAMPLE_L_O_V1_V8_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V2_V2
    2151767592U,	// IMAGE_SAMPLE_L_O_V2_V2_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V2_V2_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V2_V3
    2151767592U,	// IMAGE_SAMPLE_L_O_V2_V3_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V2_V3_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V2_V4
    2151767592U,	// IMAGE_SAMPLE_L_O_V2_V4_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V2_V4_nsa_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V2_V5_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V2_V8
    2151767592U,	// IMAGE_SAMPLE_L_O_V2_V8_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V3_V2
    2151767592U,	// IMAGE_SAMPLE_L_O_V3_V2_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V3_V2_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V3_V3
    2151767592U,	// IMAGE_SAMPLE_L_O_V3_V3_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V3_V3_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V3_V4
    2151767592U,	// IMAGE_SAMPLE_L_O_V3_V4_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V3_V4_nsa_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V3_V5_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V3_V8
    2151767592U,	// IMAGE_SAMPLE_L_O_V3_V8_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V4_V2
    2151767592U,	// IMAGE_SAMPLE_L_O_V4_V2_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V4_V2_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V4_V3
    2151767592U,	// IMAGE_SAMPLE_L_O_V4_V3_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V4_V3_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V4_V4
    2151767592U,	// IMAGE_SAMPLE_L_O_V4_V4_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V4_V4_nsa_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V4_V5_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V4_V8
    2151767592U,	// IMAGE_SAMPLE_L_O_V4_V8_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V5_V2
    2151767592U,	// IMAGE_SAMPLE_L_O_V5_V2_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V5_V2_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V5_V3
    2151767592U,	// IMAGE_SAMPLE_L_O_V5_V3_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V5_V3_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V5_V4
    2151767592U,	// IMAGE_SAMPLE_L_O_V5_V4_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V5_V4_nsa_gfx10
    2166447656U,	// IMAGE_SAMPLE_L_O_V5_V5_nsa_gfx10
    2151767592U,	// IMAGE_SAMPLE_L_O_V5_V8
    2151767592U,	// IMAGE_SAMPLE_L_O_V5_V8_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V1_V1
    2151766587U,	// IMAGE_SAMPLE_L_V1_V1_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V1_V2
    2151766587U,	// IMAGE_SAMPLE_L_V1_V2_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V1_V2_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V1_V3
    2151766587U,	// IMAGE_SAMPLE_L_V1_V3_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V1_V3_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V1_V4
    2151766587U,	// IMAGE_SAMPLE_L_V1_V4_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V1_V4_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V2_V1
    2151766587U,	// IMAGE_SAMPLE_L_V2_V1_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V2_V2
    2151766587U,	// IMAGE_SAMPLE_L_V2_V2_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V2_V2_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V2_V3
    2151766587U,	// IMAGE_SAMPLE_L_V2_V3_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V2_V3_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V2_V4
    2151766587U,	// IMAGE_SAMPLE_L_V2_V4_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V2_V4_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V3_V1
    2151766587U,	// IMAGE_SAMPLE_L_V3_V1_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V3_V2
    2151766587U,	// IMAGE_SAMPLE_L_V3_V2_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V3_V2_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V3_V3
    2151766587U,	// IMAGE_SAMPLE_L_V3_V3_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V3_V3_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V3_V4
    2151766587U,	// IMAGE_SAMPLE_L_V3_V4_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V3_V4_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V4_V1
    2151766587U,	// IMAGE_SAMPLE_L_V4_V1_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V4_V2
    2151766587U,	// IMAGE_SAMPLE_L_V4_V2_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V4_V2_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V4_V3
    2151766587U,	// IMAGE_SAMPLE_L_V4_V3_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V4_V3_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V4_V4
    2151766587U,	// IMAGE_SAMPLE_L_V4_V4_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V4_V4_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V5_V1
    2151766587U,	// IMAGE_SAMPLE_L_V5_V1_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V5_V2
    2151766587U,	// IMAGE_SAMPLE_L_V5_V2_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V5_V2_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V5_V3
    2151766587U,	// IMAGE_SAMPLE_L_V5_V3_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V5_V3_nsa_gfx10
    2151766587U,	// IMAGE_SAMPLE_L_V5_V4
    2151766587U,	// IMAGE_SAMPLE_L_V5_V4_gfx10
    2166446651U,	// IMAGE_SAMPLE_L_V5_V4_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V1_V2
    2151767516U,	// IMAGE_SAMPLE_O_V1_V2_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V1_V2_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V1_V3
    2151767516U,	// IMAGE_SAMPLE_O_V1_V3_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V1_V3_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V1_V4
    2151767516U,	// IMAGE_SAMPLE_O_V1_V4_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V1_V4_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V2_V2
    2151767516U,	// IMAGE_SAMPLE_O_V2_V2_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V2_V2_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V2_V3
    2151767516U,	// IMAGE_SAMPLE_O_V2_V3_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V2_V3_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V2_V4
    2151767516U,	// IMAGE_SAMPLE_O_V2_V4_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V2_V4_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V3_V2
    2151767516U,	// IMAGE_SAMPLE_O_V3_V2_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V3_V2_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V3_V3
    2151767516U,	// IMAGE_SAMPLE_O_V3_V3_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V3_V3_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V3_V4
    2151767516U,	// IMAGE_SAMPLE_O_V3_V4_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V3_V4_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V4_V2
    2151767516U,	// IMAGE_SAMPLE_O_V4_V2_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V4_V2_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V4_V3
    2151767516U,	// IMAGE_SAMPLE_O_V4_V3_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V4_V3_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V4_V4
    2151767516U,	// IMAGE_SAMPLE_O_V4_V4_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V4_V4_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V5_V2
    2151767516U,	// IMAGE_SAMPLE_O_V5_V2_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V5_V2_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V5_V3
    2151767516U,	// IMAGE_SAMPLE_O_V5_V3_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V5_V3_nsa_gfx10
    2151767516U,	// IMAGE_SAMPLE_O_V5_V4
    2151767516U,	// IMAGE_SAMPLE_O_V5_V4_gfx10
    2166447580U,	// IMAGE_SAMPLE_O_V5_V4_nsa_gfx10
    2151765467U,	// IMAGE_SAMPLE_V1_V1
    2151765467U,	// IMAGE_SAMPLE_V1_V1_gfx10
    2151765467U,	// IMAGE_SAMPLE_V1_V2
    2151765467U,	// IMAGE_SAMPLE_V1_V2_gfx10
    2166445531U,	// IMAGE_SAMPLE_V1_V2_nsa_gfx10
    2151765467U,	// IMAGE_SAMPLE_V1_V3
    2151765467U,	// IMAGE_SAMPLE_V1_V3_gfx10
    2166445531U,	// IMAGE_SAMPLE_V1_V3_nsa_gfx10
    2151765467U,	// IMAGE_SAMPLE_V1_V4
    2151765467U,	// IMAGE_SAMPLE_V1_V4_gfx10
    2151765467U,	// IMAGE_SAMPLE_V2_V1
    2151765467U,	// IMAGE_SAMPLE_V2_V1_gfx10
    2151765467U,	// IMAGE_SAMPLE_V2_V2
    2151765467U,	// IMAGE_SAMPLE_V2_V2_gfx10
    2166445531U,	// IMAGE_SAMPLE_V2_V2_nsa_gfx10
    2151765467U,	// IMAGE_SAMPLE_V2_V3
    2151765467U,	// IMAGE_SAMPLE_V2_V3_gfx10
    2166445531U,	// IMAGE_SAMPLE_V2_V3_nsa_gfx10
    2151765467U,	// IMAGE_SAMPLE_V2_V4
    2151765467U,	// IMAGE_SAMPLE_V2_V4_gfx10
    2151765467U,	// IMAGE_SAMPLE_V3_V1
    2151765467U,	// IMAGE_SAMPLE_V3_V1_gfx10
    2151765467U,	// IMAGE_SAMPLE_V3_V2
    2151765467U,	// IMAGE_SAMPLE_V3_V2_gfx10
    2166445531U,	// IMAGE_SAMPLE_V3_V2_nsa_gfx10
    2151765467U,	// IMAGE_SAMPLE_V3_V3
    2151765467U,	// IMAGE_SAMPLE_V3_V3_gfx10
    2166445531U,	// IMAGE_SAMPLE_V3_V3_nsa_gfx10
    2151765467U,	// IMAGE_SAMPLE_V3_V4
    2151765467U,	// IMAGE_SAMPLE_V3_V4_gfx10
    2151765467U,	// IMAGE_SAMPLE_V4_V1
    2151765467U,	// IMAGE_SAMPLE_V4_V1_gfx10
    2151765467U,	// IMAGE_SAMPLE_V4_V2
    2151765467U,	// IMAGE_SAMPLE_V4_V2_gfx10
    2166445531U,	// IMAGE_SAMPLE_V4_V2_nsa_gfx10
    2151765467U,	// IMAGE_SAMPLE_V4_V3
    2151765467U,	// IMAGE_SAMPLE_V4_V3_gfx10
    2166445531U,	// IMAGE_SAMPLE_V4_V3_nsa_gfx10
    2151765467U,	// IMAGE_SAMPLE_V4_V4
    2151765467U,	// IMAGE_SAMPLE_V4_V4_gfx10
    2151765467U,	// IMAGE_SAMPLE_V5_V1
    2151765467U,	// IMAGE_SAMPLE_V5_V1_gfx10
    2151765467U,	// IMAGE_SAMPLE_V5_V2
    2151765467U,	// IMAGE_SAMPLE_V5_V2_gfx10
    2166445531U,	// IMAGE_SAMPLE_V5_V2_nsa_gfx10
    2151765467U,	// IMAGE_SAMPLE_V5_V3
    2151765467U,	// IMAGE_SAMPLE_V5_V3_gfx10
    2166445531U,	// IMAGE_SAMPLE_V5_V3_nsa_gfx10
    2151765467U,	// IMAGE_SAMPLE_V5_V4
    2151765467U,	// IMAGE_SAMPLE_V5_V4_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V1_V1
    2151766476U,	// IMAGE_STORE_MIP_PCK_V1_V1_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V1_V2
    2151766476U,	// IMAGE_STORE_MIP_PCK_V1_V2_gfx10
    2166446540U,	// IMAGE_STORE_MIP_PCK_V1_V2_nsa_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V1_V3
    2151766476U,	// IMAGE_STORE_MIP_PCK_V1_V3_gfx10
    2166446540U,	// IMAGE_STORE_MIP_PCK_V1_V3_nsa_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V1_V4
    2151766476U,	// IMAGE_STORE_MIP_PCK_V1_V4_gfx10
    2166446540U,	// IMAGE_STORE_MIP_PCK_V1_V4_nsa_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V2_V1
    2151766476U,	// IMAGE_STORE_MIP_PCK_V2_V1_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V2_V2
    2151766476U,	// IMAGE_STORE_MIP_PCK_V2_V2_gfx10
    2166446540U,	// IMAGE_STORE_MIP_PCK_V2_V2_nsa_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V2_V3
    2151766476U,	// IMAGE_STORE_MIP_PCK_V2_V3_gfx10
    2166446540U,	// IMAGE_STORE_MIP_PCK_V2_V3_nsa_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V2_V4
    2151766476U,	// IMAGE_STORE_MIP_PCK_V2_V4_gfx10
    2166446540U,	// IMAGE_STORE_MIP_PCK_V2_V4_nsa_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V3_V1
    2151766476U,	// IMAGE_STORE_MIP_PCK_V3_V1_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V3_V2
    2151766476U,	// IMAGE_STORE_MIP_PCK_V3_V2_gfx10
    2166446540U,	// IMAGE_STORE_MIP_PCK_V3_V2_nsa_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V3_V3
    2151766476U,	// IMAGE_STORE_MIP_PCK_V3_V3_gfx10
    2166446540U,	// IMAGE_STORE_MIP_PCK_V3_V3_nsa_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V3_V4
    2151766476U,	// IMAGE_STORE_MIP_PCK_V3_V4_gfx10
    2166446540U,	// IMAGE_STORE_MIP_PCK_V3_V4_nsa_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V4_V1
    2151766476U,	// IMAGE_STORE_MIP_PCK_V4_V1_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V4_V2
    2151766476U,	// IMAGE_STORE_MIP_PCK_V4_V2_gfx10
    2166446540U,	// IMAGE_STORE_MIP_PCK_V4_V2_nsa_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V4_V3
    2151766476U,	// IMAGE_STORE_MIP_PCK_V4_V3_gfx10
    2166446540U,	// IMAGE_STORE_MIP_PCK_V4_V3_nsa_gfx10
    2151766476U,	// IMAGE_STORE_MIP_PCK_V4_V4
    2151766476U,	// IMAGE_STORE_MIP_PCK_V4_V4_gfx10
    2166446540U,	// IMAGE_STORE_MIP_PCK_V4_V4_nsa_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V1_V1
    2151768317U,	// IMAGE_STORE_MIP_V1_V1_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V1_V2
    2151768317U,	// IMAGE_STORE_MIP_V1_V2_gfx10
    2166448381U,	// IMAGE_STORE_MIP_V1_V2_nsa_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V1_V3
    2151768317U,	// IMAGE_STORE_MIP_V1_V3_gfx10
    2166448381U,	// IMAGE_STORE_MIP_V1_V3_nsa_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V1_V4
    2151768317U,	// IMAGE_STORE_MIP_V1_V4_gfx10
    2166448381U,	// IMAGE_STORE_MIP_V1_V4_nsa_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V2_V1
    2151768317U,	// IMAGE_STORE_MIP_V2_V1_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V2_V2
    2151768317U,	// IMAGE_STORE_MIP_V2_V2_gfx10
    2166448381U,	// IMAGE_STORE_MIP_V2_V2_nsa_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V2_V3
    2151768317U,	// IMAGE_STORE_MIP_V2_V3_gfx10
    2166448381U,	// IMAGE_STORE_MIP_V2_V3_nsa_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V2_V4
    2151768317U,	// IMAGE_STORE_MIP_V2_V4_gfx10
    2166448381U,	// IMAGE_STORE_MIP_V2_V4_nsa_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V3_V1
    2151768317U,	// IMAGE_STORE_MIP_V3_V1_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V3_V2
    2151768317U,	// IMAGE_STORE_MIP_V3_V2_gfx10
    2166448381U,	// IMAGE_STORE_MIP_V3_V2_nsa_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V3_V3
    2151768317U,	// IMAGE_STORE_MIP_V3_V3_gfx10
    2166448381U,	// IMAGE_STORE_MIP_V3_V3_nsa_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V3_V4
    2151768317U,	// IMAGE_STORE_MIP_V3_V4_gfx10
    2166448381U,	// IMAGE_STORE_MIP_V3_V4_nsa_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V4_V1
    2151768317U,	// IMAGE_STORE_MIP_V4_V1_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V4_V2
    2151768317U,	// IMAGE_STORE_MIP_V4_V2_gfx10
    2166448381U,	// IMAGE_STORE_MIP_V4_V2_nsa_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V4_V3
    2151768317U,	// IMAGE_STORE_MIP_V4_V3_gfx10
    2166448381U,	// IMAGE_STORE_MIP_V4_V3_nsa_gfx10
    2151768317U,	// IMAGE_STORE_MIP_V4_V4
    2151768317U,	// IMAGE_STORE_MIP_V4_V4_gfx10
    2166448381U,	// IMAGE_STORE_MIP_V4_V4_nsa_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V1_V1
    2151766439U,	// IMAGE_STORE_PCK_V1_V1_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V1_V2
    2151766439U,	// IMAGE_STORE_PCK_V1_V2_gfx10
    2166446503U,	// IMAGE_STORE_PCK_V1_V2_nsa_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V1_V3
    2151766439U,	// IMAGE_STORE_PCK_V1_V3_gfx10
    2166446503U,	// IMAGE_STORE_PCK_V1_V3_nsa_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V1_V4
    2151766439U,	// IMAGE_STORE_PCK_V1_V4_gfx10
    2166446503U,	// IMAGE_STORE_PCK_V1_V4_nsa_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V2_V1
    2151766439U,	// IMAGE_STORE_PCK_V2_V1_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V2_V2
    2151766439U,	// IMAGE_STORE_PCK_V2_V2_gfx10
    2166446503U,	// IMAGE_STORE_PCK_V2_V2_nsa_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V2_V3
    2151766439U,	// IMAGE_STORE_PCK_V2_V3_gfx10
    2166446503U,	// IMAGE_STORE_PCK_V2_V3_nsa_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V2_V4
    2151766439U,	// IMAGE_STORE_PCK_V2_V4_gfx10
    2166446503U,	// IMAGE_STORE_PCK_V2_V4_nsa_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V3_V1
    2151766439U,	// IMAGE_STORE_PCK_V3_V1_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V3_V2
    2151766439U,	// IMAGE_STORE_PCK_V3_V2_gfx10
    2166446503U,	// IMAGE_STORE_PCK_V3_V2_nsa_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V3_V3
    2151766439U,	// IMAGE_STORE_PCK_V3_V3_gfx10
    2166446503U,	// IMAGE_STORE_PCK_V3_V3_nsa_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V3_V4
    2151766439U,	// IMAGE_STORE_PCK_V3_V4_gfx10
    2166446503U,	// IMAGE_STORE_PCK_V3_V4_nsa_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V4_V1
    2151766439U,	// IMAGE_STORE_PCK_V4_V1_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V4_V2
    2151766439U,	// IMAGE_STORE_PCK_V4_V2_gfx10
    2166446503U,	// IMAGE_STORE_PCK_V4_V2_nsa_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V4_V3
    2151766439U,	// IMAGE_STORE_PCK_V4_V3_gfx10
    2166446503U,	// IMAGE_STORE_PCK_V4_V3_nsa_gfx10
    2151766439U,	// IMAGE_STORE_PCK_V4_V4
    2151766439U,	// IMAGE_STORE_PCK_V4_V4_gfx10
    2166446503U,	// IMAGE_STORE_PCK_V4_V4_nsa_gfx10
    2151765519U,	// IMAGE_STORE_V1_V1
    2151765519U,	// IMAGE_STORE_V1_V1_gfx10
    2151765519U,	// IMAGE_STORE_V1_V2
    2151765519U,	// IMAGE_STORE_V1_V2_gfx10
    2166445583U,	// IMAGE_STORE_V1_V2_nsa_gfx10
    2151765519U,	// IMAGE_STORE_V1_V3
    2151765519U,	// IMAGE_STORE_V1_V3_gfx10
    2166445583U,	// IMAGE_STORE_V1_V3_nsa_gfx10
    2151765519U,	// IMAGE_STORE_V1_V4
    2151765519U,	// IMAGE_STORE_V1_V4_gfx10
    2166445583U,	// IMAGE_STORE_V1_V4_nsa_gfx10
    2151765519U,	// IMAGE_STORE_V2_V1
    2151765519U,	// IMAGE_STORE_V2_V1_gfx10
    2151765519U,	// IMAGE_STORE_V2_V2
    2151765519U,	// IMAGE_STORE_V2_V2_gfx10
    2166445583U,	// IMAGE_STORE_V2_V2_nsa_gfx10
    2151765519U,	// IMAGE_STORE_V2_V3
    2151765519U,	// IMAGE_STORE_V2_V3_gfx10
    2166445583U,	// IMAGE_STORE_V2_V3_nsa_gfx10
    2151765519U,	// IMAGE_STORE_V2_V4
    2151765519U,	// IMAGE_STORE_V2_V4_gfx10
    2166445583U,	// IMAGE_STORE_V2_V4_nsa_gfx10
    2151765519U,	// IMAGE_STORE_V3_V1
    2151765519U,	// IMAGE_STORE_V3_V1_gfx10
    2151765519U,	// IMAGE_STORE_V3_V2
    2151765519U,	// IMAGE_STORE_V3_V2_gfx10
    2166445583U,	// IMAGE_STORE_V3_V2_nsa_gfx10
    2151765519U,	// IMAGE_STORE_V3_V3
    2151765519U,	// IMAGE_STORE_V3_V3_gfx10
    2166445583U,	// IMAGE_STORE_V3_V3_nsa_gfx10
    2151765519U,	// IMAGE_STORE_V3_V4
    2151765519U,	// IMAGE_STORE_V3_V4_gfx10
    2166445583U,	// IMAGE_STORE_V3_V4_nsa_gfx10
    2151765519U,	// IMAGE_STORE_V4_V1
    2151765519U,	// IMAGE_STORE_V4_V1_gfx10
    2151765519U,	// IMAGE_STORE_V4_V2
    2151765519U,	// IMAGE_STORE_V4_V2_gfx10
    2166445583U,	// IMAGE_STORE_V4_V2_nsa_gfx10
    2151765519U,	// IMAGE_STORE_V4_V3
    2151765519U,	// IMAGE_STORE_V4_V3_gfx10
    2166445583U,	// IMAGE_STORE_V4_V3_nsa_gfx10
    2151765519U,	// IMAGE_STORE_V4_V4
    2151765519U,	// IMAGE_STORE_V4_V4_gfx10
    2166445583U,	// IMAGE_STORE_V4_V4_nsa_gfx10
    2162242042U,	// SCRATCH_LOAD_DWORDX2_SADDR_gfx10
    2162242042U,	// SCRATCH_LOAD_DWORDX2_SADDR_vi
    4272634U,	// SCRATCH_LOAD_DWORDX2_gfx10
    4272634U,	// SCRATCH_LOAD_DWORDX2_vi
    2162242251U,	// SCRATCH_LOAD_DWORDX3_SADDR_gfx10
    2162242251U,	// SCRATCH_LOAD_DWORDX3_SADDR_vi
    4272843U,	// SCRATCH_LOAD_DWORDX3_gfx10
    4272843U,	// SCRATCH_LOAD_DWORDX3_vi
    2162246219U,	// SCRATCH_LOAD_DWORDX4_SADDR_gfx10
    2162246219U,	// SCRATCH_LOAD_DWORDX4_SADDR_vi
    4276811U,	// SCRATCH_LOAD_DWORDX4_gfx10
    4276811U,	// SCRATCH_LOAD_DWORDX4_vi
    2162250972U,	// SCRATCH_LOAD_DWORD_SADDR_gfx10
    2162250972U,	// SCRATCH_LOAD_DWORD_SADDR_vi
    4281564U,	// SCRATCH_LOAD_DWORD_gfx10
    4281564U,	// SCRATCH_LOAD_DWORD_vi
    2162251767U,	// SCRATCH_LOAD_SBYTE_D16_HI_SADDR_gfx10
    2162251767U,	// SCRATCH_LOAD_SBYTE_D16_HI_SADDR_vi
    4282359U,	// SCRATCH_LOAD_SBYTE_D16_HI_gfx10
    4282359U,	// SCRATCH_LOAD_SBYTE_D16_HI_vi
    2162246584U,	// SCRATCH_LOAD_SBYTE_D16_SADDR_gfx10
    2162246584U,	// SCRATCH_LOAD_SBYTE_D16_SADDR_vi
    4277176U,	// SCRATCH_LOAD_SBYTE_D16_gfx10
    4277176U,	// SCRATCH_LOAD_SBYTE_D16_vi
    2162251377U,	// SCRATCH_LOAD_SBYTE_SADDR_gfx10
    2162251377U,	// SCRATCH_LOAD_SBYTE_SADDR_vi
    4281969U,	// SCRATCH_LOAD_SBYTE_gfx10
    4281969U,	// SCRATCH_LOAD_SBYTE_vi
    2162251973U,	// SCRATCH_LOAD_SHORT_D16_HI_SADDR_gfx10
    2162251973U,	// SCRATCH_LOAD_SHORT_D16_HI_SADDR_vi
    4282565U,	// SCRATCH_LOAD_SHORT_D16_HI_gfx10
    4282565U,	// SCRATCH_LOAD_SHORT_D16_HI_vi
    2162246766U,	// SCRATCH_LOAD_SHORT_D16_SADDR_gfx10
    2162246766U,	// SCRATCH_LOAD_SHORT_D16_SADDR_vi
    4277358U,	// SCRATCH_LOAD_SHORT_D16_gfx10
    4277358U,	// SCRATCH_LOAD_SHORT_D16_vi
    2162254702U,	// SCRATCH_LOAD_SSHORT_SADDR_gfx10
    2162254702U,	// SCRATCH_LOAD_SSHORT_SADDR_vi
    4285294U,	// SCRATCH_LOAD_SSHORT_gfx10
    4285294U,	// SCRATCH_LOAD_SSHORT_vi
    2162251870U,	// SCRATCH_LOAD_UBYTE_D16_HI_SADDR_gfx10
    2162251870U,	// SCRATCH_LOAD_UBYTE_D16_HI_SADDR_vi
    4282462U,	// SCRATCH_LOAD_UBYTE_D16_HI_gfx10
    4282462U,	// SCRATCH_LOAD_UBYTE_D16_HI_vi
    2162246675U,	// SCRATCH_LOAD_UBYTE_D16_SADDR_gfx10
    2162246675U,	// SCRATCH_LOAD_UBYTE_D16_SADDR_vi
    4277267U,	// SCRATCH_LOAD_UBYTE_D16_gfx10
    4277267U,	// SCRATCH_LOAD_UBYTE_D16_vi
    2162251452U,	// SCRATCH_LOAD_UBYTE_SADDR_gfx10
    2162251452U,	// SCRATCH_LOAD_UBYTE_SADDR_vi
    4282044U,	// SCRATCH_LOAD_UBYTE_gfx10
    4282044U,	// SCRATCH_LOAD_UBYTE_vi
    2162254781U,	// SCRATCH_LOAD_USHORT_SADDR_gfx10
    2162254781U,	// SCRATCH_LOAD_USHORT_SADDR_vi
    4285373U,	// SCRATCH_LOAD_USHORT_gfx10
    4285373U,	// SCRATCH_LOAD_USHORT_vi
    2151746262U,	// SCRATCH_STORE_BYTE_D16_HI_SADDR_gfx10
    2151746262U,	// SCRATCH_STORE_BYTE_D16_HI_SADDR_vi
    541284240U,	// SCRATCH_STORE_BYTE_D16_HI_gfx10
    541284240U,	// SCRATCH_STORE_BYTE_D16_HI_vi
    2151746237U,	// SCRATCH_STORE_BYTE_SADDR_gfx10
    2151746237U,	// SCRATCH_STORE_BYTE_SADDR_vi
    541283878U,	// SCRATCH_STORE_BYTE_gfx10
    541283878U,	// SCRATCH_STORE_BYTE_vi
    2151746127U,	// SCRATCH_STORE_DWORDX2_SADDR_gfx10
    2151746127U,	// SCRATCH_STORE_DWORDX2_SADDR_vi
    541274721U,	// SCRATCH_STORE_DWORDX2_gfx10
    541274721U,	// SCRATCH_STORE_DWORDX2_vi
    2151746155U,	// SCRATCH_STORE_DWORDX3_SADDR_gfx10
    2151746155U,	// SCRATCH_STORE_DWORDX3_SADDR_vi
    541274910U,	// SCRATCH_STORE_DWORDX3_gfx10
    541274910U,	// SCRATCH_STORE_DWORDX3_vi
    2151746183U,	// SCRATCH_STORE_DWORDX4_SADDR_gfx10
    2151746183U,	// SCRATCH_STORE_DWORDX4_SADDR_vi
    541278898U,	// SCRATCH_STORE_DWORDX4_gfx10
    541278898U,	// SCRATCH_STORE_DWORDX4_vi
    2151746211U,	// SCRATCH_STORE_DWORD_SADDR_gfx10
    2151746211U,	// SCRATCH_STORE_DWORD_SADDR_vi
    541283641U,	// SCRATCH_STORE_DWORD_gfx10
    541283641U,	// SCRATCH_STORE_DWORD_vi
    2151746294U,	// SCRATCH_STORE_SHORT_D16_HI_SADDR_gfx10
    2151746294U,	// SCRATCH_STORE_SHORT_D16_HI_SADDR_vi
    541284652U,	// SCRATCH_STORE_SHORT_D16_HI_gfx10
    541284652U,	// SCRATCH_STORE_SHORT_D16_HI_vi
    2151746327U,	// SCRATCH_STORE_SHORT_SADDR_gfx10
    2151746327U,	// SCRATCH_STORE_SHORT_SADDR_vi
    541287199U,	// SCRATCH_STORE_SHORT_gfx10
    541287199U,	// SCRATCH_STORE_SHORT_vi
    2151753827U,	// S_ABSDIFF_I32_gfx10
    2151753827U,	// S_ABSDIFF_I32_gfx6_gfx7
    2151753827U,	// S_ABSDIFF_I32_vi
    4270410U,	// S_ABS_I32_gfx10
    4270410U,	// S_ABS_I32_gfx6_gfx7
    4270410U,	// S_ABS_I32_vi
    2151754390U,	// S_ADDC_U32_gfx10
    2151754390U,	// S_ADDC_U32_gfx6_gfx7
    2151754390U,	// S_ADDC_U32_vi
    608250027U,	// S_ADDK_I32_gfx10
    608250027U,	// S_ADDK_I32_gfx6_gfx7
    608250027U,	// S_ADDK_I32_vi
    2151753725U,	// S_ADD_I32_gfx10
    2151753725U,	// S_ADD_I32_gfx6_gfx7
    2151753725U,	// S_ADD_I32_vi
    2151754533U,	// S_ADD_U32_gfx10
    2151754533U,	// S_ADD_U32_gfx6_gfx7
    2151754533U,	// S_ADD_U32_vi
    4263216U,	// S_ANDN1_SAVEEXEC_B32_gfx10
    4273344U,	// S_ANDN1_SAVEEXEC_B64_gfx10
    4273344U,	// S_ANDN1_SAVEEXEC_B64_vi
    4263423U,	// S_ANDN1_WREXEC_B32_gfx10
    4273551U,	// S_ANDN1_WREXEC_B64_gfx10
    4273551U,	// S_ANDN1_WREXEC_B64_vi
    2151746718U,	// S_ANDN2_B32_gfx10
    2151746718U,	// S_ANDN2_B32_gfx6_gfx7
    2151746718U,	// S_ANDN2_B32_vi
    2151756930U,	// S_ANDN2_B64_gfx10
    2151756930U,	// S_ANDN2_B64_gfx6_gfx7
    2151756930U,	// S_ANDN2_B64_vi
    4263259U,	// S_ANDN2_SAVEEXEC_B32_gfx10
    4273387U,	// S_ANDN2_SAVEEXEC_B64_gfx10
    4273387U,	// S_ANDN2_SAVEEXEC_B64_gfx6_gfx7
    4273387U,	// S_ANDN2_SAVEEXEC_B64_vi
    4263443U,	// S_ANDN2_WREXEC_B32_gfx10
    4273571U,	// S_ANDN2_WREXEC_B64_gfx10
    4273571U,	// S_ANDN2_WREXEC_B64_vi
    2151747201U,	// S_AND_B32_gfx10
    2151747201U,	// S_AND_B32_gfx6_gfx7
    2151747201U,	// S_AND_B32_vi
    2151757308U,	// S_AND_B64_gfx10
    2151757308U,	// S_AND_B64_gfx6_gfx7
    2151757308U,	// S_AND_B64_vi
    4263302U,	// S_AND_SAVEEXEC_B32_gfx10
    4273430U,	// S_AND_SAVEEXEC_B64_gfx10
    4273430U,	// S_AND_SAVEEXEC_B64_gfx6_gfx7
    4273430U,	// S_AND_SAVEEXEC_B64_vi
    2151754046U,	// S_ASHR_I32_gfx10
    2151754046U,	// S_ASHR_I32_gfx6_gfx7
    2151754046U,	// S_ASHR_I32_vi
    2151760004U,	// S_ASHR_I64_gfx10
    2151760004U,	// S_ASHR_I64_gfx6_gfx7
    2151760004U,	// S_ASHR_I64_vi
    2151768403U,	// S_ATC_PROBE_BUFFER_IMM_gfx10
    2151768403U,	// S_ATC_PROBE_BUFFER_IMM_vi
    2151768403U,	// S_ATC_PROBE_BUFFER_SGPR_gfx10
    2151768403U,	// S_ATC_PROBE_BUFFER_SGPR_vi
    2151765425U,	// S_ATC_PROBE_IMM_gfx10
    2151765425U,	// S_ATC_PROBE_IMM_vi
    2151765425U,	// S_ATC_PROBE_SGPR_gfx10
    2151765425U,	// S_ATC_PROBE_SGPR_vi
    2218873835U,	// S_ATOMIC_ADD_IMM_RTN_gfx10
    2218873835U,	// S_ATOMIC_ADD_IMM_RTN_vi
    2151764971U,	// S_ATOMIC_ADD_IMM_gfx10
    2151764971U,	// S_ATOMIC_ADD_IMM_vi
    2218873835U,	// S_ATOMIC_ADD_SGPR_RTN_gfx10
    2218873835U,	// S_ATOMIC_ADD_SGPR_RTN_vi
    2151764971U,	// S_ATOMIC_ADD_SGPR_gfx10
    2151764971U,	// S_ATOMIC_ADD_SGPR_vi
    2218864094U,	// S_ATOMIC_ADD_X2_IMM_RTN_gfx10
    2218864094U,	// S_ATOMIC_ADD_X2_IMM_RTN_vi
    2151755230U,	// S_ATOMIC_ADD_X2_IMM_gfx10
    2151755230U,	// S_ATOMIC_ADD_X2_IMM_vi
    2218864094U,	// S_ATOMIC_ADD_X2_SGPR_RTN_gfx10
    2218864094U,	// S_ATOMIC_ADD_X2_SGPR_RTN_vi
    2151755230U,	// S_ATOMIC_ADD_X2_SGPR_gfx10
    2151755230U,	// S_ATOMIC_ADD_X2_SGPR_vi
    2218873977U,	// S_ATOMIC_AND_IMM_RTN_gfx10
    2218873977U,	// S_ATOMIC_AND_IMM_RTN_vi
    2151765113U,	// S_ATOMIC_AND_IMM_gfx10
    2151765113U,	// S_ATOMIC_AND_IMM_vi
    2218873977U,	// S_ATOMIC_AND_SGPR_RTN_gfx10
    2218873977U,	// S_ATOMIC_AND_SGPR_RTN_vi
    2151765113U,	// S_ATOMIC_AND_SGPR_gfx10
    2151765113U,	// S_ATOMIC_AND_SGPR_vi
    2218864177U,	// S_ATOMIC_AND_X2_IMM_RTN_gfx10
    2218864177U,	// S_ATOMIC_AND_X2_IMM_RTN_vi
    2151755313U,	// S_ATOMIC_AND_X2_IMM_gfx10
    2151755313U,	// S_ATOMIC_AND_X2_IMM_vi
    2218864177U,	// S_ATOMIC_AND_X2_SGPR_RTN_gfx10
    2218864177U,	// S_ATOMIC_AND_X2_SGPR_RTN_vi
    2151755313U,	// S_ATOMIC_AND_X2_SGPR_gfx10
    2151755313U,	// S_ATOMIC_AND_X2_SGPR_vi
    2218877035U,	// S_ATOMIC_CMPSWAP_IMM_RTN_gfx10
    2218877035U,	// S_ATOMIC_CMPSWAP_IMM_RTN_vi
    2151768171U,	// S_ATOMIC_CMPSWAP_IMM_gfx10
    2151768171U,	// S_ATOMIC_CMPSWAP_IMM_vi
    2218877035U,	// S_ATOMIC_CMPSWAP_SGPR_RTN_gfx10
    2218877035U,	// S_ATOMIC_CMPSWAP_SGPR_RTN_vi
    2151768171U,	// S_ATOMIC_CMPSWAP_SGPR_gfx10
    2151768171U,	// S_ATOMIC_CMPSWAP_SGPR_vi
    2218864617U,	// S_ATOMIC_CMPSWAP_X2_IMM_RTN_gfx10
    2218864617U,	// S_ATOMIC_CMPSWAP_X2_IMM_RTN_vi
    2151755753U,	// S_ATOMIC_CMPSWAP_X2_IMM_gfx10
    2151755753U,	// S_ATOMIC_CMPSWAP_X2_IMM_vi
    2218864617U,	// S_ATOMIC_CMPSWAP_X2_SGPR_RTN_gfx10
    2218864617U,	// S_ATOMIC_CMPSWAP_X2_SGPR_RTN_vi
    2151755753U,	// S_ATOMIC_CMPSWAP_X2_SGPR_gfx10
    2151755753U,	// S_ATOMIC_CMPSWAP_X2_SGPR_vi
    2218873558U,	// S_ATOMIC_DEC_IMM_RTN_gfx10
    2218873558U,	// S_ATOMIC_DEC_IMM_RTN_vi
    2151764694U,	// S_ATOMIC_DEC_IMM_gfx10
    2151764694U,	// S_ATOMIC_DEC_IMM_vi
    2218873558U,	// S_ATOMIC_DEC_SGPR_RTN_gfx10
    2218873558U,	// S_ATOMIC_DEC_SGPR_RTN_vi
    2151764694U,	// S_ATOMIC_DEC_SGPR_gfx10
    2151764694U,	// S_ATOMIC_DEC_SGPR_vi
    2218863928U,	// S_ATOMIC_DEC_X2_IMM_RTN_gfx10
    2218863928U,	// S_ATOMIC_DEC_X2_IMM_RTN_vi
    2151755064U,	// S_ATOMIC_DEC_X2_IMM_gfx10
    2151755064U,	// S_ATOMIC_DEC_X2_IMM_vi
    2218863928U,	// S_ATOMIC_DEC_X2_SGPR_RTN_gfx10
    2218863928U,	// S_ATOMIC_DEC_X2_SGPR_RTN_vi
    2151755064U,	// S_ATOMIC_DEC_X2_SGPR_gfx10
    2151755064U,	// S_ATOMIC_DEC_X2_SGPR_vi
    2218873647U,	// S_ATOMIC_INC_IMM_RTN_gfx10
    2218873647U,	// S_ATOMIC_INC_IMM_RTN_vi
    2151764783U,	// S_ATOMIC_INC_IMM_gfx10
    2151764783U,	// S_ATOMIC_INC_IMM_vi
    2218873647U,	// S_ATOMIC_INC_SGPR_RTN_gfx10
    2218873647U,	// S_ATOMIC_INC_SGPR_RTN_vi
    2151764783U,	// S_ATOMIC_INC_SGPR_gfx10
    2151764783U,	// S_ATOMIC_INC_SGPR_vi
    2218864011U,	// S_ATOMIC_INC_X2_IMM_RTN_gfx10
    2218864011U,	// S_ATOMIC_INC_X2_IMM_RTN_vi
    2151755147U,	// S_ATOMIC_INC_X2_IMM_gfx10
    2151755147U,	// S_ATOMIC_INC_X2_IMM_vi
    2218864011U,	// S_ATOMIC_INC_X2_SGPR_RTN_gfx10
    2218864011U,	// S_ATOMIC_INC_X2_SGPR_RTN_vi
    2151755147U,	// S_ATOMIC_INC_X2_SGPR_gfx10
    2151755147U,	// S_ATOMIC_INC_X2_SGPR_vi
    2218877433U,	// S_ATOMIC_OR_IMM_RTN_gfx10
    2218877433U,	// S_ATOMIC_OR_IMM_RTN_vi
    2151768569U,	// S_ATOMIC_OR_IMM_gfx10
    2151768569U,	// S_ATOMIC_OR_IMM_vi
    2218877433U,	// S_ATOMIC_OR_SGPR_RTN_gfx10
    2218877433U,	// S_ATOMIC_OR_SGPR_RTN_vi
    2151768569U,	// S_ATOMIC_OR_SGPR_gfx10
    2151768569U,	// S_ATOMIC_OR_SGPR_vi
    2218864785U,	// S_ATOMIC_OR_X2_IMM_RTN_gfx10
    2218864785U,	// S_ATOMIC_OR_X2_IMM_RTN_vi
    2151755921U,	// S_ATOMIC_OR_X2_IMM_gfx10
    2151755921U,	// S_ATOMIC_OR_X2_IMM_vi
    2218864785U,	// S_ATOMIC_OR_X2_SGPR_RTN_gfx10
    2218864785U,	// S_ATOMIC_OR_X2_SGPR_RTN_vi
    2151755921U,	// S_ATOMIC_OR_X2_SGPR_gfx10
    2151755921U,	// S_ATOMIC_OR_X2_SGPR_vi
    2218878373U,	// S_ATOMIC_SMAX_IMM_RTN_gfx10
    2218878373U,	// S_ATOMIC_SMAX_IMM_RTN_vi
    2151769509U,	// S_ATOMIC_SMAX_IMM_gfx10
    2151769509U,	// S_ATOMIC_SMAX_IMM_vi
    2218878373U,	// S_ATOMIC_SMAX_SGPR_RTN_gfx10
    2218878373U,	// S_ATOMIC_SMAX_SGPR_RTN_vi
    2151769509U,	// S_ATOMIC_SMAX_SGPR_gfx10
    2151769509U,	// S_ATOMIC_SMAX_SGPR_vi
    2218865018U,	// S_ATOMIC_SMAX_X2_IMM_RTN_gfx10
    2218865018U,	// S_ATOMIC_SMAX_X2_IMM_RTN_vi
    2151756154U,	// S_ATOMIC_SMAX_X2_IMM_gfx10
    2151756154U,	// S_ATOMIC_SMAX_X2_IMM_vi
    2218865018U,	// S_ATOMIC_SMAX_X2_SGPR_RTN_gfx10
    2218865018U,	// S_ATOMIC_SMAX_X2_SGPR_RTN_vi
    2151756154U,	// S_ATOMIC_SMAX_X2_SGPR_gfx10
    2151756154U,	// S_ATOMIC_SMAX_X2_SGPR_vi
    2218875978U,	// S_ATOMIC_SMIN_IMM_RTN_gfx10
    2218875978U,	// S_ATOMIC_SMIN_IMM_RTN_vi
    2151767114U,	// S_ATOMIC_SMIN_IMM_gfx10
    2151767114U,	// S_ATOMIC_SMIN_IMM_vi
    2218875978U,	// S_ATOMIC_SMIN_SGPR_RTN_gfx10
    2218875978U,	// S_ATOMIC_SMIN_SGPR_RTN_vi
    2151767114U,	// S_ATOMIC_SMIN_SGPR_gfx10
    2151767114U,	// S_ATOMIC_SMIN_SGPR_vi
    2218864350U,	// S_ATOMIC_SMIN_X2_IMM_RTN_gfx10
    2218864350U,	// S_ATOMIC_SMIN_X2_IMM_RTN_vi
    2151755486U,	// S_ATOMIC_SMIN_X2_IMM_gfx10
    2151755486U,	// S_ATOMIC_SMIN_X2_IMM_vi
    2218864350U,	// S_ATOMIC_SMIN_X2_SGPR_RTN_gfx10
    2218864350U,	// S_ATOMIC_SMIN_X2_SGPR_RTN_vi
    2151755486U,	// S_ATOMIC_SMIN_X2_SGPR_gfx10
    2151755486U,	// S_ATOMIC_SMIN_X2_SGPR_vi
    2218873396U,	// S_ATOMIC_SUB_IMM_RTN_gfx10
    2218873396U,	// S_ATOMIC_SUB_IMM_RTN_vi
    2151764532U,	// S_ATOMIC_SUB_IMM_gfx10
    2151764532U,	// S_ATOMIC_SUB_IMM_vi
    2218873396U,	// S_ATOMIC_SUB_SGPR_RTN_gfx10
    2218873396U,	// S_ATOMIC_SUB_SGPR_RTN_vi
    2151764532U,	// S_ATOMIC_SUB_SGPR_gfx10
    2151764532U,	// S_ATOMIC_SUB_SGPR_vi
    2218863845U,	// S_ATOMIC_SUB_X2_IMM_RTN_gfx10
    2218863845U,	// S_ATOMIC_SUB_X2_IMM_RTN_vi
    2151754981U,	// S_ATOMIC_SUB_X2_IMM_gfx10
    2151754981U,	// S_ATOMIC_SUB_X2_IMM_vi
    2218863845U,	// S_ATOMIC_SUB_X2_SGPR_RTN_gfx10
    2218863845U,	// S_ATOMIC_SUB_X2_SGPR_RTN_vi
    2151754981U,	// S_ATOMIC_SUB_X2_SGPR_gfx10
    2151754981U,	// S_ATOMIC_SUB_X2_SGPR_vi
    2218876932U,	// S_ATOMIC_SWAP_IMM_RTN_gfx10
    2218876932U,	// S_ATOMIC_SWAP_IMM_RTN_vi
    2151768068U,	// S_ATOMIC_SWAP_IMM_gfx10
    2151768068U,	// S_ATOMIC_SWAP_IMM_vi
    2218876932U,	// S_ATOMIC_SWAP_SGPR_RTN_gfx10
    2218876932U,	// S_ATOMIC_SWAP_SGPR_RTN_vi
    2151768068U,	// S_ATOMIC_SWAP_SGPR_gfx10
    2151768068U,	// S_ATOMIC_SWAP_SGPR_vi
    2218864524U,	// S_ATOMIC_SWAP_X2_IMM_RTN_gfx10
    2218864524U,	// S_ATOMIC_SWAP_X2_IMM_RTN_vi
    2151755660U,	// S_ATOMIC_SWAP_X2_IMM_gfx10
    2151755660U,	// S_ATOMIC_SWAP_X2_IMM_vi
    2218864524U,	// S_ATOMIC_SWAP_X2_SGPR_RTN_gfx10
    2218864524U,	// S_ATOMIC_SWAP_X2_SGPR_RTN_vi
    2151755660U,	// S_ATOMIC_SWAP_X2_SGPR_gfx10
    2151755660U,	// S_ATOMIC_SWAP_X2_SGPR_vi
    2218878467U,	// S_ATOMIC_UMAX_IMM_RTN_gfx10
    2218878467U,	// S_ATOMIC_UMAX_IMM_RTN_vi
    2151769603U,	// S_ATOMIC_UMAX_IMM_gfx10
    2151769603U,	// S_ATOMIC_UMAX_IMM_vi
    2218878467U,	// S_ATOMIC_UMAX_SGPR_RTN_gfx10
    2218878467U,	// S_ATOMIC_UMAX_SGPR_RTN_vi
    2151769603U,	// S_ATOMIC_UMAX_SGPR_gfx10
    2151769603U,	// S_ATOMIC_UMAX_SGPR_vi
    2218865105U,	// S_ATOMIC_UMAX_X2_IMM_RTN_gfx10
    2218865105U,	// S_ATOMIC_UMAX_X2_IMM_RTN_vi
    2151756241U,	// S_ATOMIC_UMAX_X2_IMM_gfx10
    2151756241U,	// S_ATOMIC_UMAX_X2_IMM_vi
    2218865105U,	// S_ATOMIC_UMAX_X2_SGPR_RTN_gfx10
    2218865105U,	// S_ATOMIC_UMAX_X2_SGPR_RTN_vi
    2151756241U,	// S_ATOMIC_UMAX_X2_SGPR_gfx10
    2151756241U,	// S_ATOMIC_UMAX_X2_SGPR_vi
    2218876072U,	// S_ATOMIC_UMIN_IMM_RTN_gfx10
    2218876072U,	// S_ATOMIC_UMIN_IMM_RTN_vi
    2151767208U,	// S_ATOMIC_UMIN_IMM_gfx10
    2151767208U,	// S_ATOMIC_UMIN_IMM_vi
    2218876072U,	// S_ATOMIC_UMIN_SGPR_RTN_gfx10
    2218876072U,	// S_ATOMIC_UMIN_SGPR_RTN_vi
    2151767208U,	// S_ATOMIC_UMIN_SGPR_gfx10
    2151767208U,	// S_ATOMIC_UMIN_SGPR_vi
    2218864437U,	// S_ATOMIC_UMIN_X2_IMM_RTN_gfx10
    2218864437U,	// S_ATOMIC_UMIN_X2_IMM_RTN_vi
    2151755573U,	// S_ATOMIC_UMIN_X2_IMM_gfx10
    2151755573U,	// S_ATOMIC_UMIN_X2_IMM_vi
    2218864437U,	// S_ATOMIC_UMIN_X2_SGPR_RTN_gfx10
    2218864437U,	// S_ATOMIC_UMIN_X2_SGPR_RTN_vi
    2151755573U,	// S_ATOMIC_UMIN_X2_SGPR_gfx10
    2151755573U,	// S_ATOMIC_UMIN_X2_SGPR_vi
    2218877520U,	// S_ATOMIC_XOR_IMM_RTN_gfx10
    2218877520U,	// S_ATOMIC_XOR_IMM_RTN_vi
    2151768656U,	// S_ATOMIC_XOR_IMM_gfx10
    2151768656U,	// S_ATOMIC_XOR_IMM_vi
    2218877520U,	// S_ATOMIC_XOR_SGPR_RTN_gfx10
    2218877520U,	// S_ATOMIC_XOR_SGPR_RTN_vi
    2151768656U,	// S_ATOMIC_XOR_SGPR_gfx10
    2151768656U,	// S_ATOMIC_XOR_SGPR_vi
    2218864866U,	// S_ATOMIC_XOR_X2_IMM_RTN_gfx10
    2218864866U,	// S_ATOMIC_XOR_X2_IMM_RTN_vi
    2151756002U,	// S_ATOMIC_XOR_X2_IMM_gfx10
    2151756002U,	// S_ATOMIC_XOR_X2_IMM_vi
    2218864866U,	// S_ATOMIC_XOR_X2_SGPR_RTN_gfx10
    2218864866U,	// S_ATOMIC_XOR_X2_SGPR_RTN_vi
    2151756002U,	// S_ATOMIC_XOR_X2_SGPR_gfx10
    2151756002U,	// S_ATOMIC_XOR_X2_SGPR_vi
    33109U,	// S_BARRIER
    4262812U,	// S_BCNT0_I32_B32_gfx10
    4262812U,	// S_BCNT0_I32_B32_gfx6_gfx7
    4262812U,	// S_BCNT0_I32_B32_vi
    4273118U,	// S_BCNT0_I32_B64_gfx10
    4273118U,	// S_BCNT0_I32_B64_gfx6_gfx7
    4273118U,	// S_BCNT0_I32_B64_vi
    4262844U,	// S_BCNT1_I32_B32_gfx10
    4262844U,	// S_BCNT1_I32_B32_gfx6_gfx7
    4262844U,	// S_BCNT1_I32_B32_vi
    4273150U,	// S_BCNT1_I32_B64_gfx10
    4273150U,	// S_BCNT1_I32_B64_gfx6_gfx7
    4273150U,	// S_BCNT1_I32_B64_vi
    2151753747U,	// S_BFE_I32_gfx10
    2151753747U,	// S_BFE_I32_gfx6_gfx7
    2151753747U,	// S_BFE_I32_vi
    2151759949U,	// S_BFE_I64_gfx10
    2151759949U,	// S_BFE_I64_gfx6_gfx7
    2151759949U,	// S_BFE_I64_vi
    2151754544U,	// S_BFE_U32_gfx10
    2151754544U,	// S_BFE_U32_gfx6_gfx7
    2151754544U,	// S_BFE_U32_vi
    2151760236U,	// S_BFE_U64_gfx10
    2151760236U,	// S_BFE_U64_gfx6_gfx7
    2151760236U,	// S_BFE_U64_vi
    2151747461U,	// S_BFM_B32_gfx10
    2151747461U,	// S_BFM_B32_gfx6_gfx7
    2151747461U,	// S_BFM_B32_vi
    2151757427U,	// S_BFM_B64_gfx10
    2151757427U,	// S_BFM_B64_gfx6_gfx7
    2151757427U,	// S_BFM_B64_vi
    4262737U,	// S_BITCMP0_B32
    4273043U,	// S_BITCMP0_B64
    4262767U,	// S_BITCMP1_B32
    4273073U,	// S_BITCMP1_B64
    4263118U,	// S_BITREPLICATE_B64_B32_gfx10
    4263118U,	// S_BITREPLICATE_B64_B32_vi
    4262752U,	// S_BITSET0_B32_gfx10
    4262752U,	// S_BITSET0_B32_gfx6_gfx7
    4262752U,	// S_BITSET0_B32_vi
    4273058U,	// S_BITSET0_B64_gfx10
    4273058U,	// S_BITSET0_B64_gfx6_gfx7
    4273058U,	// S_BITSET0_B64_vi
    4262782U,	// S_BITSET1_B32_gfx10
    4262782U,	// S_BITSET1_B32_gfx6_gfx7
    4262782U,	// S_BITSET1_B32_vi
    4273088U,	// S_BITSET1_B64_gfx10
    4273088U,	// S_BITSET1_B64_gfx6_gfx7
    4273088U,	// S_BITSET1_B64_vi
    481042U,	// S_BRANCH
    481042U,	// S_BRANCH_pad_s_nop
    4264205U,	// S_BREV_B32_gfx10
    4264205U,	// S_BREV_B32_gfx6_gfx7
    4264205U,	// S_BREV_B32_vi
    4274109U,	// S_BREV_B64_gfx10
    4274109U,	// S_BREV_B64_gfx6_gfx7
    4274109U,	// S_BREV_B64_vi
    2218873814U,	// S_BUFFER_ATOMIC_ADD_IMM_RTN_gfx10
    2218873814U,	// S_BUFFER_ATOMIC_ADD_IMM_RTN_vi
    2151764950U,	// S_BUFFER_ATOMIC_ADD_IMM_gfx10
    2151764950U,	// S_BUFFER_ATOMIC_ADD_IMM_vi
    2218873814U,	// S_BUFFER_ATOMIC_ADD_SGPR_RTN_gfx10
    2218873814U,	// S_BUFFER_ATOMIC_ADD_SGPR_RTN_vi
    2151764950U,	// S_BUFFER_ATOMIC_ADD_SGPR_gfx10
    2151764950U,	// S_BUFFER_ATOMIC_ADD_SGPR_vi
    2218864070U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_RTN_gfx10
    2218864070U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_RTN_vi
    2151755206U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_gfx10
    2151755206U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_vi
    2218864070U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_RTN_gfx10
    2218864070U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_RTN_vi
    2151755206U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_gfx10
    2151755206U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_vi
    2218873956U,	// S_BUFFER_ATOMIC_AND_IMM_RTN_gfx10
    2218873956U,	// S_BUFFER_ATOMIC_AND_IMM_RTN_vi
    2151765092U,	// S_BUFFER_ATOMIC_AND_IMM_gfx10
    2151765092U,	// S_BUFFER_ATOMIC_AND_IMM_vi
    2218873956U,	// S_BUFFER_ATOMIC_AND_SGPR_RTN_gfx10
    2218873956U,	// S_BUFFER_ATOMIC_AND_SGPR_RTN_vi
    2151765092U,	// S_BUFFER_ATOMIC_AND_SGPR_gfx10
    2151765092U,	// S_BUFFER_ATOMIC_AND_SGPR_vi
    2218864153U,	// S_BUFFER_ATOMIC_AND_X2_IMM_RTN_gfx10
    2218864153U,	// S_BUFFER_ATOMIC_AND_X2_IMM_RTN_vi
    2151755289U,	// S_BUFFER_ATOMIC_AND_X2_IMM_gfx10
    2151755289U,	// S_BUFFER_ATOMIC_AND_X2_IMM_vi
    2218864153U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_RTN_gfx10
    2218864153U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_RTN_vi
    2151755289U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_gfx10
    2151755289U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_vi
    2218877010U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_RTN_gfx10
    2218877010U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_RTN_vi
    2151768146U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_gfx10
    2151768146U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_vi
    2218877010U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_RTN_gfx10
    2218877010U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_RTN_vi
    2151768146U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_gfx10
    2151768146U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_vi
    2218864589U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_RTN_gfx10
    2218864589U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_RTN_vi
    2151755725U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_gfx10
    2151755725U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_vi
    2218864589U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_RTN_gfx10
    2218864589U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_RTN_vi
    2151755725U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_gfx10
    2151755725U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_vi
    2218873537U,	// S_BUFFER_ATOMIC_DEC_IMM_RTN_gfx10
    2218873537U,	// S_BUFFER_ATOMIC_DEC_IMM_RTN_vi
    2151764673U,	// S_BUFFER_ATOMIC_DEC_IMM_gfx10
    2151764673U,	// S_BUFFER_ATOMIC_DEC_IMM_vi
    2218873537U,	// S_BUFFER_ATOMIC_DEC_SGPR_RTN_gfx10
    2218873537U,	// S_BUFFER_ATOMIC_DEC_SGPR_RTN_vi
    2151764673U,	// S_BUFFER_ATOMIC_DEC_SGPR_gfx10
    2151764673U,	// S_BUFFER_ATOMIC_DEC_SGPR_vi
    2218863904U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_RTN_gfx10
    2218863904U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_RTN_vi
    2151755040U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_gfx10
    2151755040U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_vi
    2218863904U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_RTN_gfx10
    2218863904U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_RTN_vi
    2151755040U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_gfx10
    2151755040U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_vi
    2218873626U,	// S_BUFFER_ATOMIC_INC_IMM_RTN_gfx10
    2218873626U,	// S_BUFFER_ATOMIC_INC_IMM_RTN_vi
    2151764762U,	// S_BUFFER_ATOMIC_INC_IMM_gfx10
    2151764762U,	// S_BUFFER_ATOMIC_INC_IMM_vi
    2218873626U,	// S_BUFFER_ATOMIC_INC_SGPR_RTN_gfx10
    2218873626U,	// S_BUFFER_ATOMIC_INC_SGPR_RTN_vi
    2151764762U,	// S_BUFFER_ATOMIC_INC_SGPR_gfx10
    2151764762U,	// S_BUFFER_ATOMIC_INC_SGPR_vi
    2218863987U,	// S_BUFFER_ATOMIC_INC_X2_IMM_RTN_gfx10
    2218863987U,	// S_BUFFER_ATOMIC_INC_X2_IMM_RTN_vi
    2151755123U,	// S_BUFFER_ATOMIC_INC_X2_IMM_gfx10
    2151755123U,	// S_BUFFER_ATOMIC_INC_X2_IMM_vi
    2218863987U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_RTN_gfx10
    2218863987U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_RTN_vi
    2151755123U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_gfx10
    2151755123U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_vi
    2218877413U,	// S_BUFFER_ATOMIC_OR_IMM_RTN_gfx10
    2218877413U,	// S_BUFFER_ATOMIC_OR_IMM_RTN_vi
    2151768549U,	// S_BUFFER_ATOMIC_OR_IMM_gfx10
    2151768549U,	// S_BUFFER_ATOMIC_OR_IMM_vi
    2218877413U,	// S_BUFFER_ATOMIC_OR_SGPR_RTN_gfx10
    2218877413U,	// S_BUFFER_ATOMIC_OR_SGPR_RTN_vi
    2151768549U,	// S_BUFFER_ATOMIC_OR_SGPR_gfx10
    2151768549U,	// S_BUFFER_ATOMIC_OR_SGPR_vi
    2218864762U,	// S_BUFFER_ATOMIC_OR_X2_IMM_RTN_gfx10
    2218864762U,	// S_BUFFER_ATOMIC_OR_X2_IMM_RTN_vi
    2151755898U,	// S_BUFFER_ATOMIC_OR_X2_IMM_gfx10
    2151755898U,	// S_BUFFER_ATOMIC_OR_X2_IMM_vi
    2218864762U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_RTN_gfx10
    2218864762U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_RTN_vi
    2151755898U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_gfx10
    2151755898U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_vi
    2218878351U,	// S_BUFFER_ATOMIC_SMAX_IMM_RTN_gfx10
    2218878351U,	// S_BUFFER_ATOMIC_SMAX_IMM_RTN_vi
    2151769487U,	// S_BUFFER_ATOMIC_SMAX_IMM_gfx10
    2151769487U,	// S_BUFFER_ATOMIC_SMAX_IMM_vi
    2218878351U,	// S_BUFFER_ATOMIC_SMAX_SGPR_RTN_gfx10
    2218878351U,	// S_BUFFER_ATOMIC_SMAX_SGPR_RTN_vi
    2151769487U,	// S_BUFFER_ATOMIC_SMAX_SGPR_gfx10
    2151769487U,	// S_BUFFER_ATOMIC_SMAX_SGPR_vi
    2218864993U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_RTN_gfx10
    2218864993U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_RTN_vi
    2151756129U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_gfx10
    2151756129U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_vi
    2218864993U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_RTN_gfx10
    2218864993U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_RTN_vi
    2151756129U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_gfx10
    2151756129U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_vi
    2218875956U,	// S_BUFFER_ATOMIC_SMIN_IMM_RTN_gfx10
    2218875956U,	// S_BUFFER_ATOMIC_SMIN_IMM_RTN_vi
    2151767092U,	// S_BUFFER_ATOMIC_SMIN_IMM_gfx10
    2151767092U,	// S_BUFFER_ATOMIC_SMIN_IMM_vi
    2218875956U,	// S_BUFFER_ATOMIC_SMIN_SGPR_RTN_gfx10
    2218875956U,	// S_BUFFER_ATOMIC_SMIN_SGPR_RTN_vi
    2151767092U,	// S_BUFFER_ATOMIC_SMIN_SGPR_gfx10
    2151767092U,	// S_BUFFER_ATOMIC_SMIN_SGPR_vi
    2218864325U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_RTN_gfx10
    2218864325U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_RTN_vi
    2151755461U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_gfx10
    2151755461U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_vi
    2218864325U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_RTN_gfx10
    2218864325U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_RTN_vi
    2151755461U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_gfx10
    2151755461U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_vi
    2218873375U,	// S_BUFFER_ATOMIC_SUB_IMM_RTN_gfx10
    2218873375U,	// S_BUFFER_ATOMIC_SUB_IMM_RTN_vi
    2151764511U,	// S_BUFFER_ATOMIC_SUB_IMM_gfx10
    2151764511U,	// S_BUFFER_ATOMIC_SUB_IMM_vi
    2218873375U,	// S_BUFFER_ATOMIC_SUB_SGPR_RTN_gfx10
    2218873375U,	// S_BUFFER_ATOMIC_SUB_SGPR_RTN_vi
    2151764511U,	// S_BUFFER_ATOMIC_SUB_SGPR_gfx10
    2151764511U,	// S_BUFFER_ATOMIC_SUB_SGPR_vi
    2218863821U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_RTN_gfx10
    2218863821U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_RTN_vi
    2151754957U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_gfx10
    2151754957U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_vi
    2218863821U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_RTN_gfx10
    2218863821U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_RTN_vi
    2151754957U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_gfx10
    2151754957U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_vi
    2218876910U,	// S_BUFFER_ATOMIC_SWAP_IMM_RTN_gfx10
    2218876910U,	// S_BUFFER_ATOMIC_SWAP_IMM_RTN_vi
    2151768046U,	// S_BUFFER_ATOMIC_SWAP_IMM_gfx10
    2151768046U,	// S_BUFFER_ATOMIC_SWAP_IMM_vi
    2218876910U,	// S_BUFFER_ATOMIC_SWAP_SGPR_RTN_gfx10
    2218876910U,	// S_BUFFER_ATOMIC_SWAP_SGPR_RTN_vi
    2151768046U,	// S_BUFFER_ATOMIC_SWAP_SGPR_gfx10
    2151768046U,	// S_BUFFER_ATOMIC_SWAP_SGPR_vi
    2218864499U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_RTN_gfx10
    2218864499U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_RTN_vi
    2151755635U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_gfx10
    2151755635U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_vi
    2218864499U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_RTN_gfx10
    2218864499U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_RTN_vi
    2151755635U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_gfx10
    2151755635U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_vi
    2218878445U,	// S_BUFFER_ATOMIC_UMAX_IMM_RTN_gfx10
    2218878445U,	// S_BUFFER_ATOMIC_UMAX_IMM_RTN_vi
    2151769581U,	// S_BUFFER_ATOMIC_UMAX_IMM_gfx10
    2151769581U,	// S_BUFFER_ATOMIC_UMAX_IMM_vi
    2218878445U,	// S_BUFFER_ATOMIC_UMAX_SGPR_RTN_gfx10
    2218878445U,	// S_BUFFER_ATOMIC_UMAX_SGPR_RTN_vi
    2151769581U,	// S_BUFFER_ATOMIC_UMAX_SGPR_gfx10
    2151769581U,	// S_BUFFER_ATOMIC_UMAX_SGPR_vi
    2218865080U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_RTN_gfx10
    2218865080U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_RTN_vi
    2151756216U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_gfx10
    2151756216U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_vi
    2218865080U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_RTN_gfx10
    2218865080U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_RTN_vi
    2151756216U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_gfx10
    2151756216U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_vi
    2218876050U,	// S_BUFFER_ATOMIC_UMIN_IMM_RTN_gfx10
    2218876050U,	// S_BUFFER_ATOMIC_UMIN_IMM_RTN_vi
    2151767186U,	// S_BUFFER_ATOMIC_UMIN_IMM_gfx10
    2151767186U,	// S_BUFFER_ATOMIC_UMIN_IMM_vi
    2218876050U,	// S_BUFFER_ATOMIC_UMIN_SGPR_RTN_gfx10
    2218876050U,	// S_BUFFER_ATOMIC_UMIN_SGPR_RTN_vi
    2151767186U,	// S_BUFFER_ATOMIC_UMIN_SGPR_gfx10
    2151767186U,	// S_BUFFER_ATOMIC_UMIN_SGPR_vi
    2218864412U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_RTN_gfx10
    2218864412U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_RTN_vi
    2151755548U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_gfx10
    2151755548U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_vi
    2218864412U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_RTN_gfx10
    2218864412U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_RTN_vi
    2151755548U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_gfx10
    2151755548U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_vi
    2218877499U,	// S_BUFFER_ATOMIC_XOR_IMM_RTN_gfx10
    2218877499U,	// S_BUFFER_ATOMIC_XOR_IMM_RTN_vi
    2151768635U,	// S_BUFFER_ATOMIC_XOR_IMM_gfx10
    2151768635U,	// S_BUFFER_ATOMIC_XOR_IMM_vi
    2218877499U,	// S_BUFFER_ATOMIC_XOR_SGPR_RTN_gfx10
    2218877499U,	// S_BUFFER_ATOMIC_XOR_SGPR_RTN_vi
    2151768635U,	// S_BUFFER_ATOMIC_XOR_SGPR_gfx10
    2151768635U,	// S_BUFFER_ATOMIC_XOR_SGPR_vi
    2218864842U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_RTN_gfx10
    2218864842U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_RTN_vi
    2151755978U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_gfx10
    2151755978U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_vi
    2218864842U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_RTN_gfx10
    2218864842U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_RTN_vi
    2151755978U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_gfx10
    2151755978U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_vi
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_IMM_ci
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_IMM_gfx10
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_IMM_si
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_IMM_vi
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_SGPR_gfx10
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_SGPR_si
    2151762715U,	// S_BUFFER_LOAD_DWORDX16_SGPR_vi
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_IMM_ci
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_IMM_gfx10
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_IMM_si
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_IMM_vi
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_SGPR_gfx10
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_SGPR_si
    2151756325U,	// S_BUFFER_LOAD_DWORDX2_SGPR_vi
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_IMM_ci
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_IMM_gfx10
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_IMM_si
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_IMM_vi
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_SGPR_gfx10
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_SGPR_si
    2151760502U,	// S_BUFFER_LOAD_DWORDX4_SGPR_vi
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_IMM_ci
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_IMM_gfx10
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_IMM_si
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_IMM_vi
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_SGPR_gfx10
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_SGPR_si
    2151763101U,	// S_BUFFER_LOAD_DWORDX8_SGPR_vi
    2151765251U,	// S_BUFFER_LOAD_DWORD_IMM_ci
    2151765251U,	// S_BUFFER_LOAD_DWORD_IMM_gfx10
    2151765251U,	// S_BUFFER_LOAD_DWORD_IMM_si
    2151765251U,	// S_BUFFER_LOAD_DWORD_IMM_vi
    2151765251U,	// S_BUFFER_LOAD_DWORD_SGPR_gfx10
    2151765251U,	// S_BUFFER_LOAD_DWORD_SGPR_si
    2151765251U,	// S_BUFFER_LOAD_DWORD_SGPR_vi
    2151756430U,	// S_BUFFER_STORE_DWORDX2_IMM_gfx10
    2151756430U,	// S_BUFFER_STORE_DWORDX2_IMM_vi
    2151756430U,	// S_BUFFER_STORE_DWORDX2_SGPR_gfx10
    2151756430U,	// S_BUFFER_STORE_DWORDX2_SGPR_vi
    2151760607U,	// S_BUFFER_STORE_DWORDX4_IMM_gfx10
    2151760607U,	// S_BUFFER_STORE_DWORDX4_IMM_vi
    2151760607U,	// S_BUFFER_STORE_DWORDX4_SGPR_gfx10
    2151760607U,	// S_BUFFER_STORE_DWORDX4_SGPR_vi
    2151765346U,	// S_BUFFER_STORE_DWORD_IMM_gfx10
    2151765346U,	// S_BUFFER_STORE_DWORD_IMM_vi
    2151765346U,	// S_BUFFER_STORE_DWORD_SGPR_gfx10
    2151765346U,	// S_BUFFER_STORE_DWORD_SGPR_vi
    675362407U,	// S_CALL_B64_gfx10
    675362407U,	// S_CALL_B64_vi
    483969U,	// S_CBRANCH_CDBGSYS
    483703U,	// S_CBRANCH_CDBGSYS_AND_USER
    483703U,	// S_CBRANCH_CDBGSYS_AND_USER_pad_s_nop
    483731U,	// S_CBRANCH_CDBGSYS_OR_USER
    483731U,	// S_CBRANCH_CDBGSYS_OR_USER_pad_s_nop
    483969U,	// S_CBRANCH_CDBGSYS_pad_s_nop
    483758U,	// S_CBRANCH_CDBGUSER
    483758U,	// S_CBRANCH_CDBGUSER_pad_s_nop
    485166U,	// S_CBRANCH_EXECNZ
    485166U,	// S_CBRANCH_EXECNZ_pad_s_nop
    485058U,	// S_CBRANCH_EXECZ
    485058U,	// S_CBRANCH_EXECZ_pad_s_nop
    4282849U,	// S_CBRANCH_G_FORK_gfx6_gfx7
    4282849U,	// S_CBRANCH_G_FORK_vi
    675371507U,	// S_CBRANCH_I_FORK_gfx6_gfx7
    675371507U,	// S_CBRANCH_I_FORK_vi
    89289U,	// S_CBRANCH_JOIN_gfx6_gfx7
    89289U,	// S_CBRANCH_JOIN_vi
    461617U,	// S_CBRANCH_SCC0
    461617U,	// S_CBRANCH_SCC0_pad_s_nop
    461633U,	// S_CBRANCH_SCC1
    461633U,	// S_CBRANCH_SCC1_pad_s_nop
    485149U,	// S_CBRANCH_VCCNZ
    485149U,	// S_CBRANCH_VCCNZ_pad_s_nop
    485042U,	// S_CBRANCH_VCCZ
    485042U,	// S_CBRANCH_VCCZ_pad_s_nop
    546332U,	// S_CLAUSE
    742467791U,	// S_CMOVK_I32_gfx10
    742467791U,	// S_CMOVK_I32_gfx6_gfx7
    742467791U,	// S_CMOVK_I32_vi
    4264228U,	// S_CMOV_B32_gfx10
    4264228U,	// S_CMOV_B32_gfx6_gfx7
    4264228U,	// S_CMOV_B32_vi
    4274162U,	// S_CMOV_B64_gfx10
    4274162U,	// S_CMOV_B64_gfx6_gfx7
    4274162U,	// S_CMOV_B64_vi
    742467873U,	// S_CMPK_EQ_I32_gfx10
    742467873U,	// S_CMPK_EQ_I32_gfx6_gfx7
    742467873U,	// S_CMPK_EQ_I32_vi
    742468692U,	// S_CMPK_EQ_U32_gfx10
    742468692U,	// S_CMPK_EQ_U32_gfx6_gfx7
    742468692U,	// S_CMPK_EQ_U32_vi
    742467625U,	// S_CMPK_GE_I32_gfx10
    742467625U,	// S_CMPK_GE_I32_gfx6_gfx7
    742467625U,	// S_CMPK_GE_I32_vi
    742468422U,	// S_CMPK_GE_U32_gfx10
    742468422U,	// S_CMPK_GE_U32_gfx6_gfx7
    742468422U,	// S_CMPK_GE_U32_vi
    742467925U,	// S_CMPK_GT_I32_gfx10
    742467925U,	// S_CMPK_GT_I32_gfx6_gfx7
    742467925U,	// S_CMPK_GT_I32_vi
    742468721U,	// S_CMPK_GT_U32_gfx10
    742468721U,	// S_CMPK_GT_U32_gfx6_gfx7
    742468721U,	// S_CMPK_GT_U32_vi
    742467654U,	// S_CMPK_LE_I32_gfx10
    742467654U,	// S_CMPK_LE_I32_gfx6_gfx7
    742467654U,	// S_CMPK_LE_I32_vi
    742468451U,	// S_CMPK_LE_U32_gfx10
    742468451U,	// S_CMPK_LE_U32_gfx6_gfx7
    742468451U,	// S_CMPK_LE_U32_vi
    742467698U,	// S_CMPK_LG_I32_gfx10
    742467698U,	// S_CMPK_LG_I32_gfx6_gfx7
    742467698U,	// S_CMPK_LG_I32_vi
    742468480U,	// S_CMPK_LG_U32_gfx10
    742468480U,	// S_CMPK_LG_U32_gfx6_gfx7
    742468480U,	// S_CMPK_LG_U32_vi
    742467967U,	// S_CMPK_LT_I32_gfx10
    742467967U,	// S_CMPK_LT_I32_gfx6_gfx7
    742467967U,	// S_CMPK_LT_I32_vi
    742468750U,	// S_CMPK_LT_U32_gfx10
    742468750U,	// S_CMPK_LT_U32_gfx6_gfx7
    742468750U,	// S_CMPK_LT_U32_vi
    4270384U,	// S_CMP_EQ_I32
    4271203U,	// S_CMP_EQ_U32
    4276738U,	// S_CMP_EQ_U64
    4270136U,	// S_CMP_GE_I32
    4270933U,	// S_CMP_GE_U32
    4270436U,	// S_CMP_GT_I32
    4271232U,	// S_CMP_GT_U32
    4270165U,	// S_CMP_LE_I32
    4270962U,	// S_CMP_LE_U32
    4270209U,	// S_CMP_LG_I32
    4270991U,	// S_CMP_LG_U32
    4276599U,	// S_CMP_LG_U64
    4270478U,	// S_CMP_LT_I32
    4271261U,	// S_CMP_LT_U32
    32861U,	// S_CODE_END
    2151747797U,	// S_CSELECT_B32_gfx10
    2151747797U,	// S_CSELECT_B32_gfx6_gfx7
    2151747797U,	// S_CSELECT_B32_vi
    2151757717U,	// S_CSELECT_B64_gfx10
    2151757717U,	// S_CSELECT_B64_gfx6_gfx7
    2151757717U,	// S_CSELECT_B64_vi
    809587912U,	// S_DCACHE_DISCARD_IMM_gfx10
    809587912U,	// S_DCACHE_DISCARD_IMM_vi
    4281544U,	// S_DCACHE_DISCARD_SGPR_gfx10
    4281544U,	// S_DCACHE_DISCARD_SGPR_vi
    809578070U,	// S_DCACHE_DISCARD_X2_IMM_gfx10
    809578070U,	// S_DCACHE_DISCARD_X2_IMM_vi
    4271702U,	// S_DCACHE_DISCARD_X2_SGPR_gfx10
    4271702U,	// S_DCACHE_DISCARD_X2_SGPR_vi
    33031U,	// S_DCACHE_INV_VOL_ci
    33031U,	// S_DCACHE_INV_VOL_vi
    33159U,	// S_DCACHE_INV_gfx10
    33159U,	// S_DCACHE_INV_si
    33159U,	// S_DCACHE_INV_vi
    33015U,	// S_DCACHE_WB_VOL_vi
    32816U,	// S_DCACHE_WB_gfx10
    32816U,	// S_DCACHE_WB_vi
    88889U,	// S_DECPERFLEVEL
    87500U,	// S_DENORM_MODE
    622872U,	// S_ENDPGM
    32927U,	// S_ENDPGM_ORDERED_PS_DONE
    32846U,	// S_ENDPGM_SAVED
    4262797U,	// S_FF0_I32_B32_gfx10
    4262797U,	// S_FF0_I32_B32_gfx6_gfx7
    4262797U,	// S_FF0_I32_B32_vi
    4273103U,	// S_FF0_I32_B64_gfx10
    4273103U,	// S_FF0_I32_B64_gfx6_gfx7
    4273103U,	// S_FF0_I32_B64_vi
    4262829U,	// S_FF1_I32_B32_gfx10
    4262829U,	// S_FF1_I32_B32_gfx6_gfx7
    4262829U,	// S_FF1_I32_B32_vi
    4273135U,	// S_FF1_I32_B64_gfx10
    4273135U,	// S_FF1_I32_B64_gfx6_gfx7
    4273135U,	// S_FF1_I32_B64_vi
    4262861U,	// S_FLBIT_I32_B32_gfx10
    4262861U,	// S_FLBIT_I32_B32_gfx6_gfx7
    4262861U,	// S_FLBIT_I32_B32_vi
    4273167U,	// S_FLBIT_I32_B64_gfx10
    4273167U,	// S_FLBIT_I32_B64_gfx6_gfx7
    4273167U,	// S_FLBIT_I32_B64_vi
    4276250U,	// S_FLBIT_I32_I64_gfx10
    4276250U,	// S_FLBIT_I32_I64_gfx6_gfx7
    4276250U,	// S_FLBIT_I32_I64_vi
    4270450U,	// S_FLBIT_I32_gfx10
    4270450U,	// S_FLBIT_I32_gfx6_gfx7
    4270450U,	// S_FLBIT_I32_vi
    79301U,	// S_GETPC_B64_gfx10
    79301U,	// S_GETPC_B64_gfx6_gfx7
    79301U,	// S_GETPC_B64_vi
    876678963U,	// S_GETREG_B32_gfx10
    876678963U,	// S_GETREG_B32_gfx6_gfx7
    876678963U,	// S_GETREG_B32_vi
    90408U,	// S_GET_WAVEID_IN_WORKGROUP_gfx10
    33149U,	// S_GL1_INV_gfx10
    33172U,	// S_ICACHE_INV
    88905U,	// S_INCPERFLEVEL
    546588U,	// S_INST_PREFETCH
    2151762739U,	// S_LOAD_DWORDX16_IMM_ci
    2151762739U,	// S_LOAD_DWORDX16_IMM_gfx10
    2151762739U,	// S_LOAD_DWORDX16_IMM_si
    2151762739U,	// S_LOAD_DWORDX16_IMM_vi
    2151762739U,	// S_LOAD_DWORDX16_SGPR_gfx10
    2151762739U,	// S_LOAD_DWORDX16_SGPR_si
    2151762739U,	// S_LOAD_DWORDX16_SGPR_vi
    2151756348U,	// S_LOAD_DWORDX2_IMM_ci
    2151756348U,	// S_LOAD_DWORDX2_IMM_gfx10
    2151756348U,	// S_LOAD_DWORDX2_IMM_si
    2151756348U,	// S_LOAD_DWORDX2_IMM_vi
    2151756348U,	// S_LOAD_DWORDX2_SGPR_gfx10
    2151756348U,	// S_LOAD_DWORDX2_SGPR_si
    2151756348U,	// S_LOAD_DWORDX2_SGPR_vi
    2151760525U,	// S_LOAD_DWORDX4_IMM_ci
    2151760525U,	// S_LOAD_DWORDX4_IMM_gfx10
    2151760525U,	// S_LOAD_DWORDX4_IMM_si
    2151760525U,	// S_LOAD_DWORDX4_IMM_vi
    2151760525U,	// S_LOAD_DWORDX4_SGPR_gfx10
    2151760525U,	// S_LOAD_DWORDX4_SGPR_si
    2151760525U,	// S_LOAD_DWORDX4_SGPR_vi
    2151763124U,	// S_LOAD_DWORDX8_IMM_ci
    2151763124U,	// S_LOAD_DWORDX8_IMM_gfx10
    2151763124U,	// S_LOAD_DWORDX8_IMM_si
    2151763124U,	// S_LOAD_DWORDX8_IMM_vi
    2151763124U,	// S_LOAD_DWORDX8_SGPR_gfx10
    2151763124U,	// S_LOAD_DWORDX8_SGPR_si
    2151763124U,	// S_LOAD_DWORDX8_SGPR_vi
    2151765272U,	// S_LOAD_DWORD_IMM_ci
    2151765272U,	// S_LOAD_DWORD_IMM_gfx10
    2151765272U,	// S_LOAD_DWORD_IMM_si
    2151765272U,	// S_LOAD_DWORD_IMM_vi
    2151765272U,	// S_LOAD_DWORD_SGPR_gfx10
    2151765272U,	// S_LOAD_DWORD_SGPR_si
    2151765272U,	// S_LOAD_DWORD_SGPR_vi
    2151754448U,	// S_LSHL1_ADD_U32_gfx10
    2151754448U,	// S_LSHL1_ADD_U32_vi
    2151754465U,	// S_LSHL2_ADD_U32_gfx10
    2151754465U,	// S_LSHL2_ADD_U32_vi
    2151754482U,	// S_LSHL3_ADD_U32_gfx10
    2151754482U,	// S_LSHL3_ADD_U32_vi
    2151754499U,	// S_LSHL4_ADD_U32_gfx10
    2151754499U,	// S_LSHL4_ADD_U32_vi
    2151747449U,	// S_LSHL_B32_gfx10
    2151747449U,	// S_LSHL_B32_gfx6_gfx7
    2151747449U,	// S_LSHL_B32_vi
    2151757391U,	// S_LSHL_B64_gfx10
    2151757391U,	// S_LSHL_B64_gfx6_gfx7
    2151757391U,	// S_LSHL_B64_vi
    2151747681U,	// S_LSHR_B32_gfx10
    2151747681U,	// S_LSHR_B32_gfx6_gfx7
    2151747681U,	// S_LSHR_B32_vi
    2151757618U,	// S_LSHR_B64_gfx10
    2151757618U,	// S_LSHR_B64_gfx6_gfx7
    2151757618U,	// S_LSHR_B64_vi
    2151754141U,	// S_MAX_I32_gfx10
    2151754141U,	// S_MAX_I32_gfx6_gfx7
    2151754141U,	// S_MAX_I32_vi
    2151754924U,	// S_MAX_U32_gfx10
    2151754924U,	// S_MAX_U32_gfx6_gfx7
    2151754924U,	// S_MAX_U32_vi
    87529U,	// S_MEMREALTIME_gfx10
    87529U,	// S_MEMREALTIME_vi
    87544U,	// S_MEMTIME_gfx10
    87544U,	// S_MEMTIME_si
    87544U,	// S_MEMTIME_vi
    2151753960U,	// S_MIN_I32_gfx10
    2151753960U,	// S_MIN_I32_gfx6_gfx7
    2151753960U,	// S_MIN_I32_vi
    2151754698U,	// S_MIN_U32_gfx10
    2151754698U,	// S_MIN_U32_gfx6_gfx7
    2151754698U,	// S_MIN_U32_vi
    742467779U,	// S_MOVK_I32_gfx10
    742467779U,	// S_MOVK_I32_gfx6_gfx7
    742467779U,	// S_MOVK_I32_vi
    4263537U,	// S_MOVRELD_B32_gfx10
    4263537U,	// S_MOVRELD_B32_gfx6_gfx7
    4263537U,	// S_MOVRELD_B32_vi
    4273644U,	// S_MOVRELD_B64_gfx10
    4273644U,	// S_MOVRELD_B64_gfx6_gfx7
    4273644U,	// S_MOVRELD_B64_vi
    4262954U,	// S_MOVRELSD_2_B32_gfx10
    4264134U,	// S_MOVRELS_B32_gfx10
    4264134U,	// S_MOVRELS_B32_gfx6_gfx7
    4264134U,	// S_MOVRELS_B32_vi
    4274054U,	// S_MOVRELS_B64_gfx10
    4274054U,	// S_MOVRELS_B64_gfx6_gfx7
    4274054U,	// S_MOVRELS_B64_vi
    4264217U,	// S_MOV_B32_gfx10
    4264217U,	// S_MOV_B32_gfx6_gfx7
    4264217U,	// S_MOV_B32_vi
    4274151U,	// S_MOV_B64_gfx10
    4274151U,	// S_MOV_B64_gfx6_gfx7
    4274151U,	// S_MOV_B64_vi
    608250039U,	// S_MULK_I32_gfx10
    608250039U,	// S_MULK_I32_gfx6_gfx7
    608250039U,	// S_MULK_I32_vi
    2151753871U,	// S_MUL_HI_I32_gfx10
    2151753871U,	// S_MUL_HI_I32_vi
    2151754653U,	// S_MUL_HI_U32_gfx10
    2151754653U,	// S_MUL_HI_U32_vi
    2151753948U,	// S_MUL_I32_gfx10
    2151753948U,	// S_MUL_I32_gfx6_gfx7
    2151753948U,	// S_MUL_I32_vi
    2151747212U,	// S_NAND_B32_gfx10
    2151747212U,	// S_NAND_B32_gfx6_gfx7
    2151747212U,	// S_NAND_B32_vi
    2151757319U,	// S_NAND_B64_gfx10
    2151757319U,	// S_NAND_B64_gfx6_gfx7
    2151757319U,	// S_NAND_B64_vi
    4263322U,	// S_NAND_SAVEEXEC_B32_gfx10
    4273450U,	// S_NAND_SAVEEXEC_B64_gfx10
    4273450U,	// S_NAND_SAVEEXEC_B64_gfx6_gfx7
    4273450U,	// S_NAND_SAVEEXEC_B64_vi
    90383U,	// S_NOP
    2151747747U,	// S_NOR_B32_gfx10
    2151747747U,	// S_NOR_B32_gfx6_gfx7
    2151747747U,	// S_NOR_B32_vi
    2151757667U,	// S_NOR_B64_gfx10
    2151757667U,	// S_NOR_B64_gfx6_gfx7
    2151757667U,	// S_NOR_B64_vi
    4263362U,	// S_NOR_SAVEEXEC_B32_gfx10
    4273490U,	// S_NOR_SAVEEXEC_B64_gfx10
    4273490U,	// S_NOR_SAVEEXEC_B64_gfx6_gfx7
    4273490U,	// S_NOR_SAVEEXEC_B64_vi
    4264180U,	// S_NOT_B32_gfx10
    4264180U,	// S_NOT_B32_gfx6_gfx7
    4264180U,	// S_NOT_B32_vi
    4274084U,	// S_NOT_B64_gfx10
    4274084U,	// S_NOT_B64_gfx6_gfx7
    4274084U,	// S_NOT_B64_vi
    4263238U,	// S_ORN1_SAVEEXEC_B32_gfx10
    4273366U,	// S_ORN1_SAVEEXEC_B64_gfx10
    4273366U,	// S_ORN1_SAVEEXEC_B64_vi
    2151746731U,	// S_ORN2_B32_gfx10
    2151746731U,	// S_ORN2_B32_gfx6_gfx7
    2151746731U,	// S_ORN2_B32_vi
    2151756943U,	// S_ORN2_B64_gfx10
    2151756943U,	// S_ORN2_B64_gfx6_gfx7
    2151756943U,	// S_ORN2_B64_vi
    4263281U,	// S_ORN2_SAVEEXEC_B32_gfx10
    4273409U,	// S_ORN2_SAVEEXEC_B64_gfx10
    4273409U,	// S_ORN2_SAVEEXEC_B64_gfx6_gfx7
    4273409U,	// S_ORN2_SAVEEXEC_B64_vi
    2151747723U,	// S_OR_B32_gfx10
    2151747723U,	// S_OR_B32_gfx6_gfx7
    2151747723U,	// S_OR_B32_vi
    2151757643U,	// S_OR_B64_gfx10
    2151757643U,	// S_OR_B64_gfx6_gfx7
    2151757643U,	// S_OR_B64_vi
    4263343U,	// S_OR_SAVEEXEC_B32_gfx10
    4273471U,	// S_OR_SAVEEXEC_B64_gfx10
    4273471U,	// S_OR_SAVEEXEC_B64_gfx6_gfx7
    4273471U,	// S_OR_SAVEEXEC_B64_vi
    2151760668U,	// S_PACK_HH_B32_B16_gfx10
    2151760668U,	// S_PACK_HH_B32_B16_vi
    2151760687U,	// S_PACK_LH_B32_B16_gfx10
    2151760687U,	// S_PACK_LH_B32_B16_vi
    2151760706U,	// S_PACK_LL_B32_B16_gfx10
    2151760706U,	// S_PACK_LL_B32_B16_vi
    4263770U,	// S_QUADMASK_B32_gfx10
    4263770U,	// S_QUADMASK_B32_gfx6_gfx7
    4263770U,	// S_QUADMASK_B32_vi
    4273727U,	// S_QUADMASK_B64_gfx10
    4273727U,	// S_QUADMASK_B64_gfx6_gfx7
    4273727U,	// S_QUADMASK_B64_vi
    79379U,	// S_RFE_B64_gfx10
    79379U,	// S_RFE_B64_gfx6_gfx7
    79379U,	// S_RFE_B64_vi
    4273694U,	// S_RFE_RESTORE_B64_vi
    546238U,	// S_ROUND_MODE
    2151756280U,	// S_SCRATCH_LOAD_DWORDX2_IMM_gfx10
    2151756280U,	// S_SCRATCH_LOAD_DWORDX2_IMM_vi
    2151756280U,	// S_SCRATCH_LOAD_DWORDX2_SGPR_gfx10
    2151756280U,	// S_SCRATCH_LOAD_DWORDX2_SGPR_vi
    2151760457U,	// S_SCRATCH_LOAD_DWORDX4_IMM_gfx10
    2151760457U,	// S_SCRATCH_LOAD_DWORDX4_IMM_vi
    2151760457U,	// S_SCRATCH_LOAD_DWORDX4_SGPR_gfx10
    2151760457U,	// S_SCRATCH_LOAD_DWORDX4_SGPR_vi
    2151765210U,	// S_SCRATCH_LOAD_DWORD_IMM_gfx10
    2151765210U,	// S_SCRATCH_LOAD_DWORD_IMM_vi
    2151765210U,	// S_SCRATCH_LOAD_DWORD_SGPR_gfx10
    2151765210U,	// S_SCRATCH_LOAD_DWORD_SGPR_vi
    2151756383U,	// S_SCRATCH_STORE_DWORDX2_IMM_gfx10
    2151756383U,	// S_SCRATCH_STORE_DWORDX2_IMM_vi
    2151756383U,	// S_SCRATCH_STORE_DWORDX2_SGPR_gfx10
    2151756383U,	// S_SCRATCH_STORE_DWORDX2_SGPR_vi
    2151760560U,	// S_SCRATCH_STORE_DWORDX4_IMM_gfx10
    2151760560U,	// S_SCRATCH_STORE_DWORDX4_IMM_vi
    2151760560U,	// S_SCRATCH_STORE_DWORDX4_SGPR_gfx10
    2151760560U,	// S_SCRATCH_STORE_DWORDX4_SGPR_vi
    2151765303U,	// S_SCRATCH_STORE_DWORD_IMM_gfx10
    2151765303U,	// S_SCRATCH_STORE_DWORD_IMM_vi
    2151765303U,	// S_SCRATCH_STORE_DWORD_SGPR_gfx10
    2151765303U,	// S_SCRATCH_STORE_DWORD_SGPR_vi
    677639U,	// S_SENDMSG
    680609U,	// S_SENDMSGHALT
    90800U,	// S_SETHALT
    88946U,	// S_SETKILL
    79314U,	// S_SETPC_B64_gfx10
    79314U,	// S_SETPC_B64_gfx6_gfx7
    79314U,	// S_SETPC_B64_vi
    90021U,	// S_SETPRIO
    724801U,	// S_SETREG_B32_gfx10
    724801U,	// S_SETREG_B32_gfx6_gfx7
    724801U,	// S_SETREG_B32_vi
    723934U,	// S_SETREG_IMM32_B32_gfx10
    723934U,	// S_SETREG_IMM32_B32_gfx6_gfx7
    723934U,	// S_SETREG_IMM32_B32_vi
    4284641U,	// S_SETVSKIP
    91684U,	// S_SET_GPR_IDX_IDX_vi
    819304U,	// S_SET_GPR_IDX_MODE
    32952U,	// S_SET_GPR_IDX_OFF
    21060825U,	// S_SET_GPR_IDX_ON
    4278628U,	// S_SEXT_I32_I16_gfx10
    4278628U,	// S_SEXT_I32_I16_gfx6_gfx7
    4278628U,	// S_SEXT_I32_I16_vi
    4279301U,	// S_SEXT_I32_I8_gfx10
    4279301U,	// S_SEXT_I32_I8_gfx6_gfx7
    4279301U,	// S_SEXT_I32_I8_vi
    90328U,	// S_SLEEP
    2151756454U,	// S_STORE_DWORDX2_IMM_gfx10
    2151756454U,	// S_STORE_DWORDX2_IMM_vi
    2151756454U,	// S_STORE_DWORDX2_SGPR_gfx10
    2151756454U,	// S_STORE_DWORDX2_SGPR_vi
    2151760631U,	// S_STORE_DWORDX4_IMM_gfx10
    2151760631U,	// S_STORE_DWORDX4_IMM_vi
    2151760631U,	// S_STORE_DWORDX4_SGPR_gfx10
    2151760631U,	// S_STORE_DWORDX4_SGPR_vi
    2151765368U,	// S_STORE_DWORD_IMM_gfx10
    2151765368U,	// S_STORE_DWORD_IMM_vi
    2151765368U,	// S_STORE_DWORD_SGPR_gfx10
    2151765368U,	// S_STORE_DWORD_SGPR_vi
    2151754353U,	// S_SUBB_U32_gfx10
    2151754353U,	// S_SUBB_U32_gfx6_gfx7
    2151754353U,	// S_SUBB_U32_vi
    943938491U,	// S_SUBVECTOR_LOOP_BEGIN_gfx10
    943936664U,	// S_SUBVECTOR_LOOP_END_gfx10
    2151753675U,	// S_SUB_I32_gfx10
    2151753675U,	// S_SUB_I32_gfx6_gfx7
    2151753675U,	// S_SUB_I32_vi
    2151754366U,	// S_SUB_U32_gfx10
    2151754366U,	// S_SUB_U32_gfx6_gfx7
    2151754366U,	// S_SUB_U32_vi
    4273591U,	// S_SWAPPC_B64_gfx10
    4273591U,	// S_SWAPPC_B64_gfx6_gfx7
    4273591U,	// S_SWAPPC_B64_vi
    90047U,	// S_TRAP
    32803U,	// S_TTRACEDATA
    547709U,	// S_TTRACEDATA_IMM
    548075U,	// S_VERSION_gfx10
    877314U,	// S_WAITCNT
    549487U,	// S_WAITCNT_DEPCTR
    742482655U,	// S_WAITCNT_EXPCNT_gfx10
    32915U,	// S_WAITCNT_IDLE
    742482619U,	// S_WAITCNT_LGKMCNT_gfx10
    742482638U,	// S_WAITCNT_VMCNT_gfx10
    742482673U,	// S_WAITCNT_VSCNT_gfx10
    33096U,	// S_WAKEUP
    4263835U,	// S_WQM_B32_gfx10
    4263835U,	// S_WQM_B32_gfx6_gfx7
    4263835U,	// S_WQM_B32_vi
    4273790U,	// S_WQM_B64_gfx10
    4273790U,	// S_WQM_B64_gfx6_gfx7
    4273790U,	// S_WQM_B64_vi
    2151747758U,	// S_XNOR_B32_gfx10
    2151747758U,	// S_XNOR_B32_gfx6_gfx7
    2151747758U,	// S_XNOR_B32_vi
    2151757678U,	// S_XNOR_B64_gfx10
    2151757678U,	// S_XNOR_B64_gfx6_gfx7
    2151757678U,	// S_XNOR_B64_vi
    4263382U,	// S_XNOR_SAVEEXEC_B32_gfx10
    4273510U,	// S_XNOR_SAVEEXEC_B64_gfx10
    4273510U,	// S_XNOR_SAVEEXEC_B64_gfx6_gfx7
    4273510U,	// S_XNOR_SAVEEXEC_B64_vi
    2151747771U,	// S_XOR_B32_gfx10
    2151747771U,	// S_XOR_B32_gfx6_gfx7
    2151747771U,	// S_XOR_B32_vi
    2151757691U,	// S_XOR_B64_gfx10
    2151757691U,	// S_XOR_B64_gfx6_gfx7
    2151757691U,	// S_XOR_B64_vi
    4263403U,	// S_XOR_SAVEEXEC_B32_gfx10
    4273531U,	// S_XOR_SAVEEXEC_B64_gfx10
    4273531U,	// S_XOR_SAVEEXEC_B64_gfx6_gfx7
    4273531U,	// S_XOR_SAVEEXEC_B64_vi
    2151769115U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10
    2151769115U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_vi
    2151769115U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_gfx10
    2151769115U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_vi
    2151769115U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_gfx10
    2151769115U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_vi
    2162254875U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_gfx10
    2162254875U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_vi
    2151769115U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    2151769115U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    2151769115U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    2162254875U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    2151769920U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_gfx10
    2151769920U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_vi
    2151769920U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_gfx10
    2151769920U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_vi
    2151769920U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_gfx10
    2151769920U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_vi
    2162255680U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_gfx10
    2162255680U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_vi
    2151769920U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    2151769920U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    2151769920U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    2162255680U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    2151769672U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN_gfx10
    2151769672U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN_vi
    2151769672U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN_gfx10
    2151769672U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN_vi
    2151769672U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN_gfx10
    2151769672U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN_vi
    2162255432U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET_gfx10
    2162255432U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET_vi
    2151769672U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    2151769672U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    2151769672U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    2162255432U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    2151769229U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN_gfx10
    2151769229U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN_vi
    2151769229U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN_gfx10
    2151769229U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN_vi
    2151769229U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN_gfx10
    2151769229U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN_vi
    2162254989U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET_gfx10
    2162254989U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET_vi
    2151769229U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    2151769229U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_gfx80
    2151769229U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_gfx80
    2162254989U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_gfx80
    2151769176U,	// TBUFFER_LOAD_FORMAT_XYZW_ADDR64_gfx6_gfx7
    2151769176U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx10
    2151769176U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    2151769176U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_vi
    2151769176U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx10
    2151769176U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx6_gfx7
    2151769176U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_vi
    2151769176U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx10
    2151769176U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx6_gfx7
    2151769176U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_vi
    2162254936U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx10
    2162254936U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx6_gfx7
    2162254936U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_vi
    2151769979U,	// TBUFFER_LOAD_FORMAT_XYZ_ADDR64_gfx6_gfx7
    2151769979U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx10
    2151769979U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    2151769979U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_vi
    2151769979U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx10
    2151769979U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx6_gfx7
    2151769979U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_vi
    2151769979U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx10
    2151769979U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx6_gfx7
    2151769979U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_vi
    2162255739U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx10
    2162255739U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx6_gfx7
    2162255739U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_vi
    2151769729U,	// TBUFFER_LOAD_FORMAT_XY_ADDR64_gfx6_gfx7
    2151769729U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_gfx10
    2151769729U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_gfx6_gfx7
    2151769729U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_vi
    2151769729U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_gfx10
    2151769729U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_gfx6_gfx7
    2151769729U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_vi
    2151769729U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_gfx10
    2151769729U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_gfx6_gfx7
    2151769729U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_vi
    2162255489U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_gfx10
    2162255489U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_gfx6_gfx7
    2162255489U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_vi
    2151769343U,	// TBUFFER_LOAD_FORMAT_X_ADDR64_gfx6_gfx7
    2151769343U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_gfx10
    2151769343U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_gfx6_gfx7
    2151769343U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_vi
    2151769343U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_gfx10
    2151769343U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_gfx6_gfx7
    2151769343U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_vi
    2151769343U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_gfx10
    2151769343U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_gfx6_gfx7
    2151769343U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_vi
    2162255103U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_gfx10
    2162255103U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_gfx6_gfx7
    2162255103U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_vi
    2151769145U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_gfx10
    2151769145U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_vi
    2151769145U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_gfx10
    2151769145U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_vi
    2151769145U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_gfx10
    2151769145U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_vi
    2162254905U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_gfx10
    2162254905U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_vi
    2151769145U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    2151769145U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    2151769145U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    2162254905U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    2151769949U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_gfx10
    2151769949U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_vi
    2151769949U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN_gfx10
    2151769949U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN_vi
    2151769949U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN_gfx10
    2151769949U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN_vi
    2162255709U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET_gfx10
    2162255709U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET_vi
    2151769949U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    2151769949U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    2151769949U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    2162255709U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    2151769700U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_gfx10
    2151769700U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_vi
    2151769700U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN_gfx10
    2151769700U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN_vi
    2151769700U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN_gfx10
    2151769700U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN_vi
    2162255460U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET_gfx10
    2162255460U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET_vi
    2151769700U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    2151769700U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    2151769700U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    2162255460U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    2151769256U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN_gfx10
    2151769256U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN_vi
    2151769256U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN_gfx10
    2151769256U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN_vi
    2151769256U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN_gfx10
    2151769256U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN_vi
    2162255016U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET_gfx10
    2162255016U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET_vi
    2151769256U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    2151769256U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_gfx80
    2151769256U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_gfx80
    2162255016U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_gfx80
    2151769202U,	// TBUFFER_STORE_FORMAT_XYZW_ADDR64_gfx6_gfx7
    2151769202U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx10
    2151769202U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    2151769202U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_vi
    2151769202U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_gfx10
    2151769202U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_gfx6_gfx7
    2151769202U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_vi
    2151769202U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_gfx10
    2151769202U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_gfx6_gfx7
    2151769202U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_vi
    2162254962U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_gfx10
    2162254962U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_gfx6_gfx7
    2162254962U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_vi
    2151770004U,	// TBUFFER_STORE_FORMAT_XYZ_ADDR64_gfx6_gfx7
    2151770004U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx10
    2151770004U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    2151770004U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_vi
    2151770004U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_gfx10
    2151770004U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_gfx6_gfx7
    2151770004U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_vi
    2151770004U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_gfx10
    2151770004U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_gfx6_gfx7
    2151770004U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_vi
    2162255764U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_gfx10
    2162255764U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_gfx6_gfx7
    2162255764U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_vi
    2151769753U,	// TBUFFER_STORE_FORMAT_XY_ADDR64_gfx6_gfx7
    2151769753U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_gfx10
    2151769753U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_gfx6_gfx7
    2151769753U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_vi
    2151769753U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_gfx10
    2151769753U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_gfx6_gfx7
    2151769753U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_vi
    2151769753U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_gfx10
    2151769753U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_gfx6_gfx7
    2151769753U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_vi
    2162255513U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_gfx10
    2162255513U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_gfx6_gfx7
    2162255513U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_vi
    2151769366U,	// TBUFFER_STORE_FORMAT_X_ADDR64_gfx6_gfx7
    2151769366U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_gfx10
    2151769366U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_gfx6_gfx7
    2151769366U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_vi
    2151769366U,	// TBUFFER_STORE_FORMAT_X_IDXEN_gfx10
    2151769366U,	// TBUFFER_STORE_FORMAT_X_IDXEN_gfx6_gfx7
    2151769366U,	// TBUFFER_STORE_FORMAT_X_IDXEN_vi
    2151769366U,	// TBUFFER_STORE_FORMAT_X_OFFEN_gfx10
    2151769366U,	// TBUFFER_STORE_FORMAT_X_OFFEN_gfx6_gfx7
    2151769366U,	// TBUFFER_STORE_FORMAT_X_OFFEN_vi
    2162255126U,	// TBUFFER_STORE_FORMAT_X_OFFSET_gfx10
    2162255126U,	// TBUFFER_STORE_FORMAT_X_OFFSET_gfx6_gfx7
    2162255126U,	// TBUFFER_STORE_FORMAT_X_OFFSET_vi
    4263463U,	// V_ACCVGPR_READ_B32_vi
    4263646U,	// V_ACCVGPR_WRITE_B32_vi
    2151754272U,	// V_ADD3_U32_gfx10
    2151754272U,	// V_ADD3_U32_vi
    2227466916U,	// V_ADDC_CO_U32_dpp_gfx9
    2160358052U,	// V_ADDC_CO_U32_e32_gfx9
    3158602404U,	// V_ADDC_CO_U32_e64_gfx9
    2495902372U,	// V_ADDC_CO_U32_sdwa_gfx9
    2227466648U,	// V_ADDC_U32_dpp_vi
    2160357784U,	// V_ADDC_U32_e32_gfx6_gfx7
    2160357784U,	// V_ADDC_U32_e32_vi
    3158602136U,	// V_ADDC_U32_e64_gfx6_gfx7
    3158602136U,	// V_ADDC_U32_e64_vi
    2495902104U,	// V_ADDC_U32_sdwa_vi
    2219078236U,	// V_ADD_CO_CI_U32_dpp8_gfx10
    2237952604U,	// V_ADD_CO_CI_U32_dpp8_w32_gfx10
    2227466844U,	// V_ADD_CO_CI_U32_dpp8_w64_gfx10
    2219078236U,	// V_ADD_CO_CI_U32_dpp_gfx10
    2237952604U,	// V_ADD_CO_CI_U32_dpp_w32_gfx10
    2227466844U,	// V_ADD_CO_CI_U32_dpp_w64_gfx10
    2151969372U,	// V_ADD_CO_CI_U32_e32_gfx10
    3158602332U,	// V_ADD_CO_CI_U32_e64_gfx10
    2487513692U,	// V_ADD_CO_CI_U32_sdwa_gfx10
    2506388060U,	// V_ADD_CO_CI_U32_sdwa_w32_gfx10
    2495902300U,	// V_ADD_CO_CI_U32_sdwa_w64_gfx10
    2227466930U,	// V_ADD_CO_U32_dpp_gfx9
    2160358066U,	// V_ADD_CO_U32_e32_gfx9
    1011118770U,	// V_ADD_CO_U32_e64_gfx10
    1011118770U,	// V_ADD_CO_U32_e64_gfx9
    2495902386U,	// V_ADD_CO_U32_sdwa_gfx9
    2219080410U,	// V_ADD_F16_dpp8_gfx10
    2286189274U,	// V_ADD_F16_dpp_gfx10
    2286189274U,	// V_ADD_F16_dpp_vi
    2151971546U,	// V_ADD_F16_e32_gfx10
    2151971546U,	// V_ADD_F16_e32_vi
    2420407002U,	// V_ADD_F16_e64_gfx10
    2420407002U,	// V_ADD_F16_e64_vi
    2420407002U,	// V_ADD_F16_sdwa_gfx10
    2420407002U,	// V_ADD_F16_sdwa_gfx9
    2420407002U,	// V_ADD_F16_sdwa_vi
    2219076266U,	// V_ADD_F32_dpp8_gfx10
    2286185130U,	// V_ADD_F32_dpp_gfx10
    2286185130U,	// V_ADD_F32_dpp_vi
    2151967402U,	// V_ADD_F32_e32_gfx10
    2151967402U,	// V_ADD_F32_e32_gfx6_gfx7
    2151967402U,	// V_ADD_F32_e32_vi
    2420402858U,	// V_ADD_F32_e64_gfx10
    2420402858U,	// V_ADD_F32_e64_gfx6_gfx7
    2420402858U,	// V_ADD_F32_e64_vi
    2420402858U,	// V_ADD_F32_sdwa_gfx10
    2420402858U,	// V_ADD_F32_sdwa_gfx9
    2420402858U,	// V_ADD_F32_sdwa_vi
    2420195141U,	// V_ADD_F64_gfx10
    2420195141U,	// V_ADD_F64_gfx6_gfx7
    2420195141U,	// V_ADD_F64_vi
    2218871297U,	// V_ADD_I16_vi
    2160357427U,	// V_ADD_I32_e32_gfx6_gfx7
    1011118131U,	// V_ADD_I32_e64_gfx6_gfx7
    2151753736U,	// V_ADD_I32_vi
    2151754681U,	// V_ADD_LSHL_U32_gfx10
    2151754681U,	// V_ADD_LSHL_U32_vi
    2218871231U,	// V_ADD_NC_I16_gfx10
    2151753711U,	// V_ADD_NC_I32_gfx10
    2151972548U,	// V_ADD_NC_U16_gfx10
    2219078064U,	// V_ADD_NC_U32_dpp8_gfx10
    2219078064U,	// V_ADD_NC_U32_dpp_gfx10
    2151969200U,	// V_ADD_NC_U32_e32_gfx10
    2151969200U,	// V_ADD_NC_U32_e64_gfx10
    2487513520U,	// V_ADD_NC_U32_sdwa_gfx10
    2219081425U,	// V_ADD_U16_dpp_vi
    2151972561U,	// V_ADD_U16_e32_vi
    2151972561U,	// V_ADD_U16_e64_vi
    2487516881U,	// V_ADD_U16_sdwa_gfx9
    2487516881U,	// V_ADD_U16_sdwa_vi
    2219078093U,	// V_ADD_U32_dpp_gfx9
    2227466701U,	// V_ADD_U32_dpp_vi
    2151969229U,	// V_ADD_U32_e32_gfx9
    2160357837U,	// V_ADD_U32_e32_vi
    2151969229U,	// V_ADD_U32_e64_gfx9
    1011118541U,	// V_ADD_U32_e64_vi
    2487513549U,	// V_ADD_U32_sdwa_gfx9
    2495902157U,	// V_ADD_U32_sdwa_vi
    2151747812U,	// V_ALIGNBIT_B32_gfx10
    2151747812U,	// V_ALIGNBIT_B32_gfx6_gfx7
    2151747812U,	// V_ALIGNBIT_B32_vi
    2151747362U,	// V_ALIGNBYTE_B32_gfx10
    2151747362U,	// V_ALIGNBYTE_B32_gfx6_gfx7
    2151747362U,	// V_ALIGNBYTE_B32_vi
    2219075783U,	// V_AND_B32_dpp8_gfx10
    2219075783U,	// V_AND_B32_dpp_gfx10
    2219075783U,	// V_AND_B32_dpp_vi
    2151966919U,	// V_AND_B32_e32_gfx10
    2151966919U,	// V_AND_B32_e32_gfx6_gfx7
    2151966919U,	// V_AND_B32_e32_vi
    2151966919U,	// V_AND_B32_e64_gfx10
    2151966919U,	// V_AND_B32_e64_gfx6_gfx7
    2151966919U,	// V_AND_B32_e64_vi
    2487511239U,	// V_AND_B32_sdwa_gfx10
    2487511239U,	// V_AND_B32_sdwa_gfx9
    2487511239U,	// V_AND_B32_sdwa_vi
    2151747693U,	// V_AND_OR_B32_gfx10
    2151747693U,	// V_AND_OR_B32_vi
    2219081351U,	// V_ASHRREV_I16_dpp_vi
    2151972487U,	// V_ASHRREV_I16_e32_vi
    2151972487U,	// V_ASHRREV_I16_e64_vi
    2151972487U,	// V_ASHRREV_I16_gfx10
    2487516807U,	// V_ASHRREV_I16_sdwa_gfx9
    2487516807U,	// V_ASHRREV_I16_sdwa_vi
    2219077950U,	// V_ASHRREV_I32_dpp8_gfx10
    2219077950U,	// V_ASHRREV_I32_dpp_gfx10
    2219077950U,	// V_ASHRREV_I32_dpp_vi
    2151969086U,	// V_ASHRREV_I32_e32_gfx10
    2151969086U,	// V_ASHRREV_I32_e32_gfx6_gfx7
    2151969086U,	// V_ASHRREV_I32_e32_vi
    2151969086U,	// V_ASHRREV_I32_e64_gfx10
    2151969086U,	// V_ASHRREV_I32_e64_gfx6_gfx7
    2151969086U,	// V_ASHRREV_I32_e64_vi
    2487513406U,	// V_ASHRREV_I32_sdwa_gfx10
    2487513406U,	// V_ASHRREV_I32_sdwa_gfx9
    2487513406U,	// V_ASHRREV_I32_sdwa_vi
    2151760028U,	// V_ASHRREV_I64_gfx10
    2151760028U,	// V_ASHRREV_I64_vi
    2151968983U,	// V_ASHR_I32_e32_gfx6_gfx7
    2151968983U,	// V_ASHR_I32_e64_gfx6_gfx7
    2151760016U,	// V_ASHR_I64_gfx6_gfx7
    2151966873U,	// V_BCNT_U32_B32_e32_gfx6_gfx7
    2151966873U,	// V_BCNT_U32_B32_e64_gfx10
    2151966873U,	// V_BCNT_U32_B32_e64_gfx6_gfx7
    2151746586U,	// V_BCNT_U32_B32_e64_vi
    2151753758U,	// V_BFE_I32_gfx10
    2151753758U,	// V_BFE_I32_gfx6_gfx7
    2151753758U,	// V_BFE_I32_vi
    2151754555U,	// V_BFE_U32_gfx10
    2151754555U,	// V_BFE_U32_gfx6_gfx7
    2151754555U,	// V_BFE_U32_vi
    2151747407U,	// V_BFI_B32_gfx10
    2151747407U,	// V_BFI_B32_gfx6_gfx7
    2151747407U,	// V_BFI_B32_vi
    2151967007U,	// V_BFM_B32_e32_gfx6_gfx7
    2151967007U,	// V_BFM_B32_e64_gfx10
    2151967007U,	// V_BFM_B32_e64_gfx6_gfx7
    2151747472U,	// V_BFM_B32_e64_vi
    2219075946U,	// V_BFREV_B32_dpp8_gfx10
    71592298U,	// V_BFREV_B32_dpp_gfx10
    71592298U,	// V_BFREV_B32_dpp_vi
    4483434U,	// V_BFREV_B32_e32_gfx10
    4483434U,	// V_BFREV_B32_e32_gfx6_gfx7
    4483434U,	// V_BFREV_B32_e32_vi
    4483434U,	// V_BFREV_B32_e64_gfx10
    4483434U,	// V_BFREV_B32_e64_gfx6_gfx7
    4483434U,	// V_BFREV_B32_e64_vi
    340027754U,	// V_BFREV_B32_sdwa_gfx10
    340027754U,	// V_BFREV_B32_sdwa_gfx9
    340027754U,	// V_BFREV_B32_sdwa_vi
    2219080635U,	// V_CEIL_F16_dpp8_gfx10
    138705851U,	// V_CEIL_F16_dpp_gfx10
    138705851U,	// V_CEIL_F16_dpp_vi
    4488123U,	// V_CEIL_F16_e32_gfx10
    4488123U,	// V_CEIL_F16_e32_vi
    272923579U,	// V_CEIL_F16_e64_gfx10
    272923579U,	// V_CEIL_F16_e64_vi
    272923579U,	// V_CEIL_F16_sdwa_gfx10
    272923579U,	// V_CEIL_F16_sdwa_gfx9
    272923579U,	// V_CEIL_F16_sdwa_vi
    2219076714U,	// V_CEIL_F32_dpp8_gfx10
    138701930U,	// V_CEIL_F32_dpp_gfx10
    138701930U,	// V_CEIL_F32_dpp_vi
    4484202U,	// V_CEIL_F32_e32_gfx10
    4484202U,	// V_CEIL_F32_e32_gfx6_gfx7
    4484202U,	// V_CEIL_F32_e32_vi
    272919658U,	// V_CEIL_F32_e64_gfx10
    272919658U,	// V_CEIL_F32_e64_gfx6_gfx7
    272919658U,	// V_CEIL_F32_e64_vi
    272919658U,	// V_CEIL_F32_sdwa_gfx10
    272919658U,	// V_CEIL_F32_sdwa_gfx9
    272919658U,	// V_CEIL_F32_sdwa_vi
    4486581U,	// V_CEIL_F64_e32_gfx10
    4486581U,	// V_CEIL_F64_e32_gfx7
    4486581U,	// V_CEIL_F64_e32_vi
    272922037U,	// V_CEIL_F64_e64_gfx10
    272922037U,	// V_CEIL_F64_e64_gfx7
    272922037U,	// V_CEIL_F64_e64_vi
    33066U,	// V_CLREXCP_e32_gfx10
    33066U,	// V_CLREXCP_e32_gfx6_gfx7
    33066U,	// V_CLREXCP_e32_vi
    33066U,	// V_CLREXCP_e64_gfx10
    33066U,	// V_CLREXCP_e64_gfx6_gfx7
    33066U,	// V_CLREXCP_e64_vi
    4264908U,	// V_CMPSX_EQ_F32_e32_gfx6_gfx7
    2420403520U,	// V_CMPSX_EQ_F32_e64_gfx6_gfx7
    4266767U,	// V_CMPSX_EQ_F64_e32_gfx6_gfx7
    2420405831U,	// V_CMPSX_EQ_F64_e64_gfx6_gfx7
    4264605U,	// V_CMPSX_F_F32_e32_gfx6_gfx7
    2420403150U,	// V_CMPSX_F_F32_e64_gfx6_gfx7
    4266464U,	// V_CMPSX_F_F64_e32_gfx6_gfx7
    2420405555U,	// V_CMPSX_F_F64_e64_gfx6_gfx7
    4264296U,	// V_CMPSX_GE_F32_e32_gfx6_gfx7
    2420402909U,	// V_CMPSX_GE_F32_e64_gfx6_gfx7
    4266155U,	// V_CMPSX_GE_F64_e32_gfx6_gfx7
    2420405314U,	// V_CMPSX_GE_F64_e64_gfx6_gfx7
    4265107U,	// V_CMPSX_GT_F32_e32_gfx6_gfx7
    2420403713U,	// V_CMPSX_GT_F32_e64_gfx6_gfx7
    4266966U,	// V_CMPSX_GT_F64_e32_gfx6_gfx7
    2420406014U,	// V_CMPSX_GT_F64_e64_gfx6_gfx7
    4264452U,	// V_CMPSX_LE_F32_e32_gfx6_gfx7
    2420403025U,	// V_CMPSX_LE_F32_e64_gfx6_gfx7
    4266311U,	// V_CMPSX_LE_F64_e32_gfx6_gfx7
    2420405430U,	// V_CMPSX_LE_F64_e64_gfx6_gfx7
    4264680U,	// V_CMPSX_LG_F32_e32_gfx6_gfx7
    2420403221U,	// V_CMPSX_LG_F32_e64_gfx6_gfx7
    4266539U,	// V_CMPSX_LG_F64_e32_gfx6_gfx7
    2420405610U,	// V_CMPSX_LG_F64_e64_gfx6_gfx7
    4265263U,	// V_CMPSX_LT_F32_e32_gfx6_gfx7
    2420403829U,	// V_CMPSX_LT_F32_e64_gfx6_gfx7
    4267122U,	// V_CMPSX_LT_F64_e32_gfx6_gfx7
    2420406130U,	// V_CMPSX_LT_F64_e64_gfx6_gfx7
    4264987U,	// V_CMPSX_NEQ_F32_e32_gfx6_gfx7
    2420403579U,	// V_CMPSX_NEQ_F32_e64_gfx6_gfx7
    4266846U,	// V_CMPSX_NEQ_F64_e32_gfx6_gfx7
    2420405890U,	// V_CMPSX_NEQ_F64_e64_gfx6_gfx7
    4264375U,	// V_CMPSX_NGE_F32_e32_gfx6_gfx7
    2420402968U,	// V_CMPSX_NGE_F32_e64_gfx6_gfx7
    4266234U,	// V_CMPSX_NGE_F64_e32_gfx6_gfx7
    2420405373U,	// V_CMPSX_NGE_F64_e64_gfx6_gfx7
    4265186U,	// V_CMPSX_NGT_F32_e32_gfx6_gfx7
    2420403772U,	// V_CMPSX_NGT_F32_e64_gfx6_gfx7
    4267045U,	// V_CMPSX_NGT_F64_e32_gfx6_gfx7
    2420406073U,	// V_CMPSX_NGT_F64_e64_gfx6_gfx7
    4264531U,	// V_CMPSX_NLE_F32_e32_gfx6_gfx7
    2420403084U,	// V_CMPSX_NLE_F32_e64_gfx6_gfx7
    4266390U,	// V_CMPSX_NLE_F64_e32_gfx6_gfx7
    2420405489U,	// V_CMPSX_NLE_F64_e64_gfx6_gfx7
    4264759U,	// V_CMPSX_NLG_F32_e32_gfx6_gfx7
    2420403280U,	// V_CMPSX_NLG_F32_e64_gfx6_gfx7
    4266618U,	// V_CMPSX_NLG_F64_e32_gfx6_gfx7
    2420405669U,	// V_CMPSX_NLG_F64_e64_gfx6_gfx7
    4265342U,	// V_CMPSX_NLT_F32_e32_gfx6_gfx7
    2420403888U,	// V_CMPSX_NLT_F32_e64_gfx6_gfx7
    4267201U,	// V_CMPSX_NLT_F64_e32_gfx6_gfx7
    2420406189U,	// V_CMPSX_NLT_F64_e64_gfx6_gfx7
    4264833U,	// V_CMPSX_O_F32_e32_gfx6_gfx7
    2420403385U,	// V_CMPSX_O_F32_e64_gfx6_gfx7
    4266692U,	// V_CMPSX_O_F64_e32_gfx6_gfx7
    2420405734U,	// V_CMPSX_O_F64_e64_gfx6_gfx7
    4265494U,	// V_CMPSX_TRU_F32_e32_gfx6_gfx7
    2420404028U,	// V_CMPSX_TRU_F32_e64_gfx6_gfx7
    4267353U,	// V_CMPSX_TRU_F64_e32_gfx6_gfx7
    2420406329U,	// V_CMPSX_TRU_F64_e64_gfx6_gfx7
    4265416U,	// V_CMPSX_U_F32_e32_gfx6_gfx7
    2420403970U,	// V_CMPSX_U_F32_e64_gfx6_gfx7
    4267275U,	// V_CMPSX_U_F64_e32_gfx6_gfx7
    2420406271U,	// V_CMPSX_U_F64_e64_gfx6_gfx7
    4264870U,	// V_CMPS_EQ_F32_e32_gfx6_gfx7
    2420403492U,	// V_CMPS_EQ_F32_e64_gfx6_gfx7
    4266729U,	// V_CMPS_EQ_F64_e32_gfx6_gfx7
    2420405803U,	// V_CMPS_EQ_F64_e64_gfx6_gfx7
    4264569U,	// V_CMPS_F_F32_e32_gfx6_gfx7
    2420403124U,	// V_CMPS_F_F32_e64_gfx6_gfx7
    4266428U,	// V_CMPS_F_F64_e32_gfx6_gfx7
    2420405529U,	// V_CMPS_F_F64_e64_gfx6_gfx7
    4264258U,	// V_CMPS_GE_F32_e32_gfx6_gfx7
    2420402881U,	// V_CMPS_GE_F32_e64_gfx6_gfx7
    4266117U,	// V_CMPS_GE_F64_e32_gfx6_gfx7
    2420405286U,	// V_CMPS_GE_F64_e64_gfx6_gfx7
    4265069U,	// V_CMPS_GT_F32_e32_gfx6_gfx7
    2420403685U,	// V_CMPS_GT_F32_e64_gfx6_gfx7
    4266928U,	// V_CMPS_GT_F64_e32_gfx6_gfx7
    2420405986U,	// V_CMPS_GT_F64_e64_gfx6_gfx7
    4264414U,	// V_CMPS_LE_F32_e32_gfx6_gfx7
    2420402997U,	// V_CMPS_LE_F32_e64_gfx6_gfx7
    4266273U,	// V_CMPS_LE_F64_e32_gfx6_gfx7
    2420405402U,	// V_CMPS_LE_F64_e64_gfx6_gfx7
    4264642U,	// V_CMPS_LG_F32_e32_gfx6_gfx7
    2420403193U,	// V_CMPS_LG_F32_e64_gfx6_gfx7
    4266501U,	// V_CMPS_LG_F64_e32_gfx6_gfx7
    2420405582U,	// V_CMPS_LG_F64_e64_gfx6_gfx7
    4265225U,	// V_CMPS_LT_F32_e32_gfx6_gfx7
    2420403801U,	// V_CMPS_LT_F32_e64_gfx6_gfx7
    4267084U,	// V_CMPS_LT_F64_e32_gfx6_gfx7
    2420406102U,	// V_CMPS_LT_F64_e64_gfx6_gfx7
    4264947U,	// V_CMPS_NEQ_F32_e32_gfx6_gfx7
    2420403549U,	// V_CMPS_NEQ_F32_e64_gfx6_gfx7
    4266806U,	// V_CMPS_NEQ_F64_e32_gfx6_gfx7
    2420405860U,	// V_CMPS_NEQ_F64_e64_gfx6_gfx7
    4264335U,	// V_CMPS_NGE_F32_e32_gfx6_gfx7
    2420402938U,	// V_CMPS_NGE_F32_e64_gfx6_gfx7
    4266194U,	// V_CMPS_NGE_F64_e32_gfx6_gfx7
    2420405343U,	// V_CMPS_NGE_F64_e64_gfx6_gfx7
    4265146U,	// V_CMPS_NGT_F32_e32_gfx6_gfx7
    2420403742U,	// V_CMPS_NGT_F32_e64_gfx6_gfx7
    4267005U,	// V_CMPS_NGT_F64_e32_gfx6_gfx7
    2420406043U,	// V_CMPS_NGT_F64_e64_gfx6_gfx7
    4264491U,	// V_CMPS_NLE_F32_e32_gfx6_gfx7
    2420403054U,	// V_CMPS_NLE_F32_e64_gfx6_gfx7
    4266350U,	// V_CMPS_NLE_F64_e32_gfx6_gfx7
    2420405459U,	// V_CMPS_NLE_F64_e64_gfx6_gfx7
    4264719U,	// V_CMPS_NLG_F32_e32_gfx6_gfx7
    2420403250U,	// V_CMPS_NLG_F32_e64_gfx6_gfx7
    4266578U,	// V_CMPS_NLG_F64_e32_gfx6_gfx7
    2420405639U,	// V_CMPS_NLG_F64_e64_gfx6_gfx7
    4265302U,	// V_CMPS_NLT_F32_e32_gfx6_gfx7
    2420403858U,	// V_CMPS_NLT_F32_e64_gfx6_gfx7
    4267161U,	// V_CMPS_NLT_F64_e32_gfx6_gfx7
    2420406159U,	// V_CMPS_NLT_F64_e64_gfx6_gfx7
    4264797U,	// V_CMPS_O_F32_e32_gfx6_gfx7
    2420403359U,	// V_CMPS_O_F32_e64_gfx6_gfx7
    4266656U,	// V_CMPS_O_F64_e32_gfx6_gfx7
    2420405708U,	// V_CMPS_O_F64_e64_gfx6_gfx7
    4265454U,	// V_CMPS_TRU_F32_e32_gfx6_gfx7
    2420403998U,	// V_CMPS_TRU_F32_e64_gfx6_gfx7
    4267313U,	// V_CMPS_TRU_F64_e32_gfx6_gfx7
    2420406299U,	// V_CMPS_TRU_F64_e64_gfx6_gfx7
    4265380U,	// V_CMPS_U_F32_e32_gfx6_gfx7
    2420403944U,	// V_CMPS_U_F32_e64_gfx6_gfx7
    4267239U,	// V_CMPS_U_F64_e32_gfx6_gfx7
    2420406245U,	// V_CMPS_U_F64_e64_gfx6_gfx7
    4268353U,	// V_CMPX_CLASS_F16_e32_gfx10
    4268353U,	// V_CMPX_CLASS_F16_e32_vi
    1099840938U,	// V_CMPX_CLASS_F16_e64_gfx10
    2420407429U,	// V_CMPX_CLASS_F16_e64_vi
    28201011U,	// V_CMPX_CLASS_F16_sdwa_gfx10
    2420407429U,	// V_CMPX_CLASS_F16_sdwa_gfx9
    30344930U,	// V_CMPX_CLASS_F16_sdwa_vi
    4265029U,	// V_CMPX_CLASS_F32_e32_gfx10
    4265029U,	// V_CMPX_CLASS_F32_e32_gfx6_gfx7
    4265029U,	// V_CMPX_CLASS_F32_e32_vi
    1099839678U,	// V_CMPX_CLASS_F32_e64_gfx10
    2420403643U,	// V_CMPX_CLASS_F32_e64_gfx6_gfx7
    2420403643U,	// V_CMPX_CLASS_F32_e64_vi
    28200348U,	// V_CMPX_CLASS_F32_sdwa_gfx10
    2420403643U,	// V_CMPX_CLASS_F32_sdwa_gfx9
    30343637U,	// V_CMPX_CLASS_F32_sdwa_vi
    4266888U,	// V_CMPX_CLASS_F64_e32_gfx10
    4266888U,	// V_CMPX_CLASS_F64_e32_gfx6_gfx7
    4266888U,	// V_CMPX_CLASS_F64_e32_vi
    1099840308U,	// V_CMPX_CLASS_F64_e64_gfx10
    2420405944U,	// V_CMPX_CLASS_F64_e64_gfx6_gfx7
    2420405944U,	// V_CMPX_CLASS_F64_e64_vi
    4268274U,	// V_CMPX_EQ_F16_e32_gfx10
    4268274U,	// V_CMPX_EQ_F16_e32_vi
    1173241219U,	// V_CMPX_EQ_F16_e64_gfx10
    2420407338U,	// V_CMPX_EQ_F16_e64_vi
    1240354826U,	// V_CMPX_EQ_F16_sdwa_gfx10
    2420407338U,	// V_CMPX_EQ_F16_sdwa_gfx9
    34539151U,	// V_CMPX_EQ_F16_sdwa_vi
    4264889U,	// V_CMPX_EQ_F32_e32_gfx10
    4264889U,	// V_CMPX_EQ_F32_e32_gfx6_gfx7
    4264889U,	// V_CMPX_EQ_F32_e32_vi
    1173239959U,	// V_CMPX_EQ_F32_e64_gfx10
    2420403506U,	// V_CMPX_EQ_F32_e64_gfx6_gfx7
    2420403506U,	// V_CMPX_EQ_F32_e64_vi
    1240354163U,	// V_CMPX_EQ_F32_sdwa_gfx10
    2420403506U,	// V_CMPX_EQ_F32_sdwa_gfx9
    34537858U,	// V_CMPX_EQ_F32_sdwa_vi
    4266748U,	// V_CMPX_EQ_F64_e32_gfx10
    4266748U,	// V_CMPX_EQ_F64_e32_gfx6_gfx7
    4266748U,	// V_CMPX_EQ_F64_e32_vi
    1173240589U,	// V_CMPX_EQ_F64_e64_gfx10
    2420405817U,	// V_CMPX_EQ_F64_e64_gfx6_gfx7
    2420405817U,	// V_CMPX_EQ_F64_e64_vi
    4268765U,	// V_CMPX_EQ_I16_e32_gfx10
    4268765U,	// V_CMPX_EQ_I16_e32_vi
    4275821U,	// V_CMPX_EQ_I16_e64_gfx10
    2151972394U,	// V_CMPX_EQ_I16_e64_vi
    1069312U,	// V_CMPX_EQ_I16_sdwa_gfx10
    2487516714U,	// V_CMPX_EQ_I16_sdwa_gfx9
    1116308U,	// V_CMPX_EQ_I16_sdwa_vi
    4265679U,	// V_CMPX_EQ_I32_e32_gfx10
    4265679U,	// V_CMPX_EQ_I32_e32_gfx6_gfx7
    4265679U,	// V_CMPX_EQ_I32_e32_vi
    4274579U,	// V_CMPX_EQ_I32_e64_gfx10
    2151968969U,	// V_CMPX_EQ_I32_e64_gfx6_gfx7
    2151968969U,	// V_CMPX_EQ_I32_e64_vi
    1068668U,	// V_CMPX_EQ_I32_sdwa_gfx10
    2487513289U,	// V_CMPX_EQ_I32_sdwa_gfx9
    1115015U,	// V_CMPX_EQ_I32_sdwa_vi
    4267538U,	// V_CMPX_EQ_I64_e32_gfx10
    4267538U,	// V_CMPX_EQ_I64_e32_gfx6_gfx7
    4267538U,	// V_CMPX_EQ_I64_e32_vi
    4275209U,	// V_CMPX_EQ_I64_e64_gfx10
    2151971008U,	// V_CMPX_EQ_I64_e64_gfx6_gfx7
    2151971008U,	// V_CMPX_EQ_I64_e64_vi
    4269057U,	// V_CMPX_EQ_U16_e32_gfx10
    4269057U,	// V_CMPX_EQ_U16_e32_vi
    4275935U,	// V_CMPX_EQ_U16_e64_gfx10
    2151972713U,	// V_CMPX_EQ_U16_e64_vi
    1069432U,	// V_CMPX_EQ_U16_sdwa_gfx10
    2487517033U,	// V_CMPX_EQ_U16_sdwa_gfx9
    1116616U,	// V_CMPX_EQ_U16_sdwa_vi
    4265971U,	// V_CMPX_EQ_U32_e32_gfx10
    4265971U,	// V_CMPX_EQ_U32_e32_gfx6_gfx7
    4265971U,	// V_CMPX_EQ_U32_e32_vi
    4274729U,	// V_CMPX_EQ_U32_e64_gfx10
    2151969517U,	// V_CMPX_EQ_U32_e64_gfx6_gfx7
    2151969517U,	// V_CMPX_EQ_U32_e64_vi
    1068826U,	// V_CMPX_EQ_U32_sdwa_gfx10
    2487513837U,	// V_CMPX_EQ_U32_sdwa_gfx9
    1115323U,	// V_CMPX_EQ_U32_sdwa_vi
    4267830U,	// V_CMPX_EQ_U64_e32_gfx10
    4267830U,	// V_CMPX_EQ_U64_e32_gfx6_gfx7
    4267830U,	// V_CMPX_EQ_U64_e32_vi
    4275359U,	// V_CMPX_EQ_U64_e64_gfx10
    2151971220U,	// V_CMPX_EQ_U64_e64_gfx6_gfx7
    2151971220U,	// V_CMPX_EQ_U64_e64_vi
    4268127U,	// V_CMPX_F_F16_e32_gfx10
    4268127U,	// V_CMPX_F_F16_e32_vi
    1173241144U,	// V_CMPX_F_F16_e64_gfx10
    2420407148U,	// V_CMPX_F_F16_e64_vi
    1240354747U,	// V_CMPX_F_F16_sdwa_gfx10
    2420407148U,	// V_CMPX_F_F16_sdwa_gfx9
    34538996U,	// V_CMPX_F_F16_sdwa_vi
    4264587U,	// V_CMPX_F_F32_e32_gfx10
    4264587U,	// V_CMPX_F_F32_e32_gfx6_gfx7
    4264587U,	// V_CMPX_F_F32_e32_vi
    1173239884U,	// V_CMPX_F_F32_e64_gfx10
    2420403137U,	// V_CMPX_F_F32_e64_gfx6_gfx7
    2420403137U,	// V_CMPX_F_F32_e64_vi
    1240354084U,	// V_CMPX_F_F32_sdwa_gfx10
    2420403137U,	// V_CMPX_F_F32_sdwa_gfx9
    34537703U,	// V_CMPX_F_F32_sdwa_vi
    4266446U,	// V_CMPX_F_F64_e32_gfx10
    4266446U,	// V_CMPX_F_F64_e32_gfx6_gfx7
    4266446U,	// V_CMPX_F_F64_e32_vi
    1173240514U,	// V_CMPX_F_F64_e64_gfx10
    2420405542U,	// V_CMPX_F_F64_e64_gfx6_gfx7
    2420405542U,	// V_CMPX_F_F64_e64_vi
    4268729U,	// V_CMPX_F_I16_e32_vi
    2151972358U,	// V_CMPX_F_I16_e64_vi
    2487516678U,	// V_CMPX_F_I16_sdwa_gfx9
    1116270U,	// V_CMPX_F_I16_sdwa_vi
    4265643U,	// V_CMPX_F_I32_e32_gfx10
    4265643U,	// V_CMPX_F_I32_e32_gfx6_gfx7
    4265643U,	// V_CMPX_F_I32_e32_vi
    4274561U,	// V_CMPX_F_I32_e64_gfx10
    2151968922U,	// V_CMPX_F_I32_e64_gfx6_gfx7
    2151968922U,	// V_CMPX_F_I32_e64_vi
    1068649U,	// V_CMPX_F_I32_sdwa_gfx10
    2487513242U,	// V_CMPX_F_I32_sdwa_gfx9
    1114977U,	// V_CMPX_F_I32_sdwa_vi
    4267502U,	// V_CMPX_F_I64_e32_gfx10
    4267502U,	// V_CMPX_F_I64_e32_gfx6_gfx7
    4267502U,	// V_CMPX_F_I64_e32_vi
    4275191U,	// V_CMPX_F_I64_e64_gfx10
    2151970982U,	// V_CMPX_F_I64_e64_gfx6_gfx7
    2151970982U,	// V_CMPX_F_I64_e64_vi
    4269021U,	// V_CMPX_F_U16_e32_vi
    2151972664U,	// V_CMPX_F_U16_e64_vi
    2487516984U,	// V_CMPX_F_U16_sdwa_gfx9
    1116578U,	// V_CMPX_F_U16_sdwa_vi
    4265935U,	// V_CMPX_F_U32_e32_gfx10
    4265935U,	// V_CMPX_F_U32_e32_gfx6_gfx7
    4265935U,	// V_CMPX_F_U32_e32_vi
    4274711U,	// V_CMPX_F_U32_e64_gfx10
    2151969332U,	// V_CMPX_F_U32_e64_gfx6_gfx7
    2151969332U,	// V_CMPX_F_U32_e64_vi
    1068807U,	// V_CMPX_F_U32_sdwa_gfx10
    2487513652U,	// V_CMPX_F_U32_sdwa_gfx9
    1115285U,	// V_CMPX_F_U32_sdwa_vi
    4267794U,	// V_CMPX_F_U64_e32_gfx10
    4267794U,	// V_CMPX_F_U64_e32_gfx6_gfx7
    4267794U,	// V_CMPX_F_U64_e32_vi
    4275341U,	// V_CMPX_F_U64_e64_gfx10
    2151971194U,	// V_CMPX_F_U64_e64_gfx6_gfx7
    2151971194U,	// V_CMPX_F_U64_e64_vi
    4267976U,	// V_CMPX_GE_F16_e32_gfx10
    4267976U,	// V_CMPX_GE_F16_e32_vi
    1173241066U,	// V_CMPX_GE_F16_e64_gfx10
    2420407025U,	// V_CMPX_GE_F16_e64_vi
    1240354665U,	// V_CMPX_GE_F16_sdwa_gfx10
    2420407025U,	// V_CMPX_GE_F16_sdwa_gfx9
    34538837U,	// V_CMPX_GE_F16_sdwa_vi
    4264277U,	// V_CMPX_GE_F32_e32_gfx10
    4264277U,	// V_CMPX_GE_F32_e32_gfx6_gfx7
    4264277U,	// V_CMPX_GE_F32_e32_vi
    1173239806U,	// V_CMPX_GE_F32_e64_gfx10
    2420402895U,	// V_CMPX_GE_F32_e64_gfx6_gfx7
    2420402895U,	// V_CMPX_GE_F32_e64_vi
    1240354002U,	// V_CMPX_GE_F32_sdwa_gfx10
    2420402895U,	// V_CMPX_GE_F32_sdwa_gfx9
    34537544U,	// V_CMPX_GE_F32_sdwa_vi
    4266136U,	// V_CMPX_GE_F64_e32_gfx10
    4266136U,	// V_CMPX_GE_F64_e32_gfx6_gfx7
    4266136U,	// V_CMPX_GE_F64_e32_vi
    1173240436U,	// V_CMPX_GE_F64_e64_gfx10
    2420405300U,	// V_CMPX_GE_F64_e64_gfx6_gfx7
    2420405300U,	// V_CMPX_GE_F64_e64_vi
    4268619U,	// V_CMPX_GE_I16_e32_gfx10
    4268619U,	// V_CMPX_GE_I16_e32_vi
    4275764U,	// V_CMPX_GE_I16_e64_gfx10
    2151972278U,	// V_CMPX_GE_I16_e64_vi
    1069252U,	// V_CMPX_GE_I16_sdwa_gfx10
    2487516598U,	// V_CMPX_GE_I16_sdwa_gfx9
    1116154U,	// V_CMPX_GE_I16_sdwa_vi
    4265533U,	// V_CMPX_GE_I32_e32_gfx10
    4265533U,	// V_CMPX_GE_I32_e32_gfx6_gfx7
    4265533U,	// V_CMPX_GE_I32_e32_vi
    4274504U,	// V_CMPX_GE_I32_e64_gfx10
    2151968842U,	// V_CMPX_GE_I32_e64_gfx6_gfx7
    2151968842U,	// V_CMPX_GE_I32_e64_vi
    1068589U,	// V_CMPX_GE_I32_sdwa_gfx10
    2487513162U,	// V_CMPX_GE_I32_sdwa_gfx9
    1114861U,	// V_CMPX_GE_I32_sdwa_vi
    4267392U,	// V_CMPX_GE_I64_e32_gfx10
    4267392U,	// V_CMPX_GE_I64_e32_gfx6_gfx7
    4267392U,	// V_CMPX_GE_I64_e32_vi
    4275134U,	// V_CMPX_GE_I64_e64_gfx10
    2151970902U,	// V_CMPX_GE_I64_e64_gfx6_gfx7
    2151970902U,	// V_CMPX_GE_I64_e64_vi
    4268911U,	// V_CMPX_GE_U16_e32_gfx10
    4268911U,	// V_CMPX_GE_U16_e32_vi
    4275878U,	// V_CMPX_GE_U16_e64_gfx10
    2151972584U,	// V_CMPX_GE_U16_e64_vi
    1069372U,	// V_CMPX_GE_U16_sdwa_gfx10
    2487516904U,	// V_CMPX_GE_U16_sdwa_gfx9
    1116462U,	// V_CMPX_GE_U16_sdwa_vi
    4265825U,	// V_CMPX_GE_U32_e32_gfx10
    4265825U,	// V_CMPX_GE_U32_e32_gfx6_gfx7
    4265825U,	// V_CMPX_GE_U32_e32_vi
    4274654U,	// V_CMPX_GE_U32_e64_gfx10
    2151969252U,	// V_CMPX_GE_U32_e64_gfx6_gfx7
    2151969252U,	// V_CMPX_GE_U32_e64_vi
    1068747U,	// V_CMPX_GE_U32_sdwa_gfx10
    2487513572U,	// V_CMPX_GE_U32_sdwa_gfx9
    1115169U,	// V_CMPX_GE_U32_sdwa_vi
    4267684U,	// V_CMPX_GE_U64_e32_gfx10
    4267684U,	// V_CMPX_GE_U64_e32_gfx6_gfx7
    4267684U,	// V_CMPX_GE_U64_e32_vi
    4275284U,	// V_CMPX_GE_U64_e64_gfx10
    2151971114U,	// V_CMPX_GE_U64_e64_gfx6_gfx7
    2151971114U,	// V_CMPX_GE_U64_e64_vi
    4268393U,	// V_CMPX_GT_F16_e32_gfx10
    4268393U,	// V_CMPX_GT_F16_e32_vi
    1173241280U,	// V_CMPX_GT_F16_e64_gfx10
    2420407471U,	// V_CMPX_GT_F16_e64_vi
    1240354890U,	// V_CMPX_GT_F16_sdwa_gfx10
    2420407471U,	// V_CMPX_GT_F16_sdwa_gfx9
    34539276U,	// V_CMPX_GT_F16_sdwa_vi
    4265088U,	// V_CMPX_GT_F32_e32_gfx10
    4265088U,	// V_CMPX_GT_F32_e32_gfx6_gfx7
    4265088U,	// V_CMPX_GT_F32_e32_vi
    1173240020U,	// V_CMPX_GT_F32_e64_gfx10
    2420403699U,	// V_CMPX_GT_F32_e64_gfx6_gfx7
    2420403699U,	// V_CMPX_GT_F32_e64_vi
    1240354227U,	// V_CMPX_GT_F32_sdwa_gfx10
    2420403699U,	// V_CMPX_GT_F32_sdwa_gfx9
    34537983U,	// V_CMPX_GT_F32_sdwa_vi
    4266947U,	// V_CMPX_GT_F64_e32_gfx10
    4266947U,	// V_CMPX_GT_F64_e32_gfx6_gfx7
    4266947U,	// V_CMPX_GT_F64_e32_vi
    1173240650U,	// V_CMPX_GT_F64_e64_gfx10
    2420406000U,	// V_CMPX_GT_F64_e64_gfx6_gfx7
    2420406000U,	// V_CMPX_GT_F64_e64_vi
    4268837U,	// V_CMPX_GT_I16_e32_gfx10
    4268837U,	// V_CMPX_GT_I16_e32_vi
    4275840U,	// V_CMPX_GT_I16_e64_gfx10
    2151972446U,	// V_CMPX_GT_I16_e64_vi
    1069332U,	// V_CMPX_GT_I16_sdwa_gfx10
    2487516766U,	// V_CMPX_GT_I16_sdwa_gfx9
    1116384U,	// V_CMPX_GT_I16_sdwa_vi
    4265751U,	// V_CMPX_GT_I32_e32_gfx10
    4265751U,	// V_CMPX_GT_I32_e32_gfx6_gfx7
    4265751U,	// V_CMPX_GT_I32_e32_vi
    4274616U,	// V_CMPX_GT_I32_e64_gfx10
    2151969032U,	// V_CMPX_GT_I32_e64_gfx6_gfx7
    2151969032U,	// V_CMPX_GT_I32_e64_vi
    1068707U,	// V_CMPX_GT_I32_sdwa_gfx10
    2487513352U,	// V_CMPX_GT_I32_sdwa_gfx9
    1115091U,	// V_CMPX_GT_I32_sdwa_vi
    4267610U,	// V_CMPX_GT_I64_e32_gfx10
    4267610U,	// V_CMPX_GT_I64_e32_gfx6_gfx7
    4267610U,	// V_CMPX_GT_I64_e32_vi
    4275246U,	// V_CMPX_GT_I64_e64_gfx10
    2151971060U,	// V_CMPX_GT_I64_e64_gfx6_gfx7
    2151971060U,	// V_CMPX_GT_I64_e64_vi
    4269129U,	// V_CMPX_GT_U16_e32_gfx10
    4269129U,	// V_CMPX_GT_U16_e32_vi
    4275954U,	// V_CMPX_GT_U16_e64_gfx10
    2151972765U,	// V_CMPX_GT_U16_e64_vi
    1069452U,	// V_CMPX_GT_U16_sdwa_gfx10
    2487517085U,	// V_CMPX_GT_U16_sdwa_gfx9
    1116692U,	// V_CMPX_GT_U16_sdwa_vi
    4266043U,	// V_CMPX_GT_U32_e32_gfx10
    4266043U,	// V_CMPX_GT_U32_e32_gfx6_gfx7
    4266043U,	// V_CMPX_GT_U32_e32_vi
    4274766U,	// V_CMPX_GT_U32_e64_gfx10
    2151969569U,	// V_CMPX_GT_U32_e64_gfx6_gfx7
    2151969569U,	// V_CMPX_GT_U32_e64_vi
    1068865U,	// V_CMPX_GT_U32_sdwa_gfx10
    2487513889U,	// V_CMPX_GT_U32_sdwa_gfx9
    1115399U,	// V_CMPX_GT_U32_sdwa_vi
    4267902U,	// V_CMPX_GT_U64_e32_gfx10
    4267902U,	// V_CMPX_GT_U64_e32_gfx6_gfx7
    4267902U,	// V_CMPX_GT_U64_e32_vi
    4275396U,	// V_CMPX_GT_U64_e64_gfx10
    2151971272U,	// V_CMPX_GT_U64_e64_gfx6_gfx7
    2151971272U,	// V_CMPX_GT_U64_e64_vi
    4268052U,	// V_CMPX_LE_F16_e32_gfx10
    4268052U,	// V_CMPX_LE_F16_e32_vi
    1173241105U,	// V_CMPX_LE_F16_e64_gfx10
    2420407081U,	// V_CMPX_LE_F16_e64_vi
    1240354706U,	// V_CMPX_LE_F16_sdwa_gfx10
    2420407081U,	// V_CMPX_LE_F16_sdwa_gfx9
    34538917U,	// V_CMPX_LE_F16_sdwa_vi
    4264433U,	// V_CMPX_LE_F32_e32_gfx10
    4264433U,	// V_CMPX_LE_F32_e32_gfx6_gfx7
    4264433U,	// V_CMPX_LE_F32_e32_vi
    1173239845U,	// V_CMPX_LE_F32_e64_gfx10
    2420403011U,	// V_CMPX_LE_F32_e64_gfx6_gfx7
    2420403011U,	// V_CMPX_LE_F32_e64_vi
    1240354043U,	// V_CMPX_LE_F32_sdwa_gfx10
    2420403011U,	// V_CMPX_LE_F32_sdwa_gfx9
    34537624U,	// V_CMPX_LE_F32_sdwa_vi
    4266292U,	// V_CMPX_LE_F64_e32_gfx10
    4266292U,	// V_CMPX_LE_F64_e32_gfx6_gfx7
    4266292U,	// V_CMPX_LE_F64_e32_vi
    1173240475U,	// V_CMPX_LE_F64_e64_gfx10
    2420405416U,	// V_CMPX_LE_F64_e64_gfx6_gfx7
    2420405416U,	// V_CMPX_LE_F64_e64_vi
    4268656U,	// V_CMPX_LE_I16_e32_gfx10
    4268656U,	// V_CMPX_LE_I16_e32_vi
    4275783U,	// V_CMPX_LE_I16_e64_gfx10
    2151972305U,	// V_CMPX_LE_I16_e64_vi
    1069272U,	// V_CMPX_LE_I16_sdwa_gfx10
    2487516625U,	// V_CMPX_LE_I16_sdwa_gfx9
    1116193U,	// V_CMPX_LE_I16_sdwa_vi
    4265570U,	// V_CMPX_LE_I32_e32_gfx10
    4265570U,	// V_CMPX_LE_I32_e32_gfx6_gfx7
    4265570U,	// V_CMPX_LE_I32_e32_vi
    4274523U,	// V_CMPX_LE_I32_e64_gfx10
    2151968869U,	// V_CMPX_LE_I32_e64_gfx6_gfx7
    2151968869U,	// V_CMPX_LE_I32_e64_vi
    1068609U,	// V_CMPX_LE_I32_sdwa_gfx10
    2487513189U,	// V_CMPX_LE_I32_sdwa_gfx9
    1114900U,	// V_CMPX_LE_I32_sdwa_vi
    4267429U,	// V_CMPX_LE_I64_e32_gfx10
    4267429U,	// V_CMPX_LE_I64_e32_gfx6_gfx7
    4267429U,	// V_CMPX_LE_I64_e32_vi
    4275153U,	// V_CMPX_LE_I64_e64_gfx10
    2151970929U,	// V_CMPX_LE_I64_e64_gfx6_gfx7
    2151970929U,	// V_CMPX_LE_I64_e64_vi
    4268948U,	// V_CMPX_LE_U16_e32_gfx10
    4268948U,	// V_CMPX_LE_U16_e32_vi
    4275897U,	// V_CMPX_LE_U16_e64_gfx10
    2151972611U,	// V_CMPX_LE_U16_e64_vi
    1069392U,	// V_CMPX_LE_U16_sdwa_gfx10
    2487516931U,	// V_CMPX_LE_U16_sdwa_gfx9
    1116501U,	// V_CMPX_LE_U16_sdwa_vi
    4265862U,	// V_CMPX_LE_U32_e32_gfx10
    4265862U,	// V_CMPX_LE_U32_e32_gfx6_gfx7
    4265862U,	// V_CMPX_LE_U32_e32_vi
    4274673U,	// V_CMPX_LE_U32_e64_gfx10
    2151969279U,	// V_CMPX_LE_U32_e64_gfx6_gfx7
    2151969279U,	// V_CMPX_LE_U32_e64_vi
    1068767U,	// V_CMPX_LE_U32_sdwa_gfx10
    2487513599U,	// V_CMPX_LE_U32_sdwa_gfx9
    1115208U,	// V_CMPX_LE_U32_sdwa_vi
    4267721U,	// V_CMPX_LE_U64_e32_gfx10
    4267721U,	// V_CMPX_LE_U64_e32_gfx6_gfx7
    4267721U,	// V_CMPX_LE_U64_e32_vi
    4275303U,	// V_CMPX_LE_U64_e64_gfx10
    2151971141U,	// V_CMPX_LE_U64_e64_gfx6_gfx7
    2151971141U,	// V_CMPX_LE_U64_e64_vi
    4268163U,	// V_CMPX_LG_F16_e32_gfx10
    4268163U,	// V_CMPX_LG_F16_e32_vi
    1173241162U,	// V_CMPX_LG_F16_e64_gfx10
    2420407174U,	// V_CMPX_LG_F16_e64_vi
    1240354766U,	// V_CMPX_LG_F16_sdwa_gfx10
    2420407174U,	// V_CMPX_LG_F16_sdwa_gfx9
    34539034U,	// V_CMPX_LG_F16_sdwa_vi
    4264661U,	// V_CMPX_LG_F32_e32_gfx10
    4264661U,	// V_CMPX_LG_F32_e32_gfx6_gfx7
    4264661U,	// V_CMPX_LG_F32_e32_vi
    1173239902U,	// V_CMPX_LG_F32_e64_gfx10
    2420403207U,	// V_CMPX_LG_F32_e64_gfx6_gfx7
    2420403207U,	// V_CMPX_LG_F32_e64_vi
    1240354103U,	// V_CMPX_LG_F32_sdwa_gfx10
    2420403207U,	// V_CMPX_LG_F32_sdwa_gfx9
    34537741U,	// V_CMPX_LG_F32_sdwa_vi
    4266520U,	// V_CMPX_LG_F64_e32_gfx10
    4266520U,	// V_CMPX_LG_F64_e32_gfx6_gfx7
    4266520U,	// V_CMPX_LG_F64_e32_vi
    1173240532U,	// V_CMPX_LG_F64_e64_gfx10
    2420405596U,	// V_CMPX_LG_F64_e64_gfx6_gfx7
    2420405596U,	// V_CMPX_LG_F64_e64_vi
    4268469U,	// V_CMPX_LT_F16_e32_gfx10
    4268469U,	// V_CMPX_LT_F16_e32_vi
    1173241319U,	// V_CMPX_LT_F16_e64_gfx10
    2420407527U,	// V_CMPX_LT_F16_e64_vi
    1240354931U,	// V_CMPX_LT_F16_sdwa_gfx10
    2420407527U,	// V_CMPX_LT_F16_sdwa_gfx9
    34539356U,	// V_CMPX_LT_F16_sdwa_vi
    4265244U,	// V_CMPX_LT_F32_e32_gfx10
    4265244U,	// V_CMPX_LT_F32_e32_gfx6_gfx7
    4265244U,	// V_CMPX_LT_F32_e32_vi
    1173240059U,	// V_CMPX_LT_F32_e64_gfx10
    2420403815U,	// V_CMPX_LT_F32_e64_gfx6_gfx7
    2420403815U,	// V_CMPX_LT_F32_e64_vi
    1240354268U,	// V_CMPX_LT_F32_sdwa_gfx10
    2420403815U,	// V_CMPX_LT_F32_sdwa_gfx9
    34538063U,	// V_CMPX_LT_F32_sdwa_vi
    4267103U,	// V_CMPX_LT_F64_e32_gfx10
    4267103U,	// V_CMPX_LT_F64_e32_gfx6_gfx7
    4267103U,	// V_CMPX_LT_F64_e32_vi
    1173240689U,	// V_CMPX_LT_F64_e64_gfx10
    2420406116U,	// V_CMPX_LT_F64_e64_gfx6_gfx7
    2420406116U,	// V_CMPX_LT_F64_e64_vi
    4268874U,	// V_CMPX_LT_I16_e32_gfx10
    4268874U,	// V_CMPX_LT_I16_e32_vi
    4275859U,	// V_CMPX_LT_I16_e64_gfx10
    2151972473U,	// V_CMPX_LT_I16_e64_vi
    1069352U,	// V_CMPX_LT_I16_sdwa_gfx10
    2487516793U,	// V_CMPX_LT_I16_sdwa_gfx9
    1116423U,	// V_CMPX_LT_I16_sdwa_vi
    4265788U,	// V_CMPX_LT_I32_e32_gfx10
    4265788U,	// V_CMPX_LT_I32_e32_gfx6_gfx7
    4265788U,	// V_CMPX_LT_I32_e32_vi
    4274635U,	// V_CMPX_LT_I32_e64_gfx10
    2151969059U,	// V_CMPX_LT_I32_e64_gfx6_gfx7
    2151969059U,	// V_CMPX_LT_I32_e64_vi
    1068727U,	// V_CMPX_LT_I32_sdwa_gfx10
    2487513379U,	// V_CMPX_LT_I32_sdwa_gfx9
    1115130U,	// V_CMPX_LT_I32_sdwa_vi
    4267647U,	// V_CMPX_LT_I64_e32_gfx10
    4267647U,	// V_CMPX_LT_I64_e32_gfx6_gfx7
    4267647U,	// V_CMPX_LT_I64_e32_vi
    4275265U,	// V_CMPX_LT_I64_e64_gfx10
    2151971087U,	// V_CMPX_LT_I64_e64_gfx6_gfx7
    2151971087U,	// V_CMPX_LT_I64_e64_vi
    4269166U,	// V_CMPX_LT_U16_e32_gfx10
    4269166U,	// V_CMPX_LT_U16_e32_vi
    4275973U,	// V_CMPX_LT_U16_e64_gfx10
    2151972792U,	// V_CMPX_LT_U16_e64_vi
    1069472U,	// V_CMPX_LT_U16_sdwa_gfx10
    2487517112U,	// V_CMPX_LT_U16_sdwa_gfx9
    1116731U,	// V_CMPX_LT_U16_sdwa_vi
    4266080U,	// V_CMPX_LT_U32_e32_gfx10
    4266080U,	// V_CMPX_LT_U32_e32_gfx6_gfx7
    4266080U,	// V_CMPX_LT_U32_e32_vi
    4274785U,	// V_CMPX_LT_U32_e64_gfx10
    2151969596U,	// V_CMPX_LT_U32_e64_gfx6_gfx7
    2151969596U,	// V_CMPX_LT_U32_e64_vi
    1068885U,	// V_CMPX_LT_U32_sdwa_gfx10
    2487513916U,	// V_CMPX_LT_U32_sdwa_gfx9
    1115438U,	// V_CMPX_LT_U32_sdwa_vi
    4267939U,	// V_CMPX_LT_U64_e32_gfx10
    4267939U,	// V_CMPX_LT_U64_e32_gfx6_gfx7
    4267939U,	// V_CMPX_LT_U64_e32_vi
    4275415U,	// V_CMPX_LT_U64_e64_gfx10
    2151971299U,	// V_CMPX_LT_U64_e64_gfx6_gfx7
    2151971299U,	// V_CMPX_LT_U64_e64_vi
    4268312U,	// V_CMPX_NEQ_F16_e32_gfx10
    4268312U,	// V_CMPX_NEQ_F16_e32_vi
    1173241238U,	// V_CMPX_NEQ_F16_e64_gfx10
    2420407366U,	// V_CMPX_NEQ_F16_e64_vi
    1240354846U,	// V_CMPX_NEQ_F16_sdwa_gfx10
    2420407366U,	// V_CMPX_NEQ_F16_sdwa_gfx9
    34539191U,	// V_CMPX_NEQ_F16_sdwa_vi
    4264967U,	// V_CMPX_NEQ_F32_e32_gfx10
    4264967U,	// V_CMPX_NEQ_F32_e32_gfx6_gfx7
    4264967U,	// V_CMPX_NEQ_F32_e32_vi
    1173239978U,	// V_CMPX_NEQ_F32_e64_gfx10
    2420403564U,	// V_CMPX_NEQ_F32_e64_gfx6_gfx7
    2420403564U,	// V_CMPX_NEQ_F32_e64_vi
    1240354183U,	// V_CMPX_NEQ_F32_sdwa_gfx10
    2420403564U,	// V_CMPX_NEQ_F32_sdwa_gfx9
    34537898U,	// V_CMPX_NEQ_F32_sdwa_vi
    4266826U,	// V_CMPX_NEQ_F64_e32_gfx10
    4266826U,	// V_CMPX_NEQ_F64_e32_gfx6_gfx7
    4266826U,	// V_CMPX_NEQ_F64_e32_vi
    1173240608U,	// V_CMPX_NEQ_F64_e64_gfx10
    2420405875U,	// V_CMPX_NEQ_F64_e64_gfx6_gfx7
    2420405875U,	// V_CMPX_NEQ_F64_e64_vi
    4268693U,	// V_CMPX_NE_I16_e32_gfx10
    4268693U,	// V_CMPX_NE_I16_e32_vi
    4275802U,	// V_CMPX_NE_I16_e64_gfx10
    2151972332U,	// V_CMPX_NE_I16_e64_vi
    1069292U,	// V_CMPX_NE_I16_sdwa_gfx10
    2487516652U,	// V_CMPX_NE_I16_sdwa_gfx9
    1116232U,	// V_CMPX_NE_I16_sdwa_vi
    4265607U,	// V_CMPX_NE_I32_e32_gfx10
    4265607U,	// V_CMPX_NE_I32_e32_gfx6_gfx7
    4265607U,	// V_CMPX_NE_I32_e32_vi
    4274542U,	// V_CMPX_NE_I32_e64_gfx10
    2151968896U,	// V_CMPX_NE_I32_e64_gfx6_gfx7
    2151968896U,	// V_CMPX_NE_I32_e64_vi
    1068629U,	// V_CMPX_NE_I32_sdwa_gfx10
    2487513216U,	// V_CMPX_NE_I32_sdwa_gfx9
    1114939U,	// V_CMPX_NE_I32_sdwa_vi
    4267466U,	// V_CMPX_NE_I64_e32_gfx10
    4267466U,	// V_CMPX_NE_I64_e32_gfx6_gfx7
    4267466U,	// V_CMPX_NE_I64_e32_vi
    4275172U,	// V_CMPX_NE_I64_e64_gfx10
    2151970956U,	// V_CMPX_NE_I64_e64_gfx6_gfx7
    2151970956U,	// V_CMPX_NE_I64_e64_vi
    4268985U,	// V_CMPX_NE_U16_e32_gfx10
    4268985U,	// V_CMPX_NE_U16_e32_vi
    4275916U,	// V_CMPX_NE_U16_e64_gfx10
    2151972638U,	// V_CMPX_NE_U16_e64_vi
    1069412U,	// V_CMPX_NE_U16_sdwa_gfx10
    2487516958U,	// V_CMPX_NE_U16_sdwa_gfx9
    1116540U,	// V_CMPX_NE_U16_sdwa_vi
    4265899U,	// V_CMPX_NE_U32_e32_gfx10
    4265899U,	// V_CMPX_NE_U32_e32_gfx6_gfx7
    4265899U,	// V_CMPX_NE_U32_e32_vi
    4274692U,	// V_CMPX_NE_U32_e64_gfx10
    2151969306U,	// V_CMPX_NE_U32_e64_gfx6_gfx7
    2151969306U,	// V_CMPX_NE_U32_e64_vi
    1068787U,	// V_CMPX_NE_U32_sdwa_gfx10
    2487513626U,	// V_CMPX_NE_U32_sdwa_gfx9
    1115247U,	// V_CMPX_NE_U32_sdwa_vi
    4267758U,	// V_CMPX_NE_U64_e32_gfx10
    4267758U,	// V_CMPX_NE_U64_e32_gfx6_gfx7
    4267758U,	// V_CMPX_NE_U64_e32_vi
    4275322U,	// V_CMPX_NE_U64_e64_gfx10
    2151971168U,	// V_CMPX_NE_U64_e64_gfx6_gfx7
    2151971168U,	// V_CMPX_NE_U64_e64_vi
    4268014U,	// V_CMPX_NGE_F16_e32_gfx10
    4268014U,	// V_CMPX_NGE_F16_e32_vi
    1173241085U,	// V_CMPX_NGE_F16_e64_gfx10
    2420407053U,	// V_CMPX_NGE_F16_e64_vi
    1240354685U,	// V_CMPX_NGE_F16_sdwa_gfx10
    2420407053U,	// V_CMPX_NGE_F16_sdwa_gfx9
    34538877U,	// V_CMPX_NGE_F16_sdwa_vi
    4264355U,	// V_CMPX_NGE_F32_e32_gfx10
    4264355U,	// V_CMPX_NGE_F32_e32_gfx6_gfx7
    4264355U,	// V_CMPX_NGE_F32_e32_vi
    1173239825U,	// V_CMPX_NGE_F32_e64_gfx10
    2420402953U,	// V_CMPX_NGE_F32_e64_gfx6_gfx7
    2420402953U,	// V_CMPX_NGE_F32_e64_vi
    1240354022U,	// V_CMPX_NGE_F32_sdwa_gfx10
    2420402953U,	// V_CMPX_NGE_F32_sdwa_gfx9
    34537584U,	// V_CMPX_NGE_F32_sdwa_vi
    4266214U,	// V_CMPX_NGE_F64_e32_gfx10
    4266214U,	// V_CMPX_NGE_F64_e32_gfx6_gfx7
    4266214U,	// V_CMPX_NGE_F64_e32_vi
    1173240455U,	// V_CMPX_NGE_F64_e64_gfx10
    2420405358U,	// V_CMPX_NGE_F64_e64_gfx6_gfx7
    2420405358U,	// V_CMPX_NGE_F64_e64_vi
    4268431U,	// V_CMPX_NGT_F16_e32_gfx10
    4268431U,	// V_CMPX_NGT_F16_e32_vi
    1173241299U,	// V_CMPX_NGT_F16_e64_gfx10
    2420407499U,	// V_CMPX_NGT_F16_e64_vi
    1240354910U,	// V_CMPX_NGT_F16_sdwa_gfx10
    2420407499U,	// V_CMPX_NGT_F16_sdwa_gfx9
    34539316U,	// V_CMPX_NGT_F16_sdwa_vi
    4265166U,	// V_CMPX_NGT_F32_e32_gfx10
    4265166U,	// V_CMPX_NGT_F32_e32_gfx6_gfx7
    4265166U,	// V_CMPX_NGT_F32_e32_vi
    1173240039U,	// V_CMPX_NGT_F32_e64_gfx10
    2420403757U,	// V_CMPX_NGT_F32_e64_gfx6_gfx7
    2420403757U,	// V_CMPX_NGT_F32_e64_vi
    1240354247U,	// V_CMPX_NGT_F32_sdwa_gfx10
    2420403757U,	// V_CMPX_NGT_F32_sdwa_gfx9
    34538023U,	// V_CMPX_NGT_F32_sdwa_vi
    4267025U,	// V_CMPX_NGT_F64_e32_gfx10
    4267025U,	// V_CMPX_NGT_F64_e32_gfx6_gfx7
    4267025U,	// V_CMPX_NGT_F64_e32_vi
    1173240669U,	// V_CMPX_NGT_F64_e64_gfx10
    2420406058U,	// V_CMPX_NGT_F64_e64_gfx6_gfx7
    2420406058U,	// V_CMPX_NGT_F64_e64_vi
    4268090U,	// V_CMPX_NLE_F16_e32_gfx10
    4268090U,	// V_CMPX_NLE_F16_e32_vi
    1173241124U,	// V_CMPX_NLE_F16_e64_gfx10
    2420407109U,	// V_CMPX_NLE_F16_e64_vi
    1240354726U,	// V_CMPX_NLE_F16_sdwa_gfx10
    2420407109U,	// V_CMPX_NLE_F16_sdwa_gfx9
    34538957U,	// V_CMPX_NLE_F16_sdwa_vi
    4264511U,	// V_CMPX_NLE_F32_e32_gfx10
    4264511U,	// V_CMPX_NLE_F32_e32_gfx6_gfx7
    4264511U,	// V_CMPX_NLE_F32_e32_vi
    1173239864U,	// V_CMPX_NLE_F32_e64_gfx10
    2420403069U,	// V_CMPX_NLE_F32_e64_gfx6_gfx7
    2420403069U,	// V_CMPX_NLE_F32_e64_vi
    1240354063U,	// V_CMPX_NLE_F32_sdwa_gfx10
    2420403069U,	// V_CMPX_NLE_F32_sdwa_gfx9
    34537664U,	// V_CMPX_NLE_F32_sdwa_vi
    4266370U,	// V_CMPX_NLE_F64_e32_gfx10
    4266370U,	// V_CMPX_NLE_F64_e32_gfx6_gfx7
    4266370U,	// V_CMPX_NLE_F64_e32_vi
    1173240494U,	// V_CMPX_NLE_F64_e64_gfx10
    2420405474U,	// V_CMPX_NLE_F64_e64_gfx6_gfx7
    2420405474U,	// V_CMPX_NLE_F64_e64_vi
    4268201U,	// V_CMPX_NLG_F16_e32_gfx10
    4268201U,	// V_CMPX_NLG_F16_e32_vi
    1173241181U,	// V_CMPX_NLG_F16_e64_gfx10
    2420407202U,	// V_CMPX_NLG_F16_e64_vi
    1240354786U,	// V_CMPX_NLG_F16_sdwa_gfx10
    2420407202U,	// V_CMPX_NLG_F16_sdwa_gfx9
    34539074U,	// V_CMPX_NLG_F16_sdwa_vi
    4264739U,	// V_CMPX_NLG_F32_e32_gfx10
    4264739U,	// V_CMPX_NLG_F32_e32_gfx6_gfx7
    4264739U,	// V_CMPX_NLG_F32_e32_vi
    1173239921U,	// V_CMPX_NLG_F32_e64_gfx10
    2420403265U,	// V_CMPX_NLG_F32_e64_gfx6_gfx7
    2420403265U,	// V_CMPX_NLG_F32_e64_vi
    1240354123U,	// V_CMPX_NLG_F32_sdwa_gfx10
    2420403265U,	// V_CMPX_NLG_F32_sdwa_gfx9
    34537781U,	// V_CMPX_NLG_F32_sdwa_vi
    4266598U,	// V_CMPX_NLG_F64_e32_gfx10
    4266598U,	// V_CMPX_NLG_F64_e32_gfx6_gfx7
    4266598U,	// V_CMPX_NLG_F64_e32_vi
    1173240551U,	// V_CMPX_NLG_F64_e64_gfx10
    2420405654U,	// V_CMPX_NLG_F64_e64_gfx6_gfx7
    2420405654U,	// V_CMPX_NLG_F64_e64_vi
    4268507U,	// V_CMPX_NLT_F16_e32_gfx10
    4268507U,	// V_CMPX_NLT_F16_e32_vi
    1173241338U,	// V_CMPX_NLT_F16_e64_gfx10
    2420407555U,	// V_CMPX_NLT_F16_e64_vi
    1240354951U,	// V_CMPX_NLT_F16_sdwa_gfx10
    2420407555U,	// V_CMPX_NLT_F16_sdwa_gfx9
    34539396U,	// V_CMPX_NLT_F16_sdwa_vi
    4265322U,	// V_CMPX_NLT_F32_e32_gfx10
    4265322U,	// V_CMPX_NLT_F32_e32_gfx6_gfx7
    4265322U,	// V_CMPX_NLT_F32_e32_vi
    1173240078U,	// V_CMPX_NLT_F32_e64_gfx10
    2420403873U,	// V_CMPX_NLT_F32_e64_gfx6_gfx7
    2420403873U,	// V_CMPX_NLT_F32_e64_vi
    1240354288U,	// V_CMPX_NLT_F32_sdwa_gfx10
    2420403873U,	// V_CMPX_NLT_F32_sdwa_gfx9
    34538103U,	// V_CMPX_NLT_F32_sdwa_vi
    4267181U,	// V_CMPX_NLT_F64_e32_gfx10
    4267181U,	// V_CMPX_NLT_F64_e32_gfx6_gfx7
    4267181U,	// V_CMPX_NLT_F64_e32_vi
    1173240708U,	// V_CMPX_NLT_F64_e64_gfx10
    2420406174U,	// V_CMPX_NLT_F64_e64_gfx6_gfx7
    2420406174U,	// V_CMPX_NLT_F64_e64_vi
    4268238U,	// V_CMPX_O_F16_e32_gfx10
    4268238U,	// V_CMPX_O_F16_e32_vi
    1173241201U,	// V_CMPX_O_F16_e64_gfx10
    2420407280U,	// V_CMPX_O_F16_e64_vi
    1240354807U,	// V_CMPX_O_F16_sdwa_gfx10
    2420407280U,	// V_CMPX_O_F16_sdwa_gfx9
    34539113U,	// V_CMPX_O_F16_sdwa_vi
    4264815U,	// V_CMPX_O_F32_e32_gfx10
    4264815U,	// V_CMPX_O_F32_e32_gfx6_gfx7
    4264815U,	// V_CMPX_O_F32_e32_vi
    1173239941U,	// V_CMPX_O_F32_e64_gfx10
    2420403372U,	// V_CMPX_O_F32_e64_gfx6_gfx7
    2420403372U,	// V_CMPX_O_F32_e64_vi
    1240354144U,	// V_CMPX_O_F32_sdwa_gfx10
    2420403372U,	// V_CMPX_O_F32_sdwa_gfx9
    34537820U,	// V_CMPX_O_F32_sdwa_vi
    4266674U,	// V_CMPX_O_F64_e32_gfx10
    4266674U,	// V_CMPX_O_F64_e32_gfx6_gfx7
    4266674U,	// V_CMPX_O_F64_e32_vi
    1173240571U,	// V_CMPX_O_F64_e64_gfx10
    2420405721U,	// V_CMPX_O_F64_e64_gfx6_gfx7
    2420405721U,	// V_CMPX_O_F64_e64_vi
    4268581U,	// V_CMPX_TRU_F16_e32_gfx10
    4268581U,	// V_CMPX_TRU_F16_e32_vi
    1173241376U,	// V_CMPX_TRU_F16_e64_gfx10
    2420407637U,	// V_CMPX_TRU_F16_e64_vi
    1240354991U,	// V_CMPX_TRU_F16_sdwa_gfx10
    2420407637U,	// V_CMPX_TRU_F16_sdwa_gfx9
    34539474U,	// V_CMPX_TRU_F16_sdwa_vi
    4265474U,	// V_CMPX_TRU_F32_e32_gfx10
    4265474U,	// V_CMPX_TRU_F32_e32_gfx6_gfx7
    4265474U,	// V_CMPX_TRU_F32_e32_vi
    1173240116U,	// V_CMPX_TRU_F32_e64_gfx10
    2420404013U,	// V_CMPX_TRU_F32_e64_gfx6_gfx7
    2420404013U,	// V_CMPX_TRU_F32_e64_vi
    1240354328U,	// V_CMPX_TRU_F32_sdwa_gfx10
    2420404013U,	// V_CMPX_TRU_F32_sdwa_gfx9
    34538181U,	// V_CMPX_TRU_F32_sdwa_vi
    4267333U,	// V_CMPX_TRU_F64_e32_gfx10
    4267333U,	// V_CMPX_TRU_F64_e32_gfx6_gfx7
    4267333U,	// V_CMPX_TRU_F64_e32_vi
    1173240746U,	// V_CMPX_TRU_F64_e64_gfx10
    2420406314U,	// V_CMPX_TRU_F64_e64_gfx6_gfx7
    2420406314U,	// V_CMPX_TRU_F64_e64_vi
    4268801U,	// V_CMPX_T_I16_e32_vi
    2151972420U,	// V_CMPX_T_I16_e64_vi
    2487516740U,	// V_CMPX_T_I16_sdwa_gfx9
    1116346U,	// V_CMPX_T_I16_sdwa_vi
    4265715U,	// V_CMPX_T_I32_e32_gfx10
    4265715U,	// V_CMPX_T_I32_e32_gfx6_gfx7
    4265715U,	// V_CMPX_T_I32_e32_vi
    4274598U,	// V_CMPX_T_I32_e64_gfx10
    2151969006U,	// V_CMPX_T_I32_e64_gfx6_gfx7
    2151969006U,	// V_CMPX_T_I32_e64_vi
    1068688U,	// V_CMPX_T_I32_sdwa_gfx10
    2487513326U,	// V_CMPX_T_I32_sdwa_gfx9
    1115053U,	// V_CMPX_T_I32_sdwa_vi
    4267574U,	// V_CMPX_T_I64_e32_gfx10
    4267574U,	// V_CMPX_T_I64_e32_gfx6_gfx7
    4267574U,	// V_CMPX_T_I64_e32_vi
    4275228U,	// V_CMPX_T_I64_e64_gfx10
    2151971034U,	// V_CMPX_T_I64_e64_gfx6_gfx7
    2151971034U,	// V_CMPX_T_I64_e64_vi
    4269093U,	// V_CMPX_T_U16_e32_vi
    2151972739U,	// V_CMPX_T_U16_e64_vi
    2487517059U,	// V_CMPX_T_U16_sdwa_gfx9
    1116654U,	// V_CMPX_T_U16_sdwa_vi
    4266007U,	// V_CMPX_T_U32_e32_gfx10
    4266007U,	// V_CMPX_T_U32_e32_gfx6_gfx7
    4266007U,	// V_CMPX_T_U32_e32_vi
    4274748U,	// V_CMPX_T_U32_e64_gfx10
    2151969543U,	// V_CMPX_T_U32_e64_gfx6_gfx7
    2151969543U,	// V_CMPX_T_U32_e64_vi
    1068846U,	// V_CMPX_T_U32_sdwa_gfx10
    2487513863U,	// V_CMPX_T_U32_sdwa_gfx9
    1115361U,	// V_CMPX_T_U32_sdwa_vi
    4267866U,	// V_CMPX_T_U64_e32_gfx10
    4267866U,	// V_CMPX_T_U64_e32_gfx6_gfx7
    4267866U,	// V_CMPX_T_U64_e32_vi
    4275378U,	// V_CMPX_T_U64_e64_gfx10
    2151971246U,	// V_CMPX_T_U64_e64_gfx6_gfx7
    2151971246U,	// V_CMPX_T_U64_e64_vi
    4268544U,	// V_CMPX_U_F16_e32_gfx10
    4268544U,	// V_CMPX_U_F16_e32_vi
    1173241358U,	// V_CMPX_U_F16_e64_gfx10
    2420407610U,	// V_CMPX_U_F16_e64_vi
    1240354972U,	// V_CMPX_U_F16_sdwa_gfx10
    2420407610U,	// V_CMPX_U_F16_sdwa_gfx9
    34539435U,	// V_CMPX_U_F16_sdwa_vi
    4265398U,	// V_CMPX_U_F32_e32_gfx10
    4265398U,	// V_CMPX_U_F32_e32_gfx6_gfx7
    4265398U,	// V_CMPX_U_F32_e32_vi
    1173240098U,	// V_CMPX_U_F32_e64_gfx10
    2420403957U,	// V_CMPX_U_F32_e64_gfx6_gfx7
    2420403957U,	// V_CMPX_U_F32_e64_vi
    1240354309U,	// V_CMPX_U_F32_sdwa_gfx10
    2420403957U,	// V_CMPX_U_F32_sdwa_gfx9
    34538142U,	// V_CMPX_U_F32_sdwa_vi
    4267257U,	// V_CMPX_U_F64_e32_gfx10
    4267257U,	// V_CMPX_U_F64_e32_gfx6_gfx7
    4267257U,	// V_CMPX_U_F64_e32_vi
    1173240728U,	// V_CMPX_U_F64_e64_gfx10
    2420406258U,	// V_CMPX_U_F64_e64_gfx6_gfx7
    2420406258U,	// V_CMPX_U_F64_e64_vi
    4268332U,	// V_CMP_CLASS_F16_e32_gfx10
    4268332U,	// V_CMP_CLASS_F16_e32_vi
    2420407413U,	// V_CMP_CLASS_F16_e64_gfx10
    2420407413U,	// V_CMP_CLASS_F16_e64_vi
    2420407413U,	// V_CMP_CLASS_F16_sdwa_gfx10
    2420407413U,	// V_CMP_CLASS_F16_sdwa_gfx9
    30344908U,	// V_CMP_CLASS_F16_sdwa_vi
    4265008U,	// V_CMP_CLASS_F32_e32_gfx10
    4265008U,	// V_CMP_CLASS_F32_e32_gfx6_gfx7
    4265008U,	// V_CMP_CLASS_F32_e32_vi
    2420403627U,	// V_CMP_CLASS_F32_e64_gfx10
    2420403627U,	// V_CMP_CLASS_F32_e64_gfx6_gfx7
    2420403627U,	// V_CMP_CLASS_F32_e64_vi
    2420403627U,	// V_CMP_CLASS_F32_sdwa_gfx10
    2420403627U,	// V_CMP_CLASS_F32_sdwa_gfx9
    30343615U,	// V_CMP_CLASS_F32_sdwa_vi
    4266867U,	// V_CMP_CLASS_F64_e32_gfx10
    4266867U,	// V_CMP_CLASS_F64_e32_gfx6_gfx7
    4266867U,	// V_CMP_CLASS_F64_e32_vi
    2420405928U,	// V_CMP_CLASS_F64_e64_gfx10
    2420405928U,	// V_CMP_CLASS_F64_e64_gfx6_gfx7
    2420405928U,	// V_CMP_CLASS_F64_e64_vi
    4268256U,	// V_CMP_EQ_F16_e32_gfx10
    4268256U,	// V_CMP_EQ_F16_e32_vi
    2420407325U,	// V_CMP_EQ_F16_e64_gfx10
    2420407325U,	// V_CMP_EQ_F16_e64_vi
    2420407325U,	// V_CMP_EQ_F16_sdwa_gfx10
    2420407325U,	// V_CMP_EQ_F16_sdwa_gfx9
    34539132U,	// V_CMP_EQ_F16_sdwa_vi
    4264852U,	// V_CMP_EQ_F32_e32_gfx10
    4264852U,	// V_CMP_EQ_F32_e32_gfx6_gfx7
    4264852U,	// V_CMP_EQ_F32_e32_vi
    2420403479U,	// V_CMP_EQ_F32_e64_gfx10
    2420403479U,	// V_CMP_EQ_F32_e64_gfx6_gfx7
    2420403479U,	// V_CMP_EQ_F32_e64_vi
    2420403479U,	// V_CMP_EQ_F32_sdwa_gfx10
    2420403479U,	// V_CMP_EQ_F32_sdwa_gfx9
    34537839U,	// V_CMP_EQ_F32_sdwa_vi
    4266711U,	// V_CMP_EQ_F64_e32_gfx10
    4266711U,	// V_CMP_EQ_F64_e32_gfx6_gfx7
    4266711U,	// V_CMP_EQ_F64_e32_vi
    2420405790U,	// V_CMP_EQ_F64_e64_gfx10
    2420405790U,	// V_CMP_EQ_F64_e64_gfx6_gfx7
    2420405790U,	// V_CMP_EQ_F64_e64_vi
    4268747U,	// V_CMP_EQ_I16_e32_gfx10
    4268747U,	// V_CMP_EQ_I16_e32_vi
    2151972381U,	// V_CMP_EQ_I16_e64_gfx10
    2151972381U,	// V_CMP_EQ_I16_e64_vi
    2487516701U,	// V_CMP_EQ_I16_sdwa_gfx10
    2487516701U,	// V_CMP_EQ_I16_sdwa_gfx9
    1116289U,	// V_CMP_EQ_I16_sdwa_vi
    4265661U,	// V_CMP_EQ_I32_e32_gfx10
    4265661U,	// V_CMP_EQ_I32_e32_gfx6_gfx7
    4265661U,	// V_CMP_EQ_I32_e32_vi
    2151968956U,	// V_CMP_EQ_I32_e64_gfx10
    2151968956U,	// V_CMP_EQ_I32_e64_gfx6_gfx7
    2151968956U,	// V_CMP_EQ_I32_e64_vi
    2487513276U,	// V_CMP_EQ_I32_sdwa_gfx10
    2487513276U,	// V_CMP_EQ_I32_sdwa_gfx9
    1114996U,	// V_CMP_EQ_I32_sdwa_vi
    4267520U,	// V_CMP_EQ_I64_e32_gfx10
    4267520U,	// V_CMP_EQ_I64_e32_gfx6_gfx7
    4267520U,	// V_CMP_EQ_I64_e32_vi
    2151970995U,	// V_CMP_EQ_I64_e64_gfx10
    2151970995U,	// V_CMP_EQ_I64_e64_gfx6_gfx7
    2151970995U,	// V_CMP_EQ_I64_e64_vi
    4269039U,	// V_CMP_EQ_U16_e32_gfx10
    4269039U,	// V_CMP_EQ_U16_e32_vi
    2151972700U,	// V_CMP_EQ_U16_e64_gfx10
    2151972700U,	// V_CMP_EQ_U16_e64_vi
    2487517020U,	// V_CMP_EQ_U16_sdwa_gfx10
    2487517020U,	// V_CMP_EQ_U16_sdwa_gfx9
    1116597U,	// V_CMP_EQ_U16_sdwa_vi
    4265953U,	// V_CMP_EQ_U32_e32_gfx10
    4265953U,	// V_CMP_EQ_U32_e32_gfx6_gfx7
    4265953U,	// V_CMP_EQ_U32_e32_vi
    2151969504U,	// V_CMP_EQ_U32_e64_gfx10
    2151969504U,	// V_CMP_EQ_U32_e64_gfx6_gfx7
    2151969504U,	// V_CMP_EQ_U32_e64_vi
    2487513824U,	// V_CMP_EQ_U32_sdwa_gfx10
    2487513824U,	// V_CMP_EQ_U32_sdwa_gfx9
    1115304U,	// V_CMP_EQ_U32_sdwa_vi
    4267812U,	// V_CMP_EQ_U64_e32_gfx10
    4267812U,	// V_CMP_EQ_U64_e32_gfx6_gfx7
    4267812U,	// V_CMP_EQ_U64_e32_vi
    2151971207U,	// V_CMP_EQ_U64_e64_gfx10
    2151971207U,	// V_CMP_EQ_U64_e64_gfx6_gfx7
    2151971207U,	// V_CMP_EQ_U64_e64_vi
    4268110U,	// V_CMP_F_F16_e32_gfx10
    4268110U,	// V_CMP_F_F16_e32_vi
    2420407136U,	// V_CMP_F_F16_e64_gfx10
    2420407136U,	// V_CMP_F_F16_e64_vi
    2420407136U,	// V_CMP_F_F16_sdwa_gfx10
    2420407136U,	// V_CMP_F_F16_sdwa_gfx9
    34538978U,	// V_CMP_F_F16_sdwa_vi
    4264552U,	// V_CMP_F_F32_e32_gfx10
    4264552U,	// V_CMP_F_F32_e32_gfx6_gfx7
    4264552U,	// V_CMP_F_F32_e32_vi
    2420403112U,	// V_CMP_F_F32_e64_gfx10
    2420403112U,	// V_CMP_F_F32_e64_gfx6_gfx7
    2420403112U,	// V_CMP_F_F32_e64_vi
    2420403112U,	// V_CMP_F_F32_sdwa_gfx10
    2420403112U,	// V_CMP_F_F32_sdwa_gfx9
    34537685U,	// V_CMP_F_F32_sdwa_vi
    4266411U,	// V_CMP_F_F64_e32_gfx10
    4266411U,	// V_CMP_F_F64_e32_gfx6_gfx7
    4266411U,	// V_CMP_F_F64_e32_vi
    2420405517U,	// V_CMP_F_F64_e64_gfx10
    2420405517U,	// V_CMP_F_F64_e64_gfx6_gfx7
    2420405517U,	// V_CMP_F_F64_e64_vi
    4268712U,	// V_CMP_F_I16_e32_vi
    2151972346U,	// V_CMP_F_I16_e64_vi
    2487516666U,	// V_CMP_F_I16_sdwa_gfx9
    1116252U,	// V_CMP_F_I16_sdwa_vi
    4265626U,	// V_CMP_F_I32_e32_gfx10
    4265626U,	// V_CMP_F_I32_e32_gfx6_gfx7
    4265626U,	// V_CMP_F_I32_e32_vi
    2151968910U,	// V_CMP_F_I32_e64_gfx10
    2151968910U,	// V_CMP_F_I32_e64_gfx6_gfx7
    2151968910U,	// V_CMP_F_I32_e64_vi
    2487513230U,	// V_CMP_F_I32_sdwa_gfx10
    2487513230U,	// V_CMP_F_I32_sdwa_gfx9
    1114959U,	// V_CMP_F_I32_sdwa_vi
    4267485U,	// V_CMP_F_I64_e32_gfx10
    4267485U,	// V_CMP_F_I64_e32_gfx6_gfx7
    4267485U,	// V_CMP_F_I64_e32_vi
    2151970970U,	// V_CMP_F_I64_e64_gfx10
    2151970970U,	// V_CMP_F_I64_e64_gfx6_gfx7
    2151970970U,	// V_CMP_F_I64_e64_vi
    4269004U,	// V_CMP_F_U16_e32_vi
    2151972652U,	// V_CMP_F_U16_e64_vi
    2487516972U,	// V_CMP_F_U16_sdwa_gfx9
    1116560U,	// V_CMP_F_U16_sdwa_vi
    4265918U,	// V_CMP_F_U32_e32_gfx10
    4265918U,	// V_CMP_F_U32_e32_gfx6_gfx7
    4265918U,	// V_CMP_F_U32_e32_vi
    2151969320U,	// V_CMP_F_U32_e64_gfx10
    2151969320U,	// V_CMP_F_U32_e64_gfx6_gfx7
    2151969320U,	// V_CMP_F_U32_e64_vi
    2487513640U,	// V_CMP_F_U32_sdwa_gfx10
    2487513640U,	// V_CMP_F_U32_sdwa_gfx9
    1115267U,	// V_CMP_F_U32_sdwa_vi
    4267777U,	// V_CMP_F_U64_e32_gfx10
    4267777U,	// V_CMP_F_U64_e32_gfx6_gfx7
    4267777U,	// V_CMP_F_U64_e32_vi
    2151971182U,	// V_CMP_F_U64_e64_gfx10
    2151971182U,	// V_CMP_F_U64_e64_gfx6_gfx7
    2151971182U,	// V_CMP_F_U64_e64_vi
    4267958U,	// V_CMP_GE_F16_e32_gfx10
    4267958U,	// V_CMP_GE_F16_e32_vi
    2420407012U,	// V_CMP_GE_F16_e64_gfx10
    2420407012U,	// V_CMP_GE_F16_e64_vi
    2420407012U,	// V_CMP_GE_F16_sdwa_gfx10
    2420407012U,	// V_CMP_GE_F16_sdwa_gfx9
    34538818U,	// V_CMP_GE_F16_sdwa_vi
    4264240U,	// V_CMP_GE_F32_e32_gfx10
    4264240U,	// V_CMP_GE_F32_e32_gfx6_gfx7
    4264240U,	// V_CMP_GE_F32_e32_vi
    2420402868U,	// V_CMP_GE_F32_e64_gfx10
    2420402868U,	// V_CMP_GE_F32_e64_gfx6_gfx7
    2420402868U,	// V_CMP_GE_F32_e64_vi
    2420402868U,	// V_CMP_GE_F32_sdwa_gfx10
    2420402868U,	// V_CMP_GE_F32_sdwa_gfx9
    34537525U,	// V_CMP_GE_F32_sdwa_vi
    4266099U,	// V_CMP_GE_F64_e32_gfx10
    4266099U,	// V_CMP_GE_F64_e32_gfx6_gfx7
    4266099U,	// V_CMP_GE_F64_e32_vi
    2420405273U,	// V_CMP_GE_F64_e64_gfx10
    2420405273U,	// V_CMP_GE_F64_e64_gfx6_gfx7
    2420405273U,	// V_CMP_GE_F64_e64_vi
    4268601U,	// V_CMP_GE_I16_e32_gfx10
    4268601U,	// V_CMP_GE_I16_e32_vi
    2151972265U,	// V_CMP_GE_I16_e64_gfx10
    2151972265U,	// V_CMP_GE_I16_e64_vi
    2487516585U,	// V_CMP_GE_I16_sdwa_gfx10
    2487516585U,	// V_CMP_GE_I16_sdwa_gfx9
    1116135U,	// V_CMP_GE_I16_sdwa_vi
    4265515U,	// V_CMP_GE_I32_e32_gfx10
    4265515U,	// V_CMP_GE_I32_e32_gfx6_gfx7
    4265515U,	// V_CMP_GE_I32_e32_vi
    2151968829U,	// V_CMP_GE_I32_e64_gfx10
    2151968829U,	// V_CMP_GE_I32_e64_gfx6_gfx7
    2151968829U,	// V_CMP_GE_I32_e64_vi
    2487513149U,	// V_CMP_GE_I32_sdwa_gfx10
    2487513149U,	// V_CMP_GE_I32_sdwa_gfx9
    1114842U,	// V_CMP_GE_I32_sdwa_vi
    4267374U,	// V_CMP_GE_I64_e32_gfx10
    4267374U,	// V_CMP_GE_I64_e32_gfx6_gfx7
    4267374U,	// V_CMP_GE_I64_e32_vi
    2151970889U,	// V_CMP_GE_I64_e64_gfx10
    2151970889U,	// V_CMP_GE_I64_e64_gfx6_gfx7
    2151970889U,	// V_CMP_GE_I64_e64_vi
    4268893U,	// V_CMP_GE_U16_e32_gfx10
    4268893U,	// V_CMP_GE_U16_e32_vi
    2151972571U,	// V_CMP_GE_U16_e64_gfx10
    2151972571U,	// V_CMP_GE_U16_e64_vi
    2487516891U,	// V_CMP_GE_U16_sdwa_gfx10
    2487516891U,	// V_CMP_GE_U16_sdwa_gfx9
    1116443U,	// V_CMP_GE_U16_sdwa_vi
    4265807U,	// V_CMP_GE_U32_e32_gfx10
    4265807U,	// V_CMP_GE_U32_e32_gfx6_gfx7
    4265807U,	// V_CMP_GE_U32_e32_vi
    2151969239U,	// V_CMP_GE_U32_e64_gfx10
    2151969239U,	// V_CMP_GE_U32_e64_gfx6_gfx7
    2151969239U,	// V_CMP_GE_U32_e64_vi
    2487513559U,	// V_CMP_GE_U32_sdwa_gfx10
    2487513559U,	// V_CMP_GE_U32_sdwa_gfx9
    1115150U,	// V_CMP_GE_U32_sdwa_vi
    4267666U,	// V_CMP_GE_U64_e32_gfx10
    4267666U,	// V_CMP_GE_U64_e32_gfx6_gfx7
    4267666U,	// V_CMP_GE_U64_e32_vi
    2151971101U,	// V_CMP_GE_U64_e64_gfx10
    2151971101U,	// V_CMP_GE_U64_e64_gfx6_gfx7
    2151971101U,	// V_CMP_GE_U64_e64_vi
    4268375U,	// V_CMP_GT_F16_e32_gfx10
    4268375U,	// V_CMP_GT_F16_e32_vi
    2420407458U,	// V_CMP_GT_F16_e64_gfx10
    2420407458U,	// V_CMP_GT_F16_e64_vi
    2420407458U,	// V_CMP_GT_F16_sdwa_gfx10
    2420407458U,	// V_CMP_GT_F16_sdwa_gfx9
    34539257U,	// V_CMP_GT_F16_sdwa_vi
    4265051U,	// V_CMP_GT_F32_e32_gfx10
    4265051U,	// V_CMP_GT_F32_e32_gfx6_gfx7
    4265051U,	// V_CMP_GT_F32_e32_vi
    2420403672U,	// V_CMP_GT_F32_e64_gfx10
    2420403672U,	// V_CMP_GT_F32_e64_gfx6_gfx7
    2420403672U,	// V_CMP_GT_F32_e64_vi
    2420403672U,	// V_CMP_GT_F32_sdwa_gfx10
    2420403672U,	// V_CMP_GT_F32_sdwa_gfx9
    34537964U,	// V_CMP_GT_F32_sdwa_vi
    4266910U,	// V_CMP_GT_F64_e32_gfx10
    4266910U,	// V_CMP_GT_F64_e32_gfx6_gfx7
    4266910U,	// V_CMP_GT_F64_e32_vi
    2420405973U,	// V_CMP_GT_F64_e64_gfx10
    2420405973U,	// V_CMP_GT_F64_e64_gfx6_gfx7
    2420405973U,	// V_CMP_GT_F64_e64_vi
    4268819U,	// V_CMP_GT_I16_e32_gfx10
    4268819U,	// V_CMP_GT_I16_e32_vi
    2151972433U,	// V_CMP_GT_I16_e64_gfx10
    2151972433U,	// V_CMP_GT_I16_e64_vi
    2487516753U,	// V_CMP_GT_I16_sdwa_gfx10
    2487516753U,	// V_CMP_GT_I16_sdwa_gfx9
    1116365U,	// V_CMP_GT_I16_sdwa_vi
    4265733U,	// V_CMP_GT_I32_e32_gfx10
    4265733U,	// V_CMP_GT_I32_e32_gfx6_gfx7
    4265733U,	// V_CMP_GT_I32_e32_vi
    2151969019U,	// V_CMP_GT_I32_e64_gfx10
    2151969019U,	// V_CMP_GT_I32_e64_gfx6_gfx7
    2151969019U,	// V_CMP_GT_I32_e64_vi
    2487513339U,	// V_CMP_GT_I32_sdwa_gfx10
    2487513339U,	// V_CMP_GT_I32_sdwa_gfx9
    1115072U,	// V_CMP_GT_I32_sdwa_vi
    4267592U,	// V_CMP_GT_I64_e32_gfx10
    4267592U,	// V_CMP_GT_I64_e32_gfx6_gfx7
    4267592U,	// V_CMP_GT_I64_e32_vi
    2151971047U,	// V_CMP_GT_I64_e64_gfx10
    2151971047U,	// V_CMP_GT_I64_e64_gfx6_gfx7
    2151971047U,	// V_CMP_GT_I64_e64_vi
    4269111U,	// V_CMP_GT_U16_e32_gfx10
    4269111U,	// V_CMP_GT_U16_e32_vi
    2151972752U,	// V_CMP_GT_U16_e64_gfx10
    2151972752U,	// V_CMP_GT_U16_e64_vi
    2487517072U,	// V_CMP_GT_U16_sdwa_gfx10
    2487517072U,	// V_CMP_GT_U16_sdwa_gfx9
    1116673U,	// V_CMP_GT_U16_sdwa_vi
    4266025U,	// V_CMP_GT_U32_e32_gfx10
    4266025U,	// V_CMP_GT_U32_e32_gfx6_gfx7
    4266025U,	// V_CMP_GT_U32_e32_vi
    2151969556U,	// V_CMP_GT_U32_e64_gfx10
    2151969556U,	// V_CMP_GT_U32_e64_gfx6_gfx7
    2151969556U,	// V_CMP_GT_U32_e64_vi
    2487513876U,	// V_CMP_GT_U32_sdwa_gfx10
    2487513876U,	// V_CMP_GT_U32_sdwa_gfx9
    1115380U,	// V_CMP_GT_U32_sdwa_vi
    4267884U,	// V_CMP_GT_U64_e32_gfx10
    4267884U,	// V_CMP_GT_U64_e32_gfx6_gfx7
    4267884U,	// V_CMP_GT_U64_e32_vi
    2151971259U,	// V_CMP_GT_U64_e64_gfx10
    2151971259U,	// V_CMP_GT_U64_e64_gfx6_gfx7
    2151971259U,	// V_CMP_GT_U64_e64_vi
    4268034U,	// V_CMP_LE_F16_e32_gfx10
    4268034U,	// V_CMP_LE_F16_e32_vi
    2420407068U,	// V_CMP_LE_F16_e64_gfx10
    2420407068U,	// V_CMP_LE_F16_e64_vi
    2420407068U,	// V_CMP_LE_F16_sdwa_gfx10
    2420407068U,	// V_CMP_LE_F16_sdwa_gfx9
    34538898U,	// V_CMP_LE_F16_sdwa_vi
    4264396U,	// V_CMP_LE_F32_e32_gfx10
    4264396U,	// V_CMP_LE_F32_e32_gfx6_gfx7
    4264396U,	// V_CMP_LE_F32_e32_vi
    2420402984U,	// V_CMP_LE_F32_e64_gfx10
    2420402984U,	// V_CMP_LE_F32_e64_gfx6_gfx7
    2420402984U,	// V_CMP_LE_F32_e64_vi
    2420402984U,	// V_CMP_LE_F32_sdwa_gfx10
    2420402984U,	// V_CMP_LE_F32_sdwa_gfx9
    34537605U,	// V_CMP_LE_F32_sdwa_vi
    4266255U,	// V_CMP_LE_F64_e32_gfx10
    4266255U,	// V_CMP_LE_F64_e32_gfx6_gfx7
    4266255U,	// V_CMP_LE_F64_e32_vi
    2420405389U,	// V_CMP_LE_F64_e64_gfx10
    2420405389U,	// V_CMP_LE_F64_e64_gfx6_gfx7
    2420405389U,	// V_CMP_LE_F64_e64_vi
    4268638U,	// V_CMP_LE_I16_e32_gfx10
    4268638U,	// V_CMP_LE_I16_e32_vi
    2151972292U,	// V_CMP_LE_I16_e64_gfx10
    2151972292U,	// V_CMP_LE_I16_e64_vi
    2487516612U,	// V_CMP_LE_I16_sdwa_gfx10
    2487516612U,	// V_CMP_LE_I16_sdwa_gfx9
    1116174U,	// V_CMP_LE_I16_sdwa_vi
    4265552U,	// V_CMP_LE_I32_e32_gfx10
    4265552U,	// V_CMP_LE_I32_e32_gfx6_gfx7
    4265552U,	// V_CMP_LE_I32_e32_vi
    2151968856U,	// V_CMP_LE_I32_e64_gfx10
    2151968856U,	// V_CMP_LE_I32_e64_gfx6_gfx7
    2151968856U,	// V_CMP_LE_I32_e64_vi
    2487513176U,	// V_CMP_LE_I32_sdwa_gfx10
    2487513176U,	// V_CMP_LE_I32_sdwa_gfx9
    1114881U,	// V_CMP_LE_I32_sdwa_vi
    4267411U,	// V_CMP_LE_I64_e32_gfx10
    4267411U,	// V_CMP_LE_I64_e32_gfx6_gfx7
    4267411U,	// V_CMP_LE_I64_e32_vi
    2151970916U,	// V_CMP_LE_I64_e64_gfx10
    2151970916U,	// V_CMP_LE_I64_e64_gfx6_gfx7
    2151970916U,	// V_CMP_LE_I64_e64_vi
    4268930U,	// V_CMP_LE_U16_e32_gfx10
    4268930U,	// V_CMP_LE_U16_e32_vi
    2151972598U,	// V_CMP_LE_U16_e64_gfx10
    2151972598U,	// V_CMP_LE_U16_e64_vi
    2487516918U,	// V_CMP_LE_U16_sdwa_gfx10
    2487516918U,	// V_CMP_LE_U16_sdwa_gfx9
    1116482U,	// V_CMP_LE_U16_sdwa_vi
    4265844U,	// V_CMP_LE_U32_e32_gfx10
    4265844U,	// V_CMP_LE_U32_e32_gfx6_gfx7
    4265844U,	// V_CMP_LE_U32_e32_vi
    2151969266U,	// V_CMP_LE_U32_e64_gfx10
    2151969266U,	// V_CMP_LE_U32_e64_gfx6_gfx7
    2151969266U,	// V_CMP_LE_U32_e64_vi
    2487513586U,	// V_CMP_LE_U32_sdwa_gfx10
    2487513586U,	// V_CMP_LE_U32_sdwa_gfx9
    1115189U,	// V_CMP_LE_U32_sdwa_vi
    4267703U,	// V_CMP_LE_U64_e32_gfx10
    4267703U,	// V_CMP_LE_U64_e32_gfx6_gfx7
    4267703U,	// V_CMP_LE_U64_e32_vi
    2151971128U,	// V_CMP_LE_U64_e64_gfx10
    2151971128U,	// V_CMP_LE_U64_e64_gfx6_gfx7
    2151971128U,	// V_CMP_LE_U64_e64_vi
    4268145U,	// V_CMP_LG_F16_e32_gfx10
    4268145U,	// V_CMP_LG_F16_e32_vi
    2420407161U,	// V_CMP_LG_F16_e64_gfx10
    2420407161U,	// V_CMP_LG_F16_e64_vi
    2420407161U,	// V_CMP_LG_F16_sdwa_gfx10
    2420407161U,	// V_CMP_LG_F16_sdwa_gfx9
    34539015U,	// V_CMP_LG_F16_sdwa_vi
    4264624U,	// V_CMP_LG_F32_e32_gfx10
    4264624U,	// V_CMP_LG_F32_e32_gfx6_gfx7
    4264624U,	// V_CMP_LG_F32_e32_vi
    2420403180U,	// V_CMP_LG_F32_e64_gfx10
    2420403180U,	// V_CMP_LG_F32_e64_gfx6_gfx7
    2420403180U,	// V_CMP_LG_F32_e64_vi
    2420403180U,	// V_CMP_LG_F32_sdwa_gfx10
    2420403180U,	// V_CMP_LG_F32_sdwa_gfx9
    34537722U,	// V_CMP_LG_F32_sdwa_vi
    4266483U,	// V_CMP_LG_F64_e32_gfx10
    4266483U,	// V_CMP_LG_F64_e32_gfx6_gfx7
    4266483U,	// V_CMP_LG_F64_e32_vi
    2420405569U,	// V_CMP_LG_F64_e64_gfx10
    2420405569U,	// V_CMP_LG_F64_e64_gfx6_gfx7
    2420405569U,	// V_CMP_LG_F64_e64_vi
    4268451U,	// V_CMP_LT_F16_e32_gfx10
    4268451U,	// V_CMP_LT_F16_e32_vi
    2420407514U,	// V_CMP_LT_F16_e64_gfx10
    2420407514U,	// V_CMP_LT_F16_e64_vi
    2420407514U,	// V_CMP_LT_F16_sdwa_gfx10
    2420407514U,	// V_CMP_LT_F16_sdwa_gfx9
    34539337U,	// V_CMP_LT_F16_sdwa_vi
    4265207U,	// V_CMP_LT_F32_e32_gfx10
    4265207U,	// V_CMP_LT_F32_e32_gfx6_gfx7
    4265207U,	// V_CMP_LT_F32_e32_vi
    2420403788U,	// V_CMP_LT_F32_e64_gfx10
    2420403788U,	// V_CMP_LT_F32_e64_gfx6_gfx7
    2420403788U,	// V_CMP_LT_F32_e64_vi
    2420403788U,	// V_CMP_LT_F32_sdwa_gfx10
    2420403788U,	// V_CMP_LT_F32_sdwa_gfx9
    34538044U,	// V_CMP_LT_F32_sdwa_vi
    4267066U,	// V_CMP_LT_F64_e32_gfx10
    4267066U,	// V_CMP_LT_F64_e32_gfx6_gfx7
    4267066U,	// V_CMP_LT_F64_e32_vi
    2420406089U,	// V_CMP_LT_F64_e64_gfx10
    2420406089U,	// V_CMP_LT_F64_e64_gfx6_gfx7
    2420406089U,	// V_CMP_LT_F64_e64_vi
    4268856U,	// V_CMP_LT_I16_e32_gfx10
    4268856U,	// V_CMP_LT_I16_e32_vi
    2151972460U,	// V_CMP_LT_I16_e64_gfx10
    2151972460U,	// V_CMP_LT_I16_e64_vi
    2487516780U,	// V_CMP_LT_I16_sdwa_gfx10
    2487516780U,	// V_CMP_LT_I16_sdwa_gfx9
    1116404U,	// V_CMP_LT_I16_sdwa_vi
    4265770U,	// V_CMP_LT_I32_e32_gfx10
    4265770U,	// V_CMP_LT_I32_e32_gfx6_gfx7
    4265770U,	// V_CMP_LT_I32_e32_vi
    2151969046U,	// V_CMP_LT_I32_e64_gfx10
    2151969046U,	// V_CMP_LT_I32_e64_gfx6_gfx7
    2151969046U,	// V_CMP_LT_I32_e64_vi
    2487513366U,	// V_CMP_LT_I32_sdwa_gfx10
    2487513366U,	// V_CMP_LT_I32_sdwa_gfx9
    1115111U,	// V_CMP_LT_I32_sdwa_vi
    4267629U,	// V_CMP_LT_I64_e32_gfx10
    4267629U,	// V_CMP_LT_I64_e32_gfx6_gfx7
    4267629U,	// V_CMP_LT_I64_e32_vi
    2151971074U,	// V_CMP_LT_I64_e64_gfx10
    2151971074U,	// V_CMP_LT_I64_e64_gfx6_gfx7
    2151971074U,	// V_CMP_LT_I64_e64_vi
    4269148U,	// V_CMP_LT_U16_e32_gfx10
    4269148U,	// V_CMP_LT_U16_e32_vi
    2151972779U,	// V_CMP_LT_U16_e64_gfx10
    2151972779U,	// V_CMP_LT_U16_e64_vi
    2487517099U,	// V_CMP_LT_U16_sdwa_gfx10
    2487517099U,	// V_CMP_LT_U16_sdwa_gfx9
    1116712U,	// V_CMP_LT_U16_sdwa_vi
    4266062U,	// V_CMP_LT_U32_e32_gfx10
    4266062U,	// V_CMP_LT_U32_e32_gfx6_gfx7
    4266062U,	// V_CMP_LT_U32_e32_vi
    2151969583U,	// V_CMP_LT_U32_e64_gfx10
    2151969583U,	// V_CMP_LT_U32_e64_gfx6_gfx7
    2151969583U,	// V_CMP_LT_U32_e64_vi
    2487513903U,	// V_CMP_LT_U32_sdwa_gfx10
    2487513903U,	// V_CMP_LT_U32_sdwa_gfx9
    1115419U,	// V_CMP_LT_U32_sdwa_vi
    4267921U,	// V_CMP_LT_U64_e32_gfx10
    4267921U,	// V_CMP_LT_U64_e32_gfx6_gfx7
    4267921U,	// V_CMP_LT_U64_e32_vi
    2151971286U,	// V_CMP_LT_U64_e64_gfx10
    2151971286U,	// V_CMP_LT_U64_e64_gfx6_gfx7
    2151971286U,	// V_CMP_LT_U64_e64_vi
    4268293U,	// V_CMP_NEQ_F16_e32_gfx10
    4268293U,	// V_CMP_NEQ_F16_e32_vi
    2420407352U,	// V_CMP_NEQ_F16_e64_gfx10
    2420407352U,	// V_CMP_NEQ_F16_e64_vi
    2420407352U,	// V_CMP_NEQ_F16_sdwa_gfx10
    2420407352U,	// V_CMP_NEQ_F16_sdwa_gfx9
    34539171U,	// V_CMP_NEQ_F16_sdwa_vi
    4264928U,	// V_CMP_NEQ_F32_e32_gfx10
    4264928U,	// V_CMP_NEQ_F32_e32_gfx6_gfx7
    4264928U,	// V_CMP_NEQ_F32_e32_vi
    2420403535U,	// V_CMP_NEQ_F32_e64_gfx10
    2420403535U,	// V_CMP_NEQ_F32_e64_gfx6_gfx7
    2420403535U,	// V_CMP_NEQ_F32_e64_vi
    2420403535U,	// V_CMP_NEQ_F32_sdwa_gfx10
    2420403535U,	// V_CMP_NEQ_F32_sdwa_gfx9
    34537878U,	// V_CMP_NEQ_F32_sdwa_vi
    4266787U,	// V_CMP_NEQ_F64_e32_gfx10
    4266787U,	// V_CMP_NEQ_F64_e32_gfx6_gfx7
    4266787U,	// V_CMP_NEQ_F64_e32_vi
    2420405846U,	// V_CMP_NEQ_F64_e64_gfx10
    2420405846U,	// V_CMP_NEQ_F64_e64_gfx6_gfx7
    2420405846U,	// V_CMP_NEQ_F64_e64_vi
    4268675U,	// V_CMP_NE_I16_e32_gfx10
    4268675U,	// V_CMP_NE_I16_e32_vi
    2151972319U,	// V_CMP_NE_I16_e64_gfx10
    2151972319U,	// V_CMP_NE_I16_e64_vi
    2487516639U,	// V_CMP_NE_I16_sdwa_gfx10
    2487516639U,	// V_CMP_NE_I16_sdwa_gfx9
    1116213U,	// V_CMP_NE_I16_sdwa_vi
    4265589U,	// V_CMP_NE_I32_e32_gfx10
    4265589U,	// V_CMP_NE_I32_e32_gfx6_gfx7
    4265589U,	// V_CMP_NE_I32_e32_vi
    2151968883U,	// V_CMP_NE_I32_e64_gfx10
    2151968883U,	// V_CMP_NE_I32_e64_gfx6_gfx7
    2151968883U,	// V_CMP_NE_I32_e64_vi
    2487513203U,	// V_CMP_NE_I32_sdwa_gfx10
    2487513203U,	// V_CMP_NE_I32_sdwa_gfx9
    1114920U,	// V_CMP_NE_I32_sdwa_vi
    4267448U,	// V_CMP_NE_I64_e32_gfx10
    4267448U,	// V_CMP_NE_I64_e32_gfx6_gfx7
    4267448U,	// V_CMP_NE_I64_e32_vi
    2151970943U,	// V_CMP_NE_I64_e64_gfx10
    2151970943U,	// V_CMP_NE_I64_e64_gfx6_gfx7
    2151970943U,	// V_CMP_NE_I64_e64_vi
    4268967U,	// V_CMP_NE_U16_e32_gfx10
    4268967U,	// V_CMP_NE_U16_e32_vi
    2151972625U,	// V_CMP_NE_U16_e64_gfx10
    2151972625U,	// V_CMP_NE_U16_e64_vi
    2487516945U,	// V_CMP_NE_U16_sdwa_gfx10
    2487516945U,	// V_CMP_NE_U16_sdwa_gfx9
    1116521U,	// V_CMP_NE_U16_sdwa_vi
    4265881U,	// V_CMP_NE_U32_e32_gfx10
    4265881U,	// V_CMP_NE_U32_e32_gfx6_gfx7
    4265881U,	// V_CMP_NE_U32_e32_vi
    2151969293U,	// V_CMP_NE_U32_e64_gfx10
    2151969293U,	// V_CMP_NE_U32_e64_gfx6_gfx7
    2151969293U,	// V_CMP_NE_U32_e64_vi
    2487513613U,	// V_CMP_NE_U32_sdwa_gfx10
    2487513613U,	// V_CMP_NE_U32_sdwa_gfx9
    1115228U,	// V_CMP_NE_U32_sdwa_vi
    4267740U,	// V_CMP_NE_U64_e32_gfx10
    4267740U,	// V_CMP_NE_U64_e32_gfx6_gfx7
    4267740U,	// V_CMP_NE_U64_e32_vi
    2151971155U,	// V_CMP_NE_U64_e64_gfx10
    2151971155U,	// V_CMP_NE_U64_e64_gfx6_gfx7
    2151971155U,	// V_CMP_NE_U64_e64_vi
    4267995U,	// V_CMP_NGE_F16_e32_gfx10
    4267995U,	// V_CMP_NGE_F16_e32_vi
    2420407039U,	// V_CMP_NGE_F16_e64_gfx10
    2420407039U,	// V_CMP_NGE_F16_e64_vi
    2420407039U,	// V_CMP_NGE_F16_sdwa_gfx10
    2420407039U,	// V_CMP_NGE_F16_sdwa_gfx9
    34538857U,	// V_CMP_NGE_F16_sdwa_vi
    4264316U,	// V_CMP_NGE_F32_e32_gfx10
    4264316U,	// V_CMP_NGE_F32_e32_gfx6_gfx7
    4264316U,	// V_CMP_NGE_F32_e32_vi
    2420402924U,	// V_CMP_NGE_F32_e64_gfx10
    2420402924U,	// V_CMP_NGE_F32_e64_gfx6_gfx7
    2420402924U,	// V_CMP_NGE_F32_e64_vi
    2420402924U,	// V_CMP_NGE_F32_sdwa_gfx10
    2420402924U,	// V_CMP_NGE_F32_sdwa_gfx9
    34537564U,	// V_CMP_NGE_F32_sdwa_vi
    4266175U,	// V_CMP_NGE_F64_e32_gfx10
    4266175U,	// V_CMP_NGE_F64_e32_gfx6_gfx7
    4266175U,	// V_CMP_NGE_F64_e32_vi
    2420405329U,	// V_CMP_NGE_F64_e64_gfx10
    2420405329U,	// V_CMP_NGE_F64_e64_gfx6_gfx7
    2420405329U,	// V_CMP_NGE_F64_e64_vi
    4268412U,	// V_CMP_NGT_F16_e32_gfx10
    4268412U,	// V_CMP_NGT_F16_e32_vi
    2420407485U,	// V_CMP_NGT_F16_e64_gfx10
    2420407485U,	// V_CMP_NGT_F16_e64_vi
    2420407485U,	// V_CMP_NGT_F16_sdwa_gfx10
    2420407485U,	// V_CMP_NGT_F16_sdwa_gfx9
    34539296U,	// V_CMP_NGT_F16_sdwa_vi
    4265127U,	// V_CMP_NGT_F32_e32_gfx10
    4265127U,	// V_CMP_NGT_F32_e32_gfx6_gfx7
    4265127U,	// V_CMP_NGT_F32_e32_vi
    2420403728U,	// V_CMP_NGT_F32_e64_gfx10
    2420403728U,	// V_CMP_NGT_F32_e64_gfx6_gfx7
    2420403728U,	// V_CMP_NGT_F32_e64_vi
    2420403728U,	// V_CMP_NGT_F32_sdwa_gfx10
    2420403728U,	// V_CMP_NGT_F32_sdwa_gfx9
    34538003U,	// V_CMP_NGT_F32_sdwa_vi
    4266986U,	// V_CMP_NGT_F64_e32_gfx10
    4266986U,	// V_CMP_NGT_F64_e32_gfx6_gfx7
    4266986U,	// V_CMP_NGT_F64_e32_vi
    2420406029U,	// V_CMP_NGT_F64_e64_gfx10
    2420406029U,	// V_CMP_NGT_F64_e64_gfx6_gfx7
    2420406029U,	// V_CMP_NGT_F64_e64_vi
    4268071U,	// V_CMP_NLE_F16_e32_gfx10
    4268071U,	// V_CMP_NLE_F16_e32_vi
    2420407095U,	// V_CMP_NLE_F16_e64_gfx10
    2420407095U,	// V_CMP_NLE_F16_e64_vi
    2420407095U,	// V_CMP_NLE_F16_sdwa_gfx10
    2420407095U,	// V_CMP_NLE_F16_sdwa_gfx9
    34538937U,	// V_CMP_NLE_F16_sdwa_vi
    4264472U,	// V_CMP_NLE_F32_e32_gfx10
    4264472U,	// V_CMP_NLE_F32_e32_gfx6_gfx7
    4264472U,	// V_CMP_NLE_F32_e32_vi
    2420403040U,	// V_CMP_NLE_F32_e64_gfx10
    2420403040U,	// V_CMP_NLE_F32_e64_gfx6_gfx7
    2420403040U,	// V_CMP_NLE_F32_e64_vi
    2420403040U,	// V_CMP_NLE_F32_sdwa_gfx10
    2420403040U,	// V_CMP_NLE_F32_sdwa_gfx9
    34537644U,	// V_CMP_NLE_F32_sdwa_vi
    4266331U,	// V_CMP_NLE_F64_e32_gfx10
    4266331U,	// V_CMP_NLE_F64_e32_gfx6_gfx7
    4266331U,	// V_CMP_NLE_F64_e32_vi
    2420405445U,	// V_CMP_NLE_F64_e64_gfx10
    2420405445U,	// V_CMP_NLE_F64_e64_gfx6_gfx7
    2420405445U,	// V_CMP_NLE_F64_e64_vi
    4268182U,	// V_CMP_NLG_F16_e32_gfx10
    4268182U,	// V_CMP_NLG_F16_e32_vi
    2420407188U,	// V_CMP_NLG_F16_e64_gfx10
    2420407188U,	// V_CMP_NLG_F16_e64_vi
    2420407188U,	// V_CMP_NLG_F16_sdwa_gfx10
    2420407188U,	// V_CMP_NLG_F16_sdwa_gfx9
    34539054U,	// V_CMP_NLG_F16_sdwa_vi
    4264700U,	// V_CMP_NLG_F32_e32_gfx10
    4264700U,	// V_CMP_NLG_F32_e32_gfx6_gfx7
    4264700U,	// V_CMP_NLG_F32_e32_vi
    2420403236U,	// V_CMP_NLG_F32_e64_gfx10
    2420403236U,	// V_CMP_NLG_F32_e64_gfx6_gfx7
    2420403236U,	// V_CMP_NLG_F32_e64_vi
    2420403236U,	// V_CMP_NLG_F32_sdwa_gfx10
    2420403236U,	// V_CMP_NLG_F32_sdwa_gfx9
    34537761U,	// V_CMP_NLG_F32_sdwa_vi
    4266559U,	// V_CMP_NLG_F64_e32_gfx10
    4266559U,	// V_CMP_NLG_F64_e32_gfx6_gfx7
    4266559U,	// V_CMP_NLG_F64_e32_vi
    2420405625U,	// V_CMP_NLG_F64_e64_gfx10
    2420405625U,	// V_CMP_NLG_F64_e64_gfx6_gfx7
    2420405625U,	// V_CMP_NLG_F64_e64_vi
    4268488U,	// V_CMP_NLT_F16_e32_gfx10
    4268488U,	// V_CMP_NLT_F16_e32_vi
    2420407541U,	// V_CMP_NLT_F16_e64_gfx10
    2420407541U,	// V_CMP_NLT_F16_e64_vi
    2420407541U,	// V_CMP_NLT_F16_sdwa_gfx10
    2420407541U,	// V_CMP_NLT_F16_sdwa_gfx9
    34539376U,	// V_CMP_NLT_F16_sdwa_vi
    4265283U,	// V_CMP_NLT_F32_e32_gfx10
    4265283U,	// V_CMP_NLT_F32_e32_gfx6_gfx7
    4265283U,	// V_CMP_NLT_F32_e32_vi
    2420403844U,	// V_CMP_NLT_F32_e64_gfx10
    2420403844U,	// V_CMP_NLT_F32_e64_gfx6_gfx7
    2420403844U,	// V_CMP_NLT_F32_e64_vi
    2420403844U,	// V_CMP_NLT_F32_sdwa_gfx10
    2420403844U,	// V_CMP_NLT_F32_sdwa_gfx9
    34538083U,	// V_CMP_NLT_F32_sdwa_vi
    4267142U,	// V_CMP_NLT_F64_e32_gfx10
    4267142U,	// V_CMP_NLT_F64_e32_gfx6_gfx7
    4267142U,	// V_CMP_NLT_F64_e32_vi
    2420406145U,	// V_CMP_NLT_F64_e64_gfx10
    2420406145U,	// V_CMP_NLT_F64_e64_gfx6_gfx7
    2420406145U,	// V_CMP_NLT_F64_e64_vi
    4268221U,	// V_CMP_O_F16_e32_gfx10
    4268221U,	// V_CMP_O_F16_e32_vi
    2420407268U,	// V_CMP_O_F16_e64_gfx10
    2420407268U,	// V_CMP_O_F16_e64_vi
    2420407268U,	// V_CMP_O_F16_sdwa_gfx10
    2420407268U,	// V_CMP_O_F16_sdwa_gfx9
    34539095U,	// V_CMP_O_F16_sdwa_vi
    4264780U,	// V_CMP_O_F32_e32_gfx10
    4264780U,	// V_CMP_O_F32_e32_gfx6_gfx7
    4264780U,	// V_CMP_O_F32_e32_vi
    2420403347U,	// V_CMP_O_F32_e64_gfx10
    2420403347U,	// V_CMP_O_F32_e64_gfx6_gfx7
    2420403347U,	// V_CMP_O_F32_e64_vi
    2420403347U,	// V_CMP_O_F32_sdwa_gfx10
    2420403347U,	// V_CMP_O_F32_sdwa_gfx9
    34537802U,	// V_CMP_O_F32_sdwa_vi
    4266639U,	// V_CMP_O_F64_e32_gfx10
    4266639U,	// V_CMP_O_F64_e32_gfx6_gfx7
    4266639U,	// V_CMP_O_F64_e32_vi
    2420405696U,	// V_CMP_O_F64_e64_gfx10
    2420405696U,	// V_CMP_O_F64_e64_gfx6_gfx7
    2420405696U,	// V_CMP_O_F64_e64_vi
    4268562U,	// V_CMP_TRU_F16_e32_gfx10
    4268562U,	// V_CMP_TRU_F16_e32_vi
    2420407623U,	// V_CMP_TRU_F16_e64_gfx10
    2420407623U,	// V_CMP_TRU_F16_e64_vi
    2420407623U,	// V_CMP_TRU_F16_sdwa_gfx10
    2420407623U,	// V_CMP_TRU_F16_sdwa_gfx9
    34539454U,	// V_CMP_TRU_F16_sdwa_vi
    4265435U,	// V_CMP_TRU_F32_e32_gfx10
    4265435U,	// V_CMP_TRU_F32_e32_gfx6_gfx7
    4265435U,	// V_CMP_TRU_F32_e32_vi
    2420403984U,	// V_CMP_TRU_F32_e64_gfx10
    2420403984U,	// V_CMP_TRU_F32_e64_gfx6_gfx7
    2420403984U,	// V_CMP_TRU_F32_e64_vi
    2420403984U,	// V_CMP_TRU_F32_sdwa_gfx10
    2420403984U,	// V_CMP_TRU_F32_sdwa_gfx9
    34538161U,	// V_CMP_TRU_F32_sdwa_vi
    4267294U,	// V_CMP_TRU_F64_e32_gfx10
    4267294U,	// V_CMP_TRU_F64_e32_gfx6_gfx7
    4267294U,	// V_CMP_TRU_F64_e32_vi
    2420406285U,	// V_CMP_TRU_F64_e64_gfx10
    2420406285U,	// V_CMP_TRU_F64_e64_gfx6_gfx7
    2420406285U,	// V_CMP_TRU_F64_e64_vi
    4268784U,	// V_CMP_T_I16_e32_vi
    2151972408U,	// V_CMP_T_I16_e64_vi
    2487516728U,	// V_CMP_T_I16_sdwa_gfx9
    1116328U,	// V_CMP_T_I16_sdwa_vi
    4265698U,	// V_CMP_T_I32_e32_gfx10
    4265698U,	// V_CMP_T_I32_e32_gfx6_gfx7
    4265698U,	// V_CMP_T_I32_e32_vi
    2151968994U,	// V_CMP_T_I32_e64_gfx10
    2151968994U,	// V_CMP_T_I32_e64_gfx6_gfx7
    2151968994U,	// V_CMP_T_I32_e64_vi
    2487513314U,	// V_CMP_T_I32_sdwa_gfx10
    2487513314U,	// V_CMP_T_I32_sdwa_gfx9
    1115035U,	// V_CMP_T_I32_sdwa_vi
    4267557U,	// V_CMP_T_I64_e32_gfx10
    4267557U,	// V_CMP_T_I64_e32_gfx6_gfx7
    4267557U,	// V_CMP_T_I64_e32_vi
    2151971022U,	// V_CMP_T_I64_e64_gfx10
    2151971022U,	// V_CMP_T_I64_e64_gfx6_gfx7
    2151971022U,	// V_CMP_T_I64_e64_vi
    4269076U,	// V_CMP_T_U16_e32_vi
    2151972727U,	// V_CMP_T_U16_e64_vi
    2487517047U,	// V_CMP_T_U16_sdwa_gfx9
    1116636U,	// V_CMP_T_U16_sdwa_vi
    4265990U,	// V_CMP_T_U32_e32_gfx10
    4265990U,	// V_CMP_T_U32_e32_gfx6_gfx7
    4265990U,	// V_CMP_T_U32_e32_vi
    2151969531U,	// V_CMP_T_U32_e64_gfx10
    2151969531U,	// V_CMP_T_U32_e64_gfx6_gfx7
    2151969531U,	// V_CMP_T_U32_e64_vi
    2487513851U,	// V_CMP_T_U32_sdwa_gfx10
    2487513851U,	// V_CMP_T_U32_sdwa_gfx9
    1115343U,	// V_CMP_T_U32_sdwa_vi
    4267849U,	// V_CMP_T_U64_e32_gfx10
    4267849U,	// V_CMP_T_U64_e32_gfx6_gfx7
    4267849U,	// V_CMP_T_U64_e32_vi
    2151971234U,	// V_CMP_T_U64_e64_gfx10
    2151971234U,	// V_CMP_T_U64_e64_gfx6_gfx7
    2151971234U,	// V_CMP_T_U64_e64_vi
    4268527U,	// V_CMP_U_F16_e32_gfx10
    4268527U,	// V_CMP_U_F16_e32_vi
    2420407598U,	// V_CMP_U_F16_e64_gfx10
    2420407598U,	// V_CMP_U_F16_e64_vi
    2420407598U,	// V_CMP_U_F16_sdwa_gfx10
    2420407598U,	// V_CMP_U_F16_sdwa_gfx9
    34539417U,	// V_CMP_U_F16_sdwa_vi
    4265363U,	// V_CMP_U_F32_e32_gfx10
    4265363U,	// V_CMP_U_F32_e32_gfx6_gfx7
    4265363U,	// V_CMP_U_F32_e32_vi
    2420403932U,	// V_CMP_U_F32_e64_gfx10
    2420403932U,	// V_CMP_U_F32_e64_gfx6_gfx7
    2420403932U,	// V_CMP_U_F32_e64_vi
    2420403932U,	// V_CMP_U_F32_sdwa_gfx10
    2420403932U,	// V_CMP_U_F32_sdwa_gfx9
    34538124U,	// V_CMP_U_F32_sdwa_vi
    4267222U,	// V_CMP_U_F64_e32_gfx10
    4267222U,	// V_CMP_U_F64_e32_gfx6_gfx7
    4267222U,	// V_CMP_U_F64_e32_vi
    2420406233U,	// V_CMP_U_F64_e64_gfx10
    2420406233U,	// V_CMP_U_F64_e64_gfx6_gfx7
    2420406233U,	// V_CMP_U_F64_e64_vi
    2219075835U,	// V_CNDMASK_B32_dpp8_gfx10
    2219075835U,	// V_CNDMASK_B32_dpp8_w32_gfx10
    2219075835U,	// V_CNDMASK_B32_dpp8_w64_gfx10
    205809915U,	// V_CNDMASK_B32_dpp_gfx10
    2353293563U,	// V_CNDMASK_B32_dpp_vi
    2353293563U,	// V_CNDMASK_B32_dpp_w32_gfx10
    2353293563U,	// V_CNDMASK_B32_dpp_w64_gfx10
    2151966971U,	// V_CNDMASK_B32_e32_gfx10
    2151966971U,	// V_CNDMASK_B32_e32_gfx6_gfx7
    2151966971U,	// V_CNDMASK_B32_e32_vi
    2420402427U,	// V_CNDMASK_B32_e64_gfx10
    2420402427U,	// V_CNDMASK_B32_e64_gfx6_gfx7
    2420402427U,	// V_CNDMASK_B32_e64_vi
    2487511291U,	// V_CNDMASK_B32_sdwa_gfx10
    2487511291U,	// V_CNDMASK_B32_sdwa_gfx9
    2487511291U,	// V_CNDMASK_B32_sdwa_vi
    2487511291U,	// V_CNDMASK_B32_sdwa_w32_gfx10
    2487511291U,	// V_CNDMASK_B32_sdwa_w64_gfx10
    2219080811U,	// V_COS_F16_dpp8_gfx10
    138706027U,	// V_COS_F16_dpp_gfx10
    138706027U,	// V_COS_F16_dpp_vi
    4488299U,	// V_COS_F16_e32_gfx10
    4488299U,	// V_COS_F16_e32_vi
    272923755U,	// V_COS_F16_e64_gfx10
    272923755U,	// V_COS_F16_e64_vi
    272923755U,	// V_COS_F16_sdwa_gfx10
    272923755U,	// V_COS_F16_sdwa_gfx9
    272923755U,	// V_COS_F16_sdwa_vi
    2219077025U,	// V_COS_F32_dpp8_gfx10
    138702241U,	// V_COS_F32_dpp_gfx10
    138702241U,	// V_COS_F32_dpp_vi
    4484513U,	// V_COS_F32_e32_gfx10
    4484513U,	// V_COS_F32_e32_gfx6_gfx7
    4484513U,	// V_COS_F32_e32_vi
    272919969U,	// V_COS_F32_e64_gfx10
    272919969U,	// V_COS_F32_e64_gfx6_gfx7
    272919969U,	// V_COS_F32_e64_vi
    272919969U,	// V_COS_F32_sdwa_gfx10
    272919969U,	// V_COS_F32_sdwa_gfx9
    272919969U,	// V_COS_F32_sdwa_vi
    2420188715U,	// V_CUBEID_F32_gfx10
    2420188715U,	// V_CUBEID_F32_gfx6_gfx7
    2420188715U,	// V_CUBEID_F32_vi
    2420188593U,	// V_CUBEMA_F32_gfx10
    2420188593U,	// V_CUBEMA_F32_gfx6_gfx7
    2420188593U,	// V_CUBEMA_F32_vi
    2420188618U,	// V_CUBESC_F32_gfx10
    2420188618U,	// V_CUBESC_F32_gfx6_gfx7
    2420188618U,	// V_CUBESC_F32_vi
    2420188632U,	// V_CUBETC_F32_gfx10
    2420188632U,	// V_CUBETC_F32_gfx6_gfx7
    2420188632U,	// V_CUBETC_F32_vi
    2219076126U,	// V_CVT_F16_F32_dpp8_gfx10
    138701342U,	// V_CVT_F16_F32_dpp_gfx10
    138701342U,	// V_CVT_F16_F32_dpp_vi
    4483614U,	// V_CVT_F16_F32_e32_gfx10
    4483614U,	// V_CVT_F16_F32_e32_gfx6_gfx7
    4483614U,	// V_CVT_F16_F32_e32_vi
    272919070U,	// V_CVT_F16_F32_e64_gfx10
    272919070U,	// V_CVT_F16_F32_e64_gfx6_gfx7
    272919070U,	// V_CVT_F16_F32_e64_vi
    272919070U,	// V_CVT_F16_F32_sdwa_gfx10
    272919070U,	// V_CVT_F16_F32_sdwa_gfx9
    272919070U,	// V_CVT_F16_F32_sdwa_vi
    2219081099U,	// V_CVT_F16_I16_dpp8_gfx10
    71597451U,	// V_CVT_F16_I16_dpp_gfx10
    71597451U,	// V_CVT_F16_I16_dpp_vi
    4488587U,	// V_CVT_F16_I16_e32_gfx10
    4488587U,	// V_CVT_F16_I16_e32_vi
    4488587U,	// V_CVT_F16_I16_e64_gfx10
    4488587U,	// V_CVT_F16_I16_e64_vi
    340032907U,	// V_CVT_F16_I16_sdwa_gfx10
    340032907U,	// V_CVT_F16_I16_sdwa_gfx9
    340032907U,	// V_CVT_F16_I16_sdwa_vi
    2219081375U,	// V_CVT_F16_U16_dpp8_gfx10
    71597727U,	// V_CVT_F16_U16_dpp_gfx10
    71597727U,	// V_CVT_F16_U16_dpp_vi
    4488863U,	// V_CVT_F16_U16_e32_gfx10
    4488863U,	// V_CVT_F16_U16_e32_vi
    4488863U,	// V_CVT_F16_U16_e64_gfx10
    4488863U,	// V_CVT_F16_U16_e64_vi
    340033183U,	// V_CVT_F16_U16_sdwa_gfx10
    340033183U,	// V_CVT_F16_U16_sdwa_gfx9
    340033183U,	// V_CVT_F16_U16_sdwa_vi
    2219080253U,	// V_CVT_F32_F16_dpp8_gfx10
    138705469U,	// V_CVT_F32_F16_dpp_gfx10
    138705469U,	// V_CVT_F32_F16_dpp_vi
    4487741U,	// V_CVT_F32_F16_e32_gfx10
    4487741U,	// V_CVT_F32_F16_e32_gfx6_gfx7
    4487741U,	// V_CVT_F32_F16_e32_vi
    272923197U,	// V_CVT_F32_F16_e64_gfx10
    272923197U,	// V_CVT_F32_F16_e64_gfx6_gfx7
    272923197U,	// V_CVT_F32_F16_e64_vi
    272923197U,	// V_CVT_F32_F16_sdwa_gfx10
    272923197U,	// V_CVT_F32_F16_sdwa_gfx9
    272923197U,	// V_CVT_F32_F16_sdwa_vi
    4486095U,	// V_CVT_F32_F64_e32_gfx10
    4486095U,	// V_CVT_F32_F64_e32_gfx6_gfx7
    4486095U,	// V_CVT_F32_F64_e32_vi
    272921551U,	// V_CVT_F32_F64_e64_gfx10
    272921551U,	// V_CVT_F32_F64_e64_gfx6_gfx7
    272921551U,	// V_CVT_F32_F64_e64_vi
    2219077628U,	// V_CVT_F32_I32_dpp8_gfx10
    71593980U,	// V_CVT_F32_I32_dpp_gfx10
    71593980U,	// V_CVT_F32_I32_dpp_vi
    4485116U,	// V_CVT_F32_I32_e32_gfx10
    4485116U,	// V_CVT_F32_I32_e32_gfx6_gfx7
    4485116U,	// V_CVT_F32_I32_e32_vi
    4485116U,	// V_CVT_F32_I32_e64_gfx10
    4485116U,	// V_CVT_F32_I32_e64_gfx6_gfx7
    4485116U,	// V_CVT_F32_I32_e64_vi
    340029436U,	// V_CVT_F32_I32_sdwa_gfx10
    340029436U,	// V_CVT_F32_I32_sdwa_gfx9
    340029436U,	// V_CVT_F32_I32_sdwa_vi
    2219077974U,	// V_CVT_F32_U32_dpp8_gfx10
    71594326U,	// V_CVT_F32_U32_dpp_gfx10
    71594326U,	// V_CVT_F32_U32_dpp_vi
    4485462U,	// V_CVT_F32_U32_e32_gfx10
    4485462U,	// V_CVT_F32_U32_e32_gfx6_gfx7
    4485462U,	// V_CVT_F32_U32_e32_vi
    4485462U,	// V_CVT_F32_U32_e64_gfx10
    4485462U,	// V_CVT_F32_U32_e64_gfx6_gfx7
    4485462U,	// V_CVT_F32_U32_e64_vi
    340029782U,	// V_CVT_F32_U32_sdwa_gfx10
    340029782U,	// V_CVT_F32_U32_sdwa_gfx9
    340029782U,	// V_CVT_F32_U32_sdwa_vi
    2219075650U,	// V_CVT_F32_UBYTE0_dpp8_gfx10
    71592002U,	// V_CVT_F32_UBYTE0_dpp_gfx10
    71592002U,	// V_CVT_F32_UBYTE0_dpp_vi
    4483138U,	// V_CVT_F32_UBYTE0_e32_gfx10
    4483138U,	// V_CVT_F32_UBYTE0_e32_gfx6_gfx7
    4483138U,	// V_CVT_F32_UBYTE0_e32_vi
    4483138U,	// V_CVT_F32_UBYTE0_e64_gfx10
    4483138U,	// V_CVT_F32_UBYTE0_e64_gfx6_gfx7
    4483138U,	// V_CVT_F32_UBYTE0_e64_vi
    340027458U,	// V_CVT_F32_UBYTE0_sdwa_gfx10
    340027458U,	// V_CVT_F32_UBYTE0_sdwa_gfx9
    340027458U,	// V_CVT_F32_UBYTE0_sdwa_vi
    2219075667U,	// V_CVT_F32_UBYTE1_dpp8_gfx10
    71592019U,	// V_CVT_F32_UBYTE1_dpp_gfx10
    71592019U,	// V_CVT_F32_UBYTE1_dpp_vi
    4483155U,	// V_CVT_F32_UBYTE1_e32_gfx10
    4483155U,	// V_CVT_F32_UBYTE1_e32_gfx6_gfx7
    4483155U,	// V_CVT_F32_UBYTE1_e32_vi
    4483155U,	// V_CVT_F32_UBYTE1_e64_gfx10
    4483155U,	// V_CVT_F32_UBYTE1_e64_gfx6_gfx7
    4483155U,	// V_CVT_F32_UBYTE1_e64_vi
    340027475U,	// V_CVT_F32_UBYTE1_sdwa_gfx10
    340027475U,	// V_CVT_F32_UBYTE1_sdwa_gfx9
    340027475U,	// V_CVT_F32_UBYTE1_sdwa_vi
    2219078511U,	// V_CVT_F32_UBYTE2_dpp8_gfx10
    71594863U,	// V_CVT_F32_UBYTE2_dpp_gfx10
    71594863U,	// V_CVT_F32_UBYTE2_dpp_vi
    4485999U,	// V_CVT_F32_UBYTE2_e32_gfx10
    4485999U,	// V_CVT_F32_UBYTE2_e32_gfx6_gfx7
    4485999U,	// V_CVT_F32_UBYTE2_e32_vi
    4485999U,	// V_CVT_F32_UBYTE2_e64_gfx10
    4485999U,	// V_CVT_F32_UBYTE2_e64_gfx6_gfx7
    4485999U,	// V_CVT_F32_UBYTE2_e64_vi
    340030319U,	// V_CVT_F32_UBYTE2_sdwa_gfx10
    340030319U,	// V_CVT_F32_UBYTE2_sdwa_gfx9
    340030319U,	// V_CVT_F32_UBYTE2_sdwa_vi
    2219078528U,	// V_CVT_F32_UBYTE3_dpp8_gfx10
    71594880U,	// V_CVT_F32_UBYTE3_dpp_gfx10
    71594880U,	// V_CVT_F32_UBYTE3_dpp_vi
    4486016U,	// V_CVT_F32_UBYTE3_e32_gfx10
    4486016U,	// V_CVT_F32_UBYTE3_e32_gfx6_gfx7
    4486016U,	// V_CVT_F32_UBYTE3_e32_vi
    4486016U,	// V_CVT_F32_UBYTE3_e64_gfx10
    4486016U,	// V_CVT_F32_UBYTE3_e64_gfx6_gfx7
    4486016U,	// V_CVT_F32_UBYTE3_e64_vi
    340030336U,	// V_CVT_F32_UBYTE3_sdwa_gfx10
    340030336U,	// V_CVT_F32_UBYTE3_sdwa_gfx9
    340030336U,	// V_CVT_F32_UBYTE3_sdwa_vi
    4483600U,	// V_CVT_F64_F32_e32_gfx10
    4483600U,	// V_CVT_F64_F32_e32_gfx6_gfx7
    4483600U,	// V_CVT_F64_F32_e32_vi
    272919056U,	// V_CVT_F64_F32_e64_gfx10
    272919056U,	// V_CVT_F64_F32_e64_gfx6_gfx7
    272919056U,	// V_CVT_F64_F32_e64_vi
    4485130U,	// V_CVT_F64_I32_e32_gfx10
    4485130U,	// V_CVT_F64_I32_e32_gfx6_gfx7
    4485130U,	// V_CVT_F64_I32_e32_vi
    4485130U,	// V_CVT_F64_I32_e64_gfx10
    4485130U,	// V_CVT_F64_I32_e64_gfx6_gfx7
    4485130U,	// V_CVT_F64_I32_e64_vi
    4485476U,	// V_CVT_F64_U32_e32_gfx10
    4485476U,	// V_CVT_F64_U32_e32_gfx6_gfx7
    4485476U,	// V_CVT_F64_U32_e32_vi
    4485476U,	// V_CVT_F64_U32_e64_gfx10
    4485476U,	// V_CVT_F64_U32_e64_gfx6_gfx7
    4485476U,	// V_CVT_F64_U32_e64_vi
    2219076050U,	// V_CVT_FLR_I32_F32_dpp8_gfx10
    138701266U,	// V_CVT_FLR_I32_F32_dpp_gfx10
    138701266U,	// V_CVT_FLR_I32_F32_dpp_vi
    4483538U,	// V_CVT_FLR_I32_F32_e32_gfx10
    4483538U,	// V_CVT_FLR_I32_F32_e32_gfx6_gfx7
    4483538U,	// V_CVT_FLR_I32_F32_e32_vi
    272918994U,	// V_CVT_FLR_I32_F32_e64_gfx10
    272918994U,	// V_CVT_FLR_I32_F32_e64_gfx6_gfx7
    272918994U,	// V_CVT_FLR_I32_F32_e64_vi
    272918994U,	// V_CVT_FLR_I32_F32_sdwa_gfx10
    272918994U,	// V_CVT_FLR_I32_F32_sdwa_gfx9
    272918994U,	// V_CVT_FLR_I32_F32_sdwa_vi
    2219080306U,	// V_CVT_I16_F16_dpp8_gfx10
    138705522U,	// V_CVT_I16_F16_dpp_gfx10
    138705522U,	// V_CVT_I16_F16_dpp_vi
    4487794U,	// V_CVT_I16_F16_e32_gfx10
    4487794U,	// V_CVT_I16_F16_e32_vi
    272923250U,	// V_CVT_I16_F16_e64_gfx10
    272923250U,	// V_CVT_I16_F16_e64_vi
    272923250U,	// V_CVT_I16_F16_sdwa_gfx10
    272923250U,	// V_CVT_I16_F16_sdwa_gfx9
    272923250U,	// V_CVT_I16_F16_sdwa_vi
    2219076068U,	// V_CVT_I32_F32_dpp8_gfx10
    138701284U,	// V_CVT_I32_F32_dpp_gfx10
    138701284U,	// V_CVT_I32_F32_dpp_vi
    4483556U,	// V_CVT_I32_F32_e32_gfx10
    4483556U,	// V_CVT_I32_F32_e32_gfx6_gfx7
    4483556U,	// V_CVT_I32_F32_e32_vi
    272919012U,	// V_CVT_I32_F32_e64_gfx10
    272919012U,	// V_CVT_I32_F32_e64_gfx6_gfx7
    272919012U,	// V_CVT_I32_F32_e64_vi
    272919012U,	// V_CVT_I32_F32_sdwa_gfx10
    272919012U,	// V_CVT_I32_F32_sdwa_gfx9
    272919012U,	// V_CVT_I32_F32_sdwa_vi
    4486129U,	// V_CVT_I32_F64_e32_gfx10
    4486129U,	// V_CVT_I32_F64_e32_gfx6_gfx7
    4486129U,	// V_CVT_I32_F64_e32_vi
    272921585U,	// V_CVT_I32_F64_e64_gfx10
    272921585U,	// V_CVT_I32_F64_e64_gfx6_gfx7
    272921585U,	// V_CVT_I32_F64_e64_vi
    2219080267U,	// V_CVT_NORM_I16_F16_dpp8_gfx10
    138705483U,	// V_CVT_NORM_I16_F16_dpp_gfx10
    138705483U,	// V_CVT_NORM_I16_F16_dpp_vi
    4487755U,	// V_CVT_NORM_I16_F16_e32_gfx10
    4487755U,	// V_CVT_NORM_I16_F16_e32_vi
    272923211U,	// V_CVT_NORM_I16_F16_e64_gfx10
    272923211U,	// V_CVT_NORM_I16_F16_e64_vi
    272923211U,	// V_CVT_NORM_I16_F16_sdwa_gfx10
    272923211U,	// V_CVT_NORM_I16_F16_sdwa_gfx9
    272923211U,	// V_CVT_NORM_I16_F16_sdwa_vi
    2219080320U,	// V_CVT_NORM_U16_F16_dpp8_gfx10
    138705536U,	// V_CVT_NORM_U16_F16_dpp_gfx10
    138705536U,	// V_CVT_NORM_U16_F16_dpp_vi
    4487808U,	// V_CVT_NORM_U16_F16_e32_gfx10
    4487808U,	// V_CVT_NORM_U16_F16_e32_vi
    272923264U,	// V_CVT_NORM_U16_F16_e64_gfx10
    272923264U,	// V_CVT_NORM_U16_F16_e64_vi
    272923264U,	// V_CVT_NORM_U16_F16_sdwa_gfx10
    272923264U,	// V_CVT_NORM_U16_F16_sdwa_gfx9
    272923264U,	// V_CVT_NORM_U16_F16_sdwa_vi
    2219080177U,	// V_CVT_OFF_F32_I4_dpp8_gfx10
    71596529U,	// V_CVT_OFF_F32_I4_dpp_gfx10
    71596529U,	// V_CVT_OFF_F32_I4_dpp_vi
    4487665U,	// V_CVT_OFF_F32_I4_e32_gfx10
    4487665U,	// V_CVT_OFF_F32_I4_e32_gfx6_gfx7
    4487665U,	// V_CVT_OFF_F32_I4_e32_vi
    4487665U,	// V_CVT_OFF_F32_I4_e64_gfx10
    4487665U,	// V_CVT_OFF_F32_I4_e64_gfx6_gfx7
    4487665U,	// V_CVT_OFF_F32_I4_e64_vi
    340031985U,	// V_CVT_OFF_F32_I4_sdwa_gfx10
    340031985U,	// V_CVT_OFF_F32_I4_sdwa_gfx9
    340031985U,	// V_CVT_OFF_F32_I4_sdwa_vi
    2151967338U,	// V_CVT_PKACCUM_U8_F32_e32_gfx6_gfx7
    2420402794U,	// V_CVT_PKACCUM_U8_F32_e64_gfx6_gfx7
    2420188571U,	// V_CVT_PKACCUM_U8_F32_e64_vi
    2420196752U,	// V_CVT_PKNORM_I16_F16_gfx10
    2420196752U,	// V_CVT_PKNORM_I16_F16_vi
    2151967296U,	// V_CVT_PKNORM_I16_F32_e32_gfx6_gfx7
    2420402752U,	// V_CVT_PKNORM_I16_F32_e64_gfx10
    2420402752U,	// V_CVT_PKNORM_I16_F32_e64_gfx6_gfx7
    2420188510U,	// V_CVT_PKNORM_I16_F32_e64_vi
    2420196774U,	// V_CVT_PKNORM_U16_F16_gfx10
    2420196774U,	// V_CVT_PKNORM_U16_F16_vi
    2151967317U,	// V_CVT_PKNORM_U16_F32_e32_gfx6_gfx7
    2420402773U,	// V_CVT_PKNORM_U16_F32_e64_gfx10
    2420402773U,	// V_CVT_PKNORM_U16_F32_e64_gfx6_gfx7
    2420188532U,	// V_CVT_PKNORM_U16_F32_e64_vi
    2151967276U,	// V_CVT_PKRTZ_F16_F32_e32_gfx10
    2151967276U,	// V_CVT_PKRTZ_F16_F32_e32_gfx6_gfx7
    2420402732U,	// V_CVT_PKRTZ_F16_F32_e64_gfx10
    2420402732U,	// V_CVT_PKRTZ_F16_F32_e64_gfx6_gfx7
    2420188489U,	// V_CVT_PKRTZ_F16_F32_e64_vi
    2151968792U,	// V_CVT_PK_I16_I32_e32_gfx6_gfx7
    2151968792U,	// V_CVT_PK_I16_I32_e64_gfx10
    2151968792U,	// V_CVT_PK_I16_I32_e64_gfx6_gfx7
    2151753657U,	// V_CVT_PK_I16_I32_e64_vi
    2151969138U,	// V_CVT_PK_U16_U32_e32_gfx6_gfx7
    2151969138U,	// V_CVT_PK_U16_U32_e64_gfx10
    2151969138U,	// V_CVT_PK_U16_U32_e64_gfx6_gfx7
    2151754335U,	// V_CVT_PK_U16_U32_e64_vi
    2420188554U,	// V_CVT_PK_U8_F32_gfx10
    2420188554U,	// V_CVT_PK_U8_F32_gfx6_gfx7
    2420188554U,	// V_CVT_PK_U8_F32_vi
    2219076012U,	// V_CVT_RPI_I32_F32_dpp8_gfx10
    138701228U,	// V_CVT_RPI_I32_F32_dpp_gfx10
    138701228U,	// V_CVT_RPI_I32_F32_dpp_vi
    4483500U,	// V_CVT_RPI_I32_F32_e32_gfx10
    4483500U,	// V_CVT_RPI_I32_F32_e32_gfx6_gfx7
    4483500U,	// V_CVT_RPI_I32_F32_e32_vi
    272918956U,	// V_CVT_RPI_I32_F32_e64_gfx10
    272918956U,	// V_CVT_RPI_I32_F32_e64_gfx6_gfx7
    272918956U,	// V_CVT_RPI_I32_F32_e64_vi
    272918956U,	// V_CVT_RPI_I32_F32_sdwa_gfx10
    272918956U,	// V_CVT_RPI_I32_F32_sdwa_gfx9
    272918956U,	// V_CVT_RPI_I32_F32_sdwa_vi
    2219080339U,	// V_CVT_U16_F16_dpp8_gfx10
    138705555U,	// V_CVT_U16_F16_dpp_gfx10
    138705555U,	// V_CVT_U16_F16_dpp_vi
    4487827U,	// V_CVT_U16_F16_e32_gfx10
    4487827U,	// V_CVT_U16_F16_e32_vi
    272923283U,	// V_CVT_U16_F16_e64_gfx10
    272923283U,	// V_CVT_U16_F16_e64_vi
    272923283U,	// V_CVT_U16_F16_sdwa_gfx10
    272923283U,	// V_CVT_U16_F16_sdwa_gfx9
    272923283U,	// V_CVT_U16_F16_sdwa_vi
    2219076082U,	// V_CVT_U32_F32_dpp8_gfx10
    138701298U,	// V_CVT_U32_F32_dpp_gfx10
    138701298U,	// V_CVT_U32_F32_dpp_vi
    4483570U,	// V_CVT_U32_F32_e32_gfx10
    4483570U,	// V_CVT_U32_F32_e32_gfx6_gfx7
    4483570U,	// V_CVT_U32_F32_e32_vi
    272919026U,	// V_CVT_U32_F32_e64_gfx10
    272919026U,	// V_CVT_U32_F32_e64_gfx6_gfx7
    272919026U,	// V_CVT_U32_F32_e64_vi
    272919026U,	// V_CVT_U32_F32_sdwa_gfx10
    272919026U,	// V_CVT_U32_F32_sdwa_gfx9
    272919026U,	// V_CVT_U32_F32_sdwa_vi
    4486143U,	// V_CVT_U32_F64_e32_gfx10
    4486143U,	// V_CVT_U32_F64_e32_gfx6_gfx7
    4486143U,	// V_CVT_U32_F64_e32_vi
    272921599U,	// V_CVT_U32_F64_e64_gfx10
    272921599U,	// V_CVT_U32_F64_e64_gfx6_gfx7
    272921599U,	// V_CVT_U32_F64_e64_vi
    2420197065U,	// V_DIV_FIXUP_F16_gfx10
    2420197065U,	// V_DIV_FIXUP_F16_gfx9_gfx9
    2420197065U,	// V_DIV_FIXUP_F16_vi
    2420188876U,	// V_DIV_FIXUP_F32_gfx10
    2420188876U,	// V_DIV_FIXUP_F32_gfx6_gfx7
    2420188876U,	// V_DIV_FIXUP_F32_vi
    2420195271U,	// V_DIV_FIXUP_F64_gfx10
    2420195271U,	// V_DIV_FIXUP_F64_gfx6_gfx7
    2420195271U,	// V_DIV_FIXUP_F64_vi
    2420197175U,	// V_DIV_FIXUP_LEGACY_F16_gfx9
    2420188906U,	// V_DIV_FMAS_F32_gfx10
    2420188906U,	// V_DIV_FMAS_F32_gfx6_gfx7
    2420188906U,	// V_DIV_FMAS_F32_vi
    2420195301U,	// V_DIV_FMAS_F64_gfx10
    2420195301U,	// V_DIV_FMAS_F64_gfx6_gfx7
    2420195301U,	// V_DIV_FMAS_F64_vi
    3158386233U,	// V_DIV_SCALE_F32_gfx10
    3158386233U,	// V_DIV_SCALE_F32_gfx6_gfx7
    3158386233U,	// V_DIV_SCALE_F32_vi
    3158392656U,	// V_DIV_SCALE_F64_gfx10
    3158392656U,	// V_DIV_SCALE_F64_gfx6_gfx7
    3158392656U,	// V_DIV_SCALE_F64_vi
    2219080237U,	// V_DOT2C_F32_F16_dpp8_gfx10
    2420406829U,	// V_DOT2C_F32_F16_dpp_gfx10
    2420406829U,	// V_DOT2C_F32_F16_dpp_vi
    2151971373U,	// V_DOT2C_F32_F16_e32_gfx10
    2151971373U,	// V_DOT2C_F32_F16_e32_vi
    2487516539U,	// V_DOT2C_I32_I16_dpp_vi
    2151972219U,	// V_DOT2C_I32_I16_e32_vi
    2218870091U,	// V_DOT2_F32_F16_gfx10
    2218870091U,	// V_DOT2_F32_F16_vi
    2218871109U,	// V_DOT2_I32_I16_gfx10
    2218871109U,	// V_DOT2_I32_I16_vi
    2218871372U,	// V_DOT2_U32_U16_gfx10
    2218871372U,	// V_DOT2_U32_U16_vi
    2219081693U,	// V_DOT4C_I32_I8_dpp8_gfx10
    2487517149U,	// V_DOT4C_I32_I8_dpp_gfx10
    2487517149U,	// V_DOT4C_I32_I8_dpp_vi
    2151972829U,	// V_DOT4C_I32_I8_e32_gfx10
    2151972829U,	// V_DOT4C_I32_I8_e32_vi
    2218871798U,	// V_DOT4_I32_I8_gfx10
    2218871798U,	// V_DOT4_I32_I8_vi
    2218871840U,	// V_DOT4_U32_U8_gfx10
    2218871840U,	// V_DOT4_U32_U8_vi
    2219080194U,	// V_DOT8C_I32_I4_dpp8_gfx10
    2487515650U,	// V_DOT8C_I32_I4_dpp_gfx10
    2487515650U,	// V_DOT8C_I32_I4_dpp_vi
    2151971330U,	// V_DOT8C_I32_I4_e32_gfx10
    2151971330U,	// V_DOT8C_I32_I4_e32_vi
    2218869276U,	// V_DOT8_I32_I4_gfx10
    2218869276U,	// V_DOT8_I32_I4_vi
    2218869306U,	// V_DOT8_U32_U4_gfx10
    2218869306U,	// V_DOT8_U32_U4_vi
    2219080711U,	// V_EXP_F16_dpp8_gfx10
    138705927U,	// V_EXP_F16_dpp_gfx10
    138705927U,	// V_EXP_F16_dpp_vi
    4488199U,	// V_EXP_F16_e32_gfx10
    4488199U,	// V_EXP_F16_e32_vi
    272923655U,	// V_EXP_F16_e64_gfx10
    272923655U,	// V_EXP_F16_e64_vi
    272923655U,	// V_EXP_F16_sdwa_gfx10
    272923655U,	// V_EXP_F16_sdwa_gfx9
    272923655U,	// V_EXP_F16_sdwa_vi
    2219076865U,	// V_EXP_F32_dpp8_gfx10
    138702081U,	// V_EXP_F32_dpp_gfx10
    138702081U,	// V_EXP_F32_dpp_vi
    4484353U,	// V_EXP_F32_e32_gfx10
    4484353U,	// V_EXP_F32_e32_gfx6_gfx7
    4484353U,	// V_EXP_F32_e32_vi
    272919809U,	// V_EXP_F32_e64_gfx10
    272919809U,	// V_EXP_F32_e64_gfx6_gfx7
    272919809U,	// V_EXP_F32_e64_vi
    272919809U,	// V_EXP_F32_sdwa_gfx10
    272919809U,	// V_EXP_F32_sdwa_gfx9
    272919809U,	// V_EXP_F32_sdwa_vi
    138702793U,	// V_EXP_LEGACY_F32_dpp_vi
    4485065U,	// V_EXP_LEGACY_F32_e32_gfx7
    4485065U,	// V_EXP_LEGACY_F32_e32_vi
    272920521U,	// V_EXP_LEGACY_F32_e64_gfx7
    272920521U,	// V_EXP_LEGACY_F32_e64_vi
    272920521U,	// V_EXP_LEGACY_F32_sdwa_gfx9
    272920521U,	// V_EXP_LEGACY_F32_sdwa_vi
    2219077799U,	// V_FFBH_I32_dpp8_gfx10
    71594151U,	// V_FFBH_I32_dpp_gfx10
    71594151U,	// V_FFBH_I32_dpp_vi
    4485287U,	// V_FFBH_I32_e32_gfx10
    4485287U,	// V_FFBH_I32_e32_gfx6_gfx7
    4485287U,	// V_FFBH_I32_e32_vi
    4485287U,	// V_FFBH_I32_e64_gfx10
    4485287U,	// V_FFBH_I32_e64_gfx6_gfx7
    4485287U,	// V_FFBH_I32_e64_vi
    340029607U,	// V_FFBH_I32_sdwa_gfx10
    340029607U,	// V_FFBH_I32_sdwa_gfx9
    340029607U,	// V_FFBH_I32_sdwa_vi
    2219078209U,	// V_FFBH_U32_dpp8_gfx10
    71594561U,	// V_FFBH_U32_dpp_gfx10
    71594561U,	// V_FFBH_U32_dpp_vi
    4485697U,	// V_FFBH_U32_e32_gfx10
    4485697U,	// V_FFBH_U32_e32_gfx6_gfx7
    4485697U,	// V_FFBH_U32_e32_vi
    4485697U,	// V_FFBH_U32_e64_gfx10
    4485697U,	// V_FFBH_U32_e64_gfx6_gfx7
    4485697U,	// V_FFBH_U32_e64_vi
    340030017U,	// V_FFBH_U32_sdwa_gfx10
    340030017U,	// V_FFBH_U32_sdwa_gfx9
    340030017U,	// V_FFBH_U32_sdwa_vi
    2219075849U,	// V_FFBL_B32_dpp8_gfx10
    71592201U,	// V_FFBL_B32_dpp_gfx10
    71592201U,	// V_FFBL_B32_dpp_vi
    4483337U,	// V_FFBL_B32_e32_gfx10
    4483337U,	// V_FFBL_B32_e32_gfx6_gfx7
    4483337U,	// V_FFBL_B32_e32_vi
    4483337U,	// V_FFBL_B32_e64_gfx10
    4483337U,	// V_FFBL_B32_e64_gfx6_gfx7
    4483337U,	// V_FFBL_B32_e64_vi
    340027657U,	// V_FFBL_B32_sdwa_gfx10
    340027657U,	// V_FFBL_B32_sdwa_gfx9
    340027657U,	// V_FFBL_B32_sdwa_vi
    2219080799U,	// V_FLOOR_F16_dpp8_gfx10
    138706015U,	// V_FLOOR_F16_dpp_gfx10
    138706015U,	// V_FLOOR_F16_dpp_vi
    4488287U,	// V_FLOOR_F16_e32_gfx10
    4488287U,	// V_FLOOR_F16_e32_vi
    272923743U,	// V_FLOOR_F16_e64_gfx10
    272923743U,	// V_FLOOR_F16_e64_vi
    272923743U,	// V_FLOOR_F16_sdwa_gfx10
    272923743U,	// V_FLOOR_F16_sdwa_gfx9
    272923743U,	// V_FLOOR_F16_sdwa_vi
    2219077013U,	// V_FLOOR_F32_dpp8_gfx10
    138702229U,	// V_FLOOR_F32_dpp_gfx10
    138702229U,	// V_FLOOR_F32_dpp_vi
    4484501U,	// V_FLOOR_F32_e32_gfx10
    4484501U,	// V_FLOOR_F32_e32_gfx6_gfx7
    4484501U,	// V_FLOOR_F32_e32_vi
    272919957U,	// V_FLOOR_F32_e64_gfx10
    272919957U,	// V_FLOOR_F32_e64_gfx6_gfx7
    272919957U,	// V_FLOOR_F32_e64_vi
    272919957U,	// V_FLOOR_F32_sdwa_gfx10
    272919957U,	// V_FLOOR_F32_sdwa_gfx9
    272919957U,	// V_FLOOR_F32_sdwa_vi
    4486812U,	// V_FLOOR_F64_e32_gfx10
    4486812U,	// V_FLOOR_F64_e32_gfx7
    4486812U,	// V_FLOOR_F64_e32_vi
    272922268U,	// V_FLOOR_F64_e64_gfx10
    272922268U,	// V_FLOOR_F64_e64_gfx7
    272922268U,	// V_FLOOR_F64_e64_vi
    2151761476U,	// V_FMAAK_F16_gfx10
    2151753290U,	// V_FMAAK_F32_gfx10
    2219080387U,	// V_FMAC_F16_dpp8_gfx10
    2420406979U,	// V_FMAC_F16_dpp_gfx10
    2151971523U,	// V_FMAC_F16_e32_gfx10
    2420406979U,	// V_FMAC_F16_e64_gfx10
    2219076243U,	// V_FMAC_F32_dpp8_gfx10
    2420402835U,	// V_FMAC_F32_dpp_gfx10
    2420402835U,	// V_FMAC_F32_dpp_vi
    2151967379U,	// V_FMAC_F32_e32_gfx10
    2151967379U,	// V_FMAC_F32_e32_vi
    2420402835U,	// V_FMAC_F32_e64_gfx10
    2420402835U,	// V_FMAC_F32_e64_vi
    2420402835U,	// V_FMAC_F32_sdwa_vi
    2151761502U,	// V_FMAMK_F16_gfx10
    2151753316U,	// V_FMAMK_F32_gfx10
    2420196810U,	// V_FMA_F16_gfx10
    2420196810U,	// V_FMA_F16_gfx9_gfx9
    2420196810U,	// V_FMA_F16_vi
    2420188607U,	// V_FMA_F32_gfx10
    2420188607U,	// V_FMA_F32_gfx6_gfx7
    2420188607U,	// V_FMA_F32_vi
    2420195130U,	// V_FMA_F64_gfx10
    2420195130U,	// V_FMA_F64_gfx6_gfx7
    2420195130U,	// V_FMA_F64_vi
    2420197139U,	// V_FMA_LEGACY_F16_gfx9
    2420188992U,	// V_FMA_LEGACY_F32_gfx10
    2420196898U,	// V_FMA_MIXHI_F16_gfx10
    2420196898U,	// V_FMA_MIXHI_F16_vi
    2420197031U,	// V_FMA_MIXLO_F16_gfx10
    2420197031U,	// V_FMA_MIXLO_F16_vi
    2420188962U,	// V_FMA_MIX_F32_gfx10
    2420188962U,	// V_FMA_MIX_F32_vi
    2219080854U,	// V_FRACT_F16_dpp8_gfx10
    138706070U,	// V_FRACT_F16_dpp_gfx10
    138706070U,	// V_FRACT_F16_dpp_vi
    4488342U,	// V_FRACT_F16_e32_gfx10
    4488342U,	// V_FRACT_F16_e32_vi
    272923798U,	// V_FRACT_F16_e64_gfx10
    272923798U,	// V_FRACT_F16_e64_vi
    272923798U,	// V_FRACT_F16_sdwa_gfx10
    272923798U,	// V_FRACT_F16_sdwa_gfx9
    272923798U,	// V_FRACT_F16_sdwa_vi
    2219077068U,	// V_FRACT_F32_dpp8_gfx10
    138702284U,	// V_FRACT_F32_dpp_gfx10
    138702284U,	// V_FRACT_F32_dpp_vi
    4484556U,	// V_FRACT_F32_e32_gfx10
    4484556U,	// V_FRACT_F32_e32_gfx6_gfx7
    4484556U,	// V_FRACT_F32_e32_vi
    272920012U,	// V_FRACT_F32_e64_gfx10
    272920012U,	// V_FRACT_F32_e64_gfx6_gfx7
    272920012U,	// V_FRACT_F32_e64_vi
    272920012U,	// V_FRACT_F32_sdwa_gfx10
    272920012U,	// V_FRACT_F32_sdwa_gfx9
    272920012U,	// V_FRACT_F32_sdwa_vi
    4486857U,	// V_FRACT_F64_e32_gfx10
    4486857U,	// V_FRACT_F64_e32_gfx6_gfx7
    4486857U,	// V_FRACT_F64_e32_vi
    272922313U,	// V_FRACT_F64_e64_gfx10
    272922313U,	// V_FRACT_F64_e64_gfx6_gfx7
    272922313U,	// V_FRACT_F64_e64_vi
    2219080286U,	// V_FREXP_EXP_I16_F16_dpp8_gfx10
    138705502U,	// V_FREXP_EXP_I16_F16_dpp_gfx10
    138705502U,	// V_FREXP_EXP_I16_F16_dpp_vi
    4487774U,	// V_FREXP_EXP_I16_F16_e32_gfx10
    4487774U,	// V_FREXP_EXP_I16_F16_e32_vi
    272923230U,	// V_FREXP_EXP_I16_F16_e64_gfx10
    272923230U,	// V_FREXP_EXP_I16_F16_e64_vi
    272923230U,	// V_FREXP_EXP_I16_F16_sdwa_gfx10
    272923230U,	// V_FREXP_EXP_I16_F16_sdwa_gfx9
    272923230U,	// V_FREXP_EXP_I16_F16_sdwa_vi
    2219076030U,	// V_FREXP_EXP_I32_F32_dpp8_gfx10
    138701246U,	// V_FREXP_EXP_I32_F32_dpp_gfx10
    138701246U,	// V_FREXP_EXP_I32_F32_dpp_vi
    4483518U,	// V_FREXP_EXP_I32_F32_e32_gfx10
    4483518U,	// V_FREXP_EXP_I32_F32_e32_gfx6_gfx7
    4483518U,	// V_FREXP_EXP_I32_F32_e32_vi
    272918974U,	// V_FREXP_EXP_I32_F32_e64_gfx10
    272918974U,	// V_FREXP_EXP_I32_F32_e64_gfx6_gfx7
    272918974U,	// V_FREXP_EXP_I32_F32_e64_vi
    272918974U,	// V_FREXP_EXP_I32_F32_sdwa_gfx10
    272918974U,	// V_FREXP_EXP_I32_F32_sdwa_gfx9
    272918974U,	// V_FREXP_EXP_I32_F32_sdwa_vi
    4486109U,	// V_FREXP_EXP_I32_F64_e32_gfx10
    4486109U,	// V_FREXP_EXP_I32_F64_e32_gfx6_gfx7
    4486109U,	// V_FREXP_EXP_I32_F64_e32_vi
    272921565U,	// V_FREXP_EXP_I32_F64_e64_gfx10
    272921565U,	// V_FREXP_EXP_I32_F64_e64_gfx6_gfx7
    272921565U,	// V_FREXP_EXP_I32_F64_e64_vi
    2219080978U,	// V_FREXP_MANT_F16_dpp8_gfx10
    138706194U,	// V_FREXP_MANT_F16_dpp_gfx10
    138706194U,	// V_FREXP_MANT_F16_dpp_vi
    4488466U,	// V_FREXP_MANT_F16_e32_gfx10
    4488466U,	// V_FREXP_MANT_F16_e32_vi
    272923922U,	// V_FREXP_MANT_F16_e64_gfx10
    272923922U,	// V_FREXP_MANT_F16_e64_vi
    272923922U,	// V_FREXP_MANT_F16_sdwa_gfx10
    272923922U,	// V_FREXP_MANT_F16_sdwa_gfx9
    272923922U,	// V_FREXP_MANT_F16_sdwa_vi
    2219077312U,	// V_FREXP_MANT_F32_dpp8_gfx10
    138702528U,	// V_FREXP_MANT_F32_dpp_gfx10
    138702528U,	// V_FREXP_MANT_F32_dpp_vi
    4484800U,	// V_FREXP_MANT_F32_e32_gfx10
    4484800U,	// V_FREXP_MANT_F32_e32_gfx6_gfx7
    4484800U,	// V_FREXP_MANT_F32_e32_vi
    272920256U,	// V_FREXP_MANT_F32_e64_gfx10
    272920256U,	// V_FREXP_MANT_F32_e64_gfx6_gfx7
    272920256U,	// V_FREXP_MANT_F32_e64_vi
    272920256U,	// V_FREXP_MANT_F32_sdwa_gfx10
    272920256U,	// V_FREXP_MANT_F32_sdwa_gfx9
    272920256U,	// V_FREXP_MANT_F32_sdwa_vi
    4487101U,	// V_FREXP_MANT_F64_e32_gfx10
    4487101U,	// V_FREXP_MANT_F64_e32_gfx6_gfx7
    4487101U,	// V_FREXP_MANT_F64_e32_vi
    272922557U,	// V_FREXP_MANT_F64_e64_gfx10
    272922557U,	// V_FREXP_MANT_F64_e64_gfx6_gfx7
    272922557U,	// V_FREXP_MANT_F64_e64_vi
    1279553369U,	// V_INTERP_MOV_F32_e64_gfx10
    1279553369U,	// V_INTERP_MOV_F32_e64_vi
    36859737U,	// V_INTERP_MOV_F32_gfx10
    36859737U,	// V_INTERP_MOV_F32_si
    36859737U,	// V_INTERP_MOV_F32_vi
    2420196984U,	// V_INTERP_P1LL_F16_gfx10
    2420196984U,	// V_INTERP_P1LL_F16_vi
    2420197082U,	// V_INTERP_P1LV_F16_gfx10
    2420197082U,	// V_INTERP_P1LV_F16_vi
    38955420U,	// V_INTERP_P1_F32_16bank_gfx10
    38955420U,	// V_INTERP_P1_F32_16bank_si
    38955420U,	// V_INTERP_P1_F32_16bank_vi
    2420402588U,	// V_INTERP_P1_F32_e64_gfx10
    2420402588U,	// V_INTERP_P1_F32_e64_vi
    38955420U,	// V_INTERP_P1_F32_gfx10
    38955420U,	// V_INTERP_P1_F32_si
    38955420U,	// V_INTERP_P1_F32_vi
    2420196699U,	// V_INTERP_P2_F16_gfx10
    2420196699U,	// V_INTERP_P2_F16_gfx9_gfx9
    2420196699U,	// V_INTERP_P2_F16_vi
    2420402688U,	// V_INTERP_P2_F32_e64_gfx10
    2420402688U,	// V_INTERP_P2_F32_e64_vi
    1368549888U,	// V_INTERP_P2_F32_gfx10
    1368549888U,	// V_INTERP_P2_F32_si
    1368549888U,	// V_INTERP_P2_F32_vi
    2420197115U,	// V_INTERP_P2_LEGACY_F16_gfx9
    2219080721U,	// V_LDEXP_F16_dpp8_gfx10
    2286189585U,	// V_LDEXP_F16_dpp_gfx10
    2286189585U,	// V_LDEXP_F16_dpp_vi
    2151971857U,	// V_LDEXP_F16_e32_gfx10
    2151971857U,	// V_LDEXP_F16_e32_vi
    2420407313U,	// V_LDEXP_F16_e64_gfx10
    2420407313U,	// V_LDEXP_F16_e64_vi
    2420407313U,	// V_LDEXP_F16_sdwa_gfx10
    2420407313U,	// V_LDEXP_F16_sdwa_gfx9
    2420407313U,	// V_LDEXP_F16_sdwa_vi
    2151968011U,	// V_LDEXP_F32_e32_gfx6_gfx7
    2420403467U,	// V_LDEXP_F32_e64_gfx10
    2420403467U,	// V_LDEXP_F32_e64_gfx6_gfx7
    2420188893U,	// V_LDEXP_F32_e64_vi
    2420195288U,	// V_LDEXP_F64_gfx10
    2420195288U,	// V_LDEXP_F64_gfx6_gfx7
    2420195288U,	// V_LDEXP_F64_vi
    2151763090U,	// V_LERP_U8_gfx10
    2151763090U,	// V_LERP_U8_gfx6_gfx7
    2151763090U,	// V_LERP_U8_vi
    4484305U,	// V_LOG_CLAMP_F32_e32_gfx6_gfx7
    272919761U,	// V_LOG_CLAMP_F32_e64_gfx6_gfx7
    2219080625U,	// V_LOG_F16_dpp8_gfx10
    138705841U,	// V_LOG_F16_dpp_gfx10
    138705841U,	// V_LOG_F16_dpp_vi
    4488113U,	// V_LOG_F16_e32_gfx10
    4488113U,	// V_LOG_F16_e32_vi
    272923569U,	// V_LOG_F16_e64_gfx10
    272923569U,	// V_LOG_F16_e64_vi
    272923569U,	// V_LOG_F16_sdwa_gfx10
    272923569U,	// V_LOG_F16_sdwa_gfx9
    272923569U,	// V_LOG_F16_sdwa_vi
    2219076704U,	// V_LOG_F32_dpp8_gfx10
    138701920U,	// V_LOG_F32_dpp_gfx10
    138701920U,	// V_LOG_F32_dpp_vi
    4484192U,	// V_LOG_F32_e32_gfx10
    4484192U,	// V_LOG_F32_e32_gfx6_gfx7
    4484192U,	// V_LOG_F32_e32_vi
    272919648U,	// V_LOG_F32_e64_gfx10
    272919648U,	// V_LOG_F32_e64_gfx6_gfx7
    272919648U,	// V_LOG_F32_e64_vi
    272919648U,	// V_LOG_F32_sdwa_gfx10
    272919648U,	// V_LOG_F32_sdwa_gfx9
    272919648U,	// V_LOG_F32_sdwa_vi
    138702725U,	// V_LOG_LEGACY_F32_dpp_vi
    4484997U,	// V_LOG_LEGACY_F32_e32_gfx7
    4484997U,	// V_LOG_LEGACY_F32_e32_vi
    272920453U,	// V_LOG_LEGACY_F32_e64_gfx7
    272920453U,	// V_LOG_LEGACY_F32_e64_vi
    272920453U,	// V_LOG_LEGACY_F32_sdwa_gfx9
    272920453U,	// V_LOG_LEGACY_F32_sdwa_vi
    2219080209U,	// V_LSHLREV_B16_dpp_vi
    2151971345U,	// V_LSHLREV_B16_e32_vi
    2151971345U,	// V_LSHLREV_B16_e64_vi
    2151971345U,	// V_LSHLREV_B16_gfx10
    2487515665U,	// V_LSHLREV_B16_sdwa_gfx9
    2487515665U,	// V_LSHLREV_B16_sdwa_vi
    2219075958U,	// V_LSHLREV_B32_dpp8_gfx10
    2219075958U,	// V_LSHLREV_B32_dpp_gfx10
    2219075958U,	// V_LSHLREV_B32_dpp_vi
    2151967094U,	// V_LSHLREV_B32_e32_gfx10
    2151967094U,	// V_LSHLREV_B32_e32_gfx6_gfx7
    2151967094U,	// V_LSHLREV_B32_e32_vi
    2151967094U,	// V_LSHLREV_B32_e64_gfx10
    2151967094U,	// V_LSHLREV_B32_e64_gfx6_gfx7
    2151967094U,	// V_LSHLREV_B32_e64_vi
    2487511414U,	// V_LSHLREV_B32_sdwa_gfx10
    2487511414U,	// V_LSHLREV_B32_sdwa_gfx9
    2487511414U,	// V_LSHLREV_B32_sdwa_vi
    2151757769U,	// V_LSHLREV_B64_gfx10
    2151757769U,	// V_LSHLREV_B64_vi
    2151754516U,	// V_LSHL_ADD_U32_gfx10
    2151754516U,	// V_LSHL_ADD_U32_vi
    2151966996U,	// V_LSHL_B32_e32_gfx6_gfx7
    2151966996U,	// V_LSHL_B32_e64_gfx6_gfx7
    2151757403U,	// V_LSHL_B64_gfx6_gfx7
    2151747707U,	// V_LSHL_OR_B32_gfx10
    2151747707U,	// V_LSHL_OR_B32_vi
    2219080223U,	// V_LSHRREV_B16_dpp_vi
    2151971359U,	// V_LSHRREV_B16_e32_vi
    2151971359U,	// V_LSHRREV_B16_e64_vi
    2151971359U,	// V_LSHRREV_B16_gfx10
    2487515679U,	// V_LSHRREV_B16_sdwa_gfx9
    2487515679U,	// V_LSHRREV_B16_sdwa_vi
    2219075972U,	// V_LSHRREV_B32_dpp8_gfx10
    2219075972U,	// V_LSHRREV_B32_dpp_gfx10
    2219075972U,	// V_LSHRREV_B32_dpp_vi
    2151967108U,	// V_LSHRREV_B32_e32_gfx10
    2151967108U,	// V_LSHRREV_B32_e32_gfx6_gfx7
    2151967108U,	// V_LSHRREV_B32_e32_vi
    2151967108U,	// V_LSHRREV_B32_e64_gfx10
    2151967108U,	// V_LSHRREV_B32_e64_gfx6_gfx7
    2151967108U,	// V_LSHRREV_B32_e64_vi
    2487511428U,	// V_LSHRREV_B32_sdwa_gfx10
    2487511428U,	// V_LSHRREV_B32_sdwa_gfx9
    2487511428U,	// V_LSHRREV_B32_sdwa_vi
    2151757784U,	// V_LSHRREV_B64_gfx10
    2151757784U,	// V_LSHRREV_B64_vi
    2151967017U,	// V_LSHR_B32_e32_gfx6_gfx7
    2151967017U,	// V_LSHR_B32_e64_gfx6_gfx7
    2151757630U,	// V_LSHR_B64_gfx6_gfx7
    2420406955U,	// V_MAC_F16_dpp_vi
    2151971499U,	// V_MAC_F16_e32_vi
    2420406955U,	// V_MAC_F16_e64_vi
    2420406955U,	// V_MAC_F16_sdwa_vi
    2219076233U,	// V_MAC_F32_dpp8_gfx10
    2420402825U,	// V_MAC_F32_dpp_gfx10
    2420402825U,	// V_MAC_F32_dpp_vi
    2151967369U,	// V_MAC_F32_e32_gfx10
    2151967369U,	// V_MAC_F32_e32_gfx6_gfx7
    2151967369U,	// V_MAC_F32_e32_vi
    2420402825U,	// V_MAC_F32_e64_gfx10
    2420402825U,	// V_MAC_F32_e64_gfx6_gfx7
    2420402825U,	// V_MAC_F32_e64_vi
    2420402825U,	// V_MAC_F32_sdwa_vi
    2219077492U,	// V_MAC_LEGACY_F32_dpp8_gfx10
    2286186356U,	// V_MAC_LEGACY_F32_dpp_gfx10
    2151968628U,	// V_MAC_LEGACY_F32_e32_gfx10
    2151968628U,	// V_MAC_LEGACY_F32_e32_gfx6_gfx7
    2420404084U,	// V_MAC_LEGACY_F32_e64_gfx10
    2420404084U,	// V_MAC_LEGACY_F32_e64_gfx6_gfx7
    2420404084U,	// V_MAC_LEGACY_F32_sdwa_gfx10
    2151761489U,	// V_MADAK_F16_vi
    2151753303U,	// V_MADAK_F32_gfx10
    2151753303U,	// V_MADAK_F32_gfx6_gfx7
    2151753303U,	// V_MADAK_F32_vi
    2151761515U,	// V_MADMK_F16_vi
    2151753329U,	// V_MADMK_F32_gfx10
    2151753329U,	// V_MADMK_F32_gfx6_gfx7
    2151753329U,	// V_MADMK_F32_vi
    2420196821U,	// V_MAD_F16_gfx9_gfx9
    2420196821U,	// V_MAD_F16_vi
    2420188646U,	// V_MAD_F32_gfx10
    2420188646U,	// V_MAD_F32_gfx6_gfx7
    2420188646U,	// V_MAD_F32_vi
    2218871272U,	// V_MAD_I16_gfx10
    2218871272U,	// V_MAD_I16_gfx9_gfx9
    2151762408U,	// V_MAD_I16_vi
    2218871125U,	// V_MAD_I32_I16_gfx10
    2218871125U,	// V_MAD_I32_I16_vi
    2151756661U,	// V_MAD_I32_I24_gfx10
    2151756661U,	// V_MAD_I32_I24_gfx6_gfx7
    2151756661U,	// V_MAD_I32_I24_vi
    3158386602U,	// V_MAD_I64_I32_gfx10
    3158386602U,	// V_MAD_I64_I32_gfx7
    3158386602U,	// V_MAD_I64_I32_vi
    2420197157U,	// V_MAD_LEGACY_F16_gfx9
    2420189010U,	// V_MAD_LEGACY_F32_gfx10
    2420189010U,	// V_MAD_LEGACY_F32_gfx6_gfx7
    2420189010U,	// V_MAD_LEGACY_F32_vi
    2151762490U,	// V_MAD_LEGACY_I16_gfx9
    2151762697U,	// V_MAD_LEGACY_U16_gfx9
    2420196915U,	// V_MAD_MIXHI_F16_vi
    2420197048U,	// V_MAD_MIXLO_F16_vi
    2420188977U,	// V_MAD_MIX_F32_vi
    2218871480U,	// V_MAD_U16_gfx10
    2218871480U,	// V_MAD_U16_gfx9_gfx9
    2151762616U,	// V_MAD_U16_vi
    2218871388U,	// V_MAD_U32_U16_gfx10
    2218871388U,	// V_MAD_U32_U16_vi
    2151756676U,	// V_MAD_U32_U24_gfx10
    2151756676U,	// V_MAD_U32_U24_gfx6_gfx7
    2151756676U,	// V_MAD_U32_U24_vi
    3158387280U,	// V_MAD_U64_U32_gfx10
    3158387280U,	// V_MAD_U64_U32_gfx7
    3158387280U,	// V_MAD_U64_U32_vi
    2420196740U,	// V_MAX3_F16_gfx10
    2420196740U,	// V_MAX3_F16_vi
    2420188477U,	// V_MAX3_F32_gfx10
    2420188477U,	// V_MAX3_F32_gfx6_gfx7
    2420188477U,	// V_MAX3_F32_vi
    2218871180U,	// V_MAX3_I16_gfx10
    2218871180U,	// V_MAX3_I16_vi
    2151753630U,	// V_MAX3_I32_gfx10
    2151753630U,	// V_MAX3_I32_gfx6_gfx7
    2151753630U,	// V_MAX3_I32_vi
    2218871427U,	// V_MAX3_U16_gfx10
    2218871427U,	// V_MAX3_U16_vi
    2151754308U,	// V_MAX3_U32_gfx10
    2151754308U,	// V_MAX3_U32_gfx6_gfx7
    2151754308U,	// V_MAX3_U32_vi
    2219081073U,	// V_MAX_F16_dpp8_gfx10
    2286189937U,	// V_MAX_F16_dpp_gfx10
    2286189937U,	// V_MAX_F16_dpp_vi
    2151972209U,	// V_MAX_F16_e32_gfx10
    2151972209U,	// V_MAX_F16_e32_vi
    2420407665U,	// V_MAX_F16_e64_gfx10
    2420407665U,	// V_MAX_F16_e64_vi
    2420407665U,	// V_MAX_F16_sdwa_gfx10
    2420407665U,	// V_MAX_F16_sdwa_gfx9
    2420407665U,	// V_MAX_F16_sdwa_vi
    2219077482U,	// V_MAX_F32_dpp8_gfx10
    2286186346U,	// V_MAX_F32_dpp_gfx10
    2286186346U,	// V_MAX_F32_dpp_vi
    2151968618U,	// V_MAX_F32_e32_gfx10
    2151968618U,	// V_MAX_F32_e32_gfx6_gfx7
    2151968618U,	// V_MAX_F32_e32_vi
    2420404074U,	// V_MAX_F32_e64_gfx10
    2420404074U,	// V_MAX_F32_e64_gfx6_gfx7
    2420404074U,	// V_MAX_F32_e64_vi
    2420404074U,	// V_MAX_F32_sdwa_gfx10
    2420404074U,	// V_MAX_F32_sdwa_gfx9
    2420404074U,	// V_MAX_F32_sdwa_vi
    2420195343U,	// V_MAX_F64_gfx10
    2420195343U,	// V_MAX_F64_gfx6_gfx7
    2420195343U,	// V_MAX_F64_vi
    2219081365U,	// V_MAX_I16_dpp_vi
    2151972501U,	// V_MAX_I16_e32_vi
    2151972501U,	// V_MAX_I16_e64_vi
    2151972501U,	// V_MAX_I16_gfx10
    2487516821U,	// V_MAX_I16_sdwa_gfx9
    2487516821U,	// V_MAX_I16_sdwa_vi
    2219077964U,	// V_MAX_I32_dpp8_gfx10
    2219077964U,	// V_MAX_I32_dpp_gfx10
    2219077964U,	// V_MAX_I32_dpp_vi
    2151969100U,	// V_MAX_I32_e32_gfx10
    2151969100U,	// V_MAX_I32_e32_gfx6_gfx7
    2151969100U,	// V_MAX_I32_e32_vi
    2151969100U,	// V_MAX_I32_e64_gfx10
    2151969100U,	// V_MAX_I32_e64_gfx6_gfx7
    2151969100U,	// V_MAX_I32_e64_vi
    2487513420U,	// V_MAX_I32_sdwa_gfx10
    2487513420U,	// V_MAX_I32_sdwa_gfx9
    2487513420U,	// V_MAX_I32_sdwa_vi
    2151968747U,	// V_MAX_LEGACY_F32_e32_gfx6_gfx7
    2420404203U,	// V_MAX_LEGACY_F32_e64_gfx6_gfx7
    2219081683U,	// V_MAX_U16_dpp_vi
    2151972819U,	// V_MAX_U16_e32_vi
    2151972819U,	// V_MAX_U16_e64_vi
    2151972819U,	// V_MAX_U16_gfx10
    2487517139U,	// V_MAX_U16_sdwa_gfx9
    2487517139U,	// V_MAX_U16_sdwa_vi
    2219078501U,	// V_MAX_U32_dpp8_gfx10
    2219078501U,	// V_MAX_U32_dpp_gfx10
    2219078501U,	// V_MAX_U32_dpp_vi
    2151969637U,	// V_MAX_U32_e32_gfx10
    2151969637U,	// V_MAX_U32_e32_gfx6_gfx7
    2151969637U,	// V_MAX_U32_e32_vi
    2151969637U,	// V_MAX_U32_e64_gfx10
    2151969637U,	// V_MAX_U32_e64_gfx6_gfx7
    2151969637U,	// V_MAX_U32_e64_vi
    2487513957U,	// V_MAX_U32_sdwa_gfx10
    2487513957U,	// V_MAX_U32_sdwa_gfx9
    2487513957U,	// V_MAX_U32_sdwa_vi
    2151966835U,	// V_MBCNT_HI_U32_B32_e32_gfx6_gfx7
    2151966835U,	// V_MBCNT_HI_U32_B32_e64_gfx10
    2151966835U,	// V_MBCNT_HI_U32_B32_e64_gfx6_gfx7
    2151746546U,	// V_MBCNT_HI_U32_B32_e64_vi
    2151966854U,	// V_MBCNT_LO_U32_B32_e32_gfx6_gfx7
    2151966854U,	// V_MBCNT_LO_U32_B32_e64_gfx10
    2151966854U,	// V_MBCNT_LO_U32_B32_e64_gfx6_gfx7
    2151746566U,	// V_MBCNT_LO_U32_B32_e64_vi
    2420196716U,	// V_MED3_F16_gfx10
    2420196716U,	// V_MED3_F16_vi
    2420188453U,	// V_MED3_F32_gfx10
    2420188453U,	// V_MED3_F32_gfx6_gfx7
    2420188453U,	// V_MED3_F32_vi
    2218871156U,	// V_MED3_I16_gfx10
    2218871156U,	// V_MED3_I16_vi
    2151753606U,	// V_MED3_I32_gfx10
    2151753606U,	// V_MED3_I32_gfx6_gfx7
    2151753606U,	// V_MED3_I32_vi
    2218871403U,	// V_MED3_U16_gfx10
    2218871403U,	// V_MED3_U16_vi
    2151754284U,	// V_MED3_U32_gfx10
    2151754284U,	// V_MED3_U32_gfx6_gfx7
    2151754284U,	// V_MED3_U32_vi
    2151761164U,	// V_MFMA_F32_16X16X16F16_vi
    2151752877U,	// V_MFMA_F32_16X16X1F32_vi
    2151761789U,	// V_MFMA_F32_16X16X2BF16_vi
    2151761141U,	// V_MFMA_F32_16X16X4F16_vi
    2151752923U,	// V_MFMA_F32_16X16X4F32_vi
    2151761837U,	// V_MFMA_F32_16X16X8BF16_vi
    2151752833U,	// V_MFMA_F32_32X32X1F32_vi
    2151761743U,	// V_MFMA_F32_32X32X2BF16_vi
    2151752900U,	// V_MFMA_F32_32X32X2F32_vi
    2151761813U,	// V_MFMA_F32_32X32X4BF16_vi
    2151761097U,	// V_MFMA_F32_32X32X4F16_vi
    2151761188U,	// V_MFMA_F32_32X32X8F16_vi
    2151752856U,	// V_MFMA_F32_4X4X1F32_vi
    2151761767U,	// V_MFMA_F32_4X4X2BF16_vi
    2151761120U,	// V_MFMA_F32_4X4X4F16_vi
    2151762889U,	// V_MFMA_I32_16X16X16I8_vi
    2151762867U,	// V_MFMA_I32_16X16X4I8_vi
    2151762825U,	// V_MFMA_I32_32X32X4I8_vi
    2151762912U,	// V_MFMA_I32_32X32X8I8_vi
    2151762847U,	// V_MFMA_I32_4X4X4I8_vi
    2420196728U,	// V_MIN3_F16_gfx10
    2420196728U,	// V_MIN3_F16_vi
    2420188465U,	// V_MIN3_F32_gfx10
    2420188465U,	// V_MIN3_F32_gfx6_gfx7
    2420188465U,	// V_MIN3_F32_vi
    2218871168U,	// V_MIN3_I16_gfx10
    2218871168U,	// V_MIN3_I16_vi
    2151753618U,	// V_MIN3_I32_gfx10
    2151753618U,	// V_MIN3_I32_gfx6_gfx7
    2151753618U,	// V_MIN3_I32_vi
    2218871415U,	// V_MIN3_U16_gfx10
    2218871415U,	// V_MIN3_U16_vi
    2151754296U,	// V_MIN3_U32_gfx10
    2151754296U,	// V_MIN3_U32_gfx6_gfx7
    2151754296U,	// V_MIN3_U32_vi
    2219080656U,	// V_MIN_F16_dpp8_gfx10
    2286189520U,	// V_MIN_F16_dpp_gfx10
    2286189520U,	// V_MIN_F16_dpp_vi
    2151971792U,	// V_MIN_F16_e32_gfx10
    2151971792U,	// V_MIN_F16_e32_vi
    2420407248U,	// V_MIN_F16_e64_gfx10
    2420407248U,	// V_MIN_F16_e64_vi
    2420407248U,	// V_MIN_F16_sdwa_gfx10
    2420407248U,	// V_MIN_F16_sdwa_gfx9
    2420407248U,	// V_MIN_F16_sdwa_vi
    2219076735U,	// V_MIN_F32_dpp8_gfx10
    2286185599U,	// V_MIN_F32_dpp_gfx10
    2286185599U,	// V_MIN_F32_dpp_vi
    2151967871U,	// V_MIN_F32_e32_gfx10
    2151967871U,	// V_MIN_F32_e32_gfx6_gfx7
    2151967871U,	// V_MIN_F32_e32_vi
    2420403327U,	// V_MIN_F32_e64_gfx10
    2420403327U,	// V_MIN_F32_e64_gfx6_gfx7
    2420403327U,	// V_MIN_F32_e64_vi
    2420403327U,	// V_MIN_F32_sdwa_gfx10
    2420403327U,	// V_MIN_F32_sdwa_gfx9
    2420403327U,	// V_MIN_F32_sdwa_vi
    2420195192U,	// V_MIN_F64_gfx10
    2420195192U,	// V_MIN_F64_gfx6_gfx7
    2420195192U,	// V_MIN_F64_vi
    2219081235U,	// V_MIN_I16_dpp_vi
    2151972371U,	// V_MIN_I16_e32_vi
    2151972371U,	// V_MIN_I16_e64_vi
    2151972371U,	// V_MIN_I16_gfx10
    2487516691U,	// V_MIN_I16_sdwa_gfx9
    2487516691U,	// V_MIN_I16_sdwa_vi
    2219077810U,	// V_MIN_I32_dpp8_gfx10
    2219077810U,	// V_MIN_I32_dpp_gfx10
    2219077810U,	// V_MIN_I32_dpp_vi
    2151968946U,	// V_MIN_I32_e32_gfx10
    2151968946U,	// V_MIN_I32_e32_gfx6_gfx7
    2151968946U,	// V_MIN_I32_e32_vi
    2151968946U,	// V_MIN_I32_e64_gfx10
    2151968946U,	// V_MIN_I32_e64_gfx6_gfx7
    2151968946U,	// V_MIN_I32_e64_vi
    2487513266U,	// V_MIN_I32_sdwa_gfx10
    2487513266U,	// V_MIN_I32_sdwa_gfx9
    2487513266U,	// V_MIN_I32_sdwa_vi
    2151968679U,	// V_MIN_LEGACY_F32_e32_gfx6_gfx7
    2420404135U,	// V_MIN_LEGACY_F32_e64_gfx6_gfx7
    2219081541U,	// V_MIN_U16_dpp_vi
    2151972677U,	// V_MIN_U16_e32_vi
    2151972677U,	// V_MIN_U16_e64_vi
    2151972677U,	// V_MIN_U16_gfx10
    2487516997U,	// V_MIN_U16_sdwa_gfx9
    2487516997U,	// V_MIN_U16_sdwa_vi
    2219078271U,	// V_MIN_U32_dpp8_gfx10
    2219078271U,	// V_MIN_U32_dpp_gfx10
    2219078271U,	// V_MIN_U32_dpp_vi
    2151969407U,	// V_MIN_U32_e32_gfx10
    2151969407U,	// V_MIN_U32_e32_gfx6_gfx7
    2151969407U,	// V_MIN_U32_e32_vi
    2151969407U,	// V_MIN_U32_e64_gfx10
    2151969407U,	// V_MIN_U32_e64_gfx6_gfx7
    2151969407U,	// V_MIN_U32_e64_vi
    2487513727U,	// V_MIN_U32_sdwa_gfx10
    2487513727U,	// V_MIN_U32_sdwa_gfx9
    2487513727U,	// V_MIN_U32_sdwa_vi
    3561253049U,	// V_MOVRELD_B32_dpp8_gfx10
    1413769401U,	// V_MOVRELD_B32_dpp_gfx10
    4483257U,	// V_MOVRELD_B32_e32_gfx10
    4483257U,	// V_MOVRELD_B32_e32_gfx6_gfx7
    4483257U,	// V_MOVRELD_B32_e32_vi
    4483257U,	// V_MOVRELD_B32_e64_gfx10
    4483257U,	// V_MOVRELD_B32_e64_gfx6_gfx7
    4483257U,	// V_MOVRELD_B32_e64_vi
    340027577U,	// V_MOVRELD_B32_sdwa_gfx10
    3561253032U,	// V_MOVRELSD_2_B32_dpp8_gfx10
    1413769384U,	// V_MOVRELSD_2_B32_dpp_gfx10
    4483240U,	// V_MOVRELSD_2_B32_e32_gfx10
    4483240U,	// V_MOVRELSD_2_B32_e64_gfx10
    340027560U,	// V_MOVRELSD_2_B32_sdwa_gfx10
    3561253073U,	// V_MOVRELSD_B32_dpp8_gfx10
    1413769425U,	// V_MOVRELSD_B32_dpp_gfx10
    4483281U,	// V_MOVRELSD_B32_e32_gfx10
    4483281U,	// V_MOVRELSD_B32_e32_gfx6_gfx7
    4483281U,	// V_MOVRELSD_B32_e32_vi
    4483281U,	// V_MOVRELSD_B32_e64_gfx10
    4483281U,	// V_MOVRELSD_B32_e64_gfx6_gfx7
    4483281U,	// V_MOVRELSD_B32_e64_vi
    340027601U,	// V_MOVRELSD_B32_sdwa_gfx10
    2219075922U,	// V_MOVRELS_B32_dpp8_gfx10
    71592274U,	// V_MOVRELS_B32_dpp_gfx10
    4483410U,	// V_MOVRELS_B32_e32_gfx10
    4483410U,	// V_MOVRELS_B32_e32_gfx6_gfx7
    4483410U,	// V_MOVRELS_B32_e32_vi
    4483410U,	// V_MOVRELS_B32_e64_gfx10
    4483410U,	// V_MOVRELS_B32_e64_gfx6_gfx7
    4483410U,	// V_MOVRELS_B32_e64_vi
    340027730U,	// V_MOVRELS_B32_sdwa_gfx10
    2219075986U,	// V_MOV_B32_dpp8_gfx10
    71592338U,	// V_MOV_B32_dpp_gfx10
    71592338U,	// V_MOV_B32_dpp_vi
    4483474U,	// V_MOV_B32_e32_gfx10
    4483474U,	// V_MOV_B32_e32_gfx6_gfx7
    4483474U,	// V_MOV_B32_e32_vi
    4483474U,	// V_MOV_B32_e64_gfx10
    4483474U,	// V_MOV_B32_e64_gfx6_gfx7
    4483474U,	// V_MOV_B32_e64_vi
    340027794U,	// V_MOV_B32_sdwa_gfx10
    340027794U,	// V_MOV_B32_sdwa_gfx9
    340027794U,	// V_MOV_B32_sdwa_vi
    2151763025U,	// V_MQSAD_PK_U16_U8_gfx10
    2151763025U,	// V_MQSAD_PK_U16_U8_gfx6_gfx7
    2151763025U,	// V_MQSAD_PK_U16_U8_vi
    2151762991U,	// V_MQSAD_U32_U8_gfx10
    2151762991U,	// V_MQSAD_U32_U8_gfx7
    2151762991U,	// V_MQSAD_U32_U8_vi
    2151763066U,	// V_MSAD_U8_gfx10
    2151763066U,	// V_MSAD_U8_gfx6_gfx7
    2151763066U,	// V_MSAD_U8_vi
    2420188922U,	// V_MULLIT_F32_gfx10
    2420188922U,	// V_MULLIT_F32_gfx6_gfx7
    2219080646U,	// V_MUL_F16_dpp8_gfx10
    2286189510U,	// V_MUL_F16_dpp_gfx10
    2286189510U,	// V_MUL_F16_dpp_vi
    2151971782U,	// V_MUL_F16_e32_gfx10
    2151971782U,	// V_MUL_F16_e32_vi
    2420407238U,	// V_MUL_F16_e64_gfx10
    2420407238U,	// V_MUL_F16_e64_vi
    2420407238U,	// V_MUL_F16_sdwa_gfx10
    2420407238U,	// V_MUL_F16_sdwa_gfx9
    2420407238U,	// V_MUL_F16_sdwa_vi
    2219076725U,	// V_MUL_F32_dpp8_gfx10
    2286185589U,	// V_MUL_F32_dpp_gfx10
    2286185589U,	// V_MUL_F32_dpp_vi
    2151967861U,	// V_MUL_F32_e32_gfx10
    2151967861U,	// V_MUL_F32_e32_gfx6_gfx7
    2151967861U,	// V_MUL_F32_e32_vi
    2420403317U,	// V_MUL_F32_e64_gfx10
    2420403317U,	// V_MUL_F32_e64_gfx6_gfx7
    2420403317U,	// V_MUL_F32_e64_vi
    2420403317U,	// V_MUL_F32_sdwa_gfx10
    2420403317U,	// V_MUL_F32_sdwa_gfx9
    2420403317U,	// V_MUL_F32_sdwa_vi
    2420195169U,	// V_MUL_F64_gfx10
    2420195169U,	// V_MUL_F64_gfx6_gfx7
    2420195169U,	// V_MUL_F64_vi
    2219078545U,	// V_MUL_HI_I32_I24_dpp8_gfx10
    2219078545U,	// V_MUL_HI_I32_I24_dpp_gfx10
    2219078545U,	// V_MUL_HI_I32_I24_dpp_vi
    2151969681U,	// V_MUL_HI_I32_I24_e32_gfx10
    2151969681U,	// V_MUL_HI_I32_I24_e32_gfx6_gfx7
    2151969681U,	// V_MUL_HI_I32_I24_e32_vi
    2151969681U,	// V_MUL_HI_I32_I24_e64_gfx10
    2151969681U,	// V_MUL_HI_I32_I24_e64_gfx6_gfx7
    2151969681U,	// V_MUL_HI_I32_I24_e64_vi
    2487514001U,	// V_MUL_HI_I32_I24_sdwa_gfx10
    2487514001U,	// V_MUL_HI_I32_I24_sdwa_gfx9
    2487514001U,	// V_MUL_HI_I32_I24_sdwa_vi
    2151753885U,	// V_MUL_HI_I32_gfx10
    2151753885U,	// V_MUL_HI_I32_gfx6_gfx7
    2151753885U,	// V_MUL_HI_I32_vi
    2219078576U,	// V_MUL_HI_U32_U24_dpp8_gfx10
    2219078576U,	// V_MUL_HI_U32_U24_dpp_gfx10
    2219078576U,	// V_MUL_HI_U32_U24_dpp_vi
    2151969712U,	// V_MUL_HI_U32_U24_e32_gfx10
    2151969712U,	// V_MUL_HI_U32_U24_e32_gfx6_gfx7
    2151969712U,	// V_MUL_HI_U32_U24_e32_vi
    2151969712U,	// V_MUL_HI_U32_U24_e64_gfx10
    2151969712U,	// V_MUL_HI_U32_U24_e64_gfx6_gfx7
    2151969712U,	// V_MUL_HI_U32_U24_e64_vi
    2487514032U,	// V_MUL_HI_U32_U24_sdwa_gfx10
    2487514032U,	// V_MUL_HI_U32_U24_sdwa_gfx9
    2487514032U,	// V_MUL_HI_U32_U24_sdwa_vi
    2151754667U,	// V_MUL_HI_U32_gfx10
    2151754667U,	// V_MUL_HI_U32_gfx6_gfx7
    2151754667U,	// V_MUL_HI_U32_vi
    2219078562U,	// V_MUL_I32_I24_dpp8_gfx10
    2219078562U,	// V_MUL_I32_I24_dpp_gfx10
    2219078562U,	// V_MUL_I32_I24_dpp_vi
    2151969698U,	// V_MUL_I32_I24_e32_gfx10
    2151969698U,	// V_MUL_I32_I24_e32_gfx6_gfx7
    2151969698U,	// V_MUL_I32_I24_e32_vi
    2151969698U,	// V_MUL_I32_I24_e64_gfx10
    2151969698U,	// V_MUL_I32_I24_e64_gfx6_gfx7
    2151969698U,	// V_MUL_I32_I24_e64_vi
    2487514018U,	// V_MUL_I32_I24_sdwa_gfx10
    2487514018U,	// V_MUL_I32_I24_sdwa_gfx9
    2487514018U,	// V_MUL_I32_I24_sdwa_vi
    2219077526U,	// V_MUL_LEGACY_F32_dpp8_gfx10
    2286186390U,	// V_MUL_LEGACY_F32_dpp_gfx10
    2286186390U,	// V_MUL_LEGACY_F32_dpp_vi
    2151968662U,	// V_MUL_LEGACY_F32_e32_gfx10
    2151968662U,	// V_MUL_LEGACY_F32_e32_gfx6_gfx7
    2151968662U,	// V_MUL_LEGACY_F32_e32_vi
    2420404118U,	// V_MUL_LEGACY_F32_e64_gfx10
    2420404118U,	// V_MUL_LEGACY_F32_e64_gfx6_gfx7
    2420404118U,	// V_MUL_LEGACY_F32_e64_vi
    2420404118U,	// V_MUL_LEGACY_F32_sdwa_gfx10
    2420404118U,	// V_MUL_LEGACY_F32_sdwa_gfx9
    2420404118U,	// V_MUL_LEGACY_F32_sdwa_vi
    2151754003U,	// V_MUL_LO_I32_gfx10
    2151754003U,	// V_MUL_LO_I32_gfx6_gfx7
    2151754003U,	// V_MUL_LO_I32_vi
    2219081551U,	// V_MUL_LO_U16_dpp_vi
    2151972687U,	// V_MUL_LO_U16_e32_vi
    2151972687U,	// V_MUL_LO_U16_e64_vi
    2151972687U,	// V_MUL_LO_U16_gfx10
    2487517007U,	// V_MUL_LO_U16_sdwa_gfx9
    2487517007U,	// V_MUL_LO_U16_sdwa_vi
    2151754822U,	// V_MUL_LO_U32_gfx10
    2151754822U,	// V_MUL_LO_U32_gfx6_gfx7
    2151754822U,	// V_MUL_LO_U32_vi
    2219078593U,	// V_MUL_U32_U24_dpp8_gfx10
    2219078593U,	// V_MUL_U32_U24_dpp_gfx10
    2219078593U,	// V_MUL_U32_U24_dpp_vi
    2151969729U,	// V_MUL_U32_U24_e32_gfx10
    2151969729U,	// V_MUL_U32_U24_e32_gfx6_gfx7
    2151969729U,	// V_MUL_U32_U24_e32_vi
    2151969729U,	// V_MUL_U32_U24_e64_gfx10
    2151969729U,	// V_MUL_U32_U24_e64_gfx6_gfx7
    2151969729U,	// V_MUL_U32_U24_e64_vi
    2487514049U,	// V_MUL_U32_U24_sdwa_gfx10
    2487514049U,	// V_MUL_U32_U24_sdwa_gfx9
    2487514049U,	// V_MUL_U32_U24_sdwa_vi
    33076U,	// V_NOP_e32_gfx10
    33076U,	// V_NOP_e32_gfx6_gfx7
    33076U,	// V_NOP_e32_vi
    33076U,	// V_NOP_e64_gfx10
    33076U,	// V_NOP_e64_gfx6_gfx7
    33076U,	// V_NOP_e64_vi
    33076U,	// V_NOP_sdwa_gfx10
    33076U,	// V_NOP_sdwa_gfx9
    33076U,	// V_NOP_sdwa_vi
    2219075936U,	// V_NOT_B32_dpp8_gfx10
    71592288U,	// V_NOT_B32_dpp_gfx10
    71592288U,	// V_NOT_B32_dpp_vi
    4483424U,	// V_NOT_B32_e32_gfx10
    4483424U,	// V_NOT_B32_e32_gfx6_gfx7
    4483424U,	// V_NOT_B32_e32_vi
    4483424U,	// V_NOT_B32_e64_gfx10
    4483424U,	// V_NOT_B32_e64_gfx6_gfx7
    4483424U,	// V_NOT_B32_e64_vi
    340027744U,	// V_NOT_B32_sdwa_gfx10
    340027744U,	// V_NOT_B32_sdwa_gfx9
    340027744U,	// V_NOT_B32_sdwa_vi
    2151746743U,	// V_OR3_B32_gfx10
    2151746743U,	// V_OR3_B32_vi
    2219075892U,	// V_OR_B32_dpp8_gfx10
    2219075892U,	// V_OR_B32_dpp_gfx10
    2219075892U,	// V_OR_B32_dpp_vi
    2151967028U,	// V_OR_B32_e32_gfx10
    2151967028U,	// V_OR_B32_e32_gfx6_gfx7
    2151967028U,	// V_OR_B32_e32_vi
    2151967028U,	// V_OR_B32_e64_gfx10
    2151967028U,	// V_OR_B32_e64_gfx6_gfx7
    2151967028U,	// V_OR_B32_e64_vi
    2487511348U,	// V_OR_B32_sdwa_gfx10
    2487511348U,	// V_OR_B32_sdwa_gfx9
    2487511348U,	// V_OR_B32_sdwa_vi
    2420196667U,	// V_PACK_B32_F16_gfx10
    2420196667U,	// V_PACK_B32_F16_vi
    2218855691U,	// V_PERMLANE16_B32_gfx10
    2218855709U,	// V_PERMLANEX16_B32_gfx10
    2151747494U,	// V_PERM_B32_gfx10
    2151747494U,	// V_PERM_B32_vi
    32970U,	// V_PIPEFLUSH_e32_gfx10
    32970U,	// V_PIPEFLUSH_e64_gfx10
    32970U,	// V_PIPEFLUSH_sdwa_gfx10
    2218870292U,	// V_PK_ADD_F16_gfx10
    2218870292U,	// V_PK_ADD_F16_vi
    2218871283U,	// V_PK_ADD_I16_gfx10
    2218871283U,	// V_PK_ADD_I16_vi
    2218871502U,	// V_PK_ADD_U16_gfx10
    2218871502U,	// V_PK_ADD_U16_vi
    2218871322U,	// V_PK_ASHRREV_I16_gfx10
    2218871322U,	// V_PK_ASHRREV_I16_vi
    2151971509U,	// V_PK_FMAC_F16_e32_gfx10
    2151971509U,	// V_PK_FMAC_F16_e32_vi
    2218870204U,	// V_PK_FMA_F16_gfx10
    2218870204U,	// V_PK_FMA_F16_vi
    2218869603U,	// V_PK_LSHLREV_B16_gfx10
    2218869603U,	// V_PK_LSHLREV_B16_vi
    2218869621U,	// V_PK_LSHRREV_B16_gfx10
    2218869621U,	// V_PK_LSHRREV_B16_vi
    2218871258U,	// V_PK_MAD_I16_gfx10
    2218871258U,	// V_PK_MAD_I16_vi
    2218871466U,	// V_PK_MAD_U16_gfx10
    2218871466U,	// V_PK_MAD_U16_vi
    2218870509U,	// V_PK_MAX_F16_gfx10
    2218870509U,	// V_PK_MAX_F16_vi
    2218871340U,	// V_PK_MAX_I16_gfx10
    2218871340U,	// V_PK_MAX_I16_vi
    2218871547U,	// V_PK_MAX_U16_gfx10
    2218871547U,	// V_PK_MAX_U16_vi
    2218870425U,	// V_PK_MIN_F16_gfx10
    2218870425U,	// V_PK_MIN_F16_vi
    2218871308U,	// V_PK_MIN_I16_gfx10
    2218871308U,	// V_PK_MIN_I16_vi
    2218871516U,	// V_PK_MIN_U16_gfx10
    2218871516U,	// V_PK_MIN_U16_vi
    2218870411U,	// V_PK_MUL_F16_gfx10
    2218870411U,	// V_PK_MUL_F16_vi
    2218871530U,	// V_PK_MUL_LO_U16_gfx10
    2218871530U,	// V_PK_MUL_LO_U16_vi
    2218871192U,	// V_PK_SUB_I16_gfx10
    2218871192U,	// V_PK_SUB_I16_vi
    2218871439U,	// V_PK_SUB_U16_gfx10
    2218871439U,	// V_PK_SUB_U16_vi
    2151763007U,	// V_QSAD_PK_U16_U8_gfx10
    2151763007U,	// V_QSAD_PK_U16_U8_gfx7
    2151763007U,	// V_QSAD_PK_U16_U8_vi
    4484321U,	// V_RCP_CLAMP_F32_e32_gfx6_gfx7
    272919777U,	// V_RCP_CLAMP_F32_e64_gfx6_gfx7
    4486654U,	// V_RCP_CLAMP_F64_e32_gfx6_gfx7
    272922110U,	// V_RCP_CLAMP_F64_e64_gfx6_gfx7
    2219080701U,	// V_RCP_F16_dpp8_gfx10
    138705917U,	// V_RCP_F16_dpp_gfx10
    138705917U,	// V_RCP_F16_dpp_vi
    4488189U,	// V_RCP_F16_e32_gfx10
    4488189U,	// V_RCP_F16_e32_vi
    272923645U,	// V_RCP_F16_e64_gfx10
    272923645U,	// V_RCP_F16_e64_vi
    272923645U,	// V_RCP_F16_sdwa_gfx10
    272923645U,	// V_RCP_F16_sdwa_gfx9
    272923645U,	// V_RCP_F16_sdwa_vi
    2219076807U,	// V_RCP_F32_dpp8_gfx10
    138702023U,	// V_RCP_F32_dpp_gfx10
    138702023U,	// V_RCP_F32_dpp_vi
    4484295U,	// V_RCP_F32_e32_gfx10
    4484295U,	// V_RCP_F32_e32_gfx6_gfx7
    4484295U,	// V_RCP_F32_e32_vi
    272919751U,	// V_RCP_F32_e64_gfx10
    272919751U,	// V_RCP_F32_e64_gfx6_gfx7
    272919751U,	// V_RCP_F32_e64_vi
    272919751U,	// V_RCP_F32_sdwa_gfx10
    272919751U,	// V_RCP_F32_sdwa_gfx9
    272919751U,	// V_RCP_F32_sdwa_vi
    4486644U,	// V_RCP_F64_e32_gfx10
    4486644U,	// V_RCP_F64_e32_gfx6_gfx7
    4486644U,	// V_RCP_F64_e32_vi
    272922100U,	// V_RCP_F64_e64_gfx10
    272922100U,	// V_RCP_F64_e64_gfx6_gfx7
    272922100U,	// V_RCP_F64_e64_vi
    2219076572U,	// V_RCP_IFLAG_F32_dpp8_gfx10
    138701788U,	// V_RCP_IFLAG_F32_dpp_gfx10
    138701788U,	// V_RCP_IFLAG_F32_dpp_vi
    4484060U,	// V_RCP_IFLAG_F32_e32_gfx10
    4484060U,	// V_RCP_IFLAG_F32_e32_gfx6_gfx7
    4484060U,	// V_RCP_IFLAG_F32_e32_vi
    272919516U,	// V_RCP_IFLAG_F32_e64_gfx10
    272919516U,	// V_RCP_IFLAG_F32_e64_gfx6_gfx7
    272919516U,	// V_RCP_IFLAG_F32_e64_vi
    272919516U,	// V_RCP_IFLAG_F32_sdwa_gfx10
    272919516U,	// V_RCP_IFLAG_F32_sdwa_gfx9
    272919516U,	// V_RCP_IFLAG_F32_sdwa_vi
    4485048U,	// V_RCP_LEGACY_F32_e32_gfx6_gfx7
    272920504U,	// V_RCP_LEGACY_F32_e64_gfx6_gfx7
    4263625U,	// V_READFIRSTLANE_B32
    2151747240U,	// V_READLANE_B32_gfx10
    2151747240U,	// V_READLANE_B32_gfx6_gfx7
    2151747240U,	// V_READLANE_B32_vi
    2219080532U,	// V_RNDNE_F16_dpp8_gfx10
    138705748U,	// V_RNDNE_F16_dpp_gfx10
    138705748U,	// V_RNDNE_F16_dpp_vi
    4488020U,	// V_RNDNE_F16_e32_gfx10
    4488020U,	// V_RNDNE_F16_e32_vi
    272923476U,	// V_RNDNE_F16_e64_gfx10
    272923476U,	// V_RNDNE_F16_e64_vi
    272923476U,	// V_RNDNE_F16_sdwa_gfx10
    272923476U,	// V_RNDNE_F16_sdwa_gfx9
    272923476U,	// V_RNDNE_F16_sdwa_vi
    2219076508U,	// V_RNDNE_F32_dpp8_gfx10
    138701724U,	// V_RNDNE_F32_dpp_gfx10
    138701724U,	// V_RNDNE_F32_dpp_vi
    4483996U,	// V_RNDNE_F32_e32_gfx10
    4483996U,	// V_RNDNE_F32_e32_gfx6_gfx7
    4483996U,	// V_RNDNE_F32_e32_vi
    272919452U,	// V_RNDNE_F32_e64_gfx10
    272919452U,	// V_RNDNE_F32_e64_gfx6_gfx7
    272919452U,	// V_RNDNE_F32_e64_vi
    272919452U,	// V_RNDNE_F32_sdwa_gfx10
    272919452U,	// V_RNDNE_F32_sdwa_gfx9
    272919452U,	// V_RNDNE_F32_sdwa_vi
    4486401U,	// V_RNDNE_F64_e32_gfx10
    4486401U,	// V_RNDNE_F64_e32_gfx7
    4486401U,	// V_RNDNE_F64_e32_vi
    272921857U,	// V_RNDNE_F64_e64_gfx10
    272921857U,	// V_RNDNE_F64_e64_gfx7
    272921857U,	// V_RNDNE_F64_e64_vi
    4484337U,	// V_RSQ_CLAMP_F32_e32_gfx6_gfx7
    272919793U,	// V_RSQ_CLAMP_F32_e64_gfx6_gfx7
    4486670U,	// V_RSQ_CLAMP_F64_e32_gfx6_gfx7
    272922126U,	// V_RSQ_CLAMP_F64_e64_gfx6_gfx7
    2219080789U,	// V_RSQ_F16_dpp8_gfx10
    138706005U,	// V_RSQ_F16_dpp_gfx10
    138706005U,	// V_RSQ_F16_dpp_vi
    4488277U,	// V_RSQ_F16_e32_gfx10
    4488277U,	// V_RSQ_F16_e32_vi
    272923733U,	// V_RSQ_F16_e64_gfx10
    272923733U,	// V_RSQ_F16_e64_vi
    272923733U,	// V_RSQ_F16_sdwa_gfx10
    272923733U,	// V_RSQ_F16_sdwa_gfx9
    272923733U,	// V_RSQ_F16_sdwa_vi
    2219077003U,	// V_RSQ_F32_dpp8_gfx10
    138702219U,	// V_RSQ_F32_dpp_gfx10
    138702219U,	// V_RSQ_F32_dpp_vi
    4484491U,	// V_RSQ_F32_e32_gfx10
    4484491U,	// V_RSQ_F32_e32_gfx6_gfx7
    4484491U,	// V_RSQ_F32_e32_vi
    272919947U,	// V_RSQ_F32_e64_gfx10
    272919947U,	// V_RSQ_F32_e64_gfx6_gfx7
    272919947U,	// V_RSQ_F32_e64_vi
    272919947U,	// V_RSQ_F32_sdwa_gfx10
    272919947U,	// V_RSQ_F32_sdwa_gfx9
    272919947U,	// V_RSQ_F32_sdwa_vi
    4486802U,	// V_RSQ_F64_e32_gfx10
    4486802U,	// V_RSQ_F64_e32_gfx6_gfx7
    4486802U,	// V_RSQ_F64_e32_vi
    272922258U,	// V_RSQ_F64_e64_gfx10
    272922258U,	// V_RSQ_F64_e64_gfx6_gfx7
    272922258U,	// V_RSQ_F64_e64_vi
    4485082U,	// V_RSQ_LEGACY_F32_e32_gfx6_gfx7
    272920538U,	// V_RSQ_LEGACY_F32_e64_gfx6_gfx7
    2151763077U,	// V_SAD_HI_U8_gfx10
    2151763077U,	// V_SAD_HI_U8_gfx6_gfx7
    2151763077U,	// V_SAD_HI_U8_vi
    2151762627U,	// V_SAD_U16_gfx10
    2151762627U,	// V_SAD_U16_gfx6_gfx7
    2151762627U,	// V_SAD_U16_vi
    2151754426U,	// V_SAD_U32_gfx10
    2151754426U,	// V_SAD_U32_gfx6_gfx7
    2151754426U,	// V_SAD_U32_vi
    2151763056U,	// V_SAD_U8_gfx10
    2151763056U,	// V_SAD_U8_gfx6_gfx7
    2151763056U,	// V_SAD_U8_vi
    2219081113U,	// V_SAT_PK_U8_I16_dpp8_gfx10
    71597465U,	// V_SAT_PK_U8_I16_dpp_gfx10
    71597465U,	// V_SAT_PK_U8_I16_dpp_vi
    4488601U,	// V_SAT_PK_U8_I16_e32_gfx10
    4488601U,	// V_SAT_PK_U8_I16_e32_vi
    4488601U,	// V_SAT_PK_U8_I16_e64_gfx10
    4488601U,	// V_SAT_PK_U8_I16_e64_vi
    340032921U,	// V_SAT_PK_U8_I16_sdwa_gfx10
    340032921U,	// V_SAT_PK_U8_I16_sdwa_gfx9
    340032921U,	// V_SAT_PK_U8_I16_sdwa_vi
    71592160U,	// V_SCREEN_PARTITION_4SE_B32_dpp_gfx9
    4483296U,	// V_SCREEN_PARTITION_4SE_B32_e32_vi
    4483296U,	// V_SCREEN_PARTITION_4SE_B32_e64_vi
    340027616U,	// V_SCREEN_PARTITION_4SE_B32_sdwa_gfx9
    2219080666U,	// V_SIN_F16_dpp8_gfx10
    138705882U,	// V_SIN_F16_dpp_gfx10
    138705882U,	// V_SIN_F16_dpp_vi
    4488154U,	// V_SIN_F16_e32_gfx10
    4488154U,	// V_SIN_F16_e32_vi
    272923610U,	// V_SIN_F16_e64_gfx10
    272923610U,	// V_SIN_F16_e64_vi
    272923610U,	// V_SIN_F16_sdwa_gfx10
    272923610U,	// V_SIN_F16_sdwa_gfx9
    272923610U,	// V_SIN_F16_sdwa_vi
    2219076745U,	// V_SIN_F32_dpp8_gfx10
    138701961U,	// V_SIN_F32_dpp_gfx10
    138701961U,	// V_SIN_F32_dpp_vi
    4484233U,	// V_SIN_F32_e32_gfx10
    4484233U,	// V_SIN_F32_e32_gfx6_gfx7
    4484233U,	// V_SIN_F32_e32_vi
    272919689U,	// V_SIN_F32_e64_gfx10
    272919689U,	// V_SIN_F32_e64_gfx6_gfx7
    272919689U,	// V_SIN_F32_e64_vi
    272919689U,	// V_SIN_F32_sdwa_gfx10
    272919689U,	// V_SIN_F32_sdwa_gfx9
    272919689U,	// V_SIN_F32_sdwa_vi
    2219080995U,	// V_SQRT_F16_dpp8_gfx10
    138706211U,	// V_SQRT_F16_dpp_gfx10
    138706211U,	// V_SQRT_F16_dpp_vi
    4488483U,	// V_SQRT_F16_e32_gfx10
    4488483U,	// V_SQRT_F16_e32_vi
    272923939U,	// V_SQRT_F16_e64_gfx10
    272923939U,	// V_SQRT_F16_e64_vi
    272923939U,	// V_SQRT_F16_sdwa_gfx10
    272923939U,	// V_SQRT_F16_sdwa_gfx9
    272923939U,	// V_SQRT_F16_sdwa_vi
    2219077329U,	// V_SQRT_F32_dpp8_gfx10
    138702545U,	// V_SQRT_F32_dpp_gfx10
    138702545U,	// V_SQRT_F32_dpp_vi
    4484817U,	// V_SQRT_F32_e32_gfx10
    4484817U,	// V_SQRT_F32_e32_gfx6_gfx7
    4484817U,	// V_SQRT_F32_e32_vi
    272920273U,	// V_SQRT_F32_e64_gfx10
    272920273U,	// V_SQRT_F32_e64_gfx6_gfx7
    272920273U,	// V_SQRT_F32_e64_vi
    272920273U,	// V_SQRT_F32_sdwa_gfx10
    272920273U,	// V_SQRT_F32_sdwa_gfx9
    272920273U,	// V_SQRT_F32_sdwa_vi
    4487118U,	// V_SQRT_F64_e32_gfx10
    4487118U,	// V_SQRT_F64_e32_gfx6_gfx7
    4487118U,	// V_SQRT_F64_e32_vi
    272922574U,	// V_SQRT_F64_e64_gfx10
    272922574U,	// V_SQRT_F64_e64_gfx6_gfx7
    272922574U,	// V_SQRT_F64_e64_vi
    2227466943U,	// V_SUBBREV_CO_U32_dpp_gfx9
    2160358079U,	// V_SUBBREV_CO_U32_e32_gfx9
    3158602431U,	// V_SUBBREV_CO_U32_e64_gfx9
    2495902399U,	// V_SUBBREV_CO_U32_sdwa_gfx9
    2227467082U,	// V_SUBBREV_U32_dpp_vi
    2160358218U,	// V_SUBBREV_U32_e32_gfx6_gfx7
    2160358218U,	// V_SUBBREV_U32_e32_vi
    3158602570U,	// V_SUBBREV_U32_e64_gfx6_gfx7
    3158602570U,	// V_SUBBREV_U32_e64_vi
    2495902538U,	// V_SUBBREV_U32_sdwa_vi
    2227466889U,	// V_SUBB_CO_U32_dpp_gfx9
    2160358025U,	// V_SUBB_CO_U32_e32_gfx9
    3158602377U,	// V_SUBB_CO_U32_e64_gfx9
    2495902345U,	// V_SUBB_CO_U32_sdwa_gfx9
    2227466627U,	// V_SUBB_U32_dpp_vi
    2160357763U,	// V_SUBB_U32_e32_gfx6_gfx7
    2160357763U,	// V_SUBB_U32_e32_vi
    3158602115U,	// V_SUBB_U32_e64_gfx6_gfx7
    3158602115U,	// V_SUBB_U32_e64_vi
    2495902083U,	// V_SUBB_U32_sdwa_vi
    2219078252U,	// V_SUBREV_CO_CI_U32_dpp8_gfx10
    2237952620U,	// V_SUBREV_CO_CI_U32_dpp8_w32_gfx10
    2227466860U,	// V_SUBREV_CO_CI_U32_dpp8_w64_gfx10
    2219078252U,	// V_SUBREV_CO_CI_U32_dpp_gfx10
    2237952620U,	// V_SUBREV_CO_CI_U32_dpp_w32_gfx10
    2227466860U,	// V_SUBREV_CO_CI_U32_dpp_w64_gfx10
    2151969388U,	// V_SUBREV_CO_CI_U32_e32_gfx10
    3158602348U,	// V_SUBREV_CO_CI_U32_e64_gfx10
    2487513708U,	// V_SUBREV_CO_CI_U32_sdwa_gfx10
    2506388076U,	// V_SUBREV_CO_CI_U32_sdwa_w32_gfx10
    2495902316U,	// V_SUBREV_CO_CI_U32_sdwa_w64_gfx10
    2227466960U,	// V_SUBREV_CO_U32_dpp_gfx9
    2160358096U,	// V_SUBREV_CO_U32_e32_gfx9
    1011118800U,	// V_SUBREV_CO_U32_e64_gfx10
    1011118800U,	// V_SUBREV_CO_U32_e64_gfx9
    2495902416U,	// V_SUBREV_CO_U32_sdwa_gfx9
    2219081060U,	// V_SUBREV_F16_dpp8_gfx10
    2286189924U,	// V_SUBREV_F16_dpp_gfx10
    2286189924U,	// V_SUBREV_F16_dpp_vi
    2151972196U,	// V_SUBREV_F16_e32_gfx10
    2151972196U,	// V_SUBREV_F16_e32_vi
    2420407652U,	// V_SUBREV_F16_e64_gfx10
    2420407652U,	// V_SUBREV_F16_e64_vi
    2420407652U,	// V_SUBREV_F16_sdwa_gfx10
    2420407652U,	// V_SUBREV_F16_sdwa_gfx9
    2420407652U,	// V_SUBREV_F16_sdwa_vi
    2219077452U,	// V_SUBREV_F32_dpp8_gfx10
    2286186316U,	// V_SUBREV_F32_dpp_gfx10
    2286186316U,	// V_SUBREV_F32_dpp_vi
    2151968588U,	// V_SUBREV_F32_e32_gfx10
    2151968588U,	// V_SUBREV_F32_e32_gfx6_gfx7
    2151968588U,	// V_SUBREV_F32_e32_vi
    2420404044U,	// V_SUBREV_F32_e64_gfx10
    2420404044U,	// V_SUBREV_F32_e64_gfx6_gfx7
    2420404044U,	// V_SUBREV_F32_e64_vi
    2420404044U,	// V_SUBREV_F32_sdwa_gfx10
    2420404044U,	// V_SUBREV_F32_sdwa_gfx9
    2420404044U,	// V_SUBREV_F32_sdwa_vi
    2160357681U,	// V_SUBREV_I32_e32_gfx6_gfx7
    1011118385U,	// V_SUBREV_I32_e64_gfx6_gfx7
    2219078077U,	// V_SUBREV_NC_U32_dpp8_gfx10
    2219078077U,	// V_SUBREV_NC_U32_dpp_gfx10
    2151969213U,	// V_SUBREV_NC_U32_e32_gfx10
    2151969213U,	// V_SUBREV_NC_U32_e64_gfx10
    2487513533U,	// V_SUBREV_NC_U32_sdwa_gfx10
    2219081670U,	// V_SUBREV_U16_dpp_vi
    2151972806U,	// V_SUBREV_U16_e32_vi
    2151972806U,	// V_SUBREV_U16_e64_vi
    2487517126U,	// V_SUBREV_U16_sdwa_gfx9
    2487517126U,	// V_SUBREV_U16_sdwa_vi
    2219078488U,	// V_SUBREV_U32_dpp_gfx9
    2227467096U,	// V_SUBREV_U32_dpp_vi
    2151969624U,	// V_SUBREV_U32_e32_gfx9
    2160358232U,	// V_SUBREV_U32_e32_vi
    2151969624U,	// V_SUBREV_U32_e64_gfx9
    1011118936U,	// V_SUBREV_U32_e64_vi
    2487513944U,	// V_SUBREV_U32_sdwa_gfx9
    2495902552U,	// V_SUBREV_U32_sdwa_vi
    2219078220U,	// V_SUB_CO_CI_U32_dpp8_gfx10
    2237952588U,	// V_SUB_CO_CI_U32_dpp8_w32_gfx10
    2227466828U,	// V_SUB_CO_CI_U32_dpp8_w64_gfx10
    2219078220U,	// V_SUB_CO_CI_U32_dpp_gfx10
    2237952588U,	// V_SUB_CO_CI_U32_dpp_w32_gfx10
    2227466828U,	// V_SUB_CO_CI_U32_dpp_w64_gfx10
    2151969356U,	// V_SUB_CO_CI_U32_e32_gfx10
    3158602316U,	// V_SUB_CO_CI_U32_e64_gfx10
    2487513676U,	// V_SUB_CO_CI_U32_sdwa_gfx10
    2506388044U,	// V_SUB_CO_CI_U32_sdwa_w32_gfx10
    2495902284U,	// V_SUB_CO_CI_U32_sdwa_w64_gfx10
    2227466903U,	// V_SUB_CO_U32_dpp_gfx9
    2160358039U,	// V_SUB_CO_U32_e32_gfx9
    1011118743U,	// V_SUB_CO_U32_e64_gfx10
    1011118743U,	// V_SUB_CO_U32_e64_gfx9
    2495902359U,	// V_SUB_CO_U32_sdwa_gfx9
    2219080353U,	// V_SUB_F16_dpp8_gfx10
    2286189217U,	// V_SUB_F16_dpp_gfx10
    2286189217U,	// V_SUB_F16_dpp_vi
    2151971489U,	// V_SUB_F16_e32_gfx10
    2151971489U,	// V_SUB_F16_e32_vi
    2420406945U,	// V_SUB_F16_e64_gfx10
    2420406945U,	// V_SUB_F16_e64_vi
    2420406945U,	// V_SUB_F16_sdwa_gfx10
    2420406945U,	// V_SUB_F16_sdwa_gfx9
    2420406945U,	// V_SUB_F16_sdwa_vi
    2219076223U,	// V_SUB_F32_dpp8_gfx10
    2286185087U,	// V_SUB_F32_dpp_gfx10
    2286185087U,	// V_SUB_F32_dpp_vi
    2151967359U,	// V_SUB_F32_e32_gfx10
    2151967359U,	// V_SUB_F32_e32_gfx6_gfx7
    2151967359U,	// V_SUB_F32_e32_vi
    2420402815U,	// V_SUB_F32_e64_gfx10
    2420402815U,	// V_SUB_F32_e64_gfx6_gfx7
    2420402815U,	// V_SUB_F32_e64_vi
    2420402815U,	// V_SUB_F32_sdwa_gfx10
    2420402815U,	// V_SUB_F32_sdwa_gfx9
    2420402815U,	// V_SUB_F32_sdwa_vi
    2218871206U,	// V_SUB_I16_vi
    2160357417U,	// V_SUB_I32_e32_gfx6_gfx7
    1011118121U,	// V_SUB_I32_e64_gfx6_gfx7
    2151753686U,	// V_SUB_I32_vi
    2218871217U,	// V_SUB_NC_I16_gfx10
    2151753697U,	// V_SUB_NC_I32_gfx10
    2151972535U,	// V_SUB_NC_U16_gfx10
    2219078051U,	// V_SUB_NC_U32_dpp8_gfx10
    2219078051U,	// V_SUB_NC_U32_dpp_gfx10
    2151969187U,	// V_SUB_NC_U32_e32_gfx10
    2151969187U,	// V_SUB_NC_U32_e64_gfx10
    2487513507U,	// V_SUB_NC_U32_sdwa_gfx10
    2219081389U,	// V_SUB_U16_dpp_vi
    2151972525U,	// V_SUB_U16_e32_vi
    2151972525U,	// V_SUB_U16_e64_vi
    2487516845U,	// V_SUB_U16_sdwa_gfx9
    2487516845U,	// V_SUB_U16_sdwa_vi
    2219078030U,	// V_SUB_U32_dpp_gfx9
    2227466638U,	// V_SUB_U32_dpp_vi
    2151969166U,	// V_SUB_U32_e32_gfx9
    2160357774U,	// V_SUB_U32_e32_vi
    2151969166U,	// V_SUB_U32_e64_gfx9
    1011118478U,	// V_SUB_U32_e64_vi
    2487513486U,	// V_SUB_U32_sdwa_gfx9
    2495902094U,	// V_SUB_U32_sdwa_vi
    71372650U,	// V_SWAPREL_B32_gfx10
    71372885U,	// V_SWAP_B32_gfx10
    71372885U,	// V_SWAP_B32_vi
    2420195253U,	// V_TRIG_PREOP_F64_gfx10
    2420195253U,	// V_TRIG_PREOP_F64_gfx6_gfx7
    2420195253U,	// V_TRIG_PREOP_F64_vi
    2219080398U,	// V_TRUNC_F16_dpp8_gfx10
    138705614U,	// V_TRUNC_F16_dpp_gfx10
    138705614U,	// V_TRUNC_F16_dpp_vi
    4487886U,	// V_TRUNC_F16_e32_gfx10
    4487886U,	// V_TRUNC_F16_e32_vi
    272923342U,	// V_TRUNC_F16_e64_gfx10
    272923342U,	// V_TRUNC_F16_e64_vi
    272923342U,	// V_TRUNC_F16_sdwa_gfx10
    272923342U,	// V_TRUNC_F16_sdwa_gfx9
    272923342U,	// V_TRUNC_F16_sdwa_vi
    2219076254U,	// V_TRUNC_F32_dpp8_gfx10
    138701470U,	// V_TRUNC_F32_dpp_gfx10
    138701470U,	// V_TRUNC_F32_dpp_vi
    4483742U,	// V_TRUNC_F32_e32_gfx10
    4483742U,	// V_TRUNC_F32_e32_gfx6_gfx7
    4483742U,	// V_TRUNC_F32_e32_vi
    272919198U,	// V_TRUNC_F32_e64_gfx10
    272919198U,	// V_TRUNC_F32_e64_gfx6_gfx7
    272919198U,	// V_TRUNC_F32_e64_vi
    272919198U,	// V_TRUNC_F32_sdwa_gfx10
    272919198U,	// V_TRUNC_F32_sdwa_gfx9
    272919198U,	// V_TRUNC_F32_sdwa_vi
    4486157U,	// V_TRUNC_F64_e32_gfx10
    4486157U,	// V_TRUNC_F64_e32_gfx7
    4486157U,	// V_TRUNC_F64_e32_vi
    272921613U,	// V_TRUNC_F64_e64_gfx10
    272921613U,	// V_TRUNC_F64_e64_gfx7
    272921613U,	// V_TRUNC_F64_e64_vi
    2151747256U,	// V_WRITELANE_B32_gfx10
    2151747256U,	// V_WRITELANE_B32_gfx6_gfx7
    2151747256U,	// V_WRITELANE_B32_vi
    2151754437U,	// V_XAD_U32_gfx10
    2151754437U,	// V_XAD_U32_vi
    2219075901U,	// V_XNOR_B32_dpp8_gfx10
    2219075901U,	// V_XNOR_B32_dpp_gfx10
    2219075901U,	// V_XNOR_B32_dpp_vi
    2151967037U,	// V_XNOR_B32_e32_gfx10
    2151967037U,	// V_XNOR_B32_e32_vi
    2151967037U,	// V_XNOR_B32_e64_gfx10
    2151967037U,	// V_XNOR_B32_e64_vi
    2487511357U,	// V_XNOR_B32_sdwa_gfx10
    2487511357U,	// V_XNOR_B32_sdwa_gfx9
    2487511357U,	// V_XNOR_B32_sdwa_vi
    2151746754U,	// V_XOR3_B32_gfx10
    2219075912U,	// V_XOR_B32_dpp8_gfx10
    2219075912U,	// V_XOR_B32_dpp_gfx10
    2219075912U,	// V_XOR_B32_dpp_vi
    2151967048U,	// V_XOR_B32_e32_gfx10
    2151967048U,	// V_XOR_B32_e32_gfx6_gfx7
    2151967048U,	// V_XOR_B32_e32_vi
    2151967048U,	// V_XOR_B32_e64_gfx10
    2151967048U,	// V_XOR_B32_e64_gfx6_gfx7
    2151967048U,	// V_XOR_B32_e64_vi
    2487511368U,	// V_XOR_B32_sdwa_gfx10
    2487511368U,	// V_XOR_B32_sdwa_gfx9
    2487511368U,	// V_XOR_B32_sdwa_vi
  };

  static const uint32_t OpInfo1[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    0U,	// DBG_VALUE
    0U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// BUNDLE
    0U,	// LIFETIME_START
    0U,	// LIFETIME_END
    0U,	// STACKMAP
    0U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    0U,	// PATCHABLE_FUNCTION_ENTER
    0U,	// PATCHABLE_RET
    0U,	// PATCHABLE_FUNCTION_EXIT
    0U,	// PATCHABLE_TAIL_CALL
    0U,	// PATCHABLE_EVENT_CALL
    0U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_READCYCLECOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    0U,	// ATOMIC_FENCE
    0U,	// BUFFER_ATOMIC_ADD_ADDR64
    0U,	// BUFFER_ATOMIC_ADD_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_ADD_BOTHEN
    0U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_F32_ADDR64
    0U,	// BUFFER_ATOMIC_ADD_F32_BOTHEN
    0U,	// BUFFER_ATOMIC_ADD_F32_IDXEN
    0U,	// BUFFER_ATOMIC_ADD_F32_OFFEN
    0U,	// BUFFER_ATOMIC_ADD_F32_OFFSET
    0U,	// BUFFER_ATOMIC_ADD_IDXEN
    0U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_OFFEN
    0U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_OFFSET
    0U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_ADDR64
    0U,	// BUFFER_ATOMIC_ADD_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_IDXEN
    0U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFEN
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFSET
    0U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_AND_ADDR64
    0U,	// BUFFER_ATOMIC_AND_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_AND_BOTHEN
    0U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_AND_IDXEN
    0U,	// BUFFER_ATOMIC_AND_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_AND_OFFEN
    0U,	// BUFFER_ATOMIC_AND_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_AND_OFFSET
    0U,	// BUFFER_ATOMIC_AND_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_ADDR64
    0U,	// BUFFER_ATOMIC_AND_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_IDXEN
    0U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_OFFEN
    0U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_AND_X2_OFFSET
    0U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64
    0U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET
    0U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET
    0U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_CSUB_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_CSUB_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_CSUB_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_CSUB_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_CSUB_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_DEC_ADDR64
    0U,	// BUFFER_ATOMIC_DEC_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_DEC_BOTHEN
    0U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_IDXEN
    0U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_OFFEN
    0U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_OFFSET
    0U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_ADDR64
    0U,	// BUFFER_ATOMIC_DEC_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_IDXEN
    0U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFEN
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFSET
    0U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64
    0U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET
    0U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET
    0U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMAX_ADDR64
    0U,	// BUFFER_ATOMIC_FMAX_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMAX_BOTHEN
    0U,	// BUFFER_ATOMIC_FMAX_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_IDXEN
    0U,	// BUFFER_ATOMIC_FMAX_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_OFFEN
    0U,	// BUFFER_ATOMIC_FMAX_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_OFFSET
    0U,	// BUFFER_ATOMIC_FMAX_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64
    0U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN
    0U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET
    0U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMIN_ADDR64
    0U,	// BUFFER_ATOMIC_FMIN_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMIN_BOTHEN
    0U,	// BUFFER_ATOMIC_FMIN_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_IDXEN
    0U,	// BUFFER_ATOMIC_FMIN_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_OFFEN
    0U,	// BUFFER_ATOMIC_FMIN_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_OFFSET
    0U,	// BUFFER_ATOMIC_FMIN_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64
    0U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN
    0U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET
    0U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_INC_ADDR64
    0U,	// BUFFER_ATOMIC_INC_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_INC_BOTHEN
    0U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_INC_IDXEN
    0U,	// BUFFER_ATOMIC_INC_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_INC_OFFEN
    0U,	// BUFFER_ATOMIC_INC_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_INC_OFFSET
    0U,	// BUFFER_ATOMIC_INC_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_ADDR64
    0U,	// BUFFER_ATOMIC_INC_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_IDXEN
    0U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_OFFEN
    0U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_INC_X2_OFFSET
    0U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_OR_ADDR64
    0U,	// BUFFER_ATOMIC_OR_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_OR_BOTHEN
    0U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_OR_IDXEN
    0U,	// BUFFER_ATOMIC_OR_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_OR_OFFEN
    0U,	// BUFFER_ATOMIC_OR_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_OR_OFFSET
    0U,	// BUFFER_ATOMIC_OR_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_ADDR64
    0U,	// BUFFER_ATOMIC_OR_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_IDXEN
    0U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_OFFEN
    0U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_OR_X2_OFFSET
    0U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_ADDR64
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_BOTHEN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_IDXEN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFEN
    0U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFSET
    0U,	// BUFFER_ATOMIC_SMAX_ADDR64
    0U,	// BUFFER_ATOMIC_SMAX_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMAX_BOTHEN
    0U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_IDXEN
    0U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_OFFEN
    0U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_OFFSET
    0U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SMIN_ADDR64
    0U,	// BUFFER_ATOMIC_SMIN_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMIN_BOTHEN
    0U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_IDXEN
    0U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_OFFEN
    0U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_OFFSET
    0U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SUB_ADDR64
    0U,	// BUFFER_ATOMIC_SUB_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SUB_BOTHEN
    0U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_IDXEN
    0U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_OFFEN
    0U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_OFFSET
    0U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SUB_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SWAP_ADDR64
    0U,	// BUFFER_ATOMIC_SWAP_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SWAP_BOTHEN
    0U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_IDXEN
    0U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_OFFEN
    0U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_OFFSET
    0U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64
    0U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN
    0U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET
    0U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMAX_ADDR64
    0U,	// BUFFER_ATOMIC_UMAX_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMAX_BOTHEN
    0U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_IDXEN
    0U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_OFFEN
    0U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_OFFSET
    0U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64
    0U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN
    0U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET
    0U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMIN_ADDR64
    0U,	// BUFFER_ATOMIC_UMIN_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMIN_BOTHEN
    0U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_IDXEN
    0U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_OFFEN
    0U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_OFFSET
    0U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64
    0U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN
    0U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET
    0U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_XOR_ADDR64
    0U,	// BUFFER_ATOMIC_XOR_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_XOR_BOTHEN
    0U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_IDXEN
    0U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_OFFEN
    0U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_OFFSET
    0U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_ADDR64
    0U,	// BUFFER_ATOMIC_XOR_X2_ADDR64_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN
    0U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_IDXEN
    0U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFEN
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFSET
    0U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN
    0U,	// BUFFER_GL0_INV
    0U,	// BUFFER_GL1_INV
    0U,	// BUFFER_LOAD_DWORDX2_ADDR64
    0U,	// BUFFER_LOAD_DWORDX2_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX2_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_IDXEN
    0U,	// BUFFER_LOAD_DWORDX2_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORDX2_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX2_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORDX2_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORDX2_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX2_OFFEN
    0U,	// BUFFER_LOAD_DWORDX2_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX2_OFFSET
    0U,	// BUFFER_LOAD_DWORDX2_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX3_ADDR64
    0U,	// BUFFER_LOAD_DWORDX3_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX3_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_IDXEN
    0U,	// BUFFER_LOAD_DWORDX3_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORDX3_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX3_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORDX3_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORDX3_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX3_OFFEN
    0U,	// BUFFER_LOAD_DWORDX3_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX3_OFFSET
    0U,	// BUFFER_LOAD_DWORDX3_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX4_ADDR64
    0U,	// BUFFER_LOAD_DWORDX4_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX4_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_IDXEN
    0U,	// BUFFER_LOAD_DWORDX4_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORDX4_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORDX4_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORDX4_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORDX4_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORDX4_OFFEN
    0U,	// BUFFER_LOAD_DWORDX4_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORDX4_OFFSET
    0U,	// BUFFER_LOAD_DWORDX4_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORD_ADDR64
    0U,	// BUFFER_LOAD_DWORD_BOTHEN
    0U,	// BUFFER_LOAD_DWORD_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORD_IDXEN
    0U,	// BUFFER_LOAD_DWORD_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_ADDR64
    0U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN
    0U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_IDXEN
    0U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFEN
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFSET
    0U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_DWORD_OFFEN
    0U,	// BUFFER_LOAD_DWORD_OFFEN_exact
    0U,	// BUFFER_LOAD_DWORD_OFFSET
    0U,	// BUFFER_LOAD_DWORD_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_X_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_X_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_X_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_ADDR64
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_FORMAT_X_OFFEN
    0U,	// BUFFER_LOAD_FORMAT_X_OFFEN_exact
    0U,	// BUFFER_LOAD_FORMAT_X_OFFSET
    0U,	// BUFFER_LOAD_FORMAT_X_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_D16_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_D16_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_ADDR64
    0U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN
    0U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN
    0U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_SBYTE_OFFEN
    0U,	// BUFFER_LOAD_SBYTE_OFFEN_exact
    0U,	// BUFFER_LOAD_SBYTE_OFFSET
    0U,	// BUFFER_LOAD_SBYTE_OFFSET_exact
    0U,	// BUFFER_LOAD_SHORT_D16_ADDR64
    0U,	// BUFFER_LOAD_SHORT_D16_BOTHEN
    0U,	// BUFFER_LOAD_SHORT_D16_BOTHEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_ADDR64
    0U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN
    0U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN
    0U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET
    0U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET_exact
    0U,	// BUFFER_LOAD_SHORT_D16_IDXEN
    0U,	// BUFFER_LOAD_SHORT_D16_IDXEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_OFFEN
    0U,	// BUFFER_LOAD_SHORT_D16_OFFEN_exact
    0U,	// BUFFER_LOAD_SHORT_D16_OFFSET
    0U,	// BUFFER_LOAD_SHORT_D16_OFFSET_exact
    0U,	// BUFFER_LOAD_SSHORT_ADDR64
    0U,	// BUFFER_LOAD_SSHORT_BOTHEN
    0U,	// BUFFER_LOAD_SSHORT_BOTHEN_exact
    0U,	// BUFFER_LOAD_SSHORT_IDXEN
    0U,	// BUFFER_LOAD_SSHORT_IDXEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_ADDR64
    0U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN
    0U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN
    0U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET
    0U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_SSHORT_OFFEN
    0U,	// BUFFER_LOAD_SSHORT_OFFEN_exact
    0U,	// BUFFER_LOAD_SSHORT_OFFSET
    0U,	// BUFFER_LOAD_SSHORT_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_D16_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_D16_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_ADDR64
    0U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN
    0U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN
    0U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_UBYTE_OFFEN
    0U,	// BUFFER_LOAD_UBYTE_OFFEN_exact
    0U,	// BUFFER_LOAD_UBYTE_OFFSET
    0U,	// BUFFER_LOAD_UBYTE_OFFSET_exact
    0U,	// BUFFER_LOAD_USHORT_ADDR64
    0U,	// BUFFER_LOAD_USHORT_BOTHEN
    0U,	// BUFFER_LOAD_USHORT_BOTHEN_exact
    0U,	// BUFFER_LOAD_USHORT_IDXEN
    0U,	// BUFFER_LOAD_USHORT_IDXEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_ADDR64
    0U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN
    0U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_IDXEN
    0U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFEN
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_exact
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFSET
    0U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_exact
    0U,	// BUFFER_LOAD_USHORT_OFFEN
    0U,	// BUFFER_LOAD_USHORT_OFFEN_exact
    0U,	// BUFFER_LOAD_USHORT_OFFSET
    0U,	// BUFFER_LOAD_USHORT_OFFSET_exact
    0U,	// BUFFER_STORE_BYTE_ADDR64
    0U,	// BUFFER_STORE_BYTE_BOTHEN
    0U,	// BUFFER_STORE_BYTE_BOTHEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_ADDR64
    0U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN
    0U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN
    0U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN_exact
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET
    0U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET_exact
    0U,	// BUFFER_STORE_BYTE_IDXEN
    0U,	// BUFFER_STORE_BYTE_IDXEN_exact
    0U,	// BUFFER_STORE_BYTE_OFFEN
    0U,	// BUFFER_STORE_BYTE_OFFEN_exact
    0U,	// BUFFER_STORE_BYTE_OFFSET
    0U,	// BUFFER_STORE_BYTE_OFFSET_exact
    0U,	// BUFFER_STORE_DWORDX2_ADDR64
    0U,	// BUFFER_STORE_DWORDX2_BOTHEN
    0U,	// BUFFER_STORE_DWORDX2_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORDX2_IDXEN
    0U,	// BUFFER_STORE_DWORDX2_IDXEN_exact
    0U,	// BUFFER_STORE_DWORDX2_OFFEN
    0U,	// BUFFER_STORE_DWORDX2_OFFEN_exact
    0U,	// BUFFER_STORE_DWORDX2_OFFSET
    0U,	// BUFFER_STORE_DWORDX2_OFFSET_exact
    0U,	// BUFFER_STORE_DWORDX3_ADDR64
    0U,	// BUFFER_STORE_DWORDX3_BOTHEN
    0U,	// BUFFER_STORE_DWORDX3_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORDX3_IDXEN
    0U,	// BUFFER_STORE_DWORDX3_IDXEN_exact
    0U,	// BUFFER_STORE_DWORDX3_OFFEN
    0U,	// BUFFER_STORE_DWORDX3_OFFEN_exact
    0U,	// BUFFER_STORE_DWORDX3_OFFSET
    0U,	// BUFFER_STORE_DWORDX3_OFFSET_exact
    0U,	// BUFFER_STORE_DWORDX4_ADDR64
    0U,	// BUFFER_STORE_DWORDX4_BOTHEN
    0U,	// BUFFER_STORE_DWORDX4_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORDX4_IDXEN
    0U,	// BUFFER_STORE_DWORDX4_IDXEN_exact
    0U,	// BUFFER_STORE_DWORDX4_OFFEN
    0U,	// BUFFER_STORE_DWORDX4_OFFEN_exact
    0U,	// BUFFER_STORE_DWORDX4_OFFSET
    0U,	// BUFFER_STORE_DWORDX4_OFFSET_exact
    0U,	// BUFFER_STORE_DWORD_ADDR64
    0U,	// BUFFER_STORE_DWORD_BOTHEN
    0U,	// BUFFER_STORE_DWORD_BOTHEN_exact
    0U,	// BUFFER_STORE_DWORD_IDXEN
    0U,	// BUFFER_STORE_DWORD_IDXEN_exact
    0U,	// BUFFER_STORE_DWORD_OFFEN
    0U,	// BUFFER_STORE_DWORD_OFFEN_exact
    0U,	// BUFFER_STORE_DWORD_OFFSET
    0U,	// BUFFER_STORE_DWORD_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_ADDR64
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET
    0U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_ADDR64
    0U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN
    0U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET
    0U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_ADDR64
    0U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN
    0U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET
    0U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_XY_ADDR64
    0U,	// BUFFER_STORE_FORMAT_XY_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_XY_IDXEN
    0U,	// BUFFER_STORE_FORMAT_XY_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_XY_OFFEN
    0U,	// BUFFER_STORE_FORMAT_XY_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_XY_OFFSET
    0U,	// BUFFER_STORE_FORMAT_XY_OFFSET_exact
    0U,	// BUFFER_STORE_FORMAT_X_ADDR64
    0U,	// BUFFER_STORE_FORMAT_X_BOTHEN
    0U,	// BUFFER_STORE_FORMAT_X_BOTHEN_exact
    0U,	// BUFFER_STORE_FORMAT_X_IDXEN
    0U,	// BUFFER_STORE_FORMAT_X_IDXEN_exact
    0U,	// BUFFER_STORE_FORMAT_X_OFFEN
    0U,	// BUFFER_STORE_FORMAT_X_OFFEN_exact
    0U,	// BUFFER_STORE_FORMAT_X_OFFSET
    0U,	// BUFFER_STORE_FORMAT_X_OFFSET_exact
    0U,	// BUFFER_STORE_LDS_DWORD
    0U,	// BUFFER_STORE_SHORT_ADDR64
    0U,	// BUFFER_STORE_SHORT_BOTHEN
    0U,	// BUFFER_STORE_SHORT_BOTHEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_ADDR64
    0U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN
    0U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN
    0U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN_exact
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET
    0U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET_exact
    0U,	// BUFFER_STORE_SHORT_IDXEN
    0U,	// BUFFER_STORE_SHORT_IDXEN_exact
    0U,	// BUFFER_STORE_SHORT_OFFEN
    0U,	// BUFFER_STORE_SHORT_OFFEN_exact
    0U,	// BUFFER_STORE_SHORT_OFFSET
    0U,	// BUFFER_STORE_SHORT_OFFSET_exact
    0U,	// BUFFER_WBINVL1
    0U,	// BUFFER_WBINVL1_SC
    0U,	// BUFFER_WBINVL1_VOL
    0U,	// DS_ADD_F32
    0U,	// DS_ADD_F32_gfx9
    0U,	// DS_ADD_RTN_F32
    0U,	// DS_ADD_RTN_F32_gfx9
    0U,	// DS_ADD_RTN_U32
    0U,	// DS_ADD_RTN_U32_gfx9
    0U,	// DS_ADD_RTN_U64
    0U,	// DS_ADD_RTN_U64_gfx9
    0U,	// DS_ADD_SRC2_F32
    0U,	// DS_ADD_SRC2_U32
    0U,	// DS_ADD_SRC2_U64
    0U,	// DS_ADD_U32
    0U,	// DS_ADD_U32_gfx9
    0U,	// DS_ADD_U64
    0U,	// DS_ADD_U64_gfx9
    0U,	// DS_AND_B32
    0U,	// DS_AND_B32_gfx9
    0U,	// DS_AND_B64
    0U,	// DS_AND_B64_gfx9
    0U,	// DS_AND_RTN_B32
    0U,	// DS_AND_RTN_B32_gfx9
    0U,	// DS_AND_RTN_B64
    0U,	// DS_AND_RTN_B64_gfx9
    0U,	// DS_AND_SRC2_B32
    0U,	// DS_AND_SRC2_B64
    0U,	// DS_APPEND
    0U,	// DS_BPERMUTE_B32
    0U,	// DS_CMPST_B32
    0U,	// DS_CMPST_B32_gfx9
    0U,	// DS_CMPST_B64
    0U,	// DS_CMPST_B64_gfx9
    0U,	// DS_CMPST_F32
    0U,	// DS_CMPST_F32_gfx9
    0U,	// DS_CMPST_F64
    0U,	// DS_CMPST_F64_gfx9
    0U,	// DS_CMPST_RTN_B32
    0U,	// DS_CMPST_RTN_B32_gfx9
    0U,	// DS_CMPST_RTN_B64
    0U,	// DS_CMPST_RTN_B64_gfx9
    0U,	// DS_CMPST_RTN_F32
    0U,	// DS_CMPST_RTN_F32_gfx9
    0U,	// DS_CMPST_RTN_F64
    0U,	// DS_CMPST_RTN_F64_gfx9
    0U,	// DS_CONDXCHG32_RTN_B64
    0U,	// DS_CONDXCHG32_RTN_B64_gfx9
    0U,	// DS_CONSUME
    0U,	// DS_DEC_RTN_U32
    0U,	// DS_DEC_RTN_U32_gfx9
    0U,	// DS_DEC_RTN_U64
    0U,	// DS_DEC_RTN_U64_gfx9
    0U,	// DS_DEC_SRC2_U32
    0U,	// DS_DEC_SRC2_U64
    0U,	// DS_DEC_U32
    0U,	// DS_DEC_U32_gfx9
    0U,	// DS_DEC_U64
    0U,	// DS_DEC_U64_gfx9
    0U,	// DS_GWS_BARRIER
    0U,	// DS_GWS_INIT
    0U,	// DS_GWS_SEMA_BR
    0U,	// DS_GWS_SEMA_P
    0U,	// DS_GWS_SEMA_RELEASE_ALL
    0U,	// DS_GWS_SEMA_V
    0U,	// DS_INC_RTN_U32
    0U,	// DS_INC_RTN_U32_gfx9
    0U,	// DS_INC_RTN_U64
    0U,	// DS_INC_RTN_U64_gfx9
    0U,	// DS_INC_SRC2_U32
    0U,	// DS_INC_SRC2_U64
    0U,	// DS_INC_U32
    0U,	// DS_INC_U32_gfx9
    0U,	// DS_INC_U64
    0U,	// DS_INC_U64_gfx9
    0U,	// DS_MAX_F32
    0U,	// DS_MAX_F32_gfx9
    0U,	// DS_MAX_F64
    0U,	// DS_MAX_F64_gfx9
    0U,	// DS_MAX_I32
    0U,	// DS_MAX_I32_gfx9
    0U,	// DS_MAX_I64
    0U,	// DS_MAX_I64_gfx9
    0U,	// DS_MAX_RTN_F32
    0U,	// DS_MAX_RTN_F32_gfx9
    0U,	// DS_MAX_RTN_F64
    0U,	// DS_MAX_RTN_F64_gfx9
    0U,	// DS_MAX_RTN_I32
    0U,	// DS_MAX_RTN_I32_gfx9
    0U,	// DS_MAX_RTN_I64
    0U,	// DS_MAX_RTN_I64_gfx9
    0U,	// DS_MAX_RTN_U32
    0U,	// DS_MAX_RTN_U32_gfx9
    0U,	// DS_MAX_RTN_U64
    0U,	// DS_MAX_RTN_U64_gfx9
    0U,	// DS_MAX_SRC2_F32
    0U,	// DS_MAX_SRC2_F64
    0U,	// DS_MAX_SRC2_I32
    0U,	// DS_MAX_SRC2_I64
    0U,	// DS_MAX_SRC2_U32
    0U,	// DS_MAX_SRC2_U64
    0U,	// DS_MAX_U32
    0U,	// DS_MAX_U32_gfx9
    0U,	// DS_MAX_U64
    0U,	// DS_MAX_U64_gfx9
    0U,	// DS_MIN_F32
    0U,	// DS_MIN_F32_gfx9
    0U,	// DS_MIN_F64
    0U,	// DS_MIN_F64_gfx9
    0U,	// DS_MIN_I32
    0U,	// DS_MIN_I32_gfx9
    0U,	// DS_MIN_I64
    0U,	// DS_MIN_I64_gfx9
    0U,	// DS_MIN_RTN_F32
    0U,	// DS_MIN_RTN_F32_gfx9
    0U,	// DS_MIN_RTN_F64
    0U,	// DS_MIN_RTN_F64_gfx9
    0U,	// DS_MIN_RTN_I32
    0U,	// DS_MIN_RTN_I32_gfx9
    0U,	// DS_MIN_RTN_I64
    0U,	// DS_MIN_RTN_I64_gfx9
    0U,	// DS_MIN_RTN_U32
    0U,	// DS_MIN_RTN_U32_gfx9
    0U,	// DS_MIN_RTN_U64
    0U,	// DS_MIN_RTN_U64_gfx9
    0U,	// DS_MIN_SRC2_F32
    0U,	// DS_MIN_SRC2_F64
    0U,	// DS_MIN_SRC2_I32
    0U,	// DS_MIN_SRC2_I64
    0U,	// DS_MIN_SRC2_U32
    0U,	// DS_MIN_SRC2_U64
    0U,	// DS_MIN_U32
    0U,	// DS_MIN_U32_gfx9
    0U,	// DS_MIN_U64
    0U,	// DS_MIN_U64_gfx9
    0U,	// DS_MSKOR_B32
    0U,	// DS_MSKOR_B32_gfx9
    0U,	// DS_MSKOR_B64
    0U,	// DS_MSKOR_B64_gfx9
    0U,	// DS_MSKOR_RTN_B32
    0U,	// DS_MSKOR_RTN_B32_gfx9
    0U,	// DS_MSKOR_RTN_B64
    0U,	// DS_MSKOR_RTN_B64_gfx9
    0U,	// DS_NOP
    0U,	// DS_ORDERED_COUNT
    0U,	// DS_OR_B32
    0U,	// DS_OR_B32_gfx9
    0U,	// DS_OR_B64
    0U,	// DS_OR_B64_gfx9
    0U,	// DS_OR_RTN_B32
    0U,	// DS_OR_RTN_B32_gfx9
    0U,	// DS_OR_RTN_B64
    0U,	// DS_OR_RTN_B64_gfx9
    0U,	// DS_OR_SRC2_B32
    0U,	// DS_OR_SRC2_B64
    0U,	// DS_PERMUTE_B32
    0U,	// DS_READ2ST64_B32
    0U,	// DS_READ2ST64_B32_gfx9
    0U,	// DS_READ2ST64_B64
    0U,	// DS_READ2ST64_B64_gfx9
    0U,	// DS_READ2_B32
    0U,	// DS_READ2_B32_gfx9
    0U,	// DS_READ2_B64
    0U,	// DS_READ2_B64_gfx9
    0U,	// DS_READ_ADDTID_B32
    0U,	// DS_READ_B128
    0U,	// DS_READ_B128_gfx9
    0U,	// DS_READ_B32
    0U,	// DS_READ_B32_gfx9
    0U,	// DS_READ_B64
    0U,	// DS_READ_B64_gfx9
    0U,	// DS_READ_B96
    0U,	// DS_READ_B96_gfx9
    0U,	// DS_READ_I16
    0U,	// DS_READ_I16_gfx9
    0U,	// DS_READ_I8
    0U,	// DS_READ_I8_D16
    0U,	// DS_READ_I8_D16_HI
    0U,	// DS_READ_I8_gfx9
    0U,	// DS_READ_U16
    0U,	// DS_READ_U16_D16
    0U,	// DS_READ_U16_D16_HI
    0U,	// DS_READ_U16_gfx9
    0U,	// DS_READ_U8
    0U,	// DS_READ_U8_D16
    0U,	// DS_READ_U8_D16_HI
    0U,	// DS_READ_U8_gfx9
    0U,	// DS_RSUB_RTN_U32
    0U,	// DS_RSUB_RTN_U32_gfx9
    0U,	// DS_RSUB_RTN_U64
    0U,	// DS_RSUB_RTN_U64_gfx9
    0U,	// DS_RSUB_SRC2_U32
    0U,	// DS_RSUB_SRC2_U64
    0U,	// DS_RSUB_U32
    0U,	// DS_RSUB_U32_gfx9
    0U,	// DS_RSUB_U64
    0U,	// DS_RSUB_U64_gfx9
    0U,	// DS_SUB_RTN_U32
    0U,	// DS_SUB_RTN_U32_gfx9
    0U,	// DS_SUB_RTN_U64
    0U,	// DS_SUB_RTN_U64_gfx9
    0U,	// DS_SUB_SRC2_U32
    0U,	// DS_SUB_SRC2_U64
    0U,	// DS_SUB_U32
    0U,	// DS_SUB_U32_gfx9
    0U,	// DS_SUB_U64
    0U,	// DS_SUB_U64_gfx9
    0U,	// DS_SWIZZLE_B32
    0U,	// DS_WRAP_RTN_B32
    0U,	// DS_WRAP_RTN_B32_gfx9
    0U,	// DS_WRITE2ST64_B32
    0U,	// DS_WRITE2ST64_B32_gfx9
    0U,	// DS_WRITE2ST64_B64
    0U,	// DS_WRITE2ST64_B64_gfx9
    0U,	// DS_WRITE2_B32
    0U,	// DS_WRITE2_B32_gfx9
    0U,	// DS_WRITE2_B64
    0U,	// DS_WRITE2_B64_gfx9
    0U,	// DS_WRITE_ADDTID_B32
    0U,	// DS_WRITE_B128
    0U,	// DS_WRITE_B128_gfx9
    0U,	// DS_WRITE_B16
    0U,	// DS_WRITE_B16_D16_HI
    0U,	// DS_WRITE_B16_gfx9
    0U,	// DS_WRITE_B32
    0U,	// DS_WRITE_B32_gfx9
    0U,	// DS_WRITE_B64
    0U,	// DS_WRITE_B64_gfx9
    0U,	// DS_WRITE_B8
    0U,	// DS_WRITE_B8_D16_HI
    0U,	// DS_WRITE_B8_gfx9
    0U,	// DS_WRITE_B96
    0U,	// DS_WRITE_B96_gfx9
    0U,	// DS_WRITE_SRC2_B32
    0U,	// DS_WRITE_SRC2_B64
    0U,	// DS_WRXCHG2ST64_RTN_B32
    0U,	// DS_WRXCHG2ST64_RTN_B32_gfx9
    0U,	// DS_WRXCHG2ST64_RTN_B64
    0U,	// DS_WRXCHG2ST64_RTN_B64_gfx9
    0U,	// DS_WRXCHG2_RTN_B32
    0U,	// DS_WRXCHG2_RTN_B32_gfx9
    0U,	// DS_WRXCHG2_RTN_B64
    0U,	// DS_WRXCHG2_RTN_B64_gfx9
    0U,	// DS_WRXCHG_RTN_B32
    0U,	// DS_WRXCHG_RTN_B32_gfx9
    0U,	// DS_WRXCHG_RTN_B64
    0U,	// DS_WRXCHG_RTN_B64_gfx9
    0U,	// DS_XOR_B32
    0U,	// DS_XOR_B32_gfx9
    0U,	// DS_XOR_B64
    0U,	// DS_XOR_B64_gfx9
    0U,	// DS_XOR_RTN_B32
    0U,	// DS_XOR_RTN_B32_gfx9
    0U,	// DS_XOR_RTN_B64
    0U,	// DS_XOR_RTN_B64_gfx9
    0U,	// DS_XOR_SRC2_B32
    0U,	// DS_XOR_SRC2_B64
    0U,	// ENTER_WWM
    0U,	// EXIT_WWM
    0U,	// EXP
    0U,	// EXP_DONE
    0U,	// FLAT_ATOMIC_ADD
    0U,	// FLAT_ATOMIC_ADD_RTN
    0U,	// FLAT_ATOMIC_ADD_X2
    0U,	// FLAT_ATOMIC_ADD_X2_RTN
    0U,	// FLAT_ATOMIC_AND
    0U,	// FLAT_ATOMIC_AND_RTN
    0U,	// FLAT_ATOMIC_AND_X2
    0U,	// FLAT_ATOMIC_AND_X2_RTN
    0U,	// FLAT_ATOMIC_CMPSWAP
    0U,	// FLAT_ATOMIC_CMPSWAP_RTN
    0U,	// FLAT_ATOMIC_CMPSWAP_X2
    0U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN
    0U,	// FLAT_ATOMIC_DEC
    0U,	// FLAT_ATOMIC_DEC_RTN
    0U,	// FLAT_ATOMIC_DEC_X2
    0U,	// FLAT_ATOMIC_DEC_X2_RTN
    0U,	// FLAT_ATOMIC_FCMPSWAP
    0U,	// FLAT_ATOMIC_FCMPSWAP_RTN
    0U,	// FLAT_ATOMIC_FCMPSWAP_X2
    0U,	// FLAT_ATOMIC_FCMPSWAP_X2_RTN
    0U,	// FLAT_ATOMIC_FMAX
    0U,	// FLAT_ATOMIC_FMAX_RTN
    0U,	// FLAT_ATOMIC_FMAX_X2
    0U,	// FLAT_ATOMIC_FMAX_X2_RTN
    0U,	// FLAT_ATOMIC_FMIN
    0U,	// FLAT_ATOMIC_FMIN_RTN
    0U,	// FLAT_ATOMIC_FMIN_X2
    0U,	// FLAT_ATOMIC_FMIN_X2_RTN
    0U,	// FLAT_ATOMIC_INC
    0U,	// FLAT_ATOMIC_INC_RTN
    0U,	// FLAT_ATOMIC_INC_X2
    0U,	// FLAT_ATOMIC_INC_X2_RTN
    0U,	// FLAT_ATOMIC_OR
    0U,	// FLAT_ATOMIC_OR_RTN
    0U,	// FLAT_ATOMIC_OR_X2
    0U,	// FLAT_ATOMIC_OR_X2_RTN
    0U,	// FLAT_ATOMIC_SMAX
    0U,	// FLAT_ATOMIC_SMAX_RTN
    0U,	// FLAT_ATOMIC_SMAX_X2
    0U,	// FLAT_ATOMIC_SMAX_X2_RTN
    0U,	// FLAT_ATOMIC_SMIN
    0U,	// FLAT_ATOMIC_SMIN_RTN
    0U,	// FLAT_ATOMIC_SMIN_X2
    0U,	// FLAT_ATOMIC_SMIN_X2_RTN
    0U,	// FLAT_ATOMIC_SUB
    0U,	// FLAT_ATOMIC_SUB_RTN
    0U,	// FLAT_ATOMIC_SUB_X2
    0U,	// FLAT_ATOMIC_SUB_X2_RTN
    0U,	// FLAT_ATOMIC_SWAP
    0U,	// FLAT_ATOMIC_SWAP_RTN
    0U,	// FLAT_ATOMIC_SWAP_X2
    0U,	// FLAT_ATOMIC_SWAP_X2_RTN
    0U,	// FLAT_ATOMIC_UMAX
    0U,	// FLAT_ATOMIC_UMAX_RTN
    0U,	// FLAT_ATOMIC_UMAX_X2
    0U,	// FLAT_ATOMIC_UMAX_X2_RTN
    0U,	// FLAT_ATOMIC_UMIN
    0U,	// FLAT_ATOMIC_UMIN_RTN
    0U,	// FLAT_ATOMIC_UMIN_X2
    0U,	// FLAT_ATOMIC_UMIN_X2_RTN
    0U,	// FLAT_ATOMIC_XOR
    0U,	// FLAT_ATOMIC_XOR_RTN
    0U,	// FLAT_ATOMIC_XOR_X2
    0U,	// FLAT_ATOMIC_XOR_X2_RTN
    0U,	// FLAT_LOAD_DWORD
    0U,	// FLAT_LOAD_DWORDX2
    0U,	// FLAT_LOAD_DWORDX3
    0U,	// FLAT_LOAD_DWORDX4
    0U,	// FLAT_LOAD_SBYTE
    0U,	// FLAT_LOAD_SBYTE_D16
    0U,	// FLAT_LOAD_SBYTE_D16_HI
    0U,	// FLAT_LOAD_SHORT_D16
    0U,	// FLAT_LOAD_SHORT_D16_HI
    0U,	// FLAT_LOAD_SSHORT
    0U,	// FLAT_LOAD_UBYTE
    0U,	// FLAT_LOAD_UBYTE_D16
    0U,	// FLAT_LOAD_UBYTE_D16_HI
    0U,	// FLAT_LOAD_USHORT
    0U,	// FLAT_STORE_BYTE
    0U,	// FLAT_STORE_BYTE_D16_HI
    0U,	// FLAT_STORE_DWORD
    0U,	// FLAT_STORE_DWORDX2
    0U,	// FLAT_STORE_DWORDX3
    0U,	// FLAT_STORE_DWORDX4
    0U,	// FLAT_STORE_SHORT
    0U,	// FLAT_STORE_SHORT_D16_HI
    0U,	// GET_GROUPSTATICSIZE
    0U,	// GLOBAL_ATOMIC_ADD
    0U,	// GLOBAL_ATOMIC_ADD_F32
    0U,	// GLOBAL_ATOMIC_ADD_F32_SADDR
    0U,	// GLOBAL_ATOMIC_ADD_RTN
    0U,	// GLOBAL_ATOMIC_ADD_SADDR
    0U,	// GLOBAL_ATOMIC_ADD_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_ADD_X2
    0U,	// GLOBAL_ATOMIC_ADD_X2_RTN
    0U,	// GLOBAL_ATOMIC_ADD_X2_SADDR
    0U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_AND
    0U,	// GLOBAL_ATOMIC_AND_RTN
    0U,	// GLOBAL_ATOMIC_AND_SADDR
    0U,	// GLOBAL_ATOMIC_AND_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_AND_X2
    0U,	// GLOBAL_ATOMIC_AND_X2_RTN
    0U,	// GLOBAL_ATOMIC_AND_X2_SADDR
    0U,	// GLOBAL_ATOMIC_AND_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP
    0U,	// GLOBAL_ATOMIC_CMPSWAP_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR
    0U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2_RTN
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR
    0U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_CSUB_RTN
    0U,	// GLOBAL_ATOMIC_CSUB_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_DEC
    0U,	// GLOBAL_ATOMIC_DEC_RTN
    0U,	// GLOBAL_ATOMIC_DEC_SADDR
    0U,	// GLOBAL_ATOMIC_DEC_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_DEC_X2
    0U,	// GLOBAL_ATOMIC_DEC_X2_RTN
    0U,	// GLOBAL_ATOMIC_DEC_X2_SADDR
    0U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_RTN
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR
    0U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMAX
    0U,	// GLOBAL_ATOMIC_FMAX_RTN
    0U,	// GLOBAL_ATOMIC_FMAX_SADDR
    0U,	// GLOBAL_ATOMIC_FMAX_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMAX_X2
    0U,	// GLOBAL_ATOMIC_FMAX_X2_RTN
    0U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR
    0U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMIN
    0U,	// GLOBAL_ATOMIC_FMIN_RTN
    0U,	// GLOBAL_ATOMIC_FMIN_SADDR
    0U,	// GLOBAL_ATOMIC_FMIN_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_FMIN_X2
    0U,	// GLOBAL_ATOMIC_FMIN_X2_RTN
    0U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR
    0U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_INC
    0U,	// GLOBAL_ATOMIC_INC_RTN
    0U,	// GLOBAL_ATOMIC_INC_SADDR
    0U,	// GLOBAL_ATOMIC_INC_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_INC_X2
    0U,	// GLOBAL_ATOMIC_INC_X2_RTN
    0U,	// GLOBAL_ATOMIC_INC_X2_SADDR
    0U,	// GLOBAL_ATOMIC_INC_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_OR
    0U,	// GLOBAL_ATOMIC_OR_RTN
    0U,	// GLOBAL_ATOMIC_OR_SADDR
    0U,	// GLOBAL_ATOMIC_OR_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_OR_X2
    0U,	// GLOBAL_ATOMIC_OR_X2_RTN
    0U,	// GLOBAL_ATOMIC_OR_X2_SADDR
    0U,	// GLOBAL_ATOMIC_OR_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_PK_ADD_F16
    0U,	// GLOBAL_ATOMIC_PK_ADD_F16_SADDR
    0U,	// GLOBAL_ATOMIC_SMAX
    0U,	// GLOBAL_ATOMIC_SMAX_RTN
    0U,	// GLOBAL_ATOMIC_SMAX_SADDR
    0U,	// GLOBAL_ATOMIC_SMAX_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SMAX_X2
    0U,	// GLOBAL_ATOMIC_SMAX_X2_RTN
    0U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SMIN
    0U,	// GLOBAL_ATOMIC_SMIN_RTN
    0U,	// GLOBAL_ATOMIC_SMIN_SADDR
    0U,	// GLOBAL_ATOMIC_SMIN_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SMIN_X2
    0U,	// GLOBAL_ATOMIC_SMIN_X2_RTN
    0U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SUB
    0U,	// GLOBAL_ATOMIC_SUB_RTN
    0U,	// GLOBAL_ATOMIC_SUB_SADDR
    0U,	// GLOBAL_ATOMIC_SUB_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SUB_X2
    0U,	// GLOBAL_ATOMIC_SUB_X2_RTN
    0U,	// GLOBAL_ATOMIC_SUB_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SWAP
    0U,	// GLOBAL_ATOMIC_SWAP_RTN
    0U,	// GLOBAL_ATOMIC_SWAP_SADDR
    0U,	// GLOBAL_ATOMIC_SWAP_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_SWAP_X2
    0U,	// GLOBAL_ATOMIC_SWAP_X2_RTN
    0U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR
    0U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMAX
    0U,	// GLOBAL_ATOMIC_UMAX_RTN
    0U,	// GLOBAL_ATOMIC_UMAX_SADDR
    0U,	// GLOBAL_ATOMIC_UMAX_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMAX_X2
    0U,	// GLOBAL_ATOMIC_UMAX_X2_RTN
    0U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR
    0U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMIN
    0U,	// GLOBAL_ATOMIC_UMIN_RTN
    0U,	// GLOBAL_ATOMIC_UMIN_SADDR
    0U,	// GLOBAL_ATOMIC_UMIN_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_UMIN_X2
    0U,	// GLOBAL_ATOMIC_UMIN_X2_RTN
    0U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR
    0U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_XOR
    0U,	// GLOBAL_ATOMIC_XOR_RTN
    0U,	// GLOBAL_ATOMIC_XOR_SADDR
    0U,	// GLOBAL_ATOMIC_XOR_SADDR_RTN
    0U,	// GLOBAL_ATOMIC_XOR_X2
    0U,	// GLOBAL_ATOMIC_XOR_X2_RTN
    0U,	// GLOBAL_ATOMIC_XOR_X2_SADDR
    0U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_RTN
    0U,	// GLOBAL_LOAD_DWORD
    0U,	// GLOBAL_LOAD_DWORDX2
    0U,	// GLOBAL_LOAD_DWORDX2_SADDR
    0U,	// GLOBAL_LOAD_DWORDX3
    0U,	// GLOBAL_LOAD_DWORDX3_SADDR
    0U,	// GLOBAL_LOAD_DWORDX4
    0U,	// GLOBAL_LOAD_DWORDX4_SADDR
    0U,	// GLOBAL_LOAD_DWORD_ADDTID
    0U,	// GLOBAL_LOAD_DWORD_SADDR
    0U,	// GLOBAL_LOAD_SBYTE
    0U,	// GLOBAL_LOAD_SBYTE_D16
    0U,	// GLOBAL_LOAD_SBYTE_D16_HI
    0U,	// GLOBAL_LOAD_SBYTE_D16_HI_SADDR
    0U,	// GLOBAL_LOAD_SBYTE_D16_SADDR
    0U,	// GLOBAL_LOAD_SBYTE_SADDR
    0U,	// GLOBAL_LOAD_SHORT_D16
    0U,	// GLOBAL_LOAD_SHORT_D16_HI
    0U,	// GLOBAL_LOAD_SHORT_D16_HI_SADDR
    0U,	// GLOBAL_LOAD_SHORT_D16_SADDR
    0U,	// GLOBAL_LOAD_SSHORT
    0U,	// GLOBAL_LOAD_SSHORT_SADDR
    0U,	// GLOBAL_LOAD_UBYTE
    0U,	// GLOBAL_LOAD_UBYTE_D16
    0U,	// GLOBAL_LOAD_UBYTE_D16_HI
    0U,	// GLOBAL_LOAD_UBYTE_D16_HI_SADDR
    0U,	// GLOBAL_LOAD_UBYTE_D16_SADDR
    0U,	// GLOBAL_LOAD_UBYTE_SADDR
    0U,	// GLOBAL_LOAD_USHORT
    0U,	// GLOBAL_LOAD_USHORT_SADDR
    0U,	// GLOBAL_STORE_BYTE
    0U,	// GLOBAL_STORE_BYTE_D16_HI
    0U,	// GLOBAL_STORE_BYTE_D16_HI_SADDR
    0U,	// GLOBAL_STORE_BYTE_SADDR
    0U,	// GLOBAL_STORE_DWORD
    0U,	// GLOBAL_STORE_DWORDX2
    0U,	// GLOBAL_STORE_DWORDX2_SADDR
    0U,	// GLOBAL_STORE_DWORDX3
    0U,	// GLOBAL_STORE_DWORDX3_SADDR
    0U,	// GLOBAL_STORE_DWORDX4
    0U,	// GLOBAL_STORE_DWORDX4_SADDR
    0U,	// GLOBAL_STORE_DWORD_ADDTID
    0U,	// GLOBAL_STORE_DWORD_SADDR
    0U,	// GLOBAL_STORE_SHORT
    0U,	// GLOBAL_STORE_SHORT_D16_HI
    0U,	// GLOBAL_STORE_SHORT_D16_HI_SADDR
    0U,	// GLOBAL_STORE_SHORT_SADDR
    0U,	// G_AMDGPU_ATOMIC_CMPXCHG
    0U,	// G_AMDGPU_ATOMIC_DEC
    0U,	// G_AMDGPU_ATOMIC_INC
    0U,	// G_AMDGPU_BUFFER_ATOMIC_ADD
    0U,	// G_AMDGPU_BUFFER_ATOMIC_AND
    0U,	// G_AMDGPU_BUFFER_ATOMIC_CMPSWAP
    0U,	// G_AMDGPU_BUFFER_ATOMIC_DEC
    0U,	// G_AMDGPU_BUFFER_ATOMIC_INC
    0U,	// G_AMDGPU_BUFFER_ATOMIC_OR
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SMAX
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SMIN
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SUB
    0U,	// G_AMDGPU_BUFFER_ATOMIC_SWAP
    0U,	// G_AMDGPU_BUFFER_ATOMIC_UMAX
    0U,	// G_AMDGPU_BUFFER_ATOMIC_UMIN
    0U,	// G_AMDGPU_BUFFER_ATOMIC_XOR
    0U,	// G_AMDGPU_BUFFER_LOAD
    0U,	// G_AMDGPU_BUFFER_LOAD_FORMAT
    0U,	// G_AMDGPU_BUFFER_LOAD_FORMAT_D16
    0U,	// G_AMDGPU_BUFFER_LOAD_SBYTE
    0U,	// G_AMDGPU_BUFFER_LOAD_SSHORT
    0U,	// G_AMDGPU_BUFFER_LOAD_UBYTE
    0U,	// G_AMDGPU_BUFFER_LOAD_USHORT
    0U,	// G_AMDGPU_BUFFER_STORE
    0U,	// G_AMDGPU_BUFFER_STORE_BYTE
    0U,	// G_AMDGPU_BUFFER_STORE_FORMAT
    0U,	// G_AMDGPU_BUFFER_STORE_FORMAT_D16
    0U,	// G_AMDGPU_BUFFER_STORE_SHORT
    0U,	// G_AMDGPU_CVT_F32_UBYTE0
    0U,	// G_AMDGPU_CVT_F32_UBYTE1
    0U,	// G_AMDGPU_CVT_F32_UBYTE2
    0U,	// G_AMDGPU_CVT_F32_UBYTE3
    0U,	// G_AMDGPU_FFBH_U32
    0U,	// G_AMDGPU_FMAX_LEGACY
    0U,	// G_AMDGPU_FMIN_LEGACY
    0U,	// G_AMDGPU_INTRIN_IMAGE_LOAD
    0U,	// G_AMDGPU_INTRIN_IMAGE_STORE
    0U,	// G_AMDGPU_RCP_IFLAG
    0U,	// G_AMDGPU_S_BUFFER_LOAD
    0U,	// G_AMDGPU_TBUFFER_LOAD_FORMAT
    0U,	// G_AMDGPU_TBUFFER_LOAD_FORMAT_D16
    0U,	// G_AMDGPU_TBUFFER_STORE_FORMAT
    0U,	// G_AMDGPU_TBUFFER_STORE_FORMAT_D16
    0U,	// SCRATCH_LOAD_DWORD
    0U,	// SCRATCH_LOAD_DWORDX2
    0U,	// SCRATCH_LOAD_DWORDX2_SADDR
    0U,	// SCRATCH_LOAD_DWORDX3
    0U,	// SCRATCH_LOAD_DWORDX3_SADDR
    0U,	// SCRATCH_LOAD_DWORDX4
    0U,	// SCRATCH_LOAD_DWORDX4_SADDR
    0U,	// SCRATCH_LOAD_DWORD_SADDR
    0U,	// SCRATCH_LOAD_SBYTE
    0U,	// SCRATCH_LOAD_SBYTE_D16
    0U,	// SCRATCH_LOAD_SBYTE_D16_HI
    0U,	// SCRATCH_LOAD_SBYTE_D16_HI_SADDR
    0U,	// SCRATCH_LOAD_SBYTE_D16_SADDR
    0U,	// SCRATCH_LOAD_SBYTE_SADDR
    0U,	// SCRATCH_LOAD_SHORT_D16
    0U,	// SCRATCH_LOAD_SHORT_D16_HI
    0U,	// SCRATCH_LOAD_SHORT_D16_HI_SADDR
    0U,	// SCRATCH_LOAD_SHORT_D16_SADDR
    0U,	// SCRATCH_LOAD_SSHORT
    0U,	// SCRATCH_LOAD_SSHORT_SADDR
    0U,	// SCRATCH_LOAD_UBYTE
    0U,	// SCRATCH_LOAD_UBYTE_D16
    0U,	// SCRATCH_LOAD_UBYTE_D16_HI
    0U,	// SCRATCH_LOAD_UBYTE_D16_HI_SADDR
    0U,	// SCRATCH_LOAD_UBYTE_D16_SADDR
    0U,	// SCRATCH_LOAD_UBYTE_SADDR
    0U,	// SCRATCH_LOAD_USHORT
    0U,	// SCRATCH_LOAD_USHORT_SADDR
    0U,	// SCRATCH_STORE_BYTE
    0U,	// SCRATCH_STORE_BYTE_D16_HI
    0U,	// SCRATCH_STORE_BYTE_D16_HI_SADDR
    0U,	// SCRATCH_STORE_BYTE_SADDR
    0U,	// SCRATCH_STORE_DWORD
    0U,	// SCRATCH_STORE_DWORDX2
    0U,	// SCRATCH_STORE_DWORDX2_SADDR
    0U,	// SCRATCH_STORE_DWORDX3
    0U,	// SCRATCH_STORE_DWORDX3_SADDR
    0U,	// SCRATCH_STORE_DWORDX4
    0U,	// SCRATCH_STORE_DWORDX4_SADDR
    0U,	// SCRATCH_STORE_DWORD_SADDR
    0U,	// SCRATCH_STORE_SHORT
    0U,	// SCRATCH_STORE_SHORT_D16_HI
    0U,	// SCRATCH_STORE_SHORT_D16_HI_SADDR
    0U,	// SCRATCH_STORE_SHORT_SADDR
    0U,	// SI_BR_UNDEF
    0U,	// SI_CALL
    0U,	// SI_CALL_ISEL
    0U,	// SI_ELSE
    0U,	// SI_END_CF
    0U,	// SI_IF
    0U,	// SI_IF_BREAK
    0U,	// SI_ILLEGAL_COPY
    0U,	// SI_INDIRECT_DST_V1
    0U,	// SI_INDIRECT_DST_V16
    0U,	// SI_INDIRECT_DST_V2
    0U,	// SI_INDIRECT_DST_V32
    0U,	// SI_INDIRECT_DST_V4
    0U,	// SI_INDIRECT_DST_V8
    0U,	// SI_INDIRECT_SRC_V1
    0U,	// SI_INDIRECT_SRC_V16
    0U,	// SI_INDIRECT_SRC_V2
    0U,	// SI_INDIRECT_SRC_V32
    0U,	// SI_INDIRECT_SRC_V4
    0U,	// SI_INDIRECT_SRC_V8
    0U,	// SI_INIT_EXEC
    0U,	// SI_INIT_EXEC_FROM_INPUT
    0U,	// SI_INIT_EXEC_LO
    0U,	// SI_INIT_M0
    0U,	// SI_KILL_CLEANUP
    0U,	// SI_KILL_F32_COND_IMM_PSEUDO
    0U,	// SI_KILL_F32_COND_IMM_TERMINATOR
    0U,	// SI_KILL_I1_PSEUDO
    0U,	// SI_KILL_I1_TERMINATOR
    0U,	// SI_LOOP
    0U,	// SI_MASKED_UNREACHABLE
    0U,	// SI_MASK_BRANCH
    0U,	// SI_NON_UNIFORM_BRCOND_PSEUDO
    0U,	// SI_PC_ADD_REL_OFFSET
    0U,	// SI_PS_LIVE
    0U,	// SI_RETURN
    0U,	// SI_RETURN_TO_EPILOG
    0U,	// SI_SPILL_A1024_RESTORE
    0U,	// SI_SPILL_A1024_SAVE
    0U,	// SI_SPILL_A128_RESTORE
    0U,	// SI_SPILL_A128_SAVE
    0U,	// SI_SPILL_A32_RESTORE
    0U,	// SI_SPILL_A32_SAVE
    0U,	// SI_SPILL_A512_RESTORE
    0U,	// SI_SPILL_A512_SAVE
    0U,	// SI_SPILL_A64_RESTORE
    0U,	// SI_SPILL_A64_SAVE
    0U,	// SI_SPILL_S1024_RESTORE
    0U,	// SI_SPILL_S1024_SAVE
    0U,	// SI_SPILL_S128_RESTORE
    0U,	// SI_SPILL_S128_SAVE
    0U,	// SI_SPILL_S160_RESTORE
    0U,	// SI_SPILL_S160_SAVE
    0U,	// SI_SPILL_S192_RESTORE
    0U,	// SI_SPILL_S192_SAVE
    0U,	// SI_SPILL_S256_RESTORE
    0U,	// SI_SPILL_S256_SAVE
    0U,	// SI_SPILL_S32_RESTORE
    0U,	// SI_SPILL_S32_SAVE
    0U,	// SI_SPILL_S512_RESTORE
    0U,	// SI_SPILL_S512_SAVE
    0U,	// SI_SPILL_S64_RESTORE
    0U,	// SI_SPILL_S64_SAVE
    0U,	// SI_SPILL_S96_RESTORE
    0U,	// SI_SPILL_S96_SAVE
    0U,	// SI_SPILL_V1024_RESTORE
    0U,	// SI_SPILL_V1024_SAVE
    0U,	// SI_SPILL_V128_RESTORE
    0U,	// SI_SPILL_V128_SAVE
    0U,	// SI_SPILL_V160_RESTORE
    0U,	// SI_SPILL_V160_SAVE
    0U,	// SI_SPILL_V192_RESTORE
    0U,	// SI_SPILL_V192_SAVE
    0U,	// SI_SPILL_V256_RESTORE
    0U,	// SI_SPILL_V256_SAVE
    0U,	// SI_SPILL_V32_RESTORE
    0U,	// SI_SPILL_V32_SAVE
    0U,	// SI_SPILL_V512_RESTORE
    0U,	// SI_SPILL_V512_SAVE
    0U,	// SI_SPILL_V64_RESTORE
    0U,	// SI_SPILL_V64_SAVE
    0U,	// SI_SPILL_V96_RESTORE
    0U,	// SI_SPILL_V96_SAVE
    0U,	// SI_TCRETURN
    0U,	// SOFT_WQM
    0U,	// S_ABSDIFF_I32
    0U,	// S_ABS_I32
    0U,	// S_ADDC_U32
    0U,	// S_ADDK_I32
    0U,	// S_ADD_CO_PSEUDO
    0U,	// S_ADD_I32
    0U,	// S_ADD_U32
    0U,	// S_ADD_U64_CO_PSEUDO
    0U,	// S_ADD_U64_PSEUDO
    0U,	// S_ANDN1_SAVEEXEC_B32
    0U,	// S_ANDN1_SAVEEXEC_B64
    0U,	// S_ANDN1_WREXEC_B32
    0U,	// S_ANDN1_WREXEC_B64
    0U,	// S_ANDN2_B32
    0U,	// S_ANDN2_B32_term
    0U,	// S_ANDN2_B64
    0U,	// S_ANDN2_B64_term
    0U,	// S_ANDN2_SAVEEXEC_B32
    0U,	// S_ANDN2_SAVEEXEC_B64
    0U,	// S_ANDN2_WREXEC_B32
    0U,	// S_ANDN2_WREXEC_B64
    0U,	// S_AND_B32
    0U,	// S_AND_B64
    0U,	// S_AND_SAVEEXEC_B32
    0U,	// S_AND_SAVEEXEC_B64
    0U,	// S_ASHR_I32
    0U,	// S_ASHR_I64
    0U,	// S_ATC_PROBE_BUFFER_IMM
    0U,	// S_ATC_PROBE_BUFFER_SGPR
    0U,	// S_ATC_PROBE_IMM
    0U,	// S_ATC_PROBE_SGPR
    0U,	// S_ATOMIC_ADD_IMM
    0U,	// S_ATOMIC_ADD_IMM_RTN
    0U,	// S_ATOMIC_ADD_SGPR
    0U,	// S_ATOMIC_ADD_SGPR_RTN
    0U,	// S_ATOMIC_ADD_X2_IMM
    0U,	// S_ATOMIC_ADD_X2_IMM_RTN
    0U,	// S_ATOMIC_ADD_X2_SGPR
    0U,	// S_ATOMIC_ADD_X2_SGPR_RTN
    0U,	// S_ATOMIC_AND_IMM
    0U,	// S_ATOMIC_AND_IMM_RTN
    0U,	// S_ATOMIC_AND_SGPR
    0U,	// S_ATOMIC_AND_SGPR_RTN
    0U,	// S_ATOMIC_AND_X2_IMM
    0U,	// S_ATOMIC_AND_X2_IMM_RTN
    0U,	// S_ATOMIC_AND_X2_SGPR
    0U,	// S_ATOMIC_AND_X2_SGPR_RTN
    0U,	// S_ATOMIC_CMPSWAP_IMM
    0U,	// S_ATOMIC_CMPSWAP_IMM_RTN
    0U,	// S_ATOMIC_CMPSWAP_SGPR
    0U,	// S_ATOMIC_CMPSWAP_SGPR_RTN
    0U,	// S_ATOMIC_CMPSWAP_X2_IMM
    0U,	// S_ATOMIC_CMPSWAP_X2_IMM_RTN
    0U,	// S_ATOMIC_CMPSWAP_X2_SGPR
    0U,	// S_ATOMIC_CMPSWAP_X2_SGPR_RTN
    0U,	// S_ATOMIC_DEC_IMM
    0U,	// S_ATOMIC_DEC_IMM_RTN
    0U,	// S_ATOMIC_DEC_SGPR
    0U,	// S_ATOMIC_DEC_SGPR_RTN
    0U,	// S_ATOMIC_DEC_X2_IMM
    0U,	// S_ATOMIC_DEC_X2_IMM_RTN
    0U,	// S_ATOMIC_DEC_X2_SGPR
    0U,	// S_ATOMIC_DEC_X2_SGPR_RTN
    0U,	// S_ATOMIC_INC_IMM
    0U,	// S_ATOMIC_INC_IMM_RTN
    0U,	// S_ATOMIC_INC_SGPR
    0U,	// S_ATOMIC_INC_SGPR_RTN
    0U,	// S_ATOMIC_INC_X2_IMM
    0U,	// S_ATOMIC_INC_X2_IMM_RTN
    0U,	// S_ATOMIC_INC_X2_SGPR
    0U,	// S_ATOMIC_INC_X2_SGPR_RTN
    0U,	// S_ATOMIC_OR_IMM
    0U,	// S_ATOMIC_OR_IMM_RTN
    0U,	// S_ATOMIC_OR_SGPR
    0U,	// S_ATOMIC_OR_SGPR_RTN
    0U,	// S_ATOMIC_OR_X2_IMM
    0U,	// S_ATOMIC_OR_X2_IMM_RTN
    0U,	// S_ATOMIC_OR_X2_SGPR
    0U,	// S_ATOMIC_OR_X2_SGPR_RTN
    0U,	// S_ATOMIC_SMAX_IMM
    0U,	// S_ATOMIC_SMAX_IMM_RTN
    0U,	// S_ATOMIC_SMAX_SGPR
    0U,	// S_ATOMIC_SMAX_SGPR_RTN
    0U,	// S_ATOMIC_SMAX_X2_IMM
    0U,	// S_ATOMIC_SMAX_X2_IMM_RTN
    0U,	// S_ATOMIC_SMAX_X2_SGPR
    0U,	// S_ATOMIC_SMAX_X2_SGPR_RTN
    0U,	// S_ATOMIC_SMIN_IMM
    0U,	// S_ATOMIC_SMIN_IMM_RTN
    0U,	// S_ATOMIC_SMIN_SGPR
    0U,	// S_ATOMIC_SMIN_SGPR_RTN
    0U,	// S_ATOMIC_SMIN_X2_IMM
    0U,	// S_ATOMIC_SMIN_X2_IMM_RTN
    0U,	// S_ATOMIC_SMIN_X2_SGPR
    0U,	// S_ATOMIC_SMIN_X2_SGPR_RTN
    0U,	// S_ATOMIC_SUB_IMM
    0U,	// S_ATOMIC_SUB_IMM_RTN
    0U,	// S_ATOMIC_SUB_SGPR
    0U,	// S_ATOMIC_SUB_SGPR_RTN
    0U,	// S_ATOMIC_SUB_X2_IMM
    0U,	// S_ATOMIC_SUB_X2_IMM_RTN
    0U,	// S_ATOMIC_SUB_X2_SGPR
    0U,	// S_ATOMIC_SUB_X2_SGPR_RTN
    0U,	// S_ATOMIC_SWAP_IMM
    0U,	// S_ATOMIC_SWAP_IMM_RTN
    0U,	// S_ATOMIC_SWAP_SGPR
    0U,	// S_ATOMIC_SWAP_SGPR_RTN
    0U,	// S_ATOMIC_SWAP_X2_IMM
    0U,	// S_ATOMIC_SWAP_X2_IMM_RTN
    0U,	// S_ATOMIC_SWAP_X2_SGPR
    0U,	// S_ATOMIC_SWAP_X2_SGPR_RTN
    0U,	// S_ATOMIC_UMAX_IMM
    0U,	// S_ATOMIC_UMAX_IMM_RTN
    0U,	// S_ATOMIC_UMAX_SGPR
    0U,	// S_ATOMIC_UMAX_SGPR_RTN
    0U,	// S_ATOMIC_UMAX_X2_IMM
    0U,	// S_ATOMIC_UMAX_X2_IMM_RTN
    0U,	// S_ATOMIC_UMAX_X2_SGPR
    0U,	// S_ATOMIC_UMAX_X2_SGPR_RTN
    0U,	// S_ATOMIC_UMIN_IMM
    0U,	// S_ATOMIC_UMIN_IMM_RTN
    0U,	// S_ATOMIC_UMIN_SGPR
    0U,	// S_ATOMIC_UMIN_SGPR_RTN
    0U,	// S_ATOMIC_UMIN_X2_IMM
    0U,	// S_ATOMIC_UMIN_X2_IMM_RTN
    0U,	// S_ATOMIC_UMIN_X2_SGPR
    0U,	// S_ATOMIC_UMIN_X2_SGPR_RTN
    0U,	// S_ATOMIC_XOR_IMM
    0U,	// S_ATOMIC_XOR_IMM_RTN
    0U,	// S_ATOMIC_XOR_SGPR
    0U,	// S_ATOMIC_XOR_SGPR_RTN
    0U,	// S_ATOMIC_XOR_X2_IMM
    0U,	// S_ATOMIC_XOR_X2_IMM_RTN
    0U,	// S_ATOMIC_XOR_X2_SGPR
    0U,	// S_ATOMIC_XOR_X2_SGPR_RTN
    0U,	// S_BCNT0_I32_B32
    0U,	// S_BCNT0_I32_B64
    0U,	// S_BCNT1_I32_B32
    0U,	// S_BCNT1_I32_B64
    0U,	// S_BFE_I32
    0U,	// S_BFE_I64
    0U,	// S_BFE_U32
    0U,	// S_BFE_U64
    0U,	// S_BFM_B32
    0U,	// S_BFM_B64
    0U,	// S_BITREPLICATE_B64_B32
    0U,	// S_BITSET0_B32
    0U,	// S_BITSET0_B64
    0U,	// S_BITSET1_B32
    0U,	// S_BITSET1_B64
    0U,	// S_BREV_B32
    0U,	// S_BREV_B64
    0U,	// S_BUFFER_ATOMIC_ADD_IMM
    0U,	// S_BUFFER_ATOMIC_ADD_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_ADD_SGPR
    0U,	// S_BUFFER_ATOMIC_ADD_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_ADD_X2_IMM
    0U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_AND_IMM
    0U,	// S_BUFFER_ATOMIC_AND_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_AND_SGPR
    0U,	// S_BUFFER_ATOMIC_AND_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_AND_X2_IMM
    0U,	// S_BUFFER_ATOMIC_AND_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_AND_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_IMM
    0U,	// S_BUFFER_ATOMIC_DEC_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_SGPR
    0U,	// S_BUFFER_ATOMIC_DEC_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_X2_IMM
    0U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_INC_IMM
    0U,	// S_BUFFER_ATOMIC_INC_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_INC_SGPR
    0U,	// S_BUFFER_ATOMIC_INC_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_INC_X2_IMM
    0U,	// S_BUFFER_ATOMIC_INC_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_INC_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_OR_IMM
    0U,	// S_BUFFER_ATOMIC_OR_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_OR_SGPR
    0U,	// S_BUFFER_ATOMIC_OR_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_OR_X2_IMM
    0U,	// S_BUFFER_ATOMIC_OR_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_OR_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_IMM
    0U,	// S_BUFFER_ATOMIC_SMAX_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_SGPR
    0U,	// S_BUFFER_ATOMIC_SMAX_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_IMM
    0U,	// S_BUFFER_ATOMIC_SMIN_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_SGPR
    0U,	// S_BUFFER_ATOMIC_SMIN_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_IMM
    0U,	// S_BUFFER_ATOMIC_SUB_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_SGPR
    0U,	// S_BUFFER_ATOMIC_SUB_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_IMM
    0U,	// S_BUFFER_ATOMIC_SWAP_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_SGPR
    0U,	// S_BUFFER_ATOMIC_SWAP_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_IMM
    0U,	// S_BUFFER_ATOMIC_UMAX_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_SGPR
    0U,	// S_BUFFER_ATOMIC_UMAX_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_IMM
    0U,	// S_BUFFER_ATOMIC_UMIN_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_SGPR
    0U,	// S_BUFFER_ATOMIC_UMIN_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_IMM
    0U,	// S_BUFFER_ATOMIC_XOR_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_SGPR
    0U,	// S_BUFFER_ATOMIC_XOR_SGPR_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_X2_IMM
    0U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_RTN
    0U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR
    0U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_RTN
    0U,	// S_BUFFER_LOAD_DWORDX16_IMM
    0U,	// S_BUFFER_LOAD_DWORDX16_SGPR
    0U,	// S_BUFFER_LOAD_DWORDX2_IMM
    0U,	// S_BUFFER_LOAD_DWORDX2_SGPR
    0U,	// S_BUFFER_LOAD_DWORDX4_IMM
    0U,	// S_BUFFER_LOAD_DWORDX4_SGPR
    0U,	// S_BUFFER_LOAD_DWORDX8_IMM
    0U,	// S_BUFFER_LOAD_DWORDX8_SGPR
    0U,	// S_BUFFER_LOAD_DWORD_IMM
    0U,	// S_BUFFER_LOAD_DWORD_SGPR
    0U,	// S_BUFFER_STORE_DWORDX2_IMM
    0U,	// S_BUFFER_STORE_DWORDX2_SGPR
    0U,	// S_BUFFER_STORE_DWORDX4_IMM
    0U,	// S_BUFFER_STORE_DWORDX4_SGPR
    0U,	// S_BUFFER_STORE_DWORD_IMM
    0U,	// S_BUFFER_STORE_DWORD_SGPR
    0U,	// S_CALL_B64
    0U,	// S_CBRANCH_G_FORK
    0U,	// S_CBRANCH_I_FORK
    0U,	// S_CBRANCH_JOIN
    0U,	// S_CMOVK_I32
    0U,	// S_CMOV_B32
    0U,	// S_CMOV_B64
    0U,	// S_CMPK_EQ_I32
    0U,	// S_CMPK_EQ_U32
    0U,	// S_CMPK_GE_I32
    0U,	// S_CMPK_GE_U32
    0U,	// S_CMPK_GT_I32
    0U,	// S_CMPK_GT_U32
    0U,	// S_CMPK_LE_I32
    0U,	// S_CMPK_LE_U32
    0U,	// S_CMPK_LG_I32
    0U,	// S_CMPK_LG_U32
    0U,	// S_CMPK_LT_I32
    0U,	// S_CMPK_LT_U32
    0U,	// S_CSELECT_B32
    0U,	// S_CSELECT_B64
    0U,	// S_DCACHE_DISCARD_IMM
    0U,	// S_DCACHE_DISCARD_SGPR
    0U,	// S_DCACHE_DISCARD_X2_IMM
    0U,	// S_DCACHE_DISCARD_X2_SGPR
    0U,	// S_DCACHE_INV
    0U,	// S_DCACHE_INV_VOL
    0U,	// S_DCACHE_WB
    0U,	// S_DCACHE_WB_VOL
    0U,	// S_FF0_I32_B32
    0U,	// S_FF0_I32_B64
    0U,	// S_FF1_I32_B32
    0U,	// S_FF1_I32_B64
    0U,	// S_FLBIT_I32
    0U,	// S_FLBIT_I32_B32
    0U,	// S_FLBIT_I32_B64
    0U,	// S_FLBIT_I32_I64
    0U,	// S_GETPC_B64
    0U,	// S_GETREG_B32
    0U,	// S_GET_WAVEID_IN_WORKGROUP
    0U,	// S_GL1_INV
    0U,	// S_INDIRECT_REG_WRITE_B32_V1
    0U,	// S_INDIRECT_REG_WRITE_B32_V16
    0U,	// S_INDIRECT_REG_WRITE_B32_V2
    0U,	// S_INDIRECT_REG_WRITE_B32_V3
    0U,	// S_INDIRECT_REG_WRITE_B32_V32
    0U,	// S_INDIRECT_REG_WRITE_B32_V4
    0U,	// S_INDIRECT_REG_WRITE_B32_V5
    0U,	// S_INDIRECT_REG_WRITE_B32_V8
    0U,	// S_INDIRECT_REG_WRITE_B64_V1
    0U,	// S_INDIRECT_REG_WRITE_B64_V16
    0U,	// S_INDIRECT_REG_WRITE_B64_V2
    0U,	// S_INDIRECT_REG_WRITE_B64_V4
    0U,	// S_INDIRECT_REG_WRITE_B64_V8
    0U,	// S_LOAD_DWORDX16_IMM
    0U,	// S_LOAD_DWORDX16_SGPR
    0U,	// S_LOAD_DWORDX2_IMM
    0U,	// S_LOAD_DWORDX2_SGPR
    0U,	// S_LOAD_DWORDX4_IMM
    0U,	// S_LOAD_DWORDX4_SGPR
    0U,	// S_LOAD_DWORDX8_IMM
    0U,	// S_LOAD_DWORDX8_SGPR
    0U,	// S_LOAD_DWORD_IMM
    0U,	// S_LOAD_DWORD_SGPR
    0U,	// S_LSHL1_ADD_U32
    0U,	// S_LSHL2_ADD_U32
    0U,	// S_LSHL3_ADD_U32
    0U,	// S_LSHL4_ADD_U32
    0U,	// S_LSHL_B32
    0U,	// S_LSHL_B64
    0U,	// S_LSHR_B32
    0U,	// S_LSHR_B64
    0U,	// S_MAX_I32
    0U,	// S_MAX_U32
    0U,	// S_MEMREALTIME
    0U,	// S_MEMTIME
    0U,	// S_MIN_I32
    0U,	// S_MIN_U32
    0U,	// S_MOVK_I32
    0U,	// S_MOVRELD_B32
    0U,	// S_MOVRELD_B64
    0U,	// S_MOVRELSD_2_B32
    0U,	// S_MOVRELS_B32
    0U,	// S_MOVRELS_B64
    0U,	// S_MOV_B32
    0U,	// S_MOV_B32_term
    0U,	// S_MOV_B64
    0U,	// S_MOV_B64_term
    0U,	// S_MULK_I32
    0U,	// S_MUL_HI_I32
    0U,	// S_MUL_HI_U32
    0U,	// S_MUL_I32
    0U,	// S_NAND_B32
    0U,	// S_NAND_B64
    0U,	// S_NAND_SAVEEXEC_B32
    0U,	// S_NAND_SAVEEXEC_B64
    0U,	// S_NOR_B32
    0U,	// S_NOR_B64
    0U,	// S_NOR_SAVEEXEC_B32
    0U,	// S_NOR_SAVEEXEC_B64
    0U,	// S_NOT_B32
    0U,	// S_NOT_B64
    0U,	// S_ORN1_SAVEEXEC_B32
    0U,	// S_ORN1_SAVEEXEC_B64
    0U,	// S_ORN2_B32
    0U,	// S_ORN2_B64
    0U,	// S_ORN2_SAVEEXEC_B32
    0U,	// S_ORN2_SAVEEXEC_B64
    0U,	// S_OR_B32
    0U,	// S_OR_B32_term
    0U,	// S_OR_B64
    0U,	// S_OR_SAVEEXEC_B32
    0U,	// S_OR_SAVEEXEC_B64
    0U,	// S_PACK_HH_B32_B16
    0U,	// S_PACK_LH_B32_B16
    0U,	// S_PACK_LL_B32_B16
    0U,	// S_QUADMASK_B32
    0U,	// S_QUADMASK_B64
    0U,	// S_RFE_B64
    0U,	// S_RFE_RESTORE_B64
    0U,	// S_SCRATCH_LOAD_DWORDX2_IMM
    0U,	// S_SCRATCH_LOAD_DWORDX2_SGPR
    0U,	// S_SCRATCH_LOAD_DWORDX4_IMM
    0U,	// S_SCRATCH_LOAD_DWORDX4_SGPR
    0U,	// S_SCRATCH_LOAD_DWORD_IMM
    0U,	// S_SCRATCH_LOAD_DWORD_SGPR
    0U,	// S_SCRATCH_STORE_DWORDX2_IMM
    0U,	// S_SCRATCH_STORE_DWORDX2_SGPR
    0U,	// S_SCRATCH_STORE_DWORDX4_IMM
    0U,	// S_SCRATCH_STORE_DWORDX4_SGPR
    0U,	// S_SCRATCH_STORE_DWORD_IMM
    0U,	// S_SCRATCH_STORE_DWORD_SGPR
    0U,	// S_SETPC_B64
    0U,	// S_SETPC_B64_return
    0U,	// S_SETREG_B32
    0U,	// S_SETREG_IMM32_B32
    0U,	// S_SET_GPR_IDX_IDX
    0U,	// S_SEXT_I32_I16
    0U,	// S_SEXT_I32_I8
    0U,	// S_STORE_DWORDX2_IMM
    0U,	// S_STORE_DWORDX2_SGPR
    0U,	// S_STORE_DWORDX4_IMM
    0U,	// S_STORE_DWORDX4_SGPR
    0U,	// S_STORE_DWORD_IMM
    0U,	// S_STORE_DWORD_SGPR
    0U,	// S_SUBB_U32
    0U,	// S_SUBVECTOR_LOOP_BEGIN
    0U,	// S_SUBVECTOR_LOOP_END
    0U,	// S_SUB_CO_PSEUDO
    0U,	// S_SUB_I32
    0U,	// S_SUB_U32
    0U,	// S_SUB_U64_CO_PSEUDO
    0U,	// S_SUB_U64_PSEUDO
    0U,	// S_SWAPPC_B64
    0U,	// S_UADDO_PSEUDO
    0U,	// S_USUBO_PSEUDO
    0U,	// S_VERSION
    0U,	// S_WAITCNT_EXPCNT
    0U,	// S_WAITCNT_LGKMCNT
    0U,	// S_WAITCNT_VMCNT
    0U,	// S_WAITCNT_VSCNT
    0U,	// S_WQM_B32
    0U,	// S_WQM_B64
    0U,	// S_XNOR_B32
    0U,	// S_XNOR_B64
    0U,	// S_XNOR_SAVEEXEC_B32
    0U,	// S_XNOR_SAVEEXEC_B64
    0U,	// S_XOR_B32
    0U,	// S_XOR_B32_term
    0U,	// S_XOR_B64
    0U,	// S_XOR_B64_term
    0U,	// S_XOR_SAVEEXEC_B32
    0U,	// S_XOR_SAVEEXEC_B64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_ADDR64
    0U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN
    0U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_IDXEN
    0U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFEN
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_exact
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFSET
    0U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_exact
    0U,	// TBUFFER_STORE_FORMAT_X_ADDR64
    0U,	// TBUFFER_STORE_FORMAT_X_BOTHEN
    0U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_exact
    0U,	// TBUFFER_STORE_FORMAT_X_IDXEN
    0U,	// TBUFFER_STORE_FORMAT_X_IDXEN_exact
    0U,	// TBUFFER_STORE_FORMAT_X_OFFEN
    0U,	// TBUFFER_STORE_FORMAT_X_OFFEN_exact
    0U,	// TBUFFER_STORE_FORMAT_X_OFFSET
    0U,	// TBUFFER_STORE_FORMAT_X_OFFSET_exact
    0U,	// V_ACCVGPR_READ_B32
    0U,	// V_ACCVGPR_WRITE_B32
    0U,	// V_ADD3_U32
    0U,	// V_ADDC_U32_dpp
    0U,	// V_ADDC_U32_e32
    0U,	// V_ADDC_U32_e64
    0U,	// V_ADDC_U32_sdwa
    256U,	// V_ADD_CO_U32_dpp
    0U,	// V_ADD_CO_U32_e32
    0U,	// V_ADD_CO_U32_e64
    0U,	// V_ADD_CO_U32_sdwa
    520U,	// V_ADD_F16_dpp
    0U,	// V_ADD_F16_e32
    0U,	// V_ADD_F16_e64
    0U,	// V_ADD_F16_sdwa
    520U,	// V_ADD_F32_dpp
    0U,	// V_ADD_F32_e32
    0U,	// V_ADD_F32_e64
    0U,	// V_ADD_F32_sdwa
    0U,	// V_ADD_F64
    0U,	// V_ADD_I16
    0U,	// V_ADD_I32
    0U,	// V_ADD_LSHL_U32
    256U,	// V_ADD_U16_dpp
    0U,	// V_ADD_U16_e32
    0U,	// V_ADD_U16_e64
    0U,	// V_ADD_U16_sdwa
    256U,	// V_ADD_U32_dpp
    0U,	// V_ADD_U32_e32
    0U,	// V_ADD_U32_e64
    0U,	// V_ADD_U32_sdwa
    0U,	// V_ADD_U64_PSEUDO
    0U,	// V_ALIGNBIT_B32
    0U,	// V_ALIGNBYTE_B32
    256U,	// V_AND_B32_dpp
    0U,	// V_AND_B32_e32
    0U,	// V_AND_B32_e64
    0U,	// V_AND_B32_sdwa
    0U,	// V_AND_OR_B32
    256U,	// V_ASHRREV_I16_dpp
    0U,	// V_ASHRREV_I16_e32
    0U,	// V_ASHRREV_I16_e64
    0U,	// V_ASHRREV_I16_sdwa
    256U,	// V_ASHRREV_I32_dpp
    0U,	// V_ASHRREV_I32_e32
    0U,	// V_ASHRREV_I32_e64
    0U,	// V_ASHRREV_I32_sdwa
    0U,	// V_ASHRREV_I64
    256U,	// V_ASHR_I32_dpp
    0U,	// V_ASHR_I32_e32
    0U,	// V_ASHR_I32_e64
    0U,	// V_ASHR_I32_sdwa
    0U,	// V_ASHR_I64
    0U,	// V_BCNT_U32_B32_e32
    0U,	// V_BCNT_U32_B32_e64
    0U,	// V_BFE_I32
    0U,	// V_BFE_U32
    0U,	// V_BFI_B32
    0U,	// V_BFM_B32_e32
    0U,	// V_BFM_B32_e64
    529U,	// V_BFREV_B32_dpp
    0U,	// V_BFREV_B32_e32
    0U,	// V_BFREV_B32_e64
    0U,	// V_BFREV_B32_sdwa
    537U,	// V_CEIL_F16_dpp
    0U,	// V_CEIL_F16_e32
    0U,	// V_CEIL_F16_e64
    0U,	// V_CEIL_F16_sdwa
    537U,	// V_CEIL_F32_dpp
    0U,	// V_CEIL_F32_e32
    0U,	// V_CEIL_F32_e64
    0U,	// V_CEIL_F32_sdwa
    0U,	// V_CEIL_F64_e32
    0U,	// V_CEIL_F64_e64
    0U,	// V_CLREXCP_e32
    0U,	// V_CLREXCP_e64
    0U,	// V_CMPSX_EQ_F32_e32
    0U,	// V_CMPSX_EQ_F32_e64
    0U,	// V_CMPSX_EQ_F32_nosdst_e32
    0U,	// V_CMPSX_EQ_F32_nosdst_e64
    0U,	// V_CMPSX_EQ_F32_nosdst_sdwa
    0U,	// V_CMPSX_EQ_F32_sdwa
    0U,	// V_CMPSX_EQ_F64_e32
    0U,	// V_CMPSX_EQ_F64_e64
    0U,	// V_CMPSX_EQ_F64_nosdst_e32
    0U,	// V_CMPSX_EQ_F64_nosdst_e64
    0U,	// V_CMPSX_F_F32_e32
    0U,	// V_CMPSX_F_F32_e64
    0U,	// V_CMPSX_F_F32_nosdst_e32
    0U,	// V_CMPSX_F_F32_nosdst_e64
    0U,	// V_CMPSX_F_F32_nosdst_sdwa
    0U,	// V_CMPSX_F_F32_sdwa
    0U,	// V_CMPSX_F_F64_e32
    0U,	// V_CMPSX_F_F64_e64
    0U,	// V_CMPSX_F_F64_nosdst_e32
    0U,	// V_CMPSX_F_F64_nosdst_e64
    0U,	// V_CMPSX_GE_F32_e32
    0U,	// V_CMPSX_GE_F32_e64
    0U,	// V_CMPSX_GE_F32_nosdst_e32
    0U,	// V_CMPSX_GE_F32_nosdst_e64
    0U,	// V_CMPSX_GE_F32_nosdst_sdwa
    0U,	// V_CMPSX_GE_F32_sdwa
    0U,	// V_CMPSX_GE_F64_e32
    0U,	// V_CMPSX_GE_F64_e64
    0U,	// V_CMPSX_GE_F64_nosdst_e32
    0U,	// V_CMPSX_GE_F64_nosdst_e64
    0U,	// V_CMPSX_GT_F32_e32
    0U,	// V_CMPSX_GT_F32_e64
    0U,	// V_CMPSX_GT_F32_nosdst_e32
    0U,	// V_CMPSX_GT_F32_nosdst_e64
    0U,	// V_CMPSX_GT_F32_nosdst_sdwa
    0U,	// V_CMPSX_GT_F32_sdwa
    0U,	// V_CMPSX_GT_F64_e32
    0U,	// V_CMPSX_GT_F64_e64
    0U,	// V_CMPSX_GT_F64_nosdst_e32
    0U,	// V_CMPSX_GT_F64_nosdst_e64
    0U,	// V_CMPSX_LE_F32_e32
    0U,	// V_CMPSX_LE_F32_e64
    0U,	// V_CMPSX_LE_F32_nosdst_e32
    0U,	// V_CMPSX_LE_F32_nosdst_e64
    0U,	// V_CMPSX_LE_F32_nosdst_sdwa
    0U,	// V_CMPSX_LE_F32_sdwa
    0U,	// V_CMPSX_LE_F64_e32
    0U,	// V_CMPSX_LE_F64_e64
    0U,	// V_CMPSX_LE_F64_nosdst_e32
    0U,	// V_CMPSX_LE_F64_nosdst_e64
    0U,	// V_CMPSX_LG_F32_e32
    0U,	// V_CMPSX_LG_F32_e64
    0U,	// V_CMPSX_LG_F32_nosdst_e32
    0U,	// V_CMPSX_LG_F32_nosdst_e64
    0U,	// V_CMPSX_LG_F32_nosdst_sdwa
    0U,	// V_CMPSX_LG_F32_sdwa
    0U,	// V_CMPSX_LG_F64_e32
    0U,	// V_CMPSX_LG_F64_e64
    0U,	// V_CMPSX_LG_F64_nosdst_e32
    0U,	// V_CMPSX_LG_F64_nosdst_e64
    0U,	// V_CMPSX_LT_F32_e32
    0U,	// V_CMPSX_LT_F32_e64
    0U,	// V_CMPSX_LT_F32_nosdst_e32
    0U,	// V_CMPSX_LT_F32_nosdst_e64
    0U,	// V_CMPSX_LT_F32_nosdst_sdwa
    0U,	// V_CMPSX_LT_F32_sdwa
    0U,	// V_CMPSX_LT_F64_e32
    0U,	// V_CMPSX_LT_F64_e64
    0U,	// V_CMPSX_LT_F64_nosdst_e32
    0U,	// V_CMPSX_LT_F64_nosdst_e64
    0U,	// V_CMPSX_NEQ_F32_e32
    0U,	// V_CMPSX_NEQ_F32_e64
    0U,	// V_CMPSX_NEQ_F32_nosdst_e32
    0U,	// V_CMPSX_NEQ_F32_nosdst_e64
    0U,	// V_CMPSX_NEQ_F32_nosdst_sdwa
    0U,	// V_CMPSX_NEQ_F32_sdwa
    0U,	// V_CMPSX_NEQ_F64_e32
    0U,	// V_CMPSX_NEQ_F64_e64
    0U,	// V_CMPSX_NEQ_F64_nosdst_e32
    0U,	// V_CMPSX_NEQ_F64_nosdst_e64
    0U,	// V_CMPSX_NGE_F32_e32
    0U,	// V_CMPSX_NGE_F32_e64
    0U,	// V_CMPSX_NGE_F32_nosdst_e32
    0U,	// V_CMPSX_NGE_F32_nosdst_e64
    0U,	// V_CMPSX_NGE_F32_nosdst_sdwa
    0U,	// V_CMPSX_NGE_F32_sdwa
    0U,	// V_CMPSX_NGE_F64_e32
    0U,	// V_CMPSX_NGE_F64_e64
    0U,	// V_CMPSX_NGE_F64_nosdst_e32
    0U,	// V_CMPSX_NGE_F64_nosdst_e64
    0U,	// V_CMPSX_NGT_F32_e32
    0U,	// V_CMPSX_NGT_F32_e64
    0U,	// V_CMPSX_NGT_F32_nosdst_e32
    0U,	// V_CMPSX_NGT_F32_nosdst_e64
    0U,	// V_CMPSX_NGT_F32_nosdst_sdwa
    0U,	// V_CMPSX_NGT_F32_sdwa
    0U,	// V_CMPSX_NGT_F64_e32
    0U,	// V_CMPSX_NGT_F64_e64
    0U,	// V_CMPSX_NGT_F64_nosdst_e32
    0U,	// V_CMPSX_NGT_F64_nosdst_e64
    0U,	// V_CMPSX_NLE_F32_e32
    0U,	// V_CMPSX_NLE_F32_e64
    0U,	// V_CMPSX_NLE_F32_nosdst_e32
    0U,	// V_CMPSX_NLE_F32_nosdst_e64
    0U,	// V_CMPSX_NLE_F32_nosdst_sdwa
    0U,	// V_CMPSX_NLE_F32_sdwa
    0U,	// V_CMPSX_NLE_F64_e32
    0U,	// V_CMPSX_NLE_F64_e64
    0U,	// V_CMPSX_NLE_F64_nosdst_e32
    0U,	// V_CMPSX_NLE_F64_nosdst_e64
    0U,	// V_CMPSX_NLG_F32_e32
    0U,	// V_CMPSX_NLG_F32_e64
    0U,	// V_CMPSX_NLG_F32_nosdst_e32
    0U,	// V_CMPSX_NLG_F32_nosdst_e64
    0U,	// V_CMPSX_NLG_F32_nosdst_sdwa
    0U,	// V_CMPSX_NLG_F32_sdwa
    0U,	// V_CMPSX_NLG_F64_e32
    0U,	// V_CMPSX_NLG_F64_e64
    0U,	// V_CMPSX_NLG_F64_nosdst_e32
    0U,	// V_CMPSX_NLG_F64_nosdst_e64
    0U,	// V_CMPSX_NLT_F32_e32
    0U,	// V_CMPSX_NLT_F32_e64
    0U,	// V_CMPSX_NLT_F32_nosdst_e32
    0U,	// V_CMPSX_NLT_F32_nosdst_e64
    0U,	// V_CMPSX_NLT_F32_nosdst_sdwa
    0U,	// V_CMPSX_NLT_F32_sdwa
    0U,	// V_CMPSX_NLT_F64_e32
    0U,	// V_CMPSX_NLT_F64_e64
    0U,	// V_CMPSX_NLT_F64_nosdst_e32
    0U,	// V_CMPSX_NLT_F64_nosdst_e64
    0U,	// V_CMPSX_O_F32_e32
    0U,	// V_CMPSX_O_F32_e64
    0U,	// V_CMPSX_O_F32_nosdst_e32
    0U,	// V_CMPSX_O_F32_nosdst_e64
    0U,	// V_CMPSX_O_F32_nosdst_sdwa
    0U,	// V_CMPSX_O_F32_sdwa
    0U,	// V_CMPSX_O_F64_e32
    0U,	// V_CMPSX_O_F64_e64
    0U,	// V_CMPSX_O_F64_nosdst_e32
    0U,	// V_CMPSX_O_F64_nosdst_e64
    0U,	// V_CMPSX_TRU_F32_e32
    0U,	// V_CMPSX_TRU_F32_e64
    0U,	// V_CMPSX_TRU_F32_nosdst_e32
    0U,	// V_CMPSX_TRU_F32_nosdst_e64
    0U,	// V_CMPSX_TRU_F32_nosdst_sdwa
    0U,	// V_CMPSX_TRU_F32_sdwa
    0U,	// V_CMPSX_TRU_F64_e32
    0U,	// V_CMPSX_TRU_F64_e64
    0U,	// V_CMPSX_TRU_F64_nosdst_e32
    0U,	// V_CMPSX_TRU_F64_nosdst_e64
    0U,	// V_CMPSX_U_F32_e32
    0U,	// V_CMPSX_U_F32_e64
    0U,	// V_CMPSX_U_F32_nosdst_e32
    0U,	// V_CMPSX_U_F32_nosdst_e64
    0U,	// V_CMPSX_U_F32_nosdst_sdwa
    0U,	// V_CMPSX_U_F32_sdwa
    0U,	// V_CMPSX_U_F64_e32
    0U,	// V_CMPSX_U_F64_e64
    0U,	// V_CMPSX_U_F64_nosdst_e32
    0U,	// V_CMPSX_U_F64_nosdst_e64
    0U,	// V_CMPS_EQ_F32_e32
    0U,	// V_CMPS_EQ_F32_e64
    0U,	// V_CMPS_EQ_F32_sdwa
    0U,	// V_CMPS_EQ_F64_e32
    0U,	// V_CMPS_EQ_F64_e64
    0U,	// V_CMPS_F_F32_e32
    0U,	// V_CMPS_F_F32_e64
    0U,	// V_CMPS_F_F32_sdwa
    0U,	// V_CMPS_F_F64_e32
    0U,	// V_CMPS_F_F64_e64
    0U,	// V_CMPS_GE_F32_e32
    0U,	// V_CMPS_GE_F32_e64
    0U,	// V_CMPS_GE_F32_sdwa
    0U,	// V_CMPS_GE_F64_e32
    0U,	// V_CMPS_GE_F64_e64
    0U,	// V_CMPS_GT_F32_e32
    0U,	// V_CMPS_GT_F32_e64
    0U,	// V_CMPS_GT_F32_sdwa
    0U,	// V_CMPS_GT_F64_e32
    0U,	// V_CMPS_GT_F64_e64
    0U,	// V_CMPS_LE_F32_e32
    0U,	// V_CMPS_LE_F32_e64
    0U,	// V_CMPS_LE_F32_sdwa
    0U,	// V_CMPS_LE_F64_e32
    0U,	// V_CMPS_LE_F64_e64
    0U,	// V_CMPS_LG_F32_e32
    0U,	// V_CMPS_LG_F32_e64
    0U,	// V_CMPS_LG_F32_sdwa
    0U,	// V_CMPS_LG_F64_e32
    0U,	// V_CMPS_LG_F64_e64
    0U,	// V_CMPS_LT_F32_e32
    0U,	// V_CMPS_LT_F32_e64
    0U,	// V_CMPS_LT_F32_sdwa
    0U,	// V_CMPS_LT_F64_e32
    0U,	// V_CMPS_LT_F64_e64
    0U,	// V_CMPS_NEQ_F32_e32
    0U,	// V_CMPS_NEQ_F32_e64
    0U,	// V_CMPS_NEQ_F32_sdwa
    0U,	// V_CMPS_NEQ_F64_e32
    0U,	// V_CMPS_NEQ_F64_e64
    0U,	// V_CMPS_NGE_F32_e32
    0U,	// V_CMPS_NGE_F32_e64
    0U,	// V_CMPS_NGE_F32_sdwa
    0U,	// V_CMPS_NGE_F64_e32
    0U,	// V_CMPS_NGE_F64_e64
    0U,	// V_CMPS_NGT_F32_e32
    0U,	// V_CMPS_NGT_F32_e64
    0U,	// V_CMPS_NGT_F32_sdwa
    0U,	// V_CMPS_NGT_F64_e32
    0U,	// V_CMPS_NGT_F64_e64
    0U,	// V_CMPS_NLE_F32_e32
    0U,	// V_CMPS_NLE_F32_e64
    0U,	// V_CMPS_NLE_F32_sdwa
    0U,	// V_CMPS_NLE_F64_e32
    0U,	// V_CMPS_NLE_F64_e64
    0U,	// V_CMPS_NLG_F32_e32
    0U,	// V_CMPS_NLG_F32_e64
    0U,	// V_CMPS_NLG_F32_sdwa
    0U,	// V_CMPS_NLG_F64_e32
    0U,	// V_CMPS_NLG_F64_e64
    0U,	// V_CMPS_NLT_F32_e32
    0U,	// V_CMPS_NLT_F32_e64
    0U,	// V_CMPS_NLT_F32_sdwa
    0U,	// V_CMPS_NLT_F64_e32
    0U,	// V_CMPS_NLT_F64_e64
    0U,	// V_CMPS_O_F32_e32
    0U,	// V_CMPS_O_F32_e64
    0U,	// V_CMPS_O_F32_sdwa
    0U,	// V_CMPS_O_F64_e32
    0U,	// V_CMPS_O_F64_e64
    0U,	// V_CMPS_TRU_F32_e32
    0U,	// V_CMPS_TRU_F32_e64
    0U,	// V_CMPS_TRU_F32_sdwa
    0U,	// V_CMPS_TRU_F64_e32
    0U,	// V_CMPS_TRU_F64_e64
    0U,	// V_CMPS_U_F32_e32
    0U,	// V_CMPS_U_F32_e64
    0U,	// V_CMPS_U_F32_sdwa
    0U,	// V_CMPS_U_F64_e32
    0U,	// V_CMPS_U_F64_e64
    0U,	// V_CMPX_CLASS_F16_e32
    0U,	// V_CMPX_CLASS_F16_e64
    0U,	// V_CMPX_CLASS_F16_nosdst_e32
    0U,	// V_CMPX_CLASS_F16_nosdst_e64
    0U,	// V_CMPX_CLASS_F16_nosdst_sdwa
    0U,	// V_CMPX_CLASS_F16_sdwa
    0U,	// V_CMPX_CLASS_F32_e32
    0U,	// V_CMPX_CLASS_F32_e64
    0U,	// V_CMPX_CLASS_F32_nosdst_e32
    0U,	// V_CMPX_CLASS_F32_nosdst_e64
    0U,	// V_CMPX_CLASS_F32_nosdst_sdwa
    0U,	// V_CMPX_CLASS_F32_sdwa
    0U,	// V_CMPX_CLASS_F64_e32
    0U,	// V_CMPX_CLASS_F64_e64
    0U,	// V_CMPX_CLASS_F64_nosdst_e32
    0U,	// V_CMPX_CLASS_F64_nosdst_e64
    0U,	// V_CMPX_EQ_F16_e32
    0U,	// V_CMPX_EQ_F16_e64
    0U,	// V_CMPX_EQ_F16_nosdst_e32
    0U,	// V_CMPX_EQ_F16_nosdst_e64
    0U,	// V_CMPX_EQ_F16_nosdst_sdwa
    0U,	// V_CMPX_EQ_F16_sdwa
    0U,	// V_CMPX_EQ_F32_e32
    0U,	// V_CMPX_EQ_F32_e64
    0U,	// V_CMPX_EQ_F32_nosdst_e32
    0U,	// V_CMPX_EQ_F32_nosdst_e64
    0U,	// V_CMPX_EQ_F32_nosdst_sdwa
    0U,	// V_CMPX_EQ_F32_sdwa
    0U,	// V_CMPX_EQ_F64_e32
    0U,	// V_CMPX_EQ_F64_e64
    0U,	// V_CMPX_EQ_F64_nosdst_e32
    0U,	// V_CMPX_EQ_F64_nosdst_e64
    0U,	// V_CMPX_EQ_I16_e32
    0U,	// V_CMPX_EQ_I16_e64
    0U,	// V_CMPX_EQ_I16_nosdst_e32
    0U,	// V_CMPX_EQ_I16_nosdst_e64
    0U,	// V_CMPX_EQ_I16_nosdst_sdwa
    0U,	// V_CMPX_EQ_I16_sdwa
    0U,	// V_CMPX_EQ_I32_e32
    0U,	// V_CMPX_EQ_I32_e64
    0U,	// V_CMPX_EQ_I32_nosdst_e32
    0U,	// V_CMPX_EQ_I32_nosdst_e64
    0U,	// V_CMPX_EQ_I32_nosdst_sdwa
    0U,	// V_CMPX_EQ_I32_sdwa
    0U,	// V_CMPX_EQ_I64_e32
    0U,	// V_CMPX_EQ_I64_e64
    0U,	// V_CMPX_EQ_I64_nosdst_e32
    0U,	// V_CMPX_EQ_I64_nosdst_e64
    0U,	// V_CMPX_EQ_U16_e32
    0U,	// V_CMPX_EQ_U16_e64
    0U,	// V_CMPX_EQ_U16_nosdst_e32
    0U,	// V_CMPX_EQ_U16_nosdst_e64
    0U,	// V_CMPX_EQ_U16_nosdst_sdwa
    0U,	// V_CMPX_EQ_U16_sdwa
    0U,	// V_CMPX_EQ_U32_e32
    0U,	// V_CMPX_EQ_U32_e64
    0U,	// V_CMPX_EQ_U32_nosdst_e32
    0U,	// V_CMPX_EQ_U32_nosdst_e64
    0U,	// V_CMPX_EQ_U32_nosdst_sdwa
    0U,	// V_CMPX_EQ_U32_sdwa
    0U,	// V_CMPX_EQ_U64_e32
    0U,	// V_CMPX_EQ_U64_e64
    0U,	// V_CMPX_EQ_U64_nosdst_e32
    0U,	// V_CMPX_EQ_U64_nosdst_e64
    0U,	// V_CMPX_F_F16_e32
    0U,	// V_CMPX_F_F16_e64
    0U,	// V_CMPX_F_F16_nosdst_e32
    0U,	// V_CMPX_F_F16_nosdst_e64
    0U,	// V_CMPX_F_F16_nosdst_sdwa
    0U,	// V_CMPX_F_F16_sdwa
    0U,	// V_CMPX_F_F32_e32
    0U,	// V_CMPX_F_F32_e64
    0U,	// V_CMPX_F_F32_nosdst_e32
    0U,	// V_CMPX_F_F32_nosdst_e64
    0U,	// V_CMPX_F_F32_nosdst_sdwa
    0U,	// V_CMPX_F_F32_sdwa
    0U,	// V_CMPX_F_F64_e32
    0U,	// V_CMPX_F_F64_e64
    0U,	// V_CMPX_F_F64_nosdst_e32
    0U,	// V_CMPX_F_F64_nosdst_e64
    0U,	// V_CMPX_F_I16_e32
    0U,	// V_CMPX_F_I16_e64
    0U,	// V_CMPX_F_I16_nosdst_e32
    0U,	// V_CMPX_F_I16_nosdst_e64
    0U,	// V_CMPX_F_I16_nosdst_sdwa
    0U,	// V_CMPX_F_I16_sdwa
    0U,	// V_CMPX_F_I32_e32
    0U,	// V_CMPX_F_I32_e64
    0U,	// V_CMPX_F_I32_nosdst_e32
    0U,	// V_CMPX_F_I32_nosdst_e64
    0U,	// V_CMPX_F_I32_nosdst_sdwa
    0U,	// V_CMPX_F_I32_sdwa
    0U,	// V_CMPX_F_I64_e32
    0U,	// V_CMPX_F_I64_e64
    0U,	// V_CMPX_F_I64_nosdst_e32
    0U,	// V_CMPX_F_I64_nosdst_e64
    0U,	// V_CMPX_F_U16_e32
    0U,	// V_CMPX_F_U16_e64
    0U,	// V_CMPX_F_U16_nosdst_e32
    0U,	// V_CMPX_F_U16_nosdst_e64
    0U,	// V_CMPX_F_U16_nosdst_sdwa
    0U,	// V_CMPX_F_U16_sdwa
    0U,	// V_CMPX_F_U32_e32
    0U,	// V_CMPX_F_U32_e64
    0U,	// V_CMPX_F_U32_nosdst_e32
    0U,	// V_CMPX_F_U32_nosdst_e64
    0U,	// V_CMPX_F_U32_nosdst_sdwa
    0U,	// V_CMPX_F_U32_sdwa
    0U,	// V_CMPX_F_U64_e32
    0U,	// V_CMPX_F_U64_e64
    0U,	// V_CMPX_F_U64_nosdst_e32
    0U,	// V_CMPX_F_U64_nosdst_e64
    0U,	// V_CMPX_GE_F16_e32
    0U,	// V_CMPX_GE_F16_e64
    0U,	// V_CMPX_GE_F16_nosdst_e32
    0U,	// V_CMPX_GE_F16_nosdst_e64
    0U,	// V_CMPX_GE_F16_nosdst_sdwa
    0U,	// V_CMPX_GE_F16_sdwa
    0U,	// V_CMPX_GE_F32_e32
    0U,	// V_CMPX_GE_F32_e64
    0U,	// V_CMPX_GE_F32_nosdst_e32
    0U,	// V_CMPX_GE_F32_nosdst_e64
    0U,	// V_CMPX_GE_F32_nosdst_sdwa
    0U,	// V_CMPX_GE_F32_sdwa
    0U,	// V_CMPX_GE_F64_e32
    0U,	// V_CMPX_GE_F64_e64
    0U,	// V_CMPX_GE_F64_nosdst_e32
    0U,	// V_CMPX_GE_F64_nosdst_e64
    0U,	// V_CMPX_GE_I16_e32
    0U,	// V_CMPX_GE_I16_e64
    0U,	// V_CMPX_GE_I16_nosdst_e32
    0U,	// V_CMPX_GE_I16_nosdst_e64
    0U,	// V_CMPX_GE_I16_nosdst_sdwa
    0U,	// V_CMPX_GE_I16_sdwa
    0U,	// V_CMPX_GE_I32_e32
    0U,	// V_CMPX_GE_I32_e64
    0U,	// V_CMPX_GE_I32_nosdst_e32
    0U,	// V_CMPX_GE_I32_nosdst_e64
    0U,	// V_CMPX_GE_I32_nosdst_sdwa
    0U,	// V_CMPX_GE_I32_sdwa
    0U,	// V_CMPX_GE_I64_e32
    0U,	// V_CMPX_GE_I64_e64
    0U,	// V_CMPX_GE_I64_nosdst_e32
    0U,	// V_CMPX_GE_I64_nosdst_e64
    0U,	// V_CMPX_GE_U16_e32
    0U,	// V_CMPX_GE_U16_e64
    0U,	// V_CMPX_GE_U16_nosdst_e32
    0U,	// V_CMPX_GE_U16_nosdst_e64
    0U,	// V_CMPX_GE_U16_nosdst_sdwa
    0U,	// V_CMPX_GE_U16_sdwa
    0U,	// V_CMPX_GE_U32_e32
    0U,	// V_CMPX_GE_U32_e64
    0U,	// V_CMPX_GE_U32_nosdst_e32
    0U,	// V_CMPX_GE_U32_nosdst_e64
    0U,	// V_CMPX_GE_U32_nosdst_sdwa
    0U,	// V_CMPX_GE_U32_sdwa
    0U,	// V_CMPX_GE_U64_e32
    0U,	// V_CMPX_GE_U64_e64
    0U,	// V_CMPX_GE_U64_nosdst_e32
    0U,	// V_CMPX_GE_U64_nosdst_e64
    0U,	// V_CMPX_GT_F16_e32
    0U,	// V_CMPX_GT_F16_e64
    0U,	// V_CMPX_GT_F16_nosdst_e32
    0U,	// V_CMPX_GT_F16_nosdst_e64
    0U,	// V_CMPX_GT_F16_nosdst_sdwa
    0U,	// V_CMPX_GT_F16_sdwa
    0U,	// V_CMPX_GT_F32_e32
    0U,	// V_CMPX_GT_F32_e64
    0U,	// V_CMPX_GT_F32_nosdst_e32
    0U,	// V_CMPX_GT_F32_nosdst_e64
    0U,	// V_CMPX_GT_F32_nosdst_sdwa
    0U,	// V_CMPX_GT_F32_sdwa
    0U,	// V_CMPX_GT_F64_e32
    0U,	// V_CMPX_GT_F64_e64
    0U,	// V_CMPX_GT_F64_nosdst_e32
    0U,	// V_CMPX_GT_F64_nosdst_e64
    0U,	// V_CMPX_GT_I16_e32
    0U,	// V_CMPX_GT_I16_e64
    0U,	// V_CMPX_GT_I16_nosdst_e32
    0U,	// V_CMPX_GT_I16_nosdst_e64
    0U,	// V_CMPX_GT_I16_nosdst_sdwa
    0U,	// V_CMPX_GT_I16_sdwa
    0U,	// V_CMPX_GT_I32_e32
    0U,	// V_CMPX_GT_I32_e64
    0U,	// V_CMPX_GT_I32_nosdst_e32
    0U,	// V_CMPX_GT_I32_nosdst_e64
    0U,	// V_CMPX_GT_I32_nosdst_sdwa
    0U,	// V_CMPX_GT_I32_sdwa
    0U,	// V_CMPX_GT_I64_e32
    0U,	// V_CMPX_GT_I64_e64
    0U,	// V_CMPX_GT_I64_nosdst_e32
    0U,	// V_CMPX_GT_I64_nosdst_e64
    0U,	// V_CMPX_GT_U16_e32
    0U,	// V_CMPX_GT_U16_e64
    0U,	// V_CMPX_GT_U16_nosdst_e32
    0U,	// V_CMPX_GT_U16_nosdst_e64
    0U,	// V_CMPX_GT_U16_nosdst_sdwa
    0U,	// V_CMPX_GT_U16_sdwa
    0U,	// V_CMPX_GT_U32_e32
    0U,	// V_CMPX_GT_U32_e64
    0U,	// V_CMPX_GT_U32_nosdst_e32
    0U,	// V_CMPX_GT_U32_nosdst_e64
    0U,	// V_CMPX_GT_U32_nosdst_sdwa
    0U,	// V_CMPX_GT_U32_sdwa
    0U,	// V_CMPX_GT_U64_e32
    0U,	// V_CMPX_GT_U64_e64
    0U,	// V_CMPX_GT_U64_nosdst_e32
    0U,	// V_CMPX_GT_U64_nosdst_e64
    0U,	// V_CMPX_LE_F16_e32
    0U,	// V_CMPX_LE_F16_e64
    0U,	// V_CMPX_LE_F16_nosdst_e32
    0U,	// V_CMPX_LE_F16_nosdst_e64
    0U,	// V_CMPX_LE_F16_nosdst_sdwa
    0U,	// V_CMPX_LE_F16_sdwa
    0U,	// V_CMPX_LE_F32_e32
    0U,	// V_CMPX_LE_F32_e64
    0U,	// V_CMPX_LE_F32_nosdst_e32
    0U,	// V_CMPX_LE_F32_nosdst_e64
    0U,	// V_CMPX_LE_F32_nosdst_sdwa
    0U,	// V_CMPX_LE_F32_sdwa
    0U,	// V_CMPX_LE_F64_e32
    0U,	// V_CMPX_LE_F64_e64
    0U,	// V_CMPX_LE_F64_nosdst_e32
    0U,	// V_CMPX_LE_F64_nosdst_e64
    0U,	// V_CMPX_LE_I16_e32
    0U,	// V_CMPX_LE_I16_e64
    0U,	// V_CMPX_LE_I16_nosdst_e32
    0U,	// V_CMPX_LE_I16_nosdst_e64
    0U,	// V_CMPX_LE_I16_nosdst_sdwa
    0U,	// V_CMPX_LE_I16_sdwa
    0U,	// V_CMPX_LE_I32_e32
    0U,	// V_CMPX_LE_I32_e64
    0U,	// V_CMPX_LE_I32_nosdst_e32
    0U,	// V_CMPX_LE_I32_nosdst_e64
    0U,	// V_CMPX_LE_I32_nosdst_sdwa
    0U,	// V_CMPX_LE_I32_sdwa
    0U,	// V_CMPX_LE_I64_e32
    0U,	// V_CMPX_LE_I64_e64
    0U,	// V_CMPX_LE_I64_nosdst_e32
    0U,	// V_CMPX_LE_I64_nosdst_e64
    0U,	// V_CMPX_LE_U16_e32
    0U,	// V_CMPX_LE_U16_e64
    0U,	// V_CMPX_LE_U16_nosdst_e32
    0U,	// V_CMPX_LE_U16_nosdst_e64
    0U,	// V_CMPX_LE_U16_nosdst_sdwa
    0U,	// V_CMPX_LE_U16_sdwa
    0U,	// V_CMPX_LE_U32_e32
    0U,	// V_CMPX_LE_U32_e64
    0U,	// V_CMPX_LE_U32_nosdst_e32
    0U,	// V_CMPX_LE_U32_nosdst_e64
    0U,	// V_CMPX_LE_U32_nosdst_sdwa
    0U,	// V_CMPX_LE_U32_sdwa
    0U,	// V_CMPX_LE_U64_e32
    0U,	// V_CMPX_LE_U64_e64
    0U,	// V_CMPX_LE_U64_nosdst_e32
    0U,	// V_CMPX_LE_U64_nosdst_e64
    0U,	// V_CMPX_LG_F16_e32
    0U,	// V_CMPX_LG_F16_e64
    0U,	// V_CMPX_LG_F16_nosdst_e32
    0U,	// V_CMPX_LG_F16_nosdst_e64
    0U,	// V_CMPX_LG_F16_nosdst_sdwa
    0U,	// V_CMPX_LG_F16_sdwa
    0U,	// V_CMPX_LG_F32_e32
    0U,	// V_CMPX_LG_F32_e64
    0U,	// V_CMPX_LG_F32_nosdst_e32
    0U,	// V_CMPX_LG_F32_nosdst_e64
    0U,	// V_CMPX_LG_F32_nosdst_sdwa
    0U,	// V_CMPX_LG_F32_sdwa
    0U,	// V_CMPX_LG_F64_e32
    0U,	// V_CMPX_LG_F64_e64
    0U,	// V_CMPX_LG_F64_nosdst_e32
    0U,	// V_CMPX_LG_F64_nosdst_e64
    0U,	// V_CMPX_LT_F16_e32
    0U,	// V_CMPX_LT_F16_e64
    0U,	// V_CMPX_LT_F16_nosdst_e32
    0U,	// V_CMPX_LT_F16_nosdst_e64
    0U,	// V_CMPX_LT_F16_nosdst_sdwa
    0U,	// V_CMPX_LT_F16_sdwa
    0U,	// V_CMPX_LT_F32_e32
    0U,	// V_CMPX_LT_F32_e64
    0U,	// V_CMPX_LT_F32_nosdst_e32
    0U,	// V_CMPX_LT_F32_nosdst_e64
    0U,	// V_CMPX_LT_F32_nosdst_sdwa
    0U,	// V_CMPX_LT_F32_sdwa
    0U,	// V_CMPX_LT_F64_e32
    0U,	// V_CMPX_LT_F64_e64
    0U,	// V_CMPX_LT_F64_nosdst_e32
    0U,	// V_CMPX_LT_F64_nosdst_e64
    0U,	// V_CMPX_LT_I16_e32
    0U,	// V_CMPX_LT_I16_e64
    0U,	// V_CMPX_LT_I16_nosdst_e32
    0U,	// V_CMPX_LT_I16_nosdst_e64
    0U,	// V_CMPX_LT_I16_nosdst_sdwa
    0U,	// V_CMPX_LT_I16_sdwa
    0U,	// V_CMPX_LT_I32_e32
    0U,	// V_CMPX_LT_I32_e64
    0U,	// V_CMPX_LT_I32_nosdst_e32
    0U,	// V_CMPX_LT_I32_nosdst_e64
    0U,	// V_CMPX_LT_I32_nosdst_sdwa
    0U,	// V_CMPX_LT_I32_sdwa
    0U,	// V_CMPX_LT_I64_e32
    0U,	// V_CMPX_LT_I64_e64
    0U,	// V_CMPX_LT_I64_nosdst_e32
    0U,	// V_CMPX_LT_I64_nosdst_e64
    0U,	// V_CMPX_LT_U16_e32
    0U,	// V_CMPX_LT_U16_e64
    0U,	// V_CMPX_LT_U16_nosdst_e32
    0U,	// V_CMPX_LT_U16_nosdst_e64
    0U,	// V_CMPX_LT_U16_nosdst_sdwa
    0U,	// V_CMPX_LT_U16_sdwa
    0U,	// V_CMPX_LT_U32_e32
    0U,	// V_CMPX_LT_U32_e64
    0U,	// V_CMPX_LT_U32_nosdst_e32
    0U,	// V_CMPX_LT_U32_nosdst_e64
    0U,	// V_CMPX_LT_U32_nosdst_sdwa
    0U,	// V_CMPX_LT_U32_sdwa
    0U,	// V_CMPX_LT_U64_e32
    0U,	// V_CMPX_LT_U64_e64
    0U,	// V_CMPX_LT_U64_nosdst_e32
    0U,	// V_CMPX_LT_U64_nosdst_e64
    0U,	// V_CMPX_NEQ_F16_e32
    0U,	// V_CMPX_NEQ_F16_e64
    0U,	// V_CMPX_NEQ_F16_nosdst_e32
    0U,	// V_CMPX_NEQ_F16_nosdst_e64
    0U,	// V_CMPX_NEQ_F16_nosdst_sdwa
    0U,	// V_CMPX_NEQ_F16_sdwa
    0U,	// V_CMPX_NEQ_F32_e32
    0U,	// V_CMPX_NEQ_F32_e64
    0U,	// V_CMPX_NEQ_F32_nosdst_e32
    0U,	// V_CMPX_NEQ_F32_nosdst_e64
    0U,	// V_CMPX_NEQ_F32_nosdst_sdwa
    0U,	// V_CMPX_NEQ_F32_sdwa
    0U,	// V_CMPX_NEQ_F64_e32
    0U,	// V_CMPX_NEQ_F64_e64
    0U,	// V_CMPX_NEQ_F64_nosdst_e32
    0U,	// V_CMPX_NEQ_F64_nosdst_e64
    0U,	// V_CMPX_NE_I16_e32
    0U,	// V_CMPX_NE_I16_e64
    0U,	// V_CMPX_NE_I16_nosdst_e32
    0U,	// V_CMPX_NE_I16_nosdst_e64
    0U,	// V_CMPX_NE_I16_nosdst_sdwa
    0U,	// V_CMPX_NE_I16_sdwa
    0U,	// V_CMPX_NE_I32_e32
    0U,	// V_CMPX_NE_I32_e64
    0U,	// V_CMPX_NE_I32_nosdst_e32
    0U,	// V_CMPX_NE_I32_nosdst_e64
    0U,	// V_CMPX_NE_I32_nosdst_sdwa
    0U,	// V_CMPX_NE_I32_sdwa
    0U,	// V_CMPX_NE_I64_e32
    0U,	// V_CMPX_NE_I64_e64
    0U,	// V_CMPX_NE_I64_nosdst_e32
    0U,	// V_CMPX_NE_I64_nosdst_e64
    0U,	// V_CMPX_NE_U16_e32
    0U,	// V_CMPX_NE_U16_e64
    0U,	// V_CMPX_NE_U16_nosdst_e32
    0U,	// V_CMPX_NE_U16_nosdst_e64
    0U,	// V_CMPX_NE_U16_nosdst_sdwa
    0U,	// V_CMPX_NE_U16_sdwa
    0U,	// V_CMPX_NE_U32_e32
    0U,	// V_CMPX_NE_U32_e64
    0U,	// V_CMPX_NE_U32_nosdst_e32
    0U,	// V_CMPX_NE_U32_nosdst_e64
    0U,	// V_CMPX_NE_U32_nosdst_sdwa
    0U,	// V_CMPX_NE_U32_sdwa
    0U,	// V_CMPX_NE_U64_e32
    0U,	// V_CMPX_NE_U64_e64
    0U,	// V_CMPX_NE_U64_nosdst_e32
    0U,	// V_CMPX_NE_U64_nosdst_e64
    0U,	// V_CMPX_NGE_F16_e32
    0U,	// V_CMPX_NGE_F16_e64
    0U,	// V_CMPX_NGE_F16_nosdst_e32
    0U,	// V_CMPX_NGE_F16_nosdst_e64
    0U,	// V_CMPX_NGE_F16_nosdst_sdwa
    0U,	// V_CMPX_NGE_F16_sdwa
    0U,	// V_CMPX_NGE_F32_e32
    0U,	// V_CMPX_NGE_F32_e64
    0U,	// V_CMPX_NGE_F32_nosdst_e32
    0U,	// V_CMPX_NGE_F32_nosdst_e64
    0U,	// V_CMPX_NGE_F32_nosdst_sdwa
    0U,	// V_CMPX_NGE_F32_sdwa
    0U,	// V_CMPX_NGE_F64_e32
    0U,	// V_CMPX_NGE_F64_e64
    0U,	// V_CMPX_NGE_F64_nosdst_e32
    0U,	// V_CMPX_NGE_F64_nosdst_e64
    0U,	// V_CMPX_NGT_F16_e32
    0U,	// V_CMPX_NGT_F16_e64
    0U,	// V_CMPX_NGT_F16_nosdst_e32
    0U,	// V_CMPX_NGT_F16_nosdst_e64
    0U,	// V_CMPX_NGT_F16_nosdst_sdwa
    0U,	// V_CMPX_NGT_F16_sdwa
    0U,	// V_CMPX_NGT_F32_e32
    0U,	// V_CMPX_NGT_F32_e64
    0U,	// V_CMPX_NGT_F32_nosdst_e32
    0U,	// V_CMPX_NGT_F32_nosdst_e64
    0U,	// V_CMPX_NGT_F32_nosdst_sdwa
    0U,	// V_CMPX_NGT_F32_sdwa
    0U,	// V_CMPX_NGT_F64_e32
    0U,	// V_CMPX_NGT_F64_e64
    0U,	// V_CMPX_NGT_F64_nosdst_e32
    0U,	// V_CMPX_NGT_F64_nosdst_e64
    0U,	// V_CMPX_NLE_F16_e32
    0U,	// V_CMPX_NLE_F16_e64
    0U,	// V_CMPX_NLE_F16_nosdst_e32
    0U,	// V_CMPX_NLE_F16_nosdst_e64
    0U,	// V_CMPX_NLE_F16_nosdst_sdwa
    0U,	// V_CMPX_NLE_F16_sdwa
    0U,	// V_CMPX_NLE_F32_e32
    0U,	// V_CMPX_NLE_F32_e64
    0U,	// V_CMPX_NLE_F32_nosdst_e32
    0U,	// V_CMPX_NLE_F32_nosdst_e64
    0U,	// V_CMPX_NLE_F32_nosdst_sdwa
    0U,	// V_CMPX_NLE_F32_sdwa
    0U,	// V_CMPX_NLE_F64_e32
    0U,	// V_CMPX_NLE_F64_e64
    0U,	// V_CMPX_NLE_F64_nosdst_e32
    0U,	// V_CMPX_NLE_F64_nosdst_e64
    0U,	// V_CMPX_NLG_F16_e32
    0U,	// V_CMPX_NLG_F16_e64
    0U,	// V_CMPX_NLG_F16_nosdst_e32
    0U,	// V_CMPX_NLG_F16_nosdst_e64
    0U,	// V_CMPX_NLG_F16_nosdst_sdwa
    0U,	// V_CMPX_NLG_F16_sdwa
    0U,	// V_CMPX_NLG_F32_e32
    0U,	// V_CMPX_NLG_F32_e64
    0U,	// V_CMPX_NLG_F32_nosdst_e32
    0U,	// V_CMPX_NLG_F32_nosdst_e64
    0U,	// V_CMPX_NLG_F32_nosdst_sdwa
    0U,	// V_CMPX_NLG_F32_sdwa
    0U,	// V_CMPX_NLG_F64_e32
    0U,	// V_CMPX_NLG_F64_e64
    0U,	// V_CMPX_NLG_F64_nosdst_e32
    0U,	// V_CMPX_NLG_F64_nosdst_e64
    0U,	// V_CMPX_NLT_F16_e32
    0U,	// V_CMPX_NLT_F16_e64
    0U,	// V_CMPX_NLT_F16_nosdst_e32
    0U,	// V_CMPX_NLT_F16_nosdst_e64
    0U,	// V_CMPX_NLT_F16_nosdst_sdwa
    0U,	// V_CMPX_NLT_F16_sdwa
    0U,	// V_CMPX_NLT_F32_e32
    0U,	// V_CMPX_NLT_F32_e64
    0U,	// V_CMPX_NLT_F32_nosdst_e32
    0U,	// V_CMPX_NLT_F32_nosdst_e64
    0U,	// V_CMPX_NLT_F32_nosdst_sdwa
    0U,	// V_CMPX_NLT_F32_sdwa
    0U,	// V_CMPX_NLT_F64_e32
    0U,	// V_CMPX_NLT_F64_e64
    0U,	// V_CMPX_NLT_F64_nosdst_e32
    0U,	// V_CMPX_NLT_F64_nosdst_e64
    0U,	// V_CMPX_O_F16_e32
    0U,	// V_CMPX_O_F16_e64
    0U,	// V_CMPX_O_F16_nosdst_e32
    0U,	// V_CMPX_O_F16_nosdst_e64
    0U,	// V_CMPX_O_F16_nosdst_sdwa
    0U,	// V_CMPX_O_F16_sdwa
    0U,	// V_CMPX_O_F32_e32
    0U,	// V_CMPX_O_F32_e64
    0U,	// V_CMPX_O_F32_nosdst_e32
    0U,	// V_CMPX_O_F32_nosdst_e64
    0U,	// V_CMPX_O_F32_nosdst_sdwa
    0U,	// V_CMPX_O_F32_sdwa
    0U,	// V_CMPX_O_F64_e32
    0U,	// V_CMPX_O_F64_e64
    0U,	// V_CMPX_O_F64_nosdst_e32
    0U,	// V_CMPX_O_F64_nosdst_e64
    0U,	// V_CMPX_TRU_F16_e32
    0U,	// V_CMPX_TRU_F16_e64
    0U,	// V_CMPX_TRU_F16_nosdst_e32
    0U,	// V_CMPX_TRU_F16_nosdst_e64
    0U,	// V_CMPX_TRU_F16_nosdst_sdwa
    0U,	// V_CMPX_TRU_F16_sdwa
    0U,	// V_CMPX_TRU_F32_e32
    0U,	// V_CMPX_TRU_F32_e64
    0U,	// V_CMPX_TRU_F32_nosdst_e32
    0U,	// V_CMPX_TRU_F32_nosdst_e64
    0U,	// V_CMPX_TRU_F32_nosdst_sdwa
    0U,	// V_CMPX_TRU_F32_sdwa
    0U,	// V_CMPX_TRU_F64_e32
    0U,	// V_CMPX_TRU_F64_e64
    0U,	// V_CMPX_TRU_F64_nosdst_e32
    0U,	// V_CMPX_TRU_F64_nosdst_e64
    0U,	// V_CMPX_T_I16_e32
    0U,	// V_CMPX_T_I16_e64
    0U,	// V_CMPX_T_I16_nosdst_e32
    0U,	// V_CMPX_T_I16_nosdst_e64
    0U,	// V_CMPX_T_I16_nosdst_sdwa
    0U,	// V_CMPX_T_I16_sdwa
    0U,	// V_CMPX_T_I32_e32
    0U,	// V_CMPX_T_I32_e64
    0U,	// V_CMPX_T_I32_nosdst_e32
    0U,	// V_CMPX_T_I32_nosdst_e64
    0U,	// V_CMPX_T_I32_nosdst_sdwa
    0U,	// V_CMPX_T_I32_sdwa
    0U,	// V_CMPX_T_I64_e32
    0U,	// V_CMPX_T_I64_e64
    0U,	// V_CMPX_T_I64_nosdst_e32
    0U,	// V_CMPX_T_I64_nosdst_e64
    0U,	// V_CMPX_T_U16_e32
    0U,	// V_CMPX_T_U16_e64
    0U,	// V_CMPX_T_U16_nosdst_e32
    0U,	// V_CMPX_T_U16_nosdst_e64
    0U,	// V_CMPX_T_U16_nosdst_sdwa
    0U,	// V_CMPX_T_U16_sdwa
    0U,	// V_CMPX_T_U32_e32
    0U,	// V_CMPX_T_U32_e64
    0U,	// V_CMPX_T_U32_nosdst_e32
    0U,	// V_CMPX_T_U32_nosdst_e64
    0U,	// V_CMPX_T_U32_nosdst_sdwa
    0U,	// V_CMPX_T_U32_sdwa
    0U,	// V_CMPX_T_U64_e32
    0U,	// V_CMPX_T_U64_e64
    0U,	// V_CMPX_T_U64_nosdst_e32
    0U,	// V_CMPX_T_U64_nosdst_e64
    0U,	// V_CMPX_U_F16_e32
    0U,	// V_CMPX_U_F16_e64
    0U,	// V_CMPX_U_F16_nosdst_e32
    0U,	// V_CMPX_U_F16_nosdst_e64
    0U,	// V_CMPX_U_F16_nosdst_sdwa
    0U,	// V_CMPX_U_F16_sdwa
    0U,	// V_CMPX_U_F32_e32
    0U,	// V_CMPX_U_F32_e64
    0U,	// V_CMPX_U_F32_nosdst_e32
    0U,	// V_CMPX_U_F32_nosdst_e64
    0U,	// V_CMPX_U_F32_nosdst_sdwa
    0U,	// V_CMPX_U_F32_sdwa
    0U,	// V_CMPX_U_F64_e32
    0U,	// V_CMPX_U_F64_e64
    0U,	// V_CMPX_U_F64_nosdst_e32
    0U,	// V_CMPX_U_F64_nosdst_e64
    0U,	// V_CMP_CLASS_F16_e32
    0U,	// V_CMP_CLASS_F16_e64
    0U,	// V_CMP_CLASS_F16_sdwa
    0U,	// V_CMP_CLASS_F32_e32
    0U,	// V_CMP_CLASS_F32_e64
    0U,	// V_CMP_CLASS_F32_sdwa
    0U,	// V_CMP_CLASS_F64_e32
    0U,	// V_CMP_CLASS_F64_e64
    0U,	// V_CMP_EQ_F16_e32
    0U,	// V_CMP_EQ_F16_e64
    0U,	// V_CMP_EQ_F16_sdwa
    0U,	// V_CMP_EQ_F32_e32
    0U,	// V_CMP_EQ_F32_e64
    0U,	// V_CMP_EQ_F32_sdwa
    0U,	// V_CMP_EQ_F64_e32
    0U,	// V_CMP_EQ_F64_e64
    0U,	// V_CMP_EQ_I16_e32
    0U,	// V_CMP_EQ_I16_e64
    0U,	// V_CMP_EQ_I16_sdwa
    0U,	// V_CMP_EQ_I32_e32
    0U,	// V_CMP_EQ_I32_e64
    0U,	// V_CMP_EQ_I32_sdwa
    0U,	// V_CMP_EQ_I64_e32
    0U,	// V_CMP_EQ_I64_e64
    0U,	// V_CMP_EQ_U16_e32
    0U,	// V_CMP_EQ_U16_e64
    0U,	// V_CMP_EQ_U16_sdwa
    0U,	// V_CMP_EQ_U32_e32
    0U,	// V_CMP_EQ_U32_e64
    0U,	// V_CMP_EQ_U32_sdwa
    0U,	// V_CMP_EQ_U64_e32
    0U,	// V_CMP_EQ_U64_e64
    0U,	// V_CMP_F_F16_e32
    0U,	// V_CMP_F_F16_e64
    0U,	// V_CMP_F_F16_sdwa
    0U,	// V_CMP_F_F32_e32
    0U,	// V_CMP_F_F32_e64
    0U,	// V_CMP_F_F32_sdwa
    0U,	// V_CMP_F_F64_e32
    0U,	// V_CMP_F_F64_e64
    0U,	// V_CMP_F_I16_e32
    0U,	// V_CMP_F_I16_e64
    0U,	// V_CMP_F_I16_sdwa
    0U,	// V_CMP_F_I32_e32
    0U,	// V_CMP_F_I32_e64
    0U,	// V_CMP_F_I32_sdwa
    0U,	// V_CMP_F_I64_e32
    0U,	// V_CMP_F_I64_e64
    0U,	// V_CMP_F_U16_e32
    0U,	// V_CMP_F_U16_e64
    0U,	// V_CMP_F_U16_sdwa
    0U,	// V_CMP_F_U32_e32
    0U,	// V_CMP_F_U32_e64
    0U,	// V_CMP_F_U32_sdwa
    0U,	// V_CMP_F_U64_e32
    0U,	// V_CMP_F_U64_e64
    0U,	// V_CMP_GE_F16_e32
    0U,	// V_CMP_GE_F16_e64
    0U,	// V_CMP_GE_F16_sdwa
    0U,	// V_CMP_GE_F32_e32
    0U,	// V_CMP_GE_F32_e64
    0U,	// V_CMP_GE_F32_sdwa
    0U,	// V_CMP_GE_F64_e32
    0U,	// V_CMP_GE_F64_e64
    0U,	// V_CMP_GE_I16_e32
    0U,	// V_CMP_GE_I16_e64
    0U,	// V_CMP_GE_I16_sdwa
    0U,	// V_CMP_GE_I32_e32
    0U,	// V_CMP_GE_I32_e64
    0U,	// V_CMP_GE_I32_sdwa
    0U,	// V_CMP_GE_I64_e32
    0U,	// V_CMP_GE_I64_e64
    0U,	// V_CMP_GE_U16_e32
    0U,	// V_CMP_GE_U16_e64
    0U,	// V_CMP_GE_U16_sdwa
    0U,	// V_CMP_GE_U32_e32
    0U,	// V_CMP_GE_U32_e64
    0U,	// V_CMP_GE_U32_sdwa
    0U,	// V_CMP_GE_U64_e32
    0U,	// V_CMP_GE_U64_e64
    0U,	// V_CMP_GT_F16_e32
    0U,	// V_CMP_GT_F16_e64
    0U,	// V_CMP_GT_F16_sdwa
    0U,	// V_CMP_GT_F32_e32
    0U,	// V_CMP_GT_F32_e64
    0U,	// V_CMP_GT_F32_sdwa
    0U,	// V_CMP_GT_F64_e32
    0U,	// V_CMP_GT_F64_e64
    0U,	// V_CMP_GT_I16_e32
    0U,	// V_CMP_GT_I16_e64
    0U,	// V_CMP_GT_I16_sdwa
    0U,	// V_CMP_GT_I32_e32
    0U,	// V_CMP_GT_I32_e64
    0U,	// V_CMP_GT_I32_sdwa
    0U,	// V_CMP_GT_I64_e32
    0U,	// V_CMP_GT_I64_e64
    0U,	// V_CMP_GT_U16_e32
    0U,	// V_CMP_GT_U16_e64
    0U,	// V_CMP_GT_U16_sdwa
    0U,	// V_CMP_GT_U32_e32
    0U,	// V_CMP_GT_U32_e64
    0U,	// V_CMP_GT_U32_sdwa
    0U,	// V_CMP_GT_U64_e32
    0U,	// V_CMP_GT_U64_e64
    0U,	// V_CMP_LE_F16_e32
    0U,	// V_CMP_LE_F16_e64
    0U,	// V_CMP_LE_F16_sdwa
    0U,	// V_CMP_LE_F32_e32
    0U,	// V_CMP_LE_F32_e64
    0U,	// V_CMP_LE_F32_sdwa
    0U,	// V_CMP_LE_F64_e32
    0U,	// V_CMP_LE_F64_e64
    0U,	// V_CMP_LE_I16_e32
    0U,	// V_CMP_LE_I16_e64
    0U,	// V_CMP_LE_I16_sdwa
    0U,	// V_CMP_LE_I32_e32
    0U,	// V_CMP_LE_I32_e64
    0U,	// V_CMP_LE_I32_sdwa
    0U,	// V_CMP_LE_I64_e32
    0U,	// V_CMP_LE_I64_e64
    0U,	// V_CMP_LE_U16_e32
    0U,	// V_CMP_LE_U16_e64
    0U,	// V_CMP_LE_U16_sdwa
    0U,	// V_CMP_LE_U32_e32
    0U,	// V_CMP_LE_U32_e64
    0U,	// V_CMP_LE_U32_sdwa
    0U,	// V_CMP_LE_U64_e32
    0U,	// V_CMP_LE_U64_e64
    0U,	// V_CMP_LG_F16_e32
    0U,	// V_CMP_LG_F16_e64
    0U,	// V_CMP_LG_F16_sdwa
    0U,	// V_CMP_LG_F32_e32
    0U,	// V_CMP_LG_F32_e64
    0U,	// V_CMP_LG_F32_sdwa
    0U,	// V_CMP_LG_F64_e32
    0U,	// V_CMP_LG_F64_e64
    0U,	// V_CMP_LT_F16_e32
    0U,	// V_CMP_LT_F16_e64
    0U,	// V_CMP_LT_F16_sdwa
    0U,	// V_CMP_LT_F32_e32
    0U,	// V_CMP_LT_F32_e64
    0U,	// V_CMP_LT_F32_sdwa
    0U,	// V_CMP_LT_F64_e32
    0U,	// V_CMP_LT_F64_e64
    0U,	// V_CMP_LT_I16_e32
    0U,	// V_CMP_LT_I16_e64
    0U,	// V_CMP_LT_I16_sdwa
    0U,	// V_CMP_LT_I32_e32
    0U,	// V_CMP_LT_I32_e64
    0U,	// V_CMP_LT_I32_sdwa
    0U,	// V_CMP_LT_I64_e32
    0U,	// V_CMP_LT_I64_e64
    0U,	// V_CMP_LT_U16_e32
    0U,	// V_CMP_LT_U16_e64
    0U,	// V_CMP_LT_U16_sdwa
    0U,	// V_CMP_LT_U32_e32
    0U,	// V_CMP_LT_U32_e64
    0U,	// V_CMP_LT_U32_sdwa
    0U,	// V_CMP_LT_U64_e32
    0U,	// V_CMP_LT_U64_e64
    0U,	// V_CMP_NEQ_F16_e32
    0U,	// V_CMP_NEQ_F16_e64
    0U,	// V_CMP_NEQ_F16_sdwa
    0U,	// V_CMP_NEQ_F32_e32
    0U,	// V_CMP_NEQ_F32_e64
    0U,	// V_CMP_NEQ_F32_sdwa
    0U,	// V_CMP_NEQ_F64_e32
    0U,	// V_CMP_NEQ_F64_e64
    0U,	// V_CMP_NE_I16_e32
    0U,	// V_CMP_NE_I16_e64
    0U,	// V_CMP_NE_I16_sdwa
    0U,	// V_CMP_NE_I32_e32
    0U,	// V_CMP_NE_I32_e64
    0U,	// V_CMP_NE_I32_sdwa
    0U,	// V_CMP_NE_I64_e32
    0U,	// V_CMP_NE_I64_e64
    0U,	// V_CMP_NE_U16_e32
    0U,	// V_CMP_NE_U16_e64
    0U,	// V_CMP_NE_U16_sdwa
    0U,	// V_CMP_NE_U32_e32
    0U,	// V_CMP_NE_U32_e64
    0U,	// V_CMP_NE_U32_sdwa
    0U,	// V_CMP_NE_U64_e32
    0U,	// V_CMP_NE_U64_e64
    0U,	// V_CMP_NGE_F16_e32
    0U,	// V_CMP_NGE_F16_e64
    0U,	// V_CMP_NGE_F16_sdwa
    0U,	// V_CMP_NGE_F32_e32
    0U,	// V_CMP_NGE_F32_e64
    0U,	// V_CMP_NGE_F32_sdwa
    0U,	// V_CMP_NGE_F64_e32
    0U,	// V_CMP_NGE_F64_e64
    0U,	// V_CMP_NGT_F16_e32
    0U,	// V_CMP_NGT_F16_e64
    0U,	// V_CMP_NGT_F16_sdwa
    0U,	// V_CMP_NGT_F32_e32
    0U,	// V_CMP_NGT_F32_e64
    0U,	// V_CMP_NGT_F32_sdwa
    0U,	// V_CMP_NGT_F64_e32
    0U,	// V_CMP_NGT_F64_e64
    0U,	// V_CMP_NLE_F16_e32
    0U,	// V_CMP_NLE_F16_e64
    0U,	// V_CMP_NLE_F16_sdwa
    0U,	// V_CMP_NLE_F32_e32
    0U,	// V_CMP_NLE_F32_e64
    0U,	// V_CMP_NLE_F32_sdwa
    0U,	// V_CMP_NLE_F64_e32
    0U,	// V_CMP_NLE_F64_e64
    0U,	// V_CMP_NLG_F16_e32
    0U,	// V_CMP_NLG_F16_e64
    0U,	// V_CMP_NLG_F16_sdwa
    0U,	// V_CMP_NLG_F32_e32
    0U,	// V_CMP_NLG_F32_e64
    0U,	// V_CMP_NLG_F32_sdwa
    0U,	// V_CMP_NLG_F64_e32
    0U,	// V_CMP_NLG_F64_e64
    0U,	// V_CMP_NLT_F16_e32
    0U,	// V_CMP_NLT_F16_e64
    0U,	// V_CMP_NLT_F16_sdwa
    0U,	// V_CMP_NLT_F32_e32
    0U,	// V_CMP_NLT_F32_e64
    0U,	// V_CMP_NLT_F32_sdwa
    0U,	// V_CMP_NLT_F64_e32
    0U,	// V_CMP_NLT_F64_e64
    0U,	// V_CMP_O_F16_e32
    0U,	// V_CMP_O_F16_e64
    0U,	// V_CMP_O_F16_sdwa
    0U,	// V_CMP_O_F32_e32
    0U,	// V_CMP_O_F32_e64
    0U,	// V_CMP_O_F32_sdwa
    0U,	// V_CMP_O_F64_e32
    0U,	// V_CMP_O_F64_e64
    0U,	// V_CMP_TRU_F16_e32
    0U,	// V_CMP_TRU_F16_e64
    0U,	// V_CMP_TRU_F16_sdwa
    0U,	// V_CMP_TRU_F32_e32
    0U,	// V_CMP_TRU_F32_e64
    0U,	// V_CMP_TRU_F32_sdwa
    0U,	// V_CMP_TRU_F64_e32
    0U,	// V_CMP_TRU_F64_e64
    0U,	// V_CMP_T_I16_e32
    0U,	// V_CMP_T_I16_e64
    0U,	// V_CMP_T_I16_sdwa
    0U,	// V_CMP_T_I32_e32
    0U,	// V_CMP_T_I32_e64
    0U,	// V_CMP_T_I32_sdwa
    0U,	// V_CMP_T_I64_e32
    0U,	// V_CMP_T_I64_e64
    0U,	// V_CMP_T_U16_e32
    0U,	// V_CMP_T_U16_e64
    0U,	// V_CMP_T_U16_sdwa
    0U,	// V_CMP_T_U32_e32
    0U,	// V_CMP_T_U32_e64
    0U,	// V_CMP_T_U32_sdwa
    0U,	// V_CMP_T_U64_e32
    0U,	// V_CMP_T_U64_e64
    0U,	// V_CMP_U_F16_e32
    0U,	// V_CMP_U_F16_e64
    0U,	// V_CMP_U_F16_sdwa
    0U,	// V_CMP_U_F32_e32
    0U,	// V_CMP_U_F32_e64
    0U,	// V_CMP_U_F32_sdwa
    0U,	// V_CMP_U_F64_e32
    0U,	// V_CMP_U_F64_e64
    33U,	// V_CNDMASK_B32_dpp
    0U,	// V_CNDMASK_B32_e32
    0U,	// V_CNDMASK_B32_e64
    0U,	// V_CNDMASK_B32_sdwa
    0U,	// V_CNDMASK_B64_PSEUDO
    537U,	// V_COS_F16_dpp
    0U,	// V_COS_F16_e32
    0U,	// V_COS_F16_e64
    0U,	// V_COS_F16_sdwa
    537U,	// V_COS_F32_dpp
    0U,	// V_COS_F32_e32
    0U,	// V_COS_F32_e64
    0U,	// V_COS_F32_sdwa
    0U,	// V_CUBEID_F32
    0U,	// V_CUBEMA_F32
    0U,	// V_CUBESC_F32
    0U,	// V_CUBETC_F32
    537U,	// V_CVT_F16_F32_dpp
    0U,	// V_CVT_F16_F32_e32
    0U,	// V_CVT_F16_F32_e64
    0U,	// V_CVT_F16_F32_sdwa
    529U,	// V_CVT_F16_I16_dpp
    0U,	// V_CVT_F16_I16_e32
    0U,	// V_CVT_F16_I16_e64
    0U,	// V_CVT_F16_I16_sdwa
    529U,	// V_CVT_F16_U16_dpp
    0U,	// V_CVT_F16_U16_e32
    0U,	// V_CVT_F16_U16_e64
    0U,	// V_CVT_F16_U16_sdwa
    537U,	// V_CVT_F32_F16_dpp
    0U,	// V_CVT_F32_F16_e32
    0U,	// V_CVT_F32_F16_e64
    0U,	// V_CVT_F32_F16_sdwa
    0U,	// V_CVT_F32_F64_e32
    0U,	// V_CVT_F32_F64_e64
    529U,	// V_CVT_F32_I32_dpp
    0U,	// V_CVT_F32_I32_e32
    0U,	// V_CVT_F32_I32_e64
    0U,	// V_CVT_F32_I32_sdwa
    529U,	// V_CVT_F32_U32_dpp
    0U,	// V_CVT_F32_U32_e32
    0U,	// V_CVT_F32_U32_e64
    0U,	// V_CVT_F32_U32_sdwa
    529U,	// V_CVT_F32_UBYTE0_dpp
    0U,	// V_CVT_F32_UBYTE0_e32
    0U,	// V_CVT_F32_UBYTE0_e64
    0U,	// V_CVT_F32_UBYTE0_sdwa
    529U,	// V_CVT_F32_UBYTE1_dpp
    0U,	// V_CVT_F32_UBYTE1_e32
    0U,	// V_CVT_F32_UBYTE1_e64
    0U,	// V_CVT_F32_UBYTE1_sdwa
    529U,	// V_CVT_F32_UBYTE2_dpp
    0U,	// V_CVT_F32_UBYTE2_e32
    0U,	// V_CVT_F32_UBYTE2_e64
    0U,	// V_CVT_F32_UBYTE2_sdwa
    529U,	// V_CVT_F32_UBYTE3_dpp
    0U,	// V_CVT_F32_UBYTE3_e32
    0U,	// V_CVT_F32_UBYTE3_e64
    0U,	// V_CVT_F32_UBYTE3_sdwa
    0U,	// V_CVT_F64_F32_e32
    0U,	// V_CVT_F64_F32_e64
    0U,	// V_CVT_F64_I32_e32
    0U,	// V_CVT_F64_I32_e64
    0U,	// V_CVT_F64_U32_e32
    0U,	// V_CVT_F64_U32_e64
    537U,	// V_CVT_FLR_I32_F32_dpp
    0U,	// V_CVT_FLR_I32_F32_e32
    0U,	// V_CVT_FLR_I32_F32_e64
    0U,	// V_CVT_FLR_I32_F32_sdwa
    537U,	// V_CVT_I16_F16_dpp
    0U,	// V_CVT_I16_F16_e32
    0U,	// V_CVT_I16_F16_e64
    0U,	// V_CVT_I16_F16_sdwa
    537U,	// V_CVT_I32_F32_dpp
    0U,	// V_CVT_I32_F32_e32
    0U,	// V_CVT_I32_F32_e64
    0U,	// V_CVT_I32_F32_sdwa
    0U,	// V_CVT_I32_F64_e32
    0U,	// V_CVT_I32_F64_e64
    537U,	// V_CVT_NORM_I16_F16_dpp
    0U,	// V_CVT_NORM_I16_F16_e32
    0U,	// V_CVT_NORM_I16_F16_e64
    0U,	// V_CVT_NORM_I16_F16_sdwa
    537U,	// V_CVT_NORM_U16_F16_dpp
    0U,	// V_CVT_NORM_U16_F16_e32
    0U,	// V_CVT_NORM_U16_F16_e64
    0U,	// V_CVT_NORM_U16_F16_sdwa
    529U,	// V_CVT_OFF_F32_I4_dpp
    0U,	// V_CVT_OFF_F32_I4_e32
    0U,	// V_CVT_OFF_F32_I4_e64
    0U,	// V_CVT_OFF_F32_I4_sdwa
    0U,	// V_CVT_PKACCUM_U8_F32_e32
    0U,	// V_CVT_PKACCUM_U8_F32_e64
    0U,	// V_CVT_PKNORM_I16_F16
    0U,	// V_CVT_PKNORM_I16_F32_e32
    0U,	// V_CVT_PKNORM_I16_F32_e64
    0U,	// V_CVT_PKNORM_U16_F16
    0U,	// V_CVT_PKNORM_U16_F32_e32
    0U,	// V_CVT_PKNORM_U16_F32_e64
    0U,	// V_CVT_PKRTZ_F16_F32_e32
    0U,	// V_CVT_PKRTZ_F16_F32_e64
    0U,	// V_CVT_PK_I16_I32_e32
    0U,	// V_CVT_PK_I16_I32_e64
    0U,	// V_CVT_PK_U16_U32_e32
    0U,	// V_CVT_PK_U16_U32_e64
    0U,	// V_CVT_PK_U8_F32
    537U,	// V_CVT_RPI_I32_F32_dpp
    0U,	// V_CVT_RPI_I32_F32_e32
    0U,	// V_CVT_RPI_I32_F32_e64
    0U,	// V_CVT_RPI_I32_F32_sdwa
    537U,	// V_CVT_U16_F16_dpp
    0U,	// V_CVT_U16_F16_e32
    0U,	// V_CVT_U16_F16_e64
    0U,	// V_CVT_U16_F16_sdwa
    537U,	// V_CVT_U32_F32_dpp
    0U,	// V_CVT_U32_F32_e32
    0U,	// V_CVT_U32_F32_e64
    0U,	// V_CVT_U32_F32_sdwa
    0U,	// V_CVT_U32_F64_e32
    0U,	// V_CVT_U32_F64_e64
    0U,	// V_DIV_FIXUP_F16
    0U,	// V_DIV_FIXUP_F16_gfx9
    0U,	// V_DIV_FIXUP_F32
    0U,	// V_DIV_FIXUP_F64
    0U,	// V_DIV_FMAS_F32
    0U,	// V_DIV_FMAS_F64
    0U,	// V_DIV_SCALE_F32
    0U,	// V_DIV_SCALE_F64
    8488U,	// V_DOT2C_F32_F16_dpp
    0U,	// V_DOT2C_F32_F16_e32
    0U,	// V_DOT2C_F32_F16_e64
    8496U,	// V_DOT2C_I32_I16_dpp
    0U,	// V_DOT2C_I32_I16_e32
    0U,	// V_DOT2C_I32_I16_e64
    0U,	// V_DOT2_F32_F16
    0U,	// V_DOT2_I32_I16
    0U,	// V_DOT2_U32_U16
    8496U,	// V_DOT4C_I32_I8_dpp
    0U,	// V_DOT4C_I32_I8_e32
    0U,	// V_DOT4C_I32_I8_e64
    0U,	// V_DOT4_I32_I8
    0U,	// V_DOT4_U32_U8
    8496U,	// V_DOT8C_I32_I4_dpp
    0U,	// V_DOT8C_I32_I4_e32
    0U,	// V_DOT8C_I32_I4_e64
    0U,	// V_DOT8_I32_I4
    0U,	// V_DOT8_U32_U4
    537U,	// V_EXP_F16_dpp
    0U,	// V_EXP_F16_e32
    0U,	// V_EXP_F16_e64
    0U,	// V_EXP_F16_sdwa
    537U,	// V_EXP_F32_dpp
    0U,	// V_EXP_F32_e32
    0U,	// V_EXP_F32_e64
    0U,	// V_EXP_F32_sdwa
    537U,	// V_EXP_LEGACY_F32_dpp
    0U,	// V_EXP_LEGACY_F32_e32
    0U,	// V_EXP_LEGACY_F32_e64
    0U,	// V_EXP_LEGACY_F32_sdwa
    529U,	// V_FFBH_I32_dpp
    0U,	// V_FFBH_I32_e32
    0U,	// V_FFBH_I32_e64
    0U,	// V_FFBH_I32_sdwa
    529U,	// V_FFBH_U32_dpp
    0U,	// V_FFBH_U32_e32
    0U,	// V_FFBH_U32_e64
    0U,	// V_FFBH_U32_sdwa
    529U,	// V_FFBL_B32_dpp
    0U,	// V_FFBL_B32_e32
    0U,	// V_FFBL_B32_e64
    0U,	// V_FFBL_B32_sdwa
    537U,	// V_FLOOR_F16_dpp
    0U,	// V_FLOOR_F16_e32
    0U,	// V_FLOOR_F16_e64
    0U,	// V_FLOOR_F16_sdwa
    537U,	// V_FLOOR_F32_dpp
    0U,	// V_FLOOR_F32_e32
    0U,	// V_FLOOR_F32_e64
    0U,	// V_FLOOR_F32_sdwa
    0U,	// V_FLOOR_F64_e32
    0U,	// V_FLOOR_F64_e64
    0U,	// V_FMAAK_F16
    0U,	// V_FMAAK_F32
    8488U,	// V_FMAC_F16_dpp
    0U,	// V_FMAC_F16_e32
    0U,	// V_FMAC_F16_e64
    0U,	// V_FMAC_F16_sdwa
    8488U,	// V_FMAC_F32_dpp
    0U,	// V_FMAC_F32_e32
    0U,	// V_FMAC_F32_e64
    0U,	// V_FMAC_F32_sdwa
    0U,	// V_FMAMK_F16
    0U,	// V_FMAMK_F32
    0U,	// V_FMA_F16
    0U,	// V_FMA_F16_gfx9
    0U,	// V_FMA_F32
    0U,	// V_FMA_F64
    0U,	// V_FMA_LEGACY_F32
    0U,	// V_FMA_MIXHI_F16
    0U,	// V_FMA_MIXLO_F16
    0U,	// V_FMA_MIX_F32
    537U,	// V_FRACT_F16_dpp
    0U,	// V_FRACT_F16_e32
    0U,	// V_FRACT_F16_e64
    0U,	// V_FRACT_F16_sdwa
    537U,	// V_FRACT_F32_dpp
    0U,	// V_FRACT_F32_e32
    0U,	// V_FRACT_F32_e64
    0U,	// V_FRACT_F32_sdwa
    0U,	// V_FRACT_F64_e32
    0U,	// V_FRACT_F64_e64
    537U,	// V_FREXP_EXP_I16_F16_dpp
    0U,	// V_FREXP_EXP_I16_F16_e32
    0U,	// V_FREXP_EXP_I16_F16_e64
    0U,	// V_FREXP_EXP_I16_F16_sdwa
    537U,	// V_FREXP_EXP_I32_F32_dpp
    0U,	// V_FREXP_EXP_I32_F32_e32
    0U,	// V_FREXP_EXP_I32_F32_e64
    0U,	// V_FREXP_EXP_I32_F32_sdwa
    0U,	// V_FREXP_EXP_I32_F64_e32
    0U,	// V_FREXP_EXP_I32_F64_e64
    537U,	// V_FREXP_MANT_F16_dpp
    0U,	// V_FREXP_MANT_F16_e32
    0U,	// V_FREXP_MANT_F16_e64
    0U,	// V_FREXP_MANT_F16_sdwa
    537U,	// V_FREXP_MANT_F32_dpp
    0U,	// V_FREXP_MANT_F32_e32
    0U,	// V_FREXP_MANT_F32_e64
    0U,	// V_FREXP_MANT_F32_sdwa
    0U,	// V_FREXP_MANT_F64_e32
    0U,	// V_FREXP_MANT_F64_e64
    0U,	// V_INDIRECT_REG_WRITE_B32_V1
    0U,	// V_INDIRECT_REG_WRITE_B32_V16
    0U,	// V_INDIRECT_REG_WRITE_B32_V2
    0U,	// V_INDIRECT_REG_WRITE_B32_V3
    0U,	// V_INDIRECT_REG_WRITE_B32_V32
    0U,	// V_INDIRECT_REG_WRITE_B32_V4
    0U,	// V_INDIRECT_REG_WRITE_B32_V5
    0U,	// V_INDIRECT_REG_WRITE_B32_V8
    0U,	// V_INTERP_MOV_F32
    0U,	// V_INTERP_MOV_F32_e64
    0U,	// V_INTERP_P1LL_F16
    0U,	// V_INTERP_P1LV_F16
    0U,	// V_INTERP_P1_F32
    0U,	// V_INTERP_P1_F32_16bank
    0U,	// V_INTERP_P1_F32_e64
    0U,	// V_INTERP_P2_F16
    0U,	// V_INTERP_P2_F16_gfx9
    0U,	// V_INTERP_P2_F32
    0U,	// V_INTERP_P2_F32_e64
    568U,	// V_LDEXP_F16_dpp
    0U,	// V_LDEXP_F16_e32
    0U,	// V_LDEXP_F16_e64
    0U,	// V_LDEXP_F16_sdwa
    0U,	// V_LDEXP_F32_e32
    0U,	// V_LDEXP_F32_e64
    0U,	// V_LDEXP_F64
    0U,	// V_LERP_U8
    537U,	// V_LOG_CLAMP_F32_dpp
    0U,	// V_LOG_CLAMP_F32_e32
    0U,	// V_LOG_CLAMP_F32_e64
    0U,	// V_LOG_CLAMP_F32_sdwa
    537U,	// V_LOG_F16_dpp
    0U,	// V_LOG_F16_e32
    0U,	// V_LOG_F16_e64
    0U,	// V_LOG_F16_sdwa
    537U,	// V_LOG_F32_dpp
    0U,	// V_LOG_F32_e32
    0U,	// V_LOG_F32_e64
    0U,	// V_LOG_F32_sdwa
    537U,	// V_LOG_LEGACY_F32_dpp
    0U,	// V_LOG_LEGACY_F32_e32
    0U,	// V_LOG_LEGACY_F32_e64
    0U,	// V_LOG_LEGACY_F32_sdwa
    256U,	// V_LSHLREV_B16_dpp
    0U,	// V_LSHLREV_B16_e32
    0U,	// V_LSHLREV_B16_e64
    0U,	// V_LSHLREV_B16_sdwa
    256U,	// V_LSHLREV_B32_dpp
    0U,	// V_LSHLREV_B32_e32
    0U,	// V_LSHLREV_B32_e64
    0U,	// V_LSHLREV_B32_sdwa
    0U,	// V_LSHLREV_B64
    0U,	// V_LSHL_ADD_U32
    256U,	// V_LSHL_B32_dpp
    0U,	// V_LSHL_B32_e32
    0U,	// V_LSHL_B32_e64
    0U,	// V_LSHL_B32_sdwa
    0U,	// V_LSHL_B64
    0U,	// V_LSHL_OR_B32
    256U,	// V_LSHRREV_B16_dpp
    0U,	// V_LSHRREV_B16_e32
    0U,	// V_LSHRREV_B16_e64
    0U,	// V_LSHRREV_B16_sdwa
    256U,	// V_LSHRREV_B32_dpp
    0U,	// V_LSHRREV_B32_e32
    0U,	// V_LSHRREV_B32_e64
    0U,	// V_LSHRREV_B32_sdwa
    0U,	// V_LSHRREV_B64
    256U,	// V_LSHR_B32_dpp
    0U,	// V_LSHR_B32_e32
    0U,	// V_LSHR_B32_e64
    0U,	// V_LSHR_B32_sdwa
    0U,	// V_LSHR_B64
    8488U,	// V_MAC_F16_dpp
    0U,	// V_MAC_F16_e32
    0U,	// V_MAC_F16_e64
    0U,	// V_MAC_F16_sdwa
    8488U,	// V_MAC_F32_dpp
    0U,	// V_MAC_F32_e32
    0U,	// V_MAC_F32_e64
    0U,	// V_MAC_F32_sdwa
    520U,	// V_MAC_LEGACY_F32_dpp
    0U,	// V_MAC_LEGACY_F32_e32
    0U,	// V_MAC_LEGACY_F32_e64
    0U,	// V_MAC_LEGACY_F32_sdwa
    0U,	// V_MADAK_F16
    0U,	// V_MADAK_F32
    0U,	// V_MADMK_F16
    0U,	// V_MADMK_F32
    0U,	// V_MAD_F16
    0U,	// V_MAD_F16_gfx9
    0U,	// V_MAD_F32
    0U,	// V_MAD_I16
    0U,	// V_MAD_I16_gfx9
    0U,	// V_MAD_I32_I16
    0U,	// V_MAD_I32_I24
    0U,	// V_MAD_I64_I32
    0U,	// V_MAD_LEGACY_F32
    0U,	// V_MAD_MIXHI_F16
    0U,	// V_MAD_MIXLO_F16
    0U,	// V_MAD_MIX_F32
    0U,	// V_MAD_U16
    0U,	// V_MAD_U16_gfx9
    0U,	// V_MAD_U32_U16
    0U,	// V_MAD_U32_U24
    0U,	// V_MAD_U64_U32
    0U,	// V_MAX3_F16
    0U,	// V_MAX3_F32
    0U,	// V_MAX3_I16
    0U,	// V_MAX3_I32
    0U,	// V_MAX3_U16
    0U,	// V_MAX3_U32
    520U,	// V_MAX_F16_dpp
    0U,	// V_MAX_F16_e32
    0U,	// V_MAX_F16_e64
    0U,	// V_MAX_F16_sdwa
    520U,	// V_MAX_F32_dpp
    0U,	// V_MAX_F32_e32
    0U,	// V_MAX_F32_e64
    0U,	// V_MAX_F32_sdwa
    0U,	// V_MAX_F64
    256U,	// V_MAX_I16_dpp
    0U,	// V_MAX_I16_e32
    0U,	// V_MAX_I16_e64
    0U,	// V_MAX_I16_sdwa
    256U,	// V_MAX_I32_dpp
    0U,	// V_MAX_I32_e32
    0U,	// V_MAX_I32_e64
    0U,	// V_MAX_I32_sdwa
    520U,	// V_MAX_LEGACY_F32_dpp
    0U,	// V_MAX_LEGACY_F32_e32
    0U,	// V_MAX_LEGACY_F32_e64
    0U,	// V_MAX_LEGACY_F32_sdwa
    256U,	// V_MAX_U16_dpp
    0U,	// V_MAX_U16_e32
    0U,	// V_MAX_U16_e64
    0U,	// V_MAX_U16_sdwa
    256U,	// V_MAX_U32_dpp
    0U,	// V_MAX_U32_e32
    0U,	// V_MAX_U32_e64
    0U,	// V_MAX_U32_sdwa
    0U,	// V_MBCNT_HI_U32_B32_e32
    0U,	// V_MBCNT_HI_U32_B32_e64
    0U,	// V_MBCNT_LO_U32_B32_e32
    0U,	// V_MBCNT_LO_U32_B32_e64
    0U,	// V_MED3_F16
    0U,	// V_MED3_F32
    0U,	// V_MED3_I16
    0U,	// V_MED3_I32
    0U,	// V_MED3_U16
    0U,	// V_MED3_U32
    0U,	// V_MFMA_F32_16X16X16F16
    0U,	// V_MFMA_F32_16X16X1F32
    0U,	// V_MFMA_F32_16X16X2BF16
    0U,	// V_MFMA_F32_16X16X4F16
    0U,	// V_MFMA_F32_16X16X4F32
    0U,	// V_MFMA_F32_16X16X8BF16
    0U,	// V_MFMA_F32_32X32X1F32
    0U,	// V_MFMA_F32_32X32X2BF16
    0U,	// V_MFMA_F32_32X32X2F32
    0U,	// V_MFMA_F32_32X32X4BF16
    0U,	// V_MFMA_F32_32X32X4F16
    0U,	// V_MFMA_F32_32X32X8F16
    0U,	// V_MFMA_F32_4X4X1F32
    0U,	// V_MFMA_F32_4X4X2BF16
    0U,	// V_MFMA_F32_4X4X4F16
    0U,	// V_MFMA_I32_16X16X16I8
    0U,	// V_MFMA_I32_16X16X4I8
    0U,	// V_MFMA_I32_32X32X4I8
    0U,	// V_MFMA_I32_32X32X8I8
    0U,	// V_MFMA_I32_4X4X4I8
    0U,	// V_MIN3_F16
    0U,	// V_MIN3_F32
    0U,	// V_MIN3_I16
    0U,	// V_MIN3_I32
    0U,	// V_MIN3_U16
    0U,	// V_MIN3_U32
    520U,	// V_MIN_F16_dpp
    0U,	// V_MIN_F16_e32
    0U,	// V_MIN_F16_e64
    0U,	// V_MIN_F16_sdwa
    520U,	// V_MIN_F32_dpp
    0U,	// V_MIN_F32_e32
    0U,	// V_MIN_F32_e64
    0U,	// V_MIN_F32_sdwa
    0U,	// V_MIN_F64
    256U,	// V_MIN_I16_dpp
    0U,	// V_MIN_I16_e32
    0U,	// V_MIN_I16_e64
    0U,	// V_MIN_I16_sdwa
    256U,	// V_MIN_I32_dpp
    0U,	// V_MIN_I32_e32
    0U,	// V_MIN_I32_e64
    0U,	// V_MIN_I32_sdwa
    520U,	// V_MIN_LEGACY_F32_dpp
    0U,	// V_MIN_LEGACY_F32_e32
    0U,	// V_MIN_LEGACY_F32_e64
    0U,	// V_MIN_LEGACY_F32_sdwa
    256U,	// V_MIN_U16_dpp
    0U,	// V_MIN_U16_e32
    0U,	// V_MIN_U16_e64
    0U,	// V_MIN_U16_sdwa
    256U,	// V_MIN_U32_dpp
    0U,	// V_MIN_U32_e32
    0U,	// V_MIN_U32_e64
    0U,	// V_MIN_U32_sdwa
    0U,	// V_MOVRELD_B32_dpp
    0U,	// V_MOVRELD_B32_e32
    0U,	// V_MOVRELD_B32_e64
    0U,	// V_MOVRELD_B32_sdwa
    0U,	// V_MOVRELSD_2_B32_dpp
    0U,	// V_MOVRELSD_2_B32_e32
    0U,	// V_MOVRELSD_2_B32_e64
    0U,	// V_MOVRELSD_2_B32_sdwa
    0U,	// V_MOVRELSD_B32_dpp
    0U,	// V_MOVRELSD_B32_e32
    0U,	// V_MOVRELSD_B32_e64
    0U,	// V_MOVRELSD_B32_sdwa
    529U,	// V_MOVRELS_B32_dpp
    0U,	// V_MOVRELS_B32_e32
    0U,	// V_MOVRELS_B32_e64
    0U,	// V_MOVRELS_B32_sdwa
    529U,	// V_MOV_B32_dpp
    0U,	// V_MOV_B32_e32
    0U,	// V_MOV_B32_e64
    0U,	// V_MOV_B32_indirect
    0U,	// V_MOV_B32_sdwa
    529U,	// V_MOV_B64_DPP_PSEUDO
    0U,	// V_MOV_B64_PSEUDO
    0U,	// V_MQSAD_PK_U16_U8
    0U,	// V_MQSAD_U32_U8
    0U,	// V_MSAD_U8
    0U,	// V_MULLIT_F32
    520U,	// V_MUL_F16_dpp
    0U,	// V_MUL_F16_e32
    0U,	// V_MUL_F16_e64
    0U,	// V_MUL_F16_sdwa
    520U,	// V_MUL_F32_dpp
    0U,	// V_MUL_F32_e32
    0U,	// V_MUL_F32_e64
    0U,	// V_MUL_F32_sdwa
    0U,	// V_MUL_F64
    0U,	// V_MUL_HI_I32
    256U,	// V_MUL_HI_I32_I24_dpp
    0U,	// V_MUL_HI_I32_I24_e32
    0U,	// V_MUL_HI_I32_I24_e64
    0U,	// V_MUL_HI_I32_I24_sdwa
    0U,	// V_MUL_HI_U32
    256U,	// V_MUL_HI_U32_U24_dpp
    0U,	// V_MUL_HI_U32_U24_e32
    0U,	// V_MUL_HI_U32_U24_e64
    0U,	// V_MUL_HI_U32_U24_sdwa
    256U,	// V_MUL_I32_I24_dpp
    0U,	// V_MUL_I32_I24_e32
    0U,	// V_MUL_I32_I24_e64
    0U,	// V_MUL_I32_I24_sdwa
    520U,	// V_MUL_LEGACY_F32_dpp
    0U,	// V_MUL_LEGACY_F32_e32
    0U,	// V_MUL_LEGACY_F32_e64
    0U,	// V_MUL_LEGACY_F32_sdwa
    0U,	// V_MUL_LO_I32
    256U,	// V_MUL_LO_U16_dpp
    0U,	// V_MUL_LO_U16_e32
    0U,	// V_MUL_LO_U16_e64
    0U,	// V_MUL_LO_U16_sdwa
    0U,	// V_MUL_LO_U32
    256U,	// V_MUL_U32_U24_dpp
    0U,	// V_MUL_U32_U24_e32
    0U,	// V_MUL_U32_U24_e64
    0U,	// V_MUL_U32_U24_sdwa
    0U,	// V_NOP_e32
    0U,	// V_NOP_e64
    0U,	// V_NOP_sdwa
    529U,	// V_NOT_B32_dpp
    0U,	// V_NOT_B32_e32
    0U,	// V_NOT_B32_e64
    0U,	// V_NOT_B32_sdwa
    0U,	// V_OR3_B32
    256U,	// V_OR_B32_dpp
    0U,	// V_OR_B32_e32
    0U,	// V_OR_B32_e64
    0U,	// V_OR_B32_sdwa
    0U,	// V_PACK_B32_F16
    0U,	// V_PERMLANE16_B32
    0U,	// V_PERMLANEX16_B32
    0U,	// V_PERM_B32
    0U,	// V_PIPEFLUSH_e32
    0U,	// V_PIPEFLUSH_e64
    0U,	// V_PIPEFLUSH_sdwa
    0U,	// V_PK_ADD_F16
    0U,	// V_PK_ADD_I16
    0U,	// V_PK_ADD_U16
    0U,	// V_PK_ASHRREV_I16
    520U,	// V_PK_FMAC_F16_dpp
    0U,	// V_PK_FMAC_F16_e32
    0U,	// V_PK_FMAC_F16_e64
    0U,	// V_PK_FMAC_F16_sdwa
    0U,	// V_PK_FMA_F16
    0U,	// V_PK_LSHLREV_B16
    0U,	// V_PK_LSHRREV_B16
    0U,	// V_PK_MAD_I16
    0U,	// V_PK_MAD_U16
    0U,	// V_PK_MAX_F16
    0U,	// V_PK_MAX_I16
    0U,	// V_PK_MAX_U16
    0U,	// V_PK_MIN_F16
    0U,	// V_PK_MIN_I16
    0U,	// V_PK_MIN_U16
    0U,	// V_PK_MUL_F16
    0U,	// V_PK_MUL_LO_U16
    0U,	// V_PK_SUB_I16
    0U,	// V_PK_SUB_U16
    0U,	// V_QSAD_PK_U16_U8
    537U,	// V_RCP_CLAMP_F32_dpp
    0U,	// V_RCP_CLAMP_F32_e32
    0U,	// V_RCP_CLAMP_F32_e64
    0U,	// V_RCP_CLAMP_F32_sdwa
    0U,	// V_RCP_CLAMP_F64_e32
    0U,	// V_RCP_CLAMP_F64_e64
    537U,	// V_RCP_F16_dpp
    0U,	// V_RCP_F16_e32
    0U,	// V_RCP_F16_e64
    0U,	// V_RCP_F16_sdwa
    537U,	// V_RCP_F32_dpp
    0U,	// V_RCP_F32_e32
    0U,	// V_RCP_F32_e64
    0U,	// V_RCP_F32_sdwa
    0U,	// V_RCP_F64_e32
    0U,	// V_RCP_F64_e64
    537U,	// V_RCP_IFLAG_F32_dpp
    0U,	// V_RCP_IFLAG_F32_e32
    0U,	// V_RCP_IFLAG_F32_e64
    0U,	// V_RCP_IFLAG_F32_sdwa
    537U,	// V_RCP_LEGACY_F32_dpp
    0U,	// V_RCP_LEGACY_F32_e32
    0U,	// V_RCP_LEGACY_F32_e64
    0U,	// V_RCP_LEGACY_F32_sdwa
    0U,	// V_READLANE_B32
    537U,	// V_RNDNE_F16_dpp
    0U,	// V_RNDNE_F16_e32
    0U,	// V_RNDNE_F16_e64
    0U,	// V_RNDNE_F16_sdwa
    537U,	// V_RNDNE_F32_dpp
    0U,	// V_RNDNE_F32_e32
    0U,	// V_RNDNE_F32_e64
    0U,	// V_RNDNE_F32_sdwa
    0U,	// V_RNDNE_F64_e32
    0U,	// V_RNDNE_F64_e64
    537U,	// V_RSQ_CLAMP_F32_dpp
    0U,	// V_RSQ_CLAMP_F32_e32
    0U,	// V_RSQ_CLAMP_F32_e64
    0U,	// V_RSQ_CLAMP_F32_sdwa
    0U,	// V_RSQ_CLAMP_F64_e32
    0U,	// V_RSQ_CLAMP_F64_e64
    537U,	// V_RSQ_F16_dpp
    0U,	// V_RSQ_F16_e32
    0U,	// V_RSQ_F16_e64
    0U,	// V_RSQ_F16_sdwa
    537U,	// V_RSQ_F32_dpp
    0U,	// V_RSQ_F32_e32
    0U,	// V_RSQ_F32_e64
    0U,	// V_RSQ_F32_sdwa
    0U,	// V_RSQ_F64_e32
    0U,	// V_RSQ_F64_e64
    537U,	// V_RSQ_LEGACY_F32_dpp
    0U,	// V_RSQ_LEGACY_F32_e32
    0U,	// V_RSQ_LEGACY_F32_e64
    0U,	// V_RSQ_LEGACY_F32_sdwa
    0U,	// V_SAD_HI_U8
    0U,	// V_SAD_U16
    0U,	// V_SAD_U32
    0U,	// V_SAD_U8
    529U,	// V_SAT_PK_U8_I16_dpp
    0U,	// V_SAT_PK_U8_I16_e32
    0U,	// V_SAT_PK_U8_I16_e64
    0U,	// V_SAT_PK_U8_I16_sdwa
    529U,	// V_SCREEN_PARTITION_4SE_B32_dpp
    0U,	// V_SCREEN_PARTITION_4SE_B32_e32
    0U,	// V_SCREEN_PARTITION_4SE_B32_e64
    0U,	// V_SCREEN_PARTITION_4SE_B32_sdwa
    0U,	// V_SET_INACTIVE_B32
    0U,	// V_SET_INACTIVE_B64
    537U,	// V_SIN_F16_dpp
    0U,	// V_SIN_F16_e32
    0U,	// V_SIN_F16_e64
    0U,	// V_SIN_F16_sdwa
    537U,	// V_SIN_F32_dpp
    0U,	// V_SIN_F32_e32
    0U,	// V_SIN_F32_e64
    0U,	// V_SIN_F32_sdwa
    537U,	// V_SQRT_F16_dpp
    0U,	// V_SQRT_F16_e32
    0U,	// V_SQRT_F16_e64
    0U,	// V_SQRT_F16_sdwa
    537U,	// V_SQRT_F32_dpp
    0U,	// V_SQRT_F32_e32
    0U,	// V_SQRT_F32_e64
    0U,	// V_SQRT_F32_sdwa
    0U,	// V_SQRT_F64_e32
    0U,	// V_SQRT_F64_e64
    0U,	// V_SUBBREV_U32_dpp
    0U,	// V_SUBBREV_U32_e32
    0U,	// V_SUBBREV_U32_e64
    0U,	// V_SUBBREV_U32_sdwa
    0U,	// V_SUBB_U32_dpp
    0U,	// V_SUBB_U32_e32
    0U,	// V_SUBB_U32_e64
    0U,	// V_SUBB_U32_sdwa
    256U,	// V_SUBREV_CO_U32_dpp
    0U,	// V_SUBREV_CO_U32_e32
    0U,	// V_SUBREV_CO_U32_e64
    0U,	// V_SUBREV_CO_U32_sdwa
    520U,	// V_SUBREV_F16_dpp
    0U,	// V_SUBREV_F16_e32
    0U,	// V_SUBREV_F16_e64
    0U,	// V_SUBREV_F16_sdwa
    520U,	// V_SUBREV_F32_dpp
    0U,	// V_SUBREV_F32_e32
    0U,	// V_SUBREV_F32_e64
    0U,	// V_SUBREV_F32_sdwa
    256U,	// V_SUBREV_U16_dpp
    0U,	// V_SUBREV_U16_e32
    0U,	// V_SUBREV_U16_e64
    0U,	// V_SUBREV_U16_sdwa
    256U,	// V_SUBREV_U32_dpp
    0U,	// V_SUBREV_U32_e32
    0U,	// V_SUBREV_U32_e64
    0U,	// V_SUBREV_U32_sdwa
    256U,	// V_SUB_CO_U32_dpp
    0U,	// V_SUB_CO_U32_e32
    0U,	// V_SUB_CO_U32_e64
    0U,	// V_SUB_CO_U32_sdwa
    520U,	// V_SUB_F16_dpp
    0U,	// V_SUB_F16_e32
    0U,	// V_SUB_F16_e64
    0U,	// V_SUB_F16_sdwa
    520U,	// V_SUB_F32_dpp
    0U,	// V_SUB_F32_e32
    0U,	// V_SUB_F32_e64
    0U,	// V_SUB_F32_sdwa
    0U,	// V_SUB_I16
    0U,	// V_SUB_I32
    256U,	// V_SUB_U16_dpp
    0U,	// V_SUB_U16_e32
    0U,	// V_SUB_U16_e64
    0U,	// V_SUB_U16_sdwa
    256U,	// V_SUB_U32_dpp
    0U,	// V_SUB_U32_e32
    0U,	// V_SUB_U32_e64
    0U,	// V_SUB_U32_sdwa
    0U,	// V_SUB_U64_PSEUDO
    0U,	// V_SWAPREL_B32
    0U,	// V_SWAP_B32
    0U,	// V_TRIG_PREOP_F64
    537U,	// V_TRUNC_F16_dpp
    0U,	// V_TRUNC_F16_e32
    0U,	// V_TRUNC_F16_e64
    0U,	// V_TRUNC_F16_sdwa
    537U,	// V_TRUNC_F32_dpp
    0U,	// V_TRUNC_F32_e32
    0U,	// V_TRUNC_F32_e64
    0U,	// V_TRUNC_F32_sdwa
    0U,	// V_TRUNC_F64_e32
    0U,	// V_TRUNC_F64_e64
    0U,	// V_WRITELANE_B32
    0U,	// V_XAD_U32
    256U,	// V_XNOR_B32_dpp
    0U,	// V_XNOR_B32_e32
    0U,	// V_XNOR_B32_e64
    0U,	// V_XNOR_B32_sdwa
    0U,	// V_XOR3_B32
    256U,	// V_XOR_B32_dpp
    0U,	// V_XOR_B32_e32
    0U,	// V_XOR_B32_e64
    0U,	// V_XOR_B32_sdwa
    0U,	// WAVE_BARRIER
    0U,	// WQM
    0U,	// WWM
    279296U,	// BUFFER_ATOMIC_ADD_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_ADD_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_ADD_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_ADD_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_ADD_BOTHEN_vi
    8938304U,	// BUFFER_ATOMIC_ADD_F32_BOTHEN_vi
    9200448U,	// BUFFER_ATOMIC_ADD_F32_IDXEN_vi
    9462592U,	// BUFFER_ATOMIC_ADD_F32_OFFEN_vi
    33856U,	// BUFFER_ATOMIC_ADD_F32_OFFSET_vi
    803584U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_ADD_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_ADD_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_ADD_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_ADD_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_ADD_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_ADD_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_ADD_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_ADD_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_ADD_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_ADD_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_ADD_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_ADD_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_ADD_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_ADD_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_ADD_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_ADD_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_ADD_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_ADD_X2_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_AND_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_AND_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_AND_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_AND_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_AND_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_AND_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_AND_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_AND_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_AND_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_AND_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_AND_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_AND_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_AND_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_AND_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_AND_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_AND_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_AND_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_AND_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_AND_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_AND_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_AND_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_AND_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_AND_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_AND_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_AND_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_AND_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_AND_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_AND_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_AND_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_AND_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_AND_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_AND_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_AND_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_AND_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_AND_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_AND_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_AND_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_AND_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_AND_X2_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_CMPSWAP_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_CMPSWAP_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_CMPSWAP_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_CMPSWAP_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_CMPSWAP_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_CMPSWAP_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_CMPSWAP_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_CMPSWAP_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_CMPSWAP_X2_OFFSET_vi
    541440U,	// BUFFER_ATOMIC_CSUB_BOTHEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_CSUB_IDXEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_CSUB_OFFEN_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_CSUB_OFFSET_RTN_gfx10
    279296U,	// BUFFER_ATOMIC_DEC_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_DEC_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_DEC_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_DEC_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_DEC_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_DEC_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_DEC_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_DEC_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_DEC_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_DEC_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_DEC_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_DEC_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_DEC_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_DEC_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_DEC_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_DEC_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_DEC_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_DEC_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_DEC_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_DEC_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_DEC_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_DEC_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_DEC_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_DEC_X2_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_FCMPSWAP_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_RTN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_FCMPSWAP_BOTHEN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_RTN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_FCMPSWAP_IDXEN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_RTN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_FCMPSWAP_OFFEN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_RTN_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_FCMPSWAP_OFFSET_gfx6_gfx7
    279296U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_FCMPSWAP_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_RTN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_FCMPSWAP_X2_BOTHEN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_RTN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_FCMPSWAP_X2_IDXEN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_RTN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFEN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_RTN_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_FCMPSWAP_X2_OFFSET_gfx6_gfx7
    279296U,	// BUFFER_ATOMIC_FMAX_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_FMAX_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_FMAX_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_FMAX_BOTHEN_RTN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_FMAX_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_FMAX_BOTHEN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_FMAX_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_FMAX_IDXEN_RTN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_FMAX_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_FMAX_IDXEN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_FMAX_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_FMAX_OFFEN_RTN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_FMAX_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_FMAX_OFFEN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_FMAX_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_FMAX_OFFSET_RTN_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_FMAX_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_FMAX_OFFSET_gfx6_gfx7
    279296U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_FMAX_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_RTN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_FMAX_X2_BOTHEN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_RTN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_FMAX_X2_IDXEN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_RTN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_FMAX_X2_OFFEN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_RTN_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_FMAX_X2_OFFSET_gfx6_gfx7
    279296U,	// BUFFER_ATOMIC_FMIN_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_FMIN_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_FMIN_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_FMIN_BOTHEN_RTN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_FMIN_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_FMIN_BOTHEN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_FMIN_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_FMIN_IDXEN_RTN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_FMIN_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_FMIN_IDXEN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_FMIN_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_FMIN_OFFEN_RTN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_FMIN_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_FMIN_OFFEN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_FMIN_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_FMIN_OFFSET_RTN_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_FMIN_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_FMIN_OFFSET_gfx6_gfx7
    279296U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_FMIN_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_RTN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_FMIN_X2_BOTHEN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_RTN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_FMIN_X2_IDXEN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_RTN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_FMIN_X2_OFFEN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_RTN_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_FMIN_X2_OFFSET_gfx6_gfx7
    279296U,	// BUFFER_ATOMIC_INC_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_INC_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_INC_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_INC_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_INC_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_INC_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_INC_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_INC_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_INC_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_INC_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_INC_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_INC_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_INC_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_INC_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_INC_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_INC_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_INC_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_INC_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_INC_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_INC_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_INC_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_INC_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_INC_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_INC_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_INC_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_INC_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_INC_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_INC_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_INC_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_INC_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_INC_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_INC_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_INC_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_INC_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_INC_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_INC_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_INC_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_INC_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_INC_X2_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_OR_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_OR_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_OR_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_OR_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_OR_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_OR_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_OR_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_OR_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_OR_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_OR_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_OR_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_OR_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_OR_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_OR_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_OR_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_OR_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_OR_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_OR_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_OR_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_OR_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_OR_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_OR_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_OR_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_OR_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_OR_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_OR_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_OR_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_OR_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_OR_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_OR_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_OR_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_OR_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_OR_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_OR_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_OR_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_OR_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_OR_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_OR_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_OR_X2_OFFSET_vi
    8938304U,	// BUFFER_ATOMIC_PK_ADD_F16_BOTHEN_vi
    9200448U,	// BUFFER_ATOMIC_PK_ADD_F16_IDXEN_vi
    9462592U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFEN_vi
    33856U,	// BUFFER_ATOMIC_PK_ADD_F16_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_SMAX_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_SMAX_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SMAX_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_SMAX_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_SMAX_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_SMAX_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_SMAX_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_SMAX_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_SMAX_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_SMAX_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_SMAX_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_SMAX_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_SMAX_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_SMAX_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_SMAX_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_SMAX_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_SMAX_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_SMAX_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_SMAX_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_SMAX_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_SMAX_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_SMAX_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_SMAX_X2_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_SMIN_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_SMIN_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SMIN_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_SMIN_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_SMIN_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_SMIN_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_SMIN_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_SMIN_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_SMIN_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_SMIN_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_SMIN_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_SMIN_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_SMIN_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_SMIN_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_SMIN_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_SMIN_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_SMIN_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_SMIN_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_SMIN_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_SMIN_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_SMIN_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_SMIN_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_SMIN_X2_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_SUB_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_SUB_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SUB_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_SUB_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_SUB_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_SUB_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_SUB_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_SUB_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_SUB_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_SUB_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_SUB_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_SUB_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_SUB_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_SUB_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_SUB_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_SUB_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_SUB_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_SUB_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_SUB_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_SUB_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_SUB_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_SUB_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_SUB_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_SUB_X2_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_SWAP_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_SWAP_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SWAP_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_SWAP_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_SWAP_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_SWAP_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_SWAP_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_SWAP_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_SWAP_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_SWAP_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_SWAP_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_SWAP_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_SWAP_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_SWAP_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_SWAP_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_SWAP_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_SWAP_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_SWAP_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_SWAP_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_SWAP_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_SWAP_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_SWAP_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_SWAP_X2_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_UMAX_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_UMAX_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_UMAX_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_UMAX_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_UMAX_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_UMAX_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_UMAX_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_UMAX_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_UMAX_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_UMAX_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_UMAX_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_UMAX_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_UMAX_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_UMAX_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_UMAX_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_UMAX_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_UMAX_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_UMAX_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_UMAX_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_UMAX_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_UMAX_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_UMAX_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_UMAX_X2_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_UMIN_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_UMIN_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_UMIN_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_UMIN_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_UMIN_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_UMIN_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_UMIN_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_UMIN_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_UMIN_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_UMIN_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_UMIN_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_UMIN_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_UMIN_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_UMIN_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_UMIN_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_UMIN_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_UMIN_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_UMIN_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_UMIN_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_UMIN_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_UMIN_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_UMIN_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_UMIN_X2_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_XOR_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_XOR_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_XOR_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_XOR_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_XOR_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_XOR_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_XOR_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_XOR_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_XOR_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_XOR_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_XOR_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_XOR_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_XOR_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_XOR_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_XOR_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_XOR_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_XOR_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_XOR_OFFSET_vi
    279296U,	// BUFFER_ATOMIC_XOR_X2_ADDR64_RTN_gfx6_gfx7
    8676160U,	// BUFFER_ATOMIC_XOR_X2_ADDR64_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN_gfx10
    541440U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN_gfx6_gfx7
    541440U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_RTN_vi
    8938304U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_gfx10
    8938304U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_gfx6_gfx7
    8938304U,	// BUFFER_ATOMIC_XOR_X2_BOTHEN_vi
    803584U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN_gfx10
    803584U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN_gfx6_gfx7
    803584U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_RTN_vi
    9200448U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_gfx10
    9200448U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_gfx6_gfx7
    9200448U,	// BUFFER_ATOMIC_XOR_X2_IDXEN_vi
    1065728U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN_gfx10
    1065728U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN_gfx6_gfx7
    1065728U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_RTN_vi
    9462592U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_gfx10
    9462592U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_gfx6_gfx7
    9462592U,	// BUFFER_ATOMIC_XOR_X2_OFFEN_vi
    1280U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN_gfx10
    1280U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN_gfx6_gfx7
    1280U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_RTN_vi
    33856U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_gfx10
    33856U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_gfx6_gfx7
    33856U,	// BUFFER_ATOMIC_XOR_X2_OFFSET_vi
    0U,	// BUFFER_GL0_INV_gfx10
    0U,	// BUFFER_GL1_INV_gfx10
    142893888U,	// BUFFER_LOAD_DWORDX2_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_DWORDX2_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_DWORDX2_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_DWORDX2_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_DWORDX2_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_DWORDX2_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_DWORDX2_IDXEN_vi
    143156032U,	// BUFFER_LOAD_DWORDX2_LDS_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_DWORDX2_LDS_IDXEN_vi
    143680320U,	// BUFFER_LOAD_DWORDX2_LDS_OFFEN_vi
    1352768U,	// BUFFER_LOAD_DWORDX2_LDS_OFFSET_vi
    143680320U,	// BUFFER_LOAD_DWORDX2_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_DWORDX2_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_DWORDX2_OFFEN_vi
    1614912U,	// BUFFER_LOAD_DWORDX2_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_DWORDX2_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_LOAD_DWORDX2_OFFSET_vi
    142893888U,	// BUFFER_LOAD_DWORDX3_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_DWORDX3_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_DWORDX3_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_DWORDX3_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_DWORDX3_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_DWORDX3_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_DWORDX3_IDXEN_vi
    143156032U,	// BUFFER_LOAD_DWORDX3_LDS_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_DWORDX3_LDS_IDXEN_vi
    143680320U,	// BUFFER_LOAD_DWORDX3_LDS_OFFEN_vi
    1352768U,	// BUFFER_LOAD_DWORDX3_LDS_OFFSET_vi
    143680320U,	// BUFFER_LOAD_DWORDX3_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_DWORDX3_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_DWORDX3_OFFEN_vi
    1614912U,	// BUFFER_LOAD_DWORDX3_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_DWORDX3_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_LOAD_DWORDX3_OFFSET_vi
    142893888U,	// BUFFER_LOAD_DWORDX4_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_DWORDX4_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_DWORDX4_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_DWORDX4_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_DWORDX4_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_DWORDX4_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_DWORDX4_IDXEN_vi
    143156032U,	// BUFFER_LOAD_DWORDX4_LDS_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_DWORDX4_LDS_IDXEN_vi
    143680320U,	// BUFFER_LOAD_DWORDX4_LDS_OFFEN_vi
    1352768U,	// BUFFER_LOAD_DWORDX4_LDS_OFFSET_vi
    143680320U,	// BUFFER_LOAD_DWORDX4_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_DWORDX4_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_DWORDX4_OFFEN_vi
    1614912U,	// BUFFER_LOAD_DWORDX4_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_DWORDX4_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_LOAD_DWORDX4_OFFSET_vi
    142893888U,	// BUFFER_LOAD_DWORD_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_DWORD_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_DWORD_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_DWORD_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_DWORD_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_DWORD_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_DWORD_IDXEN_vi
    142893888U,	// BUFFER_LOAD_DWORD_LDS_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_DWORD_LDS_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_DWORD_LDS_IDXEN_vi
    143680320U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_DWORD_LDS_OFFEN_vi
    1352768U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_gfx10
    1352768U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_gfx6_gfx7
    1352768U,	// BUFFER_LOAD_DWORD_LDS_OFFSET_vi
    143680320U,	// BUFFER_LOAD_DWORD_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_DWORD_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_DWORD_OFFEN_vi
    1614912U,	// BUFFER_LOAD_DWORD_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_DWORD_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_LOAD_DWORD_OFFSET_vi
    143156032U,	// BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN_vi
    143680320U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN_vi
    1614912U,	// BUFFER_LOAD_FORMAT_D16_HI_X_OFFSET_vi
    143156032U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_vi
    143680320U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_vi
    1614912U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_vi
    143156032U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    143418176U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    143680320U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    1614912U,	// BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    143156032U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_vi
    143680320U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_vi
    1614912U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_vi
    143156032U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    143418176U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    143680320U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    1614912U,	// BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    143156032U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_FORMAT_D16_XY_IDXEN_vi
    143680320U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFEN_vi
    1614912U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_FORMAT_D16_XY_OFFSET_vi
    143156032U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    143418176U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    143680320U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    1614912U,	// BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    143156032U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_FORMAT_D16_X_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_FORMAT_D16_X_IDXEN_vi
    143680320U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_FORMAT_D16_X_OFFEN_vi
    1614912U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_FORMAT_D16_X_OFFSET_vi
    143156032U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    143418176U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_gfx80
    143680320U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_gfx80
    1614912U,	// BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_gfx80
    142893888U,	// BUFFER_LOAD_FORMAT_XYZW_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_FORMAT_XYZW_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_FORMAT_XYZW_IDXEN_vi
    143680320U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_FORMAT_XYZW_OFFEN_vi
    1614912U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_LOAD_FORMAT_XYZW_OFFSET_vi
    142893888U,	// BUFFER_LOAD_FORMAT_XYZ_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_FORMAT_XYZ_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_FORMAT_XYZ_IDXEN_vi
    143680320U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_FORMAT_XYZ_OFFEN_vi
    1614912U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_LOAD_FORMAT_XYZ_OFFSET_vi
    142893888U,	// BUFFER_LOAD_FORMAT_XY_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_FORMAT_XY_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_FORMAT_XY_IDXEN_vi
    143680320U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_FORMAT_XY_OFFEN_vi
    1614912U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_LOAD_FORMAT_XY_OFFSET_vi
    142893888U,	// BUFFER_LOAD_FORMAT_X_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_FORMAT_X_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_FORMAT_X_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_FORMAT_X_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_FORMAT_X_IDXEN_vi
    142893888U,	// BUFFER_LOAD_FORMAT_X_LDS_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_FORMAT_X_LDS_IDXEN_vi
    143680320U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFEN_vi
    1352768U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_gfx10
    1352768U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_gfx6_gfx7
    1352768U,	// BUFFER_LOAD_FORMAT_X_LDS_OFFSET_vi
    143680320U,	// BUFFER_LOAD_FORMAT_X_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_FORMAT_X_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_FORMAT_X_OFFEN_vi
    1614912U,	// BUFFER_LOAD_FORMAT_X_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_FORMAT_X_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_LOAD_FORMAT_X_OFFSET_vi
    142893888U,	// BUFFER_LOAD_SBYTE_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_SBYTE_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_SBYTE_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_SBYTE_BOTHEN_vi
    143156032U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_SBYTE_D16_BOTHEN_vi
    143156032U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_SBYTE_D16_HI_IDXEN_vi
    143680320U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFEN_vi
    1614912U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_SBYTE_D16_HI_OFFSET_vi
    143418176U,	// BUFFER_LOAD_SBYTE_D16_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_SBYTE_D16_IDXEN_vi
    143680320U,	// BUFFER_LOAD_SBYTE_D16_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_SBYTE_D16_OFFEN_vi
    1614912U,	// BUFFER_LOAD_SBYTE_D16_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_SBYTE_D16_OFFSET_vi
    143418176U,	// BUFFER_LOAD_SBYTE_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_SBYTE_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_SBYTE_IDXEN_vi
    142893888U,	// BUFFER_LOAD_SBYTE_LDS_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_SBYTE_LDS_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_SBYTE_LDS_IDXEN_vi
    143680320U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_SBYTE_LDS_OFFEN_vi
    1352768U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_gfx10
    1352768U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_gfx6_gfx7
    1352768U,	// BUFFER_LOAD_SBYTE_LDS_OFFSET_vi
    143680320U,	// BUFFER_LOAD_SBYTE_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_SBYTE_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_SBYTE_OFFEN_vi
    1614912U,	// BUFFER_LOAD_SBYTE_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_SBYTE_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_LOAD_SBYTE_OFFSET_vi
    143156032U,	// BUFFER_LOAD_SHORT_D16_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_SHORT_D16_BOTHEN_vi
    143156032U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_SHORT_D16_HI_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_SHORT_D16_HI_IDXEN_vi
    143680320U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_SHORT_D16_HI_OFFEN_vi
    1614912U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_SHORT_D16_HI_OFFSET_vi
    143418176U,	// BUFFER_LOAD_SHORT_D16_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_SHORT_D16_IDXEN_vi
    143680320U,	// BUFFER_LOAD_SHORT_D16_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_SHORT_D16_OFFEN_vi
    1614912U,	// BUFFER_LOAD_SHORT_D16_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_SHORT_D16_OFFSET_vi
    142893888U,	// BUFFER_LOAD_SSHORT_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_SSHORT_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_SSHORT_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_SSHORT_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_SSHORT_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_SSHORT_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_SSHORT_IDXEN_vi
    142893888U,	// BUFFER_LOAD_SSHORT_LDS_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_SSHORT_LDS_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_SSHORT_LDS_IDXEN_vi
    143680320U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_SSHORT_LDS_OFFEN_vi
    1352768U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_gfx10
    1352768U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_gfx6_gfx7
    1352768U,	// BUFFER_LOAD_SSHORT_LDS_OFFSET_vi
    143680320U,	// BUFFER_LOAD_SSHORT_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_SSHORT_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_SSHORT_OFFEN_vi
    1614912U,	// BUFFER_LOAD_SSHORT_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_SSHORT_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_LOAD_SSHORT_OFFSET_vi
    142893888U,	// BUFFER_LOAD_UBYTE_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_UBYTE_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_UBYTE_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_UBYTE_BOTHEN_vi
    143156032U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_UBYTE_D16_BOTHEN_vi
    143156032U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_UBYTE_D16_HI_IDXEN_vi
    143680320U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFEN_vi
    1614912U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_UBYTE_D16_HI_OFFSET_vi
    143418176U,	// BUFFER_LOAD_UBYTE_D16_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_UBYTE_D16_IDXEN_vi
    143680320U,	// BUFFER_LOAD_UBYTE_D16_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_UBYTE_D16_OFFEN_vi
    1614912U,	// BUFFER_LOAD_UBYTE_D16_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_UBYTE_D16_OFFSET_vi
    143418176U,	// BUFFER_LOAD_UBYTE_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_UBYTE_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_UBYTE_IDXEN_vi
    142893888U,	// BUFFER_LOAD_UBYTE_LDS_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_UBYTE_LDS_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_UBYTE_LDS_IDXEN_vi
    143680320U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_UBYTE_LDS_OFFEN_vi
    1352768U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_gfx10
    1352768U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_gfx6_gfx7
    1352768U,	// BUFFER_LOAD_UBYTE_LDS_OFFSET_vi
    143680320U,	// BUFFER_LOAD_UBYTE_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_UBYTE_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_UBYTE_OFFEN_vi
    1614912U,	// BUFFER_LOAD_UBYTE_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_UBYTE_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_LOAD_UBYTE_OFFSET_vi
    142893888U,	// BUFFER_LOAD_USHORT_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_USHORT_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_USHORT_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_USHORT_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_USHORT_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_USHORT_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_USHORT_IDXEN_vi
    142893888U,	// BUFFER_LOAD_USHORT_LDS_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_gfx10
    143156032U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_LOAD_USHORT_LDS_BOTHEN_vi
    143418176U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_gfx10
    143418176U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_LOAD_USHORT_LDS_IDXEN_vi
    143680320U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_USHORT_LDS_OFFEN_vi
    1352768U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_gfx10
    1352768U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_gfx6_gfx7
    1352768U,	// BUFFER_LOAD_USHORT_LDS_OFFSET_vi
    143680320U,	// BUFFER_LOAD_USHORT_OFFEN_gfx10
    143680320U,	// BUFFER_LOAD_USHORT_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_LOAD_USHORT_OFFEN_vi
    1614912U,	// BUFFER_LOAD_USHORT_OFFSET_gfx10
    1614912U,	// BUFFER_LOAD_USHORT_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_LOAD_USHORT_OFFSET_vi
    142893888U,	// BUFFER_STORE_BYTE_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_STORE_BYTE_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_BYTE_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_STORE_BYTE_BOTHEN_vi
    143156032U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_BYTE_D16_HI_BOTHEN_vi
    143418176U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_BYTE_D16_HI_IDXEN_vi
    143680320U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_BYTE_D16_HI_OFFEN_vi
    1614912U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_BYTE_D16_HI_OFFSET_vi
    143418176U,	// BUFFER_STORE_BYTE_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_BYTE_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_STORE_BYTE_IDXEN_vi
    143680320U,	// BUFFER_STORE_BYTE_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_BYTE_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_STORE_BYTE_OFFEN_vi
    1614912U,	// BUFFER_STORE_BYTE_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_BYTE_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_STORE_BYTE_OFFSET_vi
    142893888U,	// BUFFER_STORE_DWORDX2_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_STORE_DWORDX2_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_DWORDX2_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_STORE_DWORDX2_BOTHEN_vi
    143418176U,	// BUFFER_STORE_DWORDX2_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_DWORDX2_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_STORE_DWORDX2_IDXEN_vi
    143680320U,	// BUFFER_STORE_DWORDX2_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_DWORDX2_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_STORE_DWORDX2_OFFEN_vi
    1614912U,	// BUFFER_STORE_DWORDX2_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_DWORDX2_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_STORE_DWORDX2_OFFSET_vi
    142893888U,	// BUFFER_STORE_DWORDX3_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_STORE_DWORDX3_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_DWORDX3_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_STORE_DWORDX3_BOTHEN_vi
    143418176U,	// BUFFER_STORE_DWORDX3_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_DWORDX3_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_STORE_DWORDX3_IDXEN_vi
    143680320U,	// BUFFER_STORE_DWORDX3_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_DWORDX3_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_STORE_DWORDX3_OFFEN_vi
    1614912U,	// BUFFER_STORE_DWORDX3_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_DWORDX3_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_STORE_DWORDX3_OFFSET_vi
    142893888U,	// BUFFER_STORE_DWORDX4_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_STORE_DWORDX4_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_DWORDX4_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_STORE_DWORDX4_BOTHEN_vi
    143418176U,	// BUFFER_STORE_DWORDX4_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_DWORDX4_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_STORE_DWORDX4_IDXEN_vi
    143680320U,	// BUFFER_STORE_DWORDX4_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_DWORDX4_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_STORE_DWORDX4_OFFEN_vi
    1614912U,	// BUFFER_STORE_DWORDX4_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_DWORDX4_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_STORE_DWORDX4_OFFSET_vi
    142893888U,	// BUFFER_STORE_DWORD_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_STORE_DWORD_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_DWORD_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_STORE_DWORD_BOTHEN_vi
    143418176U,	// BUFFER_STORE_DWORD_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_DWORD_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_STORE_DWORD_IDXEN_vi
    143680320U,	// BUFFER_STORE_DWORD_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_DWORD_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_STORE_DWORD_OFFEN_vi
    1614912U,	// BUFFER_STORE_DWORD_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_DWORD_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_STORE_DWORD_OFFSET_vi
    143156032U,	// BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN_vi
    143418176U,	// BUFFER_STORE_FORMAT_D16_HI_X_IDXEN_vi
    143680320U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFEN_vi
    1614912U,	// BUFFER_STORE_FORMAT_D16_HI_X_OFFSET_vi
    143156032U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_vi
    143418176U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_vi
    143680320U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_vi
    1614912U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_vi
    143156032U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    143418176U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    143680320U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    1614912U,	// BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    143156032U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_vi
    143418176U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_vi
    143680320U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_vi
    1614912U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_FORMAT_D16_XYZ_OFFSET_vi
    143156032U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    143418176U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    143680320U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    1614912U,	// BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    143156032U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_FORMAT_D16_XY_BOTHEN_vi
    143418176U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_FORMAT_D16_XY_IDXEN_vi
    143680320U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_FORMAT_D16_XY_OFFEN_vi
    1614912U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_FORMAT_D16_XY_OFFSET_vi
    143156032U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    143418176U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    143680320U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    1614912U,	// BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    143156032U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_FORMAT_D16_X_BOTHEN_vi
    143418176U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_FORMAT_D16_X_IDXEN_vi
    143680320U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_FORMAT_D16_X_OFFEN_vi
    1614912U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_FORMAT_D16_X_OFFSET_vi
    143156032U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    143418176U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_gfx80
    143680320U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_gfx80
    1614912U,	// BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_gfx80
    142893888U,	// BUFFER_STORE_FORMAT_XYZW_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_STORE_FORMAT_XYZW_BOTHEN_vi
    143418176U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_STORE_FORMAT_XYZW_IDXEN_vi
    143680320U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_STORE_FORMAT_XYZW_OFFEN_vi
    1614912U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_STORE_FORMAT_XYZW_OFFSET_vi
    142893888U,	// BUFFER_STORE_FORMAT_XYZ_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_STORE_FORMAT_XYZ_BOTHEN_vi
    143418176U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_STORE_FORMAT_XYZ_IDXEN_vi
    143680320U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_STORE_FORMAT_XYZ_OFFEN_vi
    1614912U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_STORE_FORMAT_XYZ_OFFSET_vi
    142893888U,	// BUFFER_STORE_FORMAT_XY_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_STORE_FORMAT_XY_BOTHEN_vi
    143418176U,	// BUFFER_STORE_FORMAT_XY_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_FORMAT_XY_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_STORE_FORMAT_XY_IDXEN_vi
    143680320U,	// BUFFER_STORE_FORMAT_XY_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_FORMAT_XY_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_STORE_FORMAT_XY_OFFEN_vi
    1614912U,	// BUFFER_STORE_FORMAT_XY_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_FORMAT_XY_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_STORE_FORMAT_XY_OFFSET_vi
    142893888U,	// BUFFER_STORE_FORMAT_X_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_STORE_FORMAT_X_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_FORMAT_X_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_STORE_FORMAT_X_BOTHEN_vi
    143418176U,	// BUFFER_STORE_FORMAT_X_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_FORMAT_X_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_STORE_FORMAT_X_IDXEN_vi
    143680320U,	// BUFFER_STORE_FORMAT_X_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_FORMAT_X_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_STORE_FORMAT_X_OFFEN_vi
    1614912U,	// BUFFER_STORE_FORMAT_X_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_FORMAT_X_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_STORE_FORMAT_X_OFFSET_vi
    74U,	// BUFFER_STORE_LDS_DWORD_vi
    142893888U,	// BUFFER_STORE_SHORT_ADDR64_gfx6_gfx7
    143156032U,	// BUFFER_STORE_SHORT_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_SHORT_BOTHEN_gfx6_gfx7
    143156032U,	// BUFFER_STORE_SHORT_BOTHEN_vi
    143156032U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN_gfx10
    143156032U,	// BUFFER_STORE_SHORT_D16_HI_BOTHEN_vi
    143418176U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_SHORT_D16_HI_IDXEN_vi
    143680320U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_SHORT_D16_HI_OFFEN_vi
    1614912U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_SHORT_D16_HI_OFFSET_vi
    143418176U,	// BUFFER_STORE_SHORT_IDXEN_gfx10
    143418176U,	// BUFFER_STORE_SHORT_IDXEN_gfx6_gfx7
    143418176U,	// BUFFER_STORE_SHORT_IDXEN_vi
    143680320U,	// BUFFER_STORE_SHORT_OFFEN_gfx10
    143680320U,	// BUFFER_STORE_SHORT_OFFEN_gfx6_gfx7
    143680320U,	// BUFFER_STORE_SHORT_OFFEN_vi
    1614912U,	// BUFFER_STORE_SHORT_OFFSET_gfx10
    1614912U,	// BUFFER_STORE_SHORT_OFFSET_gfx6_gfx7
    1614912U,	// BUFFER_STORE_SHORT_OFFSET_vi
    0U,	// BUFFER_WBINVL1_SC_gfx6
    0U,	// BUFFER_WBINVL1_VOL_gfx7
    0U,	// BUFFER_WBINVL1_VOL_vi
    0U,	// BUFFER_WBINVL1_gfx6_gfx7
    0U,	// BUFFER_WBINVL1_vi
    82U,	// DS_ADD_F32_gfx10
    82U,	// DS_ADD_F32_vi
    50240U,	// DS_ADD_RTN_F32_gfx10
    50240U,	// DS_ADD_RTN_F32_vi
    50240U,	// DS_ADD_RTN_U32_gfx10
    50240U,	// DS_ADD_RTN_U32_gfx6_gfx7
    50240U,	// DS_ADD_RTN_U32_vi
    50240U,	// DS_ADD_RTN_U64_gfx10
    50240U,	// DS_ADD_RTN_U64_gfx6_gfx7
    50240U,	// DS_ADD_RTN_U64_vi
    0U,	// DS_ADD_SRC2_F32_gfx10
    0U,	// DS_ADD_SRC2_F32_vi
    0U,	// DS_ADD_SRC2_U32_gfx10
    0U,	// DS_ADD_SRC2_U32_gfx6_gfx7
    0U,	// DS_ADD_SRC2_U32_vi
    0U,	// DS_ADD_SRC2_U64_gfx10
    0U,	// DS_ADD_SRC2_U64_gfx6_gfx7
    0U,	// DS_ADD_SRC2_U64_vi
    82U,	// DS_ADD_U32_gfx10
    82U,	// DS_ADD_U32_gfx6_gfx7
    82U,	// DS_ADD_U32_vi
    82U,	// DS_ADD_U64_gfx10
    82U,	// DS_ADD_U64_gfx6_gfx7
    82U,	// DS_ADD_U64_vi
    82U,	// DS_AND_B32_gfx10
    82U,	// DS_AND_B32_gfx6_gfx7
    82U,	// DS_AND_B32_vi
    82U,	// DS_AND_B64_gfx10
    82U,	// DS_AND_B64_gfx6_gfx7
    82U,	// DS_AND_B64_vi
    50240U,	// DS_AND_RTN_B32_gfx10
    50240U,	// DS_AND_RTN_B32_gfx6_gfx7
    50240U,	// DS_AND_RTN_B32_vi
    50240U,	// DS_AND_RTN_B64_gfx10
    50240U,	// DS_AND_RTN_B64_gfx6_gfx7
    50240U,	// DS_AND_RTN_B64_vi
    0U,	// DS_AND_SRC2_B32_gfx10
    0U,	// DS_AND_SRC2_B32_gfx6_gfx7
    0U,	// DS_AND_SRC2_B32_vi
    0U,	// DS_AND_SRC2_B64_gfx10
    0U,	// DS_AND_SRC2_B64_gfx6_gfx7
    0U,	// DS_AND_SRC2_B64_vi
    0U,	// DS_APPEND_gfx10
    0U,	// DS_APPEND_gfx6_gfx7
    0U,	// DS_APPEND_vi
    58432U,	// DS_BPERMUTE_B32_gfx10
    58432U,	// DS_BPERMUTE_B32_vi
    50240U,	// DS_CMPST_B32_gfx10
    50240U,	// DS_CMPST_B32_gfx6_gfx7
    50240U,	// DS_CMPST_B32_vi
    50240U,	// DS_CMPST_B64_gfx10
    50240U,	// DS_CMPST_B64_gfx6_gfx7
    50240U,	// DS_CMPST_B64_vi
    50240U,	// DS_CMPST_F32_gfx10
    50240U,	// DS_CMPST_F32_gfx6_gfx7
    50240U,	// DS_CMPST_F32_vi
    50240U,	// DS_CMPST_F64_gfx10
    50240U,	// DS_CMPST_F64_gfx6_gfx7
    50240U,	// DS_CMPST_F64_vi
    1860416U,	// DS_CMPST_RTN_B32_gfx10
    1860416U,	// DS_CMPST_RTN_B32_gfx6_gfx7
    1860416U,	// DS_CMPST_RTN_B32_vi
    1860416U,	// DS_CMPST_RTN_B64_gfx10
    1860416U,	// DS_CMPST_RTN_B64_gfx6_gfx7
    1860416U,	// DS_CMPST_RTN_B64_vi
    1860416U,	// DS_CMPST_RTN_F32_gfx10
    1860416U,	// DS_CMPST_RTN_F32_gfx6_gfx7
    1860416U,	// DS_CMPST_RTN_F32_vi
    1860416U,	// DS_CMPST_RTN_F64_gfx10
    1860416U,	// DS_CMPST_RTN_F64_gfx6_gfx7
    1860416U,	// DS_CMPST_RTN_F64_vi
    50240U,	// DS_CONDXCHG32_RTN_B64_gfx10
    50240U,	// DS_CONDXCHG32_RTN_B64_gfx7
    50240U,	// DS_CONDXCHG32_RTN_B64_vi
    0U,	// DS_CONSUME_gfx10
    0U,	// DS_CONSUME_gfx6_gfx7
    0U,	// DS_CONSUME_vi
    50240U,	// DS_DEC_RTN_U32_gfx10
    50240U,	// DS_DEC_RTN_U32_gfx6_gfx7
    50240U,	// DS_DEC_RTN_U32_vi
    50240U,	// DS_DEC_RTN_U64_gfx10
    50240U,	// DS_DEC_RTN_U64_gfx6_gfx7
    50240U,	// DS_DEC_RTN_U64_vi
    0U,	// DS_DEC_SRC2_U32_gfx10
    0U,	// DS_DEC_SRC2_U32_gfx6_gfx7
    0U,	// DS_DEC_SRC2_U32_vi
    0U,	// DS_DEC_SRC2_U64_gfx10
    0U,	// DS_DEC_SRC2_U64_gfx6_gfx7
    0U,	// DS_DEC_SRC2_U64_vi
    82U,	// DS_DEC_U32_gfx10
    82U,	// DS_DEC_U32_gfx6_gfx7
    82U,	// DS_DEC_U32_vi
    82U,	// DS_DEC_U64_gfx10
    82U,	// DS_DEC_U64_gfx6_gfx7
    82U,	// DS_DEC_U64_vi
    0U,	// DS_GWS_BARRIER_gfx10
    0U,	// DS_GWS_BARRIER_gfx6_gfx7
    0U,	// DS_GWS_BARRIER_vi
    0U,	// DS_GWS_INIT_gfx10
    0U,	// DS_GWS_INIT_gfx6_gfx7
    0U,	// DS_GWS_INIT_vi
    0U,	// DS_GWS_SEMA_BR_gfx10
    0U,	// DS_GWS_SEMA_BR_gfx6_gfx7
    0U,	// DS_GWS_SEMA_BR_vi
    0U,	// DS_GWS_SEMA_P_gfx10
    0U,	// DS_GWS_SEMA_P_gfx6_gfx7
    0U,	// DS_GWS_SEMA_P_vi
    0U,	// DS_GWS_SEMA_RELEASE_ALL_gfx10
    0U,	// DS_GWS_SEMA_RELEASE_ALL_gfx7
    0U,	// DS_GWS_SEMA_RELEASE_ALL_vi
    0U,	// DS_GWS_SEMA_V_gfx10
    0U,	// DS_GWS_SEMA_V_gfx6_gfx7
    0U,	// DS_GWS_SEMA_V_vi
    50240U,	// DS_INC_RTN_U32_gfx10
    50240U,	// DS_INC_RTN_U32_gfx6_gfx7
    50240U,	// DS_INC_RTN_U32_vi
    50240U,	// DS_INC_RTN_U64_gfx10
    50240U,	// DS_INC_RTN_U64_gfx6_gfx7
    50240U,	// DS_INC_RTN_U64_vi
    0U,	// DS_INC_SRC2_U32_gfx10
    0U,	// DS_INC_SRC2_U32_gfx6_gfx7
    0U,	// DS_INC_SRC2_U32_vi
    0U,	// DS_INC_SRC2_U64_gfx10
    0U,	// DS_INC_SRC2_U64_gfx6_gfx7
    0U,	// DS_INC_SRC2_U64_vi
    82U,	// DS_INC_U32_gfx10
    82U,	// DS_INC_U32_gfx6_gfx7
    82U,	// DS_INC_U32_vi
    82U,	// DS_INC_U64_gfx10
    82U,	// DS_INC_U64_gfx6_gfx7
    82U,	// DS_INC_U64_vi
    82U,	// DS_MAX_F32_gfx10
    82U,	// DS_MAX_F32_gfx6_gfx7
    82U,	// DS_MAX_F32_vi
    82U,	// DS_MAX_F64_gfx10
    82U,	// DS_MAX_F64_gfx6_gfx7
    82U,	// DS_MAX_F64_vi
    82U,	// DS_MAX_I32_gfx10
    82U,	// DS_MAX_I32_gfx6_gfx7
    82U,	// DS_MAX_I32_vi
    82U,	// DS_MAX_I64_gfx10
    82U,	// DS_MAX_I64_gfx6_gfx7
    82U,	// DS_MAX_I64_vi
    50240U,	// DS_MAX_RTN_F32_gfx10
    50240U,	// DS_MAX_RTN_F32_gfx6_gfx7
    50240U,	// DS_MAX_RTN_F32_vi
    50240U,	// DS_MAX_RTN_F64_gfx10
    50240U,	// DS_MAX_RTN_F64_gfx6_gfx7
    50240U,	// DS_MAX_RTN_F64_vi
    50240U,	// DS_MAX_RTN_I32_gfx10
    50240U,	// DS_MAX_RTN_I32_gfx6_gfx7
    50240U,	// DS_MAX_RTN_I32_vi
    50240U,	// DS_MAX_RTN_I64_gfx10
    50240U,	// DS_MAX_RTN_I64_gfx6_gfx7
    50240U,	// DS_MAX_RTN_I64_vi
    50240U,	// DS_MAX_RTN_U32_gfx10
    50240U,	// DS_MAX_RTN_U32_gfx6_gfx7
    50240U,	// DS_MAX_RTN_U32_vi
    50240U,	// DS_MAX_RTN_U64_gfx10
    50240U,	// DS_MAX_RTN_U64_gfx6_gfx7
    50240U,	// DS_MAX_RTN_U64_vi
    0U,	// DS_MAX_SRC2_F32_gfx10
    0U,	// DS_MAX_SRC2_F32_gfx6_gfx7
    0U,	// DS_MAX_SRC2_F32_vi
    0U,	// DS_MAX_SRC2_F64_gfx10
    0U,	// DS_MAX_SRC2_F64_gfx6_gfx7
    0U,	// DS_MAX_SRC2_F64_vi
    0U,	// DS_MAX_SRC2_I32_gfx10
    0U,	// DS_MAX_SRC2_I32_gfx6_gfx7
    0U,	// DS_MAX_SRC2_I32_vi
    0U,	// DS_MAX_SRC2_I64_gfx10
    0U,	// DS_MAX_SRC2_I64_gfx6_gfx7
    0U,	// DS_MAX_SRC2_I64_vi
    0U,	// DS_MAX_SRC2_U32_gfx10
    0U,	// DS_MAX_SRC2_U32_gfx6_gfx7
    0U,	// DS_MAX_SRC2_U32_vi
    0U,	// DS_MAX_SRC2_U64_gfx10
    0U,	// DS_MAX_SRC2_U64_gfx6_gfx7
    0U,	// DS_MAX_SRC2_U64_vi
    82U,	// DS_MAX_U32_gfx10
    82U,	// DS_MAX_U32_gfx6_gfx7
    82U,	// DS_MAX_U32_vi
    82U,	// DS_MAX_U64_gfx10
    82U,	// DS_MAX_U64_gfx6_gfx7
    82U,	// DS_MAX_U64_vi
    82U,	// DS_MIN_F32_gfx10
    82U,	// DS_MIN_F32_gfx6_gfx7
    82U,	// DS_MIN_F32_vi
    82U,	// DS_MIN_F64_gfx10
    82U,	// DS_MIN_F64_gfx6_gfx7
    82U,	// DS_MIN_F64_vi
    82U,	// DS_MIN_I32_gfx10
    82U,	// DS_MIN_I32_gfx6_gfx7
    82U,	// DS_MIN_I32_vi
    82U,	// DS_MIN_I64_gfx10
    82U,	// DS_MIN_I64_gfx6_gfx7
    82U,	// DS_MIN_I64_vi
    50240U,	// DS_MIN_RTN_F32_gfx10
    50240U,	// DS_MIN_RTN_F32_gfx6_gfx7
    50240U,	// DS_MIN_RTN_F32_vi
    50240U,	// DS_MIN_RTN_F64_gfx10
    50240U,	// DS_MIN_RTN_F64_gfx6_gfx7
    50240U,	// DS_MIN_RTN_F64_vi
    50240U,	// DS_MIN_RTN_I32_gfx10
    50240U,	// DS_MIN_RTN_I32_gfx6_gfx7
    50240U,	// DS_MIN_RTN_I32_vi
    50240U,	// DS_MIN_RTN_I64_gfx10
    50240U,	// DS_MIN_RTN_I64_gfx6_gfx7
    50240U,	// DS_MIN_RTN_I64_vi
    50240U,	// DS_MIN_RTN_U32_gfx10
    50240U,	// DS_MIN_RTN_U32_gfx6_gfx7
    50240U,	// DS_MIN_RTN_U32_vi
    50240U,	// DS_MIN_RTN_U64_gfx10
    50240U,	// DS_MIN_RTN_U64_gfx6_gfx7
    50240U,	// DS_MIN_RTN_U64_vi
    0U,	// DS_MIN_SRC2_F32_gfx10
    0U,	// DS_MIN_SRC2_F32_gfx6_gfx7
    0U,	// DS_MIN_SRC2_F32_vi
    0U,	// DS_MIN_SRC2_F64_gfx10
    0U,	// DS_MIN_SRC2_F64_gfx6_gfx7
    0U,	// DS_MIN_SRC2_F64_vi
    0U,	// DS_MIN_SRC2_I32_gfx10
    0U,	// DS_MIN_SRC2_I32_gfx6_gfx7
    0U,	// DS_MIN_SRC2_I32_vi
    0U,	// DS_MIN_SRC2_I64_gfx10
    0U,	// DS_MIN_SRC2_I64_gfx6_gfx7
    0U,	// DS_MIN_SRC2_I64_vi
    0U,	// DS_MIN_SRC2_U32_gfx10
    0U,	// DS_MIN_SRC2_U32_gfx6_gfx7
    0U,	// DS_MIN_SRC2_U32_vi
    0U,	// DS_MIN_SRC2_U64_gfx10
    0U,	// DS_MIN_SRC2_U64_gfx6_gfx7
    0U,	// DS_MIN_SRC2_U64_vi
    82U,	// DS_MIN_U32_gfx10
    82U,	// DS_MIN_U32_gfx6_gfx7
    82U,	// DS_MIN_U32_vi
    82U,	// DS_MIN_U64_gfx10
    82U,	// DS_MIN_U64_gfx6_gfx7
    82U,	// DS_MIN_U64_vi
    50240U,	// DS_MSKOR_B32_gfx10
    50240U,	// DS_MSKOR_B32_gfx6_gfx7
    50240U,	// DS_MSKOR_B32_vi
    50240U,	// DS_MSKOR_B64_gfx10
    50240U,	// DS_MSKOR_B64_gfx6_gfx7
    50240U,	// DS_MSKOR_B64_vi
    1860416U,	// DS_MSKOR_RTN_B32_gfx10
    1860416U,	// DS_MSKOR_RTN_B32_gfx6_gfx7
    1860416U,	// DS_MSKOR_RTN_B32_vi
    1860416U,	// DS_MSKOR_RTN_B64_gfx10
    1860416U,	// DS_MSKOR_RTN_B64_gfx6_gfx7
    1860416U,	// DS_MSKOR_RTN_B64_vi
    0U,	// DS_NOP_gfx10
    0U,	// DS_NOP_gfx6_gfx7
    0U,	// DS_NOP_vi
    90U,	// DS_ORDERED_COUNT_gfx10
    90U,	// DS_ORDERED_COUNT_gfx6_gfx7
    90U,	// DS_ORDERED_COUNT_vi
    82U,	// DS_OR_B32_gfx10
    82U,	// DS_OR_B32_gfx6_gfx7
    82U,	// DS_OR_B32_vi
    82U,	// DS_OR_B64_gfx10
    82U,	// DS_OR_B64_gfx6_gfx7
    82U,	// DS_OR_B64_vi
    50240U,	// DS_OR_RTN_B32_gfx10
    50240U,	// DS_OR_RTN_B32_gfx6_gfx7
    50240U,	// DS_OR_RTN_B32_vi
    50240U,	// DS_OR_RTN_B64_gfx10
    50240U,	// DS_OR_RTN_B64_gfx6_gfx7
    50240U,	// DS_OR_RTN_B64_vi
    0U,	// DS_OR_SRC2_B32_gfx10
    0U,	// DS_OR_SRC2_B32_gfx6_gfx7
    0U,	// DS_OR_SRC2_B32_vi
    0U,	// DS_OR_SRC2_B64_gfx10
    0U,	// DS_OR_SRC2_B64_gfx6_gfx7
    0U,	// DS_OR_SRC2_B64_vi
    58432U,	// DS_PERMUTE_B32_gfx10
    58432U,	// DS_PERMUTE_B32_vi
    2U,	// DS_READ2ST64_B32_gfx10
    2U,	// DS_READ2ST64_B32_gfx6_gfx7
    2U,	// DS_READ2ST64_B32_vi
    2U,	// DS_READ2ST64_B64_gfx10
    2U,	// DS_READ2ST64_B64_gfx6_gfx7
    2U,	// DS_READ2ST64_B64_vi
    2U,	// DS_READ2_B32_gfx10
    2U,	// DS_READ2_B32_gfx6_gfx7
    2U,	// DS_READ2_B32_vi
    2U,	// DS_READ2_B64_gfx10
    2U,	// DS_READ2_B64_gfx6_gfx7
    2U,	// DS_READ2_B64_vi
    0U,	// DS_READ_ADDTID_B32_gfx10
    0U,	// DS_READ_ADDTID_B32_vi
    82U,	// DS_READ_B128_gfx10
    82U,	// DS_READ_B128_gfx7
    82U,	// DS_READ_B128_vi
    82U,	// DS_READ_B32_gfx10
    82U,	// DS_READ_B32_gfx6_gfx7
    82U,	// DS_READ_B32_vi
    82U,	// DS_READ_B64_gfx10
    82U,	// DS_READ_B64_gfx6_gfx7
    82U,	// DS_READ_B64_vi
    82U,	// DS_READ_B96_gfx10
    82U,	// DS_READ_B96_gfx7
    82U,	// DS_READ_B96_vi
    82U,	// DS_READ_I16_gfx10
    82U,	// DS_READ_I16_gfx6_gfx7
    82U,	// DS_READ_I16_vi
    82U,	// DS_READ_I8_D16_HI_gfx10
    82U,	// DS_READ_I8_D16_HI_vi
    82U,	// DS_READ_I8_D16_gfx10
    82U,	// DS_READ_I8_D16_vi
    82U,	// DS_READ_I8_gfx10
    82U,	// DS_READ_I8_gfx6_gfx7
    82U,	// DS_READ_I8_vi
    82U,	// DS_READ_U16_D16_HI_gfx10
    82U,	// DS_READ_U16_D16_HI_vi
    82U,	// DS_READ_U16_D16_gfx10
    82U,	// DS_READ_U16_D16_vi
    82U,	// DS_READ_U16_gfx10
    82U,	// DS_READ_U16_gfx6_gfx7
    82U,	// DS_READ_U16_vi
    82U,	// DS_READ_U8_D16_HI_gfx10
    82U,	// DS_READ_U8_D16_HI_vi
    82U,	// DS_READ_U8_D16_gfx10
    82U,	// DS_READ_U8_D16_vi
    82U,	// DS_READ_U8_gfx10
    82U,	// DS_READ_U8_gfx6_gfx7
    82U,	// DS_READ_U8_vi
    50240U,	// DS_RSUB_RTN_U32_gfx10
    50240U,	// DS_RSUB_RTN_U32_gfx6_gfx7
    50240U,	// DS_RSUB_RTN_U32_vi
    50240U,	// DS_RSUB_RTN_U64_gfx10
    50240U,	// DS_RSUB_RTN_U64_gfx6_gfx7
    50240U,	// DS_RSUB_RTN_U64_vi
    0U,	// DS_RSUB_SRC2_U32_gfx10
    0U,	// DS_RSUB_SRC2_U32_gfx6_gfx7
    0U,	// DS_RSUB_SRC2_U32_vi
    0U,	// DS_RSUB_SRC2_U64_gfx10
    0U,	// DS_RSUB_SRC2_U64_gfx6_gfx7
    0U,	// DS_RSUB_SRC2_U64_vi
    82U,	// DS_RSUB_U32_gfx10
    82U,	// DS_RSUB_U32_gfx6_gfx7
    82U,	// DS_RSUB_U32_vi
    82U,	// DS_RSUB_U64_gfx10
    82U,	// DS_RSUB_U64_gfx6_gfx7
    82U,	// DS_RSUB_U64_vi
    50240U,	// DS_SUB_RTN_U32_gfx10
    50240U,	// DS_SUB_RTN_U32_gfx6_gfx7
    50240U,	// DS_SUB_RTN_U32_vi
    50240U,	// DS_SUB_RTN_U64_gfx10
    50240U,	// DS_SUB_RTN_U64_gfx6_gfx7
    50240U,	// DS_SUB_RTN_U64_vi
    0U,	// DS_SUB_SRC2_U32_gfx10
    0U,	// DS_SUB_SRC2_U32_gfx6_gfx7
    0U,	// DS_SUB_SRC2_U32_vi
    0U,	// DS_SUB_SRC2_U64_gfx10
    0U,	// DS_SUB_SRC2_U64_gfx6_gfx7
    0U,	// DS_SUB_SRC2_U64_vi
    82U,	// DS_SUB_U32_gfx10
    82U,	// DS_SUB_U32_gfx6_gfx7
    82U,	// DS_SUB_U32_vi
    82U,	// DS_SUB_U64_gfx10
    82U,	// DS_SUB_U64_gfx6_gfx7
    82U,	// DS_SUB_U64_vi
    3U,	// DS_SWIZZLE_B32_gfx10
    3U,	// DS_SWIZZLE_B32_gfx6_gfx7
    3U,	// DS_SWIZZLE_B32_vi
    1860416U,	// DS_WRAP_RTN_B32_gfx10
    1860416U,	// DS_WRAP_RTN_B32_gfx7
    1860416U,	// DS_WRAP_RTN_B32_vi
    1600U,	// DS_WRITE2ST64_B32_gfx10
    1600U,	// DS_WRITE2ST64_B32_gfx6_gfx7
    1600U,	// DS_WRITE2ST64_B32_vi
    1600U,	// DS_WRITE2ST64_B64_gfx10
    1600U,	// DS_WRITE2ST64_B64_gfx6_gfx7
    1600U,	// DS_WRITE2ST64_B64_vi
    1600U,	// DS_WRITE2_B32_gfx10
    1600U,	// DS_WRITE2_B32_gfx6_gfx7
    1600U,	// DS_WRITE2_B32_vi
    1600U,	// DS_WRITE2_B64_gfx10
    1600U,	// DS_WRITE2_B64_gfx6_gfx7
    1600U,	// DS_WRITE2_B64_vi
    0U,	// DS_WRITE_ADDTID_B32_gfx10
    0U,	// DS_WRITE_ADDTID_B32_vi
    82U,	// DS_WRITE_B128_gfx10
    82U,	// DS_WRITE_B128_gfx7
    82U,	// DS_WRITE_B128_vi
    82U,	// DS_WRITE_B16_D16_HI_gfx10
    82U,	// DS_WRITE_B16_D16_HI_vi
    82U,	// DS_WRITE_B16_gfx10
    82U,	// DS_WRITE_B16_gfx6_gfx7
    82U,	// DS_WRITE_B16_vi
    82U,	// DS_WRITE_B32_gfx10
    82U,	// DS_WRITE_B32_gfx6_gfx7
    82U,	// DS_WRITE_B32_vi
    82U,	// DS_WRITE_B64_gfx10
    82U,	// DS_WRITE_B64_gfx6_gfx7
    82U,	// DS_WRITE_B64_vi
    82U,	// DS_WRITE_B8_D16_HI_gfx10
    82U,	// DS_WRITE_B8_D16_HI_vi
    82U,	// DS_WRITE_B8_gfx10
    82U,	// DS_WRITE_B8_gfx6_gfx7
    82U,	// DS_WRITE_B8_vi
    82U,	// DS_WRITE_B96_gfx10
    82U,	// DS_WRITE_B96_gfx7
    82U,	// DS_WRITE_B96_vi
    0U,	// DS_WRITE_SRC2_B32_gfx10
    0U,	// DS_WRITE_SRC2_B32_gfx6_gfx7
    0U,	// DS_WRITE_SRC2_B32_vi
    0U,	// DS_WRITE_SRC2_B64_gfx10
    0U,	// DS_WRITE_SRC2_B64_gfx6_gfx7
    0U,	// DS_WRITE_SRC2_B64_vi
    2122560U,	// DS_WRXCHG2ST64_RTN_B32_gfx10
    2122560U,	// DS_WRXCHG2ST64_RTN_B32_gfx6_gfx7
    2122560U,	// DS_WRXCHG2ST64_RTN_B32_vi
    2122560U,	// DS_WRXCHG2ST64_RTN_B64_gfx10
    2122560U,	// DS_WRXCHG2ST64_RTN_B64_gfx6_gfx7
    2122560U,	// DS_WRXCHG2ST64_RTN_B64_vi
    2122560U,	// DS_WRXCHG2_RTN_B32_gfx10
    2122560U,	// DS_WRXCHG2_RTN_B32_gfx6_gfx7
    2122560U,	// DS_WRXCHG2_RTN_B32_vi
    2122560U,	// DS_WRXCHG2_RTN_B64_gfx10
    2122560U,	// DS_WRXCHG2_RTN_B64_gfx6_gfx7
    2122560U,	// DS_WRXCHG2_RTN_B64_vi
    50240U,	// DS_WRXCHG_RTN_B32_gfx10
    50240U,	// DS_WRXCHG_RTN_B32_gfx6_gfx7
    50240U,	// DS_WRXCHG_RTN_B32_vi
    50240U,	// DS_WRXCHG_RTN_B64_gfx10
    50240U,	// DS_WRXCHG_RTN_B64_gfx6_gfx7
    50240U,	// DS_WRXCHG_RTN_B64_vi
    82U,	// DS_XOR_B32_gfx10
    82U,	// DS_XOR_B32_gfx6_gfx7
    82U,	// DS_XOR_B32_vi
    82U,	// DS_XOR_B64_gfx10
    82U,	// DS_XOR_B64_gfx6_gfx7
    82U,	// DS_XOR_B64_vi
    50240U,	// DS_XOR_RTN_B32_gfx10
    50240U,	// DS_XOR_RTN_B32_gfx6_gfx7
    50240U,	// DS_XOR_RTN_B32_vi
    50240U,	// DS_XOR_RTN_B64_gfx10
    50240U,	// DS_XOR_RTN_B64_gfx6_gfx7
    50240U,	// DS_XOR_RTN_B64_vi
    0U,	// DS_XOR_SRC2_B32_gfx10
    0U,	// DS_XOR_SRC2_B32_gfx6_gfx7
    0U,	// DS_XOR_SRC2_B32_vi
    0U,	// DS_XOR_SRC2_B64_gfx10
    0U,	// DS_XOR_SRC2_B64_gfx6_gfx7
    0U,	// DS_XOR_SRC2_B64_vi
    0U,	// EXP_DONE_gfx10
    0U,	// EXP_DONE_si
    0U,	// EXP_DONE_vi
    0U,	// EXP_gfx10
    0U,	// EXP_si
    0U,	// EXP_vi
    67392U,	// FLAT_ATOMIC_ADD_RTN_ci
    67392U,	// FLAT_ATOMIC_ADD_RTN_gfx10
    67392U,	// FLAT_ATOMIC_ADD_RTN_vi
    67392U,	// FLAT_ATOMIC_ADD_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_ADD_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_ADD_X2_RTN_vi
    99U,	// FLAT_ATOMIC_ADD_X2_ci
    99U,	// FLAT_ATOMIC_ADD_X2_gfx10
    99U,	// FLAT_ATOMIC_ADD_X2_vi
    99U,	// FLAT_ATOMIC_ADD_ci
    99U,	// FLAT_ATOMIC_ADD_gfx10
    99U,	// FLAT_ATOMIC_ADD_vi
    67392U,	// FLAT_ATOMIC_AND_RTN_ci
    67392U,	// FLAT_ATOMIC_AND_RTN_gfx10
    67392U,	// FLAT_ATOMIC_AND_RTN_vi
    67392U,	// FLAT_ATOMIC_AND_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_AND_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_AND_X2_RTN_vi
    99U,	// FLAT_ATOMIC_AND_X2_ci
    99U,	// FLAT_ATOMIC_AND_X2_gfx10
    99U,	// FLAT_ATOMIC_AND_X2_vi
    99U,	// FLAT_ATOMIC_AND_ci
    99U,	// FLAT_ATOMIC_AND_gfx10
    99U,	// FLAT_ATOMIC_AND_vi
    67392U,	// FLAT_ATOMIC_CMPSWAP_RTN_ci
    67392U,	// FLAT_ATOMIC_CMPSWAP_RTN_gfx10
    67392U,	// FLAT_ATOMIC_CMPSWAP_RTN_vi
    67392U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_CMPSWAP_X2_RTN_vi
    99U,	// FLAT_ATOMIC_CMPSWAP_X2_ci
    99U,	// FLAT_ATOMIC_CMPSWAP_X2_gfx10
    99U,	// FLAT_ATOMIC_CMPSWAP_X2_vi
    99U,	// FLAT_ATOMIC_CMPSWAP_ci
    99U,	// FLAT_ATOMIC_CMPSWAP_gfx10
    99U,	// FLAT_ATOMIC_CMPSWAP_vi
    67392U,	// FLAT_ATOMIC_DEC_RTN_ci
    67392U,	// FLAT_ATOMIC_DEC_RTN_gfx10
    67392U,	// FLAT_ATOMIC_DEC_RTN_vi
    67392U,	// FLAT_ATOMIC_DEC_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_DEC_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_DEC_X2_RTN_vi
    99U,	// FLAT_ATOMIC_DEC_X2_ci
    99U,	// FLAT_ATOMIC_DEC_X2_gfx10
    99U,	// FLAT_ATOMIC_DEC_X2_vi
    99U,	// FLAT_ATOMIC_DEC_ci
    99U,	// FLAT_ATOMIC_DEC_gfx10
    99U,	// FLAT_ATOMIC_DEC_vi
    67392U,	// FLAT_ATOMIC_FCMPSWAP_RTN_ci
    67392U,	// FLAT_ATOMIC_FCMPSWAP_RTN_gfx10
    67392U,	// FLAT_ATOMIC_FCMPSWAP_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_FCMPSWAP_X2_RTN_gfx10
    99U,	// FLAT_ATOMIC_FCMPSWAP_X2_ci
    99U,	// FLAT_ATOMIC_FCMPSWAP_X2_gfx10
    99U,	// FLAT_ATOMIC_FCMPSWAP_ci
    99U,	// FLAT_ATOMIC_FCMPSWAP_gfx10
    67392U,	// FLAT_ATOMIC_FMAX_RTN_ci
    67392U,	// FLAT_ATOMIC_FMAX_RTN_gfx10
    67392U,	// FLAT_ATOMIC_FMAX_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_FMAX_X2_RTN_gfx10
    99U,	// FLAT_ATOMIC_FMAX_X2_ci
    99U,	// FLAT_ATOMIC_FMAX_X2_gfx10
    99U,	// FLAT_ATOMIC_FMAX_ci
    99U,	// FLAT_ATOMIC_FMAX_gfx10
    67392U,	// FLAT_ATOMIC_FMIN_RTN_ci
    67392U,	// FLAT_ATOMIC_FMIN_RTN_gfx10
    67392U,	// FLAT_ATOMIC_FMIN_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_FMIN_X2_RTN_gfx10
    99U,	// FLAT_ATOMIC_FMIN_X2_ci
    99U,	// FLAT_ATOMIC_FMIN_X2_gfx10
    99U,	// FLAT_ATOMIC_FMIN_ci
    99U,	// FLAT_ATOMIC_FMIN_gfx10
    67392U,	// FLAT_ATOMIC_INC_RTN_ci
    67392U,	// FLAT_ATOMIC_INC_RTN_gfx10
    67392U,	// FLAT_ATOMIC_INC_RTN_vi
    67392U,	// FLAT_ATOMIC_INC_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_INC_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_INC_X2_RTN_vi
    99U,	// FLAT_ATOMIC_INC_X2_ci
    99U,	// FLAT_ATOMIC_INC_X2_gfx10
    99U,	// FLAT_ATOMIC_INC_X2_vi
    99U,	// FLAT_ATOMIC_INC_ci
    99U,	// FLAT_ATOMIC_INC_gfx10
    99U,	// FLAT_ATOMIC_INC_vi
    67392U,	// FLAT_ATOMIC_OR_RTN_ci
    67392U,	// FLAT_ATOMIC_OR_RTN_gfx10
    67392U,	// FLAT_ATOMIC_OR_RTN_vi
    67392U,	// FLAT_ATOMIC_OR_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_OR_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_OR_X2_RTN_vi
    99U,	// FLAT_ATOMIC_OR_X2_ci
    99U,	// FLAT_ATOMIC_OR_X2_gfx10
    99U,	// FLAT_ATOMIC_OR_X2_vi
    99U,	// FLAT_ATOMIC_OR_ci
    99U,	// FLAT_ATOMIC_OR_gfx10
    99U,	// FLAT_ATOMIC_OR_vi
    67392U,	// FLAT_ATOMIC_SMAX_RTN_ci
    67392U,	// FLAT_ATOMIC_SMAX_RTN_gfx10
    67392U,	// FLAT_ATOMIC_SMAX_RTN_vi
    67392U,	// FLAT_ATOMIC_SMAX_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_SMAX_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_SMAX_X2_RTN_vi
    99U,	// FLAT_ATOMIC_SMAX_X2_ci
    99U,	// FLAT_ATOMIC_SMAX_X2_gfx10
    99U,	// FLAT_ATOMIC_SMAX_X2_vi
    99U,	// FLAT_ATOMIC_SMAX_ci
    99U,	// FLAT_ATOMIC_SMAX_gfx10
    99U,	// FLAT_ATOMIC_SMAX_vi
    67392U,	// FLAT_ATOMIC_SMIN_RTN_ci
    67392U,	// FLAT_ATOMIC_SMIN_RTN_gfx10
    67392U,	// FLAT_ATOMIC_SMIN_RTN_vi
    67392U,	// FLAT_ATOMIC_SMIN_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_SMIN_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_SMIN_X2_RTN_vi
    99U,	// FLAT_ATOMIC_SMIN_X2_ci
    99U,	// FLAT_ATOMIC_SMIN_X2_gfx10
    99U,	// FLAT_ATOMIC_SMIN_X2_vi
    99U,	// FLAT_ATOMIC_SMIN_ci
    99U,	// FLAT_ATOMIC_SMIN_gfx10
    99U,	// FLAT_ATOMIC_SMIN_vi
    67392U,	// FLAT_ATOMIC_SUB_RTN_ci
    67392U,	// FLAT_ATOMIC_SUB_RTN_gfx10
    67392U,	// FLAT_ATOMIC_SUB_RTN_vi
    67392U,	// FLAT_ATOMIC_SUB_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_SUB_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_SUB_X2_RTN_vi
    99U,	// FLAT_ATOMIC_SUB_X2_ci
    99U,	// FLAT_ATOMIC_SUB_X2_gfx10
    99U,	// FLAT_ATOMIC_SUB_X2_vi
    99U,	// FLAT_ATOMIC_SUB_ci
    99U,	// FLAT_ATOMIC_SUB_gfx10
    99U,	// FLAT_ATOMIC_SUB_vi
    67392U,	// FLAT_ATOMIC_SWAP_RTN_ci
    67392U,	// FLAT_ATOMIC_SWAP_RTN_gfx10
    67392U,	// FLAT_ATOMIC_SWAP_RTN_vi
    67392U,	// FLAT_ATOMIC_SWAP_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_SWAP_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_SWAP_X2_RTN_vi
    99U,	// FLAT_ATOMIC_SWAP_X2_ci
    99U,	// FLAT_ATOMIC_SWAP_X2_gfx10
    99U,	// FLAT_ATOMIC_SWAP_X2_vi
    99U,	// FLAT_ATOMIC_SWAP_ci
    99U,	// FLAT_ATOMIC_SWAP_gfx10
    99U,	// FLAT_ATOMIC_SWAP_vi
    67392U,	// FLAT_ATOMIC_UMAX_RTN_ci
    67392U,	// FLAT_ATOMIC_UMAX_RTN_gfx10
    67392U,	// FLAT_ATOMIC_UMAX_RTN_vi
    67392U,	// FLAT_ATOMIC_UMAX_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_UMAX_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_UMAX_X2_RTN_vi
    99U,	// FLAT_ATOMIC_UMAX_X2_ci
    99U,	// FLAT_ATOMIC_UMAX_X2_gfx10
    99U,	// FLAT_ATOMIC_UMAX_X2_vi
    99U,	// FLAT_ATOMIC_UMAX_ci
    99U,	// FLAT_ATOMIC_UMAX_gfx10
    99U,	// FLAT_ATOMIC_UMAX_vi
    67392U,	// FLAT_ATOMIC_UMIN_RTN_ci
    67392U,	// FLAT_ATOMIC_UMIN_RTN_gfx10
    67392U,	// FLAT_ATOMIC_UMIN_RTN_vi
    67392U,	// FLAT_ATOMIC_UMIN_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_UMIN_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_UMIN_X2_RTN_vi
    99U,	// FLAT_ATOMIC_UMIN_X2_ci
    99U,	// FLAT_ATOMIC_UMIN_X2_gfx10
    99U,	// FLAT_ATOMIC_UMIN_X2_vi
    99U,	// FLAT_ATOMIC_UMIN_ci
    99U,	// FLAT_ATOMIC_UMIN_gfx10
    99U,	// FLAT_ATOMIC_UMIN_vi
    67392U,	// FLAT_ATOMIC_XOR_RTN_ci
    67392U,	// FLAT_ATOMIC_XOR_RTN_gfx10
    67392U,	// FLAT_ATOMIC_XOR_RTN_vi
    67392U,	// FLAT_ATOMIC_XOR_X2_RTN_ci
    67392U,	// FLAT_ATOMIC_XOR_X2_RTN_gfx10
    67392U,	// FLAT_ATOMIC_XOR_X2_RTN_vi
    99U,	// FLAT_ATOMIC_XOR_X2_ci
    99U,	// FLAT_ATOMIC_XOR_X2_gfx10
    99U,	// FLAT_ATOMIC_XOR_X2_vi
    99U,	// FLAT_ATOMIC_XOR_ci
    99U,	// FLAT_ATOMIC_XOR_gfx10
    99U,	// FLAT_ATOMIC_XOR_vi
    107U,	// FLAT_LOAD_DWORDX2_ci
    107U,	// FLAT_LOAD_DWORDX2_gfx10
    107U,	// FLAT_LOAD_DWORDX2_vi
    107U,	// FLAT_LOAD_DWORDX3_ci
    107U,	// FLAT_LOAD_DWORDX3_gfx10
    107U,	// FLAT_LOAD_DWORDX3_vi
    107U,	// FLAT_LOAD_DWORDX4_ci
    107U,	// FLAT_LOAD_DWORDX4_gfx10
    107U,	// FLAT_LOAD_DWORDX4_vi
    107U,	// FLAT_LOAD_DWORD_ci
    107U,	// FLAT_LOAD_DWORD_gfx10
    107U,	// FLAT_LOAD_DWORD_vi
    107U,	// FLAT_LOAD_SBYTE_D16_HI_gfx10
    107U,	// FLAT_LOAD_SBYTE_D16_HI_vi
    107U,	// FLAT_LOAD_SBYTE_D16_gfx10
    107U,	// FLAT_LOAD_SBYTE_D16_vi
    107U,	// FLAT_LOAD_SBYTE_ci
    107U,	// FLAT_LOAD_SBYTE_gfx10
    107U,	// FLAT_LOAD_SBYTE_vi
    107U,	// FLAT_LOAD_SHORT_D16_HI_gfx10
    107U,	// FLAT_LOAD_SHORT_D16_HI_vi
    107U,	// FLAT_LOAD_SHORT_D16_gfx10
    107U,	// FLAT_LOAD_SHORT_D16_vi
    107U,	// FLAT_LOAD_SSHORT_ci
    107U,	// FLAT_LOAD_SSHORT_gfx10
    107U,	// FLAT_LOAD_SSHORT_vi
    107U,	// FLAT_LOAD_UBYTE_D16_HI_gfx10
    107U,	// FLAT_LOAD_UBYTE_D16_HI_vi
    107U,	// FLAT_LOAD_UBYTE_D16_gfx10
    107U,	// FLAT_LOAD_UBYTE_D16_vi
    107U,	// FLAT_LOAD_UBYTE_ci
    107U,	// FLAT_LOAD_UBYTE_gfx10
    107U,	// FLAT_LOAD_UBYTE_vi
    107U,	// FLAT_LOAD_USHORT_ci
    107U,	// FLAT_LOAD_USHORT_gfx10
    107U,	// FLAT_LOAD_USHORT_vi
    107U,	// FLAT_STORE_BYTE_D16_HI_gfx10
    107U,	// FLAT_STORE_BYTE_D16_HI_vi
    107U,	// FLAT_STORE_BYTE_ci
    107U,	// FLAT_STORE_BYTE_gfx10
    107U,	// FLAT_STORE_BYTE_vi
    107U,	// FLAT_STORE_DWORDX2_ci
    107U,	// FLAT_STORE_DWORDX2_gfx10
    107U,	// FLAT_STORE_DWORDX2_vi
    107U,	// FLAT_STORE_DWORDX3_ci
    107U,	// FLAT_STORE_DWORDX3_gfx10
    107U,	// FLAT_STORE_DWORDX3_vi
    107U,	// FLAT_STORE_DWORDX4_ci
    107U,	// FLAT_STORE_DWORDX4_gfx10
    107U,	// FLAT_STORE_DWORDX4_vi
    107U,	// FLAT_STORE_DWORD_ci
    107U,	// FLAT_STORE_DWORD_gfx10
    107U,	// FLAT_STORE_DWORD_vi
    107U,	// FLAT_STORE_SHORT_D16_HI_gfx10
    107U,	// FLAT_STORE_SHORT_D16_HI_vi
    107U,	// FLAT_STORE_SHORT_ci
    107U,	// FLAT_STORE_SHORT_gfx10
    107U,	// FLAT_STORE_SHORT_vi
    34624U,	// GLOBAL_ATOMIC_ADD_F32_SADDR_vi
    100U,	// GLOBAL_ATOMIC_ADD_F32_vi
    2112U,	// GLOBAL_ATOMIC_ADD_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_ADD_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_ADD_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_ADD_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_ADD_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_ADD_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_ADD_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_ADD_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_ADD_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_ADD_X2_gfx10
    100U,	// GLOBAL_ATOMIC_ADD_X2_vi
    100U,	// GLOBAL_ATOMIC_ADD_gfx10
    100U,	// GLOBAL_ATOMIC_ADD_vi
    2112U,	// GLOBAL_ATOMIC_AND_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_AND_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_AND_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_AND_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_AND_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_AND_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_AND_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_AND_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_AND_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_AND_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_AND_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_AND_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_AND_X2_gfx10
    100U,	// GLOBAL_ATOMIC_AND_X2_vi
    100U,	// GLOBAL_ATOMIC_AND_gfx10
    100U,	// GLOBAL_ATOMIC_AND_vi
    2112U,	// GLOBAL_ATOMIC_CMPSWAP_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_CMPSWAP_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_CMPSWAP_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_CMPSWAP_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_CMPSWAP_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_CMPSWAP_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_CMPSWAP_X2_gfx10
    100U,	// GLOBAL_ATOMIC_CMPSWAP_X2_vi
    100U,	// GLOBAL_ATOMIC_CMPSWAP_gfx10
    100U,	// GLOBAL_ATOMIC_CMPSWAP_vi
    2112U,	// GLOBAL_ATOMIC_CSUB_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_CSUB_SADDR_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_DEC_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_DEC_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_DEC_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_DEC_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_DEC_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_DEC_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_DEC_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_DEC_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_DEC_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_DEC_X2_gfx10
    100U,	// GLOBAL_ATOMIC_DEC_X2_vi
    100U,	// GLOBAL_ATOMIC_DEC_gfx10
    100U,	// GLOBAL_ATOMIC_DEC_vi
    2112U,	// GLOBAL_ATOMIC_FCMPSWAP_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR_RTN_gfx10
    34624U,	// GLOBAL_ATOMIC_FCMPSWAP_SADDR_gfx10
    2112U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR_RTN_gfx10
    34624U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_SADDR_gfx10
    100U,	// GLOBAL_ATOMIC_FCMPSWAP_X2_gfx10
    100U,	// GLOBAL_ATOMIC_FCMPSWAP_gfx10
    2112U,	// GLOBAL_ATOMIC_FMAX_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_FMAX_SADDR_RTN_gfx10
    34624U,	// GLOBAL_ATOMIC_FMAX_SADDR_gfx10
    2112U,	// GLOBAL_ATOMIC_FMAX_X2_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR_RTN_gfx10
    34624U,	// GLOBAL_ATOMIC_FMAX_X2_SADDR_gfx10
    100U,	// GLOBAL_ATOMIC_FMAX_X2_gfx10
    100U,	// GLOBAL_ATOMIC_FMAX_gfx10
    2112U,	// GLOBAL_ATOMIC_FMIN_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_FMIN_SADDR_RTN_gfx10
    34624U,	// GLOBAL_ATOMIC_FMIN_SADDR_gfx10
    2112U,	// GLOBAL_ATOMIC_FMIN_X2_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR_RTN_gfx10
    34624U,	// GLOBAL_ATOMIC_FMIN_X2_SADDR_gfx10
    100U,	// GLOBAL_ATOMIC_FMIN_X2_gfx10
    100U,	// GLOBAL_ATOMIC_FMIN_gfx10
    2112U,	// GLOBAL_ATOMIC_INC_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_INC_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_INC_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_INC_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_INC_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_INC_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_INC_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_INC_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_INC_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_INC_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_INC_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_INC_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_INC_X2_gfx10
    100U,	// GLOBAL_ATOMIC_INC_X2_vi
    100U,	// GLOBAL_ATOMIC_INC_gfx10
    100U,	// GLOBAL_ATOMIC_INC_vi
    2112U,	// GLOBAL_ATOMIC_OR_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_OR_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_OR_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_OR_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_OR_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_OR_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_OR_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_OR_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_OR_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_OR_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_OR_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_OR_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_OR_X2_gfx10
    100U,	// GLOBAL_ATOMIC_OR_X2_vi
    100U,	// GLOBAL_ATOMIC_OR_gfx10
    100U,	// GLOBAL_ATOMIC_OR_vi
    34624U,	// GLOBAL_ATOMIC_PK_ADD_F16_SADDR_vi
    100U,	// GLOBAL_ATOMIC_PK_ADD_F16_vi
    2112U,	// GLOBAL_ATOMIC_SMAX_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_SMAX_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_SMAX_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_SMAX_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_SMAX_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_SMAX_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_SMAX_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_SMAX_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_SMAX_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_SMAX_X2_gfx10
    100U,	// GLOBAL_ATOMIC_SMAX_X2_vi
    100U,	// GLOBAL_ATOMIC_SMAX_gfx10
    100U,	// GLOBAL_ATOMIC_SMAX_vi
    2112U,	// GLOBAL_ATOMIC_SMIN_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_SMIN_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_SMIN_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_SMIN_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_SMIN_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_SMIN_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_SMIN_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_SMIN_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_SMIN_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_SMIN_X2_gfx10
    100U,	// GLOBAL_ATOMIC_SMIN_X2_vi
    100U,	// GLOBAL_ATOMIC_SMIN_gfx10
    100U,	// GLOBAL_ATOMIC_SMIN_vi
    2112U,	// GLOBAL_ATOMIC_SUB_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_SUB_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_SUB_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_SUB_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_SUB_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_SUB_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_SUB_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_SUB_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_SUB_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_SUB_X2_gfx10
    100U,	// GLOBAL_ATOMIC_SUB_X2_vi
    100U,	// GLOBAL_ATOMIC_SUB_gfx10
    100U,	// GLOBAL_ATOMIC_SUB_vi
    2112U,	// GLOBAL_ATOMIC_SWAP_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_SWAP_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_SWAP_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_SWAP_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_SWAP_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_SWAP_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_SWAP_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_SWAP_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_SWAP_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_SWAP_X2_gfx10
    100U,	// GLOBAL_ATOMIC_SWAP_X2_vi
    100U,	// GLOBAL_ATOMIC_SWAP_gfx10
    100U,	// GLOBAL_ATOMIC_SWAP_vi
    2112U,	// GLOBAL_ATOMIC_UMAX_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_UMAX_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_UMAX_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_UMAX_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_UMAX_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_UMAX_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_UMAX_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_UMAX_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_UMAX_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_UMAX_X2_gfx10
    100U,	// GLOBAL_ATOMIC_UMAX_X2_vi
    100U,	// GLOBAL_ATOMIC_UMAX_gfx10
    100U,	// GLOBAL_ATOMIC_UMAX_vi
    2112U,	// GLOBAL_ATOMIC_UMIN_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_UMIN_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_UMIN_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_UMIN_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_UMIN_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_UMIN_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_UMIN_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_UMIN_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_UMIN_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_UMIN_X2_gfx10
    100U,	// GLOBAL_ATOMIC_UMIN_X2_vi
    100U,	// GLOBAL_ATOMIC_UMIN_gfx10
    100U,	// GLOBAL_ATOMIC_UMIN_vi
    2112U,	// GLOBAL_ATOMIC_XOR_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_XOR_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_XOR_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_XOR_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_XOR_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_XOR_SADDR_vi
    2112U,	// GLOBAL_ATOMIC_XOR_X2_RTN_gfx10
    2112U,	// GLOBAL_ATOMIC_XOR_X2_RTN_vi
    2384704U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_RTN_gfx10
    2384704U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_RTN_vi
    34624U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_gfx10
    34624U,	// GLOBAL_ATOMIC_XOR_X2_SADDR_vi
    100U,	// GLOBAL_ATOMIC_XOR_X2_gfx10
    100U,	// GLOBAL_ATOMIC_XOR_X2_vi
    100U,	// GLOBAL_ATOMIC_XOR_gfx10
    100U,	// GLOBAL_ATOMIC_XOR_vi
    2664256U,	// GLOBAL_LOAD_DWORDX2_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_DWORDX2_SADDR_vi
    108U,	// GLOBAL_LOAD_DWORDX2_gfx10
    108U,	// GLOBAL_LOAD_DWORDX2_vi
    2664256U,	// GLOBAL_LOAD_DWORDX3_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_DWORDX3_SADDR_vi
    108U,	// GLOBAL_LOAD_DWORDX3_gfx10
    108U,	// GLOBAL_LOAD_DWORDX3_vi
    2664256U,	// GLOBAL_LOAD_DWORDX4_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_DWORDX4_SADDR_vi
    108U,	// GLOBAL_LOAD_DWORDX4_gfx10
    108U,	// GLOBAL_LOAD_DWORDX4_vi
    107U,	// GLOBAL_LOAD_DWORD_ADDTID_gfx10
    2664256U,	// GLOBAL_LOAD_DWORD_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_DWORD_SADDR_vi
    108U,	// GLOBAL_LOAD_DWORD_gfx10
    108U,	// GLOBAL_LOAD_DWORD_vi
    2664256U,	// GLOBAL_LOAD_SBYTE_D16_HI_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_SBYTE_D16_HI_SADDR_vi
    108U,	// GLOBAL_LOAD_SBYTE_D16_HI_gfx10
    108U,	// GLOBAL_LOAD_SBYTE_D16_HI_vi
    2664256U,	// GLOBAL_LOAD_SBYTE_D16_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_SBYTE_D16_SADDR_vi
    108U,	// GLOBAL_LOAD_SBYTE_D16_gfx10
    108U,	// GLOBAL_LOAD_SBYTE_D16_vi
    2664256U,	// GLOBAL_LOAD_SBYTE_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_SBYTE_SADDR_vi
    108U,	// GLOBAL_LOAD_SBYTE_gfx10
    108U,	// GLOBAL_LOAD_SBYTE_vi
    2664256U,	// GLOBAL_LOAD_SHORT_D16_HI_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_SHORT_D16_HI_SADDR_vi
    108U,	// GLOBAL_LOAD_SHORT_D16_HI_gfx10
    108U,	// GLOBAL_LOAD_SHORT_D16_HI_vi
    2664256U,	// GLOBAL_LOAD_SHORT_D16_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_SHORT_D16_SADDR_vi
    108U,	// GLOBAL_LOAD_SHORT_D16_gfx10
    108U,	// GLOBAL_LOAD_SHORT_D16_vi
    2664256U,	// GLOBAL_LOAD_SSHORT_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_SSHORT_SADDR_vi
    108U,	// GLOBAL_LOAD_SSHORT_gfx10
    108U,	// GLOBAL_LOAD_SSHORT_vi
    2664256U,	// GLOBAL_LOAD_UBYTE_D16_HI_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_UBYTE_D16_HI_SADDR_vi
    108U,	// GLOBAL_LOAD_UBYTE_D16_HI_gfx10
    108U,	// GLOBAL_LOAD_UBYTE_D16_HI_vi
    2664256U,	// GLOBAL_LOAD_UBYTE_D16_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_UBYTE_D16_SADDR_vi
    108U,	// GLOBAL_LOAD_UBYTE_D16_gfx10
    108U,	// GLOBAL_LOAD_UBYTE_D16_vi
    2664256U,	// GLOBAL_LOAD_UBYTE_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_UBYTE_SADDR_vi
    108U,	// GLOBAL_LOAD_UBYTE_gfx10
    108U,	// GLOBAL_LOAD_UBYTE_vi
    2664256U,	// GLOBAL_LOAD_USHORT_SADDR_gfx10
    2664256U,	// GLOBAL_LOAD_USHORT_SADDR_vi
    108U,	// GLOBAL_LOAD_USHORT_gfx10
    108U,	// GLOBAL_LOAD_USHORT_vi
    2664256U,	// GLOBAL_STORE_BYTE_D16_HI_SADDR_gfx10
    2664256U,	// GLOBAL_STORE_BYTE_D16_HI_SADDR_vi
    108U,	// GLOBAL_STORE_BYTE_D16_HI_gfx10
    108U,	// GLOBAL_STORE_BYTE_D16_HI_vi
    2664256U,	// GLOBAL_STORE_BYTE_SADDR_gfx10
    2664256U,	// GLOBAL_STORE_BYTE_SADDR_vi
    108U,	// GLOBAL_STORE_BYTE_gfx10
    108U,	// GLOBAL_STORE_BYTE_vi
    2664256U,	// GLOBAL_STORE_DWORDX2_SADDR_gfx10
    2664256U,	// GLOBAL_STORE_DWORDX2_SADDR_vi
    108U,	// GLOBAL_STORE_DWORDX2_gfx10
    108U,	// GLOBAL_STORE_DWORDX2_vi
    2664256U,	// GLOBAL_STORE_DWORDX3_SADDR_gfx10
    2664256U,	// GLOBAL_STORE_DWORDX3_SADDR_vi
    108U,	// GLOBAL_STORE_DWORDX3_gfx10
    108U,	// GLOBAL_STORE_DWORDX3_vi
    2664256U,	// GLOBAL_STORE_DWORDX4_SADDR_gfx10
    2664256U,	// GLOBAL_STORE_DWORDX4_SADDR_vi
    108U,	// GLOBAL_STORE_DWORDX4_gfx10
    108U,	// GLOBAL_STORE_DWORDX4_vi
    107U,	// GLOBAL_STORE_DWORD_ADDTID_gfx10
    2664256U,	// GLOBAL_STORE_DWORD_SADDR_gfx10
    2664256U,	// GLOBAL_STORE_DWORD_SADDR_vi
    108U,	// GLOBAL_STORE_DWORD_gfx10
    108U,	// GLOBAL_STORE_DWORD_vi
    2664256U,	// GLOBAL_STORE_SHORT_D16_HI_SADDR_gfx10
    2664256U,	// GLOBAL_STORE_SHORT_D16_HI_SADDR_vi
    108U,	// GLOBAL_STORE_SHORT_D16_HI_gfx10
    108U,	// GLOBAL_STORE_SHORT_D16_HI_vi
    2664256U,	// GLOBAL_STORE_SHORT_SADDR_gfx10
    2664256U,	// GLOBAL_STORE_SHORT_SADDR_vi
    108U,	// GLOBAL_STORE_SHORT_gfx10
    108U,	// GLOBAL_STORE_SHORT_vi
    76032U,	// IMAGE_ATOMIC_ADD_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_ADD_V1_V1_si
    84224U,	// IMAGE_ATOMIC_ADD_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_ADD_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_ADD_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_ADD_V1_V2_si
    84224U,	// IMAGE_ATOMIC_ADD_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_ADD_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_ADD_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_ADD_V1_V3_si
    84224U,	// IMAGE_ATOMIC_ADD_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_ADD_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_ADD_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_ADD_V1_V4_si
    84224U,	// IMAGE_ATOMIC_ADD_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_ADD_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_ADD_V2_V1_si
    84224U,	// IMAGE_ATOMIC_ADD_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_ADD_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_ADD_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_ADD_V2_V2_si
    84224U,	// IMAGE_ATOMIC_ADD_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_ADD_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_ADD_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_ADD_V2_V3_si
    84224U,	// IMAGE_ATOMIC_ADD_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_ADD_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_ADD_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_ADD_V2_V4_si
    84224U,	// IMAGE_ATOMIC_ADD_V2_V4_vi
    76032U,	// IMAGE_ATOMIC_AND_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_AND_V1_V1_si
    84224U,	// IMAGE_ATOMIC_AND_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_AND_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_AND_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_AND_V1_V2_si
    84224U,	// IMAGE_ATOMIC_AND_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_AND_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_AND_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_AND_V1_V3_si
    84224U,	// IMAGE_ATOMIC_AND_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_AND_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_AND_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_AND_V1_V4_si
    84224U,	// IMAGE_ATOMIC_AND_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_AND_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_AND_V2_V1_si
    84224U,	// IMAGE_ATOMIC_AND_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_AND_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_AND_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_AND_V2_V2_si
    84224U,	// IMAGE_ATOMIC_AND_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_AND_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_AND_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_AND_V2_V3_si
    84224U,	// IMAGE_ATOMIC_AND_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_AND_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_AND_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_AND_V2_V4_si
    84224U,	// IMAGE_ATOMIC_AND_V2_V4_vi
    76032U,	// IMAGE_ATOMIC_CMPSWAP_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V1_V1_si
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_si
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_si
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_si
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_CMPSWAP_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V2_V1_si
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_si
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_si
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_si
    84224U,	// IMAGE_ATOMIC_CMPSWAP_V2_V4_vi
    76032U,	// IMAGE_ATOMIC_DEC_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_DEC_V1_V1_si
    84224U,	// IMAGE_ATOMIC_DEC_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_DEC_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_DEC_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_DEC_V1_V2_si
    84224U,	// IMAGE_ATOMIC_DEC_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_DEC_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_DEC_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_DEC_V1_V3_si
    84224U,	// IMAGE_ATOMIC_DEC_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_DEC_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_DEC_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_DEC_V1_V4_si
    84224U,	// IMAGE_ATOMIC_DEC_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_DEC_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_DEC_V2_V1_si
    84224U,	// IMAGE_ATOMIC_DEC_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_DEC_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_DEC_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_DEC_V2_V2_si
    84224U,	// IMAGE_ATOMIC_DEC_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_DEC_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_DEC_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_DEC_V2_V3_si
    84224U,	// IMAGE_ATOMIC_DEC_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_DEC_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_DEC_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_DEC_V2_V4_si
    84224U,	// IMAGE_ATOMIC_DEC_V2_V4_vi
    76032U,	// IMAGE_ATOMIC_INC_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_INC_V1_V1_si
    84224U,	// IMAGE_ATOMIC_INC_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_INC_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_INC_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_INC_V1_V2_si
    84224U,	// IMAGE_ATOMIC_INC_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_INC_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_INC_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_INC_V1_V3_si
    84224U,	// IMAGE_ATOMIC_INC_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_INC_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_INC_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_INC_V1_V4_si
    84224U,	// IMAGE_ATOMIC_INC_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_INC_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_INC_V2_V1_si
    84224U,	// IMAGE_ATOMIC_INC_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_INC_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_INC_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_INC_V2_V2_si
    84224U,	// IMAGE_ATOMIC_INC_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_INC_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_INC_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_INC_V2_V3_si
    84224U,	// IMAGE_ATOMIC_INC_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_INC_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_INC_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_INC_V2_V4_si
    84224U,	// IMAGE_ATOMIC_INC_V2_V4_vi
    76032U,	// IMAGE_ATOMIC_OR_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_OR_V1_V1_si
    84224U,	// IMAGE_ATOMIC_OR_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_OR_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_OR_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_OR_V1_V2_si
    84224U,	// IMAGE_ATOMIC_OR_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_OR_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_OR_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_OR_V1_V3_si
    84224U,	// IMAGE_ATOMIC_OR_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_OR_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_OR_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_OR_V1_V4_si
    84224U,	// IMAGE_ATOMIC_OR_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_OR_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_OR_V2_V1_si
    84224U,	// IMAGE_ATOMIC_OR_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_OR_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_OR_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_OR_V2_V2_si
    84224U,	// IMAGE_ATOMIC_OR_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_OR_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_OR_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_OR_V2_V3_si
    84224U,	// IMAGE_ATOMIC_OR_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_OR_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_OR_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_OR_V2_V4_si
    84224U,	// IMAGE_ATOMIC_OR_V2_V4_vi
    76032U,	// IMAGE_ATOMIC_SMAX_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_SMAX_V1_V1_si
    84224U,	// IMAGE_ATOMIC_SMAX_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_SMAX_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_SMAX_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SMAX_V1_V2_si
    84224U,	// IMAGE_ATOMIC_SMAX_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_SMAX_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_SMAX_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SMAX_V1_V3_si
    84224U,	// IMAGE_ATOMIC_SMAX_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_SMAX_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_SMAX_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SMAX_V1_V4_si
    84224U,	// IMAGE_ATOMIC_SMAX_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_SMAX_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_SMAX_V2_V1_si
    84224U,	// IMAGE_ATOMIC_SMAX_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_SMAX_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_SMAX_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SMAX_V2_V2_si
    84224U,	// IMAGE_ATOMIC_SMAX_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_SMAX_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_SMAX_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SMAX_V2_V3_si
    84224U,	// IMAGE_ATOMIC_SMAX_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_SMAX_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_SMAX_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SMAX_V2_V4_si
    84224U,	// IMAGE_ATOMIC_SMAX_V2_V4_vi
    76032U,	// IMAGE_ATOMIC_SMIN_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_SMIN_V1_V1_si
    84224U,	// IMAGE_ATOMIC_SMIN_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_SMIN_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_SMIN_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SMIN_V1_V2_si
    84224U,	// IMAGE_ATOMIC_SMIN_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_SMIN_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_SMIN_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SMIN_V1_V3_si
    84224U,	// IMAGE_ATOMIC_SMIN_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_SMIN_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_SMIN_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SMIN_V1_V4_si
    84224U,	// IMAGE_ATOMIC_SMIN_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_SMIN_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_SMIN_V2_V1_si
    84224U,	// IMAGE_ATOMIC_SMIN_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_SMIN_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_SMIN_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SMIN_V2_V2_si
    84224U,	// IMAGE_ATOMIC_SMIN_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_SMIN_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_SMIN_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SMIN_V2_V3_si
    84224U,	// IMAGE_ATOMIC_SMIN_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_SMIN_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_SMIN_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SMIN_V2_V4_si
    84224U,	// IMAGE_ATOMIC_SMIN_V2_V4_vi
    76032U,	// IMAGE_ATOMIC_SUB_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_SUB_V1_V1_si
    84224U,	// IMAGE_ATOMIC_SUB_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_SUB_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_SUB_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SUB_V1_V2_si
    84224U,	// IMAGE_ATOMIC_SUB_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_SUB_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_SUB_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SUB_V1_V3_si
    84224U,	// IMAGE_ATOMIC_SUB_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_SUB_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_SUB_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SUB_V1_V4_si
    84224U,	// IMAGE_ATOMIC_SUB_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_SUB_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_SUB_V2_V1_si
    84224U,	// IMAGE_ATOMIC_SUB_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_SUB_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_SUB_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SUB_V2_V2_si
    84224U,	// IMAGE_ATOMIC_SUB_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_SUB_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_SUB_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SUB_V2_V3_si
    84224U,	// IMAGE_ATOMIC_SUB_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_SUB_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_SUB_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SUB_V2_V4_si
    84224U,	// IMAGE_ATOMIC_SUB_V2_V4_vi
    76032U,	// IMAGE_ATOMIC_SWAP_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_SWAP_V1_V1_si
    84224U,	// IMAGE_ATOMIC_SWAP_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_SWAP_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_SWAP_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SWAP_V1_V2_si
    84224U,	// IMAGE_ATOMIC_SWAP_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_SWAP_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_SWAP_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SWAP_V1_V3_si
    84224U,	// IMAGE_ATOMIC_SWAP_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_SWAP_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_SWAP_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SWAP_V1_V4_si
    84224U,	// IMAGE_ATOMIC_SWAP_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_SWAP_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_SWAP_V2_V1_si
    84224U,	// IMAGE_ATOMIC_SWAP_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_SWAP_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_SWAP_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SWAP_V2_V2_si
    84224U,	// IMAGE_ATOMIC_SWAP_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_SWAP_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_SWAP_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SWAP_V2_V3_si
    84224U,	// IMAGE_ATOMIC_SWAP_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_SWAP_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_SWAP_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_SWAP_V2_V4_si
    84224U,	// IMAGE_ATOMIC_SWAP_V2_V4_vi
    76032U,	// IMAGE_ATOMIC_UMAX_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_UMAX_V1_V1_si
    84224U,	// IMAGE_ATOMIC_UMAX_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_UMAX_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_UMAX_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_UMAX_V1_V2_si
    84224U,	// IMAGE_ATOMIC_UMAX_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_UMAX_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_UMAX_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_UMAX_V1_V3_si
    84224U,	// IMAGE_ATOMIC_UMAX_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_UMAX_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_UMAX_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_UMAX_V1_V4_si
    84224U,	// IMAGE_ATOMIC_UMAX_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_UMAX_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_UMAX_V2_V1_si
    84224U,	// IMAGE_ATOMIC_UMAX_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_UMAX_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_UMAX_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_UMAX_V2_V2_si
    84224U,	// IMAGE_ATOMIC_UMAX_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_UMAX_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_UMAX_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_UMAX_V2_V3_si
    84224U,	// IMAGE_ATOMIC_UMAX_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_UMAX_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_UMAX_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_UMAX_V2_V4_si
    84224U,	// IMAGE_ATOMIC_UMAX_V2_V4_vi
    76032U,	// IMAGE_ATOMIC_UMIN_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_UMIN_V1_V1_si
    84224U,	// IMAGE_ATOMIC_UMIN_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_UMIN_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_UMIN_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_UMIN_V1_V2_si
    84224U,	// IMAGE_ATOMIC_UMIN_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_UMIN_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_UMIN_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_UMIN_V1_V3_si
    84224U,	// IMAGE_ATOMIC_UMIN_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_UMIN_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_UMIN_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_UMIN_V1_V4_si
    84224U,	// IMAGE_ATOMIC_UMIN_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_UMIN_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_UMIN_V2_V1_si
    84224U,	// IMAGE_ATOMIC_UMIN_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_UMIN_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_UMIN_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_UMIN_V2_V2_si
    84224U,	// IMAGE_ATOMIC_UMIN_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_UMIN_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_UMIN_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_UMIN_V2_V3_si
    84224U,	// IMAGE_ATOMIC_UMIN_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_UMIN_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_UMIN_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_UMIN_V2_V4_si
    84224U,	// IMAGE_ATOMIC_UMIN_V2_V4_vi
    76032U,	// IMAGE_ATOMIC_XOR_V1_V1_gfx10
    84224U,	// IMAGE_ATOMIC_XOR_V1_V1_si
    84224U,	// IMAGE_ATOMIC_XOR_V1_V1_vi
    76032U,	// IMAGE_ATOMIC_XOR_V1_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_XOR_V1_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_XOR_V1_V2_si
    84224U,	// IMAGE_ATOMIC_XOR_V1_V2_vi
    76032U,	// IMAGE_ATOMIC_XOR_V1_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_XOR_V1_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_XOR_V1_V3_si
    84224U,	// IMAGE_ATOMIC_XOR_V1_V3_vi
    76032U,	// IMAGE_ATOMIC_XOR_V1_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_XOR_V1_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_XOR_V1_V4_si
    84224U,	// IMAGE_ATOMIC_XOR_V1_V4_vi
    76032U,	// IMAGE_ATOMIC_XOR_V2_V1_gfx10
    84224U,	// IMAGE_ATOMIC_XOR_V2_V1_si
    84224U,	// IMAGE_ATOMIC_XOR_V2_V1_vi
    76032U,	// IMAGE_ATOMIC_XOR_V2_V2_gfx10
    2902528U,	// IMAGE_ATOMIC_XOR_V2_V2_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_XOR_V2_V2_si
    84224U,	// IMAGE_ATOMIC_XOR_V2_V2_vi
    76032U,	// IMAGE_ATOMIC_XOR_V2_V3_gfx10
    288375552U,	// IMAGE_ATOMIC_XOR_V2_V3_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_XOR_V2_V3_si
    84224U,	// IMAGE_ATOMIC_XOR_V2_V3_vi
    76032U,	// IMAGE_ATOMIC_XOR_V2_V4_gfx10
    422855424U,	// IMAGE_ATOMIC_XOR_V2_V4_nsa_gfx10
    84224U,	// IMAGE_ATOMIC_XOR_V2_V4_si
    84224U,	// IMAGE_ATOMIC_XOR_V2_V4_vi
    565732160U,	// IMAGE_GATHER4_B_CL_O_V2_V3
    708338496U,	// IMAGE_GATHER4_B_CL_O_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_B_CL_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_O_V2_V4
    708338496U,	// IMAGE_GATHER4_B_CL_O_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_B_CL_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_B_CL_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_B_CL_O_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_O_V2_V8
    708338496U,	// IMAGE_GATHER4_B_CL_O_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_O_V4_V3
    708338496U,	// IMAGE_GATHER4_B_CL_O_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_B_CL_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_O_V4_V4
    708338496U,	// IMAGE_GATHER4_B_CL_O_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_B_CL_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_B_CL_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_B_CL_O_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_O_V4_V8
    708338496U,	// IMAGE_GATHER4_B_CL_O_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_O_V5_V3
    708338496U,	// IMAGE_GATHER4_B_CL_O_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_B_CL_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_O_V5_V4
    708338496U,	// IMAGE_GATHER4_B_CL_O_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_B_CL_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_B_CL_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_B_CL_O_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_O_V5_V8
    708338496U,	// IMAGE_GATHER4_B_CL_O_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_V2_V2
    708338496U,	// IMAGE_GATHER4_B_CL_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_B_CL_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_V2_V3
    708338496U,	// IMAGE_GATHER4_B_CL_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_B_CL_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_V2_V4
    708338496U,	// IMAGE_GATHER4_B_CL_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_B_CL_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_B_CL_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_V2_V8
    708338496U,	// IMAGE_GATHER4_B_CL_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_V4_V2
    708338496U,	// IMAGE_GATHER4_B_CL_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_B_CL_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_V4_V3
    708338496U,	// IMAGE_GATHER4_B_CL_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_B_CL_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_V4_V4
    708338496U,	// IMAGE_GATHER4_B_CL_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_B_CL_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_B_CL_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_V4_V8
    708338496U,	// IMAGE_GATHER4_B_CL_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_V5_V2
    708338496U,	// IMAGE_GATHER4_B_CL_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_B_CL_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_V5_V3
    708338496U,	// IMAGE_GATHER4_B_CL_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_B_CL_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_V5_V4
    708338496U,	// IMAGE_GATHER4_B_CL_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_B_CL_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_B_CL_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_CL_V5_V8
    708338496U,	// IMAGE_GATHER4_B_CL_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_B_O_V2_V3
    708338496U,	// IMAGE_GATHER4_B_O_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_B_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_O_V2_V4
    708338496U,	// IMAGE_GATHER4_B_O_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_B_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_B_O_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_O_V2_V8
    708338496U,	// IMAGE_GATHER4_B_O_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_B_O_V4_V3
    708338496U,	// IMAGE_GATHER4_B_O_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_B_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_O_V4_V4
    708338496U,	// IMAGE_GATHER4_B_O_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_B_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_B_O_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_O_V4_V8
    708338496U,	// IMAGE_GATHER4_B_O_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_B_O_V5_V3
    708338496U,	// IMAGE_GATHER4_B_O_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_B_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_O_V5_V4
    708338496U,	// IMAGE_GATHER4_B_O_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_B_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_B_O_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_O_V5_V8
    708338496U,	// IMAGE_GATHER4_B_O_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_B_V2_V2
    708338496U,	// IMAGE_GATHER4_B_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_B_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_V2_V3
    708338496U,	// IMAGE_GATHER4_B_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_B_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_V2_V4
    708338496U,	// IMAGE_GATHER4_B_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_B_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_V4_V2
    708338496U,	// IMAGE_GATHER4_B_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_B_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_V4_V3
    708338496U,	// IMAGE_GATHER4_B_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_B_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_V4_V4
    708338496U,	// IMAGE_GATHER4_B_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_B_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_V5_V2
    708338496U,	// IMAGE_GATHER4_B_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_B_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_V5_V3
    708338496U,	// IMAGE_GATHER4_B_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_B_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_B_V5_V4
    708338496U,	// IMAGE_GATHER4_B_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_B_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_O_V2_V2
    708338496U,	// IMAGE_GATHER4_CL_O_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_CL_O_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_O_V2_V3
    708338496U,	// IMAGE_GATHER4_CL_O_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_CL_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_O_V2_V4
    708338496U,	// IMAGE_GATHER4_CL_O_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_CL_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_CL_O_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_O_V2_V8
    708338496U,	// IMAGE_GATHER4_CL_O_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_CL_O_V4_V2
    708338496U,	// IMAGE_GATHER4_CL_O_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_CL_O_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_O_V4_V3
    708338496U,	// IMAGE_GATHER4_CL_O_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_CL_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_O_V4_V4
    708338496U,	// IMAGE_GATHER4_CL_O_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_CL_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_CL_O_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_O_V4_V8
    708338496U,	// IMAGE_GATHER4_CL_O_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_CL_O_V5_V2
    708338496U,	// IMAGE_GATHER4_CL_O_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_CL_O_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_O_V5_V3
    708338496U,	// IMAGE_GATHER4_CL_O_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_CL_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_O_V5_V4
    708338496U,	// IMAGE_GATHER4_CL_O_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_CL_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_CL_O_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_O_V5_V8
    708338496U,	// IMAGE_GATHER4_CL_O_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_CL_V2_V1
    708338496U,	// IMAGE_GATHER4_CL_V2_V1_gfx10
    565732160U,	// IMAGE_GATHER4_CL_V2_V2
    708338496U,	// IMAGE_GATHER4_CL_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_CL_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_V2_V3
    708338496U,	// IMAGE_GATHER4_CL_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_CL_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_V2_V4
    708338496U,	// IMAGE_GATHER4_CL_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_CL_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_V4_V1
    708338496U,	// IMAGE_GATHER4_CL_V4_V1_gfx10
    565732160U,	// IMAGE_GATHER4_CL_V4_V2
    708338496U,	// IMAGE_GATHER4_CL_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_CL_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_V4_V3
    708338496U,	// IMAGE_GATHER4_CL_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_CL_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_V4_V4
    708338496U,	// IMAGE_GATHER4_CL_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_CL_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_V5_V1
    708338496U,	// IMAGE_GATHER4_CL_V5_V1_gfx10
    565732160U,	// IMAGE_GATHER4_CL_V5_V2
    708338496U,	// IMAGE_GATHER4_CL_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_CL_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_V5_V3
    708338496U,	// IMAGE_GATHER4_CL_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_CL_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_CL_V5_V4
    708338496U,	// IMAGE_GATHER4_CL_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_CL_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_O_V2_V4
    708338496U,	// IMAGE_GATHER4_C_B_CL_O_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_B_CL_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_O_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_O_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_O_V2_V8
    708338496U,	// IMAGE_GATHER4_C_B_CL_O_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_O_V4_V4
    708338496U,	// IMAGE_GATHER4_C_B_CL_O_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_B_CL_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_O_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_O_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_O_V4_V8
    708338496U,	// IMAGE_GATHER4_C_B_CL_O_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_O_V5_V4
    708338496U,	// IMAGE_GATHER4_C_B_CL_O_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_B_CL_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_O_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_O_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_O_V5_V8
    708338496U,	// IMAGE_GATHER4_C_B_CL_O_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_V2_V3
    708338496U,	// IMAGE_GATHER4_C_B_CL_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_B_CL_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_V2_V4
    708338496U,	// IMAGE_GATHER4_C_B_CL_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_B_CL_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_V2_V8
    708338496U,	// IMAGE_GATHER4_C_B_CL_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_V4_V3
    708338496U,	// IMAGE_GATHER4_C_B_CL_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_B_CL_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_V4_V4
    708338496U,	// IMAGE_GATHER4_C_B_CL_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_B_CL_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_V4_V8
    708338496U,	// IMAGE_GATHER4_C_B_CL_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_V5_V3
    708338496U,	// IMAGE_GATHER4_C_B_CL_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_B_CL_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_V5_V4
    708338496U,	// IMAGE_GATHER4_C_B_CL_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_B_CL_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_CL_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_CL_V5_V8
    708338496U,	// IMAGE_GATHER4_C_B_CL_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_O_V2_V4
    708338496U,	// IMAGE_GATHER4_C_B_O_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_B_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_O_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_O_V2_V8
    708338496U,	// IMAGE_GATHER4_C_B_O_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_O_V4_V4
    708338496U,	// IMAGE_GATHER4_C_B_O_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_B_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_O_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_O_V4_V8
    708338496U,	// IMAGE_GATHER4_C_B_O_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_O_V5_V4
    708338496U,	// IMAGE_GATHER4_C_B_O_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_B_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_O_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_O_V5_V8
    708338496U,	// IMAGE_GATHER4_C_B_O_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_V2_V3
    708338496U,	// IMAGE_GATHER4_C_B_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_B_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_V2_V4
    708338496U,	// IMAGE_GATHER4_C_B_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_B_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_V2_V8
    708338496U,	// IMAGE_GATHER4_C_B_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_V4_V3
    708338496U,	// IMAGE_GATHER4_C_B_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_B_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_V4_V4
    708338496U,	// IMAGE_GATHER4_C_B_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_B_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_V4_V8
    708338496U,	// IMAGE_GATHER4_C_B_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_V5_V3
    708338496U,	// IMAGE_GATHER4_C_B_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_B_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_V5_V4
    708338496U,	// IMAGE_GATHER4_C_B_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_B_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_B_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_B_V5_V8
    708338496U,	// IMAGE_GATHER4_C_B_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_O_V2_V3
    708338496U,	// IMAGE_GATHER4_C_CL_O_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_CL_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_O_V2_V4
    708338496U,	// IMAGE_GATHER4_C_CL_O_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_CL_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_CL_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_CL_O_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_O_V2_V8
    708338496U,	// IMAGE_GATHER4_C_CL_O_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_O_V4_V3
    708338496U,	// IMAGE_GATHER4_C_CL_O_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_CL_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_O_V4_V4
    708338496U,	// IMAGE_GATHER4_C_CL_O_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_CL_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_CL_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_CL_O_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_O_V4_V8
    708338496U,	// IMAGE_GATHER4_C_CL_O_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_O_V5_V3
    708338496U,	// IMAGE_GATHER4_C_CL_O_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_CL_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_O_V5_V4
    708338496U,	// IMAGE_GATHER4_C_CL_O_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_CL_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_CL_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_CL_O_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_O_V5_V8
    708338496U,	// IMAGE_GATHER4_C_CL_O_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_V2_V2
    708338496U,	// IMAGE_GATHER4_C_CL_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_C_CL_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_V2_V3
    708338496U,	// IMAGE_GATHER4_C_CL_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_CL_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_V2_V4
    708338496U,	// IMAGE_GATHER4_C_CL_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_CL_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_CL_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_V2_V8
    708338496U,	// IMAGE_GATHER4_C_CL_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_V4_V2
    708338496U,	// IMAGE_GATHER4_C_CL_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_C_CL_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_V4_V3
    708338496U,	// IMAGE_GATHER4_C_CL_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_CL_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_V4_V4
    708338496U,	// IMAGE_GATHER4_C_CL_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_CL_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_CL_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_V4_V8
    708338496U,	// IMAGE_GATHER4_C_CL_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_V5_V2
    708338496U,	// IMAGE_GATHER4_C_CL_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_C_CL_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_V5_V3
    708338496U,	// IMAGE_GATHER4_C_CL_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_CL_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_V5_V4
    708338496U,	// IMAGE_GATHER4_C_CL_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_CL_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_CL_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_CL_V5_V8
    708338496U,	// IMAGE_GATHER4_C_CL_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_O_V2_V3
    708338496U,	// IMAGE_GATHER4_C_LZ_O_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_LZ_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_O_V2_V4
    708338496U,	// IMAGE_GATHER4_C_LZ_O_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_LZ_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_LZ_O_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_O_V2_V8
    708338496U,	// IMAGE_GATHER4_C_LZ_O_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_O_V4_V3
    708338496U,	// IMAGE_GATHER4_C_LZ_O_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_LZ_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_O_V4_V4
    708338496U,	// IMAGE_GATHER4_C_LZ_O_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_LZ_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_LZ_O_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_O_V4_V8
    708338496U,	// IMAGE_GATHER4_C_LZ_O_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_O_V5_V3
    708338496U,	// IMAGE_GATHER4_C_LZ_O_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_LZ_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_O_V5_V4
    708338496U,	// IMAGE_GATHER4_C_LZ_O_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_LZ_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_LZ_O_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_O_V5_V8
    708338496U,	// IMAGE_GATHER4_C_LZ_O_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_V2_V2
    708338496U,	// IMAGE_GATHER4_C_LZ_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_C_LZ_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_V2_V3
    708338496U,	// IMAGE_GATHER4_C_LZ_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_LZ_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_V2_V4
    708338496U,	// IMAGE_GATHER4_C_LZ_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_LZ_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_V4_V2
    708338496U,	// IMAGE_GATHER4_C_LZ_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_C_LZ_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_V4_V3
    708338496U,	// IMAGE_GATHER4_C_LZ_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_LZ_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_V4_V4
    708338496U,	// IMAGE_GATHER4_C_LZ_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_LZ_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_V5_V2
    708338496U,	// IMAGE_GATHER4_C_LZ_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_C_LZ_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_V5_V3
    708338496U,	// IMAGE_GATHER4_C_LZ_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_LZ_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_LZ_V5_V4
    708338496U,	// IMAGE_GATHER4_C_LZ_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_LZ_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_O_V2_V3
    708338496U,	// IMAGE_GATHER4_C_L_O_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_L_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_O_V2_V4
    708338496U,	// IMAGE_GATHER4_C_L_O_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_L_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_L_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_L_O_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_O_V2_V8
    708338496U,	// IMAGE_GATHER4_C_L_O_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_O_V4_V3
    708338496U,	// IMAGE_GATHER4_C_L_O_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_L_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_O_V4_V4
    708338496U,	// IMAGE_GATHER4_C_L_O_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_L_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_L_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_L_O_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_O_V4_V8
    708338496U,	// IMAGE_GATHER4_C_L_O_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_O_V5_V3
    708338496U,	// IMAGE_GATHER4_C_L_O_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_L_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_O_V5_V4
    708338496U,	// IMAGE_GATHER4_C_L_O_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_L_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_L_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_L_O_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_O_V5_V8
    708338496U,	// IMAGE_GATHER4_C_L_O_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_V2_V2
    708338496U,	// IMAGE_GATHER4_C_L_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_C_L_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_V2_V3
    708338496U,	// IMAGE_GATHER4_C_L_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_L_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_V2_V4
    708338496U,	// IMAGE_GATHER4_C_L_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_L_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_L_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_V2_V8
    708338496U,	// IMAGE_GATHER4_C_L_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_V4_V2
    708338496U,	// IMAGE_GATHER4_C_L_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_C_L_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_V4_V3
    708338496U,	// IMAGE_GATHER4_C_L_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_L_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_V4_V4
    708338496U,	// IMAGE_GATHER4_C_L_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_L_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_L_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_V4_V8
    708338496U,	// IMAGE_GATHER4_C_L_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_V5_V2
    708338496U,	// IMAGE_GATHER4_C_L_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_C_L_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_V5_V3
    708338496U,	// IMAGE_GATHER4_C_L_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_L_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_V5_V4
    708338496U,	// IMAGE_GATHER4_C_L_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_L_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_L_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_L_V5_V8
    708338496U,	// IMAGE_GATHER4_C_L_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_O_V2_V3
    708338496U,	// IMAGE_GATHER4_C_O_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_O_V2_V4
    708338496U,	// IMAGE_GATHER4_C_O_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_O_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_O_V2_V8
    708338496U,	// IMAGE_GATHER4_C_O_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_O_V4_V3
    708338496U,	// IMAGE_GATHER4_C_O_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_O_V4_V4
    708338496U,	// IMAGE_GATHER4_C_O_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_O_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_O_V4_V8
    708338496U,	// IMAGE_GATHER4_C_O_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_O_V5_V3
    708338496U,	// IMAGE_GATHER4_C_O_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_O_V5_V4
    708338496U,	// IMAGE_GATHER4_C_O_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_C_O_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_O_V5_V8
    708338496U,	// IMAGE_GATHER4_C_O_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_C_V2_V2
    708338496U,	// IMAGE_GATHER4_C_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_C_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_V2_V3
    708338496U,	// IMAGE_GATHER4_C_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_V2_V4
    708338496U,	// IMAGE_GATHER4_C_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_V4_V2
    708338496U,	// IMAGE_GATHER4_C_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_C_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_V4_V3
    708338496U,	// IMAGE_GATHER4_C_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_V4_V4
    708338496U,	// IMAGE_GATHER4_C_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_V5_V2
    708338496U,	// IMAGE_GATHER4_C_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_C_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_V5_V3
    708338496U,	// IMAGE_GATHER4_C_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_C_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_C_V5_V4
    708338496U,	// IMAGE_GATHER4_C_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_C_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_O_V2_V2
    708338496U,	// IMAGE_GATHER4_LZ_O_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_LZ_O_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_O_V2_V3
    708338496U,	// IMAGE_GATHER4_LZ_O_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_LZ_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_O_V2_V4
    708338496U,	// IMAGE_GATHER4_LZ_O_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_LZ_O_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_O_V4_V2
    708338496U,	// IMAGE_GATHER4_LZ_O_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_LZ_O_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_O_V4_V3
    708338496U,	// IMAGE_GATHER4_LZ_O_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_LZ_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_O_V4_V4
    708338496U,	// IMAGE_GATHER4_LZ_O_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_LZ_O_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_O_V5_V2
    708338496U,	// IMAGE_GATHER4_LZ_O_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_LZ_O_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_O_V5_V3
    708338496U,	// IMAGE_GATHER4_LZ_O_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_LZ_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_O_V5_V4
    708338496U,	// IMAGE_GATHER4_LZ_O_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_LZ_O_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_V2_V1
    708338496U,	// IMAGE_GATHER4_LZ_V2_V1_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_V2_V2
    708338496U,	// IMAGE_GATHER4_LZ_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_LZ_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_V2_V3
    708338496U,	// IMAGE_GATHER4_LZ_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_LZ_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_V2_V4
    708338496U,	// IMAGE_GATHER4_LZ_V2_V4_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_V4_V1
    708338496U,	// IMAGE_GATHER4_LZ_V4_V1_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_V4_V2
    708338496U,	// IMAGE_GATHER4_LZ_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_LZ_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_V4_V3
    708338496U,	// IMAGE_GATHER4_LZ_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_LZ_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_V4_V4
    708338496U,	// IMAGE_GATHER4_LZ_V4_V4_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_V5_V1
    708338496U,	// IMAGE_GATHER4_LZ_V5_V1_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_V5_V2
    708338496U,	// IMAGE_GATHER4_LZ_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_LZ_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_V5_V3
    708338496U,	// IMAGE_GATHER4_LZ_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_LZ_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_LZ_V5_V4
    708338496U,	// IMAGE_GATHER4_LZ_V5_V4_gfx10
    565732160U,	// IMAGE_GATHER4_L_O_V2_V2
    708338496U,	// IMAGE_GATHER4_L_O_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_L_O_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_O_V2_V3
    708338496U,	// IMAGE_GATHER4_L_O_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_L_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_O_V2_V4
    708338496U,	// IMAGE_GATHER4_L_O_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_L_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_L_O_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_O_V2_V8
    708338496U,	// IMAGE_GATHER4_L_O_V2_V8_gfx10
    565732160U,	// IMAGE_GATHER4_L_O_V4_V2
    708338496U,	// IMAGE_GATHER4_L_O_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_L_O_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_O_V4_V3
    708338496U,	// IMAGE_GATHER4_L_O_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_L_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_O_V4_V4
    708338496U,	// IMAGE_GATHER4_L_O_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_L_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_L_O_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_O_V4_V8
    708338496U,	// IMAGE_GATHER4_L_O_V4_V8_gfx10
    565732160U,	// IMAGE_GATHER4_L_O_V5_V2
    708338496U,	// IMAGE_GATHER4_L_O_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_L_O_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_O_V5_V3
    708338496U,	// IMAGE_GATHER4_L_O_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_L_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_O_V5_V4
    708338496U,	// IMAGE_GATHER4_L_O_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_L_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_GATHER4_L_O_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_O_V5_V8
    708338496U,	// IMAGE_GATHER4_L_O_V5_V8_gfx10
    565732160U,	// IMAGE_GATHER4_L_V2_V1
    708338496U,	// IMAGE_GATHER4_L_V2_V1_gfx10
    565732160U,	// IMAGE_GATHER4_L_V2_V2
    708338496U,	// IMAGE_GATHER4_L_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_L_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_V2_V3
    708338496U,	// IMAGE_GATHER4_L_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_L_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_V2_V4
    708338496U,	// IMAGE_GATHER4_L_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_L_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_V4_V1
    708338496U,	// IMAGE_GATHER4_L_V4_V1_gfx10
    565732160U,	// IMAGE_GATHER4_L_V4_V2
    708338496U,	// IMAGE_GATHER4_L_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_L_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_V4_V3
    708338496U,	// IMAGE_GATHER4_L_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_L_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_V4_V4
    708338496U,	// IMAGE_GATHER4_L_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_L_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_V5_V1
    708338496U,	// IMAGE_GATHER4_L_V5_V1_gfx10
    565732160U,	// IMAGE_GATHER4_L_V5_V2
    708338496U,	// IMAGE_GATHER4_L_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_L_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_V5_V3
    708338496U,	// IMAGE_GATHER4_L_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_L_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_L_V5_V4
    708338496U,	// IMAGE_GATHER4_L_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_L_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_O_V2_V2
    708338496U,	// IMAGE_GATHER4_O_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_O_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_O_V2_V3
    708338496U,	// IMAGE_GATHER4_O_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_O_V2_V4
    708338496U,	// IMAGE_GATHER4_O_V2_V4_gfx10
    448029504U,	// IMAGE_GATHER4_O_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_O_V4_V2
    708338496U,	// IMAGE_GATHER4_O_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_O_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_O_V4_V3
    708338496U,	// IMAGE_GATHER4_O_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_O_V4_V4
    708338496U,	// IMAGE_GATHER4_O_V4_V4_gfx10
    448029504U,	// IMAGE_GATHER4_O_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_O_V5_V2
    708338496U,	// IMAGE_GATHER4_O_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_O_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_O_V5_V3
    708338496U,	// IMAGE_GATHER4_O_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_O_V5_V4
    708338496U,	// IMAGE_GATHER4_O_V5_V4_gfx10
    448029504U,	// IMAGE_GATHER4_O_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_V2_V1
    708338496U,	// IMAGE_GATHER4_V2_V1_gfx10
    565732160U,	// IMAGE_GATHER4_V2_V2
    708338496U,	// IMAGE_GATHER4_V2_V2_gfx10
    984902208U,	// IMAGE_GATHER4_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_V2_V3
    708338496U,	// IMAGE_GATHER4_V2_V3_gfx10
    850420544U,	// IMAGE_GATHER4_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_V2_V4
    708338496U,	// IMAGE_GATHER4_V2_V4_gfx10
    565732160U,	// IMAGE_GATHER4_V4_V1
    708338496U,	// IMAGE_GATHER4_V4_V1_gfx10
    565732160U,	// IMAGE_GATHER4_V4_V2
    708338496U,	// IMAGE_GATHER4_V4_V2_gfx10
    984902208U,	// IMAGE_GATHER4_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_V4_V3
    708338496U,	// IMAGE_GATHER4_V4_V3_gfx10
    850420544U,	// IMAGE_GATHER4_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_V4_V4
    708338496U,	// IMAGE_GATHER4_V4_V4_gfx10
    565732160U,	// IMAGE_GATHER4_V5_V1
    708338496U,	// IMAGE_GATHER4_V5_V1_gfx10
    565732160U,	// IMAGE_GATHER4_V5_V2
    708338496U,	// IMAGE_GATHER4_V5_V2_gfx10
    984902208U,	// IMAGE_GATHER4_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_V5_V3
    708338496U,	// IMAGE_GATHER4_V5_V3_gfx10
    850420544U,	// IMAGE_GATHER4_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_GATHER4_V5_V4
    708338496U,	// IMAGE_GATHER4_V5_V4_gfx10
    1102603072U,	// IMAGE_GET_LOD_V1_V1
    1110991680U,	// IMAGE_GET_LOD_V1_V1_gfx10
    1102603072U,	// IMAGE_GET_LOD_V1_V2
    1110991680U,	// IMAGE_GET_LOD_V1_V2_gfx10
    984902208U,	// IMAGE_GET_LOD_V1_V2_nsa_gfx10
    1102603072U,	// IMAGE_GET_LOD_V1_V3
    1110991680U,	// IMAGE_GET_LOD_V1_V3_gfx10
    850420544U,	// IMAGE_GET_LOD_V1_V3_nsa_gfx10
    1102603072U,	// IMAGE_GET_LOD_V1_V4
    1110991680U,	// IMAGE_GET_LOD_V1_V4_gfx10
    1102603072U,	// IMAGE_GET_LOD_V2_V1
    1110991680U,	// IMAGE_GET_LOD_V2_V1_gfx10
    1102603072U,	// IMAGE_GET_LOD_V2_V2
    1110991680U,	// IMAGE_GET_LOD_V2_V2_gfx10
    984902208U,	// IMAGE_GET_LOD_V2_V2_nsa_gfx10
    1102603072U,	// IMAGE_GET_LOD_V2_V3
    1110991680U,	// IMAGE_GET_LOD_V2_V3_gfx10
    850420544U,	// IMAGE_GET_LOD_V2_V3_nsa_gfx10
    1102603072U,	// IMAGE_GET_LOD_V2_V4
    1110991680U,	// IMAGE_GET_LOD_V2_V4_gfx10
    1102603072U,	// IMAGE_GET_LOD_V3_V1
    1110991680U,	// IMAGE_GET_LOD_V3_V1_gfx10
    1102603072U,	// IMAGE_GET_LOD_V3_V2
    1110991680U,	// IMAGE_GET_LOD_V3_V2_gfx10
    984902208U,	// IMAGE_GET_LOD_V3_V2_nsa_gfx10
    1102603072U,	// IMAGE_GET_LOD_V3_V3
    1110991680U,	// IMAGE_GET_LOD_V3_V3_gfx10
    850420544U,	// IMAGE_GET_LOD_V3_V3_nsa_gfx10
    1102603072U,	// IMAGE_GET_LOD_V3_V4
    1110991680U,	// IMAGE_GET_LOD_V3_V4_gfx10
    1102603072U,	// IMAGE_GET_LOD_V4_V1
    1110991680U,	// IMAGE_GET_LOD_V4_V1_gfx10
    1102603072U,	// IMAGE_GET_LOD_V4_V2
    1110991680U,	// IMAGE_GET_LOD_V4_V2_gfx10
    984902208U,	// IMAGE_GET_LOD_V4_V2_nsa_gfx10
    1102603072U,	// IMAGE_GET_LOD_V4_V3
    1110991680U,	// IMAGE_GET_LOD_V4_V3_gfx10
    850420544U,	// IMAGE_GET_LOD_V4_V3_nsa_gfx10
    1102603072U,	// IMAGE_GET_LOD_V4_V4
    1110991680U,	// IMAGE_GET_LOD_V4_V4_gfx10
    1102603072U,	// IMAGE_GET_LOD_V5_V1
    1110991680U,	// IMAGE_GET_LOD_V5_V1_gfx10
    1102603072U,	// IMAGE_GET_LOD_V5_V2
    1110991680U,	// IMAGE_GET_LOD_V5_V2_gfx10
    984902208U,	// IMAGE_GET_LOD_V5_V2_nsa_gfx10
    1102603072U,	// IMAGE_GET_LOD_V5_V3
    1110991680U,	// IMAGE_GET_LOD_V5_V3_gfx10
    850420544U,	// IMAGE_GET_LOD_V5_V3_nsa_gfx10
    1102603072U,	// IMAGE_GET_LOD_V5_V4
    1110991680U,	// IMAGE_GET_LOD_V5_V4_gfx10
    92992U,	// IMAGE_GET_RESINFO_V1_V1
    101184U,	// IMAGE_GET_RESINFO_V1_V1_gfx10
    92992U,	// IMAGE_GET_RESINFO_V1_V2
    101184U,	// IMAGE_GET_RESINFO_V1_V2_gfx10
    1110993472U,	// IMAGE_GET_RESINFO_V1_V2_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V1_V3
    101184U,	// IMAGE_GET_RESINFO_V1_V3_gfx10
    984638272U,	// IMAGE_GET_RESINFO_V1_V3_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V1_V4
    101184U,	// IMAGE_GET_RESINFO_V1_V4_gfx10
    448029504U,	// IMAGE_GET_RESINFO_V1_V4_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V2_V1
    101184U,	// IMAGE_GET_RESINFO_V2_V1_gfx10
    92992U,	// IMAGE_GET_RESINFO_V2_V2
    101184U,	// IMAGE_GET_RESINFO_V2_V2_gfx10
    1110993472U,	// IMAGE_GET_RESINFO_V2_V2_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V2_V3
    101184U,	// IMAGE_GET_RESINFO_V2_V3_gfx10
    984638272U,	// IMAGE_GET_RESINFO_V2_V3_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V2_V4
    101184U,	// IMAGE_GET_RESINFO_V2_V4_gfx10
    448029504U,	// IMAGE_GET_RESINFO_V2_V4_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V3_V1
    101184U,	// IMAGE_GET_RESINFO_V3_V1_gfx10
    92992U,	// IMAGE_GET_RESINFO_V3_V2
    101184U,	// IMAGE_GET_RESINFO_V3_V2_gfx10
    1110993472U,	// IMAGE_GET_RESINFO_V3_V2_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V3_V3
    101184U,	// IMAGE_GET_RESINFO_V3_V3_gfx10
    984638272U,	// IMAGE_GET_RESINFO_V3_V3_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V3_V4
    101184U,	// IMAGE_GET_RESINFO_V3_V4_gfx10
    448029504U,	// IMAGE_GET_RESINFO_V3_V4_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V4_V1
    101184U,	// IMAGE_GET_RESINFO_V4_V1_gfx10
    92992U,	// IMAGE_GET_RESINFO_V4_V2
    101184U,	// IMAGE_GET_RESINFO_V4_V2_gfx10
    1110993472U,	// IMAGE_GET_RESINFO_V4_V2_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V4_V3
    101184U,	// IMAGE_GET_RESINFO_V4_V3_gfx10
    984638272U,	// IMAGE_GET_RESINFO_V4_V3_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V4_V4
    101184U,	// IMAGE_GET_RESINFO_V4_V4_gfx10
    448029504U,	// IMAGE_GET_RESINFO_V4_V4_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V5_V1
    101184U,	// IMAGE_GET_RESINFO_V5_V1_gfx10
    92992U,	// IMAGE_GET_RESINFO_V5_V2
    101184U,	// IMAGE_GET_RESINFO_V5_V2_gfx10
    1110993472U,	// IMAGE_GET_RESINFO_V5_V2_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V5_V3
    101184U,	// IMAGE_GET_RESINFO_V5_V3_gfx10
    984638272U,	// IMAGE_GET_RESINFO_V5_V3_nsa_gfx10
    92992U,	// IMAGE_GET_RESINFO_V5_V4
    101184U,	// IMAGE_GET_RESINFO_V5_V4_gfx10
    448029504U,	// IMAGE_GET_RESINFO_V5_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V1
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V1_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V2
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V2_gfx10
    1110993472U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V3
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V4
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_PCK_SGN_V1_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V1
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V1_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V2
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V2_gfx10
    1110993472U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V3
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V4
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_PCK_SGN_V2_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V1
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V1_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V2
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V2_gfx10
    1110993472U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V3
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V4
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_PCK_SGN_V3_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V1
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V1_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V2
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V2_gfx10
    1110993472U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V3
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V4
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_PCK_SGN_V4_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V1
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V1_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V2
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V2_gfx10
    1110993472U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V3
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V4
    101184U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_PCK_SGN_V5_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V1_V1
    101184U,	// IMAGE_LOAD_MIP_PCK_V1_V1_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V1_V2
    101184U,	// IMAGE_LOAD_MIP_PCK_V1_V2_gfx10
    1110993472U,	// IMAGE_LOAD_MIP_PCK_V1_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V1_V3
    101184U,	// IMAGE_LOAD_MIP_PCK_V1_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_PCK_V1_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V1_V4
    101184U,	// IMAGE_LOAD_MIP_PCK_V1_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_PCK_V1_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V2_V1
    101184U,	// IMAGE_LOAD_MIP_PCK_V2_V1_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V2_V2
    101184U,	// IMAGE_LOAD_MIP_PCK_V2_V2_gfx10
    1110993472U,	// IMAGE_LOAD_MIP_PCK_V2_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V2_V3
    101184U,	// IMAGE_LOAD_MIP_PCK_V2_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_PCK_V2_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V2_V4
    101184U,	// IMAGE_LOAD_MIP_PCK_V2_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_PCK_V2_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V3_V1
    101184U,	// IMAGE_LOAD_MIP_PCK_V3_V1_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V3_V2
    101184U,	// IMAGE_LOAD_MIP_PCK_V3_V2_gfx10
    1110993472U,	// IMAGE_LOAD_MIP_PCK_V3_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V3_V3
    101184U,	// IMAGE_LOAD_MIP_PCK_V3_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_PCK_V3_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V3_V4
    101184U,	// IMAGE_LOAD_MIP_PCK_V3_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_PCK_V3_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V4_V1
    101184U,	// IMAGE_LOAD_MIP_PCK_V4_V1_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V4_V2
    101184U,	// IMAGE_LOAD_MIP_PCK_V4_V2_gfx10
    1110993472U,	// IMAGE_LOAD_MIP_PCK_V4_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V4_V3
    101184U,	// IMAGE_LOAD_MIP_PCK_V4_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_PCK_V4_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V4_V4
    101184U,	// IMAGE_LOAD_MIP_PCK_V4_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_PCK_V4_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V5_V1
    101184U,	// IMAGE_LOAD_MIP_PCK_V5_V1_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V5_V2
    101184U,	// IMAGE_LOAD_MIP_PCK_V5_V2_gfx10
    1110993472U,	// IMAGE_LOAD_MIP_PCK_V5_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V5_V3
    101184U,	// IMAGE_LOAD_MIP_PCK_V5_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_PCK_V5_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_MIP_PCK_V5_V4
    101184U,	// IMAGE_LOAD_MIP_PCK_V5_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_PCK_V5_V4_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V1_V1
    4295488U,	// IMAGE_LOAD_MIP_V1_V1_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V1_V2
    4295488U,	// IMAGE_LOAD_MIP_V1_V2_gfx10
    708340288U,	// IMAGE_LOAD_MIP_V1_V2_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V1_V3
    4295488U,	// IMAGE_LOAD_MIP_V1_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_V1_V3_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V1_V4
    4295488U,	// IMAGE_LOAD_MIP_V1_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_V1_V4_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V2_V1
    4295488U,	// IMAGE_LOAD_MIP_V2_V1_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V2_V2
    4295488U,	// IMAGE_LOAD_MIP_V2_V2_gfx10
    708340288U,	// IMAGE_LOAD_MIP_V2_V2_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V2_V3
    4295488U,	// IMAGE_LOAD_MIP_V2_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_V2_V3_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V2_V4
    4295488U,	// IMAGE_LOAD_MIP_V2_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_V2_V4_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V3_V1
    4295488U,	// IMAGE_LOAD_MIP_V3_V1_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V3_V2
    4295488U,	// IMAGE_LOAD_MIP_V3_V2_gfx10
    708340288U,	// IMAGE_LOAD_MIP_V3_V2_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V3_V3
    4295488U,	// IMAGE_LOAD_MIP_V3_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_V3_V3_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V3_V4
    4295488U,	// IMAGE_LOAD_MIP_V3_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_V3_V4_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V4_V1
    4295488U,	// IMAGE_LOAD_MIP_V4_V1_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V4_V2
    4295488U,	// IMAGE_LOAD_MIP_V4_V2_gfx10
    708340288U,	// IMAGE_LOAD_MIP_V4_V2_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V4_V3
    4295488U,	// IMAGE_LOAD_MIP_V4_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_V4_V3_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V4_V4
    4295488U,	// IMAGE_LOAD_MIP_V4_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_V4_V4_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V5_V1
    4295488U,	// IMAGE_LOAD_MIP_V5_V1_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V5_V2
    4295488U,	// IMAGE_LOAD_MIP_V5_V2_gfx10
    708340288U,	// IMAGE_LOAD_MIP_V5_V2_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V5_V3
    4295488U,	// IMAGE_LOAD_MIP_V5_V3_gfx10
    984638272U,	// IMAGE_LOAD_MIP_V5_V3_nsa_gfx10
    4025152U,	// IMAGE_LOAD_MIP_V5_V4
    4295488U,	// IMAGE_LOAD_MIP_V5_V4_gfx10
    448029504U,	// IMAGE_LOAD_MIP_V5_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V1_V1
    101184U,	// IMAGE_LOAD_PCK_SGN_V1_V1_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V1_V2
    101184U,	// IMAGE_LOAD_PCK_SGN_V1_V2_gfx10
    1110993472U,	// IMAGE_LOAD_PCK_SGN_V1_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V1_V3
    101184U,	// IMAGE_LOAD_PCK_SGN_V1_V3_gfx10
    984638272U,	// IMAGE_LOAD_PCK_SGN_V1_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V1_V4
    101184U,	// IMAGE_LOAD_PCK_SGN_V1_V4_gfx10
    448029504U,	// IMAGE_LOAD_PCK_SGN_V1_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V2_V1
    101184U,	// IMAGE_LOAD_PCK_SGN_V2_V1_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V2_V2
    101184U,	// IMAGE_LOAD_PCK_SGN_V2_V2_gfx10
    1110993472U,	// IMAGE_LOAD_PCK_SGN_V2_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V2_V3
    101184U,	// IMAGE_LOAD_PCK_SGN_V2_V3_gfx10
    984638272U,	// IMAGE_LOAD_PCK_SGN_V2_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V2_V4
    101184U,	// IMAGE_LOAD_PCK_SGN_V2_V4_gfx10
    448029504U,	// IMAGE_LOAD_PCK_SGN_V2_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V3_V1
    101184U,	// IMAGE_LOAD_PCK_SGN_V3_V1_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V3_V2
    101184U,	// IMAGE_LOAD_PCK_SGN_V3_V2_gfx10
    1110993472U,	// IMAGE_LOAD_PCK_SGN_V3_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V3_V3
    101184U,	// IMAGE_LOAD_PCK_SGN_V3_V3_gfx10
    984638272U,	// IMAGE_LOAD_PCK_SGN_V3_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V3_V4
    101184U,	// IMAGE_LOAD_PCK_SGN_V3_V4_gfx10
    448029504U,	// IMAGE_LOAD_PCK_SGN_V3_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V4_V1
    101184U,	// IMAGE_LOAD_PCK_SGN_V4_V1_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V4_V2
    101184U,	// IMAGE_LOAD_PCK_SGN_V4_V2_gfx10
    1110993472U,	// IMAGE_LOAD_PCK_SGN_V4_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V4_V3
    101184U,	// IMAGE_LOAD_PCK_SGN_V4_V3_gfx10
    984638272U,	// IMAGE_LOAD_PCK_SGN_V4_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V4_V4
    101184U,	// IMAGE_LOAD_PCK_SGN_V4_V4_gfx10
    448029504U,	// IMAGE_LOAD_PCK_SGN_V4_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V5_V1
    101184U,	// IMAGE_LOAD_PCK_SGN_V5_V1_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V5_V2
    101184U,	// IMAGE_LOAD_PCK_SGN_V5_V2_gfx10
    1110993472U,	// IMAGE_LOAD_PCK_SGN_V5_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V5_V3
    101184U,	// IMAGE_LOAD_PCK_SGN_V5_V3_gfx10
    984638272U,	// IMAGE_LOAD_PCK_SGN_V5_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_SGN_V5_V4
    101184U,	// IMAGE_LOAD_PCK_SGN_V5_V4_gfx10
    448029504U,	// IMAGE_LOAD_PCK_SGN_V5_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V1_V1
    101184U,	// IMAGE_LOAD_PCK_V1_V1_gfx10
    92992U,	// IMAGE_LOAD_PCK_V1_V2
    101184U,	// IMAGE_LOAD_PCK_V1_V2_gfx10
    1110993472U,	// IMAGE_LOAD_PCK_V1_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V1_V3
    101184U,	// IMAGE_LOAD_PCK_V1_V3_gfx10
    984638272U,	// IMAGE_LOAD_PCK_V1_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V1_V4
    101184U,	// IMAGE_LOAD_PCK_V1_V4_gfx10
    448029504U,	// IMAGE_LOAD_PCK_V1_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V2_V1
    101184U,	// IMAGE_LOAD_PCK_V2_V1_gfx10
    92992U,	// IMAGE_LOAD_PCK_V2_V2
    101184U,	// IMAGE_LOAD_PCK_V2_V2_gfx10
    1110993472U,	// IMAGE_LOAD_PCK_V2_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V2_V3
    101184U,	// IMAGE_LOAD_PCK_V2_V3_gfx10
    984638272U,	// IMAGE_LOAD_PCK_V2_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V2_V4
    101184U,	// IMAGE_LOAD_PCK_V2_V4_gfx10
    448029504U,	// IMAGE_LOAD_PCK_V2_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V3_V1
    101184U,	// IMAGE_LOAD_PCK_V3_V1_gfx10
    92992U,	// IMAGE_LOAD_PCK_V3_V2
    101184U,	// IMAGE_LOAD_PCK_V3_V2_gfx10
    1110993472U,	// IMAGE_LOAD_PCK_V3_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V3_V3
    101184U,	// IMAGE_LOAD_PCK_V3_V3_gfx10
    984638272U,	// IMAGE_LOAD_PCK_V3_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V3_V4
    101184U,	// IMAGE_LOAD_PCK_V3_V4_gfx10
    448029504U,	// IMAGE_LOAD_PCK_V3_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V4_V1
    101184U,	// IMAGE_LOAD_PCK_V4_V1_gfx10
    92992U,	// IMAGE_LOAD_PCK_V4_V2
    101184U,	// IMAGE_LOAD_PCK_V4_V2_gfx10
    1110993472U,	// IMAGE_LOAD_PCK_V4_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V4_V3
    101184U,	// IMAGE_LOAD_PCK_V4_V3_gfx10
    984638272U,	// IMAGE_LOAD_PCK_V4_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V4_V4
    101184U,	// IMAGE_LOAD_PCK_V4_V4_gfx10
    448029504U,	// IMAGE_LOAD_PCK_V4_V4_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V5_V1
    101184U,	// IMAGE_LOAD_PCK_V5_V1_gfx10
    92992U,	// IMAGE_LOAD_PCK_V5_V2
    101184U,	// IMAGE_LOAD_PCK_V5_V2_gfx10
    1110993472U,	// IMAGE_LOAD_PCK_V5_V2_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V5_V3
    101184U,	// IMAGE_LOAD_PCK_V5_V3_gfx10
    984638272U,	// IMAGE_LOAD_PCK_V5_V3_nsa_gfx10
    92992U,	// IMAGE_LOAD_PCK_V5_V4
    101184U,	// IMAGE_LOAD_PCK_V5_V4_gfx10
    448029504U,	// IMAGE_LOAD_PCK_V5_V4_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V1_V1
    4295488U,	// IMAGE_LOAD_V1_V1_gfx10
    4025152U,	// IMAGE_LOAD_V1_V2
    4295488U,	// IMAGE_LOAD_V1_V2_gfx10
    708340288U,	// IMAGE_LOAD_V1_V2_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V1_V3
    4295488U,	// IMAGE_LOAD_V1_V3_gfx10
    984638272U,	// IMAGE_LOAD_V1_V3_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V1_V4
    4295488U,	// IMAGE_LOAD_V1_V4_gfx10
    448029504U,	// IMAGE_LOAD_V1_V4_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V2_V1
    4295488U,	// IMAGE_LOAD_V2_V1_gfx10
    4025152U,	// IMAGE_LOAD_V2_V2
    4295488U,	// IMAGE_LOAD_V2_V2_gfx10
    708340288U,	// IMAGE_LOAD_V2_V2_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V2_V3
    4295488U,	// IMAGE_LOAD_V2_V3_gfx10
    984638272U,	// IMAGE_LOAD_V2_V3_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V2_V4
    4295488U,	// IMAGE_LOAD_V2_V4_gfx10
    448029504U,	// IMAGE_LOAD_V2_V4_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V3_V1
    4295488U,	// IMAGE_LOAD_V3_V1_gfx10
    4025152U,	// IMAGE_LOAD_V3_V2
    4295488U,	// IMAGE_LOAD_V3_V2_gfx10
    708340288U,	// IMAGE_LOAD_V3_V2_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V3_V3
    4295488U,	// IMAGE_LOAD_V3_V3_gfx10
    984638272U,	// IMAGE_LOAD_V3_V3_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V3_V4
    4295488U,	// IMAGE_LOAD_V3_V4_gfx10
    448029504U,	// IMAGE_LOAD_V3_V4_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V4_V1
    4295488U,	// IMAGE_LOAD_V4_V1_gfx10
    4025152U,	// IMAGE_LOAD_V4_V2
    4295488U,	// IMAGE_LOAD_V4_V2_gfx10
    708340288U,	// IMAGE_LOAD_V4_V2_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V4_V3
    4295488U,	// IMAGE_LOAD_V4_V3_gfx10
    984638272U,	// IMAGE_LOAD_V4_V3_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V4_V4
    4295488U,	// IMAGE_LOAD_V4_V4_gfx10
    448029504U,	// IMAGE_LOAD_V4_V4_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V5_V1
    4295488U,	// IMAGE_LOAD_V5_V1_gfx10
    4025152U,	// IMAGE_LOAD_V5_V2
    4295488U,	// IMAGE_LOAD_V5_V2_gfx10
    708340288U,	// IMAGE_LOAD_V5_V2_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V5_V3
    4295488U,	// IMAGE_LOAD_V5_V3_gfx10
    984638272U,	// IMAGE_LOAD_V5_V3_nsa_gfx10
    4025152U,	// IMAGE_LOAD_V5_V4
    4295488U,	// IMAGE_LOAD_V5_V4_gfx10
    448029504U,	// IMAGE_LOAD_V5_V4_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V1_V1
    4295488U,	// IMAGE_MSAA_LOAD_V1_V1_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V1_V2
    4295488U,	// IMAGE_MSAA_LOAD_V1_V2_gfx10
    708340288U,	// IMAGE_MSAA_LOAD_V1_V2_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V1_V3
    4295488U,	// IMAGE_MSAA_LOAD_V1_V3_gfx10
    984638272U,	// IMAGE_MSAA_LOAD_V1_V3_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V1_V4
    4295488U,	// IMAGE_MSAA_LOAD_V1_V4_gfx10
    448029504U,	// IMAGE_MSAA_LOAD_V1_V4_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V2_V1
    4295488U,	// IMAGE_MSAA_LOAD_V2_V1_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V2_V2
    4295488U,	// IMAGE_MSAA_LOAD_V2_V2_gfx10
    708340288U,	// IMAGE_MSAA_LOAD_V2_V2_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V2_V3
    4295488U,	// IMAGE_MSAA_LOAD_V2_V3_gfx10
    984638272U,	// IMAGE_MSAA_LOAD_V2_V3_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V2_V4
    4295488U,	// IMAGE_MSAA_LOAD_V2_V4_gfx10
    448029504U,	// IMAGE_MSAA_LOAD_V2_V4_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V3_V1
    4295488U,	// IMAGE_MSAA_LOAD_V3_V1_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V3_V2
    4295488U,	// IMAGE_MSAA_LOAD_V3_V2_gfx10
    708340288U,	// IMAGE_MSAA_LOAD_V3_V2_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V3_V3
    4295488U,	// IMAGE_MSAA_LOAD_V3_V3_gfx10
    984638272U,	// IMAGE_MSAA_LOAD_V3_V3_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V3_V4
    4295488U,	// IMAGE_MSAA_LOAD_V3_V4_gfx10
    448029504U,	// IMAGE_MSAA_LOAD_V3_V4_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V4_V1
    4295488U,	// IMAGE_MSAA_LOAD_V4_V1_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V4_V2
    4295488U,	// IMAGE_MSAA_LOAD_V4_V2_gfx10
    708340288U,	// IMAGE_MSAA_LOAD_V4_V2_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V4_V3
    4295488U,	// IMAGE_MSAA_LOAD_V4_V3_gfx10
    984638272U,	// IMAGE_MSAA_LOAD_V4_V3_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V4_V4
    4295488U,	// IMAGE_MSAA_LOAD_V4_V4_gfx10
    448029504U,	// IMAGE_MSAA_LOAD_V4_V4_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V5_V1
    4295488U,	// IMAGE_MSAA_LOAD_V5_V1_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V5_V2
    4295488U,	// IMAGE_MSAA_LOAD_V5_V2_gfx10
    708340288U,	// IMAGE_MSAA_LOAD_V5_V2_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V5_V3
    4295488U,	// IMAGE_MSAA_LOAD_V5_V3_gfx10
    984638272U,	// IMAGE_MSAA_LOAD_V5_V3_nsa_gfx10
    4025152U,	// IMAGE_MSAA_LOAD_V5_V4
    4295488U,	// IMAGE_MSAA_LOAD_V5_V4_gfx10
    448029504U,	// IMAGE_MSAA_LOAD_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_CL_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_CL_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_O_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_CL_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_CL_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_O_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_CL_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_CL_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_O_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_CL_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_CL_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_O_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_CL_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_CL_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_O_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_B_CL_O_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V1_V2
    708338496U,	// IMAGE_SAMPLE_B_CL_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_B_CL_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V1_V3
    708338496U,	// IMAGE_SAMPLE_B_CL_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_CL_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V1_V4
    708338496U,	// IMAGE_SAMPLE_B_CL_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_CL_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_V1_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V1_V8
    708338496U,	// IMAGE_SAMPLE_B_CL_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V2_V2
    708338496U,	// IMAGE_SAMPLE_B_CL_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_B_CL_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V2_V3
    708338496U,	// IMAGE_SAMPLE_B_CL_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_CL_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V2_V4
    708338496U,	// IMAGE_SAMPLE_B_CL_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_CL_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V2_V8
    708338496U,	// IMAGE_SAMPLE_B_CL_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V3_V2
    708338496U,	// IMAGE_SAMPLE_B_CL_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_B_CL_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V3_V3
    708338496U,	// IMAGE_SAMPLE_B_CL_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_CL_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V3_V4
    708338496U,	// IMAGE_SAMPLE_B_CL_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_CL_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_V3_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V3_V8
    708338496U,	// IMAGE_SAMPLE_B_CL_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V4_V2
    708338496U,	// IMAGE_SAMPLE_B_CL_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_B_CL_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V4_V3
    708338496U,	// IMAGE_SAMPLE_B_CL_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_CL_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V4_V4
    708338496U,	// IMAGE_SAMPLE_B_CL_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_CL_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V4_V8
    708338496U,	// IMAGE_SAMPLE_B_CL_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V5_V2
    708338496U,	// IMAGE_SAMPLE_B_CL_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_B_CL_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V5_V3
    708338496U,	// IMAGE_SAMPLE_B_CL_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_CL_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V5_V4
    708338496U,	// IMAGE_SAMPLE_B_CL_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_CL_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_CL_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_CL_V5_V8
    708338496U,	// IMAGE_SAMPLE_B_CL_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_B_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_B_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_O_V1_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_B_O_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_B_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_B_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_O_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_B_O_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_B_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_B_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_O_V3_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_B_O_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_B_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_B_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_O_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_B_O_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_B_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_B_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_B_O_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_B_O_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V1_V2
    708338496U,	// IMAGE_SAMPLE_B_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_B_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V1_V3
    708338496U,	// IMAGE_SAMPLE_B_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V1_V4
    708338496U,	// IMAGE_SAMPLE_B_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_V1_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V2_V2
    708338496U,	// IMAGE_SAMPLE_B_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_B_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V2_V3
    708338496U,	// IMAGE_SAMPLE_B_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V2_V4
    708338496U,	// IMAGE_SAMPLE_B_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V3_V2
    708338496U,	// IMAGE_SAMPLE_B_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_B_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V3_V3
    708338496U,	// IMAGE_SAMPLE_B_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V3_V4
    708338496U,	// IMAGE_SAMPLE_B_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_V3_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V4_V2
    708338496U,	// IMAGE_SAMPLE_B_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_B_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V4_V3
    708338496U,	// IMAGE_SAMPLE_B_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V4_V4
    708338496U,	// IMAGE_SAMPLE_B_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V5_V2
    708338496U,	// IMAGE_SAMPLE_B_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_B_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V5_V3
    708338496U,	// IMAGE_SAMPLE_B_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_B_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_B_V5_V4
    708338496U,	// IMAGE_SAMPLE_B_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_B_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V2
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V2
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V2
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V2
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V2
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_G16_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_G16_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V1_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V1_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V2_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V2_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V3_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V3_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V4_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V4_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V5_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V5_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_O_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_O_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V1_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V1_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V1_V2
    708338496U,	// IMAGE_SAMPLE_CD_CL_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_CL_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V1_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V1_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V1_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V2_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V2_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V2_V2
    708338496U,	// IMAGE_SAMPLE_CD_CL_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_CL_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V2_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V2_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V2_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V3_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V3_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V3_V2
    708338496U,	// IMAGE_SAMPLE_CD_CL_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_CL_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V3_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V3_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V3_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V4_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V4_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V4_V2
    708338496U,	// IMAGE_SAMPLE_CD_CL_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_CL_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V4_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V4_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V4_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V5_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V5_V16
    708338496U,	// IMAGE_SAMPLE_CD_CL_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V5_V2
    708338496U,	// IMAGE_SAMPLE_CD_CL_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_CL_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V5_V3
    708338496U,	// IMAGE_SAMPLE_CD_CL_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_CL_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V5_V4
    708338496U,	// IMAGE_SAMPLE_CD_CL_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_CL_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_CL_V5_V8
    708338496U,	// IMAGE_SAMPLE_CD_CL_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_CL_V5_V8_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_CD_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V1_V2
    708338496U,	// IMAGE_SAMPLE_CD_G16_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_G16_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V1_V3
    708338496U,	// IMAGE_SAMPLE_CD_G16_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_G16_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_CD_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_CD_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V1_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_CD_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V2_V2
    708338496U,	// IMAGE_SAMPLE_CD_G16_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_G16_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V2_V3
    708338496U,	// IMAGE_SAMPLE_CD_G16_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_G16_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_CD_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_CD_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V2_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_CD_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V3_V2
    708338496U,	// IMAGE_SAMPLE_CD_G16_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_G16_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V3_V3
    708338496U,	// IMAGE_SAMPLE_CD_G16_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_G16_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_CD_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_CD_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V3_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_CD_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V4_V2
    708338496U,	// IMAGE_SAMPLE_CD_G16_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_G16_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V4_V3
    708338496U,	// IMAGE_SAMPLE_CD_G16_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_G16_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_CD_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_CD_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V4_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_CD_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V5_V2
    708338496U,	// IMAGE_SAMPLE_CD_G16_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_G16_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V5_V3
    708338496U,	// IMAGE_SAMPLE_CD_G16_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_G16_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_CD_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_CD_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_G16_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V1_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V1_V3
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_O_G16_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_O_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V2_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V2_V3
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_O_G16_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_O_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V3_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V3_V3
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_O_G16_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_O_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V4_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V4_V3
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_O_G16_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_O_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V5_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V5_V3
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_O_G16_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_O_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_CD_O_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_G16_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V1_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V1_V16
    708338496U,	// IMAGE_SAMPLE_CD_O_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_CD_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_CD_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_CD_O_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V2_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V2_V16
    708338496U,	// IMAGE_SAMPLE_CD_O_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_CD_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_CD_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_CD_O_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V3_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V3_V16
    708338496U,	// IMAGE_SAMPLE_CD_O_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_CD_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_CD_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_CD_O_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V4_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V4_V16
    708338496U,	// IMAGE_SAMPLE_CD_O_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_CD_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_CD_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_CD_O_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V5_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V5_V16
    708338496U,	// IMAGE_SAMPLE_CD_O_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_CD_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_CD_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_CD_O_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_O_V5_V8_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V1_V16
    708338496U,	// IMAGE_SAMPLE_CD_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V1_V2
    708338496U,	// IMAGE_SAMPLE_CD_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V1_V3
    708338496U,	// IMAGE_SAMPLE_CD_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V1_V4
    708338496U,	// IMAGE_SAMPLE_CD_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V1_V8
    708338496U,	// IMAGE_SAMPLE_CD_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V1_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V2_V16
    708338496U,	// IMAGE_SAMPLE_CD_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V2_V2
    708338496U,	// IMAGE_SAMPLE_CD_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V2_V3
    708338496U,	// IMAGE_SAMPLE_CD_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V2_V4
    708338496U,	// IMAGE_SAMPLE_CD_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V2_V8
    708338496U,	// IMAGE_SAMPLE_CD_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V2_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V3_V16
    708338496U,	// IMAGE_SAMPLE_CD_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V3_V2
    708338496U,	// IMAGE_SAMPLE_CD_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V3_V3
    708338496U,	// IMAGE_SAMPLE_CD_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V3_V4
    708338496U,	// IMAGE_SAMPLE_CD_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V3_V8
    708338496U,	// IMAGE_SAMPLE_CD_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V3_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V4_V16
    708338496U,	// IMAGE_SAMPLE_CD_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V4_V2
    708338496U,	// IMAGE_SAMPLE_CD_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V4_V3
    708338496U,	// IMAGE_SAMPLE_CD_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V4_V4
    708338496U,	// IMAGE_SAMPLE_CD_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V4_V8
    708338496U,	// IMAGE_SAMPLE_CD_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V4_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V5_V16
    708338496U,	// IMAGE_SAMPLE_CD_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V5_V2
    708338496U,	// IMAGE_SAMPLE_CD_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CD_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V5_V3
    708338496U,	// IMAGE_SAMPLE_CD_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CD_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V5_V4
    708338496U,	// IMAGE_SAMPLE_CD_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CD_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CD_V5_V8
    708338496U,	// IMAGE_SAMPLE_CD_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_CD_V5_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V1_V2
    708338496U,	// IMAGE_SAMPLE_CL_O_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CL_O_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_CL_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CL_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_CL_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CL_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CL_O_V1_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_CL_O_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V2_V2
    708338496U,	// IMAGE_SAMPLE_CL_O_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CL_O_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_CL_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CL_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_CL_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CL_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CL_O_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_CL_O_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V3_V2
    708338496U,	// IMAGE_SAMPLE_CL_O_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CL_O_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_CL_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CL_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_CL_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CL_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CL_O_V3_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_CL_O_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V4_V2
    708338496U,	// IMAGE_SAMPLE_CL_O_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CL_O_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_CL_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CL_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_CL_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CL_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CL_O_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_CL_O_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V5_V2
    708338496U,	// IMAGE_SAMPLE_CL_O_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CL_O_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_CL_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CL_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_CL_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CL_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_CL_O_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_CL_O_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V1_V1
    708338496U,	// IMAGE_SAMPLE_CL_V1_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V1_V2
    708338496U,	// IMAGE_SAMPLE_CL_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CL_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V1_V3
    708338496U,	// IMAGE_SAMPLE_CL_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CL_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V1_V4
    708338496U,	// IMAGE_SAMPLE_CL_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CL_V1_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V2_V1
    708338496U,	// IMAGE_SAMPLE_CL_V2_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V2_V2
    708338496U,	// IMAGE_SAMPLE_CL_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CL_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V2_V3
    708338496U,	// IMAGE_SAMPLE_CL_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CL_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V2_V4
    708338496U,	// IMAGE_SAMPLE_CL_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CL_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V3_V1
    708338496U,	// IMAGE_SAMPLE_CL_V3_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V3_V2
    708338496U,	// IMAGE_SAMPLE_CL_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CL_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V3_V3
    708338496U,	// IMAGE_SAMPLE_CL_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CL_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V3_V4
    708338496U,	// IMAGE_SAMPLE_CL_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CL_V3_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V4_V1
    708338496U,	// IMAGE_SAMPLE_CL_V4_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V4_V2
    708338496U,	// IMAGE_SAMPLE_CL_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CL_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V4_V3
    708338496U,	// IMAGE_SAMPLE_CL_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CL_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V4_V4
    708338496U,	// IMAGE_SAMPLE_CL_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CL_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V5_V1
    708338496U,	// IMAGE_SAMPLE_CL_V5_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V5_V2
    708338496U,	// IMAGE_SAMPLE_CL_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_CL_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V5_V3
    708338496U,	// IMAGE_SAMPLE_CL_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_CL_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_CL_V5_V4
    708338496U,	// IMAGE_SAMPLE_CL_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_CL_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_B_CL_O_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_B_CL_O_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_B_CL_O_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_B_CL_O_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_B_CL_O_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_B_CL_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_CL_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_B_CL_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_CL_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_B_CL_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_CL_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_B_CL_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_CL_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_B_CL_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_CL_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_CL_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_CL_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_B_CL_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_B_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_O_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_B_O_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_B_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_O_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_B_O_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_B_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_O_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_B_O_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_B_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_O_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_B_O_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_B_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_O_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_B_O_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_B_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_B_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_B_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_V1_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_B_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_B_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_B_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_B_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_B_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_B_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_B_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_B_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_V3_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_B_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_B_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_B_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_B_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_B_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_B_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_B_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_B_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_B_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_B_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_B_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_B_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_G16_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_O_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V1_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_CL_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V2_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_CL_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V3_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_CL_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V4_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_CL_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V5_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_CL_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_CL_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_CL_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_CL_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_CL_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V1_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_G16_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V2_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_G16_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V3_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_G16_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V4_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_G16_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V5_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_G16_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_G16_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_G16_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V1_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V2_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V3_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V4_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V5_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_O_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_O_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V1_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V2_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V3_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V4_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V5_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_CD_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_CD_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CD_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_CD_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CD_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CD_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_CD_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CD_V5_V8_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CL_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CL_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_O_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CL_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CL_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_O_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CL_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CL_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_O_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CL_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CL_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_O_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CL_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CL_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_O_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_CL_O_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V1_V2
    708338496U,	// IMAGE_SAMPLE_C_CL_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_CL_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_CL_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CL_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_CL_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CL_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_V1_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_CL_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V2_V2
    708338496U,	// IMAGE_SAMPLE_C_CL_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_CL_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_CL_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CL_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_CL_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CL_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_CL_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V3_V2
    708338496U,	// IMAGE_SAMPLE_C_CL_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_CL_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_CL_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CL_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_CL_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CL_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_V3_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_CL_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V4_V2
    708338496U,	// IMAGE_SAMPLE_C_CL_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_CL_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_CL_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CL_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_CL_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CL_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_CL_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V5_V2
    708338496U,	// IMAGE_SAMPLE_C_CL_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_CL_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_CL_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_CL_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_CL_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_CL_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_CL_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_CL_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_CL_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_G16_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_G16_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V10_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V12_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_O_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V1_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_CL_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V2_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_CL_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V3_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_CL_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V4_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_CL_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V5_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_CL_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_CL_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_CL_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_D_CL_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_CL_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V1_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_G16_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V2_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_G16_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V3_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_G16_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V4_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_G16_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V5_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_G16_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_D_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_G16_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_G16_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V1_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_D_O_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_D_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_D_O_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V2_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_D_O_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_D_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_D_O_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V3_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_D_O_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_D_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_D_O_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V4_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_D_O_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_D_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_D_O_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V5_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_D_O_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_D_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_D_O_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_O_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V1_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V1_V16
    708338496U,	// IMAGE_SAMPLE_C_D_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_D_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_D_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_D_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V2_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V2_V16
    708338496U,	// IMAGE_SAMPLE_C_D_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_D_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_D_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_D_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V3_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V3_V16
    708338496U,	// IMAGE_SAMPLE_C_D_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_D_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_D_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_D_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V4_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V4_V16
    708338496U,	// IMAGE_SAMPLE_C_D_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_D_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_D_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_D_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V5_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V5_V16
    708338496U,	// IMAGE_SAMPLE_C_D_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_D_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_D_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_D_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_D_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_D_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_D_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_C_D_V5_V8_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_LZ_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_LZ_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_LZ_O_V1_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_LZ_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_LZ_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_LZ_O_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_LZ_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_LZ_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_LZ_O_V3_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_LZ_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_LZ_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_LZ_O_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_LZ_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_LZ_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_LZ_O_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_LZ_O_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V1_V2
    708338496U,	// IMAGE_SAMPLE_C_LZ_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_LZ_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_LZ_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_LZ_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_LZ_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_LZ_V1_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V2_V2
    708338496U,	// IMAGE_SAMPLE_C_LZ_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_LZ_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_LZ_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_LZ_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_LZ_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_LZ_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V3_V2
    708338496U,	// IMAGE_SAMPLE_C_LZ_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_LZ_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_LZ_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_LZ_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_LZ_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_LZ_V3_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V4_V2
    708338496U,	// IMAGE_SAMPLE_C_LZ_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_LZ_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_LZ_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_LZ_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_LZ_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_LZ_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V5_V2
    708338496U,	// IMAGE_SAMPLE_C_LZ_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_LZ_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_LZ_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_LZ_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_LZ_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_LZ_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_LZ_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_L_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_L_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_L_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_L_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_O_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_L_O_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_L_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_L_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_L_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_L_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_O_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_L_O_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_L_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_L_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_L_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_L_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_O_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_L_O_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_L_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_L_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_L_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_L_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_O_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_L_O_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_L_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_L_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_L_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_L_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_O_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_L_O_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V1_V2
    708338496U,	// IMAGE_SAMPLE_C_L_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_L_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_L_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_L_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_L_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_L_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_V1_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_L_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V2_V2
    708338496U,	// IMAGE_SAMPLE_C_L_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_L_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_L_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_L_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_L_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_L_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_L_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V3_V2
    708338496U,	// IMAGE_SAMPLE_C_L_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_L_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_L_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_L_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_L_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_L_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_V3_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_L_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V4_V2
    708338496U,	// IMAGE_SAMPLE_C_L_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_L_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_L_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_L_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_L_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_L_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_L_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V5_V2
    708338496U,	// IMAGE_SAMPLE_C_L_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_L_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_L_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_L_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_L_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_L_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_L_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_L_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_L_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_O_V1_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_C_O_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_O_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_C_O_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_O_V3_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_C_O_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_O_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_C_O_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_C_O_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_C_O_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V1_V2
    708338496U,	// IMAGE_SAMPLE_C_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V1_V3
    708338496U,	// IMAGE_SAMPLE_C_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V1_V4
    708338496U,	// IMAGE_SAMPLE_C_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_V1_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V2_V2
    708338496U,	// IMAGE_SAMPLE_C_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V2_V3
    708338496U,	// IMAGE_SAMPLE_C_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V2_V4
    708338496U,	// IMAGE_SAMPLE_C_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V3_V2
    708338496U,	// IMAGE_SAMPLE_C_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V3_V3
    708338496U,	// IMAGE_SAMPLE_C_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V3_V4
    708338496U,	// IMAGE_SAMPLE_C_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_V3_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V4_V2
    708338496U,	// IMAGE_SAMPLE_C_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V4_V3
    708338496U,	// IMAGE_SAMPLE_C_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V4_V4
    708338496U,	// IMAGE_SAMPLE_C_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V5_V2
    708338496U,	// IMAGE_SAMPLE_C_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_C_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V5_V3
    708338496U,	// IMAGE_SAMPLE_C_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_C_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_C_V5_V4
    708338496U,	// IMAGE_SAMPLE_C_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_C_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V1_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V1_V2
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_CL_G16_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V1_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_G16_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V2_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V2_V2
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_CL_G16_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V2_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_G16_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V3_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V3_V2
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_CL_G16_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V3_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_G16_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V4_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V4_V2
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_CL_G16_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V4_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_G16_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V5_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V5_V2
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_CL_G16_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V5_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_G16_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_G16_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_G16_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V1_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V1_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V1_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V1_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V2_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V2_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V2_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V2_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V3_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V3_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V3_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V3_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V4_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V4_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V4_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V4_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V5_V11_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V5_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V5_V6_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_O_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_O_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V1_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V1_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V1_V2
    708338496U,	// IMAGE_SAMPLE_D_CL_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_CL_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V1_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V1_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V1_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V2_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V2_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V2_V2
    708338496U,	// IMAGE_SAMPLE_D_CL_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_CL_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V2_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V2_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V2_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V3_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V3_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V3_V2
    708338496U,	// IMAGE_SAMPLE_D_CL_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_CL_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V3_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V3_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V3_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V4_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V4_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V4_V2
    708338496U,	// IMAGE_SAMPLE_D_CL_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_CL_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V4_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V4_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V4_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V5_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V5_V16
    708338496U,	// IMAGE_SAMPLE_D_CL_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V5_V2
    708338496U,	// IMAGE_SAMPLE_D_CL_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_CL_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V5_V3
    708338496U,	// IMAGE_SAMPLE_D_CL_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_CL_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V5_V4
    708338496U,	// IMAGE_SAMPLE_D_CL_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_CL_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_CL_V5_V8
    708338496U,	// IMAGE_SAMPLE_D_CL_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_CL_V5_V8_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_D_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V1_V2
    708338496U,	// IMAGE_SAMPLE_D_G16_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_G16_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V1_V3
    708338496U,	// IMAGE_SAMPLE_D_G16_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_G16_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_D_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_D_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V1_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_D_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V2_V2
    708338496U,	// IMAGE_SAMPLE_D_G16_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_G16_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V2_V3
    708338496U,	// IMAGE_SAMPLE_D_G16_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_G16_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_D_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_D_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V2_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_D_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V3_V2
    708338496U,	// IMAGE_SAMPLE_D_G16_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_G16_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V3_V3
    708338496U,	// IMAGE_SAMPLE_D_G16_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_G16_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_D_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_D_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V3_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_D_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V4_V2
    708338496U,	// IMAGE_SAMPLE_D_G16_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_G16_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V4_V3
    708338496U,	// IMAGE_SAMPLE_D_G16_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_G16_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_D_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_D_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V4_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_D_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V5_V2
    708338496U,	// IMAGE_SAMPLE_D_G16_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_G16_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V5_V3
    708338496U,	// IMAGE_SAMPLE_D_G16_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_G16_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_D_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_D_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_G16_V5_V9_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V1_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V1_V16
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V1_V3
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_O_G16_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V1_V4
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_O_G16_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V1_V8
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V2_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V2_V16
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V2_V3
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_O_G16_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V2_V4
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_O_G16_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V2_V8
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V3_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V3_V16
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V3_V3
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_O_G16_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V3_V4
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_O_G16_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V3_V8
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V4_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V4_V16
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V4_V3
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_O_G16_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V4_V4
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_O_G16_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V4_V8
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V5_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V5_V16
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V5_V3
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_O_G16_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V5_V4
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_O_G16_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_G16_V5_V8
    708338496U,	// IMAGE_SAMPLE_D_O_G16_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_G16_V5_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V1_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V1_V16
    708338496U,	// IMAGE_SAMPLE_D_O_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_D_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_D_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_D_O_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V1_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V2_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V2_V16
    708338496U,	// IMAGE_SAMPLE_D_O_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_D_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_D_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_D_O_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V2_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V3_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V3_V16
    708338496U,	// IMAGE_SAMPLE_D_O_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_D_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_D_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_D_O_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V3_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V4_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V4_V16
    708338496U,	// IMAGE_SAMPLE_D_O_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_D_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_D_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_D_O_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V4_V8_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V5_V10_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V5_V16
    708338496U,	// IMAGE_SAMPLE_D_O_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_D_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_D_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_D_O_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_O_V5_V8_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V1_V16
    708338496U,	// IMAGE_SAMPLE_D_V1_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V1_V2
    708338496U,	// IMAGE_SAMPLE_D_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V1_V3
    708338496U,	// IMAGE_SAMPLE_D_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V1_V4
    708338496U,	// IMAGE_SAMPLE_D_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V1_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V1_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V1_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V1_V8
    708338496U,	// IMAGE_SAMPLE_D_V1_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V1_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V2_V16
    708338496U,	// IMAGE_SAMPLE_D_V2_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V2_V2
    708338496U,	// IMAGE_SAMPLE_D_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V2_V3
    708338496U,	// IMAGE_SAMPLE_D_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V2_V4
    708338496U,	// IMAGE_SAMPLE_D_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V2_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V2_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V2_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V2_V8
    708338496U,	// IMAGE_SAMPLE_D_V2_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V2_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V3_V16
    708338496U,	// IMAGE_SAMPLE_D_V3_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V3_V2
    708338496U,	// IMAGE_SAMPLE_D_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V3_V3
    708338496U,	// IMAGE_SAMPLE_D_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V3_V4
    708338496U,	// IMAGE_SAMPLE_D_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V3_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V3_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V3_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V3_V8
    708338496U,	// IMAGE_SAMPLE_D_V3_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V3_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V4_V16
    708338496U,	// IMAGE_SAMPLE_D_V4_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V4_V2
    708338496U,	// IMAGE_SAMPLE_D_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V4_V3
    708338496U,	// IMAGE_SAMPLE_D_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V4_V4
    708338496U,	// IMAGE_SAMPLE_D_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V4_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V4_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V4_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V4_V8
    708338496U,	// IMAGE_SAMPLE_D_V4_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V4_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V5_V16
    708338496U,	// IMAGE_SAMPLE_D_V5_V16_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V5_V2
    708338496U,	// IMAGE_SAMPLE_D_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_D_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V5_V3
    708338496U,	// IMAGE_SAMPLE_D_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_D_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V5_V4
    708338496U,	// IMAGE_SAMPLE_D_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_D_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V5_V5_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V5_V6_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V5_V7_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_D_V5_V8
    708338496U,	// IMAGE_SAMPLE_D_V5_V8_gfx10
    850682688U,	// IMAGE_SAMPLE_D_V5_V9_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V1_V2
    708338496U,	// IMAGE_SAMPLE_LZ_O_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_LZ_O_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_LZ_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_LZ_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_LZ_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_LZ_O_V1_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V2_V2
    708338496U,	// IMAGE_SAMPLE_LZ_O_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_LZ_O_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_LZ_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_LZ_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_LZ_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_LZ_O_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V3_V2
    708338496U,	// IMAGE_SAMPLE_LZ_O_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_LZ_O_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_LZ_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_LZ_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_LZ_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_LZ_O_V3_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V4_V2
    708338496U,	// IMAGE_SAMPLE_LZ_O_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_LZ_O_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_LZ_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_LZ_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_LZ_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_LZ_O_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V5_V2
    708338496U,	// IMAGE_SAMPLE_LZ_O_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_LZ_O_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_LZ_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_LZ_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_LZ_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_LZ_O_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V1_V1
    708338496U,	// IMAGE_SAMPLE_LZ_V1_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V1_V2
    708338496U,	// IMAGE_SAMPLE_LZ_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_LZ_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V1_V3
    708338496U,	// IMAGE_SAMPLE_LZ_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_LZ_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V1_V4
    708338496U,	// IMAGE_SAMPLE_LZ_V1_V4_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V2_V1
    708338496U,	// IMAGE_SAMPLE_LZ_V2_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V2_V2
    708338496U,	// IMAGE_SAMPLE_LZ_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_LZ_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V2_V3
    708338496U,	// IMAGE_SAMPLE_LZ_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_LZ_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V2_V4
    708338496U,	// IMAGE_SAMPLE_LZ_V2_V4_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V3_V1
    708338496U,	// IMAGE_SAMPLE_LZ_V3_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V3_V2
    708338496U,	// IMAGE_SAMPLE_LZ_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_LZ_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V3_V3
    708338496U,	// IMAGE_SAMPLE_LZ_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_LZ_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V3_V4
    708338496U,	// IMAGE_SAMPLE_LZ_V3_V4_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V4_V1
    708338496U,	// IMAGE_SAMPLE_LZ_V4_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V4_V2
    708338496U,	// IMAGE_SAMPLE_LZ_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_LZ_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V4_V3
    708338496U,	// IMAGE_SAMPLE_LZ_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_LZ_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V4_V4
    708338496U,	// IMAGE_SAMPLE_LZ_V4_V4_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V5_V1
    708338496U,	// IMAGE_SAMPLE_LZ_V5_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V5_V2
    708338496U,	// IMAGE_SAMPLE_LZ_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_LZ_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V5_V3
    708338496U,	// IMAGE_SAMPLE_LZ_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_LZ_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_LZ_V5_V4
    708338496U,	// IMAGE_SAMPLE_LZ_V5_V4_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V1_V2
    708338496U,	// IMAGE_SAMPLE_L_O_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_L_O_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_L_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_L_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_L_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_L_O_V1_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_L_O_V1_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V1_V8
    708338496U,	// IMAGE_SAMPLE_L_O_V1_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V2_V2
    708338496U,	// IMAGE_SAMPLE_L_O_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_L_O_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_L_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_L_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_L_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_L_O_V2_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_L_O_V2_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V2_V8
    708338496U,	// IMAGE_SAMPLE_L_O_V2_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V3_V2
    708338496U,	// IMAGE_SAMPLE_L_O_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_L_O_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_L_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_L_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_L_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_L_O_V3_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_L_O_V3_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V3_V8
    708338496U,	// IMAGE_SAMPLE_L_O_V3_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V4_V2
    708338496U,	// IMAGE_SAMPLE_L_O_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_L_O_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_L_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_L_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_L_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_L_O_V4_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_L_O_V4_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V4_V8
    708338496U,	// IMAGE_SAMPLE_L_O_V4_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V5_V2
    708338496U,	// IMAGE_SAMPLE_L_O_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_L_O_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_L_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_L_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_L_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_L_O_V5_V4_nsa_gfx10
    850682688U,	// IMAGE_SAMPLE_L_O_V5_V5_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_O_V5_V8
    708338496U,	// IMAGE_SAMPLE_L_O_V5_V8_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V1_V1
    708338496U,	// IMAGE_SAMPLE_L_V1_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V1_V2
    708338496U,	// IMAGE_SAMPLE_L_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_L_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V1_V3
    708338496U,	// IMAGE_SAMPLE_L_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_L_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V1_V4
    708338496U,	// IMAGE_SAMPLE_L_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_L_V1_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V2_V1
    708338496U,	// IMAGE_SAMPLE_L_V2_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V2_V2
    708338496U,	// IMAGE_SAMPLE_L_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_L_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V2_V3
    708338496U,	// IMAGE_SAMPLE_L_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_L_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V2_V4
    708338496U,	// IMAGE_SAMPLE_L_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_L_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V3_V1
    708338496U,	// IMAGE_SAMPLE_L_V3_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V3_V2
    708338496U,	// IMAGE_SAMPLE_L_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_L_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V3_V3
    708338496U,	// IMAGE_SAMPLE_L_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_L_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V3_V4
    708338496U,	// IMAGE_SAMPLE_L_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_L_V3_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V4_V1
    708338496U,	// IMAGE_SAMPLE_L_V4_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V4_V2
    708338496U,	// IMAGE_SAMPLE_L_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_L_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V4_V3
    708338496U,	// IMAGE_SAMPLE_L_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_L_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V4_V4
    708338496U,	// IMAGE_SAMPLE_L_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_L_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V5_V1
    708338496U,	// IMAGE_SAMPLE_L_V5_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V5_V2
    708338496U,	// IMAGE_SAMPLE_L_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_L_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V5_V3
    708338496U,	// IMAGE_SAMPLE_L_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_L_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_L_V5_V4
    708338496U,	// IMAGE_SAMPLE_L_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_L_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V1_V2
    708338496U,	// IMAGE_SAMPLE_O_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_O_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V1_V3
    708338496U,	// IMAGE_SAMPLE_O_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_O_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V1_V4
    708338496U,	// IMAGE_SAMPLE_O_V1_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_O_V1_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V2_V2
    708338496U,	// IMAGE_SAMPLE_O_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_O_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V2_V3
    708338496U,	// IMAGE_SAMPLE_O_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_O_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V2_V4
    708338496U,	// IMAGE_SAMPLE_O_V2_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_O_V2_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V3_V2
    708338496U,	// IMAGE_SAMPLE_O_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_O_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V3_V3
    708338496U,	// IMAGE_SAMPLE_O_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_O_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V3_V4
    708338496U,	// IMAGE_SAMPLE_O_V3_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_O_V3_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V4_V2
    708338496U,	// IMAGE_SAMPLE_O_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_O_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V4_V3
    708338496U,	// IMAGE_SAMPLE_O_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_O_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V4_V4
    708338496U,	// IMAGE_SAMPLE_O_V4_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_O_V4_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V5_V2
    708338496U,	// IMAGE_SAMPLE_O_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_O_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V5_V3
    708338496U,	// IMAGE_SAMPLE_O_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_O_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_O_V5_V4
    708338496U,	// IMAGE_SAMPLE_O_V5_V4_gfx10
    448029504U,	// IMAGE_SAMPLE_O_V5_V4_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_V1_V1
    708338496U,	// IMAGE_SAMPLE_V1_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_V1_V2
    708338496U,	// IMAGE_SAMPLE_V1_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_V1_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_V1_V3
    708338496U,	// IMAGE_SAMPLE_V1_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_V1_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_V1_V4
    708338496U,	// IMAGE_SAMPLE_V1_V4_gfx10
    565732160U,	// IMAGE_SAMPLE_V2_V1
    708338496U,	// IMAGE_SAMPLE_V2_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_V2_V2
    708338496U,	// IMAGE_SAMPLE_V2_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_V2_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_V2_V3
    708338496U,	// IMAGE_SAMPLE_V2_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_V2_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_V2_V4
    708338496U,	// IMAGE_SAMPLE_V2_V4_gfx10
    565732160U,	// IMAGE_SAMPLE_V3_V1
    708338496U,	// IMAGE_SAMPLE_V3_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_V3_V2
    708338496U,	// IMAGE_SAMPLE_V3_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_V3_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_V3_V3
    708338496U,	// IMAGE_SAMPLE_V3_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_V3_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_V3_V4
    708338496U,	// IMAGE_SAMPLE_V3_V4_gfx10
    565732160U,	// IMAGE_SAMPLE_V4_V1
    708338496U,	// IMAGE_SAMPLE_V4_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_V4_V2
    708338496U,	// IMAGE_SAMPLE_V4_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_V4_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_V4_V3
    708338496U,	// IMAGE_SAMPLE_V4_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_V4_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_V4_V4
    708338496U,	// IMAGE_SAMPLE_V4_V4_gfx10
    565732160U,	// IMAGE_SAMPLE_V5_V1
    708338496U,	// IMAGE_SAMPLE_V5_V1_gfx10
    565732160U,	// IMAGE_SAMPLE_V5_V2
    708338496U,	// IMAGE_SAMPLE_V5_V2_gfx10
    984902208U,	// IMAGE_SAMPLE_V5_V2_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_V5_V3
    708338496U,	// IMAGE_SAMPLE_V5_V3_gfx10
    850420544U,	// IMAGE_SAMPLE_V5_V3_nsa_gfx10
    565732160U,	// IMAGE_SAMPLE_V5_V4
    708338496U,	// IMAGE_SAMPLE_V5_V4_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V1_V1
    101184U,	// IMAGE_STORE_MIP_PCK_V1_V1_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V1_V2
    101184U,	// IMAGE_STORE_MIP_PCK_V1_V2_gfx10
    1110993472U,	// IMAGE_STORE_MIP_PCK_V1_V2_nsa_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V1_V3
    101184U,	// IMAGE_STORE_MIP_PCK_V1_V3_gfx10
    984638272U,	// IMAGE_STORE_MIP_PCK_V1_V3_nsa_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V1_V4
    101184U,	// IMAGE_STORE_MIP_PCK_V1_V4_gfx10
    448029504U,	// IMAGE_STORE_MIP_PCK_V1_V4_nsa_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V2_V1
    101184U,	// IMAGE_STORE_MIP_PCK_V2_V1_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V2_V2
    101184U,	// IMAGE_STORE_MIP_PCK_V2_V2_gfx10
    1110993472U,	// IMAGE_STORE_MIP_PCK_V2_V2_nsa_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V2_V3
    101184U,	// IMAGE_STORE_MIP_PCK_V2_V3_gfx10
    984638272U,	// IMAGE_STORE_MIP_PCK_V2_V3_nsa_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V2_V4
    101184U,	// IMAGE_STORE_MIP_PCK_V2_V4_gfx10
    448029504U,	// IMAGE_STORE_MIP_PCK_V2_V4_nsa_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V3_V1
    101184U,	// IMAGE_STORE_MIP_PCK_V3_V1_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V3_V2
    101184U,	// IMAGE_STORE_MIP_PCK_V3_V2_gfx10
    1110993472U,	// IMAGE_STORE_MIP_PCK_V3_V2_nsa_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V3_V3
    101184U,	// IMAGE_STORE_MIP_PCK_V3_V3_gfx10
    984638272U,	// IMAGE_STORE_MIP_PCK_V3_V3_nsa_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V3_V4
    101184U,	// IMAGE_STORE_MIP_PCK_V3_V4_gfx10
    448029504U,	// IMAGE_STORE_MIP_PCK_V3_V4_nsa_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V4_V1
    101184U,	// IMAGE_STORE_MIP_PCK_V4_V1_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V4_V2
    101184U,	// IMAGE_STORE_MIP_PCK_V4_V2_gfx10
    1110993472U,	// IMAGE_STORE_MIP_PCK_V4_V2_nsa_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V4_V3
    101184U,	// IMAGE_STORE_MIP_PCK_V4_V3_gfx10
    984638272U,	// IMAGE_STORE_MIP_PCK_V4_V3_nsa_gfx10
    92992U,	// IMAGE_STORE_MIP_PCK_V4_V4
    101184U,	// IMAGE_STORE_MIP_PCK_V4_V4_gfx10
    448029504U,	// IMAGE_STORE_MIP_PCK_V4_V4_nsa_gfx10
    4025152U,	// IMAGE_STORE_MIP_V1_V1
    4295488U,	// IMAGE_STORE_MIP_V1_V1_gfx10
    4025152U,	// IMAGE_STORE_MIP_V1_V2
    4295488U,	// IMAGE_STORE_MIP_V1_V2_gfx10
    708340288U,	// IMAGE_STORE_MIP_V1_V2_nsa_gfx10
    4025152U,	// IMAGE_STORE_MIP_V1_V3
    4295488U,	// IMAGE_STORE_MIP_V1_V3_gfx10
    984638272U,	// IMAGE_STORE_MIP_V1_V3_nsa_gfx10
    4025152U,	// IMAGE_STORE_MIP_V1_V4
    4295488U,	// IMAGE_STORE_MIP_V1_V4_gfx10
    448029504U,	// IMAGE_STORE_MIP_V1_V4_nsa_gfx10
    4025152U,	// IMAGE_STORE_MIP_V2_V1
    4295488U,	// IMAGE_STORE_MIP_V2_V1_gfx10
    4025152U,	// IMAGE_STORE_MIP_V2_V2
    4295488U,	// IMAGE_STORE_MIP_V2_V2_gfx10
    708340288U,	// IMAGE_STORE_MIP_V2_V2_nsa_gfx10
    4025152U,	// IMAGE_STORE_MIP_V2_V3
    4295488U,	// IMAGE_STORE_MIP_V2_V3_gfx10
    984638272U,	// IMAGE_STORE_MIP_V2_V3_nsa_gfx10
    4025152U,	// IMAGE_STORE_MIP_V2_V4
    4295488U,	// IMAGE_STORE_MIP_V2_V4_gfx10
    448029504U,	// IMAGE_STORE_MIP_V2_V4_nsa_gfx10
    4025152U,	// IMAGE_STORE_MIP_V3_V1
    4295488U,	// IMAGE_STORE_MIP_V3_V1_gfx10
    4025152U,	// IMAGE_STORE_MIP_V3_V2
    4295488U,	// IMAGE_STORE_MIP_V3_V2_gfx10
    708340288U,	// IMAGE_STORE_MIP_V3_V2_nsa_gfx10
    4025152U,	// IMAGE_STORE_MIP_V3_V3
    4295488U,	// IMAGE_STORE_MIP_V3_V3_gfx10
    984638272U,	// IMAGE_STORE_MIP_V3_V3_nsa_gfx10
    4025152U,	// IMAGE_STORE_MIP_V3_V4
    4295488U,	// IMAGE_STORE_MIP_V3_V4_gfx10
    448029504U,	// IMAGE_STORE_MIP_V3_V4_nsa_gfx10
    4025152U,	// IMAGE_STORE_MIP_V4_V1
    4295488U,	// IMAGE_STORE_MIP_V4_V1_gfx10
    4025152U,	// IMAGE_STORE_MIP_V4_V2
    4295488U,	// IMAGE_STORE_MIP_V4_V2_gfx10
    708340288U,	// IMAGE_STORE_MIP_V4_V2_nsa_gfx10
    4025152U,	// IMAGE_STORE_MIP_V4_V3
    4295488U,	// IMAGE_STORE_MIP_V4_V3_gfx10
    984638272U,	// IMAGE_STORE_MIP_V4_V3_nsa_gfx10
    4025152U,	// IMAGE_STORE_MIP_V4_V4
    4295488U,	// IMAGE_STORE_MIP_V4_V4_gfx10
    448029504U,	// IMAGE_STORE_MIP_V4_V4_nsa_gfx10
    92992U,	// IMAGE_STORE_PCK_V1_V1
    101184U,	// IMAGE_STORE_PCK_V1_V1_gfx10
    92992U,	// IMAGE_STORE_PCK_V1_V2
    101184U,	// IMAGE_STORE_PCK_V1_V2_gfx10
    1110993472U,	// IMAGE_STORE_PCK_V1_V2_nsa_gfx10
    92992U,	// IMAGE_STORE_PCK_V1_V3
    101184U,	// IMAGE_STORE_PCK_V1_V3_gfx10
    984638272U,	// IMAGE_STORE_PCK_V1_V3_nsa_gfx10
    92992U,	// IMAGE_STORE_PCK_V1_V4
    101184U,	// IMAGE_STORE_PCK_V1_V4_gfx10
    448029504U,	// IMAGE_STORE_PCK_V1_V4_nsa_gfx10
    92992U,	// IMAGE_STORE_PCK_V2_V1
    101184U,	// IMAGE_STORE_PCK_V2_V1_gfx10
    92992U,	// IMAGE_STORE_PCK_V2_V2
    101184U,	// IMAGE_STORE_PCK_V2_V2_gfx10
    1110993472U,	// IMAGE_STORE_PCK_V2_V2_nsa_gfx10
    92992U,	// IMAGE_STORE_PCK_V2_V3
    101184U,	// IMAGE_STORE_PCK_V2_V3_gfx10
    984638272U,	// IMAGE_STORE_PCK_V2_V3_nsa_gfx10
    92992U,	// IMAGE_STORE_PCK_V2_V4
    101184U,	// IMAGE_STORE_PCK_V2_V4_gfx10
    448029504U,	// IMAGE_STORE_PCK_V2_V4_nsa_gfx10
    92992U,	// IMAGE_STORE_PCK_V3_V1
    101184U,	// IMAGE_STORE_PCK_V3_V1_gfx10
    92992U,	// IMAGE_STORE_PCK_V3_V2
    101184U,	// IMAGE_STORE_PCK_V3_V2_gfx10
    1110993472U,	// IMAGE_STORE_PCK_V3_V2_nsa_gfx10
    92992U,	// IMAGE_STORE_PCK_V3_V3
    101184U,	// IMAGE_STORE_PCK_V3_V3_gfx10
    984638272U,	// IMAGE_STORE_PCK_V3_V3_nsa_gfx10
    92992U,	// IMAGE_STORE_PCK_V3_V4
    101184U,	// IMAGE_STORE_PCK_V3_V4_gfx10
    448029504U,	// IMAGE_STORE_PCK_V3_V4_nsa_gfx10
    92992U,	// IMAGE_STORE_PCK_V4_V1
    101184U,	// IMAGE_STORE_PCK_V4_V1_gfx10
    92992U,	// IMAGE_STORE_PCK_V4_V2
    101184U,	// IMAGE_STORE_PCK_V4_V2_gfx10
    1110993472U,	// IMAGE_STORE_PCK_V4_V2_nsa_gfx10
    92992U,	// IMAGE_STORE_PCK_V4_V3
    101184U,	// IMAGE_STORE_PCK_V4_V3_gfx10
    984638272U,	// IMAGE_STORE_PCK_V4_V3_nsa_gfx10
    92992U,	// IMAGE_STORE_PCK_V4_V4
    101184U,	// IMAGE_STORE_PCK_V4_V4_gfx10
    448029504U,	// IMAGE_STORE_PCK_V4_V4_nsa_gfx10
    4025152U,	// IMAGE_STORE_V1_V1
    4295488U,	// IMAGE_STORE_V1_V1_gfx10
    4025152U,	// IMAGE_STORE_V1_V2
    4295488U,	// IMAGE_STORE_V1_V2_gfx10
    708340288U,	// IMAGE_STORE_V1_V2_nsa_gfx10
    4025152U,	// IMAGE_STORE_V1_V3
    4295488U,	// IMAGE_STORE_V1_V3_gfx10
    984638272U,	// IMAGE_STORE_V1_V3_nsa_gfx10
    4025152U,	// IMAGE_STORE_V1_V4
    4295488U,	// IMAGE_STORE_V1_V4_gfx10
    448029504U,	// IMAGE_STORE_V1_V4_nsa_gfx10
    4025152U,	// IMAGE_STORE_V2_V1
    4295488U,	// IMAGE_STORE_V2_V1_gfx10
    4025152U,	// IMAGE_STORE_V2_V2
    4295488U,	// IMAGE_STORE_V2_V2_gfx10
    708340288U,	// IMAGE_STORE_V2_V2_nsa_gfx10
    4025152U,	// IMAGE_STORE_V2_V3
    4295488U,	// IMAGE_STORE_V2_V3_gfx10
    984638272U,	// IMAGE_STORE_V2_V3_nsa_gfx10
    4025152U,	// IMAGE_STORE_V2_V4
    4295488U,	// IMAGE_STORE_V2_V4_gfx10
    448029504U,	// IMAGE_STORE_V2_V4_nsa_gfx10
    4025152U,	// IMAGE_STORE_V3_V1
    4295488U,	// IMAGE_STORE_V3_V1_gfx10
    4025152U,	// IMAGE_STORE_V3_V2
    4295488U,	// IMAGE_STORE_V3_V2_gfx10
    708340288U,	// IMAGE_STORE_V3_V2_nsa_gfx10
    4025152U,	// IMAGE_STORE_V3_V3
    4295488U,	// IMAGE_STORE_V3_V3_gfx10
    984638272U,	// IMAGE_STORE_V3_V3_nsa_gfx10
    4025152U,	// IMAGE_STORE_V3_V4
    4295488U,	// IMAGE_STORE_V3_V4_gfx10
    448029504U,	// IMAGE_STORE_V3_V4_nsa_gfx10
    4025152U,	// IMAGE_STORE_V4_V1
    4295488U,	// IMAGE_STORE_V4_V1_gfx10
    4025152U,	// IMAGE_STORE_V4_V2
    4295488U,	// IMAGE_STORE_V4_V2_gfx10
    708340288U,	// IMAGE_STORE_V4_V2_nsa_gfx10
    4025152U,	// IMAGE_STORE_V4_V3
    4295488U,	// IMAGE_STORE_V4_V3_gfx10
    984638272U,	// IMAGE_STORE_V4_V3_nsa_gfx10
    4025152U,	// IMAGE_STORE_V4_V4
    4295488U,	// IMAGE_STORE_V4_V4_gfx10
    448029504U,	// IMAGE_STORE_V4_V4_nsa_gfx10
    107U,	// SCRATCH_LOAD_DWORDX2_SADDR_gfx10
    107U,	// SCRATCH_LOAD_DWORDX2_SADDR_vi
    108U,	// SCRATCH_LOAD_DWORDX2_gfx10
    108U,	// SCRATCH_LOAD_DWORDX2_vi
    107U,	// SCRATCH_LOAD_DWORDX3_SADDR_gfx10
    107U,	// SCRATCH_LOAD_DWORDX3_SADDR_vi
    108U,	// SCRATCH_LOAD_DWORDX3_gfx10
    108U,	// SCRATCH_LOAD_DWORDX3_vi
    107U,	// SCRATCH_LOAD_DWORDX4_SADDR_gfx10
    107U,	// SCRATCH_LOAD_DWORDX4_SADDR_vi
    108U,	// SCRATCH_LOAD_DWORDX4_gfx10
    108U,	// SCRATCH_LOAD_DWORDX4_vi
    107U,	// SCRATCH_LOAD_DWORD_SADDR_gfx10
    107U,	// SCRATCH_LOAD_DWORD_SADDR_vi
    108U,	// SCRATCH_LOAD_DWORD_gfx10
    108U,	// SCRATCH_LOAD_DWORD_vi
    107U,	// SCRATCH_LOAD_SBYTE_D16_HI_SADDR_gfx10
    107U,	// SCRATCH_LOAD_SBYTE_D16_HI_SADDR_vi
    108U,	// SCRATCH_LOAD_SBYTE_D16_HI_gfx10
    108U,	// SCRATCH_LOAD_SBYTE_D16_HI_vi
    107U,	// SCRATCH_LOAD_SBYTE_D16_SADDR_gfx10
    107U,	// SCRATCH_LOAD_SBYTE_D16_SADDR_vi
    108U,	// SCRATCH_LOAD_SBYTE_D16_gfx10
    108U,	// SCRATCH_LOAD_SBYTE_D16_vi
    107U,	// SCRATCH_LOAD_SBYTE_SADDR_gfx10
    107U,	// SCRATCH_LOAD_SBYTE_SADDR_vi
    108U,	// SCRATCH_LOAD_SBYTE_gfx10
    108U,	// SCRATCH_LOAD_SBYTE_vi
    107U,	// SCRATCH_LOAD_SHORT_D16_HI_SADDR_gfx10
    107U,	// SCRATCH_LOAD_SHORT_D16_HI_SADDR_vi
    108U,	// SCRATCH_LOAD_SHORT_D16_HI_gfx10
    108U,	// SCRATCH_LOAD_SHORT_D16_HI_vi
    107U,	// SCRATCH_LOAD_SHORT_D16_SADDR_gfx10
    107U,	// SCRATCH_LOAD_SHORT_D16_SADDR_vi
    108U,	// SCRATCH_LOAD_SHORT_D16_gfx10
    108U,	// SCRATCH_LOAD_SHORT_D16_vi
    107U,	// SCRATCH_LOAD_SSHORT_SADDR_gfx10
    107U,	// SCRATCH_LOAD_SSHORT_SADDR_vi
    108U,	// SCRATCH_LOAD_SSHORT_gfx10
    108U,	// SCRATCH_LOAD_SSHORT_vi
    107U,	// SCRATCH_LOAD_UBYTE_D16_HI_SADDR_gfx10
    107U,	// SCRATCH_LOAD_UBYTE_D16_HI_SADDR_vi
    108U,	// SCRATCH_LOAD_UBYTE_D16_HI_gfx10
    108U,	// SCRATCH_LOAD_UBYTE_D16_HI_vi
    107U,	// SCRATCH_LOAD_UBYTE_D16_SADDR_gfx10
    107U,	// SCRATCH_LOAD_UBYTE_D16_SADDR_vi
    108U,	// SCRATCH_LOAD_UBYTE_D16_gfx10
    108U,	// SCRATCH_LOAD_UBYTE_D16_vi
    107U,	// SCRATCH_LOAD_UBYTE_SADDR_gfx10
    107U,	// SCRATCH_LOAD_UBYTE_SADDR_vi
    108U,	// SCRATCH_LOAD_UBYTE_gfx10
    108U,	// SCRATCH_LOAD_UBYTE_vi
    107U,	// SCRATCH_LOAD_USHORT_SADDR_gfx10
    107U,	// SCRATCH_LOAD_USHORT_SADDR_vi
    108U,	// SCRATCH_LOAD_USHORT_gfx10
    108U,	// SCRATCH_LOAD_USHORT_vi
    107U,	// SCRATCH_STORE_BYTE_D16_HI_SADDR_gfx10
    107U,	// SCRATCH_STORE_BYTE_D16_HI_SADDR_vi
    0U,	// SCRATCH_STORE_BYTE_D16_HI_gfx10
    0U,	// SCRATCH_STORE_BYTE_D16_HI_vi
    107U,	// SCRATCH_STORE_BYTE_SADDR_gfx10
    107U,	// SCRATCH_STORE_BYTE_SADDR_vi
    0U,	// SCRATCH_STORE_BYTE_gfx10
    0U,	// SCRATCH_STORE_BYTE_vi
    107U,	// SCRATCH_STORE_DWORDX2_SADDR_gfx10
    107U,	// SCRATCH_STORE_DWORDX2_SADDR_vi
    0U,	// SCRATCH_STORE_DWORDX2_gfx10
    0U,	// SCRATCH_STORE_DWORDX2_vi
    107U,	// SCRATCH_STORE_DWORDX3_SADDR_gfx10
    107U,	// SCRATCH_STORE_DWORDX3_SADDR_vi
    0U,	// SCRATCH_STORE_DWORDX3_gfx10
    0U,	// SCRATCH_STORE_DWORDX3_vi
    107U,	// SCRATCH_STORE_DWORDX4_SADDR_gfx10
    107U,	// SCRATCH_STORE_DWORDX4_SADDR_vi
    0U,	// SCRATCH_STORE_DWORDX4_gfx10
    0U,	// SCRATCH_STORE_DWORDX4_vi
    107U,	// SCRATCH_STORE_DWORD_SADDR_gfx10
    107U,	// SCRATCH_STORE_DWORD_SADDR_vi
    0U,	// SCRATCH_STORE_DWORD_gfx10
    0U,	// SCRATCH_STORE_DWORD_vi
    107U,	// SCRATCH_STORE_SHORT_D16_HI_SADDR_gfx10
    107U,	// SCRATCH_STORE_SHORT_D16_HI_SADDR_vi
    0U,	// SCRATCH_STORE_SHORT_D16_HI_gfx10
    0U,	// SCRATCH_STORE_SHORT_D16_HI_vi
    107U,	// SCRATCH_STORE_SHORT_SADDR_gfx10
    107U,	// SCRATCH_STORE_SHORT_SADDR_vi
    0U,	// SCRATCH_STORE_SHORT_gfx10
    0U,	// SCRATCH_STORE_SHORT_vi
    576U,	// S_ABSDIFF_I32_gfx10
    576U,	// S_ABSDIFF_I32_gfx6_gfx7
    576U,	// S_ABSDIFF_I32_vi
    0U,	// S_ABS_I32_gfx10
    0U,	// S_ABS_I32_gfx6_gfx7
    0U,	// S_ABS_I32_vi
    576U,	// S_ADDC_U32_gfx10
    576U,	// S_ADDC_U32_gfx6_gfx7
    576U,	// S_ADDC_U32_vi
    0U,	// S_ADDK_I32_gfx10
    0U,	// S_ADDK_I32_gfx6_gfx7
    0U,	// S_ADDK_I32_vi
    576U,	// S_ADD_I32_gfx10
    576U,	// S_ADD_I32_gfx6_gfx7
    576U,	// S_ADD_I32_vi
    576U,	// S_ADD_U32_gfx10
    576U,	// S_ADD_U32_gfx6_gfx7
    576U,	// S_ADD_U32_vi
    0U,	// S_ANDN1_SAVEEXEC_B32_gfx10
    0U,	// S_ANDN1_SAVEEXEC_B64_gfx10
    0U,	// S_ANDN1_SAVEEXEC_B64_vi
    0U,	// S_ANDN1_WREXEC_B32_gfx10
    0U,	// S_ANDN1_WREXEC_B64_gfx10
    0U,	// S_ANDN1_WREXEC_B64_vi
    576U,	// S_ANDN2_B32_gfx10
    576U,	// S_ANDN2_B32_gfx6_gfx7
    576U,	// S_ANDN2_B32_vi
    576U,	// S_ANDN2_B64_gfx10
    576U,	// S_ANDN2_B64_gfx6_gfx7
    576U,	// S_ANDN2_B64_vi
    0U,	// S_ANDN2_SAVEEXEC_B32_gfx10
    0U,	// S_ANDN2_SAVEEXEC_B64_gfx10
    0U,	// S_ANDN2_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_ANDN2_SAVEEXEC_B64_vi
    0U,	// S_ANDN2_WREXEC_B32_gfx10
    0U,	// S_ANDN2_WREXEC_B64_gfx10
    0U,	// S_ANDN2_WREXEC_B64_vi
    576U,	// S_AND_B32_gfx10
    576U,	// S_AND_B32_gfx6_gfx7
    576U,	// S_AND_B32_vi
    576U,	// S_AND_B64_gfx10
    576U,	// S_AND_B64_gfx6_gfx7
    576U,	// S_AND_B64_vi
    0U,	// S_AND_SAVEEXEC_B32_gfx10
    0U,	// S_AND_SAVEEXEC_B64_gfx10
    0U,	// S_AND_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_AND_SAVEEXEC_B64_vi
    576U,	// S_ASHR_I32_gfx10
    576U,	// S_ASHR_I32_gfx6_gfx7
    576U,	// S_ASHR_I32_vi
    576U,	// S_ASHR_I64_gfx10
    576U,	// S_ASHR_I64_gfx6_gfx7
    576U,	// S_ASHR_I64_vi
    624U,	// S_ATC_PROBE_BUFFER_IMM_gfx10
    624U,	// S_ATC_PROBE_BUFFER_IMM_vi
    576U,	// S_ATC_PROBE_BUFFER_SGPR_gfx10
    576U,	// S_ATC_PROBE_BUFFER_SGPR_vi
    624U,	// S_ATC_PROBE_IMM_gfx10
    624U,	// S_ATC_PROBE_IMM_vi
    576U,	// S_ATC_PROBE_SGPR_gfx10
    576U,	// S_ATC_PROBE_SGPR_vi
    120U,	// S_ATOMIC_ADD_IMM_RTN_gfx10
    120U,	// S_ATOMIC_ADD_IMM_RTN_vi
    3184U,	// S_ATOMIC_ADD_IMM_gfx10
    3184U,	// S_ATOMIC_ADD_IMM_vi
    3328U,	// S_ATOMIC_ADD_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_ADD_SGPR_RTN_vi
    3136U,	// S_ATOMIC_ADD_SGPR_gfx10
    3136U,	// S_ATOMIC_ADD_SGPR_vi
    120U,	// S_ATOMIC_ADD_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_ADD_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_ADD_X2_IMM_gfx10
    3184U,	// S_ATOMIC_ADD_X2_IMM_vi
    3328U,	// S_ATOMIC_ADD_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_ADD_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_ADD_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_ADD_X2_SGPR_vi
    120U,	// S_ATOMIC_AND_IMM_RTN_gfx10
    120U,	// S_ATOMIC_AND_IMM_RTN_vi
    3184U,	// S_ATOMIC_AND_IMM_gfx10
    3184U,	// S_ATOMIC_AND_IMM_vi
    3328U,	// S_ATOMIC_AND_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_AND_SGPR_RTN_vi
    3136U,	// S_ATOMIC_AND_SGPR_gfx10
    3136U,	// S_ATOMIC_AND_SGPR_vi
    120U,	// S_ATOMIC_AND_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_AND_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_AND_X2_IMM_gfx10
    3184U,	// S_ATOMIC_AND_X2_IMM_vi
    3328U,	// S_ATOMIC_AND_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_AND_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_AND_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_AND_X2_SGPR_vi
    120U,	// S_ATOMIC_CMPSWAP_IMM_RTN_gfx10
    120U,	// S_ATOMIC_CMPSWAP_IMM_RTN_vi
    3184U,	// S_ATOMIC_CMPSWAP_IMM_gfx10
    3184U,	// S_ATOMIC_CMPSWAP_IMM_vi
    3328U,	// S_ATOMIC_CMPSWAP_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_CMPSWAP_SGPR_RTN_vi
    3136U,	// S_ATOMIC_CMPSWAP_SGPR_gfx10
    3136U,	// S_ATOMIC_CMPSWAP_SGPR_vi
    120U,	// S_ATOMIC_CMPSWAP_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_CMPSWAP_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_CMPSWAP_X2_IMM_gfx10
    3184U,	// S_ATOMIC_CMPSWAP_X2_IMM_vi
    3328U,	// S_ATOMIC_CMPSWAP_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_CMPSWAP_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_CMPSWAP_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_CMPSWAP_X2_SGPR_vi
    120U,	// S_ATOMIC_DEC_IMM_RTN_gfx10
    120U,	// S_ATOMIC_DEC_IMM_RTN_vi
    3184U,	// S_ATOMIC_DEC_IMM_gfx10
    3184U,	// S_ATOMIC_DEC_IMM_vi
    3328U,	// S_ATOMIC_DEC_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_DEC_SGPR_RTN_vi
    3136U,	// S_ATOMIC_DEC_SGPR_gfx10
    3136U,	// S_ATOMIC_DEC_SGPR_vi
    120U,	// S_ATOMIC_DEC_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_DEC_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_DEC_X2_IMM_gfx10
    3184U,	// S_ATOMIC_DEC_X2_IMM_vi
    3328U,	// S_ATOMIC_DEC_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_DEC_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_DEC_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_DEC_X2_SGPR_vi
    120U,	// S_ATOMIC_INC_IMM_RTN_gfx10
    120U,	// S_ATOMIC_INC_IMM_RTN_vi
    3184U,	// S_ATOMIC_INC_IMM_gfx10
    3184U,	// S_ATOMIC_INC_IMM_vi
    3328U,	// S_ATOMIC_INC_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_INC_SGPR_RTN_vi
    3136U,	// S_ATOMIC_INC_SGPR_gfx10
    3136U,	// S_ATOMIC_INC_SGPR_vi
    120U,	// S_ATOMIC_INC_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_INC_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_INC_X2_IMM_gfx10
    3184U,	// S_ATOMIC_INC_X2_IMM_vi
    3328U,	// S_ATOMIC_INC_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_INC_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_INC_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_INC_X2_SGPR_vi
    120U,	// S_ATOMIC_OR_IMM_RTN_gfx10
    120U,	// S_ATOMIC_OR_IMM_RTN_vi
    3184U,	// S_ATOMIC_OR_IMM_gfx10
    3184U,	// S_ATOMIC_OR_IMM_vi
    3328U,	// S_ATOMIC_OR_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_OR_SGPR_RTN_vi
    3136U,	// S_ATOMIC_OR_SGPR_gfx10
    3136U,	// S_ATOMIC_OR_SGPR_vi
    120U,	// S_ATOMIC_OR_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_OR_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_OR_X2_IMM_gfx10
    3184U,	// S_ATOMIC_OR_X2_IMM_vi
    3328U,	// S_ATOMIC_OR_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_OR_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_OR_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_OR_X2_SGPR_vi
    120U,	// S_ATOMIC_SMAX_IMM_RTN_gfx10
    120U,	// S_ATOMIC_SMAX_IMM_RTN_vi
    3184U,	// S_ATOMIC_SMAX_IMM_gfx10
    3184U,	// S_ATOMIC_SMAX_IMM_vi
    3328U,	// S_ATOMIC_SMAX_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_SMAX_SGPR_RTN_vi
    3136U,	// S_ATOMIC_SMAX_SGPR_gfx10
    3136U,	// S_ATOMIC_SMAX_SGPR_vi
    120U,	// S_ATOMIC_SMAX_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_SMAX_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_SMAX_X2_IMM_gfx10
    3184U,	// S_ATOMIC_SMAX_X2_IMM_vi
    3328U,	// S_ATOMIC_SMAX_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_SMAX_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_SMAX_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_SMAX_X2_SGPR_vi
    120U,	// S_ATOMIC_SMIN_IMM_RTN_gfx10
    120U,	// S_ATOMIC_SMIN_IMM_RTN_vi
    3184U,	// S_ATOMIC_SMIN_IMM_gfx10
    3184U,	// S_ATOMIC_SMIN_IMM_vi
    3328U,	// S_ATOMIC_SMIN_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_SMIN_SGPR_RTN_vi
    3136U,	// S_ATOMIC_SMIN_SGPR_gfx10
    3136U,	// S_ATOMIC_SMIN_SGPR_vi
    120U,	// S_ATOMIC_SMIN_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_SMIN_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_SMIN_X2_IMM_gfx10
    3184U,	// S_ATOMIC_SMIN_X2_IMM_vi
    3328U,	// S_ATOMIC_SMIN_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_SMIN_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_SMIN_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_SMIN_X2_SGPR_vi
    120U,	// S_ATOMIC_SUB_IMM_RTN_gfx10
    120U,	// S_ATOMIC_SUB_IMM_RTN_vi
    3184U,	// S_ATOMIC_SUB_IMM_gfx10
    3184U,	// S_ATOMIC_SUB_IMM_vi
    3328U,	// S_ATOMIC_SUB_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_SUB_SGPR_RTN_vi
    3136U,	// S_ATOMIC_SUB_SGPR_gfx10
    3136U,	// S_ATOMIC_SUB_SGPR_vi
    120U,	// S_ATOMIC_SUB_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_SUB_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_SUB_X2_IMM_gfx10
    3184U,	// S_ATOMIC_SUB_X2_IMM_vi
    3328U,	// S_ATOMIC_SUB_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_SUB_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_SUB_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_SUB_X2_SGPR_vi
    120U,	// S_ATOMIC_SWAP_IMM_RTN_gfx10
    120U,	// S_ATOMIC_SWAP_IMM_RTN_vi
    3184U,	// S_ATOMIC_SWAP_IMM_gfx10
    3184U,	// S_ATOMIC_SWAP_IMM_vi
    3328U,	// S_ATOMIC_SWAP_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_SWAP_SGPR_RTN_vi
    3136U,	// S_ATOMIC_SWAP_SGPR_gfx10
    3136U,	// S_ATOMIC_SWAP_SGPR_vi
    120U,	// S_ATOMIC_SWAP_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_SWAP_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_SWAP_X2_IMM_gfx10
    3184U,	// S_ATOMIC_SWAP_X2_IMM_vi
    3328U,	// S_ATOMIC_SWAP_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_SWAP_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_SWAP_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_SWAP_X2_SGPR_vi
    120U,	// S_ATOMIC_UMAX_IMM_RTN_gfx10
    120U,	// S_ATOMIC_UMAX_IMM_RTN_vi
    3184U,	// S_ATOMIC_UMAX_IMM_gfx10
    3184U,	// S_ATOMIC_UMAX_IMM_vi
    3328U,	// S_ATOMIC_UMAX_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_UMAX_SGPR_RTN_vi
    3136U,	// S_ATOMIC_UMAX_SGPR_gfx10
    3136U,	// S_ATOMIC_UMAX_SGPR_vi
    120U,	// S_ATOMIC_UMAX_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_UMAX_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_UMAX_X2_IMM_gfx10
    3184U,	// S_ATOMIC_UMAX_X2_IMM_vi
    3328U,	// S_ATOMIC_UMAX_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_UMAX_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_UMAX_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_UMAX_X2_SGPR_vi
    120U,	// S_ATOMIC_UMIN_IMM_RTN_gfx10
    120U,	// S_ATOMIC_UMIN_IMM_RTN_vi
    3184U,	// S_ATOMIC_UMIN_IMM_gfx10
    3184U,	// S_ATOMIC_UMIN_IMM_vi
    3328U,	// S_ATOMIC_UMIN_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_UMIN_SGPR_RTN_vi
    3136U,	// S_ATOMIC_UMIN_SGPR_gfx10
    3136U,	// S_ATOMIC_UMIN_SGPR_vi
    120U,	// S_ATOMIC_UMIN_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_UMIN_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_UMIN_X2_IMM_gfx10
    3184U,	// S_ATOMIC_UMIN_X2_IMM_vi
    3328U,	// S_ATOMIC_UMIN_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_UMIN_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_UMIN_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_UMIN_X2_SGPR_vi
    120U,	// S_ATOMIC_XOR_IMM_RTN_gfx10
    120U,	// S_ATOMIC_XOR_IMM_RTN_vi
    3184U,	// S_ATOMIC_XOR_IMM_gfx10
    3184U,	// S_ATOMIC_XOR_IMM_vi
    3328U,	// S_ATOMIC_XOR_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_XOR_SGPR_RTN_vi
    3136U,	// S_ATOMIC_XOR_SGPR_gfx10
    3136U,	// S_ATOMIC_XOR_SGPR_vi
    120U,	// S_ATOMIC_XOR_X2_IMM_RTN_gfx10
    120U,	// S_ATOMIC_XOR_X2_IMM_RTN_vi
    3184U,	// S_ATOMIC_XOR_X2_IMM_gfx10
    3184U,	// S_ATOMIC_XOR_X2_IMM_vi
    3328U,	// S_ATOMIC_XOR_X2_SGPR_RTN_gfx10
    3328U,	// S_ATOMIC_XOR_X2_SGPR_RTN_vi
    3136U,	// S_ATOMIC_XOR_X2_SGPR_gfx10
    3136U,	// S_ATOMIC_XOR_X2_SGPR_vi
    0U,	// S_BARRIER
    0U,	// S_BCNT0_I32_B32_gfx10
    0U,	// S_BCNT0_I32_B32_gfx6_gfx7
    0U,	// S_BCNT0_I32_B32_vi
    0U,	// S_BCNT0_I32_B64_gfx10
    0U,	// S_BCNT0_I32_B64_gfx6_gfx7
    0U,	// S_BCNT0_I32_B64_vi
    0U,	// S_BCNT1_I32_B32_gfx10
    0U,	// S_BCNT1_I32_B32_gfx6_gfx7
    0U,	// S_BCNT1_I32_B32_vi
    0U,	// S_BCNT1_I32_B64_gfx10
    0U,	// S_BCNT1_I32_B64_gfx6_gfx7
    0U,	// S_BCNT1_I32_B64_vi
    576U,	// S_BFE_I32_gfx10
    576U,	// S_BFE_I32_gfx6_gfx7
    576U,	// S_BFE_I32_vi
    576U,	// S_BFE_I64_gfx10
    576U,	// S_BFE_I64_gfx6_gfx7
    576U,	// S_BFE_I64_vi
    576U,	// S_BFE_U32_gfx10
    576U,	// S_BFE_U32_gfx6_gfx7
    576U,	// S_BFE_U32_vi
    576U,	// S_BFE_U64_gfx10
    576U,	// S_BFE_U64_gfx6_gfx7
    576U,	// S_BFE_U64_vi
    576U,	// S_BFM_B32_gfx10
    576U,	// S_BFM_B32_gfx6_gfx7
    576U,	// S_BFM_B32_vi
    576U,	// S_BFM_B64_gfx10
    576U,	// S_BFM_B64_gfx6_gfx7
    576U,	// S_BFM_B64_vi
    0U,	// S_BITCMP0_B32
    0U,	// S_BITCMP0_B64
    0U,	// S_BITCMP1_B32
    0U,	// S_BITCMP1_B64
    0U,	// S_BITREPLICATE_B64_B32_gfx10
    0U,	// S_BITREPLICATE_B64_B32_vi
    0U,	// S_BITSET0_B32_gfx10
    0U,	// S_BITSET0_B32_gfx6_gfx7
    0U,	// S_BITSET0_B32_vi
    0U,	// S_BITSET0_B64_gfx10
    0U,	// S_BITSET0_B64_gfx6_gfx7
    0U,	// S_BITSET0_B64_vi
    0U,	// S_BITSET1_B32_gfx10
    0U,	// S_BITSET1_B32_gfx6_gfx7
    0U,	// S_BITSET1_B32_vi
    0U,	// S_BITSET1_B64_gfx10
    0U,	// S_BITSET1_B64_gfx6_gfx7
    0U,	// S_BITSET1_B64_vi
    0U,	// S_BRANCH
    0U,	// S_BRANCH_pad_s_nop
    0U,	// S_BREV_B32_gfx10
    0U,	// S_BREV_B32_gfx6_gfx7
    0U,	// S_BREV_B32_vi
    0U,	// S_BREV_B64_gfx10
    0U,	// S_BREV_B64_gfx6_gfx7
    0U,	// S_BREV_B64_vi
    120U,	// S_BUFFER_ATOMIC_ADD_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_ADD_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_ADD_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_ADD_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_ADD_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_ADD_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_ADD_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_ADD_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_ADD_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_ADD_X2_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_AND_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_AND_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_AND_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_AND_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_AND_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_AND_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_AND_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_AND_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_AND_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_AND_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_AND_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_AND_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_AND_X2_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_CMPSWAP_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_CMPSWAP_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_CMPSWAP_X2_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_DEC_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_DEC_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_DEC_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_DEC_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_DEC_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_DEC_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_DEC_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_DEC_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_DEC_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_DEC_X2_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_INC_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_INC_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_INC_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_INC_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_INC_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_INC_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_INC_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_INC_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_INC_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_INC_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_INC_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_INC_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_INC_X2_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_OR_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_OR_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_OR_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_OR_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_OR_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_OR_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_OR_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_OR_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_OR_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_OR_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_OR_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_OR_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_OR_X2_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_SMAX_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_SMAX_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_SMAX_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_SMAX_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_SMAX_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_SMAX_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_SMAX_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_SMAX_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_SMAX_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_SMAX_X2_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_SMIN_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_SMIN_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_SMIN_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_SMIN_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_SMIN_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_SMIN_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_SMIN_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_SMIN_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_SMIN_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_SMIN_X2_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_SUB_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_SUB_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_SUB_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_SUB_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_SUB_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_SUB_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_SUB_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_SUB_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_SUB_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_SUB_X2_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_SWAP_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_SWAP_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_SWAP_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_SWAP_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_SWAP_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_SWAP_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_SWAP_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_SWAP_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_SWAP_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_SWAP_X2_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_UMAX_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_UMAX_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_UMAX_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_UMAX_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_UMAX_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_UMAX_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_UMAX_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_UMAX_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_UMAX_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_UMAX_X2_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_UMIN_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_UMIN_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_UMIN_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_UMIN_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_UMIN_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_UMIN_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_UMIN_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_UMIN_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_UMIN_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_UMIN_X2_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_XOR_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_XOR_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_XOR_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_XOR_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_XOR_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_XOR_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_XOR_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_XOR_SGPR_vi
    120U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_RTN_gfx10
    120U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_RTN_vi
    3184U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_gfx10
    3184U,	// S_BUFFER_ATOMIC_XOR_X2_IMM_vi
    3328U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_RTN_gfx10
    3328U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_RTN_vi
    3136U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_gfx10
    3136U,	// S_BUFFER_ATOMIC_XOR_X2_SGPR_vi
    128U,	// S_BUFFER_LOAD_DWORDX16_IMM_ci
    3696U,	// S_BUFFER_LOAD_DWORDX16_IMM_gfx10
    136U,	// S_BUFFER_LOAD_DWORDX16_IMM_si
    3696U,	// S_BUFFER_LOAD_DWORDX16_IMM_vi
    3648U,	// S_BUFFER_LOAD_DWORDX16_SGPR_gfx10
    3648U,	// S_BUFFER_LOAD_DWORDX16_SGPR_si
    3648U,	// S_BUFFER_LOAD_DWORDX16_SGPR_vi
    128U,	// S_BUFFER_LOAD_DWORDX2_IMM_ci
    3696U,	// S_BUFFER_LOAD_DWORDX2_IMM_gfx10
    136U,	// S_BUFFER_LOAD_DWORDX2_IMM_si
    3696U,	// S_BUFFER_LOAD_DWORDX2_IMM_vi
    3648U,	// S_BUFFER_LOAD_DWORDX2_SGPR_gfx10
    3648U,	// S_BUFFER_LOAD_DWORDX2_SGPR_si
    3648U,	// S_BUFFER_LOAD_DWORDX2_SGPR_vi
    128U,	// S_BUFFER_LOAD_DWORDX4_IMM_ci
    3696U,	// S_BUFFER_LOAD_DWORDX4_IMM_gfx10
    136U,	// S_BUFFER_LOAD_DWORDX4_IMM_si
    3696U,	// S_BUFFER_LOAD_DWORDX4_IMM_vi
    3648U,	// S_BUFFER_LOAD_DWORDX4_SGPR_gfx10
    3648U,	// S_BUFFER_LOAD_DWORDX4_SGPR_si
    3648U,	// S_BUFFER_LOAD_DWORDX4_SGPR_vi
    128U,	// S_BUFFER_LOAD_DWORDX8_IMM_ci
    3696U,	// S_BUFFER_LOAD_DWORDX8_IMM_gfx10
    136U,	// S_BUFFER_LOAD_DWORDX8_IMM_si
    3696U,	// S_BUFFER_LOAD_DWORDX8_IMM_vi
    3648U,	// S_BUFFER_LOAD_DWORDX8_SGPR_gfx10
    3648U,	// S_BUFFER_LOAD_DWORDX8_SGPR_si
    3648U,	// S_BUFFER_LOAD_DWORDX8_SGPR_vi
    128U,	// S_BUFFER_LOAD_DWORD_IMM_ci
    3696U,	// S_BUFFER_LOAD_DWORD_IMM_gfx10
    136U,	// S_BUFFER_LOAD_DWORD_IMM_si
    3696U,	// S_BUFFER_LOAD_DWORD_IMM_vi
    3648U,	// S_BUFFER_LOAD_DWORD_SGPR_gfx10
    3648U,	// S_BUFFER_LOAD_DWORD_SGPR_si
    3648U,	// S_BUFFER_LOAD_DWORD_SGPR_vi
    3696U,	// S_BUFFER_STORE_DWORDX2_IMM_gfx10
    3696U,	// S_BUFFER_STORE_DWORDX2_IMM_vi
    3648U,	// S_BUFFER_STORE_DWORDX2_SGPR_gfx10
    3648U,	// S_BUFFER_STORE_DWORDX2_SGPR_vi
    3696U,	// S_BUFFER_STORE_DWORDX4_IMM_gfx10
    3696U,	// S_BUFFER_STORE_DWORDX4_IMM_vi
    3648U,	// S_BUFFER_STORE_DWORDX4_SGPR_gfx10
    3648U,	// S_BUFFER_STORE_DWORDX4_SGPR_vi
    3696U,	// S_BUFFER_STORE_DWORD_IMM_gfx10
    3696U,	// S_BUFFER_STORE_DWORD_IMM_vi
    3648U,	// S_BUFFER_STORE_DWORD_SGPR_gfx10
    3648U,	// S_BUFFER_STORE_DWORD_SGPR_vi
    0U,	// S_CALL_B64_gfx10
    0U,	// S_CALL_B64_vi
    0U,	// S_CBRANCH_CDBGSYS
    0U,	// S_CBRANCH_CDBGSYS_AND_USER
    0U,	// S_CBRANCH_CDBGSYS_AND_USER_pad_s_nop
    0U,	// S_CBRANCH_CDBGSYS_OR_USER
    0U,	// S_CBRANCH_CDBGSYS_OR_USER_pad_s_nop
    0U,	// S_CBRANCH_CDBGSYS_pad_s_nop
    0U,	// S_CBRANCH_CDBGUSER
    0U,	// S_CBRANCH_CDBGUSER_pad_s_nop
    0U,	// S_CBRANCH_EXECNZ
    0U,	// S_CBRANCH_EXECNZ_pad_s_nop
    0U,	// S_CBRANCH_EXECZ
    0U,	// S_CBRANCH_EXECZ_pad_s_nop
    0U,	// S_CBRANCH_G_FORK_gfx6_gfx7
    0U,	// S_CBRANCH_G_FORK_vi
    0U,	// S_CBRANCH_I_FORK_gfx6_gfx7
    0U,	// S_CBRANCH_I_FORK_vi
    0U,	// S_CBRANCH_JOIN_gfx6_gfx7
    0U,	// S_CBRANCH_JOIN_vi
    0U,	// S_CBRANCH_SCC0
    0U,	// S_CBRANCH_SCC0_pad_s_nop
    0U,	// S_CBRANCH_SCC1
    0U,	// S_CBRANCH_SCC1_pad_s_nop
    0U,	// S_CBRANCH_VCCNZ
    0U,	// S_CBRANCH_VCCNZ_pad_s_nop
    0U,	// S_CBRANCH_VCCZ
    0U,	// S_CBRANCH_VCCZ_pad_s_nop
    0U,	// S_CLAUSE
    0U,	// S_CMOVK_I32_gfx10
    0U,	// S_CMOVK_I32_gfx6_gfx7
    0U,	// S_CMOVK_I32_vi
    0U,	// S_CMOV_B32_gfx10
    0U,	// S_CMOV_B32_gfx6_gfx7
    0U,	// S_CMOV_B32_vi
    0U,	// S_CMOV_B64_gfx10
    0U,	// S_CMOV_B64_gfx6_gfx7
    0U,	// S_CMOV_B64_vi
    0U,	// S_CMPK_EQ_I32_gfx10
    0U,	// S_CMPK_EQ_I32_gfx6_gfx7
    0U,	// S_CMPK_EQ_I32_vi
    0U,	// S_CMPK_EQ_U32_gfx10
    0U,	// S_CMPK_EQ_U32_gfx6_gfx7
    0U,	// S_CMPK_EQ_U32_vi
    0U,	// S_CMPK_GE_I32_gfx10
    0U,	// S_CMPK_GE_I32_gfx6_gfx7
    0U,	// S_CMPK_GE_I32_vi
    0U,	// S_CMPK_GE_U32_gfx10
    0U,	// S_CMPK_GE_U32_gfx6_gfx7
    0U,	// S_CMPK_GE_U32_vi
    0U,	// S_CMPK_GT_I32_gfx10
    0U,	// S_CMPK_GT_I32_gfx6_gfx7
    0U,	// S_CMPK_GT_I32_vi
    0U,	// S_CMPK_GT_U32_gfx10
    0U,	// S_CMPK_GT_U32_gfx6_gfx7
    0U,	// S_CMPK_GT_U32_vi
    0U,	// S_CMPK_LE_I32_gfx10
    0U,	// S_CMPK_LE_I32_gfx6_gfx7
    0U,	// S_CMPK_LE_I32_vi
    0U,	// S_CMPK_LE_U32_gfx10
    0U,	// S_CMPK_LE_U32_gfx6_gfx7
    0U,	// S_CMPK_LE_U32_vi
    0U,	// S_CMPK_LG_I32_gfx10
    0U,	// S_CMPK_LG_I32_gfx6_gfx7
    0U,	// S_CMPK_LG_I32_vi
    0U,	// S_CMPK_LG_U32_gfx10
    0U,	// S_CMPK_LG_U32_gfx6_gfx7
    0U,	// S_CMPK_LG_U32_vi
    0U,	// S_CMPK_LT_I32_gfx10
    0U,	// S_CMPK_LT_I32_gfx6_gfx7
    0U,	// S_CMPK_LT_I32_vi
    0U,	// S_CMPK_LT_U32_gfx10
    0U,	// S_CMPK_LT_U32_gfx6_gfx7
    0U,	// S_CMPK_LT_U32_vi
    0U,	// S_CMP_EQ_I32
    0U,	// S_CMP_EQ_U32
    0U,	// S_CMP_EQ_U64
    0U,	// S_CMP_GE_I32
    0U,	// S_CMP_GE_U32
    0U,	// S_CMP_GT_I32
    0U,	// S_CMP_GT_U32
    0U,	// S_CMP_LE_I32
    0U,	// S_CMP_LE_U32
    0U,	// S_CMP_LG_I32
    0U,	// S_CMP_LG_U32
    0U,	// S_CMP_LG_U64
    0U,	// S_CMP_LT_I32
    0U,	// S_CMP_LT_U32
    0U,	// S_CODE_END
    576U,	// S_CSELECT_B32_gfx10
    576U,	// S_CSELECT_B32_gfx6_gfx7
    576U,	// S_CSELECT_B32_vi
    576U,	// S_CSELECT_B64_gfx10
    576U,	// S_CSELECT_B64_gfx6_gfx7
    576U,	// S_CSELECT_B64_vi
    0U,	// S_DCACHE_DISCARD_IMM_gfx10
    0U,	// S_DCACHE_DISCARD_IMM_vi
    0U,	// S_DCACHE_DISCARD_SGPR_gfx10
    0U,	// S_DCACHE_DISCARD_SGPR_vi
    0U,	// S_DCACHE_DISCARD_X2_IMM_gfx10
    0U,	// S_DCACHE_DISCARD_X2_IMM_vi
    0U,	// S_DCACHE_DISCARD_X2_SGPR_gfx10
    0U,	// S_DCACHE_DISCARD_X2_SGPR_vi
    0U,	// S_DCACHE_INV_VOL_ci
    0U,	// S_DCACHE_INV_VOL_vi
    0U,	// S_DCACHE_INV_gfx10
    0U,	// S_DCACHE_INV_si
    0U,	// S_DCACHE_INV_vi
    0U,	// S_DCACHE_WB_VOL_vi
    0U,	// S_DCACHE_WB_gfx10
    0U,	// S_DCACHE_WB_vi
    0U,	// S_DECPERFLEVEL
    0U,	// S_DENORM_MODE
    0U,	// S_ENDPGM
    0U,	// S_ENDPGM_ORDERED_PS_DONE
    0U,	// S_ENDPGM_SAVED
    0U,	// S_FF0_I32_B32_gfx10
    0U,	// S_FF0_I32_B32_gfx6_gfx7
    0U,	// S_FF0_I32_B32_vi
    0U,	// S_FF0_I32_B64_gfx10
    0U,	// S_FF0_I32_B64_gfx6_gfx7
    0U,	// S_FF0_I32_B64_vi
    0U,	// S_FF1_I32_B32_gfx10
    0U,	// S_FF1_I32_B32_gfx6_gfx7
    0U,	// S_FF1_I32_B32_vi
    0U,	// S_FF1_I32_B64_gfx10
    0U,	// S_FF1_I32_B64_gfx6_gfx7
    0U,	// S_FF1_I32_B64_vi
    0U,	// S_FLBIT_I32_B32_gfx10
    0U,	// S_FLBIT_I32_B32_gfx6_gfx7
    0U,	// S_FLBIT_I32_B32_vi
    0U,	// S_FLBIT_I32_B64_gfx10
    0U,	// S_FLBIT_I32_B64_gfx6_gfx7
    0U,	// S_FLBIT_I32_B64_vi
    0U,	// S_FLBIT_I32_I64_gfx10
    0U,	// S_FLBIT_I32_I64_gfx6_gfx7
    0U,	// S_FLBIT_I32_I64_vi
    0U,	// S_FLBIT_I32_gfx10
    0U,	// S_FLBIT_I32_gfx6_gfx7
    0U,	// S_FLBIT_I32_vi
    0U,	// S_GETPC_B64_gfx10
    0U,	// S_GETPC_B64_gfx6_gfx7
    0U,	// S_GETPC_B64_vi
    0U,	// S_GETREG_B32_gfx10
    0U,	// S_GETREG_B32_gfx6_gfx7
    0U,	// S_GETREG_B32_vi
    0U,	// S_GET_WAVEID_IN_WORKGROUP_gfx10
    0U,	// S_GL1_INV_gfx10
    0U,	// S_ICACHE_INV
    0U,	// S_INCPERFLEVEL
    0U,	// S_INST_PREFETCH
    128U,	// S_LOAD_DWORDX16_IMM_ci
    3696U,	// S_LOAD_DWORDX16_IMM_gfx10
    136U,	// S_LOAD_DWORDX16_IMM_si
    3696U,	// S_LOAD_DWORDX16_IMM_vi
    3648U,	// S_LOAD_DWORDX16_SGPR_gfx10
    3648U,	// S_LOAD_DWORDX16_SGPR_si
    3648U,	// S_LOAD_DWORDX16_SGPR_vi
    128U,	// S_LOAD_DWORDX2_IMM_ci
    3696U,	// S_LOAD_DWORDX2_IMM_gfx10
    136U,	// S_LOAD_DWORDX2_IMM_si
    3696U,	// S_LOAD_DWORDX2_IMM_vi
    3648U,	// S_LOAD_DWORDX2_SGPR_gfx10
    3648U,	// S_LOAD_DWORDX2_SGPR_si
    3648U,	// S_LOAD_DWORDX2_SGPR_vi
    128U,	// S_LOAD_DWORDX4_IMM_ci
    3696U,	// S_LOAD_DWORDX4_IMM_gfx10
    136U,	// S_LOAD_DWORDX4_IMM_si
    3696U,	// S_LOAD_DWORDX4_IMM_vi
    3648U,	// S_LOAD_DWORDX4_SGPR_gfx10
    3648U,	// S_LOAD_DWORDX4_SGPR_si
    3648U,	// S_LOAD_DWORDX4_SGPR_vi
    128U,	// S_LOAD_DWORDX8_IMM_ci
    3696U,	// S_LOAD_DWORDX8_IMM_gfx10
    136U,	// S_LOAD_DWORDX8_IMM_si
    3696U,	// S_LOAD_DWORDX8_IMM_vi
    3648U,	// S_LOAD_DWORDX8_SGPR_gfx10
    3648U,	// S_LOAD_DWORDX8_SGPR_si
    3648U,	// S_LOAD_DWORDX8_SGPR_vi
    128U,	// S_LOAD_DWORD_IMM_ci
    3696U,	// S_LOAD_DWORD_IMM_gfx10
    136U,	// S_LOAD_DWORD_IMM_si
    3696U,	// S_LOAD_DWORD_IMM_vi
    3648U,	// S_LOAD_DWORD_SGPR_gfx10
    3648U,	// S_LOAD_DWORD_SGPR_si
    3648U,	// S_LOAD_DWORD_SGPR_vi
    576U,	// S_LSHL1_ADD_U32_gfx10
    576U,	// S_LSHL1_ADD_U32_vi
    576U,	// S_LSHL2_ADD_U32_gfx10
    576U,	// S_LSHL2_ADD_U32_vi
    576U,	// S_LSHL3_ADD_U32_gfx10
    576U,	// S_LSHL3_ADD_U32_vi
    576U,	// S_LSHL4_ADD_U32_gfx10
    576U,	// S_LSHL4_ADD_U32_vi
    576U,	// S_LSHL_B32_gfx10
    576U,	// S_LSHL_B32_gfx6_gfx7
    576U,	// S_LSHL_B32_vi
    576U,	// S_LSHL_B64_gfx10
    576U,	// S_LSHL_B64_gfx6_gfx7
    576U,	// S_LSHL_B64_vi
    576U,	// S_LSHR_B32_gfx10
    576U,	// S_LSHR_B32_gfx6_gfx7
    576U,	// S_LSHR_B32_vi
    576U,	// S_LSHR_B64_gfx10
    576U,	// S_LSHR_B64_gfx6_gfx7
    576U,	// S_LSHR_B64_vi
    576U,	// S_MAX_I32_gfx10
    576U,	// S_MAX_I32_gfx6_gfx7
    576U,	// S_MAX_I32_vi
    576U,	// S_MAX_U32_gfx10
    576U,	// S_MAX_U32_gfx6_gfx7
    576U,	// S_MAX_U32_vi
    0U,	// S_MEMREALTIME_gfx10
    0U,	// S_MEMREALTIME_vi
    0U,	// S_MEMTIME_gfx10
    0U,	// S_MEMTIME_si
    0U,	// S_MEMTIME_vi
    576U,	// S_MIN_I32_gfx10
    576U,	// S_MIN_I32_gfx6_gfx7
    576U,	// S_MIN_I32_vi
    576U,	// S_MIN_U32_gfx10
    576U,	// S_MIN_U32_gfx6_gfx7
    576U,	// S_MIN_U32_vi
    0U,	// S_MOVK_I32_gfx10
    0U,	// S_MOVK_I32_gfx6_gfx7
    0U,	// S_MOVK_I32_vi
    0U,	// S_MOVRELD_B32_gfx10
    0U,	// S_MOVRELD_B32_gfx6_gfx7
    0U,	// S_MOVRELD_B32_vi
    0U,	// S_MOVRELD_B64_gfx10
    0U,	// S_MOVRELD_B64_gfx6_gfx7
    0U,	// S_MOVRELD_B64_vi
    0U,	// S_MOVRELSD_2_B32_gfx10
    0U,	// S_MOVRELS_B32_gfx10
    0U,	// S_MOVRELS_B32_gfx6_gfx7
    0U,	// S_MOVRELS_B32_vi
    0U,	// S_MOVRELS_B64_gfx10
    0U,	// S_MOVRELS_B64_gfx6_gfx7
    0U,	// S_MOVRELS_B64_vi
    0U,	// S_MOV_B32_gfx10
    0U,	// S_MOV_B32_gfx6_gfx7
    0U,	// S_MOV_B32_vi
    0U,	// S_MOV_B64_gfx10
    0U,	// S_MOV_B64_gfx6_gfx7
    0U,	// S_MOV_B64_vi
    0U,	// S_MULK_I32_gfx10
    0U,	// S_MULK_I32_gfx6_gfx7
    0U,	// S_MULK_I32_vi
    576U,	// S_MUL_HI_I32_gfx10
    576U,	// S_MUL_HI_I32_vi
    576U,	// S_MUL_HI_U32_gfx10
    576U,	// S_MUL_HI_U32_vi
    576U,	// S_MUL_I32_gfx10
    576U,	// S_MUL_I32_gfx6_gfx7
    576U,	// S_MUL_I32_vi
    576U,	// S_NAND_B32_gfx10
    576U,	// S_NAND_B32_gfx6_gfx7
    576U,	// S_NAND_B32_vi
    576U,	// S_NAND_B64_gfx10
    576U,	// S_NAND_B64_gfx6_gfx7
    576U,	// S_NAND_B64_vi
    0U,	// S_NAND_SAVEEXEC_B32_gfx10
    0U,	// S_NAND_SAVEEXEC_B64_gfx10
    0U,	// S_NAND_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_NAND_SAVEEXEC_B64_vi
    0U,	// S_NOP
    576U,	// S_NOR_B32_gfx10
    576U,	// S_NOR_B32_gfx6_gfx7
    576U,	// S_NOR_B32_vi
    576U,	// S_NOR_B64_gfx10
    576U,	// S_NOR_B64_gfx6_gfx7
    576U,	// S_NOR_B64_vi
    0U,	// S_NOR_SAVEEXEC_B32_gfx10
    0U,	// S_NOR_SAVEEXEC_B64_gfx10
    0U,	// S_NOR_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_NOR_SAVEEXEC_B64_vi
    0U,	// S_NOT_B32_gfx10
    0U,	// S_NOT_B32_gfx6_gfx7
    0U,	// S_NOT_B32_vi
    0U,	// S_NOT_B64_gfx10
    0U,	// S_NOT_B64_gfx6_gfx7
    0U,	// S_NOT_B64_vi
    0U,	// S_ORN1_SAVEEXEC_B32_gfx10
    0U,	// S_ORN1_SAVEEXEC_B64_gfx10
    0U,	// S_ORN1_SAVEEXEC_B64_vi
    576U,	// S_ORN2_B32_gfx10
    576U,	// S_ORN2_B32_gfx6_gfx7
    576U,	// S_ORN2_B32_vi
    576U,	// S_ORN2_B64_gfx10
    576U,	// S_ORN2_B64_gfx6_gfx7
    576U,	// S_ORN2_B64_vi
    0U,	// S_ORN2_SAVEEXEC_B32_gfx10
    0U,	// S_ORN2_SAVEEXEC_B64_gfx10
    0U,	// S_ORN2_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_ORN2_SAVEEXEC_B64_vi
    576U,	// S_OR_B32_gfx10
    576U,	// S_OR_B32_gfx6_gfx7
    576U,	// S_OR_B32_vi
    576U,	// S_OR_B64_gfx10
    576U,	// S_OR_B64_gfx6_gfx7
    576U,	// S_OR_B64_vi
    0U,	// S_OR_SAVEEXEC_B32_gfx10
    0U,	// S_OR_SAVEEXEC_B64_gfx10
    0U,	// S_OR_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_OR_SAVEEXEC_B64_vi
    576U,	// S_PACK_HH_B32_B16_gfx10
    576U,	// S_PACK_HH_B32_B16_vi
    576U,	// S_PACK_LH_B32_B16_gfx10
    576U,	// S_PACK_LH_B32_B16_vi
    576U,	// S_PACK_LL_B32_B16_gfx10
    576U,	// S_PACK_LL_B32_B16_vi
    0U,	// S_QUADMASK_B32_gfx10
    0U,	// S_QUADMASK_B32_gfx6_gfx7
    0U,	// S_QUADMASK_B32_vi
    0U,	// S_QUADMASK_B64_gfx10
    0U,	// S_QUADMASK_B64_gfx6_gfx7
    0U,	// S_QUADMASK_B64_vi
    0U,	// S_RFE_B64_gfx10
    0U,	// S_RFE_B64_gfx6_gfx7
    0U,	// S_RFE_B64_vi
    0U,	// S_RFE_RESTORE_B64_vi
    0U,	// S_ROUND_MODE
    3696U,	// S_SCRATCH_LOAD_DWORDX2_IMM_gfx10
    3696U,	// S_SCRATCH_LOAD_DWORDX2_IMM_vi
    3648U,	// S_SCRATCH_LOAD_DWORDX2_SGPR_gfx10
    3648U,	// S_SCRATCH_LOAD_DWORDX2_SGPR_vi
    3696U,	// S_SCRATCH_LOAD_DWORDX4_IMM_gfx10
    3696U,	// S_SCRATCH_LOAD_DWORDX4_IMM_vi
    3648U,	// S_SCRATCH_LOAD_DWORDX4_SGPR_gfx10
    3648U,	// S_SCRATCH_LOAD_DWORDX4_SGPR_vi
    3696U,	// S_SCRATCH_LOAD_DWORD_IMM_gfx10
    3696U,	// S_SCRATCH_LOAD_DWORD_IMM_vi
    3648U,	// S_SCRATCH_LOAD_DWORD_SGPR_gfx10
    3648U,	// S_SCRATCH_LOAD_DWORD_SGPR_vi
    3696U,	// S_SCRATCH_STORE_DWORDX2_IMM_gfx10
    3696U,	// S_SCRATCH_STORE_DWORDX2_IMM_vi
    3648U,	// S_SCRATCH_STORE_DWORDX2_SGPR_gfx10
    3648U,	// S_SCRATCH_STORE_DWORDX2_SGPR_vi
    3696U,	// S_SCRATCH_STORE_DWORDX4_IMM_gfx10
    3696U,	// S_SCRATCH_STORE_DWORDX4_IMM_vi
    3648U,	// S_SCRATCH_STORE_DWORDX4_SGPR_gfx10
    3648U,	// S_SCRATCH_STORE_DWORDX4_SGPR_vi
    3696U,	// S_SCRATCH_STORE_DWORD_IMM_gfx10
    3696U,	// S_SCRATCH_STORE_DWORD_IMM_vi
    3648U,	// S_SCRATCH_STORE_DWORD_SGPR_gfx10
    3648U,	// S_SCRATCH_STORE_DWORD_SGPR_vi
    0U,	// S_SENDMSG
    0U,	// S_SENDMSGHALT
    0U,	// S_SETHALT
    0U,	// S_SETKILL
    0U,	// S_SETPC_B64_gfx10
    0U,	// S_SETPC_B64_gfx6_gfx7
    0U,	// S_SETPC_B64_vi
    0U,	// S_SETPRIO
    0U,	// S_SETREG_B32_gfx10
    0U,	// S_SETREG_B32_gfx6_gfx7
    0U,	// S_SETREG_B32_vi
    0U,	// S_SETREG_IMM32_B32_gfx10
    0U,	// S_SETREG_IMM32_B32_gfx6_gfx7
    0U,	// S_SETREG_IMM32_B32_vi
    0U,	// S_SETVSKIP
    0U,	// S_SET_GPR_IDX_IDX_vi
    0U,	// S_SET_GPR_IDX_MODE
    0U,	// S_SET_GPR_IDX_OFF
    0U,	// S_SET_GPR_IDX_ON
    0U,	// S_SEXT_I32_I16_gfx10
    0U,	// S_SEXT_I32_I16_gfx6_gfx7
    0U,	// S_SEXT_I32_I16_vi
    0U,	// S_SEXT_I32_I8_gfx10
    0U,	// S_SEXT_I32_I8_gfx6_gfx7
    0U,	// S_SEXT_I32_I8_vi
    0U,	// S_SLEEP
    3696U,	// S_STORE_DWORDX2_IMM_gfx10
    3696U,	// S_STORE_DWORDX2_IMM_vi
    3648U,	// S_STORE_DWORDX2_SGPR_gfx10
    3648U,	// S_STORE_DWORDX2_SGPR_vi
    3696U,	// S_STORE_DWORDX4_IMM_gfx10
    3696U,	// S_STORE_DWORDX4_IMM_vi
    3648U,	// S_STORE_DWORDX4_SGPR_gfx10
    3648U,	// S_STORE_DWORDX4_SGPR_vi
    3696U,	// S_STORE_DWORD_IMM_gfx10
    3696U,	// S_STORE_DWORD_IMM_vi
    3648U,	// S_STORE_DWORD_SGPR_gfx10
    3648U,	// S_STORE_DWORD_SGPR_vi
    576U,	// S_SUBB_U32_gfx10
    576U,	// S_SUBB_U32_gfx6_gfx7
    576U,	// S_SUBB_U32_vi
    0U,	// S_SUBVECTOR_LOOP_BEGIN_gfx10
    0U,	// S_SUBVECTOR_LOOP_END_gfx10
    576U,	// S_SUB_I32_gfx10
    576U,	// S_SUB_I32_gfx6_gfx7
    576U,	// S_SUB_I32_vi
    576U,	// S_SUB_U32_gfx10
    576U,	// S_SUB_U32_gfx6_gfx7
    576U,	// S_SUB_U32_vi
    0U,	// S_SWAPPC_B64_gfx10
    0U,	// S_SWAPPC_B64_gfx6_gfx7
    0U,	// S_SWAPPC_B64_vi
    0U,	// S_TRAP
    0U,	// S_TTRACEDATA
    0U,	// S_TTRACEDATA_IMM
    0U,	// S_VERSION_gfx10
    0U,	// S_WAITCNT
    0U,	// S_WAITCNT_DEPCTR
    0U,	// S_WAITCNT_EXPCNT_gfx10
    0U,	// S_WAITCNT_IDLE
    0U,	// S_WAITCNT_LGKMCNT_gfx10
    0U,	// S_WAITCNT_VMCNT_gfx10
    0U,	// S_WAITCNT_VSCNT_gfx10
    0U,	// S_WAKEUP
    0U,	// S_WQM_B32_gfx10
    0U,	// S_WQM_B32_gfx6_gfx7
    0U,	// S_WQM_B32_vi
    0U,	// S_WQM_B64_gfx10
    0U,	// S_WQM_B64_gfx6_gfx7
    0U,	// S_WQM_B64_vi
    576U,	// S_XNOR_B32_gfx10
    576U,	// S_XNOR_B32_gfx6_gfx7
    576U,	// S_XNOR_B32_vi
    576U,	// S_XNOR_B64_gfx10
    576U,	// S_XNOR_B64_gfx6_gfx7
    576U,	// S_XNOR_B64_vi
    0U,	// S_XNOR_SAVEEXEC_B32_gfx10
    0U,	// S_XNOR_SAVEEXEC_B64_gfx10
    0U,	// S_XNOR_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_XNOR_SAVEEXEC_B64_vi
    576U,	// S_XOR_B32_gfx10
    576U,	// S_XOR_B32_gfx6_gfx7
    576U,	// S_XOR_B32_vi
    576U,	// S_XOR_B64_gfx10
    576U,	// S_XOR_B64_gfx6_gfx7
    576U,	// S_XOR_B64_vi
    0U,	// S_XOR_SAVEEXEC_B32_gfx10
    0U,	// S_XOR_SAVEEXEC_B64_gfx10
    0U,	// S_XOR_SAVEEXEC_B64_gfx6_gfx7
    0U,	// S_XOR_SAVEEXEC_B64_vi
    110400U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10
    110400U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_vi
    118592U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_gfx10
    118592U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_vi
    126784U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_gfx10
    126784U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_vi
    110400U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    118592U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    126784U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    110400U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_gfx10
    110400U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_vi
    118592U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_gfx10
    118592U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_vi
    126784U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_gfx10
    126784U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_OFFSET_vi
    110400U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    118592U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    126784U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    110400U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN_gfx10
    110400U,	// TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN_vi
    118592U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN_gfx10
    118592U,	// TBUFFER_LOAD_FORMAT_D16_XY_IDXEN_vi
    126784U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN_gfx10
    126784U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_D16_XY_OFFSET_vi
    110400U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    118592U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    126784U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    110400U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN_gfx10
    110400U,	// TBUFFER_LOAD_FORMAT_D16_X_BOTHEN_vi
    118592U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN_gfx10
    118592U,	// TBUFFER_LOAD_FORMAT_D16_X_IDXEN_vi
    126784U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN_gfx10
    126784U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_D16_X_OFFSET_vi
    110400U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    118592U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_gfx80
    126784U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET_gfx80
    134976U,	// TBUFFER_LOAD_FORMAT_XYZW_ADDR64_gfx6_gfx7
    110400U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx10
    110400U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    110400U,	// TBUFFER_LOAD_FORMAT_XYZW_BOTHEN_vi
    118592U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx10
    118592U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx6_gfx7
    118592U,	// TBUFFER_LOAD_FORMAT_XYZW_IDXEN_vi
    126784U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx10
    126784U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx6_gfx7
    126784U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_LOAD_FORMAT_XYZW_OFFSET_vi
    134976U,	// TBUFFER_LOAD_FORMAT_XYZ_ADDR64_gfx6_gfx7
    110400U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx10
    110400U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    110400U,	// TBUFFER_LOAD_FORMAT_XYZ_BOTHEN_vi
    118592U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx10
    118592U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx6_gfx7
    118592U,	// TBUFFER_LOAD_FORMAT_XYZ_IDXEN_vi
    126784U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx10
    126784U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx6_gfx7
    126784U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_LOAD_FORMAT_XYZ_OFFSET_vi
    134976U,	// TBUFFER_LOAD_FORMAT_XY_ADDR64_gfx6_gfx7
    110400U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_gfx10
    110400U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_gfx6_gfx7
    110400U,	// TBUFFER_LOAD_FORMAT_XY_BOTHEN_vi
    118592U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_gfx10
    118592U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_gfx6_gfx7
    118592U,	// TBUFFER_LOAD_FORMAT_XY_IDXEN_vi
    126784U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_gfx10
    126784U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_gfx6_gfx7
    126784U,	// TBUFFER_LOAD_FORMAT_XY_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_LOAD_FORMAT_XY_OFFSET_vi
    134976U,	// TBUFFER_LOAD_FORMAT_X_ADDR64_gfx6_gfx7
    110400U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_gfx10
    110400U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_gfx6_gfx7
    110400U,	// TBUFFER_LOAD_FORMAT_X_BOTHEN_vi
    118592U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_gfx10
    118592U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_gfx6_gfx7
    118592U,	// TBUFFER_LOAD_FORMAT_X_IDXEN_vi
    126784U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_gfx10
    126784U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_gfx6_gfx7
    126784U,	// TBUFFER_LOAD_FORMAT_X_OFFEN_vi
    4U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_gfx10
    4U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_LOAD_FORMAT_X_OFFSET_vi
    110400U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_gfx10
    110400U,	// TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_vi
    118592U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_gfx10
    118592U,	// TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_vi
    126784U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_gfx10
    126784U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_vi
    110400U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80
    118592U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80
    126784U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_gfx80
    110400U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_gfx10
    110400U,	// TBUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_vi
    118592U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN_gfx10
    118592U,	// TBUFFER_STORE_FORMAT_D16_XYZ_IDXEN_vi
    126784U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN_gfx10
    126784U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_D16_XYZ_OFFSET_vi
    110400U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80
    118592U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80
    126784U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFSET_gfx80
    110400U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_gfx10
    110400U,	// TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_vi
    118592U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN_gfx10
    118592U,	// TBUFFER_STORE_FORMAT_D16_XY_IDXEN_vi
    126784U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN_gfx10
    126784U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_D16_XY_OFFSET_vi
    110400U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_gfx80
    118592U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_gfx80
    126784U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_gfx80
    110400U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN_gfx10
    110400U,	// TBUFFER_STORE_FORMAT_D16_X_BOTHEN_vi
    118592U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN_gfx10
    118592U,	// TBUFFER_STORE_FORMAT_D16_X_IDXEN_vi
    126784U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN_gfx10
    126784U,	// TBUFFER_STORE_FORMAT_D16_X_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_D16_X_OFFSET_vi
    110400U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_gfx80
    118592U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_gfx80
    126784U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_gfx80
    4U,	// TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_gfx80
    134976U,	// TBUFFER_STORE_FORMAT_XYZW_ADDR64_gfx6_gfx7
    110400U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx10
    110400U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx6_gfx7
    110400U,	// TBUFFER_STORE_FORMAT_XYZW_BOTHEN_vi
    118592U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_gfx10
    118592U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_gfx6_gfx7
    118592U,	// TBUFFER_STORE_FORMAT_XYZW_IDXEN_vi
    126784U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_gfx10
    126784U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_gfx6_gfx7
    126784U,	// TBUFFER_STORE_FORMAT_XYZW_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_STORE_FORMAT_XYZW_OFFSET_vi
    134976U,	// TBUFFER_STORE_FORMAT_XYZ_ADDR64_gfx6_gfx7
    110400U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx10
    110400U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx6_gfx7
    110400U,	// TBUFFER_STORE_FORMAT_XYZ_BOTHEN_vi
    118592U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_gfx10
    118592U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_gfx6_gfx7
    118592U,	// TBUFFER_STORE_FORMAT_XYZ_IDXEN_vi
    126784U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_gfx10
    126784U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_gfx6_gfx7
    126784U,	// TBUFFER_STORE_FORMAT_XYZ_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_STORE_FORMAT_XYZ_OFFSET_vi
    134976U,	// TBUFFER_STORE_FORMAT_XY_ADDR64_gfx6_gfx7
    110400U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_gfx10
    110400U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_gfx6_gfx7
    110400U,	// TBUFFER_STORE_FORMAT_XY_BOTHEN_vi
    118592U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_gfx10
    118592U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_gfx6_gfx7
    118592U,	// TBUFFER_STORE_FORMAT_XY_IDXEN_vi
    126784U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_gfx10
    126784U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_gfx6_gfx7
    126784U,	// TBUFFER_STORE_FORMAT_XY_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_STORE_FORMAT_XY_OFFSET_vi
    134976U,	// TBUFFER_STORE_FORMAT_X_ADDR64_gfx6_gfx7
    110400U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_gfx10
    110400U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_gfx6_gfx7
    110400U,	// TBUFFER_STORE_FORMAT_X_BOTHEN_vi
    118592U,	// TBUFFER_STORE_FORMAT_X_IDXEN_gfx10
    118592U,	// TBUFFER_STORE_FORMAT_X_IDXEN_gfx6_gfx7
    118592U,	// TBUFFER_STORE_FORMAT_X_IDXEN_vi
    126784U,	// TBUFFER_STORE_FORMAT_X_OFFEN_gfx10
    126784U,	// TBUFFER_STORE_FORMAT_X_OFFEN_gfx6_gfx7
    126784U,	// TBUFFER_STORE_FORMAT_X_OFFEN_vi
    4U,	// TBUFFER_STORE_FORMAT_X_OFFSET_gfx10
    4U,	// TBUFFER_STORE_FORMAT_X_OFFSET_gfx6_gfx7
    4U,	// TBUFFER_STORE_FORMAT_X_OFFSET_vi
    0U,	// V_ACCVGPR_READ_B32_vi
    0U,	// V_ACCVGPR_WRITE_B32_vi
    25408U,	// V_ADD3_U32_gfx10
    25408U,	// V_ADD3_U32_vi
    0U,	// V_ADDC_CO_U32_dpp_gfx9
    4160U,	// V_ADDC_CO_U32_e32_gfx9
    61840U,	// V_ADDC_CO_U32_e64_gfx9
    54927408U,	// V_ADDC_CO_U32_sdwa_gfx9
    0U,	// V_ADDC_U32_dpp_vi
    4160U,	// V_ADDC_U32_e32_gfx6_gfx7
    4160U,	// V_ADDC_U32_e32_vi
    61840U,	// V_ADDC_U32_e64_gfx6_gfx7
    61840U,	// V_ADDC_U32_e64_vi
    54927408U,	// V_ADDC_U32_sdwa_vi
    147712U,	// V_ADD_CO_CI_U32_dpp8_gfx10
    152064U,	// V_ADD_CO_CI_U32_dpp8_w32_gfx10
    147456U,	// V_ADD_CO_CI_U32_dpp8_w64_gfx10
    4718848U,	// V_ADD_CO_CI_U32_dpp_gfx10
    4723200U,	// V_ADD_CO_CI_U32_dpp_w32_gfx10
    4718592U,	// V_ADD_CO_CI_U32_dpp_w64_gfx10
    576U,	// V_ADD_CO_CI_U32_e32_gfx10
    61840U,	// V_ADD_CO_CI_U32_e64_gfx10
    54927664U,	// V_ADD_CO_CI_U32_sdwa_gfx10
    54932016U,	// V_ADD_CO_CI_U32_sdwa_w32_gfx10
    54927408U,	// V_ADD_CO_CI_U32_sdwa_w64_gfx10
    256U,	// V_ADD_CO_U32_dpp_gfx9
    576U,	// V_ADD_CO_U32_e32_gfx9
    5U,	// V_ADD_CO_U32_e64_gfx10
    5U,	// V_ADD_CO_U32_e64_gfx9
    5140784U,	// V_ADD_CO_U32_sdwa_gfx9
    4864U,	// V_ADD_F16_dpp8_gfx10
    5128U,	// V_ADD_F16_dpp_gfx10
    520U,	// V_ADD_F16_dpp_vi
    576U,	// V_ADD_F16_e32_gfx10
    576U,	// V_ADD_F16_e32_vi
    168232U,	// V_ADD_F16_e64_gfx10
    168232U,	// V_ADD_F16_e64_vi
    63344936U,	// V_ADD_F16_sdwa_gfx10
    63344936U,	// V_ADD_F16_sdwa_gfx9
    5402920U,	// V_ADD_F16_sdwa_vi
    4864U,	// V_ADD_F32_dpp8_gfx10
    5128U,	// V_ADD_F32_dpp_gfx10
    520U,	// V_ADD_F32_dpp_vi
    576U,	// V_ADD_F32_e32_gfx10
    576U,	// V_ADD_F32_e32_gfx6_gfx7
    576U,	// V_ADD_F32_e32_vi
    168232U,	// V_ADD_F32_e64_gfx10
    168232U,	// V_ADD_F32_e64_gfx6_gfx7
    168232U,	// V_ADD_F32_e64_vi
    63344936U,	// V_ADD_F32_sdwa_gfx10
    63344936U,	// V_ADD_F32_sdwa_gfx9
    5402920U,	// V_ADD_F32_sdwa_vi
    168232U,	// V_ADD_F64_gfx10
    168232U,	// V_ADD_F64_gfx6_gfx7
    168232U,	// V_ADD_F64_vi
    144784U,	// V_ADD_I16_vi
    576U,	// V_ADD_I32_e32_gfx6_gfx7
    5U,	// V_ADD_I32_e64_gfx6_gfx7
    5696U,	// V_ADD_I32_vi
    25408U,	// V_ADD_LSHL_U32_gfx10
    25408U,	// V_ADD_LSHL_U32_vi
    144784U,	// V_ADD_NC_I16_gfx10
    5696U,	// V_ADD_NC_I32_gfx10
    5696U,	// V_ADD_NC_U16_gfx10
    4864U,	// V_ADD_NC_U32_dpp8_gfx10
    4718848U,	// V_ADD_NC_U32_dpp_gfx10
    576U,	// V_ADD_NC_U32_e32_gfx10
    5696U,	// V_ADD_NC_U32_e64_gfx10
    5140784U,	// V_ADD_NC_U32_sdwa_gfx10
    256U,	// V_ADD_U16_dpp_vi
    576U,	// V_ADD_U16_e32_vi
    5696U,	// V_ADD_U16_e64_vi
    5140784U,	// V_ADD_U16_sdwa_gfx9
    5140784U,	// V_ADD_U16_sdwa_vi
    256U,	// V_ADD_U32_dpp_gfx9
    256U,	// V_ADD_U32_dpp_vi
    576U,	// V_ADD_U32_e32_gfx9
    576U,	// V_ADD_U32_e32_vi
    5696U,	// V_ADD_U32_e64_gfx9
    5U,	// V_ADD_U32_e64_vi
    5140784U,	// V_ADD_U32_sdwa_gfx9
    5140784U,	// V_ADD_U32_sdwa_vi
    25408U,	// V_ALIGNBIT_B32_gfx10
    25408U,	// V_ALIGNBIT_B32_gfx6_gfx7
    25408U,	// V_ALIGNBIT_B32_vi
    25408U,	// V_ALIGNBYTE_B32_gfx10
    25408U,	// V_ALIGNBYTE_B32_gfx6_gfx7
    25408U,	// V_ALIGNBYTE_B32_vi
    4864U,	// V_AND_B32_dpp8_gfx10
    4718848U,	// V_AND_B32_dpp_gfx10
    256U,	// V_AND_B32_dpp_vi
    576U,	// V_AND_B32_e32_gfx10
    576U,	// V_AND_B32_e32_gfx6_gfx7
    576U,	// V_AND_B32_e32_vi
    576U,	// V_AND_B32_e64_gfx10
    576U,	// V_AND_B32_e64_gfx6_gfx7
    576U,	// V_AND_B32_e64_vi
    5140784U,	// V_AND_B32_sdwa_gfx10
    5140784U,	// V_AND_B32_sdwa_gfx9
    5140784U,	// V_AND_B32_sdwa_vi
    25408U,	// V_AND_OR_B32_gfx10
    25408U,	// V_AND_OR_B32_vi
    256U,	// V_ASHRREV_I16_dpp_vi
    576U,	// V_ASHRREV_I16_e32_vi
    576U,	// V_ASHRREV_I16_e64_vi
    576U,	// V_ASHRREV_I16_gfx10
    5140784U,	// V_ASHRREV_I16_sdwa_gfx9
    5140784U,	// V_ASHRREV_I16_sdwa_vi
    4864U,	// V_ASHRREV_I32_dpp8_gfx10
    4718848U,	// V_ASHRREV_I32_dpp_gfx10
    256U,	// V_ASHRREV_I32_dpp_vi
    576U,	// V_ASHRREV_I32_e32_gfx10
    576U,	// V_ASHRREV_I32_e32_gfx6_gfx7
    576U,	// V_ASHRREV_I32_e32_vi
    576U,	// V_ASHRREV_I32_e64_gfx10
    576U,	// V_ASHRREV_I32_e64_gfx6_gfx7
    576U,	// V_ASHRREV_I32_e64_vi
    5140784U,	// V_ASHRREV_I32_sdwa_gfx10
    5140784U,	// V_ASHRREV_I32_sdwa_gfx9
    5140784U,	// V_ASHRREV_I32_sdwa_vi
    576U,	// V_ASHRREV_I64_gfx10
    576U,	// V_ASHRREV_I64_vi
    576U,	// V_ASHR_I32_e32_gfx6_gfx7
    576U,	// V_ASHR_I32_e64_gfx6_gfx7
    576U,	// V_ASHR_I64_gfx6_gfx7
    576U,	// V_BCNT_U32_B32_e32_gfx6_gfx7
    576U,	// V_BCNT_U32_B32_e64_gfx10
    576U,	// V_BCNT_U32_B32_e64_gfx6_gfx7
    576U,	// V_BCNT_U32_B32_e64_vi
    25408U,	// V_BFE_I32_gfx10
    25408U,	// V_BFE_I32_gfx6_gfx7
    25408U,	// V_BFE_I32_vi
    25408U,	// V_BFE_U32_gfx10
    25408U,	// V_BFE_U32_gfx6_gfx7
    25408U,	// V_BFE_U32_vi
    25408U,	// V_BFI_B32_gfx10
    25408U,	// V_BFI_B32_gfx6_gfx7
    25408U,	// V_BFI_B32_vi
    576U,	// V_BFM_B32_e32_gfx6_gfx7
    576U,	// V_BFM_B32_e64_gfx10
    576U,	// V_BFM_B32_e64_gfx6_gfx7
    576U,	// V_BFM_B32_e64_vi
    5U,	// V_BFREV_B32_dpp8_gfx10
    5905U,	// V_BFREV_B32_dpp_gfx10
    529U,	// V_BFREV_B32_dpp_vi
    0U,	// V_BFREV_B32_e32_gfx10
    0U,	// V_BFREV_B32_e32_gfx6_gfx7
    0U,	// V_BFREV_B32_e32_vi
    0U,	// V_BFREV_B32_e64_gfx10
    0U,	// V_BFREV_B32_e64_gfx6_gfx7
    0U,	// V_BFREV_B32_e64_vi
    6302U,	// V_BFREV_B32_sdwa_gfx10
    6302U,	// V_BFREV_B32_sdwa_gfx9
    6302U,	// V_BFREV_B32_sdwa_vi
    5U,	// V_CEIL_F16_dpp8_gfx10
    6425U,	// V_CEIL_F16_dpp_gfx10
    537U,	// V_CEIL_F16_dpp_vi
    0U,	// V_CEIL_F16_e32_gfx10
    0U,	// V_CEIL_F16_e32_vi
    678U,	// V_CEIL_F16_e64_gfx10
    678U,	// V_CEIL_F16_e64_vi
    172454U,	// V_CEIL_F16_sdwa_gfx10
    172454U,	// V_CEIL_F16_sdwa_gfx9
    6814U,	// V_CEIL_F16_sdwa_vi
    5U,	// V_CEIL_F32_dpp8_gfx10
    6425U,	// V_CEIL_F32_dpp_gfx10
    537U,	// V_CEIL_F32_dpp_vi
    0U,	// V_CEIL_F32_e32_gfx10
    0U,	// V_CEIL_F32_e32_gfx6_gfx7
    0U,	// V_CEIL_F32_e32_vi
    678U,	// V_CEIL_F32_e64_gfx10
    678U,	// V_CEIL_F32_e64_gfx6_gfx7
    678U,	// V_CEIL_F32_e64_vi
    172454U,	// V_CEIL_F32_sdwa_gfx10
    172454U,	// V_CEIL_F32_sdwa_gfx9
    6814U,	// V_CEIL_F32_sdwa_vi
    0U,	// V_CEIL_F64_e32_gfx10
    0U,	// V_CEIL_F64_e32_gfx7
    0U,	// V_CEIL_F64_e32_vi
    678U,	// V_CEIL_F64_e64_gfx10
    678U,	// V_CEIL_F64_e64_gfx7
    678U,	// V_CEIL_F64_e64_vi
    0U,	// V_CLREXCP_e32_gfx10
    0U,	// V_CLREXCP_e32_gfx6_gfx7
    0U,	// V_CLREXCP_e32_vi
    0U,	// V_CLREXCP_e64_gfx10
    0U,	// V_CLREXCP_e64_gfx6_gfx7
    0U,	// V_CLREXCP_e64_vi
    0U,	// V_CMPSX_EQ_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_EQ_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_EQ_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_EQ_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_F_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_F_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_F_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_F_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_GE_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_GE_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_GE_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_GE_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_GT_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_GT_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_GT_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_GT_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_LE_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_LE_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_LE_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_LE_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_LG_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_LG_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_LG_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_LG_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_LT_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_LT_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_LT_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_LT_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_NEQ_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_NEQ_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_NEQ_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_NEQ_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_NGE_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_NGE_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_NGE_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_NGE_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_NGT_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_NGT_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_NGT_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_NGT_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_NLE_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_NLE_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_NLE_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_NLE_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_NLG_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_NLG_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_NLG_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_NLG_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_NLT_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_NLT_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_NLT_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_NLT_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_O_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_O_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_O_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_O_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_TRU_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_TRU_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_TRU_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_TRU_F64_e64_gfx6_gfx7
    0U,	// V_CMPSX_U_F32_e32_gfx6_gfx7
    61736U,	// V_CMPSX_U_F32_e64_gfx6_gfx7
    0U,	// V_CMPSX_U_F64_e32_gfx6_gfx7
    61736U,	// V_CMPSX_U_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_EQ_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_EQ_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_EQ_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_EQ_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_F_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_F_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_F_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_F_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_GE_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_GE_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_GE_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_GE_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_GT_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_GT_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_GT_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_GT_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_LE_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_LE_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_LE_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_LE_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_LG_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_LG_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_LG_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_LG_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_LT_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_LT_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_LT_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_LT_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_NEQ_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_NEQ_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_NEQ_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_NEQ_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_NGE_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_NGE_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_NGE_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_NGE_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_NGT_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_NGT_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_NGT_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_NGT_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_NLE_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_NLE_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_NLE_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_NLE_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_NLG_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_NLG_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_NLG_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_NLG_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_NLT_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_NLT_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_NLT_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_NLT_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_O_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_O_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_O_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_O_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_TRU_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_TRU_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_TRU_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_TRU_F64_e64_gfx6_gfx7
    0U,	// V_CMPS_U_F32_e32_gfx6_gfx7
    61736U,	// V_CMPS_U_F32_e64_gfx6_gfx7
    0U,	// V_CMPS_U_F64_e32_gfx6_gfx7
    61736U,	// V_CMPS_U_F64_e64_gfx6_gfx7
    0U,	// V_CMPX_CLASS_F16_e32_gfx10
    0U,	// V_CMPX_CLASS_F16_e32_vi
    0U,	// V_CMPX_CLASS_F16_e64_gfx10
    512U,	// V_CMPX_CLASS_F16_e64_vi
    0U,	// V_CMPX_CLASS_F16_sdwa_gfx10
    180528U,	// V_CMPX_CLASS_F16_sdwa_gfx9
    0U,	// V_CMPX_CLASS_F16_sdwa_vi
    0U,	// V_CMPX_CLASS_F32_e32_gfx10
    0U,	// V_CMPX_CLASS_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_CLASS_F32_e32_vi
    0U,	// V_CMPX_CLASS_F32_e64_gfx10
    512U,	// V_CMPX_CLASS_F32_e64_gfx6_gfx7
    512U,	// V_CMPX_CLASS_F32_e64_vi
    0U,	// V_CMPX_CLASS_F32_sdwa_gfx10
    180528U,	// V_CMPX_CLASS_F32_sdwa_gfx9
    0U,	// V_CMPX_CLASS_F32_sdwa_vi
    0U,	// V_CMPX_CLASS_F64_e32_gfx10
    0U,	// V_CMPX_CLASS_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_CLASS_F64_e32_vi
    0U,	// V_CMPX_CLASS_F64_e64_gfx10
    512U,	// V_CMPX_CLASS_F64_e64_gfx6_gfx7
    512U,	// V_CMPX_CLASS_F64_e64_vi
    0U,	// V_CMPX_EQ_F16_e32_gfx10
    0U,	// V_CMPX_EQ_F16_e32_vi
    0U,	// V_CMPX_EQ_F16_e64_gfx10
    61736U,	// V_CMPX_EQ_F16_e64_vi
    0U,	// V_CMPX_EQ_F16_sdwa_gfx10
    180520U,	// V_CMPX_EQ_F16_sdwa_gfx9
    0U,	// V_CMPX_EQ_F16_sdwa_vi
    0U,	// V_CMPX_EQ_F32_e32_gfx10
    0U,	// V_CMPX_EQ_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_EQ_F32_e32_vi
    0U,	// V_CMPX_EQ_F32_e64_gfx10
    61736U,	// V_CMPX_EQ_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_EQ_F32_e64_vi
    0U,	// V_CMPX_EQ_F32_sdwa_gfx10
    180520U,	// V_CMPX_EQ_F32_sdwa_gfx9
    0U,	// V_CMPX_EQ_F32_sdwa_vi
    0U,	// V_CMPX_EQ_F64_e32_gfx10
    0U,	// V_CMPX_EQ_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_EQ_F64_e32_vi
    0U,	// V_CMPX_EQ_F64_e64_gfx10
    61736U,	// V_CMPX_EQ_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_EQ_F64_e64_vi
    0U,	// V_CMPX_EQ_I16_e32_gfx10
    0U,	// V_CMPX_EQ_I16_e32_vi
    0U,	// V_CMPX_EQ_I16_e64_gfx10
    576U,	// V_CMPX_EQ_I16_e64_vi
    0U,	// V_CMPX_EQ_I16_sdwa_gfx10
    180528U,	// V_CMPX_EQ_I16_sdwa_gfx9
    0U,	// V_CMPX_EQ_I16_sdwa_vi
    0U,	// V_CMPX_EQ_I32_e32_gfx10
    0U,	// V_CMPX_EQ_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_EQ_I32_e32_vi
    0U,	// V_CMPX_EQ_I32_e64_gfx10
    576U,	// V_CMPX_EQ_I32_e64_gfx6_gfx7
    576U,	// V_CMPX_EQ_I32_e64_vi
    0U,	// V_CMPX_EQ_I32_sdwa_gfx10
    180528U,	// V_CMPX_EQ_I32_sdwa_gfx9
    0U,	// V_CMPX_EQ_I32_sdwa_vi
    0U,	// V_CMPX_EQ_I64_e32_gfx10
    0U,	// V_CMPX_EQ_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_EQ_I64_e32_vi
    0U,	// V_CMPX_EQ_I64_e64_gfx10
    576U,	// V_CMPX_EQ_I64_e64_gfx6_gfx7
    576U,	// V_CMPX_EQ_I64_e64_vi
    0U,	// V_CMPX_EQ_U16_e32_gfx10
    0U,	// V_CMPX_EQ_U16_e32_vi
    0U,	// V_CMPX_EQ_U16_e64_gfx10
    576U,	// V_CMPX_EQ_U16_e64_vi
    0U,	// V_CMPX_EQ_U16_sdwa_gfx10
    180528U,	// V_CMPX_EQ_U16_sdwa_gfx9
    0U,	// V_CMPX_EQ_U16_sdwa_vi
    0U,	// V_CMPX_EQ_U32_e32_gfx10
    0U,	// V_CMPX_EQ_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_EQ_U32_e32_vi
    0U,	// V_CMPX_EQ_U32_e64_gfx10
    576U,	// V_CMPX_EQ_U32_e64_gfx6_gfx7
    576U,	// V_CMPX_EQ_U32_e64_vi
    0U,	// V_CMPX_EQ_U32_sdwa_gfx10
    180528U,	// V_CMPX_EQ_U32_sdwa_gfx9
    0U,	// V_CMPX_EQ_U32_sdwa_vi
    0U,	// V_CMPX_EQ_U64_e32_gfx10
    0U,	// V_CMPX_EQ_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_EQ_U64_e32_vi
    0U,	// V_CMPX_EQ_U64_e64_gfx10
    576U,	// V_CMPX_EQ_U64_e64_gfx6_gfx7
    576U,	// V_CMPX_EQ_U64_e64_vi
    0U,	// V_CMPX_F_F16_e32_gfx10
    0U,	// V_CMPX_F_F16_e32_vi
    0U,	// V_CMPX_F_F16_e64_gfx10
    61736U,	// V_CMPX_F_F16_e64_vi
    0U,	// V_CMPX_F_F16_sdwa_gfx10
    180520U,	// V_CMPX_F_F16_sdwa_gfx9
    0U,	// V_CMPX_F_F16_sdwa_vi
    0U,	// V_CMPX_F_F32_e32_gfx10
    0U,	// V_CMPX_F_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_F_F32_e32_vi
    0U,	// V_CMPX_F_F32_e64_gfx10
    61736U,	// V_CMPX_F_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_F_F32_e64_vi
    0U,	// V_CMPX_F_F32_sdwa_gfx10
    180520U,	// V_CMPX_F_F32_sdwa_gfx9
    0U,	// V_CMPX_F_F32_sdwa_vi
    0U,	// V_CMPX_F_F64_e32_gfx10
    0U,	// V_CMPX_F_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_F_F64_e32_vi
    0U,	// V_CMPX_F_F64_e64_gfx10
    61736U,	// V_CMPX_F_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_F_F64_e64_vi
    0U,	// V_CMPX_F_I16_e32_vi
    576U,	// V_CMPX_F_I16_e64_vi
    180528U,	// V_CMPX_F_I16_sdwa_gfx9
    0U,	// V_CMPX_F_I16_sdwa_vi
    0U,	// V_CMPX_F_I32_e32_gfx10
    0U,	// V_CMPX_F_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_F_I32_e32_vi
    0U,	// V_CMPX_F_I32_e64_gfx10
    576U,	// V_CMPX_F_I32_e64_gfx6_gfx7
    576U,	// V_CMPX_F_I32_e64_vi
    0U,	// V_CMPX_F_I32_sdwa_gfx10
    180528U,	// V_CMPX_F_I32_sdwa_gfx9
    0U,	// V_CMPX_F_I32_sdwa_vi
    0U,	// V_CMPX_F_I64_e32_gfx10
    0U,	// V_CMPX_F_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_F_I64_e32_vi
    0U,	// V_CMPX_F_I64_e64_gfx10
    576U,	// V_CMPX_F_I64_e64_gfx6_gfx7
    576U,	// V_CMPX_F_I64_e64_vi
    0U,	// V_CMPX_F_U16_e32_vi
    576U,	// V_CMPX_F_U16_e64_vi
    180528U,	// V_CMPX_F_U16_sdwa_gfx9
    0U,	// V_CMPX_F_U16_sdwa_vi
    0U,	// V_CMPX_F_U32_e32_gfx10
    0U,	// V_CMPX_F_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_F_U32_e32_vi
    0U,	// V_CMPX_F_U32_e64_gfx10
    576U,	// V_CMPX_F_U32_e64_gfx6_gfx7
    576U,	// V_CMPX_F_U32_e64_vi
    0U,	// V_CMPX_F_U32_sdwa_gfx10
    180528U,	// V_CMPX_F_U32_sdwa_gfx9
    0U,	// V_CMPX_F_U32_sdwa_vi
    0U,	// V_CMPX_F_U64_e32_gfx10
    0U,	// V_CMPX_F_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_F_U64_e32_vi
    0U,	// V_CMPX_F_U64_e64_gfx10
    576U,	// V_CMPX_F_U64_e64_gfx6_gfx7
    576U,	// V_CMPX_F_U64_e64_vi
    0U,	// V_CMPX_GE_F16_e32_gfx10
    0U,	// V_CMPX_GE_F16_e32_vi
    0U,	// V_CMPX_GE_F16_e64_gfx10
    61736U,	// V_CMPX_GE_F16_e64_vi
    0U,	// V_CMPX_GE_F16_sdwa_gfx10
    180520U,	// V_CMPX_GE_F16_sdwa_gfx9
    0U,	// V_CMPX_GE_F16_sdwa_vi
    0U,	// V_CMPX_GE_F32_e32_gfx10
    0U,	// V_CMPX_GE_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_GE_F32_e32_vi
    0U,	// V_CMPX_GE_F32_e64_gfx10
    61736U,	// V_CMPX_GE_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_GE_F32_e64_vi
    0U,	// V_CMPX_GE_F32_sdwa_gfx10
    180520U,	// V_CMPX_GE_F32_sdwa_gfx9
    0U,	// V_CMPX_GE_F32_sdwa_vi
    0U,	// V_CMPX_GE_F64_e32_gfx10
    0U,	// V_CMPX_GE_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_GE_F64_e32_vi
    0U,	// V_CMPX_GE_F64_e64_gfx10
    61736U,	// V_CMPX_GE_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_GE_F64_e64_vi
    0U,	// V_CMPX_GE_I16_e32_gfx10
    0U,	// V_CMPX_GE_I16_e32_vi
    0U,	// V_CMPX_GE_I16_e64_gfx10
    576U,	// V_CMPX_GE_I16_e64_vi
    0U,	// V_CMPX_GE_I16_sdwa_gfx10
    180528U,	// V_CMPX_GE_I16_sdwa_gfx9
    0U,	// V_CMPX_GE_I16_sdwa_vi
    0U,	// V_CMPX_GE_I32_e32_gfx10
    0U,	// V_CMPX_GE_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_GE_I32_e32_vi
    0U,	// V_CMPX_GE_I32_e64_gfx10
    576U,	// V_CMPX_GE_I32_e64_gfx6_gfx7
    576U,	// V_CMPX_GE_I32_e64_vi
    0U,	// V_CMPX_GE_I32_sdwa_gfx10
    180528U,	// V_CMPX_GE_I32_sdwa_gfx9
    0U,	// V_CMPX_GE_I32_sdwa_vi
    0U,	// V_CMPX_GE_I64_e32_gfx10
    0U,	// V_CMPX_GE_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_GE_I64_e32_vi
    0U,	// V_CMPX_GE_I64_e64_gfx10
    576U,	// V_CMPX_GE_I64_e64_gfx6_gfx7
    576U,	// V_CMPX_GE_I64_e64_vi
    0U,	// V_CMPX_GE_U16_e32_gfx10
    0U,	// V_CMPX_GE_U16_e32_vi
    0U,	// V_CMPX_GE_U16_e64_gfx10
    576U,	// V_CMPX_GE_U16_e64_vi
    0U,	// V_CMPX_GE_U16_sdwa_gfx10
    180528U,	// V_CMPX_GE_U16_sdwa_gfx9
    0U,	// V_CMPX_GE_U16_sdwa_vi
    0U,	// V_CMPX_GE_U32_e32_gfx10
    0U,	// V_CMPX_GE_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_GE_U32_e32_vi
    0U,	// V_CMPX_GE_U32_e64_gfx10
    576U,	// V_CMPX_GE_U32_e64_gfx6_gfx7
    576U,	// V_CMPX_GE_U32_e64_vi
    0U,	// V_CMPX_GE_U32_sdwa_gfx10
    180528U,	// V_CMPX_GE_U32_sdwa_gfx9
    0U,	// V_CMPX_GE_U32_sdwa_vi
    0U,	// V_CMPX_GE_U64_e32_gfx10
    0U,	// V_CMPX_GE_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_GE_U64_e32_vi
    0U,	// V_CMPX_GE_U64_e64_gfx10
    576U,	// V_CMPX_GE_U64_e64_gfx6_gfx7
    576U,	// V_CMPX_GE_U64_e64_vi
    0U,	// V_CMPX_GT_F16_e32_gfx10
    0U,	// V_CMPX_GT_F16_e32_vi
    0U,	// V_CMPX_GT_F16_e64_gfx10
    61736U,	// V_CMPX_GT_F16_e64_vi
    0U,	// V_CMPX_GT_F16_sdwa_gfx10
    180520U,	// V_CMPX_GT_F16_sdwa_gfx9
    0U,	// V_CMPX_GT_F16_sdwa_vi
    0U,	// V_CMPX_GT_F32_e32_gfx10
    0U,	// V_CMPX_GT_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_GT_F32_e32_vi
    0U,	// V_CMPX_GT_F32_e64_gfx10
    61736U,	// V_CMPX_GT_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_GT_F32_e64_vi
    0U,	// V_CMPX_GT_F32_sdwa_gfx10
    180520U,	// V_CMPX_GT_F32_sdwa_gfx9
    0U,	// V_CMPX_GT_F32_sdwa_vi
    0U,	// V_CMPX_GT_F64_e32_gfx10
    0U,	// V_CMPX_GT_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_GT_F64_e32_vi
    0U,	// V_CMPX_GT_F64_e64_gfx10
    61736U,	// V_CMPX_GT_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_GT_F64_e64_vi
    0U,	// V_CMPX_GT_I16_e32_gfx10
    0U,	// V_CMPX_GT_I16_e32_vi
    0U,	// V_CMPX_GT_I16_e64_gfx10
    576U,	// V_CMPX_GT_I16_e64_vi
    0U,	// V_CMPX_GT_I16_sdwa_gfx10
    180528U,	// V_CMPX_GT_I16_sdwa_gfx9
    0U,	// V_CMPX_GT_I16_sdwa_vi
    0U,	// V_CMPX_GT_I32_e32_gfx10
    0U,	// V_CMPX_GT_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_GT_I32_e32_vi
    0U,	// V_CMPX_GT_I32_e64_gfx10
    576U,	// V_CMPX_GT_I32_e64_gfx6_gfx7
    576U,	// V_CMPX_GT_I32_e64_vi
    0U,	// V_CMPX_GT_I32_sdwa_gfx10
    180528U,	// V_CMPX_GT_I32_sdwa_gfx9
    0U,	// V_CMPX_GT_I32_sdwa_vi
    0U,	// V_CMPX_GT_I64_e32_gfx10
    0U,	// V_CMPX_GT_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_GT_I64_e32_vi
    0U,	// V_CMPX_GT_I64_e64_gfx10
    576U,	// V_CMPX_GT_I64_e64_gfx6_gfx7
    576U,	// V_CMPX_GT_I64_e64_vi
    0U,	// V_CMPX_GT_U16_e32_gfx10
    0U,	// V_CMPX_GT_U16_e32_vi
    0U,	// V_CMPX_GT_U16_e64_gfx10
    576U,	// V_CMPX_GT_U16_e64_vi
    0U,	// V_CMPX_GT_U16_sdwa_gfx10
    180528U,	// V_CMPX_GT_U16_sdwa_gfx9
    0U,	// V_CMPX_GT_U16_sdwa_vi
    0U,	// V_CMPX_GT_U32_e32_gfx10
    0U,	// V_CMPX_GT_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_GT_U32_e32_vi
    0U,	// V_CMPX_GT_U32_e64_gfx10
    576U,	// V_CMPX_GT_U32_e64_gfx6_gfx7
    576U,	// V_CMPX_GT_U32_e64_vi
    0U,	// V_CMPX_GT_U32_sdwa_gfx10
    180528U,	// V_CMPX_GT_U32_sdwa_gfx9
    0U,	// V_CMPX_GT_U32_sdwa_vi
    0U,	// V_CMPX_GT_U64_e32_gfx10
    0U,	// V_CMPX_GT_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_GT_U64_e32_vi
    0U,	// V_CMPX_GT_U64_e64_gfx10
    576U,	// V_CMPX_GT_U64_e64_gfx6_gfx7
    576U,	// V_CMPX_GT_U64_e64_vi
    0U,	// V_CMPX_LE_F16_e32_gfx10
    0U,	// V_CMPX_LE_F16_e32_vi
    0U,	// V_CMPX_LE_F16_e64_gfx10
    61736U,	// V_CMPX_LE_F16_e64_vi
    0U,	// V_CMPX_LE_F16_sdwa_gfx10
    180520U,	// V_CMPX_LE_F16_sdwa_gfx9
    0U,	// V_CMPX_LE_F16_sdwa_vi
    0U,	// V_CMPX_LE_F32_e32_gfx10
    0U,	// V_CMPX_LE_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_LE_F32_e32_vi
    0U,	// V_CMPX_LE_F32_e64_gfx10
    61736U,	// V_CMPX_LE_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_LE_F32_e64_vi
    0U,	// V_CMPX_LE_F32_sdwa_gfx10
    180520U,	// V_CMPX_LE_F32_sdwa_gfx9
    0U,	// V_CMPX_LE_F32_sdwa_vi
    0U,	// V_CMPX_LE_F64_e32_gfx10
    0U,	// V_CMPX_LE_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_LE_F64_e32_vi
    0U,	// V_CMPX_LE_F64_e64_gfx10
    61736U,	// V_CMPX_LE_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_LE_F64_e64_vi
    0U,	// V_CMPX_LE_I16_e32_gfx10
    0U,	// V_CMPX_LE_I16_e32_vi
    0U,	// V_CMPX_LE_I16_e64_gfx10
    576U,	// V_CMPX_LE_I16_e64_vi
    0U,	// V_CMPX_LE_I16_sdwa_gfx10
    180528U,	// V_CMPX_LE_I16_sdwa_gfx9
    0U,	// V_CMPX_LE_I16_sdwa_vi
    0U,	// V_CMPX_LE_I32_e32_gfx10
    0U,	// V_CMPX_LE_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_LE_I32_e32_vi
    0U,	// V_CMPX_LE_I32_e64_gfx10
    576U,	// V_CMPX_LE_I32_e64_gfx6_gfx7
    576U,	// V_CMPX_LE_I32_e64_vi
    0U,	// V_CMPX_LE_I32_sdwa_gfx10
    180528U,	// V_CMPX_LE_I32_sdwa_gfx9
    0U,	// V_CMPX_LE_I32_sdwa_vi
    0U,	// V_CMPX_LE_I64_e32_gfx10
    0U,	// V_CMPX_LE_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_LE_I64_e32_vi
    0U,	// V_CMPX_LE_I64_e64_gfx10
    576U,	// V_CMPX_LE_I64_e64_gfx6_gfx7
    576U,	// V_CMPX_LE_I64_e64_vi
    0U,	// V_CMPX_LE_U16_e32_gfx10
    0U,	// V_CMPX_LE_U16_e32_vi
    0U,	// V_CMPX_LE_U16_e64_gfx10
    576U,	// V_CMPX_LE_U16_e64_vi
    0U,	// V_CMPX_LE_U16_sdwa_gfx10
    180528U,	// V_CMPX_LE_U16_sdwa_gfx9
    0U,	// V_CMPX_LE_U16_sdwa_vi
    0U,	// V_CMPX_LE_U32_e32_gfx10
    0U,	// V_CMPX_LE_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_LE_U32_e32_vi
    0U,	// V_CMPX_LE_U32_e64_gfx10
    576U,	// V_CMPX_LE_U32_e64_gfx6_gfx7
    576U,	// V_CMPX_LE_U32_e64_vi
    0U,	// V_CMPX_LE_U32_sdwa_gfx10
    180528U,	// V_CMPX_LE_U32_sdwa_gfx9
    0U,	// V_CMPX_LE_U32_sdwa_vi
    0U,	// V_CMPX_LE_U64_e32_gfx10
    0U,	// V_CMPX_LE_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_LE_U64_e32_vi
    0U,	// V_CMPX_LE_U64_e64_gfx10
    576U,	// V_CMPX_LE_U64_e64_gfx6_gfx7
    576U,	// V_CMPX_LE_U64_e64_vi
    0U,	// V_CMPX_LG_F16_e32_gfx10
    0U,	// V_CMPX_LG_F16_e32_vi
    0U,	// V_CMPX_LG_F16_e64_gfx10
    61736U,	// V_CMPX_LG_F16_e64_vi
    0U,	// V_CMPX_LG_F16_sdwa_gfx10
    180520U,	// V_CMPX_LG_F16_sdwa_gfx9
    0U,	// V_CMPX_LG_F16_sdwa_vi
    0U,	// V_CMPX_LG_F32_e32_gfx10
    0U,	// V_CMPX_LG_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_LG_F32_e32_vi
    0U,	// V_CMPX_LG_F32_e64_gfx10
    61736U,	// V_CMPX_LG_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_LG_F32_e64_vi
    0U,	// V_CMPX_LG_F32_sdwa_gfx10
    180520U,	// V_CMPX_LG_F32_sdwa_gfx9
    0U,	// V_CMPX_LG_F32_sdwa_vi
    0U,	// V_CMPX_LG_F64_e32_gfx10
    0U,	// V_CMPX_LG_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_LG_F64_e32_vi
    0U,	// V_CMPX_LG_F64_e64_gfx10
    61736U,	// V_CMPX_LG_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_LG_F64_e64_vi
    0U,	// V_CMPX_LT_F16_e32_gfx10
    0U,	// V_CMPX_LT_F16_e32_vi
    0U,	// V_CMPX_LT_F16_e64_gfx10
    61736U,	// V_CMPX_LT_F16_e64_vi
    0U,	// V_CMPX_LT_F16_sdwa_gfx10
    180520U,	// V_CMPX_LT_F16_sdwa_gfx9
    0U,	// V_CMPX_LT_F16_sdwa_vi
    0U,	// V_CMPX_LT_F32_e32_gfx10
    0U,	// V_CMPX_LT_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_LT_F32_e32_vi
    0U,	// V_CMPX_LT_F32_e64_gfx10
    61736U,	// V_CMPX_LT_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_LT_F32_e64_vi
    0U,	// V_CMPX_LT_F32_sdwa_gfx10
    180520U,	// V_CMPX_LT_F32_sdwa_gfx9
    0U,	// V_CMPX_LT_F32_sdwa_vi
    0U,	// V_CMPX_LT_F64_e32_gfx10
    0U,	// V_CMPX_LT_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_LT_F64_e32_vi
    0U,	// V_CMPX_LT_F64_e64_gfx10
    61736U,	// V_CMPX_LT_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_LT_F64_e64_vi
    0U,	// V_CMPX_LT_I16_e32_gfx10
    0U,	// V_CMPX_LT_I16_e32_vi
    0U,	// V_CMPX_LT_I16_e64_gfx10
    576U,	// V_CMPX_LT_I16_e64_vi
    0U,	// V_CMPX_LT_I16_sdwa_gfx10
    180528U,	// V_CMPX_LT_I16_sdwa_gfx9
    0U,	// V_CMPX_LT_I16_sdwa_vi
    0U,	// V_CMPX_LT_I32_e32_gfx10
    0U,	// V_CMPX_LT_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_LT_I32_e32_vi
    0U,	// V_CMPX_LT_I32_e64_gfx10
    576U,	// V_CMPX_LT_I32_e64_gfx6_gfx7
    576U,	// V_CMPX_LT_I32_e64_vi
    0U,	// V_CMPX_LT_I32_sdwa_gfx10
    180528U,	// V_CMPX_LT_I32_sdwa_gfx9
    0U,	// V_CMPX_LT_I32_sdwa_vi
    0U,	// V_CMPX_LT_I64_e32_gfx10
    0U,	// V_CMPX_LT_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_LT_I64_e32_vi
    0U,	// V_CMPX_LT_I64_e64_gfx10
    576U,	// V_CMPX_LT_I64_e64_gfx6_gfx7
    576U,	// V_CMPX_LT_I64_e64_vi
    0U,	// V_CMPX_LT_U16_e32_gfx10
    0U,	// V_CMPX_LT_U16_e32_vi
    0U,	// V_CMPX_LT_U16_e64_gfx10
    576U,	// V_CMPX_LT_U16_e64_vi
    0U,	// V_CMPX_LT_U16_sdwa_gfx10
    180528U,	// V_CMPX_LT_U16_sdwa_gfx9
    0U,	// V_CMPX_LT_U16_sdwa_vi
    0U,	// V_CMPX_LT_U32_e32_gfx10
    0U,	// V_CMPX_LT_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_LT_U32_e32_vi
    0U,	// V_CMPX_LT_U32_e64_gfx10
    576U,	// V_CMPX_LT_U32_e64_gfx6_gfx7
    576U,	// V_CMPX_LT_U32_e64_vi
    0U,	// V_CMPX_LT_U32_sdwa_gfx10
    180528U,	// V_CMPX_LT_U32_sdwa_gfx9
    0U,	// V_CMPX_LT_U32_sdwa_vi
    0U,	// V_CMPX_LT_U64_e32_gfx10
    0U,	// V_CMPX_LT_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_LT_U64_e32_vi
    0U,	// V_CMPX_LT_U64_e64_gfx10
    576U,	// V_CMPX_LT_U64_e64_gfx6_gfx7
    576U,	// V_CMPX_LT_U64_e64_vi
    0U,	// V_CMPX_NEQ_F16_e32_gfx10
    0U,	// V_CMPX_NEQ_F16_e32_vi
    0U,	// V_CMPX_NEQ_F16_e64_gfx10
    61736U,	// V_CMPX_NEQ_F16_e64_vi
    0U,	// V_CMPX_NEQ_F16_sdwa_gfx10
    180520U,	// V_CMPX_NEQ_F16_sdwa_gfx9
    0U,	// V_CMPX_NEQ_F16_sdwa_vi
    0U,	// V_CMPX_NEQ_F32_e32_gfx10
    0U,	// V_CMPX_NEQ_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_NEQ_F32_e32_vi
    0U,	// V_CMPX_NEQ_F32_e64_gfx10
    61736U,	// V_CMPX_NEQ_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_NEQ_F32_e64_vi
    0U,	// V_CMPX_NEQ_F32_sdwa_gfx10
    180520U,	// V_CMPX_NEQ_F32_sdwa_gfx9
    0U,	// V_CMPX_NEQ_F32_sdwa_vi
    0U,	// V_CMPX_NEQ_F64_e32_gfx10
    0U,	// V_CMPX_NEQ_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_NEQ_F64_e32_vi
    0U,	// V_CMPX_NEQ_F64_e64_gfx10
    61736U,	// V_CMPX_NEQ_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_NEQ_F64_e64_vi
    0U,	// V_CMPX_NE_I16_e32_gfx10
    0U,	// V_CMPX_NE_I16_e32_vi
    0U,	// V_CMPX_NE_I16_e64_gfx10
    576U,	// V_CMPX_NE_I16_e64_vi
    0U,	// V_CMPX_NE_I16_sdwa_gfx10
    180528U,	// V_CMPX_NE_I16_sdwa_gfx9
    0U,	// V_CMPX_NE_I16_sdwa_vi
    0U,	// V_CMPX_NE_I32_e32_gfx10
    0U,	// V_CMPX_NE_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_NE_I32_e32_vi
    0U,	// V_CMPX_NE_I32_e64_gfx10
    576U,	// V_CMPX_NE_I32_e64_gfx6_gfx7
    576U,	// V_CMPX_NE_I32_e64_vi
    0U,	// V_CMPX_NE_I32_sdwa_gfx10
    180528U,	// V_CMPX_NE_I32_sdwa_gfx9
    0U,	// V_CMPX_NE_I32_sdwa_vi
    0U,	// V_CMPX_NE_I64_e32_gfx10
    0U,	// V_CMPX_NE_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_NE_I64_e32_vi
    0U,	// V_CMPX_NE_I64_e64_gfx10
    576U,	// V_CMPX_NE_I64_e64_gfx6_gfx7
    576U,	// V_CMPX_NE_I64_e64_vi
    0U,	// V_CMPX_NE_U16_e32_gfx10
    0U,	// V_CMPX_NE_U16_e32_vi
    0U,	// V_CMPX_NE_U16_e64_gfx10
    576U,	// V_CMPX_NE_U16_e64_vi
    0U,	// V_CMPX_NE_U16_sdwa_gfx10
    180528U,	// V_CMPX_NE_U16_sdwa_gfx9
    0U,	// V_CMPX_NE_U16_sdwa_vi
    0U,	// V_CMPX_NE_U32_e32_gfx10
    0U,	// V_CMPX_NE_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_NE_U32_e32_vi
    0U,	// V_CMPX_NE_U32_e64_gfx10
    576U,	// V_CMPX_NE_U32_e64_gfx6_gfx7
    576U,	// V_CMPX_NE_U32_e64_vi
    0U,	// V_CMPX_NE_U32_sdwa_gfx10
    180528U,	// V_CMPX_NE_U32_sdwa_gfx9
    0U,	// V_CMPX_NE_U32_sdwa_vi
    0U,	// V_CMPX_NE_U64_e32_gfx10
    0U,	// V_CMPX_NE_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_NE_U64_e32_vi
    0U,	// V_CMPX_NE_U64_e64_gfx10
    576U,	// V_CMPX_NE_U64_e64_gfx6_gfx7
    576U,	// V_CMPX_NE_U64_e64_vi
    0U,	// V_CMPX_NGE_F16_e32_gfx10
    0U,	// V_CMPX_NGE_F16_e32_vi
    0U,	// V_CMPX_NGE_F16_e64_gfx10
    61736U,	// V_CMPX_NGE_F16_e64_vi
    0U,	// V_CMPX_NGE_F16_sdwa_gfx10
    180520U,	// V_CMPX_NGE_F16_sdwa_gfx9
    0U,	// V_CMPX_NGE_F16_sdwa_vi
    0U,	// V_CMPX_NGE_F32_e32_gfx10
    0U,	// V_CMPX_NGE_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_NGE_F32_e32_vi
    0U,	// V_CMPX_NGE_F32_e64_gfx10
    61736U,	// V_CMPX_NGE_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_NGE_F32_e64_vi
    0U,	// V_CMPX_NGE_F32_sdwa_gfx10
    180520U,	// V_CMPX_NGE_F32_sdwa_gfx9
    0U,	// V_CMPX_NGE_F32_sdwa_vi
    0U,	// V_CMPX_NGE_F64_e32_gfx10
    0U,	// V_CMPX_NGE_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_NGE_F64_e32_vi
    0U,	// V_CMPX_NGE_F64_e64_gfx10
    61736U,	// V_CMPX_NGE_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_NGE_F64_e64_vi
    0U,	// V_CMPX_NGT_F16_e32_gfx10
    0U,	// V_CMPX_NGT_F16_e32_vi
    0U,	// V_CMPX_NGT_F16_e64_gfx10
    61736U,	// V_CMPX_NGT_F16_e64_vi
    0U,	// V_CMPX_NGT_F16_sdwa_gfx10
    180520U,	// V_CMPX_NGT_F16_sdwa_gfx9
    0U,	// V_CMPX_NGT_F16_sdwa_vi
    0U,	// V_CMPX_NGT_F32_e32_gfx10
    0U,	// V_CMPX_NGT_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_NGT_F32_e32_vi
    0U,	// V_CMPX_NGT_F32_e64_gfx10
    61736U,	// V_CMPX_NGT_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_NGT_F32_e64_vi
    0U,	// V_CMPX_NGT_F32_sdwa_gfx10
    180520U,	// V_CMPX_NGT_F32_sdwa_gfx9
    0U,	// V_CMPX_NGT_F32_sdwa_vi
    0U,	// V_CMPX_NGT_F64_e32_gfx10
    0U,	// V_CMPX_NGT_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_NGT_F64_e32_vi
    0U,	// V_CMPX_NGT_F64_e64_gfx10
    61736U,	// V_CMPX_NGT_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_NGT_F64_e64_vi
    0U,	// V_CMPX_NLE_F16_e32_gfx10
    0U,	// V_CMPX_NLE_F16_e32_vi
    0U,	// V_CMPX_NLE_F16_e64_gfx10
    61736U,	// V_CMPX_NLE_F16_e64_vi
    0U,	// V_CMPX_NLE_F16_sdwa_gfx10
    180520U,	// V_CMPX_NLE_F16_sdwa_gfx9
    0U,	// V_CMPX_NLE_F16_sdwa_vi
    0U,	// V_CMPX_NLE_F32_e32_gfx10
    0U,	// V_CMPX_NLE_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_NLE_F32_e32_vi
    0U,	// V_CMPX_NLE_F32_e64_gfx10
    61736U,	// V_CMPX_NLE_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_NLE_F32_e64_vi
    0U,	// V_CMPX_NLE_F32_sdwa_gfx10
    180520U,	// V_CMPX_NLE_F32_sdwa_gfx9
    0U,	// V_CMPX_NLE_F32_sdwa_vi
    0U,	// V_CMPX_NLE_F64_e32_gfx10
    0U,	// V_CMPX_NLE_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_NLE_F64_e32_vi
    0U,	// V_CMPX_NLE_F64_e64_gfx10
    61736U,	// V_CMPX_NLE_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_NLE_F64_e64_vi
    0U,	// V_CMPX_NLG_F16_e32_gfx10
    0U,	// V_CMPX_NLG_F16_e32_vi
    0U,	// V_CMPX_NLG_F16_e64_gfx10
    61736U,	// V_CMPX_NLG_F16_e64_vi
    0U,	// V_CMPX_NLG_F16_sdwa_gfx10
    180520U,	// V_CMPX_NLG_F16_sdwa_gfx9
    0U,	// V_CMPX_NLG_F16_sdwa_vi
    0U,	// V_CMPX_NLG_F32_e32_gfx10
    0U,	// V_CMPX_NLG_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_NLG_F32_e32_vi
    0U,	// V_CMPX_NLG_F32_e64_gfx10
    61736U,	// V_CMPX_NLG_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_NLG_F32_e64_vi
    0U,	// V_CMPX_NLG_F32_sdwa_gfx10
    180520U,	// V_CMPX_NLG_F32_sdwa_gfx9
    0U,	// V_CMPX_NLG_F32_sdwa_vi
    0U,	// V_CMPX_NLG_F64_e32_gfx10
    0U,	// V_CMPX_NLG_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_NLG_F64_e32_vi
    0U,	// V_CMPX_NLG_F64_e64_gfx10
    61736U,	// V_CMPX_NLG_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_NLG_F64_e64_vi
    0U,	// V_CMPX_NLT_F16_e32_gfx10
    0U,	// V_CMPX_NLT_F16_e32_vi
    0U,	// V_CMPX_NLT_F16_e64_gfx10
    61736U,	// V_CMPX_NLT_F16_e64_vi
    0U,	// V_CMPX_NLT_F16_sdwa_gfx10
    180520U,	// V_CMPX_NLT_F16_sdwa_gfx9
    0U,	// V_CMPX_NLT_F16_sdwa_vi
    0U,	// V_CMPX_NLT_F32_e32_gfx10
    0U,	// V_CMPX_NLT_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_NLT_F32_e32_vi
    0U,	// V_CMPX_NLT_F32_e64_gfx10
    61736U,	// V_CMPX_NLT_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_NLT_F32_e64_vi
    0U,	// V_CMPX_NLT_F32_sdwa_gfx10
    180520U,	// V_CMPX_NLT_F32_sdwa_gfx9
    0U,	// V_CMPX_NLT_F32_sdwa_vi
    0U,	// V_CMPX_NLT_F64_e32_gfx10
    0U,	// V_CMPX_NLT_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_NLT_F64_e32_vi
    0U,	// V_CMPX_NLT_F64_e64_gfx10
    61736U,	// V_CMPX_NLT_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_NLT_F64_e64_vi
    0U,	// V_CMPX_O_F16_e32_gfx10
    0U,	// V_CMPX_O_F16_e32_vi
    0U,	// V_CMPX_O_F16_e64_gfx10
    61736U,	// V_CMPX_O_F16_e64_vi
    0U,	// V_CMPX_O_F16_sdwa_gfx10
    180520U,	// V_CMPX_O_F16_sdwa_gfx9
    0U,	// V_CMPX_O_F16_sdwa_vi
    0U,	// V_CMPX_O_F32_e32_gfx10
    0U,	// V_CMPX_O_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_O_F32_e32_vi
    0U,	// V_CMPX_O_F32_e64_gfx10
    61736U,	// V_CMPX_O_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_O_F32_e64_vi
    0U,	// V_CMPX_O_F32_sdwa_gfx10
    180520U,	// V_CMPX_O_F32_sdwa_gfx9
    0U,	// V_CMPX_O_F32_sdwa_vi
    0U,	// V_CMPX_O_F64_e32_gfx10
    0U,	// V_CMPX_O_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_O_F64_e32_vi
    0U,	// V_CMPX_O_F64_e64_gfx10
    61736U,	// V_CMPX_O_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_O_F64_e64_vi
    0U,	// V_CMPX_TRU_F16_e32_gfx10
    0U,	// V_CMPX_TRU_F16_e32_vi
    0U,	// V_CMPX_TRU_F16_e64_gfx10
    61736U,	// V_CMPX_TRU_F16_e64_vi
    0U,	// V_CMPX_TRU_F16_sdwa_gfx10
    180520U,	// V_CMPX_TRU_F16_sdwa_gfx9
    0U,	// V_CMPX_TRU_F16_sdwa_vi
    0U,	// V_CMPX_TRU_F32_e32_gfx10
    0U,	// V_CMPX_TRU_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_TRU_F32_e32_vi
    0U,	// V_CMPX_TRU_F32_e64_gfx10
    61736U,	// V_CMPX_TRU_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_TRU_F32_e64_vi
    0U,	// V_CMPX_TRU_F32_sdwa_gfx10
    180520U,	// V_CMPX_TRU_F32_sdwa_gfx9
    0U,	// V_CMPX_TRU_F32_sdwa_vi
    0U,	// V_CMPX_TRU_F64_e32_gfx10
    0U,	// V_CMPX_TRU_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_TRU_F64_e32_vi
    0U,	// V_CMPX_TRU_F64_e64_gfx10
    61736U,	// V_CMPX_TRU_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_TRU_F64_e64_vi
    0U,	// V_CMPX_T_I16_e32_vi
    576U,	// V_CMPX_T_I16_e64_vi
    180528U,	// V_CMPX_T_I16_sdwa_gfx9
    0U,	// V_CMPX_T_I16_sdwa_vi
    0U,	// V_CMPX_T_I32_e32_gfx10
    0U,	// V_CMPX_T_I32_e32_gfx6_gfx7
    0U,	// V_CMPX_T_I32_e32_vi
    0U,	// V_CMPX_T_I32_e64_gfx10
    576U,	// V_CMPX_T_I32_e64_gfx6_gfx7
    576U,	// V_CMPX_T_I32_e64_vi
    0U,	// V_CMPX_T_I32_sdwa_gfx10
    180528U,	// V_CMPX_T_I32_sdwa_gfx9
    0U,	// V_CMPX_T_I32_sdwa_vi
    0U,	// V_CMPX_T_I64_e32_gfx10
    0U,	// V_CMPX_T_I64_e32_gfx6_gfx7
    0U,	// V_CMPX_T_I64_e32_vi
    0U,	// V_CMPX_T_I64_e64_gfx10
    576U,	// V_CMPX_T_I64_e64_gfx6_gfx7
    576U,	// V_CMPX_T_I64_e64_vi
    0U,	// V_CMPX_T_U16_e32_vi
    576U,	// V_CMPX_T_U16_e64_vi
    180528U,	// V_CMPX_T_U16_sdwa_gfx9
    0U,	// V_CMPX_T_U16_sdwa_vi
    0U,	// V_CMPX_T_U32_e32_gfx10
    0U,	// V_CMPX_T_U32_e32_gfx6_gfx7
    0U,	// V_CMPX_T_U32_e32_vi
    0U,	// V_CMPX_T_U32_e64_gfx10
    576U,	// V_CMPX_T_U32_e64_gfx6_gfx7
    576U,	// V_CMPX_T_U32_e64_vi
    0U,	// V_CMPX_T_U32_sdwa_gfx10
    180528U,	// V_CMPX_T_U32_sdwa_gfx9
    0U,	// V_CMPX_T_U32_sdwa_vi
    0U,	// V_CMPX_T_U64_e32_gfx10
    0U,	// V_CMPX_T_U64_e32_gfx6_gfx7
    0U,	// V_CMPX_T_U64_e32_vi
    0U,	// V_CMPX_T_U64_e64_gfx10
    576U,	// V_CMPX_T_U64_e64_gfx6_gfx7
    576U,	// V_CMPX_T_U64_e64_vi
    0U,	// V_CMPX_U_F16_e32_gfx10
    0U,	// V_CMPX_U_F16_e32_vi
    0U,	// V_CMPX_U_F16_e64_gfx10
    61736U,	// V_CMPX_U_F16_e64_vi
    0U,	// V_CMPX_U_F16_sdwa_gfx10
    180520U,	// V_CMPX_U_F16_sdwa_gfx9
    0U,	// V_CMPX_U_F16_sdwa_vi
    0U,	// V_CMPX_U_F32_e32_gfx10
    0U,	// V_CMPX_U_F32_e32_gfx6_gfx7
    0U,	// V_CMPX_U_F32_e32_vi
    0U,	// V_CMPX_U_F32_e64_gfx10
    61736U,	// V_CMPX_U_F32_e64_gfx6_gfx7
    61736U,	// V_CMPX_U_F32_e64_vi
    0U,	// V_CMPX_U_F32_sdwa_gfx10
    180520U,	// V_CMPX_U_F32_sdwa_gfx9
    0U,	// V_CMPX_U_F32_sdwa_vi
    0U,	// V_CMPX_U_F64_e32_gfx10
    0U,	// V_CMPX_U_F64_e32_gfx6_gfx7
    0U,	// V_CMPX_U_F64_e32_vi
    0U,	// V_CMPX_U_F64_e64_gfx10
    61736U,	// V_CMPX_U_F64_e64_gfx6_gfx7
    61736U,	// V_CMPX_U_F64_e64_vi
    0U,	// V_CMP_CLASS_F16_e32_gfx10
    0U,	// V_CMP_CLASS_F16_e32_vi
    512U,	// V_CMP_CLASS_F16_e64_gfx10
    512U,	// V_CMP_CLASS_F16_e64_vi
    180528U,	// V_CMP_CLASS_F16_sdwa_gfx10
    180528U,	// V_CMP_CLASS_F16_sdwa_gfx9
    0U,	// V_CMP_CLASS_F16_sdwa_vi
    0U,	// V_CMP_CLASS_F32_e32_gfx10
    0U,	// V_CMP_CLASS_F32_e32_gfx6_gfx7
    0U,	// V_CMP_CLASS_F32_e32_vi
    512U,	// V_CMP_CLASS_F32_e64_gfx10
    512U,	// V_CMP_CLASS_F32_e64_gfx6_gfx7
    512U,	// V_CMP_CLASS_F32_e64_vi
    180528U,	// V_CMP_CLASS_F32_sdwa_gfx10
    180528U,	// V_CMP_CLASS_F32_sdwa_gfx9
    0U,	// V_CMP_CLASS_F32_sdwa_vi
    0U,	// V_CMP_CLASS_F64_e32_gfx10
    0U,	// V_CMP_CLASS_F64_e32_gfx6_gfx7
    0U,	// V_CMP_CLASS_F64_e32_vi
    512U,	// V_CMP_CLASS_F64_e64_gfx10
    512U,	// V_CMP_CLASS_F64_e64_gfx6_gfx7
    512U,	// V_CMP_CLASS_F64_e64_vi
    0U,	// V_CMP_EQ_F16_e32_gfx10
    0U,	// V_CMP_EQ_F16_e32_vi
    61736U,	// V_CMP_EQ_F16_e64_gfx10
    61736U,	// V_CMP_EQ_F16_e64_vi
    180520U,	// V_CMP_EQ_F16_sdwa_gfx10
    180520U,	// V_CMP_EQ_F16_sdwa_gfx9
    0U,	// V_CMP_EQ_F16_sdwa_vi
    0U,	// V_CMP_EQ_F32_e32_gfx10
    0U,	// V_CMP_EQ_F32_e32_gfx6_gfx7
    0U,	// V_CMP_EQ_F32_e32_vi
    61736U,	// V_CMP_EQ_F32_e64_gfx10
    61736U,	// V_CMP_EQ_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_EQ_F32_e64_vi
    180520U,	// V_CMP_EQ_F32_sdwa_gfx10
    180520U,	// V_CMP_EQ_F32_sdwa_gfx9
    0U,	// V_CMP_EQ_F32_sdwa_vi
    0U,	// V_CMP_EQ_F64_e32_gfx10
    0U,	// V_CMP_EQ_F64_e32_gfx6_gfx7
    0U,	// V_CMP_EQ_F64_e32_vi
    61736U,	// V_CMP_EQ_F64_e64_gfx10
    61736U,	// V_CMP_EQ_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_EQ_F64_e64_vi
    0U,	// V_CMP_EQ_I16_e32_gfx10
    0U,	// V_CMP_EQ_I16_e32_vi
    576U,	// V_CMP_EQ_I16_e64_gfx10
    576U,	// V_CMP_EQ_I16_e64_vi
    180528U,	// V_CMP_EQ_I16_sdwa_gfx10
    180528U,	// V_CMP_EQ_I16_sdwa_gfx9
    0U,	// V_CMP_EQ_I16_sdwa_vi
    0U,	// V_CMP_EQ_I32_e32_gfx10
    0U,	// V_CMP_EQ_I32_e32_gfx6_gfx7
    0U,	// V_CMP_EQ_I32_e32_vi
    576U,	// V_CMP_EQ_I32_e64_gfx10
    576U,	// V_CMP_EQ_I32_e64_gfx6_gfx7
    576U,	// V_CMP_EQ_I32_e64_vi
    180528U,	// V_CMP_EQ_I32_sdwa_gfx10
    180528U,	// V_CMP_EQ_I32_sdwa_gfx9
    0U,	// V_CMP_EQ_I32_sdwa_vi
    0U,	// V_CMP_EQ_I64_e32_gfx10
    0U,	// V_CMP_EQ_I64_e32_gfx6_gfx7
    0U,	// V_CMP_EQ_I64_e32_vi
    576U,	// V_CMP_EQ_I64_e64_gfx10
    576U,	// V_CMP_EQ_I64_e64_gfx6_gfx7
    576U,	// V_CMP_EQ_I64_e64_vi
    0U,	// V_CMP_EQ_U16_e32_gfx10
    0U,	// V_CMP_EQ_U16_e32_vi
    576U,	// V_CMP_EQ_U16_e64_gfx10
    576U,	// V_CMP_EQ_U16_e64_vi
    180528U,	// V_CMP_EQ_U16_sdwa_gfx10
    180528U,	// V_CMP_EQ_U16_sdwa_gfx9
    0U,	// V_CMP_EQ_U16_sdwa_vi
    0U,	// V_CMP_EQ_U32_e32_gfx10
    0U,	// V_CMP_EQ_U32_e32_gfx6_gfx7
    0U,	// V_CMP_EQ_U32_e32_vi
    576U,	// V_CMP_EQ_U32_e64_gfx10
    576U,	// V_CMP_EQ_U32_e64_gfx6_gfx7
    576U,	// V_CMP_EQ_U32_e64_vi
    180528U,	// V_CMP_EQ_U32_sdwa_gfx10
    180528U,	// V_CMP_EQ_U32_sdwa_gfx9
    0U,	// V_CMP_EQ_U32_sdwa_vi
    0U,	// V_CMP_EQ_U64_e32_gfx10
    0U,	// V_CMP_EQ_U64_e32_gfx6_gfx7
    0U,	// V_CMP_EQ_U64_e32_vi
    576U,	// V_CMP_EQ_U64_e64_gfx10
    576U,	// V_CMP_EQ_U64_e64_gfx6_gfx7
    576U,	// V_CMP_EQ_U64_e64_vi
    0U,	// V_CMP_F_F16_e32_gfx10
    0U,	// V_CMP_F_F16_e32_vi
    61736U,	// V_CMP_F_F16_e64_gfx10
    61736U,	// V_CMP_F_F16_e64_vi
    180520U,	// V_CMP_F_F16_sdwa_gfx10
    180520U,	// V_CMP_F_F16_sdwa_gfx9
    0U,	// V_CMP_F_F16_sdwa_vi
    0U,	// V_CMP_F_F32_e32_gfx10
    0U,	// V_CMP_F_F32_e32_gfx6_gfx7
    0U,	// V_CMP_F_F32_e32_vi
    61736U,	// V_CMP_F_F32_e64_gfx10
    61736U,	// V_CMP_F_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_F_F32_e64_vi
    180520U,	// V_CMP_F_F32_sdwa_gfx10
    180520U,	// V_CMP_F_F32_sdwa_gfx9
    0U,	// V_CMP_F_F32_sdwa_vi
    0U,	// V_CMP_F_F64_e32_gfx10
    0U,	// V_CMP_F_F64_e32_gfx6_gfx7
    0U,	// V_CMP_F_F64_e32_vi
    61736U,	// V_CMP_F_F64_e64_gfx10
    61736U,	// V_CMP_F_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_F_F64_e64_vi
    0U,	// V_CMP_F_I16_e32_vi
    576U,	// V_CMP_F_I16_e64_vi
    180528U,	// V_CMP_F_I16_sdwa_gfx9
    0U,	// V_CMP_F_I16_sdwa_vi
    0U,	// V_CMP_F_I32_e32_gfx10
    0U,	// V_CMP_F_I32_e32_gfx6_gfx7
    0U,	// V_CMP_F_I32_e32_vi
    576U,	// V_CMP_F_I32_e64_gfx10
    576U,	// V_CMP_F_I32_e64_gfx6_gfx7
    576U,	// V_CMP_F_I32_e64_vi
    180528U,	// V_CMP_F_I32_sdwa_gfx10
    180528U,	// V_CMP_F_I32_sdwa_gfx9
    0U,	// V_CMP_F_I32_sdwa_vi
    0U,	// V_CMP_F_I64_e32_gfx10
    0U,	// V_CMP_F_I64_e32_gfx6_gfx7
    0U,	// V_CMP_F_I64_e32_vi
    576U,	// V_CMP_F_I64_e64_gfx10
    576U,	// V_CMP_F_I64_e64_gfx6_gfx7
    576U,	// V_CMP_F_I64_e64_vi
    0U,	// V_CMP_F_U16_e32_vi
    576U,	// V_CMP_F_U16_e64_vi
    180528U,	// V_CMP_F_U16_sdwa_gfx9
    0U,	// V_CMP_F_U16_sdwa_vi
    0U,	// V_CMP_F_U32_e32_gfx10
    0U,	// V_CMP_F_U32_e32_gfx6_gfx7
    0U,	// V_CMP_F_U32_e32_vi
    576U,	// V_CMP_F_U32_e64_gfx10
    576U,	// V_CMP_F_U32_e64_gfx6_gfx7
    576U,	// V_CMP_F_U32_e64_vi
    180528U,	// V_CMP_F_U32_sdwa_gfx10
    180528U,	// V_CMP_F_U32_sdwa_gfx9
    0U,	// V_CMP_F_U32_sdwa_vi
    0U,	// V_CMP_F_U64_e32_gfx10
    0U,	// V_CMP_F_U64_e32_gfx6_gfx7
    0U,	// V_CMP_F_U64_e32_vi
    576U,	// V_CMP_F_U64_e64_gfx10
    576U,	// V_CMP_F_U64_e64_gfx6_gfx7
    576U,	// V_CMP_F_U64_e64_vi
    0U,	// V_CMP_GE_F16_e32_gfx10
    0U,	// V_CMP_GE_F16_e32_vi
    61736U,	// V_CMP_GE_F16_e64_gfx10
    61736U,	// V_CMP_GE_F16_e64_vi
    180520U,	// V_CMP_GE_F16_sdwa_gfx10
    180520U,	// V_CMP_GE_F16_sdwa_gfx9
    0U,	// V_CMP_GE_F16_sdwa_vi
    0U,	// V_CMP_GE_F32_e32_gfx10
    0U,	// V_CMP_GE_F32_e32_gfx6_gfx7
    0U,	// V_CMP_GE_F32_e32_vi
    61736U,	// V_CMP_GE_F32_e64_gfx10
    61736U,	// V_CMP_GE_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_GE_F32_e64_vi
    180520U,	// V_CMP_GE_F32_sdwa_gfx10
    180520U,	// V_CMP_GE_F32_sdwa_gfx9
    0U,	// V_CMP_GE_F32_sdwa_vi
    0U,	// V_CMP_GE_F64_e32_gfx10
    0U,	// V_CMP_GE_F64_e32_gfx6_gfx7
    0U,	// V_CMP_GE_F64_e32_vi
    61736U,	// V_CMP_GE_F64_e64_gfx10
    61736U,	// V_CMP_GE_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_GE_F64_e64_vi
    0U,	// V_CMP_GE_I16_e32_gfx10
    0U,	// V_CMP_GE_I16_e32_vi
    576U,	// V_CMP_GE_I16_e64_gfx10
    576U,	// V_CMP_GE_I16_e64_vi
    180528U,	// V_CMP_GE_I16_sdwa_gfx10
    180528U,	// V_CMP_GE_I16_sdwa_gfx9
    0U,	// V_CMP_GE_I16_sdwa_vi
    0U,	// V_CMP_GE_I32_e32_gfx10
    0U,	// V_CMP_GE_I32_e32_gfx6_gfx7
    0U,	// V_CMP_GE_I32_e32_vi
    576U,	// V_CMP_GE_I32_e64_gfx10
    576U,	// V_CMP_GE_I32_e64_gfx6_gfx7
    576U,	// V_CMP_GE_I32_e64_vi
    180528U,	// V_CMP_GE_I32_sdwa_gfx10
    180528U,	// V_CMP_GE_I32_sdwa_gfx9
    0U,	// V_CMP_GE_I32_sdwa_vi
    0U,	// V_CMP_GE_I64_e32_gfx10
    0U,	// V_CMP_GE_I64_e32_gfx6_gfx7
    0U,	// V_CMP_GE_I64_e32_vi
    576U,	// V_CMP_GE_I64_e64_gfx10
    576U,	// V_CMP_GE_I64_e64_gfx6_gfx7
    576U,	// V_CMP_GE_I64_e64_vi
    0U,	// V_CMP_GE_U16_e32_gfx10
    0U,	// V_CMP_GE_U16_e32_vi
    576U,	// V_CMP_GE_U16_e64_gfx10
    576U,	// V_CMP_GE_U16_e64_vi
    180528U,	// V_CMP_GE_U16_sdwa_gfx10
    180528U,	// V_CMP_GE_U16_sdwa_gfx9
    0U,	// V_CMP_GE_U16_sdwa_vi
    0U,	// V_CMP_GE_U32_e32_gfx10
    0U,	// V_CMP_GE_U32_e32_gfx6_gfx7
    0U,	// V_CMP_GE_U32_e32_vi
    576U,	// V_CMP_GE_U32_e64_gfx10
    576U,	// V_CMP_GE_U32_e64_gfx6_gfx7
    576U,	// V_CMP_GE_U32_e64_vi
    180528U,	// V_CMP_GE_U32_sdwa_gfx10
    180528U,	// V_CMP_GE_U32_sdwa_gfx9
    0U,	// V_CMP_GE_U32_sdwa_vi
    0U,	// V_CMP_GE_U64_e32_gfx10
    0U,	// V_CMP_GE_U64_e32_gfx6_gfx7
    0U,	// V_CMP_GE_U64_e32_vi
    576U,	// V_CMP_GE_U64_e64_gfx10
    576U,	// V_CMP_GE_U64_e64_gfx6_gfx7
    576U,	// V_CMP_GE_U64_e64_vi
    0U,	// V_CMP_GT_F16_e32_gfx10
    0U,	// V_CMP_GT_F16_e32_vi
    61736U,	// V_CMP_GT_F16_e64_gfx10
    61736U,	// V_CMP_GT_F16_e64_vi
    180520U,	// V_CMP_GT_F16_sdwa_gfx10
    180520U,	// V_CMP_GT_F16_sdwa_gfx9
    0U,	// V_CMP_GT_F16_sdwa_vi
    0U,	// V_CMP_GT_F32_e32_gfx10
    0U,	// V_CMP_GT_F32_e32_gfx6_gfx7
    0U,	// V_CMP_GT_F32_e32_vi
    61736U,	// V_CMP_GT_F32_e64_gfx10
    61736U,	// V_CMP_GT_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_GT_F32_e64_vi
    180520U,	// V_CMP_GT_F32_sdwa_gfx10
    180520U,	// V_CMP_GT_F32_sdwa_gfx9
    0U,	// V_CMP_GT_F32_sdwa_vi
    0U,	// V_CMP_GT_F64_e32_gfx10
    0U,	// V_CMP_GT_F64_e32_gfx6_gfx7
    0U,	// V_CMP_GT_F64_e32_vi
    61736U,	// V_CMP_GT_F64_e64_gfx10
    61736U,	// V_CMP_GT_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_GT_F64_e64_vi
    0U,	// V_CMP_GT_I16_e32_gfx10
    0U,	// V_CMP_GT_I16_e32_vi
    576U,	// V_CMP_GT_I16_e64_gfx10
    576U,	// V_CMP_GT_I16_e64_vi
    180528U,	// V_CMP_GT_I16_sdwa_gfx10
    180528U,	// V_CMP_GT_I16_sdwa_gfx9
    0U,	// V_CMP_GT_I16_sdwa_vi
    0U,	// V_CMP_GT_I32_e32_gfx10
    0U,	// V_CMP_GT_I32_e32_gfx6_gfx7
    0U,	// V_CMP_GT_I32_e32_vi
    576U,	// V_CMP_GT_I32_e64_gfx10
    576U,	// V_CMP_GT_I32_e64_gfx6_gfx7
    576U,	// V_CMP_GT_I32_e64_vi
    180528U,	// V_CMP_GT_I32_sdwa_gfx10
    180528U,	// V_CMP_GT_I32_sdwa_gfx9
    0U,	// V_CMP_GT_I32_sdwa_vi
    0U,	// V_CMP_GT_I64_e32_gfx10
    0U,	// V_CMP_GT_I64_e32_gfx6_gfx7
    0U,	// V_CMP_GT_I64_e32_vi
    576U,	// V_CMP_GT_I64_e64_gfx10
    576U,	// V_CMP_GT_I64_e64_gfx6_gfx7
    576U,	// V_CMP_GT_I64_e64_vi
    0U,	// V_CMP_GT_U16_e32_gfx10
    0U,	// V_CMP_GT_U16_e32_vi
    576U,	// V_CMP_GT_U16_e64_gfx10
    576U,	// V_CMP_GT_U16_e64_vi
    180528U,	// V_CMP_GT_U16_sdwa_gfx10
    180528U,	// V_CMP_GT_U16_sdwa_gfx9
    0U,	// V_CMP_GT_U16_sdwa_vi
    0U,	// V_CMP_GT_U32_e32_gfx10
    0U,	// V_CMP_GT_U32_e32_gfx6_gfx7
    0U,	// V_CMP_GT_U32_e32_vi
    576U,	// V_CMP_GT_U32_e64_gfx10
    576U,	// V_CMP_GT_U32_e64_gfx6_gfx7
    576U,	// V_CMP_GT_U32_e64_vi
    180528U,	// V_CMP_GT_U32_sdwa_gfx10
    180528U,	// V_CMP_GT_U32_sdwa_gfx9
    0U,	// V_CMP_GT_U32_sdwa_vi
    0U,	// V_CMP_GT_U64_e32_gfx10
    0U,	// V_CMP_GT_U64_e32_gfx6_gfx7
    0U,	// V_CMP_GT_U64_e32_vi
    576U,	// V_CMP_GT_U64_e64_gfx10
    576U,	// V_CMP_GT_U64_e64_gfx6_gfx7
    576U,	// V_CMP_GT_U64_e64_vi
    0U,	// V_CMP_LE_F16_e32_gfx10
    0U,	// V_CMP_LE_F16_e32_vi
    61736U,	// V_CMP_LE_F16_e64_gfx10
    61736U,	// V_CMP_LE_F16_e64_vi
    180520U,	// V_CMP_LE_F16_sdwa_gfx10
    180520U,	// V_CMP_LE_F16_sdwa_gfx9
    0U,	// V_CMP_LE_F16_sdwa_vi
    0U,	// V_CMP_LE_F32_e32_gfx10
    0U,	// V_CMP_LE_F32_e32_gfx6_gfx7
    0U,	// V_CMP_LE_F32_e32_vi
    61736U,	// V_CMP_LE_F32_e64_gfx10
    61736U,	// V_CMP_LE_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_LE_F32_e64_vi
    180520U,	// V_CMP_LE_F32_sdwa_gfx10
    180520U,	// V_CMP_LE_F32_sdwa_gfx9
    0U,	// V_CMP_LE_F32_sdwa_vi
    0U,	// V_CMP_LE_F64_e32_gfx10
    0U,	// V_CMP_LE_F64_e32_gfx6_gfx7
    0U,	// V_CMP_LE_F64_e32_vi
    61736U,	// V_CMP_LE_F64_e64_gfx10
    61736U,	// V_CMP_LE_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_LE_F64_e64_vi
    0U,	// V_CMP_LE_I16_e32_gfx10
    0U,	// V_CMP_LE_I16_e32_vi
    576U,	// V_CMP_LE_I16_e64_gfx10
    576U,	// V_CMP_LE_I16_e64_vi
    180528U,	// V_CMP_LE_I16_sdwa_gfx10
    180528U,	// V_CMP_LE_I16_sdwa_gfx9
    0U,	// V_CMP_LE_I16_sdwa_vi
    0U,	// V_CMP_LE_I32_e32_gfx10
    0U,	// V_CMP_LE_I32_e32_gfx6_gfx7
    0U,	// V_CMP_LE_I32_e32_vi
    576U,	// V_CMP_LE_I32_e64_gfx10
    576U,	// V_CMP_LE_I32_e64_gfx6_gfx7
    576U,	// V_CMP_LE_I32_e64_vi
    180528U,	// V_CMP_LE_I32_sdwa_gfx10
    180528U,	// V_CMP_LE_I32_sdwa_gfx9
    0U,	// V_CMP_LE_I32_sdwa_vi
    0U,	// V_CMP_LE_I64_e32_gfx10
    0U,	// V_CMP_LE_I64_e32_gfx6_gfx7
    0U,	// V_CMP_LE_I64_e32_vi
    576U,	// V_CMP_LE_I64_e64_gfx10
    576U,	// V_CMP_LE_I64_e64_gfx6_gfx7
    576U,	// V_CMP_LE_I64_e64_vi
    0U,	// V_CMP_LE_U16_e32_gfx10
    0U,	// V_CMP_LE_U16_e32_vi
    576U,	// V_CMP_LE_U16_e64_gfx10
    576U,	// V_CMP_LE_U16_e64_vi
    180528U,	// V_CMP_LE_U16_sdwa_gfx10
    180528U,	// V_CMP_LE_U16_sdwa_gfx9
    0U,	// V_CMP_LE_U16_sdwa_vi
    0U,	// V_CMP_LE_U32_e32_gfx10
    0U,	// V_CMP_LE_U32_e32_gfx6_gfx7
    0U,	// V_CMP_LE_U32_e32_vi
    576U,	// V_CMP_LE_U32_e64_gfx10
    576U,	// V_CMP_LE_U32_e64_gfx6_gfx7
    576U,	// V_CMP_LE_U32_e64_vi
    180528U,	// V_CMP_LE_U32_sdwa_gfx10
    180528U,	// V_CMP_LE_U32_sdwa_gfx9
    0U,	// V_CMP_LE_U32_sdwa_vi
    0U,	// V_CMP_LE_U64_e32_gfx10
    0U,	// V_CMP_LE_U64_e32_gfx6_gfx7
    0U,	// V_CMP_LE_U64_e32_vi
    576U,	// V_CMP_LE_U64_e64_gfx10
    576U,	// V_CMP_LE_U64_e64_gfx6_gfx7
    576U,	// V_CMP_LE_U64_e64_vi
    0U,	// V_CMP_LG_F16_e32_gfx10
    0U,	// V_CMP_LG_F16_e32_vi
    61736U,	// V_CMP_LG_F16_e64_gfx10
    61736U,	// V_CMP_LG_F16_e64_vi
    180520U,	// V_CMP_LG_F16_sdwa_gfx10
    180520U,	// V_CMP_LG_F16_sdwa_gfx9
    0U,	// V_CMP_LG_F16_sdwa_vi
    0U,	// V_CMP_LG_F32_e32_gfx10
    0U,	// V_CMP_LG_F32_e32_gfx6_gfx7
    0U,	// V_CMP_LG_F32_e32_vi
    61736U,	// V_CMP_LG_F32_e64_gfx10
    61736U,	// V_CMP_LG_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_LG_F32_e64_vi
    180520U,	// V_CMP_LG_F32_sdwa_gfx10
    180520U,	// V_CMP_LG_F32_sdwa_gfx9
    0U,	// V_CMP_LG_F32_sdwa_vi
    0U,	// V_CMP_LG_F64_e32_gfx10
    0U,	// V_CMP_LG_F64_e32_gfx6_gfx7
    0U,	// V_CMP_LG_F64_e32_vi
    61736U,	// V_CMP_LG_F64_e64_gfx10
    61736U,	// V_CMP_LG_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_LG_F64_e64_vi
    0U,	// V_CMP_LT_F16_e32_gfx10
    0U,	// V_CMP_LT_F16_e32_vi
    61736U,	// V_CMP_LT_F16_e64_gfx10
    61736U,	// V_CMP_LT_F16_e64_vi
    180520U,	// V_CMP_LT_F16_sdwa_gfx10
    180520U,	// V_CMP_LT_F16_sdwa_gfx9
    0U,	// V_CMP_LT_F16_sdwa_vi
    0U,	// V_CMP_LT_F32_e32_gfx10
    0U,	// V_CMP_LT_F32_e32_gfx6_gfx7
    0U,	// V_CMP_LT_F32_e32_vi
    61736U,	// V_CMP_LT_F32_e64_gfx10
    61736U,	// V_CMP_LT_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_LT_F32_e64_vi
    180520U,	// V_CMP_LT_F32_sdwa_gfx10
    180520U,	// V_CMP_LT_F32_sdwa_gfx9
    0U,	// V_CMP_LT_F32_sdwa_vi
    0U,	// V_CMP_LT_F64_e32_gfx10
    0U,	// V_CMP_LT_F64_e32_gfx6_gfx7
    0U,	// V_CMP_LT_F64_e32_vi
    61736U,	// V_CMP_LT_F64_e64_gfx10
    61736U,	// V_CMP_LT_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_LT_F64_e64_vi
    0U,	// V_CMP_LT_I16_e32_gfx10
    0U,	// V_CMP_LT_I16_e32_vi
    576U,	// V_CMP_LT_I16_e64_gfx10
    576U,	// V_CMP_LT_I16_e64_vi
    180528U,	// V_CMP_LT_I16_sdwa_gfx10
    180528U,	// V_CMP_LT_I16_sdwa_gfx9
    0U,	// V_CMP_LT_I16_sdwa_vi
    0U,	// V_CMP_LT_I32_e32_gfx10
    0U,	// V_CMP_LT_I32_e32_gfx6_gfx7
    0U,	// V_CMP_LT_I32_e32_vi
    576U,	// V_CMP_LT_I32_e64_gfx10
    576U,	// V_CMP_LT_I32_e64_gfx6_gfx7
    576U,	// V_CMP_LT_I32_e64_vi
    180528U,	// V_CMP_LT_I32_sdwa_gfx10
    180528U,	// V_CMP_LT_I32_sdwa_gfx9
    0U,	// V_CMP_LT_I32_sdwa_vi
    0U,	// V_CMP_LT_I64_e32_gfx10
    0U,	// V_CMP_LT_I64_e32_gfx6_gfx7
    0U,	// V_CMP_LT_I64_e32_vi
    576U,	// V_CMP_LT_I64_e64_gfx10
    576U,	// V_CMP_LT_I64_e64_gfx6_gfx7
    576U,	// V_CMP_LT_I64_e64_vi
    0U,	// V_CMP_LT_U16_e32_gfx10
    0U,	// V_CMP_LT_U16_e32_vi
    576U,	// V_CMP_LT_U16_e64_gfx10
    576U,	// V_CMP_LT_U16_e64_vi
    180528U,	// V_CMP_LT_U16_sdwa_gfx10
    180528U,	// V_CMP_LT_U16_sdwa_gfx9
    0U,	// V_CMP_LT_U16_sdwa_vi
    0U,	// V_CMP_LT_U32_e32_gfx10
    0U,	// V_CMP_LT_U32_e32_gfx6_gfx7
    0U,	// V_CMP_LT_U32_e32_vi
    576U,	// V_CMP_LT_U32_e64_gfx10
    576U,	// V_CMP_LT_U32_e64_gfx6_gfx7
    576U,	// V_CMP_LT_U32_e64_vi
    180528U,	// V_CMP_LT_U32_sdwa_gfx10
    180528U,	// V_CMP_LT_U32_sdwa_gfx9
    0U,	// V_CMP_LT_U32_sdwa_vi
    0U,	// V_CMP_LT_U64_e32_gfx10
    0U,	// V_CMP_LT_U64_e32_gfx6_gfx7
    0U,	// V_CMP_LT_U64_e32_vi
    576U,	// V_CMP_LT_U64_e64_gfx10
    576U,	// V_CMP_LT_U64_e64_gfx6_gfx7
    576U,	// V_CMP_LT_U64_e64_vi
    0U,	// V_CMP_NEQ_F16_e32_gfx10
    0U,	// V_CMP_NEQ_F16_e32_vi
    61736U,	// V_CMP_NEQ_F16_e64_gfx10
    61736U,	// V_CMP_NEQ_F16_e64_vi
    180520U,	// V_CMP_NEQ_F16_sdwa_gfx10
    180520U,	// V_CMP_NEQ_F16_sdwa_gfx9
    0U,	// V_CMP_NEQ_F16_sdwa_vi
    0U,	// V_CMP_NEQ_F32_e32_gfx10
    0U,	// V_CMP_NEQ_F32_e32_gfx6_gfx7
    0U,	// V_CMP_NEQ_F32_e32_vi
    61736U,	// V_CMP_NEQ_F32_e64_gfx10
    61736U,	// V_CMP_NEQ_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_NEQ_F32_e64_vi
    180520U,	// V_CMP_NEQ_F32_sdwa_gfx10
    180520U,	// V_CMP_NEQ_F32_sdwa_gfx9
    0U,	// V_CMP_NEQ_F32_sdwa_vi
    0U,	// V_CMP_NEQ_F64_e32_gfx10
    0U,	// V_CMP_NEQ_F64_e32_gfx6_gfx7
    0U,	// V_CMP_NEQ_F64_e32_vi
    61736U,	// V_CMP_NEQ_F64_e64_gfx10
    61736U,	// V_CMP_NEQ_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_NEQ_F64_e64_vi
    0U,	// V_CMP_NE_I16_e32_gfx10
    0U,	// V_CMP_NE_I16_e32_vi
    576U,	// V_CMP_NE_I16_e64_gfx10
    576U,	// V_CMP_NE_I16_e64_vi
    180528U,	// V_CMP_NE_I16_sdwa_gfx10
    180528U,	// V_CMP_NE_I16_sdwa_gfx9
    0U,	// V_CMP_NE_I16_sdwa_vi
    0U,	// V_CMP_NE_I32_e32_gfx10
    0U,	// V_CMP_NE_I32_e32_gfx6_gfx7
    0U,	// V_CMP_NE_I32_e32_vi
    576U,	// V_CMP_NE_I32_e64_gfx10
    576U,	// V_CMP_NE_I32_e64_gfx6_gfx7
    576U,	// V_CMP_NE_I32_e64_vi
    180528U,	// V_CMP_NE_I32_sdwa_gfx10
    180528U,	// V_CMP_NE_I32_sdwa_gfx9
    0U,	// V_CMP_NE_I32_sdwa_vi
    0U,	// V_CMP_NE_I64_e32_gfx10
    0U,	// V_CMP_NE_I64_e32_gfx6_gfx7
    0U,	// V_CMP_NE_I64_e32_vi
    576U,	// V_CMP_NE_I64_e64_gfx10
    576U,	// V_CMP_NE_I64_e64_gfx6_gfx7
    576U,	// V_CMP_NE_I64_e64_vi
    0U,	// V_CMP_NE_U16_e32_gfx10
    0U,	// V_CMP_NE_U16_e32_vi
    576U,	// V_CMP_NE_U16_e64_gfx10
    576U,	// V_CMP_NE_U16_e64_vi
    180528U,	// V_CMP_NE_U16_sdwa_gfx10
    180528U,	// V_CMP_NE_U16_sdwa_gfx9
    0U,	// V_CMP_NE_U16_sdwa_vi
    0U,	// V_CMP_NE_U32_e32_gfx10
    0U,	// V_CMP_NE_U32_e32_gfx6_gfx7
    0U,	// V_CMP_NE_U32_e32_vi
    576U,	// V_CMP_NE_U32_e64_gfx10
    576U,	// V_CMP_NE_U32_e64_gfx6_gfx7
    576U,	// V_CMP_NE_U32_e64_vi
    180528U,	// V_CMP_NE_U32_sdwa_gfx10
    180528U,	// V_CMP_NE_U32_sdwa_gfx9
    0U,	// V_CMP_NE_U32_sdwa_vi
    0U,	// V_CMP_NE_U64_e32_gfx10
    0U,	// V_CMP_NE_U64_e32_gfx6_gfx7
    0U,	// V_CMP_NE_U64_e32_vi
    576U,	// V_CMP_NE_U64_e64_gfx10
    576U,	// V_CMP_NE_U64_e64_gfx6_gfx7
    576U,	// V_CMP_NE_U64_e64_vi
    0U,	// V_CMP_NGE_F16_e32_gfx10
    0U,	// V_CMP_NGE_F16_e32_vi
    61736U,	// V_CMP_NGE_F16_e64_gfx10
    61736U,	// V_CMP_NGE_F16_e64_vi
    180520U,	// V_CMP_NGE_F16_sdwa_gfx10
    180520U,	// V_CMP_NGE_F16_sdwa_gfx9
    0U,	// V_CMP_NGE_F16_sdwa_vi
    0U,	// V_CMP_NGE_F32_e32_gfx10
    0U,	// V_CMP_NGE_F32_e32_gfx6_gfx7
    0U,	// V_CMP_NGE_F32_e32_vi
    61736U,	// V_CMP_NGE_F32_e64_gfx10
    61736U,	// V_CMP_NGE_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_NGE_F32_e64_vi
    180520U,	// V_CMP_NGE_F32_sdwa_gfx10
    180520U,	// V_CMP_NGE_F32_sdwa_gfx9
    0U,	// V_CMP_NGE_F32_sdwa_vi
    0U,	// V_CMP_NGE_F64_e32_gfx10
    0U,	// V_CMP_NGE_F64_e32_gfx6_gfx7
    0U,	// V_CMP_NGE_F64_e32_vi
    61736U,	// V_CMP_NGE_F64_e64_gfx10
    61736U,	// V_CMP_NGE_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_NGE_F64_e64_vi
    0U,	// V_CMP_NGT_F16_e32_gfx10
    0U,	// V_CMP_NGT_F16_e32_vi
    61736U,	// V_CMP_NGT_F16_e64_gfx10
    61736U,	// V_CMP_NGT_F16_e64_vi
    180520U,	// V_CMP_NGT_F16_sdwa_gfx10
    180520U,	// V_CMP_NGT_F16_sdwa_gfx9
    0U,	// V_CMP_NGT_F16_sdwa_vi
    0U,	// V_CMP_NGT_F32_e32_gfx10
    0U,	// V_CMP_NGT_F32_e32_gfx6_gfx7
    0U,	// V_CMP_NGT_F32_e32_vi
    61736U,	// V_CMP_NGT_F32_e64_gfx10
    61736U,	// V_CMP_NGT_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_NGT_F32_e64_vi
    180520U,	// V_CMP_NGT_F32_sdwa_gfx10
    180520U,	// V_CMP_NGT_F32_sdwa_gfx9
    0U,	// V_CMP_NGT_F32_sdwa_vi
    0U,	// V_CMP_NGT_F64_e32_gfx10
    0U,	// V_CMP_NGT_F64_e32_gfx6_gfx7
    0U,	// V_CMP_NGT_F64_e32_vi
    61736U,	// V_CMP_NGT_F64_e64_gfx10
    61736U,	// V_CMP_NGT_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_NGT_F64_e64_vi
    0U,	// V_CMP_NLE_F16_e32_gfx10
    0U,	// V_CMP_NLE_F16_e32_vi
    61736U,	// V_CMP_NLE_F16_e64_gfx10
    61736U,	// V_CMP_NLE_F16_e64_vi
    180520U,	// V_CMP_NLE_F16_sdwa_gfx10
    180520U,	// V_CMP_NLE_F16_sdwa_gfx9
    0U,	// V_CMP_NLE_F16_sdwa_vi
    0U,	// V_CMP_NLE_F32_e32_gfx10
    0U,	// V_CMP_NLE_F32_e32_gfx6_gfx7
    0U,	// V_CMP_NLE_F32_e32_vi
    61736U,	// V_CMP_NLE_F32_e64_gfx10
    61736U,	// V_CMP_NLE_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_NLE_F32_e64_vi
    180520U,	// V_CMP_NLE_F32_sdwa_gfx10
    180520U,	// V_CMP_NLE_F32_sdwa_gfx9
    0U,	// V_CMP_NLE_F32_sdwa_vi
    0U,	// V_CMP_NLE_F64_e32_gfx10
    0U,	// V_CMP_NLE_F64_e32_gfx6_gfx7
    0U,	// V_CMP_NLE_F64_e32_vi
    61736U,	// V_CMP_NLE_F64_e64_gfx10
    61736U,	// V_CMP_NLE_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_NLE_F64_e64_vi
    0U,	// V_CMP_NLG_F16_e32_gfx10
    0U,	// V_CMP_NLG_F16_e32_vi
    61736U,	// V_CMP_NLG_F16_e64_gfx10
    61736U,	// V_CMP_NLG_F16_e64_vi
    180520U,	// V_CMP_NLG_F16_sdwa_gfx10
    180520U,	// V_CMP_NLG_F16_sdwa_gfx9
    0U,	// V_CMP_NLG_F16_sdwa_vi
    0U,	// V_CMP_NLG_F32_e32_gfx10
    0U,	// V_CMP_NLG_F32_e32_gfx6_gfx7
    0U,	// V_CMP_NLG_F32_e32_vi
    61736U,	// V_CMP_NLG_F32_e64_gfx10
    61736U,	// V_CMP_NLG_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_NLG_F32_e64_vi
    180520U,	// V_CMP_NLG_F32_sdwa_gfx10
    180520U,	// V_CMP_NLG_F32_sdwa_gfx9
    0U,	// V_CMP_NLG_F32_sdwa_vi
    0U,	// V_CMP_NLG_F64_e32_gfx10
    0U,	// V_CMP_NLG_F64_e32_gfx6_gfx7
    0U,	// V_CMP_NLG_F64_e32_vi
    61736U,	// V_CMP_NLG_F64_e64_gfx10
    61736U,	// V_CMP_NLG_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_NLG_F64_e64_vi
    0U,	// V_CMP_NLT_F16_e32_gfx10
    0U,	// V_CMP_NLT_F16_e32_vi
    61736U,	// V_CMP_NLT_F16_e64_gfx10
    61736U,	// V_CMP_NLT_F16_e64_vi
    180520U,	// V_CMP_NLT_F16_sdwa_gfx10
    180520U,	// V_CMP_NLT_F16_sdwa_gfx9
    0U,	// V_CMP_NLT_F16_sdwa_vi
    0U,	// V_CMP_NLT_F32_e32_gfx10
    0U,	// V_CMP_NLT_F32_e32_gfx6_gfx7
    0U,	// V_CMP_NLT_F32_e32_vi
    61736U,	// V_CMP_NLT_F32_e64_gfx10
    61736U,	// V_CMP_NLT_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_NLT_F32_e64_vi
    180520U,	// V_CMP_NLT_F32_sdwa_gfx10
    180520U,	// V_CMP_NLT_F32_sdwa_gfx9
    0U,	// V_CMP_NLT_F32_sdwa_vi
    0U,	// V_CMP_NLT_F64_e32_gfx10
    0U,	// V_CMP_NLT_F64_e32_gfx6_gfx7
    0U,	// V_CMP_NLT_F64_e32_vi
    61736U,	// V_CMP_NLT_F64_e64_gfx10
    61736U,	// V_CMP_NLT_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_NLT_F64_e64_vi
    0U,	// V_CMP_O_F16_e32_gfx10
    0U,	// V_CMP_O_F16_e32_vi
    61736U,	// V_CMP_O_F16_e64_gfx10
    61736U,	// V_CMP_O_F16_e64_vi
    180520U,	// V_CMP_O_F16_sdwa_gfx10
    180520U,	// V_CMP_O_F16_sdwa_gfx9
    0U,	// V_CMP_O_F16_sdwa_vi
    0U,	// V_CMP_O_F32_e32_gfx10
    0U,	// V_CMP_O_F32_e32_gfx6_gfx7
    0U,	// V_CMP_O_F32_e32_vi
    61736U,	// V_CMP_O_F32_e64_gfx10
    61736U,	// V_CMP_O_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_O_F32_e64_vi
    180520U,	// V_CMP_O_F32_sdwa_gfx10
    180520U,	// V_CMP_O_F32_sdwa_gfx9
    0U,	// V_CMP_O_F32_sdwa_vi
    0U,	// V_CMP_O_F64_e32_gfx10
    0U,	// V_CMP_O_F64_e32_gfx6_gfx7
    0U,	// V_CMP_O_F64_e32_vi
    61736U,	// V_CMP_O_F64_e64_gfx10
    61736U,	// V_CMP_O_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_O_F64_e64_vi
    0U,	// V_CMP_TRU_F16_e32_gfx10
    0U,	// V_CMP_TRU_F16_e32_vi
    61736U,	// V_CMP_TRU_F16_e64_gfx10
    61736U,	// V_CMP_TRU_F16_e64_vi
    180520U,	// V_CMP_TRU_F16_sdwa_gfx10
    180520U,	// V_CMP_TRU_F16_sdwa_gfx9
    0U,	// V_CMP_TRU_F16_sdwa_vi
    0U,	// V_CMP_TRU_F32_e32_gfx10
    0U,	// V_CMP_TRU_F32_e32_gfx6_gfx7
    0U,	// V_CMP_TRU_F32_e32_vi
    61736U,	// V_CMP_TRU_F32_e64_gfx10
    61736U,	// V_CMP_TRU_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_TRU_F32_e64_vi
    180520U,	// V_CMP_TRU_F32_sdwa_gfx10
    180520U,	// V_CMP_TRU_F32_sdwa_gfx9
    0U,	// V_CMP_TRU_F32_sdwa_vi
    0U,	// V_CMP_TRU_F64_e32_gfx10
    0U,	// V_CMP_TRU_F64_e32_gfx6_gfx7
    0U,	// V_CMP_TRU_F64_e32_vi
    61736U,	// V_CMP_TRU_F64_e64_gfx10
    61736U,	// V_CMP_TRU_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_TRU_F64_e64_vi
    0U,	// V_CMP_T_I16_e32_vi
    576U,	// V_CMP_T_I16_e64_vi
    180528U,	// V_CMP_T_I16_sdwa_gfx9
    0U,	// V_CMP_T_I16_sdwa_vi
    0U,	// V_CMP_T_I32_e32_gfx10
    0U,	// V_CMP_T_I32_e32_gfx6_gfx7
    0U,	// V_CMP_T_I32_e32_vi
    576U,	// V_CMP_T_I32_e64_gfx10
    576U,	// V_CMP_T_I32_e64_gfx6_gfx7
    576U,	// V_CMP_T_I32_e64_vi
    180528U,	// V_CMP_T_I32_sdwa_gfx10
    180528U,	// V_CMP_T_I32_sdwa_gfx9
    0U,	// V_CMP_T_I32_sdwa_vi
    0U,	// V_CMP_T_I64_e32_gfx10
    0U,	// V_CMP_T_I64_e32_gfx6_gfx7
    0U,	// V_CMP_T_I64_e32_vi
    576U,	// V_CMP_T_I64_e64_gfx10
    576U,	// V_CMP_T_I64_e64_gfx6_gfx7
    576U,	// V_CMP_T_I64_e64_vi
    0U,	// V_CMP_T_U16_e32_vi
    576U,	// V_CMP_T_U16_e64_vi
    180528U,	// V_CMP_T_U16_sdwa_gfx9
    0U,	// V_CMP_T_U16_sdwa_vi
    0U,	// V_CMP_T_U32_e32_gfx10
    0U,	// V_CMP_T_U32_e32_gfx6_gfx7
    0U,	// V_CMP_T_U32_e32_vi
    576U,	// V_CMP_T_U32_e64_gfx10
    576U,	// V_CMP_T_U32_e64_gfx6_gfx7
    576U,	// V_CMP_T_U32_e64_vi
    180528U,	// V_CMP_T_U32_sdwa_gfx10
    180528U,	// V_CMP_T_U32_sdwa_gfx9
    0U,	// V_CMP_T_U32_sdwa_vi
    0U,	// V_CMP_T_U64_e32_gfx10
    0U,	// V_CMP_T_U64_e32_gfx6_gfx7
    0U,	// V_CMP_T_U64_e32_vi
    576U,	// V_CMP_T_U64_e64_gfx10
    576U,	// V_CMP_T_U64_e64_gfx6_gfx7
    576U,	// V_CMP_T_U64_e64_vi
    0U,	// V_CMP_U_F16_e32_gfx10
    0U,	// V_CMP_U_F16_e32_vi
    61736U,	// V_CMP_U_F16_e64_gfx10
    61736U,	// V_CMP_U_F16_e64_vi
    180520U,	// V_CMP_U_F16_sdwa_gfx10
    180520U,	// V_CMP_U_F16_sdwa_gfx9
    0U,	// V_CMP_U_F16_sdwa_vi
    0U,	// V_CMP_U_F32_e32_gfx10
    0U,	// V_CMP_U_F32_e32_gfx6_gfx7
    0U,	// V_CMP_U_F32_e32_vi
    61736U,	// V_CMP_U_F32_e64_gfx10
    61736U,	// V_CMP_U_F32_e64_gfx6_gfx7
    61736U,	// V_CMP_U_F32_e64_vi
    180520U,	// V_CMP_U_F32_sdwa_gfx10
    180520U,	// V_CMP_U_F32_sdwa_gfx9
    0U,	// V_CMP_U_F32_sdwa_vi
    0U,	// V_CMP_U_F64_e32_gfx10
    0U,	// V_CMP_U_F64_e32_gfx6_gfx7
    0U,	// V_CMP_U_F64_e32_vi
    61736U,	// V_CMP_U_F64_e64_gfx10
    61736U,	// V_CMP_U_F64_e64_gfx6_gfx7
    61736U,	// V_CMP_U_F64_e64_vi
    147712U,	// V_CNDMASK_B32_dpp8_gfx10
    152064U,	// V_CNDMASK_B32_dpp8_w32_gfx10
    147456U,	// V_CNDMASK_B32_dpp8_w64_gfx10
    169U,	// V_CNDMASK_B32_dpp_gfx10
    33U,	// V_CNDMASK_B32_dpp_vi
    6U,	// V_CNDMASK_B32_dpp_w32_gfx10
    177U,	// V_CNDMASK_B32_dpp_w64_gfx10
    576U,	// V_CNDMASK_B32_e32_gfx10
    576U,	// V_CNDMASK_B32_e32_gfx6_gfx7
    576U,	// V_CNDMASK_B32_e32_vi
    189224U,	// V_CNDMASK_B32_e64_gfx10
    189224U,	// V_CNDMASK_B32_e64_gfx6_gfx7
    189224U,	// V_CNDMASK_B32_e64_vi
    54927664U,	// V_CNDMASK_B32_sdwa_gfx10
    54927408U,	// V_CNDMASK_B32_sdwa_gfx9
    54927408U,	// V_CNDMASK_B32_sdwa_vi
    54932016U,	// V_CNDMASK_B32_sdwa_w32_gfx10
    54927408U,	// V_CNDMASK_B32_sdwa_w64_gfx10
    5U,	// V_COS_F16_dpp8_gfx10
    6425U,	// V_COS_F16_dpp_gfx10
    537U,	// V_COS_F16_dpp_vi
    0U,	// V_COS_F16_e32_gfx10
    0U,	// V_COS_F16_e32_vi
    678U,	// V_COS_F16_e64_gfx10
    678U,	// V_COS_F16_e64_vi
    172454U,	// V_COS_F16_sdwa_gfx10
    172454U,	// V_COS_F16_sdwa_gfx9
    6814U,	// V_COS_F16_sdwa_vi
    5U,	// V_COS_F32_dpp8_gfx10
    6425U,	// V_COS_F32_dpp_gfx10
    537U,	// V_COS_F32_dpp_vi
    0U,	// V_COS_F32_e32_gfx10
    0U,	// V_COS_F32_e32_gfx6_gfx7
    0U,	// V_COS_F32_e32_vi
    678U,	// V_COS_F32_e64_gfx10
    678U,	// V_COS_F32_e64_gfx6_gfx7
    678U,	// V_COS_F32_e64_vi
    172454U,	// V_COS_F32_sdwa_gfx10
    172454U,	// V_COS_F32_sdwa_gfx9
    6814U,	// V_COS_F32_sdwa_vi
    72811304U,	// V_CUBEID_F32_gfx10
    72811304U,	// V_CUBEID_F32_gfx6_gfx7
    72811304U,	// V_CUBEID_F32_vi
    72811304U,	// V_CUBEMA_F32_gfx10
    72811304U,	// V_CUBEMA_F32_gfx6_gfx7
    72811304U,	// V_CUBEMA_F32_vi
    72811304U,	// V_CUBESC_F32_gfx10
    72811304U,	// V_CUBESC_F32_gfx6_gfx7
    72811304U,	// V_CUBESC_F32_vi
    72811304U,	// V_CUBETC_F32_gfx10
    72811304U,	// V_CUBETC_F32_gfx6_gfx7
    72811304U,	// V_CUBETC_F32_vi
    5U,	// V_CVT_F16_F32_dpp8_gfx10
    6425U,	// V_CVT_F16_F32_dpp_gfx10
    537U,	// V_CVT_F16_F32_dpp_vi
    0U,	// V_CVT_F16_F32_e32_gfx10
    0U,	// V_CVT_F16_F32_e32_gfx6_gfx7
    0U,	// V_CVT_F16_F32_e32_vi
    678U,	// V_CVT_F16_F32_e64_gfx10
    678U,	// V_CVT_F16_F32_e64_gfx6_gfx7
    678U,	// V_CVT_F16_F32_e64_vi
    172454U,	// V_CVT_F16_F32_sdwa_gfx10
    172454U,	// V_CVT_F16_F32_sdwa_gfx9
    6814U,	// V_CVT_F16_F32_sdwa_vi
    5U,	// V_CVT_F16_I16_dpp8_gfx10
    5905U,	// V_CVT_F16_I16_dpp_gfx10
    529U,	// V_CVT_F16_I16_dpp_vi
    0U,	// V_CVT_F16_I16_e32_gfx10
    0U,	// V_CVT_F16_I16_e32_vi
    7U,	// V_CVT_F16_I16_e64_gfx10
    7U,	// V_CVT_F16_I16_e64_vi
    172454U,	// V_CVT_F16_I16_sdwa_gfx10
    172454U,	// V_CVT_F16_I16_sdwa_gfx9
    6814U,	// V_CVT_F16_I16_sdwa_vi
    5U,	// V_CVT_F16_U16_dpp8_gfx10
    5905U,	// V_CVT_F16_U16_dpp_gfx10
    529U,	// V_CVT_F16_U16_dpp_vi
    0U,	// V_CVT_F16_U16_e32_gfx10
    0U,	// V_CVT_F16_U16_e32_vi
    7U,	// V_CVT_F16_U16_e64_gfx10
    7U,	// V_CVT_F16_U16_e64_vi
    172454U,	// V_CVT_F16_U16_sdwa_gfx10
    172454U,	// V_CVT_F16_U16_sdwa_gfx9
    6814U,	// V_CVT_F16_U16_sdwa_vi
    5U,	// V_CVT_F32_F16_dpp8_gfx10
    6425U,	// V_CVT_F32_F16_dpp_gfx10
    537U,	// V_CVT_F32_F16_dpp_vi
    0U,	// V_CVT_F32_F16_e32_gfx10
    0U,	// V_CVT_F32_F16_e32_gfx6_gfx7
    0U,	// V_CVT_F32_F16_e32_vi
    678U,	// V_CVT_F32_F16_e64_gfx10
    678U,	// V_CVT_F32_F16_e64_gfx6_gfx7
    678U,	// V_CVT_F32_F16_e64_vi
    172454U,	// V_CVT_F32_F16_sdwa_gfx10
    172454U,	// V_CVT_F32_F16_sdwa_gfx9
    6814U,	// V_CVT_F32_F16_sdwa_vi
    0U,	// V_CVT_F32_F64_e32_gfx10
    0U,	// V_CVT_F32_F64_e32_gfx6_gfx7
    0U,	// V_CVT_F32_F64_e32_vi
    678U,	// V_CVT_F32_F64_e64_gfx10
    678U,	// V_CVT_F32_F64_e64_gfx6_gfx7
    678U,	// V_CVT_F32_F64_e64_vi
    5U,	// V_CVT_F32_I32_dpp8_gfx10
    5905U,	// V_CVT_F32_I32_dpp_gfx10
    529U,	// V_CVT_F32_I32_dpp_vi
    0U,	// V_CVT_F32_I32_e32_gfx10
    0U,	// V_CVT_F32_I32_e32_gfx6_gfx7
    0U,	// V_CVT_F32_I32_e32_vi
    7U,	// V_CVT_F32_I32_e64_gfx10
    7U,	// V_CVT_F32_I32_e64_gfx6_gfx7
    7U,	// V_CVT_F32_I32_e64_vi
    172454U,	// V_CVT_F32_I32_sdwa_gfx10
    172454U,	// V_CVT_F32_I32_sdwa_gfx9
    6814U,	// V_CVT_F32_I32_sdwa_vi
    5U,	// V_CVT_F32_U32_dpp8_gfx10
    5905U,	// V_CVT_F32_U32_dpp_gfx10
    529U,	// V_CVT_F32_U32_dpp_vi
    0U,	// V_CVT_F32_U32_e32_gfx10
    0U,	// V_CVT_F32_U32_e32_gfx6_gfx7
    0U,	// V_CVT_F32_U32_e32_vi
    7U,	// V_CVT_F32_U32_e64_gfx10
    7U,	// V_CVT_F32_U32_e64_gfx6_gfx7
    7U,	// V_CVT_F32_U32_e64_vi
    172454U,	// V_CVT_F32_U32_sdwa_gfx10
    172454U,	// V_CVT_F32_U32_sdwa_gfx9
    6814U,	// V_CVT_F32_U32_sdwa_vi
    5U,	// V_CVT_F32_UBYTE0_dpp8_gfx10
    5905U,	// V_CVT_F32_UBYTE0_dpp_gfx10
    529U,	// V_CVT_F32_UBYTE0_dpp_vi
    0U,	// V_CVT_F32_UBYTE0_e32_gfx10
    0U,	// V_CVT_F32_UBYTE0_e32_gfx6_gfx7
    0U,	// V_CVT_F32_UBYTE0_e32_vi
    7U,	// V_CVT_F32_UBYTE0_e64_gfx10
    7U,	// V_CVT_F32_UBYTE0_e64_gfx6_gfx7
    7U,	// V_CVT_F32_UBYTE0_e64_vi
    172454U,	// V_CVT_F32_UBYTE0_sdwa_gfx10
    172454U,	// V_CVT_F32_UBYTE0_sdwa_gfx9
    6814U,	// V_CVT_F32_UBYTE0_sdwa_vi
    5U,	// V_CVT_F32_UBYTE1_dpp8_gfx10
    5905U,	// V_CVT_F32_UBYTE1_dpp_gfx10
    529U,	// V_CVT_F32_UBYTE1_dpp_vi
    0U,	// V_CVT_F32_UBYTE1_e32_gfx10
    0U,	// V_CVT_F32_UBYTE1_e32_gfx6_gfx7
    0U,	// V_CVT_F32_UBYTE1_e32_vi
    7U,	// V_CVT_F32_UBYTE1_e64_gfx10
    7U,	// V_CVT_F32_UBYTE1_e64_gfx6_gfx7
    7U,	// V_CVT_F32_UBYTE1_e64_vi
    172454U,	// V_CVT_F32_UBYTE1_sdwa_gfx10
    172454U,	// V_CVT_F32_UBYTE1_sdwa_gfx9
    6814U,	// V_CVT_F32_UBYTE1_sdwa_vi
    5U,	// V_CVT_F32_UBYTE2_dpp8_gfx10
    5905U,	// V_CVT_F32_UBYTE2_dpp_gfx10
    529U,	// V_CVT_F32_UBYTE2_dpp_vi
    0U,	// V_CVT_F32_UBYTE2_e32_gfx10
    0U,	// V_CVT_F32_UBYTE2_e32_gfx6_gfx7
    0U,	// V_CVT_F32_UBYTE2_e32_vi
    7U,	// V_CVT_F32_UBYTE2_e64_gfx10
    7U,	// V_CVT_F32_UBYTE2_e64_gfx6_gfx7
    7U,	// V_CVT_F32_UBYTE2_e64_vi
    172454U,	// V_CVT_F32_UBYTE2_sdwa_gfx10
    172454U,	// V_CVT_F32_UBYTE2_sdwa_gfx9
    6814U,	// V_CVT_F32_UBYTE2_sdwa_vi
    5U,	// V_CVT_F32_UBYTE3_dpp8_gfx10
    5905U,	// V_CVT_F32_UBYTE3_dpp_gfx10
    529U,	// V_CVT_F32_UBYTE3_dpp_vi
    0U,	// V_CVT_F32_UBYTE3_e32_gfx10
    0U,	// V_CVT_F32_UBYTE3_e32_gfx6_gfx7
    0U,	// V_CVT_F32_UBYTE3_e32_vi
    7U,	// V_CVT_F32_UBYTE3_e64_gfx10
    7U,	// V_CVT_F32_UBYTE3_e64_gfx6_gfx7
    7U,	// V_CVT_F32_UBYTE3_e64_vi
    172454U,	// V_CVT_F32_UBYTE3_sdwa_gfx10
    172454U,	// V_CVT_F32_UBYTE3_sdwa_gfx9
    6814U,	// V_CVT_F32_UBYTE3_sdwa_vi
    0U,	// V_CVT_F64_F32_e32_gfx10
    0U,	// V_CVT_F64_F32_e32_gfx6_gfx7
    0U,	// V_CVT_F64_F32_e32_vi
    678U,	// V_CVT_F64_F32_e64_gfx10
    678U,	// V_CVT_F64_F32_e64_gfx6_gfx7
    678U,	// V_CVT_F64_F32_e64_vi
    0U,	// V_CVT_F64_I32_e32_gfx10
    0U,	// V_CVT_F64_I32_e32_gfx6_gfx7
    0U,	// V_CVT_F64_I32_e32_vi
    7U,	// V_CVT_F64_I32_e64_gfx10
    7U,	// V_CVT_F64_I32_e64_gfx6_gfx7
    7U,	// V_CVT_F64_I32_e64_vi
    0U,	// V_CVT_F64_U32_e32_gfx10
    0U,	// V_CVT_F64_U32_e32_gfx6_gfx7
    0U,	// V_CVT_F64_U32_e32_vi
    7U,	// V_CVT_F64_U32_e64_gfx10
    7U,	// V_CVT_F64_U32_e64_gfx6_gfx7
    7U,	// V_CVT_F64_U32_e64_vi
    5U,	// V_CVT_FLR_I32_F32_dpp8_gfx10
    6425U,	// V_CVT_FLR_I32_F32_dpp_gfx10
    537U,	// V_CVT_FLR_I32_F32_dpp_vi
    0U,	// V_CVT_FLR_I32_F32_e32_gfx10
    0U,	// V_CVT_FLR_I32_F32_e32_gfx6_gfx7
    0U,	// V_CVT_FLR_I32_F32_e32_vi
    38U,	// V_CVT_FLR_I32_F32_e64_gfx10
    38U,	// V_CVT_FLR_I32_F32_e64_gfx6_gfx7
    38U,	// V_CVT_FLR_I32_F32_e64_vi
    6302U,	// V_CVT_FLR_I32_F32_sdwa_gfx10
    6302U,	// V_CVT_FLR_I32_F32_sdwa_gfx9
    6302U,	// V_CVT_FLR_I32_F32_sdwa_vi
    5U,	// V_CVT_I16_F16_dpp8_gfx10
    6425U,	// V_CVT_I16_F16_dpp_gfx10
    537U,	// V_CVT_I16_F16_dpp_vi
    0U,	// V_CVT_I16_F16_e32_gfx10
    0U,	// V_CVT_I16_F16_e32_vi
    38U,	// V_CVT_I16_F16_e64_gfx10
    38U,	// V_CVT_I16_F16_e64_vi
    6302U,	// V_CVT_I16_F16_sdwa_gfx10
    6302U,	// V_CVT_I16_F16_sdwa_gfx9
    6302U,	// V_CVT_I16_F16_sdwa_vi
    5U,	// V_CVT_I32_F32_dpp8_gfx10
    6425U,	// V_CVT_I32_F32_dpp_gfx10
    537U,	// V_CVT_I32_F32_dpp_vi
    0U,	// V_CVT_I32_F32_e32_gfx10
    0U,	// V_CVT_I32_F32_e32_gfx6_gfx7
    0U,	// V_CVT_I32_F32_e32_vi
    38U,	// V_CVT_I32_F32_e64_gfx10
    38U,	// V_CVT_I32_F32_e64_gfx6_gfx7
    38U,	// V_CVT_I32_F32_e64_vi
    6302U,	// V_CVT_I32_F32_sdwa_gfx10
    6302U,	// V_CVT_I32_F32_sdwa_gfx9
    6302U,	// V_CVT_I32_F32_sdwa_vi
    0U,	// V_CVT_I32_F64_e32_gfx10
    0U,	// V_CVT_I32_F64_e32_gfx6_gfx7
    0U,	// V_CVT_I32_F64_e32_vi
    38U,	// V_CVT_I32_F64_e64_gfx10
    38U,	// V_CVT_I32_F64_e64_gfx6_gfx7
    38U,	// V_CVT_I32_F64_e64_vi
    5U,	// V_CVT_NORM_I16_F16_dpp8_gfx10
    6425U,	// V_CVT_NORM_I16_F16_dpp_gfx10
    537U,	// V_CVT_NORM_I16_F16_dpp_vi
    0U,	// V_CVT_NORM_I16_F16_e32_gfx10
    0U,	// V_CVT_NORM_I16_F16_e32_vi
    38U,	// V_CVT_NORM_I16_F16_e64_gfx10
    38U,	// V_CVT_NORM_I16_F16_e64_vi
    6302U,	// V_CVT_NORM_I16_F16_sdwa_gfx10
    6302U,	// V_CVT_NORM_I16_F16_sdwa_gfx9
    6302U,	// V_CVT_NORM_I16_F16_sdwa_vi
    5U,	// V_CVT_NORM_U16_F16_dpp8_gfx10
    6425U,	// V_CVT_NORM_U16_F16_dpp_gfx10
    537U,	// V_CVT_NORM_U16_F16_dpp_vi
    0U,	// V_CVT_NORM_U16_F16_e32_gfx10
    0U,	// V_CVT_NORM_U16_F16_e32_vi
    38U,	// V_CVT_NORM_U16_F16_e64_gfx10
    38U,	// V_CVT_NORM_U16_F16_e64_vi
    6302U,	// V_CVT_NORM_U16_F16_sdwa_gfx10
    6302U,	// V_CVT_NORM_U16_F16_sdwa_gfx9
    6302U,	// V_CVT_NORM_U16_F16_sdwa_vi
    5U,	// V_CVT_OFF_F32_I4_dpp8_gfx10
    5905U,	// V_CVT_OFF_F32_I4_dpp_gfx10
    529U,	// V_CVT_OFF_F32_I4_dpp_vi
    0U,	// V_CVT_OFF_F32_I4_e32_gfx10
    0U,	// V_CVT_OFF_F32_I4_e32_gfx6_gfx7
    0U,	// V_CVT_OFF_F32_I4_e32_vi
    7U,	// V_CVT_OFF_F32_I4_e64_gfx10
    7U,	// V_CVT_OFF_F32_I4_e64_gfx6_gfx7
    7U,	// V_CVT_OFF_F32_I4_e64_vi
    172454U,	// V_CVT_OFF_F32_I4_sdwa_gfx10
    172454U,	// V_CVT_OFF_F32_I4_sdwa_gfx9
    6814U,	// V_CVT_OFF_F32_I4_sdwa_vi
    576U,	// V_CVT_PKACCUM_U8_F32_e32_gfx6_gfx7
    61744U,	// V_CVT_PKACCUM_U8_F32_e64_gfx6_gfx7
    61744U,	// V_CVT_PKACCUM_U8_F32_e64_vi
    144680U,	// V_CVT_PKNORM_I16_F16_gfx10
    144680U,	// V_CVT_PKNORM_I16_F16_vi
    576U,	// V_CVT_PKNORM_I16_F32_e32_gfx6_gfx7
    61736U,	// V_CVT_PKNORM_I16_F32_e64_gfx10
    61736U,	// V_CVT_PKNORM_I16_F32_e64_gfx6_gfx7
    61736U,	// V_CVT_PKNORM_I16_F32_e64_vi
    144680U,	// V_CVT_PKNORM_U16_F16_gfx10
    144680U,	// V_CVT_PKNORM_U16_F16_vi
    576U,	// V_CVT_PKNORM_U16_F32_e32_gfx6_gfx7
    61736U,	// V_CVT_PKNORM_U16_F32_e64_gfx10
    61736U,	// V_CVT_PKNORM_U16_F32_e64_gfx6_gfx7
    61736U,	// V_CVT_PKNORM_U16_F32_e64_vi
    576U,	// V_CVT_PKRTZ_F16_F32_e32_gfx10
    576U,	// V_CVT_PKRTZ_F16_F32_e32_gfx6_gfx7
    168232U,	// V_CVT_PKRTZ_F16_F32_e64_gfx10
    168232U,	// V_CVT_PKRTZ_F16_F32_e64_gfx6_gfx7
    168232U,	// V_CVT_PKRTZ_F16_F32_e64_vi
    576U,	// V_CVT_PK_I16_I32_e32_gfx6_gfx7
    576U,	// V_CVT_PK_I16_I32_e64_gfx10
    576U,	// V_CVT_PK_I16_I32_e64_gfx6_gfx7
    576U,	// V_CVT_PK_I16_I32_e64_vi
    576U,	// V_CVT_PK_U16_U32_e32_gfx6_gfx7
    576U,	// V_CVT_PK_U16_U32_e64_gfx10
    576U,	// V_CVT_PK_U16_U32_e64_gfx6_gfx7
    576U,	// V_CVT_PK_U16_U32_e64_vi
    205616U,	// V_CVT_PK_U8_F32_gfx10
    205616U,	// V_CVT_PK_U8_F32_gfx6_gfx7
    205616U,	// V_CVT_PK_U8_F32_vi
    5U,	// V_CVT_RPI_I32_F32_dpp8_gfx10
    6425U,	// V_CVT_RPI_I32_F32_dpp_gfx10
    537U,	// V_CVT_RPI_I32_F32_dpp_vi
    0U,	// V_CVT_RPI_I32_F32_e32_gfx10
    0U,	// V_CVT_RPI_I32_F32_e32_gfx6_gfx7
    0U,	// V_CVT_RPI_I32_F32_e32_vi
    38U,	// V_CVT_RPI_I32_F32_e64_gfx10
    38U,	// V_CVT_RPI_I32_F32_e64_gfx6_gfx7
    38U,	// V_CVT_RPI_I32_F32_e64_vi
    6302U,	// V_CVT_RPI_I32_F32_sdwa_gfx10
    6302U,	// V_CVT_RPI_I32_F32_sdwa_gfx9
    6302U,	// V_CVT_RPI_I32_F32_sdwa_vi
    5U,	// V_CVT_U16_F16_dpp8_gfx10
    6425U,	// V_CVT_U16_F16_dpp_gfx10
    537U,	// V_CVT_U16_F16_dpp_vi
    0U,	// V_CVT_U16_F16_e32_gfx10
    0U,	// V_CVT_U16_F16_e32_vi
    38U,	// V_CVT_U16_F16_e64_gfx10
    38U,	// V_CVT_U16_F16_e64_vi
    6302U,	// V_CVT_U16_F16_sdwa_gfx10
    6302U,	// V_CVT_U16_F16_sdwa_gfx9
    6302U,	// V_CVT_U16_F16_sdwa_vi
    5U,	// V_CVT_U32_F32_dpp8_gfx10
    6425U,	// V_CVT_U32_F32_dpp_gfx10
    537U,	// V_CVT_U32_F32_dpp_vi
    0U,	// V_CVT_U32_F32_e32_gfx10
    0U,	// V_CVT_U32_F32_e32_gfx6_gfx7
    0U,	// V_CVT_U32_F32_e32_vi
    38U,	// V_CVT_U32_F32_e64_gfx10
    38U,	// V_CVT_U32_F32_e64_gfx6_gfx7
    38U,	// V_CVT_U32_F32_e64_vi
    6302U,	// V_CVT_U32_F32_sdwa_gfx10
    6302U,	// V_CVT_U32_F32_sdwa_gfx9
    6302U,	// V_CVT_U32_F32_sdwa_vi
    0U,	// V_CVT_U32_F64_e32_gfx10
    0U,	// V_CVT_U32_F64_e32_gfx6_gfx7
    0U,	// V_CVT_U32_F64_e32_vi
    38U,	// V_CVT_U32_F64_e64_gfx10
    38U,	// V_CVT_U32_F64_e64_gfx6_gfx7
    38U,	// V_CVT_U32_F64_e64_vi
    81462056U,	// V_DIV_FIXUP_F16_gfx10
    81462056U,	// V_DIV_FIXUP_F16_gfx9_gfx9
    72811304U,	// V_DIV_FIXUP_F16_vi
    72811304U,	// V_DIV_FIXUP_F32_gfx10
    72811304U,	// V_DIV_FIXUP_F32_gfx6_gfx7
    72811304U,	// V_DIV_FIXUP_F32_vi
    72811304U,	// V_DIV_FIXUP_F64_gfx10
    72811304U,	// V_DIV_FIXUP_F64_gfx6_gfx7
    72811304U,	// V_DIV_FIXUP_F64_vi
    72811304U,	// V_DIV_FIXUP_LEGACY_F16_gfx9
    72811304U,	// V_DIV_FMAS_F32_gfx10
    72811304U,	// V_DIV_FMAS_F32_gfx6_gfx7
    72811304U,	// V_DIV_FMAS_F32_vi
    72811304U,	// V_DIV_FMAS_F64_gfx10
    72811304U,	// V_DIV_FMAS_F64_gfx6_gfx7
    72811304U,	// V_DIV_FMAS_F64_vi
    656U,	// V_DIV_SCALE_F32_gfx10
    656U,	// V_DIV_SCALE_F32_gfx6_gfx7
    656U,	// V_DIV_SCALE_F32_vi
    656U,	// V_DIV_SCALE_F64_gfx10
    656U,	// V_DIV_SCALE_F64_gfx6_gfx7
    656U,	// V_DIV_SCALE_F64_vi
    7056U,	// V_DOT2C_F32_F16_dpp8_gfx10
    6037800U,	// V_DOT2C_F32_F16_dpp_gfx10
    8488U,	// V_DOT2C_F32_F16_dpp_vi
    576U,	// V_DOT2C_F32_F16_e32_gfx10
    576U,	// V_DOT2C_F32_F16_e32_vi
    8496U,	// V_DOT2C_I32_I16_dpp_vi
    576U,	// V_DOT2C_I32_I16_e32_vi
    6505360U,	// V_DOT2_F32_F16_gfx10
    6505360U,	// V_DOT2_F32_F16_vi
    6505360U,	// V_DOT2_I32_I16_gfx10
    6505360U,	// V_DOT2_I32_I16_vi
    6505360U,	// V_DOT2_U32_U16_gfx10
    6505360U,	// V_DOT2_U32_U16_vi
    7056U,	// V_DOT4C_I32_I8_dpp8_gfx10
    6037808U,	// V_DOT4C_I32_I8_dpp_gfx10
    8496U,	// V_DOT4C_I32_I8_dpp_vi
    576U,	// V_DOT4C_I32_I8_e32_gfx10
    576U,	// V_DOT4C_I32_I8_e32_vi
    6505360U,	// V_DOT4_I32_I8_gfx10
    6505360U,	// V_DOT4_I32_I8_vi
    6505360U,	// V_DOT4_U32_U8_gfx10
    6505360U,	// V_DOT4_U32_U8_vi
    7056U,	// V_DOT8C_I32_I4_dpp8_gfx10
    6037808U,	// V_DOT8C_I32_I4_dpp_gfx10
    8496U,	// V_DOT8C_I32_I4_dpp_vi
    576U,	// V_DOT8C_I32_I4_e32_gfx10
    576U,	// V_DOT8C_I32_I4_e32_vi
    6505360U,	// V_DOT8_I32_I4_gfx10
    6505360U,	// V_DOT8_I32_I4_vi
    6505360U,	// V_DOT8_U32_U4_gfx10
    6505360U,	// V_DOT8_U32_U4_vi
    5U,	// V_EXP_F16_dpp8_gfx10
    6425U,	// V_EXP_F16_dpp_gfx10
    537U,	// V_EXP_F16_dpp_vi
    0U,	// V_EXP_F16_e32_gfx10
    0U,	// V_EXP_F16_e32_vi
    678U,	// V_EXP_F16_e64_gfx10
    678U,	// V_EXP_F16_e64_vi
    172454U,	// V_EXP_F16_sdwa_gfx10
    172454U,	// V_EXP_F16_sdwa_gfx9
    6814U,	// V_EXP_F16_sdwa_vi
    5U,	// V_EXP_F32_dpp8_gfx10
    6425U,	// V_EXP_F32_dpp_gfx10
    537U,	// V_EXP_F32_dpp_vi
    0U,	// V_EXP_F32_e32_gfx10
    0U,	// V_EXP_F32_e32_gfx6_gfx7
    0U,	// V_EXP_F32_e32_vi
    678U,	// V_EXP_F32_e64_gfx10
    678U,	// V_EXP_F32_e64_gfx6_gfx7
    678U,	// V_EXP_F32_e64_vi
    172454U,	// V_EXP_F32_sdwa_gfx10
    172454U,	// V_EXP_F32_sdwa_gfx9
    6814U,	// V_EXP_F32_sdwa_vi
    537U,	// V_EXP_LEGACY_F32_dpp_vi
    0U,	// V_EXP_LEGACY_F32_e32_gfx7
    0U,	// V_EXP_LEGACY_F32_e32_vi
    678U,	// V_EXP_LEGACY_F32_e64_gfx7
    678U,	// V_EXP_LEGACY_F32_e64_vi
    172454U,	// V_EXP_LEGACY_F32_sdwa_gfx9
    6814U,	// V_EXP_LEGACY_F32_sdwa_vi
    5U,	// V_FFBH_I32_dpp8_gfx10
    5905U,	// V_FFBH_I32_dpp_gfx10
    529U,	// V_FFBH_I32_dpp_vi
    0U,	// V_FFBH_I32_e32_gfx10
    0U,	// V_FFBH_I32_e32_gfx6_gfx7
    0U,	// V_FFBH_I32_e32_vi
    0U,	// V_FFBH_I32_e64_gfx10
    0U,	// V_FFBH_I32_e64_gfx6_gfx7
    0U,	// V_FFBH_I32_e64_vi
    6302U,	// V_FFBH_I32_sdwa_gfx10
    6302U,	// V_FFBH_I32_sdwa_gfx9
    6302U,	// V_FFBH_I32_sdwa_vi
    5U,	// V_FFBH_U32_dpp8_gfx10
    5905U,	// V_FFBH_U32_dpp_gfx10
    529U,	// V_FFBH_U32_dpp_vi
    0U,	// V_FFBH_U32_e32_gfx10
    0U,	// V_FFBH_U32_e32_gfx6_gfx7
    0U,	// V_FFBH_U32_e32_vi
    0U,	// V_FFBH_U32_e64_gfx10
    0U,	// V_FFBH_U32_e64_gfx6_gfx7
    0U,	// V_FFBH_U32_e64_vi
    6302U,	// V_FFBH_U32_sdwa_gfx10
    6302U,	// V_FFBH_U32_sdwa_gfx9
    6302U,	// V_FFBH_U32_sdwa_vi
    5U,	// V_FFBL_B32_dpp8_gfx10
    5905U,	// V_FFBL_B32_dpp_gfx10
    529U,	// V_FFBL_B32_dpp_vi
    0U,	// V_FFBL_B32_e32_gfx10
    0U,	// V_FFBL_B32_e32_gfx6_gfx7
    0U,	// V_FFBL_B32_e32_vi
    0U,	// V_FFBL_B32_e64_gfx10
    0U,	// V_FFBL_B32_e64_gfx6_gfx7
    0U,	// V_FFBL_B32_e64_vi
    6302U,	// V_FFBL_B32_sdwa_gfx10
    6302U,	// V_FFBL_B32_sdwa_gfx9
    6302U,	// V_FFBL_B32_sdwa_vi
    5U,	// V_FLOOR_F16_dpp8_gfx10
    6425U,	// V_FLOOR_F16_dpp_gfx10
    537U,	// V_FLOOR_F16_dpp_vi
    0U,	// V_FLOOR_F16_e32_gfx10
    0U,	// V_FLOOR_F16_e32_vi
    678U,	// V_FLOOR_F16_e64_gfx10
    678U,	// V_FLOOR_F16_e64_vi
    172454U,	// V_FLOOR_F16_sdwa_gfx10
    172454U,	// V_FLOOR_F16_sdwa_gfx9
    6814U,	// V_FLOOR_F16_sdwa_vi
    5U,	// V_FLOOR_F32_dpp8_gfx10
    6425U,	// V_FLOOR_F32_dpp_gfx10
    537U,	// V_FLOOR_F32_dpp_vi
    0U,	// V_FLOOR_F32_e32_gfx10
    0U,	// V_FLOOR_F32_e32_gfx6_gfx7
    0U,	// V_FLOOR_F32_e32_vi
    678U,	// V_FLOOR_F32_e64_gfx10
    678U,	// V_FLOOR_F32_e64_gfx6_gfx7
    678U,	// V_FLOOR_F32_e64_vi
    172454U,	// V_FLOOR_F32_sdwa_gfx10
    172454U,	// V_FLOOR_F32_sdwa_gfx9
    6814U,	// V_FLOOR_F32_sdwa_vi
    0U,	// V_FLOOR_F64_e32_gfx10
    0U,	// V_FLOOR_F64_e32_gfx7
    0U,	// V_FLOOR_F64_e32_vi
    678U,	// V_FLOOR_F64_e64_gfx10
    678U,	// V_FLOOR_F64_e64_gfx7
    678U,	// V_FLOOR_F64_e64_vi
    222016U,	// V_FMAAK_F16_gfx10
    230208U,	// V_FMAAK_F32_gfx10
    7056U,	// V_FMAC_F16_dpp8_gfx10
    6037800U,	// V_FMAC_F16_dpp_gfx10
    576U,	// V_FMAC_F16_e32_gfx10
    7208U,	// V_FMAC_F16_e64_gfx10
    7056U,	// V_FMAC_F32_dpp8_gfx10
    6037800U,	// V_FMAC_F32_dpp_gfx10
    8488U,	// V_FMAC_F32_dpp_vi
    576U,	// V_FMAC_F32_e32_gfx10
    576U,	// V_FMAC_F32_e32_vi
    7208U,	// V_FMAC_F32_e64_gfx10
    7208U,	// V_FMAC_F32_e64_vi
    7464U,	// V_FMAC_F32_sdwa_vi
    184U,	// V_FMAMK_F16_gfx10
    192U,	// V_FMAMK_F32_gfx10
    81462056U,	// V_FMA_F16_gfx10
    81462056U,	// V_FMA_F16_gfx9_gfx9
    72811304U,	// V_FMA_F16_vi
    72811304U,	// V_FMA_F32_gfx10
    72811304U,	// V_FMA_F32_gfx6_gfx7
    72811304U,	// V_FMA_F32_vi
    72811304U,	// V_FMA_F64_gfx10
    72811304U,	// V_FMA_F64_gfx6_gfx7
    72811304U,	// V_FMA_F64_vi
    72811304U,	// V_FMA_LEGACY_F16_gfx9
    72811304U,	// V_FMA_LEGACY_F32_gfx10
    6751016U,	// V_FMA_MIXHI_F16_gfx10
    6751016U,	// V_FMA_MIXHI_F16_vi
    6751016U,	// V_FMA_MIXLO_F16_gfx10
    6751016U,	// V_FMA_MIXLO_F16_vi
    89850664U,	// V_FMA_MIX_F32_gfx10
    89850664U,	// V_FMA_MIX_F32_vi
    5U,	// V_FRACT_F16_dpp8_gfx10
    6425U,	// V_FRACT_F16_dpp_gfx10
    537U,	// V_FRACT_F16_dpp_vi
    0U,	// V_FRACT_F16_e32_gfx10
    0U,	// V_FRACT_F16_e32_vi
    678U,	// V_FRACT_F16_e64_gfx10
    678U,	// V_FRACT_F16_e64_vi
    172454U,	// V_FRACT_F16_sdwa_gfx10
    172454U,	// V_FRACT_F16_sdwa_gfx9
    6814U,	// V_FRACT_F16_sdwa_vi
    5U,	// V_FRACT_F32_dpp8_gfx10
    6425U,	// V_FRACT_F32_dpp_gfx10
    537U,	// V_FRACT_F32_dpp_vi
    0U,	// V_FRACT_F32_e32_gfx10
    0U,	// V_FRACT_F32_e32_gfx6_gfx7
    0U,	// V_FRACT_F32_e32_vi
    678U,	// V_FRACT_F32_e64_gfx10
    678U,	// V_FRACT_F32_e64_gfx6_gfx7
    678U,	// V_FRACT_F32_e64_vi
    172454U,	// V_FRACT_F32_sdwa_gfx10
    172454U,	// V_FRACT_F32_sdwa_gfx9
    6814U,	// V_FRACT_F32_sdwa_vi
    0U,	// V_FRACT_F64_e32_gfx10
    0U,	// V_FRACT_F64_e32_gfx6_gfx7
    0U,	// V_FRACT_F64_e32_vi
    678U,	// V_FRACT_F64_e64_gfx10
    678U,	// V_FRACT_F64_e64_gfx6_gfx7
    678U,	// V_FRACT_F64_e64_vi
    5U,	// V_FREXP_EXP_I16_F16_dpp8_gfx10
    6425U,	// V_FREXP_EXP_I16_F16_dpp_gfx10
    537U,	// V_FREXP_EXP_I16_F16_dpp_vi
    0U,	// V_FREXP_EXP_I16_F16_e32_gfx10
    0U,	// V_FREXP_EXP_I16_F16_e32_vi
    38U,	// V_FREXP_EXP_I16_F16_e64_gfx10
    38U,	// V_FREXP_EXP_I16_F16_e64_vi
    6302U,	// V_FREXP_EXP_I16_F16_sdwa_gfx10
    6302U,	// V_FREXP_EXP_I16_F16_sdwa_gfx9
    6302U,	// V_FREXP_EXP_I16_F16_sdwa_vi
    5U,	// V_FREXP_EXP_I32_F32_dpp8_gfx10
    6425U,	// V_FREXP_EXP_I32_F32_dpp_gfx10
    537U,	// V_FREXP_EXP_I32_F32_dpp_vi
    0U,	// V_FREXP_EXP_I32_F32_e32_gfx10
    0U,	// V_FREXP_EXP_I32_F32_e32_gfx6_gfx7
    0U,	// V_FREXP_EXP_I32_F32_e32_vi
    38U,	// V_FREXP_EXP_I32_F32_e64_gfx10
    38U,	// V_FREXP_EXP_I32_F32_e64_gfx6_gfx7
    38U,	// V_FREXP_EXP_I32_F32_e64_vi
    6302U,	// V_FREXP_EXP_I32_F32_sdwa_gfx10
    6302U,	// V_FREXP_EXP_I32_F32_sdwa_gfx9
    6302U,	// V_FREXP_EXP_I32_F32_sdwa_vi
    0U,	// V_FREXP_EXP_I32_F64_e32_gfx10
    0U,	// V_FREXP_EXP_I32_F64_e32_gfx6_gfx7
    0U,	// V_FREXP_EXP_I32_F64_e32_vi
    38U,	// V_FREXP_EXP_I32_F64_e64_gfx10
    38U,	// V_FREXP_EXP_I32_F64_e64_gfx6_gfx7
    38U,	// V_FREXP_EXP_I32_F64_e64_vi
    5U,	// V_FREXP_MANT_F16_dpp8_gfx10
    6425U,	// V_FREXP_MANT_F16_dpp_gfx10
    537U,	// V_FREXP_MANT_F16_dpp_vi
    0U,	// V_FREXP_MANT_F16_e32_gfx10
    0U,	// V_FREXP_MANT_F16_e32_vi
    678U,	// V_FREXP_MANT_F16_e64_gfx10
    678U,	// V_FREXP_MANT_F16_e64_vi
    172454U,	// V_FREXP_MANT_F16_sdwa_gfx10
    172454U,	// V_FREXP_MANT_F16_sdwa_gfx9
    6814U,	// V_FREXP_MANT_F16_sdwa_vi
    5U,	// V_FREXP_MANT_F32_dpp8_gfx10
    6425U,	// V_FREXP_MANT_F32_dpp_gfx10
    537U,	// V_FREXP_MANT_F32_dpp_vi
    0U,	// V_FREXP_MANT_F32_e32_gfx10
    0U,	// V_FREXP_MANT_F32_e32_gfx6_gfx7
    0U,	// V_FREXP_MANT_F32_e32_vi
    678U,	// V_FREXP_MANT_F32_e64_gfx10
    678U,	// V_FREXP_MANT_F32_e64_gfx6_gfx7
    678U,	// V_FREXP_MANT_F32_e64_vi
    172454U,	// V_FREXP_MANT_F32_sdwa_gfx10
    172454U,	// V_FREXP_MANT_F32_sdwa_gfx9
    6814U,	// V_FREXP_MANT_F32_sdwa_vi
    0U,	// V_FREXP_MANT_F64_e32_gfx10
    0U,	// V_FREXP_MANT_F64_e32_gfx6_gfx7
    0U,	// V_FREXP_MANT_F64_e32_vi
    678U,	// V_FREXP_MANT_F64_e64_gfx10
    678U,	// V_FREXP_MANT_F64_e64_gfx6_gfx7
    678U,	// V_FREXP_MANT_F64_e64_vi
    0U,	// V_INTERP_MOV_F32_e64_gfx10
    0U,	// V_INTERP_MOV_F32_e64_vi
    0U,	// V_INTERP_MOV_F32_gfx10
    0U,	// V_INTERP_MOV_F32_si
    0U,	// V_INTERP_MOV_F32_vi
    7880U,	// V_INTERP_P1LL_F16_gfx10
    7880U,	// V_INTERP_P1LL_F16_vi
    99288008U,	// V_INTERP_P1LV_F16_gfx10
    99288008U,	// V_INTERP_P1LV_F16_vi
    0U,	// V_INTERP_P1_F32_16bank_gfx10
    0U,	// V_INTERP_P1_F32_16bank_si
    0U,	// V_INTERP_P1_F32_16bank_vi
    168392U,	// V_INTERP_P1_F32_e64_gfx10
    168392U,	// V_INTERP_P1_F32_e64_vi
    0U,	// V_INTERP_P1_F32_gfx10
    0U,	// V_INTERP_P1_F32_si
    0U,	// V_INTERP_P1_F32_vi
    107676616U,	// V_INTERP_P2_F16_gfx10
    107676616U,	// V_INTERP_P2_F16_gfx9_gfx9
    107676616U,	// V_INTERP_P2_F16_vi
    168392U,	// V_INTERP_P2_F32_e64_gfx10
    168392U,	// V_INTERP_P2_F32_e64_vi
    0U,	// V_INTERP_P2_F32_gfx10
    0U,	// V_INTERP_P2_F32_si
    0U,	// V_INTERP_P2_F32_vi
    107676616U,	// V_INTERP_P2_LEGACY_F16_gfx9
    4864U,	// V_LDEXP_F16_dpp8_gfx10
    5176U,	// V_LDEXP_F16_dpp_gfx10
    568U,	// V_LDEXP_F16_dpp_vi
    576U,	// V_LDEXP_F16_e32_gfx10
    576U,	// V_LDEXP_F16_e32_vi
    168240U,	// V_LDEXP_F16_e64_gfx10
    168240U,	// V_LDEXP_F16_e64_vi
    63344944U,	// V_LDEXP_F16_sdwa_gfx10
    63344944U,	// V_LDEXP_F16_sdwa_gfx9
    5402928U,	// V_LDEXP_F16_sdwa_vi
    576U,	// V_LDEXP_F32_e32_gfx6_gfx7
    168240U,	// V_LDEXP_F32_e64_gfx10
    168240U,	// V_LDEXP_F32_e64_gfx6_gfx7
    168240U,	// V_LDEXP_F32_e64_vi
    168240U,	// V_LDEXP_F64_gfx10
    168240U,	// V_LDEXP_F64_gfx6_gfx7
    168240U,	// V_LDEXP_F64_vi
    25408U,	// V_LERP_U8_gfx10
    25408U,	// V_LERP_U8_gfx6_gfx7
    25408U,	// V_LERP_U8_vi
    0U,	// V_LOG_CLAMP_F32_e32_gfx6_gfx7
    678U,	// V_LOG_CLAMP_F32_e64_gfx6_gfx7
    5U,	// V_LOG_F16_dpp8_gfx10
    6425U,	// V_LOG_F16_dpp_gfx10
    537U,	// V_LOG_F16_dpp_vi
    0U,	// V_LOG_F16_e32_gfx10
    0U,	// V_LOG_F16_e32_vi
    678U,	// V_LOG_F16_e64_gfx10
    678U,	// V_LOG_F16_e64_vi
    172454U,	// V_LOG_F16_sdwa_gfx10
    172454U,	// V_LOG_F16_sdwa_gfx9
    6814U,	// V_LOG_F16_sdwa_vi
    5U,	// V_LOG_F32_dpp8_gfx10
    6425U,	// V_LOG_F32_dpp_gfx10
    537U,	// V_LOG_F32_dpp_vi
    0U,	// V_LOG_F32_e32_gfx10
    0U,	// V_LOG_F32_e32_gfx6_gfx7
    0U,	// V_LOG_F32_e32_vi
    678U,	// V_LOG_F32_e64_gfx10
    678U,	// V_LOG_F32_e64_gfx6_gfx7
    678U,	// V_LOG_F32_e64_vi
    172454U,	// V_LOG_F32_sdwa_gfx10
    172454U,	// V_LOG_F32_sdwa_gfx9
    6814U,	// V_LOG_F32_sdwa_vi
    537U,	// V_LOG_LEGACY_F32_dpp_vi
    0U,	// V_LOG_LEGACY_F32_e32_gfx7
    0U,	// V_LOG_LEGACY_F32_e32_vi
    678U,	// V_LOG_LEGACY_F32_e64_gfx7
    678U,	// V_LOG_LEGACY_F32_e64_vi
    172454U,	// V_LOG_LEGACY_F32_sdwa_gfx9
    6814U,	// V_LOG_LEGACY_F32_sdwa_vi
    256U,	// V_LSHLREV_B16_dpp_vi
    576U,	// V_LSHLREV_B16_e32_vi
    576U,	// V_LSHLREV_B16_e64_vi
    576U,	// V_LSHLREV_B16_gfx10
    5140784U,	// V_LSHLREV_B16_sdwa_gfx9
    5140784U,	// V_LSHLREV_B16_sdwa_vi
    4864U,	// V_LSHLREV_B32_dpp8_gfx10
    4718848U,	// V_LSHLREV_B32_dpp_gfx10
    256U,	// V_LSHLREV_B32_dpp_vi
    576U,	// V_LSHLREV_B32_e32_gfx10
    576U,	// V_LSHLREV_B32_e32_gfx6_gfx7
    576U,	// V_LSHLREV_B32_e32_vi
    576U,	// V_LSHLREV_B32_e64_gfx10
    576U,	// V_LSHLREV_B32_e64_gfx6_gfx7
    576U,	// V_LSHLREV_B32_e64_vi
    5140784U,	// V_LSHLREV_B32_sdwa_gfx10
    5140784U,	// V_LSHLREV_B32_sdwa_gfx9
    5140784U,	// V_LSHLREV_B32_sdwa_vi
    576U,	// V_LSHLREV_B64_gfx10
    576U,	// V_LSHLREV_B64_vi
    25408U,	// V_LSHL_ADD_U32_gfx10
    25408U,	// V_LSHL_ADD_U32_vi
    576U,	// V_LSHL_B32_e32_gfx6_gfx7
    576U,	// V_LSHL_B32_e64_gfx6_gfx7
    576U,	// V_LSHL_B64_gfx6_gfx7
    25408U,	// V_LSHL_OR_B32_gfx10
    25408U,	// V_LSHL_OR_B32_vi
    256U,	// V_LSHRREV_B16_dpp_vi
    576U,	// V_LSHRREV_B16_e32_vi
    576U,	// V_LSHRREV_B16_e64_vi
    576U,	// V_LSHRREV_B16_gfx10
    5140784U,	// V_LSHRREV_B16_sdwa_gfx9
    5140784U,	// V_LSHRREV_B16_sdwa_vi
    4864U,	// V_LSHRREV_B32_dpp8_gfx10
    4718848U,	// V_LSHRREV_B32_dpp_gfx10
    256U,	// V_LSHRREV_B32_dpp_vi
    576U,	// V_LSHRREV_B32_e32_gfx10
    576U,	// V_LSHRREV_B32_e32_gfx6_gfx7
    576U,	// V_LSHRREV_B32_e32_vi
    576U,	// V_LSHRREV_B32_e64_gfx10
    576U,	// V_LSHRREV_B32_e64_gfx6_gfx7
    576U,	// V_LSHRREV_B32_e64_vi
    5140784U,	// V_LSHRREV_B32_sdwa_gfx10
    5140784U,	// V_LSHRREV_B32_sdwa_gfx9
    5140784U,	// V_LSHRREV_B32_sdwa_vi
    576U,	// V_LSHRREV_B64_gfx10
    576U,	// V_LSHRREV_B64_vi
    576U,	// V_LSHR_B32_e32_gfx6_gfx7
    576U,	// V_LSHR_B32_e64_gfx6_gfx7
    576U,	// V_LSHR_B64_gfx6_gfx7
    8488U,	// V_MAC_F16_dpp_vi
    576U,	// V_MAC_F16_e32_vi
    7208U,	// V_MAC_F16_e64_vi
    7464U,	// V_MAC_F16_sdwa_vi
    7056U,	// V_MAC_F32_dpp8_gfx10
    6037800U,	// V_MAC_F32_dpp_gfx10
    8488U,	// V_MAC_F32_dpp_vi
    576U,	// V_MAC_F32_e32_gfx10
    576U,	// V_MAC_F32_e32_gfx6_gfx7
    576U,	// V_MAC_F32_e32_vi
    7208U,	// V_MAC_F32_e64_gfx10
    7208U,	// V_MAC_F32_e64_gfx6_gfx7
    7208U,	// V_MAC_F32_e64_vi
    7464U,	// V_MAC_F32_sdwa_vi
    4864U,	// V_MAC_LEGACY_F32_dpp8_gfx10
    5128U,	// V_MAC_LEGACY_F32_dpp_gfx10
    576U,	// V_MAC_LEGACY_F32_e32_gfx10
    576U,	// V_MAC_LEGACY_F32_e32_gfx6_gfx7
    168232U,	// V_MAC_LEGACY_F32_e64_gfx10
    168232U,	// V_MAC_LEGACY_F32_e64_gfx6_gfx7
    63344936U,	// V_MAC_LEGACY_F32_sdwa_gfx10
    222016U,	// V_MADAK_F16_vi
    230208U,	// V_MADAK_F32_gfx10
    230208U,	// V_MADAK_F32_gfx6_gfx7
    230208U,	// V_MADAK_F32_vi
    184U,	// V_MADMK_F16_vi
    192U,	// V_MADMK_F32_gfx10
    192U,	// V_MADMK_F32_gfx6_gfx7
    192U,	// V_MADMK_F32_vi
    81462056U,	// V_MAD_F16_gfx9_gfx9
    72811304U,	// V_MAD_F16_vi
    72811304U,	// V_MAD_F32_gfx10
    72811304U,	// V_MAD_F32_gfx6_gfx7
    72811304U,	// V_MAD_F32_vi
    106382224U,	// V_MAD_I16_gfx10
    106382224U,	// V_MAD_I16_gfx9_gfx9
    7103296U,	// V_MAD_I16_vi
    106382224U,	// V_MAD_I32_I16_gfx10
    106382224U,	// V_MAD_I32_I16_vi
    7103296U,	// V_MAD_I32_I24_gfx10
    7103296U,	// V_MAD_I32_I24_gfx6_gfx7
    7103296U,	// V_MAD_I32_I24_vi
    61840U,	// V_MAD_I64_I32_gfx10
    61840U,	// V_MAD_I64_I32_gfx7
    61840U,	// V_MAD_I64_I32_vi
    72811304U,	// V_MAD_LEGACY_F16_gfx9
    72811304U,	// V_MAD_LEGACY_F32_gfx10
    72811304U,	// V_MAD_LEGACY_F32_gfx6_gfx7
    72811304U,	// V_MAD_LEGACY_F32_vi
    7103296U,	// V_MAD_LEGACY_I16_gfx9
    7103296U,	// V_MAD_LEGACY_U16_gfx9
    6751016U,	// V_MAD_MIXHI_F16_vi
    6751016U,	// V_MAD_MIXLO_F16_vi
    89850664U,	// V_MAD_MIX_F32_vi
    106382224U,	// V_MAD_U16_gfx10
    106382224U,	// V_MAD_U16_gfx9_gfx9
    7103296U,	// V_MAD_U16_vi
    106382224U,	// V_MAD_U32_U16_gfx10
    106382224U,	// V_MAD_U32_U16_vi
    7103296U,	// V_MAD_U32_U24_gfx10
    7103296U,	// V_MAD_U32_U24_gfx6_gfx7
    7103296U,	// V_MAD_U32_U24_vi
    61840U,	// V_MAD_U64_U32_gfx10
    61840U,	// V_MAD_U64_U32_gfx7
    61840U,	// V_MAD_U64_U32_vi
    81462056U,	// V_MAX3_F16_gfx10
    81462056U,	// V_MAX3_F16_vi
    72811304U,	// V_MAX3_F32_gfx10
    72811304U,	// V_MAX3_F32_gfx6_gfx7
    72811304U,	// V_MAX3_F32_vi
    106382224U,	// V_MAX3_I16_gfx10
    106382224U,	// V_MAX3_I16_vi
    25408U,	// V_MAX3_I32_gfx10
    25408U,	// V_MAX3_I32_gfx6_gfx7
    25408U,	// V_MAX3_I32_vi
    106382224U,	// V_MAX3_U16_gfx10
    106382224U,	// V_MAX3_U16_vi
    25408U,	// V_MAX3_U32_gfx10
    25408U,	// V_MAX3_U32_gfx6_gfx7
    25408U,	// V_MAX3_U32_vi
    4864U,	// V_MAX_F16_dpp8_gfx10
    5128U,	// V_MAX_F16_dpp_gfx10
    520U,	// V_MAX_F16_dpp_vi
    576U,	// V_MAX_F16_e32_gfx10
    576U,	// V_MAX_F16_e32_vi
    168232U,	// V_MAX_F16_e64_gfx10
    168232U,	// V_MAX_F16_e64_vi
    63344936U,	// V_MAX_F16_sdwa_gfx10
    63344936U,	// V_MAX_F16_sdwa_gfx9
    5402920U,	// V_MAX_F16_sdwa_vi
    4864U,	// V_MAX_F32_dpp8_gfx10
    5128U,	// V_MAX_F32_dpp_gfx10
    520U,	// V_MAX_F32_dpp_vi
    576U,	// V_MAX_F32_e32_gfx10
    576U,	// V_MAX_F32_e32_gfx6_gfx7
    576U,	// V_MAX_F32_e32_vi
    168232U,	// V_MAX_F32_e64_gfx10
    168232U,	// V_MAX_F32_e64_gfx6_gfx7
    168232U,	// V_MAX_F32_e64_vi
    63344936U,	// V_MAX_F32_sdwa_gfx10
    63344936U,	// V_MAX_F32_sdwa_gfx9
    5402920U,	// V_MAX_F32_sdwa_vi
    168232U,	// V_MAX_F64_gfx10
    168232U,	// V_MAX_F64_gfx6_gfx7
    168232U,	// V_MAX_F64_vi
    256U,	// V_MAX_I16_dpp_vi
    576U,	// V_MAX_I16_e32_vi
    576U,	// V_MAX_I16_e64_vi
    576U,	// V_MAX_I16_gfx10
    5140784U,	// V_MAX_I16_sdwa_gfx9
    5140784U,	// V_MAX_I16_sdwa_vi
    4864U,	// V_MAX_I32_dpp8_gfx10
    4718848U,	// V_MAX_I32_dpp_gfx10
    256U,	// V_MAX_I32_dpp_vi
    576U,	// V_MAX_I32_e32_gfx10
    576U,	// V_MAX_I32_e32_gfx6_gfx7
    576U,	// V_MAX_I32_e32_vi
    576U,	// V_MAX_I32_e64_gfx10
    576U,	// V_MAX_I32_e64_gfx6_gfx7
    576U,	// V_MAX_I32_e64_vi
    5140784U,	// V_MAX_I32_sdwa_gfx10
    5140784U,	// V_MAX_I32_sdwa_gfx9
    5140784U,	// V_MAX_I32_sdwa_vi
    576U,	// V_MAX_LEGACY_F32_e32_gfx6_gfx7
    168232U,	// V_MAX_LEGACY_F32_e64_gfx6_gfx7
    256U,	// V_MAX_U16_dpp_vi
    576U,	// V_MAX_U16_e32_vi
    576U,	// V_MAX_U16_e64_vi
    576U,	// V_MAX_U16_gfx10
    5140784U,	// V_MAX_U16_sdwa_gfx9
    5140784U,	// V_MAX_U16_sdwa_vi
    4864U,	// V_MAX_U32_dpp8_gfx10
    4718848U,	// V_MAX_U32_dpp_gfx10
    256U,	// V_MAX_U32_dpp_vi
    576U,	// V_MAX_U32_e32_gfx10
    576U,	// V_MAX_U32_e32_gfx6_gfx7
    576U,	// V_MAX_U32_e32_vi
    576U,	// V_MAX_U32_e64_gfx10
    576U,	// V_MAX_U32_e64_gfx6_gfx7
    576U,	// V_MAX_U32_e64_vi
    5140784U,	// V_MAX_U32_sdwa_gfx10
    5140784U,	// V_MAX_U32_sdwa_gfx9
    5140784U,	// V_MAX_U32_sdwa_vi
    576U,	// V_MBCNT_HI_U32_B32_e32_gfx6_gfx7
    576U,	// V_MBCNT_HI_U32_B32_e64_gfx10
    576U,	// V_MBCNT_HI_U32_B32_e64_gfx6_gfx7
    576U,	// V_MBCNT_HI_U32_B32_e64_vi
    576U,	// V_MBCNT_LO_U32_B32_e32_gfx6_gfx7
    576U,	// V_MBCNT_LO_U32_B32_e64_gfx10
    576U,	// V_MBCNT_LO_U32_B32_e64_gfx6_gfx7
    576U,	// V_MBCNT_LO_U32_B32_e64_vi
    81462056U,	// V_MED3_F16_gfx10
    81462056U,	// V_MED3_F16_vi
    72811304U,	// V_MED3_F32_gfx10
    72811304U,	// V_MED3_F32_gfx6_gfx7
    72811304U,	// V_MED3_F32_vi
    106382224U,	// V_MED3_I16_gfx10
    106382224U,	// V_MED3_I16_vi
    25408U,	// V_MED3_I32_gfx10
    25408U,	// V_MED3_I32_gfx6_gfx7
    25408U,	// V_MED3_I32_vi
    106382224U,	// V_MED3_U16_gfx10
    106382224U,	// V_MED3_U16_vi
    25408U,	// V_MED3_U32_gfx10
    25408U,	// V_MED3_U32_gfx6_gfx7
    25408U,	// V_MED3_U32_vi
    7365440U,	// V_MFMA_F32_16X16X16F16_vi
    7365440U,	// V_MFMA_F32_16X16X1F32_vi
    7365440U,	// V_MFMA_F32_16X16X2BF16_vi
    7365440U,	// V_MFMA_F32_16X16X4F16_vi
    7365440U,	// V_MFMA_F32_16X16X4F32_vi
    7365440U,	// V_MFMA_F32_16X16X8BF16_vi
    7365440U,	// V_MFMA_F32_32X32X1F32_vi
    7365440U,	// V_MFMA_F32_32X32X2BF16_vi
    7365440U,	// V_MFMA_F32_32X32X2F32_vi
    7365440U,	// V_MFMA_F32_32X32X4BF16_vi
    7365440U,	// V_MFMA_F32_32X32X4F16_vi
    7365440U,	// V_MFMA_F32_32X32X8F16_vi
    7365440U,	// V_MFMA_F32_4X4X1F32_vi
    7365440U,	// V_MFMA_F32_4X4X2BF16_vi
    7365440U,	// V_MFMA_F32_4X4X4F16_vi
    7365440U,	// V_MFMA_I32_16X16X16I8_vi
    7365440U,	// V_MFMA_I32_16X16X4I8_vi
    7365440U,	// V_MFMA_I32_32X32X4I8_vi
    7365440U,	// V_MFMA_I32_32X32X8I8_vi
    7365440U,	// V_MFMA_I32_4X4X4I8_vi
    81462056U,	// V_MIN3_F16_gfx10
    81462056U,	// V_MIN3_F16_vi
    72811304U,	// V_MIN3_F32_gfx10
    72811304U,	// V_MIN3_F32_gfx6_gfx7
    72811304U,	// V_MIN3_F32_vi
    106382224U,	// V_MIN3_I16_gfx10
    106382224U,	// V_MIN3_I16_vi
    25408U,	// V_MIN3_I32_gfx10
    25408U,	// V_MIN3_I32_gfx6_gfx7
    25408U,	// V_MIN3_I32_vi
    106382224U,	// V_MIN3_U16_gfx10
    106382224U,	// V_MIN3_U16_vi
    25408U,	// V_MIN3_U32_gfx10
    25408U,	// V_MIN3_U32_gfx6_gfx7
    25408U,	// V_MIN3_U32_vi
    4864U,	// V_MIN_F16_dpp8_gfx10
    5128U,	// V_MIN_F16_dpp_gfx10
    520U,	// V_MIN_F16_dpp_vi
    576U,	// V_MIN_F16_e32_gfx10
    576U,	// V_MIN_F16_e32_vi
    168232U,	// V_MIN_F16_e64_gfx10
    168232U,	// V_MIN_F16_e64_vi
    63344936U,	// V_MIN_F16_sdwa_gfx10
    63344936U,	// V_MIN_F16_sdwa_gfx9
    5402920U,	// V_MIN_F16_sdwa_vi
    4864U,	// V_MIN_F32_dpp8_gfx10
    5128U,	// V_MIN_F32_dpp_gfx10
    520U,	// V_MIN_F32_dpp_vi
    576U,	// V_MIN_F32_e32_gfx10
    576U,	// V_MIN_F32_e32_gfx6_gfx7
    576U,	// V_MIN_F32_e32_vi
    168232U,	// V_MIN_F32_e64_gfx10
    168232U,	// V_MIN_F32_e64_gfx6_gfx7
    168232U,	// V_MIN_F32_e64_vi
    63344936U,	// V_MIN_F32_sdwa_gfx10
    63344936U,	// V_MIN_F32_sdwa_gfx9
    5402920U,	// V_MIN_F32_sdwa_vi
    168232U,	// V_MIN_F64_gfx10
    168232U,	// V_MIN_F64_gfx6_gfx7
    168232U,	// V_MIN_F64_vi
    256U,	// V_MIN_I16_dpp_vi
    576U,	// V_MIN_I16_e32_vi
    576U,	// V_MIN_I16_e64_vi
    576U,	// V_MIN_I16_gfx10
    5140784U,	// V_MIN_I16_sdwa_gfx9
    5140784U,	// V_MIN_I16_sdwa_vi
    4864U,	// V_MIN_I32_dpp8_gfx10
    4718848U,	// V_MIN_I32_dpp_gfx10
    256U,	// V_MIN_I32_dpp_vi
    576U,	// V_MIN_I32_e32_gfx10
    576U,	// V_MIN_I32_e32_gfx6_gfx7
    576U,	// V_MIN_I32_e32_vi
    576U,	// V_MIN_I32_e64_gfx10
    576U,	// V_MIN_I32_e64_gfx6_gfx7
    576U,	// V_MIN_I32_e64_vi
    5140784U,	// V_MIN_I32_sdwa_gfx10
    5140784U,	// V_MIN_I32_sdwa_gfx9
    5140784U,	// V_MIN_I32_sdwa_vi
    576U,	// V_MIN_LEGACY_F32_e32_gfx6_gfx7
    168232U,	// V_MIN_LEGACY_F32_e64_gfx6_gfx7
    256U,	// V_MIN_U16_dpp_vi
    576U,	// V_MIN_U16_e32_vi
    576U,	// V_MIN_U16_e64_vi
    576U,	// V_MIN_U16_gfx10
    5140784U,	// V_MIN_U16_sdwa_gfx9
    5140784U,	// V_MIN_U16_sdwa_vi
    4864U,	// V_MIN_U32_dpp8_gfx10
    4718848U,	// V_MIN_U32_dpp_gfx10
    256U,	// V_MIN_U32_dpp_vi
    576U,	// V_MIN_U32_e32_gfx10
    576U,	// V_MIN_U32_e32_gfx6_gfx7
    576U,	// V_MIN_U32_e32_vi
    576U,	// V_MIN_U32_e64_gfx10
    576U,	// V_MIN_U32_e64_gfx6_gfx7
    576U,	// V_MIN_U32_e64_vi
    5140784U,	// V_MIN_U32_sdwa_gfx10
    5140784U,	// V_MIN_U32_sdwa_gfx9
    5140784U,	// V_MIN_U32_sdwa_vi
    5U,	// V_MOVRELD_B32_dpp8_gfx10
    5905U,	// V_MOVRELD_B32_dpp_gfx10
    0U,	// V_MOVRELD_B32_e32_gfx10
    0U,	// V_MOVRELD_B32_e32_gfx6_gfx7
    0U,	// V_MOVRELD_B32_e32_vi
    0U,	// V_MOVRELD_B32_e64_gfx10
    0U,	// V_MOVRELD_B32_e64_gfx6_gfx7
    0U,	// V_MOVRELD_B32_e64_vi
    6302U,	// V_MOVRELD_B32_sdwa_gfx10
    5U,	// V_MOVRELSD_2_B32_dpp8_gfx10
    5905U,	// V_MOVRELSD_2_B32_dpp_gfx10
    0U,	// V_MOVRELSD_2_B32_e32_gfx10
    0U,	// V_MOVRELSD_2_B32_e64_gfx10
    6302U,	// V_MOVRELSD_2_B32_sdwa_gfx10
    5U,	// V_MOVRELSD_B32_dpp8_gfx10
    5905U,	// V_MOVRELSD_B32_dpp_gfx10
    0U,	// V_MOVRELSD_B32_e32_gfx10
    0U,	// V_MOVRELSD_B32_e32_gfx6_gfx7
    0U,	// V_MOVRELSD_B32_e32_vi
    0U,	// V_MOVRELSD_B32_e64_gfx10
    0U,	// V_MOVRELSD_B32_e64_gfx6_gfx7
    0U,	// V_MOVRELSD_B32_e64_vi
    6302U,	// V_MOVRELSD_B32_sdwa_gfx10
    5U,	// V_MOVRELS_B32_dpp8_gfx10
    5905U,	// V_MOVRELS_B32_dpp_gfx10
    0U,	// V_MOVRELS_B32_e32_gfx10
    0U,	// V_MOVRELS_B32_e32_gfx6_gfx7
    0U,	// V_MOVRELS_B32_e32_vi
    0U,	// V_MOVRELS_B32_e64_gfx10
    0U,	// V_MOVRELS_B32_e64_gfx6_gfx7
    0U,	// V_MOVRELS_B32_e64_vi
    6302U,	// V_MOVRELS_B32_sdwa_gfx10
    5U,	// V_MOV_B32_dpp8_gfx10
    5905U,	// V_MOV_B32_dpp_gfx10
    529U,	// V_MOV_B32_dpp_vi
    0U,	// V_MOV_B32_e32_gfx10
    0U,	// V_MOV_B32_e32_gfx6_gfx7
    0U,	// V_MOV_B32_e32_vi
    0U,	// V_MOV_B32_e64_gfx10
    0U,	// V_MOV_B32_e64_gfx6_gfx7
    0U,	// V_MOV_B32_e64_vi
    6302U,	// V_MOV_B32_sdwa_gfx10
    6302U,	// V_MOV_B32_sdwa_gfx9
    6302U,	// V_MOV_B32_sdwa_vi
    7103296U,	// V_MQSAD_PK_U16_U8_gfx10
    7103296U,	// V_MQSAD_PK_U16_U8_gfx6_gfx7
    7103296U,	// V_MQSAD_PK_U16_U8_vi
    7103296U,	// V_MQSAD_U32_U8_gfx10
    7103296U,	// V_MQSAD_U32_U8_gfx7
    7103296U,	// V_MQSAD_U32_U8_vi
    7103296U,	// V_MSAD_U8_gfx10
    7103296U,	// V_MSAD_U8_gfx6_gfx7
    7103296U,	// V_MSAD_U8_vi
    72811304U,	// V_MULLIT_F32_gfx10
    72811304U,	// V_MULLIT_F32_gfx6_gfx7
    4864U,	// V_MUL_F16_dpp8_gfx10
    5128U,	// V_MUL_F16_dpp_gfx10
    520U,	// V_MUL_F16_dpp_vi
    576U,	// V_MUL_F16_e32_gfx10
    576U,	// V_MUL_F16_e32_vi
    168232U,	// V_MUL_F16_e64_gfx10
    168232U,	// V_MUL_F16_e64_vi
    63344936U,	// V_MUL_F16_sdwa_gfx10
    63344936U,	// V_MUL_F16_sdwa_gfx9
    5402920U,	// V_MUL_F16_sdwa_vi
    4864U,	// V_MUL_F32_dpp8_gfx10
    5128U,	// V_MUL_F32_dpp_gfx10
    520U,	// V_MUL_F32_dpp_vi
    576U,	// V_MUL_F32_e32_gfx10
    576U,	// V_MUL_F32_e32_gfx6_gfx7
    576U,	// V_MUL_F32_e32_vi
    168232U,	// V_MUL_F32_e64_gfx10
    168232U,	// V_MUL_F32_e64_gfx6_gfx7
    168232U,	// V_MUL_F32_e64_vi
    63344936U,	// V_MUL_F32_sdwa_gfx10
    63344936U,	// V_MUL_F32_sdwa_gfx9
    5402920U,	// V_MUL_F32_sdwa_vi
    168232U,	// V_MUL_F64_gfx10
    168232U,	// V_MUL_F64_gfx6_gfx7
    168232U,	// V_MUL_F64_vi
    4864U,	// V_MUL_HI_I32_I24_dpp8_gfx10
    4718848U,	// V_MUL_HI_I32_I24_dpp_gfx10
    256U,	// V_MUL_HI_I32_I24_dpp_vi
    576U,	// V_MUL_HI_I32_I24_e32_gfx10
    576U,	// V_MUL_HI_I32_I24_e32_gfx6_gfx7
    576U,	// V_MUL_HI_I32_I24_e32_vi
    576U,	// V_MUL_HI_I32_I24_e64_gfx10
    576U,	// V_MUL_HI_I32_I24_e64_gfx6_gfx7
    576U,	// V_MUL_HI_I32_I24_e64_vi
    5140784U,	// V_MUL_HI_I32_I24_sdwa_gfx10
    5140784U,	// V_MUL_HI_I32_I24_sdwa_gfx9
    5140784U,	// V_MUL_HI_I32_I24_sdwa_vi
    576U,	// V_MUL_HI_I32_gfx10
    576U,	// V_MUL_HI_I32_gfx6_gfx7
    576U,	// V_MUL_HI_I32_vi
    4864U,	// V_MUL_HI_U32_U24_dpp8_gfx10
    4718848U,	// V_MUL_HI_U32_U24_dpp_gfx10
    256U,	// V_MUL_HI_U32_U24_dpp_vi
    576U,	// V_MUL_HI_U32_U24_e32_gfx10
    576U,	// V_MUL_HI_U32_U24_e32_gfx6_gfx7
    576U,	// V_MUL_HI_U32_U24_e32_vi
    576U,	// V_MUL_HI_U32_U24_e64_gfx10
    576U,	// V_MUL_HI_U32_U24_e64_gfx6_gfx7
    576U,	// V_MUL_HI_U32_U24_e64_vi
    5140784U,	// V_MUL_HI_U32_U24_sdwa_gfx10
    5140784U,	// V_MUL_HI_U32_U24_sdwa_gfx9
    5140784U,	// V_MUL_HI_U32_U24_sdwa_vi
    576U,	// V_MUL_HI_U32_gfx10
    576U,	// V_MUL_HI_U32_gfx6_gfx7
    576U,	// V_MUL_HI_U32_vi
    4864U,	// V_MUL_I32_I24_dpp8_gfx10
    4718848U,	// V_MUL_I32_I24_dpp_gfx10
    256U,	// V_MUL_I32_I24_dpp_vi
    576U,	// V_MUL_I32_I24_e32_gfx10
    576U,	// V_MUL_I32_I24_e32_gfx6_gfx7
    576U,	// V_MUL_I32_I24_e32_vi
    5696U,	// V_MUL_I32_I24_e64_gfx10
    5696U,	// V_MUL_I32_I24_e64_gfx6_gfx7
    5696U,	// V_MUL_I32_I24_e64_vi
    5140784U,	// V_MUL_I32_I24_sdwa_gfx10
    5140784U,	// V_MUL_I32_I24_sdwa_gfx9
    5140784U,	// V_MUL_I32_I24_sdwa_vi
    4864U,	// V_MUL_LEGACY_F32_dpp8_gfx10
    5128U,	// V_MUL_LEGACY_F32_dpp_gfx10
    520U,	// V_MUL_LEGACY_F32_dpp_vi
    576U,	// V_MUL_LEGACY_F32_e32_gfx10
    576U,	// V_MUL_LEGACY_F32_e32_gfx6_gfx7
    576U,	// V_MUL_LEGACY_F32_e32_vi
    168232U,	// V_MUL_LEGACY_F32_e64_gfx10
    168232U,	// V_MUL_LEGACY_F32_e64_gfx6_gfx7
    168232U,	// V_MUL_LEGACY_F32_e64_vi
    63344936U,	// V_MUL_LEGACY_F32_sdwa_gfx10
    63344936U,	// V_MUL_LEGACY_F32_sdwa_gfx9
    5402920U,	// V_MUL_LEGACY_F32_sdwa_vi
    576U,	// V_MUL_LO_I32_gfx10
    576U,	// V_MUL_LO_I32_gfx6_gfx7
    576U,	// V_MUL_LO_I32_vi
    256U,	// V_MUL_LO_U16_dpp_vi
    576U,	// V_MUL_LO_U16_e32_vi
    576U,	// V_MUL_LO_U16_e64_vi
    576U,	// V_MUL_LO_U16_gfx10
    5140784U,	// V_MUL_LO_U16_sdwa_gfx9
    5140784U,	// V_MUL_LO_U16_sdwa_vi
    576U,	// V_MUL_LO_U32_gfx10
    576U,	// V_MUL_LO_U32_gfx6_gfx7
    576U,	// V_MUL_LO_U32_vi
    4864U,	// V_MUL_U32_U24_dpp8_gfx10
    4718848U,	// V_MUL_U32_U24_dpp_gfx10
    256U,	// V_MUL_U32_U24_dpp_vi
    576U,	// V_MUL_U32_U24_e32_gfx10
    576U,	// V_MUL_U32_U24_e32_gfx6_gfx7
    576U,	// V_MUL_U32_U24_e32_vi
    5696U,	// V_MUL_U32_U24_e64_gfx10
    5696U,	// V_MUL_U32_U24_e64_gfx6_gfx7
    5696U,	// V_MUL_U32_U24_e64_vi
    5140784U,	// V_MUL_U32_U24_sdwa_gfx10
    5140784U,	// V_MUL_U32_U24_sdwa_gfx9
    5140784U,	// V_MUL_U32_U24_sdwa_vi
    0U,	// V_NOP_e32_gfx10
    0U,	// V_NOP_e32_gfx6_gfx7
    0U,	// V_NOP_e32_vi
    0U,	// V_NOP_e64_gfx10
    0U,	// V_NOP_e64_gfx6_gfx7
    0U,	// V_NOP_e64_vi
    0U,	// V_NOP_sdwa_gfx10
    0U,	// V_NOP_sdwa_gfx9
    0U,	// V_NOP_sdwa_vi
    5U,	// V_NOT_B32_dpp8_gfx10
    5905U,	// V_NOT_B32_dpp_gfx10
    529U,	// V_NOT_B32_dpp_vi
    0U,	// V_NOT_B32_e32_gfx10
    0U,	// V_NOT_B32_e32_gfx6_gfx7
    0U,	// V_NOT_B32_e32_vi
    0U,	// V_NOT_B32_e64_gfx10
    0U,	// V_NOT_B32_e64_gfx6_gfx7
    0U,	// V_NOT_B32_e64_vi
    6302U,	// V_NOT_B32_sdwa_gfx10
    6302U,	// V_NOT_B32_sdwa_gfx9
    6302U,	// V_NOT_B32_sdwa_vi
    25408U,	// V_OR3_B32_gfx10
    25408U,	// V_OR3_B32_vi
    4864U,	// V_OR_B32_dpp8_gfx10
    4718848U,	// V_OR_B32_dpp_gfx10
    256U,	// V_OR_B32_dpp_vi
    576U,	// V_OR_B32_e32_gfx10
    576U,	// V_OR_B32_e32_gfx6_gfx7
    576U,	// V_OR_B32_e32_vi
    576U,	// V_OR_B32_e64_gfx10
    576U,	// V_OR_B32_e64_gfx6_gfx7
    576U,	// V_OR_B32_e64_vi
    5140784U,	// V_OR_B32_sdwa_gfx10
    5140784U,	// V_OR_B32_sdwa_gfx9
    5140784U,	// V_OR_B32_sdwa_vi
    144680U,	// V_PACK_B32_F16_gfx10
    144680U,	// V_PACK_B32_F16_vi
    213904U,	// V_PERMLANE16_B32_gfx10
    213904U,	// V_PERMLANEX16_B32_gfx10
    25408U,	// V_PERM_B32_gfx10
    25408U,	// V_PERM_B32_vi
    0U,	// V_PIPEFLUSH_e32_gfx10
    0U,	// V_PIPEFLUSH_e64_gfx10
    0U,	// V_PIPEFLUSH_sdwa_gfx10
    243088U,	// V_PK_ADD_F16_gfx10
    243088U,	// V_PK_ADD_F16_vi
    243088U,	// V_PK_ADD_I16_gfx10
    243088U,	// V_PK_ADD_I16_vi
    243088U,	// V_PK_ADD_U16_gfx10
    243088U,	// V_PK_ADD_U16_vi
    243088U,	// V_PK_ASHRREV_I16_gfx10
    243088U,	// V_PK_ASHRREV_I16_vi
    576U,	// V_PK_FMAC_F16_e32_gfx10
    576U,	// V_PK_FMAC_F16_e32_vi
    6505360U,	// V_PK_FMA_F16_gfx10
    6505360U,	// V_PK_FMA_F16_vi
    243088U,	// V_PK_LSHLREV_B16_gfx10
    243088U,	// V_PK_LSHLREV_B16_vi
    243088U,	// V_PK_LSHRREV_B16_gfx10
    243088U,	// V_PK_LSHRREV_B16_vi
    6505360U,	// V_PK_MAD_I16_gfx10
    6505360U,	// V_PK_MAD_I16_vi
    6505360U,	// V_PK_MAD_U16_gfx10
    6505360U,	// V_PK_MAD_U16_vi
    243088U,	// V_PK_MAX_F16_gfx10
    243088U,	// V_PK_MAX_F16_vi
    243088U,	// V_PK_MAX_I16_gfx10
    243088U,	// V_PK_MAX_I16_vi
    243088U,	// V_PK_MAX_U16_gfx10
    243088U,	// V_PK_MAX_U16_vi
    243088U,	// V_PK_MIN_F16_gfx10
    243088U,	// V_PK_MIN_F16_vi
    243088U,	// V_PK_MIN_I16_gfx10
    243088U,	// V_PK_MIN_I16_vi
    243088U,	// V_PK_MIN_U16_gfx10
    243088U,	// V_PK_MIN_U16_vi
    243088U,	// V_PK_MUL_F16_gfx10
    243088U,	// V_PK_MUL_F16_vi
    243088U,	// V_PK_MUL_LO_U16_gfx10
    243088U,	// V_PK_MUL_LO_U16_vi
    243088U,	// V_PK_SUB_I16_gfx10
    243088U,	// V_PK_SUB_I16_vi
    243088U,	// V_PK_SUB_U16_gfx10
    243088U,	// V_PK_SUB_U16_vi
    7103296U,	// V_QSAD_PK_U16_U8_gfx10
    7103296U,	// V_QSAD_PK_U16_U8_gfx7
    7103296U,	// V_QSAD_PK_U16_U8_vi
    0U,	// V_RCP_CLAMP_F32_e32_gfx6_gfx7
    678U,	// V_RCP_CLAMP_F32_e64_gfx6_gfx7
    0U,	// V_RCP_CLAMP_F64_e32_gfx6_gfx7
    678U,	// V_RCP_CLAMP_F64_e64_gfx6_gfx7
    5U,	// V_RCP_F16_dpp8_gfx10
    6425U,	// V_RCP_F16_dpp_gfx10
    537U,	// V_RCP_F16_dpp_vi
    0U,	// V_RCP_F16_e32_gfx10
    0U,	// V_RCP_F16_e32_vi
    678U,	// V_RCP_F16_e64_gfx10
    678U,	// V_RCP_F16_e64_vi
    172454U,	// V_RCP_F16_sdwa_gfx10
    172454U,	// V_RCP_F16_sdwa_gfx9
    6814U,	// V_RCP_F16_sdwa_vi
    5U,	// V_RCP_F32_dpp8_gfx10
    6425U,	// V_RCP_F32_dpp_gfx10
    537U,	// V_RCP_F32_dpp_vi
    0U,	// V_RCP_F32_e32_gfx10
    0U,	// V_RCP_F32_e32_gfx6_gfx7
    0U,	// V_RCP_F32_e32_vi
    678U,	// V_RCP_F32_e64_gfx10
    678U,	// V_RCP_F32_e64_gfx6_gfx7
    678U,	// V_RCP_F32_e64_vi
    172454U,	// V_RCP_F32_sdwa_gfx10
    172454U,	// V_RCP_F32_sdwa_gfx9
    6814U,	// V_RCP_F32_sdwa_vi
    0U,	// V_RCP_F64_e32_gfx10
    0U,	// V_RCP_F64_e32_gfx6_gfx7
    0U,	// V_RCP_F64_e32_vi
    678U,	// V_RCP_F64_e64_gfx10
    678U,	// V_RCP_F64_e64_gfx6_gfx7
    678U,	// V_RCP_F64_e64_vi
    5U,	// V_RCP_IFLAG_F32_dpp8_gfx10
    6425U,	// V_RCP_IFLAG_F32_dpp_gfx10
    537U,	// V_RCP_IFLAG_F32_dpp_vi
    0U,	// V_RCP_IFLAG_F32_e32_gfx10
    0U,	// V_RCP_IFLAG_F32_e32_gfx6_gfx7
    0U,	// V_RCP_IFLAG_F32_e32_vi
    678U,	// V_RCP_IFLAG_F32_e64_gfx10
    678U,	// V_RCP_IFLAG_F32_e64_gfx6_gfx7
    678U,	// V_RCP_IFLAG_F32_e64_vi
    172454U,	// V_RCP_IFLAG_F32_sdwa_gfx10
    172454U,	// V_RCP_IFLAG_F32_sdwa_gfx9
    6814U,	// V_RCP_IFLAG_F32_sdwa_vi
    0U,	// V_RCP_LEGACY_F32_e32_gfx6_gfx7
    678U,	// V_RCP_LEGACY_F32_e64_gfx6_gfx7
    0U,	// V_READFIRSTLANE_B32
    576U,	// V_READLANE_B32_gfx10
    576U,	// V_READLANE_B32_gfx6_gfx7
    576U,	// V_READLANE_B32_vi
    5U,	// V_RNDNE_F16_dpp8_gfx10
    6425U,	// V_RNDNE_F16_dpp_gfx10
    537U,	// V_RNDNE_F16_dpp_vi
    0U,	// V_RNDNE_F16_e32_gfx10
    0U,	// V_RNDNE_F16_e32_vi
    678U,	// V_RNDNE_F16_e64_gfx10
    678U,	// V_RNDNE_F16_e64_vi
    172454U,	// V_RNDNE_F16_sdwa_gfx10
    172454U,	// V_RNDNE_F16_sdwa_gfx9
    6814U,	// V_RNDNE_F16_sdwa_vi
    5U,	// V_RNDNE_F32_dpp8_gfx10
    6425U,	// V_RNDNE_F32_dpp_gfx10
    537U,	// V_RNDNE_F32_dpp_vi
    0U,	// V_RNDNE_F32_e32_gfx10
    0U,	// V_RNDNE_F32_e32_gfx6_gfx7
    0U,	// V_RNDNE_F32_e32_vi
    678U,	// V_RNDNE_F32_e64_gfx10
    678U,	// V_RNDNE_F32_e64_gfx6_gfx7
    678U,	// V_RNDNE_F32_e64_vi
    172454U,	// V_RNDNE_F32_sdwa_gfx10
    172454U,	// V_RNDNE_F32_sdwa_gfx9
    6814U,	// V_RNDNE_F32_sdwa_vi
    0U,	// V_RNDNE_F64_e32_gfx10
    0U,	// V_RNDNE_F64_e32_gfx7
    0U,	// V_RNDNE_F64_e32_vi
    678U,	// V_RNDNE_F64_e64_gfx10
    678U,	// V_RNDNE_F64_e64_gfx7
    678U,	// V_RNDNE_F64_e64_vi
    0U,	// V_RSQ_CLAMP_F32_e32_gfx6_gfx7
    678U,	// V_RSQ_CLAMP_F32_e64_gfx6_gfx7
    0U,	// V_RSQ_CLAMP_F64_e32_gfx6_gfx7
    678U,	// V_RSQ_CLAMP_F64_e64_gfx6_gfx7
    5U,	// V_RSQ_F16_dpp8_gfx10
    6425U,	// V_RSQ_F16_dpp_gfx10
    537U,	// V_RSQ_F16_dpp_vi
    0U,	// V_RSQ_F16_e32_gfx10
    0U,	// V_RSQ_F16_e32_vi
    678U,	// V_RSQ_F16_e64_gfx10
    678U,	// V_RSQ_F16_e64_vi
    172454U,	// V_RSQ_F16_sdwa_gfx10
    172454U,	// V_RSQ_F16_sdwa_gfx9
    6814U,	// V_RSQ_F16_sdwa_vi
    5U,	// V_RSQ_F32_dpp8_gfx10
    6425U,	// V_RSQ_F32_dpp_gfx10
    537U,	// V_RSQ_F32_dpp_vi
    0U,	// V_RSQ_F32_e32_gfx10
    0U,	// V_RSQ_F32_e32_gfx6_gfx7
    0U,	// V_RSQ_F32_e32_vi
    678U,	// V_RSQ_F32_e64_gfx10
    678U,	// V_RSQ_F32_e64_gfx6_gfx7
    678U,	// V_RSQ_F32_e64_vi
    172454U,	// V_RSQ_F32_sdwa_gfx10
    172454U,	// V_RSQ_F32_sdwa_gfx9
    6814U,	// V_RSQ_F32_sdwa_vi
    0U,	// V_RSQ_F64_e32_gfx10
    0U,	// V_RSQ_F64_e32_gfx6_gfx7
    0U,	// V_RSQ_F64_e32_vi
    678U,	// V_RSQ_F64_e64_gfx10
    678U,	// V_RSQ_F64_e64_gfx6_gfx7
    678U,	// V_RSQ_F64_e64_vi
    0U,	// V_RSQ_LEGACY_F32_e32_gfx6_gfx7
    678U,	// V_RSQ_LEGACY_F32_e64_gfx6_gfx7
    7103296U,	// V_SAD_HI_U8_gfx10
    7103296U,	// V_SAD_HI_U8_gfx6_gfx7
    7103296U,	// V_SAD_HI_U8_vi
    7103296U,	// V_SAD_U16_gfx10
    7103296U,	// V_SAD_U16_gfx6_gfx7
    7103296U,	// V_SAD_U16_vi
    7103296U,	// V_SAD_U32_gfx10
    7103296U,	// V_SAD_U32_gfx6_gfx7
    7103296U,	// V_SAD_U32_vi
    7103296U,	// V_SAD_U8_gfx10
    7103296U,	// V_SAD_U8_gfx6_gfx7
    7103296U,	// V_SAD_U8_vi
    5U,	// V_SAT_PK_U8_I16_dpp8_gfx10
    5905U,	// V_SAT_PK_U8_I16_dpp_gfx10
    529U,	// V_SAT_PK_U8_I16_dpp_vi
    0U,	// V_SAT_PK_U8_I16_e32_gfx10
    0U,	// V_SAT_PK_U8_I16_e32_vi
    0U,	// V_SAT_PK_U8_I16_e64_gfx10
    0U,	// V_SAT_PK_U8_I16_e64_vi
    6302U,	// V_SAT_PK_U8_I16_sdwa_gfx10
    6302U,	// V_SAT_PK_U8_I16_sdwa_gfx9
    6302U,	// V_SAT_PK_U8_I16_sdwa_vi
    529U,	// V_SCREEN_PARTITION_4SE_B32_dpp_gfx9
    0U,	// V_SCREEN_PARTITION_4SE_B32_e32_vi
    0U,	// V_SCREEN_PARTITION_4SE_B32_e64_vi
    6302U,	// V_SCREEN_PARTITION_4SE_B32_sdwa_gfx9
    5U,	// V_SIN_F16_dpp8_gfx10
    6425U,	// V_SIN_F16_dpp_gfx10
    537U,	// V_SIN_F16_dpp_vi
    0U,	// V_SIN_F16_e32_gfx10
    0U,	// V_SIN_F16_e32_vi
    678U,	// V_SIN_F16_e64_gfx10
    678U,	// V_SIN_F16_e64_vi
    172454U,	// V_SIN_F16_sdwa_gfx10
    172454U,	// V_SIN_F16_sdwa_gfx9
    6814U,	// V_SIN_F16_sdwa_vi
    5U,	// V_SIN_F32_dpp8_gfx10
    6425U,	// V_SIN_F32_dpp_gfx10
    537U,	// V_SIN_F32_dpp_vi
    0U,	// V_SIN_F32_e32_gfx10
    0U,	// V_SIN_F32_e32_gfx6_gfx7
    0U,	// V_SIN_F32_e32_vi
    678U,	// V_SIN_F32_e64_gfx10
    678U,	// V_SIN_F32_e64_gfx6_gfx7
    678U,	// V_SIN_F32_e64_vi
    172454U,	// V_SIN_F32_sdwa_gfx10
    172454U,	// V_SIN_F32_sdwa_gfx9
    6814U,	// V_SIN_F32_sdwa_vi
    5U,	// V_SQRT_F16_dpp8_gfx10
    6425U,	// V_SQRT_F16_dpp_gfx10
    537U,	// V_SQRT_F16_dpp_vi
    0U,	// V_SQRT_F16_e32_gfx10
    0U,	// V_SQRT_F16_e32_vi
    678U,	// V_SQRT_F16_e64_gfx10
    678U,	// V_SQRT_F16_e64_vi
    172454U,	// V_SQRT_F16_sdwa_gfx10
    172454U,	// V_SQRT_F16_sdwa_gfx9
    6814U,	// V_SQRT_F16_sdwa_vi
    5U,	// V_SQRT_F32_dpp8_gfx10
    6425U,	// V_SQRT_F32_dpp_gfx10
    537U,	// V_SQRT_F32_dpp_vi
    0U,	// V_SQRT_F32_e32_gfx10
    0U,	// V_SQRT_F32_e32_gfx6_gfx7
    0U,	// V_SQRT_F32_e32_vi
    678U,	// V_SQRT_F32_e64_gfx10
    678U,	// V_SQRT_F32_e64_gfx6_gfx7
    678U,	// V_SQRT_F32_e64_vi
    172454U,	// V_SQRT_F32_sdwa_gfx10
    172454U,	// V_SQRT_F32_sdwa_gfx9
    6814U,	// V_SQRT_F32_sdwa_vi
    0U,	// V_SQRT_F64_e32_gfx10
    0U,	// V_SQRT_F64_e32_gfx6_gfx7
    0U,	// V_SQRT_F64_e32_vi
    678U,	// V_SQRT_F64_e64_gfx10
    678U,	// V_SQRT_F64_e64_gfx6_gfx7
    678U,	// V_SQRT_F64_e64_vi
    0U,	// V_SUBBREV_CO_U32_dpp_gfx9
    4160U,	// V_SUBBREV_CO_U32_e32_gfx9
    61840U,	// V_SUBBREV_CO_U32_e64_gfx9
    54927408U,	// V_SUBBREV_CO_U32_sdwa_gfx9
    0U,	// V_SUBBREV_U32_dpp_vi
    4160U,	// V_SUBBREV_U32_e32_gfx6_gfx7
    4160U,	// V_SUBBREV_U32_e32_vi
    61840U,	// V_SUBBREV_U32_e64_gfx6_gfx7
    61840U,	// V_SUBBREV_U32_e64_vi
    54927408U,	// V_SUBBREV_U32_sdwa_vi
    0U,	// V_SUBB_CO_U32_dpp_gfx9
    4160U,	// V_SUBB_CO_U32_e32_gfx9
    61840U,	// V_SUBB_CO_U32_e64_gfx9
    54927408U,	// V_SUBB_CO_U32_sdwa_gfx9
    0U,	// V_SUBB_U32_dpp_vi
    4160U,	// V_SUBB_U32_e32_gfx6_gfx7
    4160U,	// V_SUBB_U32_e32_vi
    61840U,	// V_SUBB_U32_e64_gfx6_gfx7
    61840U,	// V_SUBB_U32_e64_vi
    54927408U,	// V_SUBB_U32_sdwa_vi
    147712U,	// V_SUBREV_CO_CI_U32_dpp8_gfx10
    152064U,	// V_SUBREV_CO_CI_U32_dpp8_w32_gfx10
    147456U,	// V_SUBREV_CO_CI_U32_dpp8_w64_gfx10
    4718848U,	// V_SUBREV_CO_CI_U32_dpp_gfx10
    4723200U,	// V_SUBREV_CO_CI_U32_dpp_w32_gfx10
    4718592U,	// V_SUBREV_CO_CI_U32_dpp_w64_gfx10
    576U,	// V_SUBREV_CO_CI_U32_e32_gfx10
    61840U,	// V_SUBREV_CO_CI_U32_e64_gfx10
    54927664U,	// V_SUBREV_CO_CI_U32_sdwa_gfx10
    54932016U,	// V_SUBREV_CO_CI_U32_sdwa_w32_gfx10
    54927408U,	// V_SUBREV_CO_CI_U32_sdwa_w64_gfx10
    256U,	// V_SUBREV_CO_U32_dpp_gfx9
    576U,	// V_SUBREV_CO_U32_e32_gfx9
    5U,	// V_SUBREV_CO_U32_e64_gfx10
    5U,	// V_SUBREV_CO_U32_e64_gfx9
    5140784U,	// V_SUBREV_CO_U32_sdwa_gfx9
    4864U,	// V_SUBREV_F16_dpp8_gfx10
    5128U,	// V_SUBREV_F16_dpp_gfx10
    520U,	// V_SUBREV_F16_dpp_vi
    576U,	// V_SUBREV_F16_e32_gfx10
    576U,	// V_SUBREV_F16_e32_vi
    168232U,	// V_SUBREV_F16_e64_gfx10
    168232U,	// V_SUBREV_F16_e64_vi
    63344936U,	// V_SUBREV_F16_sdwa_gfx10
    63344936U,	// V_SUBREV_F16_sdwa_gfx9
    5402920U,	// V_SUBREV_F16_sdwa_vi
    4864U,	// V_SUBREV_F32_dpp8_gfx10
    5128U,	// V_SUBREV_F32_dpp_gfx10
    520U,	// V_SUBREV_F32_dpp_vi
    576U,	// V_SUBREV_F32_e32_gfx10
    576U,	// V_SUBREV_F32_e32_gfx6_gfx7
    576U,	// V_SUBREV_F32_e32_vi
    168232U,	// V_SUBREV_F32_e64_gfx10
    168232U,	// V_SUBREV_F32_e64_gfx6_gfx7
    168232U,	// V_SUBREV_F32_e64_vi
    63344936U,	// V_SUBREV_F32_sdwa_gfx10
    63344936U,	// V_SUBREV_F32_sdwa_gfx9
    5402920U,	// V_SUBREV_F32_sdwa_vi
    576U,	// V_SUBREV_I32_e32_gfx6_gfx7
    5U,	// V_SUBREV_I32_e64_gfx6_gfx7
    4864U,	// V_SUBREV_NC_U32_dpp8_gfx10
    4718848U,	// V_SUBREV_NC_U32_dpp_gfx10
    576U,	// V_SUBREV_NC_U32_e32_gfx10
    5696U,	// V_SUBREV_NC_U32_e64_gfx10
    5140784U,	// V_SUBREV_NC_U32_sdwa_gfx10
    256U,	// V_SUBREV_U16_dpp_vi
    576U,	// V_SUBREV_U16_e32_vi
    5696U,	// V_SUBREV_U16_e64_vi
    5140784U,	// V_SUBREV_U16_sdwa_gfx9
    5140784U,	// V_SUBREV_U16_sdwa_vi
    256U,	// V_SUBREV_U32_dpp_gfx9
    256U,	// V_SUBREV_U32_dpp_vi
    576U,	// V_SUBREV_U32_e32_gfx9
    576U,	// V_SUBREV_U32_e32_vi
    5696U,	// V_SUBREV_U32_e64_gfx9
    5U,	// V_SUBREV_U32_e64_vi
    5140784U,	// V_SUBREV_U32_sdwa_gfx9
    5140784U,	// V_SUBREV_U32_sdwa_vi
    147712U,	// V_SUB_CO_CI_U32_dpp8_gfx10
    152064U,	// V_SUB_CO_CI_U32_dpp8_w32_gfx10
    147456U,	// V_SUB_CO_CI_U32_dpp8_w64_gfx10
    4718848U,	// V_SUB_CO_CI_U32_dpp_gfx10
    4723200U,	// V_SUB_CO_CI_U32_dpp_w32_gfx10
    4718592U,	// V_SUB_CO_CI_U32_dpp_w64_gfx10
    576U,	// V_SUB_CO_CI_U32_e32_gfx10
    61840U,	// V_SUB_CO_CI_U32_e64_gfx10
    54927664U,	// V_SUB_CO_CI_U32_sdwa_gfx10
    54932016U,	// V_SUB_CO_CI_U32_sdwa_w32_gfx10
    54927408U,	// V_SUB_CO_CI_U32_sdwa_w64_gfx10
    256U,	// V_SUB_CO_U32_dpp_gfx9
    576U,	// V_SUB_CO_U32_e32_gfx9
    5U,	// V_SUB_CO_U32_e64_gfx10
    5U,	// V_SUB_CO_U32_e64_gfx9
    5140784U,	// V_SUB_CO_U32_sdwa_gfx9
    4864U,	// V_SUB_F16_dpp8_gfx10
    5128U,	// V_SUB_F16_dpp_gfx10
    520U,	// V_SUB_F16_dpp_vi
    576U,	// V_SUB_F16_e32_gfx10
    576U,	// V_SUB_F16_e32_vi
    168232U,	// V_SUB_F16_e64_gfx10
    168232U,	// V_SUB_F16_e64_vi
    63344936U,	// V_SUB_F16_sdwa_gfx10
    63344936U,	// V_SUB_F16_sdwa_gfx9
    5402920U,	// V_SUB_F16_sdwa_vi
    4864U,	// V_SUB_F32_dpp8_gfx10
    5128U,	// V_SUB_F32_dpp_gfx10
    520U,	// V_SUB_F32_dpp_vi
    576U,	// V_SUB_F32_e32_gfx10
    576U,	// V_SUB_F32_e32_gfx6_gfx7
    576U,	// V_SUB_F32_e32_vi
    168232U,	// V_SUB_F32_e64_gfx10
    168232U,	// V_SUB_F32_e64_gfx6_gfx7
    168232U,	// V_SUB_F32_e64_vi
    63344936U,	// V_SUB_F32_sdwa_gfx10
    63344936U,	// V_SUB_F32_sdwa_gfx9
    5402920U,	// V_SUB_F32_sdwa_vi
    144784U,	// V_SUB_I16_vi
    576U,	// V_SUB_I32_e32_gfx6_gfx7
    5U,	// V_SUB_I32_e64_gfx6_gfx7
    5696U,	// V_SUB_I32_vi
    144784U,	// V_SUB_NC_I16_gfx10
    5696U,	// V_SUB_NC_I32_gfx10
    5696U,	// V_SUB_NC_U16_gfx10
    4864U,	// V_SUB_NC_U32_dpp8_gfx10
    4718848U,	// V_SUB_NC_U32_dpp_gfx10
    576U,	// V_SUB_NC_U32_e32_gfx10
    5696U,	// V_SUB_NC_U32_e64_gfx10
    5140784U,	// V_SUB_NC_U32_sdwa_gfx10
    256U,	// V_SUB_U16_dpp_vi
    576U,	// V_SUB_U16_e32_vi
    5696U,	// V_SUB_U16_e64_vi
    5140784U,	// V_SUB_U16_sdwa_gfx9
    5140784U,	// V_SUB_U16_sdwa_vi
    256U,	// V_SUB_U32_dpp_gfx9
    256U,	// V_SUB_U32_dpp_vi
    576U,	// V_SUB_U32_e32_gfx9
    576U,	// V_SUB_U32_e32_vi
    5696U,	// V_SUB_U32_e64_gfx9
    5U,	// V_SUB_U32_e64_vi
    5140784U,	// V_SUB_U32_sdwa_gfx9
    5140784U,	// V_SUB_U32_sdwa_vi
    0U,	// V_SWAPREL_B32_gfx10
    0U,	// V_SWAP_B32_gfx10
    0U,	// V_SWAP_B32_vi
    168240U,	// V_TRIG_PREOP_F64_gfx10
    168240U,	// V_TRIG_PREOP_F64_gfx6_gfx7
    168240U,	// V_TRIG_PREOP_F64_vi
    5U,	// V_TRUNC_F16_dpp8_gfx10
    6425U,	// V_TRUNC_F16_dpp_gfx10
    537U,	// V_TRUNC_F16_dpp_vi
    0U,	// V_TRUNC_F16_e32_gfx10
    0U,	// V_TRUNC_F16_e32_vi
    678U,	// V_TRUNC_F16_e64_gfx10
    678U,	// V_TRUNC_F16_e64_vi
    172454U,	// V_TRUNC_F16_sdwa_gfx10
    172454U,	// V_TRUNC_F16_sdwa_gfx9
    6814U,	// V_TRUNC_F16_sdwa_vi
    5U,	// V_TRUNC_F32_dpp8_gfx10
    6425U,	// V_TRUNC_F32_dpp_gfx10
    537U,	// V_TRUNC_F32_dpp_vi
    0U,	// V_TRUNC_F32_e32_gfx10
    0U,	// V_TRUNC_F32_e32_gfx6_gfx7
    0U,	// V_TRUNC_F32_e32_vi
    678U,	// V_TRUNC_F32_e64_gfx10
    678U,	// V_TRUNC_F32_e64_gfx6_gfx7
    678U,	// V_TRUNC_F32_e64_vi
    172454U,	// V_TRUNC_F32_sdwa_gfx10
    172454U,	// V_TRUNC_F32_sdwa_gfx9
    6814U,	// V_TRUNC_F32_sdwa_vi
    0U,	// V_TRUNC_F64_e32_gfx10
    0U,	// V_TRUNC_F64_e32_gfx7
    0U,	// V_TRUNC_F64_e32_vi
    678U,	// V_TRUNC_F64_e64_gfx10
    678U,	// V_TRUNC_F64_e64_gfx7
    678U,	// V_TRUNC_F64_e64_vi
    576U,	// V_WRITELANE_B32_gfx10
    576U,	// V_WRITELANE_B32_gfx6_gfx7
    576U,	// V_WRITELANE_B32_vi
    25408U,	// V_XAD_U32_gfx10
    25408U,	// V_XAD_U32_vi
    4864U,	// V_XNOR_B32_dpp8_gfx10
    4718848U,	// V_XNOR_B32_dpp_gfx10
    256U,	// V_XNOR_B32_dpp_vi
    576U,	// V_XNOR_B32_e32_gfx10
    576U,	// V_XNOR_B32_e32_vi
    576U,	// V_XNOR_B32_e64_gfx10
    576U,	// V_XNOR_B32_e64_vi
    5140784U,	// V_XNOR_B32_sdwa_gfx10
    5140784U,	// V_XNOR_B32_sdwa_gfx9
    5140784U,	// V_XNOR_B32_sdwa_vi
    25408U,	// V_XOR3_B32_gfx10
    4864U,	// V_XOR_B32_dpp8_gfx10
    4718848U,	// V_XOR_B32_dpp_gfx10
    256U,	// V_XOR_B32_dpp_vi
    576U,	// V_XOR_B32_e32_gfx10
    576U,	// V_XOR_B32_e32_gfx6_gfx7
    576U,	// V_XOR_B32_e32_vi
    576U,	// V_XOR_B32_e64_gfx10
    576U,	// V_XOR_B32_e64_gfx6_gfx7
    576U,	// V_XOR_B32_e64_vi
    5140784U,	// V_XOR_B32_sdwa_gfx10
    5140784U,	// V_XOR_B32_sdwa_gfx9
    5140784U,	// V_XOR_B32_sdwa_vi
  };

  O << "\t";

  // Emit the opcode for the instruction.
  uint64_t Bits = 0;
  Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
  Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
  assert(Bits != 0 && "Cannot print this instruction.");
  O << AsmStrs+(Bits & 65535)-1;


  // Fragment 0 encoded into 5 bits for 19 unique commands.
  switch ((Bits >> 16) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
    return;
    break;
  case 1:
    // ADJCALLSTACKDOWN, ADJCALLSTACKUP, ATOMIC_FENCE, BUFFER_ATOMIC_ADD_ADDR...
    printOperand(MI, 0, STI, O);
    break;
  case 2:
    // EXP, EXP_DONE, EXP_DONE_gfx10, EXP_DONE_si, EXP_DONE_vi, EXP_gfx10, EX...
    printExpTgt(MI, 0, STI, O);
    O << ' ';
    printExpSrc0(MI, 1, STI, O);
    O << ", ";
    printExpSrc1(MI, 2, STI, O);
    O << ", ";
    printExpSrc2(MI, 3, STI, O);
    O << ", ";
    printExpSrc3(MI, 4, STI, O);
    break;
  case 3:
    // SI_ILLEGAL_COPY, IMAGE_ATOMIC_ADD_V1_V2_nsa_gfx10, IMAGE_ATOMIC_ADD_V1...
    printOperand(MI, 1, STI, O);
    break;
  case 4:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_ADD_F16_dpp, V_ADD_F32_dpp, V_ADD_...
    printVOPDst(MI, 0, STI, O);
    break;
  case 5:
    // V_MOVRELD_B32_dpp, V_MOVRELSD_2_B32_dpp, V_MOVRELSD_B32_dpp
    printOperand(MI, 2, STI, O);
    O << ' ';
    printDPPCtrl(MI, 3, STI, O);
    printRowMask(MI, 4, STI, O);
    printBankMask(MI, 5, STI, O);
    printBoundCtrl(MI, 6, STI, O);
    return;
    break;
  case 6:
    // DS_GWS_SEMA_P_gfx10, DS_GWS_SEMA_P_gfx6_gfx7, DS_GWS_SEMA_P_vi, DS_GWS...
    printOffset(MI, 0, STI, O);
    O << " gds";
    return;
    break;
  case 7:
    // S_BRANCH, S_BRANCH_pad_s_nop, S_CBRANCH_CDBGSYS, S_CBRANCH_CDBGSYS_AND...
    printOperand(MI, Address, 0, STI, O);
    return;
    break;
  case 8:
    // S_CLAUSE, S_INST_PREFETCH, S_ROUND_MODE, S_TTRACEDATA_IMM, S_VERSION_g...
    printU16ImmOperand(MI, 0, STI, O);
    return;
    break;
  case 9:
    // S_ENDPGM
    printEndpgm(MI, 0, STI, O);
    return;
    break;
  case 10:
    // S_SENDMSG, S_SENDMSGHALT
    printSendMsg(MI, 0, STI, O);
    return;
    break;
  case 11:
    // S_SETREG_B32_gfx10, S_SETREG_B32_gfx6_gfx7, S_SETREG_B32_vi, S_SETREG_...
    printHwreg(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 12:
    // S_SET_GPR_IDX_MODE
    printVGPRIndexMode(MI, 0, STI, O);
    return;
    break;
  case 13:
    // S_WAITCNT
    printWaitFlag(MI, 0, STI, O);
    return;
    break;
  case 14:
    // V_CMPX_CLASS_F16_e64_gfx10, V_CMPX_CLASS_F16_sdwa_gfx10, V_CMPX_CLASS_...
    printOperandAndFPInputMods(MI, 0, STI, O);
    O << ", ";
    break;
  case 15:
    // V_CMPX_CLASS_F16_sdwa_vi, V_CMPX_CLASS_F32_sdwa_vi, V_CMPX_EQ_F16_sdwa...
    printOperandAndFPInputMods(MI, 1, STI, O);
    O << ", ";
    break;
  case 16:
    // V_CMPX_EQ_I16_sdwa_gfx10, V_CMPX_EQ_I32_sdwa_gfx10, V_CMPX_EQ_U16_sdwa...
    printOperandAndIntInputMods(MI, 0, STI, O);
    O << ", ";
    printOperandAndIntInputMods(MI, 2, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 4, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 5, STI, O);
    return;
    break;
  case 17:
    // V_CMPX_EQ_I16_sdwa_vi, V_CMPX_EQ_I32_sdwa_vi, V_CMPX_EQ_U16_sdwa_vi, V...
    printOperandAndIntInputMods(MI, 1, STI, O);
    O << ", ";
    printOperandAndIntInputMods(MI, 3, STI, O);
    printClampSI(MI, 5, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 6, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 7, STI, O);
    return;
    break;
  case 18:
    // V_INTERP_MOV_F32_gfx10, V_INTERP_MOV_F32_si, V_INTERP_MOV_F32_vi, V_IN...
    printVINTRPDst(MI, 0, STI, O);
    O << ", ";
    break;
  }


  // Fragment 1 encoded into 5 bits for 19 unique commands.
  switch ((Bits >> 21) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ADJCALLSTACKDOWN, S_CBRANCH_JOIN_gfx6_gfx7, S_CBRANCH_JOIN_vi, S_DECPE...
    return;
    break;
  case 1:
    // ADJCALLSTACKUP
    O << ' ';
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 2:
    // ATOMIC_FENCE, V_ADD_F16_dpp, V_ADD_F32_dpp, V_ADD_U16_dpp, V_ADD_U32_d...
    O << ", ";
    break;
  case 3:
    // EXP, EXP_gfx10, EXP_si, EXP_vi
    printExpCompr(MI, 6, STI, O);
    printExpVM(MI, 5, STI, O);
    return;
    break;
  case 4:
    // EXP_DONE, EXP_DONE_gfx10, EXP_DONE_si, EXP_DONE_vi
    O << " done";
    printExpCompr(MI, 6, STI, O);
    printExpVM(MI, 5, STI, O);
    return;
    break;
  case 5:
    // SI_ILLEGAL_COPY
    O << " to ";
    printOperand(MI, 0, STI, O);
    return;
    break;
  case 6:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_SUBBREV_U32_dpp, V_SUBB_U32_dpp, V...
    O << ", vcc, ";
    break;
  case 7:
    // BUFFER_ATOMIC_ADD_F32_OFFSET_vi, BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx10, B...
    O << ", off, ";
    break;
  case 8:
    // DS_ADD_SRC2_F32_gfx10, DS_ADD_SRC2_F32_vi, DS_ADD_SRC2_U32_gfx10, DS_A...
    printOffset(MI, 1, STI, O);
    break;
  case 9:
    // IMAGE_ATOMIC_ADD_V1_V2_nsa_gfx10, IMAGE_ATOMIC_ADD_V1_V3_nsa_gfx10, IM...
    O << ", [";
    break;
  case 10:
    // S_SET_GPR_IDX_ON
    O << ',';
    printVGPRIndexMode(MI, 1, STI, O);
    return;
    break;
  case 11:
    // V_ADD_CO_CI_U32_dpp8_w32_gfx10, V_ADD_CO_CI_U32_dpp_w32_gfx10, V_ADD_C...
    O << ", vcc_lo, ";
    break;
  case 12:
    // V_CMPX_CLASS_F16_e64_gfx10, V_CMPX_CLASS_F32_e64_gfx10, V_CMPX_CLASS_F...
    printOperand(MI, 2, STI, O);
    break;
  case 13:
    // V_CMPX_CLASS_F16_sdwa_gfx10, V_CMPX_CLASS_F32_sdwa_gfx10
    printOperandAndIntInputMods(MI, 2, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 4, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 5, STI, O);
    return;
    break;
  case 14:
    // V_CMPX_CLASS_F16_sdwa_vi, V_CMPX_CLASS_F32_sdwa_vi, V_CMP_CLASS_F16_sd...
    printOperandAndIntInputMods(MI, 3, STI, O);
    printClampSI(MI, 5, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 6, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 7, STI, O);
    return;
    break;
  case 15:
    // V_CMPX_EQ_F16_e64_gfx10, V_CMPX_EQ_F16_sdwa_gfx10, V_CMPX_EQ_F32_e64_g...
    printOperandAndFPInputMods(MI, 2, STI, O);
    break;
  case 16:
    // V_CMPX_EQ_F16_sdwa_vi, V_CMPX_EQ_F32_sdwa_vi, V_CMPX_F_F16_sdwa_vi, V_...
    printOperandAndFPInputMods(MI, 3, STI, O);
    printClampSI(MI, 5, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 6, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 7, STI, O);
    return;
    break;
  case 17:
    // V_INTERP_MOV_F32_gfx10, V_INTERP_MOV_F32_si, V_INTERP_MOV_F32_vi
    printInterpSlot(MI, 1, STI, O);
    O << ", ";
    printInterpAttr(MI, 2, STI, O);
    printInterpAttrChan(MI, 3, STI, O);
    return;
    break;
  case 18:
    // V_INTERP_P1_F32_16bank_gfx10, V_INTERP_P1_F32_16bank_si, V_INTERP_P1_F...
    printOperand(MI, 1, STI, O);
    O << ", ";
    printInterpAttr(MI, 2, STI, O);
    printInterpAttrChan(MI, 3, STI, O);
    return;
    break;
  }


  // Fragment 2 encoded into 5 bits for 22 unique commands.
  switch ((Bits >> 26) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ATOMIC_FENCE, BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7, BUFFER_ATOMIC_ADD_BO...
    printOperand(MI, 1, STI, O);
    break;
  case 1:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_ADD_U16_dpp, V_ADD_U32_dpp, V_AND_...
    printOperand(MI, 2, STI, O);
    break;
  case 2:
    // V_ADD_F16_dpp, V_ADD_F32_dpp, V_CEIL_F16_dpp, V_CEIL_F32_dpp, V_COS_F1...
    printOperandAndFPInputMods(MI, 2, STI, O);
    break;
  case 3:
    // V_CNDMASK_B32_dpp, V_CNDMASK_B32_dpp_gfx10, V_CNDMASK_B32_dpp_vi, V_CN...
    printOperand(MI, 3, STI, O);
    O << ", ";
    printOperand(MI, 5, STI, O);
    break;
  case 4:
    // V_DOT2C_F32_F16_dpp, V_FMAC_F16_dpp, V_FMAC_F32_dpp, V_MAC_F16_dpp, V_...
    printOperandAndFPInputMods(MI, 1, STI, O);
    break;
  case 5:
    // V_DOT2C_I32_I16_dpp, V_DOT4C_I32_I8_dpp, V_DOT8C_I32_I4_dpp, V_ADDC_CO...
    printOperandAndIntInputMods(MI, 1, STI, O);
    break;
  case 6:
    // DS_ADD_SRC2_F32_gfx10, DS_ADD_SRC2_F32_vi, DS_ADD_SRC2_U32_gfx10, DS_A...
    printGDS(MI, 2, STI, O);
    return;
    break;
  case 7:
    // DS_GWS_BARRIER_gfx10, DS_GWS_BARRIER_gfx6_gfx7, DS_GWS_BARRIER_vi, DS_...
    O << " gds";
    return;
    break;
  case 8:
    // SCRATCH_STORE_BYTE_D16_HI_gfx10, SCRATCH_STORE_BYTE_D16_HI_vi, SCRATCH...
    printOperand(MI, 0, STI, O);
    O << ", off";
    printFlatOffset(MI, 2, STI, O);
    printGLC(MI, 3, STI, O);
    printSLC(MI, 4, STI, O);
    printDLC(MI, 5, STI, O);
    return;
    break;
  case 9:
    // S_ADDK_I32_gfx10, S_ADDK_I32_gfx6_gfx7, S_ADDK_I32_vi, S_MULK_I32_gfx1...
    printU16ImmOperand(MI, 2, STI, O);
    return;
    break;
  case 10:
    // S_CALL_B64_gfx10, S_CALL_B64_vi, S_CBRANCH_I_FORK_gfx6_gfx7, S_CBRANCH...
    printOperand(MI, Address, 1, STI, O);
    return;
    break;
  case 11:
    // S_CMOVK_I32_gfx10, S_CMOVK_I32_gfx6_gfx7, S_CMOVK_I32_vi, S_CMPK_EQ_I3...
    printU16ImmOperand(MI, 1, STI, O);
    return;
    break;
  case 12:
    // S_DCACHE_DISCARD_IMM_gfx10, S_DCACHE_DISCARD_IMM_vi, S_DCACHE_DISCARD_...
    printSMEMOffset(MI, 1, STI, O);
    return;
    break;
  case 13:
    // S_GETREG_B32_gfx10, S_GETREG_B32_gfx6_gfx7, S_GETREG_B32_vi
    printHwreg(MI, 1, STI, O);
    return;
    break;
  case 14:
    // S_SUBVECTOR_LOOP_BEGIN_gfx10, S_SUBVECTOR_LOOP_END_gfx10
    printOperand(MI, Address, 0, STI, O);
    return;
    break;
  case 15:
    // V_ADDC_CO_U32_e64_gfx9, V_ADDC_U32_e64_gfx6_gfx7, V_ADDC_U32_e64_vi, V...
    printVOPDst(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    break;
  case 16:
    // V_CMPX_CLASS_F16_e64_gfx10, V_CMPX_CLASS_F32_e64_gfx10, V_CMPX_CLASS_F...
    return;
    break;
  case 17:
    // V_CMPX_EQ_F16_e64_gfx10, V_CMPX_EQ_F32_e64_gfx10, V_CMPX_EQ_F64_e64_gf...
    printClampSI(MI, 4, STI, O);
    return;
    break;
  case 18:
    // V_CMPX_EQ_F16_sdwa_gfx10, V_CMPX_EQ_F32_sdwa_gfx10, V_CMPX_F_F16_sdwa_...
    O << ' ';
    printSDWASrc0Sel(MI, 4, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 5, STI, O);
    return;
    break;
  case 19:
    // V_INTERP_MOV_F32_e64_gfx10, V_INTERP_MOV_F32_e64_vi
    printInterpSlot(MI, 1, STI, O);
    O << ", ";
    printInterpAttr(MI, 2, STI, O);
    printInterpAttrChan(MI, 3, STI, O);
    printClampSI(MI, 4, STI, O);
    printOModSI(MI, 5, STI, O);
    return;
    break;
  case 20:
    // V_INTERP_P2_F32_gfx10, V_INTERP_P2_F32_si, V_INTERP_P2_F32_vi
    O << ", ";
    printInterpAttr(MI, 3, STI, O);
    printInterpAttrChan(MI, 4, STI, O);
    return;
    break;
  case 21:
    // V_MOVRELD_B32_dpp8_gfx10, V_MOVRELD_B32_dpp_gfx10, V_MOVRELSD_2_B32_dp...
    printVOPDst(MI, 2, STI, O);
    break;
  }


  // Fragment 3 encoded into 4 bits for 15 unique commands.
  switch ((Bits >> 31) & 15) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // ATOMIC_FENCE, S_ABS_I32_gfx10, S_ABS_I32_gfx6_gfx7, S_ABS_I32_vi, S_AN...
    return;
    break;
  case 1:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_ADD_F16_dpp, V_ADD_F32_dpp, V_ADD_...
    O << ", ";
    break;
  case 2:
    // V_BFREV_B32_dpp, V_CEIL_F16_dpp, V_CEIL_F32_dpp, V_COS_F16_dpp, V_COS_...
    O << ' ';
    break;
  case 3:
    // V_CNDMASK_B32_dpp, V_CNDMASK_B32_dpp_vi, V_CNDMASK_B32_dpp_w64_gfx10
    O << ", vcc ";
    printDPPCtrl(MI, 6, STI, O);
    printRowMask(MI, 7, STI, O);
    printBankMask(MI, 8, STI, O);
    printBoundCtrl(MI, 9, STI, O);
    break;
  case 4:
    // BUFFER_STORE_LDS_DWORD_vi, DS_ADD_F32_gfx10, DS_ADD_F32_vi, DS_ADD_U32...
    printOffset(MI, 2, STI, O);
    break;
  case 5:
    // DS_READ2ST64_B32_gfx10, DS_READ2ST64_B32_gfx6_gfx7, DS_READ2ST64_B32_v...
    printOffset0(MI, 2, STI, O);
    printOffset1(MI, 3, STI, O);
    printGDS(MI, 4, STI, O);
    return;
    break;
  case 6:
    // DS_SWIZZLE_B32_gfx10, DS_SWIZZLE_B32_gfx6_gfx7, DS_SWIZZLE_B32_vi
    printSwizzle(MI, 2, STI, O);
    printGDS(MI, 3, STI, O);
    return;
    break;
  case 7:
    // FLAT_ATOMIC_ADD_X2_ci, FLAT_ATOMIC_ADD_X2_gfx10, FLAT_ATOMIC_ADD_X2_vi...
    printFlatOffset(MI, 2, STI, O);
    break;
  case 8:
    // GLOBAL_ATOMIC_ADD_F32_vi, GLOBAL_ATOMIC_ADD_X2_gfx10, GLOBAL_ATOMIC_AD...
    O << ", off";
    printFlatOffset(MI, 2, STI, O);
    break;
  case 9:
    // TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET_gfx10, TBUFFER_LOAD_FORMAT_D16_XYZ...
    O << ',';
    printFORMAT(MI, 4, STI, O);
    O << ' ';
    printOperand(MI, 2, STI, O);
    printOffset(MI, 3, STI, O);
    printGLC(MI, 5, STI, O);
    printSLC(MI, 6, STI, O);
    printTFE(MI, 7, STI, O);
    printDLC(MI, 8, STI, O);
    printSWZ(MI, 9, STI, O);
    return;
    break;
  case 10:
    // V_ADD_CO_U32_e64_gfx10, V_ADD_CO_U32_e64_gfx9, V_ADD_I32_e64_gfx6_gfx7...
    printClampSI(MI, 4, STI, O);
    return;
    break;
  case 11:
    // V_BFREV_B32_dpp8_gfx10, V_CEIL_F16_dpp8_gfx10, V_CEIL_F32_dpp8_gfx10, ...
    printDPP8(MI, 3, STI, O);
    printFI(MI, 4, STI, O);
    return;
    break;
  case 12:
    // V_BFREV_B32_sdwa_gfx10, V_BFREV_B32_sdwa_gfx9, V_BFREV_B32_sdwa_vi, V_...
    printClampSI(MI, 3, STI, O);
    break;
  case 13:
    // V_CNDMASK_B32_dpp_w32_gfx10
    O << ", vcc_lo ";
    printDPPCtrl(MI, 6, STI, O);
    printRowMask(MI, 7, STI, O);
    printBankMask(MI, 8, STI, O);
    printBoundCtrl(MI, 9, STI, O);
    printFI(MI, 10, STI, O);
    return;
    break;
  case 14:
    // V_CVT_F16_I16_e64_gfx10, V_CVT_F16_I16_e64_vi, V_CVT_F16_U16_e64_gfx10...
    printClampSI(MI, 2, STI, O);
    printOModSI(MI, 3, STI, O);
    return;
    break;
  }


  // Fragment 4 encoded into 5 bits for 26 unique commands.
  switch ((Bits >> 35) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_ADD_U16_dpp, V_ADD_U32_dpp, V_AND_...
    printOperand(MI, 3, STI, O);
    break;
  case 1:
    // V_ADD_F16_dpp, V_ADD_F32_dpp, V_MAC_LEGACY_F32_dpp, V_MAX_F16_dpp, V_M...
    printOperandAndFPInputMods(MI, 4, STI, O);
    O << ' ';
    printDPPCtrl(MI, 6, STI, O);
    printRowMask(MI, 7, STI, O);
    printBankMask(MI, 8, STI, O);
    printBoundCtrl(MI, 9, STI, O);
    break;
  case 2:
    // V_BFREV_B32_dpp, V_CVT_F16_I16_dpp, V_CVT_F16_U16_dpp, V_CVT_F32_I32_d...
    printDPPCtrl(MI, 3, STI, O);
    printRowMask(MI, 4, STI, O);
    printBankMask(MI, 5, STI, O);
    printBoundCtrl(MI, 6, STI, O);
    break;
  case 3:
    // V_CEIL_F16_dpp, V_CEIL_F32_dpp, V_COS_F16_dpp, V_COS_F32_dpp, V_CVT_F1...
    printDPPCtrl(MI, 4, STI, O);
    printRowMask(MI, 5, STI, O);
    printBankMask(MI, 6, STI, O);
    printBoundCtrl(MI, 7, STI, O);
    break;
  case 4:
    // V_CNDMASK_B32_dpp, V_CNDMASK_B32_dpp_vi, V_CVT_FLR_I32_F32_e64_gfx10, ...
    return;
    break;
  case 5:
    // V_DOT2C_F32_F16_dpp, V_FMAC_F16_dpp, V_FMAC_F32_dpp, V_MAC_F16_dpp, V_...
    printOperandAndFPInputMods(MI, 3, STI, O);
    break;
  case 6:
    // V_DOT2C_I32_I16_dpp, V_DOT4C_I32_I8_dpp, V_DOT8C_I32_I4_dpp, V_ADDC_CO...
    printOperandAndIntInputMods(MI, 3, STI, O);
    break;
  case 7:
    // V_LDEXP_F16_dpp, V_LDEXP_F16_dpp_gfx10, V_LDEXP_F16_dpp_vi
    printOperandAndIntInputMods(MI, 4, STI, O);
    O << ' ';
    printDPPCtrl(MI, 6, STI, O);
    printRowMask(MI, 7, STI, O);
    printBankMask(MI, 8, STI, O);
    printBoundCtrl(MI, 9, STI, O);
    break;
  case 8:
    // BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7, BUFFER_ATOMIC_ADD_BOTHEN_gfx10, BU...
    printOperand(MI, 2, STI, O);
    break;
  case 9:
    // BUFFER_STORE_LDS_DWORD_vi
    O << " lds";
    printGLC(MI, 3, STI, O);
    printSLC(MI, 4, STI, O);
    printSWZ(MI, 5, STI, O);
    return;
    break;
  case 10:
    // DS_ADD_F32_gfx10, DS_ADD_F32_vi, DS_ADD_U32_gfx10, DS_ADD_U32_gfx6_gfx...
    printGDS(MI, 3, STI, O);
    return;
    break;
  case 11:
    // DS_ORDERED_COUNT_gfx10, DS_ORDERED_COUNT_gfx6_gfx7, DS_ORDERED_COUNT_v...
    O << " gds";
    return;
    break;
  case 12:
    // FLAT_ATOMIC_ADD_X2_ci, FLAT_ATOMIC_ADD_X2_gfx10, FLAT_ATOMIC_ADD_X2_vi...
    printSLC(MI, 3, STI, O);
    return;
    break;
  case 13:
    // FLAT_LOAD_DWORDX2_ci, FLAT_LOAD_DWORDX2_gfx10, FLAT_LOAD_DWORDX2_vi, F...
    printGLC(MI, 3, STI, O);
    printSLC(MI, 4, STI, O);
    printDLC(MI, 5, STI, O);
    return;
    break;
  case 14:
    // S_ATC_PROBE_BUFFER_IMM_gfx10, S_ATC_PROBE_BUFFER_IMM_vi, S_ATC_PROBE_I...
    printSMEMOffset(MI, 2, STI, O);
    break;
  case 15:
    // S_ATOMIC_ADD_IMM_RTN_gfx10, S_ATOMIC_ADD_IMM_RTN_vi, S_ATOMIC_ADD_X2_I...
    printSMEMOffset(MI, 3, STI, O);
    O << " glc";
    printDLC(MI, 4, STI, O);
    return;
    break;
  case 16:
    // S_BUFFER_LOAD_DWORDX16_IMM_ci, S_BUFFER_LOAD_DWORDX2_IMM_ci, S_BUFFER_...
    printSMRDLiteralOffset(MI, 2, STI, O);
    printGLC(MI, 3, STI, O);
    printDLC(MI, 4, STI, O);
    return;
    break;
  case 17:
    // S_BUFFER_LOAD_DWORDX16_IMM_si, S_BUFFER_LOAD_DWORDX2_IMM_si, S_BUFFER_...
    printSMRDOffset8(MI, 2, STI, O);
    printGLC(MI, 3, STI, O);
    printDLC(MI, 4, STI, O);
    return;
    break;
  case 18:
    // V_ADDC_CO_U32_e64_gfx9, V_ADDC_U32_e64_gfx6_gfx7, V_ADDC_U32_e64_vi, V...
    printOperand(MI, 4, STI, O);
    break;
  case 19:
    // V_BFREV_B32_sdwa_gfx10, V_BFREV_B32_sdwa_gfx9, V_BFREV_B32_sdwa_vi, V_...
    O << ' ';
    break;
  case 20:
    // V_CEIL_F16_e64_gfx10, V_CEIL_F16_e64_vi, V_CEIL_F16_sdwa_gfx10, V_CEIL...
    printOModSI(MI, 4, STI, O);
    break;
  case 21:
    // V_CNDMASK_B32_dpp_gfx10
    printDPPCtrl(MI, 6, STI, O);
    printRowMask(MI, 7, STI, O);
    printBankMask(MI, 8, STI, O);
    printBoundCtrl(MI, 9, STI, O);
    printFI(MI, 10, STI, O);
    return;
    break;
  case 22:
    // V_CNDMASK_B32_dpp_w64_gfx10
    printFI(MI, 10, STI, O);
    return;
    break;
  case 23:
    // V_FMAMK_F16_gfx10, V_MADMK_F16_vi
    printU16ImmOperand(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 24:
    // V_FMAMK_F32_gfx10, V_MADMK_F32_gfx10, V_MADMK_F32_gfx6_gfx7, V_MADMK_F...
    printU32ImmOperand(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 25:
    // V_INTERP_P1LL_F16_gfx10, V_INTERP_P1LL_F16_vi, V_INTERP_P1LV_F16_gfx10...
    printInterpAttr(MI, 3, STI, O);
    printInterpAttrChan(MI, 4, STI, O);
    break;
  }


  // Fragment 5 encoded into 5 bits for 31 unique commands.
  switch ((Bits >> 40) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // V_ADDC_U32_dpp, V_SUBBREV_U32_dpp, V_SUBB_U32_dpp, V_ADDC_CO_U32_dpp_g...
    O << ", vcc ";
    break;
  case 1:
    // V_ADD_CO_U32_dpp, V_ADD_U16_dpp, V_ADD_U32_dpp, V_AND_B32_dpp, V_ASHRR...
    O << ' ';
    break;
  case 2:
    // V_ADD_F16_dpp, V_ADD_F32_dpp, V_BFREV_B32_dpp, V_CEIL_F16_dpp, V_CEIL_...
    return;
    break;
  case 3:
    // BUFFER_ATOMIC_ADD_ADDR64_RTN_gfx6_gfx7, BUFFER_ATOMIC_ADD_ADDR64_gfx6_...
    O << ", ";
    break;
  case 4:
    // BUFFER_ATOMIC_ADD_F32_OFFSET_vi, BUFFER_ATOMIC_ADD_OFFSET_gfx10, BUFFE...
    printOffset(MI, 3, STI, O);
    break;
  case 5:
    // BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx10, BUFFER_ATOMIC_ADD_OFFSET_RTN_gfx6_...
    printOffset(MI, 4, STI, O);
    O << " glc";
    printSLC(MI, 5, STI, O);
    return;
    break;
  case 6:
    // DS_WRITE2ST64_B32_gfx10, DS_WRITE2ST64_B32_gfx6_gfx7, DS_WRITE2ST64_B3...
    printOffset0(MI, 3, STI, O);
    printOffset1(MI, 4, STI, O);
    printGDS(MI, 5, STI, O);
    return;
    break;
  case 7:
    // FLAT_ATOMIC_ADD_RTN_ci, FLAT_ATOMIC_ADD_RTN_gfx10, FLAT_ATOMIC_ADD_RTN...
    printFlatOffset(MI, 3, STI, O);
    break;
  case 8:
    // GLOBAL_ATOMIC_ADD_RTN_gfx10, GLOBAL_ATOMIC_ADD_RTN_vi, GLOBAL_ATOMIC_A...
    O << ", off";
    printFlatOffset(MI, 3, STI, O);
    O << " glc";
    printSLC(MI, 4, STI, O);
    return;
    break;
  case 9:
    // IMAGE_ATOMIC_ADD_V1_V1_gfx10, IMAGE_ATOMIC_ADD_V1_V1_si, IMAGE_ATOMIC_...
    printDMask(MI, 4, STI, O);
    break;
  case 10:
    // IMAGE_ATOMIC_ADD_V1_V2_nsa_gfx10, IMAGE_ATOMIC_ADD_V2_V2_nsa_gfx10, IM...
    O << "], ";
    break;
  case 11:
    // IMAGE_GET_RESINFO_V1_V1, IMAGE_GET_RESINFO_V1_V1_gfx10, IMAGE_GET_RESI...
    printDMask(MI, 3, STI, O);
    break;
  case 12:
    // S_ATOMIC_ADD_IMM_gfx10, S_ATOMIC_ADD_IMM_vi, S_ATOMIC_ADD_SGPR_gfx10, ...
    printDLC(MI, 3, STI, O);
    return;
    break;
  case 13:
    // S_ATOMIC_ADD_SGPR_RTN_gfx10, S_ATOMIC_ADD_SGPR_RTN_vi, S_ATOMIC_ADD_X2...
    O << " glc";
    printDLC(MI, 4, STI, O);
    return;
    break;
  case 14:
    // S_BUFFER_LOAD_DWORDX16_IMM_gfx10, S_BUFFER_LOAD_DWORDX16_IMM_vi, S_BUF...
    printGLC(MI, 3, STI, O);
    printDLC(MI, 4, STI, O);
    return;
    break;
  case 15:
    // TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10, TBUFFER_LOAD_FORMAT_D16_XYZ...
    O << ',';
    printFORMAT(MI, 5, STI, O);
    O << ' ';
    printOperand(MI, 3, STI, O);
    break;
  case 16:
    // V_ADDC_CO_U32_e32_gfx9, V_ADDC_U32_e32_gfx6_gfx7, V_ADDC_U32_e32_vi, V...
    O << ", vcc";
    return;
    break;
  case 17:
    // V_ADDC_CO_U32_e64_gfx9, V_ADDC_U32_e64_gfx6_gfx7, V_ADDC_U32_e64_vi, V...
    printClampSI(MI, 5, STI, O);
    break;
  case 18:
    // V_ADD_CO_CI_U32_dpp8_w32_gfx10, V_ADD_CO_CI_U32_dpp_w32_gfx10, V_ADD_C...
    O << ", vcc_lo ";
    break;
  case 19:
    // V_ADD_F16_dpp8_gfx10, V_ADD_F32_dpp8_gfx10, V_ADD_NC_U32_dpp8_gfx10, V...
    printDPP8(MI, 4, STI, O);
    printFI(MI, 5, STI, O);
    return;
    break;
  case 20:
    // V_ADD_F16_dpp_gfx10, V_ADD_F32_dpp_gfx10, V_LDEXP_F16_dpp_gfx10, V_MAC...
    printFI(MI, 10, STI, O);
    return;
    break;
  case 21:
    // V_ADD_I16_vi, V_ADD_NC_I16_gfx10, V_CVT_PKNORM_I16_F16_gfx10, V_CVT_PK...
    printOpSel(MI, 6, STI, O);
    break;
  case 22:
    // V_ADD_I32_vi, V_ADD_NC_I32_gfx10, V_ADD_NC_U16_gfx10, V_ADD_NC_U32_e64...
    printClampSI(MI, 3, STI, O);
    return;
    break;
  case 23:
    // V_BFREV_B32_dpp_gfx10, V_CVT_F16_I16_dpp_gfx10, V_CVT_F16_U16_dpp_gfx1...
    printFI(MI, 7, STI, O);
    return;
    break;
  case 24:
    // V_BFREV_B32_sdwa_gfx10, V_BFREV_B32_sdwa_gfx9, V_BFREV_B32_sdwa_vi, V_...
    printSDWADstSel(MI, 4, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 5, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 6, STI, O);
    return;
    break;
  case 25:
    // V_CEIL_F16_dpp_gfx10, V_CEIL_F32_dpp_gfx10, V_COS_F16_dpp_gfx10, V_COS...
    printFI(MI, 8, STI, O);
    return;
    break;
  case 26:
    // V_CEIL_F16_sdwa_vi, V_CEIL_F32_sdwa_vi, V_COS_F16_sdwa_vi, V_COS_F32_s...
    printSDWADstSel(MI, 5, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 6, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 7, STI, O);
    return;
    break;
  case 27:
    // V_DOT2C_F32_F16_dpp8_gfx10, V_DOT4C_I32_I8_dpp8_gfx10, V_DOT8C_I32_I4_...
    printDPP8(MI, 6, STI, O);
    printFI(MI, 7, STI, O);
    return;
    break;
  case 28:
    // V_FMAC_F16_e64_gfx10, V_FMAC_F32_e64_gfx10, V_FMAC_F32_e64_vi, V_MAC_F...
    printClampSI(MI, 7, STI, O);
    printOModSI(MI, 8, STI, O);
    return;
    break;
  case 29:
    // V_FMAC_F32_sdwa_vi, V_MAC_F16_sdwa_vi, V_MAC_F32_sdwa_vi
    printClampSI(MI, 6, STI, O);
    O << ' ';
    printSDWADstSel(MI, 8, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 9, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 10, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 11, STI, O);
    return;
    break;
  case 30:
    // V_INTERP_P1LL_F16_gfx10, V_INTERP_P1LL_F16_vi
    printHigh(MI, 5, STI, O);
    printClampSI(MI, 6, STI, O);
    printOModSI(MI, 7, STI, O);
    return;
    break;
  }


  // Fragment 6 encoded into 5 bits for 30 unique commands.
  switch ((Bits >> 45) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_ADD_U16_dpp, V_ADD_U32_dpp, V_AND_...
    printDPPCtrl(MI, 4, STI, O);
    printRowMask(MI, 5, STI, O);
    printBankMask(MI, 6, STI, O);
    printBoundCtrl(MI, 7, STI, O);
    break;
  case 1:
    // V_DOT2C_F32_F16_dpp, V_DOT2C_I32_I16_dpp, V_DOT4C_I32_I8_dpp, V_DOT8C_...
    printDPPCtrl(MI, 6, STI, O);
    printRowMask(MI, 7, STI, O);
    printBankMask(MI, 8, STI, O);
    printBoundCtrl(MI, 9, STI, O);
    break;
  case 2:
    // BUFFER_ATOMIC_ADD_ADDR64_RTN_gfx6_gfx7, BUFFER_ATOMIC_ADD_BOTHEN_RTN_g...
    printOperand(MI, 4, STI, O);
    break;
  case 3:
    // BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7, BUFFER_ATOMIC_ADD_BOTHEN_gfx10, BU...
    printOperand(MI, 3, STI, O);
    break;
  case 4:
    // BUFFER_ATOMIC_ADD_F32_OFFSET_vi, BUFFER_ATOMIC_ADD_OFFSET_gfx10, BUFFE...
    printSLC(MI, 4, STI, O);
    return;
    break;
  case 5:
    // BUFFER_LOAD_DWORDX2_LDS_OFFSET_vi, BUFFER_LOAD_DWORDX2_OFFSET_gfx10, B...
    printGLC(MI, 4, STI, O);
    printSLC(MI, 5, STI, O);
    break;
  case 6:
    // DS_ADD_RTN_F32_gfx10, DS_ADD_RTN_F32_vi, DS_ADD_RTN_U32_gfx10, DS_ADD_...
    printGDS(MI, 4, STI, O);
    return;
    break;
  case 7:
    // DS_BPERMUTE_B32_gfx10, DS_BPERMUTE_B32_vi, DS_PERMUTE_B32_gfx10, DS_PE...
    return;
    break;
  case 8:
    // FLAT_ATOMIC_ADD_RTN_ci, FLAT_ATOMIC_ADD_RTN_gfx10, FLAT_ATOMIC_ADD_RTN...
    O << " glc";
    printSLC(MI, 4, STI, O);
    return;
    break;
  case 9:
    // IMAGE_ATOMIC_ADD_V1_V1_gfx10, IMAGE_ATOMIC_ADD_V1_V2_gfx10, IMAGE_ATOM...
    printDim(MI, 5, STI, O);
    printUNorm(MI, 6, STI, O);
    printDLC(MI, 7, STI, O);
    printGLC(MI, 8, STI, O);
    printSLC(MI, 9, STI, O);
    printR128A16(MI, 10, STI, O);
    printGFX10A16(MI, 11, STI, O);
    printTFE(MI, 12, STI, O);
    printLWE(MI, 13, STI, O);
    return;
    break;
  case 10:
    // IMAGE_ATOMIC_ADD_V1_V1_si, IMAGE_ATOMIC_ADD_V1_V1_vi, IMAGE_ATOMIC_ADD...
    printUNorm(MI, 5, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    printR128A16(MI, 8, STI, O);
    printTFE(MI, 9, STI, O);
    printLWE(MI, 10, STI, O);
    printDA(MI, 11, STI, O);
    return;
    break;
  case 11:
    // IMAGE_GET_RESINFO_V1_V1, IMAGE_GET_RESINFO_V1_V2, IMAGE_GET_RESINFO_V1...
    printUNorm(MI, 4, STI, O);
    printGLC(MI, 5, STI, O);
    printSLC(MI, 6, STI, O);
    printR128A16(MI, 7, STI, O);
    printTFE(MI, 8, STI, O);
    printLWE(MI, 9, STI, O);
    printDA(MI, 10, STI, O);
    break;
  case 12:
    // IMAGE_GET_RESINFO_V1_V1_gfx10, IMAGE_GET_RESINFO_V1_V2_gfx10, IMAGE_GE...
    printDim(MI, 4, STI, O);
    printUNorm(MI, 5, STI, O);
    printDLC(MI, 6, STI, O);
    printGLC(MI, 7, STI, O);
    printSLC(MI, 8, STI, O);
    printR128A16(MI, 9, STI, O);
    printGFX10A16(MI, 10, STI, O);
    printTFE(MI, 11, STI, O);
    printLWE(MI, 12, STI, O);
    break;
  case 13:
    // TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10, TBUFFER_LOAD_FORMAT_D16_XYZ...
    O << " idxen offen";
    printOffset(MI, 4, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    printTFE(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printSWZ(MI, 10, STI, O);
    return;
    break;
  case 14:
    // TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_gfx10, TBUFFER_LOAD_FORMAT_D16_XYZW...
    O << " idxen";
    printOffset(MI, 4, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    printTFE(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printSWZ(MI, 10, STI, O);
    return;
    break;
  case 15:
    // TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_gfx10, TBUFFER_LOAD_FORMAT_D16_XYZW...
    O << " offen";
    printOffset(MI, 4, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    printTFE(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printSWZ(MI, 10, STI, O);
    return;
    break;
  case 16:
    // TBUFFER_LOAD_FORMAT_XYZW_ADDR64_gfx6_gfx7, TBUFFER_LOAD_FORMAT_XYZ_ADD...
    O << " addr64";
    printOffset(MI, 4, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    printTFE(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printSWZ(MI, 10, STI, O);
    return;
    break;
  case 17:
    // V_ADDC_CO_U32_sdwa_gfx9, V_ADDC_U32_sdwa_vi, V_ADD_CO_CI_U32_sdwa_gfx1...
    printClampSI(MI, 5, STI, O);
    break;
  case 18:
    // V_ADD_CO_CI_U32_dpp8_gfx10, V_ADD_CO_CI_U32_dpp8_w32_gfx10, V_ADD_CO_C...
    printDPP8(MI, 4, STI, O);
    printFI(MI, 5, STI, O);
    return;
    break;
  case 19:
    // V_ADD_CO_U32_sdwa_gfx9, V_ADD_F16_sdwa_vi, V_ADD_F32_sdwa_vi, V_ADD_NC...
    O << ' ';
    break;
  case 20:
    // V_ADD_F16_e64_gfx10, V_ADD_F16_e64_vi, V_ADD_F16_sdwa_gfx10, V_ADD_F16...
    printOModSI(MI, 6, STI, O);
    break;
  case 21:
    // V_CEIL_F16_sdwa_gfx10, V_CEIL_F16_sdwa_gfx9, V_CEIL_F32_sdwa_gfx10, V_...
    printSDWADstSel(MI, 5, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 6, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 7, STI, O);
    return;
    break;
  case 22:
    // V_CMPX_CLASS_F16_sdwa_gfx9, V_CMPX_CLASS_F32_sdwa_gfx9, V_CMPX_EQ_F16_...
    printSDWASrc0Sel(MI, 6, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 7, STI, O);
    return;
    break;
  case 23:
    // V_CNDMASK_B32_e64_gfx10, V_CNDMASK_B32_e64_gfx6_gfx7, V_CNDMASK_B32_e6...
    printOperand(MI, 5, STI, O);
    return;
    break;
  case 24:
    // V_CUBEID_F32_gfx10, V_CUBEID_F32_gfx6_gfx7, V_CUBEID_F32_vi, V_CUBEMA_...
    printOperandAndFPInputMods(MI, 5, STI, O);
    break;
  case 25:
    // V_CVT_PK_U8_F32_gfx10, V_CVT_PK_U8_F32_gfx6_gfx7, V_CVT_PK_U8_F32_vi
    printOperandAndIntInputMods(MI, 5, STI, O);
    printClampSI(MI, 7, STI, O);
    return;
    break;
  case 26:
    // V_DOT2_F32_F16_gfx10, V_DOT2_F32_F16_vi, V_DOT2_I32_I16_gfx10, V_DOT2_...
    printOperand(MI, 6, STI, O);
    printOpSel(MI, 8, STI, O);
    break;
  case 27:
    // V_FMAAK_F16_gfx10, V_MADAK_F16_vi
    printU16ImmOperand(MI, 3, STI, O);
    return;
    break;
  case 28:
    // V_FMAAK_F32_gfx10, V_MADAK_F32_gfx10, V_MADAK_F32_gfx6_gfx7, V_MADAK_F...
    printU32ImmOperand(MI, 3, STI, O);
    return;
    break;
  case 29:
    // V_PK_ADD_F16_gfx10, V_PK_ADD_F16_vi, V_PK_ADD_I16_gfx10, V_PK_ADD_I16_...
    printOpSelHi(MI, 7, STI, O);
    printNegLo(MI, 8, STI, O);
    printNegHi(MI, 9, STI, O);
    printClampSI(MI, 5, STI, O);
    return;
    break;
  }


  // Fragment 7 encoded into 5 bits for 29 unique commands.
  switch ((Bits >> 50) & 31) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // V_ADDC_U32_dpp, V_ADD_CO_U32_dpp, V_ADD_U16_dpp, V_ADD_U32_dpp, V_AND_...
    return;
    break;
  case 1:
    // BUFFER_ATOMIC_ADD_ADDR64_RTN_gfx6_gfx7, BUFFER_ATOMIC_ADD_ADDR64_gfx6_...
    O << " addr64";
    break;
  case 2:
    // BUFFER_ATOMIC_ADD_BOTHEN_RTN_gfx10, BUFFER_ATOMIC_ADD_BOTHEN_RTN_gfx6_...
    O << " idxen offen";
    break;
  case 3:
    // BUFFER_ATOMIC_ADD_F32_IDXEN_vi, BUFFER_ATOMIC_ADD_IDXEN_RTN_gfx10, BUF...
    O << " idxen";
    break;
  case 4:
    // BUFFER_ATOMIC_ADD_F32_OFFEN_vi, BUFFER_ATOMIC_ADD_OFFEN_RTN_gfx10, BUF...
    O << " offen";
    break;
  case 5:
    // BUFFER_LOAD_DWORDX2_LDS_OFFSET_vi, BUFFER_LOAD_DWORDX3_LDS_OFFSET_vi, ...
    O << " lds";
    printDLC(MI, 6, STI, O);
    printSWZ(MI, 7, STI, O);
    return;
    break;
  case 6:
    // BUFFER_LOAD_DWORDX2_OFFSET_gfx10, BUFFER_LOAD_DWORDX2_OFFSET_gfx6_gfx7...
    printTFE(MI, 6, STI, O);
    printDLC(MI, 7, STI, O);
    printSWZ(MI, 8, STI, O);
    return;
    break;
  case 7:
    // DS_CMPST_RTN_B32_gfx10, DS_CMPST_RTN_B32_gfx6_gfx7, DS_CMPST_RTN_B32_v...
    printOffset(MI, 4, STI, O);
    printGDS(MI, 5, STI, O);
    return;
    break;
  case 8:
    // DS_WRXCHG2ST64_RTN_B32_gfx10, DS_WRXCHG2ST64_RTN_B32_gfx6_gfx7, DS_WRX...
    printOffset0(MI, 4, STI, O);
    printOffset1(MI, 5, STI, O);
    printGDS(MI, 6, STI, O);
    return;
    break;
  case 9:
    // GLOBAL_ATOMIC_ADD_SADDR_RTN_gfx10, GLOBAL_ATOMIC_ADD_SADDR_RTN_vi, GLO...
    printFlatOffset(MI, 4, STI, O);
    O << " glc";
    printSLC(MI, 5, STI, O);
    return;
    break;
  case 10:
    // GLOBAL_LOAD_DWORDX2_SADDR_gfx10, GLOBAL_LOAD_DWORDX2_SADDR_vi, GLOBAL_...
    printDLC(MI, 6, STI, O);
    return;
    break;
  case 11:
    // IMAGE_ATOMIC_ADD_V1_V2_nsa_gfx10, IMAGE_ATOMIC_ADD_V2_V2_nsa_gfx10, IM...
    printDMask(MI, 5, STI, O);
    printDim(MI, 6, STI, O);
    printUNorm(MI, 7, STI, O);
    printDLC(MI, 8, STI, O);
    printGLC(MI, 9, STI, O);
    printSLC(MI, 10, STI, O);
    printR128A16(MI, 11, STI, O);
    printGFX10A16(MI, 12, STI, O);
    printTFE(MI, 13, STI, O);
    printLWE(MI, 14, STI, O);
    return;
    break;
  case 12:
    // IMAGE_ATOMIC_ADD_V1_V3_nsa_gfx10, IMAGE_ATOMIC_ADD_V2_V3_nsa_gfx10, IM...
    O << "], ";
    break;
  case 13:
    // IMAGE_ATOMIC_ADD_V1_V4_nsa_gfx10, IMAGE_ATOMIC_ADD_V2_V4_nsa_gfx10, IM...
    O << ", ";
    break;
  case 14:
    // IMAGE_GATHER4_B_CL_O_V2_V3, IMAGE_GATHER4_B_CL_O_V2_V3_gfx10, IMAGE_GA...
    printDMask(MI, 4, STI, O);
    break;
  case 15:
    // IMAGE_LOAD_MIP_V1_V1, IMAGE_LOAD_MIP_V1_V2, IMAGE_LOAD_MIP_V1_V3, IMAG...
    printD16(MI, 11, STI, O);
    return;
    break;
  case 16:
    // IMAGE_LOAD_MIP_V1_V1_gfx10, IMAGE_LOAD_MIP_V1_V2_gfx10, IMAGE_LOAD_MIP...
    printD16(MI, 13, STI, O);
    return;
    break;
  case 17:
    // V_ADDC_CO_U32_sdwa_gfx9, V_ADDC_U32_sdwa_vi, V_ADD_CO_CI_U32_sdwa_gfx1...
    O << ' ';
    break;
  case 18:
    // V_ADD_CO_CI_U32_dpp_gfx10, V_ADD_CO_CI_U32_dpp_w32_gfx10, V_ADD_CO_CI_...
    printFI(MI, 8, STI, O);
    return;
    break;
  case 19:
    // V_ADD_CO_U32_sdwa_gfx9, V_ADD_NC_U32_sdwa_gfx10, V_ADD_U16_sdwa_gfx9, ...
    printSDWADstSel(MI, 6, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 7, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 8, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 9, STI, O);
    return;
    break;
  case 20:
    // V_ADD_F16_sdwa_vi, V_ADD_F32_sdwa_vi, V_LDEXP_F16_sdwa_vi, V_MAX_F16_s...
    printSDWADstSel(MI, 7, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 8, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 9, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 10, STI, O);
    return;
    break;
  case 21:
    // V_CUBEID_F32_gfx10, V_CUBEID_F32_gfx6_gfx7, V_CUBEID_F32_vi, V_CUBEMA_...
    printClampSI(MI, 7, STI, O);
    break;
  case 22:
    // V_DIV_FIXUP_F16_gfx10, V_DIV_FIXUP_F16_gfx9_gfx9, V_FMA_F16_gfx10, V_F...
    printOpSel(MI, 8, STI, O);
    break;
  case 23:
    // V_DOT2C_F32_F16_dpp_gfx10, V_DOT4C_I32_I8_dpp_gfx10, V_DOT8C_I32_I4_dp...
    printFI(MI, 10, STI, O);
    return;
    break;
  case 24:
    // V_DOT2_F32_F16_gfx10, V_DOT2_F32_F16_vi, V_DOT2_I32_I16_gfx10, V_DOT2_...
    printOpSelHi(MI, 9, STI, O);
    printNegLo(MI, 10, STI, O);
    printNegHi(MI, 11, STI, O);
    printClampSI(MI, 7, STI, O);
    return;
    break;
  case 25:
    // V_FMA_MIXHI_F16_gfx10, V_FMA_MIXHI_F16_vi, V_FMA_MIXLO_F16_gfx10, V_FM...
    printOpSel(MI, 9, STI, O);
    printOpSelHi(MI, 10, STI, O);
    printClampSI(MI, 7, STI, O);
    return;
    break;
  case 26:
    // V_INTERP_P1LV_F16_gfx10, V_INTERP_P1LV_F16_vi, V_INTERP_P2_F16_gfx10, ...
    printHigh(MI, 7, STI, O);
    printClampSI(MI, 8, STI, O);
    break;
  case 27:
    // V_MAD_I16_vi, V_MAD_I32_I24_gfx10, V_MAD_I32_I24_gfx6_gfx7, V_MAD_I32_...
    printClampSI(MI, 4, STI, O);
    return;
    break;
  case 28:
    // V_MFMA_F32_16X16X16F16_vi, V_MFMA_F32_16X16X1F32_vi, V_MFMA_F32_16X16X...
    printCBSZ(MI, 4, STI, O);
    printABID(MI, 5, STI, O);
    printBLGP(MI, 6, STI, O);
    return;
    break;
  }


  // Fragment 8 encoded into 4 bits for 13 unique commands.
  switch ((Bits >> 55) & 15) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // BUFFER_ATOMIC_ADD_ADDR64_RTN_gfx6_gfx7, BUFFER_ATOMIC_ADD_BOTHEN_RTN_g...
    printOffset(MI, 5, STI, O);
    O << " glc";
    printSLC(MI, 6, STI, O);
    return;
    break;
  case 1:
    // BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7, BUFFER_ATOMIC_ADD_BOTHEN_gfx10, BU...
    printOffset(MI, 4, STI, O);
    break;
  case 2:
    // IMAGE_ATOMIC_ADD_V1_V3_nsa_gfx10, IMAGE_ATOMIC_ADD_V1_V4_nsa_gfx10, IM...
    printOperand(MI, 5, STI, O);
    break;
  case 3:
    // IMAGE_GATHER4_B_CL_O_V2_V3, IMAGE_GATHER4_B_CL_O_V2_V4, IMAGE_GATHER4_...
    printUNorm(MI, 5, STI, O);
    printGLC(MI, 6, STI, O);
    printSLC(MI, 7, STI, O);
    printR128A16(MI, 8, STI, O);
    printTFE(MI, 9, STI, O);
    printLWE(MI, 10, STI, O);
    printDA(MI, 11, STI, O);
    break;
  case 4:
    // IMAGE_GATHER4_B_CL_O_V2_V3_gfx10, IMAGE_GATHER4_B_CL_O_V2_V4_gfx10, IM...
    printDim(MI, 5, STI, O);
    printUNorm(MI, 6, STI, O);
    printDLC(MI, 7, STI, O);
    printGLC(MI, 8, STI, O);
    printSLC(MI, 9, STI, O);
    printR128A16(MI, 10, STI, O);
    printGFX10A16(MI, 11, STI, O);
    printTFE(MI, 12, STI, O);
    printLWE(MI, 13, STI, O);
    break;
  case 5:
    // IMAGE_GATHER4_B_CL_O_V2_V3_nsa_gfx10, IMAGE_GATHER4_B_CL_O_V2_V4_nsa_g...
    printOperand(MI, 4, STI, O);
    break;
  case 6:
    // V_ADDC_CO_U32_sdwa_gfx9, V_ADDC_U32_sdwa_vi, V_ADD_CO_CI_U32_sdwa_gfx1...
    printSDWADstSel(MI, 6, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 7, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 8, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 9, STI, O);
    return;
    break;
  case 7:
    // V_ADD_F16_sdwa_gfx10, V_ADD_F16_sdwa_gfx9, V_ADD_F32_sdwa_gfx10, V_ADD...
    printSDWADstSel(MI, 7, STI, O);
    O << ' ';
    printSDWADstUnused(MI, 8, STI, O);
    O << ' ';
    printSDWASrc0Sel(MI, 9, STI, O);
    O << ' ';
    printSDWASrc1Sel(MI, 10, STI, O);
    return;
    break;
  case 8:
    // V_CUBEID_F32_gfx10, V_CUBEID_F32_gfx6_gfx7, V_CUBEID_F32_vi, V_CUBEMA_...
    printOModSI(MI, 8, STI, O);
    return;
    break;
  case 9:
    // V_DIV_FIXUP_F16_gfx10, V_DIV_FIXUP_F16_gfx9_gfx9, V_FMA_F16_gfx10, V_F...
    printClampSI(MI, 7, STI, O);
    return;
    break;
  case 10:
    // V_FMA_MIX_F32_gfx10, V_FMA_MIX_F32_vi, V_MAD_MIX_F32_vi
    printOpSelHi(MI, 9, STI, O);
    printClampSI(MI, 7, STI, O);
    return;
    break;
  case 11:
    // V_INTERP_P1LV_F16_gfx10, V_INTERP_P1LV_F16_vi
    printOModSI(MI, 9, STI, O);
    return;
    break;
  case 12:
    // V_INTERP_P2_F16_gfx10, V_INTERP_P2_F16_gfx9_gfx9, V_INTERP_P2_F16_vi, ...
    return;
    break;
  }


  // Fragment 9 encoded into 4 bits for 9 unique commands.
  switch ((Bits >> 59) & 15) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // BUFFER_ATOMIC_ADD_ADDR64_gfx6_gfx7, BUFFER_ATOMIC_ADD_BOTHEN_gfx10, BU...
    printSLC(MI, 5, STI, O);
    return;
    break;
  case 1:
    // BUFFER_LOAD_DWORDX2_ADDR64_gfx6_gfx7, BUFFER_LOAD_DWORDX2_BOTHEN_gfx10...
    printGLC(MI, 5, STI, O);
    printSLC(MI, 6, STI, O);
    break;
  case 2:
    // IMAGE_ATOMIC_ADD_V1_V3_nsa_gfx10, IMAGE_ATOMIC_ADD_V2_V3_nsa_gfx10, IM...
    printDMask(MI, 6, STI, O);
    printDim(MI, 7, STI, O);
    printUNorm(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printGLC(MI, 10, STI, O);
    printSLC(MI, 11, STI, O);
    printR128A16(MI, 12, STI, O);
    printGFX10A16(MI, 13, STI, O);
    printTFE(MI, 14, STI, O);
    printLWE(MI, 15, STI, O);
    return;
    break;
  case 3:
    // IMAGE_ATOMIC_ADD_V1_V4_nsa_gfx10, IMAGE_ATOMIC_ADD_V2_V4_nsa_gfx10, IM...
    O << "], ";
    break;
  case 4:
    // IMAGE_GATHER4_B_CL_O_V2_V3, IMAGE_GATHER4_B_CL_O_V2_V4, IMAGE_GATHER4_...
    printD16(MI, 12, STI, O);
    return;
    break;
  case 5:
    // IMAGE_GATHER4_B_CL_O_V2_V3_gfx10, IMAGE_GATHER4_B_CL_O_V2_V4_gfx10, IM...
    printD16(MI, 14, STI, O);
    return;
    break;
  case 6:
    // IMAGE_GATHER4_B_CL_O_V2_V3_nsa_gfx10, IMAGE_GATHER4_B_CL_O_V2_V5_nsa_g...
    O << ", ";
    printOperand(MI, 5, STI, O);
    break;
  case 7:
    // IMAGE_GATHER4_B_CL_V2_V2_nsa_gfx10, IMAGE_GATHER4_B_CL_V4_V2_nsa_gfx10...
    printDMask(MI, 5, STI, O);
    printDim(MI, 6, STI, O);
    printUNorm(MI, 7, STI, O);
    printDLC(MI, 8, STI, O);
    printGLC(MI, 9, STI, O);
    printSLC(MI, 10, STI, O);
    printR128A16(MI, 11, STI, O);
    printGFX10A16(MI, 12, STI, O);
    printTFE(MI, 13, STI, O);
    printLWE(MI, 14, STI, O);
    break;
  case 8:
    // IMAGE_GET_LOD_V1_V1, IMAGE_GET_LOD_V1_V1_gfx10, IMAGE_GET_LOD_V1_V2, I...
    return;
    break;
  }

  switch (MI->getOpcode()) {
  default: llvm_unreachable("Unexpected opcode.");
  case AMDGPU::BUFFER_LOAD_DWORDX2_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX2_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX2_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX2_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX2_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX2_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX2_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX2_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX2_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX2_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX3_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX3_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX3_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX3_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX3_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX3_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX3_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX3_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX3_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX3_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX4_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX4_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX4_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX4_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX4_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX4_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX4_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX4_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORDX4_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORDX4_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORD_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORD_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORD_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORD_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORD_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORD_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_HI_X_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_HI_X_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_HI_X_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZW_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XYZ_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_XY_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_D16_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_HI_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_HI_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_HI_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_HI_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_HI_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_HI_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SHORT_D16_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SSHORT_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SSHORT_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SSHORT_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SSHORT_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SSHORT_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SSHORT_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_D16_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_USHORT_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_USHORT_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_USHORT_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_USHORT_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_USHORT_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_USHORT_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_BYTE_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_BYTE_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_BYTE_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_BYTE_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_BYTE_D16_HI_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_BYTE_D16_HI_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_BYTE_D16_HI_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_BYTE_D16_HI_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_BYTE_D16_HI_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_BYTE_D16_HI_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_BYTE_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_BYTE_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_BYTE_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_BYTE_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_BYTE_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_BYTE_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX2_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX2_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX2_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX2_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX2_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX2_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX2_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX2_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX2_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX2_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX3_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX3_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX3_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX3_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX3_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX3_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX3_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX3_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX3_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX3_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX4_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX4_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX4_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX4_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX4_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX4_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX4_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_DWORDX4_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORDX4_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORDX4_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_DWORD_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORD_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORD_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORD_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_DWORD_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORD_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORD_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_DWORD_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_DWORD_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_DWORD_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_HI_X_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_HI_X_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_HI_X_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XYZ_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_gfx80:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZW_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XYZ_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_XY_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_X_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_X_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_X_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_X_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_X_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_X_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_X_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_FORMAT_X_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_FORMAT_X_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_FORMAT_X_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_SHORT_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_SHORT_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_SHORT_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_SHORT_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_SHORT_D16_HI_BOTHEN_gfx10:
  case AMDGPU::BUFFER_STORE_SHORT_D16_HI_BOTHEN_vi:
  case AMDGPU::BUFFER_STORE_SHORT_D16_HI_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_SHORT_D16_HI_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_SHORT_D16_HI_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_SHORT_D16_HI_OFFEN_vi:
  case AMDGPU::BUFFER_STORE_SHORT_IDXEN_gfx10:
  case AMDGPU::BUFFER_STORE_SHORT_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_SHORT_IDXEN_vi:
  case AMDGPU::BUFFER_STORE_SHORT_OFFEN_gfx10:
  case AMDGPU::BUFFER_STORE_SHORT_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_STORE_SHORT_OFFEN_vi:
    printTFE(MI, 7, STI, O);
    printDLC(MI, 8, STI, O);
    printSWZ(MI, 9, STI, O);
    return;
    break;
  case AMDGPU::BUFFER_LOAD_DWORDX2_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX2_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX2_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX3_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX3_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX3_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX4_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX4_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORDX4_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_DWORD_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_FORMAT_X_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SBYTE_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_SSHORT_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_UBYTE_LDS_OFFEN_vi:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_ADDR64_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_BOTHEN_gfx10:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_BOTHEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_BOTHEN_vi:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_IDXEN_gfx10:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_IDXEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_IDXEN_vi:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_OFFEN_gfx10:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_OFFEN_gfx6_gfx7:
  case AMDGPU::BUFFER_LOAD_USHORT_LDS_OFFEN_vi:
    O << " lds";
    printDLC(MI, 7, STI, O);
    printSWZ(MI, 8, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_ATOMIC_ADD_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_ADD_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_AND_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_AND_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_CMPSWAP_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_CMPSWAP_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_DEC_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_DEC_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_INC_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_INC_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_OR_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_OR_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SMAX_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SMAX_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SMIN_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SMIN_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SUB_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SUB_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SWAP_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_SWAP_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_UMAX_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_UMAX_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_UMIN_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_UMIN_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_XOR_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_ATOMIC_XOR_V2_V4_nsa_gfx10:
    printOperand(MI, 6, STI, O);
    printDMask(MI, 7, STI, O);
    printDim(MI, 8, STI, O);
    printUNorm(MI, 9, STI, O);
    printDLC(MI, 10, STI, O);
    printGLC(MI, 11, STI, O);
    printSLC(MI, 12, STI, O);
    printR128A16(MI, 13, STI, O);
    printGFX10A16(MI, 14, STI, O);
    printTFE(MI, 15, STI, O);
    printLWE(MI, 16, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V5_V3_nsa_gfx10:
    printDMask(MI, 6, STI, O);
    printDim(MI, 7, STI, O);
    printUNorm(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printGLC(MI, 10, STI, O);
    printSLC(MI, 11, STI, O);
    printR128A16(MI, 12, STI, O);
    printGFX10A16(MI, 13, STI, O);
    printTFE(MI, 14, STI, O);
    printLWE(MI, 15, STI, O);
    printD16(MI, 16, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V5_V4_nsa_gfx10:
    printOperand(MI, 5, STI, O);
    O << ", ";
    printOperand(MI, 6, STI, O);
    printDMask(MI, 7, STI, O);
    printDim(MI, 8, STI, O);
    printUNorm(MI, 9, STI, O);
    printDLC(MI, 10, STI, O);
    printGLC(MI, 11, STI, O);
    printSLC(MI, 12, STI, O);
    printR128A16(MI, 13, STI, O);
    printGFX10A16(MI, 14, STI, O);
    printTFE(MI, 15, STI, O);
    printLWE(MI, 16, STI, O);
    printD16(MI, 17, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V1_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V2_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V3_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V4_V5_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V5_V5_nsa_gfx10:
    O << "], ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    printDMask(MI, 8, STI, O);
    printDim(MI, 9, STI, O);
    printUNorm(MI, 10, STI, O);
    printDLC(MI, 11, STI, O);
    printGLC(MI, 12, STI, O);
    printSLC(MI, 13, STI, O);
    printR128A16(MI, 14, STI, O);
    printGFX10A16(MI, 15, STI, O);
    printTFE(MI, 16, STI, O);
    printLWE(MI, 17, STI, O);
    printD16(MI, 18, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V6_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V6_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << "], ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    printDMask(MI, 9, STI, O);
    printDim(MI, 10, STI, O);
    printUNorm(MI, 11, STI, O);
    printDLC(MI, 12, STI, O);
    printGLC(MI, 13, STI, O);
    printSLC(MI, 14, STI, O);
    printR128A16(MI, 15, STI, O);
    printGFX10A16(MI, 16, STI, O);
    printTFE(MI, 17, STI, O);
    printLWE(MI, 18, STI, O);
    printD16(MI, 19, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GATHER4_B_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_B_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_LZ_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_L_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_LZ_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_L_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_B_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_LZ_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_L_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_LZ_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_L_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_O_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V4_V3_nsa_gfx10:
    printD16(MI, 15, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_GATHER4_C_B_CL_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_B_CL_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V7_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V7_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << "], ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    printDMask(MI, 10, STI, O);
    printDim(MI, 11, STI, O);
    printUNorm(MI, 12, STI, O);
    printDLC(MI, 13, STI, O);
    printGLC(MI, 14, STI, O);
    printSLC(MI, 15, STI, O);
    printR128A16(MI, 16, STI, O);
    printGFX10A16(MI, 17, STI, O);
    printTFE(MI, 18, STI, O);
    printLWE(MI, 19, STI, O);
    printD16(MI, 20, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GET_LOD_V1_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V2_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V3_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V4_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V5_V2_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V5_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V4_V3_nsa_gfx10:
    return;
    break;
  case AMDGPU::IMAGE_GET_LOD_V1_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V2_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V3_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V4_V3_nsa_gfx10:
  case AMDGPU::IMAGE_GET_LOD_V5_V3_nsa_gfx10:
    printDMask(MI, 6, STI, O);
    printDim(MI, 7, STI, O);
    printUNorm(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printGLC(MI, 10, STI, O);
    printSLC(MI, 11, STI, O);
    printR128A16(MI, 12, STI, O);
    printGFX10A16(MI, 13, STI, O);
    printTFE(MI, 14, STI, O);
    printLWE(MI, 15, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_GET_RESINFO_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_GET_RESINFO_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_SGN_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_PCK_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_SGN_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_PCK_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_PCK_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_PCK_V4_V4_nsa_gfx10:
    printOperand(MI, 5, STI, O);
    printDMask(MI, 6, STI, O);
    printDim(MI, 7, STI, O);
    printUNorm(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printGLC(MI, 10, STI, O);
    printSLC(MI, 11, STI, O);
    printR128A16(MI, 12, STI, O);
    printGFX10A16(MI, 13, STI, O);
    printTFE(MI, 14, STI, O);
    printLWE(MI, 15, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_LOAD_MIP_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_MIP_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_LOAD_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_MSAA_LOAD_V5_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_MIP_V4_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V1_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V2_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V3_V4_nsa_gfx10:
  case AMDGPU::IMAGE_STORE_V4_V4_nsa_gfx10:
    printOperand(MI, 5, STI, O);
    printDMask(MI, 6, STI, O);
    printDim(MI, 7, STI, O);
    printUNorm(MI, 8, STI, O);
    printDLC(MI, 9, STI, O);
    printGLC(MI, 10, STI, O);
    printSLC(MI, 11, STI, O);
    printR128A16(MI, 12, STI, O);
    printGFX10A16(MI, 13, STI, O);
    printTFE(MI, 14, STI, O);
    printLWE(MI, 15, STI, O);
    printD16(MI, 16, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V10_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V10_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    O << ", ";
    printOperand(MI, 10, STI, O);
    O << "], ";
    printOperand(MI, 11, STI, O);
    O << ", ";
    printOperand(MI, 12, STI, O);
    printDMask(MI, 13, STI, O);
    printDim(MI, 14, STI, O);
    printUNorm(MI, 15, STI, O);
    printDLC(MI, 16, STI, O);
    printGLC(MI, 17, STI, O);
    printSLC(MI, 18, STI, O);
    printR128A16(MI, 19, STI, O);
    printGFX10A16(MI, 20, STI, O);
    printTFE(MI, 21, STI, O);
    printLWE(MI, 22, STI, O);
    printD16(MI, 23, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_O_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_G16_V5_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V1_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V2_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V3_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V4_V8_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_O_V5_V8_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << "], ";
    printOperand(MI, 9, STI, O);
    O << ", ";
    printOperand(MI, 10, STI, O);
    printDMask(MI, 11, STI, O);
    printDim(MI, 12, STI, O);
    printUNorm(MI, 13, STI, O);
    printDLC(MI, 14, STI, O);
    printGLC(MI, 15, STI, O);
    printSLC(MI, 16, STI, O);
    printR128A16(MI, 17, STI, O);
    printGFX10A16(MI, 18, STI, O);
    printTFE(MI, 19, STI, O);
    printLWE(MI, 20, STI, O);
    printD16(MI, 21, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V11_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V11_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    O << ", ";
    printOperand(MI, 10, STI, O);
    O << ", ";
    printOperand(MI, 11, STI, O);
    O << "], ";
    printOperand(MI, 12, STI, O);
    O << ", ";
    printOperand(MI, 13, STI, O);
    printDMask(MI, 14, STI, O);
    printDim(MI, 15, STI, O);
    printUNorm(MI, 16, STI, O);
    printDLC(MI, 17, STI, O);
    printGLC(MI, 18, STI, O);
    printSLC(MI, 19, STI, O);
    printR128A16(MI, 20, STI, O);
    printGFX10A16(MI, 21, STI, O);
    printTFE(MI, 22, STI, O);
    printLWE(MI, 23, STI, O);
    printD16(MI, 24, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_CL_O_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_CD_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_O_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_O_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_CL_O_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_G16_V5_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V1_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V2_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V3_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V4_V9_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_D_V5_V9_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    O << "], ";
    printOperand(MI, 10, STI, O);
    O << ", ";
    printOperand(MI, 11, STI, O);
    printDMask(MI, 12, STI, O);
    printDim(MI, 13, STI, O);
    printUNorm(MI, 14, STI, O);
    printDLC(MI, 15, STI, O);
    printGLC(MI, 16, STI, O);
    printSLC(MI, 17, STI, O);
    printR128A16(MI, 18, STI, O);
    printGFX10A16(MI, 19, STI, O);
    printTFE(MI, 20, STI, O);
    printLWE(MI, 21, STI, O);
    printD16(MI, 22, STI, O);
    return;
    break;
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V1_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V2_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V3_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V4_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_G16_V5_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V1_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V2_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V3_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V4_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_CD_CL_O_V5_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V1_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V2_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V3_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V4_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_G16_V5_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V1_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V2_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V3_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V4_V12_nsa_gfx10:
  case AMDGPU::IMAGE_SAMPLE_C_D_CL_O_V5_V12_nsa_gfx10:
    O << ", ";
    printOperand(MI, 6, STI, O);
    O << ", ";
    printOperand(MI, 7, STI, O);
    O << ", ";
    printOperand(MI, 8, STI, O);
    O << ", ";
    printOperand(MI, 9, STI, O);
    O << ", ";
    printOperand(MI, 10, STI, O);
    O << ", ";
    printOperand(MI, 11, STI, O);
    O << ", ";
    printOperand(MI, 12, STI, O);
    O << "], ";
    printOperand(MI, 13, STI, O);
    O << ", ";
    printOperand(MI, 14, STI, O);
    printDMask(MI, 15, STI, O);
    printDim(MI, 16, STI, O);
    printUNorm(MI, 17, STI, O);
    printDLC(MI, 18, STI, O);
    printGLC(MI, 19, STI, O);
    printSLC(MI, 20, STI, O);
    printR128A16(MI, 21, STI, O);
    printGFX10A16(MI, 22, STI, O);
    printTFE(MI, 23, STI, O);
    printLWE(MI, 24, STI, O);
    printD16(MI, 25, STI, O);
    return;
    break;
  }
}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
const char *AMDGPUInstPrinter::getRegisterName(unsigned RegNo) {
  assert(RegNo && RegNo < 6334 && "Invalid register number!");


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrs[] = {
  /* 0 */ "a100\0"
  /* 5 */ "s100\0"
  /* 10 */ "v100\0"
  /* 15 */ "a200\0"
  /* 20 */ "v200\0"
  /* 25 */ "a110\0"
  /* 30 */ "v110\0"
  /* 35 */ "a210\0"
  /* 40 */ "v210\0"
  /* 45 */ "a10\0"
  /* 49 */ "ttmp10\0"
  /* 56 */ "s10\0"
  /* 60 */ "v10\0"
  /* 64 */ "a120\0"
  /* 69 */ "v120\0"
  /* 74 */ "a220\0"
  /* 79 */ "v220\0"
  /* 84 */ "a20\0"
  /* 88 */ "s20\0"
  /* 92 */ "v20\0"
  /* 96 */ "a130\0"
  /* 101 */ "v130\0"
  /* 106 */ "a230\0"
  /* 111 */ "v230\0"
  /* 116 */ "a30\0"
  /* 120 */ "s30\0"
  /* 124 */ "v30\0"
  /* 128 */ "a140\0"
  /* 133 */ "v140\0"
  /* 138 */ "a240\0"
  /* 143 */ "v240\0"
  /* 148 */ "a40\0"
  /* 152 */ "s40\0"
  /* 156 */ "v40\0"
  /* 160 */ "a150\0"
  /* 165 */ "v150\0"
  /* 170 */ "a250\0"
  /* 175 */ "v250\0"
  /* 180 */ "a50\0"
  /* 184 */ "s50\0"
  /* 188 */ "v50\0"
  /* 192 */ "a160\0"
  /* 197 */ "v160\0"
  /* 202 */ "a60\0"
  /* 206 */ "s60\0"
  /* 210 */ "v60\0"
  /* 214 */ "a170\0"
  /* 219 */ "v170\0"
  /* 224 */ "a70\0"
  /* 228 */ "s70\0"
  /* 232 */ "v70\0"
  /* 236 */ "a180\0"
  /* 241 */ "v180\0"
  /* 246 */ "a80\0"
  /* 250 */ "s80\0"
  /* 254 */ "v80\0"
  /* 258 */ "a190\0"
  /* 263 */ "v190\0"
  /* 268 */ "a90\0"
  /* 272 */ "s90\0"
  /* 276 */ "v90\0"
  /* 280 */ "a0\0"
  /* 283 */ "m0\0"
  /* 286 */ "ttmp0\0"
  /* 292 */ "s0\0"
  /* 295 */ "v0\0"
  /* 298 */ "a101\0"
  /* 303 */ "s101\0"
  /* 308 */ "v101\0"
  /* 313 */ "a201\0"
  /* 318 */ "v201\0"
  /* 323 */ "a111\0"
  /* 328 */ "v111\0"
  /* 333 */ "a211\0"
  /* 338 */ "v211\0"
  /* 343 */ "a11\0"
  /* 347 */ "ttmp11\0"
  /* 354 */ "s11\0"
  /* 358 */ "v11\0"
  /* 362 */ "a121\0"
  /* 367 */ "v121\0"
  /* 372 */ "a221\0"
  /* 377 */ "v221\0"
  /* 382 */ "a21\0"
  /* 386 */ "s21\0"
  /* 390 */ "v21\0"
  /* 394 */ "a131\0"
  /* 399 */ "v131\0"
  /* 404 */ "a231\0"
  /* 409 */ "v231\0"
  /* 414 */ "a31\0"
  /* 418 */ "s31\0"
  /* 422 */ "v31\0"
  /* 426 */ "a141\0"
  /* 431 */ "v141\0"
  /* 436 */ "a241\0"
  /* 441 */ "v241\0"
  /* 446 */ "a41\0"
  /* 450 */ "s41\0"
  /* 454 */ "v41\0"
  /* 458 */ "a151\0"
  /* 463 */ "v151\0"
  /* 468 */ "a251\0"
  /* 473 */ "v251\0"
  /* 478 */ "a51\0"
  /* 482 */ "s51\0"
  /* 486 */ "v51\0"
  /* 490 */ "a161\0"
  /* 495 */ "v161\0"
  /* 500 */ "a61\0"
  /* 504 */ "s61\0"
  /* 508 */ "v61\0"
  /* 512 */ "a171\0"
  /* 517 */ "v171\0"
  /* 522 */ "a71\0"
  /* 526 */ "s71\0"
  /* 530 */ "v71\0"
  /* 534 */ "a181\0"
  /* 539 */ "v181\0"
  /* 544 */ "a81\0"
  /* 548 */ "s81\0"
  /* 552 */ "v81\0"
  /* 556 */ "a191\0"
  /* 561 */ "v191\0"
  /* 566 */ "a91\0"
  /* 570 */ "s91\0"
  /* 574 */ "v91\0"
  /* 578 */ "a1\0"
  /* 581 */ "ttmp1\0"
  /* 587 */ "s1\0"
  /* 590 */ "v1\0"
  /* 593 */ "a102\0"
  /* 598 */ "s102\0"
  /* 603 */ "v102\0"
  /* 608 */ "a202\0"
  /* 613 */ "v202\0"
  /* 618 */ "a112\0"
  /* 623 */ "v112\0"
  /* 628 */ "a212\0"
  /* 633 */ "v212\0"
  /* 638 */ "a12\0"
  /* 642 */ "ttmp12\0"
  /* 649 */ "s12\0"
  /* 653 */ "v12\0"
  /* 657 */ "a122\0"
  /* 662 */ "v122\0"
  /* 667 */ "a222\0"
  /* 672 */ "v222\0"
  /* 677 */ "a22\0"
  /* 681 */ "s22\0"
  /* 685 */ "v22\0"
  /* 689 */ "a132\0"
  /* 694 */ "v132\0"
  /* 699 */ "a232\0"
  /* 704 */ "v232\0"
  /* 709 */ "a32\0"
  /* 713 */ "s32\0"
  /* 717 */ "v32\0"
  /* 721 */ "a142\0"
  /* 726 */ "v142\0"
  /* 731 */ "a242\0"
  /* 736 */ "v242\0"
  /* 741 */ "a42\0"
  /* 745 */ "s42\0"
  /* 749 */ "v42\0"
  /* 753 */ "a152\0"
  /* 758 */ "v152\0"
  /* 763 */ "a252\0"
  /* 768 */ "v252\0"
  /* 773 */ "a52\0"
  /* 777 */ "s52\0"
  /* 781 */ "v52\0"
  /* 785 */ "a162\0"
  /* 790 */ "v162\0"
  /* 795 */ "a62\0"
  /* 799 */ "s62\0"
  /* 803 */ "v62\0"
  /* 807 */ "a172\0"
  /* 812 */ "v172\0"
  /* 817 */ "a72\0"
  /* 821 */ "s72\0"
  /* 825 */ "v72\0"
  /* 829 */ "a182\0"
  /* 834 */ "v182\0"
  /* 839 */ "a82\0"
  /* 843 */ "s82\0"
  /* 847 */ "v82\0"
  /* 851 */ "a192\0"
  /* 856 */ "v192\0"
  /* 861 */ "a92\0"
  /* 865 */ "s92\0"
  /* 869 */ "v92\0"
  /* 873 */ "a2\0"
  /* 876 */ "ttmp2\0"
  /* 882 */ "s2\0"
  /* 885 */ "v2\0"
  /* 888 */ "a103\0"
  /* 893 */ "s103\0"
  /* 898 */ "v103\0"
  /* 903 */ "a203\0"
  /* 908 */ "v203\0"
  /* 913 */ "a113\0"
  /* 918 */ "v113\0"
  /* 923 */ "a213\0"
  /* 928 */ "v213\0"
  /* 933 */ "a13\0"
  /* 937 */ "ttmp13\0"
  /* 944 */ "s13\0"
  /* 948 */ "v13\0"
  /* 952 */ "a123\0"
  /* 957 */ "v123\0"
  /* 962 */ "a223\0"
  /* 967 */ "v223\0"
  /* 972 */ "a23\0"
  /* 976 */ "s23\0"
  /* 980 */ "v23\0"
  /* 984 */ "a133\0"
  /* 989 */ "v133\0"
  /* 994 */ "a233\0"
  /* 999 */ "v233\0"
  /* 1004 */ "a33\0"
  /* 1008 */ "s33\0"
  /* 1012 */ "v33\0"
  /* 1016 */ "a143\0"
  /* 1021 */ "v143\0"
  /* 1026 */ "a243\0"
  /* 1031 */ "v243\0"
  /* 1036 */ "a43\0"
  /* 1040 */ "s43\0"
  /* 1044 */ "v43\0"
  /* 1048 */ "a153\0"
  /* 1053 */ "v153\0"
  /* 1058 */ "a253\0"
  /* 1063 */ "v253\0"
  /* 1068 */ "a53\0"
  /* 1072 */ "s53\0"
  /* 1076 */ "v53\0"
  /* 1080 */ "a163\0"
  /* 1085 */ "v163\0"
  /* 1090 */ "a63\0"
  /* 1094 */ "s63\0"
  /* 1098 */ "v63\0"
  /* 1102 */ "a173\0"
  /* 1107 */ "v173\0"
  /* 1112 */ "a73\0"
  /* 1116 */ "s73\0"
  /* 1120 */ "v73\0"
  /* 1124 */ "a183\0"
  /* 1129 */ "v183\0"
  /* 1134 */ "a83\0"
  /* 1138 */ "s83\0"
  /* 1142 */ "v83\0"
  /* 1146 */ "a193\0"
  /* 1151 */ "v193\0"
  /* 1156 */ "a93\0"
  /* 1160 */ "s93\0"
  /* 1164 */ "v93\0"
  /* 1168 */ "a3\0"
  /* 1171 */ "ttmp3\0"
  /* 1177 */ "s3\0"
  /* 1180 */ "v3\0"
  /* 1183 */ "a104\0"
  /* 1188 */ "s104\0"
  /* 1193 */ "v104\0"
  /* 1198 */ "a204\0"
  /* 1203 */ "v204\0"
  /* 1208 */ "a114\0"
  /* 1213 */ "v114\0"
  /* 1218 */ "a214\0"
  /* 1223 */ "v214\0"
  /* 1228 */ "a14\0"
  /* 1232 */ "ttmp14\0"
  /* 1239 */ "s14\0"
  /* 1243 */ "v14\0"
  /* 1247 */ "a124\0"
  /* 1252 */ "v124\0"
  /* 1257 */ "a224\0"
  /* 1262 */ "v224\0"
  /* 1267 */ "a24\0"
  /* 1271 */ "s24\0"
  /* 1275 */ "v24\0"
  /* 1279 */ "a134\0"
  /* 1284 */ "v134\0"
  /* 1289 */ "a234\0"
  /* 1294 */ "v234\0"
  /* 1299 */ "a34\0"
  /* 1303 */ "s34\0"
  /* 1307 */ "v34\0"
  /* 1311 */ "a144\0"
  /* 1316 */ "v144\0"
  /* 1321 */ "a244\0"
  /* 1326 */ "v244\0"
  /* 1331 */ "a44\0"
  /* 1335 */ "s44\0"
  /* 1339 */ "v44\0"
  /* 1343 */ "a154\0"
  /* 1348 */ "v154\0"
  /* 1353 */ "a254\0"
  /* 1358 */ "v254\0"
  /* 1363 */ "a54\0"
  /* 1367 */ "s54\0"
  /* 1371 */ "v54\0"
  /* 1375 */ "a164\0"
  /* 1380 */ "v164\0"
  /* 1385 */ "a64\0"
  /* 1389 */ "s64\0"
  /* 1393 */ "v64\0"
  /* 1397 */ "a174\0"
  /* 1402 */ "v174\0"
  /* 1407 */ "a74\0"
  /* 1411 */ "s74\0"
  /* 1415 */ "v74\0"
  /* 1419 */ "a184\0"
  /* 1424 */ "v184\0"
  /* 1429 */ "a84\0"
  /* 1433 */ "s84\0"
  /* 1437 */ "v84\0"
  /* 1441 */ "a194\0"
  /* 1446 */ "v194\0"
  /* 1451 */ "a94\0"
  /* 1455 */ "s94\0"
  /* 1459 */ "v94\0"
  /* 1463 */ "a4\0"
  /* 1466 */ "ttmp4\0"
  /* 1472 */ "s4\0"
  /* 1475 */ "v4\0"
  /* 1478 */ "a105\0"
  /* 1483 */ "s105\0"
  /* 1488 */ "v105\0"
  /* 1493 */ "a205\0"
  /* 1498 */ "v205\0"
  /* 1503 */ "a115\0"
  /* 1508 */ "v115\0"
  /* 1513 */ "a215\0"
  /* 1518 */ "v215\0"
  /* 1523 */ "a15\0"
  /* 1527 */ "ttmp15\0"
  /* 1534 */ "s15\0"
  /* 1538 */ "v15\0"
  /* 1542 */ "a125\0"
  /* 1547 */ "v125\0"
  /* 1552 */ "a225\0"
  /* 1557 */ "v225\0"
  /* 1562 */ "a25\0"
  /* 1566 */ "s25\0"
  /* 1570 */ "v25\0"
  /* 1574 */ "a135\0"
  /* 1579 */ "v135\0"
  /* 1584 */ "a235\0"
  /* 1589 */ "v235\0"
  /* 1594 */ "a35\0"
  /* 1598 */ "s35\0"
  /* 1602 */ "v35\0"
  /* 1606 */ "a145\0"
  /* 1611 */ "v145\0"
  /* 1616 */ "a245\0"
  /* 1621 */ "v245\0"
  /* 1626 */ "a45\0"
  /* 1630 */ "s45\0"
  /* 1634 */ "v45\0"
  /* 1638 */ "a155\0"
  /* 1643 */ "v155\0"
  /* 1648 */ "a255\0"
  /* 1653 */ "v255\0"
  /* 1658 */ "a55\0"
  /* 1662 */ "s55\0"
  /* 1666 */ "v55\0"
  /* 1670 */ "a165\0"
  /* 1675 */ "v165\0"
  /* 1680 */ "a65\0"
  /* 1684 */ "s65\0"
  /* 1688 */ "v65\0"
  /* 1692 */ "a175\0"
  /* 1697 */ "v175\0"
  /* 1702 */ "a75\0"
  /* 1706 */ "s75\0"
  /* 1710 */ "v75\0"
  /* 1714 */ "a185\0"
  /* 1719 */ "v185\0"
  /* 1724 */ "a85\0"
  /* 1728 */ "s85\0"
  /* 1732 */ "v85\0"
  /* 1736 */ "a195\0"
  /* 1741 */ "v195\0"
  /* 1746 */ "a95\0"
  /* 1750 */ "s95\0"
  /* 1754 */ "v95\0"
  /* 1758 */ "a5\0"
  /* 1761 */ "ttmp5\0"
  /* 1767 */ "s5\0"
  /* 1770 */ "v5\0"
  /* 1773 */ "a106\0"
  /* 1778 */ "v106\0"
  /* 1783 */ "a206\0"
  /* 1788 */ "v206\0"
  /* 1793 */ "a116\0"
  /* 1798 */ "v116\0"
  /* 1803 */ "a216\0"
  /* 1808 */ "v216\0"
  /* 1813 */ "AGPR100_HI16\0"
  /* 1826 */ "SGPR100_HI16\0"
  /* 1839 */ "AGPR200_HI16\0"
  /* 1852 */ "AGPR110_HI16\0"
  /* 1865 */ "AGPR210_HI16\0"
  /* 1878 */ "TTMP10_HI16\0"
  /* 1890 */ "AGPR10_HI16\0"
  /* 1902 */ "SGPR10_HI16\0"
  /* 1914 */ "TTMP10_gfx9_gfx10_HI16\0"
  /* 1937 */ "TTMP0_gfx9_gfx10_HI16\0"
  /* 1959 */ "TTMP11_gfx9_gfx10_HI16\0"
  /* 1982 */ "TTMP1_gfx9_gfx10_HI16\0"
  /* 2004 */ "TTMP12_gfx9_gfx10_HI16\0"
  /* 2027 */ "TTMP2_gfx9_gfx10_HI16\0"
  /* 2049 */ "TTMP13_gfx9_gfx10_HI16\0"
  /* 2072 */ "TTMP3_gfx9_gfx10_HI16\0"
  /* 2094 */ "TTMP14_gfx9_gfx10_HI16\0"
  /* 2117 */ "TTMP4_gfx9_gfx10_HI16\0"
  /* 2139 */ "TTMP15_gfx9_gfx10_HI16\0"
  /* 2162 */ "TTMP5_gfx9_gfx10_HI16\0"
  /* 2184 */ "TTMP6_gfx9_gfx10_HI16\0"
  /* 2206 */ "TTMP7_gfx9_gfx10_HI16\0"
  /* 2228 */ "TTMP8_gfx9_gfx10_HI16\0"
  /* 2250 */ "TTMP9_gfx9_gfx10_HI16\0"
  /* 2272 */ "AGPR120_HI16\0"
  /* 2285 */ "AGPR220_HI16\0"
  /* 2298 */ "AGPR20_HI16\0"
  /* 2310 */ "SGPR20_HI16\0"
  /* 2322 */ "AGPR130_HI16\0"
  /* 2335 */ "AGPR230_HI16\0"
  /* 2348 */ "AGPR30_HI16\0"
  /* 2360 */ "SGPR30_HI16\0"
  /* 2372 */ "AGPR140_HI16\0"
  /* 2385 */ "AGPR240_HI16\0"
  /* 2398 */ "AGPR40_HI16\0"
  /* 2410 */ "SGPR40_HI16\0"
  /* 2422 */ "AGPR150_HI16\0"
  /* 2435 */ "AGPR250_HI16\0"
  /* 2448 */ "AGPR50_HI16\0"
  /* 2460 */ "SGPR50_HI16\0"
  /* 2472 */ "AGPR160_HI16\0"
  /* 2485 */ "AGPR60_HI16\0"
  /* 2497 */ "SGPR60_HI16\0"
  /* 2509 */ "AGPR170_HI16\0"
  /* 2522 */ "AGPR70_HI16\0"
  /* 2534 */ "SGPR70_HI16\0"
  /* 2546 */ "AGPR180_HI16\0"
  /* 2559 */ "AGPR80_HI16\0"
  /* 2571 */ "SGPR80_HI16\0"
  /* 2583 */ "AGPR190_HI16\0"
  /* 2596 */ "AGPR90_HI16\0"
  /* 2608 */ "SGPR90_HI16\0"
  /* 2620 */ "M0_HI16\0"
  /* 2628 */ "TTMP0_HI16\0"
  /* 2639 */ "AGPR0_HI16\0"
  /* 2650 */ "SGPR0_HI16\0"
  /* 2661 */ "AGPR101_HI16\0"
  /* 2674 */ "SGPR101_HI16\0"
  /* 2687 */ "AGPR201_HI16\0"
  /* 2700 */ "AGPR111_HI16\0"
  /* 2713 */ "AGPR211_HI16\0"
  /* 2726 */ "TTMP11_HI16\0"
  /* 2738 */ "AGPR11_HI16\0"
  /* 2750 */ "SGPR11_HI16\0"
  /* 2762 */ "AGPR121_HI16\0"
  /* 2775 */ "AGPR221_HI16\0"
  /* 2788 */ "AGPR21_HI16\0"
  /* 2800 */ "SGPR21_HI16\0"
  /* 2812 */ "AGPR131_HI16\0"
  /* 2825 */ "AGPR231_HI16\0"
  /* 2838 */ "AGPR31_HI16\0"
  /* 2850 */ "SGPR31_HI16\0"
  /* 2862 */ "AGPR141_HI16\0"
  /* 2875 */ "AGPR241_HI16\0"
  /* 2888 */ "AGPR41_HI16\0"
  /* 2900 */ "SGPR41_HI16\0"
  /* 2912 */ "AGPR151_HI16\0"
  /* 2925 */ "AGPR251_HI16\0"
  /* 2938 */ "AGPR51_HI16\0"
  /* 2950 */ "SGPR51_HI16\0"
  /* 2962 */ "AGPR161_HI16\0"
  /* 2975 */ "AGPR61_HI16\0"
  /* 2987 */ "SGPR61_HI16\0"
  /* 2999 */ "AGPR171_HI16\0"
  /* 3012 */ "AGPR71_HI16\0"
  /* 3024 */ "SGPR71_HI16\0"
  /* 3036 */ "AGPR181_HI16\0"
  /* 3049 */ "AGPR81_HI16\0"
  /* 3061 */ "SGPR81_HI16\0"
  /* 3073 */ "AGPR191_HI16\0"
  /* 3086 */ "AGPR91_HI16\0"
  /* 3098 */ "SGPR91_HI16\0"
  /* 3110 */ "TTMP1_HI16\0"
  /* 3121 */ "AGPR1_HI16\0"
  /* 3132 */ "SGPR1_HI16\0"
  /* 3143 */ "AGPR102_HI16\0"
  /* 3156 */ "SGPR102_HI16\0"
  /* 3169 */ "AGPR202_HI16\0"
  /* 3182 */ "AGPR112_HI16\0"
  /* 3195 */ "AGPR212_HI16\0"
  /* 3208 */ "TTMP12_HI16\0"
  /* 3220 */ "AGPR12_HI16\0"
  /* 3232 */ "SGPR12_HI16\0"
  /* 3244 */ "AGPR122_HI16\0"
  /* 3257 */ "AGPR222_HI16\0"
  /* 3270 */ "AGPR22_HI16\0"
  /* 3282 */ "SGPR22_HI16\0"
  /* 3294 */ "AGPR132_HI16\0"
  /* 3307 */ "AGPR232_HI16\0"
  /* 3320 */ "AGPR32_HI16\0"
  /* 3332 */ "SGPR32_HI16\0"
  /* 3344 */ "AGPR142_HI16\0"
  /* 3357 */ "AGPR242_HI16\0"
  /* 3370 */ "AGPR42_HI16\0"
  /* 3382 */ "SGPR42_HI16\0"
  /* 3394 */ "AGPR152_HI16\0"
  /* 3407 */ "AGPR252_HI16\0"
  /* 3420 */ "AGPR52_HI16\0"
  /* 3432 */ "SGPR52_HI16\0"
  /* 3444 */ "AGPR162_HI16\0"
  /* 3457 */ "AGPR62_HI16\0"
  /* 3469 */ "SGPR62_HI16\0"
  /* 3481 */ "AGPR172_HI16\0"
  /* 3494 */ "AGPR72_HI16\0"
  /* 3506 */ "SGPR72_HI16\0"
  /* 3518 */ "AGPR182_HI16\0"
  /* 3531 */ "AGPR82_HI16\0"
  /* 3543 */ "SGPR82_HI16\0"
  /* 3555 */ "AGPR192_HI16\0"
  /* 3568 */ "AGPR92_HI16\0"
  /* 3580 */ "SGPR92_HI16\0"
  /* 3592 */ "TTMP2_HI16\0"
  /* 3603 */ "AGPR2_HI16\0"
  /* 3614 */ "SGPR2_HI16\0"
  /* 3625 */ "AGPR103_HI16\0"
  /* 3638 */ "SGPR103_HI16\0"
  /* 3651 */ "AGPR203_HI16\0"
  /* 3664 */ "AGPR113_HI16\0"
  /* 3677 */ "AGPR213_HI16\0"
  /* 3690 */ "TTMP13_HI16\0"
  /* 3702 */ "AGPR13_HI16\0"
  /* 3714 */ "SGPR13_HI16\0"
  /* 3726 */ "AGPR123_HI16\0"
  /* 3739 */ "AGPR223_HI16\0"
  /* 3752 */ "AGPR23_HI16\0"
  /* 3764 */ "SGPR23_HI16\0"
  /* 3776 */ "AGPR133_HI16\0"
  /* 3789 */ "AGPR233_HI16\0"
  /* 3802 */ "AGPR33_HI16\0"
  /* 3814 */ "SGPR33_HI16\0"
  /* 3826 */ "AGPR143_HI16\0"
  /* 3839 */ "AGPR243_HI16\0"
  /* 3852 */ "AGPR43_HI16\0"
  /* 3864 */ "SGPR43_HI16\0"
  /* 3876 */ "AGPR153_HI16\0"
  /* 3889 */ "AGPR253_HI16\0"
  /* 3902 */ "AGPR53_HI16\0"
  /* 3914 */ "SGPR53_HI16\0"
  /* 3926 */ "AGPR163_HI16\0"
  /* 3939 */ "AGPR63_HI16\0"
  /* 3951 */ "SGPR63_HI16\0"
  /* 3963 */ "AGPR173_HI16\0"
  /* 3976 */ "AGPR73_HI16\0"
  /* 3988 */ "SGPR73_HI16\0"
  /* 4000 */ "AGPR183_HI16\0"
  /* 4013 */ "AGPR83_HI16\0"
  /* 4025 */ "SGPR83_HI16\0"
  /* 4037 */ "AGPR193_HI16\0"
  /* 4050 */ "AGPR93_HI16\0"
  /* 4062 */ "SGPR93_HI16\0"
  /* 4074 */ "TTMP3_HI16\0"
  /* 4085 */ "AGPR3_HI16\0"
  /* 4096 */ "SGPR3_HI16\0"
  /* 4107 */ "AGPR104_HI16\0"
  /* 4120 */ "SGPR104_HI16\0"
  /* 4133 */ "AGPR204_HI16\0"
  /* 4146 */ "AGPR114_HI16\0"
  /* 4159 */ "AGPR214_HI16\0"
  /* 4172 */ "TTMP14_HI16\0"
  /* 4184 */ "AGPR14_HI16\0"
  /* 4196 */ "SGPR14_HI16\0"
  /* 4208 */ "AGPR124_HI16\0"
  /* 4221 */ "AGPR224_HI16\0"
  /* 4234 */ "AGPR24_HI16\0"
  /* 4246 */ "SGPR24_HI16\0"
  /* 4258 */ "AGPR134_HI16\0"
  /* 4271 */ "AGPR234_HI16\0"
  /* 4284 */ "AGPR34_HI16\0"
  /* 4296 */ "SGPR34_HI16\0"
  /* 4308 */ "AGPR144_HI16\0"
  /* 4321 */ "AGPR244_HI16\0"
  /* 4334 */ "AGPR44_HI16\0"
  /* 4346 */ "SGPR44_HI16\0"
  /* 4358 */ "AGPR154_HI16\0"
  /* 4371 */ "AGPR254_HI16\0"
  /* 4384 */ "AGPR54_HI16\0"
  /* 4396 */ "SGPR54_HI16\0"
  /* 4408 */ "AGPR164_HI16\0"
  /* 4421 */ "AGPR64_HI16\0"
  /* 4433 */ "SGPR64_HI16\0"
  /* 4445 */ "AGPR174_HI16\0"
  /* 4458 */ "AGPR74_HI16\0"
  /* 4470 */ "SGPR74_HI16\0"
  /* 4482 */ "AGPR184_HI16\0"
  /* 4495 */ "AGPR84_HI16\0"
  /* 4507 */ "SGPR84_HI16\0"
  /* 4519 */ "AGPR194_HI16\0"
  /* 4532 */ "AGPR94_HI16\0"
  /* 4544 */ "SGPR94_HI16\0"
  /* 4556 */ "TTMP4_HI16\0"
  /* 4567 */ "AGPR4_HI16\0"
  /* 4578 */ "SGPR4_HI16\0"
  /* 4589 */ "AGPR105_HI16\0"
  /* 4602 */ "SGPR105_HI16\0"
  /* 4615 */ "AGPR205_HI16\0"
  /* 4628 */ "AGPR115_HI16\0"
  /* 4641 */ "AGPR215_HI16\0"
  /* 4654 */ "TTMP15_HI16\0"
  /* 4666 */ "AGPR15_HI16\0"
  /* 4678 */ "SGPR15_HI16\0"
  /* 4690 */ "AGPR125_HI16\0"
  /* 4703 */ "AGPR225_HI16\0"
  /* 4716 */ "AGPR25_HI16\0"
  /* 4728 */ "SGPR25_HI16\0"
  /* 4740 */ "AGPR135_HI16\0"
  /* 4753 */ "AGPR235_HI16\0"
  /* 4766 */ "AGPR35_HI16\0"
  /* 4778 */ "SGPR35_HI16\0"
  /* 4790 */ "AGPR145_HI16\0"
  /* 4803 */ "AGPR245_HI16\0"
  /* 4816 */ "AGPR45_HI16\0"
  /* 4828 */ "SGPR45_HI16\0"
  /* 4840 */ "AGPR155_HI16\0"
  /* 4853 */ "AGPR255_HI16\0"
  /* 4866 */ "AGPR55_HI16\0"
  /* 4878 */ "SGPR55_HI16\0"
  /* 4890 */ "AGPR165_HI16\0"
  /* 4903 */ "AGPR65_HI16\0"
  /* 4915 */ "SGPR65_HI16\0"
  /* 4927 */ "AGPR175_HI16\0"
  /* 4940 */ "AGPR75_HI16\0"
  /* 4952 */ "SGPR75_HI16\0"
  /* 4964 */ "AGPR185_HI16\0"
  /* 4977 */ "AGPR85_HI16\0"
  /* 4989 */ "SGPR85_HI16\0"
  /* 5001 */ "AGPR195_HI16\0"
  /* 5014 */ "AGPR95_HI16\0"
  /* 5026 */ "SGPR95_HI16\0"
  /* 5038 */ "TTMP5_HI16\0"
  /* 5049 */ "AGPR5_HI16\0"
  /* 5060 */ "SGPR5_HI16\0"
  /* 5071 */ "AGPR106_HI16\0"
  /* 5084 */ "AGPR206_HI16\0"
  /* 5097 */ "AGPR116_HI16\0"
  /* 5110 */ "AGPR216_HI16\0"
  /* 5123 */ "AGPR16_HI16\0"
  /* 5135 */ "SGPR16_HI16\0"
  /* 5147 */ "AGPR126_HI16\0"
  /* 5160 */ "AGPR226_HI16\0"
  /* 5173 */ "AGPR26_HI16\0"
  /* 5185 */ "SGPR26_HI16\0"
  /* 5197 */ "AGPR136_HI16\0"
  /* 5210 */ "AGPR236_HI16\0"
  /* 5223 */ "AGPR36_HI16\0"
  /* 5235 */ "SGPR36_HI16\0"
  /* 5247 */ "AGPR146_HI16\0"
  /* 5260 */ "AGPR246_HI16\0"
  /* 5273 */ "AGPR46_HI16\0"
  /* 5285 */ "SGPR46_HI16\0"
  /* 5297 */ "AGPR156_HI16\0"
  /* 5310 */ "AGPR56_HI16\0"
  /* 5322 */ "SGPR56_HI16\0"
  /* 5334 */ "AGPR166_HI16\0"
  /* 5347 */ "AGPR66_HI16\0"
  /* 5359 */ "SGPR66_HI16\0"
  /* 5371 */ "AGPR176_HI16\0"
  /* 5384 */ "AGPR76_HI16\0"
  /* 5396 */ "SGPR76_HI16\0"
  /* 5408 */ "AGPR186_HI16\0"
  /* 5421 */ "AGPR86_HI16\0"
  /* 5433 */ "SGPR86_HI16\0"
  /* 5445 */ "AGPR196_HI16\0"
  /* 5458 */ "AGPR96_HI16\0"
  /* 5470 */ "SGPR96_HI16\0"
  /* 5482 */ "TTMP6_HI16\0"
  /* 5493 */ "AGPR6_HI16\0"
  /* 5504 */ "SGPR6_HI16\0"
  /* 5515 */ "AGPR107_HI16\0"
  /* 5528 */ "AGPR207_HI16\0"
  /* 5541 */ "AGPR117_HI16\0"
  /* 5554 */ "AGPR217_HI16\0"
  /* 5567 */ "AGPR17_HI16\0"
  /* 5579 */ "SGPR17_HI16\0"
  /* 5591 */ "AGPR127_HI16\0"
  /* 5604 */ "AGPR227_HI16\0"
  /* 5617 */ "AGPR27_HI16\0"
  /* 5629 */ "SGPR27_HI16\0"
  /* 5641 */ "AGPR137_HI16\0"
  /* 5654 */ "AGPR237_HI16\0"
  /* 5667 */ "AGPR37_HI16\0"
  /* 5679 */ "SGPR37_HI16\0"
  /* 5691 */ "AGPR147_HI16\0"
  /* 5704 */ "AGPR247_HI16\0"
  /* 5717 */ "AGPR47_HI16\0"
  /* 5729 */ "SGPR47_HI16\0"
  /* 5741 */ "AGPR157_HI16\0"
  /* 5754 */ "AGPR57_HI16\0"
  /* 5766 */ "SGPR57_HI16\0"
  /* 5778 */ "AGPR167_HI16\0"
  /* 5791 */ "AGPR67_HI16\0"
  /* 5803 */ "SGPR67_HI16\0"
  /* 5815 */ "AGPR177_HI16\0"
  /* 5828 */ "AGPR77_HI16\0"
  /* 5840 */ "SGPR77_HI16\0"
  /* 5852 */ "AGPR187_HI16\0"
  /* 5865 */ "AGPR87_HI16\0"
  /* 5877 */ "SGPR87_HI16\0"
  /* 5889 */ "AGPR197_HI16\0"
  /* 5902 */ "AGPR97_HI16\0"
  /* 5914 */ "SGPR97_HI16\0"
  /* 5926 */ "TTMP7_HI16\0"
  /* 5937 */ "AGPR7_HI16\0"
  /* 5948 */ "SGPR7_HI16\0"
  /* 5959 */ "AGPR108_HI16\0"
  /* 5972 */ "AGPR208_HI16\0"
  /* 5985 */ "AGPR118_HI16\0"
  /* 5998 */ "AGPR218_HI16\0"
  /* 6011 */ "AGPR18_HI16\0"
  /* 6023 */ "SGPR18_HI16\0"
  /* 6035 */ "AGPR128_HI16\0"
  /* 6048 */ "AGPR228_HI16\0"
  /* 6061 */ "AGPR28_HI16\0"
  /* 6073 */ "SGPR28_HI16\0"
  /* 6085 */ "AGPR138_HI16\0"
  /* 6098 */ "AGPR238_HI16\0"
  /* 6111 */ "AGPR38_HI16\0"
  /* 6123 */ "SGPR38_HI16\0"
  /* 6135 */ "AGPR148_HI16\0"
  /* 6148 */ "AGPR248_HI16\0"
  /* 6161 */ "AGPR48_HI16\0"
  /* 6173 */ "SGPR48_HI16\0"
  /* 6185 */ "AGPR158_HI16\0"
  /* 6198 */ "AGPR58_HI16\0"
  /* 6210 */ "SGPR58_HI16\0"
  /* 6222 */ "AGPR168_HI16\0"
  /* 6235 */ "AGPR68_HI16\0"
  /* 6247 */ "SGPR68_HI16\0"
  /* 6259 */ "AGPR178_HI16\0"
  /* 6272 */ "AGPR78_HI16\0"
  /* 6284 */ "SGPR78_HI16\0"
  /* 6296 */ "AGPR188_HI16\0"
  /* 6309 */ "AGPR88_HI16\0"
  /* 6321 */ "SGPR88_HI16\0"
  /* 6333 */ "AGPR198_HI16\0"
  /* 6346 */ "AGPR98_HI16\0"
  /* 6358 */ "SGPR98_HI16\0"
  /* 6370 */ "TTMP8_HI16\0"
  /* 6381 */ "AGPR8_HI16\0"
  /* 6392 */ "SGPR8_HI16\0"
  /* 6403 */ "AGPR109_HI16\0"
  /* 6416 */ "AGPR209_HI16\0"
  /* 6429 */ "AGPR119_HI16\0"
  /* 6442 */ "AGPR219_HI16\0"
  /* 6455 */ "AGPR19_HI16\0"
  /* 6467 */ "SGPR19_HI16\0"
  /* 6479 */ "AGPR129_HI16\0"
  /* 6492 */ "AGPR229_HI16\0"
  /* 6505 */ "AGPR29_HI16\0"
  /* 6517 */ "SGPR29_HI16\0"
  /* 6529 */ "AGPR139_HI16\0"
  /* 6542 */ "AGPR239_HI16\0"
  /* 6555 */ "AGPR39_HI16\0"
  /* 6567 */ "SGPR39_HI16\0"
  /* 6579 */ "AGPR149_HI16\0"
  /* 6592 */ "AGPR249_HI16\0"
  /* 6605 */ "AGPR49_HI16\0"
  /* 6617 */ "SGPR49_HI16\0"
  /* 6629 */ "AGPR159_HI16\0"
  /* 6642 */ "AGPR59_HI16\0"
  /* 6654 */ "SGPR59_HI16\0"
  /* 6666 */ "AGPR169_HI16\0"
  /* 6679 */ "AGPR69_HI16\0"
  /* 6691 */ "SGPR69_HI16\0"
  /* 6703 */ "AGPR179_HI16\0"
  /* 6716 */ "AGPR79_HI16\0"
  /* 6728 */ "SGPR79_HI16\0"
  /* 6740 */ "AGPR189_HI16\0"
  /* 6753 */ "AGPR89_HI16\0"
  /* 6765 */ "SGPR89_HI16\0"
  /* 6777 */ "AGPR199_HI16\0"
  /* 6790 */ "AGPR99_HI16\0"
  /* 6802 */ "SGPR99_HI16\0"
  /* 6814 */ "TTMP9_HI16\0"
  /* 6825 */ "AGPR9_HI16\0"
  /* 6836 */ "SGPR9_HI16\0"
  /* 6847 */ "SRC_SCC_HI16\0"
  /* 6860 */ "SRC_POPS_EXITING_WAVE_ID_HI16\0"
  /* 6890 */ "SRC_SHARED_BASE_HI16\0"
  /* 6911 */ "SRC_PRIVATE_BASE_HI16\0"
  /* 6933 */ "TBA_HI_HI16\0"
  /* 6945 */ "TMA_HI_HI16\0"
  /* 6957 */ "VCC_HI_HI16\0"
  /* 6969 */ "EXEC_HI_HI16\0"
  /* 6982 */ "XNACK_MASK_HI_HI16\0"
  /* 7001 */ "FLAT_SCR_HI_HI16\0"
  /* 7018 */ "SGPR_NULL_HI16\0"
  /* 7033 */ "TBA_LO_HI16\0"
  /* 7045 */ "TMA_LO_HI16\0"
  /* 7057 */ "VCC_LO_HI16\0"
  /* 7069 */ "EXEC_LO_HI16\0"
  /* 7082 */ "XNACK_MASK_LO_HI16\0"
  /* 7101 */ "FLAT_SCR_LO_HI16\0"
  /* 7118 */ "SRC_SHARED_LIMIT_HI16\0"
  /* 7140 */ "SRC_PRIVATE_LIMIT_HI16\0"
  /* 7163 */ "SRC_VCCZ_HI16\0"
  /* 7177 */ "SRC_EXECZ_HI16\0"
  /* 7192 */ "FLAT_SCR_HI_ci_HI16\0"
  /* 7212 */ "FLAT_SCR_LO_ci_HI16\0"
  /* 7232 */ "TTMP10_vi_HI16\0"
  /* 7247 */ "TTMP0_vi_HI16\0"
  /* 7261 */ "TTMP11_vi_HI16\0"
  /* 7276 */ "TTMP1_vi_HI16\0"
  /* 7290 */ "TTMP12_vi_HI16\0"
  /* 7305 */ "TTMP2_vi_HI16\0"
  /* 7319 */ "TTMP13_vi_HI16\0"
  /* 7334 */ "TTMP3_vi_HI16\0"
  /* 7348 */ "TTMP14_vi_HI16\0"
  /* 7363 */ "TTMP4_vi_HI16\0"
  /* 7377 */ "TTMP15_vi_HI16\0"
  /* 7392 */ "TTMP5_vi_HI16\0"
  /* 7406 */ "TTMP6_vi_HI16\0"
  /* 7420 */ "TTMP7_vi_HI16\0"
  /* 7434 */ "TTMP8_vi_HI16\0"
  /* 7448 */ "TTMP9_vi_HI16\0"
  /* 7462 */ "FLAT_SCR_HI_vi_HI16\0"
  /* 7482 */ "FLAT_SCR_LO_vi_HI16\0"
  /* 7502 */ "a16\0"
  /* 7506 */ "s16\0"
  /* 7510 */ "v16\0"
  /* 7514 */ "a126\0"
  /* 7519 */ "v126\0"
  /* 7524 */ "a226\0"
  /* 7529 */ "v226\0"
  /* 7534 */ "a26\0"
  /* 7538 */ "s26\0"
  /* 7542 */ "v26\0"
  /* 7546 */ "a136\0"
  /* 7551 */ "v136\0"
  /* 7556 */ "a236\0"
  /* 7561 */ "v236\0"
  /* 7566 */ "a36\0"
  /* 7570 */ "s36\0"
  /* 7574 */ "v36\0"
  /* 7578 */ "a146\0"
  /* 7583 */ "v146\0"
  /* 7588 */ "a246\0"
  /* 7593 */ "v246\0"
  /* 7598 */ "a46\0"
  /* 7602 */ "s46\0"
  /* 7606 */ "v46\0"
  /* 7610 */ "a156\0"
  /* 7615 */ "v156\0"
  /* 7620 */ "a56\0"
  /* 7624 */ "s56\0"
  /* 7628 */ "v56\0"
  /* 7632 */ "a166\0"
  /* 7637 */ "v166\0"
  /* 7642 */ "a66\0"
  /* 7646 */ "s66\0"
  /* 7650 */ "v66\0"
  /* 7654 */ "a176\0"
  /* 7659 */ "v176\0"
  /* 7664 */ "a76\0"
  /* 7668 */ "s76\0"
  /* 7672 */ "v76\0"
  /* 7676 */ "a186\0"
  /* 7681 */ "v186\0"
  /* 7686 */ "a86\0"
  /* 7690 */ "s86\0"
  /* 7694 */ "v86\0"
  /* 7698 */ "a196\0"
  /* 7703 */ "v196\0"
  /* 7708 */ "a96\0"
  /* 7712 */ "s96\0"
  /* 7716 */ "v96\0"
  /* 7720 */ "a6\0"
  /* 7723 */ "ttmp6\0"
  /* 7729 */ "s6\0"
  /* 7732 */ "v6\0"
  /* 7735 */ "a107\0"
  /* 7740 */ "v107\0"
  /* 7745 */ "a207\0"
  /* 7750 */ "v207\0"
  /* 7755 */ "a117\0"
  /* 7760 */ "v117\0"
  /* 7765 */ "a217\0"
  /* 7770 */ "v217\0"
  /* 7775 */ "a17\0"
  /* 7779 */ "s17\0"
  /* 7783 */ "v17\0"
  /* 7787 */ "a127\0"
  /* 7792 */ "v127\0"
  /* 7797 */ "a227\0"
  /* 7802 */ "v227\0"
  /* 7807 */ "a27\0"
  /* 7811 */ "s27\0"
  /* 7815 */ "v27\0"
  /* 7819 */ "a137\0"
  /* 7824 */ "v137\0"
  /* 7829 */ "a237\0"
  /* 7834 */ "v237\0"
  /* 7839 */ "a37\0"
  /* 7843 */ "s37\0"
  /* 7847 */ "v37\0"
  /* 7851 */ "a147\0"
  /* 7856 */ "v147\0"
  /* 7861 */ "a247\0"
  /* 7866 */ "v247\0"
  /* 7871 */ "a47\0"
  /* 7875 */ "s47\0"
  /* 7879 */ "v47\0"
  /* 7883 */ "a157\0"
  /* 7888 */ "v157\0"
  /* 7893 */ "a57\0"
  /* 7897 */ "s57\0"
  /* 7901 */ "v57\0"
  /* 7905 */ "a167\0"
  /* 7910 */ "v167\0"
  /* 7915 */ "a67\0"
  /* 7919 */ "s67\0"
  /* 7923 */ "v67\0"
  /* 7927 */ "a177\0"
  /* 7932 */ "v177\0"
  /* 7937 */ "a77\0"
  /* 7941 */ "s77\0"
  /* 7945 */ "v77\0"
  /* 7949 */ "a187\0"
  /* 7954 */ "v187\0"
  /* 7959 */ "a87\0"
  /* 7963 */ "s87\0"
  /* 7967 */ "v87\0"
  /* 7971 */ "a197\0"
  /* 7976 */ "v197\0"
  /* 7981 */ "a97\0"
  /* 7985 */ "s97\0"
  /* 7989 */ "v97\0"
  /* 7993 */ "a7\0"
  /* 7996 */ "ttmp7\0"
  /* 8002 */ "s7\0"
  /* 8005 */ "v7\0"
  /* 8008 */ "a108\0"
  /* 8013 */ "v108\0"
  /* 8018 */ "a208\0"
  /* 8023 */ "v208\0"
  /* 8028 */ "a118\0"
  /* 8033 */ "v118\0"
  /* 8038 */ "a218\0"
  /* 8043 */ "v218\0"
  /* 8048 */ "a18\0"
  /* 8052 */ "s18\0"
  /* 8056 */ "v18\0"
  /* 8060 */ "a128\0"
  /* 8065 */ "v128\0"
  /* 8070 */ "a228\0"
  /* 8075 */ "v228\0"
  /* 8080 */ "a28\0"
  /* 8084 */ "s28\0"
  /* 8088 */ "v28\0"
  /* 8092 */ "a138\0"
  /* 8097 */ "v138\0"
  /* 8102 */ "a238\0"
  /* 8107 */ "v238\0"
  /* 8112 */ "a38\0"
  /* 8116 */ "s38\0"
  /* 8120 */ "v38\0"
  /* 8124 */ "a148\0"
  /* 8129 */ "v148\0"
  /* 8134 */ "a248\0"
  /* 8139 */ "v248\0"
  /* 8144 */ "a48\0"
  /* 8148 */ "s48\0"
  /* 8152 */ "v48\0"
  /* 8156 */ "a158\0"
  /* 8161 */ "v158\0"
  /* 8166 */ "a58\0"
  /* 8170 */ "s58\0"
  /* 8174 */ "v58\0"
  /* 8178 */ "a168\0"
  /* 8183 */ "v168\0"
  /* 8188 */ "a68\0"
  /* 8192 */ "s68\0"
  /* 8196 */ "v68\0"
  /* 8200 */ "a178\0"
  /* 8205 */ "v178\0"
  /* 8210 */ "a78\0"
  /* 8214 */ "s78\0"
  /* 8218 */ "v78\0"
  /* 8222 */ "a188\0"
  /* 8227 */ "v188\0"
  /* 8232 */ "a88\0"
  /* 8236 */ "s88\0"
  /* 8240 */ "v88\0"
  /* 8244 */ "a198\0"
  /* 8249 */ "v198\0"
  /* 8254 */ "a98\0"
  /* 8258 */ "s98\0"
  /* 8262 */ "v98\0"
  /* 8266 */ "a8\0"
  /* 8269 */ "ttmp8\0"
  /* 8275 */ "s8\0"
  /* 8278 */ "v8\0"
  /* 8281 */ "a109\0"
  /* 8286 */ "v109\0"
  /* 8291 */ "a209\0"
  /* 8296 */ "v209\0"
  /* 8301 */ "a119\0"
  /* 8306 */ "v119\0"
  /* 8311 */ "a219\0"
  /* 8316 */ "v219\0"
  /* 8321 */ "a19\0"
  /* 8325 */ "s19\0"
  /* 8329 */ "v19\0"
  /* 8333 */ "a129\0"
  /* 8338 */ "v129\0"
  /* 8343 */ "a229\0"
  /* 8348 */ "v229\0"
  /* 8353 */ "a29\0"
  /* 8357 */ "s29\0"
  /* 8361 */ "v29\0"
  /* 8365 */ "a139\0"
  /* 8370 */ "v139\0"
  /* 8375 */ "a239\0"
  /* 8380 */ "v239\0"
  /* 8385 */ "a39\0"
  /* 8389 */ "s39\0"
  /* 8393 */ "v39\0"
  /* 8397 */ "a149\0"
  /* 8402 */ "v149\0"
  /* 8407 */ "a249\0"
  /* 8412 */ "v249\0"
  /* 8417 */ "a49\0"
  /* 8421 */ "s49\0"
  /* 8425 */ "v49\0"
  /* 8429 */ "a159\0"
  /* 8434 */ "v159\0"
  /* 8439 */ "a59\0"
  /* 8443 */ "s59\0"
  /* 8447 */ "v59\0"
  /* 8451 */ "a169\0"
  /* 8456 */ "v169\0"
  /* 8461 */ "a69\0"
  /* 8465 */ "s69\0"
  /* 8469 */ "v69\0"
  /* 8473 */ "a179\0"
  /* 8478 */ "v179\0"
  /* 8483 */ "a79\0"
  /* 8487 */ "s79\0"
  /* 8491 */ "v79\0"
  /* 8495 */ "a189\0"
  /* 8500 */ "v189\0"
  /* 8505 */ "a89\0"
  /* 8509 */ "s89\0"
  /* 8513 */ "v89\0"
  /* 8517 */ "a199\0"
  /* 8522 */ "v199\0"
  /* 8527 */ "a99\0"
  /* 8531 */ "s99\0"
  /* 8535 */ "v99\0"
  /* 8539 */ "a9\0"
  /* 8542 */ "ttmp9\0"
  /* 8548 */ "s9\0"
  /* 8551 */ "v9\0"
  /* 8554 */ "a[93:100]\0"
  /* 8564 */ "v[93:100]\0"
  /* 8574 */ "a[85:100]\0"
  /* 8584 */ "v[85:100]\0"
  /* 8594 */ "a[95:100]\0"
  /* 8604 */ "v[95:100]\0"
  /* 8614 */ "a[96:100]\0"
  /* 8624 */ "s[96:100]\0"
  /* 8634 */ "v[96:100]\0"
  /* 8644 */ "a[97:100]\0"
  /* 8654 */ "v[97:100]\0"
  /* 8664 */ "a[98:100]\0"
  /* 8674 */ "v[98:100]\0"
  /* 8684 */ "a[69:100]\0"
  /* 8694 */ "v[69:100]\0"
  /* 8704 */ "a[99:100]\0"
  /* 8714 */ "v[99:100]\0"
  /* 8724 */ "a[193:200]\0"
  /* 8735 */ "v[193:200]\0"
  /* 8746 */ "a[185:200]\0"
  /* 8757 */ "v[185:200]\0"
  /* 8768 */ "a[195:200]\0"
  /* 8779 */ "v[195:200]\0"
  /* 8790 */ "a[196:200]\0"
  /* 8801 */ "v[196:200]\0"
  /* 8812 */ "a[197:200]\0"
  /* 8823 */ "v[197:200]\0"
  /* 8834 */ "a[198:200]\0"
  /* 8845 */ "v[198:200]\0"
  /* 8856 */ "a[169:200]\0"
  /* 8867 */ "v[169:200]\0"
  /* 8878 */ "a[199:200]\0"
  /* 8889 */ "v[199:200]\0"
  /* 8900 */ "a[103:110]\0"
  /* 8911 */ "v[103:110]\0"
  /* 8922 */ "a[105:110]\0"
  /* 8933 */ "v[105:110]\0"
  /* 8944 */ "a[95:110]\0"
  /* 8954 */ "v[95:110]\0"
  /* 8964 */ "a[106:110]\0"
  /* 8975 */ "v[106:110]\0"
  /* 8986 */ "a[107:110]\0"
  /* 8997 */ "v[107:110]\0"
  /* 9008 */ "a[108:110]\0"
  /* 9019 */ "v[108:110]\0"
  /* 9030 */ "a[109:110]\0"
  /* 9041 */ "v[109:110]\0"
  /* 9052 */ "a[79:110]\0"
  /* 9062 */ "v[79:110]\0"
  /* 9072 */ "a[203:210]\0"
  /* 9083 */ "v[203:210]\0"
  /* 9094 */ "a[205:210]\0"
  /* 9105 */ "v[205:210]\0"
  /* 9116 */ "a[195:210]\0"
  /* 9127 */ "v[195:210]\0"
  /* 9138 */ "a[206:210]\0"
  /* 9149 */ "v[206:210]\0"
  /* 9160 */ "a[207:210]\0"
  /* 9171 */ "v[207:210]\0"
  /* 9182 */ "a[208:210]\0"
  /* 9193 */ "v[208:210]\0"
  /* 9204 */ "a[209:210]\0"
  /* 9215 */ "v[209:210]\0"
  /* 9226 */ "a[179:210]\0"
  /* 9237 */ "v[179:210]\0"
  /* 9248 */ "a[3:10]\0"
  /* 9256 */ "v[3:10]\0"
  /* 9264 */ "a[5:10]\0"
  /* 9272 */ "v[5:10]\0"
  /* 9280 */ "a[6:10]\0"
  /* 9288 */ "v[6:10]\0"
  /* 9296 */ "a[7:10]\0"
  /* 9304 */ "v[7:10]\0"
  /* 9312 */ "a[8:10]\0"
  /* 9320 */ "v[8:10]\0"
  /* 9328 */ "a[9:10]\0"
  /* 9336 */ "v[9:10]\0"
  /* 9344 */ "a[113:120]\0"
  /* 9355 */ "v[113:120]\0"
  /* 9366 */ "a[105:120]\0"
  /* 9377 */ "v[105:120]\0"
  /* 9388 */ "a[115:120]\0"
  /* 9399 */ "v[115:120]\0"
  /* 9410 */ "a[116:120]\0"
  /* 9421 */ "v[116:120]\0"
  /* 9432 */ "a[117:120]\0"
  /* 9443 */ "v[117:120]\0"
  /* 9454 */ "a[118:120]\0"
  /* 9465 */ "v[118:120]\0"
  /* 9476 */ "a[119:120]\0"
  /* 9487 */ "v[119:120]\0"
  /* 9498 */ "a[89:120]\0"
  /* 9508 */ "v[89:120]\0"
  /* 9518 */ "a[213:220]\0"
  /* 9529 */ "v[213:220]\0"
  /* 9540 */ "a[205:220]\0"
  /* 9551 */ "v[205:220]\0"
  /* 9562 */ "a[215:220]\0"
  /* 9573 */ "v[215:220]\0"
  /* 9584 */ "a[216:220]\0"
  /* 9595 */ "v[216:220]\0"
  /* 9606 */ "a[217:220]\0"
  /* 9617 */ "v[217:220]\0"
  /* 9628 */ "a[218:220]\0"
  /* 9639 */ "v[218:220]\0"
  /* 9650 */ "a[219:220]\0"
  /* 9661 */ "v[219:220]\0"
  /* 9672 */ "a[189:220]\0"
  /* 9683 */ "v[189:220]\0"
  /* 9694 */ "a[13:20]\0"
  /* 9703 */ "v[13:20]\0"
  /* 9712 */ "a[15:20]\0"
  /* 9721 */ "v[15:20]\0"
  /* 9730 */ "a[5:20]\0"
  /* 9738 */ "v[5:20]\0"
  /* 9746 */ "a[16:20]\0"
  /* 9755 */ "s[16:20]\0"
  /* 9764 */ "v[16:20]\0"
  /* 9773 */ "a[17:20]\0"
  /* 9782 */ "v[17:20]\0"
  /* 9791 */ "a[18:20]\0"
  /* 9800 */ "s[18:20]\0"
  /* 9809 */ "v[18:20]\0"
  /* 9818 */ "a[19:20]\0"
  /* 9827 */ "v[19:20]\0"
  /* 9836 */ "a[123:130]\0"
  /* 9847 */ "v[123:130]\0"
  /* 9858 */ "a[115:130]\0"
  /* 9869 */ "v[115:130]\0"
  /* 9880 */ "a[125:130]\0"
  /* 9891 */ "v[125:130]\0"
  /* 9902 */ "a[126:130]\0"
  /* 9913 */ "v[126:130]\0"
  /* 9924 */ "a[127:130]\0"
  /* 9935 */ "v[127:130]\0"
  /* 9946 */ "a[128:130]\0"
  /* 9957 */ "v[128:130]\0"
  /* 9968 */ "a[129:130]\0"
  /* 9979 */ "v[129:130]\0"
  /* 9990 */ "a[99:130]\0"
  /* 10000 */ "v[99:130]\0"
  /* 10010 */ "a[223:230]\0"
  /* 10021 */ "v[223:230]\0"
  /* 10032 */ "a[215:230]\0"
  /* 10043 */ "v[215:230]\0"
  /* 10054 */ "a[225:230]\0"
  /* 10065 */ "v[225:230]\0"
  /* 10076 */ "a[226:230]\0"
  /* 10087 */ "v[226:230]\0"
  /* 10098 */ "a[227:230]\0"
  /* 10109 */ "v[227:230]\0"
  /* 10120 */ "a[228:230]\0"
  /* 10131 */ "v[228:230]\0"
  /* 10142 */ "a[229:230]\0"
  /* 10153 */ "v[229:230]\0"
  /* 10164 */ "a[199:230]\0"
  /* 10175 */ "v[199:230]\0"
  /* 10186 */ "a[23:30]\0"
  /* 10195 */ "v[23:30]\0"
  /* 10204 */ "a[15:30]\0"
  /* 10213 */ "v[15:30]\0"
  /* 10222 */ "a[25:30]\0"
  /* 10231 */ "v[25:30]\0"
  /* 10240 */ "a[26:30]\0"
  /* 10249 */ "v[26:30]\0"
  /* 10258 */ "a[27:30]\0"
  /* 10267 */ "v[27:30]\0"
  /* 10276 */ "a[28:30]\0"
  /* 10285 */ "v[28:30]\0"
  /* 10294 */ "a[29:30]\0"
  /* 10303 */ "v[29:30]\0"
  /* 10312 */ "a[133:140]\0"
  /* 10323 */ "v[133:140]\0"
  /* 10334 */ "a[125:140]\0"
  /* 10345 */ "v[125:140]\0"
  /* 10356 */ "a[135:140]\0"
  /* 10367 */ "v[135:140]\0"
  /* 10378 */ "a[136:140]\0"
  /* 10389 */ "v[136:140]\0"
  /* 10400 */ "a[137:140]\0"
  /* 10411 */ "v[137:140]\0"
  /* 10422 */ "a[138:140]\0"
  /* 10433 */ "v[138:140]\0"
  /* 10444 */ "a[109:140]\0"
  /* 10455 */ "v[109:140]\0"
  /* 10466 */ "a[139:140]\0"
  /* 10477 */ "v[139:140]\0"
  /* 10488 */ "a[233:240]\0"
  /* 10499 */ "v[233:240]\0"
  /* 10510 */ "a[225:240]\0"
  /* 10521 */ "v[225:240]\0"
  /* 10532 */ "a[235:240]\0"
  /* 10543 */ "v[235:240]\0"
  /* 10554 */ "a[236:240]\0"
  /* 10565 */ "v[236:240]\0"
  /* 10576 */ "a[237:240]\0"
  /* 10587 */ "v[237:240]\0"
  /* 10598 */ "a[238:240]\0"
  /* 10609 */ "v[238:240]\0"
  /* 10620 */ "a[209:240]\0"
  /* 10631 */ "v[209:240]\0"
  /* 10642 */ "a[239:240]\0"
  /* 10653 */ "v[239:240]\0"
  /* 10664 */ "a[33:40]\0"
  /* 10673 */ "v[33:40]\0"
  /* 10682 */ "a[25:40]\0"
  /* 10691 */ "v[25:40]\0"
  /* 10700 */ "a[35:40]\0"
  /* 10709 */ "v[35:40]\0"
  /* 10718 */ "a[36:40]\0"
  /* 10727 */ "s[36:40]\0"
  /* 10736 */ "v[36:40]\0"
  /* 10745 */ "a[37:40]\0"
  /* 10754 */ "v[37:40]\0"
  /* 10763 */ "a[38:40]\0"
  /* 10772 */ "v[38:40]\0"
  /* 10781 */ "a[39:40]\0"
  /* 10790 */ "v[39:40]\0"
  /* 10799 */ "a[9:40]\0"
  /* 10807 */ "v[9:40]\0"
  /* 10815 */ "a[143:150]\0"
  /* 10826 */ "v[143:150]\0"
  /* 10837 */ "a[135:150]\0"
  /* 10848 */ "v[135:150]\0"
  /* 10859 */ "a[145:150]\0"
  /* 10870 */ "v[145:150]\0"
  /* 10881 */ "a[146:150]\0"
  /* 10892 */ "v[146:150]\0"
  /* 10903 */ "a[147:150]\0"
  /* 10914 */ "v[147:150]\0"
  /* 10925 */ "a[148:150]\0"
  /* 10936 */ "v[148:150]\0"
  /* 10947 */ "a[119:150]\0"
  /* 10958 */ "v[119:150]\0"
  /* 10969 */ "a[149:150]\0"
  /* 10980 */ "v[149:150]\0"
  /* 10991 */ "a[243:250]\0"
  /* 11002 */ "v[243:250]\0"
  /* 11013 */ "a[235:250]\0"
  /* 11024 */ "v[235:250]\0"
  /* 11035 */ "a[245:250]\0"
  /* 11046 */ "v[245:250]\0"
  /* 11057 */ "a[246:250]\0"
  /* 11068 */ "v[246:250]\0"
  /* 11079 */ "a[247:250]\0"
  /* 11090 */ "v[247:250]\0"
  /* 11101 */ "a[248:250]\0"
  /* 11112 */ "v[248:250]\0"
  /* 11123 */ "a[219:250]\0"
  /* 11134 */ "v[219:250]\0"
  /* 11145 */ "a[249:250]\0"
  /* 11156 */ "v[249:250]\0"
  /* 11167 */ "a[43:50]\0"
  /* 11176 */ "v[43:50]\0"
  /* 11185 */ "a[35:50]\0"
  /* 11194 */ "v[35:50]\0"
  /* 11203 */ "a[45:50]\0"
  /* 11212 */ "v[45:50]\0"
  /* 11221 */ "a[46:50]\0"
  /* 11230 */ "v[46:50]\0"
  /* 11239 */ "a[47:50]\0"
  /* 11248 */ "v[47:50]\0"
  /* 11257 */ "a[48:50]\0"
  /* 11266 */ "s[48:50]\0"
  /* 11275 */ "v[48:50]\0"
  /* 11284 */ "a[19:50]\0"
  /* 11293 */ "v[19:50]\0"
  /* 11302 */ "a[49:50]\0"
  /* 11311 */ "v[49:50]\0"
  /* 11320 */ "a[153:160]\0"
  /* 11331 */ "v[153:160]\0"
  /* 11342 */ "a[145:160]\0"
  /* 11353 */ "v[145:160]\0"
  /* 11364 */ "a[155:160]\0"
  /* 11375 */ "v[155:160]\0"
  /* 11386 */ "a[156:160]\0"
  /* 11397 */ "v[156:160]\0"
  /* 11408 */ "a[157:160]\0"
  /* 11419 */ "v[157:160]\0"
  /* 11430 */ "a[158:160]\0"
  /* 11441 */ "v[158:160]\0"
  /* 11452 */ "a[129:160]\0"
  /* 11463 */ "v[129:160]\0"
  /* 11474 */ "a[159:160]\0"
  /* 11485 */ "v[159:160]\0"
  /* 11496 */ "a[53:60]\0"
  /* 11505 */ "v[53:60]\0"
  /* 11514 */ "a[45:60]\0"
  /* 11523 */ "v[45:60]\0"
  /* 11532 */ "a[55:60]\0"
  /* 11541 */ "v[55:60]\0"
  /* 11550 */ "a[56:60]\0"
  /* 11559 */ "s[56:60]\0"
  /* 11568 */ "v[56:60]\0"
  /* 11577 */ "a[57:60]\0"
  /* 11586 */ "v[57:60]\0"
  /* 11595 */ "a[58:60]\0"
  /* 11604 */ "v[58:60]\0"
  /* 11613 */ "a[29:60]\0"
  /* 11622 */ "v[29:60]\0"
  /* 11631 */ "a[59:60]\0"
  /* 11640 */ "v[59:60]\0"
  /* 11649 */ "a[163:170]\0"
  /* 11660 */ "v[163:170]\0"
  /* 11671 */ "a[155:170]\0"
  /* 11682 */ "v[155:170]\0"
  /* 11693 */ "a[165:170]\0"
  /* 11704 */ "v[165:170]\0"
  /* 11715 */ "a[166:170]\0"
  /* 11726 */ "v[166:170]\0"
  /* 11737 */ "a[167:170]\0"
  /* 11748 */ "v[167:170]\0"
  /* 11759 */ "a[168:170]\0"
  /* 11770 */ "v[168:170]\0"
  /* 11781 */ "a[139:170]\0"
  /* 11792 */ "v[139:170]\0"
  /* 11803 */ "a[169:170]\0"
  /* 11814 */ "v[169:170]\0"
  /* 11825 */ "a[63:70]\0"
  /* 11834 */ "v[63:70]\0"
  /* 11843 */ "a[55:70]\0"
  /* 11852 */ "v[55:70]\0"
  /* 11861 */ "a[65:70]\0"
  /* 11870 */ "v[65:70]\0"
  /* 11879 */ "a[66:70]\0"
  /* 11888 */ "v[66:70]\0"
  /* 11897 */ "a[67:70]\0"
  /* 11906 */ "v[67:70]\0"
  /* 11915 */ "a[68:70]\0"
  /* 11924 */ "v[68:70]\0"
  /* 11933 */ "a[39:70]\0"
  /* 11942 */ "v[39:70]\0"
  /* 11951 */ "a[69:70]\0"
  /* 11960 */ "v[69:70]\0"
  /* 11969 */ "a[173:180]\0"
  /* 11980 */ "v[173:180]\0"
  /* 11991 */ "a[165:180]\0"
  /* 12002 */ "v[165:180]\0"
  /* 12013 */ "a[175:180]\0"
  /* 12024 */ "v[175:180]\0"
  /* 12035 */ "a[176:180]\0"
  /* 12046 */ "v[176:180]\0"
  /* 12057 */ "a[177:180]\0"
  /* 12068 */ "v[177:180]\0"
  /* 12079 */ "a[178:180]\0"
  /* 12090 */ "v[178:180]\0"
  /* 12101 */ "a[149:180]\0"
  /* 12112 */ "v[149:180]\0"
  /* 12123 */ "a[179:180]\0"
  /* 12134 */ "v[179:180]\0"
  /* 12145 */ "a[73:80]\0"
  /* 12154 */ "v[73:80]\0"
  /* 12163 */ "a[65:80]\0"
  /* 12172 */ "v[65:80]\0"
  /* 12181 */ "a[75:80]\0"
  /* 12190 */ "v[75:80]\0"
  /* 12199 */ "a[76:80]\0"
  /* 12208 */ "s[76:80]\0"
  /* 12217 */ "v[76:80]\0"
  /* 12226 */ "a[77:80]\0"
  /* 12235 */ "v[77:80]\0"
  /* 12244 */ "a[78:80]\0"
  /* 12253 */ "s[78:80]\0"
  /* 12262 */ "v[78:80]\0"
  /* 12271 */ "a[49:80]\0"
  /* 12280 */ "v[49:80]\0"
  /* 12289 */ "a[79:80]\0"
  /* 12298 */ "v[79:80]\0"
  /* 12307 */ "a[183:190]\0"
  /* 12318 */ "v[183:190]\0"
  /* 12329 */ "a[175:190]\0"
  /* 12340 */ "v[175:190]\0"
  /* 12351 */ "a[185:190]\0"
  /* 12362 */ "v[185:190]\0"
  /* 12373 */ "a[186:190]\0"
  /* 12384 */ "v[186:190]\0"
  /* 12395 */ "a[187:190]\0"
  /* 12406 */ "v[187:190]\0"
  /* 12417 */ "a[188:190]\0"
  /* 12428 */ "v[188:190]\0"
  /* 12439 */ "a[159:190]\0"
  /* 12450 */ "v[159:190]\0"
  /* 12461 */ "a[189:190]\0"
  /* 12472 */ "v[189:190]\0"
  /* 12483 */ "a[83:90]\0"
  /* 12492 */ "v[83:90]\0"
  /* 12501 */ "a[75:90]\0"
  /* 12510 */ "v[75:90]\0"
  /* 12519 */ "a[85:90]\0"
  /* 12528 */ "v[85:90]\0"
  /* 12537 */ "a[86:90]\0"
  /* 12546 */ "v[86:90]\0"
  /* 12555 */ "a[87:90]\0"
  /* 12564 */ "v[87:90]\0"
  /* 12573 */ "a[88:90]\0"
  /* 12582 */ "v[88:90]\0"
  /* 12591 */ "a[59:90]\0"
  /* 12600 */ "v[59:90]\0"
  /* 12609 */ "a[89:90]\0"
  /* 12618 */ "v[89:90]\0"
  /* 12627 */ "a[100:101]\0"
  /* 12638 */ "s[100:101]\0"
  /* 12649 */ "v[100:101]\0"
  /* 12660 */ "a[70:101]\0"
  /* 12670 */ "v[70:101]\0"
  /* 12680 */ "a[94:101]\0"
  /* 12690 */ "v[94:101]\0"
  /* 12700 */ "a[86:101]\0"
  /* 12710 */ "v[86:101]\0"
  /* 12720 */ "a[96:101]\0"
  /* 12730 */ "s[96:101]\0"
  /* 12740 */ "v[96:101]\0"
  /* 12750 */ "a[97:101]\0"
  /* 12760 */ "v[97:101]\0"
  /* 12770 */ "a[98:101]\0"
  /* 12780 */ "v[98:101]\0"
  /* 12790 */ "a[99:101]\0"
  /* 12800 */ "s[99:101]\0"
  /* 12810 */ "v[99:101]\0"
  /* 12820 */ "a[200:201]\0"
  /* 12831 */ "v[200:201]\0"
  /* 12842 */ "a[170:201]\0"
  /* 12853 */ "v[170:201]\0"
  /* 12864 */ "a[194:201]\0"
  /* 12875 */ "v[194:201]\0"
  /* 12886 */ "a[186:201]\0"
  /* 12897 */ "v[186:201]\0"
  /* 12908 */ "a[196:201]\0"
  /* 12919 */ "v[196:201]\0"
  /* 12930 */ "a[197:201]\0"
  /* 12941 */ "v[197:201]\0"
  /* 12952 */ "a[198:201]\0"
  /* 12963 */ "v[198:201]\0"
  /* 12974 */ "a[199:201]\0"
  /* 12985 */ "v[199:201]\0"
  /* 12996 */ "a[110:111]\0"
  /* 13007 */ "v[110:111]\0"
  /* 13018 */ "a[80:111]\0"
  /* 13028 */ "v[80:111]\0"
  /* 13038 */ "a[104:111]\0"
  /* 13049 */ "v[104:111]\0"
  /* 13060 */ "a[106:111]\0"
  /* 13071 */ "v[106:111]\0"
  /* 13082 */ "a[96:111]\0"
  /* 13092 */ "v[96:111]\0"
  /* 13102 */ "a[107:111]\0"
  /* 13113 */ "v[107:111]\0"
  /* 13124 */ "a[108:111]\0"
  /* 13135 */ "v[108:111]\0"
  /* 13146 */ "a[109:111]\0"
  /* 13157 */ "v[109:111]\0"
  /* 13168 */ "a[210:211]\0"
  /* 13179 */ "v[210:211]\0"
  /* 13190 */ "a[180:211]\0"
  /* 13201 */ "v[180:211]\0"
  /* 13212 */ "a[204:211]\0"
  /* 13223 */ "v[204:211]\0"
  /* 13234 */ "a[206:211]\0"
  /* 13245 */ "v[206:211]\0"
  /* 13256 */ "a[196:211]\0"
  /* 13267 */ "v[196:211]\0"
  /* 13278 */ "a[207:211]\0"
  /* 13289 */ "v[207:211]\0"
  /* 13300 */ "a[208:211]\0"
  /* 13311 */ "v[208:211]\0"
  /* 13322 */ "a[209:211]\0"
  /* 13333 */ "v[209:211]\0"
  /* 13344 */ "a[10:11]\0"
  /* 13353 */ "ttmp[10:11]\0"
  /* 13365 */ "s[10:11]\0"
  /* 13374 */ "v[10:11]\0"
  /* 13383 */ "a[4:11]\0"
  /* 13391 */ "ttmp[4:11]\0"
  /* 13402 */ "s[4:11]\0"
  /* 13410 */ "v[4:11]\0"
  /* 13418 */ "a[6:11]\0"
  /* 13426 */ "v[6:11]\0"
  /* 13434 */ "a[7:11]\0"
  /* 13442 */ "v[7:11]\0"
  /* 13450 */ "a[8:11]\0"
  /* 13458 */ "ttmp[8:11]\0"
  /* 13469 */ "s[8:11]\0"
  /* 13477 */ "v[8:11]\0"
  /* 13485 */ "a[9:11]\0"
  /* 13493 */ "s[9:11]\0"
  /* 13501 */ "v[9:11]\0"
  /* 13509 */ "a[120:121]\0"
  /* 13520 */ "v[120:121]\0"
  /* 13531 */ "a[90:121]\0"
  /* 13541 */ "v[90:121]\0"
  /* 13551 */ "a[114:121]\0"
  /* 13562 */ "v[114:121]\0"
  /* 13573 */ "a[106:121]\0"
  /* 13584 */ "v[106:121]\0"
  /* 13595 */ "a[116:121]\0"
  /* 13606 */ "v[116:121]\0"
  /* 13617 */ "a[117:121]\0"
  /* 13628 */ "v[117:121]\0"
  /* 13639 */ "a[118:121]\0"
  /* 13650 */ "v[118:121]\0"
  /* 13661 */ "a[119:121]\0"
  /* 13672 */ "v[119:121]\0"
  /* 13683 */ "a[220:221]\0"
  /* 13694 */ "v[220:221]\0"
  /* 13705 */ "a[190:221]\0"
  /* 13716 */ "v[190:221]\0"
  /* 13727 */ "a[214:221]\0"
  /* 13738 */ "v[214:221]\0"
  /* 13749 */ "a[206:221]\0"
  /* 13760 */ "v[206:221]\0"
  /* 13771 */ "a[216:221]\0"
  /* 13782 */ "v[216:221]\0"
  /* 13793 */ "a[217:221]\0"
  /* 13804 */ "v[217:221]\0"
  /* 13815 */ "a[218:221]\0"
  /* 13826 */ "v[218:221]\0"
  /* 13837 */ "a[219:221]\0"
  /* 13848 */ "v[219:221]\0"
  /* 13859 */ "a[20:21]\0"
  /* 13868 */ "s[20:21]\0"
  /* 13877 */ "v[20:21]\0"
  /* 13886 */ "a[14:21]\0"
  /* 13895 */ "v[14:21]\0"
  /* 13904 */ "a[16:21]\0"
  /* 13913 */ "s[16:21]\0"
  /* 13922 */ "v[16:21]\0"
  /* 13931 */ "a[6:21]\0"
  /* 13939 */ "v[6:21]\0"
  /* 13947 */ "a[17:21]\0"
  /* 13956 */ "v[17:21]\0"
  /* 13965 */ "a[18:21]\0"
  /* 13974 */ "v[18:21]\0"
  /* 13983 */ "a[19:21]\0"
  /* 13992 */ "v[19:21]\0"
  /* 14001 */ "a[100:131]\0"
  /* 14012 */ "v[100:131]\0"
  /* 14023 */ "a[130:131]\0"
  /* 14034 */ "v[130:131]\0"
  /* 14045 */ "a[124:131]\0"
  /* 14056 */ "v[124:131]\0"
  /* 14067 */ "a[116:131]\0"
  /* 14078 */ "v[116:131]\0"
  /* 14089 */ "a[126:131]\0"
  /* 14100 */ "v[126:131]\0"
  /* 14111 */ "a[127:131]\0"
  /* 14122 */ "v[127:131]\0"
  /* 14133 */ "a[128:131]\0"
  /* 14144 */ "v[128:131]\0"
  /* 14155 */ "a[129:131]\0"
  /* 14166 */ "v[129:131]\0"
  /* 14177 */ "a[200:231]\0"
  /* 14188 */ "v[200:231]\0"
  /* 14199 */ "a[230:231]\0"
  /* 14210 */ "v[230:231]\0"
  /* 14221 */ "a[224:231]\0"
  /* 14232 */ "v[224:231]\0"
  /* 14243 */ "a[216:231]\0"
  /* 14254 */ "v[216:231]\0"
  /* 14265 */ "a[226:231]\0"
  /* 14276 */ "v[226:231]\0"
  /* 14287 */ "a[227:231]\0"
  /* 14298 */ "v[227:231]\0"
  /* 14309 */ "a[228:231]\0"
  /* 14320 */ "v[228:231]\0"
  /* 14331 */ "a[229:231]\0"
  /* 14342 */ "v[229:231]\0"
  /* 14353 */ "a[30:31]\0"
  /* 14362 */ "s[30:31]\0"
  /* 14371 */ "v[30:31]\0"
  /* 14380 */ "a[0:31]\0"
  /* 14388 */ "s[0:31]\0"
  /* 14396 */ "v[0:31]\0"
  /* 14404 */ "a[24:31]\0"
  /* 14413 */ "s[24:31]\0"
  /* 14422 */ "v[24:31]\0"
  /* 14431 */ "a[16:31]\0"
  /* 14440 */ "s[16:31]\0"
  /* 14449 */ "v[16:31]\0"
  /* 14458 */ "a[26:31]\0"
  /* 14467 */ "v[26:31]\0"
  /* 14476 */ "a[27:31]\0"
  /* 14485 */ "v[27:31]\0"
  /* 14494 */ "a[28:31]\0"
  /* 14503 */ "s[28:31]\0"
  /* 14512 */ "v[28:31]\0"
  /* 14521 */ "a[29:31]\0"
  /* 14530 */ "v[29:31]\0"
  /* 14539 */ "a[110:141]\0"
  /* 14550 */ "v[110:141]\0"
  /* 14561 */ "a[140:141]\0"
  /* 14572 */ "v[140:141]\0"
  /* 14583 */ "a[134:141]\0"
  /* 14594 */ "v[134:141]\0"
  /* 14605 */ "a[126:141]\0"
  /* 14616 */ "v[126:141]\0"
  /* 14627 */ "a[136:141]\0"
  /* 14638 */ "v[136:141]\0"
  /* 14649 */ "a[137:141]\0"
  /* 14660 */ "v[137:141]\0"
  /* 14671 */ "a[138:141]\0"
  /* 14682 */ "v[138:141]\0"
  /* 14693 */ "a[139:141]\0"
  /* 14704 */ "v[139:141]\0"
  /* 14715 */ "a[210:241]\0"
  /* 14726 */ "v[210:241]\0"
  /* 14737 */ "a[240:241]\0"
  /* 14748 */ "v[240:241]\0"
  /* 14759 */ "a[234:241]\0"
  /* 14770 */ "v[234:241]\0"
  /* 14781 */ "a[226:241]\0"
  /* 14792 */ "v[226:241]\0"
  /* 14803 */ "a[236:241]\0"
  /* 14814 */ "v[236:241]\0"
  /* 14825 */ "a[237:241]\0"
  /* 14836 */ "v[237:241]\0"
  /* 14847 */ "a[238:241]\0"
  /* 14858 */ "v[238:241]\0"
  /* 14869 */ "a[239:241]\0"
  /* 14880 */ "v[239:241]\0"
  /* 14891 */ "a[10:41]\0"
  /* 14900 */ "v[10:41]\0"
  /* 14909 */ "a[40:41]\0"
  /* 14918 */ "s[40:41]\0"
  /* 14927 */ "v[40:41]\0"
  /* 14936 */ "a[34:41]\0"
  /* 14945 */ "v[34:41]\0"
  /* 14954 */ "a[26:41]\0"
  /* 14963 */ "v[26:41]\0"
  /* 14972 */ "a[36:41]\0"
  /* 14981 */ "s[36:41]\0"
  /* 14990 */ "v[36:41]\0"
  /* 14999 */ "a[37:41]\0"
  /* 15008 */ "v[37:41]\0"
  /* 15017 */ "a[38:41]\0"
  /* 15026 */ "v[38:41]\0"
  /* 15035 */ "a[39:41]\0"
  /* 15044 */ "s[39:41]\0"
  /* 15053 */ "v[39:41]\0"
  /* 15062 */ "a[120:151]\0"
  /* 15073 */ "v[120:151]\0"
  /* 15084 */ "a[150:151]\0"
  /* 15095 */ "v[150:151]\0"
  /* 15106 */ "a[144:151]\0"
  /* 15117 */ "v[144:151]\0"
  /* 15128 */ "a[136:151]\0"
  /* 15139 */ "v[136:151]\0"
  /* 15150 */ "a[146:151]\0"
  /* 15161 */ "v[146:151]\0"
  /* 15172 */ "a[147:151]\0"
  /* 15183 */ "v[147:151]\0"
  /* 15194 */ "a[148:151]\0"
  /* 15205 */ "v[148:151]\0"
  /* 15216 */ "a[149:151]\0"
  /* 15227 */ "v[149:151]\0"
  /* 15238 */ "a[220:251]\0"
  /* 15249 */ "v[220:251]\0"
  /* 15260 */ "a[250:251]\0"
  /* 15271 */ "v[250:251]\0"
  /* 15282 */ "a[244:251]\0"
  /* 15293 */ "v[244:251]\0"
  /* 15304 */ "a[236:251]\0"
  /* 15315 */ "v[236:251]\0"
  /* 15326 */ "a[246:251]\0"
  /* 15337 */ "v[246:251]\0"
  /* 15348 */ "a[247:251]\0"
  /* 15359 */ "v[247:251]\0"
  /* 15370 */ "a[248:251]\0"
  /* 15381 */ "v[248:251]\0"
  /* 15392 */ "a[249:251]\0"
  /* 15403 */ "v[249:251]\0"
  /* 15414 */ "a[20:51]\0"
  /* 15423 */ "s[20:51]\0"
  /* 15432 */ "v[20:51]\0"
  /* 15441 */ "a[50:51]\0"
  /* 15450 */ "s[50:51]\0"
  /* 15459 */ "v[50:51]\0"
  /* 15468 */ "a[44:51]\0"
  /* 15477 */ "s[44:51]\0"
  /* 15486 */ "v[44:51]\0"
  /* 15495 */ "a[36:51]\0"
  /* 15504 */ "s[36:51]\0"
  /* 15513 */ "v[36:51]\0"
  /* 15522 */ "a[46:51]\0"
  /* 15531 */ "v[46:51]\0"
  /* 15540 */ "a[47:51]\0"
  /* 15549 */ "v[47:51]\0"
  /* 15558 */ "a[48:51]\0"
  /* 15567 */ "s[48:51]\0"
  /* 15576 */ "v[48:51]\0"
  /* 15585 */ "a[49:51]\0"
  /* 15594 */ "v[49:51]\0"
  /* 15603 */ "a[130:161]\0"
  /* 15614 */ "v[130:161]\0"
  /* 15625 */ "a[160:161]\0"
  /* 15636 */ "v[160:161]\0"
  /* 15647 */ "a[154:161]\0"
  /* 15658 */ "v[154:161]\0"
  /* 15669 */ "a[146:161]\0"
  /* 15680 */ "v[146:161]\0"
  /* 15691 */ "a[156:161]\0"
  /* 15702 */ "v[156:161]\0"
  /* 15713 */ "a[157:161]\0"
  /* 15724 */ "v[157:161]\0"
  /* 15735 */ "a[158:161]\0"
  /* 15746 */ "v[158:161]\0"
  /* 15757 */ "a[159:161]\0"
  /* 15768 */ "v[159:161]\0"
  /* 15779 */ "a[30:61]\0"
  /* 15788 */ "v[30:61]\0"
  /* 15797 */ "a[60:61]\0"
  /* 15806 */ "s[60:61]\0"
  /* 15815 */ "v[60:61]\0"
  /* 15824 */ "a[54:61]\0"
  /* 15833 */ "v[54:61]\0"
  /* 15842 */ "a[46:61]\0"
  /* 15851 */ "v[46:61]\0"
  /* 15860 */ "a[56:61]\0"
  /* 15869 */ "s[56:61]\0"
  /* 15878 */ "v[56:61]\0"
  /* 15887 */ "a[57:61]\0"
  /* 15896 */ "v[57:61]\0"
  /* 15905 */ "a[58:61]\0"
  /* 15914 */ "v[58:61]\0"
  /* 15923 */ "a[59:61]\0"
  /* 15932 */ "v[59:61]\0"
  /* 15941 */ "a[140:171]\0"
  /* 15952 */ "v[140:171]\0"
  /* 15963 */ "a[170:171]\0"
  /* 15974 */ "v[170:171]\0"
  /* 15985 */ "a[164:171]\0"
  /* 15996 */ "v[164:171]\0"
  /* 16007 */ "a[156:171]\0"
  /* 16018 */ "v[156:171]\0"
  /* 16029 */ "a[166:171]\0"
  /* 16040 */ "v[166:171]\0"
  /* 16051 */ "a[167:171]\0"
  /* 16062 */ "v[167:171]\0"
  /* 16073 */ "a[168:171]\0"
  /* 16084 */ "v[168:171]\0"
  /* 16095 */ "a[169:171]\0"
  /* 16106 */ "v[169:171]\0"
  /* 16117 */ "a[40:71]\0"
  /* 16126 */ "s[40:71]\0"
  /* 16135 */ "v[40:71]\0"
  /* 16144 */ "a[70:71]\0"
  /* 16153 */ "s[70:71]\0"
  /* 16162 */ "v[70:71]\0"
  /* 16171 */ "a[64:71]\0"
  /* 16180 */ "s[64:71]\0"
  /* 16189 */ "v[64:71]\0"
  /* 16198 */ "a[56:71]\0"
  /* 16207 */ "s[56:71]\0"
  /* 16216 */ "v[56:71]\0"
  /* 16225 */ "a[66:71]\0"
  /* 16234 */ "v[66:71]\0"
  /* 16243 */ "a[67:71]\0"
  /* 16252 */ "v[67:71]\0"
  /* 16261 */ "a[68:71]\0"
  /* 16270 */ "s[68:71]\0"
  /* 16279 */ "v[68:71]\0"
  /* 16288 */ "a[69:71]\0"
  /* 16297 */ "s[69:71]\0"
  /* 16306 */ "v[69:71]\0"
  /* 16315 */ "a[150:181]\0"
  /* 16326 */ "v[150:181]\0"
  /* 16337 */ "a[180:181]\0"
  /* 16348 */ "v[180:181]\0"
  /* 16359 */ "a[174:181]\0"
  /* 16370 */ "v[174:181]\0"
  /* 16381 */ "a[166:181]\0"
  /* 16392 */ "v[166:181]\0"
  /* 16403 */ "a[176:181]\0"
  /* 16414 */ "v[176:181]\0"
  /* 16425 */ "a[177:181]\0"
  /* 16436 */ "v[177:181]\0"
  /* 16447 */ "a[178:181]\0"
  /* 16458 */ "v[178:181]\0"
  /* 16469 */ "a[179:181]\0"
  /* 16480 */ "v[179:181]\0"
  /* 16491 */ "a[50:81]\0"
  /* 16500 */ "v[50:81]\0"
  /* 16509 */ "a[80:81]\0"
  /* 16518 */ "s[80:81]\0"
  /* 16527 */ "v[80:81]\0"
  /* 16536 */ "a[74:81]\0"
  /* 16545 */ "v[74:81]\0"
  /* 16554 */ "a[66:81]\0"
  /* 16563 */ "v[66:81]\0"
  /* 16572 */ "a[76:81]\0"
  /* 16581 */ "s[76:81]\0"
  /* 16590 */ "v[76:81]\0"
  /* 16599 */ "a[77:81]\0"
  /* 16608 */ "v[77:81]\0"
  /* 16617 */ "a[78:81]\0"
  /* 16626 */ "v[78:81]\0"
  /* 16635 */ "a[79:81]\0"
  /* 16644 */ "v[79:81]\0"
  /* 16653 */ "a[160:191]\0"
  /* 16664 */ "v[160:191]\0"
  /* 16675 */ "a[190:191]\0"
  /* 16686 */ "v[190:191]\0"
  /* 16697 */ "a[184:191]\0"
  /* 16708 */ "v[184:191]\0"
  /* 16719 */ "a[176:191]\0"
  /* 16730 */ "v[176:191]\0"
  /* 16741 */ "a[186:191]\0"
  /* 16752 */ "v[186:191]\0"
  /* 16763 */ "a[187:191]\0"
  /* 16774 */ "v[187:191]\0"
  /* 16785 */ "a[188:191]\0"
  /* 16796 */ "v[188:191]\0"
  /* 16807 */ "a[189:191]\0"
  /* 16818 */ "v[189:191]\0"
  /* 16829 */ "a[60:91]\0"
  /* 16838 */ "s[60:91]\0"
  /* 16847 */ "v[60:91]\0"
  /* 16856 */ "a[90:91]\0"
  /* 16865 */ "s[90:91]\0"
  /* 16874 */ "v[90:91]\0"
  /* 16883 */ "a[84:91]\0"
  /* 16892 */ "s[84:91]\0"
  /* 16901 */ "v[84:91]\0"
  /* 16910 */ "a[76:91]\0"
  /* 16919 */ "s[76:91]\0"
  /* 16928 */ "v[76:91]\0"
  /* 16937 */ "a[86:91]\0"
  /* 16946 */ "v[86:91]\0"
  /* 16955 */ "a[87:91]\0"
  /* 16964 */ "v[87:91]\0"
  /* 16973 */ "a[88:91]\0"
  /* 16982 */ "s[88:91]\0"
  /* 16991 */ "v[88:91]\0"
  /* 17000 */ "a[89:91]\0"
  /* 17009 */ "v[89:91]\0"
  /* 17018 */ "a[0:1]\0"
  /* 17025 */ "ttmp[0:1]\0"
  /* 17035 */ "s[0:1]\0"
  /* 17042 */ "v[0:1]\0"
  /* 17049 */ "a[100:102]\0"
  /* 17060 */ "v[100:102]\0"
  /* 17071 */ "a[101:102]\0"
  /* 17082 */ "v[101:102]\0"
  /* 17093 */ "a[71:102]\0"
  /* 17103 */ "v[71:102]\0"
  /* 17113 */ "a[95:102]\0"
  /* 17123 */ "v[95:102]\0"
  /* 17133 */ "a[87:102]\0"
  /* 17143 */ "v[87:102]\0"
  /* 17153 */ "a[97:102]\0"
  /* 17163 */ "v[97:102]\0"
  /* 17173 */ "a[98:102]\0"
  /* 17183 */ "v[98:102]\0"
  /* 17193 */ "a[99:102]\0"
  /* 17203 */ "v[99:102]\0"
  /* 17213 */ "a[200:202]\0"
  /* 17224 */ "v[200:202]\0"
  /* 17235 */ "a[201:202]\0"
  /* 17246 */ "v[201:202]\0"
  /* 17257 */ "a[171:202]\0"
  /* 17268 */ "v[171:202]\0"
  /* 17279 */ "a[195:202]\0"
  /* 17290 */ "v[195:202]\0"
  /* 17301 */ "a[187:202]\0"
  /* 17312 */ "v[187:202]\0"
  /* 17323 */ "a[197:202]\0"
  /* 17334 */ "v[197:202]\0"
  /* 17345 */ "a[198:202]\0"
  /* 17356 */ "v[198:202]\0"
  /* 17367 */ "a[199:202]\0"
  /* 17378 */ "v[199:202]\0"
  /* 17389 */ "a[110:112]\0"
  /* 17400 */ "v[110:112]\0"
  /* 17411 */ "a[111:112]\0"
  /* 17422 */ "v[111:112]\0"
  /* 17433 */ "a[81:112]\0"
  /* 17443 */ "v[81:112]\0"
  /* 17453 */ "a[105:112]\0"
  /* 17464 */ "v[105:112]\0"
  /* 17475 */ "a[107:112]\0"
  /* 17486 */ "v[107:112]\0"
  /* 17497 */ "a[97:112]\0"
  /* 17507 */ "v[97:112]\0"
  /* 17517 */ "a[108:112]\0"
  /* 17528 */ "v[108:112]\0"
  /* 17539 */ "a[109:112]\0"
  /* 17550 */ "v[109:112]\0"
  /* 17561 */ "a[210:212]\0"
  /* 17572 */ "v[210:212]\0"
  /* 17583 */ "a[211:212]\0"
  /* 17594 */ "v[211:212]\0"
  /* 17605 */ "a[181:212]\0"
  /* 17616 */ "v[181:212]\0"
  /* 17627 */ "a[205:212]\0"
  /* 17638 */ "v[205:212]\0"
  /* 17649 */ "a[207:212]\0"
  /* 17660 */ "v[207:212]\0"
  /* 17671 */ "a[197:212]\0"
  /* 17682 */ "v[197:212]\0"
  /* 17693 */ "a[208:212]\0"
  /* 17704 */ "v[208:212]\0"
  /* 17715 */ "a[209:212]\0"
  /* 17726 */ "v[209:212]\0"
  /* 17737 */ "a[10:12]\0"
  /* 17746 */ "v[10:12]\0"
  /* 17755 */ "a[11:12]\0"
  /* 17764 */ "v[11:12]\0"
  /* 17773 */ "a[5:12]\0"
  /* 17781 */ "v[5:12]\0"
  /* 17789 */ "a[7:12]\0"
  /* 17797 */ "v[7:12]\0"
  /* 17805 */ "a[8:12]\0"
  /* 17813 */ "s[8:12]\0"
  /* 17821 */ "v[8:12]\0"
  /* 17829 */ "a[9:12]\0"
  /* 17837 */ "v[9:12]\0"
  /* 17845 */ "a[120:122]\0"
  /* 17856 */ "v[120:122]\0"
  /* 17867 */ "a[121:122]\0"
  /* 17878 */ "v[121:122]\0"
  /* 17889 */ "a[91:122]\0"
  /* 17899 */ "v[91:122]\0"
  /* 17909 */ "a[115:122]\0"
  /* 17920 */ "v[115:122]\0"
  /* 17931 */ "a[107:122]\0"
  /* 17942 */ "v[107:122]\0"
  /* 17953 */ "a[117:122]\0"
  /* 17964 */ "v[117:122]\0"
  /* 17975 */ "a[118:122]\0"
  /* 17986 */ "v[118:122]\0"
  /* 17997 */ "a[119:122]\0"
  /* 18008 */ "v[119:122]\0"
  /* 18019 */ "a[220:222]\0"
  /* 18030 */ "v[220:222]\0"
  /* 18041 */ "a[221:222]\0"
  /* 18052 */ "v[221:222]\0"
  /* 18063 */ "a[191:222]\0"
  /* 18074 */ "v[191:222]\0"
  /* 18085 */ "a[215:222]\0"
  /* 18096 */ "v[215:222]\0"
  /* 18107 */ "a[207:222]\0"
  /* 18118 */ "v[207:222]\0"
  /* 18129 */ "a[217:222]\0"
  /* 18140 */ "v[217:222]\0"
  /* 18151 */ "a[218:222]\0"
  /* 18162 */ "v[218:222]\0"
  /* 18173 */ "a[219:222]\0"
  /* 18184 */ "v[219:222]\0"
  /* 18195 */ "a[20:22]\0"
  /* 18204 */ "v[20:22]\0"
  /* 18213 */ "a[21:22]\0"
  /* 18222 */ "v[21:22]\0"
  /* 18231 */ "a[15:22]\0"
  /* 18240 */ "v[15:22]\0"
  /* 18249 */ "a[17:22]\0"
  /* 18258 */ "v[17:22]\0"
  /* 18267 */ "a[7:22]\0"
  /* 18275 */ "v[7:22]\0"
  /* 18283 */ "a[18:22]\0"
  /* 18292 */ "v[18:22]\0"
  /* 18301 */ "a[19:22]\0"
  /* 18310 */ "v[19:22]\0"
  /* 18319 */ "a[130:132]\0"
  /* 18330 */ "v[130:132]\0"
  /* 18341 */ "a[101:132]\0"
  /* 18352 */ "v[101:132]\0"
  /* 18363 */ "a[131:132]\0"
  /* 18374 */ "v[131:132]\0"
  /* 18385 */ "a[125:132]\0"
  /* 18396 */ "v[125:132]\0"
  /* 18407 */ "a[117:132]\0"
  /* 18418 */ "v[117:132]\0"
  /* 18429 */ "a[127:132]\0"
  /* 18440 */ "v[127:132]\0"
  /* 18451 */ "a[128:132]\0"
  /* 18462 */ "v[128:132]\0"
  /* 18473 */ "a[129:132]\0"
  /* 18484 */ "v[129:132]\0"
  /* 18495 */ "a[230:232]\0"
  /* 18506 */ "v[230:232]\0"
  /* 18517 */ "a[201:232]\0"
  /* 18528 */ "v[201:232]\0"
  /* 18539 */ "a[231:232]\0"
  /* 18550 */ "v[231:232]\0"
  /* 18561 */ "a[225:232]\0"
  /* 18572 */ "v[225:232]\0"
  /* 18583 */ "a[217:232]\0"
  /* 18594 */ "v[217:232]\0"
  /* 18605 */ "a[227:232]\0"
  /* 18616 */ "v[227:232]\0"
  /* 18627 */ "a[228:232]\0"
  /* 18638 */ "v[228:232]\0"
  /* 18649 */ "a[229:232]\0"
  /* 18660 */ "v[229:232]\0"
  /* 18671 */ "a[30:32]\0"
  /* 18680 */ "s[30:32]\0"
  /* 18689 */ "v[30:32]\0"
  /* 18698 */ "a[31:32]\0"
  /* 18707 */ "v[31:32]\0"
  /* 18716 */ "a[1:32]\0"
  /* 18724 */ "v[1:32]\0"
  /* 18732 */ "a[25:32]\0"
  /* 18741 */ "v[25:32]\0"
  /* 18750 */ "a[17:32]\0"
  /* 18759 */ "v[17:32]\0"
  /* 18768 */ "a[27:32]\0"
  /* 18777 */ "v[27:32]\0"
  /* 18786 */ "a[28:32]\0"
  /* 18795 */ "s[28:32]\0"
  /* 18804 */ "v[28:32]\0"
  /* 18813 */ "a[29:32]\0"
  /* 18822 */ "v[29:32]\0"
  /* 18831 */ "a[140:142]\0"
  /* 18842 */ "v[140:142]\0"
  /* 18853 */ "a[111:142]\0"
  /* 18864 */ "v[111:142]\0"
  /* 18875 */ "a[141:142]\0"
  /* 18886 */ "v[141:142]\0"
  /* 18897 */ "a[135:142]\0"
  /* 18908 */ "v[135:142]\0"
  /* 18919 */ "a[127:142]\0"
  /* 18930 */ "v[127:142]\0"
  /* 18941 */ "a[137:142]\0"
  /* 18952 */ "v[137:142]\0"
  /* 18963 */ "a[138:142]\0"
  /* 18974 */ "v[138:142]\0"
  /* 18985 */ "a[139:142]\0"
  /* 18996 */ "v[139:142]\0"
  /* 19007 */ "a[240:242]\0"
  /* 19018 */ "v[240:242]\0"
  /* 19029 */ "a[211:242]\0"
  /* 19040 */ "v[211:242]\0"
  /* 19051 */ "a[241:242]\0"
  /* 19062 */ "v[241:242]\0"
  /* 19073 */ "a[235:242]\0"
  /* 19084 */ "v[235:242]\0"
  /* 19095 */ "a[227:242]\0"
  /* 19106 */ "v[227:242]\0"
  /* 19117 */ "a[237:242]\0"
  /* 19128 */ "v[237:242]\0"
  /* 19139 */ "a[238:242]\0"
  /* 19150 */ "v[238:242]\0"
  /* 19161 */ "a[239:242]\0"
  /* 19172 */ "v[239:242]\0"
  /* 19183 */ "a[40:42]\0"
  /* 19192 */ "v[40:42]\0"
  /* 19201 */ "a[11:42]\0"
  /* 19210 */ "v[11:42]\0"
  /* 19219 */ "a[41:42]\0"
  /* 19228 */ "v[41:42]\0"
  /* 19237 */ "a[35:42]\0"
  /* 19246 */ "v[35:42]\0"
  /* 19255 */ "a[27:42]\0"
  /* 19264 */ "v[27:42]\0"
  /* 19273 */ "a[37:42]\0"
  /* 19282 */ "v[37:42]\0"
  /* 19291 */ "a[38:42]\0"
  /* 19300 */ "v[38:42]\0"
  /* 19309 */ "a[39:42]\0"
  /* 19318 */ "v[39:42]\0"
  /* 19327 */ "a[150:152]\0"
  /* 19338 */ "v[150:152]\0"
  /* 19349 */ "a[121:152]\0"
  /* 19360 */ "v[121:152]\0"
  /* 19371 */ "a[151:152]\0"
  /* 19382 */ "v[151:152]\0"
  /* 19393 */ "a[145:152]\0"
  /* 19404 */ "v[145:152]\0"
  /* 19415 */ "a[137:152]\0"
  /* 19426 */ "v[137:152]\0"
  /* 19437 */ "a[147:152]\0"
  /* 19448 */ "v[147:152]\0"
  /* 19459 */ "a[148:152]\0"
  /* 19470 */ "v[148:152]\0"
  /* 19481 */ "a[149:152]\0"
  /* 19492 */ "v[149:152]\0"
  /* 19503 */ "a[250:252]\0"
  /* 19514 */ "v[250:252]\0"
  /* 19525 */ "a[221:252]\0"
  /* 19536 */ "v[221:252]\0"
  /* 19547 */ "a[251:252]\0"
  /* 19558 */ "v[251:252]\0"
  /* 19569 */ "a[245:252]\0"
  /* 19580 */ "v[245:252]\0"
  /* 19591 */ "a[237:252]\0"
  /* 19602 */ "v[237:252]\0"
  /* 19613 */ "a[247:252]\0"
  /* 19624 */ "v[247:252]\0"
  /* 19635 */ "a[248:252]\0"
  /* 19646 */ "v[248:252]\0"
  /* 19657 */ "a[249:252]\0"
  /* 19668 */ "v[249:252]\0"
  /* 19679 */ "a[50:52]\0"
  /* 19688 */ "v[50:52]\0"
  /* 19697 */ "a[21:52]\0"
  /* 19706 */ "v[21:52]\0"
  /* 19715 */ "a[51:52]\0"
  /* 19724 */ "v[51:52]\0"
  /* 19733 */ "a[45:52]\0"
  /* 19742 */ "v[45:52]\0"
  /* 19751 */ "a[37:52]\0"
  /* 19760 */ "v[37:52]\0"
  /* 19769 */ "a[47:52]\0"
  /* 19778 */ "v[47:52]\0"
  /* 19787 */ "a[48:52]\0"
  /* 19796 */ "s[48:52]\0"
  /* 19805 */ "v[48:52]\0"
  /* 19814 */ "a[49:52]\0"
  /* 19823 */ "v[49:52]\0"
  /* 19832 */ "a[160:162]\0"
  /* 19843 */ "v[160:162]\0"
  /* 19854 */ "a[131:162]\0"
  /* 19865 */ "v[131:162]\0"
  /* 19876 */ "a[161:162]\0"
  /* 19887 */ "v[161:162]\0"
  /* 19898 */ "a[155:162]\0"
  /* 19909 */ "v[155:162]\0"
  /* 19920 */ "a[147:162]\0"
  /* 19931 */ "v[147:162]\0"
  /* 19942 */ "a[157:162]\0"
  /* 19953 */ "v[157:162]\0"
  /* 19964 */ "a[158:162]\0"
  /* 19975 */ "v[158:162]\0"
  /* 19986 */ "a[159:162]\0"
  /* 19997 */ "v[159:162]\0"
  /* 20008 */ "a[60:62]\0"
  /* 20017 */ "s[60:62]\0"
  /* 20026 */ "v[60:62]\0"
  /* 20035 */ "a[31:62]\0"
  /* 20044 */ "v[31:62]\0"
  /* 20053 */ "a[61:62]\0"
  /* 20062 */ "v[61:62]\0"
  /* 20071 */ "a[55:62]\0"
  /* 20080 */ "v[55:62]\0"
  /* 20089 */ "a[47:62]\0"
  /* 20098 */ "v[47:62]\0"
  /* 20107 */ "a[57:62]\0"
  /* 20116 */ "v[57:62]\0"
  /* 20125 */ "a[58:62]\0"
  /* 20134 */ "v[58:62]\0"
  /* 20143 */ "a[59:62]\0"
  /* 20152 */ "v[59:62]\0"
  /* 20161 */ "a[170:172]\0"
  /* 20172 */ "v[170:172]\0"
  /* 20183 */ "a[141:172]\0"
  /* 20194 */ "v[141:172]\0"
  /* 20205 */ "a[171:172]\0"
  /* 20216 */ "v[171:172]\0"
  /* 20227 */ "a[165:172]\0"
  /* 20238 */ "v[165:172]\0"
  /* 20249 */ "a[157:172]\0"
  /* 20260 */ "v[157:172]\0"
  /* 20271 */ "a[167:172]\0"
  /* 20282 */ "v[167:172]\0"
  /* 20293 */ "a[168:172]\0"
  /* 20304 */ "v[168:172]\0"
  /* 20315 */ "a[169:172]\0"
  /* 20326 */ "v[169:172]\0"
  /* 20337 */ "a[70:72]\0"
  /* 20346 */ "v[70:72]\0"
  /* 20355 */ "a[41:72]\0"
  /* 20364 */ "v[41:72]\0"
  /* 20373 */ "a[71:72]\0"
  /* 20382 */ "v[71:72]\0"
  /* 20391 */ "a[65:72]\0"
  /* 20400 */ "v[65:72]\0"
  /* 20409 */ "a[57:72]\0"
  /* 20418 */ "v[57:72]\0"
  /* 20427 */ "a[67:72]\0"
  /* 20436 */ "v[67:72]\0"
  /* 20445 */ "a[68:72]\0"
  /* 20454 */ "s[68:72]\0"
  /* 20463 */ "v[68:72]\0"
  /* 20472 */ "a[69:72]\0"
  /* 20481 */ "v[69:72]\0"
  /* 20490 */ "a[180:182]\0"
  /* 20501 */ "v[180:182]\0"
  /* 20512 */ "a[151:182]\0"
  /* 20523 */ "v[151:182]\0"
  /* 20534 */ "a[181:182]\0"
  /* 20545 */ "v[181:182]\0"
  /* 20556 */ "a[175:182]\0"
  /* 20567 */ "v[175:182]\0"
  /* 20578 */ "a[167:182]\0"
  /* 20589 */ "v[167:182]\0"
  /* 20600 */ "a[177:182]\0"
  /* 20611 */ "v[177:182]\0"
  /* 20622 */ "a[178:182]\0"
  /* 20633 */ "v[178:182]\0"
  /* 20644 */ "a[179:182]\0"
  /* 20655 */ "v[179:182]\0"
  /* 20666 */ "a[80:82]\0"
  /* 20675 */ "v[80:82]\0"
  /* 20684 */ "a[51:82]\0"
  /* 20693 */ "v[51:82]\0"
  /* 20702 */ "a[81:82]\0"
  /* 20711 */ "v[81:82]\0"
  /* 20720 */ "a[75:82]\0"
  /* 20729 */ "v[75:82]\0"
  /* 20738 */ "a[67:82]\0"
  /* 20747 */ "v[67:82]\0"
  /* 20756 */ "a[77:82]\0"
  /* 20765 */ "v[77:82]\0"
  /* 20774 */ "a[78:82]\0"
  /* 20783 */ "v[78:82]\0"
  /* 20792 */ "a[79:82]\0"
  /* 20801 */ "v[79:82]\0"
  /* 20810 */ "a[190:192]\0"
  /* 20821 */ "v[190:192]\0"
  /* 20832 */ "a[161:192]\0"
  /* 20843 */ "v[161:192]\0"
  /* 20854 */ "a[191:192]\0"
  /* 20865 */ "v[191:192]\0"
  /* 20876 */ "a[185:192]\0"
  /* 20887 */ "v[185:192]\0"
  /* 20898 */ "a[177:192]\0"
  /* 20909 */ "v[177:192]\0"
  /* 20920 */ "a[187:192]\0"
  /* 20931 */ "v[187:192]\0"
  /* 20942 */ "a[188:192]\0"
  /* 20953 */ "v[188:192]\0"
  /* 20964 */ "a[189:192]\0"
  /* 20975 */ "v[189:192]\0"
  /* 20986 */ "a[90:92]\0"
  /* 20995 */ "s[90:92]\0"
  /* 21004 */ "v[90:92]\0"
  /* 21013 */ "a[61:92]\0"
  /* 21022 */ "v[61:92]\0"
  /* 21031 */ "a[91:92]\0"
  /* 21040 */ "v[91:92]\0"
  /* 21049 */ "a[85:92]\0"
  /* 21058 */ "v[85:92]\0"
  /* 21067 */ "a[77:92]\0"
  /* 21076 */ "v[77:92]\0"
  /* 21085 */ "a[87:92]\0"
  /* 21094 */ "v[87:92]\0"
  /* 21103 */ "a[88:92]\0"
  /* 21112 */ "s[88:92]\0"
  /* 21121 */ "v[88:92]\0"
  /* 21130 */ "a[89:92]\0"
  /* 21139 */ "v[89:92]\0"
  /* 21148 */ "a[0:2]\0"
  /* 21155 */ "s[0:2]\0"
  /* 21162 */ "v[0:2]\0"
  /* 21169 */ "a[1:2]\0"
  /* 21176 */ "v[1:2]\0"
  /* 21183 */ "a[100:103]\0"
  /* 21194 */ "s[100:103]\0"
  /* 21205 */ "v[100:103]\0"
  /* 21216 */ "a[101:103]\0"
  /* 21227 */ "v[101:103]\0"
  /* 21238 */ "a[102:103]\0"
  /* 21249 */ "s[102:103]\0"
  /* 21260 */ "v[102:103]\0"
  /* 21271 */ "a[72:103]\0"
  /* 21281 */ "s[72:103]\0"
  /* 21291 */ "v[72:103]\0"
  /* 21301 */ "a[96:103]\0"
  /* 21311 */ "s[96:103]\0"
  /* 21321 */ "v[96:103]\0"
  /* 21331 */ "a[88:103]\0"
  /* 21341 */ "s[88:103]\0"
  /* 21351 */ "v[88:103]\0"
  /* 21361 */ "a[98:103]\0"
  /* 21371 */ "v[98:103]\0"
  /* 21381 */ "a[99:103]\0"
  /* 21391 */ "v[99:103]\0"
  /* 21401 */ "a[200:203]\0"
  /* 21412 */ "v[200:203]\0"
  /* 21423 */ "a[201:203]\0"
  /* 21434 */ "v[201:203]\0"
  /* 21445 */ "a[202:203]\0"
  /* 21456 */ "v[202:203]\0"
  /* 21467 */ "a[172:203]\0"
  /* 21478 */ "v[172:203]\0"
  /* 21489 */ "a[196:203]\0"
  /* 21500 */ "v[196:203]\0"
  /* 21511 */ "a[188:203]\0"
  /* 21522 */ "v[188:203]\0"
  /* 21533 */ "a[198:203]\0"
  /* 21544 */ "v[198:203]\0"
  /* 21555 */ "a[199:203]\0"
  /* 21566 */ "v[199:203]\0"
  /* 21577 */ "a[110:113]\0"
  /* 21588 */ "v[110:113]\0"
  /* 21599 */ "a[111:113]\0"
  /* 21610 */ "v[111:113]\0"
  /* 21621 */ "a[112:113]\0"
  /* 21632 */ "v[112:113]\0"
  /* 21643 */ "a[82:113]\0"
  /* 21653 */ "v[82:113]\0"
  /* 21663 */ "a[106:113]\0"
  /* 21674 */ "v[106:113]\0"
  /* 21685 */ "a[108:113]\0"
  /* 21696 */ "v[108:113]\0"
  /* 21707 */ "a[98:113]\0"
  /* 21717 */ "v[98:113]\0"
  /* 21727 */ "a[109:113]\0"
  /* 21738 */ "v[109:113]\0"
  /* 21749 */ "a[210:213]\0"
  /* 21760 */ "v[210:213]\0"
  /* 21771 */ "a[211:213]\0"
  /* 21782 */ "v[211:213]\0"
  /* 21793 */ "a[212:213]\0"
  /* 21804 */ "v[212:213]\0"
  /* 21815 */ "a[182:213]\0"
  /* 21826 */ "v[182:213]\0"
  /* 21837 */ "a[206:213]\0"
  /* 21848 */ "v[206:213]\0"
  /* 21859 */ "a[208:213]\0"
  /* 21870 */ "v[208:213]\0"
  /* 21881 */ "a[198:213]\0"
  /* 21892 */ "v[198:213]\0"
  /* 21903 */ "a[209:213]\0"
  /* 21914 */ "v[209:213]\0"
  /* 21925 */ "a[10:13]\0"
  /* 21934 */ "v[10:13]\0"
  /* 21943 */ "a[11:13]\0"
  /* 21952 */ "v[11:13]\0"
  /* 21961 */ "a[12:13]\0"
  /* 21970 */ "ttmp[12:13]\0"
  /* 21982 */ "s[12:13]\0"
  /* 21991 */ "v[12:13]\0"
  /* 22000 */ "a[6:13]\0"
  /* 22008 */ "v[6:13]\0"
  /* 22016 */ "a[8:13]\0"
  /* 22024 */ "s[8:13]\0"
  /* 22032 */ "v[8:13]\0"
  /* 22040 */ "a[9:13]\0"
  /* 22048 */ "v[9:13]\0"
  /* 22056 */ "a[120:123]\0"
  /* 22067 */ "v[120:123]\0"
  /* 22078 */ "a[121:123]\0"
  /* 22089 */ "v[121:123]\0"
  /* 22100 */ "a[122:123]\0"
  /* 22111 */ "v[122:123]\0"
  /* 22122 */ "a[92:123]\0"
  /* 22132 */ "v[92:123]\0"
  /* 22142 */ "a[116:123]\0"
  /* 22153 */ "v[116:123]\0"
  /* 22164 */ "a[108:123]\0"
  /* 22175 */ "v[108:123]\0"
  /* 22186 */ "a[118:123]\0"
  /* 22197 */ "v[118:123]\0"
  /* 22208 */ "a[119:123]\0"
  /* 22219 */ "v[119:123]\0"
  /* 22230 */ "a[220:223]\0"
  /* 22241 */ "v[220:223]\0"
  /* 22252 */ "a[221:223]\0"
  /* 22263 */ "v[221:223]\0"
  /* 22274 */ "a[222:223]\0"
  /* 22285 */ "v[222:223]\0"
  /* 22296 */ "a[192:223]\0"
  /* 22307 */ "v[192:223]\0"
  /* 22318 */ "a[216:223]\0"
  /* 22329 */ "v[216:223]\0"
  /* 22340 */ "a[208:223]\0"
  /* 22351 */ "v[208:223]\0"
  /* 22362 */ "a[218:223]\0"
  /* 22373 */ "v[218:223]\0"
  /* 22384 */ "a[219:223]\0"
  /* 22395 */ "v[219:223]\0"
  /* 22406 */ "a[20:23]\0"
  /* 22415 */ "s[20:23]\0"
  /* 22424 */ "v[20:23]\0"
  /* 22433 */ "a[21:23]\0"
  /* 22442 */ "s[21:23]\0"
  /* 22451 */ "v[21:23]\0"
  /* 22460 */ "a[22:23]\0"
  /* 22469 */ "s[22:23]\0"
  /* 22478 */ "v[22:23]\0"
  /* 22487 */ "a[16:23]\0"
  /* 22496 */ "s[16:23]\0"
  /* 22505 */ "v[16:23]\0"
  /* 22514 */ "a[18:23]\0"
  /* 22523 */ "v[18:23]\0"
  /* 22532 */ "a[8:23]\0"
  /* 22540 */ "s[8:23]\0"
  /* 22548 */ "v[8:23]\0"
  /* 22556 */ "a[19:23]\0"
  /* 22565 */ "v[19:23]\0"
  /* 22574 */ "a[130:133]\0"
  /* 22585 */ "v[130:133]\0"
  /* 22596 */ "a[131:133]\0"
  /* 22607 */ "v[131:133]\0"
  /* 22618 */ "a[102:133]\0"
  /* 22629 */ "v[102:133]\0"
  /* 22640 */ "a[132:133]\0"
  /* 22651 */ "v[132:133]\0"
  /* 22662 */ "a[126:133]\0"
  /* 22673 */ "v[126:133]\0"
  /* 22684 */ "a[118:133]\0"
  /* 22695 */ "v[118:133]\0"
  /* 22706 */ "a[128:133]\0"
  /* 22717 */ "v[128:133]\0"
  /* 22728 */ "a[129:133]\0"
  /* 22739 */ "v[129:133]\0"
  /* 22750 */ "a[230:233]\0"
  /* 22761 */ "v[230:233]\0"
  /* 22772 */ "a[231:233]\0"
  /* 22783 */ "v[231:233]\0"
  /* 22794 */ "a[202:233]\0"
  /* 22805 */ "v[202:233]\0"
  /* 22816 */ "a[232:233]\0"
  /* 22827 */ "v[232:233]\0"
  /* 22838 */ "a[226:233]\0"
  /* 22849 */ "v[226:233]\0"
  /* 22860 */ "a[218:233]\0"
  /* 22871 */ "v[218:233]\0"
  /* 22882 */ "a[228:233]\0"
  /* 22893 */ "v[228:233]\0"
  /* 22904 */ "a[229:233]\0"
  /* 22915 */ "v[229:233]\0"
  /* 22926 */ "a[30:33]\0"
  /* 22935 */ "v[30:33]\0"
  /* 22944 */ "a[31:33]\0"
  /* 22953 */ "v[31:33]\0"
  /* 22962 */ "a[32:33]\0"
  /* 22971 */ "s[32:33]\0"
  /* 22980 */ "v[32:33]\0"
  /* 22989 */ "a[2:33]\0"
  /* 22997 */ "v[2:33]\0"
  /* 23005 */ "a[26:33]\0"
  /* 23014 */ "v[26:33]\0"
  /* 23023 */ "a[18:33]\0"
  /* 23032 */ "v[18:33]\0"
  /* 23041 */ "a[28:33]\0"
  /* 23050 */ "s[28:33]\0"
  /* 23059 */ "v[28:33]\0"
  /* 23068 */ "a[29:33]\0"
  /* 23077 */ "v[29:33]\0"
  /* 23086 */ "a[140:143]\0"
  /* 23097 */ "v[140:143]\0"
  /* 23108 */ "a[141:143]\0"
  /* 23119 */ "v[141:143]\0"
  /* 23130 */ "a[112:143]\0"
  /* 23141 */ "v[112:143]\0"
  /* 23152 */ "a[142:143]\0"
  /* 23163 */ "v[142:143]\0"
  /* 23174 */ "a[136:143]\0"
  /* 23185 */ "v[136:143]\0"
  /* 23196 */ "a[128:143]\0"
  /* 23207 */ "v[128:143]\0"
  /* 23218 */ "a[138:143]\0"
  /* 23229 */ "v[138:143]\0"
  /* 23240 */ "a[139:143]\0"
  /* 23251 */ "v[139:143]\0"
  /* 23262 */ "a[240:243]\0"
  /* 23273 */ "v[240:243]\0"
  /* 23284 */ "a[241:243]\0"
  /* 23295 */ "v[241:243]\0"
  /* 23306 */ "a[212:243]\0"
  /* 23317 */ "v[212:243]\0"
  /* 23328 */ "a[242:243]\0"
  /* 23339 */ "v[242:243]\0"
  /* 23350 */ "a[236:243]\0"
  /* 23361 */ "v[236:243]\0"
  /* 23372 */ "a[228:243]\0"
  /* 23383 */ "v[228:243]\0"
  /* 23394 */ "a[238:243]\0"
  /* 23405 */ "v[238:243]\0"
  /* 23416 */ "a[239:243]\0"
  /* 23427 */ "v[239:243]\0"
  /* 23438 */ "a[40:43]\0"
  /* 23447 */ "s[40:43]\0"
  /* 23456 */ "v[40:43]\0"
  /* 23465 */ "a[41:43]\0"
  /* 23474 */ "v[41:43]\0"
  /* 23483 */ "a[12:43]\0"
  /* 23492 */ "s[12:43]\0"
  /* 23501 */ "v[12:43]\0"
  /* 23510 */ "a[42:43]\0"
  /* 23519 */ "s[42:43]\0"
  /* 23528 */ "v[42:43]\0"
  /* 23537 */ "a[36:43]\0"
  /* 23546 */ "s[36:43]\0"
  /* 23555 */ "v[36:43]\0"
  /* 23564 */ "a[28:43]\0"
  /* 23573 */ "s[28:43]\0"
  /* 23582 */ "v[28:43]\0"
  /* 23591 */ "a[38:43]\0"
  /* 23600 */ "v[38:43]\0"
  /* 23609 */ "a[39:43]\0"
  /* 23618 */ "v[39:43]\0"
  /* 23627 */ "a[150:153]\0"
  /* 23638 */ "v[150:153]\0"
  /* 23649 */ "a[151:153]\0"
  /* 23660 */ "v[151:153]\0"
  /* 23671 */ "a[122:153]\0"
  /* 23682 */ "v[122:153]\0"
  /* 23693 */ "a[152:153]\0"
  /* 23704 */ "v[152:153]\0"
  /* 23715 */ "a[146:153]\0"
  /* 23726 */ "v[146:153]\0"
  /* 23737 */ "a[138:153]\0"
  /* 23748 */ "v[138:153]\0"
  /* 23759 */ "a[148:153]\0"
  /* 23770 */ "v[148:153]\0"
  /* 23781 */ "a[149:153]\0"
  /* 23792 */ "v[149:153]\0"
  /* 23803 */ "a[250:253]\0"
  /* 23814 */ "v[250:253]\0"
  /* 23825 */ "a[251:253]\0"
  /* 23836 */ "v[251:253]\0"
  /* 23847 */ "a[222:253]\0"
  /* 23858 */ "v[222:253]\0"
  /* 23869 */ "a[252:253]\0"
  /* 23880 */ "v[252:253]\0"
  /* 23891 */ "a[246:253]\0"
  /* 23902 */ "v[246:253]\0"
  /* 23913 */ "a[238:253]\0"
  /* 23924 */ "v[238:253]\0"
  /* 23935 */ "a[248:253]\0"
  /* 23946 */ "v[248:253]\0"
  /* 23957 */ "a[249:253]\0"
  /* 23968 */ "v[249:253]\0"
  /* 23979 */ "a[50:53]\0"
  /* 23988 */ "v[50:53]\0"
  /* 23997 */ "a[51:53]\0"
  /* 24006 */ "s[51:53]\0"
  /* 24015 */ "v[51:53]\0"
  /* 24024 */ "a[22:53]\0"
  /* 24033 */ "v[22:53]\0"
  /* 24042 */ "a[52:53]\0"
  /* 24051 */ "s[52:53]\0"
  /* 24060 */ "v[52:53]\0"
  /* 24069 */ "a[46:53]\0"
  /* 24078 */ "v[46:53]\0"
  /* 24087 */ "a[38:53]\0"
  /* 24096 */ "v[38:53]\0"
  /* 24105 */ "a[48:53]\0"
  /* 24114 */ "s[48:53]\0"
  /* 24123 */ "v[48:53]\0"
  /* 24132 */ "a[49:53]\0"
  /* 24141 */ "v[49:53]\0"
  /* 24150 */ "a[160:163]\0"
  /* 24161 */ "v[160:163]\0"
  /* 24172 */ "a[161:163]\0"
  /* 24183 */ "v[161:163]\0"
  /* 24194 */ "a[132:163]\0"
  /* 24205 */ "v[132:163]\0"
  /* 24216 */ "a[162:163]\0"
  /* 24227 */ "v[162:163]\0"
  /* 24238 */ "a[156:163]\0"
  /* 24249 */ "v[156:163]\0"
  /* 24260 */ "a[148:163]\0"
  /* 24271 */ "v[148:163]\0"
  /* 24282 */ "a[158:163]\0"
  /* 24293 */ "v[158:163]\0"
  /* 24304 */ "a[159:163]\0"
  /* 24315 */ "v[159:163]\0"
  /* 24326 */ "a[60:63]\0"
  /* 24335 */ "s[60:63]\0"
  /* 24344 */ "v[60:63]\0"
  /* 24353 */ "a[61:63]\0"
  /* 24362 */ "v[61:63]\0"
  /* 24371 */ "a[32:63]\0"
  /* 24380 */ "s[32:63]\0"
  /* 24389 */ "v[32:63]\0"
  /* 24398 */ "a[62:63]\0"
  /* 24407 */ "s[62:63]\0"
  /* 24416 */ "v[62:63]\0"
  /* 24425 */ "a[56:63]\0"
  /* 24434 */ "s[56:63]\0"
  /* 24443 */ "v[56:63]\0"
  /* 24452 */ "a[48:63]\0"
  /* 24461 */ "s[48:63]\0"
  /* 24470 */ "v[48:63]\0"
  /* 24479 */ "a[58:63]\0"
  /* 24488 */ "v[58:63]\0"
  /* 24497 */ "a[59:63]\0"
  /* 24506 */ "v[59:63]\0"
  /* 24515 */ "a[170:173]\0"
  /* 24526 */ "v[170:173]\0"
  /* 24537 */ "a[171:173]\0"
  /* 24548 */ "v[171:173]\0"
  /* 24559 */ "a[142:173]\0"
  /* 24570 */ "v[142:173]\0"
  /* 24581 */ "a[172:173]\0"
  /* 24592 */ "v[172:173]\0"
  /* 24603 */ "a[166:173]\0"
  /* 24614 */ "v[166:173]\0"
  /* 24625 */ "a[158:173]\0"
  /* 24636 */ "v[158:173]\0"
  /* 24647 */ "a[168:173]\0"
  /* 24658 */ "v[168:173]\0"
  /* 24669 */ "a[169:173]\0"
  /* 24680 */ "v[169:173]\0"
  /* 24691 */ "a[70:73]\0"
  /* 24700 */ "v[70:73]\0"
  /* 24709 */ "a[71:73]\0"
  /* 24718 */ "v[71:73]\0"
  /* 24727 */ "a[42:73]\0"
  /* 24736 */ "v[42:73]\0"
  /* 24745 */ "a[72:73]\0"
  /* 24754 */ "s[72:73]\0"
  /* 24763 */ "v[72:73]\0"
  /* 24772 */ "a[66:73]\0"
  /* 24781 */ "v[66:73]\0"
  /* 24790 */ "a[58:73]\0"
  /* 24799 */ "v[58:73]\0"
  /* 24808 */ "a[68:73]\0"
  /* 24817 */ "s[68:73]\0"
  /* 24826 */ "v[68:73]\0"
  /* 24835 */ "a[69:73]\0"
  /* 24844 */ "v[69:73]\0"
  /* 24853 */ "a[180:183]\0"
  /* 24864 */ "v[180:183]\0"
  /* 24875 */ "a[181:183]\0"
  /* 24886 */ "v[181:183]\0"
  /* 24897 */ "a[152:183]\0"
  /* 24908 */ "v[152:183]\0"
  /* 24919 */ "a[182:183]\0"
  /* 24930 */ "v[182:183]\0"
  /* 24941 */ "a[176:183]\0"
  /* 24952 */ "v[176:183]\0"
  /* 24963 */ "a[168:183]\0"
  /* 24974 */ "v[168:183]\0"
  /* 24985 */ "a[178:183]\0"
  /* 24996 */ "v[178:183]\0"
  /* 25007 */ "a[179:183]\0"
  /* 25018 */ "v[179:183]\0"
  /* 25029 */ "a[80:83]\0"
  /* 25038 */ "s[80:83]\0"
  /* 25047 */ "v[80:83]\0"
  /* 25056 */ "a[81:83]\0"
  /* 25065 */ "s[81:83]\0"
  /* 25074 */ "v[81:83]\0"
  /* 25083 */ "a[52:83]\0"
  /* 25092 */ "s[52:83]\0"
  /* 25101 */ "v[52:83]\0"
  /* 25110 */ "a[82:83]\0"
  /* 25119 */ "s[82:83]\0"
  /* 25128 */ "v[82:83]\0"
  /* 25137 */ "a[76:83]\0"
  /* 25146 */ "s[76:83]\0"
  /* 25155 */ "v[76:83]\0"
  /* 25164 */ "a[68:83]\0"
  /* 25173 */ "s[68:83]\0"
  /* 25182 */ "v[68:83]\0"
  /* 25191 */ "a[78:83]\0"
  /* 25200 */ "v[78:83]\0"
  /* 25209 */ "a[79:83]\0"
  /* 25218 */ "v[79:83]\0"
  /* 25227 */ "a[190:193]\0"
  /* 25238 */ "v[190:193]\0"
  /* 25249 */ "a[191:193]\0"
  /* 25260 */ "v[191:193]\0"
  /* 25271 */ "a[162:193]\0"
  /* 25282 */ "v[162:193]\0"
  /* 25293 */ "a[192:193]\0"
  /* 25304 */ "v[192:193]\0"
  /* 25315 */ "a[186:193]\0"
  /* 25326 */ "v[186:193]\0"
  /* 25337 */ "a[178:193]\0"
  /* 25348 */ "v[178:193]\0"
  /* 25359 */ "a[188:193]\0"
  /* 25370 */ "v[188:193]\0"
  /* 25381 */ "a[189:193]\0"
  /* 25392 */ "v[189:193]\0"
  /* 25403 */ "a[90:93]\0"
  /* 25412 */ "v[90:93]\0"
  /* 25421 */ "a[91:93]\0"
  /* 25430 */ "v[91:93]\0"
  /* 25439 */ "a[62:93]\0"
  /* 25448 */ "v[62:93]\0"
  /* 25457 */ "a[92:93]\0"
  /* 25466 */ "s[92:93]\0"
  /* 25475 */ "v[92:93]\0"
  /* 25484 */ "a[86:93]\0"
  /* 25493 */ "v[86:93]\0"
  /* 25502 */ "a[78:93]\0"
  /* 25511 */ "v[78:93]\0"
  /* 25520 */ "a[88:93]\0"
  /* 25529 */ "s[88:93]\0"
  /* 25538 */ "v[88:93]\0"
  /* 25547 */ "a[89:93]\0"
  /* 25556 */ "v[89:93]\0"
  /* 25565 */ "a[0:3]\0"
  /* 25572 */ "ttmp[0:3]\0"
  /* 25582 */ "s[0:3]\0"
  /* 25589 */ "v[0:3]\0"
  /* 25596 */ "a[1:3]\0"
  /* 25603 */ "v[1:3]\0"
  /* 25610 */ "a[2:3]\0"
  /* 25617 */ "ttmp[2:3]\0"
  /* 25627 */ "s[2:3]\0"
  /* 25634 */ "v[2:3]\0"
  /* 25641 */ "a[100:104]\0"
  /* 25652 */ "s[100:104]\0"
  /* 25663 */ "v[100:104]\0"
  /* 25674 */ "a[101:104]\0"
  /* 25685 */ "v[101:104]\0"
  /* 25696 */ "a[102:104]\0"
  /* 25707 */ "s[102:104]\0"
  /* 25718 */ "v[102:104]\0"
  /* 25729 */ "a[103:104]\0"
  /* 25740 */ "v[103:104]\0"
  /* 25751 */ "a[73:104]\0"
  /* 25761 */ "v[73:104]\0"
  /* 25771 */ "a[97:104]\0"
  /* 25781 */ "v[97:104]\0"
  /* 25791 */ "a[89:104]\0"
  /* 25801 */ "v[89:104]\0"
  /* 25811 */ "a[99:104]\0"
  /* 25821 */ "v[99:104]\0"
  /* 25831 */ "a[200:204]\0"
  /* 25842 */ "v[200:204]\0"
  /* 25853 */ "a[201:204]\0"
  /* 25864 */ "v[201:204]\0"
  /* 25875 */ "a[202:204]\0"
  /* 25886 */ "v[202:204]\0"
  /* 25897 */ "a[203:204]\0"
  /* 25908 */ "v[203:204]\0"
  /* 25919 */ "a[173:204]\0"
  /* 25930 */ "v[173:204]\0"
  /* 25941 */ "a[197:204]\0"
  /* 25952 */ "v[197:204]\0"
  /* 25963 */ "a[189:204]\0"
  /* 25974 */ "v[189:204]\0"
  /* 25985 */ "a[199:204]\0"
  /* 25996 */ "v[199:204]\0"
  /* 26007 */ "a[110:114]\0"
  /* 26018 */ "v[110:114]\0"
  /* 26029 */ "a[111:114]\0"
  /* 26040 */ "v[111:114]\0"
  /* 26051 */ "a[112:114]\0"
  /* 26062 */ "v[112:114]\0"
  /* 26073 */ "a[113:114]\0"
  /* 26084 */ "v[113:114]\0"
  /* 26095 */ "a[83:114]\0"
  /* 26105 */ "v[83:114]\0"
  /* 26115 */ "a[107:114]\0"
  /* 26126 */ "v[107:114]\0"
  /* 26137 */ "a[109:114]\0"
  /* 26148 */ "v[109:114]\0"
  /* 26159 */ "a[99:114]\0"
  /* 26169 */ "v[99:114]\0"
  /* 26179 */ "a[210:214]\0"
  /* 26190 */ "v[210:214]\0"
  /* 26201 */ "a[211:214]\0"
  /* 26212 */ "v[211:214]\0"
  /* 26223 */ "a[212:214]\0"
  /* 26234 */ "v[212:214]\0"
  /* 26245 */ "a[213:214]\0"
  /* 26256 */ "v[213:214]\0"
  /* 26267 */ "a[183:214]\0"
  /* 26278 */ "v[183:214]\0"
  /* 26289 */ "a[207:214]\0"
  /* 26300 */ "v[207:214]\0"
  /* 26311 */ "a[209:214]\0"
  /* 26322 */ "v[209:214]\0"
  /* 26333 */ "a[199:214]\0"
  /* 26344 */ "v[199:214]\0"
  /* 26355 */ "a[10:14]\0"
  /* 26364 */ "v[10:14]\0"
  /* 26373 */ "a[11:14]\0"
  /* 26382 */ "v[11:14]\0"
  /* 26391 */ "a[12:14]\0"
  /* 26400 */ "s[12:14]\0"
  /* 26409 */ "v[12:14]\0"
  /* 26418 */ "a[13:14]\0"
  /* 26427 */ "v[13:14]\0"
  /* 26436 */ "a[7:14]\0"
  /* 26444 */ "v[7:14]\0"
  /* 26452 */ "a[9:14]\0"
  /* 26460 */ "v[9:14]\0"
  /* 26468 */ "a[120:124]\0"
  /* 26479 */ "v[120:124]\0"
  /* 26490 */ "a[121:124]\0"
  /* 26501 */ "v[121:124]\0"
  /* 26512 */ "a[122:124]\0"
  /* 26523 */ "v[122:124]\0"
  /* 26534 */ "a[123:124]\0"
  /* 26545 */ "v[123:124]\0"
  /* 26556 */ "a[93:124]\0"
  /* 26566 */ "v[93:124]\0"
  /* 26576 */ "a[117:124]\0"
  /* 26587 */ "v[117:124]\0"
  /* 26598 */ "a[109:124]\0"
  /* 26609 */ "v[109:124]\0"
  /* 26620 */ "a[119:124]\0"
  /* 26631 */ "v[119:124]\0"
  /* 26642 */ "a[220:224]\0"
  /* 26653 */ "v[220:224]\0"
  /* 26664 */ "a[221:224]\0"
  /* 26675 */ "v[221:224]\0"
  /* 26686 */ "a[222:224]\0"
  /* 26697 */ "v[222:224]\0"
  /* 26708 */ "a[223:224]\0"
  /* 26719 */ "v[223:224]\0"
  /* 26730 */ "a[193:224]\0"
  /* 26741 */ "v[193:224]\0"
  /* 26752 */ "a[217:224]\0"
  /* 26763 */ "v[217:224]\0"
  /* 26774 */ "a[209:224]\0"
  /* 26785 */ "v[209:224]\0"
  /* 26796 */ "a[219:224]\0"
  /* 26807 */ "v[219:224]\0"
  /* 26818 */ "a[20:24]\0"
  /* 26827 */ "s[20:24]\0"
  /* 26836 */ "v[20:24]\0"
  /* 26845 */ "a[21:24]\0"
  /* 26854 */ "v[21:24]\0"
  /* 26863 */ "a[22:24]\0"
  /* 26872 */ "v[22:24]\0"
  /* 26881 */ "a[23:24]\0"
  /* 26890 */ "v[23:24]\0"
  /* 26899 */ "a[17:24]\0"
  /* 26908 */ "v[17:24]\0"
  /* 26917 */ "a[19:24]\0"
  /* 26926 */ "v[19:24]\0"
  /* 26935 */ "a[9:24]\0"
  /* 26943 */ "v[9:24]\0"
  /* 26951 */ "a[130:134]\0"
  /* 26962 */ "v[130:134]\0"
  /* 26973 */ "a[131:134]\0"
  /* 26984 */ "v[131:134]\0"
  /* 26995 */ "a[132:134]\0"
  /* 27006 */ "v[132:134]\0"
  /* 27017 */ "a[103:134]\0"
  /* 27028 */ "v[103:134]\0"
  /* 27039 */ "a[133:134]\0"
  /* 27050 */ "v[133:134]\0"
  /* 27061 */ "a[127:134]\0"
  /* 27072 */ "v[127:134]\0"
  /* 27083 */ "a[119:134]\0"
  /* 27094 */ "v[119:134]\0"
  /* 27105 */ "a[129:134]\0"
  /* 27116 */ "v[129:134]\0"
  /* 27127 */ "a[230:234]\0"
  /* 27138 */ "v[230:234]\0"
  /* 27149 */ "a[231:234]\0"
  /* 27160 */ "v[231:234]\0"
  /* 27171 */ "a[232:234]\0"
  /* 27182 */ "v[232:234]\0"
  /* 27193 */ "a[203:234]\0"
  /* 27204 */ "v[203:234]\0"
  /* 27215 */ "a[233:234]\0"
  /* 27226 */ "v[233:234]\0"
  /* 27237 */ "a[227:234]\0"
  /* 27248 */ "v[227:234]\0"
  /* 27259 */ "a[219:234]\0"
  /* 27270 */ "v[219:234]\0"
  /* 27281 */ "a[229:234]\0"
  /* 27292 */ "v[229:234]\0"
  /* 27303 */ "a[30:34]\0"
  /* 27312 */ "v[30:34]\0"
  /* 27321 */ "a[31:34]\0"
  /* 27330 */ "v[31:34]\0"
  /* 27339 */ "a[32:34]\0"
  /* 27348 */ "v[32:34]\0"
  /* 27357 */ "a[33:34]\0"
  /* 27366 */ "v[33:34]\0"
  /* 27375 */ "a[3:34]\0"
  /* 27383 */ "v[3:34]\0"
  /* 27391 */ "a[27:34]\0"
  /* 27400 */ "v[27:34]\0"
  /* 27409 */ "a[19:34]\0"
  /* 27418 */ "v[19:34]\0"
  /* 27427 */ "a[29:34]\0"
  /* 27436 */ "v[29:34]\0"
  /* 27445 */ "a[140:144]\0"
  /* 27456 */ "v[140:144]\0"
  /* 27467 */ "a[141:144]\0"
  /* 27478 */ "v[141:144]\0"
  /* 27489 */ "a[142:144]\0"
  /* 27500 */ "v[142:144]\0"
  /* 27511 */ "a[113:144]\0"
  /* 27522 */ "v[113:144]\0"
  /* 27533 */ "a[143:144]\0"
  /* 27544 */ "v[143:144]\0"
  /* 27555 */ "a[137:144]\0"
  /* 27566 */ "v[137:144]\0"
  /* 27577 */ "a[129:144]\0"
  /* 27588 */ "v[129:144]\0"
  /* 27599 */ "a[139:144]\0"
  /* 27610 */ "v[139:144]\0"
  /* 27621 */ "a[240:244]\0"
  /* 27632 */ "v[240:244]\0"
  /* 27643 */ "a[241:244]\0"
  /* 27654 */ "v[241:244]\0"
  /* 27665 */ "a[242:244]\0"
  /* 27676 */ "v[242:244]\0"
  /* 27687 */ "a[213:244]\0"
  /* 27698 */ "v[213:244]\0"
  /* 27709 */ "a[243:244]\0"
  /* 27720 */ "v[243:244]\0"
  /* 27731 */ "a[237:244]\0"
  /* 27742 */ "v[237:244]\0"
  /* 27753 */ "a[229:244]\0"
  /* 27764 */ "v[229:244]\0"
  /* 27775 */ "a[239:244]\0"
  /* 27786 */ "v[239:244]\0"
  /* 27797 */ "a[40:44]\0"
  /* 27806 */ "s[40:44]\0"
  /* 27815 */ "v[40:44]\0"
  /* 27824 */ "a[41:44]\0"
  /* 27833 */ "v[41:44]\0"
  /* 27842 */ "a[42:44]\0"
  /* 27851 */ "s[42:44]\0"
  /* 27860 */ "v[42:44]\0"
  /* 27869 */ "a[13:44]\0"
  /* 27878 */ "v[13:44]\0"
  /* 27887 */ "a[43:44]\0"
  /* 27896 */ "v[43:44]\0"
  /* 27905 */ "a[37:44]\0"
  /* 27914 */ "v[37:44]\0"
  /* 27923 */ "a[29:44]\0"
  /* 27932 */ "v[29:44]\0"
  /* 27941 */ "a[39:44]\0"
  /* 27950 */ "v[39:44]\0"
  /* 27959 */ "a[150:154]\0"
  /* 27970 */ "v[150:154]\0"
  /* 27981 */ "a[151:154]\0"
  /* 27992 */ "v[151:154]\0"
  /* 28003 */ "a[152:154]\0"
  /* 28014 */ "v[152:154]\0"
  /* 28025 */ "a[123:154]\0"
  /* 28036 */ "v[123:154]\0"
  /* 28047 */ "a[153:154]\0"
  /* 28058 */ "v[153:154]\0"
  /* 28069 */ "a[147:154]\0"
  /* 28080 */ "v[147:154]\0"
  /* 28091 */ "a[139:154]\0"
  /* 28102 */ "v[139:154]\0"
  /* 28113 */ "a[149:154]\0"
  /* 28124 */ "v[149:154]\0"
  /* 28135 */ "a[250:254]\0"
  /* 28146 */ "v[250:254]\0"
  /* 28157 */ "a[251:254]\0"
  /* 28168 */ "v[251:254]\0"
  /* 28179 */ "a[252:254]\0"
  /* 28190 */ "v[252:254]\0"
  /* 28201 */ "a[223:254]\0"
  /* 28212 */ "v[223:254]\0"
  /* 28223 */ "a[253:254]\0"
  /* 28234 */ "v[253:254]\0"
  /* 28245 */ "a[247:254]\0"
  /* 28256 */ "v[247:254]\0"
  /* 28267 */ "a[239:254]\0"
  /* 28278 */ "v[239:254]\0"
  /* 28289 */ "a[249:254]\0"
  /* 28300 */ "v[249:254]\0"
  /* 28311 */ "a[50:54]\0"
  /* 28320 */ "v[50:54]\0"
  /* 28329 */ "a[51:54]\0"
  /* 28338 */ "v[51:54]\0"
  /* 28347 */ "a[52:54]\0"
  /* 28356 */ "v[52:54]\0"
  /* 28365 */ "a[23:54]\0"
  /* 28374 */ "v[23:54]\0"
  /* 28383 */ "a[53:54]\0"
  /* 28392 */ "v[53:54]\0"
  /* 28401 */ "a[47:54]\0"
  /* 28410 */ "v[47:54]\0"
  /* 28419 */ "a[39:54]\0"
  /* 28428 */ "v[39:54]\0"
  /* 28437 */ "a[49:54]\0"
  /* 28446 */ "v[49:54]\0"
  /* 28455 */ "a[160:164]\0"
  /* 28466 */ "v[160:164]\0"
  /* 28477 */ "a[161:164]\0"
  /* 28488 */ "v[161:164]\0"
  /* 28499 */ "a[162:164]\0"
  /* 28510 */ "v[162:164]\0"
  /* 28521 */ "a[133:164]\0"
  /* 28532 */ "v[133:164]\0"
  /* 28543 */ "a[163:164]\0"
  /* 28554 */ "v[163:164]\0"
  /* 28565 */ "a[157:164]\0"
  /* 28576 */ "v[157:164]\0"
  /* 28587 */ "a[149:164]\0"
  /* 28598 */ "v[149:164]\0"
  /* 28609 */ "a[159:164]\0"
  /* 28620 */ "v[159:164]\0"
  /* 28631 */ "a[60:64]\0"
  /* 28640 */ "s[60:64]\0"
  /* 28649 */ "v[60:64]\0"
  /* 28658 */ "a[61:64]\0"
  /* 28667 */ "v[61:64]\0"
  /* 28676 */ "a[62:64]\0"
  /* 28685 */ "v[62:64]\0"
  /* 28694 */ "a[33:64]\0"
  /* 28703 */ "v[33:64]\0"
  /* 28712 */ "a[63:64]\0"
  /* 28721 */ "v[63:64]\0"
  /* 28730 */ "a[57:64]\0"
  /* 28739 */ "v[57:64]\0"
  /* 28748 */ "a[49:64]\0"
  /* 28757 */ "v[49:64]\0"
  /* 28766 */ "a[59:64]\0"
  /* 28775 */ "v[59:64]\0"
  /* 28784 */ "a[170:174]\0"
  /* 28795 */ "v[170:174]\0"
  /* 28806 */ "a[171:174]\0"
  /* 28817 */ "v[171:174]\0"
  /* 28828 */ "a[172:174]\0"
  /* 28839 */ "v[172:174]\0"
  /* 28850 */ "a[143:174]\0"
  /* 28861 */ "v[143:174]\0"
  /* 28872 */ "a[173:174]\0"
  /* 28883 */ "v[173:174]\0"
  /* 28894 */ "a[167:174]\0"
  /* 28905 */ "v[167:174]\0"
  /* 28916 */ "a[159:174]\0"
  /* 28927 */ "v[159:174]\0"
  /* 28938 */ "a[169:174]\0"
  /* 28949 */ "v[169:174]\0"
  /* 28960 */ "a[70:74]\0"
  /* 28969 */ "v[70:74]\0"
  /* 28978 */ "a[71:74]\0"
  /* 28987 */ "v[71:74]\0"
  /* 28996 */ "a[72:74]\0"
  /* 29005 */ "s[72:74]\0"
  /* 29014 */ "v[72:74]\0"
  /* 29023 */ "a[43:74]\0"
  /* 29032 */ "v[43:74]\0"
  /* 29041 */ "a[73:74]\0"
  /* 29050 */ "v[73:74]\0"
  /* 29059 */ "a[67:74]\0"
  /* 29068 */ "v[67:74]\0"
  /* 29077 */ "a[59:74]\0"
  /* 29086 */ "v[59:74]\0"
  /* 29095 */ "a[69:74]\0"
  /* 29104 */ "v[69:74]\0"
  /* 29113 */ "a[180:184]\0"
  /* 29124 */ "v[180:184]\0"
  /* 29135 */ "a[181:184]\0"
  /* 29146 */ "v[181:184]\0"
  /* 29157 */ "a[182:184]\0"
  /* 29168 */ "v[182:184]\0"
  /* 29179 */ "a[153:184]\0"
  /* 29190 */ "v[153:184]\0"
  /* 29201 */ "a[183:184]\0"
  /* 29212 */ "v[183:184]\0"
  /* 29223 */ "a[177:184]\0"
  /* 29234 */ "v[177:184]\0"
  /* 29245 */ "a[169:184]\0"
  /* 29256 */ "v[169:184]\0"
  /* 29267 */ "a[179:184]\0"
  /* 29278 */ "v[179:184]\0"
  /* 29289 */ "a[80:84]\0"
  /* 29298 */ "s[80:84]\0"
  /* 29307 */ "v[80:84]\0"
  /* 29316 */ "a[81:84]\0"
  /* 29325 */ "v[81:84]\0"
  /* 29334 */ "a[82:84]\0"
  /* 29343 */ "v[82:84]\0"
  /* 29352 */ "a[53:84]\0"
  /* 29361 */ "v[53:84]\0"
  /* 29370 */ "a[83:84]\0"
  /* 29379 */ "v[83:84]\0"
  /* 29388 */ "a[77:84]\0"
  /* 29397 */ "v[77:84]\0"
  /* 29406 */ "a[69:84]\0"
  /* 29415 */ "v[69:84]\0"
  /* 29424 */ "a[79:84]\0"
  /* 29433 */ "v[79:84]\0"
  /* 29442 */ "a[190:194]\0"
  /* 29453 */ "v[190:194]\0"
  /* 29464 */ "a[191:194]\0"
  /* 29475 */ "v[191:194]\0"
  /* 29486 */ "a[192:194]\0"
  /* 29497 */ "v[192:194]\0"
  /* 29508 */ "a[163:194]\0"
  /* 29519 */ "v[163:194]\0"
  /* 29530 */ "a[193:194]\0"
  /* 29541 */ "v[193:194]\0"
  /* 29552 */ "a[187:194]\0"
  /* 29563 */ "v[187:194]\0"
  /* 29574 */ "a[179:194]\0"
  /* 29585 */ "v[179:194]\0"
  /* 29596 */ "a[189:194]\0"
  /* 29607 */ "v[189:194]\0"
  /* 29618 */ "a[90:94]\0"
  /* 29627 */ "v[90:94]\0"
  /* 29636 */ "a[91:94]\0"
  /* 29645 */ "v[91:94]\0"
  /* 29654 */ "a[92:94]\0"
  /* 29663 */ "v[92:94]\0"
  /* 29672 */ "a[63:94]\0"
  /* 29681 */ "v[63:94]\0"
  /* 29690 */ "a[93:94]\0"
  /* 29699 */ "v[93:94]\0"
  /* 29708 */ "a[87:94]\0"
  /* 29717 */ "v[87:94]\0"
  /* 29726 */ "a[79:94]\0"
  /* 29735 */ "v[79:94]\0"
  /* 29744 */ "a[89:94]\0"
  /* 29753 */ "v[89:94]\0"
  /* 29762 */ "a[0:4]\0"
  /* 29769 */ "s[0:4]\0"
  /* 29776 */ "v[0:4]\0"
  /* 29783 */ "a[1:4]\0"
  /* 29790 */ "v[1:4]\0"
  /* 29797 */ "a[2:4]\0"
  /* 29804 */ "v[2:4]\0"
  /* 29811 */ "a[3:4]\0"
  /* 29818 */ "v[3:4]\0"
  /* 29825 */ "a[100:105]\0"
  /* 29836 */ "s[100:105]\0"
  /* 29847 */ "v[100:105]\0"
  /* 29858 */ "a[90:105]\0"
  /* 29868 */ "v[90:105]\0"
  /* 29878 */ "a[101:105]\0"
  /* 29889 */ "v[101:105]\0"
  /* 29900 */ "a[102:105]\0"
  /* 29911 */ "v[102:105]\0"
  /* 29922 */ "a[103:105]\0"
  /* 29933 */ "v[103:105]\0"
  /* 29944 */ "a[104:105]\0"
  /* 29955 */ "s[104:105]\0"
  /* 29966 */ "v[104:105]\0"
  /* 29977 */ "a[74:105]\0"
  /* 29987 */ "v[74:105]\0"
  /* 29997 */ "a[98:105]\0"
  /* 30007 */ "v[98:105]\0"
  /* 30017 */ "a[200:205]\0"
  /* 30028 */ "v[200:205]\0"
  /* 30039 */ "a[190:205]\0"
  /* 30050 */ "v[190:205]\0"
  /* 30061 */ "a[201:205]\0"
  /* 30072 */ "v[201:205]\0"
  /* 30083 */ "a[202:205]\0"
  /* 30094 */ "v[202:205]\0"
  /* 30105 */ "a[203:205]\0"
  /* 30116 */ "v[203:205]\0"
  /* 30127 */ "a[204:205]\0"
  /* 30138 */ "v[204:205]\0"
  /* 30149 */ "a[174:205]\0"
  /* 30160 */ "v[174:205]\0"
  /* 30171 */ "a[198:205]\0"
  /* 30182 */ "v[198:205]\0"
  /* 30193 */ "a[100:115]\0"
  /* 30204 */ "v[100:115]\0"
  /* 30215 */ "a[110:115]\0"
  /* 30226 */ "v[110:115]\0"
  /* 30237 */ "a[111:115]\0"
  /* 30248 */ "v[111:115]\0"
  /* 30259 */ "a[112:115]\0"
  /* 30270 */ "v[112:115]\0"
  /* 30281 */ "a[113:115]\0"
  /* 30292 */ "v[113:115]\0"
  /* 30303 */ "a[114:115]\0"
  /* 30314 */ "v[114:115]\0"
  /* 30325 */ "a[84:115]\0"
  /* 30335 */ "v[84:115]\0"
  /* 30345 */ "a[108:115]\0"
  /* 30356 */ "v[108:115]\0"
  /* 30367 */ "a[200:215]\0"
  /* 30378 */ "v[200:215]\0"
  /* 30389 */ "a[210:215]\0"
  /* 30400 */ "v[210:215]\0"
  /* 30411 */ "a[211:215]\0"
  /* 30422 */ "v[211:215]\0"
  /* 30433 */ "a[212:215]\0"
  /* 30444 */ "v[212:215]\0"
  /* 30455 */ "a[213:215]\0"
  /* 30466 */ "v[213:215]\0"
  /* 30477 */ "a[214:215]\0"
  /* 30488 */ "v[214:215]\0"
  /* 30499 */ "a[184:215]\0"
  /* 30510 */ "v[184:215]\0"
  /* 30521 */ "a[208:215]\0"
  /* 30532 */ "v[208:215]\0"
  /* 30543 */ "a[10:15]\0"
  /* 30552 */ "v[10:15]\0"
  /* 30561 */ "a[0:15]\0"
  /* 30569 */ "ttmp[0:15]\0"
  /* 30580 */ "s[0:15]\0"
  /* 30588 */ "v[0:15]\0"
  /* 30596 */ "a[11:15]\0"
  /* 30605 */ "v[11:15]\0"
  /* 30614 */ "a[12:15]\0"
  /* 30623 */ "ttmp[12:15]\0"
  /* 30635 */ "s[12:15]\0"
  /* 30644 */ "v[12:15]\0"
  /* 30653 */ "a[13:15]\0"
  /* 30662 */ "v[13:15]\0"
  /* 30671 */ "a[14:15]\0"
  /* 30680 */ "ttmp[14:15]\0"
  /* 30692 */ "s[14:15]\0"
  /* 30701 */ "v[14:15]\0"
  /* 30710 */ "a[8:15]\0"
  /* 30718 */ "ttmp[8:15]\0"
  /* 30729 */ "s[8:15]\0"
  /* 30737 */ "v[8:15]\0"
  /* 30745 */ "a[110:125]\0"
  /* 30756 */ "v[110:125]\0"
  /* 30767 */ "a[120:125]\0"
  /* 30778 */ "v[120:125]\0"
  /* 30789 */ "a[121:125]\0"
  /* 30800 */ "v[121:125]\0"
  /* 30811 */ "a[122:125]\0"
  /* 30822 */ "v[122:125]\0"
  /* 30833 */ "a[123:125]\0"
  /* 30844 */ "v[123:125]\0"
  /* 30855 */ "a[124:125]\0"
  /* 30866 */ "v[124:125]\0"
  /* 30877 */ "a[94:125]\0"
  /* 30887 */ "v[94:125]\0"
  /* 30897 */ "a[118:125]\0"
  /* 30908 */ "v[118:125]\0"
  /* 30919 */ "a[210:225]\0"
  /* 30930 */ "v[210:225]\0"
  /* 30941 */ "a[220:225]\0"
  /* 30952 */ "v[220:225]\0"
  /* 30963 */ "a[221:225]\0"
  /* 30974 */ "v[221:225]\0"
  /* 30985 */ "a[222:225]\0"
  /* 30996 */ "v[222:225]\0"
  /* 31007 */ "a[223:225]\0"
  /* 31018 */ "v[223:225]\0"
  /* 31029 */ "a[224:225]\0"
  /* 31040 */ "v[224:225]\0"
  /* 31051 */ "a[194:225]\0"
  /* 31062 */ "v[194:225]\0"
  /* 31073 */ "a[218:225]\0"
  /* 31084 */ "v[218:225]\0"
  /* 31095 */ "a[10:25]\0"
  /* 31104 */ "v[10:25]\0"
  /* 31113 */ "a[20:25]\0"
  /* 31122 */ "s[20:25]\0"
  /* 31131 */ "v[20:25]\0"
  /* 31140 */ "a[21:25]\0"
  /* 31149 */ "v[21:25]\0"
  /* 31158 */ "a[22:25]\0"
  /* 31167 */ "v[22:25]\0"
  /* 31176 */ "a[23:25]\0"
  /* 31185 */ "v[23:25]\0"
  /* 31194 */ "a[24:25]\0"
  /* 31203 */ "s[24:25]\0"
  /* 31212 */ "v[24:25]\0"
  /* 31221 */ "a[18:25]\0"
  /* 31230 */ "v[18:25]\0"
  /* 31239 */ "a[120:135]\0"
  /* 31250 */ "v[120:135]\0"
  /* 31261 */ "a[130:135]\0"
  /* 31272 */ "v[130:135]\0"
  /* 31283 */ "a[131:135]\0"
  /* 31294 */ "v[131:135]\0"
  /* 31305 */ "a[132:135]\0"
  /* 31316 */ "v[132:135]\0"
  /* 31327 */ "a[133:135]\0"
  /* 31338 */ "v[133:135]\0"
  /* 31349 */ "a[104:135]\0"
  /* 31360 */ "v[104:135]\0"
  /* 31371 */ "a[134:135]\0"
  /* 31382 */ "v[134:135]\0"
  /* 31393 */ "a[128:135]\0"
  /* 31404 */ "v[128:135]\0"
  /* 31415 */ "a[220:235]\0"
  /* 31426 */ "v[220:235]\0"
  /* 31437 */ "a[230:235]\0"
  /* 31448 */ "v[230:235]\0"
  /* 31459 */ "a[231:235]\0"
  /* 31470 */ "v[231:235]\0"
  /* 31481 */ "a[232:235]\0"
  /* 31492 */ "v[232:235]\0"
  /* 31503 */ "a[233:235]\0"
  /* 31514 */ "v[233:235]\0"
  /* 31525 */ "a[204:235]\0"
  /* 31536 */ "v[204:235]\0"
  /* 31547 */ "a[234:235]\0"
  /* 31558 */ "v[234:235]\0"
  /* 31569 */ "a[228:235]\0"
  /* 31580 */ "v[228:235]\0"
  /* 31591 */ "a[20:35]\0"
  /* 31600 */ "s[20:35]\0"
  /* 31609 */ "v[20:35]\0"
  /* 31618 */ "a[30:35]\0"
  /* 31627 */ "v[30:35]\0"
  /* 31636 */ "a[31:35]\0"
  /* 31645 */ "v[31:35]\0"
  /* 31654 */ "a[32:35]\0"
  /* 31663 */ "s[32:35]\0"
  /* 31672 */ "v[32:35]\0"
  /* 31681 */ "a[33:35]\0"
  /* 31690 */ "s[33:35]\0"
  /* 31699 */ "v[33:35]\0"
  /* 31708 */ "a[34:35]\0"
  /* 31717 */ "s[34:35]\0"
  /* 31726 */ "v[34:35]\0"
  /* 31735 */ "a[4:35]\0"
  /* 31743 */ "s[4:35]\0"
  /* 31751 */ "v[4:35]\0"
  /* 31759 */ "a[28:35]\0"
  /* 31768 */ "s[28:35]\0"
  /* 31777 */ "v[28:35]\0"
  /* 31786 */ "a[130:145]\0"
  /* 31797 */ "v[130:145]\0"
  /* 31808 */ "a[140:145]\0"
  /* 31819 */ "v[140:145]\0"
  /* 31830 */ "a[141:145]\0"
  /* 31841 */ "v[141:145]\0"
  /* 31852 */ "a[142:145]\0"
  /* 31863 */ "v[142:145]\0"
  /* 31874 */ "a[143:145]\0"
  /* 31885 */ "v[143:145]\0"
  /* 31896 */ "a[114:145]\0"
  /* 31907 */ "v[114:145]\0"
  /* 31918 */ "a[144:145]\0"
  /* 31929 */ "v[144:145]\0"
  /* 31940 */ "a[138:145]\0"
  /* 31951 */ "v[138:145]\0"
  /* 31962 */ "a[230:245]\0"
  /* 31973 */ "v[230:245]\0"
  /* 31984 */ "a[240:245]\0"
  /* 31995 */ "v[240:245]\0"
  /* 32006 */ "a[241:245]\0"
  /* 32017 */ "v[241:245]\0"
  /* 32028 */ "a[242:245]\0"
  /* 32039 */ "v[242:245]\0"
  /* 32050 */ "a[243:245]\0"
  /* 32061 */ "v[243:245]\0"
  /* 32072 */ "a[214:245]\0"
  /* 32083 */ "v[214:245]\0"
  /* 32094 */ "a[244:245]\0"
  /* 32105 */ "v[244:245]\0"
  /* 32116 */ "a[238:245]\0"
  /* 32127 */ "v[238:245]\0"
  /* 32138 */ "a[30:45]\0"
  /* 32147 */ "v[30:45]\0"
  /* 32156 */ "a[40:45]\0"
  /* 32165 */ "s[40:45]\0"
  /* 32174 */ "v[40:45]\0"
  /* 32183 */ "a[41:45]\0"
  /* 32192 */ "v[41:45]\0"
  /* 32201 */ "a[42:45]\0"
  /* 32210 */ "v[42:45]\0"
  /* 32219 */ "a[43:45]\0"
  /* 32228 */ "v[43:45]\0"
  /* 32237 */ "a[14:45]\0"
  /* 32246 */ "v[14:45]\0"
  /* 32255 */ "a[44:45]\0"
  /* 32264 */ "s[44:45]\0"
  /* 32273 */ "v[44:45]\0"
  /* 32282 */ "a[38:45]\0"
  /* 32291 */ "v[38:45]\0"
  /* 32300 */ "a[140:155]\0"
  /* 32311 */ "v[140:155]\0"
  /* 32322 */ "a[150:155]\0"
  /* 32333 */ "v[150:155]\0"
  /* 32344 */ "a[151:155]\0"
  /* 32355 */ "v[151:155]\0"
  /* 32366 */ "a[152:155]\0"
  /* 32377 */ "v[152:155]\0"
  /* 32388 */ "a[153:155]\0"
  /* 32399 */ "v[153:155]\0"
  /* 32410 */ "a[124:155]\0"
  /* 32421 */ "v[124:155]\0"
  /* 32432 */ "a[154:155]\0"
  /* 32443 */ "v[154:155]\0"
  /* 32454 */ "a[148:155]\0"
  /* 32465 */ "v[148:155]\0"
  /* 32476 */ "a[240:255]\0"
  /* 32487 */ "v[240:255]\0"
  /* 32498 */ "a[250:255]\0"
  /* 32509 */ "v[250:255]\0"
  /* 32520 */ "a[251:255]\0"
  /* 32531 */ "v[251:255]\0"
  /* 32542 */ "a[252:255]\0"
  /* 32553 */ "v[252:255]\0"
  /* 32564 */ "a[253:255]\0"
  /* 32575 */ "v[253:255]\0"
  /* 32586 */ "a[224:255]\0"
  /* 32597 */ "v[224:255]\0"
  /* 32608 */ "a[254:255]\0"
  /* 32619 */ "v[254:255]\0"
  /* 32630 */ "a[248:255]\0"
  /* 32641 */ "v[248:255]\0"
  /* 32652 */ "a[40:55]\0"
  /* 32661 */ "s[40:55]\0"
  /* 32670 */ "v[40:55]\0"
  /* 32679 */ "a[50:55]\0"
  /* 32688 */ "v[50:55]\0"
  /* 32697 */ "a[51:55]\0"
  /* 32706 */ "v[51:55]\0"
  /* 32715 */ "a[52:55]\0"
  /* 32724 */ "s[52:55]\0"
  /* 32733 */ "v[52:55]\0"
  /* 32742 */ "a[53:55]\0"
  /* 32751 */ "v[53:55]\0"
  /* 32760 */ "a[24:55]\0"
  /* 32769 */ "s[24:55]\0"
  /* 32778 */ "v[24:55]\0"
  /* 32787 */ "a[54:55]\0"
  /* 32796 */ "s[54:55]\0"
  /* 32805 */ "v[54:55]\0"
  /* 32814 */ "a[48:55]\0"
  /* 32823 */ "s[48:55]\0"
  /* 32832 */ "v[48:55]\0"
  /* 32841 */ "a[150:165]\0"
  /* 32852 */ "v[150:165]\0"
  /* 32863 */ "a[160:165]\0"
  /* 32874 */ "v[160:165]\0"
  /* 32885 */ "a[161:165]\0"
  /* 32896 */ "v[161:165]\0"
  /* 32907 */ "a[162:165]\0"
  /* 32918 */ "v[162:165]\0"
  /* 32929 */ "a[163:165]\0"
  /* 32940 */ "v[163:165]\0"
  /* 32951 */ "a[134:165]\0"
  /* 32962 */ "v[134:165]\0"
  /* 32973 */ "a[164:165]\0"
  /* 32984 */ "v[164:165]\0"
  /* 32995 */ "a[158:165]\0"
  /* 33006 */ "v[158:165]\0"
  /* 33017 */ "a[50:65]\0"
  /* 33026 */ "v[50:65]\0"
  /* 33035 */ "a[60:65]\0"
  /* 33044 */ "s[60:65]\0"
  /* 33053 */ "v[60:65]\0"
  /* 33062 */ "a[61:65]\0"
  /* 33071 */ "v[61:65]\0"
  /* 33080 */ "a[62:65]\0"
  /* 33089 */ "v[62:65]\0"
  /* 33098 */ "a[63:65]\0"
  /* 33107 */ "s[63:65]\0"
  /* 33116 */ "v[63:65]\0"
  /* 33125 */ "a[34:65]\0"
  /* 33134 */ "v[34:65]\0"
  /* 33143 */ "a[64:65]\0"
  /* 33152 */ "s[64:65]\0"
  /* 33161 */ "v[64:65]\0"
  /* 33170 */ "a[58:65]\0"
  /* 33179 */ "v[58:65]\0"
  /* 33188 */ "a[160:175]\0"
  /* 33199 */ "v[160:175]\0"
  /* 33210 */ "a[170:175]\0"
  /* 33221 */ "v[170:175]\0"
  /* 33232 */ "a[171:175]\0"
  /* 33243 */ "v[171:175]\0"
  /* 33254 */ "a[172:175]\0"
  /* 33265 */ "v[172:175]\0"
  /* 33276 */ "a[173:175]\0"
  /* 33287 */ "v[173:175]\0"
  /* 33298 */ "a[144:175]\0"
  /* 33309 */ "v[144:175]\0"
  /* 33320 */ "a[174:175]\0"
  /* 33331 */ "v[174:175]\0"
  /* 33342 */ "a[168:175]\0"
  /* 33353 */ "v[168:175]\0"
  /* 33364 */ "a[60:75]\0"
  /* 33373 */ "s[60:75]\0"
  /* 33382 */ "v[60:75]\0"
  /* 33391 */ "a[70:75]\0"
  /* 33400 */ "v[70:75]\0"
  /* 33409 */ "a[71:75]\0"
  /* 33418 */ "v[71:75]\0"
  /* 33427 */ "a[72:75]\0"
  /* 33436 */ "s[72:75]\0"
  /* 33445 */ "v[72:75]\0"
  /* 33454 */ "a[73:75]\0"
  /* 33463 */ "v[73:75]\0"
  /* 33472 */ "a[44:75]\0"
  /* 33481 */ "s[44:75]\0"
  /* 33490 */ "v[44:75]\0"
  /* 33499 */ "a[74:75]\0"
  /* 33508 */ "s[74:75]\0"
  /* 33517 */ "v[74:75]\0"
  /* 33526 */ "a[68:75]\0"
  /* 33535 */ "s[68:75]\0"
  /* 33544 */ "v[68:75]\0"
  /* 33553 */ "a[170:185]\0"
  /* 33564 */ "v[170:185]\0"
  /* 33575 */ "a[180:185]\0"
  /* 33586 */ "v[180:185]\0"
  /* 33597 */ "a[181:185]\0"
  /* 33608 */ "v[181:185]\0"
  /* 33619 */ "a[182:185]\0"
  /* 33630 */ "v[182:185]\0"
  /* 33641 */ "a[183:185]\0"
  /* 33652 */ "v[183:185]\0"
  /* 33663 */ "a[154:185]\0"
  /* 33674 */ "v[154:185]\0"
  /* 33685 */ "a[184:185]\0"
  /* 33696 */ "v[184:185]\0"
  /* 33707 */ "a[178:185]\0"
  /* 33718 */ "v[178:185]\0"
  /* 33729 */ "a[70:85]\0"
  /* 33738 */ "v[70:85]\0"
  /* 33747 */ "a[80:85]\0"
  /* 33756 */ "s[80:85]\0"
  /* 33765 */ "v[80:85]\0"
  /* 33774 */ "a[81:85]\0"
  /* 33783 */ "v[81:85]\0"
  /* 33792 */ "a[82:85]\0"
  /* 33801 */ "v[82:85]\0"
  /* 33810 */ "a[83:85]\0"
  /* 33819 */ "v[83:85]\0"
  /* 33828 */ "a[54:85]\0"
  /* 33837 */ "v[54:85]\0"
  /* 33846 */ "a[84:85]\0"
  /* 33855 */ "s[84:85]\0"
  /* 33864 */ "v[84:85]\0"
  /* 33873 */ "a[78:85]\0"
  /* 33882 */ "v[78:85]\0"
  /* 33891 */ "a[180:195]\0"
  /* 33902 */ "v[180:195]\0"
  /* 33913 */ "a[190:195]\0"
  /* 33924 */ "v[190:195]\0"
  /* 33935 */ "a[191:195]\0"
  /* 33946 */ "v[191:195]\0"
  /* 33957 */ "a[192:195]\0"
  /* 33968 */ "v[192:195]\0"
  /* 33979 */ "a[193:195]\0"
  /* 33990 */ "v[193:195]\0"
  /* 34001 */ "a[164:195]\0"
  /* 34012 */ "v[164:195]\0"
  /* 34023 */ "a[194:195]\0"
  /* 34034 */ "v[194:195]\0"
  /* 34045 */ "a[188:195]\0"
  /* 34056 */ "v[188:195]\0"
  /* 34067 */ "a[80:95]\0"
  /* 34076 */ "s[80:95]\0"
  /* 34085 */ "v[80:95]\0"
  /* 34094 */ "a[90:95]\0"
  /* 34103 */ "v[90:95]\0"
  /* 34112 */ "a[91:95]\0"
  /* 34121 */ "v[91:95]\0"
  /* 34130 */ "a[92:95]\0"
  /* 34139 */ "s[92:95]\0"
  /* 34148 */ "v[92:95]\0"
  /* 34157 */ "a[93:95]\0"
  /* 34166 */ "s[93:95]\0"
  /* 34175 */ "v[93:95]\0"
  /* 34184 */ "a[64:95]\0"
  /* 34193 */ "s[64:95]\0"
  /* 34202 */ "v[64:95]\0"
  /* 34211 */ "a[94:95]\0"
  /* 34220 */ "s[94:95]\0"
  /* 34229 */ "v[94:95]\0"
  /* 34238 */ "a[88:95]\0"
  /* 34247 */ "s[88:95]\0"
  /* 34256 */ "v[88:95]\0"
  /* 34265 */ "a[0:5]\0"
  /* 34272 */ "s[0:5]\0"
  /* 34279 */ "v[0:5]\0"
  /* 34286 */ "a[1:5]\0"
  /* 34293 */ "v[1:5]\0"
  /* 34300 */ "a[2:5]\0"
  /* 34307 */ "v[2:5]\0"
  /* 34314 */ "a[3:5]\0"
  /* 34321 */ "s[3:5]\0"
  /* 34328 */ "v[3:5]\0"
  /* 34335 */ "a[4:5]\0"
  /* 34342 */ "ttmp[4:5]\0"
  /* 34352 */ "s[4:5]\0"
  /* 34359 */ "v[4:5]\0"
  /* 34366 */ "a[101:106]\0"
  /* 34377 */ "v[101:106]\0"
  /* 34388 */ "a[91:106]\0"
  /* 34398 */ "v[91:106]\0"
  /* 34408 */ "a[102:106]\0"
  /* 34419 */ "v[102:106]\0"
  /* 34430 */ "a[103:106]\0"
  /* 34441 */ "v[103:106]\0"
  /* 34452 */ "a[104:106]\0"
  /* 34463 */ "v[104:106]\0"
  /* 34474 */ "a[105:106]\0"
  /* 34485 */ "v[105:106]\0"
  /* 34496 */ "a[75:106]\0"
  /* 34506 */ "v[75:106]\0"
  /* 34516 */ "a[99:106]\0"
  /* 34526 */ "v[99:106]\0"
  /* 34536 */ "a[201:206]\0"
  /* 34547 */ "v[201:206]\0"
  /* 34558 */ "a[191:206]\0"
  /* 34569 */ "v[191:206]\0"
  /* 34580 */ "a[202:206]\0"
  /* 34591 */ "v[202:206]\0"
  /* 34602 */ "a[203:206]\0"
  /* 34613 */ "v[203:206]\0"
  /* 34624 */ "a[204:206]\0"
  /* 34635 */ "v[204:206]\0"
  /* 34646 */ "a[205:206]\0"
  /* 34657 */ "v[205:206]\0"
  /* 34668 */ "a[175:206]\0"
  /* 34679 */ "v[175:206]\0"
  /* 34690 */ "a[199:206]\0"
  /* 34701 */ "v[199:206]\0"
  /* 34712 */ "a[101:116]\0"
  /* 34723 */ "v[101:116]\0"
  /* 34734 */ "a[111:116]\0"
  /* 34745 */ "v[111:116]\0"
  /* 34756 */ "a[112:116]\0"
  /* 34767 */ "v[112:116]\0"
  /* 34778 */ "a[113:116]\0"
  /* 34789 */ "v[113:116]\0"
  /* 34800 */ "a[114:116]\0"
  /* 34811 */ "v[114:116]\0"
  /* 34822 */ "a[115:116]\0"
  /* 34833 */ "v[115:116]\0"
  /* 34844 */ "a[85:116]\0"
  /* 34854 */ "v[85:116]\0"
  /* 34864 */ "a[109:116]\0"
  /* 34875 */ "v[109:116]\0"
  /* 34886 */ "a[201:216]\0"
  /* 34897 */ "v[201:216]\0"
  /* 34908 */ "a[211:216]\0"
  /* 34919 */ "v[211:216]\0"
  /* 34930 */ "a[212:216]\0"
  /* 34941 */ "v[212:216]\0"
  /* 34952 */ "a[213:216]\0"
  /* 34963 */ "v[213:216]\0"
  /* 34974 */ "a[214:216]\0"
  /* 34985 */ "v[214:216]\0"
  /* 34996 */ "a[215:216]\0"
  /* 35007 */ "v[215:216]\0"
  /* 35018 */ "a[185:216]\0"
  /* 35029 */ "v[185:216]\0"
  /* 35040 */ "a[209:216]\0"
  /* 35051 */ "v[209:216]\0"
  /* 35062 */ "a[11:16]\0"
  /* 35071 */ "v[11:16]\0"
  /* 35080 */ "a[1:16]\0"
  /* 35088 */ "v[1:16]\0"
  /* 35096 */ "a[12:16]\0"
  /* 35105 */ "s[12:16]\0"
  /* 35114 */ "v[12:16]\0"
  /* 35123 */ "a[13:16]\0"
  /* 35132 */ "v[13:16]\0"
  /* 35141 */ "a[14:16]\0"
  /* 35150 */ "v[14:16]\0"
  /* 35159 */ "a[15:16]\0"
  /* 35168 */ "v[15:16]\0"
  /* 35177 */ "a[9:16]\0"
  /* 35185 */ "v[9:16]\0"
  /* 35193 */ "a[111:126]\0"
  /* 35204 */ "v[111:126]\0"
  /* 35215 */ "a[121:126]\0"
  /* 35226 */ "v[121:126]\0"
  /* 35237 */ "a[122:126]\0"
  /* 35248 */ "v[122:126]\0"
  /* 35259 */ "a[123:126]\0"
  /* 35270 */ "v[123:126]\0"
  /* 35281 */ "a[124:126]\0"
  /* 35292 */ "v[124:126]\0"
  /* 35303 */ "a[125:126]\0"
  /* 35314 */ "v[125:126]\0"
  /* 35325 */ "a[95:126]\0"
  /* 35335 */ "v[95:126]\0"
  /* 35345 */ "a[119:126]\0"
  /* 35356 */ "v[119:126]\0"
  /* 35367 */ "a[211:226]\0"
  /* 35378 */ "v[211:226]\0"
  /* 35389 */ "a[221:226]\0"
  /* 35400 */ "v[221:226]\0"
  /* 35411 */ "a[222:226]\0"
  /* 35422 */ "v[222:226]\0"
  /* 35433 */ "a[223:226]\0"
  /* 35444 */ "v[223:226]\0"
  /* 35455 */ "a[224:226]\0"
  /* 35466 */ "v[224:226]\0"
  /* 35477 */ "a[225:226]\0"
  /* 35488 */ "v[225:226]\0"
  /* 35499 */ "a[195:226]\0"
  /* 35510 */ "v[195:226]\0"
  /* 35521 */ "a[219:226]\0"
  /* 35532 */ "v[219:226]\0"
  /* 35543 */ "a[11:26]\0"
  /* 35552 */ "v[11:26]\0"
  /* 35561 */ "a[21:26]\0"
  /* 35570 */ "v[21:26]\0"
  /* 35579 */ "a[22:26]\0"
  /* 35588 */ "v[22:26]\0"
  /* 35597 */ "a[23:26]\0"
  /* 35606 */ "v[23:26]\0"
  /* 35615 */ "a[24:26]\0"
  /* 35624 */ "s[24:26]\0"
  /* 35633 */ "v[24:26]\0"
  /* 35642 */ "a[25:26]\0"
  /* 35651 */ "v[25:26]\0"
  /* 35660 */ "a[19:26]\0"
  /* 35669 */ "v[19:26]\0"
  /* 35678 */ "a[121:136]\0"
  /* 35689 */ "v[121:136]\0"
  /* 35700 */ "a[131:136]\0"
  /* 35711 */ "v[131:136]\0"
  /* 35722 */ "a[132:136]\0"
  /* 35733 */ "v[132:136]\0"
  /* 35744 */ "a[133:136]\0"
  /* 35755 */ "v[133:136]\0"
  /* 35766 */ "a[134:136]\0"
  /* 35777 */ "v[134:136]\0"
  /* 35788 */ "a[105:136]\0"
  /* 35799 */ "v[105:136]\0"
  /* 35810 */ "a[135:136]\0"
  /* 35821 */ "v[135:136]\0"
  /* 35832 */ "a[129:136]\0"
  /* 35843 */ "v[129:136]\0"
  /* 35854 */ "a[221:236]\0"
  /* 35865 */ "v[221:236]\0"
  /* 35876 */ "a[231:236]\0"
  /* 35887 */ "v[231:236]\0"
  /* 35898 */ "a[232:236]\0"
  /* 35909 */ "v[232:236]\0"
  /* 35920 */ "a[233:236]\0"
  /* 35931 */ "v[233:236]\0"
  /* 35942 */ "a[234:236]\0"
  /* 35953 */ "v[234:236]\0"
  /* 35964 */ "a[205:236]\0"
  /* 35975 */ "v[205:236]\0"
  /* 35986 */ "a[235:236]\0"
  /* 35997 */ "v[235:236]\0"
  /* 36008 */ "a[229:236]\0"
  /* 36019 */ "v[229:236]\0"
  /* 36030 */ "a[21:36]\0"
  /* 36039 */ "v[21:36]\0"
  /* 36048 */ "a[31:36]\0"
  /* 36057 */ "v[31:36]\0"
  /* 36066 */ "a[32:36]\0"
  /* 36075 */ "s[32:36]\0"
  /* 36084 */ "v[32:36]\0"
  /* 36093 */ "a[33:36]\0"
  /* 36102 */ "v[33:36]\0"
  /* 36111 */ "a[34:36]\0"
  /* 36120 */ "v[34:36]\0"
  /* 36129 */ "a[35:36]\0"
  /* 36138 */ "v[35:36]\0"
  /* 36147 */ "a[5:36]\0"
  /* 36155 */ "v[5:36]\0"
  /* 36163 */ "a[29:36]\0"
  /* 36172 */ "v[29:36]\0"
  /* 36181 */ "a[131:146]\0"
  /* 36192 */ "v[131:146]\0"
  /* 36203 */ "a[141:146]\0"
  /* 36214 */ "v[141:146]\0"
  /* 36225 */ "a[142:146]\0"
  /* 36236 */ "v[142:146]\0"
  /* 36247 */ "a[143:146]\0"
  /* 36258 */ "v[143:146]\0"
  /* 36269 */ "a[144:146]\0"
  /* 36280 */ "v[144:146]\0"
  /* 36291 */ "a[115:146]\0"
  /* 36302 */ "v[115:146]\0"
  /* 36313 */ "a[145:146]\0"
  /* 36324 */ "v[145:146]\0"
  /* 36335 */ "a[139:146]\0"
  /* 36346 */ "v[139:146]\0"
  /* 36357 */ "a[231:246]\0"
  /* 36368 */ "v[231:246]\0"
  /* 36379 */ "a[241:246]\0"
  /* 36390 */ "v[241:246]\0"
  /* 36401 */ "a[242:246]\0"
  /* 36412 */ "v[242:246]\0"
  /* 36423 */ "a[243:246]\0"
  /* 36434 */ "v[243:246]\0"
  /* 36445 */ "a[244:246]\0"
  /* 36456 */ "v[244:246]\0"
  /* 36467 */ "a[215:246]\0"
  /* 36478 */ "v[215:246]\0"
  /* 36489 */ "a[245:246]\0"
  /* 36500 */ "v[245:246]\0"
  /* 36511 */ "a[239:246]\0"
  /* 36522 */ "v[239:246]\0"
  /* 36533 */ "a[31:46]\0"
  /* 36542 */ "v[31:46]\0"
  /* 36551 */ "a[41:46]\0"
  /* 36560 */ "v[41:46]\0"
  /* 36569 */ "a[42:46]\0"
  /* 36578 */ "v[42:46]\0"
  /* 36587 */ "a[43:46]\0"
  /* 36596 */ "v[43:46]\0"
  /* 36605 */ "a[44:46]\0"
  /* 36614 */ "v[44:46]\0"
  /* 36623 */ "a[15:46]\0"
  /* 36632 */ "v[15:46]\0"
  /* 36641 */ "a[45:46]\0"
  /* 36650 */ "v[45:46]\0"
  /* 36659 */ "a[39:46]\0"
  /* 36668 */ "v[39:46]\0"
  /* 36677 */ "a[141:156]\0"
  /* 36688 */ "v[141:156]\0"
  /* 36699 */ "a[151:156]\0"
  /* 36710 */ "v[151:156]\0"
  /* 36721 */ "a[152:156]\0"
  /* 36732 */ "v[152:156]\0"
  /* 36743 */ "a[153:156]\0"
  /* 36754 */ "v[153:156]\0"
  /* 36765 */ "a[154:156]\0"
  /* 36776 */ "v[154:156]\0"
  /* 36787 */ "a[125:156]\0"
  /* 36798 */ "v[125:156]\0"
  /* 36809 */ "a[155:156]\0"
  /* 36820 */ "v[155:156]\0"
  /* 36831 */ "a[149:156]\0"
  /* 36842 */ "v[149:156]\0"
  /* 36853 */ "a[41:56]\0"
  /* 36862 */ "v[41:56]\0"
  /* 36871 */ "a[51:56]\0"
  /* 36880 */ "v[51:56]\0"
  /* 36889 */ "a[52:56]\0"
  /* 36898 */ "s[52:56]\0"
  /* 36907 */ "v[52:56]\0"
  /* 36916 */ "a[53:56]\0"
  /* 36925 */ "v[53:56]\0"
  /* 36934 */ "a[54:56]\0"
  /* 36943 */ "s[54:56]\0"
  /* 36952 */ "v[54:56]\0"
  /* 36961 */ "a[25:56]\0"
  /* 36970 */ "v[25:56]\0"
  /* 36979 */ "a[55:56]\0"
  /* 36988 */ "v[55:56]\0"
  /* 36997 */ "a[49:56]\0"
  /* 37006 */ "v[49:56]\0"
  /* 37015 */ "a[151:166]\0"
  /* 37026 */ "v[151:166]\0"
  /* 37037 */ "a[161:166]\0"
  /* 37048 */ "v[161:166]\0"
  /* 37059 */ "a[162:166]\0"
  /* 37070 */ "v[162:166]\0"
  /* 37081 */ "a[163:166]\0"
  /* 37092 */ "v[163:166]\0"
  /* 37103 */ "a[164:166]\0"
  /* 37114 */ "v[164:166]\0"
  /* 37125 */ "a[135:166]\0"
  /* 37136 */ "v[135:166]\0"
  /* 37147 */ "a[165:166]\0"
  /* 37158 */ "v[165:166]\0"
  /* 37169 */ "a[159:166]\0"
  /* 37180 */ "v[159:166]\0"
  /* 37191 */ "a[51:66]\0"
  /* 37200 */ "v[51:66]\0"
  /* 37209 */ "a[61:66]\0"
  /* 37218 */ "v[61:66]\0"
  /* 37227 */ "a[62:66]\0"
  /* 37236 */ "v[62:66]\0"
  /* 37245 */ "a[63:66]\0"
  /* 37254 */ "v[63:66]\0"
  /* 37263 */ "a[64:66]\0"
  /* 37272 */ "v[64:66]\0"
  /* 37281 */ "a[35:66]\0"
  /* 37290 */ "v[35:66]\0"
  /* 37299 */ "a[65:66]\0"
  /* 37308 */ "v[65:66]\0"
  /* 37317 */ "a[59:66]\0"
  /* 37326 */ "v[59:66]\0"
  /* 37335 */ "a[161:176]\0"
  /* 37346 */ "v[161:176]\0"
  /* 37357 */ "a[171:176]\0"
  /* 37368 */ "v[171:176]\0"
  /* 37379 */ "a[172:176]\0"
  /* 37390 */ "v[172:176]\0"
  /* 37401 */ "a[173:176]\0"
  /* 37412 */ "v[173:176]\0"
  /* 37423 */ "a[174:176]\0"
  /* 37434 */ "v[174:176]\0"
  /* 37445 */ "a[145:176]\0"
  /* 37456 */ "v[145:176]\0"
  /* 37467 */ "a[175:176]\0"
  /* 37478 */ "v[175:176]\0"
  /* 37489 */ "a[169:176]\0"
  /* 37500 */ "v[169:176]\0"
  /* 37511 */ "a[61:76]\0"
  /* 37520 */ "v[61:76]\0"
  /* 37529 */ "a[71:76]\0"
  /* 37538 */ "v[71:76]\0"
  /* 37547 */ "a[72:76]\0"
  /* 37556 */ "s[72:76]\0"
  /* 37565 */ "v[72:76]\0"
  /* 37574 */ "a[73:76]\0"
  /* 37583 */ "v[73:76]\0"
  /* 37592 */ "a[74:76]\0"
  /* 37601 */ "v[74:76]\0"
  /* 37610 */ "a[45:76]\0"
  /* 37619 */ "v[45:76]\0"
  /* 37628 */ "a[75:76]\0"
  /* 37637 */ "v[75:76]\0"
  /* 37646 */ "a[69:76]\0"
  /* 37655 */ "v[69:76]\0"
  /* 37664 */ "a[171:186]\0"
  /* 37675 */ "v[171:186]\0"
  /* 37686 */ "a[181:186]\0"
  /* 37697 */ "v[181:186]\0"
  /* 37708 */ "a[182:186]\0"
  /* 37719 */ "v[182:186]\0"
  /* 37730 */ "a[183:186]\0"
  /* 37741 */ "v[183:186]\0"
  /* 37752 */ "a[184:186]\0"
  /* 37763 */ "v[184:186]\0"
  /* 37774 */ "a[155:186]\0"
  /* 37785 */ "v[155:186]\0"
  /* 37796 */ "a[185:186]\0"
  /* 37807 */ "v[185:186]\0"
  /* 37818 */ "a[179:186]\0"
  /* 37829 */ "v[179:186]\0"
  /* 37840 */ "a[71:86]\0"
  /* 37849 */ "v[71:86]\0"
  /* 37858 */ "a[81:86]\0"
  /* 37867 */ "v[81:86]\0"
  /* 37876 */ "a[82:86]\0"
  /* 37885 */ "v[82:86]\0"
  /* 37894 */ "a[83:86]\0"
  /* 37903 */ "v[83:86]\0"
  /* 37912 */ "a[84:86]\0"
  /* 37921 */ "s[84:86]\0"
  /* 37930 */ "v[84:86]\0"
  /* 37939 */ "a[55:86]\0"
  /* 37948 */ "v[55:86]\0"
  /* 37957 */ "a[85:86]\0"
  /* 37966 */ "v[85:86]\0"
  /* 37975 */ "a[79:86]\0"
  /* 37984 */ "v[79:86]\0"
  /* 37993 */ "a[181:196]\0"
  /* 38004 */ "v[181:196]\0"
  /* 38015 */ "a[191:196]\0"
  /* 38026 */ "v[191:196]\0"
  /* 38037 */ "a[192:196]\0"
  /* 38048 */ "v[192:196]\0"
  /* 38059 */ "a[193:196]\0"
  /* 38070 */ "v[193:196]\0"
  /* 38081 */ "a[194:196]\0"
  /* 38092 */ "v[194:196]\0"
  /* 38103 */ "a[165:196]\0"
  /* 38114 */ "v[165:196]\0"
  /* 38125 */ "a[195:196]\0"
  /* 38136 */ "v[195:196]\0"
  /* 38147 */ "a[189:196]\0"
  /* 38158 */ "v[189:196]\0"
  /* 38169 */ "a[81:96]\0"
  /* 38178 */ "v[81:96]\0"
  /* 38187 */ "a[91:96]\0"
  /* 38196 */ "v[91:96]\0"
  /* 38205 */ "a[92:96]\0"
  /* 38214 */ "s[92:96]\0"
  /* 38223 */ "v[92:96]\0"
  /* 38232 */ "a[93:96]\0"
  /* 38241 */ "v[93:96]\0"
  /* 38250 */ "a[94:96]\0"
  /* 38259 */ "v[94:96]\0"
  /* 38268 */ "a[65:96]\0"
  /* 38277 */ "v[65:96]\0"
  /* 38286 */ "a[95:96]\0"
  /* 38295 */ "v[95:96]\0"
  /* 38304 */ "a[89:96]\0"
  /* 38313 */ "v[89:96]\0"
  /* 38322 */ "a[1:6]\0"
  /* 38329 */ "v[1:6]\0"
  /* 38336 */ "a[2:6]\0"
  /* 38343 */ "v[2:6]\0"
  /* 38350 */ "a[3:6]\0"
  /* 38357 */ "v[3:6]\0"
  /* 38364 */ "a[4:6]\0"
  /* 38371 */ "v[4:6]\0"
  /* 38378 */ "a[5:6]\0"
  /* 38385 */ "v[5:6]\0"
  /* 38392 */ "a[100:107]\0"
  /* 38403 */ "v[100:107]\0"
  /* 38414 */ "a[102:107]\0"
  /* 38425 */ "v[102:107]\0"
  /* 38436 */ "a[92:107]\0"
  /* 38446 */ "v[92:107]\0"
  /* 38456 */ "a[103:107]\0"
  /* 38467 */ "v[103:107]\0"
  /* 38478 */ "a[104:107]\0"
  /* 38489 */ "v[104:107]\0"
  /* 38500 */ "a[105:107]\0"
  /* 38511 */ "v[105:107]\0"
  /* 38522 */ "a[106:107]\0"
  /* 38533 */ "v[106:107]\0"
  /* 38544 */ "a[76:107]\0"
  /* 38554 */ "v[76:107]\0"
  /* 38564 */ "a[200:207]\0"
  /* 38575 */ "v[200:207]\0"
  /* 38586 */ "a[202:207]\0"
  /* 38597 */ "v[202:207]\0"
  /* 38608 */ "a[192:207]\0"
  /* 38619 */ "v[192:207]\0"
  /* 38630 */ "a[203:207]\0"
  /* 38641 */ "v[203:207]\0"
  /* 38652 */ "a[204:207]\0"
  /* 38663 */ "v[204:207]\0"
  /* 38674 */ "a[205:207]\0"
  /* 38685 */ "v[205:207]\0"
  /* 38696 */ "a[206:207]\0"
  /* 38707 */ "v[206:207]\0"
  /* 38718 */ "a[176:207]\0"
  /* 38729 */ "v[176:207]\0"
  /* 38740 */ "a[110:117]\0"
  /* 38751 */ "v[110:117]\0"
  /* 38762 */ "a[102:117]\0"
  /* 38773 */ "v[102:117]\0"
  /* 38784 */ "a[112:117]\0"
  /* 38795 */ "v[112:117]\0"
  /* 38806 */ "a[113:117]\0"
  /* 38817 */ "v[113:117]\0"
  /* 38828 */ "a[114:117]\0"
  /* 38839 */ "v[114:117]\0"
  /* 38850 */ "a[115:117]\0"
  /* 38861 */ "v[115:117]\0"
  /* 38872 */ "a[116:117]\0"
  /* 38883 */ "v[116:117]\0"
  /* 38894 */ "a[86:117]\0"
  /* 38904 */ "v[86:117]\0"
  /* 38914 */ "a[210:217]\0"
  /* 38925 */ "v[210:217]\0"
  /* 38936 */ "a[202:217]\0"
  /* 38947 */ "v[202:217]\0"
  /* 38958 */ "a[212:217]\0"
  /* 38969 */ "v[212:217]\0"
  /* 38980 */ "a[213:217]\0"
  /* 38991 */ "v[213:217]\0"
  /* 39002 */ "a[214:217]\0"
  /* 39013 */ "v[214:217]\0"
  /* 39024 */ "a[215:217]\0"
  /* 39035 */ "v[215:217]\0"
  /* 39046 */ "a[216:217]\0"
  /* 39057 */ "v[216:217]\0"
  /* 39068 */ "a[186:217]\0"
  /* 39079 */ "v[186:217]\0"
  /* 39090 */ "a[10:17]\0"
  /* 39099 */ "v[10:17]\0"
  /* 39108 */ "a[12:17]\0"
  /* 39117 */ "s[12:17]\0"
  /* 39126 */ "v[12:17]\0"
  /* 39135 */ "a[2:17]\0"
  /* 39143 */ "v[2:17]\0"
  /* 39151 */ "a[13:17]\0"
  /* 39160 */ "v[13:17]\0"
  /* 39169 */ "a[14:17]\0"
  /* 39178 */ "v[14:17]\0"
  /* 39187 */ "a[15:17]\0"
  /* 39196 */ "s[15:17]\0"
  /* 39205 */ "v[15:17]\0"
  /* 39214 */ "a[16:17]\0"
  /* 39223 */ "s[16:17]\0"
  /* 39232 */ "v[16:17]\0"
  /* 39241 */ "a[120:127]\0"
  /* 39252 */ "v[120:127]\0"
  /* 39263 */ "a[112:127]\0"
  /* 39274 */ "v[112:127]\0"
  /* 39285 */ "a[122:127]\0"
  /* 39296 */ "v[122:127]\0"
  /* 39307 */ "a[123:127]\0"
  /* 39318 */ "v[123:127]\0"
  /* 39329 */ "a[124:127]\0"
  /* 39340 */ "v[124:127]\0"
  /* 39351 */ "a[125:127]\0"
  /* 39362 */ "v[125:127]\0"
  /* 39373 */ "a[126:127]\0"
  /* 39384 */ "v[126:127]\0"
  /* 39395 */ "a[96:127]\0"
  /* 39405 */ "v[96:127]\0"
  /* 39415 */ "a[220:227]\0"
  /* 39426 */ "v[220:227]\0"
  /* 39437 */ "a[212:227]\0"
  /* 39448 */ "v[212:227]\0"
  /* 39459 */ "a[222:227]\0"
  /* 39470 */ "v[222:227]\0"
  /* 39481 */ "a[223:227]\0"
  /* 39492 */ "v[223:227]\0"
  /* 39503 */ "a[224:227]\0"
  /* 39514 */ "v[224:227]\0"
  /* 39525 */ "a[225:227]\0"
  /* 39536 */ "v[225:227]\0"
  /* 39547 */ "a[226:227]\0"
  /* 39558 */ "v[226:227]\0"
  /* 39569 */ "a[196:227]\0"
  /* 39580 */ "v[196:227]\0"
  /* 39591 */ "a[20:27]\0"
  /* 39600 */ "s[20:27]\0"
  /* 39609 */ "v[20:27]\0"
  /* 39618 */ "a[12:27]\0"
  /* 39627 */ "s[12:27]\0"
  /* 39636 */ "v[12:27]\0"
  /* 39645 */ "a[22:27]\0"
  /* 39654 */ "v[22:27]\0"
  /* 39663 */ "a[23:27]\0"
  /* 39672 */ "v[23:27]\0"
  /* 39681 */ "a[24:27]\0"
  /* 39690 */ "s[24:27]\0"
  /* 39699 */ "v[24:27]\0"
  /* 39708 */ "a[25:27]\0"
  /* 39717 */ "v[25:27]\0"
  /* 39726 */ "a[26:27]\0"
  /* 39735 */ "s[26:27]\0"
  /* 39744 */ "v[26:27]\0"
  /* 39753 */ "a[130:137]\0"
  /* 39764 */ "v[130:137]\0"
  /* 39775 */ "a[122:137]\0"
  /* 39786 */ "v[122:137]\0"
  /* 39797 */ "a[132:137]\0"
  /* 39808 */ "v[132:137]\0"
  /* 39819 */ "a[133:137]\0"
  /* 39830 */ "v[133:137]\0"
  /* 39841 */ "a[134:137]\0"
  /* 39852 */ "v[134:137]\0"
  /* 39863 */ "a[135:137]\0"
  /* 39874 */ "v[135:137]\0"
  /* 39885 */ "a[106:137]\0"
  /* 39896 */ "v[106:137]\0"
  /* 39907 */ "a[136:137]\0"
  /* 39918 */ "v[136:137]\0"
  /* 39929 */ "a[230:237]\0"
  /* 39940 */ "v[230:237]\0"
  /* 39951 */ "a[222:237]\0"
  /* 39962 */ "v[222:237]\0"
  /* 39973 */ "a[232:237]\0"
  /* 39984 */ "v[232:237]\0"
  /* 39995 */ "a[233:237]\0"
  /* 40006 */ "v[233:237]\0"
  /* 40017 */ "a[234:237]\0"
  /* 40028 */ "v[234:237]\0"
  /* 40039 */ "a[235:237]\0"
  /* 40050 */ "v[235:237]\0"
  /* 40061 */ "a[206:237]\0"
  /* 40072 */ "v[206:237]\0"
  /* 40083 */ "a[236:237]\0"
  /* 40094 */ "v[236:237]\0"
  /* 40105 */ "a[30:37]\0"
  /* 40114 */ "v[30:37]\0"
  /* 40123 */ "a[22:37]\0"
  /* 40132 */ "v[22:37]\0"
  /* 40141 */ "a[32:37]\0"
  /* 40150 */ "s[32:37]\0"
  /* 40159 */ "v[32:37]\0"
  /* 40168 */ "a[33:37]\0"
  /* 40177 */ "v[33:37]\0"
  /* 40186 */ "a[34:37]\0"
  /* 40195 */ "v[34:37]\0"
  /* 40204 */ "a[35:37]\0"
  /* 40213 */ "v[35:37]\0"
  /* 40222 */ "a[36:37]\0"
  /* 40231 */ "s[36:37]\0"
  /* 40240 */ "v[36:37]\0"
  /* 40249 */ "a[6:37]\0"
  /* 40257 */ "v[6:37]\0"
  /* 40265 */ "a[140:147]\0"
  /* 40276 */ "v[140:147]\0"
  /* 40287 */ "a[132:147]\0"
  /* 40298 */ "v[132:147]\0"
  /* 40309 */ "a[142:147]\0"
  /* 40320 */ "v[142:147]\0"
  /* 40331 */ "a[143:147]\0"
  /* 40342 */ "v[143:147]\0"
  /* 40353 */ "a[144:147]\0"
  /* 40364 */ "v[144:147]\0"
  /* 40375 */ "a[145:147]\0"
  /* 40386 */ "v[145:147]\0"
  /* 40397 */ "a[116:147]\0"
  /* 40408 */ "v[116:147]\0"
  /* 40419 */ "a[146:147]\0"
  /* 40430 */ "v[146:147]\0"
  /* 40441 */ "a[240:247]\0"
  /* 40452 */ "v[240:247]\0"
  /* 40463 */ "a[232:247]\0"
  /* 40474 */ "v[232:247]\0"
  /* 40485 */ "a[242:247]\0"
  /* 40496 */ "v[242:247]\0"
  /* 40507 */ "a[243:247]\0"
  /* 40518 */ "v[243:247]\0"
  /* 40529 */ "a[244:247]\0"
  /* 40540 */ "v[244:247]\0"
  /* 40551 */ "a[245:247]\0"
  /* 40562 */ "v[245:247]\0"
  /* 40573 */ "a[216:247]\0"
  /* 40584 */ "v[216:247]\0"
  /* 40595 */ "a[246:247]\0"
  /* 40606 */ "v[246:247]\0"
  /* 40617 */ "a[40:47]\0"
  /* 40626 */ "s[40:47]\0"
  /* 40635 */ "v[40:47]\0"
  /* 40644 */ "a[32:47]\0"
  /* 40653 */ "s[32:47]\0"
  /* 40662 */ "v[32:47]\0"
  /* 40671 */ "a[42:47]\0"
  /* 40680 */ "v[42:47]\0"
  /* 40689 */ "a[43:47]\0"
  /* 40698 */ "v[43:47]\0"
  /* 40707 */ "a[44:47]\0"
  /* 40716 */ "s[44:47]\0"
  /* 40725 */ "v[44:47]\0"
  /* 40734 */ "a[45:47]\0"
  /* 40743 */ "s[45:47]\0"
  /* 40752 */ "v[45:47]\0"
  /* 40761 */ "a[16:47]\0"
  /* 40770 */ "s[16:47]\0"
  /* 40779 */ "v[16:47]\0"
  /* 40788 */ "a[46:47]\0"
  /* 40797 */ "s[46:47]\0"
  /* 40806 */ "v[46:47]\0"
  /* 40815 */ "a[150:157]\0"
  /* 40826 */ "v[150:157]\0"
  /* 40837 */ "a[142:157]\0"
  /* 40848 */ "v[142:157]\0"
  /* 40859 */ "a[152:157]\0"
  /* 40870 */ "v[152:157]\0"
  /* 40881 */ "a[153:157]\0"
  /* 40892 */ "v[153:157]\0"
  /* 40903 */ "a[154:157]\0"
  /* 40914 */ "v[154:157]\0"
  /* 40925 */ "a[155:157]\0"
  /* 40936 */ "v[155:157]\0"
  /* 40947 */ "a[126:157]\0"
  /* 40958 */ "v[126:157]\0"
  /* 40969 */ "a[156:157]\0"
  /* 40980 */ "v[156:157]\0"
  /* 40991 */ "a[50:57]\0"
  /* 41000 */ "v[50:57]\0"
  /* 41009 */ "a[42:57]\0"
  /* 41018 */ "v[42:57]\0"
  /* 41027 */ "a[52:57]\0"
  /* 41036 */ "s[52:57]\0"
  /* 41045 */ "v[52:57]\0"
  /* 41054 */ "a[53:57]\0"
  /* 41063 */ "v[53:57]\0"
  /* 41072 */ "a[54:57]\0"
  /* 41081 */ "v[54:57]\0"
  /* 41090 */ "a[55:57]\0"
  /* 41099 */ "v[55:57]\0"
  /* 41108 */ "a[26:57]\0"
  /* 41117 */ "v[26:57]\0"
  /* 41126 */ "a[56:57]\0"
  /* 41135 */ "s[56:57]\0"
  /* 41144 */ "v[56:57]\0"
  /* 41153 */ "a[160:167]\0"
  /* 41164 */ "v[160:167]\0"
  /* 41175 */ "a[152:167]\0"
  /* 41186 */ "v[152:167]\0"
  /* 41197 */ "a[162:167]\0"
  /* 41208 */ "v[162:167]\0"
  /* 41219 */ "a[163:167]\0"
  /* 41230 */ "v[163:167]\0"
  /* 41241 */ "a[164:167]\0"
  /* 41252 */ "v[164:167]\0"
  /* 41263 */ "a[165:167]\0"
  /* 41274 */ "v[165:167]\0"
  /* 41285 */ "a[136:167]\0"
  /* 41296 */ "v[136:167]\0"
  /* 41307 */ "a[166:167]\0"
  /* 41318 */ "v[166:167]\0"
  /* 41329 */ "a[60:67]\0"
  /* 41338 */ "s[60:67]\0"
  /* 41347 */ "v[60:67]\0"
  /* 41356 */ "a[52:67]\0"
  /* 41365 */ "s[52:67]\0"
  /* 41374 */ "v[52:67]\0"
  /* 41383 */ "a[62:67]\0"
  /* 41392 */ "v[62:67]\0"
  /* 41401 */ "a[63:67]\0"
  /* 41410 */ "v[63:67]\0"
  /* 41419 */ "a[64:67]\0"
  /* 41428 */ "s[64:67]\0"
  /* 41437 */ "v[64:67]\0"
  /* 41446 */ "a[65:67]\0"
  /* 41455 */ "v[65:67]\0"
  /* 41464 */ "a[36:67]\0"
  /* 41473 */ "s[36:67]\0"
  /* 41482 */ "v[36:67]\0"
  /* 41491 */ "a[66:67]\0"
  /* 41500 */ "s[66:67]\0"
  /* 41509 */ "v[66:67]\0"
  /* 41518 */ "a[170:177]\0"
  /* 41529 */ "v[170:177]\0"
  /* 41540 */ "a[162:177]\0"
  /* 41551 */ "v[162:177]\0"
  /* 41562 */ "a[172:177]\0"
  /* 41573 */ "v[172:177]\0"
  /* 41584 */ "a[173:177]\0"
  /* 41595 */ "v[173:177]\0"
  /* 41606 */ "a[174:177]\0"
  /* 41617 */ "v[174:177]\0"
  /* 41628 */ "a[175:177]\0"
  /* 41639 */ "v[175:177]\0"
  /* 41650 */ "a[146:177]\0"
  /* 41661 */ "v[146:177]\0"
  /* 41672 */ "a[176:177]\0"
  /* 41683 */ "v[176:177]\0"
  /* 41694 */ "a[70:77]\0"
  /* 41703 */ "v[70:77]\0"
  /* 41712 */ "a[62:77]\0"
  /* 41721 */ "v[62:77]\0"
  /* 41730 */ "a[72:77]\0"
  /* 41739 */ "s[72:77]\0"
  /* 41748 */ "v[72:77]\0"
  /* 41757 */ "a[73:77]\0"
  /* 41766 */ "v[73:77]\0"
  /* 41775 */ "a[74:77]\0"
  /* 41784 */ "v[74:77]\0"
  /* 41793 */ "a[75:77]\0"
  /* 41802 */ "s[75:77]\0"
  /* 41811 */ "v[75:77]\0"
  /* 41820 */ "a[46:77]\0"
  /* 41829 */ "v[46:77]\0"
  /* 41838 */ "a[76:77]\0"
  /* 41847 */ "s[76:77]\0"
  /* 41856 */ "v[76:77]\0"
  /* 41865 */ "a[180:187]\0"
  /* 41876 */ "v[180:187]\0"
  /* 41887 */ "a[172:187]\0"
  /* 41898 */ "v[172:187]\0"
  /* 41909 */ "a[182:187]\0"
  /* 41920 */ "v[182:187]\0"
  /* 41931 */ "a[183:187]\0"
  /* 41942 */ "v[183:187]\0"
  /* 41953 */ "a[184:187]\0"
  /* 41964 */ "v[184:187]\0"
  /* 41975 */ "a[185:187]\0"
  /* 41986 */ "v[185:187]\0"
  /* 41997 */ "a[156:187]\0"
  /* 42008 */ "v[156:187]\0"
  /* 42019 */ "a[186:187]\0"
  /* 42030 */ "v[186:187]\0"
  /* 42041 */ "a[80:87]\0"
  /* 42050 */ "s[80:87]\0"
  /* 42059 */ "v[80:87]\0"
  /* 42068 */ "a[72:87]\0"
  /* 42077 */ "s[72:87]\0"
  /* 42086 */ "v[72:87]\0"
  /* 42095 */ "a[82:87]\0"
  /* 42104 */ "v[82:87]\0"
  /* 42113 */ "a[83:87]\0"
  /* 42122 */ "v[83:87]\0"
  /* 42131 */ "a[84:87]\0"
  /* 42140 */ "s[84:87]\0"
  /* 42149 */ "v[84:87]\0"
  /* 42158 */ "a[85:87]\0"
  /* 42167 */ "v[85:87]\0"
  /* 42176 */ "a[56:87]\0"
  /* 42185 */ "s[56:87]\0"
  /* 42194 */ "v[56:87]\0"
  /* 42203 */ "a[86:87]\0"
  /* 42212 */ "s[86:87]\0"
  /* 42221 */ "v[86:87]\0"
  /* 42230 */ "a[190:197]\0"
  /* 42241 */ "v[190:197]\0"
  /* 42252 */ "a[182:197]\0"
  /* 42263 */ "v[182:197]\0"
  /* 42274 */ "a[192:197]\0"
  /* 42285 */ "v[192:197]\0"
  /* 42296 */ "a[193:197]\0"
  /* 42307 */ "v[193:197]\0"
  /* 42318 */ "a[194:197]\0"
  /* 42329 */ "v[194:197]\0"
  /* 42340 */ "a[195:197]\0"
  /* 42351 */ "v[195:197]\0"
  /* 42362 */ "a[166:197]\0"
  /* 42373 */ "v[166:197]\0"
  /* 42384 */ "a[196:197]\0"
  /* 42395 */ "v[196:197]\0"
  /* 42406 */ "a[90:97]\0"
  /* 42415 */ "v[90:97]\0"
  /* 42424 */ "a[82:97]\0"
  /* 42433 */ "v[82:97]\0"
  /* 42442 */ "a[92:97]\0"
  /* 42451 */ "s[92:97]\0"
  /* 42460 */ "v[92:97]\0"
  /* 42469 */ "a[93:97]\0"
  /* 42478 */ "v[93:97]\0"
  /* 42487 */ "a[94:97]\0"
  /* 42496 */ "v[94:97]\0"
  /* 42505 */ "a[95:97]\0"
  /* 42514 */ "v[95:97]\0"
  /* 42523 */ "a[66:97]\0"
  /* 42532 */ "v[66:97]\0"
  /* 42541 */ "a[96:97]\0"
  /* 42550 */ "s[96:97]\0"
  /* 42559 */ "v[96:97]\0"
  /* 42568 */ "a[0:7]\0"
  /* 42575 */ "ttmp[0:7]\0"
  /* 42585 */ "s[0:7]\0"
  /* 42592 */ "v[0:7]\0"
  /* 42599 */ "a[2:7]\0"
  /* 42606 */ "v[2:7]\0"
  /* 42613 */ "a[3:7]\0"
  /* 42620 */ "v[3:7]\0"
  /* 42627 */ "a[4:7]\0"
  /* 42634 */ "ttmp[4:7]\0"
  /* 42644 */ "s[4:7]\0"
  /* 42651 */ "v[4:7]\0"
  /* 42658 */ "a[5:7]\0"
  /* 42665 */ "v[5:7]\0"
  /* 42672 */ "a[6:7]\0"
  /* 42679 */ "ttmp[6:7]\0"
  /* 42689 */ "s[6:7]\0"
  /* 42696 */ "v[6:7]\0"
  /* 42703 */ "a[101:108]\0"
  /* 42714 */ "v[101:108]\0"
  /* 42725 */ "a[103:108]\0"
  /* 42736 */ "v[103:108]\0"
  /* 42747 */ "a[93:108]\0"
  /* 42757 */ "v[93:108]\0"
  /* 42767 */ "a[104:108]\0"
  /* 42778 */ "v[104:108]\0"
  /* 42789 */ "a[105:108]\0"
  /* 42800 */ "v[105:108]\0"
  /* 42811 */ "a[106:108]\0"
  /* 42822 */ "v[106:108]\0"
  /* 42833 */ "a[107:108]\0"
  /* 42844 */ "v[107:108]\0"
  /* 42855 */ "a[77:108]\0"
  /* 42865 */ "v[77:108]\0"
  /* 42875 */ "a[201:208]\0"
  /* 42886 */ "v[201:208]\0"
  /* 42897 */ "a[203:208]\0"
  /* 42908 */ "v[203:208]\0"
  /* 42919 */ "a[193:208]\0"
  /* 42930 */ "v[193:208]\0"
  /* 42941 */ "a[204:208]\0"
  /* 42952 */ "v[204:208]\0"
  /* 42963 */ "a[205:208]\0"
  /* 42974 */ "v[205:208]\0"
  /* 42985 */ "a[206:208]\0"
  /* 42996 */ "v[206:208]\0"
  /* 43007 */ "a[207:208]\0"
  /* 43018 */ "v[207:208]\0"
  /* 43029 */ "a[177:208]\0"
  /* 43040 */ "v[177:208]\0"
  /* 43051 */ "a[111:118]\0"
  /* 43062 */ "v[111:118]\0"
  /* 43073 */ "a[103:118]\0"
  /* 43084 */ "v[103:118]\0"
  /* 43095 */ "a[113:118]\0"
  /* 43106 */ "v[113:118]\0"
  /* 43117 */ "a[114:118]\0"
  /* 43128 */ "v[114:118]\0"
  /* 43139 */ "a[115:118]\0"
  /* 43150 */ "v[115:118]\0"
  /* 43161 */ "a[116:118]\0"
  /* 43172 */ "v[116:118]\0"
  /* 43183 */ "a[117:118]\0"
  /* 43194 */ "v[117:118]\0"
  /* 43205 */ "a[87:118]\0"
  /* 43215 */ "v[87:118]\0"
  /* 43225 */ "a[211:218]\0"
  /* 43236 */ "v[211:218]\0"
  /* 43247 */ "a[203:218]\0"
  /* 43258 */ "v[203:218]\0"
  /* 43269 */ "a[213:218]\0"
  /* 43280 */ "v[213:218]\0"
  /* 43291 */ "a[214:218]\0"
  /* 43302 */ "v[214:218]\0"
  /* 43313 */ "a[215:218]\0"
  /* 43324 */ "v[215:218]\0"
  /* 43335 */ "a[216:218]\0"
  /* 43346 */ "v[216:218]\0"
  /* 43357 */ "a[217:218]\0"
  /* 43368 */ "v[217:218]\0"
  /* 43379 */ "a[187:218]\0"
  /* 43390 */ "v[187:218]\0"
  /* 43401 */ "a[11:18]\0"
  /* 43410 */ "v[11:18]\0"
  /* 43419 */ "a[13:18]\0"
  /* 43428 */ "v[13:18]\0"
  /* 43437 */ "a[3:18]\0"
  /* 43445 */ "v[3:18]\0"
  /* 43453 */ "a[14:18]\0"
  /* 43462 */ "v[14:18]\0"
  /* 43471 */ "a[15:18]\0"
  /* 43480 */ "v[15:18]\0"
  /* 43489 */ "a[16:18]\0"
  /* 43498 */ "v[16:18]\0"
  /* 43507 */ "a[17:18]\0"
  /* 43516 */ "v[17:18]\0"
  /* 43525 */ "a[121:128]\0"
  /* 43536 */ "v[121:128]\0"
  /* 43547 */ "a[113:128]\0"
  /* 43558 */ "v[113:128]\0"
  /* 43569 */ "a[123:128]\0"
  /* 43580 */ "v[123:128]\0"
  /* 43591 */ "a[124:128]\0"
  /* 43602 */ "v[124:128]\0"
  /* 43613 */ "a[125:128]\0"
  /* 43624 */ "v[125:128]\0"
  /* 43635 */ "a[126:128]\0"
  /* 43646 */ "v[126:128]\0"
  /* 43657 */ "a[127:128]\0"
  /* 43668 */ "v[127:128]\0"
  /* 43679 */ "a[97:128]\0"
  /* 43689 */ "v[97:128]\0"
  /* 43699 */ "a[221:228]\0"
  /* 43710 */ "v[221:228]\0"
  /* 43721 */ "a[213:228]\0"
  /* 43732 */ "v[213:228]\0"
  /* 43743 */ "a[223:228]\0"
  /* 43754 */ "v[223:228]\0"
  /* 43765 */ "a[224:228]\0"
  /* 43776 */ "v[224:228]\0"
  /* 43787 */ "a[225:228]\0"
  /* 43798 */ "v[225:228]\0"
  /* 43809 */ "a[226:228]\0"
  /* 43820 */ "v[226:228]\0"
  /* 43831 */ "a[227:228]\0"
  /* 43842 */ "v[227:228]\0"
  /* 43853 */ "a[197:228]\0"
  /* 43864 */ "v[197:228]\0"
  /* 43875 */ "a[21:28]\0"
  /* 43884 */ "v[21:28]\0"
  /* 43893 */ "a[13:28]\0"
  /* 43902 */ "v[13:28]\0"
  /* 43911 */ "a[23:28]\0"
  /* 43920 */ "v[23:28]\0"
  /* 43929 */ "a[24:28]\0"
  /* 43938 */ "s[24:28]\0"
  /* 43947 */ "v[24:28]\0"
  /* 43956 */ "a[25:28]\0"
  /* 43965 */ "v[25:28]\0"
  /* 43974 */ "a[26:28]\0"
  /* 43983 */ "v[26:28]\0"
  /* 43992 */ "a[27:28]\0"
  /* 44001 */ "v[27:28]\0"
  /* 44010 */ "a[131:138]\0"
  /* 44021 */ "v[131:138]\0"
  /* 44032 */ "a[123:138]\0"
  /* 44043 */ "v[123:138]\0"
  /* 44054 */ "a[133:138]\0"
  /* 44065 */ "v[133:138]\0"
  /* 44076 */ "a[134:138]\0"
  /* 44087 */ "v[134:138]\0"
  /* 44098 */ "a[135:138]\0"
  /* 44109 */ "v[135:138]\0"
  /* 44120 */ "a[136:138]\0"
  /* 44131 */ "v[136:138]\0"
  /* 44142 */ "a[107:138]\0"
  /* 44153 */ "v[107:138]\0"
  /* 44164 */ "a[137:138]\0"
  /* 44175 */ "v[137:138]\0"
  /* 44186 */ "a[231:238]\0"
  /* 44197 */ "v[231:238]\0"
  /* 44208 */ "a[223:238]\0"
  /* 44219 */ "v[223:238]\0"
  /* 44230 */ "a[233:238]\0"
  /* 44241 */ "v[233:238]\0"
  /* 44252 */ "a[234:238]\0"
  /* 44263 */ "v[234:238]\0"
  /* 44274 */ "a[235:238]\0"
  /* 44285 */ "v[235:238]\0"
  /* 44296 */ "a[236:238]\0"
  /* 44307 */ "v[236:238]\0"
  /* 44318 */ "a[207:238]\0"
  /* 44329 */ "v[207:238]\0"
  /* 44340 */ "a[237:238]\0"
  /* 44351 */ "v[237:238]\0"
  /* 44362 */ "a[31:38]\0"
  /* 44371 */ "v[31:38]\0"
  /* 44380 */ "a[23:38]\0"
  /* 44389 */ "v[23:38]\0"
  /* 44398 */ "a[33:38]\0"
  /* 44407 */ "v[33:38]\0"
  /* 44416 */ "a[34:38]\0"
  /* 44425 */ "v[34:38]\0"
  /* 44434 */ "a[35:38]\0"
  /* 44443 */ "v[35:38]\0"
  /* 44452 */ "a[36:38]\0"
  /* 44461 */ "s[36:38]\0"
  /* 44470 */ "v[36:38]\0"
  /* 44479 */ "a[37:38]\0"
  /* 44488 */ "v[37:38]\0"
  /* 44497 */ "a[7:38]\0"
  /* 44505 */ "v[7:38]\0"
  /* 44513 */ "a[141:148]\0"
  /* 44524 */ "v[141:148]\0"
  /* 44535 */ "a[133:148]\0"
  /* 44546 */ "v[133:148]\0"
  /* 44557 */ "a[143:148]\0"
  /* 44568 */ "v[143:148]\0"
  /* 44579 */ "a[144:148]\0"
  /* 44590 */ "v[144:148]\0"
  /* 44601 */ "a[145:148]\0"
  /* 44612 */ "v[145:148]\0"
  /* 44623 */ "a[146:148]\0"
  /* 44634 */ "v[146:148]\0"
  /* 44645 */ "a[117:148]\0"
  /* 44656 */ "v[117:148]\0"
  /* 44667 */ "a[147:148]\0"
  /* 44678 */ "v[147:148]\0"
  /* 44689 */ "a[241:248]\0"
  /* 44700 */ "v[241:248]\0"
  /* 44711 */ "a[233:248]\0"
  /* 44722 */ "v[233:248]\0"
  /* 44733 */ "a[243:248]\0"
  /* 44744 */ "v[243:248]\0"
  /* 44755 */ "a[244:248]\0"
  /* 44766 */ "v[244:248]\0"
  /* 44777 */ "a[245:248]\0"
  /* 44788 */ "v[245:248]\0"
  /* 44799 */ "a[246:248]\0"
  /* 44810 */ "v[246:248]\0"
  /* 44821 */ "a[217:248]\0"
  /* 44832 */ "v[217:248]\0"
  /* 44843 */ "a[247:248]\0"
  /* 44854 */ "v[247:248]\0"
  /* 44865 */ "a[41:48]\0"
  /* 44874 */ "v[41:48]\0"
  /* 44883 */ "a[33:48]\0"
  /* 44892 */ "v[33:48]\0"
  /* 44901 */ "a[43:48]\0"
  /* 44910 */ "v[43:48]\0"
  /* 44919 */ "a[44:48]\0"
  /* 44928 */ "s[44:48]\0"
  /* 44937 */ "v[44:48]\0"
  /* 44946 */ "a[45:48]\0"
  /* 44955 */ "v[45:48]\0"
  /* 44964 */ "a[46:48]\0"
  /* 44973 */ "v[46:48]\0"
  /* 44982 */ "a[17:48]\0"
  /* 44991 */ "v[17:48]\0"
  /* 45000 */ "a[47:48]\0"
  /* 45009 */ "v[47:48]\0"
  /* 45018 */ "a[151:158]\0"
  /* 45029 */ "v[151:158]\0"
  /* 45040 */ "a[143:158]\0"
  /* 45051 */ "v[143:158]\0"
  /* 45062 */ "a[153:158]\0"
  /* 45073 */ "v[153:158]\0"
  /* 45084 */ "a[154:158]\0"
  /* 45095 */ "v[154:158]\0"
  /* 45106 */ "a[155:158]\0"
  /* 45117 */ "v[155:158]\0"
  /* 45128 */ "a[156:158]\0"
  /* 45139 */ "v[156:158]\0"
  /* 45150 */ "a[127:158]\0"
  /* 45161 */ "v[127:158]\0"
  /* 45172 */ "a[157:158]\0"
  /* 45183 */ "v[157:158]\0"
  /* 45194 */ "a[51:58]\0"
  /* 45203 */ "v[51:58]\0"
  /* 45212 */ "a[43:58]\0"
  /* 45221 */ "v[43:58]\0"
  /* 45230 */ "a[53:58]\0"
  /* 45239 */ "v[53:58]\0"
  /* 45248 */ "a[54:58]\0"
  /* 45257 */ "v[54:58]\0"
  /* 45266 */ "a[55:58]\0"
  /* 45275 */ "v[55:58]\0"
  /* 45284 */ "a[56:58]\0"
  /* 45293 */ "v[56:58]\0"
  /* 45302 */ "a[27:58]\0"
  /* 45311 */ "v[27:58]\0"
  /* 45320 */ "a[57:58]\0"
  /* 45329 */ "v[57:58]\0"
  /* 45338 */ "a[161:168]\0"
  /* 45349 */ "v[161:168]\0"
  /* 45360 */ "a[153:168]\0"
  /* 45371 */ "v[153:168]\0"
  /* 45382 */ "a[163:168]\0"
  /* 45393 */ "v[163:168]\0"
  /* 45404 */ "a[164:168]\0"
  /* 45415 */ "v[164:168]\0"
  /* 45426 */ "a[165:168]\0"
  /* 45437 */ "v[165:168]\0"
  /* 45448 */ "a[166:168]\0"
  /* 45459 */ "v[166:168]\0"
  /* 45470 */ "a[137:168]\0"
  /* 45481 */ "v[137:168]\0"
  /* 45492 */ "a[167:168]\0"
  /* 45503 */ "v[167:168]\0"
  /* 45514 */ "a[61:68]\0"
  /* 45523 */ "v[61:68]\0"
  /* 45532 */ "a[53:68]\0"
  /* 45541 */ "v[53:68]\0"
  /* 45550 */ "a[63:68]\0"
  /* 45559 */ "v[63:68]\0"
  /* 45568 */ "a[64:68]\0"
  /* 45577 */ "s[64:68]\0"
  /* 45586 */ "v[64:68]\0"
  /* 45595 */ "a[65:68]\0"
  /* 45604 */ "v[65:68]\0"
  /* 45613 */ "a[66:68]\0"
  /* 45622 */ "s[66:68]\0"
  /* 45631 */ "v[66:68]\0"
  /* 45640 */ "a[37:68]\0"
  /* 45649 */ "v[37:68]\0"
  /* 45658 */ "a[67:68]\0"
  /* 45667 */ "v[67:68]\0"
  /* 45676 */ "a[171:178]\0"
  /* 45687 */ "v[171:178]\0"
  /* 45698 */ "a[163:178]\0"
  /* 45709 */ "v[163:178]\0"
  /* 45720 */ "a[173:178]\0"
  /* 45731 */ "v[173:178]\0"
  /* 45742 */ "a[174:178]\0"
  /* 45753 */ "v[174:178]\0"
  /* 45764 */ "a[175:178]\0"
  /* 45775 */ "v[175:178]\0"
  /* 45786 */ "a[176:178]\0"
  /* 45797 */ "v[176:178]\0"
  /* 45808 */ "a[147:178]\0"
  /* 45819 */ "v[147:178]\0"
  /* 45830 */ "a[177:178]\0"
  /* 45841 */ "v[177:178]\0"
  /* 45852 */ "a[71:78]\0"
  /* 45861 */ "v[71:78]\0"
  /* 45870 */ "a[63:78]\0"
  /* 45879 */ "v[63:78]\0"
  /* 45888 */ "a[73:78]\0"
  /* 45897 */ "v[73:78]\0"
  /* 45906 */ "a[74:78]\0"
  /* 45915 */ "v[74:78]\0"
  /* 45924 */ "a[75:78]\0"
  /* 45933 */ "v[75:78]\0"
  /* 45942 */ "a[76:78]\0"
  /* 45951 */ "v[76:78]\0"
  /* 45960 */ "a[47:78]\0"
  /* 45969 */ "v[47:78]\0"
  /* 45978 */ "a[77:78]\0"
  /* 45987 */ "v[77:78]\0"
  /* 45996 */ "a[181:188]\0"
  /* 46007 */ "v[181:188]\0"
  /* 46018 */ "a[173:188]\0"
  /* 46029 */ "v[173:188]\0"
  /* 46040 */ "a[183:188]\0"
  /* 46051 */ "v[183:188]\0"
  /* 46062 */ "a[184:188]\0"
  /* 46073 */ "v[184:188]\0"
  /* 46084 */ "a[185:188]\0"
  /* 46095 */ "v[185:188]\0"
  /* 46106 */ "a[186:188]\0"
  /* 46117 */ "v[186:188]\0"
  /* 46128 */ "a[157:188]\0"
  /* 46139 */ "v[157:188]\0"
  /* 46150 */ "a[187:188]\0"
  /* 46161 */ "v[187:188]\0"
  /* 46172 */ "a[81:88]\0"
  /* 46181 */ "v[81:88]\0"
  /* 46190 */ "a[73:88]\0"
  /* 46199 */ "v[73:88]\0"
  /* 46208 */ "a[83:88]\0"
  /* 46217 */ "v[83:88]\0"
  /* 46226 */ "a[84:88]\0"
  /* 46235 */ "s[84:88]\0"
  /* 46244 */ "v[84:88]\0"
  /* 46253 */ "a[85:88]\0"
  /* 46262 */ "v[85:88]\0"
  /* 46271 */ "a[86:88]\0"
  /* 46280 */ "v[86:88]\0"
  /* 46289 */ "a[57:88]\0"
  /* 46298 */ "v[57:88]\0"
  /* 46307 */ "a[87:88]\0"
  /* 46316 */ "v[87:88]\0"
  /* 46325 */ "a[191:198]\0"
  /* 46336 */ "v[191:198]\0"
  /* 46347 */ "a[183:198]\0"
  /* 46358 */ "v[183:198]\0"
  /* 46369 */ "a[193:198]\0"
  /* 46380 */ "v[193:198]\0"
  /* 46391 */ "a[194:198]\0"
  /* 46402 */ "v[194:198]\0"
  /* 46413 */ "a[195:198]\0"
  /* 46424 */ "v[195:198]\0"
  /* 46435 */ "a[196:198]\0"
  /* 46446 */ "v[196:198]\0"
  /* 46457 */ "a[167:198]\0"
  /* 46468 */ "v[167:198]\0"
  /* 46479 */ "a[197:198]\0"
  /* 46490 */ "v[197:198]\0"
  /* 46501 */ "a[91:98]\0"
  /* 46510 */ "v[91:98]\0"
  /* 46519 */ "a[83:98]\0"
  /* 46528 */ "v[83:98]\0"
  /* 46537 */ "a[93:98]\0"
  /* 46546 */ "v[93:98]\0"
  /* 46555 */ "a[94:98]\0"
  /* 46564 */ "v[94:98]\0"
  /* 46573 */ "a[95:98]\0"
  /* 46582 */ "v[95:98]\0"
  /* 46591 */ "a[96:98]\0"
  /* 46600 */ "s[96:98]\0"
  /* 46609 */ "v[96:98]\0"
  /* 46618 */ "a[67:98]\0"
  /* 46627 */ "v[67:98]\0"
  /* 46636 */ "a[97:98]\0"
  /* 46645 */ "v[97:98]\0"
  /* 46654 */ "a[1:8]\0"
  /* 46661 */ "v[1:8]\0"
  /* 46668 */ "a[3:8]\0"
  /* 46675 */ "v[3:8]\0"
  /* 46682 */ "a[4:8]\0"
  /* 46689 */ "s[4:8]\0"
  /* 46696 */ "v[4:8]\0"
  /* 46703 */ "a[5:8]\0"
  /* 46710 */ "v[5:8]\0"
  /* 46717 */ "a[6:8]\0"
  /* 46724 */ "s[6:8]\0"
  /* 46731 */ "v[6:8]\0"
  /* 46738 */ "a[7:8]\0"
  /* 46745 */ "v[7:8]\0"
  /* 46752 */ "a[102:109]\0"
  /* 46763 */ "v[102:109]\0"
  /* 46774 */ "a[104:109]\0"
  /* 46785 */ "v[104:109]\0"
  /* 46796 */ "a[94:109]\0"
  /* 46806 */ "v[94:109]\0"
  /* 46816 */ "a[105:109]\0"
  /* 46827 */ "v[105:109]\0"
  /* 46838 */ "a[106:109]\0"
  /* 46849 */ "v[106:109]\0"
  /* 46860 */ "a[107:109]\0"
  /* 46871 */ "v[107:109]\0"
  /* 46882 */ "a[108:109]\0"
  /* 46893 */ "v[108:109]\0"
  /* 46904 */ "a[78:109]\0"
  /* 46914 */ "v[78:109]\0"
  /* 46924 */ "a[202:209]\0"
  /* 46935 */ "v[202:209]\0"
  /* 46946 */ "a[204:209]\0"
  /* 46957 */ "v[204:209]\0"
  /* 46968 */ "a[194:209]\0"
  /* 46979 */ "v[194:209]\0"
  /* 46990 */ "a[205:209]\0"
  /* 47001 */ "v[205:209]\0"
  /* 47012 */ "a[206:209]\0"
  /* 47023 */ "v[206:209]\0"
  /* 47034 */ "a[207:209]\0"
  /* 47045 */ "v[207:209]\0"
  /* 47056 */ "a[208:209]\0"
  /* 47067 */ "v[208:209]\0"
  /* 47078 */ "a[178:209]\0"
  /* 47089 */ "v[178:209]\0"
  /* 47100 */ "a[112:119]\0"
  /* 47111 */ "v[112:119]\0"
  /* 47122 */ "a[104:119]\0"
  /* 47133 */ "v[104:119]\0"
  /* 47144 */ "a[114:119]\0"
  /* 47155 */ "v[114:119]\0"
  /* 47166 */ "a[115:119]\0"
  /* 47177 */ "v[115:119]\0"
  /* 47188 */ "a[116:119]\0"
  /* 47199 */ "v[116:119]\0"
  /* 47210 */ "a[117:119]\0"
  /* 47221 */ "v[117:119]\0"
  /* 47232 */ "a[118:119]\0"
  /* 47243 */ "v[118:119]\0"
  /* 47254 */ "a[88:119]\0"
  /* 47264 */ "v[88:119]\0"
  /* 47274 */ "a[212:219]\0"
  /* 47285 */ "v[212:219]\0"
  /* 47296 */ "a[204:219]\0"
  /* 47307 */ "v[204:219]\0"
  /* 47318 */ "a[214:219]\0"
  /* 47329 */ "v[214:219]\0"
  /* 47340 */ "a[215:219]\0"
  /* 47351 */ "v[215:219]\0"
  /* 47362 */ "a[216:219]\0"
  /* 47373 */ "v[216:219]\0"
  /* 47384 */ "a[217:219]\0"
  /* 47395 */ "v[217:219]\0"
  /* 47406 */ "a[218:219]\0"
  /* 47417 */ "v[218:219]\0"
  /* 47428 */ "a[188:219]\0"
  /* 47439 */ "v[188:219]\0"
  /* 47450 */ "a[12:19]\0"
  /* 47459 */ "s[12:19]\0"
  /* 47468 */ "v[12:19]\0"
  /* 47477 */ "a[14:19]\0"
  /* 47486 */ "v[14:19]\0"
  /* 47495 */ "a[4:19]\0"
  /* 47503 */ "s[4:19]\0"
  /* 47511 */ "v[4:19]\0"
  /* 47519 */ "a[15:19]\0"
  /* 47528 */ "v[15:19]\0"
  /* 47537 */ "a[16:19]\0"
  /* 47546 */ "s[16:19]\0"
  /* 47555 */ "v[16:19]\0"
  /* 47564 */ "a[17:19]\0"
  /* 47573 */ "v[17:19]\0"
  /* 47582 */ "a[18:19]\0"
  /* 47591 */ "s[18:19]\0"
  /* 47600 */ "v[18:19]\0"
  /* 47609 */ "a[122:129]\0"
  /* 47620 */ "v[122:129]\0"
  /* 47631 */ "a[114:129]\0"
  /* 47642 */ "v[114:129]\0"
  /* 47653 */ "a[124:129]\0"
  /* 47664 */ "v[124:129]\0"
  /* 47675 */ "a[125:129]\0"
  /* 47686 */ "v[125:129]\0"
  /* 47697 */ "a[126:129]\0"
  /* 47708 */ "v[126:129]\0"
  /* 47719 */ "a[127:129]\0"
  /* 47730 */ "v[127:129]\0"
  /* 47741 */ "a[128:129]\0"
  /* 47752 */ "v[128:129]\0"
  /* 47763 */ "a[98:129]\0"
  /* 47773 */ "v[98:129]\0"
  /* 47783 */ "a[222:229]\0"
  /* 47794 */ "v[222:229]\0"
  /* 47805 */ "a[214:229]\0"
  /* 47816 */ "v[214:229]\0"
  /* 47827 */ "a[224:229]\0"
  /* 47838 */ "v[224:229]\0"
  /* 47849 */ "a[225:229]\0"
  /* 47860 */ "v[225:229]\0"
  /* 47871 */ "a[226:229]\0"
  /* 47882 */ "v[226:229]\0"
  /* 47893 */ "a[227:229]\0"
  /* 47904 */ "v[227:229]\0"
  /* 47915 */ "a[228:229]\0"
  /* 47926 */ "v[228:229]\0"
  /* 47937 */ "a[198:229]\0"
  /* 47948 */ "v[198:229]\0"
  /* 47959 */ "a[22:29]\0"
  /* 47968 */ "v[22:29]\0"
  /* 47977 */ "a[14:29]\0"
  /* 47986 */ "v[14:29]\0"
  /* 47995 */ "a[24:29]\0"
  /* 48004 */ "s[24:29]\0"
  /* 48013 */ "v[24:29]\0"
  /* 48022 */ "a[25:29]\0"
  /* 48031 */ "v[25:29]\0"
  /* 48040 */ "a[26:29]\0"
  /* 48049 */ "v[26:29]\0"
  /* 48058 */ "a[27:29]\0"
  /* 48067 */ "s[27:29]\0"
  /* 48076 */ "v[27:29]\0"
  /* 48085 */ "a[28:29]\0"
  /* 48094 */ "s[28:29]\0"
  /* 48103 */ "v[28:29]\0"
  /* 48112 */ "a[132:139]\0"
  /* 48123 */ "v[132:139]\0"
  /* 48134 */ "a[124:139]\0"
  /* 48145 */ "v[124:139]\0"
  /* 48156 */ "a[134:139]\0"
  /* 48167 */ "v[134:139]\0"
  /* 48178 */ "a[135:139]\0"
  /* 48189 */ "v[135:139]\0"
  /* 48200 */ "a[136:139]\0"
  /* 48211 */ "v[136:139]\0"
  /* 48222 */ "a[137:139]\0"
  /* 48233 */ "v[137:139]\0"
  /* 48244 */ "a[108:139]\0"
  /* 48255 */ "v[108:139]\0"
  /* 48266 */ "a[138:139]\0"
  /* 48277 */ "v[138:139]\0"
  /* 48288 */ "a[232:239]\0"
  /* 48299 */ "v[232:239]\0"
  /* 48310 */ "a[224:239]\0"
  /* 48321 */ "v[224:239]\0"
  /* 48332 */ "a[234:239]\0"
  /* 48343 */ "v[234:239]\0"
  /* 48354 */ "a[235:239]\0"
  /* 48365 */ "v[235:239]\0"
  /* 48376 */ "a[236:239]\0"
  /* 48387 */ "v[236:239]\0"
  /* 48398 */ "a[237:239]\0"
  /* 48409 */ "v[237:239]\0"
  /* 48420 */ "a[208:239]\0"
  /* 48431 */ "v[208:239]\0"
  /* 48442 */ "a[238:239]\0"
  /* 48453 */ "v[238:239]\0"
  /* 48464 */ "a[32:39]\0"
  /* 48473 */ "s[32:39]\0"
  /* 48482 */ "v[32:39]\0"
  /* 48491 */ "a[24:39]\0"
  /* 48500 */ "s[24:39]\0"
  /* 48509 */ "v[24:39]\0"
  /* 48518 */ "a[34:39]\0"
  /* 48527 */ "v[34:39]\0"
  /* 48536 */ "a[35:39]\0"
  /* 48545 */ "v[35:39]\0"
  /* 48554 */ "a[36:39]\0"
  /* 48563 */ "s[36:39]\0"
  /* 48572 */ "v[36:39]\0"
  /* 48581 */ "a[37:39]\0"
  /* 48590 */ "v[37:39]\0"
  /* 48599 */ "a[38:39]\0"
  /* 48608 */ "s[38:39]\0"
  /* 48617 */ "v[38:39]\0"
  /* 48626 */ "a[8:39]\0"
  /* 48634 */ "s[8:39]\0"
  /* 48642 */ "v[8:39]\0"
  /* 48650 */ "a[142:149]\0"
  /* 48661 */ "v[142:149]\0"
  /* 48672 */ "a[134:149]\0"
  /* 48683 */ "v[134:149]\0"
  /* 48694 */ "a[144:149]\0"
  /* 48705 */ "v[144:149]\0"
  /* 48716 */ "a[145:149]\0"
  /* 48727 */ "v[145:149]\0"
  /* 48738 */ "a[146:149]\0"
  /* 48749 */ "v[146:149]\0"
  /* 48760 */ "a[147:149]\0"
  /* 48771 */ "v[147:149]\0"
  /* 48782 */ "a[118:149]\0"
  /* 48793 */ "v[118:149]\0"
  /* 48804 */ "a[148:149]\0"
  /* 48815 */ "v[148:149]\0"
  /* 48826 */ "a[242:249]\0"
  /* 48837 */ "v[242:249]\0"
  /* 48848 */ "a[234:249]\0"
  /* 48859 */ "v[234:249]\0"
  /* 48870 */ "a[244:249]\0"
  /* 48881 */ "v[244:249]\0"
  /* 48892 */ "a[245:249]\0"
  /* 48903 */ "v[245:249]\0"
  /* 48914 */ "a[246:249]\0"
  /* 48925 */ "v[246:249]\0"
  /* 48936 */ "a[247:249]\0"
  /* 48947 */ "v[247:249]\0"
  /* 48958 */ "a[218:249]\0"
  /* 48969 */ "v[218:249]\0"
  /* 48980 */ "a[248:249]\0"
  /* 48991 */ "v[248:249]\0"
  /* 49002 */ "a[42:49]\0"
  /* 49011 */ "v[42:49]\0"
  /* 49020 */ "a[34:49]\0"
  /* 49029 */ "v[34:49]\0"
  /* 49038 */ "a[44:49]\0"
  /* 49047 */ "s[44:49]\0"
  /* 49056 */ "v[44:49]\0"
  /* 49065 */ "a[45:49]\0"
  /* 49074 */ "v[45:49]\0"
  /* 49083 */ "a[46:49]\0"
  /* 49092 */ "v[46:49]\0"
  /* 49101 */ "a[47:49]\0"
  /* 49110 */ "v[47:49]\0"
  /* 49119 */ "a[18:49]\0"
  /* 49128 */ "v[18:49]\0"
  /* 49137 */ "a[48:49]\0"
  /* 49146 */ "s[48:49]\0"
  /* 49155 */ "v[48:49]\0"
  /* 49164 */ "a[152:159]\0"
  /* 49175 */ "v[152:159]\0"
  /* 49186 */ "a[144:159]\0"
  /* 49197 */ "v[144:159]\0"
  /* 49208 */ "a[154:159]\0"
  /* 49219 */ "v[154:159]\0"
  /* 49230 */ "a[155:159]\0"
  /* 49241 */ "v[155:159]\0"
  /* 49252 */ "a[156:159]\0"
  /* 49263 */ "v[156:159]\0"
  /* 49274 */ "a[157:159]\0"
  /* 49285 */ "v[157:159]\0"
  /* 49296 */ "a[128:159]\0"
  /* 49307 */ "v[128:159]\0"
  /* 49318 */ "a[158:159]\0"
  /* 49329 */ "v[158:159]\0"
  /* 49340 */ "a[52:59]\0"
  /* 49349 */ "s[52:59]\0"
  /* 49358 */ "v[52:59]\0"
  /* 49367 */ "a[44:59]\0"
  /* 49376 */ "s[44:59]\0"
  /* 49385 */ "v[44:59]\0"
  /* 49394 */ "a[54:59]\0"
  /* 49403 */ "v[54:59]\0"
  /* 49412 */ "a[55:59]\0"
  /* 49421 */ "v[55:59]\0"
  /* 49430 */ "a[56:59]\0"
  /* 49439 */ "s[56:59]\0"
  /* 49448 */ "v[56:59]\0"
  /* 49457 */ "a[57:59]\0"
  /* 49466 */ "s[57:59]\0"
  /* 49475 */ "v[57:59]\0"
  /* 49484 */ "a[28:59]\0"
  /* 49493 */ "s[28:59]\0"
  /* 49502 */ "v[28:59]\0"
  /* 49511 */ "a[58:59]\0"
  /* 49520 */ "s[58:59]\0"
  /* 49529 */ "v[58:59]\0"
  /* 49538 */ "a[162:169]\0"
  /* 49549 */ "v[162:169]\0"
  /* 49560 */ "a[154:169]\0"
  /* 49571 */ "v[154:169]\0"
  /* 49582 */ "a[164:169]\0"
  /* 49593 */ "v[164:169]\0"
  /* 49604 */ "a[165:169]\0"
  /* 49615 */ "v[165:169]\0"
  /* 49626 */ "a[166:169]\0"
  /* 49637 */ "v[166:169]\0"
  /* 49648 */ "a[167:169]\0"
  /* 49659 */ "v[167:169]\0"
  /* 49670 */ "a[138:169]\0"
  /* 49681 */ "v[138:169]\0"
  /* 49692 */ "a[168:169]\0"
  /* 49703 */ "v[168:169]\0"
  /* 49714 */ "a[62:69]\0"
  /* 49723 */ "v[62:69]\0"
  /* 49732 */ "a[54:69]\0"
  /* 49741 */ "v[54:69]\0"
  /* 49750 */ "a[64:69]\0"
  /* 49759 */ "s[64:69]\0"
  /* 49768 */ "v[64:69]\0"
  /* 49777 */ "a[65:69]\0"
  /* 49786 */ "v[65:69]\0"
  /* 49795 */ "a[66:69]\0"
  /* 49804 */ "v[66:69]\0"
  /* 49813 */ "a[67:69]\0"
  /* 49822 */ "v[67:69]\0"
  /* 49831 */ "a[38:69]\0"
  /* 49840 */ "v[38:69]\0"
  /* 49849 */ "a[68:69]\0"
  /* 49858 */ "s[68:69]\0"
  /* 49867 */ "v[68:69]\0"
  /* 49876 */ "a[172:179]\0"
  /* 49887 */ "v[172:179]\0"
  /* 49898 */ "a[164:179]\0"
  /* 49909 */ "v[164:179]\0"
  /* 49920 */ "a[174:179]\0"
  /* 49931 */ "v[174:179]\0"
  /* 49942 */ "a[175:179]\0"
  /* 49953 */ "v[175:179]\0"
  /* 49964 */ "a[176:179]\0"
  /* 49975 */ "v[176:179]\0"
  /* 49986 */ "a[177:179]\0"
  /* 49997 */ "v[177:179]\0"
  /* 50008 */ "a[148:179]\0"
  /* 50019 */ "v[148:179]\0"
  /* 50030 */ "a[178:179]\0"
  /* 50041 */ "v[178:179]\0"
  /* 50052 */ "a[72:79]\0"
  /* 50061 */ "s[72:79]\0"
  /* 50070 */ "v[72:79]\0"
  /* 50079 */ "a[64:79]\0"
  /* 50088 */ "s[64:79]\0"
  /* 50097 */ "v[64:79]\0"
  /* 50106 */ "a[74:79]\0"
  /* 50115 */ "v[74:79]\0"
  /* 50124 */ "a[75:79]\0"
  /* 50133 */ "v[75:79]\0"
  /* 50142 */ "a[76:79]\0"
  /* 50151 */ "s[76:79]\0"
  /* 50160 */ "v[76:79]\0"
  /* 50169 */ "a[77:79]\0"
  /* 50178 */ "v[77:79]\0"
  /* 50187 */ "a[48:79]\0"
  /* 50196 */ "s[48:79]\0"
  /* 50205 */ "v[48:79]\0"
  /* 50214 */ "a[78:79]\0"
  /* 50223 */ "s[78:79]\0"
  /* 50232 */ "v[78:79]\0"
  /* 50241 */ "a[182:189]\0"
  /* 50252 */ "v[182:189]\0"
  /* 50263 */ "a[174:189]\0"
  /* 50274 */ "v[174:189]\0"
  /* 50285 */ "a[184:189]\0"
  /* 50296 */ "v[184:189]\0"
  /* 50307 */ "a[185:189]\0"
  /* 50318 */ "v[185:189]\0"
  /* 50329 */ "a[186:189]\0"
  /* 50340 */ "v[186:189]\0"
  /* 50351 */ "a[187:189]\0"
  /* 50362 */ "v[187:189]\0"
  /* 50373 */ "a[158:189]\0"
  /* 50384 */ "v[158:189]\0"
  /* 50395 */ "a[188:189]\0"
  /* 50406 */ "v[188:189]\0"
  /* 50417 */ "a[82:89]\0"
  /* 50426 */ "v[82:89]\0"
  /* 50435 */ "a[74:89]\0"
  /* 50444 */ "v[74:89]\0"
  /* 50453 */ "a[84:89]\0"
  /* 50462 */ "s[84:89]\0"
  /* 50471 */ "v[84:89]\0"
  /* 50480 */ "a[85:89]\0"
  /* 50489 */ "v[85:89]\0"
  /* 50498 */ "a[86:89]\0"
  /* 50507 */ "v[86:89]\0"
  /* 50516 */ "a[87:89]\0"
  /* 50525 */ "s[87:89]\0"
  /* 50534 */ "v[87:89]\0"
  /* 50543 */ "a[58:89]\0"
  /* 50552 */ "v[58:89]\0"
  /* 50561 */ "a[88:89]\0"
  /* 50570 */ "s[88:89]\0"
  /* 50579 */ "v[88:89]\0"
  /* 50588 */ "a[192:199]\0"
  /* 50599 */ "v[192:199]\0"
  /* 50610 */ "a[184:199]\0"
  /* 50621 */ "v[184:199]\0"
  /* 50632 */ "a[194:199]\0"
  /* 50643 */ "v[194:199]\0"
  /* 50654 */ "a[195:199]\0"
  /* 50665 */ "v[195:199]\0"
  /* 50676 */ "a[196:199]\0"
  /* 50687 */ "v[196:199]\0"
  /* 50698 */ "a[197:199]\0"
  /* 50709 */ "v[197:199]\0"
  /* 50720 */ "a[168:199]\0"
  /* 50731 */ "v[168:199]\0"
  /* 50742 */ "a[198:199]\0"
  /* 50753 */ "v[198:199]\0"
  /* 50764 */ "a[92:99]\0"
  /* 50773 */ "s[92:99]\0"
  /* 50782 */ "v[92:99]\0"
  /* 50791 */ "a[84:99]\0"
  /* 50800 */ "s[84:99]\0"
  /* 50809 */ "v[84:99]\0"
  /* 50818 */ "a[94:99]\0"
  /* 50827 */ "v[94:99]\0"
  /* 50836 */ "a[95:99]\0"
  /* 50845 */ "v[95:99]\0"
  /* 50854 */ "a[96:99]\0"
  /* 50863 */ "s[96:99]\0"
  /* 50872 */ "v[96:99]\0"
  /* 50881 */ "a[97:99]\0"
  /* 50890 */ "v[97:99]\0"
  /* 50899 */ "a[68:99]\0"
  /* 50908 */ "s[68:99]\0"
  /* 50917 */ "v[68:99]\0"
  /* 50926 */ "a[98:99]\0"
  /* 50935 */ "s[98:99]\0"
  /* 50944 */ "v[98:99]\0"
  /* 50953 */ "a[2:9]\0"
  /* 50960 */ "v[2:9]\0"
  /* 50967 */ "a[4:9]\0"
  /* 50974 */ "s[4:9]\0"
  /* 50981 */ "v[4:9]\0"
  /* 50988 */ "a[5:9]\0"
  /* 50995 */ "v[5:9]\0"
  /* 51002 */ "a[6:9]\0"
  /* 51009 */ "v[6:9]\0"
  /* 51016 */ "a[7:9]\0"
  /* 51023 */ "v[7:9]\0"
  /* 51030 */ "a[8:9]\0"
  /* 51037 */ "ttmp[8:9]\0"
  /* 51047 */ "s[8:9]\0"
  /* 51054 */ "v[8:9]\0"
  /* 51061 */ "tba\0"
  /* 51065 */ "tma\0"
  /* 51069 */ "src_scc\0"
  /* 51077 */ "vcc\0"
  /* 51081 */ "exec\0"
  /* 51086 */ "pc\0"
  /* 51089 */ "private_rsrc\0"
  /* 51102 */ "src_pops_exiting_wave_id\0"
  /* 51127 */ "mode\0"
  /* 51132 */ "src_shared_base\0"
  /* 51148 */ "src_private_base\0"
  /* 51165 */ "v100.h\0"
  /* 51172 */ "v200.h\0"
  /* 51179 */ "v110.h\0"
  /* 51186 */ "v210.h\0"
  /* 51193 */ "v10.h\0"
  /* 51199 */ "v120.h\0"
  /* 51206 */ "v220.h\0"
  /* 51213 */ "v20.h\0"
  /* 51219 */ "v130.h\0"
  /* 51226 */ "v230.h\0"
  /* 51233 */ "v30.h\0"
  /* 51239 */ "v140.h\0"
  /* 51246 */ "v240.h\0"
  /* 51253 */ "v40.h\0"
  /* 51259 */ "v150.h\0"
  /* 51266 */ "v250.h\0"
  /* 51273 */ "v50.h\0"
  /* 51279 */ "v160.h\0"
  /* 51286 */ "v60.h\0"
  /* 51292 */ "v170.h\0"
  /* 51299 */ "v70.h\0"
  /* 51305 */ "v180.h\0"
  /* 51312 */ "v80.h\0"
  /* 51318 */ "v190.h\0"
  /* 51325 */ "v90.h\0"
  /* 51331 */ "v0.h\0"
  /* 51336 */ "v101.h\0"
  /* 51343 */ "v201.h\0"
  /* 51350 */ "v111.h\0"
  /* 51357 */ "v211.h\0"
  /* 51364 */ "v11.h\0"
  /* 51370 */ "v121.h\0"
  /* 51377 */ "v221.h\0"
  /* 51384 */ "v21.h\0"
  /* 51390 */ "v131.h\0"
  /* 51397 */ "v231.h\0"
  /* 51404 */ "v31.h\0"
  /* 51410 */ "v141.h\0"
  /* 51417 */ "v241.h\0"
  /* 51424 */ "v41.h\0"
  /* 51430 */ "v151.h\0"
  /* 51437 */ "v251.h\0"
  /* 51444 */ "v51.h\0"
  /* 51450 */ "v161.h\0"
  /* 51457 */ "v61.h\0"
  /* 51463 */ "v171.h\0"
  /* 51470 */ "v71.h\0"
  /* 51476 */ "v181.h\0"
  /* 51483 */ "v81.h\0"
  /* 51489 */ "v191.h\0"
  /* 51496 */ "v91.h\0"
  /* 51502 */ "v1.h\0"
  /* 51507 */ "v102.h\0"
  /* 51514 */ "v202.h\0"
  /* 51521 */ "v112.h\0"
  /* 51528 */ "v212.h\0"
  /* 51535 */ "v12.h\0"
  /* 51541 */ "v122.h\0"
  /* 51548 */ "v222.h\0"
  /* 51555 */ "v22.h\0"
  /* 51561 */ "v132.h\0"
  /* 51568 */ "v232.h\0"
  /* 51575 */ "v32.h\0"
  /* 51581 */ "v142.h\0"
  /* 51588 */ "v242.h\0"
  /* 51595 */ "v42.h\0"
  /* 51601 */ "v152.h\0"
  /* 51608 */ "v252.h\0"
  /* 51615 */ "v52.h\0"
  /* 51621 */ "v162.h\0"
  /* 51628 */ "v62.h\0"
  /* 51634 */ "v172.h\0"
  /* 51641 */ "v72.h\0"
  /* 51647 */ "v182.h\0"
  /* 51654 */ "v82.h\0"
  /* 51660 */ "v192.h\0"
  /* 51667 */ "v92.h\0"
  /* 51673 */ "v2.h\0"
  /* 51678 */ "v103.h\0"
  /* 51685 */ "v203.h\0"
  /* 51692 */ "v113.h\0"
  /* 51699 */ "v213.h\0"
  /* 51706 */ "v13.h\0"
  /* 51712 */ "v123.h\0"
  /* 51719 */ "v223.h\0"
  /* 51726 */ "v23.h\0"
  /* 51732 */ "v133.h\0"
  /* 51739 */ "v233.h\0"
  /* 51746 */ "v33.h\0"
  /* 51752 */ "v143.h\0"
  /* 51759 */ "v243.h\0"
  /* 51766 */ "v43.h\0"
  /* 51772 */ "v153.h\0"
  /* 51779 */ "v253.h\0"
  /* 51786 */ "v53.h\0"
  /* 51792 */ "v163.h\0"
  /* 51799 */ "v63.h\0"
  /* 51805 */ "v173.h\0"
  /* 51812 */ "v73.h\0"
  /* 51818 */ "v183.h\0"
  /* 51825 */ "v83.h\0"
  /* 51831 */ "v193.h\0"
  /* 51838 */ "v93.h\0"
  /* 51844 */ "v3.h\0"
  /* 51849 */ "v104.h\0"
  /* 51856 */ "v204.h\0"
  /* 51863 */ "v114.h\0"
  /* 51870 */ "v214.h\0"
  /* 51877 */ "v14.h\0"
  /* 51883 */ "v124.h\0"
  /* 51890 */ "v224.h\0"
  /* 51897 */ "v24.h\0"
  /* 51903 */ "v134.h\0"
  /* 51910 */ "v234.h\0"
  /* 51917 */ "v34.h\0"
  /* 51923 */ "v144.h\0"
  /* 51930 */ "v244.h\0"
  /* 51937 */ "v44.h\0"
  /* 51943 */ "v154.h\0"
  /* 51950 */ "v254.h\0"
  /* 51957 */ "v54.h\0"
  /* 51963 */ "v164.h\0"
  /* 51970 */ "v64.h\0"
  /* 51976 */ "v174.h\0"
  /* 51983 */ "v74.h\0"
  /* 51989 */ "v184.h\0"
  /* 51996 */ "v84.h\0"
  /* 52002 */ "v194.h\0"
  /* 52009 */ "v94.h\0"
  /* 52015 */ "v4.h\0"
  /* 52020 */ "v105.h\0"
  /* 52027 */ "v205.h\0"
  /* 52034 */ "v115.h\0"
  /* 52041 */ "v215.h\0"
  /* 52048 */ "v15.h\0"
  /* 52054 */ "v125.h\0"
  /* 52061 */ "v225.h\0"
  /* 52068 */ "v25.h\0"
  /* 52074 */ "v135.h\0"
  /* 52081 */ "v235.h\0"
  /* 52088 */ "v35.h\0"
  /* 52094 */ "v145.h\0"
  /* 52101 */ "v245.h\0"
  /* 52108 */ "v45.h\0"
  /* 52114 */ "v155.h\0"
  /* 52121 */ "v255.h\0"
  /* 52128 */ "v55.h\0"
  /* 52134 */ "v165.h\0"
  /* 52141 */ "v65.h\0"
  /* 52147 */ "v175.h\0"
  /* 52154 */ "v75.h\0"
  /* 52160 */ "v185.h\0"
  /* 52167 */ "v85.h\0"
  /* 52173 */ "v195.h\0"
  /* 52180 */ "v95.h\0"
  /* 52186 */ "v5.h\0"
  /* 52191 */ "v106.h\0"
  /* 52198 */ "v206.h\0"
  /* 52205 */ "v116.h\0"
  /* 52212 */ "v216.h\0"
  /* 52219 */ "v16.h\0"
  /* 52225 */ "v126.h\0"
  /* 52232 */ "v226.h\0"
  /* 52239 */ "v26.h\0"
  /* 52245 */ "v136.h\0"
  /* 52252 */ "v236.h\0"
  /* 52259 */ "v36.h\0"
  /* 52265 */ "v146.h\0"
  /* 52272 */ "v246.h\0"
  /* 52279 */ "v46.h\0"
  /* 52285 */ "v156.h\0"
  /* 52292 */ "v56.h\0"
  /* 52298 */ "v166.h\0"
  /* 52305 */ "v66.h\0"
  /* 52311 */ "v176.h\0"
  /* 52318 */ "v76.h\0"
  /* 52324 */ "v186.h\0"
  /* 52331 */ "v86.h\0"
  /* 52337 */ "v196.h\0"
  /* 52344 */ "v96.h\0"
  /* 52350 */ "v6.h\0"
  /* 52355 */ "v107.h\0"
  /* 52362 */ "v207.h\0"
  /* 52369 */ "v117.h\0"
  /* 52376 */ "v217.h\0"
  /* 52383 */ "v17.h\0"
  /* 52389 */ "v127.h\0"
  /* 52396 */ "v227.h\0"
  /* 52403 */ "v27.h\0"
  /* 52409 */ "v137.h\0"
  /* 52416 */ "v237.h\0"
  /* 52423 */ "v37.h\0"
  /* 52429 */ "v147.h\0"
  /* 52436 */ "v247.h\0"
  /* 52443 */ "v47.h\0"
  /* 52449 */ "v157.h\0"
  /* 52456 */ "v57.h\0"
  /* 52462 */ "v167.h\0"
  /* 52469 */ "v67.h\0"
  /* 52475 */ "v177.h\0"
  /* 52482 */ "v77.h\0"
  /* 52488 */ "v187.h\0"
  /* 52495 */ "v87.h\0"
  /* 52501 */ "v197.h\0"
  /* 52508 */ "v97.h\0"
  /* 52514 */ "v7.h\0"
  /* 52519 */ "v108.h\0"
  /* 52526 */ "v208.h\0"
  /* 52533 */ "v118.h\0"
  /* 52540 */ "v218.h\0"
  /* 52547 */ "v18.h\0"
  /* 52553 */ "v128.h\0"
  /* 52560 */ "v228.h\0"
  /* 52567 */ "v28.h\0"
  /* 52573 */ "v138.h\0"
  /* 52580 */ "v238.h\0"
  /* 52587 */ "v38.h\0"
  /* 52593 */ "v148.h\0"
  /* 52600 */ "v248.h\0"
  /* 52607 */ "v48.h\0"
  /* 52613 */ "v158.h\0"
  /* 52620 */ "v58.h\0"
  /* 52626 */ "v168.h\0"
  /* 52633 */ "v68.h\0"
  /* 52639 */ "v178.h\0"
  /* 52646 */ "v78.h\0"
  /* 52652 */ "v188.h\0"
  /* 52659 */ "v88.h\0"
  /* 52665 */ "v198.h\0"
  /* 52672 */ "v98.h\0"
  /* 52678 */ "v8.h\0"
  /* 52683 */ "v109.h\0"
  /* 52690 */ "v209.h\0"
  /* 52697 */ "v119.h\0"
  /* 52704 */ "v219.h\0"
  /* 52711 */ "v19.h\0"
  /* 52717 */ "v129.h\0"
  /* 52724 */ "v229.h\0"
  /* 52731 */ "v29.h\0"
  /* 52737 */ "v139.h\0"
  /* 52744 */ "v239.h\0"
  /* 52751 */ "v39.h\0"
  /* 52757 */ "v149.h\0"
  /* 52764 */ "v249.h\0"
  /* 52771 */ "v49.h\0"
  /* 52777 */ "v159.h\0"
  /* 52784 */ "v59.h\0"
  /* 52790 */ "v169.h\0"
  /* 52797 */ "v69.h\0"
  /* 52803 */ "v179.h\0"
  /* 52810 */ "v79.h\0"
  /* 52816 */ "v189.h\0"
  /* 52823 */ "v89.h\0"
  /* 52829 */ "v199.h\0"
  /* 52836 */ "v99.h\0"
  /* 52842 */ "v9.h\0"
  /* 52847 */ "flat_scratch\0"
  /* 52860 */ "tba_hi\0"
  /* 52867 */ "tma_hi\0"
  /* 52874 */ "vcc_hi\0"
  /* 52881 */ "exec_hi\0"
  /* 52889 */ "flat_scratch_hi\0"
  /* 52905 */ "xnack_mask_hi\0"
  /* 52919 */ "xnack_mask\0"
  /* 52930 */ "a100.l\0"
  /* 52937 */ "s100.l\0"
  /* 52944 */ "v100.l\0"
  /* 52951 */ "a200.l\0"
  /* 52958 */ "v200.l\0"
  /* 52965 */ "a110.l\0"
  /* 52972 */ "v110.l\0"
  /* 52979 */ "a210.l\0"
  /* 52986 */ "v210.l\0"
  /* 52993 */ "a10.l\0"
  /* 52999 */ "ttmp10.l\0"
  /* 53008 */ "s10.l\0"
  /* 53014 */ "v10.l\0"
  /* 53020 */ "a120.l\0"
  /* 53027 */ "v120.l\0"
  /* 53034 */ "a220.l\0"
  /* 53041 */ "v220.l\0"
  /* 53048 */ "a20.l\0"
  /* 53054 */ "s20.l\0"
  /* 53060 */ "v20.l\0"
  /* 53066 */ "a130.l\0"
  /* 53073 */ "v130.l\0"
  /* 53080 */ "a230.l\0"
  /* 53087 */ "v230.l\0"
  /* 53094 */ "a30.l\0"
  /* 53100 */ "s30.l\0"
  /* 53106 */ "v30.l\0"
  /* 53112 */ "a140.l\0"
  /* 53119 */ "v140.l\0"
  /* 53126 */ "a240.l\0"
  /* 53133 */ "v240.l\0"
  /* 53140 */ "a40.l\0"
  /* 53146 */ "s40.l\0"
  /* 53152 */ "v40.l\0"
  /* 53158 */ "a150.l\0"
  /* 53165 */ "v150.l\0"
  /* 53172 */ "a250.l\0"
  /* 53179 */ "v250.l\0"
  /* 53186 */ "a50.l\0"
  /* 53192 */ "s50.l\0"
  /* 53198 */ "v50.l\0"
  /* 53204 */ "a160.l\0"
  /* 53211 */ "v160.l\0"
  /* 53218 */ "a60.l\0"
  /* 53224 */ "s60.l\0"
  /* 53230 */ "v60.l\0"
  /* 53236 */ "a170.l\0"
  /* 53243 */ "v170.l\0"
  /* 53250 */ "a70.l\0"
  /* 53256 */ "s70.l\0"
  /* 53262 */ "v70.l\0"
  /* 53268 */ "a180.l\0"
  /* 53275 */ "v180.l\0"
  /* 53282 */ "a80.l\0"
  /* 53288 */ "s80.l\0"
  /* 53294 */ "v80.l\0"
  /* 53300 */ "a190.l\0"
  /* 53307 */ "v190.l\0"
  /* 53314 */ "a90.l\0"
  /* 53320 */ "s90.l\0"
  /* 53326 */ "v90.l\0"
  /* 53332 */ "a0.l\0"
  /* 53337 */ "m0.l\0"
  /* 53342 */ "ttmp0.l\0"
  /* 53350 */ "s0.l\0"
  /* 53355 */ "v0.l\0"
  /* 53360 */ "a101.l\0"
  /* 53367 */ "s101.l\0"
  /* 53374 */ "v101.l\0"
  /* 53381 */ "a201.l\0"
  /* 53388 */ "v201.l\0"
  /* 53395 */ "a111.l\0"
  /* 53402 */ "v111.l\0"
  /* 53409 */ "a211.l\0"
  /* 53416 */ "v211.l\0"
  /* 53423 */ "a11.l\0"
  /* 53429 */ "ttmp11.l\0"
  /* 53438 */ "s11.l\0"
  /* 53444 */ "v11.l\0"
  /* 53450 */ "a121.l\0"
  /* 53457 */ "v121.l\0"
  /* 53464 */ "a221.l\0"
  /* 53471 */ "v221.l\0"
  /* 53478 */ "a21.l\0"
  /* 53484 */ "s21.l\0"
  /* 53490 */ "v21.l\0"
  /* 53496 */ "a131.l\0"
  /* 53503 */ "v131.l\0"
  /* 53510 */ "a231.l\0"
  /* 53517 */ "v231.l\0"
  /* 53524 */ "a31.l\0"
  /* 53530 */ "s31.l\0"
  /* 53536 */ "v31.l\0"
  /* 53542 */ "a141.l\0"
  /* 53549 */ "v141.l\0"
  /* 53556 */ "a241.l\0"
  /* 53563 */ "v241.l\0"
  /* 53570 */ "a41.l\0"
  /* 53576 */ "s41.l\0"
  /* 53582 */ "v41.l\0"
  /* 53588 */ "a151.l\0"
  /* 53595 */ "v151.l\0"
  /* 53602 */ "a251.l\0"
  /* 53609 */ "v251.l\0"
  /* 53616 */ "a51.l\0"
  /* 53622 */ "s51.l\0"
  /* 53628 */ "v51.l\0"
  /* 53634 */ "a161.l\0"
  /* 53641 */ "v161.l\0"
  /* 53648 */ "a61.l\0"
  /* 53654 */ "s61.l\0"
  /* 53660 */ "v61.l\0"
  /* 53666 */ "a171.l\0"
  /* 53673 */ "v171.l\0"
  /* 53680 */ "a71.l\0"
  /* 53686 */ "s71.l\0"
  /* 53692 */ "v71.l\0"
  /* 53698 */ "a181.l\0"
  /* 53705 */ "v181.l\0"
  /* 53712 */ "a81.l\0"
  /* 53718 */ "s81.l\0"
  /* 53724 */ "v81.l\0"
  /* 53730 */ "a191.l\0"
  /* 53737 */ "v191.l\0"
  /* 53744 */ "a91.l\0"
  /* 53750 */ "s91.l\0"
  /* 53756 */ "v91.l\0"
  /* 53762 */ "a1.l\0"
  /* 53767 */ "ttmp1.l\0"
  /* 53775 */ "s1.l\0"
  /* 53780 */ "v1.l\0"
  /* 53785 */ "a102.l\0"
  /* 53792 */ "s102.l\0"
  /* 53799 */ "v102.l\0"
  /* 53806 */ "a202.l\0"
  /* 53813 */ "v202.l\0"
  /* 53820 */ "a112.l\0"
  /* 53827 */ "v112.l\0"
  /* 53834 */ "a212.l\0"
  /* 53841 */ "v212.l\0"
  /* 53848 */ "a12.l\0"
  /* 53854 */ "ttmp12.l\0"
  /* 53863 */ "s12.l\0"
  /* 53869 */ "v12.l\0"
  /* 53875 */ "a122.l\0"
  /* 53882 */ "v122.l\0"
  /* 53889 */ "a222.l\0"
  /* 53896 */ "v222.l\0"
  /* 53903 */ "a22.l\0"
  /* 53909 */ "s22.l\0"
  /* 53915 */ "v22.l\0"
  /* 53921 */ "a132.l\0"
  /* 53928 */ "v132.l\0"
  /* 53935 */ "a232.l\0"
  /* 53942 */ "v232.l\0"
  /* 53949 */ "a32.l\0"
  /* 53955 */ "s32.l\0"
  /* 53961 */ "v32.l\0"
  /* 53967 */ "a142.l\0"
  /* 53974 */ "v142.l\0"
  /* 53981 */ "a242.l\0"
  /* 53988 */ "v242.l\0"
  /* 53995 */ "a42.l\0"
  /* 54001 */ "s42.l\0"
  /* 54007 */ "v42.l\0"
  /* 54013 */ "a152.l\0"
  /* 54020 */ "v152.l\0"
  /* 54027 */ "a252.l\0"
  /* 54034 */ "v252.l\0"
  /* 54041 */ "a52.l\0"
  /* 54047 */ "s52.l\0"
  /* 54053 */ "v52.l\0"
  /* 54059 */ "a162.l\0"
  /* 54066 */ "v162.l\0"
  /* 54073 */ "a62.l\0"
  /* 54079 */ "s62.l\0"
  /* 54085 */ "v62.l\0"
  /* 54091 */ "a172.l\0"
  /* 54098 */ "v172.l\0"
  /* 54105 */ "a72.l\0"
  /* 54111 */ "s72.l\0"
  /* 54117 */ "v72.l\0"
  /* 54123 */ "a182.l\0"
  /* 54130 */ "v182.l\0"
  /* 54137 */ "a82.l\0"
  /* 54143 */ "s82.l\0"
  /* 54149 */ "v82.l\0"
  /* 54155 */ "a192.l\0"
  /* 54162 */ "v192.l\0"
  /* 54169 */ "a92.l\0"
  /* 54175 */ "s92.l\0"
  /* 54181 */ "v92.l\0"
  /* 54187 */ "a2.l\0"
  /* 54192 */ "ttmp2.l\0"
  /* 54200 */ "s2.l\0"
  /* 54205 */ "v2.l\0"
  /* 54210 */ "a103.l\0"
  /* 54217 */ "s103.l\0"
  /* 54224 */ "v103.l\0"
  /* 54231 */ "a203.l\0"
  /* 54238 */ "v203.l\0"
  /* 54245 */ "a113.l\0"
  /* 54252 */ "v113.l\0"
  /* 54259 */ "a213.l\0"
  /* 54266 */ "v213.l\0"
  /* 54273 */ "a13.l\0"
  /* 54279 */ "ttmp13.l\0"
  /* 54288 */ "s13.l\0"
  /* 54294 */ "v13.l\0"
  /* 54300 */ "a123.l\0"
  /* 54307 */ "v123.l\0"
  /* 54314 */ "a223.l\0"
  /* 54321 */ "v223.l\0"
  /* 54328 */ "a23.l\0"
  /* 54334 */ "s23.l\0"
  /* 54340 */ "v23.l\0"
  /* 54346 */ "a133.l\0"
  /* 54353 */ "v133.l\0"
  /* 54360 */ "a233.l\0"
  /* 54367 */ "v233.l\0"
  /* 54374 */ "a33.l\0"
  /* 54380 */ "s33.l\0"
  /* 54386 */ "v33.l\0"
  /* 54392 */ "a143.l\0"
  /* 54399 */ "v143.l\0"
  /* 54406 */ "a243.l\0"
  /* 54413 */ "v243.l\0"
  /* 54420 */ "a43.l\0"
  /* 54426 */ "s43.l\0"
  /* 54432 */ "v43.l\0"
  /* 54438 */ "a153.l\0"
  /* 54445 */ "v153.l\0"
  /* 54452 */ "a253.l\0"
  /* 54459 */ "v253.l\0"
  /* 54466 */ "a53.l\0"
  /* 54472 */ "s53.l\0"
  /* 54478 */ "v53.l\0"
  /* 54484 */ "a163.l\0"
  /* 54491 */ "v163.l\0"
  /* 54498 */ "a63.l\0"
  /* 54504 */ "s63.l\0"
  /* 54510 */ "v63.l\0"
  /* 54516 */ "a173.l\0"
  /* 54523 */ "v173.l\0"
  /* 54530 */ "a73.l\0"
  /* 54536 */ "s73.l\0"
  /* 54542 */ "v73.l\0"
  /* 54548 */ "a183.l\0"
  /* 54555 */ "v183.l\0"
  /* 54562 */ "a83.l\0"
  /* 54568 */ "s83.l\0"
  /* 54574 */ "v83.l\0"
  /* 54580 */ "a193.l\0"
  /* 54587 */ "v193.l\0"
  /* 54594 */ "a93.l\0"
  /* 54600 */ "s93.l\0"
  /* 54606 */ "v93.l\0"
  /* 54612 */ "a3.l\0"
  /* 54617 */ "ttmp3.l\0"
  /* 54625 */ "s3.l\0"
  /* 54630 */ "v3.l\0"
  /* 54635 */ "a104.l\0"
  /* 54642 */ "s104.l\0"
  /* 54649 */ "v104.l\0"
  /* 54656 */ "a204.l\0"
  /* 54663 */ "v204.l\0"
  /* 54670 */ "a114.l\0"
  /* 54677 */ "v114.l\0"
  /* 54684 */ "a214.l\0"
  /* 54691 */ "v214.l\0"
  /* 54698 */ "a14.l\0"
  /* 54704 */ "ttmp14.l\0"
  /* 54713 */ "s14.l\0"
  /* 54719 */ "v14.l\0"
  /* 54725 */ "a124.l\0"
  /* 54732 */ "v124.l\0"
  /* 54739 */ "a224.l\0"
  /* 54746 */ "v224.l\0"
  /* 54753 */ "a24.l\0"
  /* 54759 */ "s24.l\0"
  /* 54765 */ "v24.l\0"
  /* 54771 */ "a134.l\0"
  /* 54778 */ "v134.l\0"
  /* 54785 */ "a234.l\0"
  /* 54792 */ "v234.l\0"
  /* 54799 */ "a34.l\0"
  /* 54805 */ "s34.l\0"
  /* 54811 */ "v34.l\0"
  /* 54817 */ "a144.l\0"
  /* 54824 */ "v144.l\0"
  /* 54831 */ "a244.l\0"
  /* 54838 */ "v244.l\0"
  /* 54845 */ "a44.l\0"
  /* 54851 */ "s44.l\0"
  /* 54857 */ "v44.l\0"
  /* 54863 */ "a154.l\0"
  /* 54870 */ "v154.l\0"
  /* 54877 */ "a254.l\0"
  /* 54884 */ "v254.l\0"
  /* 54891 */ "a54.l\0"
  /* 54897 */ "s54.l\0"
  /* 54903 */ "v54.l\0"
  /* 54909 */ "a164.l\0"
  /* 54916 */ "v164.l\0"
  /* 54923 */ "a64.l\0"
  /* 54929 */ "s64.l\0"
  /* 54935 */ "v64.l\0"
  /* 54941 */ "a174.l\0"
  /* 54948 */ "v174.l\0"
  /* 54955 */ "a74.l\0"
  /* 54961 */ "s74.l\0"
  /* 54967 */ "v74.l\0"
  /* 54973 */ "a184.l\0"
  /* 54980 */ "v184.l\0"
  /* 54987 */ "a84.l\0"
  /* 54993 */ "s84.l\0"
  /* 54999 */ "v84.l\0"
  /* 55005 */ "a194.l\0"
  /* 55012 */ "v194.l\0"
  /* 55019 */ "a94.l\0"
  /* 55025 */ "s94.l\0"
  /* 55031 */ "v94.l\0"
  /* 55037 */ "a4.l\0"
  /* 55042 */ "ttmp4.l\0"
  /* 55050 */ "s4.l\0"
  /* 55055 */ "v4.l\0"
  /* 55060 */ "a105.l\0"
  /* 55067 */ "s105.l\0"
  /* 55074 */ "v105.l\0"
  /* 55081 */ "a205.l\0"
  /* 55088 */ "v205.l\0"
  /* 55095 */ "a115.l\0"
  /* 55102 */ "v115.l\0"
  /* 55109 */ "a215.l\0"
  /* 55116 */ "v215.l\0"
  /* 55123 */ "a15.l\0"
  /* 55129 */ "ttmp15.l\0"
  /* 55138 */ "s15.l\0"
  /* 55144 */ "v15.l\0"
  /* 55150 */ "a125.l\0"
  /* 55157 */ "v125.l\0"
  /* 55164 */ "a225.l\0"
  /* 55171 */ "v225.l\0"
  /* 55178 */ "a25.l\0"
  /* 55184 */ "s25.l\0"
  /* 55190 */ "v25.l\0"
  /* 55196 */ "a135.l\0"
  /* 55203 */ "v135.l\0"
  /* 55210 */ "a235.l\0"
  /* 55217 */ "v235.l\0"
  /* 55224 */ "a35.l\0"
  /* 55230 */ "s35.l\0"
  /* 55236 */ "v35.l\0"
  /* 55242 */ "a145.l\0"
  /* 55249 */ "v145.l\0"
  /* 55256 */ "a245.l\0"
  /* 55263 */ "v245.l\0"
  /* 55270 */ "a45.l\0"
  /* 55276 */ "s45.l\0"
  /* 55282 */ "v45.l\0"
  /* 55288 */ "a155.l\0"
  /* 55295 */ "v155.l\0"
  /* 55302 */ "a255.l\0"
  /* 55309 */ "v255.l\0"
  /* 55316 */ "a55.l\0"
  /* 55322 */ "s55.l\0"
  /* 55328 */ "v55.l\0"
  /* 55334 */ "a165.l\0"
  /* 55341 */ "v165.l\0"
  /* 55348 */ "a65.l\0"
  /* 55354 */ "s65.l\0"
  /* 55360 */ "v65.l\0"
  /* 55366 */ "a175.l\0"
  /* 55373 */ "v175.l\0"
  /* 55380 */ "a75.l\0"
  /* 55386 */ "s75.l\0"
  /* 55392 */ "v75.l\0"
  /* 55398 */ "a185.l\0"
  /* 55405 */ "v185.l\0"
  /* 55412 */ "a85.l\0"
  /* 55418 */ "s85.l\0"
  /* 55424 */ "v85.l\0"
  /* 55430 */ "a195.l\0"
  /* 55437 */ "v195.l\0"
  /* 55444 */ "a95.l\0"
  /* 55450 */ "s95.l\0"
  /* 55456 */ "v95.l\0"
  /* 55462 */ "a5.l\0"
  /* 55467 */ "ttmp5.l\0"
  /* 55475 */ "s5.l\0"
  /* 55480 */ "v5.l\0"
  /* 55485 */ "a106.l\0"
  /* 55492 */ "v106.l\0"
  /* 55499 */ "a206.l\0"
  /* 55506 */ "v206.l\0"
  /* 55513 */ "a116.l\0"
  /* 55520 */ "v116.l\0"
  /* 55527 */ "a216.l\0"
  /* 55534 */ "v216.l\0"
  /* 55541 */ "a16.l\0"
  /* 55547 */ "s16.l\0"
  /* 55553 */ "v16.l\0"
  /* 55559 */ "a126.l\0"
  /* 55566 */ "v126.l\0"
  /* 55573 */ "a226.l\0"
  /* 55580 */ "v226.l\0"
  /* 55587 */ "a26.l\0"
  /* 55593 */ "s26.l\0"
  /* 55599 */ "v26.l\0"
  /* 55605 */ "a136.l\0"
  /* 55612 */ "v136.l\0"
  /* 55619 */ "a236.l\0"
  /* 55626 */ "v236.l\0"
  /* 55633 */ "a36.l\0"
  /* 55639 */ "s36.l\0"
  /* 55645 */ "v36.l\0"
  /* 55651 */ "a146.l\0"
  /* 55658 */ "v146.l\0"
  /* 55665 */ "a246.l\0"
  /* 55672 */ "v246.l\0"
  /* 55679 */ "a46.l\0"
  /* 55685 */ "s46.l\0"
  /* 55691 */ "v46.l\0"
  /* 55697 */ "a156.l\0"
  /* 55704 */ "v156.l\0"
  /* 55711 */ "a56.l\0"
  /* 55717 */ "s56.l\0"
  /* 55723 */ "v56.l\0"
  /* 55729 */ "a166.l\0"
  /* 55736 */ "v166.l\0"
  /* 55743 */ "a66.l\0"
  /* 55749 */ "s66.l\0"
  /* 55755 */ "v66.l\0"
  /* 55761 */ "a176.l\0"
  /* 55768 */ "v176.l\0"
  /* 55775 */ "a76.l\0"
  /* 55781 */ "s76.l\0"
  /* 55787 */ "v76.l\0"
  /* 55793 */ "a186.l\0"
  /* 55800 */ "v186.l\0"
  /* 55807 */ "a86.l\0"
  /* 55813 */ "s86.l\0"
  /* 55819 */ "v86.l\0"
  /* 55825 */ "a196.l\0"
  /* 55832 */ "v196.l\0"
  /* 55839 */ "a96.l\0"
  /* 55845 */ "s96.l\0"
  /* 55851 */ "v96.l\0"
  /* 55857 */ "a6.l\0"
  /* 55862 */ "ttmp6.l\0"
  /* 55870 */ "s6.l\0"
  /* 55875 */ "v6.l\0"
  /* 55880 */ "a107.l\0"
  /* 55887 */ "v107.l\0"
  /* 55894 */ "a207.l\0"
  /* 55901 */ "v207.l\0"
  /* 55908 */ "a117.l\0"
  /* 55915 */ "v117.l\0"
  /* 55922 */ "a217.l\0"
  /* 55929 */ "v217.l\0"
  /* 55936 */ "a17.l\0"
  /* 55942 */ "s17.l\0"
  /* 55948 */ "v17.l\0"
  /* 55954 */ "a127.l\0"
  /* 55961 */ "v127.l\0"
  /* 55968 */ "a227.l\0"
  /* 55975 */ "v227.l\0"
  /* 55982 */ "a27.l\0"
  /* 55988 */ "s27.l\0"
  /* 55994 */ "v27.l\0"
  /* 56000 */ "a137.l\0"
  /* 56007 */ "v137.l\0"
  /* 56014 */ "a237.l\0"
  /* 56021 */ "v237.l\0"
  /* 56028 */ "a37.l\0"
  /* 56034 */ "s37.l\0"
  /* 56040 */ "v37.l\0"
  /* 56046 */ "a147.l\0"
  /* 56053 */ "v147.l\0"
  /* 56060 */ "a247.l\0"
  /* 56067 */ "v247.l\0"
  /* 56074 */ "a47.l\0"
  /* 56080 */ "s47.l\0"
  /* 56086 */ "v47.l\0"
  /* 56092 */ "a157.l\0"
  /* 56099 */ "v157.l\0"
  /* 56106 */ "a57.l\0"
  /* 56112 */ "s57.l\0"
  /* 56118 */ "v57.l\0"
  /* 56124 */ "a167.l\0"
  /* 56131 */ "v167.l\0"
  /* 56138 */ "a67.l\0"
  /* 56144 */ "s67.l\0"
  /* 56150 */ "v67.l\0"
  /* 56156 */ "a177.l\0"
  /* 56163 */ "v177.l\0"
  /* 56170 */ "a77.l\0"
  /* 56176 */ "s77.l\0"
  /* 56182 */ "v77.l\0"
  /* 56188 */ "a187.l\0"
  /* 56195 */ "v187.l\0"
  /* 56202 */ "a87.l\0"
  /* 56208 */ "s87.l\0"
  /* 56214 */ "v87.l\0"
  /* 56220 */ "a197.l\0"
  /* 56227 */ "v197.l\0"
  /* 56234 */ "a97.l\0"
  /* 56240 */ "s97.l\0"
  /* 56246 */ "v97.l\0"
  /* 56252 */ "a7.l\0"
  /* 56257 */ "ttmp7.l\0"
  /* 56265 */ "s7.l\0"
  /* 56270 */ "v7.l\0"
  /* 56275 */ "a108.l\0"
  /* 56282 */ "v108.l\0"
  /* 56289 */ "a208.l\0"
  /* 56296 */ "v208.l\0"
  /* 56303 */ "a118.l\0"
  /* 56310 */ "v118.l\0"
  /* 56317 */ "a218.l\0"
  /* 56324 */ "v218.l\0"
  /* 56331 */ "a18.l\0"
  /* 56337 */ "s18.l\0"
  /* 56343 */ "v18.l\0"
  /* 56349 */ "a128.l\0"
  /* 56356 */ "v128.l\0"
  /* 56363 */ "a228.l\0"
  /* 56370 */ "v228.l\0"
  /* 56377 */ "a28.l\0"
  /* 56383 */ "s28.l\0"
  /* 56389 */ "v28.l\0"
  /* 56395 */ "a138.l\0"
  /* 56402 */ "v138.l\0"
  /* 56409 */ "a238.l\0"
  /* 56416 */ "v238.l\0"
  /* 56423 */ "a38.l\0"
  /* 56429 */ "s38.l\0"
  /* 56435 */ "v38.l\0"
  /* 56441 */ "a148.l\0"
  /* 56448 */ "v148.l\0"
  /* 56455 */ "a248.l\0"
  /* 56462 */ "v248.l\0"
  /* 56469 */ "a48.l\0"
  /* 56475 */ "s48.l\0"
  /* 56481 */ "v48.l\0"
  /* 56487 */ "a158.l\0"
  /* 56494 */ "v158.l\0"
  /* 56501 */ "a58.l\0"
  /* 56507 */ "s58.l\0"
  /* 56513 */ "v58.l\0"
  /* 56519 */ "a168.l\0"
  /* 56526 */ "v168.l\0"
  /* 56533 */ "a68.l\0"
  /* 56539 */ "s68.l\0"
  /* 56545 */ "v68.l\0"
  /* 56551 */ "a178.l\0"
  /* 56558 */ "v178.l\0"
  /* 56565 */ "a78.l\0"
  /* 56571 */ "s78.l\0"
  /* 56577 */ "v78.l\0"
  /* 56583 */ "a188.l\0"
  /* 56590 */ "v188.l\0"
  /* 56597 */ "a88.l\0"
  /* 56603 */ "s88.l\0"
  /* 56609 */ "v88.l\0"
  /* 56615 */ "a198.l\0"
  /* 56622 */ "v198.l\0"
  /* 56629 */ "a98.l\0"
  /* 56635 */ "s98.l\0"
  /* 56641 */ "v98.l\0"
  /* 56647 */ "a8.l\0"
  /* 56652 */ "ttmp8.l\0"
  /* 56660 */ "s8.l\0"
  /* 56665 */ "v8.l\0"
  /* 56670 */ "a109.l\0"
  /* 56677 */ "v109.l\0"
  /* 56684 */ "a209.l\0"
  /* 56691 */ "v209.l\0"
  /* 56698 */ "a119.l\0"
  /* 56705 */ "v119.l\0"
  /* 56712 */ "a219.l\0"
  /* 56719 */ "v219.l\0"
  /* 56726 */ "a19.l\0"
  /* 56732 */ "s19.l\0"
  /* 56738 */ "v19.l\0"
  /* 56744 */ "a129.l\0"
  /* 56751 */ "v129.l\0"
  /* 56758 */ "a229.l\0"
  /* 56765 */ "v229.l\0"
  /* 56772 */ "a29.l\0"
  /* 56778 */ "s29.l\0"
  /* 56784 */ "v29.l\0"
  /* 56790 */ "a139.l\0"
  /* 56797 */ "v139.l\0"
  /* 56804 */ "a239.l\0"
  /* 56811 */ "v239.l\0"
  /* 56818 */ "a39.l\0"
  /* 56824 */ "s39.l\0"
  /* 56830 */ "v39.l\0"
  /* 56836 */ "a149.l\0"
  /* 56843 */ "v149.l\0"
  /* 56850 */ "a249.l\0"
  /* 56857 */ "v249.l\0"
  /* 56864 */ "a49.l\0"
  /* 56870 */ "s49.l\0"
  /* 56876 */ "v49.l\0"
  /* 56882 */ "a159.l\0"
  /* 56889 */ "v159.l\0"
  /* 56896 */ "a59.l\0"
  /* 56902 */ "s59.l\0"
  /* 56908 */ "v59.l\0"
  /* 56914 */ "a169.l\0"
  /* 56921 */ "v169.l\0"
  /* 56928 */ "a69.l\0"
  /* 56934 */ "s69.l\0"
  /* 56940 */ "v69.l\0"
  /* 56946 */ "a179.l\0"
  /* 56953 */ "v179.l\0"
  /* 56960 */ "a79.l\0"
  /* 56966 */ "s79.l\0"
  /* 56972 */ "v79.l\0"
  /* 56978 */ "a189.l\0"
  /* 56985 */ "v189.l\0"
  /* 56992 */ "a89.l\0"
  /* 56998 */ "s89.l\0"
  /* 57004 */ "v89.l\0"
  /* 57010 */ "a199.l\0"
  /* 57017 */ "v199.l\0"
  /* 57024 */ "a99.l\0"
  /* 57030 */ "s99.l\0"
  /* 57036 */ "v99.l\0"
  /* 57042 */ "a9.l\0"
  /* 57047 */ "ttmp9.l\0"
  /* 57055 */ "s9.l\0"
  /* 57060 */ "v9.l\0"
  /* 57065 */ "src_scc.l\0"
  /* 57075 */ "src_pops_exiting_wave_id.l\0"
  /* 57102 */ "src_shared_base.l\0"
  /* 57120 */ "src_private_base.l\0"
  /* 57139 */ "tba_hi.l\0"
  /* 57148 */ "tma_hi.l\0"
  /* 57157 */ "vcc_hi.l\0"
  /* 57166 */ "exec_hi.l\0"
  /* 57176 */ "flat_scratch_hi.l\0"
  /* 57194 */ "xnack_mask_hi.l\0"
  /* 57210 */ "null.l\0"
  /* 57217 */ "tba_lo.l\0"
  /* 57226 */ "tma_lo.l\0"
  /* 57235 */ "vcc_lo.l\0"
  /* 57244 */ "exec_lo.l\0"
  /* 57254 */ "flat_scratch_lo.l\0"
  /* 57272 */ "xnack_mask_lo.l\0"
  /* 57288 */ "src_shared_limit.l\0"
  /* 57307 */ "src_private_limit.l\0"
  /* 57327 */ "src_vccz.l\0"
  /* 57338 */ "src_execz.l\0"
  /* 57350 */ "null\0"
  /* 57355 */ "tba_lo\0"
  /* 57362 */ "tma_lo\0"
  /* 57369 */ "vcc_lo\0"
  /* 57376 */ "exec_lo\0"
  /* 57384 */ "flat_scratch_lo\0"
  /* 57400 */ "xnack_mask_lo\0"
  /* 57414 */ "fp\0"
  /* 57417 */ "sp\0"
  /* 57420 */ "invalid vgpr\0"
  /* 57433 */ "src_lds_direct\0"
  /* 57448 */ "src_shared_limit\0"
  /* 57465 */ "src_private_limit\0"
  /* 57483 */ "src_vccz\0"
  /* 57492 */ "src_execz\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffset[] = {
    57420, 51081, 52881, 57376, 52847, 52889, 52889, 52889, 57384, 57384, 57384, 52847, 52847, 57414, 
    57433, 51127, 51086, 51089, 51073, 57350, 57417, 57492, 51102, 51148, 57465, 51069, 51132, 57448, 
    57483, 51061, 52860, 57355, 51065, 52867, 57362, 51077, 52874, 57369, 52919, 52905, 57400, 280, 
    578, 873, 1168, 1463, 1758, 7720, 7993, 8266, 8539, 45, 343, 638, 933, 1228, 
    1523, 7502, 7775, 8048, 8321, 84, 382, 677, 972, 1267, 1562, 7534, 7807, 8080, 
    8353, 116, 414, 709, 1004, 1299, 1594, 7566, 7839, 8112, 8385, 148, 446, 741, 
    1036, 1331, 1626, 7598, 7871, 8144, 8417, 180, 478, 773, 1068, 1363, 1658, 7620, 
    7893, 8166, 8439, 202, 500, 795, 1090, 1385, 1680, 7642, 7915, 8188, 8461, 224, 
    522, 817, 1112, 1407, 1702, 7664, 7937, 8210, 8483, 246, 544, 839, 1134, 1429, 
    1724, 7686, 7959, 8232, 8505, 268, 566, 861, 1156, 1451, 1746, 7708, 7981, 8254, 
    8527, 0, 298, 593, 888, 1183, 1478, 1773, 7735, 8008, 8281, 25, 323, 618, 
    913, 1208, 1503, 1793, 7755, 8028, 8301, 64, 362, 657, 952, 1247, 1542, 7514, 
    7787, 8060, 8333, 96, 394, 689, 984, 1279, 1574, 7546, 7819, 8092, 8365, 128, 
    426, 721, 1016, 1311, 1606, 7578, 7851, 8124, 8397, 160, 458, 753, 1048, 1343, 
    1638, 7610, 7883, 8156, 8429, 192, 490, 785, 1080, 1375, 1670, 7632, 7905, 8178, 
    8451, 214, 512, 807, 1102, 1397, 1692, 7654, 7927, 8200, 8473, 236, 534, 829, 
    1124, 1419, 1714, 7676, 7949, 8222, 8495, 258, 556, 851, 1146, 1441, 1736, 7698, 
    7971, 8244, 8517, 15, 313, 608, 903, 1198, 1493, 1783, 7745, 8018, 8291, 35, 
    333, 628, 923, 1218, 1513, 1803, 7765, 8038, 8311, 74, 372, 667, 962, 1257, 
    1552, 7524, 7797, 8070, 8343, 106, 404, 699, 994, 1289, 1584, 7556, 7829, 8102, 
    8375, 138, 436, 731, 1026, 1321, 1616, 7588, 7861, 8134, 8407, 170, 468, 763, 
    1058, 1353, 1648, 6969, 57166, 7069, 57244, 7001, 57176, 7192, 57176, 7462, 57176, 7101, 
    57254, 7212, 57254, 7482, 57254, 283, 292, 587, 882, 1177, 1472, 1767, 7729, 8002, 
    8275, 8548, 56, 354, 649, 944, 1239, 1534, 7506, 7779, 8052, 8325, 88, 386, 
    681, 976, 1271, 1566, 7538, 7811, 8084, 8357, 120, 418, 713, 1008, 1303, 1598, 
    7570, 7843, 8116, 8389, 152, 450, 745, 1040, 1335, 1630, 7602, 7875, 8148, 8421, 
    184, 482, 777, 1072, 1367, 1662, 7624, 7897, 8170, 8443, 206, 504, 799, 1094, 
    1389, 1684, 7646, 7919, 8192, 8465, 228, 526, 821, 1116, 1411, 1706, 7668, 7941, 
    8214, 8487, 250, 548, 843, 1138, 1433, 1728, 7690, 7963, 8236, 8509, 272, 570, 
    865, 1160, 1455, 1750, 7712, 7985, 8258, 8531, 5, 303, 598, 893, 1188, 1483, 
    7018, 57210, 7177, 57338, 6860, 57075, 6911, 57120, 7140, 57307, 6847, 57065, 6890, 57102, 
    7118, 57288, 7163, 57327, 6933, 57139, 7033, 57217, 6945, 57148, 7045, 57226, 286, 581, 
    876, 1171, 1466, 1761, 7723, 7996, 8269, 8542, 49, 347, 642, 937, 1232, 1527, 
    6957, 57157, 7057, 57235, 295, 590, 885, 1180, 1475, 1770, 7732, 8005, 8278, 8551, 
    60, 358, 653, 948, 1243, 1538, 7510, 7783, 8056, 8329, 92, 390, 685, 980, 
    1275, 1570, 7542, 7815, 8088, 8361, 124, 422, 717, 1012, 1307, 1602, 7574, 7847, 
    8120, 8393, 156, 454, 749, 1044, 1339, 1634, 7606, 7879, 8152, 8425, 188, 486, 
    781, 1076, 1371, 1666, 7628, 7901, 8174, 8447, 210, 508, 803, 1098, 1393, 1688, 
    7650, 7923, 8196, 8469, 232, 530, 825, 1120, 1415, 1710, 7672, 7945, 8218, 8491, 
    254, 552, 847, 1142, 1437, 1732, 7694, 7967, 8240, 8513, 276, 574, 869, 1164, 
    1459, 1754, 7716, 7989, 8262, 8535, 10, 308, 603, 898, 1193, 1488, 1778, 7740, 
    8013, 8286, 30, 328, 623, 918, 1213, 1508, 1798, 7760, 8033, 8306, 69, 367, 
    662, 957, 1252, 1547, 7519, 7792, 8065, 8338, 101, 399, 694, 989, 1284, 1579, 
    7551, 7824, 8097, 8370, 133, 431, 726, 1021, 1316, 1611, 7583, 7856, 8129, 8402, 
    165, 463, 758, 1053, 1348, 1643, 7615, 7888, 8161, 8434, 197, 495, 790, 1085, 
    1380, 1675, 7637, 7910, 8183, 8456, 219, 517, 812, 1107, 1402, 1697, 7659, 7932, 
    8205, 8478, 241, 539, 834, 1129, 1424, 1719, 7681, 7954, 8227, 8500, 263, 561, 
    856, 1151, 1446, 1741, 7703, 7976, 8249, 8522, 20, 318, 613, 908, 1203, 1498, 
    1788, 7750, 8023, 8296, 40, 338, 633, 928, 1223, 1518, 1808, 7770, 8043, 8316, 
    79, 377, 672, 967, 1262, 1557, 7529, 7802, 8075, 8348, 111, 409, 704, 999, 
    1294, 1589, 7561, 7834, 8107, 8380, 143, 441, 736, 1031, 1326, 1621, 7593, 7866, 
    8139, 8412, 175, 473, 768, 1063, 1358, 1653, 6982, 57194, 7082, 57272, 286, 581, 
    876, 1171, 1466, 1761, 7723, 7996, 8269, 8542, 49, 347, 642, 937, 1232, 1527, 
    2639, 3121, 3603, 4085, 4567, 5049, 5493, 5937, 6381, 6825, 1890, 2738, 3220, 3702, 
    4184, 4666, 5123, 5567, 6011, 6455, 2298, 2788, 3270, 3752, 4234, 4716, 5173, 5617, 
    6061, 6505, 2348, 2838, 3320, 3802, 4284, 4766, 5223, 5667, 6111, 6555, 2398, 2888, 
    3370, 3852, 4334, 4816, 5273, 5717, 6161, 6605, 2448, 2938, 3420, 3902, 4384, 4866, 
    5310, 5754, 6198, 6642, 2485, 2975, 3457, 3939, 4421, 4903, 5347, 5791, 6235, 6679, 
    2522, 3012, 3494, 3976, 4458, 4940, 5384, 5828, 6272, 6716, 2559, 3049, 3531, 4013, 
    4495, 4977, 5421, 5865, 6309, 6753, 2596, 3086, 3568, 4050, 4532, 5014, 5458, 5902, 
    6346, 6790, 1813, 2661, 3143, 3625, 4107, 4589, 5071, 5515, 5959, 6403, 1852, 2700, 
    3182, 3664, 4146, 4628, 5097, 5541, 5985, 6429, 2272, 2762, 3244, 3726, 4208, 4690, 
    5147, 5591, 6035, 6479, 2322, 2812, 3294, 3776, 4258, 4740, 5197, 5641, 6085, 6529, 
    2372, 2862, 3344, 3826, 4308, 4790, 5247, 5691, 6135, 6579, 2422, 2912, 3394, 3876, 
    4358, 4840, 5297, 5741, 6185, 6629, 2472, 2962, 3444, 3926, 4408, 4890, 5334, 5778, 
    6222, 6666, 2509, 2999, 3481, 3963, 4445, 4927, 5371, 5815, 6259, 6703, 2546, 3036, 
    3518, 4000, 4482, 4964, 5408, 5852, 6296, 6740, 2583, 3073, 3555, 4037, 4519, 5001, 
    5445, 5889, 6333, 6777, 1839, 2687, 3169, 3651, 4133, 4615, 5084, 5528, 5972, 6416, 
    1865, 2713, 3195, 3677, 4159, 4641, 5110, 5554, 5998, 6442, 2285, 2775, 3257, 3739, 
    4221, 4703, 5160, 5604, 6048, 6492, 2335, 2825, 3307, 3789, 4271, 4753, 5210, 5654, 
    6098, 6542, 2385, 2875, 3357, 3839, 4321, 4803, 5260, 5704, 6148, 6592, 2435, 2925, 
    3407, 3889, 4371, 4853, 53332, 53762, 54187, 54612, 55037, 55462, 55857, 56252, 56647, 57042, 
    52993, 53423, 53848, 54273, 54698, 55123, 55541, 55936, 56331, 56726, 53048, 53478, 53903, 54328, 
    54753, 55178, 55587, 55982, 56377, 56772, 53094, 53524, 53949, 54374, 54799, 55224, 55633, 56028, 
    56423, 56818, 53140, 53570, 53995, 54420, 54845, 55270, 55679, 56074, 56469, 56864, 53186, 53616, 
    54041, 54466, 54891, 55316, 55711, 56106, 56501, 56896, 53218, 53648, 54073, 54498, 54923, 55348, 
    55743, 56138, 56533, 56928, 53250, 53680, 54105, 54530, 54955, 55380, 55775, 56170, 56565, 56960, 
    53282, 53712, 54137, 54562, 54987, 55412, 55807, 56202, 56597, 56992, 53314, 53744, 54169, 54594, 
    55019, 55444, 55839, 56234, 56629, 57024, 52930, 53360, 53785, 54210, 54635, 55060, 55485, 55880, 
    56275, 56670, 52965, 53395, 53820, 54245, 54670, 55095, 55513, 55908, 56303, 56698, 53020, 53450, 
    53875, 54300, 54725, 55150, 55559, 55954, 56349, 56744, 53066, 53496, 53921, 54346, 54771, 55196, 
    55605, 56000, 56395, 56790, 53112, 53542, 53967, 54392, 54817, 55242, 55651, 56046, 56441, 56836, 
    53158, 53588, 54013, 54438, 54863, 55288, 55697, 56092, 56487, 56882, 53204, 53634, 54059, 54484, 
    54909, 55334, 55729, 56124, 56519, 56914, 53236, 53666, 54091, 54516, 54941, 55366, 55761, 56156, 
    56551, 56946, 53268, 53698, 54123, 54548, 54973, 55398, 55793, 56188, 56583, 56978, 53300, 53730, 
    54155, 54580, 55005, 55430, 55825, 56220, 56615, 57010, 52951, 53381, 53806, 54231, 54656, 55081, 
    55499, 55894, 56289, 56684, 52979, 53409, 53834, 54259, 54684, 55109, 55527, 55922, 56317, 56712, 
    53034, 53464, 53889, 54314, 54739, 55164, 55573, 55968, 56363, 56758, 53080, 53510, 53935, 54360, 
    54785, 55210, 55619, 56014, 56409, 56804, 53126, 53556, 53981, 54406, 54831, 55256, 55665, 56060, 
    56455, 56850, 53172, 53602, 54027, 54452, 54877, 55302, 2620, 53337, 2650, 3132, 3614, 4096, 
    4578, 5060, 5504, 5948, 6392, 6836, 1902, 2750, 3232, 3714, 4196, 4678, 5135, 5579, 
    6023, 6467, 2310, 2800, 3282, 3764, 4246, 4728, 5185, 5629, 6073, 6517, 2360, 2850, 
    3332, 3814, 4296, 4778, 5235, 5679, 6123, 6567, 2410, 2900, 3382, 3864, 4346, 4828, 
    5285, 5729, 6173, 6617, 2460, 2950, 3432, 3914, 4396, 4878, 5322, 5766, 6210, 6654, 
    2497, 2987, 3469, 3951, 4433, 4915, 5359, 5803, 6247, 6691, 2534, 3024, 3506, 3988, 
    4470, 4952, 5396, 5840, 6284, 6728, 2571, 3061, 3543, 4025, 4507, 4989, 5433, 5877, 
    6321, 6765, 2608, 3098, 3580, 4062, 4544, 5026, 5470, 5914, 6358, 6802, 1826, 2674, 
    3156, 3638, 4120, 4602, 53350, 53775, 54200, 54625, 55050, 55475, 55870, 56265, 56660, 57055, 
    53008, 53438, 53863, 54288, 54713, 55138, 55547, 55942, 56337, 56732, 53054, 53484, 53909, 54334, 
    54759, 55184, 55593, 55988, 56383, 56778, 53100, 53530, 53955, 54380, 54805, 55230, 55639, 56034, 
    56429, 56824, 53146, 53576, 54001, 54426, 54851, 55276, 55685, 56080, 56475, 56870, 53192, 53622, 
    54047, 54472, 54897, 55322, 55717, 56112, 56507, 56902, 53224, 53654, 54079, 54504, 54929, 55354, 
    55749, 56144, 56539, 56934, 53256, 53686, 54111, 54536, 54961, 55386, 55781, 56176, 56571, 56966, 
    53288, 53718, 54143, 54568, 54993, 55418, 55813, 56208, 56603, 56998, 53320, 53750, 54175, 54600, 
    55025, 55450, 55845, 56240, 56635, 57030, 52937, 53367, 53792, 54217, 54642, 55067, 2628, 3110, 
    3592, 4074, 4556, 5038, 5482, 5926, 6370, 6814, 1878, 2726, 3208, 3690, 4172, 4654, 
    53342, 53767, 54192, 54617, 55042, 55467, 55862, 56257, 56652, 57047, 52999, 53429, 53854, 54279, 
    54704, 55129, 7247, 7276, 7305, 7334, 7363, 7392, 7406, 7420, 7434, 7448, 7232, 7261, 
    7290, 7319, 7348, 7377, 53342, 53767, 54192, 54617, 55042, 55467, 55862, 56257, 56652, 57047, 
    52999, 53429, 53854, 54279, 54704, 55129, 51331, 51502, 51673, 51844, 52015, 52186, 52350, 52514, 
    52678, 52842, 51193, 51364, 51535, 51706, 51877, 52048, 52219, 52383, 52547, 52711, 51213, 51384, 
    51555, 51726, 51897, 52068, 52239, 52403, 52567, 52731, 51233, 51404, 51575, 51746, 51917, 52088, 
    52259, 52423, 52587, 52751, 51253, 51424, 51595, 51766, 51937, 52108, 52279, 52443, 52607, 52771, 
    51273, 51444, 51615, 51786, 51957, 52128, 52292, 52456, 52620, 52784, 51286, 51457, 51628, 51799, 
    51970, 52141, 52305, 52469, 52633, 52797, 51299, 51470, 51641, 51812, 51983, 52154, 52318, 52482, 
    52646, 52810, 51312, 51483, 51654, 51825, 51996, 52167, 52331, 52495, 52659, 52823, 51325, 51496, 
    51667, 51838, 52009, 52180, 52344, 52508, 52672, 52836, 51165, 51336, 51507, 51678, 51849, 52020, 
    52191, 52355, 52519, 52683, 51179, 51350, 51521, 51692, 51863, 52034, 52205, 52369, 52533, 52697, 
    51199, 51370, 51541, 51712, 51883, 52054, 52225, 52389, 52553, 52717, 51219, 51390, 51561, 51732, 
    51903, 52074, 52245, 52409, 52573, 52737, 51239, 51410, 51581, 51752, 51923, 52094, 52265, 52429, 
    52593, 52757, 51259, 51430, 51601, 51772, 51943, 52114, 52285, 52449, 52613, 52777, 51279, 51450, 
    51621, 51792, 51963, 52134, 52298, 52462, 52626, 52790, 51292, 51463, 51634, 51805, 51976, 52147, 
    52311, 52475, 52639, 52803, 51305, 51476, 51647, 51818, 51989, 52160, 52324, 52488, 52652, 52816, 
    51318, 51489, 51660, 51831, 52002, 52173, 52337, 52501, 52665, 52829, 51172, 51343, 51514, 51685, 
    51856, 52027, 52198, 52362, 52526, 52690, 51186, 51357, 51528, 51699, 51870, 52041, 52212, 52376, 
    52540, 52704, 51206, 51377, 51548, 51719, 51890, 52061, 52232, 52396, 52560, 52724, 51226, 51397, 
    51568, 51739, 51910, 52081, 52252, 52416, 52580, 52744, 51246, 51417, 51588, 51759, 51930, 52101, 
    52272, 52436, 52600, 52764, 51266, 51437, 51608, 51779, 51950, 52121, 53355, 53780, 54205, 54630, 
    55055, 55480, 55875, 56270, 56665, 57060, 53014, 53444, 53869, 54294, 54719, 55144, 55553, 55948, 
    56343, 56738, 53060, 53490, 53915, 54340, 54765, 55190, 55599, 55994, 56389, 56784, 53106, 53536, 
    53961, 54386, 54811, 55236, 55645, 56040, 56435, 56830, 53152, 53582, 54007, 54432, 54857, 55282, 
    55691, 56086, 56481, 56876, 53198, 53628, 54053, 54478, 54903, 55328, 55723, 56118, 56513, 56908, 
    53230, 53660, 54085, 54510, 54935, 55360, 55755, 56150, 56545, 56940, 53262, 53692, 54117, 54542, 
    54967, 55392, 55787, 56182, 56577, 56972, 53294, 53724, 54149, 54574, 54999, 55424, 55819, 56214, 
    56609, 57004, 53326, 53756, 54181, 54606, 55031, 55456, 55851, 56246, 56641, 57036, 52944, 53374, 
    53799, 54224, 54649, 55074, 55492, 55887, 56282, 56677, 52972, 53402, 53827, 54252, 54677, 55102, 
    55520, 55915, 56310, 56705, 53027, 53457, 53882, 54307, 54732, 55157, 55566, 55961, 56356, 56751, 
    53073, 53503, 53928, 54353, 54778, 55203, 55612, 56007, 56402, 56797, 53119, 53549, 53974, 54399, 
    54824, 55249, 55658, 56053, 56448, 56843, 53165, 53595, 54020, 54445, 54870, 55295, 55704, 56099, 
    56494, 56889, 53211, 53641, 54066, 54491, 54916, 55341, 55736, 56131, 56526, 56921, 53243, 53673, 
    54098, 54523, 54948, 55373, 55768, 56163, 56558, 56953, 53275, 53705, 54130, 54555, 54980, 55405, 
    55800, 56195, 56590, 56985, 53307, 53737, 54162, 54587, 55012, 55437, 55832, 56227, 56622, 57017, 
    52958, 53388, 53813, 54238, 54663, 55088, 55506, 55901, 56296, 56691, 52986, 53416, 53841, 54266, 
    54691, 55116, 55534, 55929, 56324, 56719, 53041, 53471, 53896, 54321, 54746, 55171, 55580, 55975, 
    56370, 56765, 53087, 53517, 53942, 54367, 54792, 55217, 55626, 56021, 56416, 56811, 53133, 53563, 
    53988, 54413, 54838, 55263, 55672, 56067, 56462, 56857, 53179, 53609, 54034, 54459, 54884, 55309, 
    17025, 25617, 34342, 42679, 51037, 13353, 21970, 30680, 286, 581, 876, 1171, 1466, 1761, 
    7723, 7996, 8269, 8542, 49, 347, 642, 937, 1232, 1527, 17025, 25617, 34342, 42679, 
    51037, 13353, 21970, 30680, 1937, 1982, 2027, 2072, 2117, 2162, 2184, 2206, 2228, 2250, 
    1914, 1959, 2004, 2049, 2094, 2139, 53342, 53767, 54192, 54617, 55042, 55467, 55862, 56257, 
    56652, 57047, 52999, 53429, 53854, 54279, 54704, 55129, 25572, 42634, 13458, 30623, 25572, 42634, 
    13458, 30623, 42575, 13391, 30718, 42575, 13391, 30718, 30569, 30569, 14380, 18716, 22989, 27375, 
    31735, 36147, 40249, 44497, 48626, 10799, 14891, 19201, 23483, 27869, 32237, 36623, 40761, 44982, 
    49119, 11284, 15414, 19697, 24024, 28365, 32760, 36961, 41108, 45302, 49484, 11613, 15779, 20035, 
    24371, 28694, 33125, 37281, 41464, 45640, 49831, 11933, 16117, 20355, 24727, 29023, 33472, 37610, 
    41820, 45960, 50187, 12271, 16491, 20684, 25083, 29352, 33828, 37939, 42176, 46289, 50543, 12591, 
    16829, 21013, 25439, 29672, 34184, 38268, 42523, 46618, 50899, 8684, 12660, 17093, 21271, 25751, 
    29977, 34496, 38544, 42855, 46904, 9052, 13018, 17433, 21643, 26095, 30325, 34844, 38894, 43205, 
    47254, 9498, 13531, 17889, 22122, 26556, 30877, 35325, 39395, 43679, 47763, 9990, 14001, 18341, 
    22618, 27017, 31349, 35788, 39885, 44142, 48244, 10444, 14539, 18853, 23130, 27511, 31896, 36291, 
    40397, 44645, 48782, 10947, 15062, 19349, 23671, 28025, 32410, 36787, 40947, 45150, 49296, 11452, 
    15603, 19854, 24194, 28521, 32951, 37125, 41285, 45470, 49670, 11781, 15941, 20183, 24559, 28850, 
    33298, 37445, 41650, 45808, 50008, 12101, 16315, 20512, 24897, 29179, 33663, 37774, 41997, 46128, 
    50373, 12439, 16653, 20832, 25271, 29508, 34001, 38103, 42362, 46457, 50720, 8856, 12842, 17257, 
    21467, 25919, 30149, 34668, 38718, 43029, 47078, 9226, 13190, 17605, 21815, 26267, 30499, 35018, 
    39068, 43379, 47428, 9672, 13705, 18063, 22296, 26730, 31051, 35499, 39569, 43853, 47937, 10164, 
    14177, 18517, 22794, 27193, 31525, 35964, 40061, 44318, 48420, 10620, 14715, 19029, 23306, 27687, 
    32072, 36467, 40573, 44821, 48958, 11123, 15238, 19525, 23847, 28201, 32586, 25565, 29783, 34300, 
    38350, 42627, 46703, 51002, 9296, 13450, 17829, 21925, 26373, 30614, 35123, 39169, 43471, 47537, 
    9773, 13965, 18301, 22406, 26845, 31158, 35597, 39681, 43956, 48040, 10258, 14494, 18813, 22926, 
    27321, 31654, 36093, 40186, 44434, 48554, 10745, 15017, 19309, 23438, 27824, 32201, 36587, 40707, 
    44946, 49083, 11239, 15558, 19814, 23979, 28329, 32715, 36916, 41072, 45266, 49430, 11577, 15905, 
    20143, 24326, 28658, 33080, 37245, 41419, 45595, 49795, 11897, 16261, 20472, 24691, 28978, 33427, 
    37574, 41775, 45924, 50142, 12226, 16617, 20792, 25029, 29316, 33792, 37894, 42131, 46253, 50498, 
    12555, 16973, 21130, 25403, 29636, 34130, 38232, 42487, 46573, 50854, 8644, 12770, 17193, 21183, 
    25674, 29900, 34430, 38478, 42789, 46838, 8986, 13124, 17539, 21577, 26029, 30259, 34778, 38828, 
    43139, 47188, 9432, 13639, 17997, 22056, 26490, 30811, 35259, 39329, 43613, 47697, 9924, 14133, 
    18473, 22574, 26973, 31305, 35744, 39841, 44098, 48200, 10400, 14671, 18985, 23086, 27467, 31852, 
    36247, 40353, 44601, 48738, 10903, 15194, 19481, 23627, 27981, 32366, 36743, 40903, 45106, 49252, 
    11408, 15735, 19986, 24150, 28477, 32907, 37081, 41241, 45426, 49626, 11737, 16073, 20315, 24515, 
    28806, 33254, 37401, 41606, 45764, 49964, 12057, 16447, 20644, 24853, 29135, 33619, 37730, 41953, 
    46084, 50329, 12395, 16785, 20964, 25227, 29464, 33957, 38059, 42318, 46413, 50676, 8812, 12952, 
    17367, 21401, 25853, 30083, 34602, 38652, 42963, 47012, 9160, 13300, 17715, 21749, 26201, 30433, 
    34952, 39002, 43313, 47362, 9606, 13815, 18173, 22230, 26664, 30985, 35433, 39503, 43787, 47871, 
    10098, 14309, 18649, 22750, 27149, 31481, 35920, 40017, 44274, 48376, 10576, 14847, 19161, 23262, 
    27643, 32028, 36423, 40529, 44777, 48914, 11079, 15370, 19657, 23803, 28157, 32542, 29762, 34286, 
    38336, 42613, 46682, 50988, 9280, 13434, 17805, 22040, 26355, 30596, 35096, 39151, 43453, 47519, 
    9746, 13947, 18283, 22556, 26818, 31140, 35579, 39663, 43929, 48022, 10240, 14476, 18786, 23068, 
    27303, 31636, 36066, 40168, 44416, 48536, 10718, 14999, 19291, 23609, 27797, 32183, 36569, 40689, 
    44919, 49065, 11221, 15540, 19787, 24132, 28311, 32697, 36889, 41054, 45248, 49412, 11550, 15887, 
    20125, 24497, 28631, 33062, 37227, 41401, 45568, 49777, 11879, 16243, 20445, 24835, 28960, 33409, 
    37547, 41757, 45906, 50124, 12199, 16599, 20774, 25209, 29289, 33774, 37876, 42113, 46226, 50480, 
    12537, 16955, 21103, 25547, 29618, 34112, 38205, 42469, 46555, 50836, 8614, 12750, 17173, 21381, 
    25641, 29878, 34408, 38456, 42767, 46816, 8964, 13102, 17517, 21727, 26007, 30237, 34756, 38806, 
    43117, 47166, 9410, 13617, 17975, 22208, 26468, 30789, 35237, 39307, 43591, 47675, 9902, 14111, 
    18451, 22728, 26951, 31283, 35722, 39819, 44076, 48178, 10378, 14649, 18963, 23240, 27445, 31830, 
    36225, 40331, 44579, 48716, 10881, 15172, 19459, 23781, 27959, 32344, 36721, 40881, 45084, 49230, 
    11386, 15713, 19964, 24304, 28455, 32885, 37059, 41219, 45404, 49604, 11715, 16051, 20293, 24669, 
    28784, 33232, 37379, 41584, 45742, 49942, 12035, 16425, 20622, 25007, 29113, 33597, 37708, 41931, 
    46062, 50307, 12373, 16763, 20942, 25381, 29442, 33935, 38037, 42296, 46391, 50654, 8790, 12930, 
    17345, 21555, 25831, 30061, 34580, 38630, 42941, 46990, 9138, 13278, 17693, 21903, 26179, 30411, 
    34930, 38980, 43291, 47340, 9584, 13793, 18151, 22384, 26642, 30963, 35411, 39481, 43765, 47849, 
    10076, 14287, 18627, 22904, 27127, 31459, 35898, 39995, 44252, 48354, 10554, 14825, 19139, 23416, 
    27621, 32006, 36401, 40507, 44755, 48892, 11057, 15348, 19635, 23957, 28135, 32520, 34265, 38322, 
    42599, 46668, 50967, 9264, 13418, 17789, 22016, 26452, 30543, 35062, 39108, 43419, 47477, 9712, 
    13904, 18249, 22514, 26917, 31113, 35561, 39645, 43911, 47995, 10222, 14458, 18768, 23041, 27427, 
    31618, 36048, 40141, 44398, 48518, 10700, 14972, 19273, 23591, 27941, 32156, 36551, 40671, 44901, 
    49038, 11203, 15522, 19769, 24105, 28437, 32679, 36871, 41027, 45230, 49394, 11532, 15860, 20107, 
    24479, 28766, 33035, 37209, 41383, 45550, 49750, 11861, 16225, 20427, 24808, 29095, 33391, 37529, 
    41730, 45888, 50106, 12181, 16572, 20756, 25191, 29424, 33747, 37858, 42095, 46208, 50453, 12519, 
    16937, 21085, 25520, 29744, 34094, 38187, 42442, 46537, 50818, 8594, 12720, 17153, 21361, 25811, 
    29825, 34366, 38414, 42725, 46774, 8922, 13060, 17475, 21685, 26137, 30215, 34734, 38784, 43095, 
    47144, 9388, 13595, 17953, 22186, 26620, 30767, 35215, 39285, 43569, 47653, 9880, 14089, 18429, 
    22706, 27105, 31261, 35700, 39797, 44054, 48156, 10356, 14627, 18941, 23218, 27599, 31808, 36203, 
    40309, 44557, 48694, 10859, 15150, 19437, 23759, 28113, 32322, 36699, 40859, 45062, 49208, 11364, 
    15691, 19942, 24282, 28609, 32863, 37037, 41197, 45382, 49582, 11693, 16029, 20271, 24647, 28938, 
    33210, 37357, 41562, 45720, 49920, 12013, 16403, 20600, 24985, 29267, 33575, 37686, 41909, 46040, 
    50285, 12351, 16741, 20920, 25359, 29596, 33913, 38015, 42274, 46369, 50632, 8768, 12908, 17323, 
    21533, 25985, 30017, 34536, 38586, 42897, 46946, 9094, 13234, 17649, 21859, 26311, 30389, 34908, 
    38958, 43269, 47318, 9562, 13771, 18129, 22362, 26796, 30941, 35389, 39459, 43743, 47827, 10054, 
    14265, 18605, 22882, 27281, 31437, 35876, 39973, 44230, 48332, 10532, 14803, 19117, 23394, 27775, 
    31984, 36379, 40485, 44733, 48870, 11035, 15326, 19613, 23935, 28289, 32498, 42568, 46654, 50953, 
    9248, 13383, 17773, 22000, 26436, 30710, 35177, 39090, 43401, 47450, 9694, 13886, 18231, 22487, 
    26899, 31221, 35660, 39591, 43875, 47959, 10186, 14404, 18732, 23005, 27391, 31759, 36163, 40105, 
    44362, 48464, 10664, 14936, 19237, 23537, 27905, 32282, 36659, 40617, 44865, 49002, 11167, 15468, 
    19733, 24069, 28401, 32814, 36997, 40991, 45194, 49340, 11496, 15824, 20071, 24425, 28730, 33170, 
    37317, 41329, 45514, 49714, 11825, 16171, 20391, 24772, 29059, 33526, 37646, 41694, 45852, 50052, 
    12145, 16536, 20720, 25137, 29388, 33873, 37975, 42041, 46172, 50417, 12483, 16883, 21049, 25484, 
    29708, 34238, 38304, 42406, 46501, 50764, 8554, 12680, 17113, 21301, 25771, 29997, 34516, 38392, 
    42703, 46752, 8900, 13038, 17453, 21663, 26115, 30345, 34864, 38740, 43051, 47100, 9344, 13551, 
    17909, 22142, 26576, 30897, 35345, 39241, 43525, 47609, 9836, 14045, 18385, 22662, 27061, 31393, 
    35832, 39753, 44010, 48112, 10312, 14583, 18897, 23174, 27555, 31940, 36335, 40265, 44513, 48650, 
    10815, 15106, 19393, 23715, 28069, 32454, 36831, 40815, 45018, 49164, 11320, 15647, 19898, 24238, 
    28565, 32995, 37169, 41153, 45338, 49538, 11649, 15985, 20227, 24603, 28894, 33342, 37489, 41518, 
    45676, 49876, 11969, 16359, 20556, 24941, 29223, 33707, 37818, 41865, 45996, 50241, 12307, 16697, 
    20876, 25315, 29552, 34045, 38147, 42230, 46325, 50588, 8724, 12864, 17279, 21489, 25941, 30171, 
    34690, 38564, 42875, 46924, 9072, 13212, 17627, 21837, 26289, 30521, 35040, 38914, 43225, 47274, 
    9518, 13727, 18085, 22318, 26752, 31073, 35521, 39415, 43699, 47783, 10010, 14221, 18561, 22838, 
    27237, 31569, 36008, 39929, 44186, 48288, 10488, 14759, 19073, 23350, 27731, 32116, 36511, 40441, 
    44689, 48826, 10991, 15282, 19569, 23891, 28245, 32630, 30561, 35080, 39135, 43437, 47495, 9730, 
    13931, 18267, 22532, 26935, 31095, 35543, 39618, 43893, 47977, 10204, 14431, 18750, 23023, 27409, 
    31591, 36030, 40123, 44380, 48491, 10682, 14954, 19255, 23564, 27923, 32138, 36533, 40644, 44883, 
    49020, 11185, 15495, 19751, 24087, 28419, 32652, 36853, 41009, 45212, 49367, 11514, 15842, 20089, 
    24452, 28748, 33017, 37191, 41356, 45532, 49732, 11843, 16198, 20409, 24790, 29077, 33364, 37511, 
    41712, 45870, 50079, 12163, 16554, 20738, 25164, 29406, 33729, 37840, 42068, 46190, 50435, 12501, 
    16910, 21067, 25502, 29726, 34067, 38169, 42424, 46519, 50791, 8574, 12700, 17133, 21331, 25791, 
    29858, 34388, 38436, 42747, 46796, 8944, 13082, 17497, 21707, 26159, 30193, 34712, 38762, 43073, 
    47122, 9366, 13573, 17931, 22164, 26598, 30745, 35193, 39263, 43547, 47631, 9858, 14067, 18407, 
    22684, 27083, 31239, 35678, 39775, 44032, 48134, 10334, 14605, 18919, 23196, 27577, 31786, 36181, 
    40287, 44535, 48672, 10837, 15128, 19415, 23737, 28091, 32300, 36677, 40837, 45040, 49186, 11342, 
    15669, 19920, 24260, 28587, 32841, 37015, 41175, 45360, 49560, 11671, 16007, 20249, 24625, 28916, 
    33188, 37335, 41540, 45698, 49898, 11991, 16381, 20578, 24963, 29245, 33553, 37664, 41887, 46018, 
    50263, 12329, 16719, 20898, 25337, 29574, 33891, 37993, 42252, 46347, 50610, 8746, 12886, 17301, 
    21511, 25963, 30039, 34558, 38608, 42919, 46968, 9116, 13256, 17671, 21881, 26333, 30367, 34886, 
    38936, 43247, 47296, 9540, 13749, 18107, 22340, 26774, 30919, 35367, 39437, 43721, 47805, 10032, 
    14243, 18583, 22860, 27259, 31415, 35854, 39951, 44208, 48310, 10510, 14781, 19095, 23372, 27753, 
    31962, 36357, 40463, 44711, 48848, 11013, 15304, 19591, 23913, 28267, 32476, 17018, 21169, 25610, 
    29811, 34335, 38378, 42672, 46738, 51030, 9328, 13344, 17755, 21961, 26418, 30671, 35159, 39214, 
    43507, 47582, 9818, 13859, 18213, 22460, 26881, 31194, 35642, 39726, 43992, 48085, 10294, 14353, 
    18698, 22962, 27357, 31708, 36129, 40222, 44479, 48599, 10781, 14909, 19219, 23510, 27887, 32255, 
    36641, 40788, 45000, 49137, 11302, 15441, 19715, 24042, 28383, 32787, 36979, 41126, 45320, 49511, 
    11631, 15797, 20053, 24398, 28712, 33143, 37299, 41491, 45658, 49849, 11951, 16144, 20373, 24745, 
    29041, 33499, 37628, 41838, 45978, 50214, 12289, 16509, 20702, 25110, 29370, 33846, 37957, 42203, 
    46307, 50561, 12609, 16856, 21031, 25457, 29690, 34211, 38286, 42541, 46636, 50926, 8704, 12627, 
    17071, 21238, 25729, 29944, 34474, 38522, 42833, 46882, 9030, 12996, 17411, 21621, 26073, 30303, 
    34822, 38872, 43183, 47232, 9476, 13509, 17867, 22100, 26534, 30855, 35303, 39373, 43657, 47741, 
    9968, 14023, 18363, 22640, 27039, 31371, 35810, 39907, 44164, 48266, 10466, 14561, 18875, 23152, 
    27533, 31918, 36313, 40419, 44667, 48804, 10969, 15084, 19371, 23693, 28047, 32432, 36809, 40969, 
    45172, 49318, 11474, 15625, 19876, 24216, 28543, 32973, 37147, 41307, 45492, 49692, 11803, 15963, 
    20205, 24581, 28872, 33320, 37467, 41672, 45830, 50030, 12123, 16337, 20534, 24919, 29201, 33685, 
    37796, 42019, 46150, 50395, 12461, 16675, 20854, 25293, 29530, 34023, 38125, 42384, 46479, 50742, 
    8878, 12820, 17235, 21445, 25897, 30127, 34646, 38696, 43007, 47056, 9204, 13168, 17583, 21793, 
    26245, 30477, 34996, 39046, 43357, 47406, 9650, 13683, 18041, 22274, 26708, 31029, 35477, 39547, 
    43831, 47915, 10142, 14199, 18539, 22816, 27215, 31547, 35986, 40083, 44340, 48442, 10642, 14737, 
    19051, 23328, 27709, 32094, 36489, 40595, 44843, 48980, 11145, 15260, 19547, 23869, 28223, 32608, 
    21148, 25596, 29797, 34314, 38364, 42658, 46717, 51016, 9312, 13485, 17737, 21943, 26391, 30653, 
    35141, 39187, 43489, 47564, 9791, 13983, 18195, 22433, 26863, 31176, 35615, 39708, 43974, 48058, 
    10276, 14521, 18671, 22944, 27339, 31681, 36111, 40204, 44452, 48581, 10763, 15035, 19183, 23465, 
    27842, 32219, 36605, 40734, 44964, 49101, 11257, 15585, 19679, 23997, 28347, 32742, 36934, 41090, 
    45284, 49457, 11595, 15923, 20008, 24353, 28676, 33098, 37263, 41446, 45613, 49813, 11915, 16288, 
    20337, 24709, 28996, 33454, 37592, 41793, 45942, 50169, 12244, 16635, 20666, 25056, 29334, 33810, 
    37912, 42158, 46271, 50516, 12573, 17000, 20986, 25421, 29654, 34157, 38250, 42505, 46591, 50881, 
    8664, 12790, 17049, 21216, 25696, 29922, 34452, 38500, 42811, 46860, 9008, 13146, 17389, 21599, 
    26051, 30281, 34800, 38850, 43161, 47210, 9454, 13661, 17845, 22078, 26512, 30833, 35281, 39351, 
    43635, 47719, 9946, 14155, 18319, 22596, 26995, 31327, 35766, 39863, 44120, 48222, 10422, 14693, 
    18831, 23108, 27489, 31874, 36269, 40375, 44623, 48760, 10925, 15216, 19327, 23649, 28003, 32388, 
    36765, 40925, 45128, 49274, 11430, 15757, 19832, 24172, 28499, 32929, 37103, 41263, 45448, 49648, 
    11759, 16095, 20161, 24537, 28828, 33276, 37423, 41628, 45786, 49986, 12079, 16469, 20490, 24875, 
    29157, 33641, 37752, 41975, 46106, 50351, 12417, 16807, 20810, 25249, 29486, 33979, 38081, 42340, 
    46435, 50698, 8834, 12974, 17213, 21423, 25875, 30105, 34624, 38674, 42985, 47034, 9182, 13322, 
    17561, 21771, 26223, 30455, 34974, 39024, 43335, 47384, 9628, 13837, 18019, 22252, 26686, 31007, 
    35455, 39525, 43809, 47893, 10120, 14331, 18495, 22772, 27171, 31503, 35942, 40039, 44296, 48398, 
    10598, 14869, 19007, 23284, 27665, 32050, 36445, 40551, 44799, 48936, 11101, 15392, 19503, 23825, 
    28179, 32564, 14388, 31743, 48634, 23492, 40770, 15423, 32769, 49493, 24380, 41473, 16126, 33481, 
    50196, 25092, 42185, 16838, 34193, 50908, 21281, 25582, 42644, 13469, 30635, 47546, 22415, 39690, 
    14503, 31663, 48563, 23447, 40716, 15567, 32724, 49439, 24335, 41428, 16270, 33436, 50151, 25038, 
    42140, 16982, 34139, 50863, 21194, 29769, 46689, 17813, 35105, 9755, 26827, 43938, 18795, 36075, 
    10727, 27806, 44928, 19796, 36898, 11559, 28640, 45577, 20454, 37556, 12208, 29298, 46235, 21112, 
    38214, 8624, 25652, 34272, 50974, 22024, 39117, 13913, 31122, 48004, 23050, 40150, 14981, 32165, 
    49047, 24114, 41036, 15869, 33044, 49759, 24817, 41739, 16581, 33756, 50462, 25529, 42451, 12730, 
    29836, 42585, 13402, 30729, 47459, 22496, 39600, 14413, 31768, 48473, 23546, 40626, 15477, 32823, 
    49349, 24434, 41338, 16180, 33535, 50061, 25146, 42050, 16892, 34247, 50773, 21311, 30580, 47503, 
    22540, 39627, 14440, 31600, 48500, 23573, 40653, 15504, 32661, 49376, 24461, 41365, 16207, 33373, 
    50088, 25173, 42077, 16919, 34076, 50800, 21341, 17035, 25627, 34352, 42689, 51047, 13365, 21982, 
    30692, 39223, 47591, 13868, 22469, 31203, 39735, 48094, 14362, 22971, 31717, 40231, 48608, 14918, 
    23519, 32264, 40797, 49146, 15450, 24051, 32796, 41135, 49520, 15806, 24407, 33152, 41500, 49858, 
    16153, 24754, 33508, 41847, 50223, 16518, 25119, 33855, 42212, 50570, 16865, 25466, 34220, 42550, 
    50935, 12638, 21249, 29955, 21155, 34321, 46724, 13493, 26400, 39196, 9800, 22442, 35624, 48067, 
    18680, 31690, 44461, 15044, 27851, 40743, 11266, 24006, 36943, 49466, 20017, 33107, 45622, 16297, 
    29005, 41802, 12253, 25065, 37921, 50525, 20995, 34166, 46600, 12800, 25707, 25572, 42634, 13458, 
    30623, 42575, 13391, 30718, 30569, 17025, 25617, 34342, 42679, 51037, 13353, 21970, 30680, 14396, 
    18724, 22997, 27383, 31751, 36155, 40257, 44505, 48642, 10807, 14900, 19210, 23501, 27878, 32246, 
    36632, 40779, 44991, 49128, 11293, 15432, 19706, 24033, 28374, 32778, 36970, 41117, 45311, 49502, 
    11622, 15788, 20044, 24389, 28703, 33134, 37290, 41482, 45649, 49840, 11942, 16135, 20364, 24736, 
    29032, 33490, 37619, 41829, 45969, 50205, 12280, 16500, 20693, 25101, 29361, 33837, 37948, 42194, 
    46298, 50552, 12600, 16847, 21022, 25448, 29681, 34202, 38277, 42532, 46627, 50917, 8694, 12670, 
    17103, 21291, 25761, 29987, 34506, 38554, 42865, 46914, 9062, 13028, 17443, 21653, 26105, 30335, 
    34854, 38904, 43215, 47264, 9508, 13541, 17899, 22132, 26566, 30887, 35335, 39405, 43689, 47773, 
    10000, 14012, 18352, 22629, 27028, 31360, 35799, 39896, 44153, 48255, 10455, 14550, 18864, 23141, 
    27522, 31907, 36302, 40408, 44656, 48793, 10958, 15073, 19360, 23682, 28036, 32421, 36798, 40958, 
    45161, 49307, 11463, 15614, 19865, 24205, 28532, 32962, 37136, 41296, 45481, 49681, 11792, 15952, 
    20194, 24570, 28861, 33309, 37456, 41661, 45819, 50019, 12112, 16326, 20523, 24908, 29190, 33674, 
    37785, 42008, 46139, 50384, 12450, 16664, 20843, 25282, 29519, 34012, 38114, 42373, 46468, 50731, 
    8867, 12853, 17268, 21478, 25930, 30160, 34679, 38729, 43040, 47089, 9237, 13201, 17616, 21826, 
    26278, 30510, 35029, 39079, 43390, 47439, 9683, 13716, 18074, 22307, 26741, 31062, 35510, 39580, 
    43864, 47948, 10175, 14188, 18528, 22805, 27204, 31536, 35975, 40072, 44329, 48431, 10631, 14726, 
    19040, 23317, 27698, 32083, 36478, 40584, 44832, 48969, 11134, 15249, 19536, 23858, 28212, 32597, 
    25589, 29790, 34307, 38357, 42651, 46710, 51009, 9304, 13477, 17837, 21934, 26382, 30644, 35132, 
    39178, 43480, 47555, 9782, 13974, 18310, 22424, 26854, 31167, 35606, 39699, 43965, 48049, 10267, 
    14512, 18822, 22935, 27330, 31672, 36102, 40195, 44443, 48572, 10754, 15026, 19318, 23456, 27833, 
    32210, 36596, 40725, 44955, 49092, 11248, 15576, 19823, 23988, 28338, 32733, 36925, 41081, 45275, 
    49448, 11586, 15914, 20152, 24344, 28667, 33089, 37254, 41437, 45604, 49804, 11906, 16279, 20481, 
    24700, 28987, 33445, 37583, 41784, 45933, 50160, 12235, 16626, 20801, 25047, 29325, 33801, 37903, 
    42149, 46262, 50507, 12564, 16991, 21139, 25412, 29645, 34148, 38241, 42496, 46582, 50872, 8654, 
    12780, 17203, 21205, 25685, 29911, 34441, 38489, 42800, 46849, 8997, 13135, 17550, 21588, 26040, 
    30270, 34789, 38839, 43150, 47199, 9443, 13650, 18008, 22067, 26501, 30822, 35270, 39340, 43624, 
    47708, 9935, 14144, 18484, 22585, 26984, 31316, 35755, 39852, 44109, 48211, 10411, 14682, 18996, 
    23097, 27478, 31863, 36258, 40364, 44612, 48749, 10914, 15205, 19492, 23638, 27992, 32377, 36754, 
    40914, 45117, 49263, 11419, 15746, 19997, 24161, 28488, 32918, 37092, 41252, 45437, 49637, 11748, 
    16084, 20326, 24526, 28817, 33265, 37412, 41617, 45775, 49975, 12068, 16458, 20655, 24864, 29146, 
    33630, 37741, 41964, 46095, 50340, 12406, 16796, 20975, 25238, 29475, 33968, 38070, 42329, 46424, 
    50687, 8823, 12963, 17378, 21412, 25864, 30094, 34613, 38663, 42974, 47023, 9171, 13311, 17726, 
    21760, 26212, 30444, 34963, 39013, 43324, 47373, 9617, 13826, 18184, 22241, 26675, 30996, 35444, 
    39514, 43798, 47882, 10109, 14320, 18660, 22761, 27160, 31492, 35931, 40028, 44285, 48387, 10587, 
    14858, 19172, 23273, 27654, 32039, 36434, 40540, 44788, 48925, 11090, 15381, 19668, 23814, 28168, 
    32553, 29776, 34293, 38343, 42620, 46696, 50995, 9288, 13442, 17821, 22048, 26364, 30605, 35114, 
    39160, 43462, 47528, 9764, 13956, 18292, 22565, 26836, 31149, 35588, 39672, 43947, 48031, 10249, 
    14485, 18804, 23077, 27312, 31645, 36084, 40177, 44425, 48545, 10736, 15008, 19300, 23618, 27815, 
    32192, 36578, 40698, 44937, 49074, 11230, 15549, 19805, 24141, 28320, 32706, 36907, 41063, 45257, 
    49421, 11568, 15896, 20134, 24506, 28649, 33071, 37236, 41410, 45586, 49786, 11888, 16252, 20463, 
    24844, 28969, 33418, 37565, 41766, 45915, 50133, 12217, 16608, 20783, 25218, 29307, 33783, 37885, 
    42122, 46244, 50489, 12546, 16964, 21121, 25556, 29627, 34121, 38223, 42478, 46564, 50845, 8634, 
    12760, 17183, 21391, 25663, 29889, 34419, 38467, 42778, 46827, 8975, 13113, 17528, 21738, 26018, 
    30248, 34767, 38817, 43128, 47177, 9421, 13628, 17986, 22219, 26479, 30800, 35248, 39318, 43602, 
    47686, 9913, 14122, 18462, 22739, 26962, 31294, 35733, 39830, 44087, 48189, 10389, 14660, 18974, 
    23251, 27456, 31841, 36236, 40342, 44590, 48727, 10892, 15183, 19470, 23792, 27970, 32355, 36732, 
    40892, 45095, 49241, 11397, 15724, 19975, 24315, 28466, 32896, 37070, 41230, 45415, 49615, 11726, 
    16062, 20304, 24680, 28795, 33243, 37390, 41595, 45753, 49953, 12046, 16436, 20633, 25018, 29124, 
    33608, 37719, 41942, 46073, 50318, 12384, 16774, 20953, 25392, 29453, 33946, 38048, 42307, 46402, 
    50665, 8801, 12941, 17356, 21566, 25842, 30072, 34591, 38641, 42952, 47001, 9149, 13289, 17704, 
    21914, 26190, 30422, 34941, 38991, 43302, 47351, 9595, 13804, 18162, 22395, 26653, 30974, 35422, 
    39492, 43776, 47860, 10087, 14298, 18638, 22915, 27138, 31470, 35909, 40006, 44263, 48365, 10565, 
    14836, 19150, 23427, 27632, 32017, 36412, 40518, 44766, 48903, 11068, 15359, 19646, 23968, 28146, 
    32531, 34279, 38329, 42606, 46675, 50981, 9272, 13426, 17797, 22032, 26460, 30552, 35071, 39126, 
    43428, 47486, 9721, 13922, 18258, 22523, 26926, 31131, 35570, 39654, 43920, 48013, 10231, 14467, 
    18777, 23059, 27436, 31627, 36057, 40159, 44407, 48527, 10709, 14990, 19282, 23600, 27950, 32174, 
    36560, 40680, 44910, 49056, 11212, 15531, 19778, 24123, 28446, 32688, 36880, 41045, 45239, 49403, 
    11541, 15878, 20116, 24488, 28775, 33053, 37218, 41392, 45559, 49768, 11870, 16234, 20436, 24826, 
    29104, 33400, 37538, 41748, 45897, 50115, 12190, 16590, 20765, 25200, 29433, 33765, 37867, 42104, 
    46217, 50471, 12528, 16946, 21094, 25538, 29753, 34103, 38196, 42460, 46546, 50827, 8604, 12740, 
    17163, 21371, 25821, 29847, 34377, 38425, 42736, 46785, 8933, 13071, 17486, 21696, 26148, 30226, 
    34745, 38795, 43106, 47155, 9399, 13606, 17964, 22197, 26631, 30778, 35226, 39296, 43580, 47664, 
    9891, 14100, 18440, 22717, 27116, 31272, 35711, 39808, 44065, 48167, 10367, 14638, 18952, 23229, 
    27610, 31819, 36214, 40320, 44568, 48705, 10870, 15161, 19448, 23770, 28124, 32333, 36710, 40870, 
    45073, 49219, 11375, 15702, 19953, 24293, 28620, 32874, 37048, 41208, 45393, 49593, 11704, 16040, 
    20282, 24658, 28949, 33221, 37368, 41573, 45731, 49931, 12024, 16414, 20611, 24996, 29278, 33586, 
    37697, 41920, 46051, 50296, 12362, 16752, 20931, 25370, 29607, 33924, 38026, 42285, 46380, 50643, 
    8779, 12919, 17334, 21544, 25996, 30028, 34547, 38597, 42908, 46957, 9105, 13245, 17660, 21870, 
    26322, 30400, 34919, 38969, 43280, 47329, 9573, 13782, 18140, 22373, 26807, 30952, 35400, 39470, 
    43754, 47838, 10065, 14276, 18616, 22893, 27292, 31448, 35887, 39984, 44241, 48343, 10543, 14814, 
    19128, 23405, 27786, 31995, 36390, 40496, 44744, 48881, 11046, 15337, 19624, 23946, 28300, 32509, 
    42592, 46661, 50960, 9256, 13410, 17781, 22008, 26444, 30737, 35185, 39099, 43410, 47468, 9703, 
    13895, 18240, 22505, 26908, 31230, 35669, 39609, 43884, 47968, 10195, 14422, 18741, 23014, 27400, 
    31777, 36172, 40114, 44371, 48482, 10673, 14945, 19246, 23555, 27914, 32291, 36668, 40635, 44874, 
    49011, 11176, 15486, 19742, 24078, 28410, 32832, 37006, 41000, 45203, 49358, 11505, 15833, 20080, 
    24443, 28739, 33179, 37326, 41347, 45523, 49723, 11834, 16189, 20400, 24781, 29068, 33544, 37655, 
    41703, 45861, 50070, 12154, 16545, 20729, 25155, 29397, 33882, 37984, 42059, 46181, 50426, 12492, 
    16901, 21058, 25493, 29717, 34256, 38313, 42415, 46510, 50782, 8564, 12690, 17123, 21321, 25781, 
    30007, 34526, 38403, 42714, 46763, 8911, 13049, 17464, 21674, 26126, 30356, 34875, 38751, 43062, 
    47111, 9355, 13562, 17920, 22153, 26587, 30908, 35356, 39252, 43536, 47620, 9847, 14056, 18396, 
    22673, 27072, 31404, 35843, 39764, 44021, 48123, 10323, 14594, 18908, 23185, 27566, 31951, 36346, 
    40276, 44524, 48661, 10826, 15117, 19404, 23726, 28080, 32465, 36842, 40826, 45029, 49175, 11331, 
    15658, 19909, 24249, 28576, 33006, 37180, 41164, 45349, 49549, 11660, 15996, 20238, 24614, 28905, 
    33353, 37500, 41529, 45687, 49887, 11980, 16370, 20567, 24952, 29234, 33718, 37829, 41876, 46007, 
    50252, 12318, 16708, 20887, 25326, 29563, 34056, 38158, 42241, 46336, 50599, 8735, 12875, 17290, 
    21500, 25952, 30182, 34701, 38575, 42886, 46935, 9083, 13223, 17638, 21848, 26300, 30532, 35051, 
    38925, 43236, 47285, 9529, 13738, 18096, 22329, 26763, 31084, 35532, 39426, 43710, 47794, 10021, 
    14232, 18572, 22849, 27248, 31580, 36019, 39940, 44197, 48299, 10499, 14770, 19084, 23361, 27742, 
    32127, 36522, 40452, 44700, 48837, 11002, 15293, 19580, 23902, 28256, 32641, 30588, 35088, 39143, 
    43445, 47511, 9738, 13939, 18275, 22548, 26943, 31104, 35552, 39636, 43902, 47986, 10213, 14449, 
    18759, 23032, 27418, 31609, 36039, 40132, 44389, 48509, 10691, 14963, 19264, 23582, 27932, 32147, 
    36542, 40662, 44892, 49029, 11194, 15513, 19760, 24096, 28428, 32670, 36862, 41018, 45221, 49385, 
    11523, 15851, 20098, 24470, 28757, 33026, 37200, 41374, 45541, 49741, 11852, 16216, 20418, 24799, 
    29086, 33382, 37520, 41721, 45879, 50097, 12172, 16563, 20747, 25182, 29415, 33738, 37849, 42086, 
    46199, 50444, 12510, 16928, 21076, 25511, 29735, 34085, 38178, 42433, 46528, 50809, 8584, 12710, 
    17143, 21351, 25801, 29868, 34398, 38446, 42757, 46806, 8954, 13092, 17507, 21717, 26169, 30204, 
    34723, 38773, 43084, 47133, 9377, 13584, 17942, 22175, 26609, 30756, 35204, 39274, 43558, 47642, 
    9869, 14078, 18418, 22695, 27094, 31250, 35689, 39786, 44043, 48145, 10345, 14616, 18930, 23207, 
    27588, 31797, 36192, 40298, 44546, 48683, 10848, 15139, 19426, 23748, 28102, 32311, 36688, 40848, 
    45051, 49197, 11353, 15680, 19931, 24271, 28598, 32852, 37026, 41186, 45371, 49571, 11682, 16018, 
    20260, 24636, 28927, 33199, 37346, 41551, 45709, 49909, 12002, 16392, 20589, 24974, 29256, 33564, 
    37675, 41898, 46029, 50274, 12340, 16730, 20909, 25348, 29585, 33902, 38004, 42263, 46358, 50621, 
    8757, 12897, 17312, 21522, 25974, 30050, 34569, 38619, 42930, 46979, 9127, 13267, 17682, 21892, 
    26344, 30378, 34897, 38947, 43258, 47307, 9551, 13760, 18118, 22351, 26785, 30930, 35378, 39448, 
    43732, 47816, 10043, 14254, 18594, 22871, 27270, 31426, 35865, 39962, 44219, 48321, 10521, 14792, 
    19106, 23383, 27764, 31973, 36368, 40474, 44722, 48859, 11024, 15315, 19602, 23924, 28278, 32487, 
    17042, 21176, 25634, 29818, 34359, 38385, 42696, 46745, 51054, 9336, 13374, 17764, 21991, 26427, 
    30701, 35168, 39232, 43516, 47600, 9827, 13877, 18222, 22478, 26890, 31212, 35651, 39744, 44001, 
    48103, 10303, 14371, 18707, 22980, 27366, 31726, 36138, 40240, 44488, 48617, 10790, 14927, 19228, 
    23528, 27896, 32273, 36650, 40806, 45009, 49155, 11311, 15459, 19724, 24060, 28392, 32805, 36988, 
    41144, 45329, 49529, 11640, 15815, 20062, 24416, 28721, 33161, 37308, 41509, 45667, 49867, 11960, 
    16162, 20382, 24763, 29050, 33517, 37637, 41856, 45987, 50232, 12298, 16527, 20711, 25128, 29379, 
    33864, 37966, 42221, 46316, 50579, 12618, 16874, 21040, 25475, 29699, 34229, 38295, 42559, 46645, 
    50944, 8714, 12649, 17082, 21260, 25740, 29966, 34485, 38533, 42844, 46893, 9041, 13007, 17422, 
    21632, 26084, 30314, 34833, 38883, 43194, 47243, 9487, 13520, 17878, 22111, 26545, 30866, 35314, 
    39384, 43668, 47752, 9979, 14034, 18374, 22651, 27050, 31382, 35821, 39918, 44175, 48277, 10477, 
    14572, 18886, 23163, 27544, 31929, 36324, 40430, 44678, 48815, 10980, 15095, 19382, 23704, 28058, 
    32443, 36820, 40980, 45183, 49329, 11485, 15636, 19887, 24227, 28554, 32984, 37158, 41318, 45503, 
    49703, 11814, 15974, 20216, 24592, 28883, 33331, 37478, 41683, 45841, 50041, 12134, 16348, 20545, 
    24930, 29212, 33696, 37807, 42030, 46161, 50406, 12472, 16686, 20865, 25304, 29541, 34034, 38136, 
    42395, 46490, 50753, 8889, 12831, 17246, 21456, 25908, 30138, 34657, 38707, 43018, 47067, 9215, 
    13179, 17594, 21804, 26256, 30488, 35007, 39057, 43368, 47417, 9661, 13694, 18052, 22285, 26719, 
    31040, 35488, 39558, 43842, 47926, 10153, 14210, 18550, 22827, 27226, 31558, 35997, 40094, 44351, 
    48453, 10653, 14748, 19062, 23339, 27720, 32105, 36500, 40606, 44854, 48991, 11156, 15271, 19558, 
    23880, 28234, 32619, 21162, 25603, 29804, 34328, 38371, 42665, 46731, 51023, 9320, 13501, 17746, 
    21952, 26409, 30662, 35150, 39205, 43498, 47573, 9809, 13992, 18204, 22451, 26872, 31185, 35633, 
    39717, 43983, 48076, 10285, 14530, 18689, 22953, 27348, 31699, 36120, 40213, 44470, 48590, 10772, 
    15053, 19192, 23474, 27860, 32228, 36614, 40752, 44973, 49110, 11275, 15594, 19688, 24015, 28356, 
    32751, 36952, 41099, 45293, 49475, 11604, 15932, 20026, 24362, 28685, 33116, 37272, 41455, 45631, 
    49822, 11924, 16306, 20346, 24718, 29014, 33463, 37601, 41811, 45951, 50178, 12262, 16644, 20675, 
    25074, 29343, 33819, 37930, 42167, 46280, 50534, 12582, 17009, 21004, 25430, 29663, 34175, 38259, 
    42514, 46609, 50890, 8674, 12810, 17060, 21227, 25718, 29933, 34463, 38511, 42822, 46871, 9019, 
    13157, 17400, 21610, 26062, 30292, 34811, 38861, 43172, 47221, 9465, 13672, 17856, 22089, 26523, 
    30844, 35292, 39362, 43646, 47730, 9957, 14166, 18330, 22607, 27006, 31338, 35777, 39874, 44131, 
    48233, 10433, 14704, 18842, 23119, 27500, 31885, 36280, 40386, 44634, 48771, 10936, 15227, 19338, 
    23660, 28014, 32399, 36776, 40936, 45139, 49285, 11441, 15768, 19843, 24183, 28510, 32940, 37114, 
    41274, 45459, 49659, 11770, 16106, 20172, 24548, 28839, 33287, 37434, 41639, 45797, 49997, 12090, 
    16480, 20501, 24886, 29168, 33652, 37763, 41986, 46117, 50362, 12428, 16818, 20821, 25260, 29497, 
    33990, 38092, 42351, 46446, 50709, 8845, 12985, 17224, 21434, 25886, 30116, 34635, 38685, 42996, 
    47045, 9193, 13333, 17572, 21782, 26234, 30466, 34985, 39035, 43346, 47395, 9639, 13848, 18030, 
    22263, 26697, 31018, 35466, 39536, 43820, 47904, 10131, 14342, 18506, 22783, 27182, 31514, 35953, 
    40050, 44307, 48409, 10609, 14880, 19018, 23295, 27676, 32061, 36456, 40562, 44810, 48947, 11112, 
    15403, 19514, 23836, 28190, 32575, 
  };

  assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
          "Invalid alt name index for register!");
  return AsmStrs+RegAsmOffset[RegNo-1];
}

#ifdef PRINT_ALIAS_INSTR
#undef PRINT_ALIAS_INSTR

bool AMDGPUInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
  static const PatternsForOpcode OpToPatterns[] = {
    {AMDGPU::V_ADD_CO_U32_e32_gfx9, 0, 2 },
    {AMDGPU::V_CMPSX_EQ_F32_e32_gfx6_gfx7, 2, 1 },
    {AMDGPU::V_CMPSX_EQ_F64_e32_gfx6_gfx7, 3, 1 },
    {AMDGPU::V_CMPSX_F_F32_e32_gfx6_gfx7, 4, 1 },
    {AMDGPU::V_CMPSX_F_F64_e32_gfx6_gfx7, 5, 1 },
    {AMDGPU::V_CMPSX_GE_F32_e32_gfx6_gfx7, 6, 1 },
    {AMDGPU::V_CMPSX_GE_F64_e32_gfx6_gfx7, 7, 1 },
    {AMDGPU::V_CMPSX_GT_F32_e32_gfx6_gfx7, 8, 1 },
    {AMDGPU::V_CMPSX_GT_F64_e32_gfx6_gfx7, 9, 1 },
    {AMDGPU::V_CMPSX_LE_F32_e32_gfx6_gfx7, 10, 1 },
    {AMDGPU::V_CMPSX_LE_F64_e32_gfx6_gfx7, 11, 1 },
    {AMDGPU::V_CMPSX_LG_F32_e32_gfx6_gfx7, 12, 1 },
    {AMDGPU::V_CMPSX_LG_F64_e32_gfx6_gfx7, 13, 1 },
    {AMDGPU::V_CMPSX_LT_F32_e32_gfx6_gfx7, 14, 1 },
    {AMDGPU::V_CMPSX_LT_F64_e32_gfx6_gfx7, 15, 1 },
    {AMDGPU::V_CMPSX_NEQ_F32_e32_gfx6_gfx7, 16, 1 },
    {AMDGPU::V_CMPSX_NEQ_F64_e32_gfx6_gfx7, 17, 1 },
    {AMDGPU::V_CMPSX_NGE_F32_e32_gfx6_gfx7, 18, 1 },
    {AMDGPU::V_CMPSX_NGE_F64_e32_gfx6_gfx7, 19, 1 },
    {AMDGPU::V_CMPSX_NGT_F32_e32_gfx6_gfx7, 20, 1 },
    {AMDGPU::V_CMPSX_NGT_F64_e32_gfx6_gfx7, 21, 1 },
    {AMDGPU::V_CMPSX_NLE_F32_e32_gfx6_gfx7, 22, 1 },
    {AMDGPU::V_CMPSX_NLE_F64_e32_gfx6_gfx7, 23, 1 },
    {AMDGPU::V_CMPSX_NLG_F32_e32_gfx6_gfx7, 24, 1 },
    {AMDGPU::V_CMPSX_NLG_F64_e32_gfx6_gfx7, 25, 1 },
    {AMDGPU::V_CMPSX_NLT_F32_e32_gfx6_gfx7, 26, 1 },
    {AMDGPU::V_CMPSX_NLT_F64_e32_gfx6_gfx7, 27, 1 },
    {AMDGPU::V_CMPSX_O_F32_e32_gfx6_gfx7, 28, 1 },
    {AMDGPU::V_CMPSX_O_F64_e32_gfx6_gfx7, 29, 1 },
    {AMDGPU::V_CMPSX_TRU_F32_e32_gfx6_gfx7, 30, 1 },
    {AMDGPU::V_CMPSX_TRU_F64_e32_gfx6_gfx7, 31, 1 },
    {AMDGPU::V_CMPSX_U_F32_e32_gfx6_gfx7, 32, 1 },
    {AMDGPU::V_CMPSX_U_F64_e32_gfx6_gfx7, 33, 1 },
    {AMDGPU::V_CMPS_EQ_F32_e32_gfx6_gfx7, 34, 1 },
    {AMDGPU::V_CMPS_EQ_F64_e32_gfx6_gfx7, 35, 1 },
    {AMDGPU::V_CMPS_F_F32_e32_gfx6_gfx7, 36, 1 },
    {AMDGPU::V_CMPS_F_F64_e32_gfx6_gfx7, 37, 1 },
    {AMDGPU::V_CMPS_GE_F32_e32_gfx6_gfx7, 38, 1 },
    {AMDGPU::V_CMPS_GE_F64_e32_gfx6_gfx7, 39, 1 },
    {AMDGPU::V_CMPS_GT_F32_e32_gfx6_gfx7, 40, 1 },
    {AMDGPU::V_CMPS_GT_F64_e32_gfx6_gfx7, 41, 1 },
    {AMDGPU::V_CMPS_LE_F32_e32_gfx6_gfx7, 42, 1 },
    {AMDGPU::V_CMPS_LE_F64_e32_gfx6_gfx7, 43, 1 },
    {AMDGPU::V_CMPS_LG_F32_e32_gfx6_gfx7, 44, 1 },
    {AMDGPU::V_CMPS_LG_F64_e32_gfx6_gfx7, 45, 1 },
    {AMDGPU::V_CMPS_LT_F32_e32_gfx6_gfx7, 46, 1 },
    {AMDGPU::V_CMPS_LT_F64_e32_gfx6_gfx7, 47, 1 },
    {AMDGPU::V_CMPS_NEQ_F32_e32_gfx6_gfx7, 48, 1 },
    {AMDGPU::V_CMPS_NEQ_F64_e32_gfx6_gfx7, 49, 1 },
    {AMDGPU::V_CMPS_NGE_F32_e32_gfx6_gfx7, 50, 1 },
    {AMDGPU::V_CMPS_NGE_F64_e32_gfx6_gfx7, 51, 1 },
    {AMDGPU::V_CMPS_NGT_F32_e32_gfx6_gfx7, 52, 1 },
    {AMDGPU::V_CMPS_NGT_F64_e32_gfx6_gfx7, 53, 1 },
    {AMDGPU::V_CMPS_NLE_F32_e32_gfx6_gfx7, 54, 1 },
    {AMDGPU::V_CMPS_NLE_F64_e32_gfx6_gfx7, 55, 1 },
    {AMDGPU::V_CMPS_NLG_F32_e32_gfx6_gfx7, 56, 1 },
    {AMDGPU::V_CMPS_NLG_F64_e32_gfx6_gfx7, 57, 1 },
    {AMDGPU::V_CMPS_NLT_F32_e32_gfx6_gfx7, 58, 1 },
    {AMDGPU::V_CMPS_NLT_F64_e32_gfx6_gfx7, 59, 1 },
    {AMDGPU::V_CMPS_O_F32_e32_gfx6_gfx7, 60, 1 },
    {AMDGPU::V_CMPS_O_F64_e32_gfx6_gfx7, 61, 1 },
    {AMDGPU::V_CMPS_TRU_F32_e32_gfx6_gfx7, 62, 1 },
    {AMDGPU::V_CMPS_TRU_F64_e32_gfx6_gfx7, 63, 1 },
    {AMDGPU::V_CMPS_U_F32_e32_gfx6_gfx7, 64, 1 },
    {AMDGPU::V_CMPS_U_F64_e32_gfx6_gfx7, 65, 1 },
    {AMDGPU::V_CMPX_CLASS_F16_e32_gfx10, 66, 1 },
    {AMDGPU::V_CMPX_CLASS_F16_e32_vi, 67, 1 },
    {AMDGPU::V_CMPX_CLASS_F32_e32_gfx10, 68, 1 },
    {AMDGPU::V_CMPX_CLASS_F32_e32_gfx6_gfx7, 69, 1 },
    {AMDGPU::V_CMPX_CLASS_F32_e32_vi, 70, 1 },
    {AMDGPU::V_CMPX_CLASS_F64_e32_gfx10, 71, 1 },
    {AMDGPU::V_CMPX_CLASS_F64_e32_gfx6_gfx7, 72, 1 },
    {AMDGPU::V_CMPX_CLASS_F64_e32_vi, 73, 1 },
    {AMDGPU::V_CMPX_EQ_F16_e32_gfx10, 74, 1 },
    {AMDGPU::V_CMPX_EQ_F16_e32_vi, 75, 1 },
    {AMDGPU::V_CMPX_EQ_F32_e32_gfx10, 76, 1 },
    {AMDGPU::V_CMPX_EQ_F32_e32_gfx6_gfx7, 77, 1 },
    {AMDGPU::V_CMPX_EQ_F32_e32_vi, 78, 1 },
    {AMDGPU::V_CMPX_EQ_F64_e32_gfx10, 79, 1 },
    {AMDGPU::V_CMPX_EQ_F64_e32_gfx6_gfx7, 80, 1 },
    {AMDGPU::V_CMPX_EQ_F64_e32_vi, 81, 1 },
    {AMDGPU::V_CMPX_EQ_I16_e32_gfx10, 82, 1 },
    {AMDGPU::V_CMPX_EQ_I16_e32_vi, 83, 1 },
    {AMDGPU::V_CMPX_EQ_I32_e32_gfx10, 84, 1 },
    {AMDGPU::V_CMPX_EQ_I32_e32_gfx6_gfx7, 85, 1 },
    {AMDGPU::V_CMPX_EQ_I32_e32_vi, 86, 1 },
    {AMDGPU::V_CMPX_EQ_I64_e32_gfx10, 87, 1 },
    {AMDGPU::V_CMPX_EQ_I64_e32_gfx6_gfx7, 88, 1 },
    {AMDGPU::V_CMPX_EQ_I64_e32_vi, 89, 1 },
    {AMDGPU::V_CMPX_EQ_U16_e32_gfx10, 90, 1 },
    {AMDGPU::V_CMPX_EQ_U16_e32_vi, 91, 1 },
    {AMDGPU::V_CMPX_EQ_U32_e32_gfx10, 92, 1 },
    {AMDGPU::V_CMPX_EQ_U32_e32_gfx6_gfx7, 93, 1 },
    {AMDGPU::V_CMPX_EQ_U32_e32_vi, 94, 1 },
    {AMDGPU::V_CMPX_EQ_U64_e32_gfx10, 95, 1 },
    {AMDGPU::V_CMPX_EQ_U64_e32_gfx6_gfx7, 96, 1 },
    {AMDGPU::V_CMPX_EQ_U64_e32_vi, 97, 1 },
    {AMDGPU::V_CMPX_F_F16_e32_gfx10, 98, 1 },
    {AMDGPU::V_CMPX_F_F16_e32_vi, 99, 1 },
    {AMDGPU::V_CMPX_F_F32_e32_gfx10, 100, 1 },
    {AMDGPU::V_CMPX_F_F32_e32_gfx6_gfx7, 101, 1 },
    {AMDGPU::V_CMPX_F_F32_e32_vi, 102, 1 },
    {AMDGPU::V_CMPX_F_F64_e32_gfx10, 103, 1 },
    {AMDGPU::V_CMPX_F_F64_e32_gfx6_gfx7, 104, 1 },
    {AMDGPU::V_CMPX_F_F64_e32_vi, 105, 1 },
    {AMDGPU::V_CMPX_F_I16_e32_vi, 106, 1 },
    {AMDGPU::V_CMPX_F_I32_e32_gfx10, 107, 1 },
    {AMDGPU::V_CMPX_F_I32_e32_gfx6_gfx7, 108, 1 },
    {AMDGPU::V_CMPX_F_I32_e32_vi, 109, 1 },
    {AMDGPU::V_CMPX_F_I64_e32_gfx10, 110, 1 },
    {AMDGPU::V_CMPX_F_I64_e32_gfx6_gfx7, 111, 1 },
    {AMDGPU::V_CMPX_F_I64_e32_vi, 112, 1 },
    {AMDGPU::V_CMPX_F_U16_e32_vi, 113, 1 },
    {AMDGPU::V_CMPX_F_U32_e32_gfx10, 114, 1 },
    {AMDGPU::V_CMPX_F_U32_e32_gfx6_gfx7, 115, 1 },
    {AMDGPU::V_CMPX_F_U32_e32_vi, 116, 1 },
    {AMDGPU::V_CMPX_F_U64_e32_gfx10, 117, 1 },
    {AMDGPU::V_CMPX_F_U64_e32_gfx6_gfx7, 118, 1 },
    {AMDGPU::V_CMPX_F_U64_e32_vi, 119, 1 },
    {AMDGPU::V_CMPX_GE_F16_e32_gfx10, 120, 1 },
    {AMDGPU::V_CMPX_GE_F16_e32_vi, 121, 1 },
    {AMDGPU::V_CMPX_GE_F32_e32_gfx10, 122, 1 },
    {AMDGPU::V_CMPX_GE_F32_e32_gfx6_gfx7, 123, 1 },
    {AMDGPU::V_CMPX_GE_F32_e32_vi, 124, 1 },
    {AMDGPU::V_CMPX_GE_F64_e32_gfx10, 125, 1 },
    {AMDGPU::V_CMPX_GE_F64_e32_gfx6_gfx7, 126, 1 },
    {AMDGPU::V_CMPX_GE_F64_e32_vi, 127, 1 },
    {AMDGPU::V_CMPX_GE_I16_e32_gfx10, 128, 1 },
    {AMDGPU::V_CMPX_GE_I16_e32_vi, 129, 1 },
    {AMDGPU::V_CMPX_GE_I32_e32_gfx10, 130, 1 },
    {AMDGPU::V_CMPX_GE_I32_e32_gfx6_gfx7, 131, 1 },
    {AMDGPU::V_CMPX_GE_I32_e32_vi, 132, 1 },
    {AMDGPU::V_CMPX_GE_I64_e32_gfx10, 133, 1 },
    {AMDGPU::V_CMPX_GE_I64_e32_gfx6_gfx7, 134, 1 },
    {AMDGPU::V_CMPX_GE_I64_e32_vi, 135, 1 },
    {AMDGPU::V_CMPX_GE_U16_e32_gfx10, 136, 1 },
    {AMDGPU::V_CMPX_GE_U16_e32_vi, 137, 1 },
    {AMDGPU::V_CMPX_GE_U32_e32_gfx10, 138, 1 },
    {AMDGPU::V_CMPX_GE_U32_e32_gfx6_gfx7, 139, 1 },
    {AMDGPU::V_CMPX_GE_U32_e32_vi, 140, 1 },
    {AMDGPU::V_CMPX_GE_U64_e32_gfx10, 141, 1 },
    {AMDGPU::V_CMPX_GE_U64_e32_gfx6_gfx7, 142, 1 },
    {AMDGPU::V_CMPX_GE_U64_e32_vi, 143, 1 },
    {AMDGPU::V_CMPX_GT_F16_e32_gfx10, 144, 1 },
    {AMDGPU::V_CMPX_GT_F16_e32_vi, 145, 1 },
    {AMDGPU::V_CMPX_GT_F32_e32_gfx10, 146, 1 },
    {AMDGPU::V_CMPX_GT_F32_e32_gfx6_gfx7, 147, 1 },
    {AMDGPU::V_CMPX_GT_F32_e32_vi, 148, 1 },
    {AMDGPU::V_CMPX_GT_F64_e32_gfx10, 149, 1 },
    {AMDGPU::V_CMPX_GT_F64_e32_gfx6_gfx7, 150, 1 },
    {AMDGPU::V_CMPX_GT_F64_e32_vi, 151, 1 },
    {AMDGPU::V_CMPX_GT_I16_e32_gfx10, 152, 1 },
    {AMDGPU::V_CMPX_GT_I16_e32_vi, 153, 1 },
    {AMDGPU::V_CMPX_GT_I32_e32_gfx10, 154, 1 },
    {AMDGPU::V_CMPX_GT_I32_e32_gfx6_gfx7, 155, 1 },
    {AMDGPU::V_CMPX_GT_I32_e32_vi, 156, 1 },
    {AMDGPU::V_CMPX_GT_I64_e32_gfx10, 157, 1 },
    {AMDGPU::V_CMPX_GT_I64_e32_gfx6_gfx7, 158, 1 },
    {AMDGPU::V_CMPX_GT_I64_e32_vi, 159, 1 },
    {AMDGPU::V_CMPX_GT_U16_e32_gfx10, 160, 1 },
    {AMDGPU::V_CMPX_GT_U16_e32_vi, 161, 1 },
    {AMDGPU::V_CMPX_GT_U32_e32_gfx10, 162, 1 },
    {AMDGPU::V_CMPX_GT_U32_e32_gfx6_gfx7, 163, 1 },
    {AMDGPU::V_CMPX_GT_U32_e32_vi, 164, 1 },
    {AMDGPU::V_CMPX_GT_U64_e32_gfx10, 165, 1 },
    {AMDGPU::V_CMPX_GT_U64_e32_gfx6_gfx7, 166, 1 },
    {AMDGPU::V_CMPX_GT_U64_e32_vi, 167, 1 },
    {AMDGPU::V_CMPX_LE_F16_e32_gfx10, 168, 1 },
    {AMDGPU::V_CMPX_LE_F16_e32_vi, 169, 1 },
    {AMDGPU::V_CMPX_LE_F32_e32_gfx10, 170, 1 },
    {AMDGPU::V_CMPX_LE_F32_e32_gfx6_gfx7, 171, 1 },
    {AMDGPU::V_CMPX_LE_F32_e32_vi, 172, 1 },
    {AMDGPU::V_CMPX_LE_F64_e32_gfx10, 173, 1 },
    {AMDGPU::V_CMPX_LE_F64_e32_gfx6_gfx7, 174, 1 },
    {AMDGPU::V_CMPX_LE_F64_e32_vi, 175, 1 },
    {AMDGPU::V_CMPX_LE_I16_e32_gfx10, 176, 1 },
    {AMDGPU::V_CMPX_LE_I16_e32_vi, 177, 1 },
    {AMDGPU::V_CMPX_LE_I32_e32_gfx10, 178, 1 },
    {AMDGPU::V_CMPX_LE_I32_e32_gfx6_gfx7, 179, 1 },
    {AMDGPU::V_CMPX_LE_I32_e32_vi, 180, 1 },
    {AMDGPU::V_CMPX_LE_I64_e32_gfx10, 181, 1 },
    {AMDGPU::V_CMPX_LE_I64_e32_gfx6_gfx7, 182, 1 },
    {AMDGPU::V_CMPX_LE_I64_e32_vi, 183, 1 },
    {AMDGPU::V_CMPX_LE_U16_e32_gfx10, 184, 1 },
    {AMDGPU::V_CMPX_LE_U16_e32_vi, 185, 1 },
    {AMDGPU::V_CMPX_LE_U32_e32_gfx10, 186, 1 },
    {AMDGPU::V_CMPX_LE_U32_e32_gfx6_gfx7, 187, 1 },
    {AMDGPU::V_CMPX_LE_U32_e32_vi, 188, 1 },
    {AMDGPU::V_CMPX_LE_U64_e32_gfx10, 189, 1 },
    {AMDGPU::V_CMPX_LE_U64_e32_gfx6_gfx7, 190, 1 },
    {AMDGPU::V_CMPX_LE_U64_e32_vi, 191, 1 },
    {AMDGPU::V_CMPX_LG_F16_e32_gfx10, 192, 1 },
    {AMDGPU::V_CMPX_LG_F16_e32_vi, 193, 1 },
    {AMDGPU::V_CMPX_LG_F32_e32_gfx10, 194, 1 },
    {AMDGPU::V_CMPX_LG_F32_e32_gfx6_gfx7, 195, 1 },
    {AMDGPU::V_CMPX_LG_F32_e32_vi, 196, 1 },
    {AMDGPU::V_CMPX_LG_F64_e32_gfx10, 197, 1 },
    {AMDGPU::V_CMPX_LG_F64_e32_gfx6_gfx7, 198, 1 },
    {AMDGPU::V_CMPX_LG_F64_e32_vi, 199, 1 },
    {AMDGPU::V_CMPX_LT_F16_e32_gfx10, 200, 1 },
    {AMDGPU::V_CMPX_LT_F16_e32_vi, 201, 1 },
    {AMDGPU::V_CMPX_LT_F32_e32_gfx10, 202, 1 },
    {AMDGPU::V_CMPX_LT_F32_e32_gfx6_gfx7, 203, 1 },
    {AMDGPU::V_CMPX_LT_F32_e32_vi, 204, 1 },
    {AMDGPU::V_CMPX_LT_F64_e32_gfx10, 205, 1 },
    {AMDGPU::V_CMPX_LT_F64_e32_gfx6_gfx7, 206, 1 },
    {AMDGPU::V_CMPX_LT_F64_e32_vi, 207, 1 },
    {AMDGPU::V_CMPX_LT_I16_e32_gfx10, 208, 1 },
    {AMDGPU::V_CMPX_LT_I16_e32_vi, 209, 1 },
    {AMDGPU::V_CMPX_LT_I32_e32_gfx10, 210, 1 },
    {AMDGPU::V_CMPX_LT_I32_e32_gfx6_gfx7, 211, 1 },
    {AMDGPU::V_CMPX_LT_I32_e32_vi, 212, 1 },
    {AMDGPU::V_CMPX_LT_I64_e32_gfx10, 213, 1 },
    {AMDGPU::V_CMPX_LT_I64_e32_gfx6_gfx7, 214, 1 },
    {AMDGPU::V_CMPX_LT_I64_e32_vi, 215, 1 },
    {AMDGPU::V_CMPX_LT_U16_e32_gfx10, 216, 1 },
    {AMDGPU::V_CMPX_LT_U16_e32_vi, 217, 1 },
    {AMDGPU::V_CMPX_LT_U32_e32_gfx10, 218, 1 },
    {AMDGPU::V_CMPX_LT_U32_e32_gfx6_gfx7, 219, 1 },
    {AMDGPU::V_CMPX_LT_U32_e32_vi, 220, 1 },
    {AMDGPU::V_CMPX_LT_U64_e32_gfx10, 221, 1 },
    {AMDGPU::V_CMPX_LT_U64_e32_gfx6_gfx7, 222, 1 },
    {AMDGPU::V_CMPX_LT_U64_e32_vi, 223, 1 },
    {AMDGPU::V_CMPX_NEQ_F16_e32_gfx10, 224, 1 },
    {AMDGPU::V_CMPX_NEQ_F16_e32_vi, 225, 1 },
    {AMDGPU::V_CMPX_NEQ_F32_e32_gfx10, 226, 1 },
    {AMDGPU::V_CMPX_NEQ_F32_e32_gfx6_gfx7, 227, 1 },
    {AMDGPU::V_CMPX_NEQ_F32_e32_vi, 228, 1 },
    {AMDGPU::V_CMPX_NEQ_F64_e32_gfx10, 229, 1 },
    {AMDGPU::V_CMPX_NEQ_F64_e32_gfx6_gfx7, 230, 1 },
    {AMDGPU::V_CMPX_NEQ_F64_e32_vi, 231, 1 },
    {AMDGPU::V_CMPX_NE_I16_e32_gfx10, 232, 1 },
    {AMDGPU::V_CMPX_NE_I16_e32_vi, 233, 1 },
    {AMDGPU::V_CMPX_NE_I32_e32_gfx10, 234, 1 },
    {AMDGPU::V_CMPX_NE_I32_e32_gfx6_gfx7, 235, 1 },
    {AMDGPU::V_CMPX_NE_I32_e32_vi, 236, 1 },
    {AMDGPU::V_CMPX_NE_I64_e32_gfx10, 237, 1 },
    {AMDGPU::V_CMPX_NE_I64_e32_gfx6_gfx7, 238, 1 },
    {AMDGPU::V_CMPX_NE_I64_e32_vi, 239, 1 },
    {AMDGPU::V_CMPX_NE_U16_e32_gfx10, 240, 1 },
    {AMDGPU::V_CMPX_NE_U16_e32_vi, 241, 1 },
    {AMDGPU::V_CMPX_NE_U32_e32_gfx10, 242, 1 },
    {AMDGPU::V_CMPX_NE_U32_e32_gfx6_gfx7, 243, 1 },
    {AMDGPU::V_CMPX_NE_U32_e32_vi, 244, 1 },
    {AMDGPU::V_CMPX_NE_U64_e32_gfx10, 245, 1 },
    {AMDGPU::V_CMPX_NE_U64_e32_gfx6_gfx7, 246, 1 },
    {AMDGPU::V_CMPX_NE_U64_e32_vi, 247, 1 },
    {AMDGPU::V_CMPX_NGE_F16_e32_gfx10, 248, 1 },
    {AMDGPU::V_CMPX_NGE_F16_e32_vi, 249, 1 },
    {AMDGPU::V_CMPX_NGE_F32_e32_gfx10, 250, 1 },
    {AMDGPU::V_CMPX_NGE_F32_e32_gfx6_gfx7, 251, 1 },
    {AMDGPU::V_CMPX_NGE_F32_e32_vi, 252, 1 },
    {AMDGPU::V_CMPX_NGE_F64_e32_gfx10, 253, 1 },
    {AMDGPU::V_CMPX_NGE_F64_e32_gfx6_gfx7, 254, 1 },
    {AMDGPU::V_CMPX_NGE_F64_e32_vi, 255, 1 },
    {AMDGPU::V_CMPX_NGT_F16_e32_gfx10, 256, 1 },
    {AMDGPU::V_CMPX_NGT_F16_e32_vi, 257, 1 },
    {AMDGPU::V_CMPX_NGT_F32_e32_gfx10, 258, 1 },
    {AMDGPU::V_CMPX_NGT_F32_e32_gfx6_gfx7, 259, 1 },
    {AMDGPU::V_CMPX_NGT_F32_e32_vi, 260, 1 },
    {AMDGPU::V_CMPX_NGT_F64_e32_gfx10, 261, 1 },
    {AMDGPU::V_CMPX_NGT_F64_e32_gfx6_gfx7, 262, 1 },
    {AMDGPU::V_CMPX_NGT_F64_e32_vi, 263, 1 },
    {AMDGPU::V_CMPX_NLE_F16_e32_gfx10, 264, 1 },
    {AMDGPU::V_CMPX_NLE_F16_e32_vi, 265, 1 },
    {AMDGPU::V_CMPX_NLE_F32_e32_gfx10, 266, 1 },
    {AMDGPU::V_CMPX_NLE_F32_e32_gfx6_gfx7, 267, 1 },
    {AMDGPU::V_CMPX_NLE_F32_e32_vi, 268, 1 },
    {AMDGPU::V_CMPX_NLE_F64_e32_gfx10, 269, 1 },
    {AMDGPU::V_CMPX_NLE_F64_e32_gfx6_gfx7, 270, 1 },
    {AMDGPU::V_CMPX_NLE_F64_e32_vi, 271, 1 },
    {AMDGPU::V_CMPX_NLG_F16_e32_gfx10, 272, 1 },
    {AMDGPU::V_CMPX_NLG_F16_e32_vi, 273, 1 },
    {AMDGPU::V_CMPX_NLG_F32_e32_gfx10, 274, 1 },
    {AMDGPU::V_CMPX_NLG_F32_e32_gfx6_gfx7, 275, 1 },
    {AMDGPU::V_CMPX_NLG_F32_e32_vi, 276, 1 },
    {AMDGPU::V_CMPX_NLG_F64_e32_gfx10, 277, 1 },
    {AMDGPU::V_CMPX_NLG_F64_e32_gfx6_gfx7, 278, 1 },
    {AMDGPU::V_CMPX_NLG_F64_e32_vi, 279, 1 },
    {AMDGPU::V_CMPX_NLT_F16_e32_gfx10, 280, 1 },
    {AMDGPU::V_CMPX_NLT_F16_e32_vi, 281, 1 },
    {AMDGPU::V_CMPX_NLT_F32_e32_gfx10, 282, 1 },
    {AMDGPU::V_CMPX_NLT_F32_e32_gfx6_gfx7, 283, 1 },
    {AMDGPU::V_CMPX_NLT_F32_e32_vi, 284, 1 },
    {AMDGPU::V_CMPX_NLT_F64_e32_gfx10, 285, 1 },
    {AMDGPU::V_CMPX_NLT_F64_e32_gfx6_gfx7, 286, 1 },
    {AMDGPU::V_CMPX_NLT_F64_e32_vi, 287, 1 },
    {AMDGPU::V_CMPX_O_F16_e32_gfx10, 288, 1 },
    {AMDGPU::V_CMPX_O_F16_e32_vi, 289, 1 },
    {AMDGPU::V_CMPX_O_F32_e32_gfx10, 290, 1 },
    {AMDGPU::V_CMPX_O_F32_e32_gfx6_gfx7, 291, 1 },
    {AMDGPU::V_CMPX_O_F32_e32_vi, 292, 1 },
    {AMDGPU::V_CMPX_O_F64_e32_gfx10, 293, 1 },
    {AMDGPU::V_CMPX_O_F64_e32_gfx6_gfx7, 294, 1 },
    {AMDGPU::V_CMPX_O_F64_e32_vi, 295, 1 },
    {AMDGPU::V_CMPX_TRU_F16_e32_gfx10, 296, 1 },
    {AMDGPU::V_CMPX_TRU_F16_e32_vi, 297, 1 },
    {AMDGPU::V_CMPX_TRU_F32_e32_gfx10, 298, 1 },
    {AMDGPU::V_CMPX_TRU_F32_e32_gfx6_gfx7, 299, 1 },
    {AMDGPU::V_CMPX_TRU_F32_e32_vi, 300, 1 },
    {AMDGPU::V_CMPX_TRU_F64_e32_gfx10, 301, 1 },
    {AMDGPU::V_CMPX_TRU_F64_e32_gfx6_gfx7, 302, 1 },
    {AMDGPU::V_CMPX_TRU_F64_e32_vi, 303, 1 },
    {AMDGPU::V_CMPX_T_I16_e32_vi, 304, 1 },
    {AMDGPU::V_CMPX_T_I32_e32_gfx10, 305, 1 },
    {AMDGPU::V_CMPX_T_I32_e32_gfx6_gfx7, 306, 1 },
    {AMDGPU::V_CMPX_T_I32_e32_vi, 307, 1 },
    {AMDGPU::V_CMPX_T_I64_e32_gfx10, 308, 1 },
    {AMDGPU::V_CMPX_T_I64_e32_gfx6_gfx7, 309, 1 },
    {AMDGPU::V_CMPX_T_I64_e32_vi, 310, 1 },
    {AMDGPU::V_CMPX_T_U16_e32_vi, 311, 1 },
    {AMDGPU::V_CMPX_T_U32_e32_gfx10, 312, 1 },
    {AMDGPU::V_CMPX_T_U32_e32_gfx6_gfx7, 313, 1 },
    {AMDGPU::V_CMPX_T_U32_e32_vi, 314, 1 },
    {AMDGPU::V_CMPX_T_U64_e32_gfx10, 315, 1 },
    {AMDGPU::V_CMPX_T_U64_e32_gfx6_gfx7, 316, 1 },
    {AMDGPU::V_CMPX_T_U64_e32_vi, 317, 1 },
    {AMDGPU::V_CMPX_U_F16_e32_gfx10, 318, 1 },
    {AMDGPU::V_CMPX_U_F16_e32_vi, 319, 1 },
    {AMDGPU::V_CMPX_U_F32_e32_gfx10, 320, 1 },
    {AMDGPU::V_CMPX_U_F32_e32_gfx6_gfx7, 321, 1 },
    {AMDGPU::V_CMPX_U_F32_e32_vi, 322, 1 },
    {AMDGPU::V_CMPX_U_F64_e32_gfx10, 323, 1 },
    {AMDGPU::V_CMPX_U_F64_e32_gfx6_gfx7, 324, 1 },
    {AMDGPU::V_CMPX_U_F64_e32_vi, 325, 1 },
    {AMDGPU::V_CMP_CLASS_F16_e32_gfx10, 326, 1 },
    {AMDGPU::V_CMP_CLASS_F16_e32_vi, 327, 1 },
    {AMDGPU::V_CMP_CLASS_F32_e32_gfx10, 328, 1 },
    {AMDGPU::V_CMP_CLASS_F32_e32_gfx6_gfx7, 329, 1 },
    {AMDGPU::V_CMP_CLASS_F32_e32_vi, 330, 1 },
    {AMDGPU::V_CMP_CLASS_F64_e32_gfx10, 331, 1 },
    {AMDGPU::V_CMP_CLASS_F64_e32_gfx6_gfx7, 332, 1 },
    {AMDGPU::V_CMP_CLASS_F64_e32_vi, 333, 1 },
    {AMDGPU::V_CMP_EQ_F16_e32_gfx10, 334, 1 },
    {AMDGPU::V_CMP_EQ_F16_e32_vi, 335, 1 },
    {AMDGPU::V_CMP_EQ_F32_e32_gfx10, 336, 1 },
    {AMDGPU::V_CMP_EQ_F32_e32_gfx6_gfx7, 337, 1 },
    {AMDGPU::V_CMP_EQ_F32_e32_vi, 338, 1 },
    {AMDGPU::V_CMP_EQ_F64_e32_gfx10, 339, 1 },
    {AMDGPU::V_CMP_EQ_F64_e32_gfx6_gfx7, 340, 1 },
    {AMDGPU::V_CMP_EQ_F64_e32_vi, 341, 1 },
    {AMDGPU::V_CMP_EQ_I16_e32_gfx10, 342, 1 },
    {AMDGPU::V_CMP_EQ_I16_e32_vi, 343, 1 },
    {AMDGPU::V_CMP_EQ_I32_e32_gfx10, 344, 1 },
    {AMDGPU::V_CMP_EQ_I32_e32_gfx6_gfx7, 345, 1 },
    {AMDGPU::V_CMP_EQ_I32_e32_vi, 346, 1 },
    {AMDGPU::V_CMP_EQ_I64_e32_gfx10, 347, 1 },
    {AMDGPU::V_CMP_EQ_I64_e32_gfx6_gfx7, 348, 1 },
    {AMDGPU::V_CMP_EQ_I64_e32_vi, 349, 1 },
    {AMDGPU::V_CMP_EQ_U16_e32_gfx10, 350, 1 },
    {AMDGPU::V_CMP_EQ_U16_e32_vi, 351, 1 },
    {AMDGPU::V_CMP_EQ_U32_e32_gfx10, 352, 1 },
    {AMDGPU::V_CMP_EQ_U32_e32_gfx6_gfx7, 353, 1 },
    {AMDGPU::V_CMP_EQ_U32_e32_vi, 354, 1 },
    {AMDGPU::V_CMP_EQ_U64_e32_gfx10, 355, 1 },
    {AMDGPU::V_CMP_EQ_U64_e32_gfx6_gfx7, 356, 1 },
    {AMDGPU::V_CMP_EQ_U64_e32_vi, 357, 1 },
    {AMDGPU::V_CMP_F_F16_e32_gfx10, 358, 1 },
    {AMDGPU::V_CMP_F_F16_e32_vi, 359, 1 },
    {AMDGPU::V_CMP_F_F32_e32_gfx10, 360, 1 },
    {AMDGPU::V_CMP_F_F32_e32_gfx6_gfx7, 361, 1 },
    {AMDGPU::V_CMP_F_F32_e32_vi, 362, 1 },
    {AMDGPU::V_CMP_F_F64_e32_gfx10, 363, 1 },
    {AMDGPU::V_CMP_F_F64_e32_gfx6_gfx7, 364, 1 },
    {AMDGPU::V_CMP_F_F64_e32_vi, 365, 1 },
    {AMDGPU::V_CMP_F_I16_e32_vi, 366, 1 },
    {AMDGPU::V_CMP_F_I32_e32_gfx10, 367, 1 },
    {AMDGPU::V_CMP_F_I32_e32_gfx6_gfx7, 368, 1 },
    {AMDGPU::V_CMP_F_I32_e32_vi, 369, 1 },
    {AMDGPU::V_CMP_F_I64_e32_gfx10, 370, 1 },
    {AMDGPU::V_CMP_F_I64_e32_gfx6_gfx7, 371, 1 },
    {AMDGPU::V_CMP_F_I64_e32_vi, 372, 1 },
    {AMDGPU::V_CMP_F_U16_e32_vi, 373, 1 },
    {AMDGPU::V_CMP_F_U32_e32_gfx10, 374, 1 },
    {AMDGPU::V_CMP_F_U32_e32_gfx6_gfx7, 375, 1 },
    {AMDGPU::V_CMP_F_U32_e32_vi, 376, 1 },
    {AMDGPU::V_CMP_F_U64_e32_gfx10, 377, 1 },
    {AMDGPU::V_CMP_F_U64_e32_gfx6_gfx7, 378, 1 },
    {AMDGPU::V_CMP_F_U64_e32_vi, 379, 1 },
    {AMDGPU::V_CMP_GE_F16_e32_gfx10, 380, 1 },
    {AMDGPU::V_CMP_GE_F16_e32_vi, 381, 1 },
    {AMDGPU::V_CMP_GE_F32_e32_gfx10, 382, 1 },
    {AMDGPU::V_CMP_GE_F32_e32_gfx6_gfx7, 383, 1 },
    {AMDGPU::V_CMP_GE_F32_e32_vi, 384, 1 },
    {AMDGPU::V_CMP_GE_F64_e32_gfx10, 385, 1 },
    {AMDGPU::V_CMP_GE_F64_e32_gfx6_gfx7, 386, 1 },
    {AMDGPU::V_CMP_GE_F64_e32_vi, 387, 1 },
    {AMDGPU::V_CMP_GE_I16_e32_gfx10, 388, 1 },
    {AMDGPU::V_CMP_GE_I16_e32_vi, 389, 1 },
    {AMDGPU::V_CMP_GE_I32_e32_gfx10, 390, 1 },
    {AMDGPU::V_CMP_GE_I32_e32_gfx6_gfx7, 391, 1 },
    {AMDGPU::V_CMP_GE_I32_e32_vi, 392, 1 },
    {AMDGPU::V_CMP_GE_I64_e32_gfx10, 393, 1 },
    {AMDGPU::V_CMP_GE_I64_e32_gfx6_gfx7, 394, 1 },
    {AMDGPU::V_CMP_GE_I64_e32_vi, 395, 1 },
    {AMDGPU::V_CMP_GE_U16_e32_gfx10, 396, 1 },
    {AMDGPU::V_CMP_GE_U16_e32_vi, 397, 1 },
    {AMDGPU::V_CMP_GE_U32_e32_gfx10, 398, 1 },
    {AMDGPU::V_CMP_GE_U32_e32_gfx6_gfx7, 399, 1 },
    {AMDGPU::V_CMP_GE_U32_e32_vi, 400, 1 },
    {AMDGPU::V_CMP_GE_U64_e32_gfx10, 401, 1 },
    {AMDGPU::V_CMP_GE_U64_e32_gfx6_gfx7, 402, 1 },
    {AMDGPU::V_CMP_GE_U64_e32_vi, 403, 1 },
    {AMDGPU::V_CMP_GT_F16_e32_gfx10, 404, 1 },
    {AMDGPU::V_CMP_GT_F16_e32_vi, 405, 1 },
    {AMDGPU::V_CMP_GT_F32_e32_gfx10, 406, 1 },
    {AMDGPU::V_CMP_GT_F32_e32_gfx6_gfx7, 407, 1 },
    {AMDGPU::V_CMP_GT_F32_e32_vi, 408, 1 },
    {AMDGPU::V_CMP_GT_F64_e32_gfx10, 409, 1 },
    {AMDGPU::V_CMP_GT_F64_e32_gfx6_gfx7, 410, 1 },
    {AMDGPU::V_CMP_GT_F64_e32_vi, 411, 1 },
    {AMDGPU::V_CMP_GT_I16_e32_gfx10, 412, 1 },
    {AMDGPU::V_CMP_GT_I16_e32_vi, 413, 1 },
    {AMDGPU::V_CMP_GT_I32_e32_gfx10, 414, 1 },
    {AMDGPU::V_CMP_GT_I32_e32_gfx6_gfx7, 415, 1 },
    {AMDGPU::V_CMP_GT_I32_e32_vi, 416, 1 },
    {AMDGPU::V_CMP_GT_I64_e32_gfx10, 417, 1 },
    {AMDGPU::V_CMP_GT_I64_e32_gfx6_gfx7, 418, 1 },
    {AMDGPU::V_CMP_GT_I64_e32_vi, 419, 1 },
    {AMDGPU::V_CMP_GT_U16_e32_gfx10, 420, 1 },
    {AMDGPU::V_CMP_GT_U16_e32_vi, 421, 1 },
    {AMDGPU::V_CMP_GT_U32_e32_gfx10, 422, 1 },
    {AMDGPU::V_CMP_GT_U32_e32_gfx6_gfx7, 423, 1 },
    {AMDGPU::V_CMP_GT_U32_e32_vi, 424, 1 },
    {AMDGPU::V_CMP_GT_U64_e32_gfx10, 425, 1 },
    {AMDGPU::V_CMP_GT_U64_e32_gfx6_gfx7, 426, 1 },
    {AMDGPU::V_CMP_GT_U64_e32_vi, 427, 1 },
    {AMDGPU::V_CMP_LE_F16_e32_gfx10, 428, 1 },
    {AMDGPU::V_CMP_LE_F16_e32_vi, 429, 1 },
    {AMDGPU::V_CMP_LE_F32_e32_gfx10, 430, 1 },
    {AMDGPU::V_CMP_LE_F32_e32_gfx6_gfx7, 431, 1 },
    {AMDGPU::V_CMP_LE_F32_e32_vi, 432, 1 },
    {AMDGPU::V_CMP_LE_F64_e32_gfx10, 433, 1 },
    {AMDGPU::V_CMP_LE_F64_e32_gfx6_gfx7, 434, 1 },
    {AMDGPU::V_CMP_LE_F64_e32_vi, 435, 1 },
    {AMDGPU::V_CMP_LE_I16_e32_gfx10, 436, 1 },
    {AMDGPU::V_CMP_LE_I16_e32_vi, 437, 1 },
    {AMDGPU::V_CMP_LE_I32_e32_gfx10, 438, 1 },
    {AMDGPU::V_CMP_LE_I32_e32_gfx6_gfx7, 439, 1 },
    {AMDGPU::V_CMP_LE_I32_e32_vi, 440, 1 },
    {AMDGPU::V_CMP_LE_I64_e32_gfx10, 441, 1 },
    {AMDGPU::V_CMP_LE_I64_e32_gfx6_gfx7, 442, 1 },
    {AMDGPU::V_CMP_LE_I64_e32_vi, 443, 1 },
    {AMDGPU::V_CMP_LE_U16_e32_gfx10, 444, 1 },
    {AMDGPU::V_CMP_LE_U16_e32_vi, 445, 1 },
    {AMDGPU::V_CMP_LE_U32_e32_gfx10, 446, 1 },
    {AMDGPU::V_CMP_LE_U32_e32_gfx6_gfx7, 447, 1 },
    {AMDGPU::V_CMP_LE_U32_e32_vi, 448, 1 },
    {AMDGPU::V_CMP_LE_U64_e32_gfx10, 449, 1 },
    {AMDGPU::V_CMP_LE_U64_e32_gfx6_gfx7, 450, 1 },
    {AMDGPU::V_CMP_LE_U64_e32_vi, 451, 1 },
    {AMDGPU::V_CMP_LG_F16_e32_gfx10, 452, 1 },
    {AMDGPU::V_CMP_LG_F16_e32_vi, 453, 1 },
    {AMDGPU::V_CMP_LG_F32_e32_gfx10, 454, 1 },
    {AMDGPU::V_CMP_LG_F32_e32_gfx6_gfx7, 455, 1 },
    {AMDGPU::V_CMP_LG_F32_e32_vi, 456, 1 },
    {AMDGPU::V_CMP_LG_F64_e32_gfx10, 457, 1 },
    {AMDGPU::V_CMP_LG_F64_e32_gfx6_gfx7, 458, 1 },
    {AMDGPU::V_CMP_LG_F64_e32_vi, 459, 1 },
    {AMDGPU::V_CMP_LT_F16_e32_gfx10, 460, 1 },
    {AMDGPU::V_CMP_LT_F16_e32_vi, 461, 1 },
    {AMDGPU::V_CMP_LT_F32_e32_gfx10, 462, 1 },
    {AMDGPU::V_CMP_LT_F32_e32_gfx6_gfx7, 463, 1 },
    {AMDGPU::V_CMP_LT_F32_e32_vi, 464, 1 },
    {AMDGPU::V_CMP_LT_F64_e32_gfx10, 465, 1 },
    {AMDGPU::V_CMP_LT_F64_e32_gfx6_gfx7, 466, 1 },
    {AMDGPU::V_CMP_LT_F64_e32_vi, 467, 1 },
    {AMDGPU::V_CMP_LT_I16_e32_gfx10, 468, 1 },
    {AMDGPU::V_CMP_LT_I16_e32_vi, 469, 1 },
    {AMDGPU::V_CMP_LT_I32_e32_gfx10, 470, 1 },
    {AMDGPU::V_CMP_LT_I32_e32_gfx6_gfx7, 471, 1 },
    {AMDGPU::V_CMP_LT_I32_e32_vi, 472, 1 },
    {AMDGPU::V_CMP_LT_I64_e32_gfx10, 473, 1 },
    {AMDGPU::V_CMP_LT_I64_e32_gfx6_gfx7, 474, 1 },
    {AMDGPU::V_CMP_LT_I64_e32_vi, 475, 1 },
    {AMDGPU::V_CMP_LT_U16_e32_gfx10, 476, 1 },
    {AMDGPU::V_CMP_LT_U16_e32_vi, 477, 1 },
    {AMDGPU::V_CMP_LT_U32_e32_gfx10, 478, 1 },
    {AMDGPU::V_CMP_LT_U32_e32_gfx6_gfx7, 479, 1 },
    {AMDGPU::V_CMP_LT_U32_e32_vi, 480, 1 },
    {AMDGPU::V_CMP_LT_U64_e32_gfx10, 481, 1 },
    {AMDGPU::V_CMP_LT_U64_e32_gfx6_gfx7, 482, 1 },
    {AMDGPU::V_CMP_LT_U64_e32_vi, 483, 1 },
    {AMDGPU::V_CMP_NEQ_F16_e32_gfx10, 484, 1 },
    {AMDGPU::V_CMP_NEQ_F16_e32_vi, 485, 1 },
    {AMDGPU::V_CMP_NEQ_F32_e32_gfx10, 486, 1 },
    {AMDGPU::V_CMP_NEQ_F32_e32_gfx6_gfx7, 487, 1 },
    {AMDGPU::V_CMP_NEQ_F32_e32_vi, 488, 1 },
    {AMDGPU::V_CMP_NEQ_F64_e32_gfx10, 489, 1 },
    {AMDGPU::V_CMP_NEQ_F64_e32_gfx6_gfx7, 490, 1 },
    {AMDGPU::V_CMP_NEQ_F64_e32_vi, 491, 1 },
    {AMDGPU::V_CMP_NE_I16_e32_gfx10, 492, 1 },
    {AMDGPU::V_CMP_NE_I16_e32_vi, 493, 1 },
    {AMDGPU::V_CMP_NE_I32_e32_gfx10, 494, 1 },
    {AMDGPU::V_CMP_NE_I32_e32_gfx6_gfx7, 495, 1 },
    {AMDGPU::V_CMP_NE_I32_e32_vi, 496, 1 },
    {AMDGPU::V_CMP_NE_I64_e32_gfx10, 497, 1 },
    {AMDGPU::V_CMP_NE_I64_e32_gfx6_gfx7, 498, 1 },
    {AMDGPU::V_CMP_NE_I64_e32_vi, 499, 1 },
    {AMDGPU::V_CMP_NE_U16_e32_gfx10, 500, 1 },
    {AMDGPU::V_CMP_NE_U16_e32_vi, 501, 1 },
    {AMDGPU::V_CMP_NE_U32_e32_gfx10, 502, 1 },
    {AMDGPU::V_CMP_NE_U32_e32_gfx6_gfx7, 503, 1 },
    {AMDGPU::V_CMP_NE_U32_e32_vi, 504, 1 },
    {AMDGPU::V_CMP_NE_U64_e32_gfx10, 505, 1 },
    {AMDGPU::V_CMP_NE_U64_e32_gfx6_gfx7, 506, 1 },
    {AMDGPU::V_CMP_NE_U64_e32_vi, 507, 1 },
    {AMDGPU::V_CMP_NGE_F16_e32_gfx10, 508, 1 },
    {AMDGPU::V_CMP_NGE_F16_e32_vi, 509, 1 },
    {AMDGPU::V_CMP_NGE_F32_e32_gfx10, 510, 1 },
    {AMDGPU::V_CMP_NGE_F32_e32_gfx6_gfx7, 511, 1 },
    {AMDGPU::V_CMP_NGE_F32_e32_vi, 512, 1 },
    {AMDGPU::V_CMP_NGE_F64_e32_gfx10, 513, 1 },
    {AMDGPU::V_CMP_NGE_F64_e32_gfx6_gfx7, 514, 1 },
    {AMDGPU::V_CMP_NGE_F64_e32_vi, 515, 1 },
    {AMDGPU::V_CMP_NGT_F16_e32_gfx10, 516, 1 },
    {AMDGPU::V_CMP_NGT_F16_e32_vi, 517, 1 },
    {AMDGPU::V_CMP_NGT_F32_e32_gfx10, 518, 1 },
    {AMDGPU::V_CMP_NGT_F32_e32_gfx6_gfx7, 519, 1 },
    {AMDGPU::V_CMP_NGT_F32_e32_vi, 520, 1 },
    {AMDGPU::V_CMP_NGT_F64_e32_gfx10, 521, 1 },
    {AMDGPU::V_CMP_NGT_F64_e32_gfx6_gfx7, 522, 1 },
    {AMDGPU::V_CMP_NGT_F64_e32_vi, 523, 1 },
    {AMDGPU::V_CMP_NLE_F16_e32_gfx10, 524, 1 },
    {AMDGPU::V_CMP_NLE_F16_e32_vi, 525, 1 },
    {AMDGPU::V_CMP_NLE_F32_e32_gfx10, 526, 1 },
    {AMDGPU::V_CMP_NLE_F32_e32_gfx6_gfx7, 527, 1 },
    {AMDGPU::V_CMP_NLE_F32_e32_vi, 528, 1 },
    {AMDGPU::V_CMP_NLE_F64_e32_gfx10, 529, 1 },
    {AMDGPU::V_CMP_NLE_F64_e32_gfx6_gfx7, 530, 1 },
    {AMDGPU::V_CMP_NLE_F64_e32_vi, 531, 1 },
    {AMDGPU::V_CMP_NLG_F16_e32_gfx10, 532, 1 },
    {AMDGPU::V_CMP_NLG_F16_e32_vi, 533, 1 },
    {AMDGPU::V_CMP_NLG_F32_e32_gfx10, 534, 1 },
    {AMDGPU::V_CMP_NLG_F32_e32_gfx6_gfx7, 535, 1 },
    {AMDGPU::V_CMP_NLG_F32_e32_vi, 536, 1 },
    {AMDGPU::V_CMP_NLG_F64_e32_gfx10, 537, 1 },
    {AMDGPU::V_CMP_NLG_F64_e32_gfx6_gfx7, 538, 1 },
    {AMDGPU::V_CMP_NLG_F64_e32_vi, 539, 1 },
    {AMDGPU::V_CMP_NLT_F16_e32_gfx10, 540, 1 },
    {AMDGPU::V_CMP_NLT_F16_e32_vi, 541, 1 },
    {AMDGPU::V_CMP_NLT_F32_e32_gfx10, 542, 1 },
    {AMDGPU::V_CMP_NLT_F32_e32_gfx6_gfx7, 543, 1 },
    {AMDGPU::V_CMP_NLT_F32_e32_vi, 544, 1 },
    {AMDGPU::V_CMP_NLT_F64_e32_gfx10, 545, 1 },
    {AMDGPU::V_CMP_NLT_F64_e32_gfx6_gfx7, 546, 1 },
    {AMDGPU::V_CMP_NLT_F64_e32_vi, 547, 1 },
    {AMDGPU::V_CMP_O_F16_e32_gfx10, 548, 1 },
    {AMDGPU::V_CMP_O_F16_e32_vi, 549, 1 },
    {AMDGPU::V_CMP_O_F32_e32_gfx10, 550, 1 },
    {AMDGPU::V_CMP_O_F32_e32_gfx6_gfx7, 551, 1 },
    {AMDGPU::V_CMP_O_F32_e32_vi, 552, 1 },
    {AMDGPU::V_CMP_O_F64_e32_gfx10, 553, 1 },
    {AMDGPU::V_CMP_O_F64_e32_gfx6_gfx7, 554, 1 },
    {AMDGPU::V_CMP_O_F64_e32_vi, 555, 1 },
    {AMDGPU::V_CMP_TRU_F16_e32_gfx10, 556, 1 },
    {AMDGPU::V_CMP_TRU_F16_e32_vi, 557, 1 },
    {AMDGPU::V_CMP_TRU_F32_e32_gfx10, 558, 1 },
    {AMDGPU::V_CMP_TRU_F32_e32_gfx6_gfx7, 559, 1 },
    {AMDGPU::V_CMP_TRU_F32_e32_vi, 560, 1 },
    {AMDGPU::V_CMP_TRU_F64_e32_gfx10, 561, 1 },
    {AMDGPU::V_CMP_TRU_F64_e32_gfx6_gfx7, 562, 1 },
    {AMDGPU::V_CMP_TRU_F64_e32_vi, 563, 1 },
    {AMDGPU::V_CMP_T_I16_e32_vi, 564, 1 },
    {AMDGPU::V_CMP_T_I32_e32_gfx10, 565, 1 },
    {AMDGPU::V_CMP_T_I32_e32_gfx6_gfx7, 566, 1 },
    {AMDGPU::V_CMP_T_I32_e32_vi, 567, 1 },
    {AMDGPU::V_CMP_T_I64_e32_gfx10, 568, 1 },
    {AMDGPU::V_CMP_T_I64_e32_gfx6_gfx7, 569, 1 },
    {AMDGPU::V_CMP_T_I64_e32_vi, 570, 1 },
    {AMDGPU::V_CMP_T_U16_e32_vi, 571, 1 },
    {AMDGPU::V_CMP_T_U32_e32_gfx10, 572, 1 },
    {AMDGPU::V_CMP_T_U32_e32_gfx6_gfx7, 573, 1 },
    {AMDGPU::V_CMP_T_U32_e32_vi, 574, 1 },
    {AMDGPU::V_CMP_T_U64_e32_gfx10, 575, 1 },
    {AMDGPU::V_CMP_T_U64_e32_gfx6_gfx7, 576, 1 },
    {AMDGPU::V_CMP_T_U64_e32_vi, 577, 1 },
    {AMDGPU::V_CMP_U_F16_e32_gfx10, 578, 1 },
    {AMDGPU::V_CMP_U_F16_e32_vi, 579, 1 },
    {AMDGPU::V_CMP_U_F32_e32_gfx10, 580, 1 },
    {AMDGPU::V_CMP_U_F32_e32_gfx6_gfx7, 581, 1 },
    {AMDGPU::V_CMP_U_F32_e32_vi, 582, 1 },
    {AMDGPU::V_CMP_U_F64_e32_gfx10, 583, 1 },
    {AMDGPU::V_CMP_U_F64_e32_gfx6_gfx7, 584, 1 },
    {AMDGPU::V_CMP_U_F64_e32_vi, 585, 1 },
    {AMDGPU::V_CVT_PKACCUM_U8_F32_e64_vi, 586, 1 },
    {AMDGPU::V_CVT_PKNORM_I16_F32_e64_vi, 587, 1 },
    {AMDGPU::V_CVT_PKNORM_U16_F32_e64_vi, 588, 1 },
    {AMDGPU::V_CVT_PKRTZ_F16_F32_e64_vi, 589, 1 },
    {AMDGPU::V_LDEXP_F32_e64_vi, 590, 1 },
    {AMDGPU::V_SUBREV_CO_U32_e32_gfx9, 591, 2 },
    {AMDGPU::V_SUB_CO_U32_e32_gfx9, 593, 2 },
  };

  static const AliasPattern Patterns[] = {
    // AMDGPU::V_ADD_CO_U32_e32_gfx9 - 0
    {0, 0, 3, 6 },
    {0, 6, 3, 6 },
    // AMDGPU::V_CMPSX_EQ_F32_e32_gfx6_gfx7 - 2
    {26, 12, 2, 4 },
    // AMDGPU::V_CMPSX_EQ_F64_e32_gfx6_gfx7 - 3
    {48, 16, 2, 4 },
    // AMDGPU::V_CMPSX_F_F32_e32_gfx6_gfx7 - 4
    {70, 20, 2, 4 },
    // AMDGPU::V_CMPSX_F_F64_e32_gfx6_gfx7 - 5
    {91, 24, 2, 4 },
    // AMDGPU::V_CMPSX_GE_F32_e32_gfx6_gfx7 - 6
    {112, 28, 2, 4 },
    // AMDGPU::V_CMPSX_GE_F64_e32_gfx6_gfx7 - 7
    {134, 32, 2, 4 },
    // AMDGPU::V_CMPSX_GT_F32_e32_gfx6_gfx7 - 8
    {156, 36, 2, 4 },
    // AMDGPU::V_CMPSX_GT_F64_e32_gfx6_gfx7 - 9
    {178, 40, 2, 4 },
    // AMDGPU::V_CMPSX_LE_F32_e32_gfx6_gfx7 - 10
    {200, 44, 2, 4 },
    // AMDGPU::V_CMPSX_LE_F64_e32_gfx6_gfx7 - 11
    {222, 48, 2, 4 },
    // AMDGPU::V_CMPSX_LG_F32_e32_gfx6_gfx7 - 12
    {244, 52, 2, 4 },
    // AMDGPU::V_CMPSX_LG_F64_e32_gfx6_gfx7 - 13
    {266, 56, 2, 4 },
    // AMDGPU::V_CMPSX_LT_F32_e32_gfx6_gfx7 - 14
    {288, 60, 2, 4 },
    // AMDGPU::V_CMPSX_LT_F64_e32_gfx6_gfx7 - 15
    {310, 64, 2, 4 },
    // AMDGPU::V_CMPSX_NEQ_F32_e32_gfx6_gfx7 - 16
    {332, 68, 2, 4 },
    // AMDGPU::V_CMPSX_NEQ_F64_e32_gfx6_gfx7 - 17
    {355, 72, 2, 4 },
    // AMDGPU::V_CMPSX_NGE_F32_e32_gfx6_gfx7 - 18
    {378, 76, 2, 4 },
    // AMDGPU::V_CMPSX_NGE_F64_e32_gfx6_gfx7 - 19
    {401, 80, 2, 4 },
    // AMDGPU::V_CMPSX_NGT_F32_e32_gfx6_gfx7 - 20
    {424, 84, 2, 4 },
    // AMDGPU::V_CMPSX_NGT_F64_e32_gfx6_gfx7 - 21
    {447, 88, 2, 4 },
    // AMDGPU::V_CMPSX_NLE_F32_e32_gfx6_gfx7 - 22
    {470, 92, 2, 4 },
    // AMDGPU::V_CMPSX_NLE_F64_e32_gfx6_gfx7 - 23
    {493, 96, 2, 4 },
    // AMDGPU::V_CMPSX_NLG_F32_e32_gfx6_gfx7 - 24
    {516, 100, 2, 4 },
    // AMDGPU::V_CMPSX_NLG_F64_e32_gfx6_gfx7 - 25
    {539, 104, 2, 4 },
    // AMDGPU::V_CMPSX_NLT_F32_e32_gfx6_gfx7 - 26
    {562, 108, 2, 4 },
    // AMDGPU::V_CMPSX_NLT_F64_e32_gfx6_gfx7 - 27
    {585, 112, 2, 4 },
    // AMDGPU::V_CMPSX_O_F32_e32_gfx6_gfx7 - 28
    {608, 116, 2, 4 },
    // AMDGPU::V_CMPSX_O_F64_e32_gfx6_gfx7 - 29
    {629, 120, 2, 4 },
    // AMDGPU::V_CMPSX_TRU_F32_e32_gfx6_gfx7 - 30
    {650, 124, 2, 4 },
    // AMDGPU::V_CMPSX_TRU_F64_e32_gfx6_gfx7 - 31
    {673, 128, 2, 4 },
    // AMDGPU::V_CMPSX_U_F32_e32_gfx6_gfx7 - 32
    {696, 132, 2, 4 },
    // AMDGPU::V_CMPSX_U_F64_e32_gfx6_gfx7 - 33
    {717, 136, 2, 4 },
    // AMDGPU::V_CMPS_EQ_F32_e32_gfx6_gfx7 - 34
    {738, 140, 2, 4 },
    // AMDGPU::V_CMPS_EQ_F64_e32_gfx6_gfx7 - 35
    {759, 144, 2, 4 },
    // AMDGPU::V_CMPS_F_F32_e32_gfx6_gfx7 - 36
    {780, 148, 2, 4 },
    // AMDGPU::V_CMPS_F_F64_e32_gfx6_gfx7 - 37
    {800, 152, 2, 4 },
    // AMDGPU::V_CMPS_GE_F32_e32_gfx6_gfx7 - 38
    {820, 156, 2, 4 },
    // AMDGPU::V_CMPS_GE_F64_e32_gfx6_gfx7 - 39
    {841, 160, 2, 4 },
    // AMDGPU::V_CMPS_GT_F32_e32_gfx6_gfx7 - 40
    {862, 164, 2, 4 },
    // AMDGPU::V_CMPS_GT_F64_e32_gfx6_gfx7 - 41
    {883, 168, 2, 4 },
    // AMDGPU::V_CMPS_LE_F32_e32_gfx6_gfx7 - 42
    {904, 172, 2, 4 },
    // AMDGPU::V_CMPS_LE_F64_e32_gfx6_gfx7 - 43
    {925, 176, 2, 4 },
    // AMDGPU::V_CMPS_LG_F32_e32_gfx6_gfx7 - 44
    {946, 180, 2, 4 },
    // AMDGPU::V_CMPS_LG_F64_e32_gfx6_gfx7 - 45
    {967, 184, 2, 4 },
    // AMDGPU::V_CMPS_LT_F32_e32_gfx6_gfx7 - 46
    {988, 188, 2, 4 },
    // AMDGPU::V_CMPS_LT_F64_e32_gfx6_gfx7 - 47
    {1009, 192, 2, 4 },
    // AMDGPU::V_CMPS_NEQ_F32_e32_gfx6_gfx7 - 48
    {1030, 196, 2, 4 },
    // AMDGPU::V_CMPS_NEQ_F64_e32_gfx6_gfx7 - 49
    {1052, 200, 2, 4 },
    // AMDGPU::V_CMPS_NGE_F32_e32_gfx6_gfx7 - 50
    {1074, 204, 2, 4 },
    // AMDGPU::V_CMPS_NGE_F64_e32_gfx6_gfx7 - 51
    {1096, 208, 2, 4 },
    // AMDGPU::V_CMPS_NGT_F32_e32_gfx6_gfx7 - 52
    {1118, 212, 2, 4 },
    // AMDGPU::V_CMPS_NGT_F64_e32_gfx6_gfx7 - 53
    {1140, 216, 2, 4 },
    // AMDGPU::V_CMPS_NLE_F32_e32_gfx6_gfx7 - 54
    {1162, 220, 2, 4 },
    // AMDGPU::V_CMPS_NLE_F64_e32_gfx6_gfx7 - 55
    {1184, 224, 2, 4 },
    // AMDGPU::V_CMPS_NLG_F32_e32_gfx6_gfx7 - 56
    {1206, 228, 2, 4 },
    // AMDGPU::V_CMPS_NLG_F64_e32_gfx6_gfx7 - 57
    {1228, 232, 2, 4 },
    // AMDGPU::V_CMPS_NLT_F32_e32_gfx6_gfx7 - 58
    {1250, 236, 2, 4 },
    // AMDGPU::V_CMPS_NLT_F64_e32_gfx6_gfx7 - 59
    {1272, 240, 2, 4 },
    // AMDGPU::V_CMPS_O_F32_e32_gfx6_gfx7 - 60
    {1294, 244, 2, 4 },
    // AMDGPU::V_CMPS_O_F64_e32_gfx6_gfx7 - 61
    {1314, 248, 2, 4 },
    // AMDGPU::V_CMPS_TRU_F32_e32_gfx6_gfx7 - 62
    {1334, 252, 2, 4 },
    // AMDGPU::V_CMPS_TRU_F64_e32_gfx6_gfx7 - 63
    {1356, 256, 2, 4 },
    // AMDGPU::V_CMPS_U_F32_e32_gfx6_gfx7 - 64
    {1378, 260, 2, 4 },
    // AMDGPU::V_CMPS_U_F64_e32_gfx6_gfx7 - 65
    {1398, 264, 2, 4 },
    // AMDGPU::V_CMPX_CLASS_F16_e32_gfx10 - 66
    {1418, 268, 2, 3 },
    // AMDGPU::V_CMPX_CLASS_F16_e32_vi - 67
    {1418, 271, 2, 4 },
    // AMDGPU::V_CMPX_CLASS_F32_e32_gfx10 - 68
    {1442, 275, 2, 3 },
    // AMDGPU::V_CMPX_CLASS_F32_e32_gfx6_gfx7 - 69
    {1442, 278, 2, 4 },
    // AMDGPU::V_CMPX_CLASS_F32_e32_vi - 70
    {1442, 282, 2, 4 },
    // AMDGPU::V_CMPX_CLASS_F64_e32_gfx10 - 71
    {1466, 286, 2, 3 },
    // AMDGPU::V_CMPX_CLASS_F64_e32_gfx6_gfx7 - 72
    {1466, 289, 2, 4 },
    // AMDGPU::V_CMPX_CLASS_F64_e32_vi - 73
    {1466, 293, 2, 4 },
    // AMDGPU::V_CMPX_EQ_F16_e32_gfx10 - 74
    {1490, 297, 2, 3 },
    // AMDGPU::V_CMPX_EQ_F16_e32_vi - 75
    {1490, 300, 2, 4 },
    // AMDGPU::V_CMPX_EQ_F32_e32_gfx10 - 76
    {1511, 304, 2, 3 },
    // AMDGPU::V_CMPX_EQ_F32_e32_gfx6_gfx7 - 77
    {1511, 307, 2, 4 },
    // AMDGPU::V_CMPX_EQ_F32_e32_vi - 78
    {1511, 311, 2, 4 },
    // AMDGPU::V_CMPX_EQ_F64_e32_gfx10 - 79
    {1532, 315, 2, 3 },
    // AMDGPU::V_CMPX_EQ_F64_e32_gfx6_gfx7 - 80
    {1532, 318, 2, 4 },
    // AMDGPU::V_CMPX_EQ_F64_e32_vi - 81
    {1532, 322, 2, 4 },
    // AMDGPU::V_CMPX_EQ_I16_e32_gfx10 - 82
    {1553, 326, 2, 3 },
    // AMDGPU::V_CMPX_EQ_I16_e32_vi - 83
    {1553, 329, 2, 4 },
    // AMDGPU::V_CMPX_EQ_I32_e32_gfx10 - 84
    {1574, 333, 2, 3 },
    // AMDGPU::V_CMPX_EQ_I32_e32_gfx6_gfx7 - 85
    {1574, 336, 2, 4 },
    // AMDGPU::V_CMPX_EQ_I32_e32_vi - 86
    {1574, 340, 2, 4 },
    // AMDGPU::V_CMPX_EQ_I64_e32_gfx10 - 87
    {1595, 344, 2, 3 },
    // AMDGPU::V_CMPX_EQ_I64_e32_gfx6_gfx7 - 88
    {1595, 347, 2, 4 },
    // AMDGPU::V_CMPX_EQ_I64_e32_vi - 89
    {1595, 351, 2, 4 },
    // AMDGPU::V_CMPX_EQ_U16_e32_gfx10 - 90
    {1616, 355, 2, 3 },
    // AMDGPU::V_CMPX_EQ_U16_e32_vi - 91
    {1616, 358, 2, 4 },
    // AMDGPU::V_CMPX_EQ_U32_e32_gfx10 - 92
    {1637, 362, 2, 3 },
    // AMDGPU::V_CMPX_EQ_U32_e32_gfx6_gfx7 - 93
    {1637, 365, 2, 4 },
    // AMDGPU::V_CMPX_EQ_U32_e32_vi - 94
    {1637, 369, 2, 4 },
    // AMDGPU::V_CMPX_EQ_U64_e32_gfx10 - 95
    {1658, 373, 2, 3 },
    // AMDGPU::V_CMPX_EQ_U64_e32_gfx6_gfx7 - 96
    {1658, 376, 2, 4 },
    // AMDGPU::V_CMPX_EQ_U64_e32_vi - 97
    {1658, 380, 2, 4 },
    // AMDGPU::V_CMPX_F_F16_e32_gfx10 - 98
    {1679, 384, 2, 3 },
    // AMDGPU::V_CMPX_F_F16_e32_vi - 99
    {1679, 387, 2, 4 },
    // AMDGPU::V_CMPX_F_F32_e32_gfx10 - 100
    {1699, 391, 2, 3 },
    // AMDGPU::V_CMPX_F_F32_e32_gfx6_gfx7 - 101
    {1699, 394, 2, 4 },
    // AMDGPU::V_CMPX_F_F32_e32_vi - 102
    {1699, 398, 2, 4 },
    // AMDGPU::V_CMPX_F_F64_e32_gfx10 - 103
    {1719, 402, 2, 3 },
    // AMDGPU::V_CMPX_F_F64_e32_gfx6_gfx7 - 104
    {1719, 405, 2, 4 },
    // AMDGPU::V_CMPX_F_F64_e32_vi - 105
    {1719, 409, 2, 4 },
    // AMDGPU::V_CMPX_F_I16_e32_vi - 106
    {1739, 413, 2, 4 },
    // AMDGPU::V_CMPX_F_I32_e32_gfx10 - 107
    {1759, 417, 2, 3 },
    // AMDGPU::V_CMPX_F_I32_e32_gfx6_gfx7 - 108
    {1759, 420, 2, 4 },
    // AMDGPU::V_CMPX_F_I32_e32_vi - 109
    {1759, 424, 2, 4 },
    // AMDGPU::V_CMPX_F_I64_e32_gfx10 - 110
    {1779, 428, 2, 3 },
    // AMDGPU::V_CMPX_F_I64_e32_gfx6_gfx7 - 111
    {1779, 431, 2, 4 },
    // AMDGPU::V_CMPX_F_I64_e32_vi - 112
    {1779, 435, 2, 4 },
    // AMDGPU::V_CMPX_F_U16_e32_vi - 113
    {1799, 439, 2, 4 },
    // AMDGPU::V_CMPX_F_U32_e32_gfx10 - 114
    {1819, 443, 2, 3 },
    // AMDGPU::V_CMPX_F_U32_e32_gfx6_gfx7 - 115
    {1819, 446, 2, 4 },
    // AMDGPU::V_CMPX_F_U32_e32_vi - 116
    {1819, 450, 2, 4 },
    // AMDGPU::V_CMPX_F_U64_e32_gfx10 - 117
    {1839, 454, 2, 3 },
    // AMDGPU::V_CMPX_F_U64_e32_gfx6_gfx7 - 118
    {1839, 457, 2, 4 },
    // AMDGPU::V_CMPX_F_U64_e32_vi - 119
    {1839, 461, 2, 4 },
    // AMDGPU::V_CMPX_GE_F16_e32_gfx10 - 120
    {1859, 465, 2, 3 },
    // AMDGPU::V_CMPX_GE_F16_e32_vi - 121
    {1859, 468, 2, 4 },
    // AMDGPU::V_CMPX_GE_F32_e32_gfx10 - 122
    {1880, 472, 2, 3 },
    // AMDGPU::V_CMPX_GE_F32_e32_gfx6_gfx7 - 123
    {1880, 475, 2, 4 },
    // AMDGPU::V_CMPX_GE_F32_e32_vi - 124
    {1880, 479, 2, 4 },
    // AMDGPU::V_CMPX_GE_F64_e32_gfx10 - 125
    {1901, 483, 2, 3 },
    // AMDGPU::V_CMPX_GE_F64_e32_gfx6_gfx7 - 126
    {1901, 486, 2, 4 },
    // AMDGPU::V_CMPX_GE_F64_e32_vi - 127
    {1901, 490, 2, 4 },
    // AMDGPU::V_CMPX_GE_I16_e32_gfx10 - 128
    {1922, 494, 2, 3 },
    // AMDGPU::V_CMPX_GE_I16_e32_vi - 129
    {1922, 497, 2, 4 },
    // AMDGPU::V_CMPX_GE_I32_e32_gfx10 - 130
    {1943, 501, 2, 3 },
    // AMDGPU::V_CMPX_GE_I32_e32_gfx6_gfx7 - 131
    {1943, 504, 2, 4 },
    // AMDGPU::V_CMPX_GE_I32_e32_vi - 132
    {1943, 508, 2, 4 },
    // AMDGPU::V_CMPX_GE_I64_e32_gfx10 - 133
    {1964, 512, 2, 3 },
    // AMDGPU::V_CMPX_GE_I64_e32_gfx6_gfx7 - 134
    {1964, 515, 2, 4 },
    // AMDGPU::V_CMPX_GE_I64_e32_vi - 135
    {1964, 519, 2, 4 },
    // AMDGPU::V_CMPX_GE_U16_e32_gfx10 - 136
    {1985, 523, 2, 3 },
    // AMDGPU::V_CMPX_GE_U16_e32_vi - 137
    {1985, 526, 2, 4 },
    // AMDGPU::V_CMPX_GE_U32_e32_gfx10 - 138
    {2006, 530, 2, 3 },
    // AMDGPU::V_CMPX_GE_U32_e32_gfx6_gfx7 - 139
    {2006, 533, 2, 4 },
    // AMDGPU::V_CMPX_GE_U32_e32_vi - 140
    {2006, 537, 2, 4 },
    // AMDGPU::V_CMPX_GE_U64_e32_gfx10 - 141
    {2027, 541, 2, 3 },
    // AMDGPU::V_CMPX_GE_U64_e32_gfx6_gfx7 - 142
    {2027, 544, 2, 4 },
    // AMDGPU::V_CMPX_GE_U64_e32_vi - 143
    {2027, 548, 2, 4 },
    // AMDGPU::V_CMPX_GT_F16_e32_gfx10 - 144
    {2048, 552, 2, 3 },
    // AMDGPU::V_CMPX_GT_F16_e32_vi - 145
    {2048, 555, 2, 4 },
    // AMDGPU::V_CMPX_GT_F32_e32_gfx10 - 146
    {2069, 559, 2, 3 },
    // AMDGPU::V_CMPX_GT_F32_e32_gfx6_gfx7 - 147
    {2069, 562, 2, 4 },
    // AMDGPU::V_CMPX_GT_F32_e32_vi - 148
    {2069, 566, 2, 4 },
    // AMDGPU::V_CMPX_GT_F64_e32_gfx10 - 149
    {2090, 570, 2, 3 },
    // AMDGPU::V_CMPX_GT_F64_e32_gfx6_gfx7 - 150
    {2090, 573, 2, 4 },
    // AMDGPU::V_CMPX_GT_F64_e32_vi - 151
    {2090, 577, 2, 4 },
    // AMDGPU::V_CMPX_GT_I16_e32_gfx10 - 152
    {2111, 581, 2, 3 },
    // AMDGPU::V_CMPX_GT_I16_e32_vi - 153
    {2111, 584, 2, 4 },
    // AMDGPU::V_CMPX_GT_I32_e32_gfx10 - 154
    {2132, 588, 2, 3 },
    // AMDGPU::V_CMPX_GT_I32_e32_gfx6_gfx7 - 155
    {2132, 591, 2, 4 },
    // AMDGPU::V_CMPX_GT_I32_e32_vi - 156
    {2132, 595, 2, 4 },
    // AMDGPU::V_CMPX_GT_I64_e32_gfx10 - 157
    {2153, 599, 2, 3 },
    // AMDGPU::V_CMPX_GT_I64_e32_gfx6_gfx7 - 158
    {2153, 602, 2, 4 },
    // AMDGPU::V_CMPX_GT_I64_e32_vi - 159
    {2153, 606, 2, 4 },
    // AMDGPU::V_CMPX_GT_U16_e32_gfx10 - 160
    {2174, 610, 2, 3 },
    // AMDGPU::V_CMPX_GT_U16_e32_vi - 161
    {2174, 613, 2, 4 },
    // AMDGPU::V_CMPX_GT_U32_e32_gfx10 - 162
    {2195, 617, 2, 3 },
    // AMDGPU::V_CMPX_GT_U32_e32_gfx6_gfx7 - 163
    {2195, 620, 2, 4 },
    // AMDGPU::V_CMPX_GT_U32_e32_vi - 164
    {2195, 624, 2, 4 },
    // AMDGPU::V_CMPX_GT_U64_e32_gfx10 - 165
    {2216, 628, 2, 3 },
    // AMDGPU::V_CMPX_GT_U64_e32_gfx6_gfx7 - 166
    {2216, 631, 2, 4 },
    // AMDGPU::V_CMPX_GT_U64_e32_vi - 167
    {2216, 635, 2, 4 },
    // AMDGPU::V_CMPX_LE_F16_e32_gfx10 - 168
    {2237, 639, 2, 3 },
    // AMDGPU::V_CMPX_LE_F16_e32_vi - 169
    {2237, 642, 2, 4 },
    // AMDGPU::V_CMPX_LE_F32_e32_gfx10 - 170
    {2258, 646, 2, 3 },
    // AMDGPU::V_CMPX_LE_F32_e32_gfx6_gfx7 - 171
    {2258, 649, 2, 4 },
    // AMDGPU::V_CMPX_LE_F32_e32_vi - 172
    {2258, 653, 2, 4 },
    // AMDGPU::V_CMPX_LE_F64_e32_gfx10 - 173
    {2279, 657, 2, 3 },
    // AMDGPU::V_CMPX_LE_F64_e32_gfx6_gfx7 - 174
    {2279, 660, 2, 4 },
    // AMDGPU::V_CMPX_LE_F64_e32_vi - 175
    {2279, 664, 2, 4 },
    // AMDGPU::V_CMPX_LE_I16_e32_gfx10 - 176
    {2300, 668, 2, 3 },
    // AMDGPU::V_CMPX_LE_I16_e32_vi - 177
    {2300, 671, 2, 4 },
    // AMDGPU::V_CMPX_LE_I32_e32_gfx10 - 178
    {2321, 675, 2, 3 },
    // AMDGPU::V_CMPX_LE_I32_e32_gfx6_gfx7 - 179
    {2321, 678, 2, 4 },
    // AMDGPU::V_CMPX_LE_I32_e32_vi - 180
    {2321, 682, 2, 4 },
    // AMDGPU::V_CMPX_LE_I64_e32_gfx10 - 181
    {2342, 686, 2, 3 },
    // AMDGPU::V_CMPX_LE_I64_e32_gfx6_gfx7 - 182
    {2342, 689, 2, 4 },
    // AMDGPU::V_CMPX_LE_I64_e32_vi - 183
    {2342, 693, 2, 4 },
    // AMDGPU::V_CMPX_LE_U16_e32_gfx10 - 184
    {2363, 697, 2, 3 },
    // AMDGPU::V_CMPX_LE_U16_e32_vi - 185
    {2363, 700, 2, 4 },
    // AMDGPU::V_CMPX_LE_U32_e32_gfx10 - 186
    {2384, 704, 2, 3 },
    // AMDGPU::V_CMPX_LE_U32_e32_gfx6_gfx7 - 187
    {2384, 707, 2, 4 },
    // AMDGPU::V_CMPX_LE_U32_e32_vi - 188
    {2384, 711, 2, 4 },
    // AMDGPU::V_CMPX_LE_U64_e32_gfx10 - 189
    {2405, 715, 2, 3 },
    // AMDGPU::V_CMPX_LE_U64_e32_gfx6_gfx7 - 190
    {2405, 718, 2, 4 },
    // AMDGPU::V_CMPX_LE_U64_e32_vi - 191
    {2405, 722, 2, 4 },
    // AMDGPU::V_CMPX_LG_F16_e32_gfx10 - 192
    {2426, 726, 2, 3 },
    // AMDGPU::V_CMPX_LG_F16_e32_vi - 193
    {2426, 729, 2, 4 },
    // AMDGPU::V_CMPX_LG_F32_e32_gfx10 - 194
    {2447, 733, 2, 3 },
    // AMDGPU::V_CMPX_LG_F32_e32_gfx6_gfx7 - 195
    {2447, 736, 2, 4 },
    // AMDGPU::V_CMPX_LG_F32_e32_vi - 196
    {2447, 740, 2, 4 },
    // AMDGPU::V_CMPX_LG_F64_e32_gfx10 - 197
    {2468, 744, 2, 3 },
    // AMDGPU::V_CMPX_LG_F64_e32_gfx6_gfx7 - 198
    {2468, 747, 2, 4 },
    // AMDGPU::V_CMPX_LG_F64_e32_vi - 199
    {2468, 751, 2, 4 },
    // AMDGPU::V_CMPX_LT_F16_e32_gfx10 - 200
    {2489, 755, 2, 3 },
    // AMDGPU::V_CMPX_LT_F16_e32_vi - 201
    {2489, 758, 2, 4 },
    // AMDGPU::V_CMPX_LT_F32_e32_gfx10 - 202
    {2510, 762, 2, 3 },
    // AMDGPU::V_CMPX_LT_F32_e32_gfx6_gfx7 - 203
    {2510, 765, 2, 4 },
    // AMDGPU::V_CMPX_LT_F32_e32_vi - 204
    {2510, 769, 2, 4 },
    // AMDGPU::V_CMPX_LT_F64_e32_gfx10 - 205
    {2531, 773, 2, 3 },
    // AMDGPU::V_CMPX_LT_F64_e32_gfx6_gfx7 - 206
    {2531, 776, 2, 4 },
    // AMDGPU::V_CMPX_LT_F64_e32_vi - 207
    {2531, 780, 2, 4 },
    // AMDGPU::V_CMPX_LT_I16_e32_gfx10 - 208
    {2552, 784, 2, 3 },
    // AMDGPU::V_CMPX_LT_I16_e32_vi - 209
    {2552, 787, 2, 4 },
    // AMDGPU::V_CMPX_LT_I32_e32_gfx10 - 210
    {2573, 791, 2, 3 },
    // AMDGPU::V_CMPX_LT_I32_e32_gfx6_gfx7 - 211
    {2573, 794, 2, 4 },
    // AMDGPU::V_CMPX_LT_I32_e32_vi - 212
    {2573, 798, 2, 4 },
    // AMDGPU::V_CMPX_LT_I64_e32_gfx10 - 213
    {2594, 802, 2, 3 },
    // AMDGPU::V_CMPX_LT_I64_e32_gfx6_gfx7 - 214
    {2594, 805, 2, 4 },
    // AMDGPU::V_CMPX_LT_I64_e32_vi - 215
    {2594, 809, 2, 4 },
    // AMDGPU::V_CMPX_LT_U16_e32_gfx10 - 216
    {2615, 813, 2, 3 },
    // AMDGPU::V_CMPX_LT_U16_e32_vi - 217
    {2615, 816, 2, 4 },
    // AMDGPU::V_CMPX_LT_U32_e32_gfx10 - 218
    {2636, 820, 2, 3 },
    // AMDGPU::V_CMPX_LT_U32_e32_gfx6_gfx7 - 219
    {2636, 823, 2, 4 },
    // AMDGPU::V_CMPX_LT_U32_e32_vi - 220
    {2636, 827, 2, 4 },
    // AMDGPU::V_CMPX_LT_U64_e32_gfx10 - 221
    {2657, 831, 2, 3 },
    // AMDGPU::V_CMPX_LT_U64_e32_gfx6_gfx7 - 222
    {2657, 834, 2, 4 },
    // AMDGPU::V_CMPX_LT_U64_e32_vi - 223
    {2657, 838, 2, 4 },
    // AMDGPU::V_CMPX_NEQ_F16_e32_gfx10 - 224
    {2678, 842, 2, 3 },
    // AMDGPU::V_CMPX_NEQ_F16_e32_vi - 225
    {2678, 845, 2, 4 },
    // AMDGPU::V_CMPX_NEQ_F32_e32_gfx10 - 226
    {2700, 849, 2, 3 },
    // AMDGPU::V_CMPX_NEQ_F32_e32_gfx6_gfx7 - 227
    {2700, 852, 2, 4 },
    // AMDGPU::V_CMPX_NEQ_F32_e32_vi - 228
    {2700, 856, 2, 4 },
    // AMDGPU::V_CMPX_NEQ_F64_e32_gfx10 - 229
    {2722, 860, 2, 3 },
    // AMDGPU::V_CMPX_NEQ_F64_e32_gfx6_gfx7 - 230
    {2722, 863, 2, 4 },
    // AMDGPU::V_CMPX_NEQ_F64_e32_vi - 231
    {2722, 867, 2, 4 },
    // AMDGPU::V_CMPX_NE_I16_e32_gfx10 - 232
    {2744, 871, 2, 3 },
    // AMDGPU::V_CMPX_NE_I16_e32_vi - 233
    {2744, 874, 2, 4 },
    // AMDGPU::V_CMPX_NE_I32_e32_gfx10 - 234
    {2765, 878, 2, 3 },
    // AMDGPU::V_CMPX_NE_I32_e32_gfx6_gfx7 - 235
    {2765, 881, 2, 4 },
    // AMDGPU::V_CMPX_NE_I32_e32_vi - 236
    {2765, 885, 2, 4 },
    // AMDGPU::V_CMPX_NE_I64_e32_gfx10 - 237
    {2786, 889, 2, 3 },
    // AMDGPU::V_CMPX_NE_I64_e32_gfx6_gfx7 - 238
    {2786, 892, 2, 4 },
    // AMDGPU::V_CMPX_NE_I64_e32_vi - 239
    {2786, 896, 2, 4 },
    // AMDGPU::V_CMPX_NE_U16_e32_gfx10 - 240
    {2807, 900, 2, 3 },
    // AMDGPU::V_CMPX_NE_U16_e32_vi - 241
    {2807, 903, 2, 4 },
    // AMDGPU::V_CMPX_NE_U32_e32_gfx10 - 242
    {2828, 907, 2, 3 },
    // AMDGPU::V_CMPX_NE_U32_e32_gfx6_gfx7 - 243
    {2828, 910, 2, 4 },
    // AMDGPU::V_CMPX_NE_U32_e32_vi - 244
    {2828, 914, 2, 4 },
    // AMDGPU::V_CMPX_NE_U64_e32_gfx10 - 245
    {2849, 918, 2, 3 },
    // AMDGPU::V_CMPX_NE_U64_e32_gfx6_gfx7 - 246
    {2849, 921, 2, 4 },
    // AMDGPU::V_CMPX_NE_U64_e32_vi - 247
    {2849, 925, 2, 4 },
    // AMDGPU::V_CMPX_NGE_F16_e32_gfx10 - 248
    {2870, 929, 2, 3 },
    // AMDGPU::V_CMPX_NGE_F16_e32_vi - 249
    {2870, 932, 2, 4 },
    // AMDGPU::V_CMPX_NGE_F32_e32_gfx10 - 250
    {2892, 936, 2, 3 },
    // AMDGPU::V_CMPX_NGE_F32_e32_gfx6_gfx7 - 251
    {2892, 939, 2, 4 },
    // AMDGPU::V_CMPX_NGE_F32_e32_vi - 252
    {2892, 943, 2, 4 },
    // AMDGPU::V_CMPX_NGE_F64_e32_gfx10 - 253
    {2914, 947, 2, 3 },
    // AMDGPU::V_CMPX_NGE_F64_e32_gfx6_gfx7 - 254
    {2914, 950, 2, 4 },
    // AMDGPU::V_CMPX_NGE_F64_e32_vi - 255
    {2914, 954, 2, 4 },
    // AMDGPU::V_CMPX_NGT_F16_e32_gfx10 - 256
    {2936, 958, 2, 3 },
    // AMDGPU::V_CMPX_NGT_F16_e32_vi - 257
    {2936, 961, 2, 4 },
    // AMDGPU::V_CMPX_NGT_F32_e32_gfx10 - 258
    {2958, 965, 2, 3 },
    // AMDGPU::V_CMPX_NGT_F32_e32_gfx6_gfx7 - 259
    {2958, 968, 2, 4 },
    // AMDGPU::V_CMPX_NGT_F32_e32_vi - 260
    {2958, 972, 2, 4 },
    // AMDGPU::V_CMPX_NGT_F64_e32_gfx10 - 261
    {2980, 976, 2, 3 },
    // AMDGPU::V_CMPX_NGT_F64_e32_gfx6_gfx7 - 262
    {2980, 979, 2, 4 },
    // AMDGPU::V_CMPX_NGT_F64_e32_vi - 263
    {2980, 983, 2, 4 },
    // AMDGPU::V_CMPX_NLE_F16_e32_gfx10 - 264
    {3002, 987, 2, 3 },
    // AMDGPU::V_CMPX_NLE_F16_e32_vi - 265
    {3002, 990, 2, 4 },
    // AMDGPU::V_CMPX_NLE_F32_e32_gfx10 - 266
    {3024, 994, 2, 3 },
    // AMDGPU::V_CMPX_NLE_F32_e32_gfx6_gfx7 - 267
    {3024, 997, 2, 4 },
    // AMDGPU::V_CMPX_NLE_F32_e32_vi - 268
    {3024, 1001, 2, 4 },
    // AMDGPU::V_CMPX_NLE_F64_e32_gfx10 - 269
    {3046, 1005, 2, 3 },
    // AMDGPU::V_CMPX_NLE_F64_e32_gfx6_gfx7 - 270
    {3046, 1008, 2, 4 },
    // AMDGPU::V_CMPX_NLE_F64_e32_vi - 271
    {3046, 1012, 2, 4 },
    // AMDGPU::V_CMPX_NLG_F16_e32_gfx10 - 272
    {3068, 1016, 2, 3 },
    // AMDGPU::V_CMPX_NLG_F16_e32_vi - 273
    {3068, 1019, 2, 4 },
    // AMDGPU::V_CMPX_NLG_F32_e32_gfx10 - 274
    {3090, 1023, 2, 3 },
    // AMDGPU::V_CMPX_NLG_F32_e32_gfx6_gfx7 - 275
    {3090, 1026, 2, 4 },
    // AMDGPU::V_CMPX_NLG_F32_e32_vi - 276
    {3090, 1030, 2, 4 },
    // AMDGPU::V_CMPX_NLG_F64_e32_gfx10 - 277
    {3112, 1034, 2, 3 },
    // AMDGPU::V_CMPX_NLG_F64_e32_gfx6_gfx7 - 278
    {3112, 1037, 2, 4 },
    // AMDGPU::V_CMPX_NLG_F64_e32_vi - 279
    {3112, 1041, 2, 4 },
    // AMDGPU::V_CMPX_NLT_F16_e32_gfx10 - 280
    {3134, 1045, 2, 3 },
    // AMDGPU::V_CMPX_NLT_F16_e32_vi - 281
    {3134, 1048, 2, 4 },
    // AMDGPU::V_CMPX_NLT_F32_e32_gfx10 - 282
    {3156, 1052, 2, 3 },
    // AMDGPU::V_CMPX_NLT_F32_e32_gfx6_gfx7 - 283
    {3156, 1055, 2, 4 },
    // AMDGPU::V_CMPX_NLT_F32_e32_vi - 284
    {3156, 1059, 2, 4 },
    // AMDGPU::V_CMPX_NLT_F64_e32_gfx10 - 285
    {3178, 1063, 2, 3 },
    // AMDGPU::V_CMPX_NLT_F64_e32_gfx6_gfx7 - 286
    {3178, 1066, 2, 4 },
    // AMDGPU::V_CMPX_NLT_F64_e32_vi - 287
    {3178, 1070, 2, 4 },
    // AMDGPU::V_CMPX_O_F16_e32_gfx10 - 288
    {3200, 1074, 2, 3 },
    // AMDGPU::V_CMPX_O_F16_e32_vi - 289
    {3200, 1077, 2, 4 },
    // AMDGPU::V_CMPX_O_F32_e32_gfx10 - 290
    {3220, 1081, 2, 3 },
    // AMDGPU::V_CMPX_O_F32_e32_gfx6_gfx7 - 291
    {3220, 1084, 2, 4 },
    // AMDGPU::V_CMPX_O_F32_e32_vi - 292
    {3220, 1088, 2, 4 },
    // AMDGPU::V_CMPX_O_F64_e32_gfx10 - 293
    {3240, 1092, 2, 3 },
    // AMDGPU::V_CMPX_O_F64_e32_gfx6_gfx7 - 294
    {3240, 1095, 2, 4 },
    // AMDGPU::V_CMPX_O_F64_e32_vi - 295
    {3240, 1099, 2, 4 },
    // AMDGPU::V_CMPX_TRU_F16_e32_gfx10 - 296
    {3260, 1103, 2, 3 },
    // AMDGPU::V_CMPX_TRU_F16_e32_vi - 297
    {3260, 1106, 2, 4 },
    // AMDGPU::V_CMPX_TRU_F32_e32_gfx10 - 298
    {3282, 1110, 2, 3 },
    // AMDGPU::V_CMPX_TRU_F32_e32_gfx6_gfx7 - 299
    {3282, 1113, 2, 4 },
    // AMDGPU::V_CMPX_TRU_F32_e32_vi - 300
    {3282, 1117, 2, 4 },
    // AMDGPU::V_CMPX_TRU_F64_e32_gfx10 - 301
    {3304, 1121, 2, 3 },
    // AMDGPU::V_CMPX_TRU_F64_e32_gfx6_gfx7 - 302
    {3304, 1124, 2, 4 },
    // AMDGPU::V_CMPX_TRU_F64_e32_vi - 303
    {3304, 1128, 2, 4 },
    // AMDGPU::V_CMPX_T_I16_e32_vi - 304
    {3326, 1132, 2, 4 },
    // AMDGPU::V_CMPX_T_I32_e32_gfx10 - 305
    {3346, 1136, 2, 3 },
    // AMDGPU::V_CMPX_T_I32_e32_gfx6_gfx7 - 306
    {3346, 1139, 2, 4 },
    // AMDGPU::V_CMPX_T_I32_e32_vi - 307
    {3346, 1143, 2, 4 },
    // AMDGPU::V_CMPX_T_I64_e32_gfx10 - 308
    {3366, 1147, 2, 3 },
    // AMDGPU::V_CMPX_T_I64_e32_gfx6_gfx7 - 309
    {3366, 1150, 2, 4 },
    // AMDGPU::V_CMPX_T_I64_e32_vi - 310
    {3366, 1154, 2, 4 },
    // AMDGPU::V_CMPX_T_U16_e32_vi - 311
    {3386, 1158, 2, 4 },
    // AMDGPU::V_CMPX_T_U32_e32_gfx10 - 312
    {3406, 1162, 2, 3 },
    // AMDGPU::V_CMPX_T_U32_e32_gfx6_gfx7 - 313
    {3406, 1165, 2, 4 },
    // AMDGPU::V_CMPX_T_U32_e32_vi - 314
    {3406, 1169, 2, 4 },
    // AMDGPU::V_CMPX_T_U64_e32_gfx10 - 315
    {3426, 1173, 2, 3 },
    // AMDGPU::V_CMPX_T_U64_e32_gfx6_gfx7 - 316
    {3426, 1176, 2, 4 },
    // AMDGPU::V_CMPX_T_U64_e32_vi - 317
    {3426, 1180, 2, 4 },
    // AMDGPU::V_CMPX_U_F16_e32_gfx10 - 318
    {3446, 1184, 2, 3 },
    // AMDGPU::V_CMPX_U_F16_e32_vi - 319
    {3446, 1187, 2, 4 },
    // AMDGPU::V_CMPX_U_F32_e32_gfx10 - 320
    {3466, 1191, 2, 3 },
    // AMDGPU::V_CMPX_U_F32_e32_gfx6_gfx7 - 321
    {3466, 1194, 2, 4 },
    // AMDGPU::V_CMPX_U_F32_e32_vi - 322
    {3466, 1198, 2, 4 },
    // AMDGPU::V_CMPX_U_F64_e32_gfx10 - 323
    {3486, 1202, 2, 3 },
    // AMDGPU::V_CMPX_U_F64_e32_gfx6_gfx7 - 324
    {3486, 1205, 2, 4 },
    // AMDGPU::V_CMPX_U_F64_e32_vi - 325
    {3486, 1209, 2, 4 },
    // AMDGPU::V_CMP_CLASS_F16_e32_gfx10 - 326
    {3506, 1213, 2, 3 },
    // AMDGPU::V_CMP_CLASS_F16_e32_vi - 327
    {3506, 1216, 2, 4 },
    // AMDGPU::V_CMP_CLASS_F32_e32_gfx10 - 328
    {3529, 1220, 2, 3 },
    // AMDGPU::V_CMP_CLASS_F32_e32_gfx6_gfx7 - 329
    {3529, 1223, 2, 4 },
    // AMDGPU::V_CMP_CLASS_F32_e32_vi - 330
    {3529, 1227, 2, 4 },
    // AMDGPU::V_CMP_CLASS_F64_e32_gfx10 - 331
    {3552, 1231, 2, 3 },
    // AMDGPU::V_CMP_CLASS_F64_e32_gfx6_gfx7 - 332
    {3552, 1234, 2, 4 },
    // AMDGPU::V_CMP_CLASS_F64_e32_vi - 333
    {3552, 1238, 2, 4 },
    // AMDGPU::V_CMP_EQ_F16_e32_gfx10 - 334
    {3575, 1242, 2, 3 },
    // AMDGPU::V_CMP_EQ_F16_e32_vi - 335
    {3575, 1245, 2, 4 },
    // AMDGPU::V_CMP_EQ_F32_e32_gfx10 - 336
    {3595, 1249, 2, 3 },
    // AMDGPU::V_CMP_EQ_F32_e32_gfx6_gfx7 - 337
    {3595, 1252, 2, 4 },
    // AMDGPU::V_CMP_EQ_F32_e32_vi - 338
    {3595, 1256, 2, 4 },
    // AMDGPU::V_CMP_EQ_F64_e32_gfx10 - 339
    {3615, 1260, 2, 3 },
    // AMDGPU::V_CMP_EQ_F64_e32_gfx6_gfx7 - 340
    {3615, 1263, 2, 4 },
    // AMDGPU::V_CMP_EQ_F64_e32_vi - 341
    {3615, 1267, 2, 4 },
    // AMDGPU::V_CMP_EQ_I16_e32_gfx10 - 342
    {3635, 1271, 2, 3 },
    // AMDGPU::V_CMP_EQ_I16_e32_vi - 343
    {3635, 1274, 2, 4 },
    // AMDGPU::V_CMP_EQ_I32_e32_gfx10 - 344
    {3655, 1278, 2, 3 },
    // AMDGPU::V_CMP_EQ_I32_e32_gfx6_gfx7 - 345
    {3655, 1281, 2, 4 },
    // AMDGPU::V_CMP_EQ_I32_e32_vi - 346
    {3655, 1285, 2, 4 },
    // AMDGPU::V_CMP_EQ_I64_e32_gfx10 - 347
    {3675, 1289, 2, 3 },
    // AMDGPU::V_CMP_EQ_I64_e32_gfx6_gfx7 - 348
    {3675, 1292, 2, 4 },
    // AMDGPU::V_CMP_EQ_I64_e32_vi - 349
    {3675, 1296, 2, 4 },
    // AMDGPU::V_CMP_EQ_U16_e32_gfx10 - 350
    {3695, 1300, 2, 3 },
    // AMDGPU::V_CMP_EQ_U16_e32_vi - 351
    {3695, 1303, 2, 4 },
    // AMDGPU::V_CMP_EQ_U32_e32_gfx10 - 352
    {3715, 1307, 2, 3 },
    // AMDGPU::V_CMP_EQ_U32_e32_gfx6_gfx7 - 353
    {3715, 1310, 2, 4 },
    // AMDGPU::V_CMP_EQ_U32_e32_vi - 354
    {3715, 1314, 2, 4 },
    // AMDGPU::V_CMP_EQ_U64_e32_gfx10 - 355
    {3735, 1318, 2, 3 },
    // AMDGPU::V_CMP_EQ_U64_e32_gfx6_gfx7 - 356
    {3735, 1321, 2, 4 },
    // AMDGPU::V_CMP_EQ_U64_e32_vi - 357
    {3735, 1325, 2, 4 },
    // AMDGPU::V_CMP_F_F16_e32_gfx10 - 358
    {3755, 1329, 2, 3 },
    // AMDGPU::V_CMP_F_F16_e32_vi - 359
    {3755, 1332, 2, 4 },
    // AMDGPU::V_CMP_F_F32_e32_gfx10 - 360
    {3774, 1336, 2, 3 },
    // AMDGPU::V_CMP_F_F32_e32_gfx6_gfx7 - 361
    {3774, 1339, 2, 4 },
    // AMDGPU::V_CMP_F_F32_e32_vi - 362
    {3774, 1343, 2, 4 },
    // AMDGPU::V_CMP_F_F64_e32_gfx10 - 363
    {3793, 1347, 2, 3 },
    // AMDGPU::V_CMP_F_F64_e32_gfx6_gfx7 - 364
    {3793, 1350, 2, 4 },
    // AMDGPU::V_CMP_F_F64_e32_vi - 365
    {3793, 1354, 2, 4 },
    // AMDGPU::V_CMP_F_I16_e32_vi - 366
    {3812, 1358, 2, 4 },
    // AMDGPU::V_CMP_F_I32_e32_gfx10 - 367
    {3831, 1362, 2, 3 },
    // AMDGPU::V_CMP_F_I32_e32_gfx6_gfx7 - 368
    {3831, 1365, 2, 4 },
    // AMDGPU::V_CMP_F_I32_e32_vi - 369
    {3831, 1369, 2, 4 },
    // AMDGPU::V_CMP_F_I64_e32_gfx10 - 370
    {3850, 1373, 2, 3 },
    // AMDGPU::V_CMP_F_I64_e32_gfx6_gfx7 - 371
    {3850, 1376, 2, 4 },
    // AMDGPU::V_CMP_F_I64_e32_vi - 372
    {3850, 1380, 2, 4 },
    // AMDGPU::V_CMP_F_U16_e32_vi - 373
    {3869, 1384, 2, 4 },
    // AMDGPU::V_CMP_F_U32_e32_gfx10 - 374
    {3888, 1388, 2, 3 },
    // AMDGPU::V_CMP_F_U32_e32_gfx6_gfx7 - 375
    {3888, 1391, 2, 4 },
    // AMDGPU::V_CMP_F_U32_e32_vi - 376
    {3888, 1395, 2, 4 },
    // AMDGPU::V_CMP_F_U64_e32_gfx10 - 377
    {3907, 1399, 2, 3 },
    // AMDGPU::V_CMP_F_U64_e32_gfx6_gfx7 - 378
    {3907, 1402, 2, 4 },
    // AMDGPU::V_CMP_F_U64_e32_vi - 379
    {3907, 1406, 2, 4 },
    // AMDGPU::V_CMP_GE_F16_e32_gfx10 - 380
    {3926, 1410, 2, 3 },
    // AMDGPU::V_CMP_GE_F16_e32_vi - 381
    {3926, 1413, 2, 4 },
    // AMDGPU::V_CMP_GE_F32_e32_gfx10 - 382
    {3946, 1417, 2, 3 },
    // AMDGPU::V_CMP_GE_F32_e32_gfx6_gfx7 - 383
    {3946, 1420, 2, 4 },
    // AMDGPU::V_CMP_GE_F32_e32_vi - 384
    {3946, 1424, 2, 4 },
    // AMDGPU::V_CMP_GE_F64_e32_gfx10 - 385
    {3966, 1428, 2, 3 },
    // AMDGPU::V_CMP_GE_F64_e32_gfx6_gfx7 - 386
    {3966, 1431, 2, 4 },
    // AMDGPU::V_CMP_GE_F64_e32_vi - 387
    {3966, 1435, 2, 4 },
    // AMDGPU::V_CMP_GE_I16_e32_gfx10 - 388
    {3986, 1439, 2, 3 },
    // AMDGPU::V_CMP_GE_I16_e32_vi - 389
    {3986, 1442, 2, 4 },
    // AMDGPU::V_CMP_GE_I32_e32_gfx10 - 390
    {4006, 1446, 2, 3 },
    // AMDGPU::V_CMP_GE_I32_e32_gfx6_gfx7 - 391
    {4006, 1449, 2, 4 },
    // AMDGPU::V_CMP_GE_I32_e32_vi - 392
    {4006, 1453, 2, 4 },
    // AMDGPU::V_CMP_GE_I64_e32_gfx10 - 393
    {4026, 1457, 2, 3 },
    // AMDGPU::V_CMP_GE_I64_e32_gfx6_gfx7 - 394
    {4026, 1460, 2, 4 },
    // AMDGPU::V_CMP_GE_I64_e32_vi - 395
    {4026, 1464, 2, 4 },
    // AMDGPU::V_CMP_GE_U16_e32_gfx10 - 396
    {4046, 1468, 2, 3 },
    // AMDGPU::V_CMP_GE_U16_e32_vi - 397
    {4046, 1471, 2, 4 },
    // AMDGPU::V_CMP_GE_U32_e32_gfx10 - 398
    {4066, 1475, 2, 3 },
    // AMDGPU::V_CMP_GE_U32_e32_gfx6_gfx7 - 399
    {4066, 1478, 2, 4 },
    // AMDGPU::V_CMP_GE_U32_e32_vi - 400
    {4066, 1482, 2, 4 },
    // AMDGPU::V_CMP_GE_U64_e32_gfx10 - 401
    {4086, 1486, 2, 3 },
    // AMDGPU::V_CMP_GE_U64_e32_gfx6_gfx7 - 402
    {4086, 1489, 2, 4 },
    // AMDGPU::V_CMP_GE_U64_e32_vi - 403
    {4086, 1493, 2, 4 },
    // AMDGPU::V_CMP_GT_F16_e32_gfx10 - 404
    {4106, 1497, 2, 3 },
    // AMDGPU::V_CMP_GT_F16_e32_vi - 405
    {4106, 1500, 2, 4 },
    // AMDGPU::V_CMP_GT_F32_e32_gfx10 - 406
    {4126, 1504, 2, 3 },
    // AMDGPU::V_CMP_GT_F32_e32_gfx6_gfx7 - 407
    {4126, 1507, 2, 4 },
    // AMDGPU::V_CMP_GT_F32_e32_vi - 408
    {4126, 1511, 2, 4 },
    // AMDGPU::V_CMP_GT_F64_e32_gfx10 - 409
    {4146, 1515, 2, 3 },
    // AMDGPU::V_CMP_GT_F64_e32_gfx6_gfx7 - 410
    {4146, 1518, 2, 4 },
    // AMDGPU::V_CMP_GT_F64_e32_vi - 411
    {4146, 1522, 2, 4 },
    // AMDGPU::V_CMP_GT_I16_e32_gfx10 - 412
    {4166, 1526, 2, 3 },
    // AMDGPU::V_CMP_GT_I16_e32_vi - 413
    {4166, 1529, 2, 4 },
    // AMDGPU::V_CMP_GT_I32_e32_gfx10 - 414
    {4186, 1533, 2, 3 },
    // AMDGPU::V_CMP_GT_I32_e32_gfx6_gfx7 - 415
    {4186, 1536, 2, 4 },
    // AMDGPU::V_CMP_GT_I32_e32_vi - 416
    {4186, 1540, 2, 4 },
    // AMDGPU::V_CMP_GT_I64_e32_gfx10 - 417
    {4206, 1544, 2, 3 },
    // AMDGPU::V_CMP_GT_I64_e32_gfx6_gfx7 - 418
    {4206, 1547, 2, 4 },
    // AMDGPU::V_CMP_GT_I64_e32_vi - 419
    {4206, 1551, 2, 4 },
    // AMDGPU::V_CMP_GT_U16_e32_gfx10 - 420
    {4226, 1555, 2, 3 },
    // AMDGPU::V_CMP_GT_U16_e32_vi - 421
    {4226, 1558, 2, 4 },
    // AMDGPU::V_CMP_GT_U32_e32_gfx10 - 422
    {4246, 1562, 2, 3 },
    // AMDGPU::V_CMP_GT_U32_e32_gfx6_gfx7 - 423
    {4246, 1565, 2, 4 },
    // AMDGPU::V_CMP_GT_U32_e32_vi - 424
    {4246, 1569, 2, 4 },
    // AMDGPU::V_CMP_GT_U64_e32_gfx10 - 425
    {4266, 1573, 2, 3 },
    // AMDGPU::V_CMP_GT_U64_e32_gfx6_gfx7 - 426
    {4266, 1576, 2, 4 },
    // AMDGPU::V_CMP_GT_U64_e32_vi - 427
    {4266, 1580, 2, 4 },
    // AMDGPU::V_CMP_LE_F16_e32_gfx10 - 428
    {4286, 1584, 2, 3 },
    // AMDGPU::V_CMP_LE_F16_e32_vi - 429
    {4286, 1587, 2, 4 },
    // AMDGPU::V_CMP_LE_F32_e32_gfx10 - 430
    {4306, 1591, 2, 3 },
    // AMDGPU::V_CMP_LE_F32_e32_gfx6_gfx7 - 431
    {4306, 1594, 2, 4 },
    // AMDGPU::V_CMP_LE_F32_e32_vi - 432
    {4306, 1598, 2, 4 },
    // AMDGPU::V_CMP_LE_F64_e32_gfx10 - 433
    {4326, 1602, 2, 3 },
    // AMDGPU::V_CMP_LE_F64_e32_gfx6_gfx7 - 434
    {4326, 1605, 2, 4 },
    // AMDGPU::V_CMP_LE_F64_e32_vi - 435
    {4326, 1609, 2, 4 },
    // AMDGPU::V_CMP_LE_I16_e32_gfx10 - 436
    {4346, 1613, 2, 3 },
    // AMDGPU::V_CMP_LE_I16_e32_vi - 437
    {4346, 1616, 2, 4 },
    // AMDGPU::V_CMP_LE_I32_e32_gfx10 - 438
    {4366, 1620, 2, 3 },
    // AMDGPU::V_CMP_LE_I32_e32_gfx6_gfx7 - 439
    {4366, 1623, 2, 4 },
    // AMDGPU::V_CMP_LE_I32_e32_vi - 440
    {4366, 1627, 2, 4 },
    // AMDGPU::V_CMP_LE_I64_e32_gfx10 - 441
    {4386, 1631, 2, 3 },
    // AMDGPU::V_CMP_LE_I64_e32_gfx6_gfx7 - 442
    {4386, 1634, 2, 4 },
    // AMDGPU::V_CMP_LE_I64_e32_vi - 443
    {4386, 1638, 2, 4 },
    // AMDGPU::V_CMP_LE_U16_e32_gfx10 - 444
    {4406, 1642, 2, 3 },
    // AMDGPU::V_CMP_LE_U16_e32_vi - 445
    {4406, 1645, 2, 4 },
    // AMDGPU::V_CMP_LE_U32_e32_gfx10 - 446
    {4426, 1649, 2, 3 },
    // AMDGPU::V_CMP_LE_U32_e32_gfx6_gfx7 - 447
    {4426, 1652, 2, 4 },
    // AMDGPU::V_CMP_LE_U32_e32_vi - 448
    {4426, 1656, 2, 4 },
    // AMDGPU::V_CMP_LE_U64_e32_gfx10 - 449
    {4446, 1660, 2, 3 },
    // AMDGPU::V_CMP_LE_U64_e32_gfx6_gfx7 - 450
    {4446, 1663, 2, 4 },
    // AMDGPU::V_CMP_LE_U64_e32_vi - 451
    {4446, 1667, 2, 4 },
    // AMDGPU::V_CMP_LG_F16_e32_gfx10 - 452
    {4466, 1671, 2, 3 },
    // AMDGPU::V_CMP_LG_F16_e32_vi - 453
    {4466, 1674, 2, 4 },
    // AMDGPU::V_CMP_LG_F32_e32_gfx10 - 454
    {4486, 1678, 2, 3 },
    // AMDGPU::V_CMP_LG_F32_e32_gfx6_gfx7 - 455
    {4486, 1681, 2, 4 },
    // AMDGPU::V_CMP_LG_F32_e32_vi - 456
    {4486, 1685, 2, 4 },
    // AMDGPU::V_CMP_LG_F64_e32_gfx10 - 457
    {4506, 1689, 2, 3 },
    // AMDGPU::V_CMP_LG_F64_e32_gfx6_gfx7 - 458
    {4506, 1692, 2, 4 },
    // AMDGPU::V_CMP_LG_F64_e32_vi - 459
    {4506, 1696, 2, 4 },
    // AMDGPU::V_CMP_LT_F16_e32_gfx10 - 460
    {4526, 1700, 2, 3 },
    // AMDGPU::V_CMP_LT_F16_e32_vi - 461
    {4526, 1703, 2, 4 },
    // AMDGPU::V_CMP_LT_F32_e32_gfx10 - 462
    {4546, 1707, 2, 3 },
    // AMDGPU::V_CMP_LT_F32_e32_gfx6_gfx7 - 463
    {4546, 1710, 2, 4 },
    // AMDGPU::V_CMP_LT_F32_e32_vi - 464
    {4546, 1714, 2, 4 },
    // AMDGPU::V_CMP_LT_F64_e32_gfx10 - 465
    {4566, 1718, 2, 3 },
    // AMDGPU::V_CMP_LT_F64_e32_gfx6_gfx7 - 466
    {4566, 1721, 2, 4 },
    // AMDGPU::V_CMP_LT_F64_e32_vi - 467
    {4566, 1725, 2, 4 },
    // AMDGPU::V_CMP_LT_I16_e32_gfx10 - 468
    {4586, 1729, 2, 3 },
    // AMDGPU::V_CMP_LT_I16_e32_vi - 469
    {4586, 1732, 2, 4 },
    // AMDGPU::V_CMP_LT_I32_e32_gfx10 - 470
    {4606, 1736, 2, 3 },
    // AMDGPU::V_CMP_LT_I32_e32_gfx6_gfx7 - 471
    {4606, 1739, 2, 4 },
    // AMDGPU::V_CMP_LT_I32_e32_vi - 472
    {4606, 1743, 2, 4 },
    // AMDGPU::V_CMP_LT_I64_e32_gfx10 - 473
    {4626, 1747, 2, 3 },
    // AMDGPU::V_CMP_LT_I64_e32_gfx6_gfx7 - 474
    {4626, 1750, 2, 4 },
    // AMDGPU::V_CMP_LT_I64_e32_vi - 475
    {4626, 1754, 2, 4 },
    // AMDGPU::V_CMP_LT_U16_e32_gfx10 - 476
    {4646, 1758, 2, 3 },
    // AMDGPU::V_CMP_LT_U16_e32_vi - 477
    {4646, 1761, 2, 4 },
    // AMDGPU::V_CMP_LT_U32_e32_gfx10 - 478
    {4666, 1765, 2, 3 },
    // AMDGPU::V_CMP_LT_U32_e32_gfx6_gfx7 - 479
    {4666, 1768, 2, 4 },
    // AMDGPU::V_CMP_LT_U32_e32_vi - 480
    {4666, 1772, 2, 4 },
    // AMDGPU::V_CMP_LT_U64_e32_gfx10 - 481
    {4686, 1776, 2, 3 },
    // AMDGPU::V_CMP_LT_U64_e32_gfx6_gfx7 - 482
    {4686, 1779, 2, 4 },
    // AMDGPU::V_CMP_LT_U64_e32_vi - 483
    {4686, 1783, 2, 4 },
    // AMDGPU::V_CMP_NEQ_F16_e32_gfx10 - 484
    {4706, 1787, 2, 3 },
    // AMDGPU::V_CMP_NEQ_F16_e32_vi - 485
    {4706, 1790, 2, 4 },
    // AMDGPU::V_CMP_NEQ_F32_e32_gfx10 - 486
    {4727, 1794, 2, 3 },
    // AMDGPU::V_CMP_NEQ_F32_e32_gfx6_gfx7 - 487
    {4727, 1797, 2, 4 },
    // AMDGPU::V_CMP_NEQ_F32_e32_vi - 488
    {4727, 1801, 2, 4 },
    // AMDGPU::V_CMP_NEQ_F64_e32_gfx10 - 489
    {4748, 1805, 2, 3 },
    // AMDGPU::V_CMP_NEQ_F64_e32_gfx6_gfx7 - 490
    {4748, 1808, 2, 4 },
    // AMDGPU::V_CMP_NEQ_F64_e32_vi - 491
    {4748, 1812, 2, 4 },
    // AMDGPU::V_CMP_NE_I16_e32_gfx10 - 492
    {4769, 1816, 2, 3 },
    // AMDGPU::V_CMP_NE_I16_e32_vi - 493
    {4769, 1819, 2, 4 },
    // AMDGPU::V_CMP_NE_I32_e32_gfx10 - 494
    {4789, 1823, 2, 3 },
    // AMDGPU::V_CMP_NE_I32_e32_gfx6_gfx7 - 495
    {4789, 1826, 2, 4 },
    // AMDGPU::V_CMP_NE_I32_e32_vi - 496
    {4789, 1830, 2, 4 },
    // AMDGPU::V_CMP_NE_I64_e32_gfx10 - 497
    {4809, 1834, 2, 3 },
    // AMDGPU::V_CMP_NE_I64_e32_gfx6_gfx7 - 498
    {4809, 1837, 2, 4 },
    // AMDGPU::V_CMP_NE_I64_e32_vi - 499
    {4809, 1841, 2, 4 },
    // AMDGPU::V_CMP_NE_U16_e32_gfx10 - 500
    {4829, 1845, 2, 3 },
    // AMDGPU::V_CMP_NE_U16_e32_vi - 501
    {4829, 1848, 2, 4 },
    // AMDGPU::V_CMP_NE_U32_e32_gfx10 - 502
    {4849, 1852, 2, 3 },
    // AMDGPU::V_CMP_NE_U32_e32_gfx6_gfx7 - 503
    {4849, 1855, 2, 4 },
    // AMDGPU::V_CMP_NE_U32_e32_vi - 504
    {4849, 1859, 2, 4 },
    // AMDGPU::V_CMP_NE_U64_e32_gfx10 - 505
    {4869, 1863, 2, 3 },
    // AMDGPU::V_CMP_NE_U64_e32_gfx6_gfx7 - 506
    {4869, 1866, 2, 4 },
    // AMDGPU::V_CMP_NE_U64_e32_vi - 507
    {4869, 1870, 2, 4 },
    // AMDGPU::V_CMP_NGE_F16_e32_gfx10 - 508
    {4889, 1874, 2, 3 },
    // AMDGPU::V_CMP_NGE_F16_e32_vi - 509
    {4889, 1877, 2, 4 },
    // AMDGPU::V_CMP_NGE_F32_e32_gfx10 - 510
    {4910, 1881, 2, 3 },
    // AMDGPU::V_CMP_NGE_F32_e32_gfx6_gfx7 - 511
    {4910, 1884, 2, 4 },
    // AMDGPU::V_CMP_NGE_F32_e32_vi - 512
    {4910, 1888, 2, 4 },
    // AMDGPU::V_CMP_NGE_F64_e32_gfx10 - 513
    {4931, 1892, 2, 3 },
    // AMDGPU::V_CMP_NGE_F64_e32_gfx6_gfx7 - 514
    {4931, 1895, 2, 4 },
    // AMDGPU::V_CMP_NGE_F64_e32_vi - 515
    {4931, 1899, 2, 4 },
    // AMDGPU::V_CMP_NGT_F16_e32_gfx10 - 516
    {4952, 1903, 2, 3 },
    // AMDGPU::V_CMP_NGT_F16_e32_vi - 517
    {4952, 1906, 2, 4 },
    // AMDGPU::V_CMP_NGT_F32_e32_gfx10 - 518
    {4973, 1910, 2, 3 },
    // AMDGPU::V_CMP_NGT_F32_e32_gfx6_gfx7 - 519
    {4973, 1913, 2, 4 },
    // AMDGPU::V_CMP_NGT_F32_e32_vi - 520
    {4973, 1917, 2, 4 },
    // AMDGPU::V_CMP_NGT_F64_e32_gfx10 - 521
    {4994, 1921, 2, 3 },
    // AMDGPU::V_CMP_NGT_F64_e32_gfx6_gfx7 - 522
    {4994, 1924, 2, 4 },
    // AMDGPU::V_CMP_NGT_F64_e32_vi - 523
    {4994, 1928, 2, 4 },
    // AMDGPU::V_CMP_NLE_F16_e32_gfx10 - 524
    {5015, 1932, 2, 3 },
    // AMDGPU::V_CMP_NLE_F16_e32_vi - 525
    {5015, 1935, 2, 4 },
    // AMDGPU::V_CMP_NLE_F32_e32_gfx10 - 526
    {5036, 1939, 2, 3 },
    // AMDGPU::V_CMP_NLE_F32_e32_gfx6_gfx7 - 527
    {5036, 1942, 2, 4 },
    // AMDGPU::V_CMP_NLE_F32_e32_vi - 528
    {5036, 1946, 2, 4 },
    // AMDGPU::V_CMP_NLE_F64_e32_gfx10 - 529
    {5057, 1950, 2, 3 },
    // AMDGPU::V_CMP_NLE_F64_e32_gfx6_gfx7 - 530
    {5057, 1953, 2, 4 },
    // AMDGPU::V_CMP_NLE_F64_e32_vi - 531
    {5057, 1957, 2, 4 },
    // AMDGPU::V_CMP_NLG_F16_e32_gfx10 - 532
    {5078, 1961, 2, 3 },
    // AMDGPU::V_CMP_NLG_F16_e32_vi - 533
    {5078, 1964, 2, 4 },
    // AMDGPU::V_CMP_NLG_F32_e32_gfx10 - 534
    {5099, 1968, 2, 3 },
    // AMDGPU::V_CMP_NLG_F32_e32_gfx6_gfx7 - 535
    {5099, 1971, 2, 4 },
    // AMDGPU::V_CMP_NLG_F32_e32_vi - 536
    {5099, 1975, 2, 4 },
    // AMDGPU::V_CMP_NLG_F64_e32_gfx10 - 537
    {5120, 1979, 2, 3 },
    // AMDGPU::V_CMP_NLG_F64_e32_gfx6_gfx7 - 538
    {5120, 1982, 2, 4 },
    // AMDGPU::V_CMP_NLG_F64_e32_vi - 539
    {5120, 1986, 2, 4 },
    // AMDGPU::V_CMP_NLT_F16_e32_gfx10 - 540
    {5141, 1990, 2, 3 },
    // AMDGPU::V_CMP_NLT_F16_e32_vi - 541
    {5141, 1993, 2, 4 },
    // AMDGPU::V_CMP_NLT_F32_e32_gfx10 - 542
    {5162, 1997, 2, 3 },
    // AMDGPU::V_CMP_NLT_F32_e32_gfx6_gfx7 - 543
    {5162, 2000, 2, 4 },
    // AMDGPU::V_CMP_NLT_F32_e32_vi - 544
    {5162, 2004, 2, 4 },
    // AMDGPU::V_CMP_NLT_F64_e32_gfx10 - 545
    {5183, 2008, 2, 3 },
    // AMDGPU::V_CMP_NLT_F64_e32_gfx6_gfx7 - 546
    {5183, 2011, 2, 4 },
    // AMDGPU::V_CMP_NLT_F64_e32_vi - 547
    {5183, 2015, 2, 4 },
    // AMDGPU::V_CMP_O_F16_e32_gfx10 - 548
    {5204, 2019, 2, 3 },
    // AMDGPU::V_CMP_O_F16_e32_vi - 549
    {5204, 2022, 2, 4 },
    // AMDGPU::V_CMP_O_F32_e32_gfx10 - 550
    {5223, 2026, 2, 3 },
    // AMDGPU::V_CMP_O_F32_e32_gfx6_gfx7 - 551
    {5223, 2029, 2, 4 },
    // AMDGPU::V_CMP_O_F32_e32_vi - 552
    {5223, 2033, 2, 4 },
    // AMDGPU::V_CMP_O_F64_e32_gfx10 - 553
    {5242, 2037, 2, 3 },
    // AMDGPU::V_CMP_O_F64_e32_gfx6_gfx7 - 554
    {5242, 2040, 2, 4 },
    // AMDGPU::V_CMP_O_F64_e32_vi - 555
    {5242, 2044, 2, 4 },
    // AMDGPU::V_CMP_TRU_F16_e32_gfx10 - 556
    {5261, 2048, 2, 3 },
    // AMDGPU::V_CMP_TRU_F16_e32_vi - 557
    {5261, 2051, 2, 4 },
    // AMDGPU::V_CMP_TRU_F32_e32_gfx10 - 558
    {5282, 2055, 2, 3 },
    // AMDGPU::V_CMP_TRU_F32_e32_gfx6_gfx7 - 559
    {5282, 2058, 2, 4 },
    // AMDGPU::V_CMP_TRU_F32_e32_vi - 560
    {5282, 2062, 2, 4 },
    // AMDGPU::V_CMP_TRU_F64_e32_gfx10 - 561
    {5303, 2066, 2, 3 },
    // AMDGPU::V_CMP_TRU_F64_e32_gfx6_gfx7 - 562
    {5303, 2069, 2, 4 },
    // AMDGPU::V_CMP_TRU_F64_e32_vi - 563
    {5303, 2073, 2, 4 },
    // AMDGPU::V_CMP_T_I16_e32_vi - 564
    {5324, 2077, 2, 4 },
    // AMDGPU::V_CMP_T_I32_e32_gfx10 - 565
    {5343, 2081, 2, 3 },
    // AMDGPU::V_CMP_T_I32_e32_gfx6_gfx7 - 566
    {5343, 2084, 2, 4 },
    // AMDGPU::V_CMP_T_I32_e32_vi - 567
    {5343, 2088, 2, 4 },
    // AMDGPU::V_CMP_T_I64_e32_gfx10 - 568
    {5362, 2092, 2, 3 },
    // AMDGPU::V_CMP_T_I64_e32_gfx6_gfx7 - 569
    {5362, 2095, 2, 4 },
    // AMDGPU::V_CMP_T_I64_e32_vi - 570
    {5362, 2099, 2, 4 },
    // AMDGPU::V_CMP_T_U16_e32_vi - 571
    {5381, 2103, 2, 4 },
    // AMDGPU::V_CMP_T_U32_e32_gfx10 - 572
    {5400, 2107, 2, 3 },
    // AMDGPU::V_CMP_T_U32_e32_gfx6_gfx7 - 573
    {5400, 2110, 2, 4 },
    // AMDGPU::V_CMP_T_U32_e32_vi - 574
    {5400, 2114, 2, 4 },
    // AMDGPU::V_CMP_T_U64_e32_gfx10 - 575
    {5419, 2118, 2, 3 },
    // AMDGPU::V_CMP_T_U64_e32_gfx6_gfx7 - 576
    {5419, 2121, 2, 4 },
    // AMDGPU::V_CMP_T_U64_e32_vi - 577
    {5419, 2125, 2, 4 },
    // AMDGPU::V_CMP_U_F16_e32_gfx10 - 578
    {5438, 2129, 2, 3 },
    // AMDGPU::V_CMP_U_F16_e32_vi - 579
    {5438, 2132, 2, 4 },
    // AMDGPU::V_CMP_U_F32_e32_gfx10 - 580
    {5457, 2136, 2, 3 },
    // AMDGPU::V_CMP_U_F32_e32_gfx6_gfx7 - 581
    {5457, 2139, 2, 4 },
    // AMDGPU::V_CMP_U_F32_e32_vi - 582
    {5457, 2143, 2, 4 },
    // AMDGPU::V_CMP_U_F64_e32_gfx10 - 583
    {5476, 2147, 2, 3 },
    // AMDGPU::V_CMP_U_F64_e32_gfx6_gfx7 - 584
    {5476, 2150, 2, 4 },
    // AMDGPU::V_CMP_U_F64_e32_vi - 585
    {5476, 2154, 2, 4 },
    // AMDGPU::V_CVT_PKACCUM_U8_F32_e64_vi - 586
    {5495, 2158, 6, 8 },
    // AMDGPU::V_CVT_PKNORM_I16_F32_e64_vi - 587
    {5527, 2166, 6, 8 },
    // AMDGPU::V_CVT_PKNORM_U16_F32_e64_vi - 588
    {5559, 2174, 6, 8 },
    // AMDGPU::V_CVT_PKRTZ_F16_F32_e64_vi - 589
    {5591, 2182, 7, 9 },
    // AMDGPU::V_LDEXP_F32_e64_vi - 590
    {5622, 2191, 7, 9 },
    // AMDGPU::V_SUBREV_CO_U32_e32_gfx9 - 591
    {5645, 2200, 3, 6 },
    {5645, 2206, 3, 6 },
    // AMDGPU::V_SUB_CO_U32_e32_gfx9 - 593
    {5674, 2212, 3, 6 },
    {5674, 2218, 3, 6 },
  };

  static const AliasPatternCond Conds[] = {
    // (V_ADD_CO_U32_e32_gfx9 anonymous_7123:$vdst, VSrc_b32:$src0, VGPR_32:$src1) - 0
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureWavefrontSize32},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX9Insts},
    // (V_ADD_CO_U32_e32_gfx9 anonymous_7123:$vdst, VSrc_b32:$src0, VGPR_32:$src1) - 6
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureWavefrontSize64},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX9Insts},
    // (V_CMPSX_EQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 12
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_EQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 16
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_F_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 20
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_F_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 24
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_GE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 28
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_GE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 32
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_GT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 36
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_GT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 40
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_LE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 44
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_LE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 48
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_LG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 52
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_LG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 56
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_LT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 60
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_LT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 64
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NEQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 68
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NEQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 72
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NGE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 76
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NGE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 80
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NGT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 84
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NGT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 88
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NLE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 92
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NLE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 96
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NLG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 100
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NLG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 104
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NLT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 108
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_NLT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 112
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_O_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 116
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_O_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 120
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_TRU_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 124
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_TRU_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 128
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_U_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 132
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPSX_U_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 136
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_EQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 140
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_EQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 144
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_F_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 148
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_F_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 152
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_GE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 156
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_GE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 160
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_GT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 164
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_GT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 168
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_LE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 172
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_LE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 176
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_LG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 180
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_LG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 184
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_LT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 188
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_LT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 192
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NEQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 196
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NEQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 200
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NGE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 204
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NGE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 208
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NGT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 212
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NGT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 216
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NLE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 220
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NLE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 224
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NLG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 228
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NLG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 232
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NLT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 236
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_NLT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 240
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_O_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 244
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_O_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 248
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_TRU_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 252
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_TRU_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 256
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_U_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 260
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPS_U_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 264
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_CLASS_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 268
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_CLASS_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 271
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_CLASS_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 275
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_CLASS_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 278
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_CLASS_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 282
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_CLASS_F64_e32_gfx10 VSrc_f64:$src0, VGPR_32:$src1) - 286
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_CLASS_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VGPR_32:$src1) - 289
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_CLASS_F64_e32_vi VSrc_f64:$src0, VGPR_32:$src1) - 293
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 297
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 300
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 304
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 307
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 311
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 315
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 318
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 322
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 326
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 329
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 333
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 336
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 340
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 344
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 347
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 351
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 355
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 358
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 362
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 365
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 369
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_EQ_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 373
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 376
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_EQ_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 380
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 384
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 387
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 391
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 394
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 398
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 402
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 405
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 409
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 413
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 417
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 420
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 424
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 428
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 431
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 435
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 439
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 443
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 446
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 450
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_F_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 454
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 457
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_F_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 461
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 465
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 468
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 472
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 475
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 479
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 483
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 486
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 490
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 494
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 497
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 501
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 504
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 508
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 512
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 515
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 519
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 523
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 526
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 530
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 533
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 537
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GE_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 541
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 544
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GE_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 548
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 552
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 555
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 559
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 562
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 566
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 570
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 573
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 577
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 581
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 584
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 588
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 591
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 595
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 599
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 602
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 606
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 610
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 613
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 617
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 620
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 624
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_GT_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 628
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 631
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_GT_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 635
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 639
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 642
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 646
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 649
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 653
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 657
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 660
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 664
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 668
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 671
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 675
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 678
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 682
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 686
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 689
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 693
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 697
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 700
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 704
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 707
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 711
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LE_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 715
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 718
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LE_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 722
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LG_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 726
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LG_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 729
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LG_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 733
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 736
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LG_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 740
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LG_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 744
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 747
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LG_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 751
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 755
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 758
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 762
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 765
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 769
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 773
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 776
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 780
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 784
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 787
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 791
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 794
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 798
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 802
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 805
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 809
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 813
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 816
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 820
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 823
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 827
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_LT_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 831
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 834
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_LT_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 838
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NEQ_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 842
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NEQ_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 845
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NEQ_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 849
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NEQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 852
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NEQ_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 856
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NEQ_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 860
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NEQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 863
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NEQ_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 867
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NE_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 871
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 874
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NE_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 878
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 881
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 885
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NE_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 889
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 892
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 896
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NE_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 900
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 903
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NE_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 907
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 910
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 914
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NE_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 918
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 921
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NE_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 925
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NGE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 929
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 932
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NGE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 936
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 939
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 943
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NGE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 947
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 950
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 954
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NGT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 958
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 961
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NGT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 965
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 968
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 972
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NGT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 976
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 979
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NGT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 983
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 987
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 990
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 994
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 997
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1001
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1005
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1008
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1012
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLG_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1016
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLG_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1019
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLG_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1023
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1026
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLG_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1030
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLG_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1034
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1037
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLG_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1041
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1045
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1048
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1052
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1055
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1059
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_NLT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1063
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1066
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_NLT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1070
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_O_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1074
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_O_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1077
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_O_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1081
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_O_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1084
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_O_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1088
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_O_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1092
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_O_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1095
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_O_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1099
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_TRU_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1103
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_TRU_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1106
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_TRU_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1110
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_TRU_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1113
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_TRU_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1117
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_TRU_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1121
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_TRU_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1124
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_TRU_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1128
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_T_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1132
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_T_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1136
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1139
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1143
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_T_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1147
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1150
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1154
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_T_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1158
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_T_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1162
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1165
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1169
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_T_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1173
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1176
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_T_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1180
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_U_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1184
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_U_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1187
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_U_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1191
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_U_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1194
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_U_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1198
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMPX_U_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1202
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_U_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1205
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMPX_U_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1209
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_CLASS_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1213
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_CLASS_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1216
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_CLASS_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1220
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_CLASS_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1223
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_CLASS_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1227
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_CLASS_F64_e32_gfx10 VSrc_f64:$src0, VGPR_32:$src1) - 1231
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_CLASS_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VGPR_32:$src1) - 1234
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_CLASS_F64_e32_vi VSrc_f64:$src0, VGPR_32:$src1) - 1238
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1242
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1245
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1249
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1252
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1256
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1260
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1263
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1267
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1271
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1274
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1278
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1281
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1285
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1289
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1292
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1296
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1300
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1303
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1307
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1310
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1314
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_EQ_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1318
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1321
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_EQ_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1325
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1329
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1332
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1336
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1339
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1343
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1347
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1350
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1354
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1358
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1362
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1365
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1369
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1373
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1376
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1380
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1384
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1388
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1391
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1395
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_F_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1399
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1402
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_F_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1406
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1410
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1413
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1417
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1420
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1424
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1428
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1431
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1435
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1439
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1442
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1446
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1449
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1453
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1457
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1460
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1464
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1468
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1471
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1475
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1478
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1482
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GE_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1486
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1489
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GE_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1493
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1497
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1500
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1504
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1507
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1511
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1515
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1518
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1522
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1526
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1529
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1533
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1536
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1540
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1544
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1547
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1551
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1555
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1558
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1562
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1565
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1569
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_GT_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1573
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1576
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_GT_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1580
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1584
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1587
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1591
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1594
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1598
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1602
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1605
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1609
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1613
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1616
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1620
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1623
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1627
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1631
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1634
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1638
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1642
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1645
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1649
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1652
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1656
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LE_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1660
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1663
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LE_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1667
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LG_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1671
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LG_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1674
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LG_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1678
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1681
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LG_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1685
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LG_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1689
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1692
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LG_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1696
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1700
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1703
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1707
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1710
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1714
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1718
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1721
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1725
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1729
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1732
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1736
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1739
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1743
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1747
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1750
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1754
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1758
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1761
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1765
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1768
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1772
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_LT_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1776
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1779
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_LT_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1783
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NEQ_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1787
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NEQ_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1790
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NEQ_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1794
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NEQ_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1797
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NEQ_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1801
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NEQ_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1805
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NEQ_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1808
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NEQ_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1812
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NE_I16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1816
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1819
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NE_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1823
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1826
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1830
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NE_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1834
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1837
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1841
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NE_U16_e32_gfx10 VSrc_b16:$src0, VGPR_32:$src1) - 1845
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 1848
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NE_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 1852
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 1855
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 1859
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NE_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 1863
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 1866
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NE_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 1870
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NGE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1874
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1877
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NGE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1881
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1884
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1888
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NGE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1892
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1895
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1899
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NGT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1903
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1906
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NGT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1910
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1913
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1917
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NGT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1921
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1924
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NGT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1928
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLE_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1932
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLE_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1935
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLE_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1939
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLE_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1942
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLE_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1946
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLE_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1950
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLE_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1953
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLE_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1957
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLG_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1961
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLG_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1964
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLG_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1968
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLG_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 1971
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLG_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 1975
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLG_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 1979
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLG_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 1982
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLG_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 1986
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLT_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 1990
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLT_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 1993
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLT_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 1997
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLT_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 2000
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLT_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 2004
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_NLT_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 2008
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLT_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 2011
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_NLT_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 2015
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_O_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 2019
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_O_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 2022
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_O_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 2026
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_O_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 2029
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_O_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 2033
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_O_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 2037
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_O_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 2040
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_O_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 2044
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_TRU_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 2048
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_TRU_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 2051
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_TRU_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 2055
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_TRU_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 2058
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_TRU_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 2062
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_TRU_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 2066
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_TRU_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 2069
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_TRU_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 2073
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_T_I16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 2077
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_T_I32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 2081
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_I32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 2084
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_I32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 2088
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_T_I64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 2092
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_I64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 2095
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_I64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 2099
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_T_U16_e32_vi VSrc_b16:$src0, VGPR_32:$src1) - 2103
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_T_U32_e32_gfx10 VSrc_b32:$src0, VGPR_32:$src1) - 2107
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_U32_e32_gfx6_gfx7 VSrc_b32:$src0, VGPR_32:$src1) - 2110
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_U32_e32_vi VSrc_b32:$src0, VGPR_32:$src1) - 2114
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_T_U64_e32_gfx10 VSrc_b64:$src0, VReg_64:$src1) - 2118
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_U64_e32_gfx6_gfx7 VSrc_b64:$src0, VReg_64:$src1) - 2121
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_T_U64_e32_vi VSrc_b64:$src0, VReg_64:$src1) - 2125
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_U_F16_e32_gfx10 VSrc_f16:$src0, VGPR_32:$src1) - 2129
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_U_F16_e32_vi VSrc_f16:$src0, VGPR_32:$src1) - 2132
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_U_F32_e32_gfx10 VSrc_f32:$src0, VGPR_32:$src1) - 2136
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_U_F32_e32_gfx6_gfx7 VSrc_f32:$src0, VGPR_32:$src1) - 2139
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_U_F32_e32_vi VSrc_f32:$src0, VGPR_32:$src1) - 2143
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CMP_U_F64_e32_gfx10 VSrc_f64:$src0, VReg_64:$src1) - 2147
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_U_F64_e32_gfx6_gfx7 VSrc_f64:$src0, VReg_64:$src1) - 2150
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_NegFeature, AMDGPU::FeatureGFX10Insts},
    // (V_CMP_U_F64_e32_vi VSrc_f64:$src0, VReg_64:$src1) - 2154
    {AliasPatternCond::K_RegClass, AMDGPU::VS_64RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VReg_64RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CVT_PKACCUM_U8_F32_e64_vi VGPR_32:$dst, 0, VCSrc_f32:$src0, 0, VCSrc_f32:$src1, 0) - 2158
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CVT_PKNORM_I16_F32_e64_vi VGPR_32:$dst, 0, VCSrc_f32:$src0, 0, VCSrc_f32:$src1, 0) - 2166
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CVT_PKNORM_U16_F32_e64_vi VGPR_32:$dst, 0, VCSrc_f32:$src0, 0, VCSrc_f32:$src1, 0) - 2174
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_CVT_PKRTZ_F16_F32_e64_vi VGPR_32:$dst, 0, VCSrc_f32:$src0, 0, VCSrc_f32:$src1, 0, 0) - 2182
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_LDEXP_F32_e64_vi VGPR_32:$dst, 0, VCSrc_f32:$src0, 0, VCSrc_f32:$src1, 0, 0) - 2191
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX8Insts},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    // (V_SUBREV_CO_U32_e32_gfx9 anonymous_7123:$vdst, VSrc_b32:$src0, VGPR_32:$src1) - 2200
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureWavefrontSize32},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX9Insts},
    // (V_SUBREV_CO_U32_e32_gfx9 anonymous_7123:$vdst, VSrc_b32:$src0, VGPR_32:$src1) - 2206
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureWavefrontSize64},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX9Insts},
    // (V_SUB_CO_U32_e32_gfx9 anonymous_7123:$vdst, VSrc_b32:$src0, VGPR_32:$src1) - 2212
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureWavefrontSize32},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX9Insts},
    // (V_SUB_CO_U32_e32_gfx9 anonymous_7123:$vdst, VSrc_b32:$src0, VGPR_32:$src1) - 2218
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VS_32RegClassID},
    {AliasPatternCond::K_RegClass, AMDGPU::VGPR_32RegClassID},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureWavefrontSize64},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGCN3Encoding},
    {AliasPatternCond::K_Feature, AMDGPU::FeatureGFX9Insts},
  };

  static const char AsmStrings[] =
    /* 0 */ "v_add_co_u32 $\xFF\x01\x01, $\x02, $\x03\0"
    /* 26 */ "v_cmpsx_eq_f32 $\x01, $\x02\0"
    /* 48 */ "v_cmpsx_eq_f64 $\x01, $\x02\0"
    /* 70 */ "v_cmpsx_f_f32 $\x01, $\x02\0"
    /* 91 */ "v_cmpsx_f_f64 $\x01, $\x02\0"
    /* 112 */ "v_cmpsx_ge_f32 $\x01, $\x02\0"
    /* 134 */ "v_cmpsx_ge_f64 $\x01, $\x02\0"
    /* 156 */ "v_cmpsx_gt_f32 $\x01, $\x02\0"
    /* 178 */ "v_cmpsx_gt_f64 $\x01, $\x02\0"
    /* 200 */ "v_cmpsx_le_f32 $\x01, $\x02\0"
    /* 222 */ "v_cmpsx_le_f64 $\x01, $\x02\0"
    /* 244 */ "v_cmpsx_lg_f32 $\x01, $\x02\0"
    /* 266 */ "v_cmpsx_lg_f64 $\x01, $\x02\0"
    /* 288 */ "v_cmpsx_lt_f32 $\x01, $\x02\0"
    /* 310 */ "v_cmpsx_lt_f64 $\x01, $\x02\0"
    /* 332 */ "v_cmpsx_neq_f32 $\x01, $\x02\0"
    /* 355 */ "v_cmpsx_neq_f64 $\x01, $\x02\0"
    /* 378 */ "v_cmpsx_nge_f32 $\x01, $\x02\0"
    /* 401 */ "v_cmpsx_nge_f64 $\x01, $\x02\0"
    /* 424 */ "v_cmpsx_ngt_f32 $\x01, $\x02\0"
    /* 447 */ "v_cmpsx_ngt_f64 $\x01, $\x02\0"
    /* 470 */ "v_cmpsx_nle_f32 $\x01, $\x02\0"
    /* 493 */ "v_cmpsx_nle_f64 $\x01, $\x02\0"
    /* 516 */ "v_cmpsx_nlg_f32 $\x01, $\x02\0"
    /* 539 */ "v_cmpsx_nlg_f64 $\x01, $\x02\0"
    /* 562 */ "v_cmpsx_nlt_f32 $\x01, $\x02\0"
    /* 585 */ "v_cmpsx_nlt_f64 $\x01, $\x02\0"
    /* 608 */ "v_cmpsx_o_f32 $\x01, $\x02\0"
    /* 629 */ "v_cmpsx_o_f64 $\x01, $\x02\0"
    /* 650 */ "v_cmpsx_tru_f32 $\x01, $\x02\0"
    /* 673 */ "v_cmpsx_tru_f64 $\x01, $\x02\0"
    /* 696 */ "v_cmpsx_u_f32 $\x01, $\x02\0"
    /* 717 */ "v_cmpsx_u_f64 $\x01, $\x02\0"
    /* 738 */ "v_cmps_eq_f32 $\x01, $\x02\0"
    /* 759 */ "v_cmps_eq_f64 $\x01, $\x02\0"
    /* 780 */ "v_cmps_f_f32 $\x01, $\x02\0"
    /* 800 */ "v_cmps_f_f64 $\x01, $\x02\0"
    /* 820 */ "v_cmps_ge_f32 $\x01, $\x02\0"
    /* 841 */ "v_cmps_ge_f64 $\x01, $\x02\0"
    /* 862 */ "v_cmps_gt_f32 $\x01, $\x02\0"
    /* 883 */ "v_cmps_gt_f64 $\x01, $\x02\0"
    /* 904 */ "v_cmps_le_f32 $\x01, $\x02\0"
    /* 925 */ "v_cmps_le_f64 $\x01, $\x02\0"
    /* 946 */ "v_cmps_lg_f32 $\x01, $\x02\0"
    /* 967 */ "v_cmps_lg_f64 $\x01, $\x02\0"
    /* 988 */ "v_cmps_lt_f32 $\x01, $\x02\0"
    /* 1009 */ "v_cmps_lt_f64 $\x01, $\x02\0"
    /* 1030 */ "v_cmps_neq_f32 $\x01, $\x02\0"
    /* 1052 */ "v_cmps_neq_f64 $\x01, $\x02\0"
    /* 1074 */ "v_cmps_nge_f32 $\x01, $\x02\0"
    /* 1096 */ "v_cmps_nge_f64 $\x01, $\x02\0"
    /* 1118 */ "v_cmps_ngt_f32 $\x01, $\x02\0"
    /* 1140 */ "v_cmps_ngt_f64 $\x01, $\x02\0"
    /* 1162 */ "v_cmps_nle_f32 $\x01, $\x02\0"
    /* 1184 */ "v_cmps_nle_f64 $\x01, $\x02\0"
    /* 1206 */ "v_cmps_nlg_f32 $\x01, $\x02\0"
    /* 1228 */ "v_cmps_nlg_f64 $\x01, $\x02\0"
    /* 1250 */ "v_cmps_nlt_f32 $\x01, $\x02\0"
    /* 1272 */ "v_cmps_nlt_f64 $\x01, $\x02\0"
    /* 1294 */ "v_cmps_o_f32 $\x01, $\x02\0"
    /* 1314 */ "v_cmps_o_f64 $\x01, $\x02\0"
    /* 1334 */ "v_cmps_tru_f32 $\x01, $\x02\0"
    /* 1356 */ "v_cmps_tru_f64 $\x01, $\x02\0"
    /* 1378 */ "v_cmps_u_f32 $\x01, $\x02\0"
    /* 1398 */ "v_cmps_u_f64 $\x01, $\x02\0"
    /* 1418 */ "v_cmpx_class_f16 $\x01, $\x02\0"
    /* 1442 */ "v_cmpx_class_f32 $\x01, $\x02\0"
    /* 1466 */ "v_cmpx_class_f64 $\x01, $\x02\0"
    /* 1490 */ "v_cmpx_eq_f16 $\x01, $\x02\0"
    /* 1511 */ "v_cmpx_eq_f32 $\x01, $\x02\0"
    /* 1532 */ "v_cmpx_eq_f64 $\x01, $\x02\0"
    /* 1553 */ "v_cmpx_eq_i16 $\x01, $\x02\0"
    /* 1574 */ "v_cmpx_eq_i32 $\x01, $\x02\0"
    /* 1595 */ "v_cmpx_eq_i64 $\x01, $\x02\0"
    /* 1616 */ "v_cmpx_eq_u16 $\x01, $\x02\0"
    /* 1637 */ "v_cmpx_eq_u32 $\x01, $\x02\0"
    /* 1658 */ "v_cmpx_eq_u64 $\x01, $\x02\0"
    /* 1679 */ "v_cmpx_f_f16 $\x01, $\x02\0"
    /* 1699 */ "v_cmpx_f_f32 $\x01, $\x02\0"
    /* 1719 */ "v_cmpx_f_f64 $\x01, $\x02\0"
    /* 1739 */ "v_cmpx_f_i16 $\x01, $\x02\0"
    /* 1759 */ "v_cmpx_f_i32 $\x01, $\x02\0"
    /* 1779 */ "v_cmpx_f_i64 $\x01, $\x02\0"
    /* 1799 */ "v_cmpx_f_u16 $\x01, $\x02\0"
    /* 1819 */ "v_cmpx_f_u32 $\x01, $\x02\0"
    /* 1839 */ "v_cmpx_f_u64 $\x01, $\x02\0"
    /* 1859 */ "v_cmpx_ge_f16 $\x01, $\x02\0"
    /* 1880 */ "v_cmpx_ge_f32 $\x01, $\x02\0"
    /* 1901 */ "v_cmpx_ge_f64 $\x01, $\x02\0"
    /* 1922 */ "v_cmpx_ge_i16 $\x01, $\x02\0"
    /* 1943 */ "v_cmpx_ge_i32 $\x01, $\x02\0"
    /* 1964 */ "v_cmpx_ge_i64 $\x01, $\x02\0"
    /* 1985 */ "v_cmpx_ge_u16 $\x01, $\x02\0"
    /* 2006 */ "v_cmpx_ge_u32 $\x01, $\x02\0"
    /* 2027 */ "v_cmpx_ge_u64 $\x01, $\x02\0"
    /* 2048 */ "v_cmpx_gt_f16 $\x01, $\x02\0"
    /* 2069 */ "v_cmpx_gt_f32 $\x01, $\x02\0"
    /* 2090 */ "v_cmpx_gt_f64 $\x01, $\x02\0"
    /* 2111 */ "v_cmpx_gt_i16 $\x01, $\x02\0"
    /* 2132 */ "v_cmpx_gt_i32 $\x01, $\x02\0"
    /* 2153 */ "v_cmpx_gt_i64 $\x01, $\x02\0"
    /* 2174 */ "v_cmpx_gt_u16 $\x01, $\x02\0"
    /* 2195 */ "v_cmpx_gt_u32 $\x01, $\x02\0"
    /* 2216 */ "v_cmpx_gt_u64 $\x01, $\x02\0"
    /* 2237 */ "v_cmpx_le_f16 $\x01, $\x02\0"
    /* 2258 */ "v_cmpx_le_f32 $\x01, $\x02\0"
    /* 2279 */ "v_cmpx_le_f64 $\x01, $\x02\0"
    /* 2300 */ "v_cmpx_le_i16 $\x01, $\x02\0"
    /* 2321 */ "v_cmpx_le_i32 $\x01, $\x02\0"
    /* 2342 */ "v_cmpx_le_i64 $\x01, $\x02\0"
    /* 2363 */ "v_cmpx_le_u16 $\x01, $\x02\0"
    /* 2384 */ "v_cmpx_le_u32 $\x01, $\x02\0"
    /* 2405 */ "v_cmpx_le_u64 $\x01, $\x02\0"
    /* 2426 */ "v_cmpx_lg_f16 $\x01, $\x02\0"
    /* 2447 */ "v_cmpx_lg_f32 $\x01, $\x02\0"
    /* 2468 */ "v_cmpx_lg_f64 $\x01, $\x02\0"
    /* 2489 */ "v_cmpx_lt_f16 $\x01, $\x02\0"
    /* 2510 */ "v_cmpx_lt_f32 $\x01, $\x02\0"
    /* 2531 */ "v_cmpx_lt_f64 $\x01, $\x02\0"
    /* 2552 */ "v_cmpx_lt_i16 $\x01, $\x02\0"
    /* 2573 */ "v_cmpx_lt_i32 $\x01, $\x02\0"
    /* 2594 */ "v_cmpx_lt_i64 $\x01, $\x02\0"
    /* 2615 */ "v_cmpx_lt_u16 $\x01, $\x02\0"
    /* 2636 */ "v_cmpx_lt_u32 $\x01, $\x02\0"
    /* 2657 */ "v_cmpx_lt_u64 $\x01, $\x02\0"
    /* 2678 */ "v_cmpx_neq_f16 $\x01, $\x02\0"
    /* 2700 */ "v_cmpx_neq_f32 $\x01, $\x02\0"
    /* 2722 */ "v_cmpx_neq_f64 $\x01, $\x02\0"
    /* 2744 */ "v_cmpx_ne_i16 $\x01, $\x02\0"
    /* 2765 */ "v_cmpx_ne_i32 $\x01, $\x02\0"
    /* 2786 */ "v_cmpx_ne_i64 $\x01, $\x02\0"
    /* 2807 */ "v_cmpx_ne_u16 $\x01, $\x02\0"
    /* 2828 */ "v_cmpx_ne_u32 $\x01, $\x02\0"
    /* 2849 */ "v_cmpx_ne_u64 $\x01, $\x02\0"
    /* 2870 */ "v_cmpx_nge_f16 $\x01, $\x02\0"
    /* 2892 */ "v_cmpx_nge_f32 $\x01, $\x02\0"
    /* 2914 */ "v_cmpx_nge_f64 $\x01, $\x02\0"
    /* 2936 */ "v_cmpx_ngt_f16 $\x01, $\x02\0"
    /* 2958 */ "v_cmpx_ngt_f32 $\x01, $\x02\0"
    /* 2980 */ "v_cmpx_ngt_f64 $\x01, $\x02\0"
    /* 3002 */ "v_cmpx_nle_f16 $\x01, $\x02\0"
    /* 3024 */ "v_cmpx_nle_f32 $\x01, $\x02\0"
    /* 3046 */ "v_cmpx_nle_f64 $\x01, $\x02\0"
    /* 3068 */ "v_cmpx_nlg_f16 $\x01, $\x02\0"
    /* 3090 */ "v_cmpx_nlg_f32 $\x01, $\x02\0"
    /* 3112 */ "v_cmpx_nlg_f64 $\x01, $\x02\0"
    /* 3134 */ "v_cmpx_nlt_f16 $\x01, $\x02\0"
    /* 3156 */ "v_cmpx_nlt_f32 $\x01, $\x02\0"
    /* 3178 */ "v_cmpx_nlt_f64 $\x01, $\x02\0"
    /* 3200 */ "v_cmpx_o_f16 $\x01, $\x02\0"
    /* 3220 */ "v_cmpx_o_f32 $\x01, $\x02\0"
    /* 3240 */ "v_cmpx_o_f64 $\x01, $\x02\0"
    /* 3260 */ "v_cmpx_tru_f16 $\x01, $\x02\0"
    /* 3282 */ "v_cmpx_tru_f32 $\x01, $\x02\0"
    /* 3304 */ "v_cmpx_tru_f64 $\x01, $\x02\0"
    /* 3326 */ "v_cmpx_t_i16 $\x01, $\x02\0"
    /* 3346 */ "v_cmpx_t_i32 $\x01, $\x02\0"
    /* 3366 */ "v_cmpx_t_i64 $\x01, $\x02\0"
    /* 3386 */ "v_cmpx_t_u16 $\x01, $\x02\0"
    /* 3406 */ "v_cmpx_t_u32 $\x01, $\x02\0"
    /* 3426 */ "v_cmpx_t_u64 $\x01, $\x02\0"
    /* 3446 */ "v_cmpx_u_f16 $\x01, $\x02\0"
    /* 3466 */ "v_cmpx_u_f32 $\x01, $\x02\0"
    /* 3486 */ "v_cmpx_u_f64 $\x01, $\x02\0"
    /* 3506 */ "v_cmp_class_f16 $\x01, $\x02\0"
    /* 3529 */ "v_cmp_class_f32 $\x01, $\x02\0"
    /* 3552 */ "v_cmp_class_f64 $\x01, $\x02\0"
    /* 3575 */ "v_cmp_eq_f16 $\x01, $\x02\0"
    /* 3595 */ "v_cmp_eq_f32 $\x01, $\x02\0"
    /* 3615 */ "v_cmp_eq_f64 $\x01, $\x02\0"
    /* 3635 */ "v_cmp_eq_i16 $\x01, $\x02\0"
    /* 3655 */ "v_cmp_eq_i32 $\x01, $\x02\0"
    /* 3675 */ "v_cmp_eq_i64 $\x01, $\x02\0"
    /* 3695 */ "v_cmp_eq_u16 $\x01, $\x02\0"
    /* 3715 */ "v_cmp_eq_u32 $\x01, $\x02\0"
    /* 3735 */ "v_cmp_eq_u64 $\x01, $\x02\0"
    /* 3755 */ "v_cmp_f_f16 $\x01, $\x02\0"
    /* 3774 */ "v_cmp_f_f32 $\x01, $\x02\0"
    /* 3793 */ "v_cmp_f_f64 $\x01, $\x02\0"
    /* 3812 */ "v_cmp_f_i16 $\x01, $\x02\0"
    /* 3831 */ "v_cmp_f_i32 $\x01, $\x02\0"
    /* 3850 */ "v_cmp_f_i64 $\x01, $\x02\0"
    /* 3869 */ "v_cmp_f_u16 $\x01, $\x02\0"
    /* 3888 */ "v_cmp_f_u32 $\x01, $\x02\0"
    /* 3907 */ "v_cmp_f_u64 $\x01, $\x02\0"
    /* 3926 */ "v_cmp_ge_f16 $\x01, $\x02\0"
    /* 3946 */ "v_cmp_ge_f32 $\x01, $\x02\0"
    /* 3966 */ "v_cmp_ge_f64 $\x01, $\x02\0"
    /* 3986 */ "v_cmp_ge_i16 $\x01, $\x02\0"
    /* 4006 */ "v_cmp_ge_i32 $\x01, $\x02\0"
    /* 4026 */ "v_cmp_ge_i64 $\x01, $\x02\0"
    /* 4046 */ "v_cmp_ge_u16 $\x01, $\x02\0"
    /* 4066 */ "v_cmp_ge_u32 $\x01, $\x02\0"
    /* 4086 */ "v_cmp_ge_u64 $\x01, $\x02\0"
    /* 4106 */ "v_cmp_gt_f16 $\x01, $\x02\0"
    /* 4126 */ "v_cmp_gt_f32 $\x01, $\x02\0"
    /* 4146 */ "v_cmp_gt_f64 $\x01, $\x02\0"
    /* 4166 */ "v_cmp_gt_i16 $\x01, $\x02\0"
    /* 4186 */ "v_cmp_gt_i32 $\x01, $\x02\0"
    /* 4206 */ "v_cmp_gt_i64 $\x01, $\x02\0"
    /* 4226 */ "v_cmp_gt_u16 $\x01, $\x02\0"
    /* 4246 */ "v_cmp_gt_u32 $\x01, $\x02\0"
    /* 4266 */ "v_cmp_gt_u64 $\x01, $\x02\0"
    /* 4286 */ "v_cmp_le_f16 $\x01, $\x02\0"
    /* 4306 */ "v_cmp_le_f32 $\x01, $\x02\0"
    /* 4326 */ "v_cmp_le_f64 $\x01, $\x02\0"
    /* 4346 */ "v_cmp_le_i16 $\x01, $\x02\0"
    /* 4366 */ "v_cmp_le_i32 $\x01, $\x02\0"
    /* 4386 */ "v_cmp_le_i64 $\x01, $\x02\0"
    /* 4406 */ "v_cmp_le_u16 $\x01, $\x02\0"
    /* 4426 */ "v_cmp_le_u32 $\x01, $\x02\0"
    /* 4446 */ "v_cmp_le_u64 $\x01, $\x02\0"
    /* 4466 */ "v_cmp_lg_f16 $\x01, $\x02\0"
    /* 4486 */ "v_cmp_lg_f32 $\x01, $\x02\0"
    /* 4506 */ "v_cmp_lg_f64 $\x01, $\x02\0"
    /* 4526 */ "v_cmp_lt_f16 $\x01, $\x02\0"
    /* 4546 */ "v_cmp_lt_f32 $\x01, $\x02\0"
    /* 4566 */ "v_cmp_lt_f64 $\x01, $\x02\0"
    /* 4586 */ "v_cmp_lt_i16 $\x01, $\x02\0"
    /* 4606 */ "v_cmp_lt_i32 $\x01, $\x02\0"
    /* 4626 */ "v_cmp_lt_i64 $\x01, $\x02\0"
    /* 4646 */ "v_cmp_lt_u16 $\x01, $\x02\0"
    /* 4666 */ "v_cmp_lt_u32 $\x01, $\x02\0"
    /* 4686 */ "v_cmp_lt_u64 $\x01, $\x02\0"
    /* 4706 */ "v_cmp_neq_f16 $\x01, $\x02\0"
    /* 4727 */ "v_cmp_neq_f32 $\x01, $\x02\0"
    /* 4748 */ "v_cmp_neq_f64 $\x01, $\x02\0"
    /* 4769 */ "v_cmp_ne_i16 $\x01, $\x02\0"
    /* 4789 */ "v_cmp_ne_i32 $\x01, $\x02\0"
    /* 4809 */ "v_cmp_ne_i64 $\x01, $\x02\0"
    /* 4829 */ "v_cmp_ne_u16 $\x01, $\x02\0"
    /* 4849 */ "v_cmp_ne_u32 $\x01, $\x02\0"
    /* 4869 */ "v_cmp_ne_u64 $\x01, $\x02\0"
    /* 4889 */ "v_cmp_nge_f16 $\x01, $\x02\0"
    /* 4910 */ "v_cmp_nge_f32 $\x01, $\x02\0"
    /* 4931 */ "v_cmp_nge_f64 $\x01, $\x02\0"
    /* 4952 */ "v_cmp_ngt_f16 $\x01, $\x02\0"
    /* 4973 */ "v_cmp_ngt_f32 $\x01, $\x02\0"
    /* 4994 */ "v_cmp_ngt_f64 $\x01, $\x02\0"
    /* 5015 */ "v_cmp_nle_f16 $\x01, $\x02\0"
    /* 5036 */ "v_cmp_nle_f32 $\x01, $\x02\0"
    /* 5057 */ "v_cmp_nle_f64 $\x01, $\x02\0"
    /* 5078 */ "v_cmp_nlg_f16 $\x01, $\x02\0"
    /* 5099 */ "v_cmp_nlg_f32 $\x01, $\x02\0"
    /* 5120 */ "v_cmp_nlg_f64 $\x01, $\x02\0"
    /* 5141 */ "v_cmp_nlt_f16 $\x01, $\x02\0"
    /* 5162 */ "v_cmp_nlt_f32 $\x01, $\x02\0"
    /* 5183 */ "v_cmp_nlt_f64 $\x01, $\x02\0"
    /* 5204 */ "v_cmp_o_f16 $\x01, $\x02\0"
    /* 5223 */ "v_cmp_o_f32 $\x01, $\x02\0"
    /* 5242 */ "v_cmp_o_f64 $\x01, $\x02\0"
    /* 5261 */ "v_cmp_tru_f16 $\x01, $\x02\0"
    /* 5282 */ "v_cmp_tru_f32 $\x01, $\x02\0"
    /* 5303 */ "v_cmp_tru_f64 $\x01, $\x02\0"
    /* 5324 */ "v_cmp_t_i16 $\x01, $\x02\0"
    /* 5343 */ "v_cmp_t_i32 $\x01, $\x02\0"
    /* 5362 */ "v_cmp_t_i64 $\x01, $\x02\0"
    /* 5381 */ "v_cmp_t_u16 $\x01, $\x02\0"
    /* 5400 */ "v_cmp_t_u32 $\x01, $\x02\0"
    /* 5419 */ "v_cmp_t_u64 $\x01, $\x02\0"
    /* 5438 */ "v_cmp_u_f16 $\x01, $\x02\0"
    /* 5457 */ "v_cmp_u_f32 $\x01, $\x02\0"
    /* 5476 */ "v_cmp_u_f64 $\x01, $\x02\0"
    /* 5495 */ "v_cvt_pkaccum_u8_f32 $\x01, $\x03, $\x05\0"
    /* 5527 */ "v_cvt_pknorm_i16_f32 $\x01, $\x03, $\x05\0"
    /* 5559 */ "v_cvt_pknorm_u16_f32 $\x01, $\x03, $\x05\0"
    /* 5591 */ "v_cvt_pkrtz_f16_f32 $\x01, $\x03, $\x05\0"
    /* 5622 */ "v_ldexp_f32 $\x01, $\x03, $\x05\0"
    /* 5645 */ "v_subrev_co_u32 $\xFF\x01\x01, $\x02, $\x03\0"
    /* 5674 */ "v_sub_co_u32 $\xFF\x01\x01, $\x02, $\x03\0"
  ;

#ifndef NDEBUG
  static struct SortCheck {
    SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
      assert(std::is_sorted(
                 OpToPatterns.begin(), OpToPatterns.end(),
                 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
                   return L.Opcode < R.Opcode;
                 }) &&
             "tablegen failed to sort opcode patterns");
    }
  } sortCheckVar(OpToPatterns);
#endif

  AliasMatchingData M {
    makeArrayRef(OpToPatterns),
    makeArrayRef(Patterns),
    makeArrayRef(Conds),
    StringRef(AsmStrings, array_lengthof(AsmStrings)),
    nullptr,
  };
  const char *AsmString = matchAliasPatterns(MI, &STI, M);
  if (!AsmString) return false;

  unsigned I = 0;
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
         AsmString[I] != '$' && AsmString[I] != '\0')
    ++I;
  OS << '\t' << StringRef(AsmString, I);
  if (AsmString[I] != '\0') {
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
      OS << '\t';
      ++I;
    }
    do {
      if (AsmString[I] == '$') {
        ++I;
        if (AsmString[I] == (char)0xff) {
          ++I;
          int OpIdx = AsmString[I++] - 1;
          int PrintMethodIdx = AsmString[I++] - 1;
          printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, OS);
        } else
          printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
      } else {
        OS << AsmString[I++];
      }
    } while (AsmString[I] != '\0');
  }

  return true;
}

void AMDGPUInstPrinter::printCustomAliasOperand(
         const MCInst *MI, uint64_t Address, unsigned OpIdx,
         unsigned PrintMethodIdx,
         const MCSubtargetInfo &STI,
         raw_ostream &OS) {
  switch (PrintMethodIdx) {
  default:
    llvm_unreachable("Unknown PrintMethod kind");
    break;
  case 0:
    printVOPDst(MI, OpIdx, STI, OS);
    break;
  }
}

#endif // PRINT_ALIAS_INSTR
