---
title: 基于Verilog的数字IC设计方法
date: 2025-01-17 15:37:49
tags: IC
---

## 1. 参考

白栎旸. 数字IC设计入门（微课视频版）[M]. 北京: 清华大学出版社，2023-09-01:第2章.

## 2. 数字器件与Verilog语法

虽然 Foundry 提供的可用元器件种类较多，但数字设计师并不特别在意这些元器件，在其头脑中，只存在 10 种简单元器件：

    与门、或门、非门、异或门、加法器、乘法器、选择器、比较器、移位器、触发器

注意，虽然加法器、乘法器、比较器等元器件可以由逻辑门生成，但是从Verilog常用的表达式来看，一般直接用“+”这个符号表示加法，而很少用门电路去直接搭建。因为现代芯片规模庞大，功能复杂，工程师应该将主要精力投入到重点难题的实现中，而对于如何实现加法器等最底层的问题，应该交给综合步骤自动完成。

基本元器件中不包括除法，因为除法的实现不同于乘法，它受到被除数、除数、商的数值范围限制，有时需要用到迭代等复杂方法实现，还有分母为 0 等异常情况需要报告，所以不属于Verilog中常用的直接运算方式。

务必注意，数字前端写的Verilog仅仅是代码，而非程序，其代码是代替电路图的一种文本语言描述。与或非加乘等指的是元器件。写Verilog时要有电路概貌和时序。

10种数字器件的符号表示及Verilog表示方法见表格：

<figure style="text-align:center;">
<figcaption>10种数字逻辑器件和Verilog表示</figcaption>
TODO
</figure>

真正的元器件库中有很多复杂的元器件，如图所示：

<figure style="text-align:center;">
TODO
<figcaption>复杂元器件示例</figcaption>
</figure>

但是这些元器件都可以看作以上10种基础元器件的组合，不会超出原有的功能范围。所以设计时，头脑中只需要有以上10种元器件。

数字IC设计又称为数字逻辑设计，因为其本身就是逻辑的，只有0和1两种逻辑。

- 组合逻辑：电平输入和电平输出。元器件结构简单，但问题是如果输入含有毛刺，输出就有毛刺。
- 时序逻辑：以时钟为驱动源。一个触发器，在时钟的驱动（边沿触发）下，将 D 输入端的信号送到 Q 端输出。

触发器也可以叫寄存器(register, reg)，因为如果没有时钟驱动，那么Q端会保持原有状态不变，也就寄存了上一次触发时的D端信息。而组合逻辑，输出端是无法寄存信息的。

时序逻辑是数字电路的基础。10 种元器件中，只有触发器属于时序逻辑器件，所以触发器是整个数字电路的基础。从 RTL 的名称可以知晓，RTL 意为寄存器传输层，直译过来就是：从一个触发器的输出到另一个触发器的输入，通过触发器的层层传递，最终实现了一个功能完整的数字电路。

数字电路的时序分析，主要是分析两个触发器之间的路径延迟。

## 可综合的Verilog设计语法

能变成电路的Verilog表达叫做可综合，在设计电路时，只能使用可综合的语法表述。而在仿真时，由于只在计算机上运行，不留片，可使用不能综合的高级语法，以增加语言表达的灵活度和复杂度。

可综合的电路表述只有两种：

- `assign`
- `always`

与门：

```verilog
assign z = a & b;
```

触发器：

```verilog
always @(posedge clk or negedge rst_n)
begin
    if (!rst_n)
        Q <= 0;
    else
        Q <= D;
end
```

符号说明：

  - `<=`: 非阻塞赋值，凡是时序逻辑，都用非阻塞赋值；
  - `=`: 阻塞赋值，凡是组合逻辑，都用阻塞赋值；
  - `@(...)`: 括号中的列表叫敏感列表，意思是，`always`块输出的`Q`对列表中信号保持敏感，如果敏感信号动，则Q也会动。
  - `posedge clk`: 意思是时钟的上升沿；
  - `negedge rst_n`: 意思是时钟的下降沿。

`always`不仅可以表示时序逻辑，也可以表示组合逻辑。如下是与门的另一种表示：

```verilog
always @(*)
begin
    z = a & b;
end
```

其中，`@(*)`中的`*`是省略表述的敏感列表，综合器会自动在`always`块中寻找与输出`z`相关的输入信号，自动填入敏感列表中。本例中，会自动将`a`和`b`作为输入填入。这种让工具自动填入的方式是可靠且推荐的。

Verilog的语法规律：

1. 时序逻辑，必须使用`always`块，并同时使用`<=`非阻塞赋值。在其敏感列表中，必须出现时钟信号的边沿和复位信号的边沿。
2. 组合逻辑，可以使用`assign`，也可以使用`always`块，但是它们的赋值是`=`阻塞赋值。若使用`always`块，则敏感列表中使用`*`。若遇到敏感列表中带有`*`，则可以直接判定为组合逻辑。

再次强调，Verilog的语法表达，描述的都是电路，因此例子中的 `z`、`a`、`b`、`clk`、`rst_n`、`Q`、`D` 都称为信号，在电路中都是实实在在的金属连线，切勿称为变量。


## 对寄存器的深度解读

