# Progetto Reti Logiche 2021-22

Lo scopo del progetto è l’implementazione in VHDL di un modulo che realizza un codificatore convoluzionale con tasso di trasmissione 1/2. 
