 
中 文 摘 要 ： 本計畫之主要目的是在提昇晶片系統（SoC）設計技術及培育
晶片系統設計實作人才。擬利用國家晶片系統設計中心之現
有人力、研發環境、晶片製作與測試服務等各項資源，來建
置 SoC 及異質整合系統之設計、製作及測試環境，並提供給
全國各大學院校師生使用。主要工作內容及執行成果包含兩
項： 
  （一）前瞻 SOC 製程及高頻/異質系統測試環境建置：經
由本計畫之執行，在晶片製程服務方面，已提供 13 種製程服
務並協助各校師生製作晶片 870 顆，可協助學術界發表約
450 篇論文或專利。在前瞻製程開發方面，完成了 65nm 製程
環境建置及 40nm 製程評估與引進，將可對學術界提供更先進
的晶片製程服務，並可以提昇學術界在國際上的競爭力。另
外在建構異質整合晶片驗證及實作環境方面，完成了應用於
60GHz 系統之 RF CMOS 設計範例、CMOS 加速度計感測器 IP
之整合設計驗證範例、高壓功率晶片設計環境、以整合被動
元件（IPD）製程發展晶片級 60GHz 天線之設計環境及 60GHz
頻帶訊號接收系統解調量測環境之建置等五項工作，將可對
學術界提供更完整的異質整合系統設計環境。 
  （二）前瞻 SOC 設計及測試環境建置：完成三維系統整
合技術及平台開發、綠能電子設計及測試環境建置及晶片及
系統設計代工服務機制建立等三項工作。經由本計畫之執
行，將可提供完整及先進之 SoC 設計及測試環境予國內學術
界使用，以加快研發速度與提昇研發品質。 
    本計畫各項工作均已達到預期目標，各項成果也將開放
給各校師生使用，預期經由本計畫之執行能對學術界提供更
優質的晶片系統設計環境與服務，將可提昇學術界的研發能
力與國際競爭力，亦可培育更多優質的設計人才，進而促進
我國設計技術之提升。 
 
中文關鍵詞： 晶片系統設計，異質整合系統設計，智慧電子設計，晶片製
作服務 
英 文 摘 要 ：  
英文關鍵詞：  
 
2 
 
圖目錄 
 
圖一、CIC 近五年晶片製作概況   …………………………………...……………………… 11 
圖二、DFM 驗證軟體評估及 DFM 驗證流程 ………………………………………….…….. 13 
圖三、Global Foundries 40nm 佈局圖及晶片實體圖 …………………………………………... 14 
圖四、新竹區 Security Laboratory 及實驗室標準作業程序 ………………………………........ 14 
圖五、TSMC 電感元件 model 及佈局圖 ………………………………………..…………........ 15 
圖六、ADS 微帶線電磁模擬設定及微帶線佈局圖 ……….…………………………………... 15 
圖七、Sensor IP 設計流程  …………………………………………………………............. 16 
圖八、加速度感測器功能方塊圖  ……………………………………………………………… 17 
圖九、電容式加速度感測器元件  ………………………………........... .………………… 17 
圖十、C-V 轉換電路架構  ………………………...………….………………………………… 17 
圖十一、量測加速度感測器晶片的振動測試機台(Shaker)  …………..……….……………. 18 
圖十二、感測電路量測結果 ……………………………………………………….……………. 18 
圖十三、60V P 型與 N 型功率電晶體布局設計範例  …………………………………………19 
圖十四、60V 轉 5V 及 60V 轉 2.5V 降壓式之線性穩壓器 ……….……………………………19 
圖十五、以 IPD 製程實現之 60GHz 天線及其實驗結果   ………………………………….…19 
圖十六、以 Ansoft HFSS 設計 IPD 天線之流程  …………………………………………….…20 
圖十七、旋轉臂架構及拱架橋架構  ……………………………………………………….……20 
圖十八、60GHz 頻帶訊號接收系統解調量測環境 ……………………………………………21 
圖十九、MorPACK 平台系統架構   ……………………………………………………….……22 
圖二十、處理器核心(CPU)晶片佈局圖與 CPU 基板  ……………………..…………………22 
圖二十一、北橋晶片佈局圖與北橋基板  ……………..………………………………………23 
圖二十二、南橋晶片佈局圖與南橋基板  ………………………..……………………………23 
圖二十三、MorPACK 平台系統載板  …………………………………………………………24 
圖二十四、MorPACK 系統展示  ………………………………………………………………24 
圖二十五、IEEE Spectrum 報導 MorPACK  ……………………….……………………………25 
圖二十六、LED 定電流驅動電路方塊圖  ……………………………………………..…….…26 
圖二十七、Power IC 測試環境 ………………………….………………………………….……27 
圖二十八、低功率電路驗證流程 ……………………………………………………………28 
圖二十九、國內六個團隊之晶片 Layout 圖   …………………………………………….……29 
圖三十、晶片自動化測試系統……………………………………………………………………30 
 
4 
 
壹、 前言  
 
 
  IC設計業是近年來提昇我國經濟發最重要產業之一，相關產值僅次於美國佔全球第二位，
未來仍將是最具競爭力的重要產業。而積體電路及系統設計業所需投資金額較少、水電需求
也較少、較無污染，最符合目前節能減碳之潮流，也是建設台灣為綠色矽島之重要產業。故
提昇我國IC設計前瞻技術及培育IC設計優質人才，乃為我國當前及未來最重要工作之一。 
NSoC國家型計畫在提昇我國IC設計前瞻技術及培育IC設計優質人才方面，已有顯著成
果，對產學研各界均有極大貢獻。99年度為NSoC國家型計畫最後執行年度，預期100年度將
開始執行智慧電子國家型計畫。智慧電子國家型計畫之重點工作包括4C(3C及車用)電子、醫
療電子及綠能電子等。在此二國家型計畫中，晶片及系統設計均為最關鍵的發展重點，故未
來晶片及系統技術提昇及設計人才培育，仍將持續進行。 
為銜接二個國家型計畫之執行，學術界除需要以往的晶片及系統設計、製作及測試環境
建立外，也需要有醫療電子及綠能電子等之設計環境與製程服務。故有必要提前規劃及開發
智慧電子國家型計畫所需的設計及測試環境，並引進相關晶片製程及提供晶片製作服務。 
晶片及系統設計發展之方向，依目前大家之看法可分為二個方向：moer Moore及more 
than Moore。在moer Moore方面，由2008 ISSCC論文發表的相關統計，可看出數位類比及RF 
IC均逐漸往65nm及45nm製程發展。由2009 ISSCC論文發表統計中，顯示RF IC使用
65nm/45nm製程之數量持續成長，類比IC持平，而數位IC則明顯減少。目前CIC提供之製程
服務只到90nm及65nm製程，欲使我國學術界研發能力仍能維持國際競爭力，是應及早引進
及提供45nm或40nm製程服務。但是越先進之製程其晶片製作費用越為昂貴，依我國現有經
費勢必無法大量提供，故往more than Moore方向發展，勢必成為未來發展之重點。 
智慧電子國家型計畫新規劃的工作重點包括車用、醫療、綠能電子，均是往more than 
Moore方向發展。未來，在moer Moore方面，我們應逐步提供45nm或40nm製程服務，但數
量不必太多，在moer than Moore方面，我們應提供更多種類製程以滿足包括醫療與綠能電子
等不同之需求。 
本計畫之主要目的為建立晶片及系統設計、製作及測試環境並提供給學術界使用，以達
成提昇晶片及系統技術及培育晶片及系統設計人才之目標。在本計畫中將運用 CIC 數十位
專職研究人員(含 CIC 主計畫及本國家型計畫聘用人員)，持續建置 SoC 設計、製作及測試環
境，其中包括前瞻 SoC 製程及測試環境、SoC 設計環境、類比與數位晶片測試基礎環境等
之建置。另外，配合智慧電子國家型計畫之規劃及上述 more Moore 及 more than Moore 發展
方向，本計畫將開發並提供 10-12 種製程服務，包含 40nm、MEMS、Bio MEMS、HV 製程
等、將協助各校師生製作 850-1000 顆晶片，並將開發 SoC/醫療電子/綠能電子等設計環境，
提供各校使用。 
 
6 
 
叁、研究方法 
 
  由於本計畫涵蓋範圍相當廣，包括了SOC設計、晶片製作與測試及教育訓練，服
務對象也涵蓋90 幾所學校的數千位師生，如能順利執行將會對國內SOC設計技術之提
昇與設計人才之培育有相當大貢獻。透過本計畫之執行，預期未來可提供完整SOC/IP
實作環境，並可整合及推廣CMOS MEMS及RF相關應用之領域。另外，配合未來智慧
電子國家型計畫之推展，本計畫中將先期開發醫療電子及綠能電子相關的設計技術與
環境，其成果將對智慧電子國家型計畫之執行會有非常大之助益。 
 
本計畫擬完成工作及執行方法如下： 
 
 計畫工作項目一：前瞻SOC製程及高頻/異質系統測試環境建置 
CIC配合SOC國家型計畫發展，於今年度提出之晶片實作計畫，依據如下規劃執行
方向： 
1. 提供MPW 晶片製作服務 
2. 提供65/40nm先進製程環境 
3. 建構異質整合晶片驗證及實作範例 
 
  本計畫之晶片實作環境，包含前瞻及教育性晶片，晶片審查及量測規劃，另將
配合辦理教育訓練，以達到提升產業及人才培育之目的。 
預計完成之工作事項，將依各主要項目分別陳述如下。 
1. 提供MPW晶片製作服務 
99年度相關成果： 
a. 全年提供12種製程、8個審查梯次及約850~1000顆晶片下線。 
b. 引進65nm/40nm CMOS前瞻製程。 
c. 學術界使用晶片製作而發表之相關論文達到350篇以上。 
d. 完成98年度國內、外IC 設計發展之分析及評估報告。 
e. 完成三項新製程之評估報告。 
f. 年度製程之下線率、使用性分析報告。 
 
2. 提供65/40nm先進製程環境 
預計99年度相關成果： 
a. 提供以下製程之reference design於製程服務網頁 
 提供65nm先進製程之基本DFM環境 
 提供65nm/40nm晶片製作與完成40nm設計環境初期驗證 
b. 建立或更新至少三份製程相關技術資料。 
 
3. 建構異質整合晶片驗證及實作範例 
a. 應用於60GHz系統之RF CMOS設計範例 
8 
 
 工作項目二：前瞻 SoC 設計及測試環境建置 
     本工作項目之主要目的是結合本中心晶片及系統設計及測試專職研究人
力與豐富之設計驗證與測試相關軟硬體，以提供國內學術界前瞻 SoC 設計及
測試環境。並進行多項設計驗證與測試技術之引進、整合及推廣，期望能夠加
速國內 SoC 研究發展，達到世界一流水準。 
 
本工作項目包含『三維系統整合技術及平台開發』、『綠能電子設計及測
試環境建置』、『建置晶片及系統設計代工服務機制建立』3個子工作項目。
工作項目內容及預期完成成果分述如下： 
 
(1) 三維系統整合技術及平台開發 
99年度預期成果如下： 
 三維系統開發平台建構與更新 
 完成基於ARM9核心之通用型三維系統平台。 
 開發基於上述平台之Platform-based的設計流程與技術。 
 完成上述平台之測試與展示系統。 
 
(2) 綠能電子設計及測試環境建置 
本工作項目有3項工作重點，分別『Power IC設計環境建置』、『Power IC
測試環境建置』、『低功率SoC設計技術開發』。99年度預期成果如下： 
 Power IC設計環境建置 
 引進Power IC系統分析與系統模擬軟體。 
 建立DC-DC Power IC重要組成元件模型。 
 完成1個DC-DC Power IC實作範例並撰寫相關技術文章。 
 Power IC測試環境建置 
 提昇既有數位及混合訊號晶片及系統測試儀器，使支援DC-DC 
Power IC量測。 
 低功率SoC設計技術開發 
 更新設計自動化軟體，提昇低功率電路驗證能力。 
 完成低功率電路驗證流程開發。 
 
(3) 晶片及系統設計代工服務機制建立 
99年度預期成果如下： 
 完成RTL Sign-off設計服務流程與制度建立。 
 支援學術界5個前瞻研究專案，完成相關晶片設計、製作與量測。 
 
 
 
 
10 
 
其他製程有： 
(13) GIPD製程， 
總計有13種製程服務供學術界使用。 
晶片中心另於2010年成功引進TSMC 65nm製程，2011年引進TSMC 40nm製程，
由於40nm製程將提供製程服務，故65nm製程只有引進而沒有提供製程服務。 
 
表一為晶片中心（CIC）與國外相關機構提供製程服務之比較，由表一中顯示至
2012年，CIC在 CMOS製程方面已與其他國家同樣可以提供40nm製程。在CMOS  MEMS
製程方面CIC則是領先其他單位，CIC是世界上唯一可提供CMOS MEMS及CMOS BioMEMS
製程服務的單位。 
 
表一、晶片中心（CIC）與相關機構製程比較 
類
別 CIC 
美國 歐盟 法國 加拿大 日本 南韓 大陸 
MOSIS EuroPractice CMP CMC VDEC IDEC ICC 
CMOS TSMC 40nm 
TSMC 90nm MS/RF 
TSMC 90nm G 
TSMC 0.18um 
TSMC 0.35um 
UMC 90nm 
TSMC 40nm 
TSMC 55nm 
TSMC 65nm 
IBM 65nm 
GF 65nm 
TSMC 90nm 
IBM 90nm 
TSMC 0.13um 
IBM 0.13um 
GF 0.13um 
TSMC 0.18um 
IBM 0.18um 
AMS 0.18um 
GF 0.18um 
TSMC 0.25um 
IBM 0.25um 
TSMC 0.35um 
AMS 0.35um 
ON Semi 0.35um 
GF 0.35um 
ON Semi 0.5um 
ON Semi 0.7um 
TSMC 40nm 
TSMC 65nm 
UMC 65nm 
TSMC 90nm 
UMC 90nm 
TSMC 0.13um 
UMC 0.13um 
Lfoundry 0.15um 
TSMC 0.18um 
UMC 0.18um 
AMS 0.18um 
TSMC 0.25um 
UMC 0.25um 
ON Semi 0.35um 
AMS 0.35um 
ON Semi 0.5um 
ON Semi 0.6um 
ST 28nm 
ST 40nm 
ST 65nm 
ST 0.13um 
AMS 0.18um 
AMS 0.35um 
ST 28nm 
TSMC 65nm 
TSMC 90nm 
IBM 0.13um 
TSMC 0.18um 
TSMC 0.35um 
AMS 0.35um 
ON Semi 0.5um 
DALSA 0.8um 
ASPLA 90nm 
Hitachi 0.18um 
Rohm Co., Ltd. 
0.35um 
ON Semi 1.2um 
IBM 65nm 
ST 65nm 
Sumsung 65nm 
IBM 90nm 
Anam Electronics 
0.11um  
IBM 0.13um 
ST 0.13um 
Sumsung 0.13um 
Hynix 0.18um 
TowerJazz 0.18um 
Hynix 0.35um 
KEC 0.5um 
TSMC 55nm 
TSMC 65nm 
SMIC 65nm 
GF 65nm 
TSMC 90nm 
SMIC 90nm 
TSMC 0.13um 
SMIC 0.13um 
GF 0.13um 
TSMC 0.18um 
SMIC 0.18um 
GF 0.18um 
TSMC 0.25um 
TSMC 0.35um 
SMIC 0.35um 
GF 0.35um 
 
BiCMOS TSMC 0.18um SiGe 
 
IBM 0.13um SiGe 
IBM 0.18um SiGe 
IBM 0.25um SiGe 
IBM 0.35um SiGe 
AMS 0.35um SiGe 
IBM 0.5um SiGe 
IHP 0.13um SiGe 
IHP 0.25um SiGe 
AMS 0.35um SiGe 
 
ST 0.13um SiGe 
AMS 0.35um SiGe 
  TowerJazz 0.18um TSMC 0.18um 
SiGe 
TSMC 0.35um 
SiGe 
High 
Voltage 
TSMC 0.25um TSMC 0.18um 
IBM 0.18um 
AMS 0.18um 
TSMC 0.35um 
AMS 0.35um 
AMS 0.18um 
AMS 0.35um 
ON Semi 0.7um 
 
AMS 0.18um 
AMS 0.35um 
AMS 0.35um 
DALSA 0.8um 
 Anam Electronics 
0.18um 
Anam Electronics 
0.35um 
TowerJazz 0.18um 
TSMC 0.18um 
TSMC 0.25um 
TSMC 0.35um 
SOI  IBM 32nm 
IBM 45nm 
IBM 0.18um 
Peregrine 0.25um (SOS) 
Peregrine 0.5um (SOS) 
 ST 28nm 
ST 65nm 
ST 0.13um 
 OKI Co. Ltd. 0.15um   
Memory    AMS 0.18um EEPROM / 
Flash 
   TSMC 0.18um 
EmbFlash 
12 
 
表二、99年度學術界發表論文專利數量 
種類 數量 
專利 41 
會議論文 528 
國內期刊論文 18 
國外期刊論文 336 
合計 924 
 
表三、NSOC計畫晶片下線統計(應用本計畫經費的晶片製作成果) 
製程 晶片數 
TN90MSG 55  
TN90RF 100  
D35 86  
SiGe18 16  
T25HV 28  
GIPD 23  
T18 533  
P15 29  
合計 870 
 
 
 
 新製程之評估： 
  為了持續提供學術界完善的晶片實作環境，晶片中心本年度陸續進行三項新製程
之評估，包含 600~800V 高壓製程、0.18um SiGe BiCMOS 製程與 0.1um InGaAs 
PHEMT 製程；相關工作成果說明如下：（1）TSMC 0.18um SiGe BiCMOS 製程已完
成引進，此製程已接替 TSMC 0.35um SiGe BiCMOS 製程，於 100 年度開始提供晶片
製作服務。(2) 0.1um InGaAs PHEMT 製程主要應用領域為 High Performance RF and 
Microwave related circuit，雖然與 P15 製程效能相比效能上有一定程度的提昇，但因
單價比 P15 高上許多, 必須付出昂貴成本，以致原廠目前下線客戶數偏低，因此晶片
中心將持續保持本項製程之評估作業。(3) 600~800V 高壓製程因晶圓廠仍未明確表
達是否提供學術界使用，將持續評估，未來幾個月內情況應會較為明朗。 
 
 
（二）提供65/40nm先進製程環境 
 
（1）提供 65nm 先進製程環境 
晶片中心自 98 年下半年起即開始著手評估 65nm CMOS 製程環境，並順利
14 
 
工作已完成實際下線驗證（如圖三所示）。 
 
 
 
 
 
 
 
 
      圖三、Global Foundries 40nm佈局圖及晶片實體圖 
 
目前TSMC已同意開放40nm製程給學術界使用，晶片中心也引進製程資料
進行設計與驗證，於100年5月開始提供晶片製作服務。因此將不會針對Global 
Foundries 40nm提供晶片製作服務。 
TSMC同意開放40nm製程給學術界使用的條件是：學生需要進到Security 
Laboratory進行設計，所有資料未經同意均不得進出Security Laboratory。為配合
晶圓廠對高階製程 (40nm以下 )之製程資料保護，需建置新竹區之Security 
Laboratory，經由本計畫購置伺服器、終端機、封閉網路等硬體設備後，已建置
完成可提供25席座位之Security Laboratory（如圖四所示)。同時也規劃建置SL
設計環境與使用規範，包含製程技術資料，設計模擬環境設定、檔案匯出/入、
技術支援、門禁管理等，以提供完善之設計環境與平台給學術界申請使用。 
 
 
 
 
 
 
 
 
 
 
    圖四、新竹區Security Laboratory及實驗室標準作業程序 
 
(3) 建立三份製程相關技術資料 
在評估引進國外Global Foundries 40nm製程過程中，本中心人員發現製程廠
商提供之製程選項與設計環境完整性均有待強化。為達成提早驗證製程環境之
目標，同時協助學術團隊完成設計驗證，本中心人員完成了適用於Global 
16 
 
不一樣之跨領域之需求，要同時找到又懂得MEMS製程，又懂機械設計與類比及數
位電路設計的人相對不多，因而對非Sensor IP之設計公司而言，要獨自設計感測器
之讀取電路會遇到瓶頸。除此之外，異質整合時的設計跟模擬經驗也不是傳統IC設
計公司之專長。此外，往往對一個最佳化的感測器設計而言，感測器特性往往需要
後端電路以予修正或甚至是操作在閉迴路狀態，而也只有Sensor IP設計公司才能解
決。故對於Sensor IP而言，最佳的解決方案是Sensor IP同時包含了感測微結構跟讀
取電路，其輸出訊號已是處理過的類比或甚至是數位訊號。 
在感測器跟讀取電路的設計上，由於其橫跨了不同物理量，如何有效正確地做
共同模擬(co-simulation)，對EDA軟體公司來說一直是一個挑戰。除此之外，設計好
的IP如何加以包裝以提供使用者能夠去評估跟模擬此一Sensor IP，而又不會洩露整
個設計的細節，對IP提供者來說也是一個重要的課題。一般都會以一個行為描述的
模型來取代真實的設計檔案，而用來描述感測器行為的語言還必須兼顧後端電路模
擬軟體的相容性。在後面的設計範例中，我們採用由上而下的設計方法以有效率地
實現設計階段的模擬，並用Verilog-AMS來模擬整個G-Sensor IP的動作。Verilog-AMS
是一種廣泛被很多EDA軟體所支援的一種行為描述語言，我們用來描述G-Sensor機
械運動的結果以及類比電路的動作，此一模型可以提供給後段設計者跟他們的電路
設計軟體作鏈結以方便作整個系統模擬。詳細之Sensor IP設計流程如圖七所示。 
 
圖七、Sensor IP 設計流程  
如圖八所示，一個簡單的電容式加速度感測器包含兩大部分：機械結構跟讀取
電路。而機械結構部份是由一個質量塊(Mass)、彈簧(Spring)跟電容(Sensing Capacitor)
所構成(如圖九所示)，質量塊跟彈簧是用來對於當物體產生加速度運動時做出相對
應的位移運動所需，而指叉狀電容結構會隨質量塊之運動而有不一樣交連面積因而
產生電容值變化。讀取電路部份的話，其最主要的功能即是去擷取並放大指叉狀電
容產生的微小電容值變化量，並以電壓的形式為輸出以供下一級的類比/數位轉換器
輸入之用。 
System Specification
Behavior Modeling
(Micro-Mechanical & Electrical)
MEMS Design
Circuit Design
(Behavior MEMS Model)
Fabrication & Test
Integration & Co-Sim Micromechanical DeviceElectrical Device
Parameter
Extraction
Parameter
Extraction
modelingdesign modelingdesign
18 
 
化已提供讀取電路驗證之用。感測電路之模擬結果在接近最大輸入界線時，輸出
仍具有12+位元(77dB)線性度以上之輸出能力。 
目前CIC所進行的加速度感測器IP設計採用0.18μm CMOS MEMS製程平台作
開發。加速度晶片的特性量測乃經由bond-wire的打線封裝方式並整合至PCB，最
後固定至加速度計量測機台(Shaker)的治具上(如圖十一所示)進行振動量測分析。
圖十二為感測電路針對1G與6G值外力對晶片做振動測試所量測的類比電壓訊號
輸出結果。由此結果可知，依循 CIC之 Sensor IP設計流程完成的 CMOS加
速度感測器可得到良好之特性。  
 
 
(3) 高壓功率晶片設計環境建置 
依循對高壓功率晶片設計環境的規劃，於本年度陸續完成的工作項目如
下： 
i. 完成TSMC 0.25m 60V BCD製程環境驗證；並99年十月正式協助學界完
成第一梯次IC下線作業，同時提供高壓晶片設計環境與技術諮詢。 
ii. 完成功率電晶體特性量測及建立高壓功率晶片設計環境；在TSMC 
0.25m 60V BCD高壓設計環境中提供學界60V P型與N型常用尺寸之功
 
圖十二、感測電路量測結果(a)1G (b)6G外力對晶片感測類比電壓單端輸出結果 
圖十一、量測加速度感測器晶片的振動測試機台(Shaker) 
(a) (b) 
20 
 
ii. 建立以 Ansoft/HFSS設計60GHz IPD天線之環境及流程（如圖十六所示）。 
 
 
圖十六、以Ansoft HFSS設計IPD天線之流程 
 
iii. 建立晶片級60GHz天線場型量測方法 
為建立晶片級 60GHz 天線場型量測方法，首先依據天線理論進行電波傳輸
損耗及天線輻射場型作為條件，進行電性量測架構之評估及演算；而為兼顧考
量未來能進行 3D 場型量測擴充，則選擇 Spherical Geometry 掃瞄模式進行量測
機構的開發設計，以旋轉臂及拱架橋兩種架構方式作為 60GHz 天線 2D 場型量
測系統機構之開發雛形，其完成設計圖如圖十七所示。未來將持續進行機械結
構之儀控運轉穩定度測試與電性量測技術開發。 
 
     
圖十七、旋轉臂架構及拱架橋架構 
 
（5）建立60GHz頻帶訊號接收系統解調量測環境 
CIC於99年度採購60GHz頻帶訊號接收系統中的降頻與訊號分析儀器，以開發該
頻帶的解調量測系統，圖十八為完整的60GHz頻帶訊號接收系統解調量測儀器環境架
設圖，未來將開放給學術界使用。 
 
 
22 
 
使用，並於 101 年 5 月 31 日舉辦 MorPACK 異質整合系統說明暨經驗分享研討會，此研
討會中，六所大學(七個研發團隊)分享其使用 MorPACK 平台的研究成果並進行海報/實
體展示。 
 
圖十九： MorPACK 平台系統架構 
 
以下分別展示 MorPACK 平台上每個晶片之佈局圖(Layout)以及 MorPACK 模組基板
之實作。圖二十為 MorPACK 平台之處理器核心(CPU)晶片佈局圖以及完成製造之 CPU
基板照片。此 CPU 晶片內含 1 個 ARM926EJ 處理器(8K instruction cache 及 8K data cache)
及兩顆 32KB SRAM 處理器專用記憶體。 
 
            
(a)              (b) 
 圖二十、(a) 處理器核心(CPU)晶片佈局圖、(b) CPU 基板 
 
圖二十一為 MorPACK 平台之北橋晶片佈局圖以及完成製造之北橋基板照片。此北
橋晶片內有 2 條可獨立運作之匯流排，其中 1 條匯流排單獨接上 CLCD 控制器的 master 
port 以及 memory 控制器，以解決匯流排會被 CLCD 控制器佔住，造成 CLCD 無法即時
24 
 
 
圖二十三、MorPACK 平台系統載板 
 
圖二十四為實作完成的 MorPACK 系統模組並置於其系統載板上，由目前的展示結
果得知，MorPACK 各系統模組功能正確，確認結果達成預期目標。此 MorPACK 系統擁
有極佳的系統周邊擴充性，學術界師生可專注於開發自己晶片，透過封裝整合技術可將
晶片整合至 MorPACK 平台，可快速的完成整體的系統單晶片模組，其長寬只需 4cmx4cm。
MorPACK 成果除發表論文及申請專利外，2011 年並有 IEEE Spectrum 報導(如圖二十五
所示)及受邀至『IEEE International Conference on IC Design and Technology (ICICDT-2011)』
國際會議發表 Tutorial。 
 
 
圖二十四、MorPACK 系統展示 
 
26 
 
灣光電產業中最具競爭力的產品之一，也是目前台灣光電產業發展建構最完整的項目，
從上游的磊晶片，中游的晶粒至下游的封裝，有鑑於此，我們決定先從 LED 定電流
驅動電路來切入，為學界先一步奠定利基，縮短研究開發的時程。 
    對於傳統LED定電流驅動電路必須使用電感器及變壓器等磁性元件、電解電容，
以及功率晶體及二極體之主動開關等組成，缺一不可。藉由主動開關之切換，讓磁性
元件及電容器分別以伏-秒平衡及安-秒平衡之定律來儲存及釋放能量，達成能量轉換
目的。其中電解電容由於內部之電解液及等效串聯電阻 ESR 關係，當溫度上升後，
ESR 開始消耗功率，而電解液使用長時間之後，亦會乾枯，造成電解電容快速老化而
損壞，這也是目前 LED 驅動器壽命無法有效延長之最主要因素。 
    綜觀以上各點，我們建立了一無須使用電解電容與磁性元件並且能夠減少 Power 
MOS 開關電壓應力之 LED 定電流驅動電路，如圖二十六所示。其中控制電路元件更
包含了『電壓控制震盪器』、『三角波產生器』、『電壓參考電路』、『降壓轉換器』以及
『誤差比較器』等相關 Power IC 之重要元件模型，並且透過 TSMC 0.25um 60V HV
製程實際下線驗證設計理論。前述所有的設計文獻，中心將完整的保留提供給學校參
考，以縮短學界對於 Power IC 整體研究開發時程，降低進入門檻，使得更多潛在的
研究者能夠更容易的進入到 Power IC 的設計領域。 
 
 
 
圖二十六、LED 定電流驅動電路方塊圖 
 
 
(2) Power IC 測試環境建置 
晶片中心已提昇既有之數位及混合訊號晶片及系統測試儀器，使其能夠更加的
完整支援 Power IC 相關特性量測工作，目前完成了包含（A）高壓直流電子負載機
(Chroma 6312A)：能夠為待測晶片模擬實際之動態負載效應，包含定電流，定電壓，
定電阻等負載模式，進而比較系統模擬階段與實際量測之頻率響應結果，達到交叉
驗證比對理論與實際量測之差異、（B）電源供率分析示波器(Tektronix MSO5000)：
提供了使用者對於待測系統之功率消耗分析、待測訊號之抖動與眼圖分析以及被動
元件之磁性特性分析，將各種 Power IC 重要分析功能整合於單一示波器之中，給於
使用者圖形化且直覺式之量測環境、（C）高功率可程式化電源供應器(Agilent 6715B)：
該儀器擁有高功率、高精密度且能夠長時間記錄之功能，而透過長時間的實驗紀錄，
28 
 
晶片中心自99年起，建立以CPF及UPF進行電路實現之設計流程，亦不斷更新
新軟體以配合語法更新。完整的設計流程需配合足夠的電路驗證流程，方可確保
晶片正確性。針對低功率電路模擬驗證部分，晶片中心更新Cadence IES及Synopsys 
MVSIM軟體，以模擬RTL或Gate-level電路包含低功率設計部分之行為。針對低功
率電路formal驗證部分，引進Cadence Conformal Low Power軟體，用來驗證RTL、
layout前Gate-level及layout後Gate-level等各階段之電路，在不同電壓領域連接界面
及電源連接電路之一致性。在結構檢查部分，引進Synopsys MVRC，確保在不同
設計階段，UPF和電路硬體結構兩者描述一致。在RTL初期功率分析部分，引進
SpyGlass-Power，使得低功率電路功率分析可以在設計初期進行。    
（B）完成低功率電路驗證流程開發 
晶片中心引進低功率電路驗證軟體，並完成低功率電路驗證流程之開發（如
圖二十八所示）。對於低功率電路驗證，從設計初期 SpyGlass-Power 分析、RTL 功
能模擬驗證、RTL-Gate formal 驗證到後期 LVS 驗證，皆可順利完成。 
 
圖二十八、低功率電路驗證流程 
 
 
（三）晶片及系統設計代工服務機制建立 
 
數位晶片後段實現是一份繁瑣的工作，因為其必須同時考慮到時序、電源、製
程規則等各種層面的問題，由於學術界研究團隊反應高複雜度之先進製程數位晶片
及系統單晶片之設計難度太高，希望晶片中心提供協助。自 98 年底起，晶片中心開
始評估晶片及系統設計代工服務(RTL Sigh-off 設計服務)之可行性，希望能藉由晶片
中心工程師之晶片設計與驗證之豐富經驗，以穩定可靠之方式將前瞻研究團隊之
30 
 
 
圖二十九、國內六個團隊之晶片 Layout 圖。(a)台灣大學團隊、(b)交通大學團隊、 
  (c)中興大學團隊、(d)雲林科技大學團隊、(e)中正大學團隊、(f)成功大學團隊 
 
（四）新增晶片自動化測試系統 
     晶片中心於93年購置了積體電路測試系統（即93000測試系統）提供各校師生進行
數位、混合訊號與系統單晶片測試。此設備為學術界唯一的高階混合訊號與SoC晶片測
試設備，多年來其使用率均達90％以上，為學術界從事晶片及系統設計時非常重要之設
備。但此設備已超過使用年限且多次發生故障，因設備老舊維護不易，且一發生故障就
會影響學生晶片量測時程，甚至可能延遲畢業時間，故需要購置新的晶片自動化測試系
統以替代現有設備。因新的晶片自動化測試系統價格為22,163千元相當昂貴，故分別由
本計畫支應8,000千元及由「智慧電子設計環境建置計畫（I）」支應14,163千元。 
晶片自動化測試系統具有 (1) Analog Instrument：4組Digitizer及4組Waveform 
Generator, (2) Digital Instrument：512 PINS (128-1.6Gbps，128-533Mbps，256-200Mbps)，
此設備之接腳數增加（舊有設備為320PINS），可偵測晶片之速度也大幅提昇，對數位混
合訊號及SOC晶片量測有極大幫助。未來此設備仍將有專人提供服務，以協助各校師生
進行晶片測試。 
 
 圖三十、晶片自動化測試系統 
(a)      (b)      (c)
(d)                                 (e)                                   (f)
國科會補助計畫衍生研發成果推廣資料表
日期:2012/08/16
國科會補助計畫
計畫名稱: 前瞻SoC及異質系統晶片設計、製作及測試環境建置計畫(II)
計畫主持人: 王建鎮
計畫編號: 99-2220-E-492-001- 學門領域: 晶片科技計畫--基礎環境建置
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
本計畫之主要目的是在提昇晶片系統（SoC）設計技術及培育晶片系統設計實作
人才。擬利用國家晶片系統設計中心之現有人力、研發環境、晶片製作與測試
服務等各項資源，來建置 SoC 及異質整合系統之設計、製作及測試環境，並提
供給全國各大學院校師生使用。主要執行成果包含兩項： 
（一）前瞻 SOC 製程及高頻/異質系統測試環境建置：（1）在晶片製程服務方面，
提供 13 種製程服務並協助各校師生製作晶片 870 顆，可協助學術界發表約 450
篇論文或專利。(2)在前瞻製程開發方面，完成了 65nm 製程環境建置及 40nm 製
程評估與引進，將可對學術界提供更先進的晶片製程服務。(3)在建構異質整合
晶片驗證及實作環境方面，完成了應用於 60GHz 系統之 RF CMOS 設計範例、CMOS 
加速度計感測器 IP 之整合設計驗證範例、高壓功率晶片設計環境、以整合被動
元件（IPD）製程發展晶片級 60GHz 天線之設計環境及 60GHz 頻帶訊號接收系統
解調量測環境之建置等五項工作，將可對學術界提供更完整的異質整合系統設
計環境。 
（二）前瞻 SOC 設計及測試環境建置：完成三維系統整合技術及平台開發、綠
能電子設計及測試環境建置及晶片及系統設計代工服務機制建立等三項工作，
將可提供完整及先進之 SoC 設計及測試環境予國內學術界使用。 
 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
