#### all_adder : 由两个半加器构成的全加器，内含全加器的代码以及半加器和或门的IP。采用逻辑图设计方式。

#### counter : 模十二加法计数器，利用逻辑图设计的方式采用JK触发器和二输入与门构成。内含计数器以及JK触发器和二输入与门的IP。

#### select : 四选一的数据选择器，verilog语言编写

#### 4_beat_generator ： 四节拍发生器，逻辑图连接方式编写

#### elevator_controller： 电梯控制器，verilog语言编写，详情见elevator_controller

#### mimasuo： 四位电子密码锁，verilog语言设计，详情见mimasuo

#### pingpang： 乒乓球比赛模拟机，verilog语言设计，详情见pingpang