<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="3"/>
      <a name="incoming" val="6"/>
      <a name="appear" val="center"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="1"/>
      <a name="bit4" val="2"/>
      <a name="bit5" val="2"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="radix" val="10signed"/>
    </tool>
    <tool name="Tunnel">
      <a name="width" val="32"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="value" val="0x0"/>
    </tool>
    <tool name="Power">
      <a name="facing" val="south"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="NOT Gate">
      <a name="facing" val="south"/>
    </tool>
    <tool name="Buffer">
      <a name="width" val="3"/>
    </tool>
    <tool name="AND Gate">
      <a name="width" val="16"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool name="OR Gate">
      <a name="inputs" val="2"/>
    </tool>
    <tool name="NOR Gate">
      <a name="inputs" val="2"/>
    </tool>
    <tool name="XOR Gate">
      <a name="inputs" val="2"/>
    </tool>
    <tool name="Odd Parity">
      <a name="facing" val="south"/>
      <a name="inputs" val="3"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="select" val="3"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3">
    <tool name="Adder">
      <a name="width" val="16"/>
    </tool>
    <tool name="Subtractor">
      <a name="width" val="16"/>
    </tool>
    <tool name="Multiplier">
      <a name="width" val="1"/>
    </tool>
    <tool name="Divider">
      <a name="width" val="16"/>
    </tool>
    <tool name="Negator">
      <a name="width" val="1"/>
    </tool>
    <tool name="Comparator">
      <a name="width" val="16"/>
    </tool>
  </lib>
  <lib desc="#Memory" name="4">
    <tool name="Register">
      <a name="width" val="16"/>
    </tool>
    <tool name="RAM">
      <a name="dataWidth" val="16"/>
    </tool>
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="file#alu-control.circ" name="7"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="width" val="16"/>
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Result"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(190,190)" to="(190,200)"/>
    <wire from="(100,40)" to="(100,50)"/>
    <wire from="(340,460)" to="(340,470)"/>
    <wire from="(350,190)" to="(350,200)"/>
    <wire from="(60,180)" to="(60,200)"/>
    <wire from="(460,150)" to="(570,150)"/>
    <wire from="(180,290)" to="(180,380)"/>
    <wire from="(180,160)" to="(180,190)"/>
    <wire from="(170,50)" to="(200,50)"/>
    <wire from="(180,190)" to="(180,290)"/>
    <wire from="(350,190)" to="(380,190)"/>
    <wire from="(340,290)" to="(360,290)"/>
    <wire from="(410,160)" to="(430,160)"/>
    <wire from="(180,30)" to="(200,30)"/>
    <wire from="(180,290)" to="(200,290)"/>
    <wire from="(420,140)" to="(430,140)"/>
    <wire from="(330,470)" to="(340,470)"/>
    <wire from="(340,200)" to="(350,200)"/>
    <wire from="(40,160)" to="(50,160)"/>
    <wire from="(80,160)" to="(90,160)"/>
    <wire from="(100,50)" to="(170,50)"/>
    <wire from="(40,100)" to="(40,160)"/>
    <wire from="(40,100)" to="(150,100)"/>
    <wire from="(90,140)" to="(90,160)"/>
    <wire from="(420,110)" to="(420,140)"/>
    <wire from="(180,380)" to="(180,470)"/>
    <wire from="(150,100)" to="(150,130)"/>
    <wire from="(340,380)" to="(380,380)"/>
    <wire from="(360,200)" to="(360,290)"/>
    <wire from="(330,110)" to="(420,110)"/>
    <wire from="(400,150)" to="(430,150)"/>
    <wire from="(360,200)" to="(380,200)"/>
    <wire from="(410,160)" to="(410,460)"/>
    <wire from="(170,50)" to="(170,160)"/>
    <wire from="(180,380)" to="(200,380)"/>
    <wire from="(240,40)" to="(260,40)"/>
    <wire from="(380,210)" to="(380,380)"/>
    <wire from="(180,110)" to="(180,160)"/>
    <wire from="(90,160)" to="(170,160)"/>
    <wire from="(180,110)" to="(190,110)"/>
    <wire from="(180,190)" to="(190,190)"/>
    <wire from="(170,160)" to="(180,160)"/>
    <wire from="(140,130)" to="(150,130)"/>
    <wire from="(190,200)" to="(200,200)"/>
    <wire from="(180,470)" to="(190,470)"/>
    <wire from="(400,150)" to="(400,200)"/>
    <wire from="(90,140)" to="(100,140)"/>
    <wire from="(90,120)" to="(100,120)"/>
    <wire from="(340,460)" to="(410,460)"/>
    <comp lib="0" loc="(570,150)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="4"/>
      <a name="label" val="ALUControl"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="7" loc="(460,150)" name="main"/>
    <comp lib="0" loc="(400,200)" name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="3"/>
      <a name="incoming" val="6"/>
      <a name="appear" val="center"/>
      <a name="bit0" val="2"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="1"/>
      <a name="bit4" val="1"/>
      <a name="bit5" val="0"/>
    </comp>
    <comp lib="6" loc="(359,575)" name="Text">
      <a name="text" val="There should be no blue/red wires here, and the result shouldn't be x's."/>
    </comp>
    <comp lib="4" loc="(340,290)" name="ROM">
      <a name="dataWidth" val="4"/>
      <a name="contents">addr/data: 8 4
d d d
</a>
    </comp>
    <comp lib="3" loc="(240,40)" name="Comparator">
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="4" loc="(330,470)" name="ROM">
      <a name="dataWidth" val="2"/>
      <a name="contents">addr/data: 8 2
0 1 2
</a>
    </comp>
    <comp lib="4" loc="(340,200)" name="ROM">
      <a name="dataWidth" val="1"/>
      <a name="contents">addr/data: 8 1
0
</a>
    </comp>
    <comp lib="3" loc="(140,130)" name="Adder"/>
    <comp lib="6" loc="(353,181)" name="Text">
      <a name="text" val="I"/>
    </comp>
    <comp lib="4" loc="(330,110)" name="ROM">
      <a name="dataWidth" val="2"/>
      <a name="contents">addr/data: 8 2
0
</a>
    </comp>
    <comp lib="6" loc="(439,481)" name="Text">
      <a name="text" val="sh (00=lsl, 01=lsr, 10=asr)"/>
    </comp>
    <comp lib="6" loc="(356,306)" name="Text">
      <a name="text" val="cmd"/>
    </comp>
    <comp lib="6" loc="(353,366)" name="Text">
      <a name="text" val="S"/>
    </comp>
    <comp lib="0" loc="(100,40)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
      <a name="label" val="Test #"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(90,120)" name="Constant">
      <a name="width" val="8"/>
    </comp>
    <comp lib="6" loc="(456,98)" name="Text">
      <a name="text" val="op (00=data, 01=ldr/str, 10=branch)"/>
    </comp>
    <comp lib="0" loc="(60,200)" name="Clock">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(260,40)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="halt"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="4" loc="(80,160)" name="Register"/>
    <comp lib="0" loc="(180,30)" name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0xf"/>
    </comp>
    <comp lib="6" loc="(388,145)" name="Text">
      <a name="text" val="funct"/>
    </comp>
    <comp lib="4" loc="(340,380)" name="ROM">
      <a name="dataWidth" val="1"/>
      <a name="contents">addr/data: 8 1
0
</a>
    </comp>
  </circuit>
</project>
