---
title: 存储器（三）之随机存储器
date: 2018-07-13 14:03:34
tags: 计算机组成
---

# 随机存储器
随机存储器根据 **存储信息的原理不同**，分为静态随机存储器和动态随机存储器。

## 静态RAM
### 静态RAM基本单元电路
存储器中用于寄存 “0” 和 “1”代码的电路称为存储器的基本单元电路。如下图所示，图中T<sub>1</sub> ~ T<sub>4</sub>是一个由MOS管组成的触发器基本电路，T5、T6受行地址选择信号控制，只要有高电压进来，该开关就会被打开（连通，否则就阻断）。T7和T8是列选择器，列选择器是共有的，不包含在基本单元电路内，而是芯片同一列的各个基本单元电路所共有的。

假设触发器内已经保存有 “1”这个信息，即A点为高电平。当需读出时，只要使行、列地址选择信号均有效，使T5、T6、T7、T8均导通，A点高电平通过T6，再由位线A通过T8作为读出放大器的输入信号，在读选择有效时，将1信号输出。

由于静态RAM是用触发器工作原理存储信息，因此即使信息读出后，它仍保持其原状态，不需要再生。但电源掉电时，原存信息丢失，故属于易失性半导体存储器。

![静态RAM存储结构](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E9%9D%99%E6%80%81RAM%E5%AD%98%E5%82%A8%E7%BB%93%E6%9E%84.png)

当要写入“1”时，数据从D<sub>IN</sub>进入写电路，通过写左边的写放大器，向T7输入低电压；经过右边的写放大器，向T8输入高电压。选中的那行及那列就会导通（即T1~T6被导通），A点就是高电压，A'点就是低电压。这样就把欲写入的信息写到了该基本单元电路中。

### 静态RAM举例
2144芯片由6个MOS管组成，如图所示A<sub>9</sub> ~ A<sub>0</sub> 为地址输入端；I/O<sub>1</sub> ~ I/O<sub>4</sub>为数据输入/输出端；CS<sup>-</sup> 为片选信号（低电平有效）；WE<sup>-</sup>为写允许信号（低电平为写，高电平为读）；V<sub>cc</sub>为电源端；GND为接地端。

![2144芯片外特性](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/2144%E8%8A%AF%E7%89%87%E5%A4%96%E7%89%B9%E6%80%A7.png)

下图为2144芯片结构的说明图，A3~A8作为行地址选择先，共有2<sup>^6</sup>条。而因为I/O线有4条，所以每次读/写都应该产生四个数据，所以列选择器也会有四个。

![2144芯片结构](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/2144%E8%8A%AF%E7%89%87%E7%BB%93%E6%9E%84.png)

举个例子，如果现在要向某个单元格进行写入，先通过行地址线和列地址线选择出具体的单元格。如下图所示

![地址单元选择示意图](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/SRAM%E9%80%89%E6%8B%A9%E7%BB%93%E6%9E%84.png)

找到对应的地址单元后，如果做读操作，先使CS<sup>-</sup>为低电平（被选中），然后WE<sup>-</sup>为高电平（执行写操作），然后在四个I/O口输出数据。如果做写操作，先将数据送到四个I/O口处，并使CS<sup>-</sup>为低电平、WE<sup>-</sup>为高电平，这样输入数据就会被写入到指定单元格内。

### 静态RAM读时序
1. WE<sup>-</sup>的低电平信号长期有效
2. 在t<sub>A</sub> - t<sub>CO</sub>的时间内，必须发出片选信号
3. 在t<sub>CO</sub>的时间内，经过t<sub>cx</sub>时间（注意t<sub>cx</sub>不能超过t<sub>CO</sub>），必须发出数据，并在t片选信号失效前保证数据稳定
4. 在片选信号失效后，t<sub>OTD</sub> - t<sub>OHA</sub>这段时间里，数据仍有效。
5. 在地址、片选信号均失效后，在OHA时间里数据仍有效

注意，**第四项、第五项都表明了，即使当片选信号、地址失效后，数据也不是立马就消失的**。

![读时序](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E8%AF%BB%E6%97%B6%E5%BA%8F.png)


### 静态RAM写时序

注意：
1. 这里的滞后时间，是因为上一个操作结束后留下来的。为了避免无效数据的写入，所以需要等待一段时间。
2. tWR > tDH是为了有充足的时间进行写入

![写时序](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%86%99%E6%97%B6%E5%BA%8F.png)


### 总结
在静态RAM的每个读写周期内，地址都是有效的。


## 动态RAM
![三管MOS动态RAM](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E4%B8%89%E7%AE%A1MOS%E5%8A%A8%E6%80%81RAM.png)

### 读过程
1. 对T<sub>4</sub>进行预充电，T<sub>4</sub>被打开，使读数据线的电压达到V<sub>DD</sub>。
2. 读选择线打开T<sub>2</sub>
3. 如果电容C<sub>g</sub>里有电容（即存储的数据为“1”时），T<sub>1</sub>被打开
4. 因为T<sub>2</sub> 和 T<sub>1</sub> 被接通，导地，读数据线变为低电平，输出0

![3管MOS读过程](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E4%B8%89%E7%AE%A1MOS%E5%8A%A8%E6%80%81RAM%E4%B9%8B%E8%AF%BB%E6%93%8D%E4%BD%9C.png)


### 写过程
1. 写选择线打开T<sub>3</sub>
2. 写数据经过写数据线，C<sub>g</sub>就能保存一个电平

![3管MOS写过程](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E4%B8%89%E7%AE%A1MOS%E5%8A%A8%E6%80%81RAM%E4%B9%8B%E5%86%99%E6%93%8D%E4%BD%9C.png)


![单管MOS动态RAM](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%8D%95%E7%AE%A1MOS%E8%AF%BB%E4%B8%8E%E5%86%99.png)

### 读过程
1. 字线传来高电平，使T导通
2. 如果C<sub>s</sub>内包含数据，则向数据线输出

### 写过程
1. 字线传来低电平，使T导通
2. 若数据线内为高电平，经T管对C<sub>s</sub>进行充电

## 三管MOS动态RAM举例
这是1K x 1位的存储芯片，每一个小方块都代表一个三管MOS基本电路。
由于三管MOS读选择线和写选择先不是通过一条线的一个高低电平就能决定的(需要两条线各控制读/写)。
所以行地址译码器比5条多一条，每一行都会占用读、写两条选择线。

![三管MOS动态RAM](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E4%B8%89%E7%AE%A1MOS%E5%8A%A8%E6%80%81RAM%E4%BE%8B%E5%AD%90%E4%B8%80.png)

读出时预充电信号，只有在行、列选择器共同作用下的基本单元电路才能将信息从D输出。

写入时，受行地址译码器选中一行，受列地址译码器选中一列，从D获取信息写入到，行、列选择器共同作用的基本电路单元格中。

## 单管动态RAM举例
![单管动态RAM4116芯片](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%8D%95MOS%E5%8A%A8%E6%80%81RAM%E4%BE%8B%E4%B8%80.png)

该存储器自带了一个小的控制器（顶部的长方形）：

* RAS<sup>-</sup>表示行选通信号
* CAS<sup>-</sup>表示列选通信号
* WE<sup>-</sup>表示写/读信号

它们对应的输出行时钟、列时钟、写时钟。

本来4116芯片是16K x 1位的（即2<sup>^7</sup> x 2<sup>^7</sup>），但由于4116的外特性，它只能拥有7个管脚。所以写入行地址时，需要传7位，暂存到行地址缓冲器中；写入列地址时，传七位到列地址缓冲器中。

比如说行地址输入:0111111（6个1，即64），列地址输入0000000（7个0，即0）：
1. 确定行地址63，打开63行的MOS管；确定列地址0，打开0列的MOS管
2. 假设电容C<sub>s</sub>里存有数据“1”，那么在读放大器左边就是“1”；反之则是“0”
3. “1”即高电压，经过读放大器后，会往右输出“0”即低电压。
4. 由于一路的MOS管都已经打开，就理所当然的进入I/O缓冲器内
5. 最后输出

![4116读信号](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/4116%E8%AF%BB%E4%BF%A1%E5%8F%B7.png)


比如说行地址输入：0000000（7个0，即0），列地址输入0000000（7个0，即0）。其写流程如下所示：
1. 确定行地址0，打开第0行的MOS管；确定列地址0，打开0列的MOS管。
2. 输入的信息只能通过已打开的电路
3. 经过读放大器后进入相反的一侧，例如存入数据“1”，则从右往左经过读放大器的时候会变成“0”，信息就写入到电容里了。

![4116写信号](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/4116%E5%86%99%E4%BF%A1%E5%8F%B7.png)


注意，由于经过读放大器都会进入相反的状态，所以存“1”（实际存“0”），取出来时（实际取“0”），经过读放大器成为取“1”。


### 动态RAM刷新
刷新的实质是刷新放大器将原信息读出，再由刷新放大器形成原信息再写入的过程。
上面的4116芯片里的读放大器、三管MOS动态RAM里的刷新放大器都是起到刷新的作用。

由于存储单元被访问是随机的，无法确定哪些存储单元会被访问，所以需要隔一段时间就对全部的基本单元电路进行刷新，一般取2ms。这个时间称刷新周期，又称再生周期。

刷新是 **一行行**进行的，由专用的刷新电路来完成对基本单元电路的逐行刷新，才能保证动态RAM内的信息不丢失。

1) 集中刷新
集中刷新是指 **每行数据的刷新时间集中在一段时间内刷新**。如图所示，假设对于128 x 128的矩阵来说，读/写周期为0.5us，刷新时间需要2us。2ms（刷新周期内）内会占4000个存取周期，而在这4000个周期里，3872个周期用来读/写；128个周期用来刷新。

这128个周期（占64us）被称为“死时间”，又称“死区”，所占比率为 128 / 4000 * 100% = 3.2%。在死时间内，CPU无法访问存储器。


![集中刷新](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E9%9B%86%E4%B8%AD%E5%88%B7%E6%96%B0.png)

2) 分散刷新
分散刷新是指 **每行存储单元在存储时都进行一次刷新**。如图所示，假设对于128 x 128的矩阵来说，读/写一次所花费的时间为（0.5us + 0.5us），128us就刷新一次完所有行。而要求只需要在2000us内刷新，所以在电容失效之前的这段时间里总共刷新15.625次，极其浪费资源。

![分散刷新](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%88%86%E6%95%A3%E5%88%B7%E6%96%B0.png)

3) 异步刷新
异步刷新是指 **前两种方式的结合，在一段时间内进行刷新**。该方法相比集中式刷新，解决了死区范围过大的问题；相比分散刷新，将每行刷新的时间控制在最大限度内。
如图所示
每一次完整的刷新需要在2ms内，总共128行，所以每隔（2000 / 128） us 要刷新一行

![异步刷新](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%BC%82%E6%AD%A5%E5%88%B7%E6%96%B0.png)

如果动态RAM的刷新安排在CPU对指令的译码阶段，由于这个阶段CPU不访问存储器，所以不会出现集中刷新里面的“大量死区”的问题。

## 总结

| 条目 | 动态RAM | 静态RAM | 
| - | :-: | -: | 
| 速度 | 慢（体现在电容上）| 快 | 
| 价格 | 便宜 | 贵 | 
| 集成度 | 高 | 低 | 
| 功耗 | 低 | 高 | 

![](https://blog-1252749790.file.myqcloud.com/ComputerOrganization/%E5%8A%A8%E6%80%81RAM%E5%92%8C%E9%9D%99%E6%80%81RAM%E6%80%BB%E7%BB%93.png)