// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module operandCollector(	// ventus/src/pipeline/operandCollector.scala:518:7
  input         clock,	// ventus/src/pipeline/operandCollector.scala:518:7
                reset,	// ventus/src/pipeline/operandCollector.scala:518:7
  output        io_controlX_ready,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlX_valid,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [31:0] io_controlX_bits_inst,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlX_bits_wid,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlX_bits_fp,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlX_bits_branch,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlX_bits_simt_stack,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_barrier,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlX_bits_csr,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlX_bits_reverse,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlX_bits_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlX_bits_isvec,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlX_bits_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlX_bits_mask,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [3:0]  io_controlX_bits_sel_imm,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlX_bits_mem_whb,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlX_bits_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [5:0]  io_controlX_bits_alu_fn,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlX_bits_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_is_vls12,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_mem,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_mul,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_tc,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_disable_mask,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlX_bits_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_mop,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [7:0]  io_controlX_bits_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlX_bits_wvd,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_fence,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_sfu,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_readmask,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_writemask,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_wxd,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [31:0] io_controlX_bits_pc,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [6:0]  io_controlX_bits_imm_ext,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [7:0]  io_controlX_bits_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [31:0] io_controlX_bits_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlX_bits_atomic,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_aq,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlX_bits_rl,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_controlV_ready,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlV_valid,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [31:0] io_controlV_bits_inst,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlV_bits_wid,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlV_bits_fp,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlV_bits_branch,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlV_bits_simt_stack,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_barrier,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlV_bits_csr,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlV_bits_reverse,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlV_bits_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlV_bits_isvec,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlV_bits_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlV_bits_mask,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [3:0]  io_controlV_bits_sel_imm,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlV_bits_mem_whb,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlV_bits_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [5:0]  io_controlV_bits_alu_fn,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlV_bits_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_is_vls12,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_mem,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_mul,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_tc,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_disable_mask,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_controlV_bits_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_mop,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [7:0]  io_controlV_bits_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlV_bits_wvd,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_fence,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_sfu,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_readmask,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_writemask,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_wxd,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [31:0] io_controlV_bits_pc,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [6:0]  io_controlV_bits_imm_ext,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [7:0]  io_controlV_bits_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [31:0] io_controlV_bits_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_controlV_bits_atomic,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_aq,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_controlV_bits_rl,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_ready,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_0_valid,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [31:0] io_out_0_bits_alu_src1_0,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src1_1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src1_2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src1_3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src1_4,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src1_5,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src1_6,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src1_7,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src2_0,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src2_1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src2_2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src2_3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src2_4,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src2_5,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src2_6,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src2_7,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src3_0,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src3_1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src3_2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src3_3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src3_4,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src3_5,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src3_6,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_alu_src3_7,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_0_bits_mask_0,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_mask_1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_mask_2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_mask_3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_mask_4,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_mask_5,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_mask_6,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_mask_7,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [31:0] io_out_0_bits_control_inst,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_0_bits_control_wid,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_0_bits_control_fp,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_0_bits_control_branch,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_0_bits_control_simt_stack,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_barrier,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_0_bits_control_csr,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_0_bits_control_reverse,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_0_bits_control_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_0_bits_control_isvec,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_0_bits_control_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_0_bits_control_mask,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [3:0]  io_out_0_bits_control_sel_imm,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_0_bits_control_mem_whb,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_0_bits_control_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [5:0]  io_out_0_bits_control_alu_fn,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_0_bits_control_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_is_vls12,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_mem,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_mul,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_tc,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_disable_mask,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_0_bits_control_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_mop,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [7:0]  io_out_0_bits_control_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_0_bits_control_wvd,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_fence,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_sfu,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_readmask,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_writemask,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_wxd,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [31:0] io_out_0_bits_control_pc,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [6:0]  io_out_0_bits_control_imm_ext,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [7:0]  io_out_0_bits_control_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [31:0] io_out_0_bits_control_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_0_bits_control_atomic,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_aq,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_0_bits_control_rl,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_out_1_ready,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_1_valid,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [31:0] io_out_1_bits_alu_src1_0,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src1_1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src1_2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src1_3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src1_4,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src1_5,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src1_6,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src1_7,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src2_0,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src2_1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src2_2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src2_3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src2_4,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src2_5,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src2_6,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src2_7,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src3_0,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src3_1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src3_2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src3_3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src3_4,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src3_5,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src3_6,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_alu_src3_7,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_inst,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_1_bits_control_wid,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_1_bits_control_fp,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_1_bits_control_branch,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_1_bits_control_simt_stack,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_barrier,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_1_bits_control_csr,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_1_bits_control_reverse,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_1_bits_control_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_1_bits_control_isvec,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_1_bits_control_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_1_bits_control_mask,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [3:0]  io_out_1_bits_control_sel_imm,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_1_bits_control_mem_whb,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_1_bits_control_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [5:0]  io_out_1_bits_control_alu_fn,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_1_bits_control_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_is_vls12,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_mem,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_mul,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_tc,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_disable_mask,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [1:0]  io_out_1_bits_control_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_mop,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [7:0]  io_out_1_bits_control_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_1_bits_control_wvd,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_fence,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_sfu,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_readmask,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_writemask,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_wxd,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [31:0] io_out_1_bits_control_pc,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [6:0]  io_out_1_bits_control_imm_ext,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [7:0]  io_out_1_bits_control_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:519:12
  output [31:0] io_out_1_bits_control_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:519:12
  output        io_out_1_bits_control_atomic,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_aq,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_out_1_bits_control_rl,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_writeScalarCtrl_valid,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [31:0] io_writeScalarCtrl_bits_wb_wxd_rd,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_writeScalarCtrl_bits_wxd,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [7:0]  io_writeScalarCtrl_bits_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_writeScalarCtrl_bits_warp_id,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_writeVecCtrl_valid,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [31:0] io_writeVecCtrl_bits_wb_wvd_rd_0,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wb_wvd_rd_1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wb_wvd_rd_2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wb_wvd_rd_3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wb_wvd_rd_4,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wb_wvd_rd_5,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wb_wvd_rd_6,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wb_wvd_rd_7,	// ventus/src/pipeline/operandCollector.scala:519:12
  input         io_writeVecCtrl_bits_wvd_mask_0,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wvd_mask_1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wvd_mask_2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wvd_mask_3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wvd_mask_4,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wvd_mask_5,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wvd_mask_6,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wvd_mask_7,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_writeVecCtrl_bits_wvd,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [7:0]  io_writeVecCtrl_bits_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [1:0]  io_writeVecCtrl_bits_warp_id,	// ventus/src/pipeline/operandCollector.scala:519:12
  input  [10:0] io_sgpr_base_0,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_sgpr_base_1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_sgpr_base_2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_sgpr_base_3,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_vgpr_base_0,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_vgpr_base_1,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_vgpr_base_2,	// ventus/src/pipeline/operandCollector.scala:519:12
                io_vgpr_base_3	// ventus/src/pipeline/operandCollector.scala:519:12
);

  wire             _issueUnit_io_in_0_ready;	// ventus/src/pipeline/operandCollector.scala:660:25
  wire             _issueUnit_io_in_1_ready;	// ventus/src/pipeline/operandCollector.scala:660:25
  wire             _issueUnit_io_in_2_ready;	// ventus/src/pipeline/operandCollector.scala:660:25
  wire             _issueUnit_io_in_3_ready;	// ventus/src/pipeline/operandCollector.scala:660:25
  wire             _Demux_io_out_0_valid;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_0_bits_inst;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_0_bits_wid;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_fp;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_0_bits_branch;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_simt_stack;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_simt_stack_op;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_barrier;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_0_bits_csr;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_reverse;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_0_bits_sel_alu2;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_0_bits_sel_alu1;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_isvec;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_0_bits_sel_alu3;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_mask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [3:0]       _Demux_io_out_0_bits_sel_imm;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_0_bits_mem_whb;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_mem_unsigned;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [5:0]       _Demux_io_out_0_bits_alu_fn;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_force_rm_rtz;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_is_vls12;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_mem;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_mul;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_tc;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_disable_mask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_custom_signal_0;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_0_bits_mem_cmd;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_0_bits_mop;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_0_bits_reg_idx1;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_0_bits_reg_idx2;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_0_bits_reg_idx3;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_0_bits_reg_idxw;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_wvd;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_fence;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_sfu;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_readmask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_writemask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_wxd;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_0_bits_pc;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [6:0]       _Demux_io_out_0_bits_imm_ext;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_0_bits_spike_info_sm_id;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_0_bits_spike_info_pc;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_0_bits_spike_info_inst;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_atomic;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_aq;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_0_bits_rl;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_valid;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_1_bits_inst;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_1_bits_wid;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_fp;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_1_bits_branch;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_simt_stack;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_simt_stack_op;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_barrier;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_1_bits_csr;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_reverse;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_1_bits_sel_alu2;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_1_bits_sel_alu1;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_isvec;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_1_bits_sel_alu3;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_mask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [3:0]       _Demux_io_out_1_bits_sel_imm;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_1_bits_mem_whb;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_mem_unsigned;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [5:0]       _Demux_io_out_1_bits_alu_fn;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_force_rm_rtz;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_is_vls12;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_mem;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_mul;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_tc;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_disable_mask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_custom_signal_0;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_1_bits_mem_cmd;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_1_bits_mop;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_1_bits_reg_idx1;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_1_bits_reg_idx2;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_1_bits_reg_idx3;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_1_bits_reg_idxw;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_wvd;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_fence;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_sfu;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_readmask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_writemask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_wxd;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_1_bits_pc;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [6:0]       _Demux_io_out_1_bits_imm_ext;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_1_bits_spike_info_sm_id;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_1_bits_spike_info_pc;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_1_bits_spike_info_inst;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_atomic;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_aq;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_1_bits_rl;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_valid;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_2_bits_inst;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_2_bits_wid;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_fp;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_2_bits_branch;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_simt_stack;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_simt_stack_op;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_barrier;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_2_bits_csr;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_reverse;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_2_bits_sel_alu2;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_2_bits_sel_alu1;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_isvec;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_2_bits_sel_alu3;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_mask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [3:0]       _Demux_io_out_2_bits_sel_imm;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_2_bits_mem_whb;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_mem_unsigned;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [5:0]       _Demux_io_out_2_bits_alu_fn;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_force_rm_rtz;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_is_vls12;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_mem;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_mul;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_tc;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_disable_mask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_custom_signal_0;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_2_bits_mem_cmd;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_2_bits_mop;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_2_bits_reg_idx1;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_2_bits_reg_idx2;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_2_bits_reg_idx3;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_2_bits_reg_idxw;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_wvd;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_fence;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_sfu;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_readmask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_writemask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_wxd;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_2_bits_pc;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [6:0]       _Demux_io_out_2_bits_imm_ext;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_2_bits_spike_info_sm_id;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_2_bits_spike_info_pc;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_2_bits_spike_info_inst;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_atomic;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_aq;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_2_bits_rl;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_valid;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_3_bits_inst;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_3_bits_wid;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_fp;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_3_bits_branch;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_simt_stack;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_simt_stack_op;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_barrier;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_3_bits_csr;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_reverse;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_3_bits_sel_alu2;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_3_bits_sel_alu1;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_isvec;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_3_bits_sel_alu3;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_mask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [3:0]       _Demux_io_out_3_bits_sel_imm;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_3_bits_mem_whb;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_mem_unsigned;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [5:0]       _Demux_io_out_3_bits_alu_fn;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_force_rm_rtz;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_is_vls12;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_mem;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_mul;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_tc;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_disable_mask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_custom_signal_0;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_3_bits_mem_cmd;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [1:0]       _Demux_io_out_3_bits_mop;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_3_bits_reg_idx1;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_3_bits_reg_idx2;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_3_bits_reg_idx3;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_3_bits_reg_idxw;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_wvd;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_fence;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_sfu;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_readmask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_writemask;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_wxd;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_3_bits_pc;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [6:0]       _Demux_io_out_3_bits_imm_ext;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [7:0]       _Demux_io_out_3_bits_spike_info_sm_id;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_3_bits_spike_info_pc;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [31:0]      _Demux_io_out_3_bits_spike_info_inst;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_atomic;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_aq;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _Demux_io_out_3_bits_rl;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [10:0]      _Demux_io_sgpr_baseOut_0;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [10:0]      _Demux_io_sgpr_baseOut_1;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [10:0]      _Demux_io_sgpr_baseOut_2;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [10:0]      _Demux_io_sgpr_baseOut_3;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [10:0]      _Demux_io_vgpr_baseOut_0;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [10:0]      _Demux_io_vgpr_baseOut_1;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [10:0]      _Demux_io_vgpr_baseOut_2;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire [10:0]      _Demux_io_vgpr_baseOut_3;	// ventus/src/pipeline/operandCollector.scala:533:21
  wire             _crossBar_io_out_0_0_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_0_0_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_0_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_0_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_0_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_0_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_0_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_0_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_0_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_0_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_0_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_0_1_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_0_1_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_1_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_1_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_1_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_1_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_1_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_1_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_1_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_1_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_1_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_0_2_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_0_2_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_2_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_2_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_2_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_2_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_2_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_2_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_2_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_2_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_2_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_0_3_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_0_3_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_3_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_3_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_3_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_3_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_3_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_3_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_3_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_3_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_0_3_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_1_0_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_1_0_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_0_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_0_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_0_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_0_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_0_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_0_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_0_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_0_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_0_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_1_1_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_1_1_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_1_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_1_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_1_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_1_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_1_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_1_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_1_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_1_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_1_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_1_2_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_1_2_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_2_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_2_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_2_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_2_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_2_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_2_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_2_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_2_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_2_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_1_3_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_1_3_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_3_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_3_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_3_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_3_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_3_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_3_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_3_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_3_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_1_3_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_2_0_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_2_0_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_0_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_0_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_0_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_0_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_0_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_0_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_0_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_0_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_0_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_2_1_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_2_1_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_1_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_1_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_1_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_1_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_1_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_1_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_1_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_1_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_1_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_2_2_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_2_2_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_2_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_2_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_2_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_2_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_2_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_2_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_2_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_2_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_2_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_2_3_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_2_3_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_3_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_3_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_3_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_3_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_3_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_3_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_3_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_3_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_2_3_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_3_0_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_3_0_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_0_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_0_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_0_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_0_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_0_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_0_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_0_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_0_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_0_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_3_1_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_3_1_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_1_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_1_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_1_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_1_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_1_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_1_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_1_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_1_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_1_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_3_2_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_3_2_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_2_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_2_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_2_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_2_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_2_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_2_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_2_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_2_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_2_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire             _crossBar_io_out_3_3_valid;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [1:0]       _crossBar_io_out_3_3_bits_regOrder;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_3_bits_data_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_3_bits_data_1;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_3_bits_data_2;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_3_bits_data_3;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_3_bits_data_4;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_3_bits_data_5;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_3_bits_data_6;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_3_bits_data_7;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _crossBar_io_out_3_3_bits_v0_0;	// ventus/src/pipeline/operandCollector.scala:532:24
  wire [31:0]      _RegFileBank_3_io_rs;	// ventus/src/pipeline/operandCollector.scala:531:53
  wire [31:0]      _RegFileBank_2_io_rs;	// ventus/src/pipeline/operandCollector.scala:531:53
  wire [31:0]      _RegFileBank_1_io_rs;	// ventus/src/pipeline/operandCollector.scala:531:53
  wire [31:0]      _RegFileBank_io_rs;	// ventus/src/pipeline/operandCollector.scala:531:53
  wire [31:0]      _FloatRegFileBank_3_io_rs_0;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_3_io_rs_1;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_3_io_rs_2;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_3_io_rs_3;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_3_io_rs_4;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_3_io_rs_5;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_3_io_rs_6;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_3_io_rs_7;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_2_io_rs_0;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_2_io_rs_1;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_2_io_rs_2;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_2_io_rs_3;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_2_io_rs_4;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_2_io_rs_5;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_2_io_rs_6;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_2_io_rs_7;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_1_io_rs_0;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_1_io_rs_1;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_1_io_rs_2;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_1_io_rs_3;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_1_io_rs_4;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_1_io_rs_5;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_1_io_rs_6;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_1_io_rs_7;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_io_rs_0;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_io_rs_1;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_io_rs_2;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_io_rs_3;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_io_rs_4;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_io_rs_5;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_io_rs_6;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire [31:0]      _FloatRegFileBank_io_rs_7;	// ventus/src/pipeline/operandCollector.scala:530:53
  wire             _Arbiter_io_readArbiterOutScalar_0_valid;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [7:0]       _Arbiter_io_readArbiterOutScalar_0_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire             _Arbiter_io_readArbiterOutScalar_1_valid;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [7:0]       _Arbiter_io_readArbiterOutScalar_1_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire             _Arbiter_io_readArbiterOutScalar_2_valid;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [7:0]       _Arbiter_io_readArbiterOutScalar_2_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire             _Arbiter_io_readArbiterOutScalar_3_valid;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [7:0]       _Arbiter_io_readArbiterOutScalar_3_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire             _Arbiter_io_readArbiterOutVector_0_valid;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [7:0]       _Arbiter_io_readArbiterOutVector_0_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire             _Arbiter_io_readArbiterOutVector_1_valid;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [7:0]       _Arbiter_io_readArbiterOutVector_1_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire             _Arbiter_io_readArbiterOutVector_2_valid;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [7:0]       _Arbiter_io_readArbiterOutVector_2_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire             _Arbiter_io_readArbiterOutVector_3_valid;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [7:0]       _Arbiter_io_readArbiterOutVector_3_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [3:0]       _Arbiter_io_readchosenScalar_0;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [3:0]       _Arbiter_io_readchosenScalar_1;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [3:0]       _Arbiter_io_readchosenScalar_2;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [3:0]       _Arbiter_io_readchosenScalar_3;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [3:0]       _Arbiter_io_readchosenVector_0;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [3:0]       _Arbiter_io_readchosenVector_1;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [3:0]       _Arbiter_io_readchosenVector_2;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire [3:0]       _Arbiter_io_readchosenVector_3;	// ventus/src/pipeline/operandCollector.scala:529:23
  wire             _collectorUnit_3_io_control_ready;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src1_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src1_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src1_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src1_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src1_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src1_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src1_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src1_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src2_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src2_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src2_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src2_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src2_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src2_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src2_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src2_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src3_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src3_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src3_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src3_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src3_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src3_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src3_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_alu_src3_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_mask_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_mask_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_mask_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_mask_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_mask_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_mask_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_mask_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_mask_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_control_inst;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_issue_bits_control_wid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_fp;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_issue_bits_control_branch;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_simt_stack;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_simt_stack_op;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_barrier;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_issue_bits_control_csr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_reverse;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_issue_bits_control_sel_alu2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_issue_bits_control_sel_alu1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_isvec;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_issue_bits_control_sel_alu3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_mask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [3:0]       _collectorUnit_3_io_issue_bits_control_sel_imm;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_issue_bits_control_mem_whb;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_mem_unsigned;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [5:0]       _collectorUnit_3_io_issue_bits_control_alu_fn;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_force_rm_rtz;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_is_vls12;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_mem;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_mul;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_tc;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_disable_mask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_custom_signal_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_issue_bits_control_mem_cmd;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_issue_bits_control_mop;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_3_io_issue_bits_control_reg_idx1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_3_io_issue_bits_control_reg_idx2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_3_io_issue_bits_control_reg_idx3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_3_io_issue_bits_control_reg_idxw;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_wvd;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_fence;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_sfu;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_readmask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_writemask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_wxd;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_control_pc;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [6:0]       _collectorUnit_3_io_issue_bits_control_imm_ext;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_3_io_issue_bits_control_spike_info_sm_id;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_control_spike_info_pc;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_3_io_issue_bits_control_spike_info_inst;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_atomic;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_aq;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_issue_bits_control_rl;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_outArbiterIO_0_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_3_io_outArbiterIO_0_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_outArbiterIO_0_bits_bankID;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_outArbiterIO_0_bits_rsType;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_outArbiterIO_1_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_3_io_outArbiterIO_1_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_outArbiterIO_1_bits_bankID;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_outArbiterIO_1_bits_rsType;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_3_io_outArbiterIO_2_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_3_io_outArbiterIO_2_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_outArbiterIO_2_bits_bankID;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_3_io_outArbiterIO_2_bits_rsType;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_3_io_outArbiterIO_3_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_control_ready;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src1_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src1_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src1_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src1_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src1_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src1_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src1_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src1_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src2_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src2_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src2_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src2_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src2_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src2_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src2_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src2_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src3_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src3_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src3_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src3_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src3_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src3_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src3_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_alu_src3_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_mask_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_mask_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_mask_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_mask_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_mask_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_mask_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_mask_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_mask_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_control_inst;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_issue_bits_control_wid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_fp;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_issue_bits_control_branch;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_simt_stack;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_simt_stack_op;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_barrier;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_issue_bits_control_csr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_reverse;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_issue_bits_control_sel_alu2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_issue_bits_control_sel_alu1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_isvec;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_issue_bits_control_sel_alu3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_mask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [3:0]       _collectorUnit_2_io_issue_bits_control_sel_imm;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_issue_bits_control_mem_whb;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_mem_unsigned;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [5:0]       _collectorUnit_2_io_issue_bits_control_alu_fn;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_force_rm_rtz;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_is_vls12;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_mem;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_mul;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_tc;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_disable_mask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_custom_signal_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_issue_bits_control_mem_cmd;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_issue_bits_control_mop;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_2_io_issue_bits_control_reg_idx1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_2_io_issue_bits_control_reg_idx2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_2_io_issue_bits_control_reg_idx3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_2_io_issue_bits_control_reg_idxw;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_wvd;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_fence;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_sfu;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_readmask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_writemask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_wxd;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_control_pc;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [6:0]       _collectorUnit_2_io_issue_bits_control_imm_ext;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_2_io_issue_bits_control_spike_info_sm_id;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_control_spike_info_pc;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_2_io_issue_bits_control_spike_info_inst;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_atomic;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_aq;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_issue_bits_control_rl;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_outArbiterIO_0_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_2_io_outArbiterIO_0_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_outArbiterIO_0_bits_bankID;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_outArbiterIO_0_bits_rsType;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_outArbiterIO_1_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_2_io_outArbiterIO_1_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_outArbiterIO_1_bits_bankID;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_outArbiterIO_1_bits_rsType;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_2_io_outArbiterIO_2_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_2_io_outArbiterIO_2_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_outArbiterIO_2_bits_bankID;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_2_io_outArbiterIO_2_bits_rsType;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_2_io_outArbiterIO_3_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_control_ready;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src1_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src1_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src1_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src1_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src1_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src1_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src1_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src1_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src2_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src2_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src2_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src2_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src2_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src2_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src2_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src2_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src3_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src3_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src3_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src3_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src3_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src3_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src3_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_alu_src3_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_mask_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_mask_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_mask_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_mask_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_mask_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_mask_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_mask_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_mask_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_control_inst;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_issue_bits_control_wid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_fp;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_issue_bits_control_branch;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_simt_stack;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_simt_stack_op;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_barrier;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_issue_bits_control_csr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_reverse;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_issue_bits_control_sel_alu2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_issue_bits_control_sel_alu1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_isvec;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_issue_bits_control_sel_alu3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_mask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [3:0]       _collectorUnit_1_io_issue_bits_control_sel_imm;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_issue_bits_control_mem_whb;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_mem_unsigned;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [5:0]       _collectorUnit_1_io_issue_bits_control_alu_fn;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_force_rm_rtz;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_is_vls12;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_mem;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_mul;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_tc;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_disable_mask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_custom_signal_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_issue_bits_control_mem_cmd;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_issue_bits_control_mop;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_1_io_issue_bits_control_reg_idx1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_1_io_issue_bits_control_reg_idx2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_1_io_issue_bits_control_reg_idx3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_1_io_issue_bits_control_reg_idxw;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_wvd;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_fence;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_sfu;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_readmask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_writemask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_wxd;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_control_pc;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [6:0]       _collectorUnit_1_io_issue_bits_control_imm_ext;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_1_io_issue_bits_control_spike_info_sm_id;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_control_spike_info_pc;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_1_io_issue_bits_control_spike_info_inst;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_atomic;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_aq;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_issue_bits_control_rl;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_outArbiterIO_0_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_1_io_outArbiterIO_0_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_outArbiterIO_0_bits_bankID;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_outArbiterIO_0_bits_rsType;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_outArbiterIO_1_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_1_io_outArbiterIO_1_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_outArbiterIO_1_bits_bankID;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_outArbiterIO_1_bits_rsType;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_1_io_outArbiterIO_2_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_1_io_outArbiterIO_2_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_outArbiterIO_2_bits_bankID;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_1_io_outArbiterIO_2_bits_rsType;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_1_io_outArbiterIO_3_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_control_ready;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src1_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src1_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src1_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src1_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src1_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src1_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src1_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src1_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src2_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src2_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src2_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src2_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src2_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src2_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src2_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src2_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src3_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src3_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src3_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src3_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src3_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src3_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src3_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_alu_src3_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_mask_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_mask_1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_mask_2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_mask_3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_mask_4;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_mask_5;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_mask_6;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_mask_7;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_control_inst;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_issue_bits_control_wid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_fp;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_issue_bits_control_branch;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_simt_stack;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_simt_stack_op;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_barrier;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_issue_bits_control_csr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_reverse;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_issue_bits_control_sel_alu2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_issue_bits_control_sel_alu1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_isvec;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_issue_bits_control_sel_alu3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_mask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [3:0]       _collectorUnit_io_issue_bits_control_sel_imm;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_issue_bits_control_mem_whb;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_mem_unsigned;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [5:0]       _collectorUnit_io_issue_bits_control_alu_fn;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_force_rm_rtz;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_is_vls12;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_mem;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_mul;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_tc;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_disable_mask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_custom_signal_0;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_issue_bits_control_mem_cmd;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_issue_bits_control_mop;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_io_issue_bits_control_reg_idx1;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_io_issue_bits_control_reg_idx2;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_io_issue_bits_control_reg_idx3;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_io_issue_bits_control_reg_idxw;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_wvd;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_fence;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_sfu;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_readmask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_writemask;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_wxd;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_control_pc;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [6:0]       _collectorUnit_io_issue_bits_control_imm_ext;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_io_issue_bits_control_spike_info_sm_id;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_control_spike_info_pc;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [31:0]      _collectorUnit_io_issue_bits_control_spike_info_inst;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_atomic;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_aq;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_issue_bits_control_rl;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_outArbiterIO_0_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_io_outArbiterIO_0_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_outArbiterIO_0_bits_bankID;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_outArbiterIO_0_bits_rsType;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_outArbiterIO_1_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_io_outArbiterIO_1_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_outArbiterIO_1_bits_bankID;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_outArbiterIO_1_bits_rsType;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire             _collectorUnit_io_outArbiterIO_2_valid;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_io_outArbiterIO_2_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_outArbiterIO_2_bits_bankID;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [1:0]       _collectorUnit_io_outArbiterIO_2_bits_rsType;	// ventus/src/pipeline/operandCollector.scala:528:66
  wire [7:0]       _collectorUnit_io_outArbiterIO_3_bits_rsAddr;	// ventus/src/pipeline/operandCollector.scala:528:66
  reg  [3:0]       REG_0;	// ventus/src/pipeline/operandCollector.scala:543:38
  reg  [3:0]       REG_1;	// ventus/src/pipeline/operandCollector.scala:543:38
  reg  [3:0]       REG_2;	// ventus/src/pipeline/operandCollector.scala:543:38
  reg  [3:0]       REG_3;	// ventus/src/pipeline/operandCollector.scala:543:38
  reg              REG_1_0;	// ventus/src/pipeline/operandCollector.scala:544:44
  reg              REG_1_1;	// ventus/src/pipeline/operandCollector.scala:544:44
  reg              REG_1_2;	// ventus/src/pipeline/operandCollector.scala:544:44
  reg              REG_1_3;	// ventus/src/pipeline/operandCollector.scala:544:44
  reg  [3:0]       REG_2_0;	// ventus/src/pipeline/operandCollector.scala:545:38
  reg  [3:0]       REG_2_1;	// ventus/src/pipeline/operandCollector.scala:545:38
  reg  [3:0]       REG_2_2;	// ventus/src/pipeline/operandCollector.scala:545:38
  reg  [3:0]       REG_2_3;	// ventus/src/pipeline/operandCollector.scala:545:38
  reg              REG_3_0;	// ventus/src/pipeline/operandCollector.scala:546:44
  reg              REG_3_1;	// ventus/src/pipeline/operandCollector.scala:546:44
  reg              REG_3_2;	// ventus/src/pipeline/operandCollector.scala:546:44
  reg              REG_3_3;	// ventus/src/pipeline/operandCollector.scala:546:44
  wire [3:0][10:0] _GEN =
    {{io_sgpr_base_3}, {io_sgpr_base_2}, {io_sgpr_base_1}, {io_sgpr_base_0}};	// ventus/src/pipeline/operandCollector.scala:593:58
  wire [1:0]       _wbVecBankId_T_2 =
    io_writeVecCtrl_bits_reg_idxw[1:0] + io_writeVecCtrl_bits_warp_id;	// ventus/src/pipeline/operandCollector.scala:597:{47,71}
  wire [3:0][10:0] _GEN_0 =
    {{io_vgpr_base_3}, {io_vgpr_base_2}, {io_vgpr_base_1}, {io_vgpr_base_0}};	// ventus/src/pipeline/operandCollector.scala:598:64
  wire [7:0]       wbVecBankAddr =
    {2'h0, io_writeVecCtrl_bits_reg_idxw[7:2]}
    + _GEN_0[io_writeVecCtrl_bits_warp_id][9:2];	// ventus/src/pipeline/operandCollector.scala:518:7, :593:58, :598:{64,96,129}
  wire [1:0]       _wbScaBankId_T_2 =
    io_writeScalarCtrl_bits_reg_idxw[1:0] + io_writeScalarCtrl_bits_warp_id;	// ventus/src/pipeline/operandCollector.scala:599:{50,74}
  wire [7:0]       wbScaBankAddr =
    {2'h0, io_writeScalarCtrl_bits_reg_idxw[7:2]}
    + _GEN[io_writeScalarCtrl_bits_warp_id][9:2];	// ventus/src/pipeline/operandCollector.scala:518:7, :593:58, :595:44, :600:99
  wire             _vectorBank_rdwen_T = io_writeVecCtrl_bits_wvd & io_writeVecCtrl_valid;	// ventus/src/pipeline/operandCollector.scala:615:61
  wire             _scalarBank_rdwen_T_2 =
    io_writeScalarCtrl_bits_wxd & io_writeScalarCtrl_valid
    & (|io_writeScalarCtrl_bits_reg_idxw);	// ventus/src/pipeline/operandCollector.scala:616:{91,126}
  always @(posedge clock) begin	// ventus/src/pipeline/operandCollector.scala:518:7
    REG_0 <= _Arbiter_io_readchosenScalar_0;	// ventus/src/pipeline/operandCollector.scala:529:23, :543:38
    REG_1 <= _Arbiter_io_readchosenScalar_1;	// ventus/src/pipeline/operandCollector.scala:529:23, :543:38
    REG_2 <= _Arbiter_io_readchosenScalar_2;	// ventus/src/pipeline/operandCollector.scala:529:23, :543:38
    REG_3 <= _Arbiter_io_readchosenScalar_3;	// ventus/src/pipeline/operandCollector.scala:529:23, :543:38
    REG_1_0 <= _Arbiter_io_readArbiterOutScalar_0_valid;	// ventus/src/pipeline/operandCollector.scala:529:23, :544:44
    REG_1_1 <= _Arbiter_io_readArbiterOutScalar_1_valid;	// ventus/src/pipeline/operandCollector.scala:529:23, :544:44
    REG_1_2 <= _Arbiter_io_readArbiterOutScalar_2_valid;	// ventus/src/pipeline/operandCollector.scala:529:23, :544:44
    REG_1_3 <= _Arbiter_io_readArbiterOutScalar_3_valid;	// ventus/src/pipeline/operandCollector.scala:529:23, :544:44
    REG_2_0 <= _Arbiter_io_readchosenVector_0;	// ventus/src/pipeline/operandCollector.scala:529:23, :545:38
    REG_2_1 <= _Arbiter_io_readchosenVector_1;	// ventus/src/pipeline/operandCollector.scala:529:23, :545:38
    REG_2_2 <= _Arbiter_io_readchosenVector_2;	// ventus/src/pipeline/operandCollector.scala:529:23, :545:38
    REG_2_3 <= _Arbiter_io_readchosenVector_3;	// ventus/src/pipeline/operandCollector.scala:529:23, :545:38
    REG_3_0 <= _Arbiter_io_readArbiterOutVector_0_valid;	// ventus/src/pipeline/operandCollector.scala:529:23, :546:44
    REG_3_1 <= _Arbiter_io_readArbiterOutVector_1_valid;	// ventus/src/pipeline/operandCollector.scala:529:23, :546:44
    REG_3_2 <= _Arbiter_io_readArbiterOutVector_2_valid;	// ventus/src/pipeline/operandCollector.scala:529:23, :546:44
    REG_3_3 <= _Arbiter_io_readArbiterOutVector_3_valid;	// ventus/src/pipeline/operandCollector.scala:529:23, :546:44
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// ventus/src/pipeline/operandCollector.scala:518:7
    `ifdef FIRRTL_BEFORE_INITIAL	// ventus/src/pipeline/operandCollector.scala:518:7
      `FIRRTL_BEFORE_INITIAL	// ventus/src/pipeline/operandCollector.scala:518:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// ventus/src/pipeline/operandCollector.scala:518:7
      automatic logic [31:0] _RANDOM[0:1];	// ventus/src/pipeline/operandCollector.scala:518:7
      `ifdef INIT_RANDOM_PROLOG_	// ventus/src/pipeline/operandCollector.scala:518:7
        `INIT_RANDOM_PROLOG_	// ventus/src/pipeline/operandCollector.scala:518:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// ventus/src/pipeline/operandCollector.scala:518:7
        for (logic [1:0] i = 2'h0; i < 2'h2; i += 2'h1) begin
          _RANDOM[i[0]] = `RANDOM;	// ventus/src/pipeline/operandCollector.scala:518:7
        end	// ventus/src/pipeline/operandCollector.scala:518:7
        REG_0 = _RANDOM[1'h0][3:0];	// ventus/src/pipeline/operandCollector.scala:518:7, :543:38
        REG_1 = _RANDOM[1'h0][7:4];	// ventus/src/pipeline/operandCollector.scala:518:7, :543:38
        REG_2 = _RANDOM[1'h0][11:8];	// ventus/src/pipeline/operandCollector.scala:518:7, :543:38
        REG_3 = _RANDOM[1'h0][15:12];	// ventus/src/pipeline/operandCollector.scala:518:7, :543:38
        REG_1_0 = _RANDOM[1'h0][16];	// ventus/src/pipeline/operandCollector.scala:518:7, :543:38, :544:44
        REG_1_1 = _RANDOM[1'h0][17];	// ventus/src/pipeline/operandCollector.scala:518:7, :543:38, :544:44
        REG_1_2 = _RANDOM[1'h0][18];	// ventus/src/pipeline/operandCollector.scala:518:7, :543:38, :544:44
        REG_1_3 = _RANDOM[1'h0][19];	// ventus/src/pipeline/operandCollector.scala:518:7, :543:38, :544:44
        REG_2_0 = _RANDOM[1'h0][23:20];	// ventus/src/pipeline/operandCollector.scala:518:7, :543:38, :545:38
        REG_2_1 = _RANDOM[1'h0][27:24];	// ventus/src/pipeline/operandCollector.scala:518:7, :543:38, :545:38
        REG_2_2 = _RANDOM[1'h0][31:28];	// ventus/src/pipeline/operandCollector.scala:518:7, :543:38, :545:38
        REG_2_3 = _RANDOM[1'h1][3:0];	// ventus/src/pipeline/operandCollector.scala:518:7, :545:38
        REG_3_0 = _RANDOM[1'h1][4];	// ventus/src/pipeline/operandCollector.scala:518:7, :545:38, :546:44
        REG_3_1 = _RANDOM[1'h1][5];	// ventus/src/pipeline/operandCollector.scala:518:7, :545:38, :546:44
        REG_3_2 = _RANDOM[1'h1][6];	// ventus/src/pipeline/operandCollector.scala:518:7, :545:38, :546:44
        REG_3_3 = _RANDOM[1'h1][7];	// ventus/src/pipeline/operandCollector.scala:518:7, :545:38, :546:44
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// ventus/src/pipeline/operandCollector.scala:518:7
      `FIRRTL_AFTER_INITIAL	// ventus/src/pipeline/operandCollector.scala:518:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  collectorUnit collectorUnit (	// ventus/src/pipeline/operandCollector.scala:528:66
    .clock                                  (clock),
    .reset                                  (reset),
    .io_control_ready                       (_collectorUnit_io_control_ready),
    .io_control_valid                       (_Demux_io_out_0_valid),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_inst                   (_Demux_io_out_0_bits_inst),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_wid                    (_Demux_io_out_0_bits_wid),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_fp                     (_Demux_io_out_0_bits_fp),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_branch                 (_Demux_io_out_0_bits_branch),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_simt_stack             (_Demux_io_out_0_bits_simt_stack),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_simt_stack_op          (_Demux_io_out_0_bits_simt_stack_op),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_barrier                (_Demux_io_out_0_bits_barrier),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_csr                    (_Demux_io_out_0_bits_csr),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reverse                (_Demux_io_out_0_bits_reverse),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_alu2               (_Demux_io_out_0_bits_sel_alu2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_alu1               (_Demux_io_out_0_bits_sel_alu1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_isvec                  (_Demux_io_out_0_bits_isvec),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_alu3               (_Demux_io_out_0_bits_sel_alu3),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mask                   (_Demux_io_out_0_bits_mask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_imm                (_Demux_io_out_0_bits_sel_imm),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem_whb                (_Demux_io_out_0_bits_mem_whb),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem_unsigned           (_Demux_io_out_0_bits_mem_unsigned),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_alu_fn                 (_Demux_io_out_0_bits_alu_fn),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_force_rm_rtz           (_Demux_io_out_0_bits_force_rm_rtz),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_is_vls12               (_Demux_io_out_0_bits_is_vls12),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem                    (_Demux_io_out_0_bits_mem),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mul                    (_Demux_io_out_0_bits_mul),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_tc                     (_Demux_io_out_0_bits_tc),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_disable_mask           (_Demux_io_out_0_bits_disable_mask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_custom_signal_0        (_Demux_io_out_0_bits_custom_signal_0),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem_cmd                (_Demux_io_out_0_bits_mem_cmd),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mop                    (_Demux_io_out_0_bits_mop),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idx1               (_Demux_io_out_0_bits_reg_idx1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idx2               (_Demux_io_out_0_bits_reg_idx2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idx3               (_Demux_io_out_0_bits_reg_idx3),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idxw               (_Demux_io_out_0_bits_reg_idxw),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_wvd                    (_Demux_io_out_0_bits_wvd),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_fence                  (_Demux_io_out_0_bits_fence),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sfu                    (_Demux_io_out_0_bits_sfu),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_readmask               (_Demux_io_out_0_bits_readmask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_writemask              (_Demux_io_out_0_bits_writemask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_wxd                    (_Demux_io_out_0_bits_wxd),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_pc                     (_Demux_io_out_0_bits_pc),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_imm_ext                (_Demux_io_out_0_bits_imm_ext),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_spike_info_sm_id       (_Demux_io_out_0_bits_spike_info_sm_id),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_spike_info_pc          (_Demux_io_out_0_bits_spike_info_pc),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_spike_info_inst        (_Demux_io_out_0_bits_spike_info_inst),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_atomic                 (_Demux_io_out_0_bits_atomic),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_aq                     (_Demux_io_out_0_bits_aq),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_rl                     (_Demux_io_out_0_bits_rl),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_bankIn_0_valid                      (_crossBar_io_out_0_0_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_regOrder              (_crossBar_io_out_0_0_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_0                (_crossBar_io_out_0_0_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_1                (_crossBar_io_out_0_0_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_2                (_crossBar_io_out_0_0_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_3                (_crossBar_io_out_0_0_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_4                (_crossBar_io_out_0_0_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_5                (_crossBar_io_out_0_0_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_6                (_crossBar_io_out_0_0_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_7                (_crossBar_io_out_0_0_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_v0_0                  (_crossBar_io_out_0_0_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_valid                      (_crossBar_io_out_0_1_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_regOrder              (_crossBar_io_out_0_1_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_0                (_crossBar_io_out_0_1_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_1                (_crossBar_io_out_0_1_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_2                (_crossBar_io_out_0_1_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_3                (_crossBar_io_out_0_1_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_4                (_crossBar_io_out_0_1_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_5                (_crossBar_io_out_0_1_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_6                (_crossBar_io_out_0_1_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_7                (_crossBar_io_out_0_1_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_v0_0                  (_crossBar_io_out_0_1_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_valid                      (_crossBar_io_out_0_2_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_regOrder              (_crossBar_io_out_0_2_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_0                (_crossBar_io_out_0_2_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_1                (_crossBar_io_out_0_2_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_2                (_crossBar_io_out_0_2_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_3                (_crossBar_io_out_0_2_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_4                (_crossBar_io_out_0_2_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_5                (_crossBar_io_out_0_2_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_6                (_crossBar_io_out_0_2_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_7                (_crossBar_io_out_0_2_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_v0_0                  (_crossBar_io_out_0_2_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_valid                      (_crossBar_io_out_0_3_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_regOrder              (_crossBar_io_out_0_3_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_0                (_crossBar_io_out_0_3_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_1                (_crossBar_io_out_0_3_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_2                (_crossBar_io_out_0_3_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_3                (_crossBar_io_out_0_3_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_4                (_crossBar_io_out_0_3_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_5                (_crossBar_io_out_0_3_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_6                (_crossBar_io_out_0_3_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_7                (_crossBar_io_out_0_3_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_v0_0                  (_crossBar_io_out_0_3_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_issue_ready                         (_issueUnit_io_in_0_ready),	// ventus/src/pipeline/operandCollector.scala:660:25
    .io_issue_valid                         (_collectorUnit_io_issue_valid),
    .io_issue_bits_alu_src1_0               (_collectorUnit_io_issue_bits_alu_src1_0),
    .io_issue_bits_alu_src1_1               (_collectorUnit_io_issue_bits_alu_src1_1),
    .io_issue_bits_alu_src1_2               (_collectorUnit_io_issue_bits_alu_src1_2),
    .io_issue_bits_alu_src1_3               (_collectorUnit_io_issue_bits_alu_src1_3),
    .io_issue_bits_alu_src1_4               (_collectorUnit_io_issue_bits_alu_src1_4),
    .io_issue_bits_alu_src1_5               (_collectorUnit_io_issue_bits_alu_src1_5),
    .io_issue_bits_alu_src1_6               (_collectorUnit_io_issue_bits_alu_src1_6),
    .io_issue_bits_alu_src1_7               (_collectorUnit_io_issue_bits_alu_src1_7),
    .io_issue_bits_alu_src2_0               (_collectorUnit_io_issue_bits_alu_src2_0),
    .io_issue_bits_alu_src2_1               (_collectorUnit_io_issue_bits_alu_src2_1),
    .io_issue_bits_alu_src2_2               (_collectorUnit_io_issue_bits_alu_src2_2),
    .io_issue_bits_alu_src2_3               (_collectorUnit_io_issue_bits_alu_src2_3),
    .io_issue_bits_alu_src2_4               (_collectorUnit_io_issue_bits_alu_src2_4),
    .io_issue_bits_alu_src2_5               (_collectorUnit_io_issue_bits_alu_src2_5),
    .io_issue_bits_alu_src2_6               (_collectorUnit_io_issue_bits_alu_src2_6),
    .io_issue_bits_alu_src2_7               (_collectorUnit_io_issue_bits_alu_src2_7),
    .io_issue_bits_alu_src3_0               (_collectorUnit_io_issue_bits_alu_src3_0),
    .io_issue_bits_alu_src3_1               (_collectorUnit_io_issue_bits_alu_src3_1),
    .io_issue_bits_alu_src3_2               (_collectorUnit_io_issue_bits_alu_src3_2),
    .io_issue_bits_alu_src3_3               (_collectorUnit_io_issue_bits_alu_src3_3),
    .io_issue_bits_alu_src3_4               (_collectorUnit_io_issue_bits_alu_src3_4),
    .io_issue_bits_alu_src3_5               (_collectorUnit_io_issue_bits_alu_src3_5),
    .io_issue_bits_alu_src3_6               (_collectorUnit_io_issue_bits_alu_src3_6),
    .io_issue_bits_alu_src3_7               (_collectorUnit_io_issue_bits_alu_src3_7),
    .io_issue_bits_mask_0                   (_collectorUnit_io_issue_bits_mask_0),
    .io_issue_bits_mask_1                   (_collectorUnit_io_issue_bits_mask_1),
    .io_issue_bits_mask_2                   (_collectorUnit_io_issue_bits_mask_2),
    .io_issue_bits_mask_3                   (_collectorUnit_io_issue_bits_mask_3),
    .io_issue_bits_mask_4                   (_collectorUnit_io_issue_bits_mask_4),
    .io_issue_bits_mask_5                   (_collectorUnit_io_issue_bits_mask_5),
    .io_issue_bits_mask_6                   (_collectorUnit_io_issue_bits_mask_6),
    .io_issue_bits_mask_7                   (_collectorUnit_io_issue_bits_mask_7),
    .io_issue_bits_control_inst             (_collectorUnit_io_issue_bits_control_inst),
    .io_issue_bits_control_wid              (_collectorUnit_io_issue_bits_control_wid),
    .io_issue_bits_control_fp               (_collectorUnit_io_issue_bits_control_fp),
    .io_issue_bits_control_branch           (_collectorUnit_io_issue_bits_control_branch),
    .io_issue_bits_control_simt_stack
      (_collectorUnit_io_issue_bits_control_simt_stack),
    .io_issue_bits_control_simt_stack_op
      (_collectorUnit_io_issue_bits_control_simt_stack_op),
    .io_issue_bits_control_barrier
      (_collectorUnit_io_issue_bits_control_barrier),
    .io_issue_bits_control_csr              (_collectorUnit_io_issue_bits_control_csr),
    .io_issue_bits_control_reverse
      (_collectorUnit_io_issue_bits_control_reverse),
    .io_issue_bits_control_sel_alu2
      (_collectorUnit_io_issue_bits_control_sel_alu2),
    .io_issue_bits_control_sel_alu1
      (_collectorUnit_io_issue_bits_control_sel_alu1),
    .io_issue_bits_control_isvec            (_collectorUnit_io_issue_bits_control_isvec),
    .io_issue_bits_control_sel_alu3
      (_collectorUnit_io_issue_bits_control_sel_alu3),
    .io_issue_bits_control_mask             (_collectorUnit_io_issue_bits_control_mask),
    .io_issue_bits_control_sel_imm
      (_collectorUnit_io_issue_bits_control_sel_imm),
    .io_issue_bits_control_mem_whb
      (_collectorUnit_io_issue_bits_control_mem_whb),
    .io_issue_bits_control_mem_unsigned
      (_collectorUnit_io_issue_bits_control_mem_unsigned),
    .io_issue_bits_control_alu_fn           (_collectorUnit_io_issue_bits_control_alu_fn),
    .io_issue_bits_control_force_rm_rtz
      (_collectorUnit_io_issue_bits_control_force_rm_rtz),
    .io_issue_bits_control_is_vls12
      (_collectorUnit_io_issue_bits_control_is_vls12),
    .io_issue_bits_control_mem              (_collectorUnit_io_issue_bits_control_mem),
    .io_issue_bits_control_mul              (_collectorUnit_io_issue_bits_control_mul),
    .io_issue_bits_control_tc               (_collectorUnit_io_issue_bits_control_tc),
    .io_issue_bits_control_disable_mask
      (_collectorUnit_io_issue_bits_control_disable_mask),
    .io_issue_bits_control_custom_signal_0
      (_collectorUnit_io_issue_bits_control_custom_signal_0),
    .io_issue_bits_control_mem_cmd
      (_collectorUnit_io_issue_bits_control_mem_cmd),
    .io_issue_bits_control_mop              (_collectorUnit_io_issue_bits_control_mop),
    .io_issue_bits_control_reg_idx1
      (_collectorUnit_io_issue_bits_control_reg_idx1),
    .io_issue_bits_control_reg_idx2
      (_collectorUnit_io_issue_bits_control_reg_idx2),
    .io_issue_bits_control_reg_idx3
      (_collectorUnit_io_issue_bits_control_reg_idx3),
    .io_issue_bits_control_reg_idxw
      (_collectorUnit_io_issue_bits_control_reg_idxw),
    .io_issue_bits_control_wvd              (_collectorUnit_io_issue_bits_control_wvd),
    .io_issue_bits_control_fence            (_collectorUnit_io_issue_bits_control_fence),
    .io_issue_bits_control_sfu              (_collectorUnit_io_issue_bits_control_sfu),
    .io_issue_bits_control_readmask
      (_collectorUnit_io_issue_bits_control_readmask),
    .io_issue_bits_control_writemask
      (_collectorUnit_io_issue_bits_control_writemask),
    .io_issue_bits_control_wxd              (_collectorUnit_io_issue_bits_control_wxd),
    .io_issue_bits_control_pc               (_collectorUnit_io_issue_bits_control_pc),
    .io_issue_bits_control_imm_ext
      (_collectorUnit_io_issue_bits_control_imm_ext),
    .io_issue_bits_control_spike_info_sm_id
      (_collectorUnit_io_issue_bits_control_spike_info_sm_id),
    .io_issue_bits_control_spike_info_pc
      (_collectorUnit_io_issue_bits_control_spike_info_pc),
    .io_issue_bits_control_spike_info_inst
      (_collectorUnit_io_issue_bits_control_spike_info_inst),
    .io_issue_bits_control_atomic           (_collectorUnit_io_issue_bits_control_atomic),
    .io_issue_bits_control_aq               (_collectorUnit_io_issue_bits_control_aq),
    .io_issue_bits_control_rl               (_collectorUnit_io_issue_bits_control_rl),
    .io_outArbiterIO_0_valid                (_collectorUnit_io_outArbiterIO_0_valid),
    .io_outArbiterIO_0_bits_rsAddr
      (_collectorUnit_io_outArbiterIO_0_bits_rsAddr),
    .io_outArbiterIO_0_bits_bankID
      (_collectorUnit_io_outArbiterIO_0_bits_bankID),
    .io_outArbiterIO_0_bits_rsType
      (_collectorUnit_io_outArbiterIO_0_bits_rsType),
    .io_outArbiterIO_1_valid                (_collectorUnit_io_outArbiterIO_1_valid),
    .io_outArbiterIO_1_bits_rsAddr
      (_collectorUnit_io_outArbiterIO_1_bits_rsAddr),
    .io_outArbiterIO_1_bits_bankID
      (_collectorUnit_io_outArbiterIO_1_bits_bankID),
    .io_outArbiterIO_1_bits_rsType
      (_collectorUnit_io_outArbiterIO_1_bits_rsType),
    .io_outArbiterIO_2_valid                (_collectorUnit_io_outArbiterIO_2_valid),
    .io_outArbiterIO_2_bits_rsAddr
      (_collectorUnit_io_outArbiterIO_2_bits_rsAddr),
    .io_outArbiterIO_2_bits_bankID
      (_collectorUnit_io_outArbiterIO_2_bits_bankID),
    .io_outArbiterIO_2_bits_rsType
      (_collectorUnit_io_outArbiterIO_2_bits_rsType),
    .io_outArbiterIO_3_bits_rsAddr
      (_collectorUnit_io_outArbiterIO_3_bits_rsAddr),
    .io_sgpr_base_0                         (_Demux_io_sgpr_baseOut_0),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_sgpr_base_1                         (_Demux_io_sgpr_baseOut_1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_sgpr_base_2                         (_Demux_io_sgpr_baseOut_2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_sgpr_base_3                         (_Demux_io_sgpr_baseOut_3),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_0                         (_Demux_io_vgpr_baseOut_0),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_1                         (_Demux_io_vgpr_baseOut_1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_2                         (_Demux_io_vgpr_baseOut_2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_3                         (_Demux_io_vgpr_baseOut_3)	// ventus/src/pipeline/operandCollector.scala:533:21
  );
  collectorUnit collectorUnit_1 (	// ventus/src/pipeline/operandCollector.scala:528:66
    .clock                                  (clock),
    .reset                                  (reset),
    .io_control_ready                       (_collectorUnit_1_io_control_ready),
    .io_control_valid                       (_Demux_io_out_1_valid),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_inst                   (_Demux_io_out_1_bits_inst),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_wid                    (_Demux_io_out_1_bits_wid),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_fp                     (_Demux_io_out_1_bits_fp),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_branch                 (_Demux_io_out_1_bits_branch),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_simt_stack             (_Demux_io_out_1_bits_simt_stack),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_simt_stack_op          (_Demux_io_out_1_bits_simt_stack_op),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_barrier                (_Demux_io_out_1_bits_barrier),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_csr                    (_Demux_io_out_1_bits_csr),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reverse                (_Demux_io_out_1_bits_reverse),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_alu2               (_Demux_io_out_1_bits_sel_alu2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_alu1               (_Demux_io_out_1_bits_sel_alu1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_isvec                  (_Demux_io_out_1_bits_isvec),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_alu3               (_Demux_io_out_1_bits_sel_alu3),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mask                   (_Demux_io_out_1_bits_mask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_imm                (_Demux_io_out_1_bits_sel_imm),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem_whb                (_Demux_io_out_1_bits_mem_whb),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem_unsigned           (_Demux_io_out_1_bits_mem_unsigned),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_alu_fn                 (_Demux_io_out_1_bits_alu_fn),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_force_rm_rtz           (_Demux_io_out_1_bits_force_rm_rtz),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_is_vls12               (_Demux_io_out_1_bits_is_vls12),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem                    (_Demux_io_out_1_bits_mem),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mul                    (_Demux_io_out_1_bits_mul),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_tc                     (_Demux_io_out_1_bits_tc),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_disable_mask           (_Demux_io_out_1_bits_disable_mask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_custom_signal_0        (_Demux_io_out_1_bits_custom_signal_0),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem_cmd                (_Demux_io_out_1_bits_mem_cmd),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mop                    (_Demux_io_out_1_bits_mop),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idx1               (_Demux_io_out_1_bits_reg_idx1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idx2               (_Demux_io_out_1_bits_reg_idx2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idx3               (_Demux_io_out_1_bits_reg_idx3),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idxw               (_Demux_io_out_1_bits_reg_idxw),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_wvd                    (_Demux_io_out_1_bits_wvd),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_fence                  (_Demux_io_out_1_bits_fence),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sfu                    (_Demux_io_out_1_bits_sfu),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_readmask               (_Demux_io_out_1_bits_readmask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_writemask              (_Demux_io_out_1_bits_writemask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_wxd                    (_Demux_io_out_1_bits_wxd),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_pc                     (_Demux_io_out_1_bits_pc),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_imm_ext                (_Demux_io_out_1_bits_imm_ext),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_spike_info_sm_id       (_Demux_io_out_1_bits_spike_info_sm_id),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_spike_info_pc          (_Demux_io_out_1_bits_spike_info_pc),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_spike_info_inst        (_Demux_io_out_1_bits_spike_info_inst),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_atomic                 (_Demux_io_out_1_bits_atomic),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_aq                     (_Demux_io_out_1_bits_aq),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_rl                     (_Demux_io_out_1_bits_rl),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_bankIn_0_valid                      (_crossBar_io_out_1_0_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_regOrder              (_crossBar_io_out_1_0_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_0                (_crossBar_io_out_1_0_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_1                (_crossBar_io_out_1_0_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_2                (_crossBar_io_out_1_0_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_3                (_crossBar_io_out_1_0_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_4                (_crossBar_io_out_1_0_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_5                (_crossBar_io_out_1_0_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_6                (_crossBar_io_out_1_0_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_7                (_crossBar_io_out_1_0_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_v0_0                  (_crossBar_io_out_1_0_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_valid                      (_crossBar_io_out_1_1_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_regOrder              (_crossBar_io_out_1_1_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_0                (_crossBar_io_out_1_1_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_1                (_crossBar_io_out_1_1_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_2                (_crossBar_io_out_1_1_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_3                (_crossBar_io_out_1_1_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_4                (_crossBar_io_out_1_1_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_5                (_crossBar_io_out_1_1_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_6                (_crossBar_io_out_1_1_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_7                (_crossBar_io_out_1_1_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_v0_0                  (_crossBar_io_out_1_1_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_valid                      (_crossBar_io_out_1_2_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_regOrder              (_crossBar_io_out_1_2_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_0                (_crossBar_io_out_1_2_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_1                (_crossBar_io_out_1_2_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_2                (_crossBar_io_out_1_2_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_3                (_crossBar_io_out_1_2_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_4                (_crossBar_io_out_1_2_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_5                (_crossBar_io_out_1_2_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_6                (_crossBar_io_out_1_2_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_7                (_crossBar_io_out_1_2_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_v0_0                  (_crossBar_io_out_1_2_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_valid                      (_crossBar_io_out_1_3_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_regOrder              (_crossBar_io_out_1_3_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_0                (_crossBar_io_out_1_3_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_1                (_crossBar_io_out_1_3_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_2                (_crossBar_io_out_1_3_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_3                (_crossBar_io_out_1_3_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_4                (_crossBar_io_out_1_3_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_5                (_crossBar_io_out_1_3_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_6                (_crossBar_io_out_1_3_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_7                (_crossBar_io_out_1_3_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_v0_0                  (_crossBar_io_out_1_3_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_issue_ready                         (_issueUnit_io_in_1_ready),	// ventus/src/pipeline/operandCollector.scala:660:25
    .io_issue_valid                         (_collectorUnit_1_io_issue_valid),
    .io_issue_bits_alu_src1_0               (_collectorUnit_1_io_issue_bits_alu_src1_0),
    .io_issue_bits_alu_src1_1               (_collectorUnit_1_io_issue_bits_alu_src1_1),
    .io_issue_bits_alu_src1_2               (_collectorUnit_1_io_issue_bits_alu_src1_2),
    .io_issue_bits_alu_src1_3               (_collectorUnit_1_io_issue_bits_alu_src1_3),
    .io_issue_bits_alu_src1_4               (_collectorUnit_1_io_issue_bits_alu_src1_4),
    .io_issue_bits_alu_src1_5               (_collectorUnit_1_io_issue_bits_alu_src1_5),
    .io_issue_bits_alu_src1_6               (_collectorUnit_1_io_issue_bits_alu_src1_6),
    .io_issue_bits_alu_src1_7               (_collectorUnit_1_io_issue_bits_alu_src1_7),
    .io_issue_bits_alu_src2_0               (_collectorUnit_1_io_issue_bits_alu_src2_0),
    .io_issue_bits_alu_src2_1               (_collectorUnit_1_io_issue_bits_alu_src2_1),
    .io_issue_bits_alu_src2_2               (_collectorUnit_1_io_issue_bits_alu_src2_2),
    .io_issue_bits_alu_src2_3               (_collectorUnit_1_io_issue_bits_alu_src2_3),
    .io_issue_bits_alu_src2_4               (_collectorUnit_1_io_issue_bits_alu_src2_4),
    .io_issue_bits_alu_src2_5               (_collectorUnit_1_io_issue_bits_alu_src2_5),
    .io_issue_bits_alu_src2_6               (_collectorUnit_1_io_issue_bits_alu_src2_6),
    .io_issue_bits_alu_src2_7               (_collectorUnit_1_io_issue_bits_alu_src2_7),
    .io_issue_bits_alu_src3_0               (_collectorUnit_1_io_issue_bits_alu_src3_0),
    .io_issue_bits_alu_src3_1               (_collectorUnit_1_io_issue_bits_alu_src3_1),
    .io_issue_bits_alu_src3_2               (_collectorUnit_1_io_issue_bits_alu_src3_2),
    .io_issue_bits_alu_src3_3               (_collectorUnit_1_io_issue_bits_alu_src3_3),
    .io_issue_bits_alu_src3_4               (_collectorUnit_1_io_issue_bits_alu_src3_4),
    .io_issue_bits_alu_src3_5               (_collectorUnit_1_io_issue_bits_alu_src3_5),
    .io_issue_bits_alu_src3_6               (_collectorUnit_1_io_issue_bits_alu_src3_6),
    .io_issue_bits_alu_src3_7               (_collectorUnit_1_io_issue_bits_alu_src3_7),
    .io_issue_bits_mask_0                   (_collectorUnit_1_io_issue_bits_mask_0),
    .io_issue_bits_mask_1                   (_collectorUnit_1_io_issue_bits_mask_1),
    .io_issue_bits_mask_2                   (_collectorUnit_1_io_issue_bits_mask_2),
    .io_issue_bits_mask_3                   (_collectorUnit_1_io_issue_bits_mask_3),
    .io_issue_bits_mask_4                   (_collectorUnit_1_io_issue_bits_mask_4),
    .io_issue_bits_mask_5                   (_collectorUnit_1_io_issue_bits_mask_5),
    .io_issue_bits_mask_6                   (_collectorUnit_1_io_issue_bits_mask_6),
    .io_issue_bits_mask_7                   (_collectorUnit_1_io_issue_bits_mask_7),
    .io_issue_bits_control_inst             (_collectorUnit_1_io_issue_bits_control_inst),
    .io_issue_bits_control_wid              (_collectorUnit_1_io_issue_bits_control_wid),
    .io_issue_bits_control_fp               (_collectorUnit_1_io_issue_bits_control_fp),
    .io_issue_bits_control_branch
      (_collectorUnit_1_io_issue_bits_control_branch),
    .io_issue_bits_control_simt_stack
      (_collectorUnit_1_io_issue_bits_control_simt_stack),
    .io_issue_bits_control_simt_stack_op
      (_collectorUnit_1_io_issue_bits_control_simt_stack_op),
    .io_issue_bits_control_barrier
      (_collectorUnit_1_io_issue_bits_control_barrier),
    .io_issue_bits_control_csr              (_collectorUnit_1_io_issue_bits_control_csr),
    .io_issue_bits_control_reverse
      (_collectorUnit_1_io_issue_bits_control_reverse),
    .io_issue_bits_control_sel_alu2
      (_collectorUnit_1_io_issue_bits_control_sel_alu2),
    .io_issue_bits_control_sel_alu1
      (_collectorUnit_1_io_issue_bits_control_sel_alu1),
    .io_issue_bits_control_isvec
      (_collectorUnit_1_io_issue_bits_control_isvec),
    .io_issue_bits_control_sel_alu3
      (_collectorUnit_1_io_issue_bits_control_sel_alu3),
    .io_issue_bits_control_mask             (_collectorUnit_1_io_issue_bits_control_mask),
    .io_issue_bits_control_sel_imm
      (_collectorUnit_1_io_issue_bits_control_sel_imm),
    .io_issue_bits_control_mem_whb
      (_collectorUnit_1_io_issue_bits_control_mem_whb),
    .io_issue_bits_control_mem_unsigned
      (_collectorUnit_1_io_issue_bits_control_mem_unsigned),
    .io_issue_bits_control_alu_fn
      (_collectorUnit_1_io_issue_bits_control_alu_fn),
    .io_issue_bits_control_force_rm_rtz
      (_collectorUnit_1_io_issue_bits_control_force_rm_rtz),
    .io_issue_bits_control_is_vls12
      (_collectorUnit_1_io_issue_bits_control_is_vls12),
    .io_issue_bits_control_mem              (_collectorUnit_1_io_issue_bits_control_mem),
    .io_issue_bits_control_mul              (_collectorUnit_1_io_issue_bits_control_mul),
    .io_issue_bits_control_tc               (_collectorUnit_1_io_issue_bits_control_tc),
    .io_issue_bits_control_disable_mask
      (_collectorUnit_1_io_issue_bits_control_disable_mask),
    .io_issue_bits_control_custom_signal_0
      (_collectorUnit_1_io_issue_bits_control_custom_signal_0),
    .io_issue_bits_control_mem_cmd
      (_collectorUnit_1_io_issue_bits_control_mem_cmd),
    .io_issue_bits_control_mop              (_collectorUnit_1_io_issue_bits_control_mop),
    .io_issue_bits_control_reg_idx1
      (_collectorUnit_1_io_issue_bits_control_reg_idx1),
    .io_issue_bits_control_reg_idx2
      (_collectorUnit_1_io_issue_bits_control_reg_idx2),
    .io_issue_bits_control_reg_idx3
      (_collectorUnit_1_io_issue_bits_control_reg_idx3),
    .io_issue_bits_control_reg_idxw
      (_collectorUnit_1_io_issue_bits_control_reg_idxw),
    .io_issue_bits_control_wvd              (_collectorUnit_1_io_issue_bits_control_wvd),
    .io_issue_bits_control_fence
      (_collectorUnit_1_io_issue_bits_control_fence),
    .io_issue_bits_control_sfu              (_collectorUnit_1_io_issue_bits_control_sfu),
    .io_issue_bits_control_readmask
      (_collectorUnit_1_io_issue_bits_control_readmask),
    .io_issue_bits_control_writemask
      (_collectorUnit_1_io_issue_bits_control_writemask),
    .io_issue_bits_control_wxd              (_collectorUnit_1_io_issue_bits_control_wxd),
    .io_issue_bits_control_pc               (_collectorUnit_1_io_issue_bits_control_pc),
    .io_issue_bits_control_imm_ext
      (_collectorUnit_1_io_issue_bits_control_imm_ext),
    .io_issue_bits_control_spike_info_sm_id
      (_collectorUnit_1_io_issue_bits_control_spike_info_sm_id),
    .io_issue_bits_control_spike_info_pc
      (_collectorUnit_1_io_issue_bits_control_spike_info_pc),
    .io_issue_bits_control_spike_info_inst
      (_collectorUnit_1_io_issue_bits_control_spike_info_inst),
    .io_issue_bits_control_atomic
      (_collectorUnit_1_io_issue_bits_control_atomic),
    .io_issue_bits_control_aq               (_collectorUnit_1_io_issue_bits_control_aq),
    .io_issue_bits_control_rl               (_collectorUnit_1_io_issue_bits_control_rl),
    .io_outArbiterIO_0_valid                (_collectorUnit_1_io_outArbiterIO_0_valid),
    .io_outArbiterIO_0_bits_rsAddr
      (_collectorUnit_1_io_outArbiterIO_0_bits_rsAddr),
    .io_outArbiterIO_0_bits_bankID
      (_collectorUnit_1_io_outArbiterIO_0_bits_bankID),
    .io_outArbiterIO_0_bits_rsType
      (_collectorUnit_1_io_outArbiterIO_0_bits_rsType),
    .io_outArbiterIO_1_valid                (_collectorUnit_1_io_outArbiterIO_1_valid),
    .io_outArbiterIO_1_bits_rsAddr
      (_collectorUnit_1_io_outArbiterIO_1_bits_rsAddr),
    .io_outArbiterIO_1_bits_bankID
      (_collectorUnit_1_io_outArbiterIO_1_bits_bankID),
    .io_outArbiterIO_1_bits_rsType
      (_collectorUnit_1_io_outArbiterIO_1_bits_rsType),
    .io_outArbiterIO_2_valid                (_collectorUnit_1_io_outArbiterIO_2_valid),
    .io_outArbiterIO_2_bits_rsAddr
      (_collectorUnit_1_io_outArbiterIO_2_bits_rsAddr),
    .io_outArbiterIO_2_bits_bankID
      (_collectorUnit_1_io_outArbiterIO_2_bits_bankID),
    .io_outArbiterIO_2_bits_rsType
      (_collectorUnit_1_io_outArbiterIO_2_bits_rsType),
    .io_outArbiterIO_3_bits_rsAddr
      (_collectorUnit_1_io_outArbiterIO_3_bits_rsAddr),
    .io_sgpr_base_0                         (_Demux_io_sgpr_baseOut_0),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_sgpr_base_1                         (_Demux_io_sgpr_baseOut_1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_sgpr_base_2                         (_Demux_io_sgpr_baseOut_2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_sgpr_base_3                         (_Demux_io_sgpr_baseOut_3),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_0                         (_Demux_io_vgpr_baseOut_0),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_1                         (_Demux_io_vgpr_baseOut_1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_2                         (_Demux_io_vgpr_baseOut_2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_3                         (_Demux_io_vgpr_baseOut_3)	// ventus/src/pipeline/operandCollector.scala:533:21
  );
  collectorUnit collectorUnit_2 (	// ventus/src/pipeline/operandCollector.scala:528:66
    .clock                                  (clock),
    .reset                                  (reset),
    .io_control_ready                       (_collectorUnit_2_io_control_ready),
    .io_control_valid                       (_Demux_io_out_2_valid),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_inst                   (_Demux_io_out_2_bits_inst),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_wid                    (_Demux_io_out_2_bits_wid),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_fp                     (_Demux_io_out_2_bits_fp),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_branch                 (_Demux_io_out_2_bits_branch),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_simt_stack             (_Demux_io_out_2_bits_simt_stack),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_simt_stack_op          (_Demux_io_out_2_bits_simt_stack_op),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_barrier                (_Demux_io_out_2_bits_barrier),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_csr                    (_Demux_io_out_2_bits_csr),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reverse                (_Demux_io_out_2_bits_reverse),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_alu2               (_Demux_io_out_2_bits_sel_alu2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_alu1               (_Demux_io_out_2_bits_sel_alu1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_isvec                  (_Demux_io_out_2_bits_isvec),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_alu3               (_Demux_io_out_2_bits_sel_alu3),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mask                   (_Demux_io_out_2_bits_mask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_imm                (_Demux_io_out_2_bits_sel_imm),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem_whb                (_Demux_io_out_2_bits_mem_whb),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem_unsigned           (_Demux_io_out_2_bits_mem_unsigned),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_alu_fn                 (_Demux_io_out_2_bits_alu_fn),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_force_rm_rtz           (_Demux_io_out_2_bits_force_rm_rtz),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_is_vls12               (_Demux_io_out_2_bits_is_vls12),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem                    (_Demux_io_out_2_bits_mem),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mul                    (_Demux_io_out_2_bits_mul),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_tc                     (_Demux_io_out_2_bits_tc),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_disable_mask           (_Demux_io_out_2_bits_disable_mask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_custom_signal_0        (_Demux_io_out_2_bits_custom_signal_0),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem_cmd                (_Demux_io_out_2_bits_mem_cmd),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mop                    (_Demux_io_out_2_bits_mop),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idx1               (_Demux_io_out_2_bits_reg_idx1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idx2               (_Demux_io_out_2_bits_reg_idx2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idx3               (_Demux_io_out_2_bits_reg_idx3),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idxw               (_Demux_io_out_2_bits_reg_idxw),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_wvd                    (_Demux_io_out_2_bits_wvd),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_fence                  (_Demux_io_out_2_bits_fence),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sfu                    (_Demux_io_out_2_bits_sfu),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_readmask               (_Demux_io_out_2_bits_readmask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_writemask              (_Demux_io_out_2_bits_writemask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_wxd                    (_Demux_io_out_2_bits_wxd),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_pc                     (_Demux_io_out_2_bits_pc),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_imm_ext                (_Demux_io_out_2_bits_imm_ext),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_spike_info_sm_id       (_Demux_io_out_2_bits_spike_info_sm_id),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_spike_info_pc          (_Demux_io_out_2_bits_spike_info_pc),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_spike_info_inst        (_Demux_io_out_2_bits_spike_info_inst),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_atomic                 (_Demux_io_out_2_bits_atomic),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_aq                     (_Demux_io_out_2_bits_aq),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_rl                     (_Demux_io_out_2_bits_rl),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_bankIn_0_valid                      (_crossBar_io_out_2_0_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_regOrder              (_crossBar_io_out_2_0_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_0                (_crossBar_io_out_2_0_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_1                (_crossBar_io_out_2_0_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_2                (_crossBar_io_out_2_0_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_3                (_crossBar_io_out_2_0_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_4                (_crossBar_io_out_2_0_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_5                (_crossBar_io_out_2_0_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_6                (_crossBar_io_out_2_0_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_7                (_crossBar_io_out_2_0_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_v0_0                  (_crossBar_io_out_2_0_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_valid                      (_crossBar_io_out_2_1_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_regOrder              (_crossBar_io_out_2_1_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_0                (_crossBar_io_out_2_1_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_1                (_crossBar_io_out_2_1_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_2                (_crossBar_io_out_2_1_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_3                (_crossBar_io_out_2_1_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_4                (_crossBar_io_out_2_1_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_5                (_crossBar_io_out_2_1_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_6                (_crossBar_io_out_2_1_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_7                (_crossBar_io_out_2_1_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_v0_0                  (_crossBar_io_out_2_1_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_valid                      (_crossBar_io_out_2_2_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_regOrder              (_crossBar_io_out_2_2_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_0                (_crossBar_io_out_2_2_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_1                (_crossBar_io_out_2_2_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_2                (_crossBar_io_out_2_2_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_3                (_crossBar_io_out_2_2_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_4                (_crossBar_io_out_2_2_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_5                (_crossBar_io_out_2_2_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_6                (_crossBar_io_out_2_2_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_7                (_crossBar_io_out_2_2_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_v0_0                  (_crossBar_io_out_2_2_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_valid                      (_crossBar_io_out_2_3_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_regOrder              (_crossBar_io_out_2_3_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_0                (_crossBar_io_out_2_3_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_1                (_crossBar_io_out_2_3_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_2                (_crossBar_io_out_2_3_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_3                (_crossBar_io_out_2_3_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_4                (_crossBar_io_out_2_3_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_5                (_crossBar_io_out_2_3_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_6                (_crossBar_io_out_2_3_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_7                (_crossBar_io_out_2_3_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_v0_0                  (_crossBar_io_out_2_3_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_issue_ready                         (_issueUnit_io_in_2_ready),	// ventus/src/pipeline/operandCollector.scala:660:25
    .io_issue_valid                         (_collectorUnit_2_io_issue_valid),
    .io_issue_bits_alu_src1_0               (_collectorUnit_2_io_issue_bits_alu_src1_0),
    .io_issue_bits_alu_src1_1               (_collectorUnit_2_io_issue_bits_alu_src1_1),
    .io_issue_bits_alu_src1_2               (_collectorUnit_2_io_issue_bits_alu_src1_2),
    .io_issue_bits_alu_src1_3               (_collectorUnit_2_io_issue_bits_alu_src1_3),
    .io_issue_bits_alu_src1_4               (_collectorUnit_2_io_issue_bits_alu_src1_4),
    .io_issue_bits_alu_src1_5               (_collectorUnit_2_io_issue_bits_alu_src1_5),
    .io_issue_bits_alu_src1_6               (_collectorUnit_2_io_issue_bits_alu_src1_6),
    .io_issue_bits_alu_src1_7               (_collectorUnit_2_io_issue_bits_alu_src1_7),
    .io_issue_bits_alu_src2_0               (_collectorUnit_2_io_issue_bits_alu_src2_0),
    .io_issue_bits_alu_src2_1               (_collectorUnit_2_io_issue_bits_alu_src2_1),
    .io_issue_bits_alu_src2_2               (_collectorUnit_2_io_issue_bits_alu_src2_2),
    .io_issue_bits_alu_src2_3               (_collectorUnit_2_io_issue_bits_alu_src2_3),
    .io_issue_bits_alu_src2_4               (_collectorUnit_2_io_issue_bits_alu_src2_4),
    .io_issue_bits_alu_src2_5               (_collectorUnit_2_io_issue_bits_alu_src2_5),
    .io_issue_bits_alu_src2_6               (_collectorUnit_2_io_issue_bits_alu_src2_6),
    .io_issue_bits_alu_src2_7               (_collectorUnit_2_io_issue_bits_alu_src2_7),
    .io_issue_bits_alu_src3_0               (_collectorUnit_2_io_issue_bits_alu_src3_0),
    .io_issue_bits_alu_src3_1               (_collectorUnit_2_io_issue_bits_alu_src3_1),
    .io_issue_bits_alu_src3_2               (_collectorUnit_2_io_issue_bits_alu_src3_2),
    .io_issue_bits_alu_src3_3               (_collectorUnit_2_io_issue_bits_alu_src3_3),
    .io_issue_bits_alu_src3_4               (_collectorUnit_2_io_issue_bits_alu_src3_4),
    .io_issue_bits_alu_src3_5               (_collectorUnit_2_io_issue_bits_alu_src3_5),
    .io_issue_bits_alu_src3_6               (_collectorUnit_2_io_issue_bits_alu_src3_6),
    .io_issue_bits_alu_src3_7               (_collectorUnit_2_io_issue_bits_alu_src3_7),
    .io_issue_bits_mask_0                   (_collectorUnit_2_io_issue_bits_mask_0),
    .io_issue_bits_mask_1                   (_collectorUnit_2_io_issue_bits_mask_1),
    .io_issue_bits_mask_2                   (_collectorUnit_2_io_issue_bits_mask_2),
    .io_issue_bits_mask_3                   (_collectorUnit_2_io_issue_bits_mask_3),
    .io_issue_bits_mask_4                   (_collectorUnit_2_io_issue_bits_mask_4),
    .io_issue_bits_mask_5                   (_collectorUnit_2_io_issue_bits_mask_5),
    .io_issue_bits_mask_6                   (_collectorUnit_2_io_issue_bits_mask_6),
    .io_issue_bits_mask_7                   (_collectorUnit_2_io_issue_bits_mask_7),
    .io_issue_bits_control_inst             (_collectorUnit_2_io_issue_bits_control_inst),
    .io_issue_bits_control_wid              (_collectorUnit_2_io_issue_bits_control_wid),
    .io_issue_bits_control_fp               (_collectorUnit_2_io_issue_bits_control_fp),
    .io_issue_bits_control_branch
      (_collectorUnit_2_io_issue_bits_control_branch),
    .io_issue_bits_control_simt_stack
      (_collectorUnit_2_io_issue_bits_control_simt_stack),
    .io_issue_bits_control_simt_stack_op
      (_collectorUnit_2_io_issue_bits_control_simt_stack_op),
    .io_issue_bits_control_barrier
      (_collectorUnit_2_io_issue_bits_control_barrier),
    .io_issue_bits_control_csr              (_collectorUnit_2_io_issue_bits_control_csr),
    .io_issue_bits_control_reverse
      (_collectorUnit_2_io_issue_bits_control_reverse),
    .io_issue_bits_control_sel_alu2
      (_collectorUnit_2_io_issue_bits_control_sel_alu2),
    .io_issue_bits_control_sel_alu1
      (_collectorUnit_2_io_issue_bits_control_sel_alu1),
    .io_issue_bits_control_isvec
      (_collectorUnit_2_io_issue_bits_control_isvec),
    .io_issue_bits_control_sel_alu3
      (_collectorUnit_2_io_issue_bits_control_sel_alu3),
    .io_issue_bits_control_mask             (_collectorUnit_2_io_issue_bits_control_mask),
    .io_issue_bits_control_sel_imm
      (_collectorUnit_2_io_issue_bits_control_sel_imm),
    .io_issue_bits_control_mem_whb
      (_collectorUnit_2_io_issue_bits_control_mem_whb),
    .io_issue_bits_control_mem_unsigned
      (_collectorUnit_2_io_issue_bits_control_mem_unsigned),
    .io_issue_bits_control_alu_fn
      (_collectorUnit_2_io_issue_bits_control_alu_fn),
    .io_issue_bits_control_force_rm_rtz
      (_collectorUnit_2_io_issue_bits_control_force_rm_rtz),
    .io_issue_bits_control_is_vls12
      (_collectorUnit_2_io_issue_bits_control_is_vls12),
    .io_issue_bits_control_mem              (_collectorUnit_2_io_issue_bits_control_mem),
    .io_issue_bits_control_mul              (_collectorUnit_2_io_issue_bits_control_mul),
    .io_issue_bits_control_tc               (_collectorUnit_2_io_issue_bits_control_tc),
    .io_issue_bits_control_disable_mask
      (_collectorUnit_2_io_issue_bits_control_disable_mask),
    .io_issue_bits_control_custom_signal_0
      (_collectorUnit_2_io_issue_bits_control_custom_signal_0),
    .io_issue_bits_control_mem_cmd
      (_collectorUnit_2_io_issue_bits_control_mem_cmd),
    .io_issue_bits_control_mop              (_collectorUnit_2_io_issue_bits_control_mop),
    .io_issue_bits_control_reg_idx1
      (_collectorUnit_2_io_issue_bits_control_reg_idx1),
    .io_issue_bits_control_reg_idx2
      (_collectorUnit_2_io_issue_bits_control_reg_idx2),
    .io_issue_bits_control_reg_idx3
      (_collectorUnit_2_io_issue_bits_control_reg_idx3),
    .io_issue_bits_control_reg_idxw
      (_collectorUnit_2_io_issue_bits_control_reg_idxw),
    .io_issue_bits_control_wvd              (_collectorUnit_2_io_issue_bits_control_wvd),
    .io_issue_bits_control_fence
      (_collectorUnit_2_io_issue_bits_control_fence),
    .io_issue_bits_control_sfu              (_collectorUnit_2_io_issue_bits_control_sfu),
    .io_issue_bits_control_readmask
      (_collectorUnit_2_io_issue_bits_control_readmask),
    .io_issue_bits_control_writemask
      (_collectorUnit_2_io_issue_bits_control_writemask),
    .io_issue_bits_control_wxd              (_collectorUnit_2_io_issue_bits_control_wxd),
    .io_issue_bits_control_pc               (_collectorUnit_2_io_issue_bits_control_pc),
    .io_issue_bits_control_imm_ext
      (_collectorUnit_2_io_issue_bits_control_imm_ext),
    .io_issue_bits_control_spike_info_sm_id
      (_collectorUnit_2_io_issue_bits_control_spike_info_sm_id),
    .io_issue_bits_control_spike_info_pc
      (_collectorUnit_2_io_issue_bits_control_spike_info_pc),
    .io_issue_bits_control_spike_info_inst
      (_collectorUnit_2_io_issue_bits_control_spike_info_inst),
    .io_issue_bits_control_atomic
      (_collectorUnit_2_io_issue_bits_control_atomic),
    .io_issue_bits_control_aq               (_collectorUnit_2_io_issue_bits_control_aq),
    .io_issue_bits_control_rl               (_collectorUnit_2_io_issue_bits_control_rl),
    .io_outArbiterIO_0_valid                (_collectorUnit_2_io_outArbiterIO_0_valid),
    .io_outArbiterIO_0_bits_rsAddr
      (_collectorUnit_2_io_outArbiterIO_0_bits_rsAddr),
    .io_outArbiterIO_0_bits_bankID
      (_collectorUnit_2_io_outArbiterIO_0_bits_bankID),
    .io_outArbiterIO_0_bits_rsType
      (_collectorUnit_2_io_outArbiterIO_0_bits_rsType),
    .io_outArbiterIO_1_valid                (_collectorUnit_2_io_outArbiterIO_1_valid),
    .io_outArbiterIO_1_bits_rsAddr
      (_collectorUnit_2_io_outArbiterIO_1_bits_rsAddr),
    .io_outArbiterIO_1_bits_bankID
      (_collectorUnit_2_io_outArbiterIO_1_bits_bankID),
    .io_outArbiterIO_1_bits_rsType
      (_collectorUnit_2_io_outArbiterIO_1_bits_rsType),
    .io_outArbiterIO_2_valid                (_collectorUnit_2_io_outArbiterIO_2_valid),
    .io_outArbiterIO_2_bits_rsAddr
      (_collectorUnit_2_io_outArbiterIO_2_bits_rsAddr),
    .io_outArbiterIO_2_bits_bankID
      (_collectorUnit_2_io_outArbiterIO_2_bits_bankID),
    .io_outArbiterIO_2_bits_rsType
      (_collectorUnit_2_io_outArbiterIO_2_bits_rsType),
    .io_outArbiterIO_3_bits_rsAddr
      (_collectorUnit_2_io_outArbiterIO_3_bits_rsAddr),
    .io_sgpr_base_0                         (_Demux_io_sgpr_baseOut_0),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_sgpr_base_1                         (_Demux_io_sgpr_baseOut_1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_sgpr_base_2                         (_Demux_io_sgpr_baseOut_2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_sgpr_base_3                         (_Demux_io_sgpr_baseOut_3),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_0                         (_Demux_io_vgpr_baseOut_0),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_1                         (_Demux_io_vgpr_baseOut_1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_2                         (_Demux_io_vgpr_baseOut_2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_3                         (_Demux_io_vgpr_baseOut_3)	// ventus/src/pipeline/operandCollector.scala:533:21
  );
  collectorUnit collectorUnit_3 (	// ventus/src/pipeline/operandCollector.scala:528:66
    .clock                                  (clock),
    .reset                                  (reset),
    .io_control_ready                       (_collectorUnit_3_io_control_ready),
    .io_control_valid                       (_Demux_io_out_3_valid),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_inst                   (_Demux_io_out_3_bits_inst),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_wid                    (_Demux_io_out_3_bits_wid),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_fp                     (_Demux_io_out_3_bits_fp),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_branch                 (_Demux_io_out_3_bits_branch),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_simt_stack             (_Demux_io_out_3_bits_simt_stack),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_simt_stack_op          (_Demux_io_out_3_bits_simt_stack_op),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_barrier                (_Demux_io_out_3_bits_barrier),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_csr                    (_Demux_io_out_3_bits_csr),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reverse                (_Demux_io_out_3_bits_reverse),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_alu2               (_Demux_io_out_3_bits_sel_alu2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_alu1               (_Demux_io_out_3_bits_sel_alu1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_isvec                  (_Demux_io_out_3_bits_isvec),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_alu3               (_Demux_io_out_3_bits_sel_alu3),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mask                   (_Demux_io_out_3_bits_mask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sel_imm                (_Demux_io_out_3_bits_sel_imm),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem_whb                (_Demux_io_out_3_bits_mem_whb),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem_unsigned           (_Demux_io_out_3_bits_mem_unsigned),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_alu_fn                 (_Demux_io_out_3_bits_alu_fn),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_force_rm_rtz           (_Demux_io_out_3_bits_force_rm_rtz),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_is_vls12               (_Demux_io_out_3_bits_is_vls12),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem                    (_Demux_io_out_3_bits_mem),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mul                    (_Demux_io_out_3_bits_mul),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_tc                     (_Demux_io_out_3_bits_tc),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_disable_mask           (_Demux_io_out_3_bits_disable_mask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_custom_signal_0        (_Demux_io_out_3_bits_custom_signal_0),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mem_cmd                (_Demux_io_out_3_bits_mem_cmd),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_mop                    (_Demux_io_out_3_bits_mop),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idx1               (_Demux_io_out_3_bits_reg_idx1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idx2               (_Demux_io_out_3_bits_reg_idx2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idx3               (_Demux_io_out_3_bits_reg_idx3),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_reg_idxw               (_Demux_io_out_3_bits_reg_idxw),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_wvd                    (_Demux_io_out_3_bits_wvd),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_fence                  (_Demux_io_out_3_bits_fence),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_sfu                    (_Demux_io_out_3_bits_sfu),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_readmask               (_Demux_io_out_3_bits_readmask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_writemask              (_Demux_io_out_3_bits_writemask),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_wxd                    (_Demux_io_out_3_bits_wxd),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_pc                     (_Demux_io_out_3_bits_pc),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_imm_ext                (_Demux_io_out_3_bits_imm_ext),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_spike_info_sm_id       (_Demux_io_out_3_bits_spike_info_sm_id),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_spike_info_pc          (_Demux_io_out_3_bits_spike_info_pc),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_spike_info_inst        (_Demux_io_out_3_bits_spike_info_inst),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_atomic                 (_Demux_io_out_3_bits_atomic),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_aq                     (_Demux_io_out_3_bits_aq),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_control_bits_rl                     (_Demux_io_out_3_bits_rl),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_bankIn_0_valid                      (_crossBar_io_out_3_0_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_regOrder              (_crossBar_io_out_3_0_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_0                (_crossBar_io_out_3_0_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_1                (_crossBar_io_out_3_0_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_2                (_crossBar_io_out_3_0_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_3                (_crossBar_io_out_3_0_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_4                (_crossBar_io_out_3_0_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_5                (_crossBar_io_out_3_0_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_6                (_crossBar_io_out_3_0_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_data_7                (_crossBar_io_out_3_0_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_0_bits_v0_0                  (_crossBar_io_out_3_0_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_valid                      (_crossBar_io_out_3_1_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_regOrder              (_crossBar_io_out_3_1_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_0                (_crossBar_io_out_3_1_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_1                (_crossBar_io_out_3_1_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_2                (_crossBar_io_out_3_1_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_3                (_crossBar_io_out_3_1_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_4                (_crossBar_io_out_3_1_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_5                (_crossBar_io_out_3_1_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_6                (_crossBar_io_out_3_1_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_data_7                (_crossBar_io_out_3_1_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_1_bits_v0_0                  (_crossBar_io_out_3_1_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_valid                      (_crossBar_io_out_3_2_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_regOrder              (_crossBar_io_out_3_2_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_0                (_crossBar_io_out_3_2_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_1                (_crossBar_io_out_3_2_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_2                (_crossBar_io_out_3_2_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_3                (_crossBar_io_out_3_2_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_4                (_crossBar_io_out_3_2_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_5                (_crossBar_io_out_3_2_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_6                (_crossBar_io_out_3_2_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_data_7                (_crossBar_io_out_3_2_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_2_bits_v0_0                  (_crossBar_io_out_3_2_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_valid                      (_crossBar_io_out_3_3_valid),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_regOrder              (_crossBar_io_out_3_3_bits_regOrder),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_0                (_crossBar_io_out_3_3_bits_data_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_1                (_crossBar_io_out_3_3_bits_data_1),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_2                (_crossBar_io_out_3_3_bits_data_2),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_3                (_crossBar_io_out_3_3_bits_data_3),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_4                (_crossBar_io_out_3_3_bits_data_4),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_5                (_crossBar_io_out_3_3_bits_data_5),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_6                (_crossBar_io_out_3_3_bits_data_6),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_data_7                (_crossBar_io_out_3_3_bits_data_7),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_bankIn_3_bits_v0_0                  (_crossBar_io_out_3_3_bits_v0_0),	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_issue_ready                         (_issueUnit_io_in_3_ready),	// ventus/src/pipeline/operandCollector.scala:660:25
    .io_issue_valid                         (_collectorUnit_3_io_issue_valid),
    .io_issue_bits_alu_src1_0               (_collectorUnit_3_io_issue_bits_alu_src1_0),
    .io_issue_bits_alu_src1_1               (_collectorUnit_3_io_issue_bits_alu_src1_1),
    .io_issue_bits_alu_src1_2               (_collectorUnit_3_io_issue_bits_alu_src1_2),
    .io_issue_bits_alu_src1_3               (_collectorUnit_3_io_issue_bits_alu_src1_3),
    .io_issue_bits_alu_src1_4               (_collectorUnit_3_io_issue_bits_alu_src1_4),
    .io_issue_bits_alu_src1_5               (_collectorUnit_3_io_issue_bits_alu_src1_5),
    .io_issue_bits_alu_src1_6               (_collectorUnit_3_io_issue_bits_alu_src1_6),
    .io_issue_bits_alu_src1_7               (_collectorUnit_3_io_issue_bits_alu_src1_7),
    .io_issue_bits_alu_src2_0               (_collectorUnit_3_io_issue_bits_alu_src2_0),
    .io_issue_bits_alu_src2_1               (_collectorUnit_3_io_issue_bits_alu_src2_1),
    .io_issue_bits_alu_src2_2               (_collectorUnit_3_io_issue_bits_alu_src2_2),
    .io_issue_bits_alu_src2_3               (_collectorUnit_3_io_issue_bits_alu_src2_3),
    .io_issue_bits_alu_src2_4               (_collectorUnit_3_io_issue_bits_alu_src2_4),
    .io_issue_bits_alu_src2_5               (_collectorUnit_3_io_issue_bits_alu_src2_5),
    .io_issue_bits_alu_src2_6               (_collectorUnit_3_io_issue_bits_alu_src2_6),
    .io_issue_bits_alu_src2_7               (_collectorUnit_3_io_issue_bits_alu_src2_7),
    .io_issue_bits_alu_src3_0               (_collectorUnit_3_io_issue_bits_alu_src3_0),
    .io_issue_bits_alu_src3_1               (_collectorUnit_3_io_issue_bits_alu_src3_1),
    .io_issue_bits_alu_src3_2               (_collectorUnit_3_io_issue_bits_alu_src3_2),
    .io_issue_bits_alu_src3_3               (_collectorUnit_3_io_issue_bits_alu_src3_3),
    .io_issue_bits_alu_src3_4               (_collectorUnit_3_io_issue_bits_alu_src3_4),
    .io_issue_bits_alu_src3_5               (_collectorUnit_3_io_issue_bits_alu_src3_5),
    .io_issue_bits_alu_src3_6               (_collectorUnit_3_io_issue_bits_alu_src3_6),
    .io_issue_bits_alu_src3_7               (_collectorUnit_3_io_issue_bits_alu_src3_7),
    .io_issue_bits_mask_0                   (_collectorUnit_3_io_issue_bits_mask_0),
    .io_issue_bits_mask_1                   (_collectorUnit_3_io_issue_bits_mask_1),
    .io_issue_bits_mask_2                   (_collectorUnit_3_io_issue_bits_mask_2),
    .io_issue_bits_mask_3                   (_collectorUnit_3_io_issue_bits_mask_3),
    .io_issue_bits_mask_4                   (_collectorUnit_3_io_issue_bits_mask_4),
    .io_issue_bits_mask_5                   (_collectorUnit_3_io_issue_bits_mask_5),
    .io_issue_bits_mask_6                   (_collectorUnit_3_io_issue_bits_mask_6),
    .io_issue_bits_mask_7                   (_collectorUnit_3_io_issue_bits_mask_7),
    .io_issue_bits_control_inst             (_collectorUnit_3_io_issue_bits_control_inst),
    .io_issue_bits_control_wid              (_collectorUnit_3_io_issue_bits_control_wid),
    .io_issue_bits_control_fp               (_collectorUnit_3_io_issue_bits_control_fp),
    .io_issue_bits_control_branch
      (_collectorUnit_3_io_issue_bits_control_branch),
    .io_issue_bits_control_simt_stack
      (_collectorUnit_3_io_issue_bits_control_simt_stack),
    .io_issue_bits_control_simt_stack_op
      (_collectorUnit_3_io_issue_bits_control_simt_stack_op),
    .io_issue_bits_control_barrier
      (_collectorUnit_3_io_issue_bits_control_barrier),
    .io_issue_bits_control_csr              (_collectorUnit_3_io_issue_bits_control_csr),
    .io_issue_bits_control_reverse
      (_collectorUnit_3_io_issue_bits_control_reverse),
    .io_issue_bits_control_sel_alu2
      (_collectorUnit_3_io_issue_bits_control_sel_alu2),
    .io_issue_bits_control_sel_alu1
      (_collectorUnit_3_io_issue_bits_control_sel_alu1),
    .io_issue_bits_control_isvec
      (_collectorUnit_3_io_issue_bits_control_isvec),
    .io_issue_bits_control_sel_alu3
      (_collectorUnit_3_io_issue_bits_control_sel_alu3),
    .io_issue_bits_control_mask             (_collectorUnit_3_io_issue_bits_control_mask),
    .io_issue_bits_control_sel_imm
      (_collectorUnit_3_io_issue_bits_control_sel_imm),
    .io_issue_bits_control_mem_whb
      (_collectorUnit_3_io_issue_bits_control_mem_whb),
    .io_issue_bits_control_mem_unsigned
      (_collectorUnit_3_io_issue_bits_control_mem_unsigned),
    .io_issue_bits_control_alu_fn
      (_collectorUnit_3_io_issue_bits_control_alu_fn),
    .io_issue_bits_control_force_rm_rtz
      (_collectorUnit_3_io_issue_bits_control_force_rm_rtz),
    .io_issue_bits_control_is_vls12
      (_collectorUnit_3_io_issue_bits_control_is_vls12),
    .io_issue_bits_control_mem              (_collectorUnit_3_io_issue_bits_control_mem),
    .io_issue_bits_control_mul              (_collectorUnit_3_io_issue_bits_control_mul),
    .io_issue_bits_control_tc               (_collectorUnit_3_io_issue_bits_control_tc),
    .io_issue_bits_control_disable_mask
      (_collectorUnit_3_io_issue_bits_control_disable_mask),
    .io_issue_bits_control_custom_signal_0
      (_collectorUnit_3_io_issue_bits_control_custom_signal_0),
    .io_issue_bits_control_mem_cmd
      (_collectorUnit_3_io_issue_bits_control_mem_cmd),
    .io_issue_bits_control_mop              (_collectorUnit_3_io_issue_bits_control_mop),
    .io_issue_bits_control_reg_idx1
      (_collectorUnit_3_io_issue_bits_control_reg_idx1),
    .io_issue_bits_control_reg_idx2
      (_collectorUnit_3_io_issue_bits_control_reg_idx2),
    .io_issue_bits_control_reg_idx3
      (_collectorUnit_3_io_issue_bits_control_reg_idx3),
    .io_issue_bits_control_reg_idxw
      (_collectorUnit_3_io_issue_bits_control_reg_idxw),
    .io_issue_bits_control_wvd              (_collectorUnit_3_io_issue_bits_control_wvd),
    .io_issue_bits_control_fence
      (_collectorUnit_3_io_issue_bits_control_fence),
    .io_issue_bits_control_sfu              (_collectorUnit_3_io_issue_bits_control_sfu),
    .io_issue_bits_control_readmask
      (_collectorUnit_3_io_issue_bits_control_readmask),
    .io_issue_bits_control_writemask
      (_collectorUnit_3_io_issue_bits_control_writemask),
    .io_issue_bits_control_wxd              (_collectorUnit_3_io_issue_bits_control_wxd),
    .io_issue_bits_control_pc               (_collectorUnit_3_io_issue_bits_control_pc),
    .io_issue_bits_control_imm_ext
      (_collectorUnit_3_io_issue_bits_control_imm_ext),
    .io_issue_bits_control_spike_info_sm_id
      (_collectorUnit_3_io_issue_bits_control_spike_info_sm_id),
    .io_issue_bits_control_spike_info_pc
      (_collectorUnit_3_io_issue_bits_control_spike_info_pc),
    .io_issue_bits_control_spike_info_inst
      (_collectorUnit_3_io_issue_bits_control_spike_info_inst),
    .io_issue_bits_control_atomic
      (_collectorUnit_3_io_issue_bits_control_atomic),
    .io_issue_bits_control_aq               (_collectorUnit_3_io_issue_bits_control_aq),
    .io_issue_bits_control_rl               (_collectorUnit_3_io_issue_bits_control_rl),
    .io_outArbiterIO_0_valid                (_collectorUnit_3_io_outArbiterIO_0_valid),
    .io_outArbiterIO_0_bits_rsAddr
      (_collectorUnit_3_io_outArbiterIO_0_bits_rsAddr),
    .io_outArbiterIO_0_bits_bankID
      (_collectorUnit_3_io_outArbiterIO_0_bits_bankID),
    .io_outArbiterIO_0_bits_rsType
      (_collectorUnit_3_io_outArbiterIO_0_bits_rsType),
    .io_outArbiterIO_1_valid                (_collectorUnit_3_io_outArbiterIO_1_valid),
    .io_outArbiterIO_1_bits_rsAddr
      (_collectorUnit_3_io_outArbiterIO_1_bits_rsAddr),
    .io_outArbiterIO_1_bits_bankID
      (_collectorUnit_3_io_outArbiterIO_1_bits_bankID),
    .io_outArbiterIO_1_bits_rsType
      (_collectorUnit_3_io_outArbiterIO_1_bits_rsType),
    .io_outArbiterIO_2_valid                (_collectorUnit_3_io_outArbiterIO_2_valid),
    .io_outArbiterIO_2_bits_rsAddr
      (_collectorUnit_3_io_outArbiterIO_2_bits_rsAddr),
    .io_outArbiterIO_2_bits_bankID
      (_collectorUnit_3_io_outArbiterIO_2_bits_bankID),
    .io_outArbiterIO_2_bits_rsType
      (_collectorUnit_3_io_outArbiterIO_2_bits_rsType),
    .io_outArbiterIO_3_bits_rsAddr
      (_collectorUnit_3_io_outArbiterIO_3_bits_rsAddr),
    .io_sgpr_base_0                         (_Demux_io_sgpr_baseOut_0),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_sgpr_base_1                         (_Demux_io_sgpr_baseOut_1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_sgpr_base_2                         (_Demux_io_sgpr_baseOut_2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_sgpr_base_3                         (_Demux_io_sgpr_baseOut_3),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_0                         (_Demux_io_vgpr_baseOut_0),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_1                         (_Demux_io_vgpr_baseOut_1),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_2                         (_Demux_io_vgpr_baseOut_2),	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_vgpr_base_3                         (_Demux_io_vgpr_baseOut_3)	// ventus/src/pipeline/operandCollector.scala:533:21
  );
  operandArbiter Arbiter (	// ventus/src/pipeline/operandCollector.scala:529:23
    .clock                                 (clock),
    .io_readArbiterIO_0_0_valid            (_collectorUnit_io_outArbiterIO_0_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_0_0_bits_rsAddr      (_collectorUnit_io_outArbiterIO_0_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_0_0_bits_bankID      (_collectorUnit_io_outArbiterIO_0_bits_bankID),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_0_0_bits_rsType      (_collectorUnit_io_outArbiterIO_0_bits_rsType),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_0_1_valid            (_collectorUnit_io_outArbiterIO_1_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_0_1_bits_rsAddr      (_collectorUnit_io_outArbiterIO_1_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_0_1_bits_bankID      (_collectorUnit_io_outArbiterIO_1_bits_bankID),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_0_1_bits_rsType      (_collectorUnit_io_outArbiterIO_1_bits_rsType),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_0_2_valid            (_collectorUnit_io_outArbiterIO_2_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_0_2_bits_rsAddr      (_collectorUnit_io_outArbiterIO_2_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_0_2_bits_bankID      (_collectorUnit_io_outArbiterIO_2_bits_bankID),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_0_2_bits_rsType      (_collectorUnit_io_outArbiterIO_2_bits_rsType),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_0_3_bits_rsAddr      (_collectorUnit_io_outArbiterIO_3_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_0_valid            (_collectorUnit_1_io_outArbiterIO_0_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_0_bits_rsAddr
      (_collectorUnit_1_io_outArbiterIO_0_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_0_bits_bankID
      (_collectorUnit_1_io_outArbiterIO_0_bits_bankID),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_0_bits_rsType
      (_collectorUnit_1_io_outArbiterIO_0_bits_rsType),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_1_valid            (_collectorUnit_1_io_outArbiterIO_1_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_1_bits_rsAddr
      (_collectorUnit_1_io_outArbiterIO_1_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_1_bits_bankID
      (_collectorUnit_1_io_outArbiterIO_1_bits_bankID),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_1_bits_rsType
      (_collectorUnit_1_io_outArbiterIO_1_bits_rsType),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_2_valid            (_collectorUnit_1_io_outArbiterIO_2_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_2_bits_rsAddr
      (_collectorUnit_1_io_outArbiterIO_2_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_2_bits_bankID
      (_collectorUnit_1_io_outArbiterIO_2_bits_bankID),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_2_bits_rsType
      (_collectorUnit_1_io_outArbiterIO_2_bits_rsType),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_1_3_bits_rsAddr
      (_collectorUnit_1_io_outArbiterIO_3_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_0_valid            (_collectorUnit_2_io_outArbiterIO_0_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_0_bits_rsAddr
      (_collectorUnit_2_io_outArbiterIO_0_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_0_bits_bankID
      (_collectorUnit_2_io_outArbiterIO_0_bits_bankID),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_0_bits_rsType
      (_collectorUnit_2_io_outArbiterIO_0_bits_rsType),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_1_valid            (_collectorUnit_2_io_outArbiterIO_1_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_1_bits_rsAddr
      (_collectorUnit_2_io_outArbiterIO_1_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_1_bits_bankID
      (_collectorUnit_2_io_outArbiterIO_1_bits_bankID),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_1_bits_rsType
      (_collectorUnit_2_io_outArbiterIO_1_bits_rsType),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_2_valid            (_collectorUnit_2_io_outArbiterIO_2_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_2_bits_rsAddr
      (_collectorUnit_2_io_outArbiterIO_2_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_2_bits_bankID
      (_collectorUnit_2_io_outArbiterIO_2_bits_bankID),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_2_bits_rsType
      (_collectorUnit_2_io_outArbiterIO_2_bits_rsType),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_2_3_bits_rsAddr
      (_collectorUnit_2_io_outArbiterIO_3_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_0_valid            (_collectorUnit_3_io_outArbiterIO_0_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_0_bits_rsAddr
      (_collectorUnit_3_io_outArbiterIO_0_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_0_bits_bankID
      (_collectorUnit_3_io_outArbiterIO_0_bits_bankID),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_0_bits_rsType
      (_collectorUnit_3_io_outArbiterIO_0_bits_rsType),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_1_valid            (_collectorUnit_3_io_outArbiterIO_1_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_1_bits_rsAddr
      (_collectorUnit_3_io_outArbiterIO_1_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_1_bits_bankID
      (_collectorUnit_3_io_outArbiterIO_1_bits_bankID),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_1_bits_rsType
      (_collectorUnit_3_io_outArbiterIO_1_bits_rsType),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_2_valid            (_collectorUnit_3_io_outArbiterIO_2_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_2_bits_rsAddr
      (_collectorUnit_3_io_outArbiterIO_2_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_2_bits_bankID
      (_collectorUnit_3_io_outArbiterIO_2_bits_bankID),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_2_bits_rsType
      (_collectorUnit_3_io_outArbiterIO_2_bits_rsType),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterIO_3_3_bits_rsAddr
      (_collectorUnit_3_io_outArbiterIO_3_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_readArbiterOutScalar_0_valid       (_Arbiter_io_readArbiterOutScalar_0_valid),
    .io_readArbiterOutScalar_0_bits_rsAddr
      (_Arbiter_io_readArbiterOutScalar_0_bits_rsAddr),
    .io_readArbiterOutScalar_1_valid       (_Arbiter_io_readArbiterOutScalar_1_valid),
    .io_readArbiterOutScalar_1_bits_rsAddr
      (_Arbiter_io_readArbiterOutScalar_1_bits_rsAddr),
    .io_readArbiterOutScalar_2_valid       (_Arbiter_io_readArbiterOutScalar_2_valid),
    .io_readArbiterOutScalar_2_bits_rsAddr
      (_Arbiter_io_readArbiterOutScalar_2_bits_rsAddr),
    .io_readArbiterOutScalar_3_valid       (_Arbiter_io_readArbiterOutScalar_3_valid),
    .io_readArbiterOutScalar_3_bits_rsAddr
      (_Arbiter_io_readArbiterOutScalar_3_bits_rsAddr),
    .io_readArbiterOutVector_0_valid       (_Arbiter_io_readArbiterOutVector_0_valid),
    .io_readArbiterOutVector_0_bits_rsAddr
      (_Arbiter_io_readArbiterOutVector_0_bits_rsAddr),
    .io_readArbiterOutVector_1_valid       (_Arbiter_io_readArbiterOutVector_1_valid),
    .io_readArbiterOutVector_1_bits_rsAddr
      (_Arbiter_io_readArbiterOutVector_1_bits_rsAddr),
    .io_readArbiterOutVector_2_valid       (_Arbiter_io_readArbiterOutVector_2_valid),
    .io_readArbiterOutVector_2_bits_rsAddr
      (_Arbiter_io_readArbiterOutVector_2_bits_rsAddr),
    .io_readArbiterOutVector_3_valid       (_Arbiter_io_readArbiterOutVector_3_valid),
    .io_readArbiterOutVector_3_bits_rsAddr
      (_Arbiter_io_readArbiterOutVector_3_bits_rsAddr),
    .io_readchosenScalar_0                 (_Arbiter_io_readchosenScalar_0),
    .io_readchosenScalar_1                 (_Arbiter_io_readchosenScalar_1),
    .io_readchosenScalar_2                 (_Arbiter_io_readchosenScalar_2),
    .io_readchosenScalar_3                 (_Arbiter_io_readchosenScalar_3),
    .io_readchosenVector_0                 (_Arbiter_io_readchosenVector_0),
    .io_readchosenVector_1                 (_Arbiter_io_readchosenVector_1),
    .io_readchosenVector_2                 (_Arbiter_io_readchosenVector_2),
    .io_readchosenVector_3                 (_Arbiter_io_readchosenVector_3)
  );
  FloatRegFileBank FloatRegFileBank (	// ventus/src/pipeline/operandCollector.scala:530:53
    .clock        (clock),
    .io_rs_0      (_FloatRegFileBank_io_rs_0),
    .io_rs_1      (_FloatRegFileBank_io_rs_1),
    .io_rs_2      (_FloatRegFileBank_io_rs_2),
    .io_rs_3      (_FloatRegFileBank_io_rs_3),
    .io_rs_4      (_FloatRegFileBank_io_rs_4),
    .io_rs_5      (_FloatRegFileBank_io_rs_5),
    .io_rs_6      (_FloatRegFileBank_io_rs_6),
    .io_rs_7      (_FloatRegFileBank_io_rs_7),
    .io_rsidx     (_Arbiter_io_readArbiterOutVector_0_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:529:23
    .io_rd_0      (io_writeVecCtrl_bits_wb_wvd_rd_0),
    .io_rd_1      (io_writeVecCtrl_bits_wb_wvd_rd_1),
    .io_rd_2      (io_writeVecCtrl_bits_wb_wvd_rd_2),
    .io_rd_3      (io_writeVecCtrl_bits_wb_wvd_rd_3),
    .io_rd_4      (io_writeVecCtrl_bits_wb_wvd_rd_4),
    .io_rd_5      (io_writeVecCtrl_bits_wb_wvd_rd_5),
    .io_rd_6      (io_writeVecCtrl_bits_wb_wvd_rd_6),
    .io_rd_7      (io_writeVecCtrl_bits_wb_wvd_rd_7),
    .io_rdidx     (wbVecBankAddr),	// ventus/src/pipeline/operandCollector.scala:593:58, :598:{64,96,129}
    .io_rdwen     (_wbVecBankId_T_2 == 2'h0 & _vectorBank_rdwen_T),	// ventus/src/pipeline/operandCollector.scala:518:7, :597:71, :607:13, :615:{33,61}
    .io_rdwmask_0 (io_writeVecCtrl_bits_wvd_mask_0),
    .io_rdwmask_1 (io_writeVecCtrl_bits_wvd_mask_1),
    .io_rdwmask_2 (io_writeVecCtrl_bits_wvd_mask_2),
    .io_rdwmask_3 (io_writeVecCtrl_bits_wvd_mask_3),
    .io_rdwmask_4 (io_writeVecCtrl_bits_wvd_mask_4),
    .io_rdwmask_5 (io_writeVecCtrl_bits_wvd_mask_5),
    .io_rdwmask_6 (io_writeVecCtrl_bits_wvd_mask_6),
    .io_rdwmask_7 (io_writeVecCtrl_bits_wvd_mask_7)
  );
  FloatRegFileBank FloatRegFileBank_1 (	// ventus/src/pipeline/operandCollector.scala:530:53
    .clock        (clock),
    .io_rs_0      (_FloatRegFileBank_1_io_rs_0),
    .io_rs_1      (_FloatRegFileBank_1_io_rs_1),
    .io_rs_2      (_FloatRegFileBank_1_io_rs_2),
    .io_rs_3      (_FloatRegFileBank_1_io_rs_3),
    .io_rs_4      (_FloatRegFileBank_1_io_rs_4),
    .io_rs_5      (_FloatRegFileBank_1_io_rs_5),
    .io_rs_6      (_FloatRegFileBank_1_io_rs_6),
    .io_rs_7      (_FloatRegFileBank_1_io_rs_7),
    .io_rsidx     (_Arbiter_io_readArbiterOutVector_1_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:529:23
    .io_rd_0      (io_writeVecCtrl_bits_wb_wvd_rd_0),
    .io_rd_1      (io_writeVecCtrl_bits_wb_wvd_rd_1),
    .io_rd_2      (io_writeVecCtrl_bits_wb_wvd_rd_2),
    .io_rd_3      (io_writeVecCtrl_bits_wb_wvd_rd_3),
    .io_rd_4      (io_writeVecCtrl_bits_wb_wvd_rd_4),
    .io_rd_5      (io_writeVecCtrl_bits_wb_wvd_rd_5),
    .io_rd_6      (io_writeVecCtrl_bits_wb_wvd_rd_6),
    .io_rd_7      (io_writeVecCtrl_bits_wb_wvd_rd_7),
    .io_rdidx     (wbVecBankAddr),	// ventus/src/pipeline/operandCollector.scala:593:58, :598:{64,96,129}
    .io_rdwen     (_wbVecBankId_T_2 == 2'h1 & _vectorBank_rdwen_T),	// ventus/src/pipeline/operandCollector.scala:518:7, :597:71, :607:13, :615:{33,61}
    .io_rdwmask_0 (io_writeVecCtrl_bits_wvd_mask_0),
    .io_rdwmask_1 (io_writeVecCtrl_bits_wvd_mask_1),
    .io_rdwmask_2 (io_writeVecCtrl_bits_wvd_mask_2),
    .io_rdwmask_3 (io_writeVecCtrl_bits_wvd_mask_3),
    .io_rdwmask_4 (io_writeVecCtrl_bits_wvd_mask_4),
    .io_rdwmask_5 (io_writeVecCtrl_bits_wvd_mask_5),
    .io_rdwmask_6 (io_writeVecCtrl_bits_wvd_mask_6),
    .io_rdwmask_7 (io_writeVecCtrl_bits_wvd_mask_7)
  );
  FloatRegFileBank FloatRegFileBank_2 (	// ventus/src/pipeline/operandCollector.scala:530:53
    .clock        (clock),
    .io_rs_0      (_FloatRegFileBank_2_io_rs_0),
    .io_rs_1      (_FloatRegFileBank_2_io_rs_1),
    .io_rs_2      (_FloatRegFileBank_2_io_rs_2),
    .io_rs_3      (_FloatRegFileBank_2_io_rs_3),
    .io_rs_4      (_FloatRegFileBank_2_io_rs_4),
    .io_rs_5      (_FloatRegFileBank_2_io_rs_5),
    .io_rs_6      (_FloatRegFileBank_2_io_rs_6),
    .io_rs_7      (_FloatRegFileBank_2_io_rs_7),
    .io_rsidx     (_Arbiter_io_readArbiterOutVector_2_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:529:23
    .io_rd_0      (io_writeVecCtrl_bits_wb_wvd_rd_0),
    .io_rd_1      (io_writeVecCtrl_bits_wb_wvd_rd_1),
    .io_rd_2      (io_writeVecCtrl_bits_wb_wvd_rd_2),
    .io_rd_3      (io_writeVecCtrl_bits_wb_wvd_rd_3),
    .io_rd_4      (io_writeVecCtrl_bits_wb_wvd_rd_4),
    .io_rd_5      (io_writeVecCtrl_bits_wb_wvd_rd_5),
    .io_rd_6      (io_writeVecCtrl_bits_wb_wvd_rd_6),
    .io_rd_7      (io_writeVecCtrl_bits_wb_wvd_rd_7),
    .io_rdidx     (wbVecBankAddr),	// ventus/src/pipeline/operandCollector.scala:593:58, :598:{64,96,129}
    .io_rdwen     (_wbVecBankId_T_2 == 2'h2 & _vectorBank_rdwen_T),	// ventus/src/pipeline/operandCollector.scala:518:7, :597:71, :607:13, :615:{33,61}
    .io_rdwmask_0 (io_writeVecCtrl_bits_wvd_mask_0),
    .io_rdwmask_1 (io_writeVecCtrl_bits_wvd_mask_1),
    .io_rdwmask_2 (io_writeVecCtrl_bits_wvd_mask_2),
    .io_rdwmask_3 (io_writeVecCtrl_bits_wvd_mask_3),
    .io_rdwmask_4 (io_writeVecCtrl_bits_wvd_mask_4),
    .io_rdwmask_5 (io_writeVecCtrl_bits_wvd_mask_5),
    .io_rdwmask_6 (io_writeVecCtrl_bits_wvd_mask_6),
    .io_rdwmask_7 (io_writeVecCtrl_bits_wvd_mask_7)
  );
  FloatRegFileBank FloatRegFileBank_3 (	// ventus/src/pipeline/operandCollector.scala:530:53
    .clock        (clock),
    .io_rs_0      (_FloatRegFileBank_3_io_rs_0),
    .io_rs_1      (_FloatRegFileBank_3_io_rs_1),
    .io_rs_2      (_FloatRegFileBank_3_io_rs_2),
    .io_rs_3      (_FloatRegFileBank_3_io_rs_3),
    .io_rs_4      (_FloatRegFileBank_3_io_rs_4),
    .io_rs_5      (_FloatRegFileBank_3_io_rs_5),
    .io_rs_6      (_FloatRegFileBank_3_io_rs_6),
    .io_rs_7      (_FloatRegFileBank_3_io_rs_7),
    .io_rsidx     (_Arbiter_io_readArbiterOutVector_3_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:529:23
    .io_rd_0      (io_writeVecCtrl_bits_wb_wvd_rd_0),
    .io_rd_1      (io_writeVecCtrl_bits_wb_wvd_rd_1),
    .io_rd_2      (io_writeVecCtrl_bits_wb_wvd_rd_2),
    .io_rd_3      (io_writeVecCtrl_bits_wb_wvd_rd_3),
    .io_rd_4      (io_writeVecCtrl_bits_wb_wvd_rd_4),
    .io_rd_5      (io_writeVecCtrl_bits_wb_wvd_rd_5),
    .io_rd_6      (io_writeVecCtrl_bits_wb_wvd_rd_6),
    .io_rd_7      (io_writeVecCtrl_bits_wb_wvd_rd_7),
    .io_rdidx     (wbVecBankAddr),	// ventus/src/pipeline/operandCollector.scala:593:58, :598:{64,96,129}
    .io_rdwen     ((&_wbVecBankId_T_2) & _vectorBank_rdwen_T),	// ventus/src/pipeline/operandCollector.scala:597:71, :607:13, :615:{33,61}
    .io_rdwmask_0 (io_writeVecCtrl_bits_wvd_mask_0),
    .io_rdwmask_1 (io_writeVecCtrl_bits_wvd_mask_1),
    .io_rdwmask_2 (io_writeVecCtrl_bits_wvd_mask_2),
    .io_rdwmask_3 (io_writeVecCtrl_bits_wvd_mask_3),
    .io_rdwmask_4 (io_writeVecCtrl_bits_wvd_mask_4),
    .io_rdwmask_5 (io_writeVecCtrl_bits_wvd_mask_5),
    .io_rdwmask_6 (io_writeVecCtrl_bits_wvd_mask_6),
    .io_rdwmask_7 (io_writeVecCtrl_bits_wvd_mask_7)
  );
  RegFileBank RegFileBank (	// ventus/src/pipeline/operandCollector.scala:531:53
    .clock    (clock),
    .io_rs    (_RegFileBank_io_rs),
    .io_rsidx (_Arbiter_io_readArbiterOutScalar_0_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:529:23
    .io_rd    (io_writeScalarCtrl_bits_wb_wxd_rd),
    .io_rdidx (wbScaBankAddr),	// ventus/src/pipeline/operandCollector.scala:593:58, :595:44, :600:99
    .io_rdwen (_wbScaBankId_T_2 == 2'h0 & _scalarBank_rdwen_T_2)	// ventus/src/pipeline/operandCollector.scala:518:7, :599:74, :613:13, :616:{33,91}
  );
  RegFileBank RegFileBank_1 (	// ventus/src/pipeline/operandCollector.scala:531:53
    .clock    (clock),
    .io_rs    (_RegFileBank_1_io_rs),
    .io_rsidx (_Arbiter_io_readArbiterOutScalar_1_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:529:23
    .io_rd    (io_writeScalarCtrl_bits_wb_wxd_rd),
    .io_rdidx (wbScaBankAddr),	// ventus/src/pipeline/operandCollector.scala:593:58, :595:44, :600:99
    .io_rdwen (_wbScaBankId_T_2 == 2'h1 & _scalarBank_rdwen_T_2)	// ventus/src/pipeline/operandCollector.scala:518:7, :599:74, :613:13, :616:{33,91}
  );
  RegFileBank RegFileBank_2 (	// ventus/src/pipeline/operandCollector.scala:531:53
    .clock    (clock),
    .io_rs    (_RegFileBank_2_io_rs),
    .io_rsidx (_Arbiter_io_readArbiterOutScalar_2_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:529:23
    .io_rd    (io_writeScalarCtrl_bits_wb_wxd_rd),
    .io_rdidx (wbScaBankAddr),	// ventus/src/pipeline/operandCollector.scala:593:58, :595:44, :600:99
    .io_rdwen (_wbScaBankId_T_2 == 2'h2 & _scalarBank_rdwen_T_2)	// ventus/src/pipeline/operandCollector.scala:518:7, :599:74, :613:13, :616:{33,91}
  );
  RegFileBank RegFileBank_3 (	// ventus/src/pipeline/operandCollector.scala:531:53
    .clock    (clock),
    .io_rs    (_RegFileBank_3_io_rs),
    .io_rsidx (_Arbiter_io_readArbiterOutScalar_3_bits_rsAddr),	// ventus/src/pipeline/operandCollector.scala:529:23
    .io_rd    (io_writeScalarCtrl_bits_wb_wxd_rd),
    .io_rdidx (wbScaBankAddr),	// ventus/src/pipeline/operandCollector.scala:593:58, :595:44, :600:99
    .io_rdwen ((&_wbScaBankId_T_2) & _scalarBank_rdwen_T_2)	// ventus/src/pipeline/operandCollector.scala:599:74, :613:13, :616:{33,91}
  );
  crossBar crossBar (	// ventus/src/pipeline/operandCollector.scala:532:24
    .io_chosenScalar_0        (REG_0),	// ventus/src/pipeline/operandCollector.scala:543:38
    .io_chosenScalar_1        (REG_1),	// ventus/src/pipeline/operandCollector.scala:543:38
    .io_chosenScalar_2        (REG_2),	// ventus/src/pipeline/operandCollector.scala:543:38
    .io_chosenScalar_3        (REG_3),	// ventus/src/pipeline/operandCollector.scala:543:38
    .io_chosenVector_0        (REG_2_0),	// ventus/src/pipeline/operandCollector.scala:545:38
    .io_chosenVector_1        (REG_2_1),	// ventus/src/pipeline/operandCollector.scala:545:38
    .io_chosenVector_2        (REG_2_2),	// ventus/src/pipeline/operandCollector.scala:545:38
    .io_chosenVector_3        (REG_2_3),	// ventus/src/pipeline/operandCollector.scala:545:38
    .io_validArbiterScalar_0  (REG_1_0),	// ventus/src/pipeline/operandCollector.scala:544:44
    .io_validArbiterScalar_1  (REG_1_1),	// ventus/src/pipeline/operandCollector.scala:544:44
    .io_validArbiterScalar_2  (REG_1_2),	// ventus/src/pipeline/operandCollector.scala:544:44
    .io_validArbiterScalar_3  (REG_1_3),	// ventus/src/pipeline/operandCollector.scala:544:44
    .io_validArbiterVector_0  (REG_3_0),	// ventus/src/pipeline/operandCollector.scala:546:44
    .io_validArbiterVector_1  (REG_3_1),	// ventus/src/pipeline/operandCollector.scala:546:44
    .io_validArbiterVector_2  (REG_3_2),	// ventus/src/pipeline/operandCollector.scala:546:44
    .io_validArbiterVector_3  (REG_3_3),	// ventus/src/pipeline/operandCollector.scala:546:44
    .io_dataInScalar_rs_0     (_RegFileBank_io_rs),	// ventus/src/pipeline/operandCollector.scala:531:53
    .io_dataInScalar_rs_1     (_RegFileBank_1_io_rs),	// ventus/src/pipeline/operandCollector.scala:531:53
    .io_dataInScalar_rs_2     (_RegFileBank_2_io_rs),	// ventus/src/pipeline/operandCollector.scala:531:53
    .io_dataInScalar_rs_3     (_RegFileBank_3_io_rs),	// ventus/src/pipeline/operandCollector.scala:531:53
    .io_dataInVector_rs_0_0   (_FloatRegFileBank_io_rs_0),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_0_1   (_FloatRegFileBank_io_rs_1),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_0_2   (_FloatRegFileBank_io_rs_2),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_0_3   (_FloatRegFileBank_io_rs_3),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_0_4   (_FloatRegFileBank_io_rs_4),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_0_5   (_FloatRegFileBank_io_rs_5),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_0_6   (_FloatRegFileBank_io_rs_6),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_0_7   (_FloatRegFileBank_io_rs_7),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_1_0   (_FloatRegFileBank_1_io_rs_0),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_1_1   (_FloatRegFileBank_1_io_rs_1),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_1_2   (_FloatRegFileBank_1_io_rs_2),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_1_3   (_FloatRegFileBank_1_io_rs_3),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_1_4   (_FloatRegFileBank_1_io_rs_4),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_1_5   (_FloatRegFileBank_1_io_rs_5),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_1_6   (_FloatRegFileBank_1_io_rs_6),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_1_7   (_FloatRegFileBank_1_io_rs_7),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_2_0   (_FloatRegFileBank_2_io_rs_0),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_2_1   (_FloatRegFileBank_2_io_rs_1),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_2_2   (_FloatRegFileBank_2_io_rs_2),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_2_3   (_FloatRegFileBank_2_io_rs_3),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_2_4   (_FloatRegFileBank_2_io_rs_4),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_2_5   (_FloatRegFileBank_2_io_rs_5),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_2_6   (_FloatRegFileBank_2_io_rs_6),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_2_7   (_FloatRegFileBank_2_io_rs_7),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_3_0   (_FloatRegFileBank_3_io_rs_0),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_3_1   (_FloatRegFileBank_3_io_rs_1),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_3_2   (_FloatRegFileBank_3_io_rs_2),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_3_3   (_FloatRegFileBank_3_io_rs_3),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_3_4   (_FloatRegFileBank_3_io_rs_4),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_3_5   (_FloatRegFileBank_3_io_rs_5),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_3_6   (_FloatRegFileBank_3_io_rs_6),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_dataInVector_rs_3_7   (_FloatRegFileBank_3_io_rs_7),	// ventus/src/pipeline/operandCollector.scala:530:53
    .io_out_0_0_valid         (_crossBar_io_out_0_0_valid),
    .io_out_0_0_bits_regOrder (_crossBar_io_out_0_0_bits_regOrder),
    .io_out_0_0_bits_data_0   (_crossBar_io_out_0_0_bits_data_0),
    .io_out_0_0_bits_data_1   (_crossBar_io_out_0_0_bits_data_1),
    .io_out_0_0_bits_data_2   (_crossBar_io_out_0_0_bits_data_2),
    .io_out_0_0_bits_data_3   (_crossBar_io_out_0_0_bits_data_3),
    .io_out_0_0_bits_data_4   (_crossBar_io_out_0_0_bits_data_4),
    .io_out_0_0_bits_data_5   (_crossBar_io_out_0_0_bits_data_5),
    .io_out_0_0_bits_data_6   (_crossBar_io_out_0_0_bits_data_6),
    .io_out_0_0_bits_data_7   (_crossBar_io_out_0_0_bits_data_7),
    .io_out_0_0_bits_v0_0     (_crossBar_io_out_0_0_bits_v0_0),
    .io_out_0_1_valid         (_crossBar_io_out_0_1_valid),
    .io_out_0_1_bits_regOrder (_crossBar_io_out_0_1_bits_regOrder),
    .io_out_0_1_bits_data_0   (_crossBar_io_out_0_1_bits_data_0),
    .io_out_0_1_bits_data_1   (_crossBar_io_out_0_1_bits_data_1),
    .io_out_0_1_bits_data_2   (_crossBar_io_out_0_1_bits_data_2),
    .io_out_0_1_bits_data_3   (_crossBar_io_out_0_1_bits_data_3),
    .io_out_0_1_bits_data_4   (_crossBar_io_out_0_1_bits_data_4),
    .io_out_0_1_bits_data_5   (_crossBar_io_out_0_1_bits_data_5),
    .io_out_0_1_bits_data_6   (_crossBar_io_out_0_1_bits_data_6),
    .io_out_0_1_bits_data_7   (_crossBar_io_out_0_1_bits_data_7),
    .io_out_0_1_bits_v0_0     (_crossBar_io_out_0_1_bits_v0_0),
    .io_out_0_2_valid         (_crossBar_io_out_0_2_valid),
    .io_out_0_2_bits_regOrder (_crossBar_io_out_0_2_bits_regOrder),
    .io_out_0_2_bits_data_0   (_crossBar_io_out_0_2_bits_data_0),
    .io_out_0_2_bits_data_1   (_crossBar_io_out_0_2_bits_data_1),
    .io_out_0_2_bits_data_2   (_crossBar_io_out_0_2_bits_data_2),
    .io_out_0_2_bits_data_3   (_crossBar_io_out_0_2_bits_data_3),
    .io_out_0_2_bits_data_4   (_crossBar_io_out_0_2_bits_data_4),
    .io_out_0_2_bits_data_5   (_crossBar_io_out_0_2_bits_data_5),
    .io_out_0_2_bits_data_6   (_crossBar_io_out_0_2_bits_data_6),
    .io_out_0_2_bits_data_7   (_crossBar_io_out_0_2_bits_data_7),
    .io_out_0_2_bits_v0_0     (_crossBar_io_out_0_2_bits_v0_0),
    .io_out_0_3_valid         (_crossBar_io_out_0_3_valid),
    .io_out_0_3_bits_regOrder (_crossBar_io_out_0_3_bits_regOrder),
    .io_out_0_3_bits_data_0   (_crossBar_io_out_0_3_bits_data_0),
    .io_out_0_3_bits_data_1   (_crossBar_io_out_0_3_bits_data_1),
    .io_out_0_3_bits_data_2   (_crossBar_io_out_0_3_bits_data_2),
    .io_out_0_3_bits_data_3   (_crossBar_io_out_0_3_bits_data_3),
    .io_out_0_3_bits_data_4   (_crossBar_io_out_0_3_bits_data_4),
    .io_out_0_3_bits_data_5   (_crossBar_io_out_0_3_bits_data_5),
    .io_out_0_3_bits_data_6   (_crossBar_io_out_0_3_bits_data_6),
    .io_out_0_3_bits_data_7   (_crossBar_io_out_0_3_bits_data_7),
    .io_out_0_3_bits_v0_0     (_crossBar_io_out_0_3_bits_v0_0),
    .io_out_1_0_valid         (_crossBar_io_out_1_0_valid),
    .io_out_1_0_bits_regOrder (_crossBar_io_out_1_0_bits_regOrder),
    .io_out_1_0_bits_data_0   (_crossBar_io_out_1_0_bits_data_0),
    .io_out_1_0_bits_data_1   (_crossBar_io_out_1_0_bits_data_1),
    .io_out_1_0_bits_data_2   (_crossBar_io_out_1_0_bits_data_2),
    .io_out_1_0_bits_data_3   (_crossBar_io_out_1_0_bits_data_3),
    .io_out_1_0_bits_data_4   (_crossBar_io_out_1_0_bits_data_4),
    .io_out_1_0_bits_data_5   (_crossBar_io_out_1_0_bits_data_5),
    .io_out_1_0_bits_data_6   (_crossBar_io_out_1_0_bits_data_6),
    .io_out_1_0_bits_data_7   (_crossBar_io_out_1_0_bits_data_7),
    .io_out_1_0_bits_v0_0     (_crossBar_io_out_1_0_bits_v0_0),
    .io_out_1_1_valid         (_crossBar_io_out_1_1_valid),
    .io_out_1_1_bits_regOrder (_crossBar_io_out_1_1_bits_regOrder),
    .io_out_1_1_bits_data_0   (_crossBar_io_out_1_1_bits_data_0),
    .io_out_1_1_bits_data_1   (_crossBar_io_out_1_1_bits_data_1),
    .io_out_1_1_bits_data_2   (_crossBar_io_out_1_1_bits_data_2),
    .io_out_1_1_bits_data_3   (_crossBar_io_out_1_1_bits_data_3),
    .io_out_1_1_bits_data_4   (_crossBar_io_out_1_1_bits_data_4),
    .io_out_1_1_bits_data_5   (_crossBar_io_out_1_1_bits_data_5),
    .io_out_1_1_bits_data_6   (_crossBar_io_out_1_1_bits_data_6),
    .io_out_1_1_bits_data_7   (_crossBar_io_out_1_1_bits_data_7),
    .io_out_1_1_bits_v0_0     (_crossBar_io_out_1_1_bits_v0_0),
    .io_out_1_2_valid         (_crossBar_io_out_1_2_valid),
    .io_out_1_2_bits_regOrder (_crossBar_io_out_1_2_bits_regOrder),
    .io_out_1_2_bits_data_0   (_crossBar_io_out_1_2_bits_data_0),
    .io_out_1_2_bits_data_1   (_crossBar_io_out_1_2_bits_data_1),
    .io_out_1_2_bits_data_2   (_crossBar_io_out_1_2_bits_data_2),
    .io_out_1_2_bits_data_3   (_crossBar_io_out_1_2_bits_data_3),
    .io_out_1_2_bits_data_4   (_crossBar_io_out_1_2_bits_data_4),
    .io_out_1_2_bits_data_5   (_crossBar_io_out_1_2_bits_data_5),
    .io_out_1_2_bits_data_6   (_crossBar_io_out_1_2_bits_data_6),
    .io_out_1_2_bits_data_7   (_crossBar_io_out_1_2_bits_data_7),
    .io_out_1_2_bits_v0_0     (_crossBar_io_out_1_2_bits_v0_0),
    .io_out_1_3_valid         (_crossBar_io_out_1_3_valid),
    .io_out_1_3_bits_regOrder (_crossBar_io_out_1_3_bits_regOrder),
    .io_out_1_3_bits_data_0   (_crossBar_io_out_1_3_bits_data_0),
    .io_out_1_3_bits_data_1   (_crossBar_io_out_1_3_bits_data_1),
    .io_out_1_3_bits_data_2   (_crossBar_io_out_1_3_bits_data_2),
    .io_out_1_3_bits_data_3   (_crossBar_io_out_1_3_bits_data_3),
    .io_out_1_3_bits_data_4   (_crossBar_io_out_1_3_bits_data_4),
    .io_out_1_3_bits_data_5   (_crossBar_io_out_1_3_bits_data_5),
    .io_out_1_3_bits_data_6   (_crossBar_io_out_1_3_bits_data_6),
    .io_out_1_3_bits_data_7   (_crossBar_io_out_1_3_bits_data_7),
    .io_out_1_3_bits_v0_0     (_crossBar_io_out_1_3_bits_v0_0),
    .io_out_2_0_valid         (_crossBar_io_out_2_0_valid),
    .io_out_2_0_bits_regOrder (_crossBar_io_out_2_0_bits_regOrder),
    .io_out_2_0_bits_data_0   (_crossBar_io_out_2_0_bits_data_0),
    .io_out_2_0_bits_data_1   (_crossBar_io_out_2_0_bits_data_1),
    .io_out_2_0_bits_data_2   (_crossBar_io_out_2_0_bits_data_2),
    .io_out_2_0_bits_data_3   (_crossBar_io_out_2_0_bits_data_3),
    .io_out_2_0_bits_data_4   (_crossBar_io_out_2_0_bits_data_4),
    .io_out_2_0_bits_data_5   (_crossBar_io_out_2_0_bits_data_5),
    .io_out_2_0_bits_data_6   (_crossBar_io_out_2_0_bits_data_6),
    .io_out_2_0_bits_data_7   (_crossBar_io_out_2_0_bits_data_7),
    .io_out_2_0_bits_v0_0     (_crossBar_io_out_2_0_bits_v0_0),
    .io_out_2_1_valid         (_crossBar_io_out_2_1_valid),
    .io_out_2_1_bits_regOrder (_crossBar_io_out_2_1_bits_regOrder),
    .io_out_2_1_bits_data_0   (_crossBar_io_out_2_1_bits_data_0),
    .io_out_2_1_bits_data_1   (_crossBar_io_out_2_1_bits_data_1),
    .io_out_2_1_bits_data_2   (_crossBar_io_out_2_1_bits_data_2),
    .io_out_2_1_bits_data_3   (_crossBar_io_out_2_1_bits_data_3),
    .io_out_2_1_bits_data_4   (_crossBar_io_out_2_1_bits_data_4),
    .io_out_2_1_bits_data_5   (_crossBar_io_out_2_1_bits_data_5),
    .io_out_2_1_bits_data_6   (_crossBar_io_out_2_1_bits_data_6),
    .io_out_2_1_bits_data_7   (_crossBar_io_out_2_1_bits_data_7),
    .io_out_2_1_bits_v0_0     (_crossBar_io_out_2_1_bits_v0_0),
    .io_out_2_2_valid         (_crossBar_io_out_2_2_valid),
    .io_out_2_2_bits_regOrder (_crossBar_io_out_2_2_bits_regOrder),
    .io_out_2_2_bits_data_0   (_crossBar_io_out_2_2_bits_data_0),
    .io_out_2_2_bits_data_1   (_crossBar_io_out_2_2_bits_data_1),
    .io_out_2_2_bits_data_2   (_crossBar_io_out_2_2_bits_data_2),
    .io_out_2_2_bits_data_3   (_crossBar_io_out_2_2_bits_data_3),
    .io_out_2_2_bits_data_4   (_crossBar_io_out_2_2_bits_data_4),
    .io_out_2_2_bits_data_5   (_crossBar_io_out_2_2_bits_data_5),
    .io_out_2_2_bits_data_6   (_crossBar_io_out_2_2_bits_data_6),
    .io_out_2_2_bits_data_7   (_crossBar_io_out_2_2_bits_data_7),
    .io_out_2_2_bits_v0_0     (_crossBar_io_out_2_2_bits_v0_0),
    .io_out_2_3_valid         (_crossBar_io_out_2_3_valid),
    .io_out_2_3_bits_regOrder (_crossBar_io_out_2_3_bits_regOrder),
    .io_out_2_3_bits_data_0   (_crossBar_io_out_2_3_bits_data_0),
    .io_out_2_3_bits_data_1   (_crossBar_io_out_2_3_bits_data_1),
    .io_out_2_3_bits_data_2   (_crossBar_io_out_2_3_bits_data_2),
    .io_out_2_3_bits_data_3   (_crossBar_io_out_2_3_bits_data_3),
    .io_out_2_3_bits_data_4   (_crossBar_io_out_2_3_bits_data_4),
    .io_out_2_3_bits_data_5   (_crossBar_io_out_2_3_bits_data_5),
    .io_out_2_3_bits_data_6   (_crossBar_io_out_2_3_bits_data_6),
    .io_out_2_3_bits_data_7   (_crossBar_io_out_2_3_bits_data_7),
    .io_out_2_3_bits_v0_0     (_crossBar_io_out_2_3_bits_v0_0),
    .io_out_3_0_valid         (_crossBar_io_out_3_0_valid),
    .io_out_3_0_bits_regOrder (_crossBar_io_out_3_0_bits_regOrder),
    .io_out_3_0_bits_data_0   (_crossBar_io_out_3_0_bits_data_0),
    .io_out_3_0_bits_data_1   (_crossBar_io_out_3_0_bits_data_1),
    .io_out_3_0_bits_data_2   (_crossBar_io_out_3_0_bits_data_2),
    .io_out_3_0_bits_data_3   (_crossBar_io_out_3_0_bits_data_3),
    .io_out_3_0_bits_data_4   (_crossBar_io_out_3_0_bits_data_4),
    .io_out_3_0_bits_data_5   (_crossBar_io_out_3_0_bits_data_5),
    .io_out_3_0_bits_data_6   (_crossBar_io_out_3_0_bits_data_6),
    .io_out_3_0_bits_data_7   (_crossBar_io_out_3_0_bits_data_7),
    .io_out_3_0_bits_v0_0     (_crossBar_io_out_3_0_bits_v0_0),
    .io_out_3_1_valid         (_crossBar_io_out_3_1_valid),
    .io_out_3_1_bits_regOrder (_crossBar_io_out_3_1_bits_regOrder),
    .io_out_3_1_bits_data_0   (_crossBar_io_out_3_1_bits_data_0),
    .io_out_3_1_bits_data_1   (_crossBar_io_out_3_1_bits_data_1),
    .io_out_3_1_bits_data_2   (_crossBar_io_out_3_1_bits_data_2),
    .io_out_3_1_bits_data_3   (_crossBar_io_out_3_1_bits_data_3),
    .io_out_3_1_bits_data_4   (_crossBar_io_out_3_1_bits_data_4),
    .io_out_3_1_bits_data_5   (_crossBar_io_out_3_1_bits_data_5),
    .io_out_3_1_bits_data_6   (_crossBar_io_out_3_1_bits_data_6),
    .io_out_3_1_bits_data_7   (_crossBar_io_out_3_1_bits_data_7),
    .io_out_3_1_bits_v0_0     (_crossBar_io_out_3_1_bits_v0_0),
    .io_out_3_2_valid         (_crossBar_io_out_3_2_valid),
    .io_out_3_2_bits_regOrder (_crossBar_io_out_3_2_bits_regOrder),
    .io_out_3_2_bits_data_0   (_crossBar_io_out_3_2_bits_data_0),
    .io_out_3_2_bits_data_1   (_crossBar_io_out_3_2_bits_data_1),
    .io_out_3_2_bits_data_2   (_crossBar_io_out_3_2_bits_data_2),
    .io_out_3_2_bits_data_3   (_crossBar_io_out_3_2_bits_data_3),
    .io_out_3_2_bits_data_4   (_crossBar_io_out_3_2_bits_data_4),
    .io_out_3_2_bits_data_5   (_crossBar_io_out_3_2_bits_data_5),
    .io_out_3_2_bits_data_6   (_crossBar_io_out_3_2_bits_data_6),
    .io_out_3_2_bits_data_7   (_crossBar_io_out_3_2_bits_data_7),
    .io_out_3_2_bits_v0_0     (_crossBar_io_out_3_2_bits_v0_0),
    .io_out_3_3_valid         (_crossBar_io_out_3_3_valid),
    .io_out_3_3_bits_regOrder (_crossBar_io_out_3_3_bits_regOrder),
    .io_out_3_3_bits_data_0   (_crossBar_io_out_3_3_bits_data_0),
    .io_out_3_3_bits_data_1   (_crossBar_io_out_3_3_bits_data_1),
    .io_out_3_3_bits_data_2   (_crossBar_io_out_3_3_bits_data_2),
    .io_out_3_3_bits_data_3   (_crossBar_io_out_3_3_bits_data_3),
    .io_out_3_3_bits_data_4   (_crossBar_io_out_3_3_bits_data_4),
    .io_out_3_3_bits_data_5   (_crossBar_io_out_3_3_bits_data_5),
    .io_out_3_3_bits_data_6   (_crossBar_io_out_3_3_bits_data_6),
    .io_out_3_3_bits_data_7   (_crossBar_io_out_3_3_bits_data_7),
    .io_out_3_3_bits_v0_0     (_crossBar_io_out_3_3_bits_v0_0)
  );
  instDemux Demux (	// ventus/src/pipeline/operandCollector.scala:533:21
    .io_in_0_ready                  (io_controlV_ready),
    .io_in_0_valid                  (io_controlV_valid),
    .io_in_0_bits_inst              (io_controlV_bits_inst),
    .io_in_0_bits_wid               (io_controlV_bits_wid),
    .io_in_0_bits_fp                (io_controlV_bits_fp),
    .io_in_0_bits_branch            (io_controlV_bits_branch),
    .io_in_0_bits_simt_stack        (io_controlV_bits_simt_stack),
    .io_in_0_bits_simt_stack_op     (io_controlV_bits_simt_stack_op),
    .io_in_0_bits_barrier           (io_controlV_bits_barrier),
    .io_in_0_bits_csr               (io_controlV_bits_csr),
    .io_in_0_bits_reverse           (io_controlV_bits_reverse),
    .io_in_0_bits_sel_alu2          (io_controlV_bits_sel_alu2),
    .io_in_0_bits_sel_alu1          (io_controlV_bits_sel_alu1),
    .io_in_0_bits_isvec             (io_controlV_bits_isvec),
    .io_in_0_bits_sel_alu3          (io_controlV_bits_sel_alu3),
    .io_in_0_bits_mask              (io_controlV_bits_mask),
    .io_in_0_bits_sel_imm           (io_controlV_bits_sel_imm),
    .io_in_0_bits_mem_whb           (io_controlV_bits_mem_whb),
    .io_in_0_bits_mem_unsigned      (io_controlV_bits_mem_unsigned),
    .io_in_0_bits_alu_fn            (io_controlV_bits_alu_fn),
    .io_in_0_bits_force_rm_rtz      (io_controlV_bits_force_rm_rtz),
    .io_in_0_bits_is_vls12          (io_controlV_bits_is_vls12),
    .io_in_0_bits_mem               (io_controlV_bits_mem),
    .io_in_0_bits_mul               (io_controlV_bits_mul),
    .io_in_0_bits_tc                (io_controlV_bits_tc),
    .io_in_0_bits_disable_mask      (io_controlV_bits_disable_mask),
    .io_in_0_bits_custom_signal_0   (io_controlV_bits_custom_signal_0),
    .io_in_0_bits_mem_cmd           (io_controlV_bits_mem_cmd),
    .io_in_0_bits_mop               (io_controlV_bits_mop),
    .io_in_0_bits_reg_idx1          (io_controlV_bits_reg_idx1),
    .io_in_0_bits_reg_idx2          (io_controlV_bits_reg_idx2),
    .io_in_0_bits_reg_idx3          (io_controlV_bits_reg_idx3),
    .io_in_0_bits_reg_idxw          (io_controlV_bits_reg_idxw),
    .io_in_0_bits_wvd               (io_controlV_bits_wvd),
    .io_in_0_bits_fence             (io_controlV_bits_fence),
    .io_in_0_bits_sfu               (io_controlV_bits_sfu),
    .io_in_0_bits_readmask          (io_controlV_bits_readmask),
    .io_in_0_bits_writemask         (io_controlV_bits_writemask),
    .io_in_0_bits_wxd               (io_controlV_bits_wxd),
    .io_in_0_bits_pc                (io_controlV_bits_pc),
    .io_in_0_bits_imm_ext           (io_controlV_bits_imm_ext),
    .io_in_0_bits_spike_info_sm_id  (io_controlV_bits_spike_info_sm_id),
    .io_in_0_bits_spike_info_pc     (io_controlV_bits_spike_info_pc),
    .io_in_0_bits_spike_info_inst   (io_controlV_bits_spike_info_inst),
    .io_in_0_bits_atomic            (io_controlV_bits_atomic),
    .io_in_0_bits_aq                (io_controlV_bits_aq),
    .io_in_0_bits_rl                (io_controlV_bits_rl),
    .io_in_1_ready                  (io_controlX_ready),
    .io_in_1_valid                  (io_controlX_valid),
    .io_in_1_bits_inst              (io_controlX_bits_inst),
    .io_in_1_bits_wid               (io_controlX_bits_wid),
    .io_in_1_bits_fp                (io_controlX_bits_fp),
    .io_in_1_bits_branch            (io_controlX_bits_branch),
    .io_in_1_bits_simt_stack        (io_controlX_bits_simt_stack),
    .io_in_1_bits_simt_stack_op     (io_controlX_bits_simt_stack_op),
    .io_in_1_bits_barrier           (io_controlX_bits_barrier),
    .io_in_1_bits_csr               (io_controlX_bits_csr),
    .io_in_1_bits_reverse           (io_controlX_bits_reverse),
    .io_in_1_bits_sel_alu2          (io_controlX_bits_sel_alu2),
    .io_in_1_bits_sel_alu1          (io_controlX_bits_sel_alu1),
    .io_in_1_bits_isvec             (io_controlX_bits_isvec),
    .io_in_1_bits_sel_alu3          (io_controlX_bits_sel_alu3),
    .io_in_1_bits_mask              (io_controlX_bits_mask),
    .io_in_1_bits_sel_imm           (io_controlX_bits_sel_imm),
    .io_in_1_bits_mem_whb           (io_controlX_bits_mem_whb),
    .io_in_1_bits_mem_unsigned      (io_controlX_bits_mem_unsigned),
    .io_in_1_bits_alu_fn            (io_controlX_bits_alu_fn),
    .io_in_1_bits_force_rm_rtz      (io_controlX_bits_force_rm_rtz),
    .io_in_1_bits_is_vls12          (io_controlX_bits_is_vls12),
    .io_in_1_bits_mem               (io_controlX_bits_mem),
    .io_in_1_bits_mul               (io_controlX_bits_mul),
    .io_in_1_bits_tc                (io_controlX_bits_tc),
    .io_in_1_bits_disable_mask      (io_controlX_bits_disable_mask),
    .io_in_1_bits_custom_signal_0   (io_controlX_bits_custom_signal_0),
    .io_in_1_bits_mem_cmd           (io_controlX_bits_mem_cmd),
    .io_in_1_bits_mop               (io_controlX_bits_mop),
    .io_in_1_bits_reg_idx1          (io_controlX_bits_reg_idx1),
    .io_in_1_bits_reg_idx2          (io_controlX_bits_reg_idx2),
    .io_in_1_bits_reg_idx3          (io_controlX_bits_reg_idx3),
    .io_in_1_bits_reg_idxw          (io_controlX_bits_reg_idxw),
    .io_in_1_bits_wvd               (io_controlX_bits_wvd),
    .io_in_1_bits_fence             (io_controlX_bits_fence),
    .io_in_1_bits_sfu               (io_controlX_bits_sfu),
    .io_in_1_bits_readmask          (io_controlX_bits_readmask),
    .io_in_1_bits_writemask         (io_controlX_bits_writemask),
    .io_in_1_bits_wxd               (io_controlX_bits_wxd),
    .io_in_1_bits_pc                (io_controlX_bits_pc),
    .io_in_1_bits_imm_ext           (io_controlX_bits_imm_ext),
    .io_in_1_bits_spike_info_sm_id  (io_controlX_bits_spike_info_sm_id),
    .io_in_1_bits_spike_info_pc     (io_controlX_bits_spike_info_pc),
    .io_in_1_bits_spike_info_inst   (io_controlX_bits_spike_info_inst),
    .io_in_1_bits_atomic            (io_controlX_bits_atomic),
    .io_in_1_bits_aq                (io_controlX_bits_aq),
    .io_in_1_bits_rl                (io_controlX_bits_rl),
    .io_sgpr_baseIn_0               (io_sgpr_base_0),
    .io_sgpr_baseIn_1               (io_sgpr_base_1),
    .io_sgpr_baseIn_2               (io_sgpr_base_2),
    .io_sgpr_baseIn_3               (io_sgpr_base_3),
    .io_vgpr_baseIn_0               (io_vgpr_base_0),
    .io_vgpr_baseIn_1               (io_vgpr_base_1),
    .io_vgpr_baseIn_2               (io_vgpr_base_2),
    .io_vgpr_baseIn_3               (io_vgpr_base_3),
    .io_out_0_ready                 (_collectorUnit_io_control_ready),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_out_0_valid                 (_Demux_io_out_0_valid),
    .io_out_0_bits_inst             (_Demux_io_out_0_bits_inst),
    .io_out_0_bits_wid              (_Demux_io_out_0_bits_wid),
    .io_out_0_bits_fp               (_Demux_io_out_0_bits_fp),
    .io_out_0_bits_branch           (_Demux_io_out_0_bits_branch),
    .io_out_0_bits_simt_stack       (_Demux_io_out_0_bits_simt_stack),
    .io_out_0_bits_simt_stack_op    (_Demux_io_out_0_bits_simt_stack_op),
    .io_out_0_bits_barrier          (_Demux_io_out_0_bits_barrier),
    .io_out_0_bits_csr              (_Demux_io_out_0_bits_csr),
    .io_out_0_bits_reverse          (_Demux_io_out_0_bits_reverse),
    .io_out_0_bits_sel_alu2         (_Demux_io_out_0_bits_sel_alu2),
    .io_out_0_bits_sel_alu1         (_Demux_io_out_0_bits_sel_alu1),
    .io_out_0_bits_isvec            (_Demux_io_out_0_bits_isvec),
    .io_out_0_bits_sel_alu3         (_Demux_io_out_0_bits_sel_alu3),
    .io_out_0_bits_mask             (_Demux_io_out_0_bits_mask),
    .io_out_0_bits_sel_imm          (_Demux_io_out_0_bits_sel_imm),
    .io_out_0_bits_mem_whb          (_Demux_io_out_0_bits_mem_whb),
    .io_out_0_bits_mem_unsigned     (_Demux_io_out_0_bits_mem_unsigned),
    .io_out_0_bits_alu_fn           (_Demux_io_out_0_bits_alu_fn),
    .io_out_0_bits_force_rm_rtz     (_Demux_io_out_0_bits_force_rm_rtz),
    .io_out_0_bits_is_vls12         (_Demux_io_out_0_bits_is_vls12),
    .io_out_0_bits_mem              (_Demux_io_out_0_bits_mem),
    .io_out_0_bits_mul              (_Demux_io_out_0_bits_mul),
    .io_out_0_bits_tc               (_Demux_io_out_0_bits_tc),
    .io_out_0_bits_disable_mask     (_Demux_io_out_0_bits_disable_mask),
    .io_out_0_bits_custom_signal_0  (_Demux_io_out_0_bits_custom_signal_0),
    .io_out_0_bits_mem_cmd          (_Demux_io_out_0_bits_mem_cmd),
    .io_out_0_bits_mop              (_Demux_io_out_0_bits_mop),
    .io_out_0_bits_reg_idx1         (_Demux_io_out_0_bits_reg_idx1),
    .io_out_0_bits_reg_idx2         (_Demux_io_out_0_bits_reg_idx2),
    .io_out_0_bits_reg_idx3         (_Demux_io_out_0_bits_reg_idx3),
    .io_out_0_bits_reg_idxw         (_Demux_io_out_0_bits_reg_idxw),
    .io_out_0_bits_wvd              (_Demux_io_out_0_bits_wvd),
    .io_out_0_bits_fence            (_Demux_io_out_0_bits_fence),
    .io_out_0_bits_sfu              (_Demux_io_out_0_bits_sfu),
    .io_out_0_bits_readmask         (_Demux_io_out_0_bits_readmask),
    .io_out_0_bits_writemask        (_Demux_io_out_0_bits_writemask),
    .io_out_0_bits_wxd              (_Demux_io_out_0_bits_wxd),
    .io_out_0_bits_pc               (_Demux_io_out_0_bits_pc),
    .io_out_0_bits_imm_ext          (_Demux_io_out_0_bits_imm_ext),
    .io_out_0_bits_spike_info_sm_id (_Demux_io_out_0_bits_spike_info_sm_id),
    .io_out_0_bits_spike_info_pc    (_Demux_io_out_0_bits_spike_info_pc),
    .io_out_0_bits_spike_info_inst  (_Demux_io_out_0_bits_spike_info_inst),
    .io_out_0_bits_atomic           (_Demux_io_out_0_bits_atomic),
    .io_out_0_bits_aq               (_Demux_io_out_0_bits_aq),
    .io_out_0_bits_rl               (_Demux_io_out_0_bits_rl),
    .io_out_1_ready                 (_collectorUnit_1_io_control_ready),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_out_1_valid                 (_Demux_io_out_1_valid),
    .io_out_1_bits_inst             (_Demux_io_out_1_bits_inst),
    .io_out_1_bits_wid              (_Demux_io_out_1_bits_wid),
    .io_out_1_bits_fp               (_Demux_io_out_1_bits_fp),
    .io_out_1_bits_branch           (_Demux_io_out_1_bits_branch),
    .io_out_1_bits_simt_stack       (_Demux_io_out_1_bits_simt_stack),
    .io_out_1_bits_simt_stack_op    (_Demux_io_out_1_bits_simt_stack_op),
    .io_out_1_bits_barrier          (_Demux_io_out_1_bits_barrier),
    .io_out_1_bits_csr              (_Demux_io_out_1_bits_csr),
    .io_out_1_bits_reverse          (_Demux_io_out_1_bits_reverse),
    .io_out_1_bits_sel_alu2         (_Demux_io_out_1_bits_sel_alu2),
    .io_out_1_bits_sel_alu1         (_Demux_io_out_1_bits_sel_alu1),
    .io_out_1_bits_isvec            (_Demux_io_out_1_bits_isvec),
    .io_out_1_bits_sel_alu3         (_Demux_io_out_1_bits_sel_alu3),
    .io_out_1_bits_mask             (_Demux_io_out_1_bits_mask),
    .io_out_1_bits_sel_imm          (_Demux_io_out_1_bits_sel_imm),
    .io_out_1_bits_mem_whb          (_Demux_io_out_1_bits_mem_whb),
    .io_out_1_bits_mem_unsigned     (_Demux_io_out_1_bits_mem_unsigned),
    .io_out_1_bits_alu_fn           (_Demux_io_out_1_bits_alu_fn),
    .io_out_1_bits_force_rm_rtz     (_Demux_io_out_1_bits_force_rm_rtz),
    .io_out_1_bits_is_vls12         (_Demux_io_out_1_bits_is_vls12),
    .io_out_1_bits_mem              (_Demux_io_out_1_bits_mem),
    .io_out_1_bits_mul              (_Demux_io_out_1_bits_mul),
    .io_out_1_bits_tc               (_Demux_io_out_1_bits_tc),
    .io_out_1_bits_disable_mask     (_Demux_io_out_1_bits_disable_mask),
    .io_out_1_bits_custom_signal_0  (_Demux_io_out_1_bits_custom_signal_0),
    .io_out_1_bits_mem_cmd          (_Demux_io_out_1_bits_mem_cmd),
    .io_out_1_bits_mop              (_Demux_io_out_1_bits_mop),
    .io_out_1_bits_reg_idx1         (_Demux_io_out_1_bits_reg_idx1),
    .io_out_1_bits_reg_idx2         (_Demux_io_out_1_bits_reg_idx2),
    .io_out_1_bits_reg_idx3         (_Demux_io_out_1_bits_reg_idx3),
    .io_out_1_bits_reg_idxw         (_Demux_io_out_1_bits_reg_idxw),
    .io_out_1_bits_wvd              (_Demux_io_out_1_bits_wvd),
    .io_out_1_bits_fence            (_Demux_io_out_1_bits_fence),
    .io_out_1_bits_sfu              (_Demux_io_out_1_bits_sfu),
    .io_out_1_bits_readmask         (_Demux_io_out_1_bits_readmask),
    .io_out_1_bits_writemask        (_Demux_io_out_1_bits_writemask),
    .io_out_1_bits_wxd              (_Demux_io_out_1_bits_wxd),
    .io_out_1_bits_pc               (_Demux_io_out_1_bits_pc),
    .io_out_1_bits_imm_ext          (_Demux_io_out_1_bits_imm_ext),
    .io_out_1_bits_spike_info_sm_id (_Demux_io_out_1_bits_spike_info_sm_id),
    .io_out_1_bits_spike_info_pc    (_Demux_io_out_1_bits_spike_info_pc),
    .io_out_1_bits_spike_info_inst  (_Demux_io_out_1_bits_spike_info_inst),
    .io_out_1_bits_atomic           (_Demux_io_out_1_bits_atomic),
    .io_out_1_bits_aq               (_Demux_io_out_1_bits_aq),
    .io_out_1_bits_rl               (_Demux_io_out_1_bits_rl),
    .io_out_2_ready                 (_collectorUnit_2_io_control_ready),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_out_2_valid                 (_Demux_io_out_2_valid),
    .io_out_2_bits_inst             (_Demux_io_out_2_bits_inst),
    .io_out_2_bits_wid              (_Demux_io_out_2_bits_wid),
    .io_out_2_bits_fp               (_Demux_io_out_2_bits_fp),
    .io_out_2_bits_branch           (_Demux_io_out_2_bits_branch),
    .io_out_2_bits_simt_stack       (_Demux_io_out_2_bits_simt_stack),
    .io_out_2_bits_simt_stack_op    (_Demux_io_out_2_bits_simt_stack_op),
    .io_out_2_bits_barrier          (_Demux_io_out_2_bits_barrier),
    .io_out_2_bits_csr              (_Demux_io_out_2_bits_csr),
    .io_out_2_bits_reverse          (_Demux_io_out_2_bits_reverse),
    .io_out_2_bits_sel_alu2         (_Demux_io_out_2_bits_sel_alu2),
    .io_out_2_bits_sel_alu1         (_Demux_io_out_2_bits_sel_alu1),
    .io_out_2_bits_isvec            (_Demux_io_out_2_bits_isvec),
    .io_out_2_bits_sel_alu3         (_Demux_io_out_2_bits_sel_alu3),
    .io_out_2_bits_mask             (_Demux_io_out_2_bits_mask),
    .io_out_2_bits_sel_imm          (_Demux_io_out_2_bits_sel_imm),
    .io_out_2_bits_mem_whb          (_Demux_io_out_2_bits_mem_whb),
    .io_out_2_bits_mem_unsigned     (_Demux_io_out_2_bits_mem_unsigned),
    .io_out_2_bits_alu_fn           (_Demux_io_out_2_bits_alu_fn),
    .io_out_2_bits_force_rm_rtz     (_Demux_io_out_2_bits_force_rm_rtz),
    .io_out_2_bits_is_vls12         (_Demux_io_out_2_bits_is_vls12),
    .io_out_2_bits_mem              (_Demux_io_out_2_bits_mem),
    .io_out_2_bits_mul              (_Demux_io_out_2_bits_mul),
    .io_out_2_bits_tc               (_Demux_io_out_2_bits_tc),
    .io_out_2_bits_disable_mask     (_Demux_io_out_2_bits_disable_mask),
    .io_out_2_bits_custom_signal_0  (_Demux_io_out_2_bits_custom_signal_0),
    .io_out_2_bits_mem_cmd          (_Demux_io_out_2_bits_mem_cmd),
    .io_out_2_bits_mop              (_Demux_io_out_2_bits_mop),
    .io_out_2_bits_reg_idx1         (_Demux_io_out_2_bits_reg_idx1),
    .io_out_2_bits_reg_idx2         (_Demux_io_out_2_bits_reg_idx2),
    .io_out_2_bits_reg_idx3         (_Demux_io_out_2_bits_reg_idx3),
    .io_out_2_bits_reg_idxw         (_Demux_io_out_2_bits_reg_idxw),
    .io_out_2_bits_wvd              (_Demux_io_out_2_bits_wvd),
    .io_out_2_bits_fence            (_Demux_io_out_2_bits_fence),
    .io_out_2_bits_sfu              (_Demux_io_out_2_bits_sfu),
    .io_out_2_bits_readmask         (_Demux_io_out_2_bits_readmask),
    .io_out_2_bits_writemask        (_Demux_io_out_2_bits_writemask),
    .io_out_2_bits_wxd              (_Demux_io_out_2_bits_wxd),
    .io_out_2_bits_pc               (_Demux_io_out_2_bits_pc),
    .io_out_2_bits_imm_ext          (_Demux_io_out_2_bits_imm_ext),
    .io_out_2_bits_spike_info_sm_id (_Demux_io_out_2_bits_spike_info_sm_id),
    .io_out_2_bits_spike_info_pc    (_Demux_io_out_2_bits_spike_info_pc),
    .io_out_2_bits_spike_info_inst  (_Demux_io_out_2_bits_spike_info_inst),
    .io_out_2_bits_atomic           (_Demux_io_out_2_bits_atomic),
    .io_out_2_bits_aq               (_Demux_io_out_2_bits_aq),
    .io_out_2_bits_rl               (_Demux_io_out_2_bits_rl),
    .io_out_3_ready                 (_collectorUnit_3_io_control_ready),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_out_3_valid                 (_Demux_io_out_3_valid),
    .io_out_3_bits_inst             (_Demux_io_out_3_bits_inst),
    .io_out_3_bits_wid              (_Demux_io_out_3_bits_wid),
    .io_out_3_bits_fp               (_Demux_io_out_3_bits_fp),
    .io_out_3_bits_branch           (_Demux_io_out_3_bits_branch),
    .io_out_3_bits_simt_stack       (_Demux_io_out_3_bits_simt_stack),
    .io_out_3_bits_simt_stack_op    (_Demux_io_out_3_bits_simt_stack_op),
    .io_out_3_bits_barrier          (_Demux_io_out_3_bits_barrier),
    .io_out_3_bits_csr              (_Demux_io_out_3_bits_csr),
    .io_out_3_bits_reverse          (_Demux_io_out_3_bits_reverse),
    .io_out_3_bits_sel_alu2         (_Demux_io_out_3_bits_sel_alu2),
    .io_out_3_bits_sel_alu1         (_Demux_io_out_3_bits_sel_alu1),
    .io_out_3_bits_isvec            (_Demux_io_out_3_bits_isvec),
    .io_out_3_bits_sel_alu3         (_Demux_io_out_3_bits_sel_alu3),
    .io_out_3_bits_mask             (_Demux_io_out_3_bits_mask),
    .io_out_3_bits_sel_imm          (_Demux_io_out_3_bits_sel_imm),
    .io_out_3_bits_mem_whb          (_Demux_io_out_3_bits_mem_whb),
    .io_out_3_bits_mem_unsigned     (_Demux_io_out_3_bits_mem_unsigned),
    .io_out_3_bits_alu_fn           (_Demux_io_out_3_bits_alu_fn),
    .io_out_3_bits_force_rm_rtz     (_Demux_io_out_3_bits_force_rm_rtz),
    .io_out_3_bits_is_vls12         (_Demux_io_out_3_bits_is_vls12),
    .io_out_3_bits_mem              (_Demux_io_out_3_bits_mem),
    .io_out_3_bits_mul              (_Demux_io_out_3_bits_mul),
    .io_out_3_bits_tc               (_Demux_io_out_3_bits_tc),
    .io_out_3_bits_disable_mask     (_Demux_io_out_3_bits_disable_mask),
    .io_out_3_bits_custom_signal_0  (_Demux_io_out_3_bits_custom_signal_0),
    .io_out_3_bits_mem_cmd          (_Demux_io_out_3_bits_mem_cmd),
    .io_out_3_bits_mop              (_Demux_io_out_3_bits_mop),
    .io_out_3_bits_reg_idx1         (_Demux_io_out_3_bits_reg_idx1),
    .io_out_3_bits_reg_idx2         (_Demux_io_out_3_bits_reg_idx2),
    .io_out_3_bits_reg_idx3         (_Demux_io_out_3_bits_reg_idx3),
    .io_out_3_bits_reg_idxw         (_Demux_io_out_3_bits_reg_idxw),
    .io_out_3_bits_wvd              (_Demux_io_out_3_bits_wvd),
    .io_out_3_bits_fence            (_Demux_io_out_3_bits_fence),
    .io_out_3_bits_sfu              (_Demux_io_out_3_bits_sfu),
    .io_out_3_bits_readmask         (_Demux_io_out_3_bits_readmask),
    .io_out_3_bits_writemask        (_Demux_io_out_3_bits_writemask),
    .io_out_3_bits_wxd              (_Demux_io_out_3_bits_wxd),
    .io_out_3_bits_pc               (_Demux_io_out_3_bits_pc),
    .io_out_3_bits_imm_ext          (_Demux_io_out_3_bits_imm_ext),
    .io_out_3_bits_spike_info_sm_id (_Demux_io_out_3_bits_spike_info_sm_id),
    .io_out_3_bits_spike_info_pc    (_Demux_io_out_3_bits_spike_info_pc),
    .io_out_3_bits_spike_info_inst  (_Demux_io_out_3_bits_spike_info_inst),
    .io_out_3_bits_atomic           (_Demux_io_out_3_bits_atomic),
    .io_out_3_bits_aq               (_Demux_io_out_3_bits_aq),
    .io_out_3_bits_rl               (_Demux_io_out_3_bits_rl),
    .io_sgpr_baseOut_0              (_Demux_io_sgpr_baseOut_0),
    .io_sgpr_baseOut_1              (_Demux_io_sgpr_baseOut_1),
    .io_sgpr_baseOut_2              (_Demux_io_sgpr_baseOut_2),
    .io_sgpr_baseOut_3              (_Demux_io_sgpr_baseOut_3),
    .io_vgpr_baseOut_0              (_Demux_io_vgpr_baseOut_0),
    .io_vgpr_baseOut_1              (_Demux_io_vgpr_baseOut_1),
    .io_vgpr_baseOut_2              (_Demux_io_vgpr_baseOut_2),
    .io_vgpr_baseOut_3              (_Demux_io_vgpr_baseOut_3)
  );
  DualIssueIO issueUnit (	// ventus/src/pipeline/operandCollector.scala:660:25
    .clock                                  (clock),
    .io_in_0_ready                          (_issueUnit_io_in_0_ready),
    .io_in_0_valid                          (_collectorUnit_io_issue_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src1_0                (_collectorUnit_io_issue_bits_alu_src1_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src1_1                (_collectorUnit_io_issue_bits_alu_src1_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src1_2                (_collectorUnit_io_issue_bits_alu_src1_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src1_3                (_collectorUnit_io_issue_bits_alu_src1_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src1_4                (_collectorUnit_io_issue_bits_alu_src1_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src1_5                (_collectorUnit_io_issue_bits_alu_src1_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src1_6                (_collectorUnit_io_issue_bits_alu_src1_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src1_7                (_collectorUnit_io_issue_bits_alu_src1_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src2_0                (_collectorUnit_io_issue_bits_alu_src2_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src2_1                (_collectorUnit_io_issue_bits_alu_src2_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src2_2                (_collectorUnit_io_issue_bits_alu_src2_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src2_3                (_collectorUnit_io_issue_bits_alu_src2_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src2_4                (_collectorUnit_io_issue_bits_alu_src2_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src2_5                (_collectorUnit_io_issue_bits_alu_src2_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src2_6                (_collectorUnit_io_issue_bits_alu_src2_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src2_7                (_collectorUnit_io_issue_bits_alu_src2_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src3_0                (_collectorUnit_io_issue_bits_alu_src3_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src3_1                (_collectorUnit_io_issue_bits_alu_src3_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src3_2                (_collectorUnit_io_issue_bits_alu_src3_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src3_3                (_collectorUnit_io_issue_bits_alu_src3_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src3_4                (_collectorUnit_io_issue_bits_alu_src3_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src3_5                (_collectorUnit_io_issue_bits_alu_src3_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src3_6                (_collectorUnit_io_issue_bits_alu_src3_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_alu_src3_7                (_collectorUnit_io_issue_bits_alu_src3_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_mask_0                    (_collectorUnit_io_issue_bits_mask_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_mask_1                    (_collectorUnit_io_issue_bits_mask_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_mask_2                    (_collectorUnit_io_issue_bits_mask_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_mask_3                    (_collectorUnit_io_issue_bits_mask_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_mask_4                    (_collectorUnit_io_issue_bits_mask_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_mask_5                    (_collectorUnit_io_issue_bits_mask_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_mask_6                    (_collectorUnit_io_issue_bits_mask_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_mask_7                    (_collectorUnit_io_issue_bits_mask_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_inst              (_collectorUnit_io_issue_bits_control_inst),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_wid               (_collectorUnit_io_issue_bits_control_wid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_fp                (_collectorUnit_io_issue_bits_control_fp),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_branch            (_collectorUnit_io_issue_bits_control_branch),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_simt_stack
      (_collectorUnit_io_issue_bits_control_simt_stack),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_simt_stack_op
      (_collectorUnit_io_issue_bits_control_simt_stack_op),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_barrier
      (_collectorUnit_io_issue_bits_control_barrier),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_csr               (_collectorUnit_io_issue_bits_control_csr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_reverse
      (_collectorUnit_io_issue_bits_control_reverse),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_sel_alu2
      (_collectorUnit_io_issue_bits_control_sel_alu2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_sel_alu1
      (_collectorUnit_io_issue_bits_control_sel_alu1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_isvec             (_collectorUnit_io_issue_bits_control_isvec),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_sel_alu3
      (_collectorUnit_io_issue_bits_control_sel_alu3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_mask              (_collectorUnit_io_issue_bits_control_mask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_sel_imm
      (_collectorUnit_io_issue_bits_control_sel_imm),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_mem_whb
      (_collectorUnit_io_issue_bits_control_mem_whb),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_mem_unsigned
      (_collectorUnit_io_issue_bits_control_mem_unsigned),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_alu_fn            (_collectorUnit_io_issue_bits_control_alu_fn),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_force_rm_rtz
      (_collectorUnit_io_issue_bits_control_force_rm_rtz),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_is_vls12
      (_collectorUnit_io_issue_bits_control_is_vls12),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_mem               (_collectorUnit_io_issue_bits_control_mem),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_mul               (_collectorUnit_io_issue_bits_control_mul),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_tc                (_collectorUnit_io_issue_bits_control_tc),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_disable_mask
      (_collectorUnit_io_issue_bits_control_disable_mask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_custom_signal_0
      (_collectorUnit_io_issue_bits_control_custom_signal_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_mem_cmd
      (_collectorUnit_io_issue_bits_control_mem_cmd),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_mop               (_collectorUnit_io_issue_bits_control_mop),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_reg_idx1
      (_collectorUnit_io_issue_bits_control_reg_idx1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_reg_idx2
      (_collectorUnit_io_issue_bits_control_reg_idx2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_reg_idx3
      (_collectorUnit_io_issue_bits_control_reg_idx3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_reg_idxw
      (_collectorUnit_io_issue_bits_control_reg_idxw),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_wvd               (_collectorUnit_io_issue_bits_control_wvd),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_fence             (_collectorUnit_io_issue_bits_control_fence),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_sfu               (_collectorUnit_io_issue_bits_control_sfu),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_readmask
      (_collectorUnit_io_issue_bits_control_readmask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_writemask
      (_collectorUnit_io_issue_bits_control_writemask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_wxd               (_collectorUnit_io_issue_bits_control_wxd),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_pc                (_collectorUnit_io_issue_bits_control_pc),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_imm_ext
      (_collectorUnit_io_issue_bits_control_imm_ext),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_spike_info_sm_id
      (_collectorUnit_io_issue_bits_control_spike_info_sm_id),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_spike_info_pc
      (_collectorUnit_io_issue_bits_control_spike_info_pc),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_spike_info_inst
      (_collectorUnit_io_issue_bits_control_spike_info_inst),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_atomic            (_collectorUnit_io_issue_bits_control_atomic),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_aq                (_collectorUnit_io_issue_bits_control_aq),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_0_bits_control_rl                (_collectorUnit_io_issue_bits_control_rl),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_ready                          (_issueUnit_io_in_1_ready),
    .io_in_1_valid                          (_collectorUnit_1_io_issue_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src1_0                (_collectorUnit_1_io_issue_bits_alu_src1_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src1_1                (_collectorUnit_1_io_issue_bits_alu_src1_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src1_2                (_collectorUnit_1_io_issue_bits_alu_src1_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src1_3                (_collectorUnit_1_io_issue_bits_alu_src1_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src1_4                (_collectorUnit_1_io_issue_bits_alu_src1_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src1_5                (_collectorUnit_1_io_issue_bits_alu_src1_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src1_6                (_collectorUnit_1_io_issue_bits_alu_src1_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src1_7                (_collectorUnit_1_io_issue_bits_alu_src1_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src2_0                (_collectorUnit_1_io_issue_bits_alu_src2_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src2_1                (_collectorUnit_1_io_issue_bits_alu_src2_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src2_2                (_collectorUnit_1_io_issue_bits_alu_src2_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src2_3                (_collectorUnit_1_io_issue_bits_alu_src2_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src2_4                (_collectorUnit_1_io_issue_bits_alu_src2_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src2_5                (_collectorUnit_1_io_issue_bits_alu_src2_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src2_6                (_collectorUnit_1_io_issue_bits_alu_src2_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src2_7                (_collectorUnit_1_io_issue_bits_alu_src2_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src3_0                (_collectorUnit_1_io_issue_bits_alu_src3_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src3_1                (_collectorUnit_1_io_issue_bits_alu_src3_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src3_2                (_collectorUnit_1_io_issue_bits_alu_src3_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src3_3                (_collectorUnit_1_io_issue_bits_alu_src3_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src3_4                (_collectorUnit_1_io_issue_bits_alu_src3_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src3_5                (_collectorUnit_1_io_issue_bits_alu_src3_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src3_6                (_collectorUnit_1_io_issue_bits_alu_src3_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_alu_src3_7                (_collectorUnit_1_io_issue_bits_alu_src3_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_mask_0                    (_collectorUnit_1_io_issue_bits_mask_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_mask_1                    (_collectorUnit_1_io_issue_bits_mask_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_mask_2                    (_collectorUnit_1_io_issue_bits_mask_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_mask_3                    (_collectorUnit_1_io_issue_bits_mask_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_mask_4                    (_collectorUnit_1_io_issue_bits_mask_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_mask_5                    (_collectorUnit_1_io_issue_bits_mask_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_mask_6                    (_collectorUnit_1_io_issue_bits_mask_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_mask_7                    (_collectorUnit_1_io_issue_bits_mask_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_inst              (_collectorUnit_1_io_issue_bits_control_inst),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_wid               (_collectorUnit_1_io_issue_bits_control_wid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_fp                (_collectorUnit_1_io_issue_bits_control_fp),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_branch
      (_collectorUnit_1_io_issue_bits_control_branch),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_simt_stack
      (_collectorUnit_1_io_issue_bits_control_simt_stack),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_simt_stack_op
      (_collectorUnit_1_io_issue_bits_control_simt_stack_op),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_barrier
      (_collectorUnit_1_io_issue_bits_control_barrier),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_csr               (_collectorUnit_1_io_issue_bits_control_csr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_reverse
      (_collectorUnit_1_io_issue_bits_control_reverse),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_sel_alu2
      (_collectorUnit_1_io_issue_bits_control_sel_alu2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_sel_alu1
      (_collectorUnit_1_io_issue_bits_control_sel_alu1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_isvec
      (_collectorUnit_1_io_issue_bits_control_isvec),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_sel_alu3
      (_collectorUnit_1_io_issue_bits_control_sel_alu3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_mask              (_collectorUnit_1_io_issue_bits_control_mask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_sel_imm
      (_collectorUnit_1_io_issue_bits_control_sel_imm),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_mem_whb
      (_collectorUnit_1_io_issue_bits_control_mem_whb),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_mem_unsigned
      (_collectorUnit_1_io_issue_bits_control_mem_unsigned),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_alu_fn
      (_collectorUnit_1_io_issue_bits_control_alu_fn),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_force_rm_rtz
      (_collectorUnit_1_io_issue_bits_control_force_rm_rtz),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_is_vls12
      (_collectorUnit_1_io_issue_bits_control_is_vls12),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_mem               (_collectorUnit_1_io_issue_bits_control_mem),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_mul               (_collectorUnit_1_io_issue_bits_control_mul),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_tc                (_collectorUnit_1_io_issue_bits_control_tc),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_disable_mask
      (_collectorUnit_1_io_issue_bits_control_disable_mask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_custom_signal_0
      (_collectorUnit_1_io_issue_bits_control_custom_signal_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_mem_cmd
      (_collectorUnit_1_io_issue_bits_control_mem_cmd),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_mop               (_collectorUnit_1_io_issue_bits_control_mop),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_reg_idx1
      (_collectorUnit_1_io_issue_bits_control_reg_idx1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_reg_idx2
      (_collectorUnit_1_io_issue_bits_control_reg_idx2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_reg_idx3
      (_collectorUnit_1_io_issue_bits_control_reg_idx3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_reg_idxw
      (_collectorUnit_1_io_issue_bits_control_reg_idxw),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_wvd               (_collectorUnit_1_io_issue_bits_control_wvd),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_fence
      (_collectorUnit_1_io_issue_bits_control_fence),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_sfu               (_collectorUnit_1_io_issue_bits_control_sfu),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_readmask
      (_collectorUnit_1_io_issue_bits_control_readmask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_writemask
      (_collectorUnit_1_io_issue_bits_control_writemask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_wxd               (_collectorUnit_1_io_issue_bits_control_wxd),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_pc                (_collectorUnit_1_io_issue_bits_control_pc),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_imm_ext
      (_collectorUnit_1_io_issue_bits_control_imm_ext),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_spike_info_sm_id
      (_collectorUnit_1_io_issue_bits_control_spike_info_sm_id),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_spike_info_pc
      (_collectorUnit_1_io_issue_bits_control_spike_info_pc),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_spike_info_inst
      (_collectorUnit_1_io_issue_bits_control_spike_info_inst),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_atomic
      (_collectorUnit_1_io_issue_bits_control_atomic),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_aq                (_collectorUnit_1_io_issue_bits_control_aq),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_1_bits_control_rl                (_collectorUnit_1_io_issue_bits_control_rl),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_ready                          (_issueUnit_io_in_2_ready),
    .io_in_2_valid                          (_collectorUnit_2_io_issue_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src1_0                (_collectorUnit_2_io_issue_bits_alu_src1_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src1_1                (_collectorUnit_2_io_issue_bits_alu_src1_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src1_2                (_collectorUnit_2_io_issue_bits_alu_src1_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src1_3                (_collectorUnit_2_io_issue_bits_alu_src1_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src1_4                (_collectorUnit_2_io_issue_bits_alu_src1_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src1_5                (_collectorUnit_2_io_issue_bits_alu_src1_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src1_6                (_collectorUnit_2_io_issue_bits_alu_src1_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src1_7                (_collectorUnit_2_io_issue_bits_alu_src1_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src2_0                (_collectorUnit_2_io_issue_bits_alu_src2_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src2_1                (_collectorUnit_2_io_issue_bits_alu_src2_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src2_2                (_collectorUnit_2_io_issue_bits_alu_src2_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src2_3                (_collectorUnit_2_io_issue_bits_alu_src2_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src2_4                (_collectorUnit_2_io_issue_bits_alu_src2_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src2_5                (_collectorUnit_2_io_issue_bits_alu_src2_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src2_6                (_collectorUnit_2_io_issue_bits_alu_src2_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src2_7                (_collectorUnit_2_io_issue_bits_alu_src2_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src3_0                (_collectorUnit_2_io_issue_bits_alu_src3_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src3_1                (_collectorUnit_2_io_issue_bits_alu_src3_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src3_2                (_collectorUnit_2_io_issue_bits_alu_src3_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src3_3                (_collectorUnit_2_io_issue_bits_alu_src3_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src3_4                (_collectorUnit_2_io_issue_bits_alu_src3_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src3_5                (_collectorUnit_2_io_issue_bits_alu_src3_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src3_6                (_collectorUnit_2_io_issue_bits_alu_src3_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_alu_src3_7                (_collectorUnit_2_io_issue_bits_alu_src3_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_mask_0                    (_collectorUnit_2_io_issue_bits_mask_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_mask_1                    (_collectorUnit_2_io_issue_bits_mask_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_mask_2                    (_collectorUnit_2_io_issue_bits_mask_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_mask_3                    (_collectorUnit_2_io_issue_bits_mask_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_mask_4                    (_collectorUnit_2_io_issue_bits_mask_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_mask_5                    (_collectorUnit_2_io_issue_bits_mask_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_mask_6                    (_collectorUnit_2_io_issue_bits_mask_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_mask_7                    (_collectorUnit_2_io_issue_bits_mask_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_inst              (_collectorUnit_2_io_issue_bits_control_inst),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_wid               (_collectorUnit_2_io_issue_bits_control_wid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_fp                (_collectorUnit_2_io_issue_bits_control_fp),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_branch
      (_collectorUnit_2_io_issue_bits_control_branch),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_simt_stack
      (_collectorUnit_2_io_issue_bits_control_simt_stack),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_simt_stack_op
      (_collectorUnit_2_io_issue_bits_control_simt_stack_op),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_barrier
      (_collectorUnit_2_io_issue_bits_control_barrier),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_csr               (_collectorUnit_2_io_issue_bits_control_csr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_reverse
      (_collectorUnit_2_io_issue_bits_control_reverse),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_sel_alu2
      (_collectorUnit_2_io_issue_bits_control_sel_alu2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_sel_alu1
      (_collectorUnit_2_io_issue_bits_control_sel_alu1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_isvec
      (_collectorUnit_2_io_issue_bits_control_isvec),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_sel_alu3
      (_collectorUnit_2_io_issue_bits_control_sel_alu3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_mask              (_collectorUnit_2_io_issue_bits_control_mask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_sel_imm
      (_collectorUnit_2_io_issue_bits_control_sel_imm),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_mem_whb
      (_collectorUnit_2_io_issue_bits_control_mem_whb),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_mem_unsigned
      (_collectorUnit_2_io_issue_bits_control_mem_unsigned),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_alu_fn
      (_collectorUnit_2_io_issue_bits_control_alu_fn),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_force_rm_rtz
      (_collectorUnit_2_io_issue_bits_control_force_rm_rtz),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_is_vls12
      (_collectorUnit_2_io_issue_bits_control_is_vls12),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_mem               (_collectorUnit_2_io_issue_bits_control_mem),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_mul               (_collectorUnit_2_io_issue_bits_control_mul),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_tc                (_collectorUnit_2_io_issue_bits_control_tc),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_disable_mask
      (_collectorUnit_2_io_issue_bits_control_disable_mask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_custom_signal_0
      (_collectorUnit_2_io_issue_bits_control_custom_signal_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_mem_cmd
      (_collectorUnit_2_io_issue_bits_control_mem_cmd),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_mop               (_collectorUnit_2_io_issue_bits_control_mop),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_reg_idx1
      (_collectorUnit_2_io_issue_bits_control_reg_idx1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_reg_idx2
      (_collectorUnit_2_io_issue_bits_control_reg_idx2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_reg_idx3
      (_collectorUnit_2_io_issue_bits_control_reg_idx3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_reg_idxw
      (_collectorUnit_2_io_issue_bits_control_reg_idxw),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_wvd               (_collectorUnit_2_io_issue_bits_control_wvd),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_fence
      (_collectorUnit_2_io_issue_bits_control_fence),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_sfu               (_collectorUnit_2_io_issue_bits_control_sfu),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_readmask
      (_collectorUnit_2_io_issue_bits_control_readmask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_writemask
      (_collectorUnit_2_io_issue_bits_control_writemask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_wxd               (_collectorUnit_2_io_issue_bits_control_wxd),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_pc                (_collectorUnit_2_io_issue_bits_control_pc),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_imm_ext
      (_collectorUnit_2_io_issue_bits_control_imm_ext),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_spike_info_sm_id
      (_collectorUnit_2_io_issue_bits_control_spike_info_sm_id),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_spike_info_pc
      (_collectorUnit_2_io_issue_bits_control_spike_info_pc),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_spike_info_inst
      (_collectorUnit_2_io_issue_bits_control_spike_info_inst),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_atomic
      (_collectorUnit_2_io_issue_bits_control_atomic),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_aq                (_collectorUnit_2_io_issue_bits_control_aq),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_2_bits_control_rl                (_collectorUnit_2_io_issue_bits_control_rl),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_ready                          (_issueUnit_io_in_3_ready),
    .io_in_3_valid                          (_collectorUnit_3_io_issue_valid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src1_0                (_collectorUnit_3_io_issue_bits_alu_src1_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src1_1                (_collectorUnit_3_io_issue_bits_alu_src1_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src1_2                (_collectorUnit_3_io_issue_bits_alu_src1_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src1_3                (_collectorUnit_3_io_issue_bits_alu_src1_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src1_4                (_collectorUnit_3_io_issue_bits_alu_src1_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src1_5                (_collectorUnit_3_io_issue_bits_alu_src1_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src1_6                (_collectorUnit_3_io_issue_bits_alu_src1_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src1_7                (_collectorUnit_3_io_issue_bits_alu_src1_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src2_0                (_collectorUnit_3_io_issue_bits_alu_src2_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src2_1                (_collectorUnit_3_io_issue_bits_alu_src2_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src2_2                (_collectorUnit_3_io_issue_bits_alu_src2_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src2_3                (_collectorUnit_3_io_issue_bits_alu_src2_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src2_4                (_collectorUnit_3_io_issue_bits_alu_src2_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src2_5                (_collectorUnit_3_io_issue_bits_alu_src2_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src2_6                (_collectorUnit_3_io_issue_bits_alu_src2_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src2_7                (_collectorUnit_3_io_issue_bits_alu_src2_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src3_0                (_collectorUnit_3_io_issue_bits_alu_src3_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src3_1                (_collectorUnit_3_io_issue_bits_alu_src3_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src3_2                (_collectorUnit_3_io_issue_bits_alu_src3_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src3_3                (_collectorUnit_3_io_issue_bits_alu_src3_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src3_4                (_collectorUnit_3_io_issue_bits_alu_src3_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src3_5                (_collectorUnit_3_io_issue_bits_alu_src3_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src3_6                (_collectorUnit_3_io_issue_bits_alu_src3_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_alu_src3_7                (_collectorUnit_3_io_issue_bits_alu_src3_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_mask_0                    (_collectorUnit_3_io_issue_bits_mask_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_mask_1                    (_collectorUnit_3_io_issue_bits_mask_1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_mask_2                    (_collectorUnit_3_io_issue_bits_mask_2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_mask_3                    (_collectorUnit_3_io_issue_bits_mask_3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_mask_4                    (_collectorUnit_3_io_issue_bits_mask_4),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_mask_5                    (_collectorUnit_3_io_issue_bits_mask_5),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_mask_6                    (_collectorUnit_3_io_issue_bits_mask_6),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_mask_7                    (_collectorUnit_3_io_issue_bits_mask_7),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_inst              (_collectorUnit_3_io_issue_bits_control_inst),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_wid               (_collectorUnit_3_io_issue_bits_control_wid),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_fp                (_collectorUnit_3_io_issue_bits_control_fp),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_branch
      (_collectorUnit_3_io_issue_bits_control_branch),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_simt_stack
      (_collectorUnit_3_io_issue_bits_control_simt_stack),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_simt_stack_op
      (_collectorUnit_3_io_issue_bits_control_simt_stack_op),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_barrier
      (_collectorUnit_3_io_issue_bits_control_barrier),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_csr               (_collectorUnit_3_io_issue_bits_control_csr),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_reverse
      (_collectorUnit_3_io_issue_bits_control_reverse),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_sel_alu2
      (_collectorUnit_3_io_issue_bits_control_sel_alu2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_sel_alu1
      (_collectorUnit_3_io_issue_bits_control_sel_alu1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_isvec
      (_collectorUnit_3_io_issue_bits_control_isvec),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_sel_alu3
      (_collectorUnit_3_io_issue_bits_control_sel_alu3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_mask              (_collectorUnit_3_io_issue_bits_control_mask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_sel_imm
      (_collectorUnit_3_io_issue_bits_control_sel_imm),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_mem_whb
      (_collectorUnit_3_io_issue_bits_control_mem_whb),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_mem_unsigned
      (_collectorUnit_3_io_issue_bits_control_mem_unsigned),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_alu_fn
      (_collectorUnit_3_io_issue_bits_control_alu_fn),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_force_rm_rtz
      (_collectorUnit_3_io_issue_bits_control_force_rm_rtz),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_is_vls12
      (_collectorUnit_3_io_issue_bits_control_is_vls12),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_mem               (_collectorUnit_3_io_issue_bits_control_mem),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_mul               (_collectorUnit_3_io_issue_bits_control_mul),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_tc                (_collectorUnit_3_io_issue_bits_control_tc),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_disable_mask
      (_collectorUnit_3_io_issue_bits_control_disable_mask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_custom_signal_0
      (_collectorUnit_3_io_issue_bits_control_custom_signal_0),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_mem_cmd
      (_collectorUnit_3_io_issue_bits_control_mem_cmd),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_mop               (_collectorUnit_3_io_issue_bits_control_mop),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_reg_idx1
      (_collectorUnit_3_io_issue_bits_control_reg_idx1),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_reg_idx2
      (_collectorUnit_3_io_issue_bits_control_reg_idx2),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_reg_idx3
      (_collectorUnit_3_io_issue_bits_control_reg_idx3),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_reg_idxw
      (_collectorUnit_3_io_issue_bits_control_reg_idxw),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_wvd               (_collectorUnit_3_io_issue_bits_control_wvd),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_fence
      (_collectorUnit_3_io_issue_bits_control_fence),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_sfu               (_collectorUnit_3_io_issue_bits_control_sfu),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_readmask
      (_collectorUnit_3_io_issue_bits_control_readmask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_writemask
      (_collectorUnit_3_io_issue_bits_control_writemask),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_wxd               (_collectorUnit_3_io_issue_bits_control_wxd),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_pc                (_collectorUnit_3_io_issue_bits_control_pc),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_imm_ext
      (_collectorUnit_3_io_issue_bits_control_imm_ext),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_spike_info_sm_id
      (_collectorUnit_3_io_issue_bits_control_spike_info_sm_id),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_spike_info_pc
      (_collectorUnit_3_io_issue_bits_control_spike_info_pc),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_spike_info_inst
      (_collectorUnit_3_io_issue_bits_control_spike_info_inst),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_atomic
      (_collectorUnit_3_io_issue_bits_control_atomic),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_aq                (_collectorUnit_3_io_issue_bits_control_aq),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_in_3_bits_control_rl                (_collectorUnit_3_io_issue_bits_control_rl),	// ventus/src/pipeline/operandCollector.scala:528:66
    .io_out_x_ready                         (io_out_1_ready),
    .io_out_x_valid                         (io_out_1_valid),
    .io_out_x_bits_alu_src1_0               (io_out_1_bits_alu_src1_0),
    .io_out_x_bits_alu_src1_1               (io_out_1_bits_alu_src1_1),
    .io_out_x_bits_alu_src1_2               (io_out_1_bits_alu_src1_2),
    .io_out_x_bits_alu_src1_3               (io_out_1_bits_alu_src1_3),
    .io_out_x_bits_alu_src1_4               (io_out_1_bits_alu_src1_4),
    .io_out_x_bits_alu_src1_5               (io_out_1_bits_alu_src1_5),
    .io_out_x_bits_alu_src1_6               (io_out_1_bits_alu_src1_6),
    .io_out_x_bits_alu_src1_7               (io_out_1_bits_alu_src1_7),
    .io_out_x_bits_alu_src2_0               (io_out_1_bits_alu_src2_0),
    .io_out_x_bits_alu_src2_1               (io_out_1_bits_alu_src2_1),
    .io_out_x_bits_alu_src2_2               (io_out_1_bits_alu_src2_2),
    .io_out_x_bits_alu_src2_3               (io_out_1_bits_alu_src2_3),
    .io_out_x_bits_alu_src2_4               (io_out_1_bits_alu_src2_4),
    .io_out_x_bits_alu_src2_5               (io_out_1_bits_alu_src2_5),
    .io_out_x_bits_alu_src2_6               (io_out_1_bits_alu_src2_6),
    .io_out_x_bits_alu_src2_7               (io_out_1_bits_alu_src2_7),
    .io_out_x_bits_alu_src3_0               (io_out_1_bits_alu_src3_0),
    .io_out_x_bits_alu_src3_1               (io_out_1_bits_alu_src3_1),
    .io_out_x_bits_alu_src3_2               (io_out_1_bits_alu_src3_2),
    .io_out_x_bits_alu_src3_3               (io_out_1_bits_alu_src3_3),
    .io_out_x_bits_alu_src3_4               (io_out_1_bits_alu_src3_4),
    .io_out_x_bits_alu_src3_5               (io_out_1_bits_alu_src3_5),
    .io_out_x_bits_alu_src3_6               (io_out_1_bits_alu_src3_6),
    .io_out_x_bits_alu_src3_7               (io_out_1_bits_alu_src3_7),
    .io_out_x_bits_control_inst             (io_out_1_bits_control_inst),
    .io_out_x_bits_control_wid              (io_out_1_bits_control_wid),
    .io_out_x_bits_control_fp               (io_out_1_bits_control_fp),
    .io_out_x_bits_control_branch           (io_out_1_bits_control_branch),
    .io_out_x_bits_control_simt_stack       (io_out_1_bits_control_simt_stack),
    .io_out_x_bits_control_simt_stack_op    (io_out_1_bits_control_simt_stack_op),
    .io_out_x_bits_control_barrier          (io_out_1_bits_control_barrier),
    .io_out_x_bits_control_csr              (io_out_1_bits_control_csr),
    .io_out_x_bits_control_reverse          (io_out_1_bits_control_reverse),
    .io_out_x_bits_control_sel_alu2         (io_out_1_bits_control_sel_alu2),
    .io_out_x_bits_control_sel_alu1         (io_out_1_bits_control_sel_alu1),
    .io_out_x_bits_control_isvec            (io_out_1_bits_control_isvec),
    .io_out_x_bits_control_sel_alu3         (io_out_1_bits_control_sel_alu3),
    .io_out_x_bits_control_mask             (io_out_1_bits_control_mask),
    .io_out_x_bits_control_sel_imm          (io_out_1_bits_control_sel_imm),
    .io_out_x_bits_control_mem_whb          (io_out_1_bits_control_mem_whb),
    .io_out_x_bits_control_mem_unsigned     (io_out_1_bits_control_mem_unsigned),
    .io_out_x_bits_control_alu_fn           (io_out_1_bits_control_alu_fn),
    .io_out_x_bits_control_force_rm_rtz     (io_out_1_bits_control_force_rm_rtz),
    .io_out_x_bits_control_is_vls12         (io_out_1_bits_control_is_vls12),
    .io_out_x_bits_control_mem              (io_out_1_bits_control_mem),
    .io_out_x_bits_control_mul              (io_out_1_bits_control_mul),
    .io_out_x_bits_control_tc               (io_out_1_bits_control_tc),
    .io_out_x_bits_control_disable_mask     (io_out_1_bits_control_disable_mask),
    .io_out_x_bits_control_custom_signal_0  (io_out_1_bits_control_custom_signal_0),
    .io_out_x_bits_control_mem_cmd          (io_out_1_bits_control_mem_cmd),
    .io_out_x_bits_control_mop              (io_out_1_bits_control_mop),
    .io_out_x_bits_control_reg_idx1         (io_out_1_bits_control_reg_idx1),
    .io_out_x_bits_control_reg_idx2         (io_out_1_bits_control_reg_idx2),
    .io_out_x_bits_control_reg_idx3         (io_out_1_bits_control_reg_idx3),
    .io_out_x_bits_control_reg_idxw         (io_out_1_bits_control_reg_idxw),
    .io_out_x_bits_control_wvd              (io_out_1_bits_control_wvd),
    .io_out_x_bits_control_fence            (io_out_1_bits_control_fence),
    .io_out_x_bits_control_sfu              (io_out_1_bits_control_sfu),
    .io_out_x_bits_control_readmask         (io_out_1_bits_control_readmask),
    .io_out_x_bits_control_writemask        (io_out_1_bits_control_writemask),
    .io_out_x_bits_control_wxd              (io_out_1_bits_control_wxd),
    .io_out_x_bits_control_pc               (io_out_1_bits_control_pc),
    .io_out_x_bits_control_imm_ext          (io_out_1_bits_control_imm_ext),
    .io_out_x_bits_control_spike_info_sm_id (io_out_1_bits_control_spike_info_sm_id),
    .io_out_x_bits_control_spike_info_pc    (io_out_1_bits_control_spike_info_pc),
    .io_out_x_bits_control_spike_info_inst  (io_out_1_bits_control_spike_info_inst),
    .io_out_x_bits_control_atomic           (io_out_1_bits_control_atomic),
    .io_out_x_bits_control_aq               (io_out_1_bits_control_aq),
    .io_out_x_bits_control_rl               (io_out_1_bits_control_rl),
    .io_out_v_ready                         (io_out_0_ready),
    .io_out_v_valid                         (io_out_0_valid),
    .io_out_v_bits_alu_src1_0               (io_out_0_bits_alu_src1_0),
    .io_out_v_bits_alu_src1_1               (io_out_0_bits_alu_src1_1),
    .io_out_v_bits_alu_src1_2               (io_out_0_bits_alu_src1_2),
    .io_out_v_bits_alu_src1_3               (io_out_0_bits_alu_src1_3),
    .io_out_v_bits_alu_src1_4               (io_out_0_bits_alu_src1_4),
    .io_out_v_bits_alu_src1_5               (io_out_0_bits_alu_src1_5),
    .io_out_v_bits_alu_src1_6               (io_out_0_bits_alu_src1_6),
    .io_out_v_bits_alu_src1_7               (io_out_0_bits_alu_src1_7),
    .io_out_v_bits_alu_src2_0               (io_out_0_bits_alu_src2_0),
    .io_out_v_bits_alu_src2_1               (io_out_0_bits_alu_src2_1),
    .io_out_v_bits_alu_src2_2               (io_out_0_bits_alu_src2_2),
    .io_out_v_bits_alu_src2_3               (io_out_0_bits_alu_src2_3),
    .io_out_v_bits_alu_src2_4               (io_out_0_bits_alu_src2_4),
    .io_out_v_bits_alu_src2_5               (io_out_0_bits_alu_src2_5),
    .io_out_v_bits_alu_src2_6               (io_out_0_bits_alu_src2_6),
    .io_out_v_bits_alu_src2_7               (io_out_0_bits_alu_src2_7),
    .io_out_v_bits_alu_src3_0               (io_out_0_bits_alu_src3_0),
    .io_out_v_bits_alu_src3_1               (io_out_0_bits_alu_src3_1),
    .io_out_v_bits_alu_src3_2               (io_out_0_bits_alu_src3_2),
    .io_out_v_bits_alu_src3_3               (io_out_0_bits_alu_src3_3),
    .io_out_v_bits_alu_src3_4               (io_out_0_bits_alu_src3_4),
    .io_out_v_bits_alu_src3_5               (io_out_0_bits_alu_src3_5),
    .io_out_v_bits_alu_src3_6               (io_out_0_bits_alu_src3_6),
    .io_out_v_bits_alu_src3_7               (io_out_0_bits_alu_src3_7),
    .io_out_v_bits_mask_0                   (io_out_0_bits_mask_0),
    .io_out_v_bits_mask_1                   (io_out_0_bits_mask_1),
    .io_out_v_bits_mask_2                   (io_out_0_bits_mask_2),
    .io_out_v_bits_mask_3                   (io_out_0_bits_mask_3),
    .io_out_v_bits_mask_4                   (io_out_0_bits_mask_4),
    .io_out_v_bits_mask_5                   (io_out_0_bits_mask_5),
    .io_out_v_bits_mask_6                   (io_out_0_bits_mask_6),
    .io_out_v_bits_mask_7                   (io_out_0_bits_mask_7),
    .io_out_v_bits_control_inst             (io_out_0_bits_control_inst),
    .io_out_v_bits_control_wid              (io_out_0_bits_control_wid),
    .io_out_v_bits_control_fp               (io_out_0_bits_control_fp),
    .io_out_v_bits_control_branch           (io_out_0_bits_control_branch),
    .io_out_v_bits_control_simt_stack       (io_out_0_bits_control_simt_stack),
    .io_out_v_bits_control_simt_stack_op    (io_out_0_bits_control_simt_stack_op),
    .io_out_v_bits_control_barrier          (io_out_0_bits_control_barrier),
    .io_out_v_bits_control_csr              (io_out_0_bits_control_csr),
    .io_out_v_bits_control_reverse          (io_out_0_bits_control_reverse),
    .io_out_v_bits_control_sel_alu2         (io_out_0_bits_control_sel_alu2),
    .io_out_v_bits_control_sel_alu1         (io_out_0_bits_control_sel_alu1),
    .io_out_v_bits_control_isvec            (io_out_0_bits_control_isvec),
    .io_out_v_bits_control_sel_alu3         (io_out_0_bits_control_sel_alu3),
    .io_out_v_bits_control_mask             (io_out_0_bits_control_mask),
    .io_out_v_bits_control_sel_imm          (io_out_0_bits_control_sel_imm),
    .io_out_v_bits_control_mem_whb          (io_out_0_bits_control_mem_whb),
    .io_out_v_bits_control_mem_unsigned     (io_out_0_bits_control_mem_unsigned),
    .io_out_v_bits_control_alu_fn           (io_out_0_bits_control_alu_fn),
    .io_out_v_bits_control_force_rm_rtz     (io_out_0_bits_control_force_rm_rtz),
    .io_out_v_bits_control_is_vls12         (io_out_0_bits_control_is_vls12),
    .io_out_v_bits_control_mem              (io_out_0_bits_control_mem),
    .io_out_v_bits_control_mul              (io_out_0_bits_control_mul),
    .io_out_v_bits_control_tc               (io_out_0_bits_control_tc),
    .io_out_v_bits_control_disable_mask     (io_out_0_bits_control_disable_mask),
    .io_out_v_bits_control_custom_signal_0  (io_out_0_bits_control_custom_signal_0),
    .io_out_v_bits_control_mem_cmd          (io_out_0_bits_control_mem_cmd),
    .io_out_v_bits_control_mop              (io_out_0_bits_control_mop),
    .io_out_v_bits_control_reg_idx1         (io_out_0_bits_control_reg_idx1),
    .io_out_v_bits_control_reg_idx2         (io_out_0_bits_control_reg_idx2),
    .io_out_v_bits_control_reg_idx3         (io_out_0_bits_control_reg_idx3),
    .io_out_v_bits_control_reg_idxw         (io_out_0_bits_control_reg_idxw),
    .io_out_v_bits_control_wvd              (io_out_0_bits_control_wvd),
    .io_out_v_bits_control_fence            (io_out_0_bits_control_fence),
    .io_out_v_bits_control_sfu              (io_out_0_bits_control_sfu),
    .io_out_v_bits_control_readmask         (io_out_0_bits_control_readmask),
    .io_out_v_bits_control_writemask        (io_out_0_bits_control_writemask),
    .io_out_v_bits_control_wxd              (io_out_0_bits_control_wxd),
    .io_out_v_bits_control_pc               (io_out_0_bits_control_pc),
    .io_out_v_bits_control_imm_ext          (io_out_0_bits_control_imm_ext),
    .io_out_v_bits_control_spike_info_sm_id (io_out_0_bits_control_spike_info_sm_id),
    .io_out_v_bits_control_spike_info_pc    (io_out_0_bits_control_spike_info_pc),
    .io_out_v_bits_control_spike_info_inst  (io_out_0_bits_control_spike_info_inst),
    .io_out_v_bits_control_atomic           (io_out_0_bits_control_atomic),
    .io_out_v_bits_control_aq               (io_out_0_bits_control_aq),
    .io_out_v_bits_control_rl               (io_out_0_bits_control_rl)
  );
endmodule

