Fitter report for computer
Wed Mar 31 09:09:30 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Mar 31 09:09:30 2021      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; computer                                   ;
; Top-level Entity Name              ; computer                                   ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 463 / 15,408 ( 3 % )                       ;
;     Total combinational functions  ; 305 / 15,408 ( 2 % )                       ;
;     Dedicated logic registers      ; 245 / 15,408 ( 2 % )                       ;
; Total registers                    ; 245                                        ;
; Total pins                         ; 258 / 347 ( 74 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 2,048 / 516,096 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.26        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  26.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; port_out_00[0] ; Incomplete set of assignments ;
; port_out_00[1] ; Incomplete set of assignments ;
; port_out_00[2] ; Incomplete set of assignments ;
; port_out_00[3] ; Incomplete set of assignments ;
; port_out_00[4] ; Incomplete set of assignments ;
; port_out_00[5] ; Incomplete set of assignments ;
; port_out_00[6] ; Incomplete set of assignments ;
; port_out_00[7] ; Incomplete set of assignments ;
; port_out_01[0] ; Incomplete set of assignments ;
; port_out_01[1] ; Incomplete set of assignments ;
; port_out_01[2] ; Incomplete set of assignments ;
; port_out_01[3] ; Incomplete set of assignments ;
; port_out_01[4] ; Incomplete set of assignments ;
; port_out_01[5] ; Incomplete set of assignments ;
; port_out_01[6] ; Incomplete set of assignments ;
; port_out_01[7] ; Incomplete set of assignments ;
; port_out_02[0] ; Incomplete set of assignments ;
; port_out_02[1] ; Incomplete set of assignments ;
; port_out_02[2] ; Incomplete set of assignments ;
; port_out_02[3] ; Incomplete set of assignments ;
; port_out_02[4] ; Incomplete set of assignments ;
; port_out_02[5] ; Incomplete set of assignments ;
; port_out_02[6] ; Incomplete set of assignments ;
; port_out_02[7] ; Incomplete set of assignments ;
; port_out_03[0] ; Incomplete set of assignments ;
; port_out_03[1] ; Incomplete set of assignments ;
; port_out_03[2] ; Incomplete set of assignments ;
; port_out_03[3] ; Incomplete set of assignments ;
; port_out_03[4] ; Incomplete set of assignments ;
; port_out_03[5] ; Incomplete set of assignments ;
; port_out_03[6] ; Incomplete set of assignments ;
; port_out_03[7] ; Incomplete set of assignments ;
; port_out_04[0] ; Incomplete set of assignments ;
; port_out_04[1] ; Incomplete set of assignments ;
; port_out_04[2] ; Incomplete set of assignments ;
; port_out_04[3] ; Incomplete set of assignments ;
; port_out_04[4] ; Incomplete set of assignments ;
; port_out_04[5] ; Incomplete set of assignments ;
; port_out_04[6] ; Incomplete set of assignments ;
; port_out_04[7] ; Incomplete set of assignments ;
; port_out_05[0] ; Incomplete set of assignments ;
; port_out_05[1] ; Incomplete set of assignments ;
; port_out_05[2] ; Incomplete set of assignments ;
; port_out_05[3] ; Incomplete set of assignments ;
; port_out_05[4] ; Incomplete set of assignments ;
; port_out_05[5] ; Incomplete set of assignments ;
; port_out_05[6] ; Incomplete set of assignments ;
; port_out_05[7] ; Incomplete set of assignments ;
; port_out_06[0] ; Incomplete set of assignments ;
; port_out_06[1] ; Incomplete set of assignments ;
; port_out_06[2] ; Incomplete set of assignments ;
; port_out_06[3] ; Incomplete set of assignments ;
; port_out_06[4] ; Incomplete set of assignments ;
; port_out_06[5] ; Incomplete set of assignments ;
; port_out_06[6] ; Incomplete set of assignments ;
; port_out_06[7] ; Incomplete set of assignments ;
; port_out_07[0] ; Incomplete set of assignments ;
; port_out_07[1] ; Incomplete set of assignments ;
; port_out_07[2] ; Incomplete set of assignments ;
; port_out_07[3] ; Incomplete set of assignments ;
; port_out_07[4] ; Incomplete set of assignments ;
; port_out_07[5] ; Incomplete set of assignments ;
; port_out_07[6] ; Incomplete set of assignments ;
; port_out_07[7] ; Incomplete set of assignments ;
; port_out_08[0] ; Incomplete set of assignments ;
; port_out_08[1] ; Incomplete set of assignments ;
; port_out_08[2] ; Incomplete set of assignments ;
; port_out_08[3] ; Incomplete set of assignments ;
; port_out_08[4] ; Incomplete set of assignments ;
; port_out_08[5] ; Incomplete set of assignments ;
; port_out_08[6] ; Incomplete set of assignments ;
; port_out_08[7] ; Incomplete set of assignments ;
; port_out_09[0] ; Incomplete set of assignments ;
; port_out_09[1] ; Incomplete set of assignments ;
; port_out_09[2] ; Incomplete set of assignments ;
; port_out_09[3] ; Incomplete set of assignments ;
; port_out_09[4] ; Incomplete set of assignments ;
; port_out_09[5] ; Incomplete set of assignments ;
; port_out_09[6] ; Incomplete set of assignments ;
; port_out_09[7] ; Incomplete set of assignments ;
; port_out_10[0] ; Incomplete set of assignments ;
; port_out_10[1] ; Incomplete set of assignments ;
; port_out_10[2] ; Incomplete set of assignments ;
; port_out_10[3] ; Incomplete set of assignments ;
; port_out_10[4] ; Incomplete set of assignments ;
; port_out_10[5] ; Incomplete set of assignments ;
; port_out_10[6] ; Incomplete set of assignments ;
; port_out_10[7] ; Incomplete set of assignments ;
; port_out_11[0] ; Incomplete set of assignments ;
; port_out_11[1] ; Incomplete set of assignments ;
; port_out_11[2] ; Incomplete set of assignments ;
; port_out_11[3] ; Incomplete set of assignments ;
; port_out_11[4] ; Incomplete set of assignments ;
; port_out_11[5] ; Incomplete set of assignments ;
; port_out_11[6] ; Incomplete set of assignments ;
; port_out_11[7] ; Incomplete set of assignments ;
; port_out_12[0] ; Incomplete set of assignments ;
; port_out_12[1] ; Incomplete set of assignments ;
; port_out_12[2] ; Incomplete set of assignments ;
; port_out_12[3] ; Incomplete set of assignments ;
; port_out_12[4] ; Incomplete set of assignments ;
; port_out_12[5] ; Incomplete set of assignments ;
; port_out_12[6] ; Incomplete set of assignments ;
; port_out_12[7] ; Incomplete set of assignments ;
; port_out_13[0] ; Incomplete set of assignments ;
; port_out_13[1] ; Incomplete set of assignments ;
; port_out_13[2] ; Incomplete set of assignments ;
; port_out_13[3] ; Incomplete set of assignments ;
; port_out_13[4] ; Incomplete set of assignments ;
; port_out_13[5] ; Incomplete set of assignments ;
; port_out_13[6] ; Incomplete set of assignments ;
; port_out_13[7] ; Incomplete set of assignments ;
; port_out_14[0] ; Incomplete set of assignments ;
; port_out_14[1] ; Incomplete set of assignments ;
; port_out_14[2] ; Incomplete set of assignments ;
; port_out_14[3] ; Incomplete set of assignments ;
; port_out_14[4] ; Incomplete set of assignments ;
; port_out_14[5] ; Incomplete set of assignments ;
; port_out_14[6] ; Incomplete set of assignments ;
; port_out_14[7] ; Incomplete set of assignments ;
; port_out_15[0] ; Incomplete set of assignments ;
; port_out_15[1] ; Incomplete set of assignments ;
; port_out_15[2] ; Incomplete set of assignments ;
; port_out_15[3] ; Incomplete set of assignments ;
; port_out_15[4] ; Incomplete set of assignments ;
; port_out_15[5] ; Incomplete set of assignments ;
; port_out_15[6] ; Incomplete set of assignments ;
; port_out_15[7] ; Incomplete set of assignments ;
; clock          ; Incomplete set of assignments ;
; reset          ; Incomplete set of assignments ;
; port_in_09[0]  ; Incomplete set of assignments ;
; port_in_12[0]  ; Incomplete set of assignments ;
; port_in_08[0]  ; Incomplete set of assignments ;
; port_in_13[0]  ; Incomplete set of assignments ;
; port_in_06[0]  ; Incomplete set of assignments ;
; port_in_03[0]  ; Incomplete set of assignments ;
; port_in_02[0]  ; Incomplete set of assignments ;
; port_in_07[0]  ; Incomplete set of assignments ;
; port_in_01[0]  ; Incomplete set of assignments ;
; port_in_04[0]  ; Incomplete set of assignments ;
; port_in_00[0]  ; Incomplete set of assignments ;
; port_in_05[0]  ; Incomplete set of assignments ;
; port_in_14[0]  ; Incomplete set of assignments ;
; port_in_11[0]  ; Incomplete set of assignments ;
; port_in_10[0]  ; Incomplete set of assignments ;
; port_in_15[0]  ; Incomplete set of assignments ;
; port_in_06[7]  ; Incomplete set of assignments ;
; port_in_12[7]  ; Incomplete set of assignments ;
; port_in_04[7]  ; Incomplete set of assignments ;
; port_in_14[7]  ; Incomplete set of assignments ;
; port_in_09[7]  ; Incomplete set of assignments ;
; port_in_03[7]  ; Incomplete set of assignments ;
; port_in_01[7]  ; Incomplete set of assignments ;
; port_in_11[7]  ; Incomplete set of assignments ;
; port_in_02[7]  ; Incomplete set of assignments ;
; port_in_08[7]  ; Incomplete set of assignments ;
; port_in_00[7]  ; Incomplete set of assignments ;
; port_in_10[7]  ; Incomplete set of assignments ;
; port_in_13[7]  ; Incomplete set of assignments ;
; port_in_07[7]  ; Incomplete set of assignments ;
; port_in_05[7]  ; Incomplete set of assignments ;
; port_in_15[7]  ; Incomplete set of assignments ;
; port_in_12[6]  ; Incomplete set of assignments ;
; port_in_09[6]  ; Incomplete set of assignments ;
; port_in_08[6]  ; Incomplete set of assignments ;
; port_in_13[6]  ; Incomplete set of assignments ;
; port_in_03[6]  ; Incomplete set of assignments ;
; port_in_06[6]  ; Incomplete set of assignments ;
; port_in_02[6]  ; Incomplete set of assignments ;
; port_in_07[6]  ; Incomplete set of assignments ;
; port_in_04[6]  ; Incomplete set of assignments ;
; port_in_01[6]  ; Incomplete set of assignments ;
; port_in_00[6]  ; Incomplete set of assignments ;
; port_in_05[6]  ; Incomplete set of assignments ;
; port_in_11[6]  ; Incomplete set of assignments ;
; port_in_14[6]  ; Incomplete set of assignments ;
; port_in_10[6]  ; Incomplete set of assignments ;
; port_in_15[6]  ; Incomplete set of assignments ;
; port_in_03[5]  ; Incomplete set of assignments ;
; port_in_09[5]  ; Incomplete set of assignments ;
; port_in_01[5]  ; Incomplete set of assignments ;
; port_in_11[5]  ; Incomplete set of assignments ;
; port_in_12[5]  ; Incomplete set of assignments ;
; port_in_06[5]  ; Incomplete set of assignments ;
; port_in_04[5]  ; Incomplete set of assignments ;
; port_in_14[5]  ; Incomplete set of assignments ;
; port_in_02[5]  ; Incomplete set of assignments ;
; port_in_08[5]  ; Incomplete set of assignments ;
; port_in_00[5]  ; Incomplete set of assignments ;
; port_in_10[5]  ; Incomplete set of assignments ;
; port_in_07[5]  ; Incomplete set of assignments ;
; port_in_13[5]  ; Incomplete set of assignments ;
; port_in_05[5]  ; Incomplete set of assignments ;
; port_in_15[5]  ; Incomplete set of assignments ;
; port_in_09[4]  ; Incomplete set of assignments ;
; port_in_12[4]  ; Incomplete set of assignments ;
; port_in_08[4]  ; Incomplete set of assignments ;
; port_in_13[4]  ; Incomplete set of assignments ;
; port_in_06[4]  ; Incomplete set of assignments ;
; port_in_03[4]  ; Incomplete set of assignments ;
; port_in_02[4]  ; Incomplete set of assignments ;
; port_in_07[4]  ; Incomplete set of assignments ;
; port_in_01[4]  ; Incomplete set of assignments ;
; port_in_04[4]  ; Incomplete set of assignments ;
; port_in_00[4]  ; Incomplete set of assignments ;
; port_in_05[4]  ; Incomplete set of assignments ;
; port_in_14[4]  ; Incomplete set of assignments ;
; port_in_11[4]  ; Incomplete set of assignments ;
; port_in_10[4]  ; Incomplete set of assignments ;
; port_in_15[4]  ; Incomplete set of assignments ;
; port_in_06[3]  ; Incomplete set of assignments ;
; port_in_12[3]  ; Incomplete set of assignments ;
; port_in_04[3]  ; Incomplete set of assignments ;
; port_in_14[3]  ; Incomplete set of assignments ;
; port_in_09[3]  ; Incomplete set of assignments ;
; port_in_03[3]  ; Incomplete set of assignments ;
; port_in_01[3]  ; Incomplete set of assignments ;
; port_in_11[3]  ; Incomplete set of assignments ;
; port_in_02[3]  ; Incomplete set of assignments ;
; port_in_08[3]  ; Incomplete set of assignments ;
; port_in_00[3]  ; Incomplete set of assignments ;
; port_in_10[3]  ; Incomplete set of assignments ;
; port_in_13[3]  ; Incomplete set of assignments ;
; port_in_07[3]  ; Incomplete set of assignments ;
; port_in_05[3]  ; Incomplete set of assignments ;
; port_in_15[3]  ; Incomplete set of assignments ;
; port_in_12[2]  ; Incomplete set of assignments ;
; port_in_09[2]  ; Incomplete set of assignments ;
; port_in_08[2]  ; Incomplete set of assignments ;
; port_in_13[2]  ; Incomplete set of assignments ;
; port_in_03[2]  ; Incomplete set of assignments ;
; port_in_06[2]  ; Incomplete set of assignments ;
; port_in_02[2]  ; Incomplete set of assignments ;
; port_in_07[2]  ; Incomplete set of assignments ;
; port_in_04[2]  ; Incomplete set of assignments ;
; port_in_01[2]  ; Incomplete set of assignments ;
; port_in_00[2]  ; Incomplete set of assignments ;
; port_in_05[2]  ; Incomplete set of assignments ;
; port_in_11[2]  ; Incomplete set of assignments ;
; port_in_14[2]  ; Incomplete set of assignments ;
; port_in_10[2]  ; Incomplete set of assignments ;
; port_in_15[2]  ; Incomplete set of assignments ;
; port_in_03[1]  ; Incomplete set of assignments ;
; port_in_09[1]  ; Incomplete set of assignments ;
; port_in_01[1]  ; Incomplete set of assignments ;
; port_in_11[1]  ; Incomplete set of assignments ;
; port_in_12[1]  ; Incomplete set of assignments ;
; port_in_06[1]  ; Incomplete set of assignments ;
; port_in_04[1]  ; Incomplete set of assignments ;
; port_in_14[1]  ; Incomplete set of assignments ;
; port_in_02[1]  ; Incomplete set of assignments ;
; port_in_08[1]  ; Incomplete set of assignments ;
; port_in_00[1]  ; Incomplete set of assignments ;
; port_in_10[1]  ; Incomplete set of assignments ;
; port_in_07[1]  ; Incomplete set of assignments ;
; port_in_13[1]  ; Incomplete set of assignments ;
; port_in_05[1]  ; Incomplete set of assignments ;
; port_in_15[1]  ; Incomplete set of assignments ;
+----------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1087 ) ; 0.00 % ( 0 / 1087 )        ; 0.00 % ( 0 / 1087 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1087 ) ; 0.00 % ( 0 / 1087 )        ; 0.00 % ( 0 / 1087 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1077 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/vidah/Desktop/Universidad_del_Cauca/Circuitos_Digitales_II/Proyectos/Entrega1/computer/output_files/computer.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 463 / 15,408 ( 3 % )      ;
;     -- Combinational with no register       ; 218                       ;
;     -- Register only                        ; 158                       ;
;     -- Combinational with a register        ; 87                        ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 222                       ;
;     -- 3 input functions                    ; 49                        ;
;     -- <=2 input functions                  ; 34                        ;
;     -- Register only                        ; 158                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 290                       ;
;     -- arithmetic mode                      ; 15                        ;
;                                             ;                           ;
; Total registers*                            ; 245 / 17,068 ( 1 % )      ;
;     -- Dedicated logic registers            ; 245 / 15,408 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 34 / 963 ( 4 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 258 / 347 ( 74 % )        ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M9Ks                                        ; 1 / 56 ( 2 % )            ;
; Total block memory bits                     ; 2,048 / 516,096 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 516,096 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 3 / 20 ( 15 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%              ;
; Peak interconnect usage (total/H/V)         ; 12% / 13% / 12%           ;
; Maximum fan-out                             ; 234                       ;
; Highest non-global fan-out                  ; 55                        ;
; Total fan-out                               ; 2586                      ;
; Average fan-out                             ; 2.10                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 463 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 218                 ; 0                              ;
;     -- Register only                        ; 158                 ; 0                              ;
;     -- Combinational with a register        ; 87                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 222                 ; 0                              ;
;     -- 3 input functions                    ; 49                  ; 0                              ;
;     -- <=2 input functions                  ; 34                  ; 0                              ;
;     -- Register only                        ; 158                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 290                 ; 0                              ;
;     -- arithmetic mode                      ; 15                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 245                 ; 0                              ;
;     -- Dedicated logic registers            ; 245 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 34 / 963 ( 4 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 258                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 2048                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; M9K                                         ; 1 / 56 ( 1 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2581                ; 5                              ;
;     -- Registered Connections               ; 642                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 130                 ; 0                              ;
;     -- Output Ports                         ; 128                 ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clock         ; G2    ; 1        ; 0            ; 14           ; 0            ; 246                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[0] ; G16   ; 7        ; 39           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[1] ; E3    ; 1        ; 0            ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[2] ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[3] ; T21   ; 5        ; 41           ; 15           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[4] ; G4    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[5] ; J15   ; 6        ; 41           ; 19           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[6] ; D17   ; 7        ; 37           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_00[7] ; N2    ; 2        ; 0            ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[0] ; C1    ; 1        ; 0            ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[1] ; Y3    ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[2] ; B6    ; 8        ; 11           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[3] ; D20   ; 6        ; 41           ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[4] ; F13   ; 7        ; 26           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[5] ; Y2    ; 2        ; 0            ; 6            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[6] ; AA5   ; 3        ; 9            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_01[7] ; G14   ; 7        ; 37           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[0] ; R12   ; 3        ; 5            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[1] ; A4    ; 8        ; 5            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[2] ; M1    ; 2        ; 0            ; 13           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[3] ; E13   ; 7        ; 23           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[4] ; AA10  ; 3        ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[5] ; M5    ; 2        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[6] ; B1    ; 1        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_02[7] ; E16   ; 7        ; 39           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[0] ; H22   ; 6        ; 41           ; 20           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[1] ; T4    ; 2        ; 0            ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[2] ; P7    ; 2        ; 0            ; 5            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[3] ; AA8   ; 3        ; 16           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[4] ; AB7   ; 3        ; 11           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[5] ; AA3   ; 3        ; 5            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[6] ; C3    ; 8        ; 3            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_03[7] ; E6    ; 8        ; 1            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[0] ; V8    ; 3        ; 11           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[1] ; C2    ; 1        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[2] ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[3] ; AB14  ; 4        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[4] ; J1    ; 1        ; 0            ; 20           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[5] ; L21   ; 6        ; 41           ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[6] ; E5    ; 8        ; 1            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_04[7] ; A7    ; 8        ; 11           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[0] ; N1    ; 2        ; 0            ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[1] ; E4    ; 1        ; 0            ; 26           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[2] ; A5    ; 8        ; 7            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[3] ; G21   ; 6        ; 41           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[4] ; AA14  ; 4        ; 23           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[5] ; T7    ; 2        ; 0            ; 2            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[6] ; A12   ; 7        ; 19           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_05[7] ; J4    ; 1        ; 0            ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[0] ; R5    ; 2        ; 0            ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[1] ; P3    ; 2        ; 0            ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[2] ; R11   ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[3] ; C13   ; 7        ; 23           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[4] ; E15   ; 7        ; 30           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[5] ; AA4   ; 3        ; 7            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[6] ; AA1   ; 2        ; 0            ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_06[7] ; A17   ; 7        ; 30           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[0] ; B2    ; 1        ; 0            ; 27           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[1] ; E21   ; 6        ; 41           ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[2] ; F10   ; 8        ; 7            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[3] ; G22   ; 6        ; 41           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[4] ; F2    ; 1        ; 0            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[5] ; W6    ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[6] ; E7    ; 8        ; 3            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_07[7] ; E1    ; 1        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[0] ; P6    ; 2        ; 0            ; 4            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[1] ; F8    ; 8        ; 5            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[2] ; M8    ; 2        ; 0            ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[3] ; T22   ; 5        ; 41           ; 15           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[4] ; AA7   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[5] ; M21   ; 5        ; 41           ; 14           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[6] ; AA2   ; 2        ; 0            ; 5            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_08[7] ; M4    ; 2        ; 0            ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[0] ; B3    ; 8        ; 3            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[1] ; H7    ; 1        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[2] ; R8    ; 2        ; 0            ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[3] ; W10   ; 3        ; 19           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[4] ; H16   ; 6        ; 41           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[5] ; P22   ; 5        ; 41           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[6] ; AB5   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_09[7] ; C22   ; 6        ; 41           ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[0] ; G3    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[1] ; W1    ; 2        ; 0            ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[2] ; P5    ; 2        ; 0            ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[3] ; B21   ; 6        ; 41           ; 26           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[4] ; N6    ; 2        ; 0            ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[5] ; E9    ; 8        ; 11           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[6] ; U7    ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_10[7] ; Y6    ; 3        ; 5            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[0] ; N8    ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[1] ; V4    ; 2        ; 0            ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[2] ; G8    ; 8        ; 5            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[3] ; J21   ; 6        ; 41           ; 20           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[4] ; A18   ; 7        ; 32           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[5] ; V5    ; 3        ; 3            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[6] ; B12   ; 7        ; 19           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_11[7] ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[0] ; W8    ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[1] ; M3    ; 2        ; 0            ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[2] ; AB3   ; 3        ; 7            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[3] ; C17   ; 7        ; 35           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[4] ; M6    ; 2        ; 0            ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[5] ; P2    ; 2        ; 0            ; 11           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[6] ; L7    ; 2        ; 0            ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_12[7] ; G5    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[0] ; T3    ; 2        ; 0            ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[1] ; M2    ; 2        ; 0            ; 13           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[2] ; U2    ; 2        ; 0            ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[3] ; A20   ; 7        ; 35           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[4] ; F15   ; 7        ; 39           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[5] ; F22   ; 6        ; 41           ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[6] ; J2    ; 1        ; 0            ; 20           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_13[7] ; B7    ; 8        ; 11           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[0] ; V10   ; 3        ; 14           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[1] ; H2    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[2] ; V2    ; 2        ; 0            ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[3] ; U1    ; 2        ; 0            ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[4] ; V11   ; 3        ; 19           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[5] ; M20   ; 5        ; 41           ; 14           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[6] ; J3    ; 1        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_14[7] ; A8    ; 8        ; 14           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[0] ; J22   ; 6        ; 41           ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[1] ; V1    ; 2        ; 0            ; 8            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[2] ; H1    ; 1        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[3] ; E22   ; 6        ; 41           ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[4] ; H18   ; 6        ; 41           ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[5] ; V7    ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[6] ; P1    ; 2        ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; port_in_15[7] ; B8    ; 8        ; 14           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset         ; G1    ; 1        ; 0            ; 14           ; 7            ; 212                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; port_out_00[0] ; A3    ; 8        ; 3            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[1] ; F7    ; 8        ; 1            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[2] ; H10   ; 8        ; 9            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[3] ; G9    ; 8        ; 9            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[4] ; H6    ; 1        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[5] ; D6    ; 8        ; 3            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[6] ; G7    ; 8        ; 1            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_00[7] ; C8    ; 8        ; 9            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[0] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[1] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[2] ; E12   ; 7        ; 21           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[3] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[4] ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[5] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[6] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_01[7] ; H11   ; 8        ; 19           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[0] ; AA13  ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[1] ; C10   ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[2] ; H9    ; 8        ; 7            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[3] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[4] ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[5] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[6] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_02[7] ; C7    ; 8        ; 9            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[0] ; G17   ; 6        ; 41           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[1] ; AB13  ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[2] ; E10   ; 8        ; 16           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[4] ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[5] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[6] ; C20   ; 6        ; 41           ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_03[7] ; D22   ; 6        ; 41           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[0] ; D21   ; 6        ; 41           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[1] ; AB9   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[2] ; A10   ; 8        ; 16           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[3] ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[4] ; AB10  ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[5] ; D10   ; 8        ; 16           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[6] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_04[7] ; AA9   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[0] ; N7    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[1] ; M19   ; 5        ; 41           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[2] ; N18   ; 5        ; 41           ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[3] ; L15   ; 6        ; 41           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[4] ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[5] ; Y1    ; 2        ; 0            ; 6            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[6] ; K7    ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_05[7] ; V9    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[0] ; M16   ; 5        ; 41           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[1] ; F9    ; 8        ; 7            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[2] ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[3] ; U9    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[4] ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[5] ; G10   ; 8        ; 9            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[6] ; Y7    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_06[7] ; G11   ; 8        ; 14           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[0] ; A6    ; 8        ; 11           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[1] ; T5    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[2] ; W2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[3] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[4] ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[5] ; B20   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[6] ; N19   ; 5        ; 41           ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_07[7] ; T10   ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[0] ; U10   ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[1] ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[2] ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[3] ; Y8    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[4] ; B10   ; 8        ; 16           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[5] ; J16   ; 6        ; 41           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[6] ; AB4   ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_08[7] ; AB8   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[0] ; B22   ; 6        ; 41           ; 26           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[1] ; T11   ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[2] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[3] ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[4] ; K19   ; 6        ; 41           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[5] ; AB15  ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[6] ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_09[7] ; K8    ; 1        ; 0            ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[0] ; M22   ; 5        ; 41           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[1] ; F21   ; 6        ; 41           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[2] ; U11   ; 3        ; 19           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[3] ; J7    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[4] ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[5] ; K15   ; 6        ; 41           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[6] ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_10[7] ; P4    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[0] ; C4    ; 8        ; 1            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[1] ; R1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[2] ; T9    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[3] ; C6    ; 8        ; 5            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[4] ; R22   ; 5        ; 41           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[5] ; N5    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[6] ; F17   ; 6        ; 41           ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_11[7] ; K16   ; 6        ; 41           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[0] ; L8    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[1] ; B4    ; 8        ; 5            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[2] ; M7    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[3] ; L16   ; 6        ; 41           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[4] ; L6    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[5] ; J18   ; 6        ; 41           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[6] ; W7    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_12[7] ; V3    ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[0] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[1] ; G13   ; 7        ; 30           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[2] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[3] ; C21   ; 6        ; 41           ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[4] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[5] ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[6] ; F16   ; 7        ; 39           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_13[7] ; C15   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[0] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[1] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[2] ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[3] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[4] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[5] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[6] ; F19   ; 6        ; 41           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_14[7] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[0] ; H14   ; 7        ; 35           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[1] ; B9    ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[2] ; H15   ; 7        ; 35           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[3] ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[4] ; A9    ; 8        ; 16           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[5] ; F20   ; 6        ; 41           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[6] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; port_out_15[7] ; G18   ; 6        ; 41           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                       ; Use as regular IO        ; port_in_05[1]           ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO        ; port_out_10[6]          ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO        ; port_in_04[5]           ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO        ; port_out_09[3]          ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R9n, nWE                          ; Use as regular IO        ; port_in_15[3]           ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R9p, nOE                          ; Use as regular IO        ; port_in_07[1]           ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R6n, nAVD                         ; Use as regular IO        ; port_out_15[5]          ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R6p                               ; Use as regular IO        ; port_out_14[6]          ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R5n, PADD23                       ; Use as regular IO        ; port_out_15[7]          ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R3n, PADD22                       ; Use as regular IO        ; port_out_09[0]          ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                       ; Use as regular IO        ; port_in_10[3]           ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; port_out_03[6]          ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO        ; port_out_13[2]          ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; port_in_06[7]           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; port_out_07[3]          ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; port_out_14[3]          ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; port_in_01[4]           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; port_out_14[1]          ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; port_out_14[2]          ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; port_in_06[3]           ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; port_out_15[3]          ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; port_out_01[6]          ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; port_out_15[6]          ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; port_out_13[4]          ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; port_out_14[7]          ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; port_out_14[0]          ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; port_out_09[2]          ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; port_out_08[4]          ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; port_out_15[4]          ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; port_out_15[1]          ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; port_in_14[7]           ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; port_in_15[7]           ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; port_in_04[7]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; port_in_13[7]           ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; port_out_07[0]          ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO        ; port_in_01[2]           ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; port_out_00[7]          ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; port_out_02[7]          ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; port_in_05[2]           ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; port_in_07[2]           ; Dual Purpose Pin          ;
; C6       ; DATA7                                    ; Use as regular IO        ; port_out_11[3]          ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; port_out_12[1]          ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; port_in_08[1]           ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; port_out_00[0]          ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; port_in_09[0]           ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; port_out_11[0]          ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 33 / 33 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 43 / 48 ( 90 % )  ; 2.5V          ; --           ;
; 3        ; 38 / 46 ( 83 % )  ; 2.5V          ; --           ;
; 4        ; 7 / 41 ( 17 % )   ; 2.5V          ; --           ;
; 5        ; 11 / 46 ( 24 % )  ; 2.5V          ; --           ;
; 6        ; 43 / 43 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 47 / 47 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 41 / 43 ( 95 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; port_out_00[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 350        ; 8        ; port_in_02[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 345        ; 8        ; port_in_05[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 336        ; 8        ; port_out_07[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 334        ; 8        ; port_in_04[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 332        ; 8        ; port_in_14[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 328        ; 8        ; port_out_15[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; port_out_04[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; port_in_05[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 314        ; 7        ; port_out_13[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; port_out_01[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 307        ; 7        ; port_out_14[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 298        ; 7        ; port_out_02[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 296        ; 7        ; port_in_06[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 291        ; 7        ; port_in_11[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 290        ; 7        ; port_out_03[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 284        ; 7        ; port_in_13[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; port_in_06[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA2      ; 75         ; 2        ; port_in_08[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA3      ; 102        ; 3        ; port_in_03[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ; 106        ; 3        ; port_in_06[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; port_in_01[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; port_in_08[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 123        ; 3        ; port_in_03[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; port_out_04[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; port_in_02[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; port_out_02[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; port_in_05[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; port_in_12[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; port_out_08[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; port_in_09[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; port_in_03[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; port_out_08[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; port_out_04[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; port_out_04[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; port_out_03[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; port_in_04[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; port_out_09[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; port_in_02[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ; 1          ; 1        ; port_in_07[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B3       ; 355        ; 8        ; port_in_09[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 351        ; 8        ; port_out_12[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 346        ; 8        ; port_out_08[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 337        ; 8        ; port_in_01[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 335        ; 8        ; port_in_13[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 333        ; 8        ; port_in_15[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 329        ; 8        ; port_out_15[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 327        ; 8        ; port_out_08[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; port_in_11[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 315        ; 7        ; port_out_14[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; port_out_15[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 308        ; 7        ; port_out_14[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 299        ; 7        ; port_out_14[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 297        ; 7        ; port_out_07[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 292        ; 7        ; port_out_13[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 289        ; 7        ; port_out_02[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 285        ; 7        ; port_out_07[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 269        ; 6        ; port_in_10[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B22      ; 268        ; 6        ; port_out_09[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 7          ; 1        ; port_in_01[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 6          ; 1        ; port_in_04[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 358        ; 8        ; port_in_03[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 359        ; 8        ; port_out_11[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; port_out_11[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 340        ; 8        ; port_out_02[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 339        ; 8        ; port_out_00[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; port_out_02[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; port_in_06[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; port_out_13[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; port_in_12[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; port_out_01[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 270        ; 6        ; port_out_03[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 267        ; 6        ; port_out_13[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 266        ; 6        ; port_in_09[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; port_out_02[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; port_out_00[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; port_out_04[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; port_out_15[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; port_out_02[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; port_in_00[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; port_out_01[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 271        ; 6        ; port_in_01[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D21      ; 261        ; 6        ; port_out_04[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 260        ; 6        ; port_out_03[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 14         ; 1        ; port_in_07[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; port_in_00[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 4          ; 1        ; port_in_05[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 363        ; 8        ; port_in_04[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E6       ; 362        ; 8        ; port_in_03[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 357        ; 8        ; port_in_07[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; port_in_10[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 325        ; 8        ; port_out_03[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; port_out_14[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 316        ; 7        ; port_out_01[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; port_in_02[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; port_out_14[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 294        ; 7        ; port_in_06[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 275        ; 7        ; port_in_02[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; port_in_07[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E22      ; 255        ; 6        ; port_in_15[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 16         ; 1        ; port_in_04[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 15         ; 1        ; port_in_07[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; port_out_00[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 352        ; 8        ; port_in_08[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 347        ; 8        ; port_out_06[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 348        ; 8        ; port_in_07[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 318        ; 7        ; port_out_09[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 302        ; 7        ; port_out_04[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 306        ; 7        ; port_in_01[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 279        ; 7        ; port_out_01[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 276        ; 7        ; port_in_13[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 274        ; 7        ; port_out_13[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 272        ; 6        ; port_out_11[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; port_out_14[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F20      ; 262        ; 6        ; port_out_15[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 251        ; 6        ; port_out_10[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 250        ; 6        ; port_in_13[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 39         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 38         ; 1        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; port_in_10[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 17         ; 1        ; port_in_00[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 3          ; 1        ; port_in_12[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; port_out_00[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 353        ; 8        ; port_in_11[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 342        ; 8        ; port_out_00[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 341        ; 8        ; port_out_06[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 331        ; 8        ; port_out_06[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; port_out_14[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 295        ; 7        ; port_out_13[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 280        ; 7        ; port_in_01[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 278        ; 7        ; port_out_01[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 277        ; 7        ; port_in_00[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 273        ; 6        ; port_out_03[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 264        ; 6        ; port_out_15[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; port_in_05[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 225        ; 6        ; port_in_07[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 26         ; 1        ; port_in_15[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 1        ; port_in_14[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; port_in_11[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 11         ; 1        ; port_out_00[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 10         ; 1        ; port_in_09[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; port_out_02[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 343        ; 8        ; port_out_00[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 323        ; 8        ; port_out_01[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; port_out_13[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 303        ; 7        ; port_out_03[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 288        ; 7        ; port_out_15[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 287        ; 7        ; port_out_15[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 259        ; 6        ; port_in_09[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ; 265        ; 6        ; port_out_01[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ; 257        ; 6        ; port_in_15[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H19      ; 254        ; 6        ; port_out_08[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ; 253        ; 6        ; port_out_10[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H21      ; 246        ; 6        ; port_out_13[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 245        ; 6        ; port_in_03[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 29         ; 1        ; port_in_04[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 28         ; 1        ; port_in_13[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 27         ; 1        ; port_in_14[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 24         ; 1        ; port_in_05[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; port_in_00[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 22         ; 1        ; port_out_10[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; port_in_00[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 243        ; 6        ; port_out_08[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 258        ; 6        ; port_out_07[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 249        ; 6        ; port_out_12[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; port_in_11[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 241        ; 6        ; port_in_15[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; port_out_05[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 21         ; 1        ; port_out_09[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; port_out_10[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 244        ; 6        ; port_out_11[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 247        ; 6        ; port_out_06[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K18      ; 248        ; 6        ; port_out_06[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 237        ; 6        ; port_out_09[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; port_out_09[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; port_out_12[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 50         ; 2        ; port_in_12[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 20         ; 1        ; port_out_12[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; port_out_05[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 232        ; 6        ; port_out_12[3]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; port_in_04[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 234        ; 6        ; port_out_10[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 45         ; 2        ; port_in_02[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 44         ; 2        ; port_in_13[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 47         ; 2        ; port_in_12[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 46         ; 2        ; port_in_08[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 51         ; 2        ; port_in_02[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 43         ; 2        ; port_in_12[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 65         ; 2        ; port_out_12[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ; 66         ; 2        ; port_in_08[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; port_out_06[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; port_out_05[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 220        ; 5        ; port_in_14[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 219        ; 5        ; port_in_08[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 218        ; 5        ; port_out_10[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 49         ; 2        ; port_in_05[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 48         ; 2        ; port_in_00[7]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; port_out_11[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N6       ; 64         ; 2        ; port_in_10[4]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ; 73         ; 2        ; port_out_05[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 67         ; 2        ; port_in_11[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; port_out_05[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ; 213        ; 5        ; port_out_07[6]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; port_in_15[6]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 52         ; 2        ; port_in_12[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 58         ; 2        ; port_in_06[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 2        ; port_out_10[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ; 63         ; 2        ; port_in_10[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P6       ; 79         ; 2        ; port_in_08[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 74         ; 2        ; port_in_03[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; port_in_09[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 55         ; 2        ; port_out_11[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 54         ; 2        ; port_out_05[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; port_in_06[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; port_in_09[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; port_in_06[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 98         ; 3        ; port_in_02[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; port_out_11[4]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; port_in_13[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 81         ; 2        ; port_in_03[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ; 82         ; 2        ; port_out_07[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; port_in_05[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; port_out_11[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 121        ; 3        ; port_out_07[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 125        ; 3        ; port_out_09[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; port_in_00[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 223        ; 5        ; port_in_08[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ; 60         ; 2        ; port_in_14[3]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 59         ; 2        ; port_in_13[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; port_in_10[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; port_out_06[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 122        ; 3        ; port_out_08[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 128        ; 3        ; port_out_10[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; port_in_15[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 61         ; 2        ; port_in_14[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 78         ; 2        ; port_out_12[7]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 77         ; 2        ; port_in_11[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ; 93         ; 3        ; port_in_11[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; port_in_15[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 113        ; 3        ; port_in_04[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 119        ; 3        ; port_out_05[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 120        ; 3        ; port_in_14[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 129        ; 3        ; port_in_14[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 142        ; 4        ; port_out_04[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; port_in_10[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 68         ; 2        ; port_out_07[2]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; port_in_07[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W7       ; 110        ; 3        ; port_out_12[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 114        ; 3        ; port_in_12[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; port_in_09[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; port_out_03[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; port_out_05[5]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ; 70         ; 2        ; port_in_01[5]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y3       ; 99         ; 3        ; port_in_01[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; port_in_10[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 111        ; 3        ; port_out_06[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 117        ; 3        ; port_out_08[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; port_out_09[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                         ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------+--------------+
; |computer                                    ; 463 (0)     ; 245 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 258  ; 0            ; 218 (0)      ; 158 (0)           ; 87 (0)           ; |computer                                                                                   ; work         ;
;    |cpu:cpu0|                                ; 259 (0)     ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (0)      ; 16 (0)            ; 63 (0)           ; |computer|cpu:cpu0                                                                          ; work         ;
;       |control_unit:control0|                ; 113 (113)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 11 (11)           ; 23 (23)          ; |computer|cpu:cpu0|control_unit:control0                                                    ; work         ;
;       |data_path:datapath0|                  ; 148 (136)   ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (98)     ; 5 (5)             ; 42 (29)          ; |computer|cpu:cpu0|data_path:datapath0                                                      ; work         ;
;          |alu:ALU_MAP|                       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |computer|cpu:cpu0|data_path:datapath0|alu:ALU_MAP                                          ; work         ;
;    |memory:memory0|                          ; 209 (158)   ; 170 (128)                 ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (30)      ; 142 (126)         ; 29 (2)           ; |computer|memory:memory0                                                                    ; work         ;
;       |rom_128x8_sync:ROM|                   ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 9 (9)            ; |computer|memory:memory0|rom_128x8_sync:ROM                                                 ; work         ;
;       |rw_96x8_sync:RW|                      ; 36 (36)     ; 34 (34)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 18 (18)          ; |computer|memory:memory0|rw_96x8_sync:RW                                                    ; work         ;
;          |altsyncram:RW_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |computer|memory:memory0|rw_96x8_sync:RW|altsyncram:RW_rtl_0                                ; work         ;
;             |altsyncram_8bi1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |computer|memory:memory0|rw_96x8_sync:RW|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; port_out_00[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_00[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_01[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_02[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_03[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_04[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_05[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_06[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_07[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_08[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_09[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_10[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_11[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_12[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_13[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_14[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; port_out_15[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_09[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_12[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_08[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_13[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_06[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_03[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_07[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_04[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_05[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_14[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_11[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_10[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_15[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_06[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_12[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_04[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_14[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_09[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_03[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_11[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_08[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_00[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_10[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_13[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_07[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_05[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_15[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_12[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_09[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_08[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_13[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_03[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_06[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_07[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_04[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_01[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_00[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_05[6]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_11[6]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_14[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_10[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_15[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_03[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_09[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_11[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_12[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_06[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_04[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_14[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_08[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_00[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_10[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_07[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_13[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_05[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_15[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_09[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_12[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_08[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_13[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_06[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_03[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_07[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_01[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_04[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_00[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_05[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_14[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_11[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_10[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_15[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_06[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_12[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_04[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_14[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_09[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_03[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_11[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_08[3]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_00[3]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_10[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_13[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_07[3]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_05[3]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; port_in_15[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_12[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_09[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_08[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_13[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_03[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_06[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_02[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_07[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_04[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_05[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_11[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_14[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_10[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_15[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_03[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_09[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_01[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_11[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_12[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_06[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_04[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_14[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_02[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_08[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_00[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_10[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_07[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_13[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; port_in_05[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; port_in_15[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; clock                                        ;                   ;         ;
; reset                                        ;                   ;         ;
; port_in_09[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~1  ; 1                 ; 6       ;
; port_in_12[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~0  ; 0                 ; 6       ;
; port_in_08[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~0  ; 0                 ; 6       ;
; port_in_13[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~1  ; 0                 ; 6       ;
; port_in_06[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~3  ; 0                 ; 6       ;
; port_in_03[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~2  ; 0                 ; 6       ;
; port_in_02[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~2  ; 0                 ; 6       ;
; port_in_07[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~3  ; 0                 ; 6       ;
; port_in_01[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~5  ; 0                 ; 6       ;
; port_in_04[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~4  ; 0                 ; 6       ;
; port_in_00[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~4  ; 0                 ; 6       ;
; port_in_05[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~5  ; 0                 ; 6       ;
; port_in_14[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~8  ; 0                 ; 6       ;
; port_in_11[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~7  ; 0                 ; 6       ;
; port_in_10[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~7  ; 0                 ; 6       ;
; port_in_15[0]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux15~8  ; 0                 ; 6       ;
; port_in_06[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~1          ; 1                 ; 6       ;
; port_in_12[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~0          ; 0                 ; 6       ;
; port_in_04[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~0          ; 0                 ; 6       ;
; port_in_14[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~1          ; 0                 ; 6       ;
; port_in_09[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~3          ; 1                 ; 6       ;
; port_in_03[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~2          ; 0                 ; 6       ;
; port_in_01[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~2          ; 1                 ; 6       ;
; port_in_11[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~3          ; 0                 ; 6       ;
; port_in_02[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~5          ; 1                 ; 6       ;
; port_in_08[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~4          ; 1                 ; 6       ;
; port_in_00[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~4          ; 0                 ; 6       ;
; port_in_10[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~5          ; 1                 ; 6       ;
; port_in_13[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~8          ; 0                 ; 6       ;
; port_in_07[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~7          ; 1                 ; 6       ;
; port_in_05[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~7          ; 0                 ; 6       ;
; port_in_15[7]                                ;                   ;         ;
;      - memory:memory0|data_out[7]~8          ; 0                 ; 6       ;
; port_in_12[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~1   ; 0                 ; 6       ;
; port_in_09[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~0   ; 0                 ; 6       ;
; port_in_08[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~0   ; 1                 ; 6       ;
; port_in_13[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~1   ; 0                 ; 6       ;
; port_in_03[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~3   ; 1                 ; 6       ;
; port_in_06[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~2   ; 0                 ; 6       ;
; port_in_02[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~2   ; 1                 ; 6       ;
; port_in_07[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~3   ; 0                 ; 6       ;
; port_in_04[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~5   ; 1                 ; 6       ;
; port_in_01[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~4   ; 1                 ; 6       ;
; port_in_00[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~4   ; 1                 ; 6       ;
; port_in_05[6]                                ;                   ;         ;
; port_in_11[6]                                ;                   ;         ;
; port_in_14[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~7   ; 0                 ; 6       ;
; port_in_10[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~7   ; 0                 ; 6       ;
; port_in_15[6]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux9~8   ; 0                 ; 6       ;
; port_in_03[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~1  ; 0                 ; 6       ;
; port_in_09[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~0  ; 0                 ; 6       ;
; port_in_01[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~0  ; 0                 ; 6       ;
; port_in_11[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~1  ; 1                 ; 6       ;
; port_in_12[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~3  ; 0                 ; 6       ;
; port_in_06[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~2  ; 0                 ; 6       ;
; port_in_04[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~2  ; 1                 ; 6       ;
; port_in_14[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~3  ; 0                 ; 6       ;
; port_in_02[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~5  ; 0                 ; 6       ;
; port_in_08[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~4  ; 1                 ; 6       ;
; port_in_00[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~4  ; 0                 ; 6       ;
; port_in_10[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~5  ; 1                 ; 6       ;
; port_in_07[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~8  ; 0                 ; 6       ;
; port_in_13[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~7  ; 1                 ; 6       ;
; port_in_05[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~7  ; 1                 ; 6       ;
; port_in_15[5]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux10~8  ; 1                 ; 6       ;
; port_in_09[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~4  ; 0                 ; 6       ;
; port_in_12[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~3  ; 0                 ; 6       ;
; port_in_08[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~3  ; 1                 ; 6       ;
; port_in_13[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~4  ; 1                 ; 6       ;
; port_in_06[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~6  ; 0                 ; 6       ;
; port_in_03[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~5  ; 0                 ; 6       ;
; port_in_02[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~5  ; 1                 ; 6       ;
; port_in_07[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~6  ; 1                 ; 6       ;
; port_in_01[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~8  ; 0                 ; 6       ;
; port_in_04[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~7  ; 1                 ; 6       ;
; port_in_00[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~7  ; 0                 ; 6       ;
; port_in_05[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~8  ; 1                 ; 6       ;
; port_in_14[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~11 ; 1                 ; 6       ;
; port_in_11[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~10 ; 0                 ; 6       ;
; port_in_10[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~10 ; 0                 ; 6       ;
; port_in_15[4]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux11~11 ; 0                 ; 6       ;
; port_in_06[3]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux12~1  ; 0                 ; 6       ;
; port_in_12[3]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux12~0  ; 1                 ; 6       ;
; port_in_04[3]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux12~0  ; 1                 ; 6       ;
; port_in_14[3]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux12~1  ; 1                 ; 6       ;
; port_in_09[3]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux12~3  ; 1                 ; 6       ;
; port_in_03[3]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux12~2  ; 0                 ; 6       ;
; port_in_01[3]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux12~2  ; 0                 ; 6       ;
; port_in_11[3]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux12~3  ; 0                 ; 6       ;
; port_in_02[3]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux12~5  ; 1                 ; 6       ;
; port_in_08[3]                                ;                   ;         ;
; port_in_00[3]                                ;                   ;         ;
; port_in_10[3]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux12~5  ; 0                 ; 6       ;
; port_in_13[3]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux12~8  ; 0                 ; 6       ;
; port_in_07[3]                                ;                   ;         ;
; port_in_05[3]                                ;                   ;         ;
; port_in_15[3]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux12~8  ; 0                 ; 6       ;
; port_in_12[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~1  ; 0                 ; 6       ;
; port_in_09[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~0  ; 0                 ; 6       ;
; port_in_08[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~0  ; 0                 ; 6       ;
; port_in_13[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~1  ; 1                 ; 6       ;
; port_in_03[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~3  ; 0                 ; 6       ;
; port_in_06[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~2  ; 0                 ; 6       ;
; port_in_02[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~2  ; 1                 ; 6       ;
; port_in_07[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~3  ; 1                 ; 6       ;
; port_in_04[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~5  ; 0                 ; 6       ;
; port_in_01[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~4  ; 0                 ; 6       ;
; port_in_00[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~4  ; 0                 ; 6       ;
; port_in_05[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~5  ; 0                 ; 6       ;
; port_in_11[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~8  ; 1                 ; 6       ;
; port_in_14[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~7  ; 1                 ; 6       ;
; port_in_10[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~7  ; 1                 ; 6       ;
; port_in_15[2]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux13~8  ; 0                 ; 6       ;
; port_in_03[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~1  ; 0                 ; 6       ;
; port_in_09[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~0  ; 0                 ; 6       ;
; port_in_01[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~0  ; 0                 ; 6       ;
; port_in_11[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~1  ; 1                 ; 6       ;
; port_in_12[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~3  ; 0                 ; 6       ;
; port_in_06[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~2  ; 0                 ; 6       ;
; port_in_04[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~2  ; 0                 ; 6       ;
; port_in_14[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~3  ; 1                 ; 6       ;
; port_in_02[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~5  ; 1                 ; 6       ;
; port_in_08[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~4  ; 0                 ; 6       ;
; port_in_00[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~4  ; 1                 ; 6       ;
; port_in_10[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~5  ; 0                 ; 6       ;
; port_in_07[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~8  ; 1                 ; 6       ;
; port_in_13[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~7  ; 0                 ; 6       ;
; port_in_05[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~7  ; 1                 ; 6       ;
; port_in_15[1]                                ;                   ;         ;
;      - cpu:cpu0|data_path:datapath0|Mux14~8  ; 0                 ; 6       ;
+----------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                         ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                       ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clock                                      ; PIN_G2             ; 13      ; Clock        ; no     ; --                   ; --               ; --                        ;
; clock                                      ; PIN_G2             ; 234     ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; cpu:cpu0|control_unit:control0|A_Load      ; LCCOMB_X9_Y24_N14  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|control_unit:control0|B_Load      ; LCCOMB_X9_Y24_N4   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|control_unit:control0|CCR_Load    ; LCCOMB_X5_Y24_N18  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|control_unit:control0|IR_Load     ; LCCOMB_X11_Y24_N0  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|control_unit:control0|MAR_Load    ; LCCOMB_X8_Y24_N8   ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|control_unit:control0|PC_Load     ; LCCOMB_X11_Y24_N8  ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|control_unit:control0|Selector0~0 ; LCCOMB_X8_Y23_N24  ; 10      ; Latch enable ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; cpu:cpu0|data_path:datapath0|MAR_out[7]    ; FF_X12_Y24_N5      ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|data_path:datapath0|PC_uns[5]~10  ; LCCOMB_X11_Y24_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT0~2                     ; LCCOMB_X10_Y25_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT10~4                    ; LCCOMB_X16_Y22_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT11~1                    ; LCCOMB_X14_Y22_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT12~0                    ; LCCOMB_X14_Y22_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT13~0                    ; LCCOMB_X17_Y25_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT14~4                    ; LCCOMB_X17_Y25_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT15~1                    ; LCCOMB_X16_Y25_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT1~0                     ; LCCOMB_X15_Y25_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT2~1                     ; LCCOMB_X15_Y25_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT3~0                     ; LCCOMB_X17_Y24_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT4~0                     ; LCCOMB_X17_Y24_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT5~0                     ; LCCOMB_X15_Y22_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT6~0                     ; LCCOMB_X15_Y22_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT7~0                     ; LCCOMB_X15_Y23_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT8~0                     ; LCCOMB_X16_Y23_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|PORT9~0                     ; LCCOMB_X17_Y22_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|rw_96x8_sync:RW|MEMORY~0    ; LCCOMB_X12_Y25_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:memory0|rw_96x8_sync:RW|RW~40       ; LCCOMB_X14_Y25_N0  ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; reset                                      ; PIN_G1             ; 212     ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                           ;
+--------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                       ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock                                      ; PIN_G2            ; 234     ; 39                                   ; Global Clock         ; GCLK4            ; --                        ;
; cpu:cpu0|control_unit:control0|Selector0~0 ; LCCOMB_X8_Y23_N24 ; 10      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; reset                                      ; PIN_G1            ; 212     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                          ;
+------------------------------------------------------------------------------------------------+---------+
; Name                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------+---------+
; cpu:cpu0|data_path:datapath0|MAR_out[1]                                                        ; 55      ;
; cpu:cpu0|data_path:datapath0|MAR_out[0]                                                        ; 54      ;
; cpu:cpu0|data_path:datapath0|MAR_out[2]                                                        ; 50      ;
; cpu:cpu0|data_path:datapath0|MAR_out[3]                                                        ; 44      ;
; cpu:cpu0|control_unit:control0|current_state.S_DECODE_3                                        ; 22      ;
; cpu:cpu0|data_path:datapath0|Mux0~0                                                            ; 21      ;
; cpu:cpu0|control_unit:control0|Bus2_Sel[0]                                                     ; 20      ;
; cpu:cpu0|data_path:datapath0|Mux1~0                                                            ; 20      ;
; cpu:cpu0|data_path:datapath0|Mux2~0                                                            ; 20      ;
; cpu:cpu0|data_path:datapath0|Mux3~0                                                            ; 20      ;
; cpu:cpu0|data_path:datapath0|Mux4~0                                                            ; 20      ;
; cpu:cpu0|data_path:datapath0|Mux5~0                                                            ; 20      ;
; cpu:cpu0|data_path:datapath0|Mux6~0                                                            ; 20      ;
; cpu:cpu0|data_path:datapath0|Mux7~0                                                            ; 20      ;
; cpu:cpu0|control_unit:control0|MAR_Load                                                        ; 19      ;
; cpu:cpu0|data_path:datapath0|IR[0]                                                             ; 17      ;
; cpu:cpu0|data_path:datapath0|MAR_out[7]                                                        ; 16      ;
; cpu:cpu0|data_path:datapath0|Mux11~1                                                           ; 15      ;
; cpu:cpu0|data_path:datapath0|IR[2]                                                             ; 13      ;
; cpu:cpu0|data_path:datapath0|MAR_out[5]                                                        ; 13      ;
; cpu:cpu0|data_path:datapath0|MAR_out[6]                                                        ; 13      ;
; clock~input                                                                                    ; 12      ;
; cpu:cpu0|control_unit:control0|Bus2_Sel[1]                                                     ; 12      ;
; cpu:cpu0|data_path:datapath0|MAR_out[4]                                                        ; 12      ;
; cpu:cpu0|data_path:datapath0|IR[1]                                                             ; 11      ;
; memory:memory0|PORT0~0                                                                         ; 11      ;
; cpu:cpu0|control_unit:control0|PC_Load                                                         ; 10      ;
; cpu:cpu0|data_path:datapath0|IR[3]                                                             ; 10      ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Equal0~0                                              ; 10      ;
; cpu:cpu0|data_path:datapath0|Mux11~0                                                           ; 10      ;
; cpu:cpu0|control_unit:control0|IR_Load                                                         ; 9       ;
; cpu:cpu0|control_unit:control0|B_Load                                                          ; 9       ;
; cpu:cpu0|control_unit:control0|A_Load                                                          ; 9       ;
; cpu:cpu0|control_unit:control0|Bus1_Sel[0]                                                     ; 9       ;
; cpu:cpu0|data_path:datapath0|IR[4]                                                             ; 9       ;
; memory:memory0|PORT14~4                                                                        ; 8       ;
; memory:memory0|PORT10~4                                                                        ; 8       ;
; memory:memory0|rw_96x8_sync:RW|MEMORY~0                                                        ; 8       ;
; memory:memory0|rw_96x8_sync:RW|RW~31                                                           ; 8       ;
; memory:memory0|rw_96x8_sync:RW|RW~17                                                           ; 8       ;
; cpu:cpu0|control_unit:control0|Equal7~0                                                        ; 8       ;
; cpu:cpu0|data_path:datapath0|PC_uns[5]~10                                                      ; 8       ;
; memory:memory0|PORT15~1                                                                        ; 8       ;
; memory:memory0|PORT13~0                                                                        ; 8       ;
; memory:memory0|PORT12~0                                                                        ; 8       ;
; memory:memory0|PORT11~1                                                                        ; 8       ;
; memory:memory0|PORT9~0                                                                         ; 8       ;
; memory:memory0|PORT8~0                                                                         ; 8       ;
; memory:memory0|PORT7~0                                                                         ; 8       ;
; memory:memory0|PORT6~0                                                                         ; 8       ;
; memory:memory0|PORT5~0                                                                         ; 8       ;
; memory:memory0|PORT4~0                                                                         ; 8       ;
; memory:memory0|PORT3~0                                                                         ; 8       ;
; memory:memory0|PORT2~1                                                                         ; 8       ;
; memory:memory0|PORT1~0                                                                         ; 8       ;
; memory:memory0|PORT0~2                                                                         ; 8       ;
; cpu:cpu0|data_path:datapath0|Mux14~13                                                          ; 7       ;
; cpu:cpu0|data_path:datapath0|Mux13~13                                                          ; 7       ;
; cpu:cpu0|data_path:datapath0|Mux12~13                                                          ; 7       ;
; cpu:cpu0|data_path:datapath0|Mux11~16                                                          ; 7       ;
; cpu:cpu0|data_path:datapath0|Mux10~13                                                          ; 7       ;
; cpu:cpu0|data_path:datapath0|Mux9~13                                                           ; 7       ;
; cpu:cpu0|data_path:datapath0|Mux8~7                                                            ; 7       ;
; cpu:cpu0|control_unit:control0|Equal6~1                                                        ; 7       ;
; cpu:cpu0|data_path:datapath0|Mux15~13                                                          ; 7       ;
; cpu:cpu0|data_path:datapath0|Mux11~2                                                           ; 7       ;
; cpu:cpu0|control_unit:control0|Equal11~4                                                       ; 6       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[2]~11                                                   ; 6       ;
; cpu:cpu0|control_unit:control0|Equal11~3                                                       ; 6       ;
; memory:memory0|PORT0~1                                                                         ; 6       ;
; cpu:cpu0|control_unit:control0|CCR_Load                                                        ; 5       ;
; cpu:cpu0|control_unit:control0|Selector0~0                                                     ; 5       ;
; cpu:cpu0|data_path:datapath0|IR[6]                                                             ; 5       ;
; cpu:cpu0|data_path:datapath0|IR[7]                                                             ; 5       ;
; cpu:cpu0|data_path:datapath0|IR[5]                                                             ; 5       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[0]                                                      ; 4       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[1]                                                      ; 4       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[2]                                                      ; 4       ;
; cpu:cpu0|control_unit:control0|writ                                                            ; 4       ;
; cpu:cpu0|control_unit:control0|OUTPUT_LOGIC~5                                                  ; 4       ;
; cpu:cpu0|control_unit:control0|Equal0~4                                                        ; 4       ;
; cpu:cpu0|control_unit:control0|next_state.S_FETCH_0~9                                          ; 4       ;
; cpu:cpu0|control_unit:control0|current_state.S_FETCH_1                                         ; 4       ;
; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0                                         ; 4       ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_DIR_6                                       ; 4       ;
; cpu:cpu0|control_unit:control0|current_state.S_FETCH_2                                         ; 4       ;
; cpu:cpu0|control_unit:control0|current_state.S_STA_DIR_6                                       ; 4       ;
; cpu:cpu0|control_unit:control0|Selector7~0                                                     ; 4       ;
; cpu:cpu0|control_unit:control0|Equal16~0                                                       ; 4       ;
; cpu:cpu0|control_unit:control0|Equal14~0                                                       ; 4       ;
; cpu:cpu0|control_unit:control0|Equal17~0                                                       ; 4       ;
; cpu:cpu0|control_unit:control0|CCR_Load~1                                                      ; 4       ;
; cpu:cpu0|control_unit:control0|CCR_Load~0                                                      ; 4       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[2]~9                                                    ; 4       ;
; cpu:cpu0|control_unit:control0|OUTPUT_LOGIC~3                                                  ; 4       ;
; cpu:cpu0|control_unit:control0|OUTPUT_LOGIC~2                                                  ; 4       ;
; memory:memory0|PORT15~0                                                                        ; 4       ;
; memory:memory0|PORT11~0                                                                        ; 4       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~14                                               ; 4       ;
; cpu:cpu0|control_unit:control0|IR_Load~0                                                       ; 3       ;
; cpu:cpu0|control_unit:control0|current_state.S_STA_DIR_5                                       ; 3       ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_DIR_5                                       ; 3       ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_IMM_5                                       ; 3       ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_DIR_7                                       ; 3       ;
; cpu:cpu0|control_unit:control0|Equal15~0                                                       ; 3       ;
; cpu:cpu0|data_path:datapath0|CCR_Result[3]                                                     ; 3       ;
; cpu:cpu0|data_path:datapath0|CCR_Result[0]                                                     ; 3       ;
; cpu:cpu0|control_unit:control0|Equal11~2                                                       ; 3       ;
; cpu:cpu0|control_unit:control0|current_state.S_STA_DIR_7                                       ; 3       ;
; cpu:cpu0|data_path:datapath0|Mux8~2                                                            ; 3       ;
; cpu:cpu0|control_unit:control0|PC_Inc                                                          ; 2       ;
; cpu:cpu0|control_unit:control0|PC_Inc~19                                                       ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_BRA_4                                           ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_STA_DIR_4                                       ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_DIR_4                                       ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_IMM_4                                       ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_BMI_4                                           ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_BVS_4                                           ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_BCS_4                                           ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_BEQ_4                                           ; 2       ;
; memory:memory0|rw_96x8_sync:RW|RW~40                                                           ; 2       ;
; memory:memory0|rom_128x8_sync:ROM|Mux4~0                                                       ; 2       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[0]~15                                                   ; 2       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[1]~13                                                   ; 2       ;
; cpu:cpu0|control_unit:control0|comb~0                                                          ; 2       ;
; cpu:cpu0|control_unit:control0|next_state.S_FETCH_0~3                                          ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_BMI_5                                           ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_BVS_5                                           ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_BCS_5                                           ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_BEQ_5                                           ; 2       ;
; cpu:cpu0|control_unit:control0|current_state.S_BRA_5                                           ; 2       ;
; cpu:cpu0|control_unit:control0|WideOr12~1                                                      ; 2       ;
; cpu:cpu0|control_unit:control0|WideOr5~1                                                       ; 2       ;
; cpu:cpu0|data_path:datapath0|B_out[7]                                                          ; 2       ;
; cpu:cpu0|control_unit:control0|Equal18~0                                                       ; 2       ;
; cpu:cpu0|control_unit:control0|OUTPUT_LOGIC~4                                                  ; 2       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[2]~5                                                    ; 2       ;
; cpu:cpu0|control_unit:control0|Equal6~2                                                        ; 2       ;
; cpu:cpu0|control_unit:control0|Equal0~2                                                        ; 2       ;
; cpu:cpu0|data_path:datapath0|CCR_Result[1]                                                     ; 2       ;
; cpu:cpu0|data_path:datapath0|CCR_Result[2]                                                     ; 2       ;
; cpu:cpu0|control_unit:control0|Equal6~0                                                        ; 2       ;
; memory:memory0|PORT2~0                                                                         ; 2       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~12                                               ; 2       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~10                                               ; 2       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~8                                                ; 2       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~6                                                ; 2       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~4                                                ; 2       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~2                                                ; 2       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~0                                                ; 2       ;
; cpu:cpu0|data_path:datapath0|PC_uns[7]                                                         ; 2       ;
; cpu:cpu0|data_path:datapath0|PC_uns[6]                                                         ; 2       ;
; cpu:cpu0|data_path:datapath0|PC_uns[5]                                                         ; 2       ;
; cpu:cpu0|data_path:datapath0|PC_uns[4]                                                         ; 2       ;
; cpu:cpu0|data_path:datapath0|PC_uns[3]                                                         ; 2       ;
; cpu:cpu0|data_path:datapath0|PC_uns[2]                                                         ; 2       ;
; cpu:cpu0|data_path:datapath0|PC_uns[1]                                                         ; 2       ;
; cpu:cpu0|data_path:datapath0|PC_uns[0]                                                         ; 2       ;
; memory:memory0|rw_96x8_sync:RW|RW~17feeder                                                     ; 1       ;
; port_in_15[1]~input                                                                            ; 1       ;
; port_in_05[1]~input                                                                            ; 1       ;
; port_in_13[1]~input                                                                            ; 1       ;
; port_in_07[1]~input                                                                            ; 1       ;
; port_in_10[1]~input                                                                            ; 1       ;
; port_in_00[1]~input                                                                            ; 1       ;
; port_in_08[1]~input                                                                            ; 1       ;
; port_in_02[1]~input                                                                            ; 1       ;
; port_in_14[1]~input                                                                            ; 1       ;
; port_in_04[1]~input                                                                            ; 1       ;
; port_in_06[1]~input                                                                            ; 1       ;
; port_in_12[1]~input                                                                            ; 1       ;
; port_in_11[1]~input                                                                            ; 1       ;
; port_in_01[1]~input                                                                            ; 1       ;
; port_in_09[1]~input                                                                            ; 1       ;
; port_in_03[1]~input                                                                            ; 1       ;
; port_in_15[2]~input                                                                            ; 1       ;
; port_in_10[2]~input                                                                            ; 1       ;
; port_in_14[2]~input                                                                            ; 1       ;
; port_in_11[2]~input                                                                            ; 1       ;
; port_in_05[2]~input                                                                            ; 1       ;
; port_in_00[2]~input                                                                            ; 1       ;
; port_in_01[2]~input                                                                            ; 1       ;
; port_in_04[2]~input                                                                            ; 1       ;
; port_in_07[2]~input                                                                            ; 1       ;
; port_in_02[2]~input                                                                            ; 1       ;
; port_in_06[2]~input                                                                            ; 1       ;
; port_in_03[2]~input                                                                            ; 1       ;
; port_in_13[2]~input                                                                            ; 1       ;
; port_in_08[2]~input                                                                            ; 1       ;
; port_in_09[2]~input                                                                            ; 1       ;
; port_in_12[2]~input                                                                            ; 1       ;
; port_in_15[3]~input                                                                            ; 1       ;
; port_in_05[3]~input                                                                            ; 1       ;
; port_in_07[3]~input                                                                            ; 1       ;
; port_in_13[3]~input                                                                            ; 1       ;
; port_in_10[3]~input                                                                            ; 1       ;
; port_in_00[3]~input                                                                            ; 1       ;
; port_in_08[3]~input                                                                            ; 1       ;
; port_in_02[3]~input                                                                            ; 1       ;
; port_in_11[3]~input                                                                            ; 1       ;
; port_in_01[3]~input                                                                            ; 1       ;
; port_in_03[3]~input                                                                            ; 1       ;
; port_in_09[3]~input                                                                            ; 1       ;
; port_in_14[3]~input                                                                            ; 1       ;
; port_in_04[3]~input                                                                            ; 1       ;
; port_in_12[3]~input                                                                            ; 1       ;
; port_in_06[3]~input                                                                            ; 1       ;
; port_in_15[4]~input                                                                            ; 1       ;
; port_in_10[4]~input                                                                            ; 1       ;
; port_in_11[4]~input                                                                            ; 1       ;
; port_in_14[4]~input                                                                            ; 1       ;
; port_in_05[4]~input                                                                            ; 1       ;
; port_in_00[4]~input                                                                            ; 1       ;
; port_in_04[4]~input                                                                            ; 1       ;
; port_in_01[4]~input                                                                            ; 1       ;
; port_in_07[4]~input                                                                            ; 1       ;
; port_in_02[4]~input                                                                            ; 1       ;
; port_in_03[4]~input                                                                            ; 1       ;
; port_in_06[4]~input                                                                            ; 1       ;
; port_in_13[4]~input                                                                            ; 1       ;
; port_in_08[4]~input                                                                            ; 1       ;
; port_in_12[4]~input                                                                            ; 1       ;
; port_in_09[4]~input                                                                            ; 1       ;
; port_in_15[5]~input                                                                            ; 1       ;
; port_in_05[5]~input                                                                            ; 1       ;
; port_in_13[5]~input                                                                            ; 1       ;
; port_in_07[5]~input                                                                            ; 1       ;
; port_in_10[5]~input                                                                            ; 1       ;
; port_in_00[5]~input                                                                            ; 1       ;
; port_in_08[5]~input                                                                            ; 1       ;
; port_in_02[5]~input                                                                            ; 1       ;
; port_in_14[5]~input                                                                            ; 1       ;
; port_in_04[5]~input                                                                            ; 1       ;
; port_in_06[5]~input                                                                            ; 1       ;
; port_in_12[5]~input                                                                            ; 1       ;
; port_in_11[5]~input                                                                            ; 1       ;
; port_in_01[5]~input                                                                            ; 1       ;
; port_in_09[5]~input                                                                            ; 1       ;
; port_in_03[5]~input                                                                            ; 1       ;
; port_in_15[6]~input                                                                            ; 1       ;
; port_in_10[6]~input                                                                            ; 1       ;
; port_in_14[6]~input                                                                            ; 1       ;
; port_in_11[6]~input                                                                            ; 1       ;
; port_in_05[6]~input                                                                            ; 1       ;
; port_in_00[6]~input                                                                            ; 1       ;
; port_in_01[6]~input                                                                            ; 1       ;
; port_in_04[6]~input                                                                            ; 1       ;
; port_in_07[6]~input                                                                            ; 1       ;
; port_in_02[6]~input                                                                            ; 1       ;
; port_in_06[6]~input                                                                            ; 1       ;
; port_in_03[6]~input                                                                            ; 1       ;
; port_in_13[6]~input                                                                            ; 1       ;
; port_in_08[6]~input                                                                            ; 1       ;
; port_in_09[6]~input                                                                            ; 1       ;
; port_in_12[6]~input                                                                            ; 1       ;
; port_in_15[7]~input                                                                            ; 1       ;
; port_in_05[7]~input                                                                            ; 1       ;
; port_in_07[7]~input                                                                            ; 1       ;
; port_in_13[7]~input                                                                            ; 1       ;
; port_in_10[7]~input                                                                            ; 1       ;
; port_in_00[7]~input                                                                            ; 1       ;
; port_in_08[7]~input                                                                            ; 1       ;
; port_in_02[7]~input                                                                            ; 1       ;
; port_in_11[7]~input                                                                            ; 1       ;
; port_in_01[7]~input                                                                            ; 1       ;
; port_in_03[7]~input                                                                            ; 1       ;
; port_in_09[7]~input                                                                            ; 1       ;
; port_in_14[7]~input                                                                            ; 1       ;
; port_in_04[7]~input                                                                            ; 1       ;
; port_in_12[7]~input                                                                            ; 1       ;
; port_in_06[7]~input                                                                            ; 1       ;
; port_in_15[0]~input                                                                            ; 1       ;
; port_in_10[0]~input                                                                            ; 1       ;
; port_in_11[0]~input                                                                            ; 1       ;
; port_in_14[0]~input                                                                            ; 1       ;
; port_in_05[0]~input                                                                            ; 1       ;
; port_in_00[0]~input                                                                            ; 1       ;
; port_in_04[0]~input                                                                            ; 1       ;
; port_in_01[0]~input                                                                            ; 1       ;
; port_in_07[0]~input                                                                            ; 1       ;
; port_in_02[0]~input                                                                            ; 1       ;
; port_in_03[0]~input                                                                            ; 1       ;
; port_in_06[0]~input                                                                            ; 1       ;
; port_in_13[0]~input                                                                            ; 1       ;
; port_in_08[0]~input                                                                            ; 1       ;
; port_in_12[0]~input                                                                            ; 1       ;
; port_in_09[0]~input                                                                            ; 1       ;
; cpu:cpu0|control_unit:control0|current_state.S_FETCH_1~0                                       ; 1       ;
; cpu:cpu0|control_unit:control0|PC_Inc~6                                                        ; 1       ;
; cpu:cpu0|control_unit:control0|PC_Inc~3                                                        ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|NZVC[3]~9                                             ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|NZVC[0]~8                                             ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux7~2                                                       ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux8~8                                                            ; 1       ;
; cpu:cpu0|control_unit:control0|next_state~34                                                   ; 1       ;
; cpu:cpu0|control_unit:control0|next_state~33                                                   ; 1       ;
; cpu:cpu0|control_unit:control0|next_state~32                                                   ; 1       ;
; cpu:cpu0|control_unit:control0|next_state~31                                                   ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_BMI_4~0                                            ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_BVS_4~0                                            ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_BCS_4~0                                            ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_BEQ_4~0                                            ; 1       ;
; cpu:cpu0|control_unit:control0|comb~8                                                          ; 1       ;
; cpu:cpu0|control_unit:control0|comb~7                                                          ; 1       ;
; cpu:cpu0|control_unit:control0|Selector7~1                                                     ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_FETCH_0~10                                         ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_FETCH_0~8                                          ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_FETCH_0~7                                          ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_FETCH_0~6                                          ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_FETCH_0~5                                          ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_FETCH_0~4                                          ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux6~1                                                       ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux6~0                                                       ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~39                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[18]                                             ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux5~1                                                       ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux5~0                                                       ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~38                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[19]                                             ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux4~1                                                       ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~37                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[20]                                             ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux3~1                                                       ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux3~0                                                       ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~36                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[21]                                             ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux2~1                                                       ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux2~0                                                       ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~35                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[22]                                             ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux1~1                                                       ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux1~0                                                       ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~34                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[23]                                             ; 1       ;
; cpu:cpu0|control_unit:control0|Selector15~2                                                    ; 1       ;
; cpu:cpu0|control_unit:control0|Selector15~1                                                    ; 1       ;
; cpu:cpu0|control_unit:control0|Selector15~0                                                    ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~33                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[24]                                             ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux0~1                                                       ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|Mux0~0                                                       ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|NZVC[1]~7                                             ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|NZVC[2]~6                                             ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|NZVC[2]~5                                             ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|NZVC[2]~4                                             ; 1       ;
; cpu:cpu0|control_unit:control0|Selector11~3                                                    ; 1       ;
; cpu:cpu0|control_unit:control0|Selector11~2                                                    ; 1       ;
; cpu:cpu0|control_unit:control0|Selector11~1                                                    ; 1       ;
; cpu:cpu0|control_unit:control0|Selector11~0                                                    ; 1       ;
; cpu:cpu0|control_unit:control0|Selector9~1                                                     ; 1       ;
; cpu:cpu0|control_unit:control0|Selector9~0                                                     ; 1       ;
; cpu:cpu0|control_unit:control0|comb~6                                                          ; 1       ;
; cpu:cpu0|control_unit:control0|comb~5                                                          ; 1       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[0]~14                                                   ; 1       ;
; cpu:cpu0|control_unit:control0|comb~4                                                          ; 1       ;
; cpu:cpu0|control_unit:control0|comb~3                                                          ; 1       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[1]~12                                                   ; 1       ;
; cpu:cpu0|control_unit:control0|comb~2                                                          ; 1       ;
; cpu:cpu0|control_unit:control0|comb~1                                                          ; 1       ;
; cpu:cpu0|control_unit:control0|Selector5~0                                                     ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_FETCH_0~2                                          ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_FETCH_0~1                                          ; 1       ;
; cpu:cpu0|control_unit:control0|next_state.S_FETCH_0~0                                          ; 1       ;
; cpu:cpu0|control_unit:control0|WideOr12~2                                                      ; 1       ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_DIR_8                                       ; 1       ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_IMM_6                                       ; 1       ;
; cpu:cpu0|control_unit:control0|current_state.S_BMI_6                                           ; 1       ;
; cpu:cpu0|control_unit:control0|WideOr5~0                                                       ; 1       ;
; cpu:cpu0|control_unit:control0|current_state.S_BVS_6                                           ; 1       ;
; cpu:cpu0|control_unit:control0|current_state.S_BCS_6                                           ; 1       ;
; cpu:cpu0|control_unit:control0|current_state.S_BEQ_6                                           ; 1       ;
; cpu:cpu0|control_unit:control0|current_state.S_BRA_6                                           ; 1       ;
; cpu:cpu0|control_unit:control0|WideOr12~0                                                      ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~32                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~30                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[14]                                             ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[16]                                             ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[15]                                             ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[13]                                             ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~29                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[10]                                             ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[12]                                             ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[11]                                             ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[9]                                              ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~28                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~27                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[8]                                              ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[7]                                              ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[6]                                              ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[5]                                              ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW~26                                                           ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[2]                                              ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[4]                                              ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[3]                                              ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[1]                                              ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[0]                                              ; 1       ;
; memory:memory0|rw_96x8_sync:RW|RW_rtl_0_bypass[17]                                             ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~12                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~11                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~10                                                          ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|data_out[1]                                                  ; 1       ;
; memory:memory0|rw_96x8_sync:RW|data_out[1]                                                     ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~9                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~8                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~7                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~6                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~5                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~4                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~3                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~2                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~1                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux14~0                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~12                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~11                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~10                                                          ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|data_out[2]                                                  ; 1       ;
; memory:memory0|rw_96x8_sync:RW|data_out[2]                                                     ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~9                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~8                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~7                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~6                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~5                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~4                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~3                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~2                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~1                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux13~0                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~12                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~11                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~10                                                          ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|data_out[3]                                                  ; 1       ;
; memory:memory0|rw_96x8_sync:RW|data_out[3]                                                     ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~9                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~8                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~7                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~6                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~5                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~4                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~3                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~2                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~1                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux12~0                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~15                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~14                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~13                                                          ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|data_out[4]                                                  ; 1       ;
; memory:memory0|rw_96x8_sync:RW|data_out[4]                                                     ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~12                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~11                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~10                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~9                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~8                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~7                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~6                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~5                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~4                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux11~3                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~12                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~11                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~10                                                          ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|data_out[5]                                                  ; 1       ;
; memory:memory0|rw_96x8_sync:RW|data_out[5]                                                     ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~9                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~8                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~7                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~6                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~5                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~4                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~3                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~2                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~1                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux10~0                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~12                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~11                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~10                                                           ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|data_out[6]                                                  ; 1       ;
; memory:memory0|rw_96x8_sync:RW|data_out[6]                                                     ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~9                                                            ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~8                                                            ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~7                                                            ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~6                                                            ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~5                                                            ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~4                                                            ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~3                                                            ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~2                                                            ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~1                                                            ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux9~0                                                            ; 1       ;
; memory:memory0|rw_96x8_sync:RW|data_out[7]                                                     ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux8~6                                                            ; 1       ;
; memory:memory0|data_out[7]~9                                                                   ; 1       ;
; memory:memory0|data_out[7]~8                                                                   ; 1       ;
; memory:memory0|data_out[7]~7                                                                   ; 1       ;
; memory:memory0|data_out[7]~6                                                                   ; 1       ;
; memory:memory0|data_out[7]~5                                                                   ; 1       ;
; memory:memory0|data_out[7]~4                                                                   ; 1       ;
; memory:memory0|data_out[7]~3                                                                   ; 1       ;
; memory:memory0|data_out[7]~2                                                                   ; 1       ;
; memory:memory0|data_out[7]~1                                                                   ; 1       ;
; memory:memory0|data_out[7]~0                                                                   ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux8~5                                                            ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|data_out[7]                                                  ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux8~4                                                            ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux8~3                                                            ; 1       ;
; cpu:cpu0|data_path:datapath0|B_out[1]                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|B_out[2]                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|B_out[3]                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|B_out[4]                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|B_out[5]                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|B_out[6]                                                          ; 1       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[2]~10                                                   ; 1       ;
; cpu:cpu0|control_unit:control0|Selector1~0                                                     ; 1       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[2]~8                                                    ; 1       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[2]~7                                                    ; 1       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[2]~6                                                    ; 1       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[2]~4                                                    ; 1       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[2]~3                                                    ; 1       ;
; cpu:cpu0|control_unit:control0|ALU_Sel[2]~2                                                    ; 1       ;
; cpu:cpu0|control_unit:control0|Equal0~3                                                        ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~12                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~11                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~10                                                          ; 1       ;
; memory:memory0|rom_128x8_sync:ROM|data_out[0]                                                  ; 1       ;
; cpu:cpu0|data_path:datapath0|B_out[0]                                                          ; 1       ;
; memory:memory0|rw_96x8_sync:RW|data_out[0]                                                     ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~9                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~8                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~7                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~6                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~5                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~4                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~3                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~2                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~1                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|Mux15~0                                                           ; 1       ;
; cpu:cpu0|data_path:datapath0|A_out[7]                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|A_out[6]                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|A_out[5]                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|A_out[4]                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|A_out[3]                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|A_out[2]                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|A_out[1]                                                          ; 1       ;
; cpu:cpu0|data_path:datapath0|A_out[0]                                                          ; 1       ;
; memory:memory0|port_out_15[7]                                                                  ; 1       ;
; memory:memory0|port_out_15[6]                                                                  ; 1       ;
; memory:memory0|port_out_15[5]                                                                  ; 1       ;
; memory:memory0|port_out_15[4]                                                                  ; 1       ;
; memory:memory0|port_out_15[3]                                                                  ; 1       ;
; memory:memory0|port_out_15[2]                                                                  ; 1       ;
; memory:memory0|port_out_15[1]                                                                  ; 1       ;
; memory:memory0|port_out_15[0]                                                                  ; 1       ;
; memory:memory0|port_out_14[7]                                                                  ; 1       ;
; memory:memory0|port_out_14[6]                                                                  ; 1       ;
; memory:memory0|port_out_14[5]                                                                  ; 1       ;
; memory:memory0|port_out_14[4]                                                                  ; 1       ;
; memory:memory0|port_out_14[3]                                                                  ; 1       ;
; memory:memory0|port_out_14[2]                                                                  ; 1       ;
; memory:memory0|port_out_14[1]                                                                  ; 1       ;
; memory:memory0|port_out_14[0]                                                                  ; 1       ;
; memory:memory0|port_out_13[7]                                                                  ; 1       ;
; memory:memory0|port_out_13[6]                                                                  ; 1       ;
; memory:memory0|port_out_13[5]                                                                  ; 1       ;
; memory:memory0|port_out_13[4]                                                                  ; 1       ;
; memory:memory0|port_out_13[3]                                                                  ; 1       ;
; memory:memory0|port_out_13[2]                                                                  ; 1       ;
; memory:memory0|port_out_13[1]                                                                  ; 1       ;
; memory:memory0|port_out_13[0]                                                                  ; 1       ;
; memory:memory0|port_out_12[7]                                                                  ; 1       ;
; memory:memory0|port_out_12[6]                                                                  ; 1       ;
; memory:memory0|port_out_12[5]                                                                  ; 1       ;
; memory:memory0|port_out_12[4]                                                                  ; 1       ;
; memory:memory0|port_out_12[3]                                                                  ; 1       ;
; memory:memory0|port_out_12[2]                                                                  ; 1       ;
; memory:memory0|port_out_12[1]                                                                  ; 1       ;
; memory:memory0|port_out_12[0]                                                                  ; 1       ;
; memory:memory0|port_out_11[7]                                                                  ; 1       ;
; memory:memory0|port_out_11[6]                                                                  ; 1       ;
; memory:memory0|port_out_11[5]                                                                  ; 1       ;
; memory:memory0|port_out_11[4]                                                                  ; 1       ;
; memory:memory0|port_out_11[3]                                                                  ; 1       ;
; memory:memory0|port_out_11[2]                                                                  ; 1       ;
; memory:memory0|port_out_11[1]                                                                  ; 1       ;
; memory:memory0|port_out_11[0]                                                                  ; 1       ;
; memory:memory0|port_out_10[7]                                                                  ; 1       ;
; memory:memory0|port_out_10[6]                                                                  ; 1       ;
; memory:memory0|port_out_10[5]                                                                  ; 1       ;
; memory:memory0|port_out_10[4]                                                                  ; 1       ;
; memory:memory0|port_out_10[3]                                                                  ; 1       ;
; memory:memory0|port_out_10[2]                                                                  ; 1       ;
; memory:memory0|port_out_10[1]                                                                  ; 1       ;
; memory:memory0|port_out_10[0]                                                                  ; 1       ;
; memory:memory0|port_out_09[7]                                                                  ; 1       ;
; memory:memory0|port_out_09[6]                                                                  ; 1       ;
; memory:memory0|port_out_09[5]                                                                  ; 1       ;
; memory:memory0|port_out_09[4]                                                                  ; 1       ;
; memory:memory0|port_out_09[3]                                                                  ; 1       ;
; memory:memory0|port_out_09[2]                                                                  ; 1       ;
; memory:memory0|port_out_09[1]                                                                  ; 1       ;
; memory:memory0|port_out_09[0]                                                                  ; 1       ;
; memory:memory0|port_out_08[7]                                                                  ; 1       ;
; memory:memory0|port_out_08[6]                                                                  ; 1       ;
; memory:memory0|port_out_08[5]                                                                  ; 1       ;
; memory:memory0|port_out_08[4]                                                                  ; 1       ;
; memory:memory0|port_out_08[3]                                                                  ; 1       ;
; memory:memory0|port_out_08[2]                                                                  ; 1       ;
; memory:memory0|port_out_08[1]                                                                  ; 1       ;
; memory:memory0|port_out_08[0]                                                                  ; 1       ;
; memory:memory0|port_out_07[7]                                                                  ; 1       ;
; memory:memory0|port_out_07[6]                                                                  ; 1       ;
; memory:memory0|port_out_07[5]                                                                  ; 1       ;
; memory:memory0|port_out_07[4]                                                                  ; 1       ;
; memory:memory0|port_out_07[3]                                                                  ; 1       ;
; memory:memory0|port_out_07[2]                                                                  ; 1       ;
; memory:memory0|port_out_07[1]                                                                  ; 1       ;
; memory:memory0|port_out_07[0]                                                                  ; 1       ;
; memory:memory0|port_out_06[7]                                                                  ; 1       ;
; memory:memory0|port_out_06[6]                                                                  ; 1       ;
; memory:memory0|port_out_06[5]                                                                  ; 1       ;
; memory:memory0|port_out_06[4]                                                                  ; 1       ;
; memory:memory0|port_out_06[3]                                                                  ; 1       ;
; memory:memory0|port_out_06[2]                                                                  ; 1       ;
; memory:memory0|port_out_06[1]                                                                  ; 1       ;
; memory:memory0|port_out_06[0]                                                                  ; 1       ;
; memory:memory0|port_out_05[7]                                                                  ; 1       ;
; memory:memory0|port_out_05[6]                                                                  ; 1       ;
; memory:memory0|port_out_05[5]                                                                  ; 1       ;
; memory:memory0|port_out_05[4]                                                                  ; 1       ;
; memory:memory0|port_out_05[3]                                                                  ; 1       ;
; memory:memory0|port_out_05[2]                                                                  ; 1       ;
; memory:memory0|port_out_05[1]                                                                  ; 1       ;
; memory:memory0|port_out_05[0]                                                                  ; 1       ;
; memory:memory0|port_out_04[7]                                                                  ; 1       ;
; memory:memory0|port_out_04[6]                                                                  ; 1       ;
; memory:memory0|port_out_04[5]                                                                  ; 1       ;
; memory:memory0|port_out_04[4]                                                                  ; 1       ;
; memory:memory0|port_out_04[3]                                                                  ; 1       ;
; memory:memory0|port_out_04[2]                                                                  ; 1       ;
; memory:memory0|port_out_04[1]                                                                  ; 1       ;
; memory:memory0|port_out_04[0]                                                                  ; 1       ;
; memory:memory0|port_out_03[7]                                                                  ; 1       ;
; memory:memory0|port_out_03[6]                                                                  ; 1       ;
; memory:memory0|port_out_03[5]                                                                  ; 1       ;
; memory:memory0|port_out_03[4]                                                                  ; 1       ;
; memory:memory0|port_out_03[3]                                                                  ; 1       ;
; memory:memory0|port_out_03[2]                                                                  ; 1       ;
; memory:memory0|port_out_03[1]                                                                  ; 1       ;
; memory:memory0|port_out_03[0]                                                                  ; 1       ;
; memory:memory0|port_out_02[7]                                                                  ; 1       ;
; memory:memory0|port_out_02[6]                                                                  ; 1       ;
; memory:memory0|port_out_02[5]                                                                  ; 1       ;
; memory:memory0|port_out_02[4]                                                                  ; 1       ;
; memory:memory0|port_out_02[3]                                                                  ; 1       ;
; memory:memory0|port_out_02[2]                                                                  ; 1       ;
; memory:memory0|port_out_02[1]                                                                  ; 1       ;
; memory:memory0|port_out_02[0]                                                                  ; 1       ;
; memory:memory0|port_out_01[7]                                                                  ; 1       ;
; memory:memory0|port_out_01[6]                                                                  ; 1       ;
; memory:memory0|port_out_01[5]                                                                  ; 1       ;
; memory:memory0|port_out_01[4]                                                                  ; 1       ;
; memory:memory0|port_out_01[3]                                                                  ; 1       ;
; memory:memory0|port_out_01[2]                                                                  ; 1       ;
; memory:memory0|port_out_01[1]                                                                  ; 1       ;
; memory:memory0|port_out_01[0]                                                                  ; 1       ;
; memory:memory0|port_out_00[7]                                                                  ; 1       ;
; memory:memory0|port_out_00[6]                                                                  ; 1       ;
; memory:memory0|port_out_00[5]                                                                  ; 1       ;
; memory:memory0|port_out_00[4]                                                                  ; 1       ;
; memory:memory0|port_out_00[3]                                                                  ; 1       ;
; memory:memory0|port_out_00[2]                                                                  ; 1       ;
; memory:memory0|port_out_00[1]                                                                  ; 1       ;
; memory:memory0|port_out_00[0]                                                                  ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~16                                               ; 1       ;
; memory:memory0|rw_96x8_sync:RW|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a1 ; 1       ;
; memory:memory0|rw_96x8_sync:RW|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a2 ; 1       ;
; memory:memory0|rw_96x8_sync:RW|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a3 ; 1       ;
; memory:memory0|rw_96x8_sync:RW|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a4 ; 1       ;
; memory:memory0|rw_96x8_sync:RW|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a5 ; 1       ;
; memory:memory0|rw_96x8_sync:RW|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a6 ; 1       ;
; memory:memory0|rw_96x8_sync:RW|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a7 ; 1       ;
; memory:memory0|rw_96x8_sync:RW|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ram_block1a0 ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[7]~23                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[6]~22                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[6]~21                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[5]~20                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[5]~19                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[4]~18                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[4]~17                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[3]~16                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[3]~15                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[2]~14                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[2]~13                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[1]~12                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[1]~11                                                      ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~15                                               ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~13                                               ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~11                                               ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~9                                                ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~7                                                ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~5                                                ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~3                                                ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[0]~9                                                       ; 1       ;
; cpu:cpu0|data_path:datapath0|PC_uns[0]~8                                                       ; 1       ;
; cpu:cpu0|data_path:datapath0|alu:ALU_MAP|Add0~1                                                ; 1       ;
+------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
; memory:memory0|rw_96x8_sync:RW|altsyncram:RW_rtl_0|altsyncram_8bi1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None ; M9K_X13_Y24_N0 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
+----------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Routing Usage Summary                         ;
+-----------------------+-----------------------+
; Routing Resource Type ; Usage                 ;
+-----------------------+-----------------------+
; Block interconnects   ; 854 / 47,787 ( 2 % )  ;
; C16 interconnects     ; 167 / 1,804 ( 9 % )   ;
; C4 interconnects      ; 529 / 31,272 ( 2 % )  ;
; Direct links          ; 59 / 47,787 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )       ;
; Local interconnects   ; 240 / 15,408 ( 2 % )  ;
; R24 interconnects     ; 176 / 1,775 ( 10 % )  ;
; R4 interconnects      ; 776 / 41,310 ( 2 % )  ;
+-----------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.62) ; Number of LABs  (Total = 34) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 3                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 4                            ;
; 16                                          ; 19                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.24) ; Number of LABs  (Total = 34) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 29                           ;
; 1 Clock                            ; 22                           ;
; 1 Clock enable                     ; 12                           ;
; 2 Clock enables                    ; 6                            ;
; 2 Clocks                           ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.68) ; Number of LABs  (Total = 34) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 3                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.29) ; Number of LABs  (Total = 34) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 0                            ;
; 5                                               ; 2                            ;
; 6                                               ; 0                            ;
; 7                                               ; 5                            ;
; 8                                               ; 1                            ;
; 9                                               ; 5                            ;
; 10                                              ; 3                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 0                            ;
; 15                                              ; 5                            ;
; 16                                              ; 2                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.94) ; Number of LABs  (Total = 34) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 5                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 2                            ;
; 31                                           ; 2                            ;
; 32                                           ; 1                            ;
; 33                                           ; 0                            ;
; 34                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 258       ; 0            ; 0            ; 258       ; 258       ; 0            ; 128          ; 0            ; 0            ; 130          ; 0            ; 128          ; 130          ; 0            ; 0            ; 0            ; 128          ; 0            ; 0            ; 0            ; 0            ; 0            ; 258       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 258          ; 258          ; 258          ; 258          ; 258          ; 0         ; 258          ; 258          ; 0         ; 0         ; 258          ; 130          ; 258          ; 258          ; 128          ; 258          ; 130          ; 128          ; 258          ; 258          ; 258          ; 130          ; 258          ; 258          ; 258          ; 258          ; 258          ; 0         ; 258          ; 258          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; port_out_00[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_00[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_01[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_02[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_03[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_04[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_05[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_06[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_07[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_08[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_09[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_10[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_11[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_12[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_13[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_14[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_out_15[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_03[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_09[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_01[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_11[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_12[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_06[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_04[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_14[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_02[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_08[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_00[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_10[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_07[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_13[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_05[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; port_in_15[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                 ;
+-----------------+---------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                    ; Delay Added in ns ;
+-----------------+---------------------------------------------------------+-------------------+
; clock           ; cpu:cpu0|control_unit:control0|current_state.S_DECODE_3 ; 23.3              ;
; clock           ; clock                                                   ; 13.3              ;
+-----------------+---------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                         ;
+----------------------------------------------------------+--------------------------------------------------------+-------------------+
; Source Register                                          ; Destination Register                                   ; Delay Added in ns ;
+----------------------------------------------------------+--------------------------------------------------------+-------------------+
; cpu:cpu0|control_unit:control0|current_state.S_DECODE_3  ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 2.430             ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_IMM_5 ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|data_path:datapath0|CCR_Result[2]               ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|data_path:datapath0|CCR_Result[1]               ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|data_path:datapath0|IR[6]                       ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|control_unit:control0|current_state.S_STA_DIR_5 ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|data_path:datapath0|IR[7]                       ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|data_path:datapath0|IR[2]                       ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|data_path:datapath0|IR[5]                       ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|data_path:datapath0|IR[1]                       ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|data_path:datapath0|IR[4]                       ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_DIR_5 ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|data_path:datapath0|IR[3]                       ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|control_unit:control0|current_state.S_FETCH_1   ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|data_path:datapath0|IR[0]                       ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 1.118             ;
; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0   ; cpu:cpu0|control_unit:control0|MAR_Load                ; 1.031             ;
; cpu:cpu0|control_unit:control0|current_state.S_STA_DIR_7 ; memory:memory0|port_out_15[7]                          ; 1.001             ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_DIR_6 ; cpu:cpu0|control_unit:control0|MAR_Load                ; 0.920             ;
; cpu:cpu0|control_unit:control0|current_state.S_STA_DIR_6 ; cpu:cpu0|control_unit:control0|MAR_Load                ; 0.914             ;
; cpu:cpu0|control_unit:control0|current_state.S_FETCH_2   ; cpu:cpu0|data_path:datapath0|IR[6]                     ; 0.910             ;
; cpu:cpu0|control_unit:control0|current_state.S_BRA_6     ; memory:memory0|port_out_15[0]                          ; 0.776             ;
; cpu:cpu0|control_unit:control0|current_state.S_BEQ_6     ; memory:memory0|port_out_15[0]                          ; 0.776             ;
; cpu:cpu0|control_unit:control0|current_state.S_BCS_6     ; memory:memory0|port_out_15[0]                          ; 0.776             ;
; cpu:cpu0|control_unit:control0|current_state.S_BVS_6     ; memory:memory0|port_out_15[0]                          ; 0.776             ;
; cpu:cpu0|control_unit:control0|current_state.S_BMI_6     ; memory:memory0|port_out_15[0]                          ; 0.776             ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_DIR_7 ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.676             ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_IMM_6 ; cpu:cpu0|control_unit:control0|A_Load                  ; 0.556             ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_DIR_8 ; cpu:cpu0|control_unit:control0|A_Load                  ; 0.556             ;
; cpu:cpu0|data_path:datapath0|CCR_Result[0]               ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 0.481             ;
; cpu:cpu0|data_path:datapath0|CCR_Result[3]               ; cpu:cpu0|control_unit:control0|PC_Inc                  ; 0.481             ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_IMM_4 ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; cpu:cpu0|control_unit:control0|current_state.S_BRA_4     ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; cpu:cpu0|control_unit:control0|current_state.S_BRA_5     ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; cpu:cpu0|control_unit:control0|current_state.S_BEQ_4     ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; cpu:cpu0|control_unit:control0|current_state.S_BEQ_5     ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; cpu:cpu0|control_unit:control0|current_state.S_BCS_4     ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; cpu:cpu0|control_unit:control0|current_state.S_BCS_5     ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; cpu:cpu0|control_unit:control0|current_state.S_STA_DIR_4 ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; cpu:cpu0|control_unit:control0|current_state.S_BVS_4     ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; cpu:cpu0|control_unit:control0|current_state.S_BVS_5     ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; cpu:cpu0|control_unit:control0|current_state.S_BMI_4     ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; cpu:cpu0|control_unit:control0|current_state.S_BMI_5     ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; cpu:cpu0|control_unit:control0|current_state.S_LDA_DIR_4 ; cpu:cpu0|control_unit:control0|current_state.S_FETCH_0 ; 0.338             ;
; clock                                                    ; cpu:cpu0|data_path:datapath0|CCR_Result[1]             ; 0.332             ;
+----------------------------------------------------------+--------------------------------------------------------+-------------------+
Note: This table only shows the top 44 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "computer"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 258 pins of 258 total pins
    Info (169086): Pin port_out_00[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_00[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_01[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_02[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_03[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_04[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_05[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_06[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_07[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_08[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_09[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_10[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_11[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_12[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_13[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_14[7] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[0] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[1] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[2] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[3] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[4] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[5] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[6] not assigned to an exact location on the device
    Info (169086): Pin port_out_15[7] not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin port_in_09[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[0] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[7] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[6] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[5] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[4] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[3] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[2] not assigned to an exact location on the device
    Info (169086): Pin port_in_03[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_09[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_01[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_11[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_12[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_06[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_04[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_14[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_02[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_08[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_00[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_10[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_07[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_13[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_05[1] not assigned to an exact location on the device
    Info (169086): Pin port_in_15[1] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'computer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN G2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu:cpu0|data_path:datapath0|IR[0]
        Info (176357): Destination node cpu:cpu0|data_path:datapath0|IR[5]
        Info (176357): Destination node cpu:cpu0|data_path:datapath0|IR[7]
        Info (176357): Destination node cpu:cpu0|data_path:datapath0|IR[4]
        Info (176357): Destination node cpu:cpu0|data_path:datapath0|IR[6]
        Info (176357): Destination node cpu:cpu0|data_path:datapath0|IR[3]
        Info (176357): Destination node cpu:cpu0|data_path:datapath0|IR[1]
        Info (176357): Destination node cpu:cpu0|data_path:datapath0|CCR_Result[2]
        Info (176357): Destination node cpu:cpu0|data_path:datapath0|IR[2]
        Info (176357): Destination node cpu:cpu0|data_path:datapath0|CCR_Result[1]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node cpu:cpu0|control_unit:control0|Selector0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu:cpu0|control_unit:control0|comb~2
        Info (176357): Destination node cpu:cpu0|control_unit:control0|comb~3
        Info (176357): Destination node cpu:cpu0|control_unit:control0|comb~4
        Info (176357): Destination node cpu:cpu0|control_unit:control0|comb~5
        Info (176357): Destination node cpu:cpu0|control_unit:control0|comb~6
Info (176353): Automatically promoted node reset~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 256 (unused VREF, 2.5V VCCIO, 128 input, 128 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X10_Y20 to location X20_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.94 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/vidah/Desktop/Universidad_del_Cauca/Circuitos_Digitales_II/Proyectos/Entrega1/computer/output_files/computer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5164 megabytes
    Info: Processing ended: Wed Mar 31 09:09:31 2021
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/vidah/Desktop/Universidad_del_Cauca/Circuitos_Digitales_II/Proyectos/Entrega1/computer/output_files/computer.fit.smsg.


