<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
The file contains the information about resource utilization per module to be displayed in the summary report.
*******************************************************************************************-->
<modules>
<column_headers>
<data>Module name</data>
<data>SLE</data>
<data>CFG</data>
<data>ARI1</data>
<data>BUFFER</data>
<data>MACC_PA</data>
<data>RAM1K20</data>
<data>RAM64X12</data>
<data>GLOBAL</data>
<data>IO</data>
</column_headers>
<module>
<data>BaseDesign</data>
<data>2494</data>
<data>6418</data>
<data>1017</data>
<data>102</data>
<data>4</data>
<data>81</data>
<data>7</data>
<data>4</data>
<data>9</data>
<module>
<data>CORERESET_PF_C0</data>
<data>16</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORERESET_PF_C0_CORERESET_PF_C0_0_CORERESET_PF</data>
<data>16</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>CoreJTAGDebug_TRSTN_C0</data>
<data>17</data>
<data>109</data>
<data>0</data>
<data>102</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<module>
<data>COREJTAGDEBUG_Z1</data>
<data>17</data>
<data>109</data>
<data>0</data>
<data>102</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<module>
<data>COREJTAGDEBUG_UJ_JTAG_26s_0s_34s_85_0_0</data>
<data>17</data>
<data>106</data>
<data>0</data>
<data>68</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>corejtagdebug_bufd_34s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>34</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>corejtagdebug_bufd_34s_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>34</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>corejtagdebug_bufd_34s_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>34</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>CoreTimer_C0</data>
<data>118</data>
<data>89</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CoreTimer_32s_1s_19s_0s</data>
<data>118</data>
<data>89</data>
<data>44</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>MIV_ESS_C0</data>
<data>158</data>
<data>273</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MIV_APB3_Z4</data>
<data>0</data>
<data>81</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MIV_APB3_MUXPTOB3</data>
<data>0</data>
<data>71</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>MIV_ESS_C0_CoreGPIO_0_CoreGPIO_Z2</data>
<data>24</data>
<data>15</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>MIV_ESS_C0_CoreUARTapb_0_CoreUARTapb_Z3</data>
<data>114</data>
<data>138</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MIV_ESS_C0_CoreUARTapb_0_COREUART_0s_0s_0s_26s_0s_0s</data>
<data>90</data>
<data>107</data>
<data>19</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MIV_ESS_C0_CoreUARTapb_0_Clock_gen_0s_0s</data>
<data>19</data>
<data>10</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>MIV_ESS_C0_CoreUARTapb_0_Rx_async_0s_0s_0s_1s_2s_3s</data>
<data>41</data>
<data>69</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>MIV_ESS_C0_CoreUARTapb_0_Tx_async_0s_0s_0s_1s_2s_3s_4s_5s_6s</data>
<data>21</data>
<data>24</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_ESS_RESET_CTRL_26s_32768s_0s</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>MIV_PLIC_2s_26s_0s</data>
<data>19</data>
<data>39</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>apb_interface_0s_4096_8192_2097156</data>
<data>7</data>
<data>27</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>interrupt_claim_complete_2s_0s</data>
<data>6</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>interrupt_enable_register_0s</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>interrupt_enable_register_0s_0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>interrupt_pending_register_0s</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>interrupt_pending_register_0s_0</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>plic_gateway_0s</data>
<data>1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>plic_gateway_0s_0</data>
<data>1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>MIV_RV32_CFG1_C0</data>
<data>2107</data>
<data>5837</data>
<data>913</data>
<data>0</data>
<data>4</data>
<data>16</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>MIV_RV32_CFG1_C0_MIV_RV32_CFG1_C0_0_MIV_RV32_Z13</data>
<data>2107</data>
<data>5836</data>
<data>913</data>
<data>0</data>
<data>4</data>
<data>16</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_ipcore_Z11</data>
<data>2107</data>
<data>5836</data>
<data>913</data>
<data>0</data>
<data>4</data>
<data>16</data>
<data>7</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_hart_Z9</data>
<data>973</data>
<data>3715</data>
<data>711</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_expipe_Z8</data>
<data>731</data>
<data>3015</data>
<data>675</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_bcu</data>
<data>0</data>
<data>46</data>
<data>92</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_decode_1s_1s_0s</data>
<data>0</data>
<data>38</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_privarch_Z7</data>
<data>257</data>
<data>775</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_csr_decode_0s_1s_0s</data>
<data>0</data>
<data>67</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_2</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_3</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_4</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_0s_0s_6</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_12</data>
<data>1</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_12_0</data>
<data>1</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_7</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_9</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_9_0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_9_1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_9_2</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_9_3</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_9_4</data>
<data>1</data>
<data>406</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_30s_1s_536870913</data>
<data>30</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_31s_0s_0s</data>
<data>31</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_32s_0s_0s_0</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_32s_0s_0s_1</data>
<data>32</data>
<data>33</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_32s_1s_0_0</data>
<data>32</data>
<data>34</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_32s_1s_0_1</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_32s_1s_18446744071562067968</data>
<data>32</data>
<data>66</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_3s_1s_0s_0</data>
<data>3</data>
<data>5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_5s_1s_0</data>
<data>5</data>
<data>13</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_priv_irq_3s_0_0</data>
<data>4</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_irq_reg_0s</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_irq_reg_0s_0</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_irq_reg_0s_1</data>
<data>1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_irq_reg_0s_2</data>
<data>1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>miv_rv32_exu_1s_1s_1s_1s_2s_0s_0s_1_1_0</data>
<data>169</data>
<data>1047</data>
<data>551</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_mul_2s_18446744073709551615s</data>
<data>1</data>
<data>497</data>
<data>255</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_gpr_ram_0s_0_0s_32s</data>
<data>20</data>
<data>41</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_gpr_ram_array_32s_6s_32s</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_idecode_1_1s_1s_0s</data>
<data>0</data>
<data>1062</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_fetch_unit_32s_18446744071562067968_0s_3s_2s_3s_2s_2s_0s_1s_Z6</data>
<data>220</data>
<data>519</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_ifu_iab_32s_2s_3s_2s_0s</data>
<data>215</data>
<data>316</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_lsu_32s_2s_1s_2s_2s</data>
<data>22</data>
<data>181</data>
<data>4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_subsys_ahb_initiator_32s_0s_8s_0_1_2_4s_5</data>
<data>59</data>
<data>134</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_rr_pri_arb_2s_1s_1s_MIV_RV32_CFG1_C0_0</data>
<data>4</data>
<data>10</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_subsys_apb_initiator_32s_1s_1_0_1_2_3_4_5</data>
<data>115</data>
<data>164</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_rr_pri_arb_2s_1s_1s_MIV_RV32_CFG1_C0</data>
<data>4</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_subsys_debug_1s</data>
<data>664</data>
<data>1086</data>
<data>56</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_debug_dtm_jtag_1s</data>
<data>109</data>
<data>209</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_debug_du</data>
<data>379</data>
<data>778</data>
<data>56</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_debug_sba</data>
<data>166</data>
<data>709</data>
<data>56</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_debug_fifo_34s_1s_1s</data>
<data>80</data>
<data>45</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_debug_fifo_41s_1s_1s</data>
<data>96</data>
<data>54</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>miv_rv32_subsys_interconnect_Z10</data>
<data>63</data>
<data>426</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_buffer_11s_2s_1s_1s</data>
<data>33</data>
<data>32</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_buffer_6s_2s_1s_1s</data>
<data>21</data>
<data>12</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_subsys_regs_12s_0s_1s_0s_1_0s_50397384_7s_2s_1s</data>
<data>9</data>
<data>29</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_buffer_7s_2s_1s_1s</data>
<data>5</data>
<data>9</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s</data>
<data>1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_0</data>
<data>1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_csr_gpr_state_reg_1s_1s_0s_1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>miv_rv32_subsys_mtime_irq_1s_1s_100s_1s_33603580_33570820</data>
<data>176</data>
<data>132</data>
<data>146</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_subsys_tcm_Z12</data>
<data>57</data>
<data>145</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>miv_rv32_ram_singleport_addreg_8192_15s_32s_1s_4s_4s_0s</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>miv_rv32_rr_pri_arb_3s_1s_1s</data>
<data>3</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
<module>
<data>PF_CCC_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<module>
<data>PF_CCC_C0_PF_CCC_C0_0_PF_CCC</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_DPSRAM_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_DPSRAM_C0_PF_DPSRAM_C0_0_PF_DPSRAM</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_INIT_MONITOR_C0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_INIT_MONITOR_C0_PF_INIT_MONITOR_C0_0_PFSOC_INIT_MONITOR</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_SRAM_AHB_C0</data>
<data>40</data>
<data>91</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_SRAM_AHB_C0_COREAHBLSRAM_PF_0_COREAHBLSRAM_PF_Z14</data>
<data>40</data>
<data>37</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>PF_SRAM_AHB_C0_COREAHBLSRAM_PF_0_CoreAHBLSRAM_AHBLSram_Z15</data>
<data>40</data>
<data>37</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>PF_SRAM_AHB_C0_PF_TPSRAM_AHB_AXI_0_PF_TPSRAM</data>
<data>0</data>
<data>54</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>64</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>sram_test_module</data>
<data>38</data>
<data>18</data>
<data>41</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</modules>
