assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx >= 0) && (module_i2c_::next_state_rx <= 1) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RESPONSE ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_rx == 0) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_rd_en ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::state_tx == 0) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data >= 0) && (module_i2c_::count_receive_data <= 4095) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PCLK ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_tx == 0) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_rx == 0) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O_RX ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_timeout == 0) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_rx_data_in == 0) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data >= 0) && (module_i2c_::count_send_data <= 4095) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SCL ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx >= 0) && (module_i2c_::next_state_tx <= 1) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_wr_en ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT_RX ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::BR_CLK_O ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::PRESETn ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ENABLE_SDA ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 0) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 0) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 289404706) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 289404706) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 289404706) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 289404706) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 289404706) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3952931543)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3952931543)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3952931543)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3952931543)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3952931543)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3886117071)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3886117071)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3886117071)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3886117071)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3886117071)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 357233450) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 357233450) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 357233450) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 357233450) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 357233450) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 3869945037)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 3869945037)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 3869945037)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 3869945037)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 3869945037)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7961) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7961) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7961) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7961) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7961) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7950) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7950) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7950) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7950) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7950) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2135315966)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2135315966)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2135315966)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2135315966)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2135315966)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8376) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8376) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8376) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8376) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8376) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1956181481) && (module_i2c_::fifo_tx_data_out <= 3952931543)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2175218179) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2175218179) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2175218179) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2175218179) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2175218179) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 8187)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 8187)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 8187)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 8187)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 8187)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 2280065039)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1952183784)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2201641478) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 8051)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2201641478) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 8051)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 8051)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2201641478) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 8051)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2201641478) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2201641478) && (module_i2c_::fifo_tx_data_out <= 4282179326)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 8051)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 7855)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 7855)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 7855)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 7855)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 7855)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 7927)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 7927)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 7927)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 7927)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 7927)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 7802)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 7802)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 7802)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 7802)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 7802)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 1879319008)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 7717)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 7717)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 1879319008)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 1879319008)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 7717)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 7717)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 7717)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 1879319008)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 1879319008)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2470967334) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2470967334) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2470967334) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2470967334) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2470967334) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 1725147085)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 1725147085)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 1725147085)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 1725147085)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 1725147085)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2689909824) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2611445815) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2611445815) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2611445815) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2611445815) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2611445815) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1514765236)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2418686496) && (module_i2c_::fifo_tx_data_out <= 3952931543)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 1822949337)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10340) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10340) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10340) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10340) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10340) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5850) && (module_i2c_::DATA_CONFIG_REG <= 10349)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 12021)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5464) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5464) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5464) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5464) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5464) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12107) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11970) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12068) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5641) && (module_i2c_::TIMEOUT_TX <= 11166)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5641) && (module_i2c_::TIMEOUT_TX <= 11166)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5641) && (module_i2c_::TIMEOUT_TX <= 11166)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5641) && (module_i2c_::TIMEOUT_TX <= 11166)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5641) && (module_i2c_::TIMEOUT_TX <= 11166)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8051)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1037983611) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 3189757052)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3199208061) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3960)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 12020)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1)) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1033492859)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 5548)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 5548)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 5548)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 5548)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 5548)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11126) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11126) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11126) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11126) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11126) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3930)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 5346)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 5346)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 5346)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 5346)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 5346)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7841) && (module_i2c_::DATA_CONFIG_REG <= 11355)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5116) && (module_i2c_::DATA_CONFIG_REG <= 10255)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5116) && (module_i2c_::DATA_CONFIG_REG <= 10255)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5116) && (module_i2c_::DATA_CONFIG_REG <= 10255)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5116) && (module_i2c_::DATA_CONFIG_REG <= 10255)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5116) && (module_i2c_::DATA_CONFIG_REG <= 10255)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5008) && (module_i2c_::DATA_CONFIG_REG <= 10132)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5008) && (module_i2c_::DATA_CONFIG_REG <= 10132)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5008) && (module_i2c_::DATA_CONFIG_REG <= 10132)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5008) && (module_i2c_::DATA_CONFIG_REG <= 10132)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5008) && (module_i2c_::DATA_CONFIG_REG <= 10132)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 5349)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 5349)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 5349)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 5349)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 5349)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11260) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11260) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11260) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11260) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11260) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 15210)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468)) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4020) && (module_i2c_::TIMEOUT_TX <= 7902)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 10865)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3461) && (module_i2c_::DATA_CONFIG_REG <= 6817)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 5084)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 5084)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 5084)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 5084)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 5084)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 13652)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 13652)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494)) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8403) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7716) && (module_i2c_::TIMEOUT_TX <= 11954)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7716) && (module_i2c_::TIMEOUT_TX <= 11954)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7716) && (module_i2c_::TIMEOUT_TX <= 11954)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7716) && (module_i2c_::TIMEOUT_TX <= 11954)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7716) && (module_i2c_::TIMEOUT_TX <= 11954)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3505114273) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 2790)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2780009547) && (module_i2c_::fifo_tx_data_out <= 3498821281)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 2715)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4748) && (module_i2c_::DATA_CONFIG_REG <= 9377)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4748) && (module_i2c_::DATA_CONFIG_REG <= 9377)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4748) && (module_i2c_::DATA_CONFIG_REG <= 9377)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4748) && (module_i2c_::DATA_CONFIG_REG <= 9377)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4748) && (module_i2c_::DATA_CONFIG_REG <= 9377)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 10900)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2808) && (module_i2c_::DATA_CONFIG_REG <= 5554)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 4838)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 4838)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 4838)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 4838)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 4838)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 13744)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2828) && (module_i2c_::DATA_CONFIG_REG <= 5554)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 716337493) && (module_i2c_::fifo_tx_data_out <= 1404389799)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1)) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1)) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10894) && (module_i2c_::TIMEOUT_TX <= 13643)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1446968748) && (module_i2c_::fifo_tx_data_out <= 2664022077)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1446968748) && (module_i2c_::fifo_tx_data_out <= 2664022077)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1446968748) && (module_i2c_::fifo_tx_data_out <= 2664022077)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1446968748) && (module_i2c_::fifo_tx_data_out <= 2664022077)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1446968748) && (module_i2c_::fifo_tx_data_out <= 2664022077)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 684642641)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 10900)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 2808)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13699) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 13643)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 2748)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1527504310) && (module_i2c_::fifo_tx_data_out <= 2736712774)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1527504310) && (module_i2c_::fifo_tx_data_out <= 2736712774)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1527504310) && (module_i2c_::fifo_tx_data_out <= 2736712774)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1527504310) && (module_i2c_::fifo_tx_data_out <= 2736712774)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1527504310) && (module_i2c_::fifo_tx_data_out <= 2736712774)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3335) && (module_i2c_::TIMEOUT_TX <= 6150)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13699) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11417) && (module_i2c_::DATA_CONFIG_REG <= 13744)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1413874088) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 8236)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11985) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11985) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11985) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11985) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11985) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 8356)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2825) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9651) && (module_i2c_::TIMEOUT_TX <= 11925)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 4603)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 4603)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 4603)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 4603)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 4603)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 614412105)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 14050)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13672) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13672) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 8051)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2774732874)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8122) && (module_i2c_::TIMEOUT_TX <= 12082)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8122) && (module_i2c_::TIMEOUT_TX <= 12082)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8122) && (module_i2c_::TIMEOUT_TX <= 12082)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8122) && (module_i2c_::TIMEOUT_TX <= 12082)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8122) && (module_i2c_::TIMEOUT_TX <= 12082)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12107) && (module_i2c_::DATA_CONFIG_REG <= 14119)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2743) && (module_i2c_::TIMEOUT_TX <= 5307)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2736712774)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5331) && (module_i2c_::TIMEOUT_TX <= 7902)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12082) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12082) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12082) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12082) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12082) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9817) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2694473281)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2725137476) && (module_i2c_::fifo_tx_data_out <= 3274936454)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14165) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 14136)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12163) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12163) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12163) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12163) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12163) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12012) && (module_i2c_::TIMEOUT_TX <= 14184)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 11970)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2126777853)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 9641)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 9862)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 5976)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2874947670) && (module_i2c_::fifo_tx_data_out <= 3356201104)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 9760)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14208) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5997) && (module_i2c_::DATA_CONFIG_REG <= 8051)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 1963)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14119) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8409) && (module_i2c_::DATA_CONFIG_REG <= 10349)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7430) && (module_i2c_::TIMEOUT_TX <= 9216)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 12669)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 621099338) && (module_i2c_::fifo_tx_data_out <= 1164512650)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11970) && (module_i2c_::TIMEOUT_TX <= 13903)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3646) && (module_i2c_::DATA_CONFIG_REG <= 5554)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10114) && (module_i2c_::DATA_CONFIG_REG <= 12020)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 5779)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5850) && (module_i2c_::DATA_CONFIG_REG <= 7927)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7950) && (module_i2c_::DATA_CONFIG_REG <= 11840)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7950) && (module_i2c_::DATA_CONFIG_REG <= 11840)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7950) && (module_i2c_::DATA_CONFIG_REG <= 11840)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7950) && (module_i2c_::DATA_CONFIG_REG <= 11840)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7950) && (module_i2c_::DATA_CONFIG_REG <= 11840)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1815) && (module_i2c_::DATA_CONFIG_REG <= 3781)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9243) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 4045)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 4045)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 4045)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 4045)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 4045)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 10053)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1815) && (module_i2c_::DATA_CONFIG_REG <= 3781)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3504) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11515) && (module_i2c_::DATA_CONFIG_REG <= 13103)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 13468)) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1864) && (module_i2c_::TIMEOUT_TX <= 3725)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3287822471) && (module_i2c_::fifo_tx_data_out <= 3778172610)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1690) && (module_i2c_::TIMEOUT_TX <= 3459)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1705) && (module_i2c_::DATA_CONFIG_REG <= 3617)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 1833)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9152) && (module_i2c_::DATA_CONFIG_REG <= 10900)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8695) && (module_i2c_::DATA_CONFIG_REG <= 10349)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12763) && (module_i2c_::TIMEOUT_TX <= 14520)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3461) && (module_i2c_::DATA_CONFIG_REG <= 5295)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 14561)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5815) && (module_i2c_::DATA_CONFIG_REG <= 7740)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 9216)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2006) && (module_i2c_::TIMEOUT_TX <= 3868)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7841) && (module_i2c_::DATA_CONFIG_REG <= 9629)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13289) && (module_i2c_::DATA_CONFIG_REG <= 15210)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3896) && (module_i2c_::TIMEOUT_TX <= 5822)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 5157)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7855)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7855)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7855)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7855)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7855)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14559) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12701) && (module_i2c_::DATA_CONFIG_REG <= 14450)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9817) && (module_i2c_::DATA_CONFIG_REG <= 11466)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9653) && (module_i2c_::DATA_CONFIG_REG <= 13150)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9653) && (module_i2c_::DATA_CONFIG_REG <= 13150)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9653) && (module_i2c_::DATA_CONFIG_REG <= 13150)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9653) && (module_i2c_::DATA_CONFIG_REG <= 13150)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9653) && (module_i2c_::DATA_CONFIG_REG <= 13150)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1611) && (module_i2c_::DATA_CONFIG_REG <= 3392)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14576) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1171321739) && (module_i2c_::fifo_tx_data_out <= 1647358916)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14503) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3792607940) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5901) && (module_i2c_::TIMEOUT_TX <= 7902)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4838) && (module_i2c_::DATA_CONFIG_REG <= 6493)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 11082)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 7655)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14561) && (module_i2c_::TIMEOUT_TX <= 16334)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7379) && (module_i2c_::DATA_CONFIG_REG <= 9112)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7961) && (module_i2c_::TIMEOUT_TX <= 9494)) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1605) && (module_i2c_::TIMEOUT_TX <= 3175)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 8666)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1448) && (module_i2c_::TIMEOUT_TX <= 2986)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11126) && (module_i2c_::TIMEOUT_TX <= 12808)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5179) && (module_i2c_::DATA_CONFIG_REG <= 6897)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 12714)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1661495238) && (module_i2c_::fifo_tx_data_out <= 2117771260)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3359175824) && (module_i2c_::fifo_tx_data_out <= 3819867847)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9243) && (module_i2c_::TIMEOUT_TX <= 10659)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 7346)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 1779)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1361) && (module_i2c_::TIMEOUT_TX <= 2743)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 1667)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3828712648) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 1779)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 9760)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14722) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14722) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8110) && (module_i2c_::TIMEOUT_TX <= 9494)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3013) && (module_i2c_::TIMEOUT_TX <= 4683)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1939590631) && (module_i2c_::fifo_tx_data_out <= 2328759317)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 13217)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2780009547) && (module_i2c_::fifo_tx_data_out <= 3145882231)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1523785141) && (module_i2c_::fifo_tx_data_out <= 2414193183)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14722) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 1566)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1532) && (module_i2c_::DATA_CONFIG_REG <= 3121)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 1680)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3211) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9112) && (module_i2c_::DATA_CONFIG_REG <= 10473)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14827) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 7307)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2684047935)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 4768)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1260) && (module_i2c_::TIMEOUT_TX <= 2500)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13388) && (module_i2c_::TIMEOUT_TX <= 14805)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6527) && (module_i2c_::DATA_CONFIG_REG <= 8051)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 12515)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12107) && (module_i2c_::DATA_CONFIG_REG <= 13260)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3515593891) && (module_i2c_::fifo_tx_data_out <= 3886117071)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2342701591) && (module_i2c_::fifo_tx_data_out <= 2736712774)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12553) && (module_i2c_::TIMEOUT_TX <= 13927)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4735) && (module_i2c_::TIMEOUT_TX <= 6296)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2447914019) && (module_i2c_::fifo_tx_data_out <= 2852873812)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 1532)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7047) && (module_i2c_::DATA_CONFIG_REG <= 8412)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14886) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4787) && (module_i2c_::TIMEOUT_TX <= 6296)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10541) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1445) && (module_i2c_::DATA_CONFIG_REG <= 2927)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 1929491430)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3725)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3725)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3725)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3725)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3725)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 9063)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9112) && (module_i2c_::DATA_CONFIG_REG <= 10349)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 1480)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12107) && (module_i2c_::DATA_CONFIG_REG <= 13114)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 13330)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 1392)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3335) && (module_i2c_::TIMEOUT_TX <= 4831)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 7927)) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 1336)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 13001)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 1318)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 8236)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5075) && (module_i2c_::DATA_CONFIG_REG <= 6360)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 8751)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2790) && (module_i2c_::TIMEOUT_TX <= 4165)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4352) && (module_i2c_::DATA_CONFIG_REG <= 5554)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 8751)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13114) && (module_i2c_::DATA_CONFIG_REG <= 14672)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 1430)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13230) && (module_i2c_::DATA_CONFIG_REG <= 14672)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3894623952) && (module_i2c_::fifo_tx_data_out <= 4292353279)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 7032)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2956) && (module_i2c_::DATA_CONFIG_REG <= 4303)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 7902)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 4649)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2165) && (module_i2c_::TIMEOUT_TX <= 3355)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6374) && (module_i2c_::DATA_CONFIG_REG <= 7740)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1041) && (module_i2c_::TIMEOUT_TX <= 2155)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3164548217) && (module_i2c_::fifo_tx_data_out <= 3509564578)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13284) && (module_i2c_::DATA_CONFIG_REG <= 14672)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9646) && (module_i2c_::DATA_CONFIG_REG <= 12845)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9646) && (module_i2c_::DATA_CONFIG_REG <= 12845)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9646) && (module_i2c_::DATA_CONFIG_REG <= 12845)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9646) && (module_i2c_::DATA_CONFIG_REG <= 12845)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9646) && (module_i2c_::DATA_CONFIG_REG <= 12845)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 13927)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 15127) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8459) && (module_i2c_::DATA_CONFIG_REG <= 9690)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 1345)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6827) && (module_i2c_::TIMEOUT_TX <= 8079)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5037) && (module_i2c_::TIMEOUT_TX <= 6296)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9533) && (module_i2c_::DATA_CONFIG_REG <= 10673)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 10910)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8566) && (module_i2c_::DATA_CONFIG_REG <= 9703)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9703) && (module_i2c_::DATA_CONFIG_REG <= 10900)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4197) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8415) && (module_i2c_::TIMEOUT_TX <= 9494)) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 5035)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10712) && (module_i2c_::TIMEOUT_TX <= 11925)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9749) && (module_i2c_::DATA_CONFIG_REG <= 10900)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10037) && (module_i2c_::DATA_CONFIG_REG <= 13284)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10037) && (module_i2c_::DATA_CONFIG_REG <= 13284)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10037) && (module_i2c_::DATA_CONFIG_REG <= 13284)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10037) && (module_i2c_::DATA_CONFIG_REG <= 13284)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10037) && (module_i2c_::DATA_CONFIG_REG <= 13284)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 11568)) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 10553)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1392) && (module_i2c_::DATA_CONFIG_REG <= 2627)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10214) && (module_i2c_::DATA_CONFIG_REG <= 11355)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 1851633116)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 12020)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 14866)) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1041) && (module_i2c_::TIMEOUT_TX <= 2008)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 4987)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5535) && (module_i2c_::DATA_CONFIG_REG <= 6817)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 8051)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2447914019) && (module_i2c_::fifo_tx_data_out <= 2736712774)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12625) && (module_i2c_::DATA_CONFIG_REG <= 13744)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11597) && (module_i2c_::DATA_CONFIG_REG <= 12556)) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4415) && (module_i2c_::DATA_CONFIG_REG <= 5535)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8790) && (module_i2c_::TIMEOUT_TX <= 9862)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13974) && (module_i2c_::TIMEOUT_TX <= 15170)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3441) && (module_i2c_::TIMEOUT_TX <= 4552)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8790) && (module_i2c_::TIMEOUT_TX <= 9862)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2447914019) && (module_i2c_::fifo_tx_data_out <= 2774732874)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5208) && (module_i2c_::TIMEOUT_TX <= 6296)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2084) && (module_i2c_::TIMEOUT_TX <= 3175)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 15200) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3781)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3781)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3781)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3781)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3781)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10577) && (module_i2c_::TIMEOUT_TX <= 11625)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 1221)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4668) && (module_i2c_::DATA_CONFIG_REG <= 5779)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 9383)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2557) && (module_i2c_::TIMEOUT_TX <= 3725)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13051) && (module_i2c_::TIMEOUT_TX <= 14069)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 15233) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13032) && (module_i2c_::DATA_CONFIG_REG <= 14153)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13256) && (module_i2c_::TIMEOUT_TX <= 14233)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1336) && (module_i2c_::DATA_CONFIG_REG <= 2465)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7511) && (module_i2c_::DATA_CONFIG_REG <= 8513)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12082) && (module_i2c_::TIMEOUT_TX <= 13140)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7430) && (module_i2c_::TIMEOUT_TX <= 8403)) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1611) && (module_i2c_::DATA_CONFIG_REG <= 2540)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11656) && (module_i2c_::TIMEOUT_TX <= 12808)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14136) && (module_i2c_::TIMEOUT_TX <= 15209)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5815) && (module_i2c_::DATA_CONFIG_REG <= 6897)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9409) && (module_i2c_::DATA_CONFIG_REG <= 10349)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13974) && (module_i2c_::TIMEOUT_TX <= 15101)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15007) && (module_i2c_::DATA_CONFIG_REG <= 16055)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 3572)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 3572)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 3572)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 3572)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 3572)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12584) && (module_i2c_::DATA_CONFIG_REG <= 13468)) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 924) && (module_i2c_::TIMEOUT_TX <= 1833)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 13011)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 12738)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12625) && (module_i2c_::DATA_CONFIG_REG <= 13531)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10125) && (module_i2c_::TIMEOUT_TX <= 11047)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2689) && (module_i2c_::DATA_CONFIG_REG <= 3781)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4805) && (module_i2c_::DATA_CONFIG_REG <= 5763)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2152354304) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2146706943)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14277) && (module_i2c_::TIMEOUT_TX <= 15287)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9581) && (module_i2c_::DATA_CONFIG_REG <= 10448)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14217) && (module_i2c_::DATA_CONFIG_REG <= 15260)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 15320) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7430) && (module_i2c_::TIMEOUT_TX <= 8293)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 7655)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1864) && (module_i2c_::TIMEOUT_TX <= 2743)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10125) && (module_i2c_::TIMEOUT_TX <= 10910)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 12069)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8332) && (module_i2c_::TIMEOUT_TX <= 9195)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13150) && (module_i2c_::DATA_CONFIG_REG <= 14225)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8566) && (module_i2c_::DATA_CONFIG_REG <= 9511)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15296) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7574) && (module_i2c_::DATA_CONFIG_REG <= 8409)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14246) && (module_i2c_::DATA_CONFIG_REG <= 15296)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10214) && (module_i2c_::DATA_CONFIG_REG <= 13294)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10214) && (module_i2c_::DATA_CONFIG_REG <= 13294)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10214) && (module_i2c_::DATA_CONFIG_REG <= 13294)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10214) && (module_i2c_::DATA_CONFIG_REG <= 13294)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10214) && (module_i2c_::DATA_CONFIG_REG <= 13294)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12107) && (module_i2c_::DATA_CONFIG_REG <= 12776)) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5779) && (module_i2c_::DATA_CONFIG_REG <= 6758)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8403) && (module_i2c_::TIMEOUT_TX <= 9216)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 6752)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15324) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3335) && (module_i2c_::TIMEOUT_TX <= 4306)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10017) && (module_i2c_::DATA_CONFIG_REG <= 10900)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11015) && (module_i2c_::TIMEOUT_TX <= 11925)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10017) && (module_i2c_::DATA_CONFIG_REG <= 10900)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15392) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 4140)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5240) && (module_i2c_::TIMEOUT_TX <= 6150)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11015) && (module_i2c_::TIMEOUT_TX <= 11873)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 4748)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15392) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 6546)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 13643)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 15441) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9216) && (module_i2c_::TIMEOUT_TX <= 10096)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 1000)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 4639)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12759) && (module_i2c_::DATA_CONFIG_REG <= 13540)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 12625)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9243) && (module_i2c_::TIMEOUT_TX <= 10096)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7476) && (module_i2c_::DATA_CONFIG_REG <= 8236)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 6527)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 1000)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10238) && (module_i2c_::TIMEOUT_TX <= 10910)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 8926)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9152) && (module_i2c_::DATA_CONFIG_REG <= 9942)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9152) && (module_i2c_::DATA_CONFIG_REG <= 9942)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6576) && (module_i2c_::TIMEOUT_TX <= 7655)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5947) && (module_i2c_::DATA_CONFIG_REG <= 6817)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2790) && (module_i2c_::TIMEOUT_TX <= 3725)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 6576)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6841)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6841)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6841)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6841)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6841)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 6539)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14559) && (module_i2c_::TIMEOUT_TX <= 15397)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13699) && (module_i2c_::TIMEOUT_TX <= 14520)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6802) && (module_i2c_::DATA_CONFIG_REG <= 7740)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 7655)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 14432)) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11257) && (module_i2c_::DATA_CONFIG_REG <= 12020)) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 8356)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3616) && (module_i2c_::TIMEOUT_TX <= 7456)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3616) && (module_i2c_::TIMEOUT_TX <= 7456)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3616) && (module_i2c_::TIMEOUT_TX <= 7456)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3616) && (module_i2c_::TIMEOUT_TX <= 7456)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3616) && (module_i2c_::TIMEOUT_TX <= 7456)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14450) && (module_i2c_::DATA_CONFIG_REG <= 15342)) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4165) && (module_i2c_::TIMEOUT_TX <= 5154)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 11222)) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11925) && (module_i2c_::TIMEOUT_TX <= 12808)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2228) && (module_i2c_::TIMEOUT_TX <= 2930)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 3960)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3461) && (module_i2c_::DATA_CONFIG_REG <= 4291)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7609) && (module_i2c_::DATA_CONFIG_REG <= 8236)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 884)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9817) && (module_i2c_::DATA_CONFIG_REG <= 10473)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 8513)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14503) && (module_i2c_::DATA_CONFIG_REG <= 15342)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 9112)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4228) && (module_i2c_::TIMEOUT_TX <= 8052)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4228) && (module_i2c_::TIMEOUT_TX <= 8052)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4228) && (module_i2c_::TIMEOUT_TX <= 8052)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4228) && (module_i2c_::TIMEOUT_TX <= 8052)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4228) && (module_i2c_::TIMEOUT_TX <= 8052)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4603) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 6441)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 7307)) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 700) && (module_i2c_::DATA_CONFIG_REG <= 1532)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4683) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12808) && (module_i2c_::DATA_CONFIG_REG <= 13468)) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8995)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 773)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13582) && (module_i2c_::DATA_CONFIG_REG <= 14450)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 10206)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 15624) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6539) && (module_i2c_::DATA_CONFIG_REG <= 7379)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2501) && (module_i2c_::DATA_CONFIG_REG <= 3392)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9749) && (module_i2c_::DATA_CONFIG_REG <= 10349)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13523) && (module_i2c_::TIMEOUT_TX <= 14184)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 875) && (module_i2c_::TIMEOUT_TX <= 1545)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 8391)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6571) && (module_i2c_::DATA_CONFIG_REG <= 7476)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 6296)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 648) && (module_i2c_::DATA_CONFIG_REG <= 1392)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7511) && (module_i2c_::DATA_CONFIG_REG <= 8051)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9758) && (module_i2c_::DATA_CONFIG_REG <= 10349)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14208) && (module_i2c_::TIMEOUT_TX <= 14905)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8926)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8352) && (module_i2c_::DATA_CONFIG_REG <= 8995)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14432) && (module_i2c_::DATA_CONFIG_REG <= 15210)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12625) && (module_i2c_::DATA_CONFIG_REG <= 13260)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3809) && (module_i2c_::TIMEOUT_TX <= 4416)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4946) && (module_i2c_::DATA_CONFIG_REG <= 5535)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8973) && (module_i2c_::DATA_CONFIG_REG <= 9703)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2966) && (module_i2c_::TIMEOUT_TX <= 3725)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9063) && (module_i2c_::DATA_CONFIG_REG <= 9760)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10541) && (module_i2c_::DATA_CONFIG_REG <= 11222)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11257) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6468) && (module_i2c_::TIMEOUT_TX <= 7307)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 11946)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4020) && (module_i2c_::TIMEOUT_TX <= 4787)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 13476)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6862) && (module_i2c_::DATA_CONFIG_REG <= 10176)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6862) && (module_i2c_::DATA_CONFIG_REG <= 10176)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6862) && (module_i2c_::DATA_CONFIG_REG <= 10176)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6862) && (module_i2c_::DATA_CONFIG_REG <= 10176)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6862) && (module_i2c_::DATA_CONFIG_REG <= 10176)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4831) && (module_i2c_::TIMEOUT_TX <= 5580)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1566) && (module_i2c_::TIMEOUT_TX <= 2168)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11323) && (module_i2c_::DATA_CONFIG_REG <= 11882)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5154) && (module_i2c_::TIMEOUT_TX <= 5770)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 648)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2610) && (module_i2c_::DATA_CONFIG_REG <= 3392)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9112) && (module_i2c_::DATA_CONFIG_REG <= 9749)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9063) && (module_i2c_::DATA_CONFIG_REG <= 9703)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8409) && (module_i2c_::DATA_CONFIG_REG <= 9112)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5850) && (module_i2c_::DATA_CONFIG_REG <= 6447)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5208) && (module_i2c_::TIMEOUT_TX <= 5770)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 615)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 8338)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2120) && (module_i2c_::DATA_CONFIG_REG <= 2730)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14933) && (module_i2c_::TIMEOUT_TX <= 15597)) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10673) && (module_i2c_::DATA_CONFIG_REG <= 11264)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1445) && (module_i2c_::DATA_CONFIG_REG <= 2073)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7841) && (module_i2c_::DATA_CONFIG_REG <= 8370)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3236)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3236)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3236)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3236)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3236)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 8236)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10114) && (module_i2c_::DATA_CONFIG_REG <= 10647)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9581) && (module_i2c_::DATA_CONFIG_REG <= 10053)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4523) && (module_i2c_::TIMEOUT_TX <= 5240)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8566) && (module_i2c_::DATA_CONFIG_REG <= 9063)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6481) && (module_i2c_::DATA_CONFIG_REG <= 9834)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6481) && (module_i2c_::DATA_CONFIG_REG <= 9834)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6481) && (module_i2c_::DATA_CONFIG_REG <= 9834)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6481) && (module_i2c_::DATA_CONFIG_REG <= 9834)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6481) && (module_i2c_::DATA_CONFIG_REG <= 9834)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2748) && (module_i2c_::DATA_CONFIG_REG <= 3392)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5667) && (module_i2c_::TIMEOUT_TX <= 6150)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 3768)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 7574)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5791) && (module_i2c_::TIMEOUT_TX <= 6296)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4474) && (module_i2c_::TIMEOUT_TX <= 5125)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4137) && (module_i2c_::TIMEOUT_TX <= 4603)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8973) && (module_i2c_::DATA_CONFIG_REG <= 9533)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3669) && (module_i2c_::TIMEOUT_TX <= 4101)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3369) && (module_i2c_::DATA_CONFIG_REG <= 6481)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3369) && (module_i2c_::DATA_CONFIG_REG <= 6481)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3369) && (module_i2c_::DATA_CONFIG_REG <= 6481)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3369) && (module_i2c_::DATA_CONFIG_REG <= 6481)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3369) && (module_i2c_::DATA_CONFIG_REG <= 6481)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 7476)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 3646)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14842) && (module_i2c_::DATA_CONFIG_REG <= 15210)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3392)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3392)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3392)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3392)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3392)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4255) && (module_i2c_::DATA_CONFIG_REG <= 4577)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4639) && (module_i2c_::TIMEOUT_TX <= 5154)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 8513)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12971) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12971) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12971) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12971) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12971) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 12220)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10214) && (module_i2c_::DATA_CONFIG_REG <= 10448)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13289) && (module_i2c_::DATA_CONFIG_REG <= 13531)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3316)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3316)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3316)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3316)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3316)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3461) && (module_i2c_::DATA_CONFIG_REG <= 3667)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2082364408) && (module_i2c_::fifo_tx_data_out <= 2146706943)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 (module_i2c_::DATA_CONFIG_REG >= 819) && (module_i2c_::DATA_CONFIG_REG <= 6328)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13531) && (module_i2c_::DATA_CONFIG_REG <= 13744)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481) && module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11015) && (module_i2c_::TIMEOUT_TX <= 16355) ##4 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481) && module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7609) && (module_i2c_::DATA_CONFIG_REG <= 11794) ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2664022077)) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2664022077)) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::TIMEOUT_TX >= 1731) && (module_i2c_::TIMEOUT_TX <= 2651) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2245496331) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::fifo_tx_data_out >= 1485721521) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1841557467) ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 2205) && (module_i2c_::DATA_CONFIG_REG <= 2540)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 (module_i2c_::DATA_CONFIG_REG >= 10900) && (module_i2c_::DATA_CONFIG_REG <= 11457)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2488) && (module_i2c_::TIMEOUT_TX <= 3033) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##1 (module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 10390) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2104822266) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##3 (module_i2c_::DATA_CONFIG_REG >= 11134) && (module_i2c_::DATA_CONFIG_REG <= 11946)) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9581) && (module_i2c_::DATA_CONFIG_REG <= 9629)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 (module_i2c_::DATA_CONFIG_REG >= 515) && (module_i2c_::DATA_CONFIG_REG <= 2120)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13371) && (module_i2c_::DATA_CONFIG_REG <= 15670) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::DATA_CONFIG_REG >= 2406) && (module_i2c_::DATA_CONFIG_REG <= 3476) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 2418) && (module_i2c_::TIMEOUT_TX <= 3639) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1841557467) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##3 (module_i2c_::TIMEOUT_TX >= 16022) && (module_i2c_::TIMEOUT_TX <= 16196) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::TIMEOUT_TX >= 10640) && (module_i2c_::TIMEOUT_TX <= 11592) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 2140) && (module_i2c_::TIMEOUT_TX <= 2616) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::fifo_tx_data_out >= 2134161918) && (module_i2c_::fifo_tx_data_out <= 2566794801) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 2873) && (module_i2c_::TIMEOUT_TX <= 3529) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12338) && (module_i2c_::TIMEOUT_TX <= 12808) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2052327924)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::fifo_tx_data_out >= 3733858493) && (module_i2c_::fifo_tx_data_out <= 4064999652)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2847490643) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8122) && (module_i2c_::TIMEOUT_TX <= 8162) && (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##1 (module_i2c_::DATA_CONFIG_REG >= 4020) && (module_i2c_::DATA_CONFIG_REG <= 4619) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14870) && (module_i2c_::TIMEOUT_TX <= 15323) && (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::fifo_tx_data_out >= 4030340320) && (module_i2c_::fifo_tx_data_out <= 4088107239) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::TIMEOUT_TX >= 8928) && (module_i2c_::TIMEOUT_TX <= 9928) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##1 (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 8731) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13371) && (module_i2c_::DATA_CONFIG_REG <= 14999) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##1 (module_i2c_::TIMEOUT_TX >= 9192) && (module_i2c_::TIMEOUT_TX <= 9328) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::fifo_tx_data_out >= 224424218) && (module_i2c_::fifo_tx_data_out <= 290979106)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5519) && (module_i2c_::DATA_CONFIG_REG <= 5850) && (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2743) && (module_i2c_::TIMEOUT_TX <= 3459) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##2 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##3 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1448) && (module_i2c_::TIMEOUT_TX <= 1752) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3608) && (module_i2c_::DATA_CONFIG_REG <= 7511) ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##3 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13558) && (module_i2c_::TIMEOUT_TX <= 15240) && (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3572) && (module_i2c_::TIMEOUT_TX <= 4282) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 428) && (module_i2c_::DATA_CONFIG_REG <= 648) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::DATA_CONFIG_REG >= 15670) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::DATA_CONFIG_REG >= 15670) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::fifo_tx_data_out >= 2624448056) && (module_i2c_::fifo_tx_data_out <= 2664022077)) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::fifo_tx_data_out >= 2624448056) && (module_i2c_::fifo_tx_data_out <= 2664022077)) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::DATA_CONFIG_REG >= 4748) && (module_i2c_::DATA_CONFIG_REG <= 7177) ##2 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::TIMEOUT_TX >= 957) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::DATA_CONFIG_REG >= 4748) && (module_i2c_::DATA_CONFIG_REG <= 7177) ##2 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::TIMEOUT_TX >= 957) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##1 (module_i2c_::DATA_CONFIG_REG >= 7846) && (module_i2c_::DATA_CONFIG_REG <= 7960) ##2 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##3 !module_i2c_::SDA && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128) && module_i2c_::SCL) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128) && (module_i2c_::next_state_tx == 1)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##3 !module_i2c_::SDA && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1218) && (module_i2c_::DATA_CONFIG_REG <= 1939) && (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 1840057819)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 (module_i2c_::DATA_CONFIG_REG >= 515) && (module_i2c_::DATA_CONFIG_REG <= 1015)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2352704536) && (module_i2c_::fifo_tx_data_out <= 2356224536) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##3 (module_i2c_::fifo_tx_data_out >= 2052327924) && (module_i2c_::fifo_tx_data_out <= 2082364408)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::TIMEOUT_TX >= 2240) && (module_i2c_::TIMEOUT_TX <= 2651) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::DATA_CONFIG_REG >= 4216) && (module_i2c_::DATA_CONFIG_REG <= 4415) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10336) && (module_i2c_::DATA_CONFIG_REG <= 10347) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::TIMEOUT_TX >= 5525) && (module_i2c_::TIMEOUT_TX <= 6022) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2368009754) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 603) && (module_i2c_::TIMEOUT_TX <= 1430) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::DATA_CONFIG_REG >= 2915) && (module_i2c_::DATA_CONFIG_REG <= 3476) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 3300) && (module_i2c_::TIMEOUT_TX <= 3639) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::TIMEOUT_TX >= 6730) && (module_i2c_::TIMEOUT_TX <= 10512) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4129) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1390137253) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##4 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1523785141) && (module_i2c_::fifo_tx_data_out <= 1599339454) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 !module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##1 (module_i2c_::TIMEOUT_TX >= 7104) && (module_i2c_::TIMEOUT_TX <= 15739) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##1 module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 !module_i2c_::SDA && (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 !module_i2c_::RX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##1 !module_i2c_::TX_EMPTY ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 (module_i2c_::fifo_tx_data_out >= 2051766260) && (module_i2c_::fifo_tx_data_out <= 3695380664)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##2 module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##2 !module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 !module_i2c_::SCL && (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) && (module_i2c_::next_state_tx == 0) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##2 !module_i2c_::ERROR ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##1 module_i2c_::fifo_rx_f_empty ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##1 !module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::TIMEOUT_TX >= 87) && (module_i2c_::TIMEOUT_TX <= 14933) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3739) && (module_i2c_::DATA_CONFIG_REG <= 7637) ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1976061931) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::TIMEOUT_TX >= 3109) && (module_i2c_::TIMEOUT_TX <= 3868) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12947) && (module_i2c_::DATA_CONFIG_REG <= 16353) ##4 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2245496331) && (module_i2c_::fifo_tx_data_out <= 2246770699) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14169) && (module_i2c_::TIMEOUT_TX <= 16350) ##2 (module_i2c_::TIMEOUT_TX >= 1754) && (module_i2c_::TIMEOUT_TX <= 1963) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14169) && (module_i2c_::TIMEOUT_TX <= 16350) ##1 (module_i2c_::TIMEOUT_TX >= 9623) && (module_i2c_::TIMEOUT_TX <= 9651) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12844) && (module_i2c_::DATA_CONFIG_REG <= 16314) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::fifo_tx_data_out >= 54150406) && (module_i2c_::fifo_tx_data_out <= 451150645) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 1971381739) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 11204) && (module_i2c_::DATA_CONFIG_REG <= 11778) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13217) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::fifo_tx_data_out >= 2134161918) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 9581) && (module_i2c_::DATA_CONFIG_REG <= 10214) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 5139) && (module_i2c_::DATA_CONFIG_REG <= 5498) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) && module_i2c_::fifo_rx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8998) && (module_i2c_::TIMEOUT_TX <= 15538) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::fifo_tx_data_out >= 2234594314) && (module_i2c_::fifo_tx_data_out <= 2348539415) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 !module_i2c_::SCL && (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##1 !module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 !module_i2c_::SDA && (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##1 !module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3689) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 !module_i2c_::TX_EMPTY && (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##1 (module_i2c_::TIMEOUT_TX >= 6020) && (module_i2c_::TIMEOUT_TX <= 12714) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##1 !module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 !module_i2c_::fifo_tx_f_empty && (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 (module_i2c_::fifo_tx_data_out >= 2664022077) && (module_i2c_::fifo_tx_data_out <= 3524674212)) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##1 (module_i2c_::fifo_tx_data_out >= 1879319008) && (module_i2c_::fifo_tx_data_out <= 3315687563) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) && (module_i2c_::next_state_rx == 0) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 9991) && (module_i2c_::TIMEOUT_TX <= 10037) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12338) && (module_i2c_::TIMEOUT_TX <= 12397) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2426) && (module_i2c_::DATA_CONFIG_REG <= 2927) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2616) && (module_i2c_::TIMEOUT_TX <= 3033) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10862) && (module_i2c_::TIMEOUT_TX <= 10894) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8998) && (module_i2c_::TIMEOUT_TX <= 11873) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::DATA_CONFIG_REG >= 1193) && (module_i2c_::DATA_CONFIG_REG <= 3001) && (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300) && module_i2c_::SCL) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 !module_i2c_::fifo_rx_f_empty && (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 !module_i2c_::ERROR && (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300) && (module_i2c_::fifo_tx_data_out >= 491400506) && (module_i2c_::fifo_tx_data_out <= 2909236314)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300) && module_i2c_::fifo_tx_f_full) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 15739) && (module_i2c_::TIMEOUT_TX <= 15781)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::fifo_tx_data_out >= 1698384330) && (module_i2c_::fifo_tx_data_out <= 1720211917)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300) && module_i2c_::SDA) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3316) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 !module_i2c_::fifo_rx_f_full && (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 4059) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 !module_i2c_::RX_EMPTY && (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5349) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 10715) && (module_i2c_::TIMEOUT_TX <= 10738)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3939925205) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6722) && (module_i2c_::TIMEOUT_TX <= 11126) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) && module_i2c_::ERROR ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) && module_i2c_::fifo_rx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 1239)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3355) && (module_i2c_::DATA_CONFIG_REG <= 6758) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7841) && (module_i2c_::DATA_CONFIG_REG <= 7846) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::next_state_tx == 1) ##2 !module_i2c_::TX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13260) && (module_i2c_::DATA_CONFIG_REG <= 13289) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 8643) && (module_i2c_::DATA_CONFIG_REG <= 9193)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##2 (module_i2c_::TIMEOUT_TX >= 6925) && (module_i2c_::TIMEOUT_TX <= 8456) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::TIMEOUT_TX >= 8928) && (module_i2c_::TIMEOUT_TX <= 9216) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::fifo_tx_data_out >= 4030340320) && (module_i2c_::fifo_tx_data_out <= 4038270177) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::fifo_tx_data_out >= 1626008513) && (module_i2c_::fifo_tx_data_out <= 1673004487) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::DATA_CONFIG_REG >= 13825) && (module_i2c_::DATA_CONFIG_REG <= 14023) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::DATA_CONFIG_REG >= 1747) && (module_i2c_::DATA_CONFIG_REG <= 1955) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13903) && (module_i2c_::TIMEOUT_TX <= 14561) && (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12328) && (module_i2c_::DATA_CONFIG_REG <= 12451) && (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::TIMEOUT_TX >= 739) && (module_i2c_::TIMEOUT_TX <= 8928) ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##3 (module_i2c_::DATA_CONFIG_REG >= 11622) && (module_i2c_::DATA_CONFIG_REG <= 11946)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13924) && (module_i2c_::DATA_CONFIG_REG <= 14999) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8669) && (module_i2c_::TIMEOUT_TX <= 9928) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3933) && (module_i2c_::TIMEOUT_TX <= 4523) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::TIMEOUT_TX >= 7089) && (module_i2c_::TIMEOUT_TX <= 10125) ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::TIMEOUT_TX >= 7089) && (module_i2c_::TIMEOUT_TX <= 11074) ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4059) && (module_i2c_::DATA_CONFIG_REG <= 8187) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::next_state_rx == 0) ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7845) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::DATA_CONFIG_REG >= 12146) && (module_i2c_::DATA_CONFIG_REG <= 12813) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 361442091) && (module_i2c_::fifo_tx_data_out <= 1795169238) ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 361442091) && (module_i2c_::fifo_tx_data_out <= 1647358916) ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##1 (module_i2c_::TIMEOUT_TX >= 9641) && (module_i2c_::TIMEOUT_TX <= 9737) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 3053511276) && (module_i2c_::fifo_tx_data_out <= 3222789760) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) && (module_i2c_::next_state_rx == 0) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##1 (module_i2c_::TIMEOUT_TX >= 11592) && (module_i2c_::TIMEOUT_TX <= 11656) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 (module_i2c_::fifo_tx_data_out >= 2731496005) && (module_i2c_::fifo_tx_data_out <= 3116206707)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 (module_i2c_::DATA_CONFIG_REG >= 11134) && (module_i2c_::DATA_CONFIG_REG <= 12845)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 2413) && (module_i2c_::DATA_CONFIG_REG <= 2883) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##1 (module_i2c_::TIMEOUT_TX >= 13399) && (module_i2c_::TIMEOUT_TX <= 13444) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##1 (module_i2c_::TIMEOUT_TX >= 4137) && (module_i2c_::TIMEOUT_TX <= 4228) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##1 (module_i2c_::TIMEOUT_TX >= 14493) && (module_i2c_::TIMEOUT_TX <= 14629) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::TIMEOUT_TX >= 13838) && (module_i2c_::TIMEOUT_TX <= 13994) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) && (module_i2c_::TIMEOUT_TX >= 6276) && (module_i2c_::TIMEOUT_TX <= 13994) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::TIMEOUT_TX >= 739) && (module_i2c_::TIMEOUT_TX <= 15355) ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 !module_i2c_::ERROR) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 !module_i2c_::fifo_tx_f_full && (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 !module_i2c_::fifo_rx_f_full && (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 !module_i2c_::fifo_tx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) && (module_i2c_::fifo_tx_data_out >= 1258351510) && (module_i2c_::fifo_tx_data_out <= 2736168006) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) && module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2160569345) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 (module_i2c_::DATA_CONFIG_REG >= 10900) && (module_i2c_::DATA_CONFIG_REG <= 10989)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627) && (module_i2c_::next_state_rx == 0)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 12370) && (module_i2c_::DATA_CONFIG_REG <= 12482)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::fifo_tx_data_out >= 2906114650) && (module_i2c_::fifo_tx_data_out <= 2958853728)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) && (module_i2c_::next_state_tx == 0) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627) && module_i2c_::ERROR) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 (module_i2c_::DATA_CONFIG_REG >= 11398) && (module_i2c_::DATA_CONFIG_REG <= 11457)) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2087561720) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::DATA_CONFIG_REG >= 12961) && (module_i2c_::DATA_CONFIG_REG <= 13001) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2182073860) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2134161918) && (module_i2c_::fifo_tx_data_out <= 2135315966) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2104822266) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::TIMEOUT_TX >= 1345) && (module_i2c_::TIMEOUT_TX <= 1522) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5349) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5724) && (module_i2c_::DATA_CONFIG_REG <= 5850) && (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2280065039) && (module_i2c_::fifo_tx_data_out <= 2284041232) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5311) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5349) ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2227289097) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2050941940) && (module_i2c_::fifo_tx_data_out <= 2051766260) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1609) && (module_i2c_::TIMEOUT_TX <= 3572) && (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 361442091) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1841557467) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3299) && (module_i2c_::DATA_CONFIG_REG <= 6640) ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9641) && (module_i2c_::TIMEOUT_TX <= 12163) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 2833764945) ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 (module_i2c_::next_state_rx == 1)) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2018568688) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9641) && (module_i2c_::TIMEOUT_TX <= 15538) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7177) && (module_i2c_::DATA_CONFIG_REG <= 7346) && (module_i2c_::TIMEOUT_TX >= 14169) && (module_i2c_::TIMEOUT_TX <= 16350) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14629) && (module_i2c_::TIMEOUT_TX <= 14631) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 (module_i2c_::TIMEOUT_TX >= 6929) && (module_i2c_::TIMEOUT_TX <= 8149) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8391) && (module_i2c_::DATA_CONFIG_REG <= 8621) && (module_i2c_::TIMEOUT_TX >= 14169) && (module_i2c_::TIMEOUT_TX <= 16350) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6035) && (module_i2c_::DATA_CONFIG_REG <= 6085) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##1 (module_i2c_::TIMEOUT_TX >= 10245) && (module_i2c_::TIMEOUT_TX <= 10390) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 (module_i2c_::TIMEOUT_TX >= 4552) && (module_i2c_::TIMEOUT_TX <= 5154)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##1 (module_i2c_::DATA_CONFIG_REG >= 2262) && (module_i2c_::DATA_CONFIG_REG <= 3316) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14827) && (module_i2c_::TIMEOUT_TX <= 15240) && (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##1 (module_i2c_::fifo_tx_data_out >= 224542490) && (module_i2c_::fifo_tx_data_out <= 475177784) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11407) && (module_i2c_::DATA_CONFIG_REG <= 13371) && (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1789220309) && (module_i2c_::fifo_tx_data_out <= 1791280597) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5763) && (module_i2c_::DATA_CONFIG_REG <= 5902) && (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1448712108) && (module_i2c_::fifo_tx_data_out <= 2152354304) ##4 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##1 (module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 10096) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) && module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) && (module_i2c_::fifo_tx_data_out >= 1776491987) && (module_i2c_::fifo_tx_data_out <= 3984120026) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 132178191) && (module_i2c_::fifo_tx_data_out <= 591097670)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 !module_i2c_::fifo_tx_f_full && (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 934) && (module_i2c_::DATA_CONFIG_REG <= 11035)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::DATA_CONFIG_REG >= 1179) && (module_i2c_::DATA_CONFIG_REG <= 12468) && (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) && module_i2c_::TX_EMPTY ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2414193183) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) && module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317) && (module_i2c_::fifo_tx_data_out >= 3661378228) && (module_i2c_::fifo_tx_data_out <= 3876289742)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317) && module_i2c_::fifo_tx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 !module_i2c_::fifo_rx_f_full && (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 !module_i2c_::fifo_rx_f_empty && (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 !module_i2c_::RX_EMPTY && (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) && module_i2c_::fifo_tx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2423) && (module_i2c_::DATA_CONFIG_REG <= 2689) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 2624448056) && (module_i2c_::fifo_tx_data_out <= 3399697557)) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 !module_i2c_::fifo_tx_f_full) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 (module_i2c_::DATA_CONFIG_REG >= 5997) && (module_i2c_::DATA_CONFIG_REG <= 13453)) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 (module_i2c_::next_state_rx == 0)) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 (module_i2c_::DATA_CONFIG_REG >= 5997) && (module_i2c_::DATA_CONFIG_REG <= 13453)) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 !module_i2c_::fifo_tx_f_full) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 (module_i2c_::next_state_rx == 0)) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 2624448056) && (module_i2c_::fifo_tx_data_out <= 3399697557)) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::TIMEOUT_TX >= 750) && (module_i2c_::TIMEOUT_TX <= 5770) && module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::TIMEOUT_TX >= 750) && (module_i2c_::TIMEOUT_TX <= 5770) && module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3236) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::DATA_CONFIG_REG >= 15785) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::DATA_CONFIG_REG >= 15785) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2087561720) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::DATA_CONFIG_REG >= 15670) && (module_i2c_::DATA_CONFIG_REG <= 15785) ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::DATA_CONFIG_REG >= 15670) && (module_i2c_::DATA_CONFIG_REG <= 15785) ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2082364408) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2082364408) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2087561720) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8004) && (module_i2c_::TIMEOUT_TX <= 8162) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14573) && (module_i2c_::DATA_CONFIG_REG <= 14987) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::fifo_tx_data_out >= 2914511963) && (module_i2c_::fifo_tx_data_out <= 3145882231) ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2082364408) && (module_i2c_::fifo_tx_data_out <= 2087561720) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::DATA_CONFIG_REG >= 11532) && (module_i2c_::DATA_CONFIG_REG <= 12254) ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::TIMEOUT_TX >= 957) && (module_i2c_::TIMEOUT_TX <= 6987) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::fifo_tx_data_out >= 2914511963) && (module_i2c_::fifo_tx_data_out <= 3145882231) ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13759) && (module_i2c_::DATA_CONFIG_REG <= 13924) && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::TIMEOUT_TX >= 957) && (module_i2c_::TIMEOUT_TX <= 6987) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2082364408) && (module_i2c_::fifo_tx_data_out <= 2087561720) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11329) && (module_i2c_::DATA_CONFIG_REG <= 11348) && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10255) && (module_i2c_::DATA_CONFIG_REG <= 10472) && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::TIMEOUT_TX >= 6539) && (module_i2c_::TIMEOUT_TX <= 7039) ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2414193183) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8004) && (module_i2c_::TIMEOUT_TX <= 8162) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::DATA_CONFIG_REG >= 11532) && (module_i2c_::DATA_CONFIG_REG <= 12254) ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::TIMEOUT_TX >= 6539) && (module_i2c_::TIMEOUT_TX <= 7039) ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14573) && (module_i2c_::DATA_CONFIG_REG <= 14987) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2320) && (module_i2c_::TIMEOUT_TX <= 3033) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2398556701) && (module_i2c_::fifo_tx_data_out <= 2499650601) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10747) && (module_i2c_::TIMEOUT_TX <= 11873) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 528) && (module_i2c_::DATA_CONFIG_REG <= 2208) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 528) && (module_i2c_::DATA_CONFIG_REG <= 2208) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2320) && (module_i2c_::TIMEOUT_TX <= 3033) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10747) && (module_i2c_::TIMEOUT_TX <= 11873) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::DATA_CONFIG_REG >= 6301) && (module_i2c_::DATA_CONFIG_REG <= 7177) ##2 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::DATA_CONFIG_REG >= 13453) && (module_i2c_::DATA_CONFIG_REG <= 15433)) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::TIMEOUT_TX >= 6930) && (module_i2c_::TIMEOUT_TX <= 7717)) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::TIMEOUT_TX >= 6930) && (module_i2c_::TIMEOUT_TX <= 7717)) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::DATA_CONFIG_REG >= 10021) && (module_i2c_::DATA_CONFIG_REG <= 10041)) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::DATA_CONFIG_REG >= 13453) && (module_i2c_::DATA_CONFIG_REG <= 15433)) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::DATA_CONFIG_REG >= 10021) && (module_i2c_::DATA_CONFIG_REG <= 10041)) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 1448712108)) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::TIMEOUT_TX >= 957) && (module_i2c_::TIMEOUT_TX <= 3868) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::TIMEOUT_TX >= 957) && (module_i2c_::TIMEOUT_TX <= 3868) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::fifo_tx_data_out >= 2621725240) && (module_i2c_::fifo_tx_data_out <= 3894623952) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::fifo_tx_data_out >= 2624448056) && (module_i2c_::fifo_tx_data_out <= 2635797050)) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 1448712108)) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::DATA_CONFIG_REG >= 6301) && (module_i2c_::DATA_CONFIG_REG <= 7177) ##2 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::fifo_tx_data_out >= 2621725240) && (module_i2c_::fifo_tx_data_out <= 3894623952) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 (module_i2c_::fifo_tx_data_out >= 2624448056) && (module_i2c_::fifo_tx_data_out <= 2635797050)) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::TIMEOUT_TX >= 1041) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::TIMEOUT_TX >= 1041) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::DATA_CONFIG_REG >= 153) && (module_i2c_::DATA_CONFIG_REG <= 2051) ##2 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::DATA_CONFIG_REG >= 153) && (module_i2c_::DATA_CONFIG_REG <= 2051) ##2 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8839) && (module_i2c_::DATA_CONFIG_REG <= 15670) && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1939590631) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 10089) && (module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1988706285) && (module_i2c_::fifo_tx_data_out <= 2018568688) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 7855) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14999) && (module_i2c_::DATA_CONFIG_REG <= 16229) && (module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8012) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##3 (module_i2c_::TIMEOUT_TX >= 3019) && (module_i2c_::TIMEOUT_TX <= 3175)) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##3 (module_i2c_::fifo_tx_data_out >= 1441836459) && (module_i2c_::fifo_tx_data_out <= 1446968748)) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13011) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##2 (module_i2c_::fifo_tx_data_out >= 2566794801) && (module_i2c_::fifo_tx_data_out <= 2646662203) ##1 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##2 (module_i2c_::fifo_tx_data_out >= 3437920921) && (module_i2c_::fifo_tx_data_out <= 3498821281) ##1 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##2 (module_i2c_::DATA_CONFIG_REG >= 2413) && (module_i2c_::DATA_CONFIG_REG <= 2992) ##1 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##2 (module_i2c_::fifo_tx_data_out >= 3702206137) && (module_i2c_::fifo_tx_data_out <= 3718680763) ##1 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8403) && (module_i2c_::TIMEOUT_TX <= 12277) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8110) && (module_i2c_::TIMEOUT_TX <= 12098) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##1 (module_i2c_::DATA_CONFIG_REG >= 13825) && (module_i2c_::DATA_CONFIG_REG <= 14023) ##2 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##1 (module_i2c_::TIMEOUT_TX >= 8928) && (module_i2c_::TIMEOUT_TX <= 9195) ##2 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##1 (module_i2c_::DATA_CONFIG_REG >= 4020) && (module_i2c_::DATA_CONFIG_REG <= 4159) ##2 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1390137253) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 4552) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2134161918) && (module_i2c_::fifo_tx_data_out <= 2135315966)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14422) && (module_i2c_::TIMEOUT_TX <= 15323) && (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1448) && (module_i2c_::TIMEOUT_TX <= 1690) && (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13371) && (module_i2c_::DATA_CONFIG_REG <= 13759) && (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 (module_i2c_::TIMEOUT_TX >= 1963) && (module_i2c_::TIMEOUT_TX <= 2313)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 (module_i2c_::DATA_CONFIG_REG >= 515) && (module_i2c_::DATA_CONFIG_REG <= 534)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1837122523) && (module_i2c_::fifo_tx_data_out <= 1840057819)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##3 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 11361) && (module_i2c_::TIMEOUT_TX <= 11403) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 15977) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 573) && (module_i2c_::TIMEOUT_TX <= 763) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 (module_i2c_::TIMEOUT_TX >= 3538) && (module_i2c_::TIMEOUT_TX <= 11259)) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3420) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 (module_i2c_::DATA_CONFIG_REG >= 5311) && (module_i2c_::DATA_CONFIG_REG <= 13839)) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) && (module_i2c_::fifo_tx_data_out >= 453971254) && (module_i2c_::fifo_tx_data_out <= 909235564) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 module_i2c_::fifo_tx_f_full) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 197) && (module_i2c_::DATA_CONFIG_REG <= 924) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) && (module_i2c_::next_state_rx == 0) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 (module_i2c_::next_state_rx == 0)) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 module_i2c_::fifo_rx_f_empty) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 module_i2c_::RX_EMPTY) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2356118552) && (module_i2c_::fifo_tx_data_out <= 2356224536) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4913) && (module_i2c_::TIMEOUT_TX <= 5228) && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10238) && (module_i2c_::TIMEOUT_TX <= 10245) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 5228) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2349257240)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13289)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1139) && (module_i2c_::TIMEOUT_TX <= 1430) && (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2366421018) && (module_i2c_::fifo_tx_data_out <= 2368009754)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2847490643) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3930) ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3236) ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::fifo_tx_data_out >= 1534265270) && (module_i2c_::fifo_tx_data_out <= 1611345344) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##3 (module_i2c_::DATA_CONFIG_REG >= 4486) && (module_i2c_::DATA_CONFIG_REG <= 4566)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##3 (module_i2c_::DATA_CONFIG_REG >= 8973) && (module_i2c_::DATA_CONFIG_REG <= 9252)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2309194771) && (module_i2c_::fifo_tx_data_out <= 2317376532) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9654) && (module_i2c_::TIMEOUT_TX <= 9667) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::DATA_CONFIG_REG >= 12363) && (module_i2c_::DATA_CONFIG_REG <= 12399) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::DATA_CONFIG_REG >= 4216) && (module_i2c_::DATA_CONFIG_REG <= 4257) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13289) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7574) && (module_i2c_::DATA_CONFIG_REG <= 7711) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::TIMEOUT_TX >= 5525) && (module_i2c_::TIMEOUT_TX <= 5667) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::TIMEOUT_TX >= 2566) && (module_i2c_::TIMEOUT_TX <= 2651) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::fifo_tx_data_out >= 1022176121) && (module_i2c_::fifo_tx_data_out <= 1115150212) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::TIMEOUT_TX >= 1731) && (module_i2c_::TIMEOUT_TX <= 1788) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8409) && (module_i2c_::DATA_CONFIG_REG <= 8639) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 4913) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2363662361) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1139) && (module_i2c_::TIMEOUT_TX <= 1430) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 9328) && (module_i2c_::TIMEOUT_TX <= 9737) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2366421018) && (module_i2c_::fifo_tx_data_out <= 2368009754) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3355) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::DATA_CONFIG_REG >= 12633) && (module_i2c_::DATA_CONFIG_REG <= 12727) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 (module_i2c_::next_state_rx == 0)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3236) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 !module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::DATA_CONFIG_REG >= 9063) && (module_i2c_::DATA_CONFIG_REG <= 9749) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::DATA_CONFIG_REG >= 9749) && (module_i2c_::DATA_CONFIG_REG <= 12727) && (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 (module_i2c_::DATA_CONFIG_REG >= 3009) && (module_i2c_::DATA_CONFIG_REG <= 9252)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2342701591) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 !module_i2c_::fifo_rx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11457) && (module_i2c_::DATA_CONFIG_REG <= 15862) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::DATA_CONFIG_REG >= 2915) && (module_i2c_::DATA_CONFIG_REG <= 3001) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 !module_i2c_::RX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) && (module_i2c_::next_state_tx == 0) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 (module_i2c_::fifo_tx_data_out >= 396086575) && (module_i2c_::fifo_tx_data_out <= 1071606143)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5415) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9112) && (module_i2c_::DATA_CONFIG_REG <= 15862) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##1 !module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2342701591) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3933) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8884) && (module_i2c_::TIMEOUT_TX <= 12397) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9763) && (module_i2c_::TIMEOUT_TX <= 12848) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3299) && (module_i2c_::DATA_CONFIG_REG <= 6659) ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##2 module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1523785141) && (module_i2c_::fifo_tx_data_out <= 1549510072) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2301607954)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 2050941940) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 15065) && (module_i2c_::TIMEOUT_TX <= 15597) && (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2398556701) && (module_i2c_::fifo_tx_data_out <= 2402482718)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9654) && (module_i2c_::TIMEOUT_TX <= 9667) && (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##2 (module_i2c_::fifo_tx_data_out >= 2852873812) && (module_i2c_::fifo_tx_data_out <= 3702206137) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##2 module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2309194771) && (module_i2c_::fifo_tx_data_out <= 2317376532)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 !module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8079) && (module_i2c_::TIMEOUT_TX <= 16350) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) && module_i2c_::ERROR ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 !module_i2c_::TX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##1 module_i2c_::ERROR ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 (module_i2c_::fifo_tx_data_out >= 2051766260) && (module_i2c_::fifo_tx_data_out <= 2674719294)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##1 module_i2c_::fifo_rx_f_full ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##1 module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) && module_i2c_::fifo_tx_f_empty ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 !module_i2c_::fifo_rx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::TIMEOUT_TX >= 6150) && (module_i2c_::TIMEOUT_TX <= 8157) && (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) && module_i2c_::TX_EMPTY ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 (module_i2c_::DATA_CONFIG_REG >= 7718) && (module_i2c_::DATA_CONFIG_REG <= 9834)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 !module_i2c_::SDA) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8293) && (module_i2c_::TIMEOUT_TX <= 16334) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11179) && (module_i2c_::TIMEOUT_TX <= 16334) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12407) && (module_i2c_::DATA_CONFIG_REG <= 16353) ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##2 (module_i2c_::fifo_tx_data_out >= 2201641478) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) && (module_i2c_::next_state_rx == 0) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2536801326) && (module_i2c_::fifo_tx_data_out <= 3189757052) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 (module_i2c_::fifo_tx_data_out >= 388608814) && (module_i2c_::fifo_tx_data_out <= 4194619124) ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2245496331) && (module_i2c_::fifo_tx_data_out <= 2245499403) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 7335) ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 (module_i2c_::fifo_tx_data_out >= 75933449) && (module_i2c_::fifo_tx_data_out <= 4194619124) ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6817) && (module_i2c_::DATA_CONFIG_REG <= 7272) && (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::fifo_tx_data_out >= 101746444) && (module_i2c_::fifo_tx_data_out <= 2160569345) ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2082364408) && (module_i2c_::fifo_tx_data_out <= 2087561720) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::fifo_tx_data_out >= 101746444) && (module_i2c_::fifo_tx_data_out <= 1792664021) ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2255374348) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::count_receive_data == 4095));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> module_i2c_::PRESETn);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 0)) |-> (module_i2c_::count_send_data == 4095));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> module_i2c_::PRESETn);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::count_send_data == 4095));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> module_i2c_::PRESETn);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::count_receive_data == 4095));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 0)) |-> module_i2c_::PRESETn);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> module_i2c_::PRESETn);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> module_i2c_::PRESETn);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 0)) |-> module_i2c_::PRESETn);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::count_receive_data == 4095));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::count_receive_data == 4095));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::count_receive_data == 4095));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 0)) |-> (module_i2c_::count_send_data == 4095));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 0)) |-> (module_i2c_::count_receive_data == 4095));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 0)) |-> module_i2c_::PRESETn);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::count_send_data == 4095));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::count_send_data == 4095));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 0)) |-> (module_i2c_::count_send_data == 4095));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::count_send_data == 4095));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::count_send_data == 4095));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::count_send_data == 4095));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 0)) |-> (module_i2c_::count_receive_data == 4095));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> module_i2c_::PRESETn);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::count_receive_data == 4095));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 0)) |-> (module_i2c_::count_receive_data == 4095));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2146706943) && (module_i2c_::fifo_tx_data_out <= 2152354304) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 1879319008) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 !module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 4019021023) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) && module_i2c_::fifo_rx_f_empty ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##1 module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) && module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3880892110) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14987) && (module_i2c_::DATA_CONFIG_REG <= 14999) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##1 (module_i2c_::next_state_rx == 0) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 !module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2160569345) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8259) && (module_i2c_::TIMEOUT_TX <= 12113) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##1 module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3819867847) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##1 (module_i2c_::DATA_CONFIG_REG >= 1532) && (module_i2c_::DATA_CONFIG_REG <= 6817) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::fifo_tx_data_out >= 101746444) && (module_i2c_::fifo_tx_data_out <= 1720211917) ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 1899647970) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12163) && (module_i2c_::DATA_CONFIG_REG <= 16276) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3960) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 4045) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16276) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 5415) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3236) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3214) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3175) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12012) && (module_i2c_::TIMEOUT_TX <= 16350) ##1 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 (module_i2c_::fifo_tx_data_out >= 2897522265) && (module_i2c_::fifo_tx_data_out <= 4194619124) ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3869945037) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 (module_i2c_::fifo_tx_data_out >= 2566794801) && (module_i2c_::fifo_tx_data_out <= 4194619124) ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 (module_i2c_::DATA_CONFIG_REG >= 4393) && (module_i2c_::DATA_CONFIG_REG <= 7224) ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12108) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11047) && (module_i2c_::TIMEOUT_TX <= 16350) ##1 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8370) && (module_i2c_::DATA_CONFIG_REG <= 16276) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 !module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11015) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16324) ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12302) && (module_i2c_::DATA_CONFIG_REG <= 16324) ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7927) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 7927) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3355) && (module_i2c_::DATA_CONFIG_REG <= 6758) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 7986) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3804175045) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::TIMEOUT_TX >= 87) && (module_i2c_::TIMEOUT_TX <= 4971) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11398) && (module_i2c_::DATA_CONFIG_REG <= 15531) ##1 (module_i2c_::fifo_tx_data_out >= 2973930594) && (module_i2c_::fifo_tx_data_out <= 3957257431) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13051) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14169) && (module_i2c_::TIMEOUT_TX <= 16350) ##1 (module_i2c_::TIMEOUT_TX == 5228) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 6730) && (module_i2c_::TIMEOUT_TX <= 6752) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12844) && (module_i2c_::DATA_CONFIG_REG <= 13289) && (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 11925) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 1566) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 16324) ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1041) && (module_i2c_::TIMEOUT_TX <= 2008) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 11741) && (module_i2c_::DATA_CONFIG_REG <= 11778) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 1218) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13289) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 1971381739) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8660) && (module_i2c_::TIMEOUT_TX <= 12491) ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13230) && (module_i2c_::DATA_CONFIG_REG <= 16324) ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 2429) && (module_i2c_::TIMEOUT_TX <= 2616) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 2140) && (module_i2c_::TIMEOUT_TX <= 2298) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 5139) && (module_i2c_::DATA_CONFIG_REG <= 5286) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2182073860) && (module_i2c_::fifo_tx_data_out <= 2317942804) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1822949337) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 1851633116) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 10037) && (module_i2c_::DATA_CONFIG_REG <= 10214) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6405) && (module_i2c_::DATA_CONFIG_REG <= 6608) && (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1218) && (module_i2c_::DATA_CONFIG_REG <= 1336) && (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 2298) && (module_i2c_::TIMEOUT_TX <= 2429) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##2 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 module_i2c_::SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5715) && (module_i2c_::DATA_CONFIG_REG <= 11037) ##3 (module_i2c_::fifo_tx_data_out >= 2207280135) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1684090312) ##2 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 module_i2c_::SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1691386313) ##2 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 module_i2c_::SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2342701591) && (module_i2c_::fifo_tx_data_out <= 2923753052) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 module_i2c_::SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12107) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8370) && (module_i2c_::DATA_CONFIG_REG <= 16276) && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5667) && (module_i2c_::TIMEOUT_TX <= 10433) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 !module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4831) && (module_i2c_::TIMEOUT_TX <= 8490) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2082364408) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5667) && (module_i2c_::TIMEOUT_TX <= 10433) && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 module_i2c_::SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16353) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) && (module_i2c_::next_state_tx == 1) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) && module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2825) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8370) && (module_i2c_::DATA_CONFIG_REG <= 11597) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10900) && (module_i2c_::DATA_CONFIG_REG <= 16353) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2447914019) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2143974911) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876) && module_i2c_::RX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2520332332) && (module_i2c_::fifo_tx_data_out <= 2521563180)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11624) && (module_i2c_::TIMEOUT_TX <= 11863) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 11417)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR && (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) && module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) && module_i2c_::fifo_rx_f_full ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##1 !module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9295) && (module_i2c_::DATA_CONFIG_REG <= 11597) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1684090312) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8370) && (module_i2c_::DATA_CONFIG_REG <= 16276) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2263859725) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 module_i2c_::RX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11074) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 (module_i2c_::next_state_tx == 0)) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 !module_i2c_::fifo_tx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2224635913) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 !module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2280065039) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 !module_i2c_::SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) && module_i2c_::fifo_tx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 !module_i2c_::SCL) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 !module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 9414) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11839) && (module_i2c_::DATA_CONFIG_REG <= 16353) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 12397) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10214) && (module_i2c_::DATA_CONFIG_REG <= 13294) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4197) && (module_i2c_::TIMEOUT_TX <= 5580) ##3 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300) && module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3236) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4474) && (module_i2c_::TIMEOUT_TX <= 5580) ##3 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300) && module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 module_i2c_::SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1691386313) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3504) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10747) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 16276) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 12338) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3033) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 2616) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 7052) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 14287) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10096) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 5940) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 6722) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 12808) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 7615) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 4831) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10400) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4474) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 5667) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10862) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##2 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 module_i2c_::SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10894) ##1 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2847490643) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11355) && (module_i2c_::DATA_CONFIG_REG <= 13440) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11355) && (module_i2c_::DATA_CONFIG_REG <= 16276) && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1527504310) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 4045) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2160569345) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3236) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4197) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1523785141) && (module_i2c_::fifo_tx_data_out <= 2731496005) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 module_i2c_::SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 !module_i2c_::fifo_tx_f_empty && (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 !module_i2c_::TX_EMPTY && (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3316) ##2 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2301607954) ##1 (module_i2c_::TIMEOUT_TX >= 959) && (module_i2c_::TIMEOUT_TX <= 1106) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 2160569345) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 2852873812) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2126777853) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1523785141) && (module_i2c_::fifo_tx_data_out <= 2731496005) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5349) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13217) && (module_i2c_::DATA_CONFIG_REG <= 16353) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3939925205) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##2 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10163) && (module_i2c_::DATA_CONFIG_REG <= 13294) ##1 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6684) && (module_i2c_::DATA_CONFIG_REG <= 9942) ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1691386313) ##2 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##2 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10163) && (module_i2c_::DATA_CONFIG_REG <= 13294) ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1684090312) ##2 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##2 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5349) ##2 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14169) && (module_i2c_::TIMEOUT_TX <= 15170) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##2 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13160)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1848531420) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 9295)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4415)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 3046)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4255)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 6539)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 16229)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4946)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 8154)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13924)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 2426)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 3559)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 3303)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1939590631)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##2 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 1532)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3761)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##2 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##1 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##2 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2414193183) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 13744) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12625) && (module_i2c_::DATA_CONFIG_REG <= 13744) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13289) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13260) ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::TIMEOUT_TX >= 307) && (module_i2c_::TIMEOUT_TX <= 4913) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1139) && (module_i2c_::TIMEOUT_TX <= 1430) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1139) && (module_i2c_::TIMEOUT_TX <= 1189) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 528) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2520332332) && (module_i2c_::fifo_tx_data_out <= 2551982128) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::TIMEOUT_TX >= 307) && (module_i2c_::TIMEOUT_TX <= 3572) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3960) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1189) ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 924) && (module_i2c_::TIMEOUT_TX <= 1430) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 234) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2492574249) && (module_i2c_::fifo_tx_data_out <= 2551982128) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13744) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1696) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2520332332) && (module_i2c_::fifo_tx_data_out <= 2521563180) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2521563180) ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 !module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##1 !module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2474457638) && (module_i2c_::fifo_tx_data_out <= 2551982128) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 307) && (module_i2c_::TIMEOUT_TX <= 1430) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) && (module_i2c_::next_state_tx == 1) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) && (module_i2c_::next_state_rx == 0) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##1 !module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##1 (module_i2c_::next_state_tx == 0) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 !module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 !module_i2c_::RX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 !module_i2c_::fifo_rx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##1 !module_i2c_::SCL ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##1 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##1 !module_i2c_::SDA ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##1 module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 !module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) && module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##1 !module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 !module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) && module_i2c_::SCL ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 !module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14169) && (module_i2c_::TIMEOUT_TX <= 14847) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11264) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 !module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::fifo_tx_data_out >= 3895650000) && (module_i2c_::fifo_tx_data_out <= 4070544101) ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::TIMEOUT_TX >= 12694) && (module_i2c_::TIMEOUT_TX <= 15539) ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##3 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3865) && (module_i2c_::TIMEOUT_TX <= 4603) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 2364) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::fifo_tx_data_out >= 776856412) && (module_i2c_::fifo_tx_data_out <= 4070544101) ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::TIMEOUT_TX >= 15539) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::DATA_CONFIG_REG >= 4698) && (module_i2c_::DATA_CONFIG_REG <= 5483) ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::TIMEOUT_TX >= 12012) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::TIMEOUT_TX >= 12694) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) && (module_i2c_::next_state_rx == 0) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) && module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 1696) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 module_i2c_::SDA) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 module_i2c_::SCL) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 4523) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 4750) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 2511) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##2 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 (module_i2c_::next_state_tx == 1)) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) && module_i2c_::fifo_tx_f_empty ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14169) && (module_i2c_::TIMEOUT_TX <= 14774) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##2 module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::fifo_tx_data_out >= 2973784162) && (module_i2c_::fifo_tx_data_out <= 4070544101) ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) && module_i2c_::TX_EMPTY ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 !module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1980554220) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 11029) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##2 module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1818914264) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 !module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1840057819) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 8182) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) && (module_i2c_::next_state_rx == 0) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 6608) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 13903) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11253) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1696) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 !module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##2 (module_i2c_::next_state_rx == 0) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12328) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12451) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##2 module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) && module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::DATA_CONFIG_REG >= 4389) && (module_i2c_::DATA_CONFIG_REG <= 6445) ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 module_i2c_::SDA ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 module_i2c_::SCL ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1308) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1926265317) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::DATA_CONFIG_REG >= 8708) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##2 !module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 14561) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1889897953) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) && module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) && module_i2c_::SCL ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##1 !module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##1 !module_i2c_::fifo_rx_f_empty ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##1 !module_i2c_::TX_EMPTY ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##1 module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##1 !module_i2c_::ERROR ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) && module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::fifo_tx_data_out >= 1899647970) && (module_i2c_::fifo_tx_data_out <= 4070544101) ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 !module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1980554220) ##1 !module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 !module_i2c_::TX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 1899647970) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1696) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 7272) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1889897953) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12328) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1898606050) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1000) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 3433) && (module_i2c_::DATA_CONFIG_REG <= 3676)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 8643) && (module_i2c_::DATA_CONFIG_REG <= 8789)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5901) && (module_i2c_::TIMEOUT_TX <= 11329) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 9837) && (module_i2c_::DATA_CONFIG_REG <= 9874)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 9928) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7272) && (module_i2c_::DATA_CONFIG_REG <= 9281) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1899647970) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1929491430) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 10766) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 14999) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1940282855) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1793052629) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 14827) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3933) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 1911577059) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1813331928) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1848531420) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 8154) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11751) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 6143) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13371) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 8669) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 4523) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 1899647970) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7950) && (module_i2c_::DATA_CONFIG_REG <= 16357) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13924) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5417) && (module_i2c_::DATA_CONFIG_REG <= 9281) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14169) && (module_i2c_::TIMEOUT_TX <= 14669) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3121) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::DATA_CONFIG_REG >= 6086) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14169) && (module_i2c_::TIMEOUT_TX <= 14631) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1920551396) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) && (module_i2c_::next_state_rx == 1) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 !module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10766) && (module_i2c_::DATA_CONFIG_REG <= 12844) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##3 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 4558) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11398) && (module_i2c_::DATA_CONFIG_REG <= 13634) ##1 (module_i2c_::fifo_tx_data_out >= 2973930594) && (module_i2c_::fifo_tx_data_out <= 3957257431) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11985) && (module_i2c_::DATA_CONFIG_REG <= 16357) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::DATA_CONFIG_REG == 12146) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10766) && (module_i2c_::DATA_CONFIG_REG <= 14999) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##3 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3420) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9236) && (module_i2c_::DATA_CONFIG_REG <= 14999) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8736) && (module_i2c_::TIMEOUT_TX <= 12515) ##3 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::DATA_CONFIG_REG == 13759) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1289742233) && (module_i2c_::fifo_tx_data_out <= 1889897953) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11355) && (module_i2c_::DATA_CONFIG_REG <= 14246) && (module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##3 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11355) && (module_i2c_::DATA_CONFIG_REG <= 16276) && (module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) && module_i2c_::ERROR ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##1 (module_i2c_::DATA_CONFIG_REG >= 9176) && (module_i2c_::DATA_CONFIG_REG <= 15899) ##1 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 12714) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) && module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::TIMEOUT_TX >= 87) && (module_i2c_::TIMEOUT_TX <= 8004) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2143974911) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 !module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 module_i2c_::SDA) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 module_i2c_::SCL) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 (module_i2c_::next_state_rx == 1)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 module_i2c_::fifo_rx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8669) && (module_i2c_::TIMEOUT_TX <= 12714) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 !module_i2c_::TX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##1 (module_i2c_::fifo_tx_data_out >= 288192802) && (module_i2c_::fifo_tx_data_out <= 1244026772) ##1 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##1 (module_i2c_::DATA_CONFIG_REG >= 9176) && (module_i2c_::DATA_CONFIG_REG <= 11638) ##1 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##3 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7002) && (module_i2c_::TIMEOUT_TX <= 12714) && (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##1 (module_i2c_::fifo_tx_data_out >= 199934231) && (module_i2c_::fifo_tx_data_out <= 1244026772) ##1 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11082) ##3 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 !module_i2c_::fifo_tx_f_full && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##1 (module_i2c_::fifo_tx_data_out >= 199934231) && (module_i2c_::fifo_tx_data_out <= 1046203772) ##1 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##1 (module_i2c_::fifo_tx_data_out >= 288192802) && (module_i2c_::fifo_tx_data_out <= 1046203772) ##1 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627) && module_i2c_::fifo_rx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7514) && (module_i2c_::TIMEOUT_TX <= 13074) && (module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 !module_i2c_::fifo_rx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11082) ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8736) && (module_i2c_::TIMEOUT_TX <= 12515) ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2146706943) && (module_i2c_::fifo_tx_data_out <= 2160569345) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 !module_i2c_::RX_EMPTY && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11355) && (module_i2c_::DATA_CONFIG_REG <= 12350) && (module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8154) && (module_i2c_::DATA_CONFIG_REG <= 16276) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2143974911) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10471) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 5519) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2146706943) ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2536801326) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2062986229) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1976651243) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2342701591) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 2915) && (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 9623) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12350) ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 12611) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2489681448) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2280065039) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2074149367) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2509871147) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10096) && (module_i2c_::TIMEOUT_TX <= 13074) && (module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 5724) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 13074) ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2104822266) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##1 (module_i2c_::fifo_tx_data_out >= 288192802) && (module_i2c_::fifo_tx_data_out <= 614412105) ##1 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4059) && (module_i2c_::DATA_CONFIG_REG <= 7960) && (module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 7256) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15) && (module_i2c_::DATA_CONFIG_REG <= 7846) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##1 module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##1 !module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2100573690) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 15065) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2232506378) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2078519287) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 16357) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2236078090) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2018568688) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2309194771) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2349257240) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 module_i2c_::fifo_rx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2021088752) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2492574249) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2229428745) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2126777853) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2039512051) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2284041232) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2095072761) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2122605053) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2227289097) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2122605053) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2155445248) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2182073860) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 (module_i2c_::next_state_rx == 1)) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 !module_i2c_::ERROR) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10037) && (module_i2c_::TIMEOUT_TX <= 15323) && (module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1609) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2227289097) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 5850) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##1 (module_i2c_::DATA_CONFIG_REG >= 9176) && (module_i2c_::DATA_CONFIG_REG <= 10247) ##1 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1959869417) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2207280135) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2109320187) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2087561720) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2051766260) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2029905905) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2037745138) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1922855909) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2471170598) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##1 !module_i2c_::ERROR ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2050941940) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3572) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 15324) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 15323) && (module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::ERROR ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 !module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15) && (module_i2c_::DATA_CONFIG_REG <= 7841) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 !module_i2c_::TX_EMPTY ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) && module_i2c_::fifo_rx_f_full ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 module_i2c_::SCL) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1758267857) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 !module_i2c_::RX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12397) && (module_i2c_::TIMEOUT_TX <= 15323) && (module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 !module_i2c_::SCL ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 !module_i2c_::SDA ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 !module_i2c_::fifo_rx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 module_i2c_::SDA) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 !module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8669) && (module_i2c_::TIMEOUT_TX <= 12714) && (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6445) && (module_i2c_::DATA_CONFIG_REG <= 11434) && (module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##1 (module_i2c_::TIMEOUT_TX >= 12677) && (module_i2c_::TIMEOUT_TX <= 16163) ##1 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##3 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9653) && (module_i2c_::TIMEOUT_TX <= 13122) && (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) && module_i2c_::fifo_rx_f_full ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) && module_i2c_::fifo_tx_f_full ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2450907172) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11253) && (module_i2c_::TIMEOUT_TX <= 15538) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12971) && (module_i2c_::DATA_CONFIG_REG <= 16357) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) && module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7961) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) && module_i2c_::RX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2215098888) && module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1959869417) && (module_i2c_::fifo_tx_data_out <= 2377666075) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15) && (module_i2c_::DATA_CONFIG_REG <= 3680) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15) && (module_i2c_::DATA_CONFIG_REG <= 3892) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8839) && (module_i2c_::DATA_CONFIG_REG <= 11407) && (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 16350) && (module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 2783419979) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##1 !module_i2c_::fifo_rx_f_empty ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##1 module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##1 (module_i2c_::next_state_tx == 1) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##1 module_i2c_::SDA ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15) && (module_i2c_::DATA_CONFIG_REG <= 5084) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 (module_i2c_::fifo_tx_data_out >= 2646662203) && (module_i2c_::fifo_tx_data_out <= 2852873812) ##1 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15) && (module_i2c_::DATA_CONFIG_REG <= 4425) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##1 !module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##1 (module_i2c_::DATA_CONFIG_REG >= 4020) && (module_i2c_::DATA_CONFIG_REG <= 4959) ##2 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 (module_i2c_::DATA_CONFIG_REG >= 8760) && (module_i2c_::DATA_CONFIG_REG <= 12185) ##1 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 module_i2c_::fifo_tx_f_full ##1 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9623) && (module_i2c_::TIMEOUT_TX <= 12808) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 9904) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 6468) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##1 module_i2c_::SCL ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) && (module_i2c_::next_state_rx == 0) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##1 module_i2c_::TX_EMPTY ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2018568688) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2133870590) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 module_i2c_::SDA ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 (module_i2c_::next_state_rx == 1) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 604140360) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 5940) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 (module_i2c_::next_state_tx == 1) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 !module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 !module_i2c_::fifo_rx_f_full ##1 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##1 module_i2c_::fifo_tx_f_full ##2 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 !module_i2c_::ERROR ##1 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 module_i2c_::SCL ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 !module_i2c_::ERROR && module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 (module_i2c_::fifo_tx_data_out >= 2646662203) && (module_i2c_::fifo_tx_data_out <= 3054447724) ##1 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 2426) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 !module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 !module_i2c_::fifo_rx_f_full && module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 module_i2c_::RX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 9176) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 16324) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 16000) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##2 (module_i2c_::TIMEOUT_TX == 8149) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2126777853) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 2400) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 16350) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 15763) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##3 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5311) ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4020) && (module_i2c_::TIMEOUT_TX <= 4639) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 680277329) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 1046203772) ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 2471170598) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 13558) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 403) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1775500243) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10426) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13371) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 8839) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##2 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 14827) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 11407) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 5259) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 6115584) && (module_i2c_::fifo_tx_data_out <= 2082364408) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 2263) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1733287886) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 15240) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 6115584) && (module_i2c_::fifo_tx_data_out <= 2082364408) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1791280597) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1781964756) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 5752) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1789220309) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##1 (module_i2c_::DATA_CONFIG_REG == 707) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4020) && (module_i2c_::TIMEOUT_TX <= 4787) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 5902) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 5763) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 4831) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##1 !module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##1 module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 (module_i2c_::next_state_tx == 1)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 !module_i2c_::fifo_rx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 module_i2c_::SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 (module_i2c_::next_state_rx == 0)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##1 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##1 !module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##1 module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 !module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 module_i2c_::SCL) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13217) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 !module_i2c_::RX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##1 module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 !module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 !module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 !module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2414193183) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) && module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##1 (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 !module_i2c_::ERROR && (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 !module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) && module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 !module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) && module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 !module_i2c_::ERROR && (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) && (module_i2c_::next_state_rx == 1) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::next_state_rx == 1)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 module_i2c_::ERROR) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10163) && (module_i2c_::DATA_CONFIG_REG <= 13294) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) && (module_i2c_::next_state_tx == 0) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 (module_i2c_::DATA_CONFIG_REG >= 8331) && (module_i2c_::DATA_CONFIG_REG <= 12516) ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4474) && (module_i2c_::TIMEOUT_TX <= 5525) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6527) && (module_i2c_::DATA_CONFIG_REG <= 9760) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8736) && (module_i2c_::TIMEOUT_TX <= 12515) ##1 (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) && (module_i2c_::TIMEOUT_TX >= 8494) && (module_i2c_::TIMEOUT_TX <= 12367) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1687479241) && (module_i2c_::fifo_tx_data_out <= 1861039069) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2852873812) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7670) && (module_i2c_::DATA_CONFIG_REG <= 11851) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10017) && (module_i2c_::DATA_CONFIG_REG <= 13160) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12107) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10962) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1841557467) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1698384330) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##3 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13294) && (module_i2c_::DATA_CONFIG_REG <= 14335) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3299) && (module_i2c_::DATA_CONFIG_REG <= 6684) ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1822949337) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11839) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9641) && (module_i2c_::TIMEOUT_TX <= 12823) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1795169238) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) && (module_i2c_::TIMEOUT_TX >= 6006) && (module_i2c_::TIMEOUT_TX <= 11513) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6862) && (module_i2c_::DATA_CONFIG_REG <= 10176) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3667) && (module_i2c_::DATA_CONFIG_REG <= 7614) ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 !module_i2c_::fifo_tx_f_empty && (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 7448) && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12163) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 153) && (module_i2c_::DATA_CONFIG_REG <= 2927) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317) && (module_i2c_::next_state_tx == 1)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) && module_i2c_::ERROR ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 !module_i2c_::TX_EMPTY && (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317) && (module_i2c_::next_state_rx == 1)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1684090312) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1691386313) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5658) && (module_i2c_::TIMEOUT_TX <= 8290) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 !module_i2c_::SDA && (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5658) && (module_i2c_::TIMEOUT_TX <= 8290) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 !module_i2c_::SCL && (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 153) && (module_i2c_::DATA_CONFIG_REG <= 8786) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12163) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 8356) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 153) && (module_i2c_::DATA_CONFIG_REG <= 4394) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) && (module_i2c_::next_state_rx == 0) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1705) && (module_i2c_::DATA_CONFIG_REG <= 6883) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1705) && (module_i2c_::DATA_CONFIG_REG <= 2927) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7841) && (module_i2c_::DATA_CONFIG_REG <= 14987) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 8356) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) && (module_i2c_::next_state_rx == 0) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7841) && (module_i2c_::DATA_CONFIG_REG <= 14987) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9629) && (module_i2c_::DATA_CONFIG_REG <= 14987) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) && module_i2c_::fifo_rx_f_empty ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) && module_i2c_::RX_EMPTY ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 !module_i2c_::TX_EMPTY) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 18) && (module_i2c_::DATA_CONFIG_REG <= 3433) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 !module_i2c_::fifo_tx_f_empty) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1705) && (module_i2c_::DATA_CONFIG_REG <= 9758) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) && module_i2c_::fifo_rx_f_empty ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) && module_i2c_::fifo_rx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 18) && (module_i2c_::DATA_CONFIG_REG <= 3433) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2360315929) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9629) && (module_i2c_::DATA_CONFIG_REG <= 14987) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 !module_i2c_::fifo_tx_f_empty) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 !module_i2c_::TX_EMPTY) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2317376532) && (module_i2c_::fifo_tx_data_out <= 2539227182) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) && module_i2c_::RX_EMPTY ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::next_state_tx == 1) ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::next_state_tx == 1) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2933337693) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA && module_i2c_::fifo_tx_f_full ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::next_state_tx == 1) ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::next_state_tx == 1) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 !module_i2c_::fifo_rx_f_empty && module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 !module_i2c_::RX_EMPTY && module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 !module_i2c_::RX_EMPTY && module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA && module_i2c_::fifo_tx_f_full ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 !module_i2c_::fifo_rx_f_empty && module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5658) && (module_i2c_::TIMEOUT_TX <= 7174) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11873) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7976) && (module_i2c_::TIMEOUT_TX <= 12069) ##4 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5658) && (module_i2c_::TIMEOUT_TX <= 7174) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::DATA_CONFIG_REG >= 153) && (module_i2c_::DATA_CONFIG_REG <= 7177) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1947815400) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1899647970) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11221) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 6539) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 14573) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2082364408) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13759) && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1758267857) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 7307) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1864) && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 15670) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 884) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 12947) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1758267857) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13924) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 8004) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5982) && (module_i2c_::TIMEOUT_TX <= 10747) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 10255) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 10472) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 7307) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 8004) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5982) && (module_i2c_::TIMEOUT_TX <= 10747) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 15640) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1749545424) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1725147085) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6527) && (module_i2c_::DATA_CONFIG_REG <= 9760) ##3 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 !module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 1911577059) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 11329) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3933) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 2713) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2082364408) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1956181481) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1878971871) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 12448) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::DATA_CONFIG_REG >= 153) && (module_i2c_::DATA_CONFIG_REG <= 7177) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::DATA_CONFIG_REG == 3778) ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 11348) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::DATA_CONFIG_REG == 3778) ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 14573) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1851265500) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 528) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4486) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 8162) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10747) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 !module_i2c_::fifo_tx_f_empty ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 2320) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3033) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 14287) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 !module_i2c_::fifo_tx_f_empty ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2126777853) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12424) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 528) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 14987) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 8162) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 528) && (module_i2c_::DATA_CONFIG_REG <= 6539) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 2208) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6802) && (module_i2c_::DATA_CONFIG_REG <= 10143) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 18) && (module_i2c_::DATA_CONFIG_REG <= 3699) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2117771260) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2100573690) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 5535) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2126777853) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11873) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2073820663) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2423) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 !module_i2c_::TX_EMPTY ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2423) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10747) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2100573690) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2087561720) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2117771260) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 5535) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 528) && (module_i2c_::DATA_CONFIG_REG <= 6539) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 2320) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 18) && (module_i2c_::DATA_CONFIG_REG <= 3699) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1390137253) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 14987) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 2208) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2073820663) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 !module_i2c_::TX_EMPTY ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12424) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4486) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2087561720) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7272) && (module_i2c_::DATA_CONFIG_REG <= 11407) && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2056018421) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 14287) && (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3033) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2056018421) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11873) ##3 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::DATA_CONFIG_REG >= 153) && (module_i2c_::DATA_CONFIG_REG <= 3500) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::DATA_CONFIG_REG >= 153) && (module_i2c_::DATA_CONFIG_REG <= 3500) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4063) && (module_i2c_::TIMEOUT_TX <= 8025) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::DATA_CONFIG_REG >= 13464) && (module_i2c_::DATA_CONFIG_REG <= 15614) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##1 (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2927) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4063) && (module_i2c_::TIMEOUT_TX <= 8025) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 module_i2c_::fifo_tx_f_full ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11691) && (module_i2c_::DATA_CONFIG_REG <= 15670) && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::TIMEOUT_TX >= 957) && (module_i2c_::TIMEOUT_TX <= 1411) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::TIMEOUT_TX >= 957) && (module_i2c_::TIMEOUT_TX <= 1411) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 module_i2c_::fifo_tx_f_full ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2927) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12504) && (module_i2c_::DATA_CONFIG_REG <= 15670) && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2453414436) && (module_i2c_::fifo_tx_data_out <= 2544280623) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::DATA_CONFIG_REG >= 13464) && (module_i2c_::DATA_CONFIG_REG <= 15614) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5125) && (module_i2c_::TIMEOUT_TX <= 10833) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11285) && (module_i2c_::TIMEOUT_TX <= 16350) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 module_i2c_::fifo_rx_f_full ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 module_i2c_::fifo_rx_f_full ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8839) && (module_i2c_::DATA_CONFIG_REG <= 12328) && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10255) && (module_i2c_::DATA_CONFIG_REG <= 12844) && (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 !module_i2c_::SCL ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 module_i2c_::ERROR ##2 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5658) && (module_i2c_::TIMEOUT_TX <= 6539) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5658) && (module_i2c_::TIMEOUT_TX <= 6539) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4474) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 !module_i2c_::SDA ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 !module_i2c_::SCL ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5658) && (module_i2c_::TIMEOUT_TX <= 6722) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 6406) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5658) && (module_i2c_::TIMEOUT_TX <= 6722) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 module_i2c_::ERROR ##2 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 (module_i2c_::DATA_CONFIG_REG >= 8187) && (module_i2c_::DATA_CONFIG_REG <= 16314) ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##1 (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::TIMEOUT_TX >= 2601) && (module_i2c_::TIMEOUT_TX <= 3868) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 6406) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::TIMEOUT_TX >= 2601) && (module_i2c_::TIMEOUT_TX <= 3868) ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 !module_i2c_::SDA ##1 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 508263740) && (module_i2c_::fifo_tx_data_out <= 2386137116) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 508263740) && (module_i2c_::fifo_tx_data_out <= 1822949337) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8998) && (module_i2c_::TIMEOUT_TX <= 12409) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5658) && (module_i2c_::TIMEOUT_TX <= 6889) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::DATA_CONFIG_REG >= 91) && (module_i2c_::DATA_CONFIG_REG <= 7718) ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5658) && (module_i2c_::TIMEOUT_TX <= 6889) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 (module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1733287886) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1307804059) && (module_i2c_::fifo_tx_data_out <= 1889897953) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1289742233) && (module_i2c_::fifo_tx_data_out <= 1795169238) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 508263740) && (module_i2c_::fifo_tx_data_out <= 1714888652) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1841557467) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8736) && (module_i2c_::TIMEOUT_TX <= 12515) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3892) && (module_i2c_::DATA_CONFIG_REG <= 7787) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1316984732) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7601) && (module_i2c_::TIMEOUT_TX <= 16350) && (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1390137253) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3892) && (module_i2c_::DATA_CONFIG_REG <= 7787) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 !module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1684090312) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 !module_i2c_::fifo_rx_f_full) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##1 !module_i2c_::ERROR ##2 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 module_i2c_::RX_EMPTY) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##1 (module_i2c_::next_state_rx == 1) ##2 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8290) && (module_i2c_::TIMEOUT_TX <= 16334) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##1 !module_i2c_::fifo_rx_f_empty ##2 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 !module_i2c_::TX_EMPTY) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) && module_i2c_::fifo_rx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##1 !module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##1 module_i2c_::fifo_rx_f_full ##2 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 module_i2c_::fifo_tx_f_full) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1316984732) && (module_i2c_::fifo_tx_data_out <= 1899647970) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1929491430) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##2 !module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 357233450) && (module_i2c_::fifo_tx_data_out <= 1698942922) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1523785141) && (module_i2c_::fifo_tx_data_out <= 1899647970) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##2 !module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3761) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1691386313) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 10766) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 4523) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1939590631) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4197) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##2 module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##2 (module_i2c_::next_state_rx == 0) ##1 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 8154) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) && (module_i2c_::TIMEOUT_TX >= 8173) && (module_i2c_::TIMEOUT_TX <= 16196) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1940282855) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11751) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 357233450) && (module_i2c_::fifo_tx_data_out <= 2309194771) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##2 !module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1920551396) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12504) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 9236) && (module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2050941940) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 14999) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12328) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2050941940) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 9928) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4577) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 11597) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2041813491) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 974224244) && (module_i2c_::fifo_tx_data_out <= 1626008513) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 9904) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 16229) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1889897953) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1841557467) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 421) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 2056018421) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 module_i2c_::SDA ##1 true) |-> module_i2c_::SCL);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1848531420) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4291) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2018568688) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1988706285) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 15209) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1959869417) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1696) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 8157) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 6468) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10089) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##3 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3960) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 629) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10962) && (module_i2c_::DATA_CONFIG_REG <= 16353) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3175) && (module_i2c_::TIMEOUT_TX <= 6296) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10752) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 2825) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) && module_i2c_::fifo_tx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13735) && (module_i2c_::TIMEOUT_TX <= 16334) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14026) && (module_i2c_::TIMEOUT_TX <= 16334) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11029) && (module_i2c_::DATA_CONFIG_REG <= 16314) && (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11398) && (module_i2c_::DATA_CONFIG_REG <= 15531) && (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12794) && (module_i2c_::TIMEOUT_TX <= 16334) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11015) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5349) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7986) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10472) && (module_i2c_::DATA_CONFIG_REG <= 13452) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9038) && (module_i2c_::TIMEOUT_TX <= 12714) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12163) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10114) && (module_i2c_::DATA_CONFIG_REG <= 13160) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5342) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8412) && (module_i2c_::DATA_CONFIG_REG <= 16314) && (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11390) && (module_i2c_::TIMEOUT_TX <= 16334) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10163) && (module_i2c_::DATA_CONFIG_REG <= 13294) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8183) && (module_i2c_::DATA_CONFIG_REG <= 15531) && (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR && (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::DATA_CONFIG_REG >= 5268) && (module_i2c_::DATA_CONFIG_REG <= 10214) ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::DATA_CONFIG_REG >= 91) && (module_i2c_::DATA_CONFIG_REG <= 5157) ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 (module_i2c_::TIMEOUT_TX >= 64) && (module_i2c_::TIMEOUT_TX <= 7492) ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 3673) && (module_i2c_::TIMEOUT_TX <= 7148) ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 3673) && (module_i2c_::TIMEOUT_TX <= 7615) ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3355) && (module_i2c_::DATA_CONFIG_REG <= 6758) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) && (module_i2c_::TIMEOUT_TX >= 10352) && (module_i2c_::TIMEOUT_TX <= 13011) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL && module_i2c_::fifo_rx_f_empty ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY && module_i2c_::SCL ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 3896) && (module_i2c_::TIMEOUT_TX <= 7008) ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128) && module_i2c_::fifo_tx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481) && (module_i2c_::next_state_rx == 0)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7855) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481) && module_i2c_::ERROR) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##4 !module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2135315966) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::next_state_rx == 0) ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128) && (module_i2c_::next_state_rx == 0)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 !module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 !module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1698384330) && (module_i2c_::fifo_tx_data_out <= 1939590631) ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 (module_i2c_::TIMEOUT_TX >= 64) && (module_i2c_::TIMEOUT_TX <= 5730) ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5349) ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5349) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 7148) ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8736) && (module_i2c_::TIMEOUT_TX <= 12515) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11398) && (module_i2c_::DATA_CONFIG_REG <= 13634) && (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1899150306) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3316) ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##1 (module_i2c_::TIMEOUT_TX >= 5940) && (module_i2c_::TIMEOUT_TX <= 6468) && (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2287181328) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 515) && (module_i2c_::DATA_CONFIG_REG <= 2423) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 (module_i2c_::fifo_tx_data_out >= 2155824128) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 2109320187) && module_i2c_::SCL ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6743) && (module_i2c_::DATA_CONFIG_REG <= 9942) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) && module_i2c_::SCL ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 5982) ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 (module_i2c_::TIMEOUT_TX >= 64) && (module_i2c_::TIMEOUT_TX <= 4603) ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 5699) ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9623) && (module_i2c_::TIMEOUT_TX <= 12794) ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::next_state_rx == 0) ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 59) && (module_i2c_::TIMEOUT_TX <= 7008) ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10758) && (module_i2c_::DATA_CONFIG_REG <= 13452) && (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 7841)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 8370)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 !module_i2c_::TX_EMPTY ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3880892110) ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1527504310) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 (module_i2c_::TIMEOUT_TX >= 64) && (module_i2c_::TIMEOUT_TX <= 3100) ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 9581)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11499)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 14422)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2134161918)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 15323)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1448)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2152354304)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 9629)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2143974911)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 10214)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 10448)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 11355)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10096)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 !module_i2c_::fifo_tx_f_empty ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2135315966)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2109320187)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1690)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2099922426)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 7514)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3316) ##2 (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3863926476) ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3869102285) && module_i2c_::SCL ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4526) && (module_i2c_::DATA_CONFIG_REG <= 8848) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && module_i2c_::SCL ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 !module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 !module_i2c_::SCL && (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1952183784)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1926265317)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1876044255)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1840057819)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1835053530)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1813331928)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848) && module_i2c_::fifo_tx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1879319008)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2513901611) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12553) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1851633116)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1837122523) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1837122523)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 !module_i2c_::SDA && (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 !module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 !module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 159) && (module_i2c_::TIMEOUT_TX <= 5791) && module_i2c_::SCL ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::DATA_CONFIG_REG >= 7272) && (module_i2c_::DATA_CONFIG_REG <= 12328) && (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) && module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 !module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 !module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##2 (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 !module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 !module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 module_i2c_::TX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2263859725) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496) && module_i2c_::fifo_tx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::fifo_tx_data_out >= 1404389799) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12901) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2973930594) && (module_i2c_::fifo_tx_data_out <= 3957257431) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13074) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 !module_i2c_::ERROR && (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) && module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 !module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 !module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::DATA_CONFIG_REG >= 91) && (module_i2c_::DATA_CONFIG_REG <= 4092) ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7994) && (module_i2c_::TIMEOUT_TX <= 12012) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 (module_i2c_::next_state_rx == 0) ##1 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1841557467) ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 13558) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12163) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2973930594) && (module_i2c_::fifo_tx_data_out <= 3957257431) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1848531420) && (module_i2c_::fifo_tx_data_out <= 2410713631) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13051) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) && module_i2c_::SDA ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) && (module_i2c_::TIMEOUT_TX >= 8899) && (module_i2c_::TIMEOUT_TX <= 12409) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 453971254) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1698942922) ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 4750) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1963) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 924) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 909235564) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::next_state_tx == 0) ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 7174) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 12435) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1673004487) ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3667) && (module_i2c_::DATA_CONFIG_REG <= 7614) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 197) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) && module_i2c_::SCL ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) && (module_i2c_::next_state_tx == 1) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1523785141) && (module_i2c_::fifo_tx_data_out <= 2731496005) ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) && module_i2c_::RX_EMPTY ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 7941888) && (module_i2c_::fifo_tx_data_out <= 3718680763) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 module_i2c_::fifo_rx_f_empty ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 !module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 1813331928) ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 !module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 module_i2c_::RX_EMPTY ##3 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 !module_i2c_::fifo_tx_f_empty) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13051) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2973930594) && (module_i2c_::fifo_tx_data_out <= 3957257431) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 module_i2c_::fifo_rx_f_full) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 !module_i2c_::TX_EMPTY) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5188) && (module_i2c_::DATA_CONFIG_REG <= 10347) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 2852873812) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 336) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1592359869) && (module_i2c_::fifo_tx_data_out <= 1626008513) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) && module_i2c_::ERROR ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::TIMEOUT_TX >= 8356) && (module_i2c_::TIMEOUT_TX <= 16039) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) && module_i2c_::fifo_tx_f_full ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2328759317) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::TIMEOUT_TX >= 11204) && (module_i2c_::TIMEOUT_TX <= 16235) ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2356118552) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 !module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::TIMEOUT_TX >= 12583) && (module_i2c_::TIMEOUT_TX <= 16163) ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10245) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8736) && (module_i2c_::TIMEOUT_TX <= 12515) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10238) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 4913) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 707) && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12272) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2973930594) && (module_i2c_::fifo_tx_data_out <= 3957257431) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2352704536) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2847490643) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2356224536) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 !module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1523785141) && (module_i2c_::fifo_tx_data_out <= 1647358916) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5084) && (module_i2c_::DATA_CONFIG_REG <= 10255) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5644) && (module_i2c_::DATA_CONFIG_REG <= 10787) && (module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::TIMEOUT_TX >= 12435) && (module_i2c_::TIMEOUT_TX <= 16163) ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11839) && (module_i2c_::DATA_CONFIG_REG <= 16353) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3939925205) ##3 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::TIMEOUT_TX >= 8356) && (module_i2c_::TIMEOUT_TX <= 16022) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::TIMEOUT_TX >= 8004) && (module_i2c_::TIMEOUT_TX <= 16235) ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::TIMEOUT_TX >= 8456) && (module_i2c_::TIMEOUT_TX <= 16022) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1514765236) && (module_i2c_::fifo_tx_data_out <= 1626008513) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2410713631)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::TIMEOUT_TX >= 13011) && (module_i2c_::TIMEOUT_TX <= 16022) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 229)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1430)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2360315929)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 14432)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::TIMEOUT_TX >= 12448) && (module_i2c_::TIMEOUT_TX <= 16235) ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 14842)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1574195131) && (module_i2c_::fifo_tx_data_out <= 1626008513) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) && (module_i2c_::next_state_tx == 1) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2349257240)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13051) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11624)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 11946)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848) && module_i2c_::ERROR) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 13300)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3019)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13531)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2386137116)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2368009754)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 6075)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::TIMEOUT_TX >= 8277) && (module_i2c_::TIMEOUT_TX <= 16163) ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2348539415)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1574195131) && (module_i2c_::fifo_tx_data_out <= 1733287886) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 15210)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 !module_i2c_::fifo_rx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12625)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12220)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 4913)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1139)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2366421018)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::TIMEOUT_TX >= 12248) && (module_i2c_::TIMEOUT_TX <= 16039) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::TIMEOUT_TX >= 12367) && (module_i2c_::TIMEOUT_TX <= 16039) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3316) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::TIMEOUT_TX >= 12709) && (module_i2c_::TIMEOUT_TX <= 16235) ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) && module_i2c_::TX_EMPTY ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2973930594) && (module_i2c_::fifo_tx_data_out <= 3542553254) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) && module_i2c_::fifo_tx_f_empty ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3121) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6617) && (module_i2c_::DATA_CONFIG_REG <= 9501) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12163) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::TIMEOUT_TX >= 10445) && (module_i2c_::TIMEOUT_TX <= 16022) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16039) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 module_i2c_::SDA ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##3 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6802) && (module_i2c_::DATA_CONFIG_REG <= 10143) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::TIMEOUT_TX >= 11021) && (module_i2c_::TIMEOUT_TX <= 16163) ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3591) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6836) && (module_i2c_::DATA_CONFIG_REG <= 9910) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1720211917) && (module_i2c_::fifo_tx_data_out <= 2104822266) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8403) && (module_i2c_::TIMEOUT_TX <= 12277) ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::DATA_CONFIG_REG >= 91) && (module_i2c_::DATA_CONFIG_REG <= 3121) ##1 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1947815400) ##1 (module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1956181481)) |-> (module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) && module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::fifo_tx_data_out >= 2051766260) && (module_i2c_::fifo_tx_data_out <= 4204822261) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##2 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10214) && (module_i2c_::DATA_CONFIG_REG <= 13294) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8052) && (module_i2c_::TIMEOUT_TX <= 8669) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 6836) && (module_i2c_::DATA_CONFIG_REG <= 9874) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) && (module_i2c_::fifo_tx_data_out >= 344738601) && (module_i2c_::fifo_tx_data_out <= 4272083197) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2414193183) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::TIMEOUT_TX >= 12239) && (module_i2c_::TIMEOUT_TX <= 16235) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 6408) && (module_i2c_::DATA_CONFIG_REG <= 9412) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##3 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146)) |-> (module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6906) && (module_i2c_::TIMEOUT_TX <= 15597) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 353) && (module_i2c_::DATA_CONFIG_REG <= 13928) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 8751) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8332) && (module_i2c_::TIMEOUT_TX <= 9862) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 3894) && (module_i2c_::DATA_CONFIG_REG <= 7476) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1718647756) && (module_i2c_::fifo_tx_data_out <= 2104822266) ##4 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::TIMEOUT_TX >= 11139) && (module_i2c_::TIMEOUT_TX <= 16235) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2263859725) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 4283) && (module_i2c_::DATA_CONFIG_REG <= 8376) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8259) && (module_i2c_::TIMEOUT_TX <= 9069) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 4283) && (module_i2c_::DATA_CONFIG_REG <= 8848) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11320) && (module_i2c_::TIMEOUT_TX <= 15597) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 !module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 (module_i2c_::next_state_rx == 1)) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1687479241) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 !module_i2c_::ERROR) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 module_i2c_::RX_EMPTY) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11873) ##2 (module_i2c_::TIMEOUT_TX == 15753) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##3 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 !module_i2c_::fifo_tx_f_full) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 9654) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::DATA_CONFIG_REG >= 4092) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2317376532) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##3 !module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 9667) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::DATA_CONFIG_REG == 4216) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 7711) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10400) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##2 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) && module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##3 !module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2418686496) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 (module_i2c_::DATA_CONFIG_REG == 4257) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 8409) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2309194771) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 6236) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 6168) && (module_i2c_::DATA_CONFIG_REG <= 10832) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 14432) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2386137116) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 10347) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 7574) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 8639) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2368009754) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 6075) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 10336) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 7116) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2363662361) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1430) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2402482718) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 15597) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3899) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 603) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 14842) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) && (module_i2c_::next_state_tx == 1) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 15597) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1139) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 9674) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 13300) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2301607954) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 6906) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 5415) && (module_i2c_::DATA_CONFIG_REG <= 10574) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2360315929) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2349257240) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2325765653) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12625) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2366421018) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 15210) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 4913) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2481192487) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) && module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5311) ##2 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) && module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##1 module_i2c_::fifo_tx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) && module_i2c_::ERROR ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) && module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::DATA_CONFIG_REG >= 3514) && (module_i2c_::DATA_CONFIG_REG <= 6493) ##2 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 353) && (module_i2c_::DATA_CONFIG_REG <= 7981) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) && module_i2c_::TX_EMPTY ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 !module_i2c_::fifo_tx_f_full && (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::DATA_CONFIG_REG == 2915) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 !module_i2c_::RX_EMPTY && (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 !module_i2c_::SDA && (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 !module_i2c_::fifo_rx_f_empty && (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 !module_i2c_::SCL && (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 7476) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 module_i2c_::SCL) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::TIMEOUT_TX >= 8290) && (module_i2c_::TIMEOUT_TX <= 16235) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 7981) && module_i2c_::SCL ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 (module_i2c_::next_state_tx == 1)) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 module_i2c_::SDA) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 !module_i2c_::TX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 !module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 !module_i2c_::fifo_tx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##1 !module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##1 (module_i2c_::next_state_rx == 1) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##1 !module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##1 !module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4020) && (module_i2c_::TIMEOUT_TX <= 7994) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::next_state_rx == 0) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::fifo_tx_data_out >= 2352704536) && (module_i2c_::fifo_tx_data_out <= 4204822261) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2366421018) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 1529242038) && (module_i2c_::fifo_tx_data_out <= 2736712774));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 5228) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 6075) && (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3930) ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3930) ##2 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) && module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::TIMEOUT_TX >= 11176) && (module_i2c_::TIMEOUT_TX <= 14933) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3646) ##2 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##2 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##2 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::TIMEOUT_TX >= 8162) && (module_i2c_::TIMEOUT_TX <= 14933) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 (module_i2c_::fifo_tx_data_out >= 2099922426) && (module_i2c_::fifo_tx_data_out <= 2155824128)) |-> (module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::fifo_tx_data_out >= 2301607954) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##1 (module_i2c_::TIMEOUT_TX >= 15733) && (module_i2c_::TIMEOUT_TX <= 16015) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7986) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2322654740) ##1 (module_i2c_::TIMEOUT_TX >= 2910) && (module_i2c_::TIMEOUT_TX <= 3300)) |-> (module_i2c_::next_state_tx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1793052629) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##2 (module_i2c_::DATA_CONFIG_REG >= 10332) && (module_i2c_::DATA_CONFIG_REG <= 11091) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 5154) ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15652) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15755) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8290) && (module_i2c_::TIMEOUT_TX <= 16334) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 8403) ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::fifo_tx_data_out >= 20916482) && (module_i2c_::fifo_tx_data_out <= 2051766260) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 !module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 2336)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2450907172)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 5228) && (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 9654) && (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2356118552)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2317376532)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2402482718)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2309194771)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##2 !module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2363662361)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2452816420)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2377666075)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2398556701)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2299354642)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2418686496)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 15597)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##2 module_i2c_::SDA ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2301607954)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3335) && (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 6906)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1475)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12606) && (module_i2c_::DATA_CONFIG_REG <= 16357) ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2447914019)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2325765653)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 !module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 9256)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 !module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 !module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 9667)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 15065)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 13699)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##2 module_i2c_::SCL ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 12873)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 7116)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 603)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10400)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 (module_i2c_::next_state_rx == 0)) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::fifo_tx_data_out >= 20916482) && (module_i2c_::fifo_tx_data_out <= 1714888652) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 !module_i2c_::fifo_tx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15243) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6862) && (module_i2c_::DATA_CONFIG_REG <= 10176) ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16350) ##1 (module_i2c_::fifo_tx_data_out >= 1922855909) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 8327) && (module_i2c_::DATA_CONFIG_REG <= 8627)) |-> (module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14217) && (module_i2c_::DATA_CONFIG_REG <= 14667) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7927) ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 14597) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2690) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 !module_i2c_::fifo_rx_f_full ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::next_state_rx == 0) ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 2847490643) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 !module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 !module_i2c_::TX_EMPTY ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) && module_i2c_::RX_EMPTY ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805) && (module_i2c_::next_state_tx == 1)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805) && module_i2c_::SCL) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 !module_i2c_::fifo_rx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 !module_i2c_::RX_EMPTY && (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 !module_i2c_::fifo_tx_f_full && (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13160) && (module_i2c_::DATA_CONFIG_REG <= 16229) && (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) && module_i2c_::fifo_rx_f_empty ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::TIMEOUT_TX >= 87) && (module_i2c_::TIMEOUT_TX <= 2790) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805) && (module_i2c_::next_state_rx == 0)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805) && module_i2c_::SDA) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805) && module_i2c_::fifo_rx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 module_i2c_::TX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9236) && (module_i2c_::DATA_CONFIG_REG <= 11691) && (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 5415) ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2256330252) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2133870590) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12328) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2402482718) && (module_i2c_::fifo_tx_data_out <= 3007864422) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1976061931) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2074149367) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13924) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 8154) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 3559) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13759) && (module_i2c_::DATA_CONFIG_REG <= 16229) && (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2203951622) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::TIMEOUT_TX >= 87) && (module_i2c_::TIMEOUT_TX <= 3441) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2087561720) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1448) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 8004) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::TIMEOUT_TX >= 5154) && (module_i2c_::TIMEOUT_TX <= 8403) ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) && (module_i2c_::next_state_rx == 1) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 234) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2047548404) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4486) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 (module_i2c_::fifo_tx_data_out >= 75933449) && (module_i2c_::fifo_tx_data_out <= 3957257431) ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 6817) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 10810) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2033343474) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 13799) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 5947) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2152354304) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::fifo_tx_data_out >= 1363218338) && (module_i2c_::fifo_tx_data_out <= 1792664021) ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2852873812) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2146706943) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10894) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2055700469) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2109320187) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2255374348) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2246770699) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2229428745) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) && (module_i2c_::next_state_tx == 0) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2082364408) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2194609157) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##1 module_i2c_::SCL ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 (module_i2c_::next_state_tx == 1)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) && (module_i2c_::next_state_tx == 1) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::TIMEOUT_TX >= 3572) && (module_i2c_::TIMEOUT_TX <= 7094) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 !module_i2c_::SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) && module_i2c_::SCL ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 !module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 !module_i2c_::fifo_rx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::TIMEOUT_TX >= 5154) && (module_i2c_::TIMEOUT_TX <= 8928) ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14153) && (module_i2c_::DATA_CONFIG_REG <= 16296) && (module_i2c_::TIMEOUT_TX >= 3130) && (module_i2c_::TIMEOUT_TX <= 6282) ##1 (module_i2c_::fifo_tx_data_out >= 1976651243) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 !module_i2c_::RX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##1 (module_i2c_::next_state_tx == 1) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 !module_i2c_::SCL) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##1 module_i2c_::SDA ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##1 !module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 module_i2c_::fifo_tx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10163) && (module_i2c_::DATA_CONFIG_REG <= 13294) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 module_i2c_::ERROR ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4523) && (module_i2c_::TIMEOUT_TX <= 8635) ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 (module_i2c_::DATA_CONFIG_REG >= 6360) && (module_i2c_::DATA_CONFIG_REG <= 11348) ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) && module_i2c_::ERROR ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1750197712) && (module_i2c_::fifo_tx_data_out <= 2956298336) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10472) && (module_i2c_::DATA_CONFIG_REG <= 13452) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5240) && (module_i2c_::TIMEOUT_TX <= 10096) && (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##1 (module_i2c_::TIMEOUT_TX >= 12367) && (module_i2c_::TIMEOUT_TX <= 14218) ##2 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2160569345) && (module_i2c_::fifo_tx_data_out <= 2666954301) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 974224244) && (module_i2c_::fifo_tx_data_out <= 1626008513) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1485721521) && (module_i2c_::fifo_tx_data_out <= 2694473281) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1988706285) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1861039069) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12844) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1969149930) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 11124) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1684090312) && (module_i2c_::fifo_tx_data_out <= 2874947670) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9429) && (module_i2c_::TIMEOUT_TX <= 12021) && (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 2284041232) && (module_i2c_::fifo_tx_data_out <= 2693155905) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1899150306) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4577) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##1 !module_i2c_::ERROR ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1879319008) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1920551396) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1851633116) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1952183784) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##1 !module_i2c_::fifo_rx_f_empty ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1959869417) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 (module_i2c_::next_state_rx == 1)) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1971381739) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 !module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 16229) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 module_i2c_::RX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##1 !module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 !module_i2c_::TX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##2 module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 7950) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 6608) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##2 !module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 1336) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1939590631) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 module_i2c_::fifo_tx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 6405) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##2 !module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 11691) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 2713) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 9236) && (module_i2c_::fifo_tx_data_out >= 1818914264) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##2 (module_i2c_::next_state_rx == 0) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12504) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1841557467) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##3 !module_i2c_::fifo_rx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##1 module_i2c_::fifo_rx_f_full ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##2 !module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 12146) ##1 (module_i2c_::next_state_rx == 1) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1822949337) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1851265500) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3761) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1818914264) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1611230144) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 (module_i2c_::DATA_CONFIG_REG >= 12177) && (module_i2c_::DATA_CONFIG_REG <= 13260)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10361)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876) && module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876) && module_i2c_::SCL) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2521563180)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2520332332)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876) && module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2492574249)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2456952868)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13744)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1430)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3019)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10114) && (module_i2c_::DATA_CONFIG_REG <= 13160) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3572)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1189)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 13571)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11624)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 13301)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2539227182)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2452024356)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1316984732) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 7765)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 924)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 307)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2474457638)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2410713631)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 2852873812) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2551982128)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11863)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876) && module_i2c_::fifo_tx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2386137116)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2453414436)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2494202921)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 14180)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11320)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) && (module_i2c_::TIMEOUT_TX >= 6122) && (module_i2c_::TIMEOUT_TX <= 11493) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5492) && (module_i2c_::TIMEOUT_TX <= 11015) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1746262480) && (module_i2c_::fifo_tx_data_out <= 2494202921) ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1523785141) && (module_i2c_::fifo_tx_data_out <= 1899647970) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1746262480) && (module_i2c_::fifo_tx_data_out <= 2554394672) ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 (module_i2c_::TIMEOUT_TX >= 8456) && (module_i2c_::TIMEOUT_TX <= 12515) ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8660) && (module_i2c_::TIMEOUT_TX <= 12448) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) && module_i2c_::ERROR ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8004) && (module_i2c_::TIMEOUT_TX <= 16334) && (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1289742233) && (module_i2c_::fifo_tx_data_out <= 1795169238) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1848531420) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10962) && (module_i2c_::DATA_CONFIG_REG <= 16353) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 !module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8660) && (module_i2c_::TIMEOUT_TX <= 12491) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 (module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 10512) ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5492) && (module_i2c_::TIMEOUT_TX <= 10902) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9623) && (module_i2c_::TIMEOUT_TX <= 12808) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8702) && (module_i2c_::TIMEOUT_TX <= 12515) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1611230144) && (module_i2c_::fifo_tx_data_out <= 2810520655) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2022683121) && (module_i2c_::fifo_tx_data_out <= 2471170598) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2082364408) && (module_i2c_::fifo_tx_data_out <= 2284041232) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1939590631) && (module_i2c_::fifo_tx_data_out <= 2245499403) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##2 (module_i2c_::TIMEOUT_TX >= 8122) && (module_i2c_::TIMEOUT_TX <= 16350) ##1 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2927) && (module_i2c_::DATA_CONFIG_REG <= 4905) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 3982854874) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10752) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) && (module_i2c_::TIMEOUT_TX >= 8356) && (module_i2c_::TIMEOUT_TX <= 16101) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) && module_i2c_::fifo_rx_f_full ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) && (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1879319008) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1725147085) && (module_i2c_::fifo_tx_data_out <= 1956181481) ##1 (module_i2c_::TIMEOUT_TX >= 663) && (module_i2c_::TIMEOUT_TX <= 1317)) |-> (module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) && (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3211) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##2 (module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2418978848)) |-> (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14559) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3355) && (module_i2c_::DATA_CONFIG_REG <= 7047) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::TIMEOUT_TX >= 4552) && (module_i2c_::TIMEOUT_TX <= 6707) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3303) && (module_i2c_::DATA_CONFIG_REG <= 7047) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::DATA_CONFIG_REG >= 9161) && (module_i2c_::DATA_CONFIG_REG <= 13294) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::TIMEOUT_TX >= 3459) && (module_i2c_::TIMEOUT_TX <= 6707) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::TIMEOUT_TX >= 3868) && (module_i2c_::TIMEOUT_TX <= 6707) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3303) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 module_i2c_::SCL ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3248) && (module_i2c_::DATA_CONFIG_REG <= 6817) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 module_i2c_::SDA ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL && (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::TIMEOUT_TX >= 87) && (module_i2c_::TIMEOUT_TX <= 6707) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::TIMEOUT_TX >= 87) && (module_i2c_::TIMEOUT_TX <= 6539) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::TIMEOUT_TX >= 406) && (module_i2c_::TIMEOUT_TX <= 6707) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA && (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3355) && (module_i2c_::DATA_CONFIG_REG <= 6758) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::DATA_CONFIG_REG >= 8705) && (module_i2c_::DATA_CONFIG_REG <= 11778) ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::next_state_tx == 1) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::DATA_CONFIG_REG >= 8338) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::DATA_CONFIG_REG >= 9112) && (module_i2c_::DATA_CONFIG_REG <= 11778) ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::DATA_CONFIG_REG >= 12110) && (module_i2c_::DATA_CONFIG_REG <= 14225) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) && (module_i2c_::next_state_tx == 0) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 !module_i2c_::fifo_rx_f_full ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::DATA_CONFIG_REG >= 8629) && (module_i2c_::DATA_CONFIG_REG <= 16078) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::DATA_CONFIG_REG >= 11373) && (module_i2c_::DATA_CONFIG_REG <= 14017) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 !module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 !module_i2c_::TX_EMPTY ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 !module_i2c_::fifo_tx_f_empty ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4272083197) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 !module_i2c_::RX_EMPTY ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 !module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 !module_i2c_::fifo_rx_f_empty ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3930) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::DATA_CONFIG_REG >= 9112) && (module_i2c_::DATA_CONFIG_REG <= 12705) ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##2 (module_i2c_::next_state_rx == 1) ##2 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7819) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##3 (module_i2c_::fifo_tx_data_out >= 2207280135) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::fifo_tx_data_out >= 25915139) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::fifo_tx_data_out >= 25915139) && (module_i2c_::fifo_tx_data_out <= 2025510385) ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##2 !module_i2c_::ERROR ##2 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::fifo_tx_data_out >= 2626816) && (module_i2c_::fifo_tx_data_out <= 2078519287) ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##2 (module_i2c_::fifo_tx_data_out >= 2109320187) && (module_i2c_::fifo_tx_data_out <= 4184145650) ##2 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::next_state_rx == 0) ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9696) && (module_i2c_::TIMEOUT_TX <= 11863) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9696) && (module_i2c_::TIMEOUT_TX <= 11863) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##2 (module_i2c_::fifo_tx_data_out >= 2494202921) && (module_i2c_::fifo_tx_data_out <= 4254762747) ##2 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::DATA_CONFIG_REG >= 10114) && (module_i2c_::DATA_CONFIG_REG <= 16078) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##2 !module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##2 !module_i2c_::RX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::DATA_CONFIG_REG >= 10114) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::TIMEOUT_TX >= 8199) && (module_i2c_::TIMEOUT_TX <= 16067) ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##2 module_i2c_::fifo_rx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##3 (module_i2c_::fifo_tx_data_out >= 2207280135) && (module_i2c_::fifo_tx_data_out <= 2280065039) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 7001) && (module_i2c_::TIMEOUT_TX <= 9100) ##1 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 7001) && (module_i2c_::TIMEOUT_TX <= 9100) ##1 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 (module_i2c_::DATA_CONFIG_REG >= 11662) && (module_i2c_::DATA_CONFIG_REG <= 16078) ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14026) && (module_i2c_::TIMEOUT_TX <= 16334) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##1 !module_i2c_::ERROR ##3 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598) && module_i2c_::fifo_tx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598) && module_i2c_::RX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598) && module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##4 !module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##4 !module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##4 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598) && module_i2c_::ERROR) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13735) && (module_i2c_::TIMEOUT_TX <= 16334) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::DATA_CONFIG_REG >= 8705) && (module_i2c_::DATA_CONFIG_REG <= 15256) ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::DATA_CONFIG_REG >= 8566) && (module_i2c_::DATA_CONFIG_REG <= 16357) ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::TIMEOUT_TX >= 1566) && (module_i2c_::TIMEOUT_TX <= 1908) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3608) && (module_i2c_::DATA_CONFIG_REG <= 4905) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10143) && (module_i2c_::DATA_CONFIG_REG <= 13079) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10143) && (module_i2c_::DATA_CONFIG_REG <= 13160) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::DATA_CONFIG_REG >= 11257) && (module_i2c_::DATA_CONFIG_REG <= 15256) ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 14180) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9862) && (module_i2c_::TIMEOUT_TX <= 10427) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 4526) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1840057819) && (module_i2c_::fifo_tx_data_out <= 2410713631) ##4 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::TIMEOUT_TX >= 9778) && (module_i2c_::TIMEOUT_TX <= 10598) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3248) ##3 (module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16357) ##1 (module_i2c_::fifo_tx_data_out >= 2299354642) && (module_i2c_::fifo_tx_data_out <= 2471170598)) |-> (module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3211) && (module_i2c_::DATA_CONFIG_REG <= 6447) ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12794) && (module_i2c_::TIMEOUT_TX <= 16334) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6802) && (module_i2c_::DATA_CONFIG_REG <= 10143) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6684) && (module_i2c_::DATA_CONFIG_REG <= 9942) ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 4282179326) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2494202921) ##4 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7937) && (module_i2c_::DATA_CONFIG_REG <= 11963) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7819) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2513901611) && (module_i2c_::fifo_tx_data_out <= 4282179326) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2520332332) && (module_i2c_::fifo_tx_data_out <= 4282179326) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12163) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::TIMEOUT_TX >= 6730) && (module_i2c_::TIMEOUT_TX <= 8688) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 (module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1898606050)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 (module_i2c_::DATA_CONFIG_REG >= 3519) && (module_i2c_::DATA_CONFIG_REG <= 3998)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 (module_i2c_::DATA_CONFIG_REG >= 2426) && (module_i2c_::DATA_CONFIG_REG <= 2828)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6722) && (module_i2c_::TIMEOUT_TX <= 7105) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 (module_i2c_::DATA_CONFIG_REG >= 10758) && (module_i2c_::DATA_CONFIG_REG <= 10819)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2852873812) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) ##1 (module_i2c_::fifo_tx_data_out >= 2996698213) && (module_i2c_::fifo_tx_data_out <= 4070544101) ##2 !module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::TIMEOUT_TX >= 1770) && (module_i2c_::TIMEOUT_TX <= 1908) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::DATA_CONFIG_REG >= 14746) && (module_i2c_::DATA_CONFIG_REG <= 16014) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8736) && (module_i2c_::TIMEOUT_TX <= 12515) ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4282179326) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::DATA_CONFIG_REG >= 4389) && (module_i2c_::DATA_CONFIG_REG <= 4698) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10238) && (module_i2c_::TIMEOUT_TX <= 10427) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11353) && (module_i2c_::TIMEOUT_TX <= 11361) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3299) && (module_i2c_::DATA_CONFIG_REG <= 6659) ##3 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) && (module_i2c_::next_state_rx == 0) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::TIMEOUT_TX >= 10454) && (module_i2c_::TIMEOUT_TX <= 10598) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::TIMEOUT_TX >= 12012) && (module_i2c_::TIMEOUT_TX <= 12665) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1690844617) && (module_i2c_::fifo_tx_data_out <= 1929491430) ##4 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7346) && (module_i2c_::DATA_CONFIG_REG <= 11622) ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5292) && (module_i2c_::DATA_CONFIG_REG <= 10567) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::next_state_rx == 1));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11390) && (module_i2c_::TIMEOUT_TX <= 16334) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6169) && (module_i2c_::DATA_CONFIG_REG <= 10541) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 14063) && (module_i2c_::TIMEOUT_TX <= 15355) ##3 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 14063) && (module_i2c_::TIMEOUT_TX <= 15355) ##3 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 10081) && (module_i2c_::TIMEOUT_TX <= 12221) ##1 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 10081) && (module_i2c_::TIMEOUT_TX <= 12221) ##1 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 (module_i2c_::DATA_CONFIG_REG >= 819) && (module_i2c_::DATA_CONFIG_REG <= 3676)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 307) && (module_i2c_::TIMEOUT_TX <= 336) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3335) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6938) && (module_i2c_::TIMEOUT_TX <= 7105) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 (module_i2c_::DATA_CONFIG_REG >= 924) && (module_i2c_::DATA_CONFIG_REG <= 989)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 (module_i2c_::DATA_CONFIG_REG >= 5008) && (module_i2c_::DATA_CONFIG_REG <= 5188)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1475) && (module_i2c_::TIMEOUT_TX <= 2313) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7765) && (module_i2c_::TIMEOUT_TX <= 8149) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::TIMEOUT_TX >= 2313) && (module_i2c_::TIMEOUT_TX <= 2336) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::TIMEOUT_TX >= 7456) && (module_i2c_::TIMEOUT_TX <= 7706) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::TIMEOUT_TX >= 234) && (module_i2c_::TIMEOUT_TX <= 317) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::TIMEOUT_TX >= 8122) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11015) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12107) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##2 module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##2 !module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##2 (module_i2c_::next_state_rx == 0) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 !module_i2c_::fifo_tx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2452024356) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 (module_i2c_::DATA_CONFIG_REG >= 3519) && (module_i2c_::DATA_CONFIG_REG <= 12177)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##2 (module_i2c_::DATA_CONFIG_REG >= 396) && (module_i2c_::DATA_CONFIG_REG <= 11769) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 !module_i2c_::SCL ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::fifo_tx_data_out >= 2996698213) && (module_i2c_::fifo_tx_data_out <= 4070544101) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 !module_i2c_::SDA ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##2 module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::next_state_rx == 1) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) && module_i2c_::RX_EMPTY ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 8149) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##2 (module_i2c_::TIMEOUT_TX >= 4750) && (module_i2c_::TIMEOUT_TX <= 7477) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10349) && (module_i2c_::DATA_CONFIG_REG <= 13744) && (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 14063) && (module_i2c_::TIMEOUT_TX <= 14180) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::TIMEOUT_TX >= 317) && (module_i2c_::TIMEOUT_TX <= 4137) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12409) && (module_i2c_::TIMEOUT_TX <= 12873) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##2 module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10238) && (module_i2c_::TIMEOUT_TX <= 10245) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) && module_i2c_::ERROR ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::DATA_CONFIG_REG >= 11037) && (module_i2c_::DATA_CONFIG_REG <= 11662) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::TIMEOUT_TX >= 12515) && (module_i2c_::TIMEOUT_TX <= 12665) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::TIMEOUT_TX >= 10454) && (module_i2c_::TIMEOUT_TX <= 10515) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7224) && (module_i2c_::DATA_CONFIG_REG <= 11369) ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG == 12146) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1841557467) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 (module_i2c_::DATA_CONFIG_REG >= 1967) && (module_i2c_::DATA_CONFIG_REG <= 2915) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1975552) && (module_i2c_::fifo_tx_data_out <= 1929491430) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3673) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 (module_i2c_::fifo_tx_data_out >= 1835053530) && (module_i2c_::fifo_tx_data_out <= 2177476099) ##3 (module_i2c_::DATA_CONFIG_REG >= 4294) && (module_i2c_::DATA_CONFIG_REG <= 4805)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::fifo_tx_data_out >= 2234594314) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##3 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::fifo_tx_data_out >= 2234594314) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##3 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1975552) && (module_i2c_::fifo_tx_data_out <= 1781964756) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##2 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2057) && (module_i2c_::TIMEOUT_TX >= 7174) && (module_i2c_::TIMEOUT_TX <= 7739) ##1 true) |-> module_i2c_::ERROR);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1691386313) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1939590631) && (module_i2c_::fifo_tx_data_out <= 2309194771) ##4 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) ##3 (module_i2c_::fifo_tx_data_out >= 3849481418) && (module_i2c_::fifo_tx_data_out <= 4117669610)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1975552) && (module_i2c_::fifo_tx_data_out <= 2100573690) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1684090312) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::TIMEOUT_TX >= 9737) && (module_i2c_::TIMEOUT_TX <= 11293) && module_i2c_::fifo_rx_f_empty ##1 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7927) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::TIMEOUT_TX >= 10894) && (module_i2c_::TIMEOUT_TX <= 11841)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 6722) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 7765) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 2313) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 84) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 1475) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 7105) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 6938) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 (module_i2c_::fifo_tx_data_out >= 1296629146) && (module_i2c_::fifo_tx_data_out <= 1625409473)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) && module_i2c_::SCL ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 13699) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11863) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13744) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 12873) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 12409) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 9862) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2377666075) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10427) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 10349) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2452024356) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) && module_i2c_::fifo_tx_f_full ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 13301) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##3 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) && module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) && module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4291) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##2 (module_i2c_::next_state_tx == 1) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 module_i2c_::fifo_rx_f_full ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 module_i2c_::ERROR) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 (module_i2c_::next_state_tx == 0)) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##2 module_i2c_::SDA ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##2 module_i2c_::SCL ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 (module_i2c_::TIMEOUT_TX == 15781) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 !module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 module_i2c_::fifo_rx_f_empty ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 !module_i2c_::SCL) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##1 !module_i2c_::TX_EMPTY ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##2 module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 module_i2c_::RX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 !module_i2c_::SDA) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##3 !module_i2c_::SDA ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##3 !module_i2c_::SDA ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3939925205) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##2 (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 !module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2629675577)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2629675577)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 (module_i2c_::fifo_tx_data_out >= 1666889158) && (module_i2c_::fifo_tx_data_out <= 1795169238)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11688) && (module_i2c_::DATA_CONFIG_REG <= 16055) ##1 !module_i2c_::fifo_tx_f_empty && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##1 (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##1 (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1532) && (module_i2c_::TIMEOUT_TX <= 2364) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 1532) && (module_i2c_::TIMEOUT_TX <= 2364) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 module_i2c_::fifo_rx_f_full) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 1898606050) ##4 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 1898606050) ##4 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1523785141) && (module_i2c_::fifo_tx_data_out <= 2731496005) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1615616) && (module_i2c_::fifo_tx_data_out <= 3952931543) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3939925205) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8051) && (module_i2c_::DATA_CONFIG_REG <= 12020) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::DATA_CONFIG_REG >= 7637) && (module_i2c_::DATA_CONFIG_REG <= 9758) ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 7105) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 7105) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5947) && (module_i2c_::DATA_CONFIG_REG <= 8409) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) && (module_i2c_::next_state_tx == 0) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 (module_i2c_::TIMEOUT_TX >= 2651) && (module_i2c_::TIMEOUT_TX <= 7008)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) && module_i2c_::ERROR ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::DATA_CONFIG_REG >= 7614) && (module_i2c_::DATA_CONFIG_REG <= 11037) ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 (module_i2c_::TIMEOUT_TX >= 3639) && (module_i2c_::TIMEOUT_TX <= 11513) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL && (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 !module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7819) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 (module_i2c_::DATA_CONFIG_REG >= 2915) && (module_i2c_::DATA_CONFIG_REG <= 10541) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) && module_i2c_::TX_EMPTY ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6883) && (module_i2c_::DATA_CONFIG_REG <= 8639) && (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 !module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA && (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) && module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2480060455) && (module_i2c_::fifo_tx_data_out <= 2481192487) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 !module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::DATA_CONFIG_REG >= 10810) && (module_i2c_::DATA_CONFIG_REG <= 12146) && (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591) && (module_i2c_::next_state_rx == 1)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9844) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4291) && (module_i2c_::DATA_CONFIG_REG <= 4577) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357) && module_i2c_::RX_EMPTY) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1779824084) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357) && module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10114) && (module_i2c_::DATA_CONFIG_REG <= 13230) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11015) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6440) && (module_i2c_::TIMEOUT_TX <= 9745) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13217) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##2 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5840) && (module_i2c_::DATA_CONFIG_REG <= 10935) ##3 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5715) && (module_i2c_::DATA_CONFIG_REG <= 11037) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2713) && (module_i2c_::DATA_CONFIG_REG <= 3303) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2713) && (module_i2c_::DATA_CONFIG_REG <= 3303) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3236) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5349) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 4552) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14432) && (module_i2c_::DATA_CONFIG_REG <= 16055) ##1 !module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8236) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 (module_i2c_::DATA_CONFIG_REG == 2915) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::TIMEOUT_TX >= 4101) && (module_i2c_::TIMEOUT_TX <= 7468)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 module_i2c_::fifo_tx_f_full) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##2 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 module_i2c_::TX_EMPTY) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 15124) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 36) && (module_i2c_::TIMEOUT_TX <= 7720) ##1 (module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2194609157) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 15124) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5678) && (module_i2c_::DATA_CONFIG_REG <= 11068) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7819) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::TIMEOUT_TX >= 3317) && (module_i2c_::TIMEOUT_TX <= 5228) ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2418686496) && (module_i2c_::fifo_tx_data_out <= 2494202921) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::TIMEOUT_TX >= 11293) && (module_i2c_::TIMEOUT_TX <= 16355) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::DATA_CONFIG_REG >= 8051) && (module_i2c_::DATA_CONFIG_REG <= 9581) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2304) && (module_i2c_::DATA_CONFIG_REG <= 3608) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2304) && (module_i2c_::DATA_CONFIG_REG <= 3608) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::TIMEOUT_TX >= 10454) && (module_i2c_::TIMEOUT_TX <= 12694) ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 6883) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2480060455) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) && module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 !module_i2c_::fifo_rx_f_full && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7256) && (module_i2c_::DATA_CONFIG_REG <= 10349) && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9654) && (module_i2c_::TIMEOUT_TX <= 11863) && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::next_state_tx == 1) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 5125) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2447914019) && (module_i2c_::fifo_tx_data_out <= 2499650601) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5678) && (module_i2c_::DATA_CONFIG_REG <= 11090) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##1 (module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2194609157) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1841557467) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 !module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 !module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::fifo_tx_data_out >= 70744840) && (module_i2c_::fifo_tx_data_out <= 1496639922) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::fifo_tx_data_out >= 70744840) && (module_i2c_::fifo_tx_data_out <= 1496639922) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 module_i2c_::ERROR) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 (module_i2c_::next_state_rx == 1)) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 (module_i2c_::next_state_tx == 1) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9654) && (module_i2c_::TIMEOUT_TX <= 12409) && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 module_i2c_::SDA ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 8639) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) && module_i2c_::RX_EMPTY ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 !module_i2c_::ERROR ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) && module_i2c_::fifo_rx_f_empty ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2481192487) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 3899) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 module_i2c_::fifo_tx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::TIMEOUT_TX >= 12873) && (module_i2c_::TIMEOUT_TX <= 13301) && (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2520332332) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8612) && (module_i2c_::TIMEOUT_TX <= 12448) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##1 module_i2c_::SCL ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::fifo_tx_data_out >= 70744840) && (module_i2c_::fifo_tx_data_out <= 1698384330) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && module_i2c_::ERROR ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 5295) && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::fifo_tx_data_out >= 70744840) && (module_i2c_::fifo_tx_data_out <= 1698384330) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 7601) ##1 (module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2194609157) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6758) && (module_i2c_::DATA_CONFIG_REG <= 10053) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::TIMEOUT_TX >= 8157) && (module_i2c_::TIMEOUT_TX <= 8334) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1848531420) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13249) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13249) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13249) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13249) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13249) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14432) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) && module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::SDA && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::fifo_tx_data_out >= 105457932) && (module_i2c_::fifo_tx_data_out <= 1776491987) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5822) && (module_i2c_::TIMEOUT_TX <= 11082) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::SCL && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::fifo_tx_data_out >= 70744840) && (module_i2c_::fifo_tx_data_out <= 2051766260) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7976) && (module_i2c_::TIMEOUT_TX <= 12021) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::fifo_tx_data_out >= 70744840) && (module_i2c_::fifo_tx_data_out <= 2051766260) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1976061931) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 2037745138) && (module_i2c_::fifo_tx_data_out <= 2056018421) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::TIMEOUT_TX >= 10089) && (module_i2c_::TIMEOUT_TX <= 12983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4291) && (module_i2c_::DATA_CONFIG_REG <= 4486) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::fifo_tx_data_out >= 255874334) && (module_i2c_::fifo_tx_data_out <= 1691386313) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::DATA_CONFIG_REG >= 7637) && (module_i2c_::DATA_CONFIG_REG <= 15411) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::fifo_tx_data_out >= 105457932) && (module_i2c_::fifo_tx_data_out <= 983049589) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9654) && (module_i2c_::TIMEOUT_TX <= 15083) && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5668) && (module_i2c_::TIMEOUT_TX <= 10902) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 !module_i2c_::ERROR && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9862) && (module_i2c_::TIMEOUT_TX <= 13011) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591) && module_i2c_::fifo_rx_f_full) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12625) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 !module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 !module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::fifo_tx_data_out >= 2566794801) && (module_i2c_::fifo_tx_data_out <= 4185655026) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::fifo_tx_data_out >= 2566794801) && (module_i2c_::fifo_tx_data_out <= 4185655026) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357) && (module_i2c_::TIMEOUT_TX >= 8187) && (module_i2c_::TIMEOUT_TX <= 14793)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8736) && (module_i2c_::TIMEOUT_TX <= 12515) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::TIMEOUT_TX >= 234) && (module_i2c_::TIMEOUT_TX <= 6844) ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11688) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::fifo_tx_data_out >= 621099338) && (module_i2c_::fifo_tx_data_out <= 3984120026) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591) && (module_i2c_::next_state_tx == 0)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 !module_i2c_::SDA && (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::TIMEOUT_TX >= 234) && (module_i2c_::TIMEOUT_TX <= 5228) ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9112) && (module_i2c_::DATA_CONFIG_REG <= 16055) && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 !module_i2c_::SCL && (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::fifo_tx_data_out >= 255874334) && (module_i2c_::fifo_tx_data_out <= 1560606650) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::fifo_tx_data_out >= 255874334) && (module_i2c_::fifo_tx_data_out <= 3596028588) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::fifo_tx_data_out >= 105457932) && (module_i2c_::fifo_tx_data_out <= 1439309739) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591) && module_i2c_::fifo_tx_f_empty) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591) && module_i2c_::TX_EMPTY) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 406) && (module_i2c_::TIMEOUT_TX <= 6925) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 406) && (module_i2c_::TIMEOUT_TX <= 6925) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6150) && (module_i2c_::TIMEOUT_TX <= 6739) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 1187) && (module_i2c_::TIMEOUT_TX <= 6752) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6150) && (module_i2c_::TIMEOUT_TX <= 6739) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 1187) && (module_i2c_::TIMEOUT_TX <= 6752) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##1 (module_i2c_::DATA_CONFIG_REG >= 8666) && (module_i2c_::DATA_CONFIG_REG <= 10340) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::fifo_tx_data_out >= 105457932) && (module_i2c_::fifo_tx_data_out <= 3658976436) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::fifo_tx_data_out >= 105457932) && (module_i2c_::fifo_tx_data_out <= 3984120026) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::fifo_tx_data_out >= 399061295) && (module_i2c_::fifo_tx_data_out <= 3984120026) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::fifo_tx_data_out >= 255874334) && (module_i2c_::fifo_tx_data_out <= 3984120026) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 (module_i2c_::fifo_tx_data_out >= 105457932) && (module_i2c_::fifo_tx_data_out <= 3356201104) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::fifo_tx_data_out >= 2172157442) && (module_i2c_::fifo_tx_data_out <= 2236885514) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 1218) ##4 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3880892110) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##2 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::fifo_tx_data_out >= 2566794801) && (module_i2c_::fifo_tx_data_out <= 4282179326) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3894623952) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##2 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 234) && (module_i2c_::TIMEOUT_TX <= 4306) && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::fifo_tx_data_out >= 2566794801) && (module_i2c_::fifo_tx_data_out <= 4282179326) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 1218) ##4 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 (module_i2c_::TIMEOUT_TX >= 3504) && (module_i2c_::TIMEOUT_TX <= 10715)) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 (module_i2c_::fifo_tx_data_out >= 1698384330) && (module_i2c_::fifo_tx_data_out <= 2160569345)) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10037) && (module_i2c_::TIMEOUT_TX <= 12163) && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4881) && (module_i2c_::TIMEOUT_TX <= 8884) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14999) && (module_i2c_::DATA_CONFIG_REG <= 16229) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 234) && (module_i2c_::TIMEOUT_TX <= 5240) && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029) && (module_i2c_::next_state_tx == 0)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029) && (module_i2c_::fifo_tx_data_out >= 7941888) && (module_i2c_::fifo_tx_data_out <= 1926265317)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::DATA_CONFIG_REG >= 6817) && (module_i2c_::DATA_CONFIG_REG <= 16276) && (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029) && (module_i2c_::fifo_tx_data_out >= 7941888) && (module_i2c_::fifo_tx_data_out <= 1926265317)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029) && (module_i2c_::next_state_tx == 0)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 14999) && (module_i2c_::DATA_CONFIG_REG <= 16229) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8998) && (module_i2c_::TIMEOUT_TX <= 11873) && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 341) && (module_i2c_::DATA_CONFIG_REG <= 3667) && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::fifo_tx_data_out >= 1439309739) && (module_i2c_::fifo_tx_data_out <= 1899647970) ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::fifo_tx_data_out >= 1439309739) && (module_i2c_::fifo_tx_data_out <= 1899647970) ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 module_i2c_::TX_EMPTY ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4020) && (module_i2c_::TIMEOUT_TX <= 7961) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5715) && (module_i2c_::DATA_CONFIG_REG <= 11037) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 module_i2c_::TX_EMPTY ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1939) && (module_i2c_::DATA_CONFIG_REG <= 16229) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::next_state_rx == 0) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 15355) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 15355) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1939) && (module_i2c_::DATA_CONFIG_REG <= 16229) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::next_state_rx == 0) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8154) && (module_i2c_::DATA_CONFIG_REG <= 16276) && (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11126) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 7120) && (module_i2c_::DATA_CONFIG_REG <= 12020) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1691386313) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 7120) && (module_i2c_::DATA_CONFIG_REG <= 12020) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::TIMEOUT_TX >= 6006) && (module_i2c_::TIMEOUT_TX <= 7468)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::DATA_CONFIG_REG >= 10989) && (module_i2c_::DATA_CONFIG_REG <= 16357) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::DATA_CONFIG_REG >= 7937) && (module_i2c_::DATA_CONFIG_REG <= 13464)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::DATA_CONFIG_REG >= 3500) && (module_i2c_::DATA_CONFIG_REG <= 4959)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 234) && (module_i2c_::TIMEOUT_TX <= 7706) && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::fifo_tx_data_out >= 1359273378) && (module_i2c_::fifo_tx_data_out <= 1698384330) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 8577) && (module_i2c_::TIMEOUT_TX <= 9192) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6758) && (module_i2c_::DATA_CONFIG_REG <= 10053) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1684090312) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9844) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::fifo_tx_data_out >= 1359273378) && (module_i2c_::fifo_tx_data_out <= 1698384330) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 8577) && (module_i2c_::TIMEOUT_TX <= 9192) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##3 (module_i2c_::fifo_tx_data_out >= 2810520655) && (module_i2c_::fifo_tx_data_out <= 2930188381)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 406) && (module_i2c_::TIMEOUT_TX <= 4474) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 406) && (module_i2c_::TIMEOUT_TX <= 4474) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::fifo_tx_data_out >= 1363218338) && (module_i2c_::fifo_tx_data_out <= 2051766260) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::fifo_tx_data_out >= 1363218338) && (module_i2c_::fifo_tx_data_out <= 2051766260) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3316) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 !module_i2c_::fifo_rx_f_full ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 !module_i2c_::fifo_rx_f_full ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 !module_i2c_::RX_EMPTY ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 !module_i2c_::fifo_rx_f_empty ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 !module_i2c_::RX_EMPTY ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) && module_i2c_::SCL ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) && module_i2c_::SCL ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 !module_i2c_::fifo_rx_f_empty ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::fifo_tx_data_out >= 1476678576) && (module_i2c_::fifo_tx_data_out <= 1698384330) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::fifo_tx_data_out >= 2160569345) && (module_i2c_::fifo_tx_data_out <= 2571584562) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2304) && (module_i2c_::DATA_CONFIG_REG <= 2915) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 2304) && (module_i2c_::DATA_CONFIG_REG <= 2915) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 12020) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 12020) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 12845) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 9874) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 9874) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 8277) && (module_i2c_::TIMEOUT_TX <= 9192) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6684) && (module_i2c_::DATA_CONFIG_REG <= 9942) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 8277) && (module_i2c_::TIMEOUT_TX <= 10510) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 8277) && (module_i2c_::TIMEOUT_TX <= 9192) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 8277) && (module_i2c_::TIMEOUT_TX <= 10510) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1841557467) ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##2 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 14752) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1848531420) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 11134) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10163) && (module_i2c_::DATA_CONFIG_REG <= 13294) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 14752) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 12845) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 11134) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 8156) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) && (module_i2c_::next_state_tx == 1) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7122) && (module_i2c_::DATA_CONFIG_REG <= 11597) && (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 7468) && (module_i2c_::TIMEOUT_TX <= 15355) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) && (module_i2c_::next_state_tx == 1) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 8156) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 7468) && (module_i2c_::TIMEOUT_TX <= 15355) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9844) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6802) && (module_i2c_::DATA_CONFIG_REG <= 10143) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 (module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2194609157) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 8277) && (module_i2c_::TIMEOUT_TX <= 10715) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 8643) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 8643) && (module_i2c_::DATA_CONFIG_REG <= 15178) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 8277) && (module_i2c_::TIMEOUT_TX <= 10715) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 6424) && (module_i2c_::TIMEOUT_TX <= 10510) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 6424) && (module_i2c_::TIMEOUT_TX <= 10510) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::fifo_tx_data_out >= 2450907172) && (module_i2c_::fifo_tx_data_out <= 2896242777) ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::fifo_tx_data_out >= 2450907172) && (module_i2c_::fifo_tx_data_out <= 2896242777) ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4423) && (module_i2c_::DATA_CONFIG_REG <= 4486) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::TIMEOUT_TX >= 11873) && (module_i2c_::TIMEOUT_TX <= 12983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 2050941940) && (module_i2c_::fifo_tx_data_out <= 2056018421) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3303) && (module_i2c_::DATA_CONFIG_REG <= 3559) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::TIMEOUT_TX >= 6150) && (module_i2c_::TIMEOUT_TX <= 6739) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7841) && (module_i2c_::DATA_CONFIG_REG <= 11597) && (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1976061931) && (module_i2c_::fifo_tx_data_out <= 1976651243) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11839) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5383) && (module_i2c_::DATA_CONFIG_REG <= 10673) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 6424) && (module_i2c_::TIMEOUT_TX <= 10715) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 12845) && (module_i2c_::DATA_CONFIG_REG <= 16045) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1841557467) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3355) && (module_i2c_::DATA_CONFIG_REG <= 6743) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 12845) && (module_i2c_::DATA_CONFIG_REG <= 16045) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::fifo_tx_data_out >= 232687387) && (module_i2c_::fifo_tx_data_out <= 2051766260) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 6618) && (module_i2c_::DATA_CONFIG_REG <= 8760) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 6618) && (module_i2c_::DATA_CONFIG_REG <= 8760) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3316) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 6424) && (module_i2c_::TIMEOUT_TX <= 10715) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::fifo_tx_data_out >= 232687387) && (module_i2c_::fifo_tx_data_out <= 2051766260) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 !module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1841557467) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10574) && (module_i2c_::DATA_CONFIG_REG <= 13440) && (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11688) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13217) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::fifo_tx_data_out >= 2589261876) && (module_i2c_::fifo_tx_data_out <= 2646662203) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7448) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3933) && (module_i2c_::TIMEOUT_TX <= 6150) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 5125) ##1 (module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2194609157) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7448) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 9837) && (module_i2c_::DATA_CONFIG_REG <= 16045) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2207280135) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3778172610) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##2 !module_i2c_::fifo_tx_f_empty) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3933) && (module_i2c_::TIMEOUT_TX <= 6150) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 406) && (module_i2c_::TIMEOUT_TX <= 4020) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::DATA_CONFIG_REG >= 9837) && (module_i2c_::DATA_CONFIG_REG <= 16045) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 module_i2c_::RX_EMPTY ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10037) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 module_i2c_::RX_EMPTY ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 8669) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 8669) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 406) && (module_i2c_::TIMEOUT_TX <= 4020) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1390137253) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5488) && (module_i2c_::TIMEOUT_TX <= 10910) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357) && (module_i2c_::TIMEOUT_TX >= 4536) && (module_i2c_::TIMEOUT_TX <= 8187)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357) && module_i2c_::ERROR) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15899) && (module_i2c_::DATA_CONFIG_REG <= 16006)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357) && (module_i2c_::TIMEOUT_TX >= 12641) && (module_i2c_::TIMEOUT_TX <= 14793)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 7448) ##4 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13903) && (module_i2c_::TIMEOUT_TX <= 16334) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10037) && (module_i2c_::TIMEOUT_TX <= 11126) && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 5154) && (module_i2c_::TIMEOUT_TX <= 6925) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1920551396) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 5139) && (module_i2c_::DATA_CONFIG_REG <= 8183) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 5154) && (module_i2c_::TIMEOUT_TX <= 6925) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1920551396) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 5139) && (module_i2c_::DATA_CONFIG_REG <= 8183) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 7448) ##4 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13903) && (module_i2c_::TIMEOUT_TX <= 16334) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::TIMEOUT_TX >= 6730) && (module_i2c_::TIMEOUT_TX <= 7052) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::TIMEOUT_TX >= 1390) && (module_i2c_::TIMEOUT_TX <= 2140) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::TIMEOUT_TX >= 3504) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3316) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2087561720) && (module_i2c_::fifo_tx_data_out <= 2246770699) ##2 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 8277) && (module_i2c_::TIMEOUT_TX <= 15695) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5417) && (module_i2c_::DATA_CONFIG_REG <= 9281) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9236) && (module_i2c_::DATA_CONFIG_REG <= 16229) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5417) && (module_i2c_::DATA_CONFIG_REG <= 9281) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 1959869417) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 8277) && (module_i2c_::TIMEOUT_TX <= 15695) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 6730) && (module_i2c_::TIMEOUT_TX <= 8456) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 16229) ##4 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 6730) && (module_i2c_::TIMEOUT_TX <= 8456) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10766) && (module_i2c_::DATA_CONFIG_REG <= 16229) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1929491430) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 5154) && (module_i2c_::TIMEOUT_TX <= 8456) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 module_i2c_::SCL ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3933) && (module_i2c_::TIMEOUT_TX <= 3960) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9236) && (module_i2c_::DATA_CONFIG_REG <= 16229) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1929491430) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 module_i2c_::SDA ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) && module_i2c_::TX_EMPTY ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 16229) ##4 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3933) && (module_i2c_::TIMEOUT_TX <= 3960) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12625) && (module_i2c_::DATA_CONFIG_REG <= 16055) ##1 !module_i2c_::fifo_tx_f_empty && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1952183784) && (module_i2c_::fifo_tx_data_out <= 1959869417) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 module_i2c_::SDA ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 5154) && (module_i2c_::TIMEOUT_TX <= 8456) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10766) && (module_i2c_::DATA_CONFIG_REG <= 16229) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 7448) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) && module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9862) && (module_i2c_::TIMEOUT_TX <= 13011) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 module_i2c_::SCL ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2207280135) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 7448) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 8928) && (module_i2c_::TIMEOUT_TX <= 11074) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 !module_i2c_::fifo_rx_f_full && (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 module_i2c_::RX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 6730) && (module_i2c_::TIMEOUT_TX <= 10022) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 6276) && (module_i2c_::TIMEOUT_TX <= 10022) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 !module_i2c_::SCL && (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 1023) && (module_i2c_::DATA_CONFIG_REG <= 8760) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 8736) && (module_i2c_::TIMEOUT_TX <= 11074) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 6730) && (module_i2c_::TIMEOUT_TX <= 10022) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 1959869417) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 8928) && (module_i2c_::TIMEOUT_TX <= 11074) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 module_i2c_::RX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 8928) && (module_i2c_::TIMEOUT_TX <= 10125) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) && module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 !module_i2c_::fifo_rx_f_full ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029) && module_i2c_::fifo_tx_f_full) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::next_state_tx == 1) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 7492) && (module_i2c_::TIMEOUT_TX <= 15695) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029) && module_i2c_::fifo_rx_f_empty) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029) && module_i2c_::fifo_tx_f_full) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029) && module_i2c_::fifo_rx_f_empty) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 !module_i2c_::fifo_rx_f_full && (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::DATA_CONFIG_REG >= 3894) && (module_i2c_::DATA_CONFIG_REG <= 14023) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 7492) && (module_i2c_::TIMEOUT_TX <= 15695) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 4282) ##1 (module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2194609157) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 8928) && (module_i2c_::TIMEOUT_TX <= 10125) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 !module_i2c_::SDA && (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 6150) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 7492) && (module_i2c_::TIMEOUT_TX <= 14987) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 !module_i2c_::fifo_rx_f_full ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 6276) && (module_i2c_::TIMEOUT_TX <= 10022) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1316984732) && (module_i2c_::fifo_tx_data_out <= 1899647970) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::DATA_CONFIG_REG >= 3894) && (module_i2c_::DATA_CONFIG_REG <= 14023) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 !module_i2c_::SCL && (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 !module_i2c_::SDA && (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 1023) && (module_i2c_::DATA_CONFIG_REG <= 8760) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 6150) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 1959869417) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029) && (module_i2c_::next_state_rx == 1)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029) && (module_i2c_::next_state_rx == 1)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 (module_i2c_::TIMEOUT_TX >= 7492) && (module_i2c_::TIMEOUT_TX <= 14987) ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 5154) && (module_i2c_::TIMEOUT_TX <= 10022) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 8736) && (module_i2c_::TIMEOUT_TX <= 11074) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::next_state_tx == 1) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029) && module_i2c_::RX_EMPTY) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029) && module_i2c_::RX_EMPTY) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::TIMEOUT_TX >= 5154) && (module_i2c_::TIMEOUT_TX <= 10022) ##2 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::fifo_tx_data_out >= 1776491987) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::fifo_tx_data_out >= 1776491987) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5349) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5667) && (module_i2c_::TIMEOUT_TX <= 10433) && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 !module_i2c_::ERROR ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2255374348) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 12947) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 36) && (module_i2c_::TIMEOUT_TX <= 4244) ##1 (module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2194609157) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 !module_i2c_::ERROR ##1 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1837122523) && (module_i2c_::fifo_tx_data_out <= 1861039069) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7986) && (module_i2c_::TIMEOUT_TX <= 12069) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 12947) && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 341) && (module_i2c_::DATA_CONFIG_REG <= 2426) && (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4020) && (module_i2c_::TIMEOUT_TX <= 7976) ##2 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1837122523) && (module_i2c_::fifo_tx_data_out <= 1861039069) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 8688) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 !module_i2c_::ERROR ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::fifo_tx_data_out >= 1363218338) && (module_i2c_::fifo_tx_data_out <= 1414896552) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8639) && (module_i2c_::DATA_CONFIG_REG <= 9112) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8639) && (module_i2c_::DATA_CONFIG_REG <= 9112) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::TIMEOUT_TX >= 11592) && (module_i2c_::TIMEOUT_TX <= 14063)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 !module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 module_i2c_::ERROR) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 2601)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::DATA_CONFIG_REG >= 1902) && (module_i2c_::DATA_CONFIG_REG <= 2384)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 !module_i2c_::RX_EMPTY) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6758) && (module_i2c_::DATA_CONFIG_REG <= 10053) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::DATA_CONFIG_REG >= 12220) && (module_i2c_::DATA_CONFIG_REG <= 13464)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::DATA_CONFIG_REG >= 3500) && (module_i2c_::DATA_CONFIG_REG <= 4159)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2736712774) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::next_state_rx == 0) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 11047) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::next_state_rx == 0) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3299) && (module_i2c_::DATA_CONFIG_REG <= 6143)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3009)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3009)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3009)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3299) && (module_i2c_::DATA_CONFIG_REG <= 6143)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3299) && (module_i2c_::DATA_CONFIG_REG <= 6143)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3009)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 3009)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3299) && (module_i2c_::DATA_CONFIG_REG <= 6143)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3299) && (module_i2c_::DATA_CONFIG_REG <= 6143)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3880892110) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 !module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10114) && (module_i2c_::DATA_CONFIG_REG <= 13230) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::fifo_tx_data_out >= 2160569345) && (module_i2c_::fifo_tx_data_out <= 2207280135) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 !module_i2c_::TX_EMPTY ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 7468) && (module_i2c_::TIMEOUT_TX <= 11074) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 3894) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 15355) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 12367) && (module_i2c_::TIMEOUT_TX <= 15355) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::DATA_CONFIG_REG >= 4959) && (module_i2c_::DATA_CONFIG_REG <= 9412) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::DATA_CONFIG_REG >= 3894) && (module_i2c_::DATA_CONFIG_REG <= 9412) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::DATA_CONFIG_REG >= 4959) && (module_i2c_::DATA_CONFIG_REG <= 9412) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 12367) && (module_i2c_::TIMEOUT_TX <= 15355) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 10712) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 3894) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 5580) && (module_i2c_::TIMEOUT_TX <= 10712) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 15355) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::DATA_CONFIG_REG >= 3894) && (module_i2c_::DATA_CONFIG_REG <= 9412) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2229428745) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::TIMEOUT_TX >= 7468) && (module_i2c_::TIMEOUT_TX <= 11074) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10574) && (module_i2c_::DATA_CONFIG_REG <= 11466) && (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##2 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##4 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::DATA_CONFIG_REG >= 8236) && (module_i2c_::DATA_CONFIG_REG <= 15899) && (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 module_i2c_::fifo_rx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 !module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::fifo_tx_data_out >= 2450907172) && (module_i2c_::fifo_tx_data_out <= 2509871147) ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::fifo_tx_data_out >= 2450907172) && (module_i2c_::fifo_tx_data_out <= 2509871147) ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 !module_i2c_::RX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1779824084) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 3559) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4983) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4577) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 !module_i2c_::fifo_rx_f_full && (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 3303) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4486) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2095072761) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 !module_i2c_::TX_EMPTY && (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357) && module_i2c_::fifo_tx_f_full) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4423) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2056018421) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2172157442) && (module_i2c_::fifo_tx_data_out <= 2215098888) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 16229) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 4306) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) && (module_i2c_::next_state_tx == 1) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1988706285) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1976061931) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 4291) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2037745138) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 10089) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2050941940) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) && module_i2c_::SCL ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 1976651243) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 3039) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3355) && (module_i2c_::DATA_CONFIG_REG <= 6743) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4603) && (module_i2c_::TIMEOUT_TX <= 8702) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::fifo_tx_data_out >= 680277329) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 (module_i2c_::fifo_tx_data_out >= 680277329) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9429) && (module_i2c_::TIMEOUT_TX <= 12397) && (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3509564578) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##2 !module_i2c_::fifo_tx_f_empty) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##1 (module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2194609157) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6883) && (module_i2c_::DATA_CONFIG_REG <= 7346) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6883) && (module_i2c_::DATA_CONFIG_REG <= 7346) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11041) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) && (module_i2c_::next_state_tx == 1) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##1 (module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2194609157) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3199208061) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##2 !module_i2c_::fifo_tx_f_empty) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) && (module_i2c_::next_state_rx == 0) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3880892110) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) && module_i2c_::SCL ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3880892110) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::TIMEOUT_TX >= 3504) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5349) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 8025) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2536801326) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7927) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357) && (module_i2c_::next_state_tx == 1)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357) && module_i2c_::SDA) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357) && module_i2c_::SCL) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3886117071) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3886117071) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##2 (module_i2c_::next_state_tx == 1)) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 36) && (module_i2c_::TIMEOUT_TX <= 2873) ##1 (module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2194609157) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1703015371) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5349) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8370) && (module_i2c_::DATA_CONFIG_REG <= 11355) && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7841) && (module_i2c_::DATA_CONFIG_REG <= 11597) && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12553) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10114) && (module_i2c_::DATA_CONFIG_REG <= 13230) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9429) && (module_i2c_::TIMEOUT_TX <= 12397) && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 (module_i2c_::fifo_tx_data_out >= 1625409473) && (module_i2c_::fifo_tx_data_out <= 2238357514)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::fifo_tx_data_out >= 1439309739) && (module_i2c_::fifo_tx_data_out <= 1560606650) ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##4 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::fifo_tx_data_out >= 1439309739) && (module_i2c_::fifo_tx_data_out <= 1560606650) ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::fifo_tx_data_out >= 1776491987) && (module_i2c_::fifo_tx_data_out <= 1899647970) ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::TIMEOUT_TX >= 15917) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::fifo_tx_data_out >= 1776491987) && (module_i2c_::fifo_tx_data_out <= 1899647970) ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2368009754) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 !module_i2c_::TX_EMPTY ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 !module_i2c_::TX_EMPTY ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12808) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 !module_i2c_::fifo_tx_f_empty ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::TX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2224635913) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 !module_i2c_::fifo_tx_f_empty ##3 (module_i2c_::DATA_CONFIG_REG >= 9890) && (module_i2c_::DATA_CONFIG_REG <= 11029)) |-> module_i2c_::fifo_tx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12808) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9654) && (module_i2c_::TIMEOUT_TX <= 14870) && (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::next_state_tx == 0) ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 module_i2c_::RX_EMPTY ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 module_i2c_::fifo_rx_f_empty ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::DATA_CONFIG_REG >= 12468) && (module_i2c_::DATA_CONFIG_REG <= 13924) ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::next_state_tx == 0) ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 !module_i2c_::SDA ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 (module_i2c_::DATA_CONFIG_REG >= 11608) && (module_i2c_::DATA_CONFIG_REG <= 15570)) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 !module_i2c_::SDA ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 !module_i2c_::SCL ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 (module_i2c_::DATA_CONFIG_REG >= 12468) && (module_i2c_::DATA_CONFIG_REG <= 13924) ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 module_i2c_::fifo_rx_f_empty ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 !module_i2c_::SCL ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 (module_i2c_::DATA_CONFIG_REG >= 11608) && (module_i2c_::DATA_CONFIG_REG <= 15570)) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 module_i2c_::RX_EMPTY ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::fifo_tx_data_out >= 2852873812) && (module_i2c_::fifo_tx_data_out <= 3054447724) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2234594314) && (module_i2c_::fifo_tx_data_out <= 2238357514) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 module_i2c_::SDA) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 !module_i2c_::SCL && (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 module_i2c_::SCL) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) && (module_i2c_::next_state_tx == 0) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::next_state_rx == 1)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1848531420) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 module_i2c_::SDA) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 !module_i2c_::SDA && (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2224635913) && (module_i2c_::fifo_tx_data_out <= 2238357514) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 module_i2c_::SCL) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2224635913) && (module_i2c_::fifo_tx_data_out <= 2236885514) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR && (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 (module_i2c_::next_state_rx == 0)) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) && module_i2c_::fifo_rx_f_full ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::next_state_tx == 1)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3189757052) && (module_i2c_::fifo_tx_data_out <= 3736409789) ##1 (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3189757052) && (module_i2c_::fifo_tx_data_out <= 3736409789) ##1 (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 (module_i2c_::next_state_rx == 1) ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) && module_i2c_::ERROR ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 428) && (module_i2c_::DATA_CONFIG_REG <= 1015) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 (module_i2c_::next_state_tx == 0) ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 (module_i2c_::next_state_tx == 0) ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) && module_i2c_::ERROR ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::SDA ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::SCL ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 (module_i2c_::TIMEOUT_TX >= 558) && (module_i2c_::TIMEOUT_TX <= 1317) ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 (module_i2c_::DATA_CONFIG_REG >= 934) && (module_i2c_::DATA_CONFIG_REG <= 6086) ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 428) && (module_i2c_::DATA_CONFIG_REG <= 1015) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::SCL ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::SDA ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 (module_i2c_::DATA_CONFIG_REG >= 934) && (module_i2c_::DATA_CONFIG_REG <= 6086) ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 (module_i2c_::TIMEOUT_TX >= 558) && (module_i2c_::TIMEOUT_TX <= 1317) ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 (module_i2c_::next_state_rx == 1) ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5674) && (module_i2c_::DATA_CONFIG_REG <= 10966) ##2 (module_i2c_::fifo_tx_data_out >= 491400506) && (module_i2c_::fifo_tx_data_out <= 2207280135) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8187) ##2 (module_i2c_::TIMEOUT_TX >= 13301) && (module_i2c_::TIMEOUT_TX <= 13571) && (module_i2c_::fifo_tx_data_out >= 2386137116) && (module_i2c_::fifo_tx_data_out <= 2589261876)) |-> (module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10096) && (module_i2c_::TIMEOUT_TX <= 11499) ##1 (module_i2c_::fifo_tx_data_out >= 491400506) && (module_i2c_::fifo_tx_data_out <= 2207280135) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 !module_i2c_::ERROR && (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 module_i2c_::fifo_tx_f_full) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 !module_i2c_::fifo_rx_f_full && (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) && (module_i2c_::fifo_tx_data_out >= 290979106) && (module_i2c_::fifo_tx_data_out <= 650067789) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2095072761) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 module_i2c_::SCL ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 module_i2c_::SDA ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 36) && (module_i2c_::TIMEOUT_TX <= 3933) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2152354304) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2152354304) && (module_i2c_::fifo_tx_data_out <= 2155824128) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10096) && (module_i2c_::TIMEOUT_TX <= 11499) && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2263859725) ##2 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##2 (module_i2c_::fifo_tx_data_out >= 491400506) && (module_i2c_::fifo_tx_data_out <= 2207280135) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2152354304) && (module_i2c_::fifo_tx_data_out <= 2160569345) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2155445248) && (module_i2c_::fifo_tx_data_out <= 2155824128) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::next_state_tx == 1) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 !module_i2c_::fifo_rx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2155824128) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2194609157) && (module_i2c_::next_state_tx == 1) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 module_i2c_::fifo_tx_f_full ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2143974911) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11585) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11585) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3236) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12068) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7514) && (module_i2c_::TIMEOUT_TX <= 11499) && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11015) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11015) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12068) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2238357514)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7514) && (module_i2c_::TIMEOUT_TX <= 11499) ##1 (module_i2c_::fifo_tx_data_out >= 491400506) && (module_i2c_::fifo_tx_data_out <= 2207280135) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 36) && (module_i2c_::TIMEOUT_TX <= 3768) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2418978848) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 10349) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 (module_i2c_::next_state_rx == 1)) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 !module_i2c_::fifo_tx_f_empty) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 10349) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2342701591) ##2 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 !module_i2c_::fifo_tx_f_empty ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 !module_i2c_::TX_EMPTY ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11624) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::DATA_CONFIG_REG >= 11466) && (module_i2c_::DATA_CONFIG_REG <= 12256) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2418978848) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2377666075) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 module_i2c_::fifo_rx_f_full ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) && module_i2c_::fifo_tx_f_full ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 !module_i2c_::fifo_tx_f_empty) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 !module_i2c_::fifo_tx_f_full ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 (module_i2c_::next_state_rx == 1)) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13531) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 !module_i2c_::fifo_tx_f_full ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 module_i2c_::fifo_rx_f_full ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 !module_i2c_::TX_EMPTY ##2 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 !module_i2c_::fifo_tx_f_empty ##2 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 11624) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) && module_i2c_::fifo_tx_f_full ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 !module_i2c_::TX_EMPTY) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13531) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 !module_i2c_::TX_EMPTY) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2377666075) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::fifo_tx_data_out >= 2646662203) && (module_i2c_::fifo_tx_data_out <= 2852873812) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::RX_EMPTY ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 module_i2c_::TX_EMPTY ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::TIMEOUT_TX >= 8173) && (module_i2c_::TIMEOUT_TX <= 11666) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2551982128) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 924) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::RX_EMPTY ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13079) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::fifo_rx_f_empty ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG == 13079) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 924) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 341) && (module_i2c_::DATA_CONFIG_REG <= 3046) && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 module_i2c_::TX_EMPTY ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 module_i2c_::fifo_tx_f_full ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::fifo_rx_f_empty ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 module_i2c_::fifo_tx_f_full ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out == 2551982128) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 !module_i2c_::fifo_tx_f_full && (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2200734214) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 !module_i2c_::RX_EMPTY && (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) && module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 module_i2c_::TX_EMPTY) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 !module_i2c_::fifo_rx_f_empty && (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::TIMEOUT_TX >= 9156) && (module_i2c_::TIMEOUT_TX <= 11755) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 (module_i2c_::next_state_rx == 1)) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 7601) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 773) && (module_i2c_::TIMEOUT_TX <= 11499) && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 module_i2c_::ERROR) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) && module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 (module_i2c_::TIMEOUT_TX >= 15285) && (module_i2c_::TIMEOUT_TX <= 16101) ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 (module_i2c_::TIMEOUT_TX >= 15285) && (module_i2c_::TIMEOUT_TX <= 16101) ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3236) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3667) && (module_i2c_::DATA_CONFIG_REG <= 7574) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3667) && (module_i2c_::DATA_CONFIG_REG <= 7574) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2571584562) && (module_i2c_::fifo_tx_data_out <= 3444693146) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 !module_i2c_::RX_EMPTY ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 !module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2571584562) && (module_i2c_::fifo_tx_data_out <= 3444693146) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::TIMEOUT_TX >= 6987) && (module_i2c_::TIMEOUT_TX <= 11755) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 341) && (module_i2c_::DATA_CONFIG_REG <= 3667) && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3019861095) && (module_i2c_::fifo_tx_data_out <= 3455543963) ##1 (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##1 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12808) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 3841) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 4322) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3019861095) && (module_i2c_::fifo_tx_data_out <= 3455543963) ##1 (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11) && (module_i2c_::TIMEOUT_TX <= 5037) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 4283979518) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3960) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5075) && (module_i2c_::DATA_CONFIG_REG <= 9581) && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::fifo_tx_data_out >= 2646662203) && (module_i2c_::fifo_tx_data_out <= 2689909824) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7902) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7961) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7961) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::TIMEOUT_TX >= 559) && (module_i2c_::TIMEOUT_TX <= 750) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3189757052) && (module_i2c_::fifo_tx_data_out <= 3524674212) ##1 (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 3189757052) && (module_i2c_::fifo_tx_data_out <= 3524674212) ##1 (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##2 !module_i2c_::fifo_tx_f_empty ##1 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##2 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1911577059) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7609) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 2033343474) && (module_i2c_::fifo_tx_data_out <= 2036694514) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 (module_i2c_::TIMEOUT_TX >= 7104) && (module_i2c_::TIMEOUT_TX <= 7468)) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::fifo_rx_f_empty);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5947) && (module_i2c_::DATA_CONFIG_REG <= 8409) && (module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 (module_i2c_::DATA_CONFIG_REG >= 13079) && (module_i2c_::DATA_CONFIG_REG <= 13531) && (module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##3 true) |-> module_i2c_::RX_EMPTY);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5947) && (module_i2c_::DATA_CONFIG_REG <= 10766) && (module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 341) && (module_i2c_::DATA_CONFIG_REG <= 7534) && (module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2292148753) ##2 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5947) && (module_i2c_::DATA_CONFIG_REG <= 10810) && (module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5730) && (module_i2c_::TIMEOUT_TX <= 10577) && (module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) && module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) && module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 (module_i2c_::fifo_tx_data_out >= 2674719294) && (module_i2c_::fifo_tx_data_out <= 2694473281)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2207280135) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 module_i2c_::TX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 !module_i2c_::fifo_rx_f_full) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##1 module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2201641478) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##1 !module_i2c_::RX_EMPTY ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##1 !module_i2c_::fifo_tx_f_full ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##1 module_i2c_::TX_EMPTY ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##1 module_i2c_::SCL ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##1 !module_i2c_::fifo_rx_f_empty ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 module_i2c_::RX_EMPTY) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##1 module_i2c_::SDA ##2 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##1 (module_i2c_::next_state_rx == 0) ##1 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 !module_i2c_::ERROR && module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 (module_i2c_::next_state_rx == 1) ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 module_i2c_::fifo_tx_f_empty ##1 module_i2c_::ERROR) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::next_state_rx == 0)) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##1 (module_i2c_::TIMEOUT_TX >= 3504) && (module_i2c_::TIMEOUT_TX <= 13457) ##1 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR && (module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) && module_i2c_::RX_EMPTY ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) && module_i2c_::fifo_rx_f_empty ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::DATA_CONFIG_REG >= 6817) && (module_i2c_::DATA_CONFIG_REG <= 13289) && (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) && module_i2c_::fifo_rx_f_full ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::TIMEOUT_TX >= 9641) && (module_i2c_::TIMEOUT_TX <= 13799) && (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) && module_i2c_::fifo_tx_f_full ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) && module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##2 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5730) && (module_i2c_::TIMEOUT_TX <= 8490) && (module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2418978848) ##1 (module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2146706943) ##3 true) |-> (module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 2948082783) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6617) && (module_i2c_::DATA_CONFIG_REG <= 9501)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6617) && (module_i2c_::DATA_CONFIG_REG <= 9501)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6617) && (module_i2c_::DATA_CONFIG_REG <= 9501)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6617) && (module_i2c_::DATA_CONFIG_REG <= 9501)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6617) && (module_i2c_::DATA_CONFIG_REG <= 9501)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2931348061) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2377666075) && (module_i2c_::fifo_tx_data_out <= 2961413729) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 2847490643) ##3 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5075) && (module_i2c_::DATA_CONFIG_REG <= 9581) ##1 (module_i2c_::fifo_tx_data_out >= 491400506) && (module_i2c_::fifo_tx_data_out <= 2207280135) ##1 (module_i2c_::TIMEOUT_TX >= 4222) && (module_i2c_::TIMEOUT_TX <= 4540) ##1 true) |-> (module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10163) && (module_i2c_::DATA_CONFIG_REG <= 13294) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 2847490643) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13390) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13390) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13390) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13390) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13390) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1428362154) && (module_i2c_::fifo_tx_data_out <= 2135315966)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1428362154) && (module_i2c_::fifo_tx_data_out <= 2135315966)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1428362154) && (module_i2c_::fifo_tx_data_out <= 2135315966)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1428362154) && (module_i2c_::fifo_tx_data_out <= 2135315966)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1428362154) && (module_i2c_::fifo_tx_data_out <= 2135315966)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2175218179) && (module_i2c_::fifo_tx_data_out <= 2847490643)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2175218179) && (module_i2c_::fifo_tx_data_out <= 2847490643)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2175218179) && (module_i2c_::fifo_tx_data_out <= 2847490643)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2175218179) && (module_i2c_::fifo_tx_data_out <= 2847490643)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2175218179) && (module_i2c_::fifo_tx_data_out <= 2847490643)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 0) ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2461325861)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2461325861)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2461325861)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2461325861)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1899150306) && (module_i2c_::fifo_tx_data_out <= 2461325861)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3414) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::DATA_CONFIG_REG >= 3500) && (module_i2c_::DATA_CONFIG_REG <= 6035) ##3 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) && (module_i2c_::next_state_rx == 0) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 2057) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 1841557467) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::TIMEOUT_TX >= 3899) && (module_i2c_::TIMEOUT_TX <= 5125) && (module_i2c_::fifo_tx_data_out >= 2363662361) && (module_i2c_::fifo_tx_data_out <= 2578300979) ##2 true) |-> (module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 (module_i2c_::fifo_tx_data_out >= 483079481) && (module_i2c_::fifo_tx_data_out <= 2292148753)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 7670) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 4959) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) && (module_i2c_::TIMEOUT_TX >= 5668) && (module_i2c_::TIMEOUT_TX <= 15918) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##3 (module_i2c_::DATA_CONFIG_REG >= 9834) && (module_i2c_::DATA_CONFIG_REG <= 11638) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 15491) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 341) && (module_i2c_::DATA_CONFIG_REG <= 6539) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 234) && (module_i2c_::TIMEOUT_TX <= 1864) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##4 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::fifo_tx_data_out >= 760901466) && (module_i2c_::fifo_tx_data_out <= 4283979518) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 341) && (module_i2c_::DATA_CONFIG_REG <= 7846) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) && module_i2c_::ERROR ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1532) && (module_i2c_::DATA_CONFIG_REG <= 2426) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 module_i2c_::SCL ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 module_i2c_::SDA ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 (module_i2c_::fifo_tx_data_out >= 483079481) && (module_i2c_::fifo_tx_data_out <= 1458674605)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) && (module_i2c_::TIMEOUT_TX >= 5668) && (module_i2c_::TIMEOUT_TX <= 12164) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2328759317) && (module_i2c_::fifo_tx_data_out <= 2547900975) ##1 module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1878971871) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::fifo_tx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 (module_i2c_::DATA_CONFIG_REG >= 9942) && (module_i2c_::DATA_CONFIG_REG <= 14985) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 !module_i2c_::fifo_rx_f_full && (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 !module_i2c_::ERROR && (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 234) && (module_i2c_::TIMEOUT_TX <= 8334) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 !module_i2c_::fifo_tx_f_full && (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) && (module_i2c_::fifo_tx_data_out >= 626576714) && (module_i2c_::fifo_tx_data_out <= 1429581738) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::next_state_tx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 (module_i2c_::DATA_CONFIG_REG >= 1193) && (module_i2c_::DATA_CONFIG_REG <= 6035) ##3 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1532) && (module_i2c_::DATA_CONFIG_REG <= 5947) && (module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##4 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 (module_i2c_::TIMEOUT_TX >= 4913) && (module_i2c_::TIMEOUT_TX <= 6930) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 module_i2c_::SCL ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 module_i2c_::fifo_tx_f_empty ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 module_i2c_::TX_EMPTY ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 !module_i2c_::RX_EMPTY) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 module_i2c_::SDA ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 !module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::TIMEOUT_TX >= 5563) && (module_i2c_::TIMEOUT_TX <= 10037) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 (module_i2c_::TIMEOUT_TX >= 12098) && (module_i2c_::TIMEOUT_TX <= 16015)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 module_i2c_::fifo_rx_f_full ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::TIMEOUT_TX >= 9156) && (module_i2c_::TIMEOUT_TX <= 11755) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::TIMEOUT_TX >= 8173) && (module_i2c_::TIMEOUT_TX <= 11666) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) && (module_i2c_::TIMEOUT_TX >= 9657) && (module_i2c_::TIMEOUT_TX <= 12164) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::fifo_tx_data_out >= 2160569345) && (module_i2c_::fifo_tx_data_out <= 4283979518) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##4 (module_i2c_::DATA_CONFIG_REG >= 11167) && (module_i2c_::DATA_CONFIG_REG <= 11839)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 12020) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 (module_i2c_::fifo_tx_data_out >= 540053824) && (module_i2c_::fifo_tx_data_out <= 1356915617) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) && (module_i2c_::next_state_rx == 1) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 3778) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 3075) && (module_i2c_::DATA_CONFIG_REG <= 3414) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4255) && (module_i2c_::DATA_CONFIG_REG <= 7846) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 !module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) && (module_i2c_::fifo_tx_data_out >= 3054447724) && (module_i2c_::fifo_tx_data_out <= 3554761895) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 !module_i2c_::RX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) && module_i2c_::fifo_tx_f_empty ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 2992) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 (module_i2c_::next_state_tx == 1) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 !module_i2c_::fifo_tx_f_full) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::DATA_CONFIG_REG >= 3500) && (module_i2c_::DATA_CONFIG_REG <= 6301) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 (module_i2c_::TIMEOUT_TX >= 1865) && (module_i2c_::TIMEOUT_TX <= 3100)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4831) && (module_i2c_::TIMEOUT_TX <= 9654) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 (module_i2c_::fifo_tx_data_out >= 483079481) && (module_i2c_::fifo_tx_data_out <= 771099995)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 (module_i2c_::DATA_CONFIG_REG >= 721) && (module_i2c_::DATA_CONFIG_REG <= 7047)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 !module_i2c_::fifo_rx_f_full) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 (module_i2c_::DATA_CONFIG_REG >= 12516) && (module_i2c_::DATA_CONFIG_REG <= 14985) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2073820663) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2056018421) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) && (module_i2c_::TIMEOUT_TX >= 8149) && (module_i2c_::TIMEOUT_TX <= 9657) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 !module_i2c_::ERROR ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 773) && (module_i2c_::TIMEOUT_TX <= 11499) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 773) && (module_i2c_::TIMEOUT_TX <= 5940) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::TIMEOUT_TX >= 4536) && (module_i2c_::TIMEOUT_TX <= 8403) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4831) && (module_i2c_::TIMEOUT_TX <= 8334) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) && (module_i2c_::TIMEOUT_TX >= 5668) && (module_i2c_::TIMEOUT_TX <= 8149) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) && module_i2c_::SCL ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) && module_i2c_::SDA ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) && module_i2c_::SCL ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2143974911) ##4 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 (module_i2c_::DATA_CONFIG_REG >= 1193) && (module_i2c_::DATA_CONFIG_REG <= 2501) ##3 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 (module_i2c_::fifo_tx_data_out >= 2847490643) && (module_i2c_::fifo_tx_data_out <= 4283979518) ##3 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 7595) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 (module_i2c_::TIMEOUT_TX >= 12381) && (module_i2c_::TIMEOUT_TX <= 14169) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 module_i2c_::TX_EMPTY) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 (module_i2c_::fifo_tx_data_out >= 3445052058) && (module_i2c_::fifo_tx_data_out <= 3924555475) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 !module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 (module_i2c_::DATA_CONFIG_REG >= 12516) && (module_i2c_::DATA_CONFIG_REG <= 13289) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 341) && (module_i2c_::DATA_CONFIG_REG <= 3559) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 !module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 (module_i2c_::fifo_tx_data_out >= 1691386313) && (module_i2c_::fifo_tx_data_out <= 2292148753)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 !module_i2c_::RX_EMPTY && (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) && (module_i2c_::next_state_tx == 1) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 !module_i2c_::fifo_rx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2135315966) ##4 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##4 (module_i2c_::TIMEOUT_TX >= 1865) && (module_i2c_::TIMEOUT_TX <= 2168)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 234) && (module_i2c_::TIMEOUT_TX <= 4306) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3504) && (module_i2c_::TIMEOUT_TX <= 5940) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 (module_i2c_::fifo_tx_data_out >= 2847490643) && (module_i2c_::fifo_tx_data_out <= 4064999652) ##3 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 (module_i2c_::DATA_CONFIG_REG >= 1193) && (module_i2c_::DATA_CONFIG_REG <= 2073) ##3 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2100573690) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2172157442) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 !module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 module_i2c_::ERROR ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5240) && (module_i2c_::TIMEOUT_TX <= 8122) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##4 (module_i2c_::fifo_tx_data_out >= 739599192) && (module_i2c_::fifo_tx_data_out <= 771099995)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::DATA_CONFIG_REG >= 10989) && (module_i2c_::DATA_CONFIG_REG <= 16357) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 (module_i2c_::next_state_rx == 1) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5240) && (module_i2c_::TIMEOUT_TX <= 5940) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2062986229) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##3 (module_i2c_::TIMEOUT_TX >= 4913) && (module_i2c_::TIMEOUT_TX <= 5261) ##1 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX == 5940) ##4 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 !module_i2c_::TX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 !module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 4228) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 4881) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8370) && (module_i2c_::DATA_CONFIG_REG <= 11597) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6817) && (module_i2c_::DATA_CONFIG_REG <= 11597) && (module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##2 (module_i2c_::next_state_rx == 1) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2308610067) && (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 15531) && (module_i2c_::DATA_CONFIG_REG <= 16357)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15) && (module_i2c_::DATA_CONFIG_REG <= 3559) && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##3 (module_i2c_::DATA_CONFIG_REG >= 3039) && (module_i2c_::DATA_CONFIG_REG <= 4983) && (module_i2c_::fifo_tx_data_out >= 1758267857) && (module_i2c_::fifo_tx_data_out <= 2133870590) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2255374348) ##1 (module_i2c_::next_state_rx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##2 true) |-> (module_i2c_::next_state_rx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2256330252) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 true) |-> module_i2c_::fifo_rx_f_full);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1813331928) && (module_i2c_::fifo_tx_data_out <= 1959869417) ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 15) && (module_i2c_::DATA_CONFIG_REG <= 2883) && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##2 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 1815) && (module_i2c_::DATA_CONFIG_REG <= 3559) && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1335980447) && (module_i2c_::fifo_tx_data_out <= 1758267857)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1364149154) && (module_i2c_::fifo_tx_data_out <= 1848531420)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##3 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1532166070) && (module_i2c_::fifo_tx_data_out <= 1848531420)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full ##3 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2117771260) && (module_i2c_::fifo_tx_data_out <= 2499650601) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 9581) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12107) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2263859725) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##2 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3299) && (module_i2c_::DATA_CONFIG_REG <= 6659) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 573) && (module_i2c_::TIMEOUT_TX <= 8334) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9641) && (module_i2c_::TIMEOUT_TX <= 15597) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 5464) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 573) && (module_i2c_::TIMEOUT_TX <= 5362) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3969) && (module_i2c_::DATA_CONFIG_REG <= 8037) ##3 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 8187) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 421) && (module_i2c_::TIMEOUT_TX <= 3441) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 573) && (module_i2c_::TIMEOUT_TX <= 3295) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##2 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 7595) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3983) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12107) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2134161918) && (module_i2c_::fifo_tx_data_out <= 2348539415)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 573) && (module_i2c_::TIMEOUT_TX <= 4089) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12638) && (module_i2c_::DATA_CONFIG_REG <= 16314) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1976061931) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1976061931) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1976061931) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1976061931) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1976061931) && (module_i2c_::fifo_tx_data_out <= 2342701591)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 573) && (module_i2c_::TIMEOUT_TX <= 4306) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##3 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2047548404) && (module_i2c_::fifo_tx_data_out <= 2322654740)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1592359869) && (module_i2c_::fifo_tx_data_out <= 1690844617)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8743) && (module_i2c_::DATA_CONFIG_REG <= 12504) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2852873812) ##4 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full ##4 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13289) && (module_i2c_::DATA_CONFIG_REG <= 16314) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10721) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 11091) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2203951622) && (module_i2c_::fifo_tx_data_out <= 2453330980)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1714210764) && (module_i2c_::fifo_tx_data_out <= 1848531420)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::RX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13217) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##4 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2414193183) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##4 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2134161918) && (module_i2c_::fifo_tx_data_out <= 2234594314)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10758) && (module_i2c_::DATA_CONFIG_REG <= 16314) && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10472) && (module_i2c_::DATA_CONFIG_REG <= 12844) && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5563) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##4 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3202) && (module_i2c_::TIMEOUT_TX <= 6296) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1514765236) && (module_i2c_::fifo_tx_data_out <= 1647358916) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##3 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11029) && (module_i2c_::DATA_CONFIG_REG <= 12844) && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2203951622) && (module_i2c_::fifo_tx_data_out <= 2287181328)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2255374348) && (module_i2c_::fifo_tx_data_out <= 2348539415)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10017) && (module_i2c_::DATA_CONFIG_REG <= 13160) ##3 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8154) && (module_i2c_::DATA_CONFIG_REG <= 16314) && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1514765236) && (module_i2c_::fifo_tx_data_out <= 1626008513) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 (module_i2c_::TIMEOUT_TX >= 10405) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 1574195131) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8736) && (module_i2c_::TIMEOUT_TX <= 12515) ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3880892110) ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 1626008513) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8052) && (module_i2c_::TIMEOUT_TX <= 12098) ##3 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1335980447) && (module_i2c_::fifo_tx_data_out <= 1380180900)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 2322654740) && (module_i2c_::fifo_tx_data_out <= 2453330980)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 5822) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12239) && (module_i2c_::TIMEOUT_TX <= 16334) && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1764870610) && (module_i2c_::fifo_tx_data_out <= 1879319008) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11221) && (module_i2c_::TIMEOUT_TX <= 16334) && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7902) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1775500243) && (module_i2c_::fifo_tx_data_out <= 1940282855) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 11736) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##3 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10766) && (module_i2c_::DATA_CONFIG_REG <= 15296) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1848531420)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 5156) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1958485481) && (module_i2c_::fifo_tx_data_out <= 2104822266) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 (module_i2c_::TIMEOUT_TX >= 11585) && (module_i2c_::TIMEOUT_TX <= 16235)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1764870610) && (module_i2c_::fifo_tx_data_out <= 2104822266) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1947815400) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1764870610) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 !module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1889897953) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3761) && (module_i2c_::TIMEOUT_TX <= 7655) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 !module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10747) && (module_i2c_::TIMEOUT_TX <= 15597) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) && module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2041813491) && (module_i2c_::fifo_tx_data_out <= 2207280135) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12108) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::TIMEOUT_TX >= 11592) && (module_i2c_::TIMEOUT_TX <= 16070) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12107) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12338) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 4536) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 (module_i2c_::DATA_CONFIG_REG >= 11134) && (module_i2c_::DATA_CONFIG_REG <= 16324)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 (module_i2c_::DATA_CONFIG_REG >= 11466) && (module_i2c_::DATA_CONFIG_REG <= 16324)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 (module_i2c_::TIMEOUT_TX >= 10515) && (module_i2c_::TIMEOUT_TX <= 15163)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12146) && (module_i2c_::DATA_CONFIG_REG <= 16229) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12808) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 module_i2c_::ERROR ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10017) && (module_i2c_::DATA_CONFIG_REG <= 13160) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##3 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 3504) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13051) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##3 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##3 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::TIMEOUT_TX >= 11480) && (module_i2c_::TIMEOUT_TX <= 14629) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) && module_i2c_::ERROR ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 (module_i2c_::TIMEOUT_TX >= 12164) && (module_i2c_::TIMEOUT_TX <= 16350)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 module_i2c_::SCL ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 module_i2c_::SDA ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 13440) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::TIMEOUT_TX >= 12919) && (module_i2c_::TIMEOUT_TX <= 16070) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1383114660) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 3212) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4020) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::TIMEOUT_TX >= 2140) && (module_i2c_::TIMEOUT_TX <= 6022) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1390137253) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 10214) && (module_i2c_::DATA_CONFIG_REG <= 13070) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4523) && (module_i2c_::TIMEOUT_TX <= 8490) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12338) && (module_i2c_::TIMEOUT_TX <= 15597) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 13074) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2852873812) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::DATA_CONFIG_REG >= 3476) && (module_i2c_::DATA_CONFIG_REG <= 6546) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3414) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##2 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 module_i2c_::SCL ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 module_i2c_::SDA ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 (module_i2c_::DATA_CONFIG_REG >= 3998) && (module_i2c_::DATA_CONFIG_REG <= 6617)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::TIMEOUT_TX >= 7739) && (module_i2c_::TIMEOUT_TX <= 10512) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::TIMEOUT_TX >= 12491) && (module_i2c_::TIMEOUT_TX <= 14629) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 (module_i2c_::next_state_tx == 1)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::TIMEOUT_TX >= 13435) && (module_i2c_::TIMEOUT_TX <= 16350) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6758) && (module_i2c_::DATA_CONFIG_REG <= 9942) ##3 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 (module_i2c_::TIMEOUT_TX >= 13523) && (module_i2c_::TIMEOUT_TX <= 16235)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8566) && (module_i2c_::DATA_CONFIG_REG <= 16314) ##2 (module_i2c_::fifo_tx_data_out >= 1929491430) && (module_i2c_::fifo_tx_data_out <= 2095072761) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2284041232) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13357) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::TIMEOUT_TX >= 9195) && (module_i2c_::TIMEOUT_TX <= 11361) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##1 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3969) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 2852873812) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::DATA_CONFIG_REG >= 3476) && (module_i2c_::DATA_CONFIG_REG <= 6546) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::next_state_tx == 1) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1397927846) && (module_i2c_::fifo_tx_data_out <= 2109320187) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::fifo_tx_data_out >= 290979106) && (module_i2c_::fifo_tx_data_out <= 4283979518) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10766) && (module_i2c_::DATA_CONFIG_REG <= 12451) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::TIMEOUT_TX >= 4881) && (module_i2c_::TIMEOUT_TX <= 8503) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::DATA_CONFIG_REG >= 11466) && (module_i2c_::DATA_CONFIG_REG <= 13289) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3420) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1841557467) && (module_i2c_::fifo_tx_data_out <= 2410713631) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1848531420) && (module_i2c_::fifo_tx_data_out <= 2414193183) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 (module_i2c_::DATA_CONFIG_REG >= 13289) && (module_i2c_::DATA_CONFIG_REG <= 15433)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::fifo_tx_data_out >= 178932501) && (module_i2c_::fifo_tx_data_out <= 4283979518) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::fifo_tx_data_out >= 178932501) && (module_i2c_::fifo_tx_data_out <= 3733858493) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) && (module_i2c_::fifo_tx_data_out >= 909235564) && (module_i2c_::fifo_tx_data_out <= 4282179326) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::TIMEOUT_TX >= 13838) && (module_i2c_::TIMEOUT_TX <= 15918) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3355) && (module_i2c_::DATA_CONFIG_REG <= 6758) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::next_state_tx == 1) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 1818914264) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 (module_i2c_::TIMEOUT_TX >= 10515) && (module_i2c_::TIMEOUT_TX <= 12515)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 4283979518) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::TIMEOUT_TX >= 2313) && (module_i2c_::TIMEOUT_TX <= 3504) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 1684090312) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 (module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 13289)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::fifo_tx_data_out >= 2492574249) && (module_i2c_::fifo_tx_data_out <= 2736168006) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 7335) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::fifo_tx_data_out >= 2160569345) && (module_i2c_::fifo_tx_data_out <= 4283979518) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 341) && (module_i2c_::DATA_CONFIG_REG <= 2426) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3033) && (module_i2c_::TIMEOUT_TX <= 5240) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 (module_i2c_::TIMEOUT_TX >= 13457) && (module_i2c_::TIMEOUT_TX <= 15163)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 14063) && (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2348539415) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SCL && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) && (module_i2c_::next_state_tx == 0) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::TIMEOUT_TX >= 9696) && (module_i2c_::TIMEOUT_TX <= 10512) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 (module_i2c_::DATA_CONFIG_REG >= 13999) && (module_i2c_::DATA_CONFIG_REG <= 15433)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 0) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::fifo_tx_data_out >= 1879319008) && (module_i2c_::fifo_tx_data_out <= 2160569345) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 !module_i2c_::ERROR && (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 !module_i2c_::fifo_tx_f_empty && (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 !module_i2c_::TX_EMPTY && (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::DATA_CONFIG_REG >= 153) && (module_i2c_::DATA_CONFIG_REG <= 6817) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 5156) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13759) && (module_i2c_::DATA_CONFIG_REG <= 16276) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::next_state_rx == 0) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 module_i2c_::RX_EMPTY) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8566) && (module_i2c_::DATA_CONFIG_REG <= 16314) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 (module_i2c_::TIMEOUT_TX >= 7717) && (module_i2c_::TIMEOUT_TX <= 9100)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 !module_i2c_::fifo_tx_f_full && (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::TIMEOUT_TX >= 2140) && (module_i2c_::TIMEOUT_TX <= 3504) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::TIMEOUT_TX >= 7748) && (module_i2c_::TIMEOUT_TX <= 16163) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 !module_i2c_::fifo_tx_f_full) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) && (module_i2c_::next_state_rx == 0) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 (module_i2c_::next_state_rx == 0)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 !module_i2c_::fifo_rx_f_full) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 !module_i2c_::fifo_tx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::DATA_CONFIG_REG >= 19) && (module_i2c_::DATA_CONFIG_REG <= 3212) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2554394672)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2554394672)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2554394672)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2554394672)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2348539415) && (module_i2c_::fifo_tx_data_out <= 2554394672)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 7514) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) && (module_i2c_::TIMEOUT_TX >= 9696) && (module_i2c_::TIMEOUT_TX <= 15918) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 !module_i2c_::fifo_rx_f_full && (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::TIMEOUT_TX >= 8187) && (module_i2c_::TIMEOUT_TX <= 14629) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::fifo_tx_data_out >= 1611230144) && (module_i2c_::fifo_tx_data_out <= 2348539415) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 369621804) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 456353590) && (module_i2c_::fifo_tx_data_out <= 4281492222) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1851265500) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 module_i2c_::fifo_tx_f_full) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 module_i2c_::fifo_rx_f_full ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::fifo_tx_data_out >= 2036694514) && (module_i2c_::fifo_tx_data_out <= 2207280135) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) && (module_i2c_::next_state_rx == 0) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10192) && (module_i2c_::TIMEOUT_TX <= 11126) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 (module_i2c_::TIMEOUT_TX >= 4913) && (module_i2c_::TIMEOUT_TX <= 6151)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) && module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) && (module_i2c_::fifo_tx_data_out >= 2591776308) && (module_i2c_::fifo_tx_data_out <= 4282179326) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) && module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8025) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 module_i2c_::TX_EMPTY) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::TIMEOUT_TX >= 12387) && (module_i2c_::TIMEOUT_TX <= 16163) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1749192144) && (module_i2c_::fifo_tx_data_out <= 1971381739)) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1749192144) && (module_i2c_::fifo_tx_data_out <= 1971381739)) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1749192144) && (module_i2c_::fifo_tx_data_out <= 1971381739)) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1749192144) && (module_i2c_::fifo_tx_data_out <= 1971381739)) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1749192144) && (module_i2c_::fifo_tx_data_out <= 1971381739)) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6721) && (module_i2c_::DATA_CONFIG_REG <= 10053) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 !module_i2c_::fifo_tx_f_full) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) && (module_i2c_::fifo_tx_data_out >= 3225335936) && (module_i2c_::fifo_tx_data_out <= 4282179326) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) && (module_i2c_::fifo_tx_data_out >= 909235564) && (module_i2c_::fifo_tx_data_out <= 2160569345) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 2057) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) && (module_i2c_::TIMEOUT_TX >= 12164) && (module_i2c_::TIMEOUT_TX <= 15918) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 !module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 !module_i2c_::RX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 module_i2c_::TX_EMPTY ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 module_i2c_::ERROR ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10766) && (module_i2c_::DATA_CONFIG_REG <= 11466) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) && module_i2c_::fifo_tx_f_full ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 (module_i2c_::TIMEOUT_TX >= 13457) && (module_i2c_::TIMEOUT_TX <= 14218)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) && module_i2c_::TX_EMPTY ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7922) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) && module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 (module_i2c_::DATA_CONFIG_REG >= 1059) && (module_i2c_::DATA_CONFIG_REG <= 5311)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 (module_i2c_::TIMEOUT_TX >= 4913) && (module_i2c_::TIMEOUT_TX <= 9100)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8154) && (module_i2c_::DATA_CONFIG_REG <= 16276) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 module_i2c_::fifo_rx_f_empty) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 module_i2c_::RX_EMPTY) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) && (module_i2c_::fifo_tx_data_out >= 909235564) && (module_i2c_::fifo_tx_data_out <= 1879319008) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10935) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 456353590) && (module_i2c_::fifo_tx_data_out <= 4281492222) ##2 (module_i2c_::fifo_tx_data_out >= 1929491430) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) && module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 (module_i2c_::DATA_CONFIG_REG >= 7826) && (module_i2c_::DATA_CONFIG_REG <= 8338)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) && module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 2318405652) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 !module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 !module_i2c_::TX_EMPTY && (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::TIMEOUT_TX >= 9195) && (module_i2c_::TIMEOUT_TX <= 14063) && (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 !module_i2c_::fifo_tx_f_empty && (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11074) && (module_i2c_::TIMEOUT_TX <= 16355) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 (module_i2c_::TIMEOUT_TX >= 9100) && (module_i2c_::TIMEOUT_TX <= 14218)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::DATA_CONFIG_REG >= 11437) && (module_i2c_::DATA_CONFIG_REG <= 16357) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::TIMEOUT_TX >= 6752) && (module_i2c_::TIMEOUT_TX <= 11755) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5286) && (module_i2c_::DATA_CONFIG_REG <= 10574) ##2 (module_i2c_::fifo_tx_data_out >= 1929491430) && (module_i2c_::fifo_tx_data_out <= 2095072761) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9261) && (module_i2c_::DATA_CONFIG_REG <= 15296) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8409) && (module_i2c_::DATA_CONFIG_REG <= 15296) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 (module_i2c_::DATA_CONFIG_REG >= 7826) && (module_i2c_::DATA_CONFIG_REG <= 11741)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 (module_i2c_::DATA_CONFIG_REG >= 11437) && (module_i2c_::DATA_CONFIG_REG <= 16369)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 924) && (module_i2c_::DATA_CONFIG_REG <= 1532) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) && (module_i2c_::fifo_tx_data_out >= 909235564) && (module_i2c_::fifo_tx_data_out <= 1429581738) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::DATA_CONFIG_REG >= 10989) && (module_i2c_::DATA_CONFIG_REG <= 16357) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7601) && (module_i2c_::TIMEOUT_TX <= 15597) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 5240) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::TIMEOUT_TX >= 2313) && (module_i2c_::TIMEOUT_TX <= 2616) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2207280135) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) && module_i2c_::RX_EMPTY ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) && module_i2c_::fifo_rx_f_empty ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 module_i2c_::SDA) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 module_i2c_::SCL) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 module_i2c_::SCL ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 module_i2c_::SDA ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##1 (module_i2c_::next_state_tx == 1) ##1 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) && module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) && module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8150) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 !module_i2c_::fifo_tx_f_full) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 module_i2c_::SDA) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 module_i2c_::SCL) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) && module_i2c_::fifo_rx_f_full ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 module_i2c_::fifo_rx_f_full) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 2627) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 11946) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_full && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##2 (module_i2c_::TIMEOUT_TX >= 14218) && (module_i2c_::TIMEOUT_TX <= 15163)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5947) && (module_i2c_::DATA_CONFIG_REG <= 10810) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4523) && (module_i2c_::TIMEOUT_TX <= 8490) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) && (module_i2c_::next_state_rx == 1) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 2453330980) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11126) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11015) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 module_i2c_::ERROR) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3725) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 (module_i2c_::DATA_CONFIG_REG >= 1059) && (module_i2c_::DATA_CONFIG_REG <= 2426)) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 229) && (module_i2c_::TIMEOUT_TX <= 4306) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) && module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) && module_i2c_::RX_EMPTY ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 module_i2c_::TX_EMPTY) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 module_i2c_::fifo_tx_f_empty) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13053) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 (module_i2c_::next_state_tx == 1)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 608) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 1023) && (module_i2c_::DATA_CONFIG_REG <= 1218) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3175) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2143974911) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 7698) && (module_i2c_::TIMEOUT_TX <= 11925) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 341) && (module_i2c_::DATA_CONFIG_REG <= 7846) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::DATA_CONFIG_REG >= 11466) && (module_i2c_::DATA_CONFIG_REG <= 16276) && (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) && module_i2c_::fifo_tx_f_full ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::DATA_CONFIG_REG >= 11466) && (module_i2c_::DATA_CONFIG_REG <= 12220) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10378) && (module_i2c_::DATA_CONFIG_REG <= 13468) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8660) && (module_i2c_::TIMEOUT_TX <= 12491) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2033343474) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10747) && (module_i2c_::TIMEOUT_TX <= 15597) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2143974911) && (module_i2c_::fifo_tx_data_out <= 2263859725) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 11954) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 1128) && (module_i2c_::DATA_CONFIG_REG <= 1218) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) && (module_i2c_::fifo_tx_data_out >= 2160569345) && (module_i2c_::fifo_tx_data_out <= 2591776308) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) && (module_i2c_::next_state_rx == 1) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 219) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 2413) && (module_i2c_::DATA_CONFIG_REG <= 2627) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_rx_f_full ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5947) && (module_i2c_::DATA_CONFIG_REG <= 10962) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4255) && (module_i2c_::DATA_CONFIG_REG <= 8409) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 9236) && (module_i2c_::DATA_CONFIG_REG <= 12451) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 2571584562) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 2160569345) && (module_i2c_::fifo_tx_data_out <= 2207280135) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2052327924) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5286) && (module_i2c_::DATA_CONFIG_REG <= 10574) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2194609157) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2133870590) && (module_i2c_::fifo_tx_data_out <= 2263859725) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 10747) && (module_i2c_::TIMEOUT_TX <= 11253) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10962) && (module_i2c_::DATA_CONFIG_REG <= 16276) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 (module_i2c_::next_state_rx == 1)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG == 1218) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_full && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5667) && (module_i2c_::TIMEOUT_TX <= 10577) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8998) && (module_i2c_::TIMEOUT_TX <= 12021) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8409) && (module_i2c_::DATA_CONFIG_REG <= 10810) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12823) && (module_i2c_::TIMEOUT_TX <= 16355) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 7787) && (module_i2c_::DATA_CONFIG_REG <= 11882) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6406) && (module_i2c_::TIMEOUT_TX <= 9494) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) && module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4255) && (module_i2c_::DATA_CONFIG_REG <= 7846) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_rx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9575) && (module_i2c_::TIMEOUT_TX <= 12808) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 12625) && (module_i2c_::DATA_CONFIG_REG <= 16276) && (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9969) && (module_i2c_::TIMEOUT_TX <= 13140) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4475) && (module_i2c_::TIMEOUT_TX <= 9100) ##2 (module_i2c_::fifo_tx_data_out >= 1929491430) && (module_i2c_::fifo_tx_data_out <= 2095072761) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 5612) && (module_i2c_::DATA_CONFIG_REG <= 10900) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) && module_i2c_::SCL ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 8154) && (module_i2c_::DATA_CONFIG_REG <= 11688) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 341) && (module_i2c_::DATA_CONFIG_REG <= 5535) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2280065039) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2287181328) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 13500) && (module_i2c_::DATA_CONFIG_REG <= 16369) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4045) && (module_i2c_::TIMEOUT_TX <= 8173) ##2 (module_i2c_::fifo_tx_data_out >= 1929491430) && (module_i2c_::fifo_tx_data_out <= 2095072761) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) && (module_i2c_::next_state_tx == 1) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 8736) && (module_i2c_::TIMEOUT_TX <= 12515) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2018568688) && (module_i2c_::fifo_tx_data_out <= 2126777853) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 9928) && (module_i2c_::TIMEOUT_TX <= 13011) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 12163) && (module_i2c_::TIMEOUT_TX <= 15597) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2104822266) && (module_i2c_::fifo_tx_data_out <= 2185178116) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::RX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_rx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 6985) && (module_i2c_::DATA_CONFIG_REG <= 10349) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::fifo_tx_f_empty ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::TX_EMPTY ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 8051) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 10766) && (module_i2c_::DATA_CONFIG_REG <= 10810) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::ERROR ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::fifo_tx_f_empty ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::TX_EMPTY ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 341) && (module_i2c_::DATA_CONFIG_REG <= 3667) && (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 5580) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4603) && (module_i2c_::TIMEOUT_TX <= 8702) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2280065039) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4526) && (module_i2c_::DATA_CONFIG_REG <= 8990) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 3288) && (module_i2c_::TIMEOUT_TX <= 6576) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 7927) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3887) && (module_i2c_::DATA_CONFIG_REG <= 7740) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 3433) && (module_i2c_::DATA_CONFIG_REG <= 6897) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095)) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 3236) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3392) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 4526) && (module_i2c_::DATA_CONFIG_REG <= 8990) ##2 (module_i2c_::fifo_tx_data_out >= 1929491430) && (module_i2c_::fifo_tx_data_out <= 1988706285) ##2 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 0) && (module_i2c_::TIMEOUT_TX <= 4552) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 3781) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 5633) && (module_i2c_::TIMEOUT_TX <= 11047) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4089) && (module_i2c_::TIMEOUT_TX <= 8025) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4045) && (module_i2c_::TIMEOUT_TX <= 8173) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 4475) && (module_i2c_::TIMEOUT_TX <= 9100) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::DATA_CONFIG_REG >= 0) && (module_i2c_::DATA_CONFIG_REG <= 5554) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::TIMEOUT_TX >= 6707) && (module_i2c_::TIMEOUT_TX <= 9862) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2410713631) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##1 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1876044255) && (module_i2c_::fifo_tx_data_out <= 2398556701) ##2 (module_i2c_::DATA_CONFIG_REG >= 57) && (module_i2c_::DATA_CONFIG_REG <= 3094) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 306515748) && (module_i2c_::fifo_tx_data_out <= 4292353279));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2122605053) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::fifo_tx_data_out >= 2418686496) && (module_i2c_::fifo_tx_data_out <= 4292353279) ##2 (module_i2c_::fifo_tx_data_out >= 1861039069) && (module_i2c_::fifo_tx_data_out <= 2402482718) ##1 (module_i2c_::fifo_tx_data_out >= 1969149930) && (module_i2c_::fifo_tx_data_out <= 2641729594) ##1 true) |-> (module_i2c_::fifo_tx_data_out >= 0) && (module_i2c_::fifo_tx_data_out <= 3952931543));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SDA ##3 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::SCL ##3 (module_i2c_::fifo_tx_data_out >= 1384123813) && (module_i2c_::fifo_tx_data_out <= 2117771260) ##1 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::next_state_tx == 1) ##4 (module_i2c_::fifo_tx_data_out >= 1792664021) && (module_i2c_::fifo_tx_data_out <= 1939590631)) |-> (module_i2c_::next_state_tx == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##2 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##4 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> (module_i2c_::count_send_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##4 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##2 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##1 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##3 true) |-> (module_i2c_::count_receive_data == 0));
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##4 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::ENABLE_SDA ##1 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##2 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##4 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_send_data == 4095) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::BR_CLK_O ##4 true) |-> module_i2c_::BR_CLK_O);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) (module_i2c_::PRESETn ##1 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##3 true) |-> module_i2c_::ENABLE_SDA);
assert property(@(posedge module_i2c_::PCLK) (!module_i2c_::SDA_OUT ##2 true) |-> module_i2c_::SDA_OUT);
assert property(@(posedge module_i2c_::PCLK) ((module_i2c_::count_receive_data == 4095) ##1 true) |-> module_i2c_::BR_CLK_O);
