Fitter report for de1soc
Tue Feb 11 16:16:00 2020
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Tue Feb 11 16:16:00 2020           ;
; Quartus Prime Version           ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                   ; de1soc                                          ;
; Top-level Entity Name           ; de1soc_top                                      ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 1,726 / 32,070 ( 5 % )                          ;
; Total registers                 ; 2149                                            ;
; Total pins                      ; 96 / 457 ( 21 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 1,306,208 / 4,065,280 ( 32 % )                  ;
; Total RAM Blocks                ; 173 / 397 ( 44 % )                              ;
; Total DSP Blocks                ; 2 / 87 ( 2 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.22        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.2%      ;
;     Processor 3            ;   7.3%      ;
;     Processor 4            ;   6.8%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+---------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                           ; Action           ; Operation                                         ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                              ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+---------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                          ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vgapll:vgapll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                       ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add0~1                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add0~5                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add0~9                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add0~13                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add0~17                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add0~21                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add0~25                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add0~29                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add0~33                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add1~1                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add1~5                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add1~9                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add1~13                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add1~17                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add1~21                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add1~25                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add1~29                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add1~33                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add2~5                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add2~9                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add2~13                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add2~17                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add2~21                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add2~25                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add2~29                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add2~33                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add3~5                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add3~9                                                                                                                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add3~13                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add3~17                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add3~21                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add3~25                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add3~29                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add3~33                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add7~14                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|Add11~14                                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~0                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~1                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~1_RTM095                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~1_RTM095                                                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~2                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~3                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~4                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~5                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~5_RTM085                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~5_RTM085                                                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~6                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~6_RTM084                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~6_RTM094                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~7                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~8                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~8_RTM0183                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~8_RTM0183                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~9                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~9_RTM0182                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~9_RTM0321                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan0~9_RTM0321                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~0                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~1                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~2                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~2_RTM039                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~2_RTM039                                                                                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~3                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~3_RTM038                                                                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~3_RTM0179                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~3_RTM0179                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~4                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~5                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~5_RTM0175                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~5_RTM0175                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~6                                                                                                                                                                                                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~6_RTM0174                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~6_RTM0178                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~6_RTM0339                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan1~6_RTM0339                                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~0                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~0_OTERM411                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~0_RTM0320                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~0_RTM0338                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~1                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~1_OTERM409                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~2                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~2_OTERM399                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~3                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~3_OTERM407                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~6                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~6_OTERM405                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~11                                                                                                                                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~11_OTERM403                                                                                                                                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~12                                                                                                                                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~12_OTERM401                                                                                                                                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan3~6                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan3~6_RTM0304                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan3~20                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan3~20_OTERM303                                                                                                                                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan3~20_RTM0305                                                                                                                                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan3~20_RTM0305                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan3~22                                                                                                                                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan3~22_OTERM307                                                                                                                                                                                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltax[1]~0                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltax[2]~1                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltax[5]~2                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltax[5]~2_OTERM313                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltax[6]~3                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltax[6]~3_OTERM311                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltax[7]~4                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltax[7]~4_OTERM309                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltay[0]~1                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltay[1]~0                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltay[2]~2                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltay[3]~3                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltay[5]~4                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltay[5]~4_OTERM327                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltay[6]~5                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltay[6]~5_OTERM325                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltay[7]~6                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|deltay[7]~6_OTERM323                                                                                                                                                                                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[0]                                                                                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[0]_NEW124_RTM0126                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[0]_NEW124_RTM0127                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[0]_OTERM125                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[0]_OTERM247                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[0]_OTERM249                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[0]_OTERM251_OTERM379_OTERM425                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[0]_OTERM251_OTERM379_OTERM427                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[0]_OTERM251_OTERM379_OTERM429                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[0]_OTERM251_OTERM379_OTERM431                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[0]_OTERM251_OTERM381                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[1]                                                                                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[1]_NEW120_RTM0122                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[1]_NEW120_RTM0123                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[1]_OTERM121                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[1]_OTERM235                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[1]_OTERM237_OTERM389                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[2]                                                                                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[2]_NEW128_RTM0130                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[2]_NEW128_RTM0131                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[2]_OTERM129                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[2]_OTERM223                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[2]_OTERM225_OTERM385                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[2]_OTERM225_OTERM387                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[2]_OTERM227_OTERM351_OTERM417                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[2]_OTERM227_OTERM351_OTERM419                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[2]_OTERM227_OTERM351_OTERM421                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[2]_OTERM227_OTERM351_OTERM423                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[3]                                                                                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[3]_NEW132_RTM0134                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[3]_NEW132_RTM0135                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[3]_OTERM133                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[3]_OTERM211                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[4]                                                                                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[4]_NEW100_RTM0102                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[4]_NEW100_RTM0103                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[4]_OTERM101                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[4]_OTERM241                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[4]_OTERM243_OTERM395                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[4]_OTERM243_OTERM397                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[4]_OTERM245_OTERM375_OTERM445                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[4]_OTERM245_OTERM375_OTERM447                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[4]_OTERM245_OTERM375_OTERM449                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[4]_OTERM245_OTERM375_OTERM451                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[5]                                                                                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[5]_NEW104_RTM0106                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[5]_NEW104_RTM0107                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[5]_OTERM105                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[5]_OTERM199                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[6]                                                                                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[6]_NEW108_RTM0110                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[6]_NEW108_RTM0111                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[6]_OTERM109                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[6]_OTERM205                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[6]_OTERM207_OTERM391                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[6]_OTERM207_OTERM393                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[6]_OTERM209_OTERM359_OTERM437                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[6]_OTERM209_OTERM359_OTERM439                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[6]_OTERM209_OTERM359_OTERM441                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[6]_OTERM209_OTERM359_OTERM443                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[7]                                                                                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[7]_NEW112_RTM0114                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[7]_NEW112_RTM0115                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[7]_OTERM113                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[7]_OTERM217                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]                                                                                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_NEW116_RTM0118                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_NEW116_RTM0119                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM117                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM229                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM231_OTERM383                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM233_OTERM363_OTERM413                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM233_OTERM363_OTERM415                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM233_OTERM363_OTERM433                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM233_OTERM363_OTERM435                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM233_OTERM363_OTERM453                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM233_OTERM363_OTERM455                                                                                                                                                                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[9]                                                                                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[9]_NEW136_RTM0138                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[9]_NEW136_RTM0139                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[9]_OTERM137                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[9]_OTERM187                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[9]_OTERM191                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[9]_OTERM193                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[9]_OTERM195_OTERM341                                                                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[9]_OTERM197                                                                                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error~4                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[1]                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[1]_NEW168_RTM0170                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[1]_NEW168_RTM0171                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[1]_OTERM169                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[1]_OTERM297                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[1]_OTERM299                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[1]_OTERM301                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[2]                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[2]_NEW164_RTM0166                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[2]_NEW164_RTM0167                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[2]_OTERM165                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[2]_OTERM291                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[2]_OTERM293                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[2]_OTERM295                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[3]                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[3]_NEW160_RTM0162                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[3]_NEW160_RTM0163                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[3]_OTERM161                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[3]_OTERM285                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[3]_OTERM287                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[3]_OTERM289                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[4]                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[4]_NEW156_RTM0158                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[4]_NEW156_RTM0159                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[4]_OTERM157                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[4]_OTERM279                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[4]_OTERM281                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[4]_OTERM283                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[5]                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[5]_NEW152_RTM0154                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[5]_NEW152_RTM0155                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[5]_OTERM153                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[5]_OTERM273                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[5]_OTERM275                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[5]_OTERM277                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[6]                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[6]_NEW144_RTM0146                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[6]_NEW144_RTM0147                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[6]_OTERM145                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[6]_OTERM261                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[6]_OTERM263                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[6]_OTERM265                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[7]                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[7]_NEW148_RTM0150                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[7]_NEW148_RTM0151                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[7]_OTERM149                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[7]_OTERM267                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[7]_OTERM269                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[7]_OTERM271                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[8]                                                                                                                                                                                                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[8]_NEW140_RTM0142                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[8]_NEW140_RTM0143                                                                                                                                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[8]_OTERM141                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[8]_OTERM253                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[8]_OTERM255                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[8]_OTERM257                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[8]_OTERM259                                                                                                                                                                                                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|Add1~42                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|Add4~26                                                                                                                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_line_addr~6                                                                                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native~6                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|Add0~22                                                                                                                                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|LessThan1~0                                                                                                                                                                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|Add3~65                                                                                                                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_ctrl_cmp~2                                                                                                                                                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_ctrl_cmp~3                                                                                                                                                                                                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_ic_data_rd_addr_nxt[0]~0                                                                                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|blank_n[3]                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_BLANK_N~output                                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|hsync[6]                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_HS~output                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[0][0]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_R[0]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[0][1]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_R[1]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[0][2]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_R[2]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[0][3]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_R[3]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[0][4]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_R[4]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[0][5]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_R[5]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[0][6]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_R[6]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[0][7]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_R[7]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[1][0]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_G[0]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[1][1]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_G[1]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[1][2]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_G[2]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[1][3]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_G[3]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[1][4]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_G[4]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[1][5]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_G[5]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[1][6]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_G[6]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[1][7]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_G[7]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[2][0]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_B[0]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[2][1]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_B[1]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[2][2]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_B[2]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[2][3]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_B[3]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[2][4]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_B[4]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[2][5]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_B[5]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[2][6]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_B[6]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|io_rgb[2][7]                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_B[7]~output                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|vsync[6]                                                                                                                                                                                                                                                                        ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; VGA_VS~output                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[0]                                                                                                                                                                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; nios_system:Nios2|nios_system_LEDs:leds|data_out[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[0]                                                                                                                                                                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; LEDR[0]~output                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; nios_system:Nios2|nios_system_LEDs:leds|data_out[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[1]                                                                                                                                                                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; LEDR[1]~output                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[2]                                                                                                                                                                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; nios_system:Nios2|nios_system_LEDs:leds|data_out[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[2]                                                                                                                                                                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; LEDR[2]~output                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[3]                                                                                                                                                                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; nios_system:Nios2|nios_system_LEDs:leds|data_out[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[3]                                                                                                                                                                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; LEDR[3]~output                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[4]                                                                                                                                                                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; nios_system:Nios2|nios_system_LEDs:leds|data_out[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[4]                                                                                                                                                                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; LEDR[4]~output                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[5]                                                                                                                                                                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; nios_system:Nios2|nios_system_LEDs:leds|data_out[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[5]                                                                                                                                                                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; LEDR[5]~output                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[6]                                                                                                                                                                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; nios_system:Nios2|nios_system_LEDs:leds|data_out[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[6]                                                                                                                                                                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; LEDR[6]~output                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[7]                                                                                                                                                                                                                                                                                                                            ; Duplicated       ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; nios_system:Nios2|nios_system_LEDs:leds|data_out[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios_system:Nios2|nios_system_LEDs:leds|data_out[7]                                                                                                                                                                                                                                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; LEDR[7]~output                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[0]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[0]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[1]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[1]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[2]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[2]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[3]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[3]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[4]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[4]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[5]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[5]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[6]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[6]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[7]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[7]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[8]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[8]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[9]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[9]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[10]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[10]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[11]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[11]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[12]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[12]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[13]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[13]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[14]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[14]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[15]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[15]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[16]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[17]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[18]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[19]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[20]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[21]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[22]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[23]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[24]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[25]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[26]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[27]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[28]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[29]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[30]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src1[31]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; AY               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[0]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[0]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[1]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[1]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[2]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[2]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[3]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[3]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[4]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[4]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[5]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[5]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[6]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[6]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[7]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[7]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[8]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[8]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[9]                                                                                                                                                                                                                                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[9]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[10]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[10]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[11]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[11]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[12]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[12]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[13]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[13]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[14]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[14]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[15]                                                                                                                                                                                                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[15]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|colour[0]                                                                                                                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|colour[0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|mode                                                                                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|mode~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|x1[0]                                                                                                                                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|x1[0]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|x1[2]                                                                                                                                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|x1[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|y0[2]                                                                                                                                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|y0[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~0_OTERM411                                                                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~0_OTERM411DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~1_OTERM409                                                                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|LessThan2~1_OTERM409DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[9]_OTERM193                                                                                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[9]_OTERM193~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x1_saved[3]                                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x1_saved[3]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x1_saved[4]                                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x1_saved[4]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x1_saved[5]                                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x1_saved[5]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x[1]                                                                                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x[5]                                                                                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x[5]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x[6]                                                                                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x[6]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x[8]                                                                                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x[8]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y0_saved[2]                                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y0_saved[2]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y0_saved[3]                                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y0_saved[3]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y0_saved[7]                                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y0_saved[7]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y1_saved[3]                                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y1_saved[3]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y1_saved[4]                                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y1_saved[4]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[1].mem|altsyncram_e981:auto_generated|out_address_reg_b[0]                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[1].mem|altsyncram_e981:auto_generated|out_address_reg_b[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|out_address_reg_b[0]                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|out_address_reg_b[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|out_address_reg_b[1]                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|out_address_reg_b[1]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[2]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[2]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[4]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[4]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[5]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[5]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[7]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[7]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[8]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[8]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[11]                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[11]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[12]                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[12]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[13]                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[13]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[14]                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[14]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[15]                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[15]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[16]                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_addr[16]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_line_addr[12]                                                                                                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_line_addr[12]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_line_addr[14]                                                                                                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|pix_line_addr[14]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_blk[1]                                                                                                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_blk[1]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_blk_last                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_blk_last~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native[3]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native[3]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native[5]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native[5]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native[8]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native[8]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native[9]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native[9]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native[10]                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native[10]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native[11]                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native[11]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_blk_last                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_blk_last~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native[2]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native[2]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native[3]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native[3]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native[4]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native[4]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native[8]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native[8]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native[9]                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native[9]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native[10]                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|y_native[10]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|jupdate                                                                                                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|jupdate~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|read                                                                                                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|write                                                                                                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|write~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                    ;                  ;                       ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                    ;                  ;                       ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_instruction_master_agent|hold_waitrequest                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_instruction_master_agent|hold_waitrequest~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator|read_accepted                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lda_peripheral_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lda_peripheral_0_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|waitrequest_reset_override~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|waitrequest_reset_override~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|saved_grant[0]                                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_br_taken_waddr_partial[3]                                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_br_taken_waddr_partial[3]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_ic_fill_starting_d1~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[4]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[4]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[5]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[5]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[8]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[8]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[12]                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[12]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[17]                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[17]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[20]                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[20]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[24]                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_iw[24]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_pc[3]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_pc[5]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_pc[5]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_pc[6]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_pc[9]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_pc[10]                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_pc[11]                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_compare_op[0]                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_compare_op[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_ctrl_src2_choose_imm~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_ctrl_wrctl_inst                                                                                                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_ctrl_wrctl_inst~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_extra_pc[3]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_extra_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_extra_pc[4]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_extra_pc[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_extra_pc[5]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_extra_pc[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_iw[1]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_iw[1]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_iw[3]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_iw[6]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_iw[6]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_iw[13]                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_iw[13]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_iw[14]                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_iw[14]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_iw[16]                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_iw[16]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[1]                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[10]                                                                                                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[10]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[13]                                                                                                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[13]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[15]                                                                                                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[15]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[20]                                                                                                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[20]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[21]                                                                                                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[21]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[27]                                                                                                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src1_prelim[27]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src2_imm[29]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src2_imm[29]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src2_prelim[5]                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_src2_prelim[5]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_pc[0]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_pc[1]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_pc[1]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_pc[4]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_pc[4]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_pc[5]                                                                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_pc[5]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_pc[10]                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_pc[14]                                                                                                                                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|F_pc[14]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_alu_result[0]                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_alu_result[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_ctrl_ld_signed                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_ctrl_ld_signed~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_ctrl_shift_rot                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_den[2]                                                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_den[2]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_den[3]                                                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_den[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_den[25]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_den[25]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_quot[18]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_quot[18]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_quot[22]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_quot[22]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_quot[27]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_quot[27]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_quot[29]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_quot[29]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_dst_regnum[1]                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_dst_regnum[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_dst_regnum[2]                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_dst_regnum[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mem_byte_en[2]                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mem_byte_en[2]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_partial_prod[10]                                                                                                                                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_partial_prod[10]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[0]                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[1]                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[2]                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[3]                                                                                                                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[13]                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[13]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[15]                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[15]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[16]                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[16]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[23]                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[23]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[29]                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_result[29]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_stall                                                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_stall~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_rot_mask[5]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_rot_mask[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_rot_prestep2[0]                                                                                                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_rot_prestep2[0]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_rot_prestep2[8]                                                                                                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_rot_prestep2[8]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_shift_rot_stall                                                                                                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_shift_rot_stall~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_st_data[9]                                                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_st_data[9]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_st_data[13]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_st_data[13]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|W_wr_data[18]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|W_wr_data[18]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|W_wr_data[23]                                                                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|W_wr_data[23]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|d_readdata_d1[8]                                                                                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|d_readdata_d1[8]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|d_readdata_d1[24]                                                                                                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|d_readdata_d1[24]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|d_read~reg0                                                                                                                                                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|d_read~reg0DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|d_write~reg0                                                                                                                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|d_write~reg0DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|hbreak_enabled                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|hbreak_enabled~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_ap_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_ap_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_dp_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_dp_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_prevent_refill                                                                                                                                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_prevent_refill~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_tag[5]                                                                                                                                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_tag[5]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_debug:the_nios_system_nios2_processor_nios2_oci_debug|jtag_break                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_debug:the_nios_system_nios2_processor_nios2_oci_debug|jtag_break~DUPLICATE                                                                                                                ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[4]                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[4]~DUPLICATE                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[6]                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[6]~DUPLICATE                                                                                                                      ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[10]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[10]~DUPLICATE                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[13]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[13]~DUPLICATE                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[19]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[19]~DUPLICATE                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[22]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[22]~DUPLICATE                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[24]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[24]~DUPLICATE                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[25]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[25]~DUPLICATE                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[29]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[29]~DUPLICATE                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[30]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[30]~DUPLICATE                                                                                                                     ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|jtag_ram_rd_d1                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|jtag_ram_rd_d1~DUPLICATE                                                                                                                  ;                  ;                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|read                                                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|read~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[13]                                                                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[13]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~DUPLICATE                                 ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]~DUPLICATE                                        ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE                                     ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]~DUPLICATE                                     ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                                     ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~DUPLICATE                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE            ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+---------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                       ;
+-----------------------------+----------------+--------------+------------+---------------+----------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+-----------------------------+----------------+--------------+------------+---------------+----------------+
; Fast Input Register         ; de1soc_top     ;              ; *          ; ON            ; QSF Assignment ;
; Fast Output Enable Register ; de1soc_top     ;              ; *          ; ON            ; QSF Assignment ;
+-----------------------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5381 ) ; 0.00 % ( 0 / 5381 )        ; 0.00 % ( 0 / 5381 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5381 ) ; 0.00 % ( 0 / 5381 )        ; 0.00 % ( 0 / 5381 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4962 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 175 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 224 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 20 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in W:/ECE342/Lab4/out/de1soc.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,726 / 32,070        ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 1,726                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,891 / 32,070        ; 6 %   ;
;         [a] ALMs used for LUT logic and registers           ; 706                   ;       ;
;         [b] ALMs used for LUT logic                         ; 927                   ;       ;
;         [c] ALMs used for registers                         ; 258                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 186 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 21 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 21                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 271 / 3,207           ; 8 %   ;
;     -- Logic LABs                                           ; 271                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,833                 ;       ;
;     -- 7 input functions                                    ; 47                    ;       ;
;     -- 6 input functions                                    ; 522                   ;       ;
;     -- 5 input functions                                    ; 476                   ;       ;
;     -- 4 input functions                                    ; 574                   ;       ;
;     -- <=3 input functions                                  ; 1,214                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 223                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,112                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,927 / 64,140        ; 3 %   ;
;         -- Secondary logic registers                        ; 185 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,934                 ;       ;
;         -- Routing optimization registers                   ; 178                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 96 / 457              ; 21 %  ;
;     -- Clock pins                                           ; 6 / 8                 ; 75 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
; I/O registers                                               ; 37                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 173 / 397             ; 44 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,306,208 / 4,065,280 ; 32 %  ;
; Total block memory implementation bits                      ; 1,771,520 / 4,065,280 ; 44 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 87                ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.6% / 2.6% / 2.4%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 14.3% / 14.9% / 12.6% ;       ;
; Maximum fan-out                                             ; 1893                  ;       ;
; Highest non-global fan-out                                  ; 991                   ;       ;
; Total fan-out                                               ; 22936                 ;       ;
; Average fan-out                                             ; 4.12                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                        ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1586 / 32070 ( 5 % )  ; 59 / 32070 ( < 1 % ) ; 82 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1586                  ; 59                   ; 82                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1726 / 32070 ( 5 % )  ; 70 / 32070 ( < 1 % ) ; 97 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 654                   ; 23                   ; 30                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 844                   ; 33                   ; 51                   ; 0                              ;
;         [c] ALMs used for registers                         ; 228                   ; 14                   ; 16                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 161 / 32070 ( < 1 % ) ; 11 / 32070 ( < 1 % ) ; 15 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 21 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 21                    ; 0                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 250 / 3207 ( 8 % )    ; 9 / 3207 ( < 1 % )   ; 15 / 3207 ( < 1 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 250                   ; 9                    ; 15                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 2597                  ; 103                  ; 133                  ; 0                              ;
;     -- 7 input functions                                    ; 42                    ; 3                    ; 2                    ; 0                              ;
;     -- 6 input functions                                    ; 479                   ; 11                   ; 32                   ; 0                              ;
;     -- 5 input functions                                    ; 430                   ; 27                   ; 19                   ; 0                              ;
;     -- 4 input functions                                    ; 533                   ; 20                   ; 21                   ; 0                              ;
;     -- <=3 input functions                                  ; 1113                  ; 42                   ; 59                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 195                   ; 18                   ; 10                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                      ;                                ;
;         -- Primary logic registers                          ; 1764 / 64140 ( 3 % )  ; 72 / 64140 ( < 1 % ) ; 91 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 173 / 64140 ( < 1 % ) ; 2 / 64140 ( < 1 % )  ; 10 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                      ;                                ;
;         -- Design implementation registers                  ; 1771                  ; 72                   ; 91                   ; 0                              ;
;         -- Routing optimization registers                   ; 166                   ; 2                    ; 10                   ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
;                                                             ;                       ;                      ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                    ; 0                              ;
; I/O pins                                                    ; 94                    ; 0                    ; 0                    ; 2                              ;
; I/O registers                                               ; 35                    ; 0                    ; 0                    ; 2                              ;
; Total block memory bits                                     ; 1306208               ; 0                    ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 1771520               ; 0                    ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 173 / 397 ( 43 % )    ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 2 / 87 ( 2 % )        ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )      ; 2 / 116 ( 1 % )                ;
; Double data rate I/O output circuitry                       ; 35 / 400 ( 8 % )      ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )      ; 1 / 400 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )       ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                      ;                                ;
;     -- Input Connections                                    ; 2390                  ; 96                   ; 156                  ; 2                              ;
;     -- Registered Input Connections                         ; 2096                  ; 28                   ; 110                  ; 0                              ;
;     -- Output Connections                                   ; 10                    ; 5                    ; 257                  ; 2372                           ;
;     -- Registered Output Connections                        ; 6                     ; 3                    ; 257                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Total Connections                                    ; 23908                 ; 582                  ; 1103                 ; 2420                           ;
;     -- Registered Connections                               ; 10714                 ; 345                  ; 843                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Top                                                  ; 0                     ; 1                    ; 198                  ; 2201                           ;
;     -- pzdyqx:nabboc                                        ; 1                     ; 0                    ; 70                   ; 30                             ;
;     -- sld_hub:auto_hub                                     ; 198                   ; 70                   ; 2                    ; 143                            ;
;     -- hard_block:auto_generated_inst                       ; 2201                  ; 30                   ; 143                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                      ;                                ;
;     -- Input Ports                                          ; 53                    ; 11                   ; 87                   ; 6                              ;
;     -- Output Ports                                         ; 87                    ; 4                    ; 104                  ; 12                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                    ; 60                   ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 3                    ; 1                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                    ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                    ; 68                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 73                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                    ; 73                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1894                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]   ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]   ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]    ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]    ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]    ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]    ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]     ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]     ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]     ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]     ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]     ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]     ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]     ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]     ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]     ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]     ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]     ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]     ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]     ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]     ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]     ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]     ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]     ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]     ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]     ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]     ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]     ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]     ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]     ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]     ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]     ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]     ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]     ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]     ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]     ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]     ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]     ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]     ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]     ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]     ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]     ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]     ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]     ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]     ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]     ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]     ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]     ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]     ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]     ; V16   ; 4A       ; 52           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]     ; W16   ; 4A       ; 52           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]     ; V17   ; 4A       ; 60           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]     ; V18   ; 4A       ; 80           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]     ; W17   ; 4A       ; 60           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]     ; W19   ; 4A       ; 80           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]     ; Y19   ; 4A       ; 84           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]     ; W20   ; 5A       ; 89           ; 6            ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]     ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]     ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N ; F10   ; 8A       ; 6            ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; B13   ; 8A       ; 40           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; G13   ; 8A       ; 28           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; H13   ; 8A       ; 20           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; F14   ; 8A       ; 36           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; H14   ; 8A       ; 28           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; F15   ; 8A       ; 36           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]    ; G15   ; 8A       ; 40           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]    ; J14   ; 8A       ; 32           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK     ; A11   ; 8A       ; 38           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; J9    ; 8A       ; 4            ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; J10   ; 8A       ; 4            ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; H12   ; 8A       ; 20           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; G10   ; 8A       ; 6            ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; G11   ; 8A       ; 10           ; 81           ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; G12   ; 8A       ; 10           ; 81           ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]    ; F11   ; 8A       ; 18           ; 81           ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]    ; E11   ; 8A       ; 18           ; 81           ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; B11   ; 8A       ; 36           ; 81           ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; A13   ; 8A       ; 40           ; 81           ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; C13   ; 8A       ; 38           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; E13   ; 8A       ; 26           ; 81           ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; B12   ; 8A       ; 38           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; C12   ; 8A       ; 36           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; D12   ; 8A       ; 22           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]    ; E12   ; 8A       ; 22           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]    ; F13   ; 8A       ; 26           ; 81           ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; D11   ; 8A       ; 34           ; 81           ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 48 ( 10 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 7 / 80 ( 9 % )    ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 29 / 80 ( 36 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; HEX0[0]     ; Missing drive strength and slew rate ;
; HEX0[1]     ; Missing drive strength and slew rate ;
; HEX0[2]     ; Missing drive strength and slew rate ;
; HEX0[3]     ; Missing drive strength and slew rate ;
; HEX0[4]     ; Missing drive strength and slew rate ;
; HEX0[5]     ; Missing drive strength and slew rate ;
; HEX0[6]     ; Missing drive strength and slew rate ;
; HEX1[0]     ; Missing drive strength and slew rate ;
; HEX1[1]     ; Missing drive strength and slew rate ;
; HEX1[2]     ; Missing drive strength and slew rate ;
; HEX1[3]     ; Missing drive strength and slew rate ;
; HEX1[4]     ; Missing drive strength and slew rate ;
; HEX1[5]     ; Missing drive strength and slew rate ;
; HEX1[6]     ; Missing drive strength and slew rate ;
; HEX2[0]     ; Missing drive strength and slew rate ;
; HEX2[1]     ; Missing drive strength and slew rate ;
; HEX2[2]     ; Missing drive strength and slew rate ;
; HEX2[3]     ; Missing drive strength and slew rate ;
; HEX2[4]     ; Missing drive strength and slew rate ;
; HEX2[5]     ; Missing drive strength and slew rate ;
; HEX2[6]     ; Missing drive strength and slew rate ;
; HEX3[0]     ; Missing drive strength and slew rate ;
; HEX3[1]     ; Missing drive strength and slew rate ;
; HEX3[2]     ; Missing drive strength and slew rate ;
; HEX3[3]     ; Missing drive strength and slew rate ;
; HEX3[4]     ; Missing drive strength and slew rate ;
; HEX3[5]     ; Missing drive strength and slew rate ;
; HEX3[6]     ; Missing drive strength and slew rate ;
; HEX4[0]     ; Missing drive strength and slew rate ;
; HEX4[1]     ; Missing drive strength and slew rate ;
; HEX4[2]     ; Missing drive strength and slew rate ;
; HEX4[3]     ; Missing drive strength and slew rate ;
; HEX4[4]     ; Missing drive strength and slew rate ;
; HEX4[5]     ; Missing drive strength and slew rate ;
; HEX4[6]     ; Missing drive strength and slew rate ;
; HEX5[0]     ; Missing drive strength and slew rate ;
; HEX5[1]     ; Missing drive strength and slew rate ;
; HEX5[2]     ; Missing drive strength and slew rate ;
; HEX5[3]     ; Missing drive strength and slew rate ;
; HEX5[4]     ; Missing drive strength and slew rate ;
; HEX5[5]     ; Missing drive strength and slew rate ;
; HEX5[6]     ; Missing drive strength and slew rate ;
; LEDR[0]     ; Missing drive strength and slew rate ;
; LEDR[1]     ; Missing drive strength and slew rate ;
; LEDR[2]     ; Missing drive strength and slew rate ;
; LEDR[3]     ; Missing drive strength and slew rate ;
; LEDR[4]     ; Missing drive strength and slew rate ;
; LEDR[5]     ; Missing drive strength and slew rate ;
; LEDR[6]     ; Missing drive strength and slew rate ;
; LEDR[7]     ; Missing drive strength and slew rate ;
; LEDR[8]     ; Missing drive strength and slew rate ;
; LEDR[9]     ; Missing drive strength and slew rate ;
; VGA_B[0]    ; Missing slew rate                    ;
; VGA_B[1]    ; Missing slew rate                    ;
; VGA_B[2]    ; Missing slew rate                    ;
; VGA_B[3]    ; Missing slew rate                    ;
; VGA_B[4]    ; Missing slew rate                    ;
; VGA_B[5]    ; Missing slew rate                    ;
; VGA_B[6]    ; Missing slew rate                    ;
; VGA_B[7]    ; Missing slew rate                    ;
; VGA_BLANK_N ; Missing slew rate                    ;
; VGA_CLK     ; Missing slew rate                    ;
; VGA_G[0]    ; Missing slew rate                    ;
; VGA_G[1]    ; Missing slew rate                    ;
; VGA_G[2]    ; Missing slew rate                    ;
; VGA_G[3]    ; Missing slew rate                    ;
; VGA_G[4]    ; Missing slew rate                    ;
; VGA_G[5]    ; Missing slew rate                    ;
; VGA_G[6]    ; Missing slew rate                    ;
; VGA_G[7]    ; Missing slew rate                    ;
; VGA_HS      ; Missing slew rate                    ;
; VGA_R[0]    ; Missing slew rate                    ;
; VGA_R[1]    ; Missing slew rate                    ;
; VGA_R[2]    ; Missing slew rate                    ;
; VGA_R[3]    ; Missing slew rate                    ;
; VGA_R[4]    ; Missing slew rate                    ;
; VGA_R[5]    ; Missing slew rate                    ;
; VGA_R[6]    ; Missing slew rate                    ;
; VGA_R[7]    ; Missing slew rate                    ;
; VGA_SYNC_N  ; Missing slew rate                    ;
; VGA_VS      ; Missing slew rate                    ;
+-------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                                 ;                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vgapll:vgapll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                                 ; Fractional PLL             ;
;     -- PLL Location                                                                                                                                             ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                                                  ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                                                            ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                  ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                                                ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                               ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                        ; 441.419998 MHz             ;
;     -- PLL Operation Mode                                                                                                                                       ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                                                        ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                        ; 90.616646 MHz              ;
;     -- PLL Enable                                                                                                                                               ; On                         ;
;     -- PLL Fractional Division                                                                                                                                  ; 3557950822 / 4294967296    ;
;     -- M Counter                                                                                                                                                ; 8                          ;
;     -- N Counter                                                                                                                                                ; 1                          ;
;     -- PLL Refclk Select                                                                                                                                        ;                            ;
;             -- PLL Refclk Select Location                                                                                                                       ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                               ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                               ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                  ; N/A                        ;
;             -- CORECLKIN source                                                                                                                                 ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                               ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                                ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                                 ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                  ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                                                                  ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                  ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                                  ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                       ;                            ;
;         -- nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vgapll:vgapll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                           ; 147.139999 MHz             ;
;             -- Output Clock Location                                                                                                                            ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                           ; On                         ;
;             -- Duty Cycle                                                                                                                                       ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                      ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                        ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                                                            ; 0                          ;
;             -- C Counter PRST                                                                                                                                   ; 1                          ;
;                                                                                                                                                                 ;                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                          ; Entity Name                                           ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------+--------------+
; |de1soc_top                                                                                                                             ; 1726.0 (0.5)         ; 1890.5 (0.5)                     ; 185.5 (0.0)                                       ; 21.0 (0.0)                       ; 0.0 (0.0)            ; 2833 (1)            ; 2112 (0)                  ; 37 (37)       ; 1306208           ; 173   ; 2          ; 96   ; 0            ; |de1soc_top                                                                                                                                                                                                                                                                                                                                                                                                                                  ; de1soc_top                                            ; work         ;
;    |nios_system:Nios2|                                                                                                                  ; 1585.0 (0.0)         ; 1725.5 (0.0)                     ; 161.5 (0.0)                                       ; 21.0 (0.0)                       ; 0.0 (0.0)            ; 2596 (0)            ; 1937 (0)                  ; 0 (0)         ; 1306208           ; 173   ; 2          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2                                                                                                                                                                                                                                                                                                                                                                                                                ; nios_system                                           ; nios_system  ;
;       |LDA_peripheral:lda_peripheral_0|                                                                                                 ; 369.2 (0.0)          ; 390.9 (0.0)                      ; 24.8 (0.0)                                        ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 610 (0)             ; 369 (0)                   ; 0 (0)         ; 211680            ; 35    ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0                                                                                                                                                                                                                                                                                                                                                                                ; LDA_peripheral                                        ; nios_system  ;
;          |ASC:asc|                                                                                                                      ; 29.4 (0.0)           ; 31.2 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 47 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc                                                                                                                                                                                                                                                                                                                                                                        ; ASC                                                   ; nios_system  ;
;             |ASC_control:ASC_ctrl|                                                                                                      ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_control:ASC_ctrl                                                                                                                                                                                                                                                                                                                                                   ; ASC_control                                           ; nios_system  ;
;             |ASC_datapath:ASC_dp|                                                                                                       ; 26.0 (26.0)          ; 28.8 (28.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp                                                                                                                                                                                                                                                                                                                                                    ; ASC_datapath                                          ; nios_system  ;
;          |LDA:lda|                                                                                                                      ; 182.9 (0.0)          ; 187.2 (0.0)                      ; 6.3 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 297 (0)             ; 153 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda                                                                                                                                                                                                                                                                                                                                                                        ; LDA                                                   ; nios_system  ;
;             |LDA_control:LDA_ctrl|                                                                                                      ; 5.3 (5.3)            ; 5.8 (5.8)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_control:LDA_ctrl                                                                                                                                                                                                                                                                                                                                                   ; LDA_control                                           ; nios_system  ;
;             |LDA_datapath:LDA_dp|                                                                                                       ; 177.6 (177.6)        ; 181.5 (181.5)                    ; 5.8 (5.8)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 288 (288)           ; 148 (148)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp                                                                                                                                                                                                                                                                                                                                                    ; LDA_datapath                                          ; nios_system  ;
;          |vga_adapter:vga_inst|                                                                                                         ; 156.8 (1.3)          ; 172.5 (2.0)                      ; 16.7 (0.7)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 257 (3)             ; 169 (3)                   ; 0 (0)         ; 211680            ; 35    ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst                                                                                                                                                                                                                                                                                                                                                           ; vga_adapter                                           ; nios_system  ;
;             |vga_input:vga_in_inst|                                                                                                     ; 31.5 (7.7)           ; 33.5 (9.7)                       ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_input:vga_in_inst                                                                                                                                                                                                                                                                                                                                     ; vga_input                                             ; nios_system  ;
;                |lpm_mult:Mult0|                                                                                                         ; 23.8 (0.0)           ; 23.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_input:vga_in_inst|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                      ; lpm_mult                                              ; work         ;
;                   |multcore:mult_core|                                                                                                  ; 23.8 (19.3)          ; 23.8 (19.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_input:vga_in_inst|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                                   ; multcore                                              ; work         ;
;                      |mpar_add:padder|                                                                                                  ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_input:vga_in_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                                   ; mpar_add                                              ; work         ;
;                         |lpm_add_sub:adder[0]|                                                                                          ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_input:vga_in_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                                              ; lpm_add_sub                                           ; work         ;
;                            |add_sub_89h:auto_generated|                                                                                 ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_input:vga_in_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_89h:auto_generated                                                                                                                                                                                                                                   ; add_sub_89h                                           ; work         ;
;             |vga_memory:vga_mem_inst|                                                                                                   ; 73.3 (0.0)           ; 80.0 (0.0)                       ; 7.7 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 108 (0)             ; 39 (0)                    ; 0 (0)         ; 211680            ; 35    ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst                                                                                                                                                                                                                                                                                                                                   ; vga_memory                                            ; nios_system  ;
;                |altsyncram:channels[0].mem|                                                                                             ; 11.9 (0.0)           ; 13.3 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 12 (0)                    ; 0 (0)         ; 70560             ; 35    ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[0].mem                                                                                                                                                                                                                                                                                                        ; altsyncram                                            ; work         ;
;                   |altsyncram_e981:auto_generated|                                                                                      ; 11.9 (3.4)           ; 13.3 (3.9)                       ; 1.4 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 12 (12)                   ; 0 (0)         ; 70560             ; 35    ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[0].mem|altsyncram_e981:auto_generated                                                                                                                                                                                                                                                                         ; altsyncram_e981                                       ; work         ;
;                      |mux_9hb:mux3|                                                                                                     ; 8.5 (8.5)            ; 9.3 (9.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[0].mem|altsyncram_e981:auto_generated|mux_9hb:mux3                                                                                                                                                                                                                                                            ; mux_9hb                                               ; work         ;
;                |altsyncram:channels[1].mem|                                                                                             ; 12.8 (0.0)           ; 14.1 (0.0)                       ; 2.3 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 13 (0)                    ; 0 (0)         ; 70560             ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[1].mem                                                                                                                                                                                                                                                                                                        ; altsyncram                                            ; work         ;
;                   |altsyncram_e981:auto_generated|                                                                                      ; 12.8 (3.3)           ; 14.1 (4.4)                       ; 2.3 (1.5)                                         ; 1.0 (0.4)                        ; 0.0 (0.0)            ; 11 (0)              ; 13 (13)                   ; 0 (0)         ; 70560             ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[1].mem|altsyncram_e981:auto_generated                                                                                                                                                                                                                                                                         ; altsyncram_e981                                       ; work         ;
;                      |mux_9hb:mux3|                                                                                                     ; 9.5 (9.5)            ; 9.7 (9.7)                        ; 0.8 (0.8)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[1].mem|altsyncram_e981:auto_generated|mux_9hb:mux3                                                                                                                                                                                                                                                            ; mux_9hb                                               ; work         ;
;                |altsyncram:channels[2].mem|                                                                                             ; 48.7 (0.0)           ; 52.7 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 14 (0)                    ; 0 (0)         ; 70560             ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem                                                                                                                                                                                                                                                                                                        ; altsyncram                                            ; work         ;
;                   |altsyncram_e981:auto_generated|                                                                                      ; 48.7 (1.6)           ; 52.7 (4.2)                       ; 4.0 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 14 (14)                   ; 0 (0)         ; 70560             ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated                                                                                                                                                                                                                                                                         ; altsyncram_e981                                       ; work         ;
;                      |decode_0na:decode2|                                                                                               ; 19.7 (19.7)          ; 20.0 (20.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2                                                                                                                                                                                                                                                      ; decode_0na                                            ; work         ;
;                      |decode_p2a:rden_decode_b|                                                                                         ; 19.0 (19.0)          ; 20.2 (20.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b                                                                                                                                                                                                                                                ; decode_p2a                                            ; work         ;
;                      |mux_9hb:mux3|                                                                                                     ; 8.3 (8.3)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|mux_9hb:mux3                                                                                                                                                                                                                                                            ; mux_9hb                                               ; work         ;
;             |vga_output:vga_out_inst|                                                                                                   ; 50.7 (50.7)          ; 57.0 (57.0)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (97)             ; 106 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst                                                                                                                                                                                                                                                                                                                                   ; vga_output                                            ; nios_system  ;
;                |altddio_out:clk_driver|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|altddio_out:clk_driver                                                                                                                                                                                                                                                                                                            ; altddio_out                                           ; work         ;
;                   |ddio_out_e4b:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|altddio_out:clk_driver|ddio_out_e4b:auto_generated                                                                                                                                                                                                                                                                                ; ddio_out_e4b                                          ; work         ;
;             |vgapll:vgapll_inst|                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vgapll:vgapll_inst                                                                                                                                                                                                                                                                                                                                        ; vgapll                                                ; nios_system  ;
;                |altera_pll:altera_pll_i|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vgapll:vgapll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                ; altera_pll                                            ; work         ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.3 (2.9)            ; 8.5 (5.2)                        ; 5.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                         ; altera_reset_controller                               ; nios_system  ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.3 (0.3)            ; 1.8 (1.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                          ; altera_reset_synchronizer                             ; nios_system  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                              ; altera_reset_synchronizer                             ; nios_system  ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                     ; altera_reset_controller                               ; nios_system  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                          ; altera_reset_synchronizer                             ; nios_system  ;
;       |nios_system_LEDs:leds|                                                                                                           ; 6.2 (6.2)            ; 6.2 (6.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_LEDs:leds                                                                                                                                                                                                                                                                                                                                                                                          ; nios_system_LEDs                                      ; nios_system  ;
;       |nios_system_jtag_uart:jtag_uart|                                                                                                 ; 66.5 (15.1)          ; 77.1 (15.7)                      ; 10.6 (0.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 127 (33)            ; 111 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                ; nios_system_jtag_uart                                 ; nios_system  ;
;          |alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|                                                                    ; 26.8 (26.8)          ; 36.7 (36.7)                      ; 9.8 (9.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                      ; alt_jtag_atlantic                                     ; work         ;
;          |nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|                                                            ; 12.3 (0.0)           ; 12.9 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                              ; nios_system_jtag_uart_scfifo_r                        ; nios_system  ;
;             |scfifo:rfifo|                                                                                                              ; 12.3 (0.0)           ; 12.9 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                 ; scfifo                                                ; work         ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.3 (0.0)           ; 12.9 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                      ; scfifo_3291                                           ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.3 (0.0)           ; 12.9 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                 ; a_dpfifo_5771                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.3 (3.3)            ; 6.9 (3.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                         ; a_fefifo_7cf                                          ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                    ; cntr_vg7                                              ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                         ; altsyncram_7pu1                                       ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                           ; cntr_jgb                                              ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                 ; cntr_jgb                                              ; work         ;
;          |nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|                                                            ; 11.8 (0.0)           ; 11.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                              ; nios_system_jtag_uart_scfifo_w                        ; nios_system  ;
;             |scfifo:wfifo|                                                                                                              ; 11.8 (0.0)           ; 11.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                 ; scfifo                                                ; work         ;
;                |scfifo_3291:auto_generated|                                                                                             ; 11.8 (0.0)           ; 11.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                      ; scfifo_3291                                           ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 11.8 (0.0)           ; 11.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                 ; a_dpfifo_5771                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 5.8 (2.8)            ; 5.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                         ; a_fefifo_7cf                                          ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                    ; cntr_vg7                                              ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                         ; altsyncram_7pu1                                       ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                           ; cntr_jgb                                              ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                 ; cntr_jgb                                              ; work         ;
;       |nios_system_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 146.9 (0.0)          ; 163.4 (0.0)                      ; 17.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 301 (0)             ; 155 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                ; nios_system_mm_interconnect_0                         ; nios_system  ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                 ; nios_system  ;
;          |altera_avalon_sc_fifo:lda_peripheral_0_s1_agent_rsp_fifo|                                                                     ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lda_peripheral_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                 ; nios_system  ;
;          |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                 ; nios_system  ;
;          |altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|                                                       ; 4.6 (4.6)            ; 6.0 (6.0)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                 ; nios_system  ;
;          |altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|                                                                        ; 4.2 (4.2)            ; 4.3 (4.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                 ; nios_system  ;
;          |altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                 ; nios_system  ;
;          |altera_merlin_master_agent:nios2_processor_data_master_agent|                                                                 ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_data_master_agent                                                                                                                                                                                                                                                                                                   ; altera_merlin_master_agent                            ; nios_system  ;
;          |altera_merlin_master_agent:nios2_processor_instruction_master_agent|                                                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_processor_instruction_master_agent                                                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                            ; nios_system  ;
;          |altera_merlin_master_translator:nios2_processor_data_master_translator|                                                       ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_processor_data_master_translator                                                                                                                                                                                                                                                                                         ; altera_merlin_master_translator                       ; nios_system  ;
;          |altera_merlin_slave_agent:lda_peripheral_0_s1_agent|                                                                          ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lda_peripheral_0_s1_agent                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                             ; nios_system  ;
;          |altera_merlin_slave_agent:nios2_processor_jtag_debug_module_agent|                                                            ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_processor_jtag_debug_module_agent                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                             ; nios_system  ;
;          |altera_merlin_slave_agent:onchip_memory_s1_agent|                                                                             ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory_s1_agent                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                             ; nios_system  ;
;          |altera_merlin_slave_agent:switches_s1_agent|                                                                                  ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switches_s1_agent                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                             ; nios_system  ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                        ; nios_system  ;
;          |altera_merlin_slave_translator:lda_peripheral_0_s1_translator|                                                                ; 4.8 (4.8)            ; 5.7 (5.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lda_peripheral_0_s1_translator                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                        ; nios_system  ;
;          |altera_merlin_slave_translator:leds_s1_translator|                                                                            ; 4.3 (4.3)            ; 5.7 (5.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                        ; nios_system  ;
;          |altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator|                                                  ; 6.7 (6.7)            ; 13.5 (13.5)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_processor_jtag_debug_module_translator                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                        ; nios_system  ;
;          |altera_merlin_slave_translator:onchip_memory_s1_translator|                                                                   ; 1.0 (1.0)            ; 1.7 (1.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory_s1_translator                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                        ; nios_system  ;
;          |altera_merlin_slave_translator:switches_s1_translator|                                                                        ; 4.0 (4.0)            ; 4.4 (4.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                        ; nios_system  ;
;          |altera_merlin_traffic_limiter:nios2_processor_instruction_master_limiter|                                                     ; 3.3 (3.3)            ; 3.7 (3.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_processor_instruction_master_limiter                                                                                                                                                                                                                                                                                       ; altera_merlin_traffic_limiter                         ; nios_system  ;
;          |nios_system_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 5.3 (5.3)            ; 6.0 (6.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                              ; nios_system_mm_interconnect_0_cmd_demux               ; nios_system  ;
;          |nios_system_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                    ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                      ; nios_system_mm_interconnect_0_cmd_demux_001           ; nios_system  ;
;          |nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                        ; 17.0 (14.7)          ; 17.0 (14.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                          ; nios_system_mm_interconnect_0_cmd_mux_001             ; nios_system  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                              ; nios_system  ;
;          |nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                        ; 27.9 (25.9)          ; 29.3 (26.9)                      ; 1.5 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 58 (54)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                                          ; nios_system_mm_interconnect_0_cmd_mux_001             ; nios_system  ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                              ; nios_system  ;
;          |nios_system_mm_interconnect_0_router:router|                                                                                  ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                    ; nios_system_mm_interconnect_0_router                  ; nios_system  ;
;          |nios_system_mm_interconnect_0_router_001:router_001|                                                                          ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                            ; nios_system_mm_interconnect_0_router_001              ; nios_system  ;
;          |nios_system_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                                      ; nios_system_mm_interconnect_0_rsp_demux_001           ; nios_system  ;
;          |nios_system_mm_interconnect_0_rsp_demux_001:rsp_demux_002|                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                      ; nios_system_mm_interconnect_0_rsp_demux_001           ; nios_system  ;
;          |nios_system_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 22.9 (22.9)          ; 24.2 (24.2)                      ; 1.5 (1.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                  ; nios_system_mm_interconnect_0_rsp_mux                 ; nios_system  ;
;          |nios_system_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                        ; 7.6 (7.6)            ; 8.0 (8.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                          ; nios_system_mm_interconnect_0_rsp_mux_001             ; nios_system  ;
;       |nios_system_nios2_processor:nios2_processor|                                                                                     ; 950.4 (779.2)        ; 1037.7 (836.9)                   ; 101.6 (72.0)                                      ; 14.3 (14.3)                      ; 0.0 (0.0)            ; 1493 (1205)         ; 1265 (983)                ; 0 (0)         ; 44928             ; 8     ; 2          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor                                                                                                                                                                                                                                                                                                                                                                    ; nios_system_nios2_processor                           ; nios_system  ;
;          |nios_system_nios2_processor_ic_data_module:nios_system_nios2_processor_ic_data|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_ic_data_module:nios_system_nios2_processor_ic_data                                                                                                                                                                                                                                                                                     ; nios_system_nios2_processor_ic_data_module            ; nios_system  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_ic_data_module:nios_system_nios2_processor_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                           ; altsyncram                                            ; work         ;
;                |altsyncram_spj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_ic_data_module:nios_system_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                                                            ; altsyncram_spj1                                       ; work         ;
;          |nios_system_nios2_processor_ic_tag_module:nios_system_nios2_processor_ic_tag|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_ic_tag_module:nios_system_nios2_processor_ic_tag                                                                                                                                                                                                                                                                                       ; nios_system_nios2_processor_ic_tag_module             ; nios_system  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_ic_tag_module:nios_system_nios2_processor_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                             ; altsyncram                                            ; work         ;
;                |altsyncram_4so1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_ic_tag_module:nios_system_nios2_processor_ic_tag|altsyncram:the_altsyncram|altsyncram_4so1:auto_generated                                                                                                                                                                                                                              ; altsyncram_4so1                                       ; work         ;
;          |nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|                                              ; 4.0 (4.0)            ; 4.3 (4.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell                                                                                                                                                                                                                                                                                    ; nios_system_nios2_processor_mult_cell                 ; nios_system  ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                                             ; altera_mult_add                                       ; work         ;
;                |altera_mult_add_ujt2:auto_generated|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated                                                                                                                                                                                                         ; altera_mult_add_ujt2                                  ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                ; altera_mult_add_rtl                                   ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                       ; ama_multiplier_function                               ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                                             ; altera_mult_add                                       ; work         ;
;                |altera_mult_add_0kt2:auto_generated|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated                                                                                                                                                                                                         ; altera_mult_add_0kt2                                  ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                ; altera_mult_add_rtl                                   ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                       ; ama_multiplier_function                               ; work         ;
;          |nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|                                              ; 167.2 (29.9)         ; 196.5 (30.6)                     ; 29.2 (0.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 272 (30)            ; 282 (81)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci                                                                                                                                                                                                                                                                                    ; nios_system_nios2_processor_nios2_oci                 ; nios_system  ;
;             |nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|           ; 63.2 (0.0)           ; 86.7 (0.0)                       ; 23.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper                                                                                                                                                                    ; nios_system_nios2_processor_jtag_debug_module_wrapper ; nios_system  ;
;                |nios_system_nios2_processor_jtag_debug_module_sysclk:the_nios_system_nios2_processor_jtag_debug_module_sysclk|          ; 4.2 (4.4)            ; 22.8 (21.2)                      ; 18.5 (16.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_sysclk:the_nios_system_nios2_processor_jtag_debug_module_sysclk                                                      ; nios_system_nios2_processor_jtag_debug_module_sysclk  ; nios_system  ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_sysclk:the_nios_system_nios2_processor_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                               ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; -0.3 (-0.3)          ; 0.8 (0.8)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_sysclk:the_nios_system_nios2_processor_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                               ; work         ;
;                |nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|                ; 57.2 (56.4)          ; 62.2 (60.6)                      ; 5.1 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck                                                            ; nios_system_nios2_processor_jtag_debug_module_tck     ; nios_system  ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                               ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                               ; work         ;
;                |sld_virtual_jtag_basic:nios_system_nios2_processor_jtag_debug_module_phy|                                               ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios_system_nios2_processor_jtag_debug_module_phy                                                                                           ; sld_virtual_jtag_basic                                ; work         ;
;             |nios_system_nios2_processor_nios2_avalon_reg:the_nios_system_nios2_processor_nios2_avalon_reg|                             ; 4.8 (4.8)            ; 5.8 (5.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_avalon_reg:the_nios_system_nios2_processor_nios2_avalon_reg                                                                                                                                                                                      ; nios_system_nios2_processor_nios2_avalon_reg          ; nios_system  ;
;             |nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break|                               ; 16.3 (16.3)          ; 17.7 (17.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break                                                                                                                                                                                        ; nios_system_nios2_processor_nios2_oci_break           ; nios_system  ;
;             |nios_system_nios2_processor_nios2_oci_debug:the_nios_system_nios2_processor_nios2_oci_debug|                               ; 4.3 (3.8)            ; 5.3 (4.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_debug:the_nios_system_nios2_processor_nios2_oci_debug                                                                                                                                                                                        ; nios_system_nios2_processor_nios2_oci_debug           ; nios_system  ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_debug:the_nios_system_nios2_processor_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                    ; altera_std_synchronizer                               ; work         ;
;             |nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|                                     ; 48.6 (48.6)          ; 50.5 (50.5)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (98)             ; 60 (60)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem                                                                                                                                                                                              ; nios_system_nios2_processor_nios2_ocimem              ; nios_system  ;
;                |nios_system_nios2_processor_ociram_sp_ram_module:nios_system_nios2_processor_ociram_sp_ram|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|nios_system_nios2_processor_ociram_sp_ram_module:nios_system_nios2_processor_ociram_sp_ram                                                                                                   ; nios_system_nios2_processor_ociram_sp_ram_module      ; nios_system  ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|nios_system_nios2_processor_ociram_sp_ram_module:nios_system_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; altsyncram                                            ; work         ;
;                      |altsyncram_38g1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|nios_system_nios2_processor_ociram_sp_ram_module:nios_system_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_38g1:auto_generated                                          ; altsyncram_38g1                                       ; work         ;
;          |nios_system_nios2_processor_register_bank_a_module:nios_system_nios2_processor_register_bank_a|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_register_bank_a_module:nios_system_nios2_processor_register_bank_a                                                                                                                                                                                                                                                                     ; nios_system_nios2_processor_register_bank_a_module    ; nios_system  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_register_bank_a_module:nios_system_nios2_processor_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                            ; work         ;
;                |altsyncram_3io1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_register_bank_a_module:nios_system_nios2_processor_register_bank_a|altsyncram:the_altsyncram|altsyncram_3io1:auto_generated                                                                                                                                                                                                            ; altsyncram_3io1                                       ; work         ;
;          |nios_system_nios2_processor_register_bank_b_module:nios_system_nios2_processor_register_bank_b|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_register_bank_b_module:nios_system_nios2_processor_register_bank_b                                                                                                                                                                                                                                                                     ; nios_system_nios2_processor_register_bank_b_module    ; nios_system  ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_register_bank_b_module:nios_system_nios2_processor_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                            ; work         ;
;                |altsyncram_4io1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_register_bank_b_module:nios_system_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_4io1:auto_generated                                                                                                                                                                                                            ; altsyncram_4io1                                       ; work         ;
;       |nios_system_onchip_memory:onchip_memory|                                                                                         ; 37.4 (0.8)           ; 36.0 (0.8)                       ; 1.8 (0.0)                                         ; 3.2 (0.0)                        ; 0.0 (0.0)            ; 38 (2)              ; 2 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_onchip_memory:onchip_memory                                                                                                                                                                                                                                                                                                                                                                        ; nios_system_onchip_memory                             ; nios_system  ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 36.5 (0.0)           ; 35.2 (0.0)                       ; 1.8 (0.0)                                         ; 3.2 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_onchip_memory:onchip_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                            ; work         ;
;             |altsyncram_tnn1:auto_generated|                                                                                            ; 36.5 (0.7)           ; 35.2 (0.8)                       ; 1.8 (0.2)                                         ; 3.2 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (2)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_tnn1                                       ; work         ;
;                |decode_8la:decode3|                                                                                                     ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|decode_8la:decode3                                                                                                                                                                                                                                                                                            ; decode_8la                                            ; work         ;
;                |mux_5hb:mux2|                                                                                                           ; 33.5 (33.5)          ; 31.7 (31.7)                      ; 1.3 (1.3)                                         ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|mux_5hb:mux2                                                                                                                                                                                                                                                                                                  ; mux_5hb                                               ; work         ;
;       |nios_system_switches:switches|                                                                                                   ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|nios_system:Nios2|nios_system_switches:switches                                                                                                                                                                                                                                                                                                                                                                                  ; nios_system_switches                                  ; nios_system  ;
;    |pzdyqx:nabboc|                                                                                                                      ; 59.0 (0.0)           ; 68.5 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (0)             ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                    ; pzdyqx                                                ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 59.0 (6.3)           ; 68.5 (6.8)                       ; 9.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (11)            ; 74 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                       ; pzdyqx_impl                                           ; work         ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                                                                ; 28.0 (12.1)          ; 33.0 (15.0)                      ; 5.0 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 29 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                         ; GHVD5181                                              ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 15.9 (15.9)          ; 18.0 (18.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                                       ; LQYT7093                                              ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 6.5 (6.5)            ; 8.0 (8.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                                     ; KIFI3548                                              ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 10.0 (10.0)          ; 10.7 (10.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                                     ; LQYT7093                                              ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 8.2 (8.2)            ; 10.0 (10.0)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                                     ; PUDL0439                                              ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 81.5 (0.0)           ; 96.0 (0.3)                       ; 14.5 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (1)             ; 101 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                 ; sld_hub                                               ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 81.5 (0.0)           ; 95.7 (0.0)                       ; 14.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 101 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                 ; alt_sld_fab_with_jtag_input                           ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 81.5 (0.0)           ; 95.7 (0.0)                       ; 14.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 101 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                              ; alt_sld_fab                                           ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 81.5 (3.0)           ; 95.7 (3.3)                       ; 14.3 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (1)             ; 101 (7)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                          ; alt_sld_fab_alt_sld_fab                               ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_ident:ident|                                                                                    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_ident:ident                                                                                                                                                                      ; alt_sld_fab_alt_sld_fab_ident                         ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 76.5 (0.0)           ; 90.4 (0.0)                       ; 13.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (0)             ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                              ; alt_sld_fab_alt_sld_fab_sldfabric                     ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 76.5 (54.5)          ; 90.4 (65.3)                      ; 13.9 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (88)            ; 94 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                 ; sld_jtag_hub                                          ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 11.8 (11.8)          ; 12.0 (12.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                         ; sld_rom_sr                                            ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.2 (10.2)          ; 13.1 (13.1)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |de1soc_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                       ; sld_shadow_jsm                                        ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX0[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[0]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; LEDR[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; LEDR[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; LEDR[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; LEDR[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; LEDR[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; LEDR[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; LEDR[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; LEDR[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[8]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_B[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_BLANK_N ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_HS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_SYNC_N  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                       ;
+------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------+-------------------+---------+
; KEY[0]                                                                 ;                   ;         ;
; KEY[1]                                                                 ;                   ;         ;
; KEY[2]                                                                 ;                   ;         ;
; KEY[3]                                                                 ;                   ;         ;
; SW[8]                                                                  ;                   ;         ;
; SW[9]                                                                  ;                   ;         ;
; CLOCK_50                                                               ;                   ;         ;
; SW[0]                                                                  ;                   ;         ;
;      - nios_system:Nios2|nios_system_switches:switches|read_mux_out[0] ; 0                 ; 0       ;
; SW[4]                                                                  ;                   ;         ;
;      - nios_system:Nios2|nios_system_switches:switches|read_mux_out[4] ; 0                 ; 0       ;
; SW[5]                                                                  ;                   ;         ;
;      - nios_system:Nios2|nios_system_switches:switches|read_mux_out[5] ; 0                 ; 0       ;
; SW[7]                                                                  ;                   ;         ;
;      - nios_system:Nios2|nios_system_switches:switches|read_mux_out[7] ; 0                 ; 0       ;
; SW[6]                                                                  ;                   ;         ;
;      - nios_system:Nios2|nios_system_switches:switches|read_mux_out[6] ; 0                 ; 0       ;
; SW[3]                                                                  ;                   ;         ;
;      - nios_system:Nios2|nios_system_switches:switches|read_mux_out[3] ; 1                 ; 0       ;
; SW[2]                                                                  ;                   ;         ;
;      - nios_system:Nios2|nios_system_switches:switches|read_mux_out[2] ; 1                 ; 0       ;
; SW[1]                                                                  ;                   ;         ;
;      - nios_system:Nios2|nios_system_switches:switches|read_mux_out[1] ; 0                 ; 0       ;
+------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                               ; Location                   ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                           ; PIN_AF14                   ; 1887    ; Clock                                              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                       ; JTAG_X0_Y2_N3              ; 217     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                       ; JTAG_X0_Y2_N3              ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|colour~2                                                                                                                                                                                                                                                                                                             ; MLABCELL_X21_Y19_N6        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|y0~1                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X21_Y19_N57       ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|ASC:asc|ASC_datapath:ASC_dp|y1~1                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X21_Y19_N9        ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_control:LDA_ctrl|current_state.S_SETUP                                                                                                                                                                                                                                                                                               ; FF_X22_Y25_N53             ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_control:LDA_ctrl|current_state~39                                                                                                                                                                                                                                                                                                    ; LABCELL_X22_Y19_N33        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x1_saved[8]~0                                                                                                                                                                                                                                                                                                        ; MLABCELL_X21_Y25_N36       ; 63      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x~0                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y25_N39       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y26_N6         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|reset                                                                                                                                                                                                                                                                                                                       ; FF_X24_Y74_N38             ; 112     ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode522w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N6        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode539w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N24       ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode549w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N9        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode559w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N27       ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode569w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N48       ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode579w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N12       ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode589w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N21       ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode599w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N57       ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode622w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N27        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode633w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N45        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode643w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N12        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode653w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N6         ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode663w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N24        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode673w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N51        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode683w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N9         ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode693w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N42        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode715w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N33       ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode726w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N39       ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode736w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N36       ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode746w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N30       ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode756w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N42       ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode766w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N0        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode776w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N45       ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode786w[3]                                                                                                                                                                                                         ; MLABCELL_X25_Y74_N3        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode808w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N48        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode819w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N54        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode829w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N33        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode839w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N57        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode849w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N15        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode859w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N39        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode869w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N36        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode879w[3]                                                                                                                                                                                                         ; LABCELL_X31_Y75_N30        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode901w[3]~0                                                                                                                                                                                                       ; LABCELL_X31_Y75_N3         ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode912w[3]~0                                                                                                                                                                                                       ; LABCELL_X31_Y75_N0         ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_0na:decode2|w_anode922w[3]~1                                                                                                                                                                                                       ; LABCELL_X31_Y75_N18        ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1283w[3]                                                                                                                                                                                                  ; LABCELL_X27_Y75_N48        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1300w[3]                                                                                                                                                                                                  ; LABCELL_X27_Y75_N12        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1310w[3]~0                                                                                                                                                                                                ; LABCELL_X27_Y75_N15        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1320w[3]                                                                                                                                                                                                  ; LABCELL_X27_Y75_N6         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1330w[3]~0                                                                                                                                                                                                ; LABCELL_X29_Y76_N54        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1340w[3]                                                                                                                                                                                                  ; MLABCELL_X25_Y77_N3        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1350w[3]~0                                                                                                                                                                                                ; LABCELL_X29_Y76_N36        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1360w[3]                                                                                                                                                                                                  ; MLABCELL_X25_Y77_N42       ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1384w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N42        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1395w[3]                                                                                                                                                                                                  ; LABCELL_X27_Y75_N21        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1405w[3]                                                                                                                                                                                                  ; LABCELL_X27_Y75_N9         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1415w[3]                                                                                                                                                                                                  ; MLABCELL_X25_Y75_N36       ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1425w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N39        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1435w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N21        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1445w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N33        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1455w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N48        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1478w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N45        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1489w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N12        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1499w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N15        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1509w[3]                                                                                                                                                                                                  ; MLABCELL_X28_Y75_N54       ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1519w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N27        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1529w[3]                                                                                                                                                                                                  ; LABCELL_X27_Y75_N36        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1539w[3]                                                                                                                                                                                                  ; LABCELL_X27_Y75_N39        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1549w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N51        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1572w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N24        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1583w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N9         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1593w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N30        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1603w[3]                                                                                                                                                                                                  ; LABCELL_X27_Y75_N54        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1613w[3]                                                                                                                                                                                                  ; LABCELL_X29_Y76_N18        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1623w[3]                                                                                                                                                                                                  ; LABCELL_X27_Y75_N30        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1633w[3]                                                                                                                                                                                                  ; LABCELL_X27_Y75_N57        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1643w[3]                                                                                                                                                                                                  ; LABCELL_X27_Y75_N0         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1666w[3]~0                                                                                                                                                                                                ; LABCELL_X29_Y76_N57        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1677w[3]~0                                                                                                                                                                                                ; LABCELL_X29_Y76_N0         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|decode_p2a:rden_decode_b|w_anode1687w[3]~0                                                                                                                                                                                                ; LABCELL_X29_Y76_N3         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|vsync[0]                                                                                                                                                                                                                                                                                            ; FF_X30_Y74_N56             ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_output:vga_out_inst|x_native_last                                                                                                                                                                                                                                                                                       ; FF_X29_Y74_N53             ; 63      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vgapll:vgapll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 208     ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; nios_system:Nios2|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                    ; FF_X21_Y19_N41             ; 66      ; Async. clear, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                               ; FF_X12_Y8_N14              ; 131     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                ; FF_X12_Y8_N38              ; 229     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_LEDs:leds|always0~1                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X21_Y7_N48        ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y7_N3          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[10]~3                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y4_N39          ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|wdata[4]~0                                                                                                                                                                                                                                                                             ; LABCELL_X2_Y4_N48          ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                        ; LABCELL_X2_Y4_N51          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X19_Y7_N45         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                          ; FF_X16_Y7_N11              ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y7_N51         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                       ; LABCELL_X19_Y7_N42         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                       ; LABCELL_X16_Y7_N6          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X16_Y7_N54         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                           ; FF_X19_Y7_N32              ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y7_N21         ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_processor_jtag_debug_module_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                             ; LABCELL_X17_Y8_N12         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y8_N18        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_processor_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                                          ; LABCELL_X17_Y8_N6          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                         ; LABCELL_X16_Y8_N42         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                             ; LABCELL_X16_Y8_N12         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                         ; LABCELL_X27_Y8_N54         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_mm_interconnect_0:mm_interconnect_0|nios_system_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                             ; LABCELL_X27_Y8_N18         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_br_pred_not_taken                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y12_N36       ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X33_Y10_N21        ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_ctrl_break                                                                                                                                                                                                                                                                                                                         ; FF_X27_Y10_N41             ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_ctrl_crst                                                                                                                                                                                                                                                                                                                          ; FF_X27_Y10_N8              ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|E_ctrl_exception                                                                                                                                                                                                                                                                                                                     ; FF_X23_Y10_N26             ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_ctrl_div                                                                                                                                                                                                                                                                                                                           ; FF_X27_Y10_N29             ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_den_en                                                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y11_N54        ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_quot_en                                                                                                                                                                                                                                                                                                                        ; LABCELL_X19_Y8_N48         ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_div_rem_en                                                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y11_N48        ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_mul_stall_d3                                                                                                                                                                                                                                                                                                                       ; FF_X17_Y12_N43             ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_pipe_flush                                                                                                                                                                                                                                                                                                                         ; FF_X28_Y10_N26             ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_status_reg_pie~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X22_Y10_N9         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|M_wr_dst_reg                                                                                                                                                                                                                                                                                                                         ; FF_X19_Y11_N22             ; 5       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|W_stall~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X22_Y10_N12        ; 677     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X9_Y7_N15          ; 989     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                   ; FF_X27_Y9_N31              ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_ap_cnt_nxt[3]~1                                                                                                                                                                                                                                                                                                              ; LABCELL_X18_Y8_N0          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y10_N48        ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y10_N33       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|ic_tag_wren                                                                                                                                                                                                                                                                                                                          ; LABCELL_X33_Y10_N54        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|address[8]                                                                                                                                                                                                                                           ; FF_X22_Y6_N17              ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_sysclk:the_nios_system_nios2_processor_jtag_debug_module_sysclk|jxuir                  ; FF_X4_Y6_N50               ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_sysclk:the_nios_system_nios2_processor_jtag_debug_module_sysclk|take_action_break_a~0  ; LABCELL_X4_Y6_N3           ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_sysclk:the_nios_system_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_a   ; LABCELL_X10_Y6_N27         ; 16      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_sysclk:the_nios_system_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; LABCELL_X4_Y6_N33          ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_sysclk:the_nios_system_nios2_processor_jtag_debug_module_sysclk|take_action_ocimem_b   ; MLABCELL_X6_Y6_N24         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_sysclk:the_nios_system_nios2_processor_jtag_debug_module_sysclk|update_jdo_strobe      ; FF_X1_Y5_N38               ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr~26                        ; LABCELL_X1_Y5_N42          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios_system_nios2_processor_jtag_debug_module_phy|virtual_state_uir                                           ; LABCELL_X1_Y4_N54          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_avalon_reg:the_nios_system_nios2_processor_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                        ; LABCELL_X13_Y8_N36         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_debug:the_nios_system_nios2_processor_nios2_oci_debug|resetrequest                                                                                                                                             ; FF_X13_Y6_N56              ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[31]~2                                                                                                                                                  ; LABCELL_X9_Y6_N3           ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|ociram_reset_req                                                                                                                                               ; MLABCELL_X15_Y6_N12        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|ociram_wr_en~0                                                                                                                                                 ; LABCELL_X11_Y6_N54         ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|decode_8la:decode3|w_anode1075w[2]                                                                                                                                                                                                                                              ; MLABCELL_X28_Y8_N12        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|decode_8la:decode3|w_anode1088w[2]~0                                                                                                                                                                                                                                            ; MLABCELL_X28_Y8_N0         ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|decode_8la:decode3|w_anode1096w[2]~0                                                                                                                                                                                                                                            ; MLABCELL_X28_Y8_N3         ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|decode_8la:decode3|w_anode1104w[2]~0                                                                                                                                                                                                                                            ; MLABCELL_X28_Y8_N42        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios_system:Nios2|nios_system_onchip_memory:onchip_memory|wren~1                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X28_Y8_N6         ; 128     ; Read enable                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                                                ; LABCELL_X7_Y1_N9           ; 18      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                                                ; FF_X11_Y2_N11              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                                                ; FF_X11_Y2_N53              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                                                ; FF_X10_Y2_N8               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                                                ; FF_X9_Y2_N20               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                                                ; FF_X9_Y2_N26               ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                                                ; FF_X10_Y2_N14              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                                                ; FF_X8_Y1_N2                ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                                                ; FF_X7_Y1_N23               ; 22      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                                             ; FF_X7_Y1_N32               ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                                                                                                   ; LABCELL_X11_Y2_N9          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X1_Y1_N36          ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X6_Y1_N51         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                                              ; FF_X1_Y1_N55               ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                                             ; FF_X1_Y1_N53               ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X6_Y1_N48         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X1_Y1_N3           ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X1_Y1_N54          ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X1_Y1_N39          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                           ; FF_X3_Y2_N29               ; 68      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                ; LABCELL_X1_Y3_N42          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                                   ; LABCELL_X2_Y2_N21          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]~6                                                                   ; MLABCELL_X6_Y2_N24         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]~11                                                                  ; MLABCELL_X6_Y2_N57         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]~5                                                                     ; LABCELL_X4_Y2_N39          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                                        ; MLABCELL_X3_Y2_N42         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                              ; MLABCELL_X3_Y2_N36         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]~5                                                            ; MLABCELL_X6_Y2_N36         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]~9                                                            ; MLABCELL_X6_Y2_N39         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR~1                                                 ; LABCELL_X1_Y1_N21          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter~1                                            ; LABCELL_X1_Y1_N12          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                ; FF_X2_Y2_N41               ; 18      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                               ; FF_X4_Y3_N41               ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                ; FF_X1_Y2_N29               ; 47      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                ; FF_X1_Y3_N26               ; 75      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                         ; LABCELL_X4_Y3_N48          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                               ; FF_X3_Y3_N50               ; 57      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                             ; LABCELL_X2_Y3_N42          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                               ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                           ; PIN_AF14                   ; 1887    ; Global Clock         ; GCLK5            ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vgapll:vgapll_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vgapll:vgapll_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 208     ; Global Clock         ; GCLK6            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                           ;
+-------------------------------------------------------------------------------------------------+---------+
; Name                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------+---------+
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|hq3myc14108phmpo7y7qmhbp98hy0vq~0 ; 991     ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|W_stall~1                         ; 677     ;
+-------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                     ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[0].mem|altsyncram_e981:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 70560        ; 1            ; 70560        ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 70560   ; 70560                       ; 1                           ; 70560                       ; 1                           ; 70560               ; 35          ; 0     ; None                                                    ; M10K_X38_Y73_N0, M10K_X41_Y73_N0, M10K_X38_Y72_N0, M10K_X14_Y73_N0, M10K_X41_Y75_N0, M10K_X41_Y74_N0, M10K_X38_Y74_N0, M10K_X41_Y77_N0, M10K_X41_Y76_N0, M10K_X41_Y78_N0, M10K_X14_Y79_N0, M10K_X14_Y74_N0, M10K_X14_Y76_N0, M10K_X38_Y78_N0, M10K_X14_Y78_N0, M10K_X38_Y79_N0, M10K_X38_Y75_N0, M10K_X41_Y79_N0, M10K_X26_Y79_N0, M10K_X26_Y69_N0, M10K_X26_Y71_N0, M10K_X26_Y70_N0, M10K_X26_Y72_N0, M10K_X14_Y75_N0, M10K_X26_Y73_N0, M10K_X26_Y76_N0, M10K_X26_Y75_N0, M10K_X14_Y77_N0, M10K_X26_Y74_N0, M10K_X26_Y78_N0, M10K_X26_Y77_N0, M10K_X38_Y80_N0, M10K_X38_Y77_N0, M10K_X38_Y76_N0, M10K_X26_Y80_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[1].mem|altsyncram_e981:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 70560        ; 1            ; 70560        ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 70560   ; 70560                       ; 1                           ; 70560                       ; 1                           ; 70560               ; 35          ; 0     ; None                                                    ; M10K_X38_Y73_N0, M10K_X41_Y73_N0, M10K_X38_Y72_N0, M10K_X14_Y73_N0, M10K_X41_Y75_N0, M10K_X41_Y74_N0, M10K_X38_Y74_N0, M10K_X41_Y77_N0, M10K_X41_Y76_N0, M10K_X41_Y78_N0, M10K_X14_Y79_N0, M10K_X14_Y74_N0, M10K_X14_Y76_N0, M10K_X38_Y78_N0, M10K_X14_Y78_N0, M10K_X38_Y79_N0, M10K_X38_Y75_N0, M10K_X41_Y79_N0, M10K_X26_Y79_N0, M10K_X26_Y69_N0, M10K_X26_Y71_N0, M10K_X26_Y70_N0, M10K_X26_Y72_N0, M10K_X14_Y75_N0, M10K_X26_Y73_N0, M10K_X26_Y76_N0, M10K_X26_Y75_N0, M10K_X14_Y77_N0, M10K_X26_Y74_N0, M10K_X26_Y78_N0, M10K_X26_Y77_N0, M10K_X38_Y80_N0, M10K_X38_Y77_N0, M10K_X38_Y76_N0, M10K_X26_Y80_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vga_memory:vga_mem_inst|altsyncram:channels[2].mem|altsyncram_e981:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 70560        ; 1            ; 70560        ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 70560   ; 70560                       ; 1                           ; 70560                       ; 1                           ; 70560               ; 35          ; 0     ; None                                                    ; M10K_X38_Y73_N0, M10K_X41_Y73_N0, M10K_X38_Y72_N0, M10K_X14_Y73_N0, M10K_X41_Y75_N0, M10K_X41_Y74_N0, M10K_X38_Y74_N0, M10K_X41_Y77_N0, M10K_X41_Y76_N0, M10K_X41_Y78_N0, M10K_X14_Y79_N0, M10K_X14_Y74_N0, M10K_X14_Y76_N0, M10K_X38_Y78_N0, M10K_X14_Y78_N0, M10K_X38_Y79_N0, M10K_X38_Y75_N0, M10K_X41_Y79_N0, M10K_X26_Y79_N0, M10K_X26_Y69_N0, M10K_X26_Y71_N0, M10K_X26_Y70_N0, M10K_X26_Y72_N0, M10K_X14_Y75_N0, M10K_X26_Y73_N0, M10K_X26_Y76_N0, M10K_X26_Y75_N0, M10K_X14_Y77_N0, M10K_X26_Y74_N0, M10K_X26_Y78_N0, M10K_X26_Y77_N0, M10K_X38_Y80_N0, M10K_X38_Y77_N0, M10K_X38_Y76_N0, M10K_X26_Y80_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_r:the_nios_system_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                    ; M10K_X14_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                         ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|nios_system_jtag_uart_scfifo_w:the_nios_system_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                    ; M10K_X5_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                         ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_ic_data_module:nios_system_nios2_processor_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None                                                    ; M10K_X26_Y11_N0, M10K_X26_Y9_N0, M10K_X26_Y10_N0, M10K_X26_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_ic_tag_module:nios_system_nios2_processor_ic_tag|altsyncram:the_altsyncram|altsyncram_4so1:auto_generated|ALTSYNCRAM                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 15           ; 128          ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 1920    ; 128                         ; 15                          ; 128                         ; 15                          ; 1920                ; 1           ; 0     ; nios_system_nios2_processor_ic_tag_ram.mif              ; M10K_X38_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|nios_system_nios2_processor_ociram_sp_ram_module:nios_system_nios2_processor_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_38g1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; nios_system_nios2_processor_ociram_default_contents.mif ; M10K_X14_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_register_bank_a_module:nios_system_nios2_processor_register_bank_a|altsyncram:the_altsyncram|altsyncram_3io1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; nios_system_nios2_processor_rf_ram_a.mif                ; M10K_X14_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_register_bank_b_module:nios_system_nios2_processor_register_bank_b|altsyncram:the_altsyncram|altsyncram_4io1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; nios_system_nios2_processor_rf_ram_b.mif                ; M10K_X14_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; nios_system:Nios2|nios_system_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 32768        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1048576 ; 32768                       ; 32                          ; --                          ; --                          ; 1048576             ; 128         ; 0     ; nios_system_onchip_memory.hex                           ; M10K_X41_Y23_N0, M10K_X41_Y20_N0, M10K_X41_Y21_N0, M10K_X41_Y22_N0, M10K_X26_Y17_N0, M10K_X26_Y14_N0, M10K_X26_Y15_N0, M10K_X26_Y16_N0, M10K_X38_Y6_N0, M10K_X38_Y8_N0, M10K_X38_Y7_N0, M10K_X41_Y7_N0, M10K_X41_Y19_N0, M10K_X38_Y19_N0, M10K_X38_Y21_N0, M10K_X41_Y15_N0, M10K_X38_Y18_N0, M10K_X38_Y16_N0, M10K_X38_Y17_N0, M10K_X41_Y18_N0, M10K_X38_Y15_N0, M10K_X41_Y13_N0, M10K_X38_Y13_N0, M10K_X38_Y14_N0, M10K_X58_Y7_N0, M10K_X41_Y6_N0, M10K_X49_Y7_N0, M10K_X58_Y5_N0, M10K_X38_Y4_N0, M10K_X41_Y5_N0, M10K_X38_Y5_N0, M10K_X38_Y3_N0, M10K_X58_Y20_N0, M10K_X49_Y19_N0, M10K_X58_Y19_N0, M10K_X49_Y20_N0, M10K_X5_Y10_N0, M10K_X14_Y11_N0, M10K_X14_Y10_N0, M10K_X5_Y11_N0, M10K_X5_Y4_N0, M10K_X14_Y2_N0, M10K_X14_Y3_N0, M10K_X5_Y5_N0, M10K_X69_Y17_N0, M10K_X69_Y16_N0, M10K_X69_Y18_N0, M10K_X58_Y17_N0, M10K_X41_Y17_N0, M10K_X41_Y16_N0, M10K_X49_Y15_N0, M10K_X49_Y17_N0, M10K_X58_Y15_N0, M10K_X49_Y14_N0, M10K_X49_Y16_N0, M10K_X58_Y16_N0, M10K_X41_Y4_N0, M10K_X41_Y2_N0, M10K_X41_Y3_N0, M10K_X49_Y2_N0, M10K_X69_Y6_N0, M10K_X58_Y6_N0, M10K_X69_Y8_N0, M10K_X58_Y8_N0, M10K_X26_Y6_N0, M10K_X26_Y3_N0, M10K_X26_Y7_N0, M10K_X38_Y2_N0, M10K_X38_Y23_N0, M10K_X38_Y22_N0, M10K_X26_Y22_N0, M10K_X38_Y20_N0, M10K_X41_Y12_N0, M10K_X38_Y12_N0, M10K_X41_Y11_N0, M10K_X41_Y14_N0, M10K_X49_Y4_N0, M10K_X49_Y6_N0, M10K_X49_Y5_N0, M10K_X49_Y3_N0, M10K_X49_Y8_N0, M10K_X49_Y10_N0, M10K_X41_Y8_N0, M10K_X49_Y9_N0, M10K_X26_Y13_N0, M10K_X26_Y12_N0, M10K_X14_Y14_N0, M10K_X14_Y15_N0, M10K_X41_Y10_N0, M10K_X38_Y9_N0, M10K_X41_Y9_N0, M10K_X38_Y11_N0, M10K_X5_Y9_N0, M10K_X14_Y8_N0, M10K_X14_Y9_N0, M10K_X5_Y8_N0, M10K_X14_Y5_N0, M10K_X26_Y4_N0, M10K_X26_Y5_N0, M10K_X14_Y7_N0, M10K_X14_Y17_N0, M10K_X14_Y16_N0, M10K_X14_Y19_N0, M10K_X14_Y18_N0, M10K_X49_Y12_N0, M10K_X49_Y11_N0, M10K_X58_Y11_N0, M10K_X58_Y12_N0, M10K_X26_Y19_N0, M10K_X26_Y21_N0, M10K_X26_Y18_N0, M10K_X26_Y20_N0, M10K_X49_Y21_N0, M10K_X49_Y18_N0, M10K_X58_Y21_N0, M10K_X58_Y18_N0, M10K_X69_Y11_N0, M10K_X49_Y13_N0, M10K_X58_Y10_N0, M10K_X58_Y14_N0, M10K_X69_Y15_N0, M10K_X69_Y14_N0, M10K_X69_Y13_N0, M10K_X58_Y13_N0, M10K_X58_Y23_N0, M10K_X58_Y22_N0, M10K_X49_Y22_N0, M10K_X49_Y23_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 2           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 2           ;
+---------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                                                                                                                                                 ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X20_Y16_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_mult_cell:the_nios_system_nios2_processor_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X20_Y14_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 9,347 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 170 / 13,420 ( 1 % )    ;
; C2 interconnects                            ; 2,715 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,597 / 56,300 ( 3 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 715 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 998 / 84,580 ( 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 287 / 12,676 ( 2 % )    ;
; R14/C12 interconnect drivers                ; 357 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 3,580 / 130,992 ( 3 % ) ;
; R6 interconnects                            ; 5,736 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 13 / 360 ( 4 % )        ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 96           ; 36           ; 96           ; 0            ; 0            ; 100       ; 96           ; 0            ; 100       ; 100       ; 29           ; 0            ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 64           ; 4            ; 100          ; 100          ; 0         ; 4            ; 100          ; 0         ; 0         ; 71           ; 100          ; 100          ; 100          ; 100          ; 71           ; 100          ; 100          ; 100          ; 100          ; 100          ; 100          ; 100          ; 100          ; 100          ; 100          ; 100          ; 100          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                    ; Destination Clock(s)                                                                               ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------+
; CLOCK_50                                                                                           ; CLOCK_50                                                                                           ; 366.1             ;
; altera_reserved_tck                                                                                ; altera_reserved_tck                                                                                ; 243.2             ;
; Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 29.2              ;
; altera_reserved_tck,CLOCK_50                                                                       ; altera_reserved_tck                                                                                ; 27.4              ;
; altera_reserved_tck,I/O                                                                            ; altera_reserved_tck                                                                                ; 19.2              ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                  ; Destination Register                                                                                                                                                                                                                                                                                                                                                         ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                     ; 1.730             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                     ; 1.698             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                  ; 1.631             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                  ; 1.563             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                  ; 1.532             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                                                         ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                                     ; 1.389             ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x1_saved[0]                                                                                                                                                                                                                                                                                        ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM233_OTERM363_OTERM455                                                                                                                                                                                                                                                            ; 1.207             ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y1_saved[0]                                                                                                                                                                                                                                                                                        ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM233_OTERM363_OTERM455                                                                                                                                                                                                                                                            ; 1.204             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                              ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[21] ; 1.191             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                  ; 1.166             ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y0_saved[0]                                                                                                                                                                                                                                                                                        ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM233_OTERM363_OTERM455                                                                                                                                                                                                                                                            ; 1.162             ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|x0_saved[0]                                                                                                                                                                                                                                                                                        ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|error[8]_OTERM233_OTERM363_OTERM455                                                                                                                                                                                                                                                            ; 1.119             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[20]                                                                                                                                  ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[21] ; 1.066             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break|break_readreg[20]                                                                                                                      ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[21] ; 1.066             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[21]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[21] ; 1.066             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[22]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[21] ; 1.066             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                   ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[21] ; 1.066             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                   ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[21] ; 1.066             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                              ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[21] ; 1.066             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[18]                                                                                                                                  ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[19] ; 1.063             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break|break_readreg[18]                                                                                                                      ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[19] ; 1.063             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[19]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[19] ; 1.063             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[20]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[19] ; 1.063             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[19]                                                                                                                                  ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[20] ; 1.062             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break|break_readreg[19]                                                                                                                      ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[20] ; 1.062             ;
; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y0_saved[4]                                                                                                                                                                                                                                                                                        ; nios_system:Nios2|LDA_peripheral:lda_peripheral_0|LDA:lda|LDA_datapath:LDA_dp|y[8]_OTERM259                                                                                                                                                                                                                                                                                  ; 1.057             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[11]                                                                                                                                  ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[12] ; 1.056             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break|break_readreg[11]                                                                                                                      ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[12] ; 1.056             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[12]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[12] ; 1.056             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[13]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[12] ; 1.056             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                               ; 1.051             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                                         ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                                                     ; 1.044             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                                         ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                                                                                                                                     ; 1.044             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                         ; 1.042             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                               ; 1.039             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|DRsize.010 ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[15] ; 1.039             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[14]                                                                                                                                  ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[15] ; 1.039             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break|break_readreg[14]                                                                                                                      ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[15] ; 1.039             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[15]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[15] ; 1.039             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[16]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[15] ; 1.039             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                              ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[15] ; 1.039             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                       ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[15] ; 1.039             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                       ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[15] ; 1.039             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                               ; 1.036             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                         ; 1.026             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                                         ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                                                                                                                                     ; 1.025             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                               ; 1.024             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                         ; 1.016             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                         ; 0.996             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                                         ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                                                     ; 0.994             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                          ; 0.990             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                                        ; 0.989             ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                      ; 0.985             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                          ; 0.984             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[30]                                                                                                                                  ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[31] ; 0.978             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[32]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[31] ; 0.978             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[27]                                                                                                                                  ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[28] ; 0.978             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break|break_readreg[27]                                                                                                                      ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[28] ; 0.978             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[28]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[28] ; 0.978             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[29]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[28] ; 0.978             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break|break_readreg[30]                                                                                                                      ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[31] ; 0.978             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[31]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[31] ; 0.978             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[16]                                                                                                                                  ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[17] ; 0.974             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break|break_readreg[16]                                                                                                                      ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[17] ; 0.974             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[17]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[17] ; 0.974             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[18]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[17] ; 0.974             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                                        ; 0.974             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[29]                                                                                                                                  ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[30] ; 0.969             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break|break_readreg[29]                                                                                                                      ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[30] ; 0.969             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[30]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[30] ; 0.969             ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                      ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                      ; 0.967             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[37]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[36] ; 0.965             ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                          ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                      ; 0.964             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                   ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                      ; 0.964             ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                             ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                      ; 0.964             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242|HENC6638[1]                                                                                                                                                                                                                                                                                                         ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242|HENC6638[0]                                                                                                                                                                                                                                                                                                     ; 0.960             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                     ; 0.954             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                         ; 0.952             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                             ; 0.952             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                          ; 0.949             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                         ; 0.947             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                        ; 0.939             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                          ; 0.939             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                          ; 0.936             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[26]                                                                                                                                  ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[27] ; 0.931             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break|break_readreg[26]                                                                                                                      ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[27] ; 0.931             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[27]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[27] ; 0.931             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                     ; 0.928             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[35]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[34] ; 0.927             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_debug:the_nios_system_nios2_processor_nios2_oci_debug|monitor_error                                                                                                                          ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[34] ; 0.927             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[34]     ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[34] ; 0.927             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_oci_break:the_nios_system_nios2_processor_nios2_oci_break|break_readreg[3]                                                                                                                       ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[4]  ; 0.924             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[4]      ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[4]  ; 0.924             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_nios2_ocimem:the_nios_system_nios2_processor_nios2_ocimem|MonDReg[3]                                                                                                                                   ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[4]  ; 0.924             ;
; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[5]      ; nios_system:Nios2|nios_system_nios2_processor:nios2_processor|nios_system_nios2_processor_nios2_oci:the_nios_system_nios2_processor_nios2_oci|nios_system_nios2_processor_jtag_debug_module_wrapper:the_nios_system_nios2_processor_jtag_debug_module_wrapper|nios_system_nios2_processor_jtag_debug_module_tck:the_nios_system_nios2_processor_jtag_debug_module_tck|sr[4]  ; 0.924             ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                         ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                      ; 0.917             ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                          ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                      ; 0.914             ;
; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                          ; nios_system:Nios2|nios_system_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_system_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                      ; 0.914             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                         ; 0.912             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                          ; 0.908             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "de1soc"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vgapll:vgapll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vgapll:vgapll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): nios_system:Nios2|LDA_peripheral:lda_peripheral_0|vga_adapter:vga_inst|vgapll:vgapll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 249 fanout uses global clock CLKCTRL_G6
    Info (11162): CLOCK_50~inputCLKENA0 with 2031 fanout uses global clock CLKCTRL_G5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'nios_system/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'nios_system/synthesis/submodules/nios_system_nios2_processor.sdc'
Info (332104): Reading SDC File: 'nios_system/synthesis/submodules/vga_adapter.sdc'
Info (332104): Reading SDC File: 'de1soc.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 64 -multiply_by 565 -duty_cycle 50.00 -name {Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Warning (332174): Ignored filter at de1soc.sdc(3): reset_n could not be matched with a clock or keeper or register or port or pin or cell or partition File: W:/ECE342/Lab4/de1soc.sdc Line: 3
Warning (332049): Ignored set_false_path at de1soc.sdc(3): Argument <from> is not an object ID File: W:/ECE342/Lab4/de1soc.sdc Line: 3
    Info (332050): set_false_path -from reset_n -to * File: W:/ECE342/Lab4/de1soc.sdc Line: 3
Info (332104): Reading SDC File: 'w:/ece342/lab4/db/ip/nios_system/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'w:/ece342/lab4/db/ip/nios_system/submodules/nios_system_nios2_processor.sdc'
Info (332104): Reading SDC File: 'w:/ece342/lab4/db/ip/nios_system/submodules/vga_adapter.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
    Info (332111):    2.265 Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    6.796 Nios2|lda_peripheral_0|vga_inst|vgapll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 112 registers into blocks of type DSP block
    Extra Info (176218): Packed 35 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 40 register duplicates
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 4393 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:11
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:30
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:14
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X11_Y11 to location X21_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:25
Info (11888): Total time spent on timing analysis during the Fitter is 17.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:18
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file W:/ECE342/Lab4/out/de1soc.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 3182 megabytes
    Info: Processing ended: Tue Feb 11 16:16:36 2020
    Info: Elapsed time: 00:02:59
    Info: Total CPU time (on all processors): 00:04:58


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in W:/ECE342/Lab4/out/de1soc.fit.smsg.


