<!DOCTYPE html>

















<html lang="en">
  <head>
  <meta charset="utf-8" />
  <meta http-equiv="X-UA-Compatible" content="IE=edge" />
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no" />

  
  <title>yosys 常用命令（持续更新） - wiki</title>

  
  
  <meta name="description" content="yosys 命令参考文档：https://yosyshq.net/yosys/documentation.html
1. abc： 使用ABC进行技术映射（ABC：一个时序综合验证系统）
2. read 加载 HDL 设计文件
read -sv test.v // 参数 -sv 表示支持 SystemVerilog 3. read_verilog 从 verilog 文件中读取 modules
4. hierarchy 检查、扩展和清理设计 hierarchy
hierarchy -top modulename 5. write_ilang(write_rtlil) 将设计写入RTLIL文件
6. proc 将进程转换为 netlist
7. techmap 通用的技术映射器，将网表转换为门逻辑并执行一些简单的优化。
8. write_verilog 将设计出的 netlist 写进新的 verilog 文件" />
  <meta name="author" content="罗泽勋" />
  

  
  
  
  
  
  
  <link rel="preload stylesheet" as="style" href="/app.min.css" />

  
  <link rel="preload stylesheet" as="style" href="/an-old-hope.min.css" />
  <script
    defer
    src="/highlight.min.js"
    onload="hljs.initHighlightingOnLoad();"
  ></script>
  

  
  <link rel="preload" as="image" href="/theme.png" />

  
  <link rel="preload" as="image" href="/twitter.svg" />
  
  <link rel="preload" as="image" href="/github.svg" />
  
  <link rel="preload" as="image" href="/instagram.svg" />
  

  
  <link rel="icon" href="/favicon.ico" />
  <link rel="apple-touch-icon" href="/apple-touch-icon.png" />

  
  <meta name="generator" content="Hugo 0.100.1" />

  
  

  
  
  
  
  
  
  
  
  
  <meta property="og:title" content="yosys 常用命令（持续更新）" />
<meta property="og:description" content="yosys 命令参考文档：https://yosyshq.net/yosys/documentation.html
1. abc： 使用ABC进行技术映射（ABC：一个时序综合验证系统）
2. read 加载 HDL 设计文件
read -sv test.v // 参数 -sv 表示支持 SystemVerilog 3. read_verilog 从 verilog 文件中读取 modules
4. hierarchy 检查、扩展和清理设计 hierarchy
hierarchy -top modulename 5. write_ilang(write_rtlil) 将设计写入RTLIL文件
6. proc 将进程转换为 netlist
7. techmap 通用的技术映射器，将网表转换为门逻辑并执行一些简单的优化。
8. write_verilog 将设计出的 netlist 写进新的 verilog 文件" />
<meta property="og:type" content="article" />
<meta property="og:url" content="/post/2022-6-19-2/" /><meta property="article:section" content="post" />
<meta property="article:published_time" content="2022-06-19T10:56:49+08:00" />
<meta property="article:modified_time" content="2022-06-19T10:56:49+08:00" />


  
  <meta itemprop="name" content="yosys 常用命令（持续更新）">
<meta itemprop="description" content="yosys 命令参考文档：https://yosyshq.net/yosys/documentation.html
1. abc： 使用ABC进行技术映射（ABC：一个时序综合验证系统）
2. read 加载 HDL 设计文件
read -sv test.v // 参数 -sv 表示支持 SystemVerilog 3. read_verilog 从 verilog 文件中读取 modules
4. hierarchy 检查、扩展和清理设计 hierarchy
hierarchy -top modulename 5. write_ilang(write_rtlil) 将设计写入RTLIL文件
6. proc 将进程转换为 netlist
7. techmap 通用的技术映射器，将网表转换为门逻辑并执行一些简单的优化。
8. write_verilog 将设计出的 netlist 写进新的 verilog 文件"><meta itemprop="datePublished" content="2022-06-19T10:56:49+08:00" />
<meta itemprop="dateModified" content="2022-06-19T10:56:49+08:00" />
<meta itemprop="wordCount" content="48">
<meta itemprop="keywords" content="eda," />
  
  <meta name="twitter:card" content="summary"/>
<meta name="twitter:title" content="yosys 常用命令（持续更新）"/>
<meta name="twitter:description" content="yosys 命令参考文档：https://yosyshq.net/yosys/documentation.html
1. abc： 使用ABC进行技术映射（ABC：一个时序综合验证系统）
2. read 加载 HDL 设计文件
read -sv test.v // 参数 -sv 表示支持 SystemVerilog 3. read_verilog 从 verilog 文件中读取 modules
4. hierarchy 检查、扩展和清理设计 hierarchy
hierarchy -top modulename 5. write_ilang(write_rtlil) 将设计写入RTLIL文件
6. proc 将进程转换为 netlist
7. techmap 通用的技术映射器，将网表转换为门逻辑并执行一些简单的优化。
8. write_verilog 将设计出的 netlist 写进新的 verilog 文件"/>

  
  
</head>


  <body class="not-ready" data-menu="true">
    <header class="header">
  
  <p class="logo">
    <a class="site-name" href="/">wiki</a><a class="btn-dark"></a>
  </p>
  

  <script>
    let bodyClx = document.body.classList;
    let btnDark = document.querySelector('.btn-dark');
    let sysDark = window.matchMedia('(prefers-color-scheme: dark)');
    let darkVal = localStorage.getItem('dark');

    let setDark = (isDark) => {
      bodyClx[isDark ? 'add' : 'remove']('dark');
      localStorage.setItem('dark', isDark ? 'yes' : 'no');
    };

    setDark(darkVal ? darkVal === 'yes' : sysDark.matches);
    requestAnimationFrame(() => bodyClx.remove('not-ready'));

    btnDark.addEventListener('click', () => setDark(!bodyClx.contains('dark')));
    sysDark.addEventListener('change', (event) => setDark(event.matches));
  </script>

  
  
  <nav class="menu">
    
    <a class="" href="/about/">关于</a>
    
    <a class="" href="/post/">博客</a>
    
    <a class="" href="/author/">作者</a>
    
    <a class="" href="/categories/">分类</a>
    
    <a class="" href="/tags/">标签</a>
    
    <a class="" href="/series/">系列</a>
    
  </nav>
  

  
  <nav class="social">
    
    <a
      class="twitter"
      style="--url: url(./twitter.svg)"
      href="https://twitter.com/nanxiaobei"
      target="_blank"
    ></a>
    
    <a
      class="github"
      style="--url: url(./github.svg)"
      href="https://github.com/nanxiaobei"
      target="_blank"
    ></a>
    
    <a
      class="instagram"
      style="--url: url(./instagram.svg)"
      href="https://instagram.com/nan.xiaobei"
      target="_blank"
    ></a>
    
  </nav>
  
</header>


    <main class="main">

<article class="post-single">
  <header class="post-title">
    <p>
      
      <time>Jun 19, 2022</time>
      
      
      <span>罗泽勋</span>
      
    </p>
    <h1>yosys 常用命令（持续更新）</h1>
  </header>

  
  
  


  

  <section class="post-content"><p>yosys 命令参考文档：<a href="https://yosyshq.net/yosys/documentation.html">https://yosyshq.net/yosys/documentation.html</a></p>
<h1 id="1-abc">1. abc：</h1>
<p>使用ABC进行技术映射（ABC：一个时序综合验证系统）</p>
<h1 id="2-read">2. read</h1>
<p>加载 HDL 设计文件</p>
<pre tabindex="0"><code>read -sv test.v // 参数 -sv 表示支持 SystemVerilog
</code></pre><h1 id="3-read_verilog">3. read_verilog</h1>
<p>从 verilog 文件中读取 modules</p>
<h1 id="4-hierarchy">4. hierarchy</h1>
<p>检查、扩展和清理设计 hierarchy</p>
<pre tabindex="0"><code>hierarchy -top modulename
</code></pre><h1 id="5-write_ilangwrite_rtlil">5. write_ilang(write_rtlil)</h1>
<p>将设计写入RTLIL文件</p>
<h1 id="6-proc">6. proc</h1>
<p>将进程转换为 netlist</p>
<h1 id="7-techmap">7. techmap</h1>
<p>通用的技术映射器，将网表转换为门逻辑并执行一些简单的优化。</p>
<h1 id="8-write_verilog">8. write_verilog</h1>
<p>将设计出的 netlist 写进新的 verilog 文件</p>
</section>

  
  
  <footer class="post-tags">
     
    <a href="/tags/eda">eda</a>
    
  </footer>
  

  
  
  
  <nav class="post-nav">
    
    <a class="prev" href="/post/2022-6-26/"><span>←</span><span>Formality 形式验证基本原理</span></a>
     
    <a class="next" href="/post/2022-6-7-math/"><span>数字电路基础之数学逻辑</span><span>→</span></a>
    
  </nav>
  

  
  
</article>

</main>

    <footer class="footer">
  <p>&copy; 2022 <a href="/">wiki</a></p>
  <p>Powered by <a href="https://gohugo.io/" rel="noopener" target="_blank">Hugo️️</a>️</p>
  <p>
    <a href="https://github.com/nanxiaobei/hugo-paper" rel="noopener" target="_blank">Paper 5.1</a>
  </p>
</footer>

  </body>
</html>
