Глава 12. Порты ввода/вывода 
щего, как показано на Рис. 2.61, из разряда PINxai и дополнительного 
триггера-защелки. Значение сигнала на выводе микроконтроллера 
фиксируется триггером-защелкой при НИЗКОМ уровне тактового 
сигнала и переписывается затем в разряд Р1Нхя по нарастающему 
фронту тактового сигнала. Соответственно величина задержки  
может составлять от 0.5 до 1.5 периода системного тактового сигнала, 
как показано на Рис. 2.62, а. 
По этой же причине между операциями изменения и повторного 
считывания состояний вывода необходимо вставлять команду NOP. 
Поскольку команда OUT устанавливает сигнал «SYNC LATCH» в 
«1» по положительному фронту тактового сигнала, задержка в этом 
случае равна одному периоду тактового сигнала (Рис. 2.62, б). 
Рис. 2.62. Синхронизация при чтении состояния вывода: 
а — при считывании состояния разряда PINxn; б — при 
повторном считывании 
Далее приведен пример конфигурирования одного из портов  
микроконтроллера. В примере выводы 0 и 1 порта В устанавливаются в «1», 
выводы 2 и 3 — в «1». Выводы 4...7 порта конфигурируются как входы, 
при этом к выводам 6 и 7 подключаются подтягивающие резисторы. 
-253- 
