Fitter report for pci_com_lpt_usb_eth
Mon Oct 29 18:51:42 2018
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Oct 29 18:51:42 2018      ;
; Quartus II 32-bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; pci_com_lpt_usb_eth                        ;
; Top-level Entity Name              ; pci_com_lpt_usb_eth                        ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C10E144C7                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 813 / 10,320 ( 8 % )                       ;
;     Total combinational functions  ; 792 / 10,320 ( 8 % )                       ;
;     Dedicated logic registers      ; 399 / 10,320 ( 4 % )                       ;
; Total registers                    ; 399                                        ;
; Total pins                         ; 52 / 95 ( 55 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 256 / 423,936 ( < 1 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                             ;
; Total PLLs                         ; 1 / 2 ( 50 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP3C10E144C7        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Optimize Hold Timing                                                       ; Off                 ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                 ; On                                    ;
; Fitter Effort                                                              ; Standard Fit        ; Auto Fit                              ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.91        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  30.4%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; O_TX          ; Missing drive strength and slew rate ;
; O_DTR         ; Missing drive strength and slew rate ;
; O_PAR         ; Missing drive strength and slew rate ;
; O_DEV0BAR4SEL ; Missing drive strength and slew rate ;
; O_DEV1BAR1SEL ; Missing drive strength and slew rate ;
; O_INT         ; Missing drive strength and slew rate ;
; _O_TRDY       ; Missing drive strength and slew rate ;
; _O_DEVSEL     ; Missing drive strength and slew rate ;
; IO_AD[0]      ; Missing drive strength and slew rate ;
; IO_AD[1]      ; Missing drive strength and slew rate ;
; IO_AD[2]      ; Missing drive strength and slew rate ;
; IO_AD[3]      ; Missing drive strength and slew rate ;
; IO_AD[4]      ; Missing drive strength and slew rate ;
; IO_AD[5]      ; Missing drive strength and slew rate ;
; IO_AD[6]      ; Missing drive strength and slew rate ;
; IO_AD[7]      ; Missing drive strength and slew rate ;
; IO_AD[8]      ; Missing drive strength and slew rate ;
; IO_AD[9]      ; Missing drive strength and slew rate ;
; IO_AD[10]     ; Missing drive strength and slew rate ;
; IO_AD[11]     ; Missing drive strength and slew rate ;
; IO_AD[12]     ; Missing drive strength and slew rate ;
; IO_AD[13]     ; Missing drive strength and slew rate ;
; IO_AD[14]     ; Missing drive strength and slew rate ;
; IO_AD[15]     ; Missing drive strength and slew rate ;
; IO_AD[16]     ; Missing drive strength and slew rate ;
; IO_AD[17]     ; Missing drive strength and slew rate ;
; IO_AD[18]     ; Missing drive strength and slew rate ;
; IO_AD[19]     ; Missing drive strength and slew rate ;
; IO_AD[20]     ; Missing drive strength and slew rate ;
; IO_AD[21]     ; Missing drive strength and slew rate ;
; IO_AD[22]     ; Missing drive strength and slew rate ;
; IO_AD[23]     ; Missing drive strength and slew rate ;
; IO_AD[24]     ; Missing drive strength and slew rate ;
; IO_AD[25]     ; Missing drive strength and slew rate ;
; IO_AD[26]     ; Missing drive strength and slew rate ;
; IO_AD[27]     ; Missing drive strength and slew rate ;
; IO_AD[28]     ; Missing drive strength and slew rate ;
; IO_AD[29]     ; Missing drive strength and slew rate ;
; IO_AD[30]     ; Missing drive strength and slew rate ;
; IO_AD[31]     ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1342 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1342 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1334    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0/pci_com_lpt_usb_eth/output_files/pci_com_lpt_usb_eth.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 813 / 10,320 ( 8 % )     ;
;     -- Combinational with no register       ; 414                      ;
;     -- Register only                        ; 21                       ;
;     -- Combinational with a register        ; 378                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 455                      ;
;     -- 3 input functions                    ; 164                      ;
;     -- <=2 input functions                  ; 173                      ;
;     -- Register only                        ; 21                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 740                      ;
;     -- arithmetic mode                      ; 52                       ;
;                                             ;                          ;
; Total registers*                            ; 399 / 10,744 ( 4 % )     ;
;     -- Dedicated logic registers            ; 399 / 10,320 ( 4 % )     ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 63 / 645 ( 10 % )        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 52 / 95 ( 55 % )         ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 3                        ;
; M9Ks                                        ; 2 / 46 ( 4 % )           ;
; Total block memory bits                     ; 256 / 423,936 ( < 1 % )  ;
; Total block memory implementation bits      ; 18,432 / 423,936 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )           ;
; PLLs                                        ; 1 / 2 ( 50 % )           ;
; Global clocks                               ; 3 / 10 ( 30 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%             ;
; Peak interconnect usage (total/H/V)         ; 8% / 9% / 8%             ;
; Maximum fan-out                             ; 338                      ;
; Highest non-global fan-out                  ; 338                      ;
; Total fan-out                               ; 4381                     ;
; Average fan-out                             ; 3.24                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 813 / 10320 ( 8 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 414                 ; 0                              ;
;     -- Register only                        ; 21                  ; 0                              ;
;     -- Combinational with a register        ; 378                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 455                 ; 0                              ;
;     -- 3 input functions                    ; 164                 ; 0                              ;
;     -- <=2 input functions                  ; 173                 ; 0                              ;
;     -- Register only                        ; 21                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 740                 ; 0                              ;
;     -- arithmetic mode                      ; 52                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 399                 ; 0                              ;
;     -- Dedicated logic registers            ; 399 / 10320 ( 4 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 63 / 645 ( 10 % )   ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 52                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 256                 ; 0                              ;
; Total RAM block bits                        ; 18432               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 2 / 46 ( 4 % )      ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 1 / 12 ( 8 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 147                 ; 1                              ;
;     -- Registered Input Connections         ; 112                 ; 0                              ;
;     -- Output Connections                   ; 35                  ; 113                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 4387                ; 119                            ;
;     -- Registered Connections               ; 1730                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 68                  ; 114                            ;
;     -- hard_block:auto_generated_inst       ; 114                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 12                  ; 1                              ;
;     -- Output Ports                         ; 6                   ; 1                              ;
;     -- Bidir Ports                          ; 34                  ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; I_CBE[0]  ; 83    ; 5        ; 34           ; 9            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; I_CBE[1]  ; 71    ; 4        ; 32           ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; I_CBE[2]  ; 58    ; 4        ; 21           ; 0            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; I_CBE[3]  ; 43    ; 3        ; 5            ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; I_CLK     ; 10    ; 1        ; 0            ; 18           ; 14           ; 283                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; I_CLK_DEV ; 23    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; I_CTS     ; 124   ; 7        ; 18           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; I_IDSEL   ; 44    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; I_RX      ; 126   ; 7        ; 16           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; _I_FRAME  ; 59    ; 4        ; 23           ; 0            ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; _I_IRDY   ; 90    ; 6        ; 34           ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; _I_RESET  ; 7     ; 1        ; 0            ; 21           ; 7            ; 338                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; O_DEV0BAR4SEL ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; O_DEV1BAR1SEL ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; O_DTR         ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_INT         ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; O_PAR         ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; O_TX          ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                            ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------------+---------------------+
; IO_AD[0]  ; 103   ; 6        ; 34           ; 18           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[10] ; 77    ; 5        ; 34           ; 4            ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[11] ; 76    ; 5        ; 34           ; 4            ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[12] ; 75    ; 5        ; 34           ; 3            ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[13] ; 74    ; 5        ; 34           ; 2            ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[14] ; 73    ; 5        ; 34           ; 2            ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[15] ; 72    ; 4        ; 32           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[16] ; 55    ; 4        ; 18           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[17] ; 54    ; 4        ; 18           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[18] ; 53    ; 3        ; 16           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[19] ; 52    ; 3        ; 16           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[1]  ; 101   ; 6        ; 34           ; 18           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[20] ; 51    ; 3        ; 16           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[21] ; 50    ; 3        ; 13           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[22] ; 49    ; 3        ; 13           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[23] ; 46    ; 3        ; 7            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[24] ; 42    ; 3        ; 3            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[25] ; 39    ; 3        ; 1            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[26] ; 38    ; 3        ; 1            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[27] ; 34    ; 2        ; 0            ; 5            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[28] ; 33    ; 2        ; 0            ; 6            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[29] ; 32    ; 2        ; 0            ; 6            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[2]  ; 99    ; 6        ; 34           ; 17           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[30] ; 31    ; 2        ; 0            ; 7            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[31] ; 30    ; 2        ; 0            ; 8            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[3]  ; 98    ; 6        ; 34           ; 17           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[4]  ; 87    ; 5        ; 34           ; 10           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[5]  ; 86    ; 5        ; 34           ; 9            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[6]  ; 85    ; 5        ; 34           ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[7]  ; 84    ; 5        ; 34           ; 9            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[8]  ; 80    ; 5        ; 34           ; 7            ; 7            ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; IO_AD[9]  ; 79    ; 5        ; 34           ; 7            ; 21           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; com_controller:b2v_inst|IO_AD[0]~33 (inverted)  ; -                   ;
; _O_DEVSEL ; 65    ; 4        ; 28           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pci_controller:b2v_inst1|_O_DEVSEL~0 (inverted) ; -                   ;
; _O_TRDY   ; 64    ; 4        ; 25           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; pci_controller:b2v_inst1|_O_TRDY~1 (inverted)   ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                 ;
+----------+-------------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name                ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-------------------------+--------------------------+---------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                 ; -                        ; -                   ; Dedicated Programming Pin ;
; 12       ; DCLK                    ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; 13       ; DATA0                   ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; 14       ; nCONFIG                 ; -                        ; -                   ; Dedicated Programming Pin ;
; 21       ; nCE                     ; -                        ; -                   ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE      ; Use as regular IO        ; IO_AD[5]            ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn    ; Use as regular IO        ; IO_AD[4]            ; Dual Purpose Pin          ;
; 92       ; CONF_DONE               ; -                        ; -                   ; Dedicated Programming Pin ;
; 94       ; MSEL0                   ; -                        ; -                   ; Dedicated Programming Pin ;
; 96       ; MSEL1                   ; -                        ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL2                   ; -                        ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL3                   ; -                        ; -                   ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE   ; Use as regular IO        ; IO_AD[3]            ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR   ; Use as regular IO        ; IO_AD[2]            ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO        ; Use as programming pin   ; IO_AD[1]            ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR      ; Use as regular IO        ; IO_AD[0]            ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2      ; Use as regular IO        ; O_DEV0BAR4SEL       ; Dual Purpose Pin          ;
+----------+-------------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 7 / 13 ( 54 % )   ; 2.5V          ; --           ;
; 2        ; 5 / 8 ( 63 % )    ; 2.5V          ; --           ;
; 3        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 4        ; 9 / 14 ( 64 % )   ; 2.5V          ; --           ;
; 5        ; 12 / 14 ( 86 % )  ; 2.5V          ; --           ;
; 6        ; 5 / 10 ( 50 % )   ; 2.5V          ; --           ;
; 7        ; 4 / 13 ( 31 % )   ; 2.5V          ; --           ;
; 8        ; 2 / 12 ( 17 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; O_INT                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                                        ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                                        ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                                        ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; _I_RESET                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; RESERVED_INPUT                                        ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 9          ; 1        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; I_CLK                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; RESERVED_INPUT                                        ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                  ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; I_CLK_DEV                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT                                        ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; IO_AD[31]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; IO_AD[30]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; IO_AD[29]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; IO_AD[28]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; IO_AD[27]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                             ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; IO_AD[26]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; IO_AD[25]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; IO_AD[24]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; I_CBE[3]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; I_IDSEL                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; IO_AD[23]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; IO_AD[22]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; IO_AD[21]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; IO_AD[20]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; IO_AD[19]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; IO_AD[18]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; IO_AD[17]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; IO_AD[16]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; I_CBE[2]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; _I_FRAME                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; _O_TRDY                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; _O_DEVSEL                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 94         ; 4        ; O_PAR                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 99         ; 4        ; I_CBE[1]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; IO_AD[15]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; IO_AD[14]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; IO_AD[13]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; IO_AD[12]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; IO_AD[11]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; IO_AD[10]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; IO_AD[9]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 113        ; 5        ; IO_AD[8]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; I_CBE[0]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; IO_AD[7]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; IO_AD[6]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; IO_AD[5]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; IO_AD[4]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; _I_IRDY                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 91       ; 128        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; IO_AD[3]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; IO_AD[2]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; RESERVED_INPUT                                        ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 139        ; 6        ; IO_AD[1]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; IO_AD[0]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; RESERVED_INPUT                                        ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 142        ; 6        ; RESERVED_INPUT                                        ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT                                        ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                             ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 155        ; 7        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 7        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 7        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; I_CTS                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; O_DTR                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; I_RX                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; O_TX                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 178        ; 8        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; O_DEV0BAR4SEL                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; O_DEV1BAR1SEL                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 203        ; 8        ; RESERVED_INPUT                                        ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                  ;
+-------------------------------+------------------------------------------------------------------------------+
; Name                          ; alt_pll:b2v_inst5|altpll:altpll_component|alt_pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------+
; SDC pin name                  ; b2v_inst5|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                       ;
; Compensate clock              ; clock0                                                                       ;
; Compensated input/output pins ; --                                                                           ;
; Switchover type               ; --                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                     ;
; Input frequency 1             ; --                                                                           ;
; Nominal PFD frequency         ; 25.0 MHz                                                                     ;
; Nominal VCO frequency         ; 575.0 MHz                                                                    ;
; VCO post scale K counter      ; 2                                                                            ;
; VCO frequency control         ; Auto                                                                         ;
; VCO phase shift step          ; 217 ps                                                                       ;
; VCO multiply                  ; --                                                                           ;
; VCO divide                    ; --                                                                           ;
; Freq min lock                 ; 26.09 MHz                                                                    ;
; Freq max lock                 ; 56.54 MHz                                                                    ;
; M VCO Tap                     ; 0                                                                            ;
; M Initial                     ; 1                                                                            ;
; M value                       ; 23                                                                           ;
; N value                       ; 2                                                                            ;
; Charge pump current           ; setting 1                                                                    ;
; Loop filter resistance        ; setting 24                                                                   ;
; Loop filter capacitance       ; setting 0                                                                    ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                           ;
; Bandwidth type                ; Medium                                                                       ;
; Real time reconfigurable      ; Off                                                                          ;
; Scan chain MIF file           ; --                                                                           ;
; Preserve PLL counter order    ; Off                                                                          ;
; PLL location                  ; PLL_1                                                                        ;
; Inclk0 signal                 ; I_CLK_DEV                                                                    ;
; Inclk1 signal                 ; --                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                ;
; Inclk1 signal type            ; --                                                                           ;
+-------------------------------+------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                          ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+
; alt_pll:b2v_inst5|altpll:altpll_component|alt_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 23   ; 26  ; 44.23 MHz        ; 0 (0 ps)    ; 3.46 (217 ps)    ; 50/50      ; C0      ; 13            ; 7/6 Odd    ; --            ; 1       ; 0       ; b2v_inst5|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                       ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; |pci_com_lpt_usb_eth                      ; 813 (3)     ; 399 (0)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 52   ; 0            ; 414 (3)      ; 21 (0)            ; 378 (0)          ; |pci_com_lpt_usb_eth                                                                                      ;              ;
;    |alt_pll:b2v_inst5|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pci_com_lpt_usb_eth|alt_pll:b2v_inst5                                                                    ;              ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pci_com_lpt_usb_eth|alt_pll:b2v_inst5|altpll:altpll_component                                            ;              ;
;          |alt_pll_altpll:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pci_com_lpt_usb_eth|alt_pll:b2v_inst5|altpll:altpll_component|alt_pll_altpll:auto_generated              ;              ;
;    |com_controller:b2v_inst|              ; 458 (458)   ; 208 (208)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 244 (244)    ; 15 (15)           ; 199 (199)        ; |pci_com_lpt_usb_eth|com_controller:b2v_inst                                                              ;              ;
;       |altsyncram:FIFO_RX_COM1_rtl_0|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pci_com_lpt_usb_eth|com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0                                ;              ;
;          |altsyncram_qae1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pci_com_lpt_usb_eth|com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated ;              ;
;       |altsyncram:FIFO_TX_COM1_rtl_0|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pci_com_lpt_usb_eth|com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0                                ;              ;
;          |altsyncram_dog1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pci_com_lpt_usb_eth|com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated ;              ;
;    |pci_controller:b2v_inst1|             ; 359 (359)   ; 191 (191)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (167)    ; 6 (6)             ; 186 (186)        ; |pci_com_lpt_usb_eth|pci_controller:b2v_inst1                                                             ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; _I_IRDY       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; O_TX          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; O_DTR         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; O_PAR         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; O_DEV0BAR4SEL ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; O_DEV1BAR1SEL ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; O_INT         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; _O_TRDY       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; _O_DEVSEL     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; IO_AD[0]      ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; IO_AD[1]      ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; IO_AD[2]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[3]      ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; IO_AD[4]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[5]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[6]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[7]      ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; IO_AD[8]      ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[9]      ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; IO_AD[10]     ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[11]     ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[12]     ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[13]     ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[14]     ; Bidir    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; IO_AD[15]     ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[16]     ; Bidir    ; --            ; (6) 2428 ps   ; --                    ; --  ; --   ;
; IO_AD[17]     ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[18]     ; Bidir    ; --            ; (6) 2428 ps   ; --                    ; --  ; --   ;
; IO_AD[19]     ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[20]     ; Bidir    ; --            ; (6) 2428 ps   ; --                    ; --  ; --   ;
; IO_AD[21]     ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[22]     ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[23]     ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[24]     ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[25]     ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[26]     ; Bidir    ; (6) 2428 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[27]     ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[28]     ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[29]     ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[30]     ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; IO_AD[31]     ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; _I_RESET      ; Input    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; I_CBE[2]      ; Input    ; --            ; (6) 2428 ps   ; --                    ; --  ; --   ;
; I_CBE[3]      ; Input    ; (6) 2428 ps   ; --            ; --                    ; --  ; --   ;
; I_CBE[0]      ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; I_CBE[1]      ; Input    ; --            ; (6) 2428 ps   ; --                    ; --  ; --   ;
; I_CLK         ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; _I_FRAME      ; Input    ; --            ; (6) 2428 ps   ; --                    ; --  ; --   ;
; I_IDSEL       ; Input    ; (6) 2428 ps   ; --            ; --                    ; --  ; --   ;
; I_CLK_DEV     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I_CTS         ; Input    ; --            ; (6) 2428 ps   ; --                    ; --  ; --   ;
; I_RX          ; Input    ; (6) 2428 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; _I_IRDY                                              ;                   ;         ;
; _O_TRDY                                              ;                   ;         ;
; _O_DEVSEL                                            ;                   ;         ;
; IO_AD[0]                                             ;                   ;         ;
;      - com_controller:b2v_inst|Mux7~1                ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|I_AD[0]~26           ; 1                 ; 6       ;
; IO_AD[1]                                             ;                   ;         ;
;      - com_controller:b2v_inst|Mux6~2                ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|I_AD[1]~25           ; 1                 ; 6       ;
; IO_AD[2]                                             ;                   ;         ;
;      - com_controller:b2v_inst|Mux5~1                ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|I_AD[2]~24           ; 0                 ; 6       ;
; IO_AD[3]                                             ;                   ;         ;
;      - com_controller:b2v_inst|Mux4~0                ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|I_AD[3]~30           ; 1                 ; 6       ;
; IO_AD[4]                                             ;                   ;         ;
;      - com_controller:b2v_inst|Mux3~1                ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|I_AD[4]~28           ; 0                 ; 6       ;
; IO_AD[5]                                             ;                   ;         ;
;      - com_controller:b2v_inst|Mux2~0                ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|I_AD[5]~29           ; 0                 ; 6       ;
; IO_AD[6]                                             ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[6]~27           ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux1~1                ; 0                 ; 6       ;
; IO_AD[7]                                             ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[7]~31           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|Mux0~0                ; 1                 ; 6       ;
; IO_AD[8]                                             ;                   ;         ;
;      - com_controller:b2v_inst|Mux7~1                ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|I_AD[8]~0            ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~3            ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~19           ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~35           ; 0                 ; 6       ;
; IO_AD[9]                                             ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[9]~1            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|Equal9~0             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~52           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|Mux6~3                ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~58           ; 1                 ; 6       ;
; IO_AD[10]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[10]~2           ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~52           ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux5~1                ; 0                 ; 6       ;
; IO_AD[11]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[11]~3           ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~52           ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux4~1                ; 0                 ; 6       ;
; IO_AD[12]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[12]~4           ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~53           ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux3~1                ; 0                 ; 6       ;
; IO_AD[13]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[13]~5           ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~53           ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux2~1                ; 0                 ; 6       ;
; IO_AD[14]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[14]~6           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~53           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|Mux1~1                ; 1                 ; 6       ;
; IO_AD[15]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[15]~7           ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~54           ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux0~1                ; 0                 ; 6       ;
; IO_AD[16]                                            ;                   ;         ;
;      - com_controller:b2v_inst|Mux7~0                ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|I_AD[16]~8           ; 1                 ; 6       ;
; IO_AD[17]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[17]~9           ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux6~3                ; 0                 ; 6       ;
; IO_AD[18]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[18]~10          ; 1                 ; 6       ;
;      - com_controller:b2v_inst|Mux5~0                ; 1                 ; 6       ;
; IO_AD[19]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[19]~11          ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux4~1                ; 0                 ; 6       ;
; IO_AD[20]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[20]~12          ; 1                 ; 6       ;
;      - com_controller:b2v_inst|Mux3~0                ; 1                 ; 6       ;
; IO_AD[21]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[21]~13          ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|Equal9~1             ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux2~1                ; 0                 ; 6       ;
; IO_AD[22]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[22]~14          ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux1~0                ; 0                 ; 6       ;
; IO_AD[23]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[23]~15          ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux0~1                ; 0                 ; 6       ;
; IO_AD[24]                                            ;                   ;         ;
;      - com_controller:b2v_inst|Mux7~0                ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|I_AD[24]~18          ; 0                 ; 6       ;
; IO_AD[25]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[25]~19          ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux6~2                ; 0                 ; 6       ;
; IO_AD[26]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[26]~20          ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux5~0                ; 0                 ; 6       ;
; IO_AD[27]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[27]~21          ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux4~0                ; 0                 ; 6       ;
; IO_AD[28]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[28]~22          ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux3~0                ; 0                 ; 6       ;
; IO_AD[29]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[29]~23          ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux2~0                ; 0                 ; 6       ;
; IO_AD[30]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[30]~16          ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux1~0                ; 0                 ; 6       ;
; IO_AD[31]                                            ;                   ;         ;
;      - pci_controller:b2v_inst1|I_AD[31]~17          ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux0~0                ; 0                 ; 6       ;
; _I_RESET                                             ;                   ;         ;
;      - com_controller:b2v_inst|TSR_COM1[7]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|TSR_COM1[8]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|TSR_COM1[9]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|TSR_COM1[10]          ; 1                 ; 6       ;
;      - com_controller:b2v_inst|MCR_COM1[0]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|MCR_COM1[3]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LCR_COM1[3]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LCR_COM1[4]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LCR_COM1[5]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IER_COM1[0]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IER_COM1[1]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IER_COM1[2]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IER_COM1[3]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[8]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[9]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[10]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[11]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[12]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[13]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[14]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[15]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[16]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[17]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[18]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[19]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[20]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[21]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[22]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[23]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[24]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[25]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[26]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[27]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[28]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[29]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[30]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[31]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[8]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[9]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[10]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[11]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[12]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[13]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[14]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[15]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[16]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[17]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[18]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[19]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[20]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[21]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[22]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[23]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[24]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[25]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[26]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[27]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[28]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[29]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[30]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[31]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[8]            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[9]            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[10]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[11]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[12]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[13]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[14]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[15]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[16]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[17]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[18]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[19]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[20]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[21]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[22]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[23]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[24]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[25]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[26]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[27]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[28]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[29]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[30]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[31]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|TSR_COM1[11]          ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|ST.ST_DECODED        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|ST.ST_READIO         ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|ST.ST_WRITEIO        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[0]              ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[1]              ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[2]              ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[8]              ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[9]              ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[2]       ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[3]       ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[4]       ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[5]       ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[6]       ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[7]       ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[8]       ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[9]       ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[10]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[11]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[12]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[13]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[14]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[15]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[16]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[17]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[0]       ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[1]       ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[18]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[19]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_cntr_tx[20]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|TSR_COM1[1]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|TSR_COM1[6]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|TSR_COM1[5]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|TSR_COM1[4]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|TSR_COM1[3]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|TSR_COM1[2]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[14]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[16]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[17]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[20]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[22]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[25]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[28]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[30]             ; 1                 ; 6       ;
;      - com_controller:b2v_inst|TSR_COM1[0]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_tx               ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[2]            ; 1                 ; 6       ;
;      - com_controller:b2v_inst|O_DEVRDY              ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[1]            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[0]            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|ST.ST_READCS         ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|_is_burst            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[6]            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[4]            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[5]            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_ADDR[3]            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|ST.ST_WRITECS        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[7]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[6]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[5]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_4_DEV0[0]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[15]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[14]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[13]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[12]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[11]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[10]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[9]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[8]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[7]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[6]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[5]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[4]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[3]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[0]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[17]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[16]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[19]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[18]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[21]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[20]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[23]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[22]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[25]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[24]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[27]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[26]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[29]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[28]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[31]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_0_DEV1[30]       ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[7]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[6]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[5]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[4]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[3]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|BAR_1_DEV1[0]        ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|ST.ST_IDLE           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|cmd[1]               ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|cmd[3]               ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|cmd[2]               ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|cmd[0]               ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LCR_COM1[7]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LCR_COM1[1]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LCR_COM1[0]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LCR_COM1[2]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|FIFO_TX_COM1~0        ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_tx_raddr[0]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_tx_raddr[1]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_tx_waddr[1]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_tx_waddr[0]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_tx_raddr[2]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_tx_raddr[3]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_tx_waddr[3]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_tx_waddr[2]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLL_COM1[0]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLL_COM1[1]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLL_COM1[2]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLL_COM1[3]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLL_COM1[4]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLL_COM1[5]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLL_COM1[7]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLL_COM1[6]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLM_COM1[0]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLM_COM1[1]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLM_COM1[2]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLM_COM1[3]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLM_COM1[4]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLM_COM1[5]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLM_COM1[6]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|DLM_COM1[7]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|ST.ST_SUSTAIN        ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RSR_COM1[8]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RSR_COM1[7]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RSR_COM1[6]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RSR_COM1[5]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RSR_COM1[3]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RSR_COM1[1]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RSR_COM1[4]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RSR_COM1[9]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RSR_COM1[2]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RSR_COM1[0]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|comb~0                ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RSR_COM1[10]          ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_rx_raddr[2]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_rx_waddr[2]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_rx_raddr[1]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_rx_raddr[0]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_rx_waddr[1]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_rx_waddr[0]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_rx_waddr[3]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|fifo_rx_raddr[3]      ; 1                 ; 6       ;
;      - com_controller:b2v_inst|O_AD[0]               ; 1                 ; 6       ;
;      - com_controller:b2v_inst|O_AD[1]               ; 1                 ; 6       ;
;      - com_controller:b2v_inst|O_AD[2]               ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[3]              ; 1                 ; 6       ;
;      - com_controller:b2v_inst|O_AD[3]               ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[4]              ; 1                 ; 6       ;
;      - com_controller:b2v_inst|O_AD[4]               ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[5]              ; 1                 ; 6       ;
;      - com_controller:b2v_inst|O_AD[5]               ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[6]              ; 1                 ; 6       ;
;      - com_controller:b2v_inst|O_AD[6]               ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[7]              ; 1                 ; 6       ;
;      - com_controller:b2v_inst|O_AD[7]               ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[10]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[11]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[12]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[13]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[15]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[18]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[19]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[21]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[23]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[24]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[26]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[27]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[29]             ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|O_AD[31]             ; 1                 ; 6       ;
;      - com_controller:b2v_inst|MCR_COM1[4]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|rx_shift_en~0         ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[0] ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[0] ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|CMD_STAT_DEV1[0]     ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|CMD_STAT_DEV0[0]     ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IIR_COM1[0]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LSR_COM1[0]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RBR_COM1[0]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|SCR_COM1[0]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[1] ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|CMD_STAT_DEV1[1]     ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|CMD_STAT_DEV0[1]     ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[1] ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LSR_COM1[1]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|MCR_COM1[1]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|SCR_COM1[1]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RBR_COM1[1]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IIR_COM1[1]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[2] ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[2] ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LSR_COM1[2]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|MCR_COM1[2]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|SCR_COM1[2]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RBR_COM1[2]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IIR_COM1[2]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[3] ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[3] ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LSR_COM1[3]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|SCR_COM1[3]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RBR_COM1[3]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IIR_COM1[3]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[4] ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[4] ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LSR_COM1[4]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IER_COM1[4]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RBR_COM1[4]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|SCR_COM1[4]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|MSR_COM1[4]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[5] ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[5] ; 1                 ; 6       ;
;      - com_controller:b2v_inst|SCR_COM1[5]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|MCR_COM1[5]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LSR_COM1[5]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IER_COM1[5]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RBR_COM1[5]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[6] ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[6] ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LCR_COM1[6]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IIR_COM1[6]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|MCR_COM1[6]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LSR_COM1[6]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IER_COM1[6]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RBR_COM1[6]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|SCR_COM1[6]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[7] ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[7] ; 1                 ; 6       ;
;      - com_controller:b2v_inst|LSR_COM1[7]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|MCR_COM1[7]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|SCR_COM1[7]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|IER_COM1[7]           ; 1                 ; 6       ;
;      - com_controller:b2v_inst|RBR_COM1[7]           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[8] ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[9] ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|CMD_STAT_DEV1[19]    ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|CMD_STAT_DEV0[19]    ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|CMD_STAT_DEV1[23]    ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|CMD_STAT_DEV0[23]    ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|CMD_STAT_DEV1[25]    ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|CMD_STAT_DEV0[25]    ; 1                 ; 6       ;
;      - com_controller:b2v_inst|always3~2             ; 1                 ; 6       ;
;      - com_controller:b2v_inst|FIFO_RX_COM1~0        ; 1                 ; 6       ;
;      - com_controller:b2v_inst|strb_rx_en~0          ; 1                 ; 6       ;
;      - com_controller:b2v_inst|FIFO_RX_COM1~18       ; 1                 ; 6       ;
; I_CBE[2]                                             ;                   ;         ;
;      - com_controller:b2v_inst|Mux6~0                ; 1                 ; 6       ;
;      - com_controller:b2v_inst|Mux6~1                ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~55           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|cmd[2]               ; 1                 ; 6       ;
; I_CBE[3]                                             ;                   ;         ;
;      - com_controller:b2v_inst|Mux6~0                ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux6~1                ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~55           ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|cmd[3]               ; 0                 ; 6       ;
; I_CBE[0]                                             ;                   ;         ;
;      - com_controller:b2v_inst|Mux6~0                ; 0                 ; 6       ;
;      - com_controller:b2v_inst|Mux6~1                ; 0                 ; 6       ;
;      - pci_controller:b2v_inst1|cmd[0]               ; 0                 ; 6       ;
; I_CBE[1]                                             ;                   ;         ;
;      - com_controller:b2v_inst|Mux6~0                ; 1                 ; 6       ;
;      - com_controller:b2v_inst|Mux6~1                ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~55           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|cmd[1]               ; 1                 ; 6       ;
; I_CLK                                                ;                   ;         ;
;      - com_controller:b2v_inst|IER_COM1[1]           ; 0                 ; 0       ;
;      - com_controller:b2v_inst|fifo_tx_waddr[1]      ; 1                 ; 0       ;
;      - com_controller:b2v_inst|fifo_tx_waddr[0]      ; 1                 ; 0       ;
;      - com_controller:b2v_inst|fifo_tx_waddr[3]      ; 1                 ; 0       ;
;      - com_controller:b2v_inst|fifo_tx_waddr[2]      ; 1                 ; 0       ;
;      - com_controller:b2v_inst|fifo_rx_raddr[2]      ; 0                 ; 0       ;
;      - com_controller:b2v_inst|fifo_rx_raddr[1]      ; 0                 ; 0       ;
;      - com_controller:b2v_inst|fifo_rx_raddr[0]      ; 0                 ; 0       ;
;      - com_controller:b2v_inst|fifo_rx_raddr[3]      ; 0                 ; 0       ;
; _I_FRAME                                             ;                   ;         ;
;      - pci_controller:b2v_inst1|_is_burst            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~2            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~3            ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~19           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~35           ; 1                 ; 6       ;
;      - pci_controller:b2v_inst1|always3~54           ; 1                 ; 6       ;
; I_IDSEL                                              ;                   ;         ;
;      - pci_controller:b2v_inst1|always3~54           ; 0                 ; 6       ;
; I_CLK_DEV                                            ;                   ;         ;
; I_CTS                                                ;                   ;         ;
;      - com_controller:b2v_inst|MSR_COM1~0            ; 1                 ; 6       ;
;      - com_controller:b2v_inst|CTS_in[0]~feeder      ; 1                 ; 6       ;
; I_RX                                                 ;                   ;         ;
;      - com_controller:b2v_inst|rx_in~0               ; 0                 ; 6       ;
+------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; I_CLK                                                                                    ; PIN_10             ; 274     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; I_CLK                                                                                    ; PIN_10             ; 10      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; I_CLK_DEV                                                                                ; PIN_23             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; _I_RESET                                                                                 ; PIN_7              ; 338     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; alt_pll:b2v_inst5|altpll:altpll_component|alt_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 113     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; com_controller:b2v_inst|CTS_edge                                                         ; LCCOMB_X10_Y10_N24 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|FIFO_RX_COM1~18                                                  ; LCCOMB_X16_Y14_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|IER_COM1[1]                                                      ; FF_X1_Y18_N5       ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|IO_AD[0]~33                                                      ; LCCOMB_X13_Y9_N24  ; 32      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|LCR_COM1[3]                                                      ; FF_X14_Y11_N5      ; 32      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|TSR_COM1[11]~13                                                  ; LCCOMB_X16_Y13_N6  ; 7       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always11~0                                                       ; LCCOMB_X13_Y14_N28 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always17~1                                                       ; LCCOMB_X11_Y15_N10 ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always18~4                                                       ; LCCOMB_X11_Y12_N10 ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always19~0                                                       ; LCCOMB_X16_Y13_N4  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always20~1                                                       ; LCCOMB_X13_Y12_N30 ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always22~1                                                       ; LCCOMB_X10_Y14_N10 ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always22~2                                                       ; LCCOMB_X10_Y14_N6  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always26~2                                                       ; LCCOMB_X10_Y10_N22 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always27~1                                                       ; LCCOMB_X10_Y11_N10 ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; com_controller:b2v_inst|always32~0                                                       ; LCCOMB_X14_Y15_N28 ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always34~1                                                       ; LCCOMB_X12_Y11_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always34~3                                                       ; LCCOMB_X12_Y13_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always34~4                                                       ; LCCOMB_X13_Y11_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always34~5                                                       ; LCCOMB_X12_Y13_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always34~6                                                       ; LCCOMB_X12_Y13_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always34~9                                                       ; LCCOMB_X13_Y11_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|always7~0                                                        ; LCCOMB_X13_Y14_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|brk_dtd_cntr[5]~18                                               ; LCCOMB_X17_Y14_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|comb~0                                                           ; LCCOMB_X17_Y14_N26 ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|frame_err                                                        ; FF_X13_Y12_N23     ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|par_err                                                          ; FF_X14_Y12_N5      ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|rx_edge                                                          ; LCCOMB_X17_Y14_N12 ; 30      ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|rx_in[1]                                                         ; FF_X17_Y14_N7      ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|rx_shift_en                                                      ; FF_X10_Y14_N5      ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|strb_rx                                                          ; FF_X10_Y12_N27     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; com_controller:b2v_inst|strb_tx                                                          ; FF_X11_Y15_N9      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|Decoder0~3                                                      ; LCCOMB_X11_Y7_N30  ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|O_ADDR[6]                                                       ; FF_X11_Y9_N25      ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|O_AD[23]~16                                                     ; LCCOMB_X17_Y9_N22  ; 2       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|_O_DEVSEL~0                                                     ; LCCOMB_X17_Y8_N30  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|_O_TRDY~1                                                       ; LCCOMB_X13_Y8_N6   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|always3~2                                                       ; LCCOMB_X10_Y7_N8   ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|always4~11                                                      ; LCCOMB_X14_Y9_N30  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|always4~13                                                      ; LCCOMB_X16_Y10_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|always4~14                                                      ; LCCOMB_X14_Y9_N0   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|always4~15                                                      ; LCCOMB_X10_Y7_N18  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|always4~16                                                      ; LCCOMB_X11_Y7_N18  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|always4~6                                                       ; LCCOMB_X10_Y9_N28  ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pci_controller:b2v_inst1|always4~9                                                       ; LCCOMB_X10_Y7_N6   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rtl~0                                                                                    ; LCCOMB_X14_Y15_N24 ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; rtl~1                                                                                    ; LCCOMB_X13_Y14_N26 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; I_CLK                                                                                    ; PIN_10             ; 274     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; alt_pll:b2v_inst5|altpll:altpll_component|alt_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 113     ; 3                                    ; Global Clock         ; GCLK3            ; --                        ;
; com_controller:b2v_inst|always27~1                                                       ; LCCOMB_X10_Y11_N10 ; 2       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                             ;
+---------------------------------------------------------------------------------------------------+---------+
; Name                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------+---------+
; _I_RESET~input                                                                                    ; 338     ;
; pci_controller:b2v_inst1|O_ADDR[2]                                                                ; 79      ;
; pci_controller:b2v_inst1|ST.ST_READCS                                                             ; 78      ;
; pci_controller:b2v_inst1|ST.ST_READIO                                                             ; 54      ;
; ~GND                                                                                              ; 50      ;
; pci_controller:b2v_inst1|O_ADDR[4]                                                                ; 44      ;
; pci_controller:b2v_inst1|O_ADDR[3]                                                                ; 42      ;
; com_controller:b2v_inst|LCR_COM1[0]                                                               ; 40      ;
; pci_controller:b2v_inst1|O_ADDR[0]                                                                ; 39      ;
; pci_controller:b2v_inst1|Decoder0~3                                                               ; 36      ;
; pci_controller:b2v_inst1|always3~2                                                                ; 35      ;
; com_controller:b2v_inst|IO_AD[0]~33                                                               ; 32      ;
; com_controller:b2v_inst|LCR_COM1[3]                                                               ; 32      ;
; com_controller:b2v_inst|rx_edge                                                                   ; 30      ;
; pci_controller:b2v_inst1|always4~11                                                               ; 30      ;
; pci_controller:b2v_inst1|always4~9                                                                ; 30      ;
; com_controller:b2v_inst|LCR_COM1[1]                                                               ; 29      ;
; pci_controller:b2v_inst1|O_ADDR[5]                                                                ; 29      ;
; pci_controller:b2v_inst1|always4~6                                                                ; 28      ;
; com_controller:b2v_inst|LCR_COM1[7]                                                               ; 25      ;
; pci_controller:b2v_inst1|O_ADDR[6]                                                                ; 23      ;
; pci_controller:b2v_inst1|O_ADDR[1]                                                                ; 22      ;
; com_controller:b2v_inst|always18~4                                                                ; 21      ;
; com_controller:b2v_inst|always17~1                                                                ; 21      ;
; pci_controller:b2v_inst1|always4~17                                                               ; 19      ;
; com_controller:b2v_inst|Mux16~4                                                                   ; 16      ;
; com_controller:b2v_inst|strb_rx                                                                   ; 16      ;
; pci_controller:b2v_inst1|always4~10                                                               ; 15      ;
; pci_controller:b2v_inst1|O_DEV1BAR0SEL~15                                                         ; 15      ;
; com_controller:b2v_inst|always19~0                                                                ; 15      ;
; pci_controller:b2v_inst1|O_AD[10]~15                                                              ; 13      ;
; com_controller:b2v_inst|FIFO_TX_COM1~0                                                            ; 13      ;
; com_controller:b2v_inst|always22~1                                                                ; 12      ;
; com_controller:b2v_inst|Mux6~1                                                                    ; 12      ;
; com_controller:b2v_inst|Mux6~0                                                                    ; 12      ;
; com_controller:b2v_inst|always11~0                                                                ; 11      ;
; com_controller:b2v_inst|fifo_rx_raddr[0]                                                          ; 11      ;
; com_controller:b2v_inst|LCR_COM1[2]                                                               ; 11      ;
; com_controller:b2v_inst|O_DEVRDY                                                                  ; 11      ;
; com_controller:b2v_inst|LCR_COM1[5]                                                               ; 11      ;
; com_controller:b2v_inst|strb_tx                                                                   ; 10      ;
; com_controller:b2v_inst|LCR_COM1[4]                                                               ; 10      ;
; I_CLK~input                                                                                       ; 9       ;
; com_controller:b2v_inst|FIFO_RX_COM1~0                                                            ; 9       ;
; pci_controller:b2v_inst1|always4~14                                                               ; 9       ;
; pci_controller:b2v_inst1|always4~13                                                               ; 9       ;
; pci_controller:b2v_inst1|O_AD[3]~8                                                                ; 9       ;
; com_controller:b2v_inst|fifo_rx_raddr[1]                                                          ; 9       ;
; com_controller:b2v_inst|RSR_COM1[3]                                                               ; 9       ;
; pci_controller:b2v_inst1|always4~7                                                                ; 9       ;
; pci_controller:b2v_inst1|I_AD[25]~19                                                              ; 9       ;
; pci_controller:b2v_inst1|I_AD[23]~15                                                              ; 9       ;
; pci_controller:b2v_inst1|I_AD[19]~11                                                              ; 9       ;
; pci_controller:b2v_inst1|ST.ST_WRITECS                                                            ; 9       ;
; pci_controller:b2v_inst1|O_ADDR[8]                                                                ; 9       ;
; com_controller:b2v_inst|FIFO_RX_COM1~18                                                           ; 8       ;
; com_controller:b2v_inst|always34~9                                                                ; 8       ;
; com_controller:b2v_inst|always34~6                                                                ; 8       ;
; com_controller:b2v_inst|always34~5                                                                ; 8       ;
; com_controller:b2v_inst|brk_dtd_cntr[5]~18                                                        ; 8       ;
; com_controller:b2v_inst|fifo_rx_waddr[0]                                                          ; 8       ;
; com_controller:b2v_inst|RSR_COM1[2]                                                               ; 8       ;
; com_controller:b2v_inst|RSR_COM1[4]                                                               ; 8       ;
; com_controller:b2v_inst|always34~4                                                                ; 8       ;
; com_controller:b2v_inst|always34~3                                                                ; 8       ;
; pci_controller:b2v_inst1|always4~5                                                                ; 8       ;
; com_controller:b2v_inst|always34~1                                                                ; 8       ;
; pci_controller:b2v_inst1|Selector17~5                                                             ; 7       ;
; pci_controller:b2v_inst1|Mux29~3                                                                  ; 7       ;
; com_controller:b2v_inst|Mux1~2                                                                    ; 7       ;
; com_controller:b2v_inst|fifo_rx_waddr[1]                                                          ; 7       ;
; com_controller:b2v_inst|fifo_rx_waddr[2]                                                          ; 7       ;
; com_controller:b2v_inst|fifo_rx_raddr[2]                                                          ; 7       ;
; com_controller:b2v_inst|RSR_COM1[1]                                                               ; 7       ;
; com_controller:b2v_inst|Mux0~2                                                                    ; 7       ;
; com_controller:b2v_inst|Mux3~2                                                                    ; 7       ;
; com_controller:b2v_inst|Mux2~2                                                                    ; 7       ;
; com_controller:b2v_inst|TSR_COM1[11]~13                                                           ; 7       ;
; com_controller:b2v_inst|Mux5~2                                                                    ; 7       ;
; com_controller:b2v_inst|Mux6~4                                                                    ; 7       ;
; com_controller:b2v_inst|Mux4~2                                                                    ; 7       ;
; pci_controller:b2v_inst1|I_AD[29]~23                                                              ; 7       ;
; pci_controller:b2v_inst1|I_AD[28]~22                                                              ; 7       ;
; pci_controller:b2v_inst1|I_AD[27]~21                                                              ; 7       ;
; pci_controller:b2v_inst1|I_AD[26]~20                                                              ; 7       ;
; pci_controller:b2v_inst1|I_AD[24]~18                                                              ; 7       ;
; pci_controller:b2v_inst1|I_AD[31]~17                                                              ; 7       ;
; pci_controller:b2v_inst1|I_AD[30]~16                                                              ; 7       ;
; pci_controller:b2v_inst1|I_AD[22]~14                                                              ; 7       ;
; pci_controller:b2v_inst1|I_AD[20]~12                                                              ; 7       ;
; pci_controller:b2v_inst1|I_AD[18]~10                                                              ; 7       ;
; pci_controller:b2v_inst1|I_AD[17]~9                                                               ; 7       ;
; pci_controller:b2v_inst1|I_AD[16]~8                                                               ; 7       ;
; pci_controller:b2v_inst1|I_AD[15]~7                                                               ; 7       ;
; pci_controller:b2v_inst1|I_AD[14]~6                                                               ; 7       ;
; pci_controller:b2v_inst1|I_AD[13]~5                                                               ; 7       ;
; pci_controller:b2v_inst1|I_AD[12]~4                                                               ; 7       ;
; pci_controller:b2v_inst1|I_AD[11]~3                                                               ; 7       ;
; pci_controller:b2v_inst1|I_AD[10]~2                                                               ; 7       ;
; pci_controller:b2v_inst1|always4~4                                                                ; 7       ;
; com_controller:b2v_inst|Mux7~2                                                                    ; 7       ;
; _I_FRAME~input                                                                                    ; 6       ;
; pci_controller:b2v_inst1|O_AD[5]~13                                                               ; 6       ;
; pci_controller:b2v_inst1|always4~12                                                               ; 6       ;
; com_controller:b2v_inst|Equal1~2                                                                  ; 6       ;
; com_controller:b2v_inst|always22~2                                                                ; 6       ;
; com_controller:b2v_inst|RSR_COM1[10]                                                              ; 6       ;
; com_controller:b2v_inst|RSR_COM1[9]                                                               ; 6       ;
; com_controller:b2v_inst|RSR_COM1[8]                                                               ; 6       ;
; pci_controller:b2v_inst1|I_AD[5]~29                                                               ; 6       ;
; pci_controller:b2v_inst1|I_AD[6]~27                                                               ; 6       ;
; rtl~0                                                                                             ; 6       ;
; com_controller:b2v_inst|fifo_tx_waddr[0]                                                          ; 6       ;
; com_controller:b2v_inst|Mux30~0                                                                   ; 6       ;
; com_controller:b2v_inst|always34~2                                                                ; 6       ;
; pci_controller:b2v_inst1|I_AD[21]~13                                                              ; 6       ;
; IO_AD[9]~input                                                                                    ; 5       ;
; IO_AD[8]~input                                                                                    ; 5       ;
; pci_controller:b2v_inst1|Selector21~8                                                             ; 5       ;
; pci_controller:b2v_inst1|always4~16                                                               ; 5       ;
; pci_controller:b2v_inst1|always4~15                                                               ; 5       ;
; pci_controller:b2v_inst1|Selector21~7                                                             ; 5       ;
; pci_controller:b2v_inst1|O_AD[5]~12                                                               ; 5       ;
; com_controller:b2v_inst|RSR_COM1[5]                                                               ; 5       ;
; com_controller:b2v_inst|RSR_COM1[6]                                                               ; 5       ;
; com_controller:b2v_inst|RSR_COM1[7]                                                               ; 5       ;
; pci_controller:b2v_inst1|I_AD[7]~31                                                               ; 5       ;
; pci_controller:b2v_inst1|I_AD[3]~30                                                               ; 5       ;
; pci_controller:b2v_inst1|I_AD[4]~28                                                               ; 5       ;
; pci_controller:b2v_inst1|I_AD[0]~26                                                               ; 5       ;
; pci_controller:b2v_inst1|I_AD[1]~25                                                               ; 5       ;
; com_controller:b2v_inst|fifo_tx_waddr[1]                                                          ; 5       ;
; com_controller:b2v_inst|fifo_tx_raddr[0]                                                          ; 5       ;
; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]                                                     ; 5       ;
; com_controller:b2v_inst|always22~0                                                                ; 5       ;
; com_controller:b2v_inst|Mux16~0                                                                   ; 5       ;
; pci_controller:b2v_inst1|I_AD[9]~1                                                                ; 5       ;
; pci_controller:b2v_inst1|dev_ack~1                                                                ; 5       ;
; pci_controller:b2v_inst1|ST.ST_DECODED                                                            ; 5       ;
; pci_controller:b2v_inst1|O_ADDR[11]                                                               ; 5       ;
; pci_controller:b2v_inst1|O_ADDR[10]                                                               ; 5       ;
; pci_controller:b2v_inst1|O_ADDR[9]                                                                ; 5       ;
; I_CBE[1]~input                                                                                    ; 4       ;
; I_CBE[3]~input                                                                                    ; 4       ;
; I_CBE[2]~input                                                                                    ; 4       ;
; pci_controller:b2v_inst1|Selector20~0                                                             ; 4       ;
; pci_controller:b2v_inst1|O_AD[3]~9                                                                ; 4       ;
; pci_controller:b2v_inst1|Selector28~4                                                             ; 4       ;
; com_controller:b2v_inst|O_AD[7]                                                                   ; 4       ;
; com_controller:b2v_inst|O_AD[6]                                                                   ; 4       ;
; com_controller:b2v_inst|O_AD[5]                                                                   ; 4       ;
; com_controller:b2v_inst|O_AD[4]                                                                   ; 4       ;
; com_controller:b2v_inst|O_AD[3]                                                                   ; 4       ;
; com_controller:b2v_inst|O_AD[2]                                                                   ; 4       ;
; com_controller:b2v_inst|O_AD[1]                                                                   ; 4       ;
; com_controller:b2v_inst|O_AD[0]                                                                   ; 4       ;
; com_controller:b2v_inst|always7~0                                                                 ; 4       ;
; com_controller:b2v_inst|rx_shift_en                                                               ; 4       ;
; com_controller:b2v_inst|rx_in[1]                                                                  ; 4       ;
; com_controller:b2v_inst|fifo_rx_waddr[3]                                                          ; 4       ;
; com_controller:b2v_inst|comb~0                                                                    ; 4       ;
; pci_controller:b2v_inst1|ST.ST_SUSTAIN                                                            ; 4       ;
; com_controller:b2v_inst|DLM_COM1[7]                                                               ; 4       ;
; com_controller:b2v_inst|DLM_COM1[6]                                                               ; 4       ;
; com_controller:b2v_inst|DLM_COM1[5]                                                               ; 4       ;
; com_controller:b2v_inst|DLM_COM1[4]                                                               ; 4       ;
; com_controller:b2v_inst|DLM_COM1[3]                                                               ; 4       ;
; com_controller:b2v_inst|DLM_COM1[2]                                                               ; 4       ;
; com_controller:b2v_inst|DLM_COM1[1]                                                               ; 4       ;
; com_controller:b2v_inst|DLM_COM1[0]                                                               ; 4       ;
; com_controller:b2v_inst|DLL_COM1[6]                                                               ; 4       ;
; com_controller:b2v_inst|DLL_COM1[7]                                                               ; 4       ;
; com_controller:b2v_inst|DLL_COM1[5]                                                               ; 4       ;
; com_controller:b2v_inst|DLL_COM1[4]                                                               ; 4       ;
; com_controller:b2v_inst|DLL_COM1[3]                                                               ; 4       ;
; com_controller:b2v_inst|DLL_COM1[2]                                                               ; 4       ;
; com_controller:b2v_inst|DLL_COM1[1]                                                               ; 4       ;
; com_controller:b2v_inst|DLL_COM1[0]                                                               ; 4       ;
; com_controller:b2v_inst|Mux10~0                                                                   ; 4       ;
; com_controller:b2v_inst|fifo_tx_waddr[2]                                                          ; 4       ;
; com_controller:b2v_inst|fifo_tx_raddr[2]                                                          ; 4       ;
; com_controller:b2v_inst|fifo_tx_raddr[1]                                                          ; 4       ;
; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]                                                     ; 4       ;
; com_controller:b2v_inst|always20~1                                                                ; 4       ;
; pci_controller:b2v_inst1|cmd[0]                                                                   ; 4       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[8]                                                            ; 4       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[9]                                                            ; 4       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[10]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[11]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[12]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[13]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[14]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[15]                                                           ; 4       ;
; pci_controller:b2v_inst1|Decoder0~0                                                               ; 4       ;
; pci_controller:b2v_inst1|I_AD[8]~0                                                                ; 4       ;
; com_controller:b2v_inst|Equal3~1                                                                  ; 4       ;
; com_controller:b2v_inst|Equal3~0                                                                  ; 4       ;
; com_controller:b2v_inst|brk_dtd_iflag                                                             ; 4       ;
; com_controller:b2v_inst|IER_COM1[2]                                                               ; 4       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[14]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[15]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[12]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[13]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[10]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[11]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[8]                                                            ; 4       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[9]                                                            ; 4       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[14]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[15]                                                           ; 4       ;
; pci_controller:b2v_inst1|O_ADDR[15]                                                               ; 4       ;
; pci_controller:b2v_inst1|O_ADDR[14]                                                               ; 4       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[12]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[13]                                                           ; 4       ;
; pci_controller:b2v_inst1|O_ADDR[13]                                                               ; 4       ;
; pci_controller:b2v_inst1|O_ADDR[12]                                                               ; 4       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[10]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[11]                                                           ; 4       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[8]                                                            ; 4       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[9]                                                            ; 4       ;
; com_controller:b2v_inst|TSR_COM1[2]                                                               ; 4       ;
; com_controller:b2v_inst|TSR_COM1[3]                                                               ; 4       ;
; com_controller:b2v_inst|TSR_COM1[4]                                                               ; 4       ;
; I_CBE[0]~input                                                                                    ; 3       ;
; IO_AD[21]~input                                                                                   ; 3       ;
; IO_AD[15]~input                                                                                   ; 3       ;
; IO_AD[14]~input                                                                                   ; 3       ;
; IO_AD[13]~input                                                                                   ; 3       ;
; IO_AD[12]~input                                                                                   ; 3       ;
; IO_AD[11]~input                                                                                   ; 3       ;
; IO_AD[10]~input                                                                                   ; 3       ;
; pci_controller:b2v_inst1|Selector15~1                                                             ; 3       ;
; com_controller:b2v_inst|Mux12~4                                                                   ; 3       ;
; com_controller:b2v_inst|Mux12~3                                                                   ; 3       ;
; com_controller:b2v_inst|Mux12~2                                                                   ; 3       ;
; com_controller:b2v_inst|Mux12~1                                                                   ; 3       ;
; com_controller:b2v_inst|Mux12~0                                                                   ; 3       ;
; com_controller:b2v_inst|MCR_COM1[4]                                                               ; 3       ;
; com_controller:b2v_inst|always34~8                                                                ; 3       ;
; com_controller:b2v_inst|always32~0                                                                ; 3       ;
; com_controller:b2v_inst|rx_in[0]                                                                  ; 3       ;
; com_controller:b2v_inst|Equal1~0                                                                  ; 3       ;
; com_controller:b2v_inst|fifo_rx_raddr[3]                                                          ; 3       ;
; com_controller:b2v_inst|frame_err~1                                                               ; 3       ;
; com_controller:b2v_inst|Mux16~3                                                                   ; 3       ;
; pci_controller:b2v_inst1|I_AD[2]~24                                                               ; 3       ;
; com_controller:b2v_inst|fifo_tx_waddr[3]                                                          ; 3       ;
; com_controller:b2v_inst|fifo_tx_raddr[3]                                                          ; 3       ;
; com_controller:b2v_inst|WideXor4~1                                                                ; 3       ;
; com_controller:b2v_inst|WideXor4~0                                                                ; 3       ;
; com_controller:b2v_inst|FIFO_TX_COM1~3                                                            ; 3       ;
; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]                                                     ; 3       ;
; pci_controller:b2v_inst1|Decoder0~2                                                               ; 3       ;
; pci_controller:b2v_inst1|always4~8                                                                ; 3       ;
; pci_controller:b2v_inst1|cmd[2]                                                                   ; 3       ;
; pci_controller:b2v_inst1|cmd[1]                                                                   ; 3       ;
; pci_controller:b2v_inst1|ST.ST_IDLE                                                               ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[30]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[31]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[28]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[29]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[26]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[27]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[24]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[25]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[22]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[23]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[20]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[21]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[18]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[19]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[16]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[17]                                                           ; 3       ;
; pci_controller:b2v_inst1|Decoder0~1                                                               ; 3       ;
; com_controller:b2v_inst|Equal3~2                                                                  ; 3       ;
; com_controller:b2v_inst|TSR_COM1[10]                                                              ; 3       ;
; com_controller:b2v_inst|fifo_rx_timeout_iflag                                                     ; 3       ;
; com_controller:b2v_inst|IER_COM1[0]                                                               ; 3       ;
; com_controller:b2v_inst|O_INTX~0                                                                  ; 3       ;
; com_controller:b2v_inst|IER_COM1[1]                                                               ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[28]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[29]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[26]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[27]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[24]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[25]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[30]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[31]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[22]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[23]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[20]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[21]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[18]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[19]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[16]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[17]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[28]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[29]                                                           ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[29]                                                               ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[28]                                                               ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[26]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[27]                                                           ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[27]                                                               ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[26]                                                               ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[24]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[25]                                                           ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[25]                                                               ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[24]                                                               ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[30]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[31]                                                           ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[31]                                                               ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[30]                                                               ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[22]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[23]                                                           ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[23]                                                               ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[22]                                                               ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[20]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[21]                                                           ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[21]                                                               ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[20]                                                               ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[18]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[19]                                                           ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[19]                                                               ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[18]                                                               ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[16]                                                           ; 3       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[17]                                                           ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[17]                                                               ; 3       ;
; pci_controller:b2v_inst1|O_ADDR[16]                                                               ; 3       ;
; com_controller:b2v_inst|MCR_COM1[0]                                                               ; 3       ;
; com_controller:b2v_inst|TSR_COM1[0]                                                               ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[17]                                                          ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[16]                                                          ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[15]                                                          ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[13]                                                          ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[14]                                                          ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[11]                                                          ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[12]                                                          ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[9]                                                           ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[10]                                                          ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[7]                                                           ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[8]                                                           ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[6]                                                           ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[5]                                                           ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[3]                                                           ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[4]                                                           ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[1]                                                           ; 3       ;
; com_controller:b2v_inst|strb_cntr_rx[2]                                                           ; 3       ;
; com_controller:b2v_inst|strb_cntr_tx[20]                                                          ; 3       ;
; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a7 ; 3       ;
; com_controller:b2v_inst|frame_err                                                                 ; 3       ;
; com_controller:b2v_inst|par_err                                                                   ; 3       ;
; com_controller:b2v_inst|TSR_COM1[5]                                                               ; 3       ;
; com_controller:b2v_inst|TSR_COM1[1]                                                               ; 3       ;
; I_CTS~input                                                                                       ; 2       ;
; IO_AD[31]~input                                                                                   ; 2       ;
; IO_AD[30]~input                                                                                   ; 2       ;
; IO_AD[29]~input                                                                                   ; 2       ;
; IO_AD[28]~input                                                                                   ; 2       ;
; IO_AD[27]~input                                                                                   ; 2       ;
; IO_AD[26]~input                                                                                   ; 2       ;
; IO_AD[25]~input                                                                                   ; 2       ;
; IO_AD[24]~input                                                                                   ; 2       ;
; IO_AD[23]~input                                                                                   ; 2       ;
; IO_AD[22]~input                                                                                   ; 2       ;
; IO_AD[20]~input                                                                                   ; 2       ;
; IO_AD[19]~input                                                                                   ; 2       ;
; IO_AD[18]~input                                                                                   ; 2       ;
; IO_AD[17]~input                                                                                   ; 2       ;
; IO_AD[16]~input                                                                                   ; 2       ;
; IO_AD[7]~input                                                                                    ; 2       ;
; IO_AD[6]~input                                                                                    ; 2       ;
; IO_AD[5]~input                                                                                    ; 2       ;
; IO_AD[4]~input                                                                                    ; 2       ;
; IO_AD[3]~input                                                                                    ; 2       ;
; IO_AD[2]~input                                                                                    ; 2       ;
; IO_AD[1]~input                                                                                    ; 2       ;
; IO_AD[0]~input                                                                                    ; 2       ;
; com_controller:b2v_inst|Mux24~20                                                                  ; 2       ;
; com_controller:b2v_inst|Mux24~19                                                                  ; 2       ;
; com_controller:b2v_inst|Mux24~18                                                                  ; 2       ;
; com_controller:b2v_inst|Mux24~17                                                                  ; 2       ;
; pci_controller:b2v_inst1|Selector12~8                                                             ; 2       ;
; com_controller:b2v_inst|Mux17~1                                                                   ; 2       ;
; com_controller:b2v_inst|Mux18~0                                                                   ; 2       ;
; com_controller:b2v_inst|Mux19~0                                                                   ; 2       ;
; com_controller:b2v_inst|Mux17~0                                                                   ; 2       ;
; com_controller:b2v_inst|Mux20~0                                                                   ; 2       ;
; com_controller:b2v_inst|Mux24~16                                                                  ; 2       ;
; com_controller:b2v_inst|Mux21~0                                                                   ; 2       ;
; com_controller:b2v_inst|Mux22~0                                                                   ; 2       ;
; com_controller:b2v_inst|Mux23~2                                                                   ; 2       ;
; com_controller:b2v_inst|Mux24~11                                                                  ; 2       ;
; com_controller:b2v_inst|strb_rx_en                                                                ; 2       ;
; pci_controller:b2v_inst1|Selector7~1                                                              ; 2       ;
; pci_controller:b2v_inst1|Selector12~6                                                             ; 2       ;
; pci_controller:b2v_inst1|O_AD[23]~16                                                              ; 2       ;
; pci_controller:b2v_inst1|Selector26~7                                                             ; 2       ;
; pci_controller:b2v_inst1|Selector17~2                                                             ; 2       ;
; com_controller:b2v_inst|Mux9~4                                                                    ; 2       ;
; com_controller:b2v_inst|IIR_COM1[6]                                                               ; 2       ;
; pci_controller:b2v_inst1|O_AD[5]~14                                                               ; 2       ;
; pci_controller:b2v_inst1|Selector26~0                                                             ; 2       ;
; pci_controller:b2v_inst1|O_AD[10]~11                                                              ; 2       ;
; com_controller:b2v_inst|Mux11~3                                                                   ; 2       ;
; pci_controller:b2v_inst1|Selector28~10                                                            ; 2       ;
; pci_controller:b2v_inst1|Selector28~5                                                             ; 2       ;
; pci_controller:b2v_inst1|Mux31~2                                                                  ; 2       ;
; com_controller:b2v_inst|Add9~0                                                                    ; 2       ;
; com_controller:b2v_inst|Equal1~1                                                                  ; 2       ;
; com_controller:b2v_inst|Equal5~0                                                                  ; 2       ;
; com_controller:b2v_inst|fifo_tx_raddr[2]~2                                                        ; 2       ;
; com_controller:b2v_inst|frame_err~3                                                               ; 2       ;
; com_controller:b2v_inst|frame_err~2                                                               ; 2       ;
; com_controller:b2v_inst|RSR_COM1[0]                                                               ; 2       ;
; com_controller:b2v_inst|WideXor0~0                                                                ; 2       ;
; com_controller:b2v_inst|CTS_in[0]                                                                 ; 2       ;
; pci_controller:b2v_inst1|ST~18                                                                    ; 2       ;
; com_controller:b2v_inst|Equal4~10                                                                 ; 2       ;
; com_controller:b2v_inst|Equal4~9                                                                  ; 2       ;
; com_controller:b2v_inst|Equal4~4                                                                  ; 2       ;
; com_controller:b2v_inst|WideXor6~0                                                                ; 2       ;
; com_controller:b2v_inst|FIFO_TX_COM1~2                                                            ; 2       ;
; com_controller:b2v_inst|Mux29~0                                                                   ; 2       ;
; com_controller:b2v_inst|Mux30~1                                                                   ; 2       ;
; com_controller:b2v_inst|Equal7~0                                                                  ; 2       ;
; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]                                                     ; 2       ;
; pci_controller:b2v_inst1|O_DEV1BAR0SEL~14                                                         ; 2       ;
; pci_controller:b2v_inst1|O_DEV1BAR0SEL~10                                                         ; 2       ;
; pci_controller:b2v_inst1|O_DEV1BAR0SEL~9                                                          ; 2       ;
; pci_controller:b2v_inst1|O_DEV1BAR0SEL~4                                                          ; 2       ;
; pci_controller:b2v_inst1|ST~15                                                                    ; 2       ;
; pci_controller:b2v_inst1|cmd[3]                                                                   ; 2       ;
; pci_controller:b2v_inst1|always3~57                                                               ; 2       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[0]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[3]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[4]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[5]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[6]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[7]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[0]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[3]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[4]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[5]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[6]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[7]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[0]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[5]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[6]                                                            ; 2       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[7]                                                            ; 2       ;
; com_controller:b2v_inst|TSR_COM1[7]                                                               ; 2       ;
; com_controller:b2v_inst|TSR_COM1[8]                                                               ; 2       ;
; com_controller:b2v_inst|TSR_COM1[9]                                                               ; 2       ;
; com_controller:b2v_inst|O_INTX~3                                                                  ; 2       ;
; com_controller:b2v_inst|O_INTX~2                                                                  ; 2       ;
; com_controller:b2v_inst|O_INTX~1                                                                  ; 2       ;
; com_controller:b2v_inst|fifo_rx_int_trig_iflag                                                    ; 2       ;
; com_controller:b2v_inst|ovrn_err_iflag                                                            ; 2       ;
; com_controller:b2v_inst|IER_COM1[3]                                                               ; 2       ;
; com_controller:b2v_inst|MSR_COM1[0]                                                               ; 2       ;
; com_controller:b2v_inst|IIR_COM1~0                                                                ; 2       ;
; com_controller:b2v_inst|MCR_COM1[3]                                                               ; 2       ;
; com_controller:b2v_inst|strb_cntr_rx[20]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_rx[19]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_rx[18]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_rx[0]                                                           ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[19]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[18]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[1]                                                           ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[0]                                                           ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[17]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[16]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[14]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[15]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[12]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[13]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[10]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[11]                                                          ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[8]                                                           ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[9]                                                           ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[7]                                                           ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[6]                                                           ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[4]                                                           ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[5]                                                           ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[2]                                                           ; 2       ;
; com_controller:b2v_inst|strb_cntr_tx[3]                                                           ; 2       ;
; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a1 ; 2       ;
; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a2 ; 2       ;
; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a3 ; 2       ;
; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a4 ; 2       ;
; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a5 ; 2       ;
; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0 ; 2       ;
; com_controller:b2v_inst|rx_timeout_cntr[5]                                                        ; 2       ;
; com_controller:b2v_inst|rx_timeout_cntr[4]                                                        ; 2       ;
; com_controller:b2v_inst|brk_dtd_cntr[0]                                                           ; 2       ;
; com_controller:b2v_inst|brk_dtd_cntr[2]                                                           ; 2       ;
; com_controller:b2v_inst|brk_dtd_cntr[1]                                                           ; 2       ;
; com_controller:b2v_inst|brk_dtd_cntr[3]                                                           ; 2       ;
; com_controller:b2v_inst|brk_dtd_cntr[7]                                                           ; 2       ;
; com_controller:b2v_inst|brk_dtd_cntr[6]                                                           ; 2       ;
; com_controller:b2v_inst|brk_dtd_cntr[5]                                                           ; 2       ;
; com_controller:b2v_inst|brk_dtd_cntr[4]                                                           ; 2       ;
; com_controller:b2v_inst|TSR_COM1[6]                                                               ; 2       ;
; com_controller:b2v_inst|TSR_COM1[11]                                                              ; 2       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[9]~feeder                                              ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[8]~feeder                                              ; 1       ;
; com_controller:b2v_inst|IIR_COM1[6]~feeder                                                        ; 1       ;
; com_controller:b2v_inst|FIFO_TX_COM1~0feeder                                                      ; 1       ;
; pci_controller:b2v_inst1|BAR_1_DEV1[0]~feeder                                                     ; 1       ;
; pci_controller:b2v_inst1|BAR_0_DEV1[0]~feeder                                                     ; 1       ;
; pci_controller:b2v_inst1|BAR_4_DEV0[0]~feeder                                                     ; 1       ;
; com_controller:b2v_inst|ovrn_err_iflag~feeder                                                     ; 1       ;
; com_controller:b2v_inst|frame_err_iflag~feeder                                                    ; 1       ;
; com_controller:b2v_inst|par_err_iflag~feeder                                                      ; 1       ;
; com_controller:b2v_inst|MSR_COM1[0]~feeder                                                        ; 1       ;
; com_controller:b2v_inst|ier_1_iflag~feeder                                                        ; 1       ;
; com_controller:b2v_inst|fifo_tx_empty_iflag~feeder                                                ; 1       ;
; I_RX~input                                                                                        ; 1       ;
; I_CLK_DEV~input                                                                                   ; 1       ;
; I_IDSEL~input                                                                                     ; 1       ;
; com_controller:b2v_inst|fifo_rx_raddr[0]~_wirecell                                                ; 1       ;
; com_controller:b2v_inst|always34~8_wirecell                                                       ; 1       ;
; com_controller:b2v_inst|LSR_COM1[5]~2                                                             ; 1       ;
; com_controller:b2v_inst|fifo_rx_waddr[0]~6                                                        ; 1       ;
; com_controller:b2v_inst|RSR_COM1[10]~24                                                           ; 1       ;
; com_controller:b2v_inst|DLM_COM1[7]~0                                                             ; 1       ;
; com_controller:b2v_inst|DLL_COM1[6]~1                                                             ; 1       ;
; com_controller:b2v_inst|DLL_COM1[5]~0                                                             ; 1       ;
; com_controller:b2v_inst|fifo_rx_itrig_cntr[0]~4                                                   ; 1       ;
; com_controller:b2v_inst|TSR_COM1~24                                                               ; 1       ;
; com_controller:b2v_inst|TSR_COM1~23                                                               ; 1       ;
; com_controller:b2v_inst|Mux11~6                                                                   ; 1       ;
; com_controller:b2v_inst|Mux11~5                                                                   ; 1       ;
; com_controller:b2v_inst|Mux9~8                                                                    ; 1       ;
; com_controller:b2v_inst|Mux9~7                                                                    ; 1       ;
; com_controller:b2v_inst|always3~4                                                                 ; 1       ;
; pci_controller:b2v_inst1|Selector6~6                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector25~9                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector27~6                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector28~12                                                            ; 1       ;
; pci_controller:b2v_inst1|Selector28~11                                                            ; 1       ;
; com_controller:b2v_inst|fifo_rx_waddr[3]~5                                                        ; 1       ;
; com_controller:b2v_inst|RSR_COM1~13                                                               ; 1       ;
; com_controller:b2v_inst|RSR_COM1~12                                                               ; 1       ;
; com_controller:b2v_inst|TSR_COM1[11]~22                                                           ; 1       ;
; com_controller:b2v_inst|WideXor5~2                                                                ; 1       ;
; com_controller:b2v_inst|TSR_COM1[10]~21                                                           ; 1       ;
; pci_controller:b2v_inst1|always3~58                                                               ; 1       ;
; com_controller:b2v_inst|Mux24~15                                                                  ; 1       ;
; com_controller:b2v_inst|Mux24~14                                                                  ; 1       ;
; com_controller:b2v_inst|Mux24~13                                                                  ; 1       ;
; com_controller:b2v_inst|Mux23~1                                                                   ; 1       ;
; com_controller:b2v_inst|Mux23~0                                                                   ; 1       ;
; com_controller:b2v_inst|Mux24~12                                                                  ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~20                                                           ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~19                                                           ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~17                                                           ; 1       ;
; com_controller:b2v_inst|Add9~2                                                                    ; 1       ;
; com_controller:b2v_inst|Add9~1                                                                    ; 1       ;
; com_controller:b2v_inst|Mux24~10                                                                  ; 1       ;
; com_controller:b2v_inst|Mux24~9                                                                   ; 1       ;
; com_controller:b2v_inst|Mux24~8                                                                   ; 1       ;
; com_controller:b2v_inst|strb_rx_en~0                                                              ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~16                                                           ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~8                                                            ; 1       ;
; com_controller:b2v_inst|LSR_COM1~0                                                                ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~15                                                           ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~7                                                            ; 1       ;
; com_controller:b2v_inst|always3~3                                                                 ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~14                                                           ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~6                                                            ; 1       ;
; com_controller:b2v_inst|MSR_COM1~0                                                                ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~13                                                           ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~5                                                            ; 1       ;
; com_controller:b2v_inst|IIR_COM1~2                                                                ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~12                                                           ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~4                                                            ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~11                                                           ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~3                                                            ; 1       ;
; com_controller:b2v_inst|IIR_COM1~1                                                                ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~10                                                           ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~2                                                            ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~9                                                            ; 1       ;
; com_controller:b2v_inst|FIFO_RX_COM1~1                                                            ; 1       ;
; com_controller:b2v_inst|always18~3                                                                ; 1       ;
; com_controller:b2v_inst|always18~2                                                                ; 1       ;
; com_controller:b2v_inst|Equal6~6                                                                  ; 1       ;
; com_controller:b2v_inst|always18~1                                                                ; 1       ;
; com_controller:b2v_inst|Equal6~5                                                                  ; 1       ;
; com_controller:b2v_inst|Equal6~4                                                                  ; 1       ;
; com_controller:b2v_inst|Equal6~3                                                                  ; 1       ;
; com_controller:b2v_inst|always18~0                                                                ; 1       ;
; com_controller:b2v_inst|Equal6~2                                                                  ; 1       ;
; com_controller:b2v_inst|Equal6~1                                                                  ; 1       ;
; com_controller:b2v_inst|Equal6~0                                                                  ; 1       ;
; com_controller:b2v_inst|always3~2                                                                 ; 1       ;
; pci_controller:b2v_inst1|Selector0~2                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector0~1                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector0~0                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector1~1                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector1~0                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector2~1                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector2~0                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector3~1                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector3~0                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector4~2                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector4~1                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector4~0                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector5~2                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector5~1                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector5~0                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector6~5                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector6~4                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector6~3                                                              ; 1       ;
; pci_controller:b2v_inst1|CMD_STAT_DEV0[25]                                                        ; 1       ;
; pci_controller:b2v_inst1|Selector6~2                                                              ; 1       ;
; pci_controller:b2v_inst1|CMD_STAT_DEV1[25]                                                        ; 1       ;
; pci_controller:b2v_inst1|Selector7~3                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector7~2                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector7~0                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector8~4                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector8~3                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector8~2                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector8~1                                                              ; 1       ;
; pci_controller:b2v_inst1|CMD_STAT_DEV0[23]                                                        ; 1       ;
; pci_controller:b2v_inst1|Selector8~0                                                              ; 1       ;
; pci_controller:b2v_inst1|CMD_STAT_DEV1[23]                                                        ; 1       ;
; pci_controller:b2v_inst1|Selector9~1                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector9~0                                                              ; 1       ;
; pci_controller:b2v_inst1|Selector10~2                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector10~1                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector10~0                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector11~1                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector11~0                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector12~7                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector12~5                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector12~4                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector12~3                                                             ; 1       ;
; pci_controller:b2v_inst1|CMD_STAT_DEV0[19]                                                        ; 1       ;
; pci_controller:b2v_inst1|Selector12~2                                                             ; 1       ;
; pci_controller:b2v_inst1|CMD_STAT_DEV1[19]                                                        ; 1       ;
; pci_controller:b2v_inst1|Selector13~2                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector13~1                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector13~0                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector14~1                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector14~0                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector15~2                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector15~0                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector16~2                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector16~1                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector16~0                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector17~4                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector17~3                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector18~2                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector18~1                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector18~0                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector19~2                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector19~1                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector19~0                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector20~3                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector20~2                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector20~1                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector21~6                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector21~5                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector21~4                                                             ; 1       ;
; pci_controller:b2v_inst1|Mux22~5                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux22~4                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux22~3                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux22~2                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux22~1                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux22~0                                                                  ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[9]                                                     ; 1       ;
; pci_controller:b2v_inst1|Mux23~5                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux23~4                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux23~3                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux23~2                                                                  ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[8]                                                     ; 1       ;
; pci_controller:b2v_inst1|Mux23~1                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux23~0                                                                  ; 1       ;
; com_controller:b2v_inst|Mux8~4                                                                    ; 1       ;
; com_controller:b2v_inst|Mux8~3                                                                    ; 1       ;
; com_controller:b2v_inst|Mux8~2                                                                    ; 1       ;
; com_controller:b2v_inst|Mux9~6                                                                    ; 1       ;
; com_controller:b2v_inst|RBR_COM1[7]                                                               ; 1       ;
; com_controller:b2v_inst|IER_COM1[7]                                                               ; 1       ;
; com_controller:b2v_inst|Mux9~5                                                                    ; 1       ;
; com_controller:b2v_inst|Mux8~1                                                                    ; 1       ;
; com_controller:b2v_inst|SCR_COM1[7]                                                               ; 1       ;
; com_controller:b2v_inst|Mux8~0                                                                    ; 1       ;
; com_controller:b2v_inst|MCR_COM1[7]                                                               ; 1       ;
; com_controller:b2v_inst|LSR_COM1[7]                                                               ; 1       ;
; pci_controller:b2v_inst1|Selector24~4                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector24~3                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector24~2                                                             ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[7]                                                     ; 1       ;
; pci_controller:b2v_inst1|Selector24~1                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector24~0                                                             ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[7]                                                     ; 1       ;
; com_controller:b2v_inst|SCR_COM1[6]                                                               ; 1       ;
; com_controller:b2v_inst|Mux9~3                                                                    ; 1       ;
; com_controller:b2v_inst|Mux9~2                                                                    ; 1       ;
; com_controller:b2v_inst|RBR_COM1[6]                                                               ; 1       ;
; com_controller:b2v_inst|IER_COM1[6]                                                               ; 1       ;
; com_controller:b2v_inst|Mux9~1                                                                    ; 1       ;
; com_controller:b2v_inst|LSR_COM1[6]                                                               ; 1       ;
; com_controller:b2v_inst|MCR_COM1[6]                                                               ; 1       ;
; com_controller:b2v_inst|Mux9~0                                                                    ; 1       ;
; com_controller:b2v_inst|LCR_COM1[6]                                                               ; 1       ;
; pci_controller:b2v_inst1|Selector25~8                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector25~7                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector25~6                                                             ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[6]                                                     ; 1       ;
; pci_controller:b2v_inst1|Selector25~5                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector25~4                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector25~3                                                             ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[6]                                                     ; 1       ;
; pci_controller:b2v_inst1|Selector25~2                                                             ; 1       ;
; com_controller:b2v_inst|Mux10~6                                                                   ; 1       ;
; com_controller:b2v_inst|Mux10~5                                                                   ; 1       ;
; com_controller:b2v_inst|Mux10~4                                                                   ; 1       ;
; com_controller:b2v_inst|RBR_COM1[5]                                                               ; 1       ;
; com_controller:b2v_inst|IER_COM1[5]                                                               ; 1       ;
; com_controller:b2v_inst|Mux10~3                                                                   ; 1       ;
; com_controller:b2v_inst|Mux10~2                                                                   ; 1       ;
; com_controller:b2v_inst|LSR_COM1[5]                                                               ; 1       ;
; com_controller:b2v_inst|MCR_COM1[5]                                                               ; 1       ;
; com_controller:b2v_inst|Mux10~1                                                                   ; 1       ;
; com_controller:b2v_inst|SCR_COM1[5]                                                               ; 1       ;
; pci_controller:b2v_inst1|Selector26~6                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector26~5                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector26~4                                                             ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[5]                                                     ; 1       ;
; pci_controller:b2v_inst1|Selector26~3                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector26~2                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector26~1                                                             ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[5]                                                     ; 1       ;
; com_controller:b2v_inst|Mux11~4                                                                   ; 1       ;
; com_controller:b2v_inst|MSR_COM1[4]                                                               ; 1       ;
; com_controller:b2v_inst|SCR_COM1[4]                                                               ; 1       ;
; com_controller:b2v_inst|Mux11~2                                                                   ; 1       ;
; com_controller:b2v_inst|Mux11~1                                                                   ; 1       ;
; com_controller:b2v_inst|RBR_COM1[4]                                                               ; 1       ;
; com_controller:b2v_inst|IER_COM1[4]                                                               ; 1       ;
; com_controller:b2v_inst|Mux11~0                                                                   ; 1       ;
; com_controller:b2v_inst|LSR_COM1[4]                                                               ; 1       ;
; pci_controller:b2v_inst1|Selector27~5                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector27~4                                                             ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[4]                                                     ; 1       ;
; pci_controller:b2v_inst1|Selector27~3                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector27~2                                                             ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[4]                                                     ; 1       ;
; com_controller:b2v_inst|Mux12~11                                                                  ; 1       ;
; com_controller:b2v_inst|Mux12~10                                                                  ; 1       ;
; com_controller:b2v_inst|IIR_COM1[3]                                                               ; 1       ;
; com_controller:b2v_inst|Mux12~9                                                                   ; 1       ;
; com_controller:b2v_inst|Mux12~8                                                                   ; 1       ;
; com_controller:b2v_inst|Mux12~7                                                                   ; 1       ;
; com_controller:b2v_inst|Mux12~6                                                                   ; 1       ;
; com_controller:b2v_inst|Mux12~5                                                                   ; 1       ;
; com_controller:b2v_inst|RBR_COM1[3]                                                               ; 1       ;
; com_controller:b2v_inst|SCR_COM1[3]                                                               ; 1       ;
; com_controller:b2v_inst|LSR_COM1[3]                                                               ; 1       ;
; pci_controller:b2v_inst1|Selector28~9                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector28~8                                                             ; 1       ;
; pci_controller:b2v_inst1|O_AD[3]~10                                                               ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[3]                                                     ; 1       ;
; pci_controller:b2v_inst1|Selector28~7                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector28~6                                                             ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[3]                                                     ; 1       ;
; com_controller:b2v_inst|Mux13~6                                                                   ; 1       ;
; com_controller:b2v_inst|Mux13~5                                                                   ; 1       ;
; com_controller:b2v_inst|IIR_COM1[2]                                                               ; 1       ;
; com_controller:b2v_inst|Mux13~4                                                                   ; 1       ;
; com_controller:b2v_inst|Mux13~3                                                                   ; 1       ;
; com_controller:b2v_inst|Mux13~2                                                                   ; 1       ;
; com_controller:b2v_inst|Mux13~1                                                                   ; 1       ;
; com_controller:b2v_inst|Mux13~0                                                                   ; 1       ;
; com_controller:b2v_inst|RBR_COM1[2]                                                               ; 1       ;
; com_controller:b2v_inst|SCR_COM1[2]                                                               ; 1       ;
; com_controller:b2v_inst|MCR_COM1[2]                                                               ; 1       ;
; com_controller:b2v_inst|LSR_COM1[2]                                                               ; 1       ;
; pci_controller:b2v_inst1|Mux29~2                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux29~1                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux29~0                                                                  ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[2]                                                     ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[2]                                                     ; 1       ;
; com_controller:b2v_inst|Mux14~6                                                                   ; 1       ;
; com_controller:b2v_inst|Mux14~5                                                                   ; 1       ;
; com_controller:b2v_inst|IIR_COM1[1]                                                               ; 1       ;
; com_controller:b2v_inst|Mux14~4                                                                   ; 1       ;
; com_controller:b2v_inst|Mux14~3                                                                   ; 1       ;
; com_controller:b2v_inst|Mux14~2                                                                   ; 1       ;
; com_controller:b2v_inst|Mux14~1                                                                   ; 1       ;
; com_controller:b2v_inst|Mux14~0                                                                   ; 1       ;
; com_controller:b2v_inst|RBR_COM1[1]                                                               ; 1       ;
; com_controller:b2v_inst|SCR_COM1[1]                                                               ; 1       ;
; com_controller:b2v_inst|MCR_COM1[1]                                                               ; 1       ;
; com_controller:b2v_inst|LSR_COM1[1]                                                               ; 1       ;
; pci_controller:b2v_inst1|Mux30~4                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux30~3                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux30~2                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux30~1                                                                  ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[1]                                                     ; 1       ;
; pci_controller:b2v_inst1|Mux30~0                                                                  ; 1       ;
; pci_controller:b2v_inst1|CMD_STAT_DEV0[1]                                                         ; 1       ;
; pci_controller:b2v_inst1|CMD_STAT_DEV1[1]                                                         ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[1]                                                     ; 1       ;
; com_controller:b2v_inst|Mux15~7                                                                   ; 1       ;
; com_controller:b2v_inst|Mux15~6                                                                   ; 1       ;
; com_controller:b2v_inst|Mux15~5                                                                   ; 1       ;
; com_controller:b2v_inst|SCR_COM1[0]                                                               ; 1       ;
; com_controller:b2v_inst|Mux15~4                                                                   ; 1       ;
; com_controller:b2v_inst|Mux15~3                                                                   ; 1       ;
; com_controller:b2v_inst|Mux15~2                                                                   ; 1       ;
; com_controller:b2v_inst|RBR_COM1[0]                                                               ; 1       ;
; com_controller:b2v_inst|Mux15~1                                                                   ; 1       ;
; com_controller:b2v_inst|LSR_COM1[0]                                                               ; 1       ;
; com_controller:b2v_inst|Mux15~0                                                                   ; 1       ;
; com_controller:b2v_inst|IIR_COM1[0]                                                               ; 1       ;
; pci_controller:b2v_inst1|Mux31~9                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux31~8                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux31~7                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux31~6                                                                  ; 1       ;
; pci_controller:b2v_inst1|CMD_STAT_DEV0[0]                                                         ; 1       ;
; pci_controller:b2v_inst1|Mux31~5                                                                  ; 1       ;
; pci_controller:b2v_inst1|CMD_STAT_DEV1[0]                                                         ; 1       ;
; pci_controller:b2v_inst1|Mux31~4                                                                  ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV0[0]                                                     ; 1       ;
; pci_controller:b2v_inst1|Mux31~3                                                                  ; 1       ;
; pci_controller:b2v_inst1|Mux31~1                                                                  ; 1       ;
; pci_controller:b2v_inst1|INT_PIN_LINE_DEV1[0]                                                     ; 1       ;
; pci_controller:b2v_inst1|Mux31~0                                                                  ; 1       ;
; com_controller:b2v_inst|rx_shift_en~0                                                             ; 1       ;
; com_controller:b2v_inst|rx_in~0                                                                   ; 1       ;
; com_controller:b2v_inst|fifo_rx_raddr[3]~5                                                        ; 1       ;
; com_controller:b2v_inst|fifo_rx_waddr[3]~4                                                        ; 1       ;
; com_controller:b2v_inst|fifo_rx_waddr[1]~3                                                        ; 1       ;
; com_controller:b2v_inst|fifo_rx_raddr[0]~4                                                        ; 1       ;
; com_controller:b2v_inst|fifo_rx_raddr[0]~3                                                        ; 1       ;
; com_controller:b2v_inst|fifo_rx_raddr[1]~2                                                        ; 1       ;
; com_controller:b2v_inst|always34~7                                                                ; 1       ;
; com_controller:b2v_inst|fifo_rx_waddr[2]~2                                                        ; 1       ;
; com_controller:b2v_inst|fifo_rx_raddr[2]~1                                                        ; 1       ;
; com_controller:b2v_inst|fifo_rx_raddr[2]~0                                                        ; 1       ;
; com_controller:b2v_inst|Equal5~11                                                                 ; 1       ;
; com_controller:b2v_inst|Equal5~10                                                                 ; 1       ;
; com_controller:b2v_inst|Equal5~9                                                                  ; 1       ;
; com_controller:b2v_inst|Equal5~8                                                                  ; 1       ;
; com_controller:b2v_inst|Equal5~7                                                                  ; 1       ;
; com_controller:b2v_inst|Equal5~6                                                                  ; 1       ;
; com_controller:b2v_inst|Equal5~5                                                                  ; 1       ;
; com_controller:b2v_inst|Equal5~4                                                                  ; 1       ;
; com_controller:b2v_inst|Equal5~3                                                                  ; 1       ;
; com_controller:b2v_inst|Equal5~2                                                                  ; 1       ;
; com_controller:b2v_inst|Equal5~1                                                                  ; 1       ;
; com_controller:b2v_inst|RSR_COM1~11                                                               ; 1       ;
; com_controller:b2v_inst|RSR_COM1~10                                                               ; 1       ;
; com_controller:b2v_inst|RSR_COM1~9                                                                ; 1       ;
; com_controller:b2v_inst|RSR_COM1~8                                                                ; 1       ;
; com_controller:b2v_inst|RSR_COM1~7                                                                ; 1       ;
; com_controller:b2v_inst|RSR_COM1~6                                                                ; 1       ;
; com_controller:b2v_inst|RSR_COM1~5                                                                ; 1       ;
; com_controller:b2v_inst|RSR_COM1~4                                                                ; 1       ;
; pci_controller:b2v_inst1|WideOr0~0                                                                ; 1       ;
; com_controller:b2v_inst|always17~0                                                                ; 1       ;
; com_controller:b2v_inst|strb_tx_en                                                                ; 1       ;
; com_controller:b2v_inst|fifo_tx_waddr[2]~4                                                        ; 1       ;
; com_controller:b2v_inst|fifo_tx_waddr[3]~3                                                        ; 1       ;
; com_controller:b2v_inst|fifo_tx_waddr[1]~2                                                        ; 1       ;
; com_controller:b2v_inst|fifo_tx_raddr[3]~4                                                        ; 1       ;
; com_controller:b2v_inst|fifo_tx_raddr[2]~3                                                        ; 1       ;
; com_controller:b2v_inst|fifo_tx_waddr[0]~1                                                        ; 1       ;
; com_controller:b2v_inst|fifo_tx_waddr[1]~0                                                        ; 1       ;
; com_controller:b2v_inst|fifo_tx_raddr[1]~1                                                        ; 1       ;
; com_controller:b2v_inst|fifo_tx_raddr[0]~0                                                        ; 1       ;
; com_controller:b2v_inst|Mux1~1                                                                    ; 1       ;
; com_controller:b2v_inst|Mux1~0                                                                    ; 1       ;
; com_controller:b2v_inst|IO_AD[31]~64                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[31]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[30]~63                                                              ; 1       ;
; com_controller:b2v_inst|IO_AD[29]~62                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[29]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[28]~61                                                              ; 1       ;
; com_controller:b2v_inst|IO_AD[27]~60                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[27]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[26]~59                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[26]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[25]~58                                                              ; 1       ;
; com_controller:b2v_inst|IO_AD[24]~57                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[24]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[23]~56                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[23]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[22]~55                                                              ; 1       ;
; com_controller:b2v_inst|IO_AD[21]~54                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[21]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[20]~53                                                              ; 1       ;
; com_controller:b2v_inst|IO_AD[19]~52                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[19]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[18]~51                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[18]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[17]~50                                                              ; 1       ;
; com_controller:b2v_inst|IO_AD[16]~49                                                              ; 1       ;
; com_controller:b2v_inst|IO_AD[15]~48                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[15]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[14]~47                                                              ; 1       ;
; com_controller:b2v_inst|IO_AD[13]~46                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[13]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[12]~45                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[12]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[11]~44                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[11]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[10]~43                                                              ; 1       ;
; pci_controller:b2v_inst1|O_AD[10]                                                                 ; 1       ;
; com_controller:b2v_inst|IO_AD[9]~42                                                               ; 1       ;
; com_controller:b2v_inst|IO_AD[8]~41                                                               ; 1       ;
; com_controller:b2v_inst|IO_AD[7]~40                                                               ; 1       ;
; pci_controller:b2v_inst1|O_AD[7]                                                                  ; 1       ;
; com_controller:b2v_inst|IO_AD[6]~39                                                               ; 1       ;
; pci_controller:b2v_inst1|O_AD[6]                                                                  ; 1       ;
; com_controller:b2v_inst|IO_AD[5]~38                                                               ; 1       ;
; pci_controller:b2v_inst1|O_AD[5]                                                                  ; 1       ;
; com_controller:b2v_inst|IO_AD[4]~37                                                               ; 1       ;
; pci_controller:b2v_inst1|O_AD[4]                                                                  ; 1       ;
; com_controller:b2v_inst|IO_AD[3]~36                                                               ; 1       ;
; pci_controller:b2v_inst1|O_AD[3]                                                                  ; 1       ;
; com_controller:b2v_inst|IO_AD[2]~35                                                               ; 1       ;
; com_controller:b2v_inst|IO_AD[1]~34                                                               ; 1       ;
; com_controller:b2v_inst|IO_AD[0]~32                                                               ; 1       ;
; pci_controller:b2v_inst1|_O_DEVSEL~0                                                              ; 1       ;
; pci_controller:b2v_inst1|dev_ack                                                                  ; 1       ;
; pci_controller:b2v_inst1|_O_TRDY~1                                                                ; 1       ;
; pci_controller:b2v_inst1|_O_TRDY~0                                                                ; 1       ;
; com_controller:b2v_inst|fifo_rx_itrig_cntr[1]~3                                                   ; 1       ;
; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]~2                                                   ; 1       ;
; com_controller:b2v_inst|fifo_rx_itrig_cntr[3]~1                                                   ; 1       ;
; com_controller:b2v_inst|fifo_rx_itrig_cntr[2]~0                                                   ; 1       ;
; rtl~1                                                                                             ; 1       ;
; com_controller:b2v_inst|Add0~0                                                                    ; 1       ;
; com_controller:b2v_inst|Equal2~1                                                                  ; 1       ;
; com_controller:b2v_inst|Equal2~0                                                                  ; 1       ;
; com_controller:b2v_inst|Mux25~3                                                                   ; 1       ;
; com_controller:b2v_inst|frame_err~5                                                               ; 1       ;
; com_controller:b2v_inst|Mux25~2                                                                   ; 1       ;
; com_controller:b2v_inst|Mux25~1                                                                   ; 1       ;
; com_controller:b2v_inst|Mux25~0                                                                   ; 1       ;
; com_controller:b2v_inst|frame_err~4                                                               ; 1       ;
; com_controller:b2v_inst|Mux16~2                                                                   ; 1       ;
; com_controller:b2v_inst|Mux16~1                                                                   ; 1       ;
; com_controller:b2v_inst|Mux26~7                                                                   ; 1       ;
; com_controller:b2v_inst|Mux26~6                                                                   ; 1       ;
; com_controller:b2v_inst|Mux26~5                                                                   ; 1       ;
; com_controller:b2v_inst|Mux26~4                                                                   ; 1       ;
; com_controller:b2v_inst|Mux26~3                                                                   ; 1       ;
; com_controller:b2v_inst|Mux26~2                                                                   ; 1       ;
; com_controller:b2v_inst|Mux26~1                                                                   ; 1       ;
; com_controller:b2v_inst|Mux26~0                                                                   ; 1       ;
; com_controller:b2v_inst|CTS_edge                                                                  ; 1       ;
; com_controller:b2v_inst|CTS_in[1]                                                                 ; 1       ;
; com_controller:b2v_inst|Mux0~1                                                                    ; 1       ;
; com_controller:b2v_inst|Mux0~0                                                                    ; 1       ;
; pci_controller:b2v_inst1|Selector32~1                                                             ; 1       ;
; pci_controller:b2v_inst1|Selector32~0                                                             ; 1       ;
; pci_controller:b2v_inst1|ST~20                                                                    ; 1       ;
; pci_controller:b2v_inst1|ST~19                                                                    ; 1       ;
; com_controller:b2v_inst|O_DEVRDY~0                                                                ; 1       ;
; com_controller:b2v_inst|Equal4~11                                                                 ; 1       ;
; com_controller:b2v_inst|Equal4~8                                                                  ; 1       ;
; com_controller:b2v_inst|Equal4~7                                                                  ; 1       ;
; com_controller:b2v_inst|Equal4~6                                                                  ; 1       ;
; com_controller:b2v_inst|Equal4~5                                                                  ; 1       ;
; com_controller:b2v_inst|Equal4~3                                                                  ; 1       ;
; com_controller:b2v_inst|Equal4~2                                                                  ; 1       ;
; com_controller:b2v_inst|Equal4~1                                                                  ; 1       ;
; com_controller:b2v_inst|Equal4~0                                                                  ; 1       ;
; com_controller:b2v_inst|Mux3~1                                                                    ; 1       ;
; com_controller:b2v_inst|Mux3~0                                                                    ; 1       ;
; com_controller:b2v_inst|Mux2~1                                                                    ; 1       ;
; com_controller:b2v_inst|Mux2~0                                                                    ; 1       ;
; com_controller:b2v_inst|Equal0~1                                                                  ; 1       ;
; com_controller:b2v_inst|Equal0~0                                                                  ; 1       ;
; com_controller:b2v_inst|FIFO_TX_COM1~7                                                            ; 1       ;
; com_controller:b2v_inst|FIFO_TX_COM1~6                                                            ; 1       ;
; com_controller:b2v_inst|FIFO_TX_COM1~5                                                            ; 1       ;
; com_controller:b2v_inst|FIFO_TX_COM1~4                                                            ; 1       ;
; com_controller:b2v_inst|Mux32~2                                                                   ; 1       ;
; com_controller:b2v_inst|Mux32~1                                                                   ; 1       ;
; com_controller:b2v_inst|Mux32~0                                                                   ; 1       ;
; com_controller:b2v_inst|TSR_COM1~20                                                               ; 1       ;
; com_controller:b2v_inst|Mux31~2                                                                   ; 1       ;
; com_controller:b2v_inst|Mux31~1                                                                   ; 1       ;
; com_controller:b2v_inst|Mux31~0                                                                   ; 1       ;
; com_controller:b2v_inst|TSR_COM1~19                                                               ; 1       ;
; com_controller:b2v_inst|Mux30~7                                                                   ; 1       ;
; com_controller:b2v_inst|Mux30~6                                                                   ; 1       ;
; com_controller:b2v_inst|Mux30~5                                                                   ; 1       ;
; com_controller:b2v_inst|Mux30~4                                                                   ; 1       ;
; com_controller:b2v_inst|Mux30~3                                                                   ; 1       ;
; com_controller:b2v_inst|TSR_COM1~18                                                               ; 1       ;
; com_controller:b2v_inst|TSR_COM1~17                                                               ; 1       ;
; com_controller:b2v_inst|TSR_COM1~16                                                               ; 1       ;
; com_controller:b2v_inst|TSR_COM1[10]~15                                                           ; 1       ;
; com_controller:b2v_inst|TSR_COM1[10]~14                                                           ; 1       ;
+---------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; com_controller:b2v_inst|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X15_Y14_N0 ; Don't care           ; Old data        ; Old data        ;
; com_controller:b2v_inst|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X15_Y13_N0 ; Old data             ; Old data        ; Old data        ;
+-------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,408 / 32,401 ( 4 % ) ;
; C16 interconnects           ; 40 / 1,326 ( 3 % )     ;
; C4 interconnects            ; 640 / 21,816 ( 3 % )   ;
; Direct links                ; 218 / 32,401 ( < 1 % ) ;
; Global clocks               ; 3 / 10 ( 30 % )        ;
; Local interconnects         ; 450 / 10,320 ( 4 % )   ;
; R24 interconnects           ; 62 / 1,289 ( 5 % )     ;
; R4 interconnects            ; 811 / 28,186 ( 3 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.90) ; Number of LABs  (Total = 63) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 2                            ;
; 15                                          ; 6                            ;
; 16                                          ; 37                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.59) ; Number of LABs  (Total = 63) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 51                           ;
; 1 Clock                            ; 51                           ;
; 1 Clock enable                     ; 23                           ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 7                            ;
; 2 Async. clears                    ; 5                            ;
; 2 Clock enables                    ; 15                           ;
; 2 Clocks                           ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.06) ; Number of LABs  (Total = 63) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 5                            ;
; 22                                           ; 3                            ;
; 23                                           ; 4                            ;
; 24                                           ; 7                            ;
; 25                                           ; 4                            ;
; 26                                           ; 3                            ;
; 27                                           ; 5                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.38) ; Number of LABs  (Total = 63) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 5                            ;
; 2                                                ; 3                            ;
; 3                                                ; 2                            ;
; 4                                                ; 3                            ;
; 5                                                ; 3                            ;
; 6                                                ; 1                            ;
; 7                                                ; 3                            ;
; 8                                                ; 5                            ;
; 9                                                ; 3                            ;
; 10                                               ; 5                            ;
; 11                                               ; 3                            ;
; 12                                               ; 3                            ;
; 13                                               ; 5                            ;
; 14                                               ; 5                            ;
; 15                                               ; 2                            ;
; 16                                               ; 5                            ;
; 17                                               ; 1                            ;
; 18                                               ; 0                            ;
; 19                                               ; 2                            ;
; 20                                               ; 0                            ;
; 21                                               ; 1                            ;
; 22                                               ; 1                            ;
; 23                                               ; 0                            ;
; 24                                               ; 0                            ;
; 25                                               ; 1                            ;
; 26                                               ; 0                            ;
; 27                                               ; 0                            ;
; 28                                               ; 0                            ;
; 29                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.27) ; Number of LABs  (Total = 63) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 4                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 5                            ;
; 27                                           ; 2                            ;
; 28                                           ; 3                            ;
; 29                                           ; 6                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
; 33                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 48           ; 0            ; 48           ; 0            ; 0            ; 52        ; 48           ; 0            ; 52        ; 52        ; 0            ; 40           ; 0            ; 0            ; 46           ; 0            ; 40           ; 46           ; 0            ; 0            ; 1            ; 40           ; 0            ; 0            ; 0            ; 0            ; 0            ; 52        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 52           ; 4            ; 52           ; 52           ; 0         ; 4            ; 52           ; 0         ; 0         ; 52           ; 12           ; 52           ; 52           ; 6            ; 52           ; 12           ; 6            ; 52           ; 52           ; 51           ; 12           ; 52           ; 52           ; 52           ; 52           ; 52           ; 0         ; 52           ; 52           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; _I_IRDY            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_TX               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DTR              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_PAR              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DEV0BAR4SEL      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_DEV1BAR1SEL      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; O_INT              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; _O_TRDY            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; _O_DEVSEL          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO_AD[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; _I_RESET           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_CBE[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_CBE[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_CBE[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_CBE[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; _I_FRAME           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_IDSEL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_CLK_DEV          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_CTS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I_RX               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; Unreserved               ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP3C10E144C7 for design "pci_com_lpt_usb_eth"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "alt_pll:b2v_inst5|altpll:altpll_component|alt_pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 23, clock division of 26, and phase shift of 0 degrees (0 ps) for alt_pll:b2v_inst5|altpll:altpll_component|alt_pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (171002): Current optimization assignments may cause the Fitter to introduce hold timing violations on connections clocked by global signals
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5E144C7 is compatible
    Info (176445): Device EP3C5E144I7 is compatible
    Info (176445): Device EP3C10E144I7 is compatible
    Info (176445): Device EP3C16E144C7 is compatible
    Info (176445): Device EP3C16E144I7 is compatible
    Info (176445): Device EP3C25E144C7 is compatible
    Info (176445): Device EP3C25E144I7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 52 total pins
    Info (169086): Pin _I_IRDY not assigned to an exact location on the device
    Info (169086): Pin O_PAR not assigned to an exact location on the device
    Info (169086): Pin O_DEV0BAR4SEL not assigned to an exact location on the device
    Info (169086): Pin O_DEV1BAR1SEL not assigned to an exact location on the device
Info (332104): Reading SDC File: 'pci_com_lpt_usb_eth.out.sdc'
Warning (332174): Ignored filter at pci_com_lpt_usb_eth.out.sdc(103): altera_reserved_tck could not be matched with a clock
Warning (332060): Node: com_controller:b2v_inst|CTS_in[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|fifo_rx_raddr[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|frame_err was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|par_err was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|IER_COM1[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: com_controller:b2v_inst|fifo_tx_raddr[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: b2v_inst5|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   30.000        I_CLK
    Info (332111):   20.000    I_CLK_DEV
Info (176353): Automatically promoted node alt_pll:b2v_inst5|altpll:altpll_component|alt_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node I_CLK~input (placed in PIN 10 (DIFFIO_L4p, DQS0L/CQ1L,DPCLK0))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node com_controller:b2v_inst|IER_COM1[1]
        Info (176357): Destination node com_controller:b2v_inst|fifo_tx_waddr[1]
        Info (176357): Destination node com_controller:b2v_inst|fifo_tx_waddr[0]
        Info (176357): Destination node com_controller:b2v_inst|fifo_tx_waddr[3]
        Info (176357): Destination node com_controller:b2v_inst|fifo_tx_waddr[2]
        Info (176357): Destination node com_controller:b2v_inst|fifo_rx_raddr[2]
        Info (176357): Destination node com_controller:b2v_inst|fifo_rx_raddr[1]
        Info (176357): Destination node com_controller:b2v_inst|fifo_rx_raddr[0]
        Info (176357): Destination node com_controller:b2v_inst|fifo_rx_raddr[3]
Info (176353): Automatically promoted node com_controller:b2v_inst|always27~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 2.5V VCCIO, 1 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 12 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 1.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/altera/13.0/pci_com_lpt_usb_eth/output_files/pci_com_lpt_usb_eth.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 623 megabytes
    Info: Processing ended: Mon Oct 29 18:51:43 2018
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0/pci_com_lpt_usb_eth/output_files/pci_com_lpt_usb_eth.fit.smsg.


