/**
 * @file ll_gpio_afio.h
 * @author PD
 * @brief Define the public options and interfaces for SN34F7 AFIO Information.
 *
 *          Table as below show the peripheral AFIO information
 *          ————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *          peripheral  |   pin name            |   PA0     |   PA1     |   PA2     |   PA3     |   PA4     |   PA5     |   PA6     |   PA7     |   PA8     |   PA9     |   PA10    |   PA11   |
 *          ————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   URXD0 / IRDA_RXDL0  |   P0.11   |   P2.0    |   P3.2    |   P1.0    |
 *            UART0     |   UTXD0 / IRDA_TXD0   |   P0.10   |   P2.1    |   P3.1    |   P1.8    |
 *                      |   UCTS0               |   P3.3    |
 *                      |   URTS0               |   P3.4    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   URXD1 / IRDA_RXDL1  |   P1.8    |   P2.3    |   ----    |   P3.4    |   P2.8    |
 *            UART1     |   UTXD1 / IRDA_TXD1   |   P1.9    |   P2.2    |   ----    |   P3.6    |   P3.0    |
 *                      |   UCTS1               |   P2.0    |
 *                      |   URTS1               |   P2.1    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   URXD2 / IRDA_RXDL2  |   P0.2    |   P1.3    |   P2.15   |   P1.6    |   P0.1    |
 *            UART2     |   UTXD2 / IRDA_TXD2   |   P0.1    |   P1.4    |   P2.14   |   P1.7    |   ----    |
 *                      |   UCTS2               |   P1.13   |   P2.6    |   ----
 *                      |   URTS2               |   P1.11   |   P1.14   |   P2.9
 *          —————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   URXD3 / IRDA_RXDL3  |   P3.13   |   P1.6    |   P2.1    |   P1.9    |
 *            UART3     |   UTXD3 / IRDA_TXD3   |   P3.12   |   P1.7    |   P2.0    |   ----    |   P2.1    |
 *                      |   UCTS3               |   P0.11   |
 *                      |   URTS3               |   P1.8    |
 *          —————————————————————————————————————————————————————————————————————————————————————
 *                      |   URXD4 /IRDA_RXDL4   |   P1.1    |   P1.2    |   P1.4    |   P1.11   |
 *            UART4     |   UTXD4 /IRDA_TXD4    |   P0.10   |   P1.0    |   P1.5    |   P1.10   |
 *          —————————————————————————————————————————————————————————————————————————————————————
 *                      |   URXD5 / IRDA_RXDL5  |   P0.14   |   P2.5    |   P2.11   |   P3.4    |
 *            UART5     |   UTXD5 / IRDA_TXD5   |   P0.15   |   P2.4    |   P2.10   |   P3.3    |
 *          —————————————————————————————————————————————————————————————————————————————————————
 *                      |   SCK0                |   P0.0    |   P2.5    |   P1.0    |   P3.0    |
 *            SPI0      |   SEL0                |   P0.1    |   P2.4    |   P1.8    |   P1.7    |
 *                      |   MISO0               |   P0.2    |   P2.6    |   P1.1    |   P3.1    |
 *                      |   MOSI0               |   ----    |   P2.7    |   P1.2    |   P3.2    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   SCK1                |   P1.13   |   P1.8    |   P0.1    |   P0.12   |   P0.14    |  P2.9    |   P3.1    |
 *            SPI1      |   SEL1                |   P1.12   |   P1.9    |   P1.5    |   P0.13   |   P3.3     |  ----    |   ----    |
 *                      |   MISO1               |   P1.14   |   P1.10   |   P2.12   |   ----    |   P3.4     |  ----    |   ----    |
 *                      |   MOSI1               |   P1.15   |   P1.11   |   P2.13   |   ----    |   P2.11    |  P3.2    |   ----    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   SCK2                |   P1.0    |   P1.7    |   P1.12   |   ----    |   ----     |  ----    |
 *            SPI2      |   SEL2                |   P2.4    |   P1.8    |   ----    |   ----    |   ----     |  ----    |
 *                      |   MISO2               |   P1.1    |   P1.6    |   P3.5    |   ----    |   ----     |  ----    |
 *                      |   MOSI2               |   P1.2    |   P1.10   |   P3.6    |   P2.8    |   P2.11    |  P0.0    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   SCL0                |   ----    |   P1.4    |   P0.10   |   P1.1    |   P0.15    |  P3.1    |   P3.13   |
 *            I2C0      |   SDA0                |   ----    |   P1.5    |   P0.11   |   P1.2    |   P0.14    |  P3.2    |   P3.12   |
 *          ————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————-
 *                      |   SCL1                |   P1.10   |   P1.13   |   P0.1    |   P1.8    |   P1.9     |  P2.0    |   P3.3    |   P3.13   |   ----    |   ----    |   ----    |   ----    |
 *            I2C1      |   SDA1                |   P1.11   |   P1.14   |   P0.2    |   P1.9    |   ----     |  P1.0    |   P1.5    |   P1.10   |   P2.1    |   P3.4    |   P3.12   |   ----    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   SCL2                |   P3.0    |   P1.15   |   P2.10   |   P1.13   |
 *            I2C2      |   SDA2                |   P0.12   |   P1.14   |   P2.11   |   P1.1    |
 *          —————————————————————————————————————————————————————————————————————————————————————
 *                      |   BCLK0               |   P3.1    |   P2.5    |   P1.0    |
 *            I2S0      |   WS0                 |   P3.2    |   P2.4    |   P1.8    |
 *                      |   DOUT0               |   P3.3    |   P2.7    |   P1.2    |
 *                      |   DIN0                |   P3.4    |   P2.8    |   P1.3    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   BCLK1               |   P0.1    |   P1.6    |   P1.13   |   ----    |   P3.1    |   P2.9    |   P0.14   |
 *            I2S1      |   WS1                 |   P1.9    |   P1.5    |   P1.12   |   ----    |   P3.3    |   ----    |   ----    |
 *                      |   DOUT1               |   P2.13   |   P1.2    |   P1.15   |   ----    |   P3.2    |   P2.11   |   ----    |
 *                      |   DIN1                |   P1.10   |   P1.1    |   ----    |   ----    |   ----    |   ----    |   ----    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   BCLK2               |   P1.0    |   P1.7    |   P1.12   |   ----    |   ----    |   ----    |
 *            I2S2      |   WS2                 |   P2.4    |   P1.8    |   ----    |   ----    |  ----     |   ----    |
 *                      |   DOUT2               |   P0.0    |   P1.10   |   P2.8    |   P1.2    |   P2.11   |   P3.6    |
 *                      |   DIN2                |   N/A     |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   CAN_STBY0           |   P2.9    |   P1.2    |   P1.14   |   P1.9    |
 *            CAN0      |   CAN_RX0             |   P0.0    |   P1.0    |   P1.12   |   P3.3    |
 *                      |   CAN_TX0             |   P0.1    |   P1.1    |   P1.13   |   P3.4    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   CAN_STBY1           |   P2.8    |   P1.3    |   P2.0    |   P3.0    |  ----     |  ----     |
 *            CAN1      |   CAN_RX1             |   P0.2    |   P1.4    |   P2.1    |   P3.1    |  P1.2     |  P1.12    |
 *                      |   CAN_TX1             |   ----    |   P1.5    |   P2.2    |   P3.2    |  P0.10    |  P1.13    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   PWM0                |   P0.2    |   P3.0    |   P2.6    |   P1.12   |  P0.0     |  P0.15    |
 *            CT16B0    |   PWM0N               |   ----    |   P1.13   |   P2.7    |   P0.12   |  P2.5     |  ----     |
 *                      |   PWM1                |   P2.9    |   P3.1    |   P0.1    |   P2.5    |  P0.14    |  P2.12    |
 *                      |   PWM1N               |   P1.14   |   P0.0    |   P2.8    |   P2.4    |  ----     |  ----     |
 *                      |   PWM2                |   P2.7    |   P3.2    |   P0.0    |   P2.8    |  P0.13    |  ----     |
 *                      |   PWM2N               |   P1.15   |   P2.6    |   P2.9    |   P0.1    |  ----     |  ----     |
 *                      |   PWM3                |   P0.1    |   P3.3    |   ----    |   P2.14   |  P0.12    |  ----     |
 *                      |   PWM3N               |   P0.0    |   ----    |   P0.2    |   P2.15   |  ----     |  ----     |
 *                      |   BRK                 |   ----    |   P0.10   |   P1.12   |   P2.6    |  ----     |  ----     |
 *                      |   CAP0                |   P3.9    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   PWM0                |   ----    |   P1.1    |   P1.12   |   P2.0    |
 *            CT16B1    |   PWM1                |   ----    |   P1.2    |   P1.13   |   P2.4    |
 *                      |   PWM2                |   ----    |   P0.10   |   P1.14   |   P2.7    |
 *                      |   PWM3                |   ----    |   P0.11   |   P1.15   |   P2.9    |
 *                      |   CAP0                |   P3.8    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   PWM0                |   P2.0    |   P2.5    |   P1.8    |   P0.0    |   P0.10   |   P1.4    |
 *            CT16B2    |   PWM1                |   P2.1    |   P1.0    |   P1.7    |   ----    |   P0.11   |   P1.5    |
 *                      |   PWM2                |   P2.2    |   P0.1    |   P1.6    |   ----    |   P1.4    |   ----    |
 *                      |   PWM3                |   P2.3    |   P0.2    |   P1.10   |   ----    |   P0.0    |   P1.5    |
 *                      |   CAP0                |   P0.11   |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   PWM0                |   P1.14   |   P2.2    |   P2.6    |   P1.4    |   P2.14   |
 *            CT16B3    |   PWM0N               |   P1.15   |   P2.1    |   P0.10   |   P1.3    |   ----    |
 *                      |   PWM1                |   P2.3    |   P1.15   |   P1.12   |   P1.5    |   P2.15   |
 *                      |   PWM1N               |   P2.4    |   P0.11   |   P1.13   |   ----    |   ----    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   PWM0                |   P2.7    |   P1.5    |   P0.10   |   ----    |   P1.14   |   ----    |
 *            CT16B4    |   PWM0N               |   P0.11   |   P2.6    |   P1.2    |   ----    |   ----    |   ----    |
 *                      |   PWM1                |   P2.6    |   P1.4    |   P2.5    |   P1.12   |   P0.11   |   P1.15   |
 *                      |   PWM1N               |   P0.10   |   P1.3    |   P2.4    |   P1.13   |   ----    |   ----    |
 *                      |   CAP0                |   P0.13   |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   PWM0                |   P2.6    |   P0.15   |   P1.1    |   ----    |   P1.9    |   P1.12   |   P2.0    |
 *            CT16B5    |   PWM1                |   P2.7    |   P0.14   |   P1.2    |   ----    |   ----    |   P1.7    |   P2.1    |
 *                      |   PWM2                |   P2.8    |   P0.13   |   P1.0    |   ----    |   P1.6    |   P2.2    |   ----    |
 *                      |   PWM3                |   P2.9    |   P0.12   |   ----    |   ----    |   P0.2    |   P2.3    |   ----    |
 *                      |   CAP0                |   P1.15   |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————
 *                      |   PWM0                |   P0.0    |   ----    |   P1.6    |   ----    |   ----    |
 *            CT16B8    |   PWM1                |   P0.1    |   ----    |   P1.10   |   ----    |   ----    |
 *                      |   PWM2                |   P0.2    |   ----    |   P1.11   |   ----    |   P2.6    |
 *                      |   PWM3                |   ----    |   ----    |   P1.0    |   ----    |   P1.14   |
 *                      |   PWM4                |   ----    |   ----    |   P1.1    |   ----    |   P1.15   |
 *                      |   PWM5                |   ----    |   ----    |   P0.15   |   ----    |   P0.10   |
 *                      |   PWM6                |   ----    |   ----    |   P0.14   |   ----    |   P0.11   |
 *                      |   PWM7                |   ----    |   ----    |   P0.13   |   ----    |   P1.3    |
 *                      |   PWM8                |   ----    |   ----    |   P0.12   |   ----    |   P1.4    |
 *                      |   PWM9                |   ----    |   ----    |   P1.9    |   ----    |   P1.5    |
 *                      |   PWM10               |   ----    |   ----    |   P1.8    |   ----    |   P3.8    |
 *                      |   PWM11               |   ----    |   ----    |   P1.7    |   ----    |   P3.9    |
 *          —————————————————————————————————————————————————————————————————————————————————————————————————
 *            CLKOUT    |   CLKOUT              |   P3.0    |   P0.12   |   P0.10   |
 *          —————————————————————————————————————————————————————————————————————————————————————
 *                      |   AD0                 |   P0.0    |   ----    |   ----    |   ----    |
 *            LCM       |   AD1                 |   P0.1    |   ----    |   ----    |   ----    |
 *                      |   AD2                 |   P0.2    |   ----    |   ----    |   ----    |
 *                      |   AD3                 |   ----    |   P1.8    |   ----    |   ----    |
 *                      |   AD4                 |   P1.12   |   ----    |   ----    |   ----    |
 *                      |   AD5                 |   P1.13   |   ----    |   ----    |   ----    |
 *                      |   AD6                 |   P1.14   |   ----    |   ----    |   ----    |
 *                      |   AD7                 |   P1.15   |   ----    |   ----    |   ----    |
 *                      |   AD8                 |   ----    |   P3.8    |   ----    |   ----    |
 *                      |   AD9                 |   ----    |   P3.9    |   ----    |   ----    |
 *                      |   AD10                |   P2.4    |   ----    |   ----    |   ----    |
 *                      |   AD11                |   P2.5    |   ----    |   ----    |   ----    |
 *                      |   AD12                |   P2.6    |   ----    |   ----    |   ----    |
 *                      |   AD13                |   P2.7    |   ----    |   ----    |   ----    |
 *                      |   AD14                |   P2.8    |   ----    |   ----    |   ----    |
 *                      |   AD15                |   P2.9    |   ----    |   ----    |   ----    |
 *                      |   AD16                |   P2.10   |   ----    |   ----    |   ----    |
 *                      |   AD17                |   P2.11   |   ----    |   ----    |   ----    |
 *                      |   A0                  |   P3.0    |   P1.11   |   ----    |   ----    |
 *                      |   CS                  |   P0.10   |   P1.1    |   P2.2    |   ----    |
 *                      |   WE                  |   ----    |   P3.10   |   ----    |   ----    |
 *                      |   OE                  |   ----    |   P3.11   |   ----    |   ----    |
 *          —————————————————————————————————————————————————————————————————————————————————————
 *                      |   D0                  |   P0.13   |   P3.1    |   P0.0    |
 *            SDIO      |   D1                  |   P0.12   |   P3.2    |   P0.1    |
 *                      |   D2                  |   P1.7    |   P3.3    |   P0.2    |
 *                      |   D3                  |   P1.6    |   P3.4    |   P2.5    |
 *                      |   D4                  |   P1.4    |   ----    |   P2.6    |
 *                      |   D5                  |   P1.5    |   ----    |   P2.7    |
 *                      |   D6                  |   P0.15   |   ----    |   P2.8    |
 *                      |   D7                  |   P0.14   |   ----    |   P2.9    |
 *                      |   CK                  |   P1.10   |   P2.0    |   P1.12   |
 *                      |   CMD                 |   P1.11   |   P2.1    |   P1.13   |
 *          —————————————————————————————————————————————————————————————————————————
 *                      |   MII_TX_EN           |   P0.2    |
 *            ETHERNET  |   MII_TX_CLK          |   P2.13   |
 *                      |   MII_TXD0            |   P1.12   |
 *                      |   MII_TXD1            |   P1.13   |
 *                      |   MII_TXD2            |   P2.12   |
 *                      |   MII_TXD3            |   P1.4    |
 *                      |   MII_RX_ER           |   P0.1    |
 *                      |   MII_RX_CLK          |   P2.1    |
 *                      |   MII_RX_DV           |   P2.7    |
 *                      |   MII_RXD0            |   P2.14   |
 *                      |   MII_RXD1            |   P2.15   |
 *                      |   MII_RXD2            |   P2.8    |
 *                      |   MII_RXD3            |   P2.9    |
 *                      |   MII_COL             |   P2.3    |
 *                      |   MII_CRS             |   P2.0    |
 *                      |   RMII_TX_EN          |   P0.2    |
 *                      |   RMII_TXD0           |   P1.12   |
 *                      |   RMII_TXD1           |   P1.13   |
 *                      |   RMII_RX_ER          |   P3.3    |
 *                      |   RMII_RXD0           |   P2.14   |
 *                      |   RMII_RXD1           |   P2.15   |
 *                      |   RMII_REF_CLK        |   P2.1    |
 *                      |   RMII_CRS_DV         |   P2.7    |
 *                      |   MDIO                |   P2.2    |
 *                      |   MDC                 |   P2.11   |
 *                      |   TXER                |   P3.4    |
 *                      |   PHY_PDN             |   P3.9    |
 *                      |   PHY_LINKSTS         |   P3.8    |
 *          —————————————————————————————————————————————————
 *                      |   AIN0                |   P2.0    |
 *            ADC       |   AIN1                |   P2.1    |
 *                      |   AIN2                |   P2.2    |
 *                      |   AIN3                |   P2.3    |
 *                      |   AIN4                |   P2.4    |
 *                      |   AIN5                |   P2.5    |
 *                      |   AIN6                |   P2.6    |
 *                      |   AIN7                |   P2.7    |
 *                      |   AIN8                |   P2.8    |
 *                      |   AIN9                |   P2.9    |
 *                      |   AIN10               |   P2.10   |
 *                      |   AIN11               |   P2.11   |
 *                      |   AIN12               |   P2.12   |
 *                      |   AIN13               |   P2.13   |
 *                      |   AIN14               |   P2.14   |
 *                      |   AIN15               |   P2.15   |
 *          —————————————————————————————————————————————————
 * @version 1.0
 * @date 2024-10-10
 *
 * @copyright Copyright (c) 2024
 *
 */
#ifndef _LL_GPIO_AFIO_H_
#define _LL_GPIO_AFIO_H_

#ifdef __cplusplus
extern "C" {
#endif /* __cplusplus */

/* Includes ------------------------------------------------------------------*/
#include "sn34f78x_ll_def.h"
#include "ll_reg_msk.h"

/* Exported constants --------------------------------------------------------*/
/**
 * \defgroup gpio_p00_afio P0.0 of P0_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P00_GPIO       (0U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_SPI_SCK0   (1U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_SPI_MO2    (2U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_I2S_DOUT2  (3U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_TPM0_PWM2  (6U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_TPM0_PWM3N (7U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_TPM0_PWM1N (8U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_TPM2_PWM3  (9U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_TPM0_PWM0  (10U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_TPM2_PWM0  (11U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_TPM8_PWM0  (12U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_LCM_AD0    (13U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_CAN_RX0    (14U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_SPI_SI2    (16U << ALWAYSON_P0_AFIO0_IO0_Pos)
#define LL_GPIO_P00_SDIO_D0    (20U << ALWAYSON_P0_AFIO0_IO0_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p01_afio P0.1 of P0_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P01_GPIO          (0U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_UART_UTXD2    (1U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_UART_URXD2    (2U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_SPI_SEL0      (3U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_SPI_SCK1      (4U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_I2C_SCL1      (5U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_I2S_BCLK1     (6U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_TPM0_PWM1     (8U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_TPM0_PWM2N    (9U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_TPM0_PWM3     (10U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_TPM2_PWM2     (11U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_TPM8_PWM1     (12U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_LCM_AD1       (13U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_CAN_TX0       (14U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_ETH_MII_RX_ER (15U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_IRDA_TXD2     (16U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_IRDA_RXDL2    (18U << ALWAYSON_P0_AFIO0_IO1_Pos)
#define LL_GPIO_P01_SDIO_D1       (20U << ALWAYSON_P0_AFIO0_IO1_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p02_afio P0.2 of P0_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P02_GPIO           (0U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_UART_URXD2     (1U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_SPI_MI0        (2U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_I2C_SDA1       (3U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_CAN_RX1        (4U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_TPM0_PWM0      (8U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_TPM5_PWM3      (9U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_TPM0_PWM3N     (10U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_TPM2_PWM3      (11U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_TPM8_PWM2      (12U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_LCM_AD2        (13U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_ETH_RMII_TX_EN (14U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_ETH_MII_TX_EN  (15U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_SPI_SO0        (16U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_IRDA_RXDL2     (18U << ALWAYSON_P0_AFIO0_IO2_Pos)
#define LL_GPIO_P02_SDIO_D2        (20U << ALWAYSON_P0_AFIO0_IO2_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p010_afio P0.10 of P0_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P010_GPIO       (0U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_UART_UTXD0 (1U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_UART_UTXD4 (2U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_I2C_SCL0   (3U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_CAN_TX1    (4U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_TPM0_BRK   (6U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_TPM1_PWM2  (7U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_TPM2_PWM0  (8U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_TPM3_PWM0N (9U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_TPM4_PWM0  (10U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_TPM4_PWM1N (11U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_TPM8_PWM5  (12U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_LCM_CS     (14U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_CLKOUT3    (15U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_IRDA_TXD0  (16U << ALWAYSON_P0_AFIO1_IO10_Pos)
#define LL_GPIO_P010_IRDA_TXD4  (17U << ALWAYSON_P0_AFIO1_IO10_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p011_afio P0.11 of P0_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P011_GPIO       (0U << ALWAYSON_P0_AFIO1_IO11_Pos)
#define LL_GPIO_P011_UART_URXD0 (1U << ALWAYSON_P0_AFIO1_IO11_Pos)
#define LL_GPIO_P011_UART_UCTS3 (2U << ALWAYSON_P0_AFIO1_IO11_Pos)
#define LL_GPIO_P011_I2C_SDA0   (3U << ALWAYSON_P0_AFIO1_IO11_Pos)
#define LL_GPIO_P011_TPM2_CAP0  (6U << ALWAYSON_P0_AFIO1_IO11_Pos)
#define LL_GPIO_P011_TPM1_PWM3  (7U << ALWAYSON_P0_AFIO1_IO11_Pos)
#define LL_GPIO_P011_TPM2_PWM1  (8U << ALWAYSON_P0_AFIO1_IO11_Pos)
#define LL_GPIO_P011_TPM3_PWM1N (9U << ALWAYSON_P0_AFIO1_IO11_Pos)
#define LL_GPIO_P011_TPM4_PWM1  (10U << ALWAYSON_P0_AFIO1_IO11_Pos)
#define LL_GPIO_P011_TPM4_PWM0N (11U << ALWAYSON_P0_AFIO1_IO11_Pos)
#define LL_GPIO_P011_TPM8_PWM6  (12U << ALWAYSON_P0_AFIO1_IO11_Pos)
#define LL_GPIO_P011_IRDA_RXDL0 (18U << ALWAYSON_P0_AFIO1_IO11_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p012_afio P0.12 of P0_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P012_GPIO       (0U << ALWAYSON_P0_AFIO2_IO12_Pos)
#define LL_GPIO_P012_SPI_SCK1   (1U << ALWAYSON_P0_AFIO2_IO12_Pos)
#define LL_GPIO_P012_I2C_SDA2   (3U << ALWAYSON_P0_AFIO2_IO12_Pos)
#define LL_GPIO_P012_TPM0_PWM3  (7U << ALWAYSON_P0_AFIO2_IO12_Pos)
#define LL_GPIO_P012_TPM0_PWM0N (8U << ALWAYSON_P0_AFIO2_IO12_Pos)
#define LL_GPIO_P012_TPM5_PWM3  (10U << ALWAYSON_P0_AFIO2_IO12_Pos)
#define LL_GPIO_P012_TPM8_PWM8  (12U << ALWAYSON_P0_AFIO2_IO12_Pos)
#define LL_GPIO_P012_SDIO_D1    (14U << ALWAYSON_P0_AFIO2_IO12_Pos)
#define LL_GPIO_P012_CLKOUT2    (15U << ALWAYSON_P0_AFIO2_IO12_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p013_afio P0.13 of P0_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P013_GPIO      (0U << ALWAYSON_P0_AFIO2_IO13_Pos)
#define LL_GPIO_P013_SPI_SEL1  (1U << ALWAYSON_P0_AFIO2_IO13_Pos)
#define LL_GPIO_P013_TPM4_CAP0 (6U << ALWAYSON_P0_AFIO2_IO13_Pos)
#define LL_GPIO_P013_TPM0_PWM2 (7U << ALWAYSON_P0_AFIO2_IO13_Pos)
#define LL_GPIO_P013_TPM5_PWM2 (10U << ALWAYSON_P0_AFIO2_IO13_Pos)
#define LL_GPIO_P013_TPM8_PWM7 (12U << ALWAYSON_P0_AFIO2_IO13_Pos)
#define LL_GPIO_P013_SDIO_D0   (14U << ALWAYSON_P0_AFIO2_IO13_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p014_afio P0.14 of P0_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P014_GPIO       (0U << ALWAYSON_P0_AFIO2_IO14_Pos)
#define LL_GPIO_P014_UART_URXD5 (1U << ALWAYSON_P0_AFIO2_IO14_Pos)
#define LL_GPIO_P014_SPI_SCK1   (2U << ALWAYSON_P0_AFIO2_IO14_Pos)
#define LL_GPIO_P014_I2C_SDA0   (3U << ALWAYSON_P0_AFIO2_IO14_Pos)
#define LL_GPIO_P014_I2S_BCLK1  (5U << ALWAYSON_P0_AFIO2_IO14_Pos)
#define LL_GPIO_P014_TPM0_PWM1  (7U << ALWAYSON_P0_AFIO2_IO14_Pos)
#define LL_GPIO_P014_TPM5_PWM1  (10U << ALWAYSON_P0_AFIO2_IO14_Pos)
#define LL_GPIO_P014_TPM8_PWM6  (12U << ALWAYSON_P0_AFIO2_IO14_Pos)
#define LL_GPIO_P014_SDIO_D7    (14U << ALWAYSON_P0_AFIO2_IO14_Pos)
#define LL_GPIO_P014_IRDA_RXDL5 (18U << ALWAYSON_P0_AFIO2_IO14_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p015_afio P0.15 of P0_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P015_GPIO       (0U << ALWAYSON_P0_AFIO2_IO15_Pos)
#define LL_GPIO_P015_UART_UTXD5 (1U << ALWAYSON_P0_AFIO2_IO15_Pos)
#define LL_GPIO_P015_I2C_SCL0   (3U << ALWAYSON_P0_AFIO2_IO15_Pos)
#define LL_GPIO_P015_TPM0_PWM0  (7U << ALWAYSON_P0_AFIO2_IO15_Pos)
#define LL_GPIO_P015_TPM5_PWM0  (10U << ALWAYSON_P0_AFIO2_IO15_Pos)
#define LL_GPIO_P015_TPM8_PWM5  (12U << ALWAYSON_P0_AFIO2_IO15_Pos)
#define LL_GPIO_P015_SDIO_D6    (14U << ALWAYSON_P0_AFIO2_IO15_Pos)
#define LL_GPIO_P015_IRDA_TXD5  (16U << ALWAYSON_P0_AFIO2_IO15_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p10_afio P1.0 of P1_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P10_GPIO       (0U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_UART_UTXD4 (1U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_UART_URXD0 (2U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_SPI_SCK0   (3U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_SPI_SCK2   (4U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_I2C_SDA1   (5U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_I2S_BCLK0  (6U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_I2S_BCLK2  (7U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_CAN_RX0    (8U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_TPM2_PWM1  (9U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_TPM5_PWM2  (10U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_TPM8_PWM3  (12U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_SWO        (15U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_IRDA_TXD4  (16U << ALWAYSON_P1_AFIO0_IO0_Pos)
#define LL_GPIO_P10_IRDA_RXDL0 (18U << ALWAYSON_P1_AFIO0_IO0_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p11_afio P1.1 of P1_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P11_GPIO       (0U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_UART_URXD4 (1U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_SPI_MI0    (2U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_SPI_MI2    (3U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_I2C_SCL0   (4U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_I2C_SDA2   (5U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_I2S_DIN1   (7U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_CAN_TX0    (8U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_TPM1_PWM0  (9U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_TPM5_PWM0  (10U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_TPM8_PWM4  (12U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_LCM_CS     (14U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_SPI_SO0    (16U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_SPI_SO2    (17U << ALWAYSON_P1_AFIO0_IO1_Pos)
#define LL_GPIO_P11_IRDA_RXDL4 (18U << ALWAYSON_P1_AFIO0_IO1_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p12_afio P1.2 of P1_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P12_GPIO       (0U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_UART_URXD4 (1U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_SPI_MO0    (2U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_SPI_MO2    (3U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_I2C_SDA0   (4U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_I2S_DOUT0  (5U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_I2S_DOUT1  (6U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_I2S_DOUT2  (7U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_CAN_STBY0  (8U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_CAN_RX1    (9U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_TPM1_PWM1  (10U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_TPM4_PWM0N (11U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_TPM5_PWM1  (12U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_SPI_SI0    (16U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_SPI_SI2    (17U << ALWAYSON_P1_AFIO0_IO2_Pos)
#define LL_GPIO_P12_IRDA_RXDL4 (18U << ALWAYSON_P1_AFIO0_IO2_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p13_afio P1.3 of P1_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P13_GPIO       (0U << ALWAYSON_P1_AFIO0_IO3_Pos)
#define LL_GPIO_P13_UART_URXD2 (1U << ALWAYSON_P1_AFIO0_IO3_Pos)
#define LL_GPIO_P13_I2S_DIN0   (2U << ALWAYSON_P1_AFIO0_IO3_Pos)
#define LL_GPIO_P13_CAN_STBY1  (8U << ALWAYSON_P1_AFIO0_IO3_Pos)
#define LL_GPIO_P13_TPM3_PWM0N (10U << ALWAYSON_P1_AFIO0_IO3_Pos)
#define LL_GPIO_P13_TPM4_PWM1N (11U << ALWAYSON_P1_AFIO0_IO3_Pos)
#define LL_GPIO_P13_TPM8_PWM7  (12U << ALWAYSON_P1_AFIO0_IO3_Pos)
#define LL_GPIO_P13_IRDA_RXDL2 (18U << ALWAYSON_P1_AFIO0_IO3_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p14_afio P1.4 of P1_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P14_GPIO         (0U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_UART_UTXD2   (1U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_UART_URXD4   (2U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_I2C_SCL0     (3U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_CAN_RX1      (7U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_TPM2_PWM0    (8U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_TPM2_PWM2    (9U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_TPM3_PWM0    (10U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_TPM4_PWM1    (11U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_TPM8_PWM8    (12U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_SDIO_D4      (14U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_ETH_MII_TXD3 (15U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_IRDA_TXD2    (16U << ALWAYSON_P1_AFIO0_IO4_Pos)
#define LL_GPIO_P14_IRDA_RXDL4   (18U << ALWAYSON_P1_AFIO0_IO4_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p15_afio P1.5 of P1_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P15_GPIO       (0U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_UART_UTXD4 (1U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_SPI_SEL1   (2U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_I2C_SDA0   (3U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_I2C_SDA1   (4U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_I2S_WS1    (5U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_CAN_TX1    (7U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_TPM2_PWM1  (8U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_TPM2_PWM3  (9U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_TPM3_PWM1  (10U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_TPM4_PWM0  (11U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_TPM8_PWM9  (12U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_SDIO_D5    (14U << ALWAYSON_P1_AFIO0_IO5_Pos)
#define LL_GPIO_P15_IRDA_TXD4  (16U << ALWAYSON_P1_AFIO0_IO5_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p16_afio P1.6 of P1_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P16_GPIO       (0U << ALWAYSON_P1_AFIO1_IO6_Pos)
#define LL_GPIO_P16_UART_URXD2 (1U << ALWAYSON_P1_AFIO1_IO6_Pos)
#define LL_GPIO_P16_UART_URXD3 (2U << ALWAYSON_P1_AFIO1_IO6_Pos)
#define LL_GPIO_P16_SPI_MI2    (3U << ALWAYSON_P1_AFIO1_IO6_Pos)
#define LL_GPIO_P16_I2S_BCLK1  (4U << ALWAYSON_P1_AFIO1_IO6_Pos)
#define LL_GPIO_P16_TPM2_PWM2  (8U << ALWAYSON_P1_AFIO1_IO6_Pos)
#define LL_GPIO_P16_TPM5_PWM2  (9U << ALWAYSON_P1_AFIO1_IO6_Pos)
#define LL_GPIO_P16_TPM8_PWM0  (12U << ALWAYSON_P1_AFIO1_IO6_Pos)
#define LL_GPIO_P16_SDIO_D3    (14U << ALWAYSON_P1_AFIO1_IO6_Pos)
#define LL_GPIO_P16_SPI_SO2    (16U << ALWAYSON_P1_AFIO1_IO6_Pos)
#define LL_GPIO_P16_IRDA_RXDL2 (18U << ALWAYSON_P1_AFIO1_IO6_Pos)
#define LL_GPIO_P16_IRDA_RXDL3 (20U << ALWAYSON_P1_AFIO1_IO6_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p17_afio P1.7 of P1_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P17_GPIO       (0U << ALWAYSON_P1_AFIO1_IO7_Pos)
#define LL_GPIO_P17_UART_UTXD2 (1U << ALWAYSON_P1_AFIO1_IO7_Pos)
#define LL_GPIO_P17_UART_UTXD3 (2U << ALWAYSON_P1_AFIO1_IO7_Pos)
#define LL_GPIO_P17_SPI_SEL0   (3U << ALWAYSON_P1_AFIO1_IO7_Pos)
#define LL_GPIO_P17_SPI_SCK2   (4U << ALWAYSON_P1_AFIO1_IO7_Pos)
#define LL_GPIO_P17_I2S_BCLK2  (6U << ALWAYSON_P1_AFIO1_IO7_Pos)
#define LL_GPIO_P17_TPM2_PWM1  (8U << ALWAYSON_P1_AFIO1_IO7_Pos)
#define LL_GPIO_P17_TPM5_PWM1  (9U << ALWAYSON_P1_AFIO1_IO7_Pos)
#define LL_GPIO_P17_TPM8_PWM11 (12U << ALWAYSON_P1_AFIO1_IO7_Pos)
#define LL_GPIO_P17_SDIO_D2    (14U << ALWAYSON_P1_AFIO1_IO7_Pos)
#define LL_GPIO_P17_IRDA_TXD2  (16U << ALWAYSON_P1_AFIO1_IO7_Pos)
#define LL_GPIO_P17_IRDA_TXD3  (17U << ALWAYSON_P1_AFIO1_IO7_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p18_afio P1.8 of P1_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P18_GPIO       (0U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_UART_URXD1 (1U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_UART_URTS3 (2U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_UART_UTXD0 (3U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_SPI_SEL0   (4U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_SPI_SCK1   (5U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_SPI_SEL2   (6U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_I2C_SCL1   (7U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_I2S_WS0    (8U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_I2S_WS2    (9U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_TPM2_PWM0  (10U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_TPM8_PWM10 (12U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_LCM_AD3    (13U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_IRDA_TXD0  (16U << ALWAYSON_P1_AFIO1_IO8_Pos)
#define LL_GPIO_P18_IRDA_RXDL1 (18U << ALWAYSON_P1_AFIO1_IO8_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p19_afio P1.9 of P1_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P19_GPIO       (0U << ALWAYSON_P1_AFIO1_IO9_Pos)
#define LL_GPIO_P19_UART_UTXD1 (1U << ALWAYSON_P1_AFIO1_IO9_Pos)
#define LL_GPIO_P19_UART_URXD3 (2U << ALWAYSON_P1_AFIO1_IO9_Pos)
#define LL_GPIO_P19_SPI_SEL1   (3U << ALWAYSON_P1_AFIO1_IO9_Pos)
#define LL_GPIO_P19_I2C_SDA1   (4U << ALWAYSON_P1_AFIO1_IO9_Pos)
#define LL_GPIO_P19_I2C_SCL1   (5U << ALWAYSON_P1_AFIO1_IO9_Pos)
#define LL_GPIO_P19_I2S_WS1    (6U << ALWAYSON_P1_AFIO1_IO9_Pos)
#define LL_GPIO_P19_CAN_STBY0  (7U << ALWAYSON_P1_AFIO1_IO9_Pos)
#define LL_GPIO_P19_TPM5_PWM0  (9U << ALWAYSON_P1_AFIO1_IO9_Pos)
#define LL_GPIO_P19_TPM8_PWM9  (12U << ALWAYSON_P1_AFIO1_IO9_Pos)
#define LL_GPIO_P19_IRDA_TXD1  (16U << ALWAYSON_P1_AFIO1_IO9_Pos)
#define LL_GPIO_P19_IRDA_RXDL3 (18U << ALWAYSON_P1_AFIO1_IO9_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p110_afio P1.10 of P1_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P110_GPIO       (0U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_UART_UTXD4 (1U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_SPI_MI1    (2U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_SPI_MO2    (3U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_I2C_SCL1   (4U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_I2C_SDA1   (5U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_I2S_DIN1   (6U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_I2S_DOUT2  (7U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_TPM2_PWM3  (9U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_TPM8_PWM1  (12U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_SDIO_CK    (14U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_SPI_SO1    (16U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_SPI_SI2    (17U << ALWAYSON_P1_AFIO1_IO10_Pos)
#define LL_GPIO_P110_IRDA_TXD4  (18U << ALWAYSON_P1_AFIO1_IO10_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p111_afio P1.11 of P1_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P111_GPIO       (0U << ALWAYSON_P1_AFIO1_IO11_Pos)
#define LL_GPIO_P111_UART_URXD4 (1U << ALWAYSON_P1_AFIO1_IO11_Pos)
#define LL_GPIO_P111_UART_URTS2 (2U << ALWAYSON_P1_AFIO1_IO11_Pos)
#define LL_GPIO_P111_SPI_MO1    (3U << ALWAYSON_P1_AFIO1_IO11_Pos)
#define LL_GPIO_P111_I2C_SDA1   (4U << ALWAYSON_P1_AFIO1_IO11_Pos)
#define LL_GPIO_P111_TPM8_PWM2  (11U << ALWAYSON_P1_AFIO1_IO11_Pos)
#define LL_GPIO_P111_LCM_A0     (12U << ALWAYSON_P1_AFIO1_IO11_Pos)
#define LL_GPIO_P111_SDIO_CMD   (14U << ALWAYSON_P1_AFIO1_IO11_Pos)
#define LL_GPIO_P111_SPI_SI1    (16U << ALWAYSON_P1_AFIO1_IO11_Pos)
#define LL_GPIO_P111_IRDA_RXDL4 (18U << ALWAYSON_P1_AFIO1_IO11_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p112_afio P1.12 of P1_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P112_GPIO          (0U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_SPI_SEL1      (1U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_SPI_SCK2      (2U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_I2S_WS1       (3U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_I2S_BCLK2     (4U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_CAN_RX0       (5U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_CAN_RX1       (6U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_TPM0_BRK      (7U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_TPM0_PWM0     (8U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_TPM1_PWM0     (9U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_TPM3_PWM1     (10U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_TPM4_PWM1     (11U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_TPM5_PWM0     (12U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_LCM_AD4       (13U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_ETH_RMII_TXD0 (14U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_ETH_MII_TXD0  (15U << ALWAYSON_P1_AFIO2_IO12_Pos)
#define LL_GPIO_P112_SDIO_CK       (20U << ALWAYSON_P1_AFIO2_IO12_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p113_afio P1.13 of P1_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P113_GPIO          (0U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_UART_UCTS2    (1U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_SPI_SCK1      (2U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_I2C_SCL1      (3U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_I2C_SCL2      (4U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_I2S_BCLK1     (5U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_CAN_TX0       (6U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_CAN_TX1       (7U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_TPM0_PWM0N    (8U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_TPM1_PWM1     (9U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_TPM3_PWM1N    (10U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_TPM4_PWM1N    (11U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_LCM_AD5       (13U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_ETH_RMII_TXD1 (14U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_ETH_MII_TXD1  (15U << ALWAYSON_P1_AFIO2_IO13_Pos)
#define LL_GPIO_P113_SDIO_CMD      (20U << ALWAYSON_P1_AFIO2_IO13_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p114_afio P1.14 of P1_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P114_GPIO       (0U << ALWAYSON_P1_AFIO2_IO14_Pos)
#define LL_GPIO_P114_UART_URTS2 (1U << ALWAYSON_P1_AFIO2_IO14_Pos)
#define LL_GPIO_P114_SPI_MI1    (2U << ALWAYSON_P1_AFIO2_IO14_Pos)
#define LL_GPIO_P114_I2C_SDA1   (3U << ALWAYSON_P1_AFIO2_IO14_Pos)
#define LL_GPIO_P114_I2C_SDA2   (4U << ALWAYSON_P1_AFIO2_IO14_Pos)
#define LL_GPIO_P114_CAN_STBY0  (6U << ALWAYSON_P1_AFIO2_IO14_Pos)
#define LL_GPIO_P114_TPM0_PWM1N (8U << ALWAYSON_P1_AFIO2_IO14_Pos)
#define LL_GPIO_P114_TPM1_PWM2  (9U << ALWAYSON_P1_AFIO2_IO14_Pos)
#define LL_GPIO_P114_TPM3_PWM0  (10U << ALWAYSON_P1_AFIO2_IO14_Pos)
#define LL_GPIO_P114_TPM4_PWM0  (11U << ALWAYSON_P1_AFIO2_IO14_Pos)
#define LL_GPIO_P114_TPM8_PWM3  (12U << ALWAYSON_P1_AFIO2_IO14_Pos)
#define LL_GPIO_P114_LCM_AD6    (14U << ALWAYSON_P1_AFIO2_IO14_Pos)
#define LL_GPIO_P114_SPI_SO1    (16U << ALWAYSON_P1_AFIO2_IO14_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p115_afio P1.15 of P1_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P115_GPIO       (0U << ALWAYSON_P1_AFIO2_IO15_Pos)
#define LL_GPIO_P115_SPI_MO1    (2U << ALWAYSON_P1_AFIO2_IO15_Pos)
#define LL_GPIO_P115_I2S_DOUT1  (3U << ALWAYSON_P1_AFIO2_IO15_Pos)
#define LL_GPIO_P115_I2C_SCL2   (4U << ALWAYSON_P1_AFIO2_IO15_Pos)
#define LL_GPIO_P115_TPM5_CAP0  (6U << ALWAYSON_P1_AFIO2_IO15_Pos)
#define LL_GPIO_P115_TPM3_PWM1  (7U << ALWAYSON_P1_AFIO2_IO15_Pos)
#define LL_GPIO_P115_TPM0_PWM2N (8U << ALWAYSON_P1_AFIO2_IO15_Pos)
#define LL_GPIO_P115_TPM1_PWM3  (9U << ALWAYSON_P1_AFIO2_IO15_Pos)
#define LL_GPIO_P115_TPM3_PWM0N (10U << ALWAYSON_P1_AFIO2_IO15_Pos)
#define LL_GPIO_P115_TPM4_PWM1  (11U << ALWAYSON_P1_AFIO2_IO15_Pos)
#define LL_GPIO_P115_TPM8_PWM4  (12U << ALWAYSON_P1_AFIO2_IO15_Pos)
#define LL_GPIO_P115_LCM_AD7    (14U << ALWAYSON_P1_AFIO2_IO15_Pos)
#define LL_GPIO_P115_SPI_SI1    (16U << ALWAYSON_P1_AFIO2_IO15_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p20_afio P2.0 of P2_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P20_GPIO        (0U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_UART_UTXD3  (1U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_UART_URXD0  (2U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_UART_UCTS1  (3U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_I2C_SCL1    (5U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_CAN_STBY1   (6U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_TPM2_PWM0   (7U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_TPM1_PWM0   (9U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_TPM5_PWM0   (11U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_ADC0_AIN0   (12U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_SDIO_CK     (13U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_ETH_MII_CRS (14U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_IRDA_TXD3   (16U << ALWAYSON_P2_AFIO0_IO0_Pos)
#define LL_GPIO_P20_IRDA_RXDL0  (18U << ALWAYSON_P2_AFIO0_IO0_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p21_afio P2.1 of P2_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P21_GPIO             (0U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_UART_URXD3       (1U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_UART_UTXD0       (2U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_UART_UTXD3       (3U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_UART_URTS1       (4U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_I2C_SDA1         (5U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_CAN_RX1          (6U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_TPM2_PWM1        (7U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_TPM3_PWM0N       (8U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_TPM5_PWM1        (11U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_ADC0_AIN1        (12U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_SDIO_CMD         (13U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_ETH_RMII_REF_CLK (14U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_ETH_MII_RX_CLK   (15U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_IRDA_TXD0        (16U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_IRDA_TXD3        (17U << ALWAYSON_P2_AFIO0_IO1_Pos)
#define LL_GPIO_P21_IRDA_RXDL3       (18U << ALWAYSON_P2_AFIO0_IO1_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p22_afio P2.2 of P2_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P22_GPIO       (0U << ALWAYSON_P2_AFIO0_IO2_Pos)
#define LL_GPIO_P22_UART_UTXD1 (1U << ALWAYSON_P2_AFIO0_IO2_Pos)
#define LL_GPIO_P22_CAN_TX1    (6U << ALWAYSON_P2_AFIO0_IO2_Pos)
#define LL_GPIO_P22_TPM2_PWM2  (7U << ALWAYSON_P2_AFIO0_IO2_Pos)
#define LL_GPIO_P22_TPM3_PWM0  (8U << ALWAYSON_P2_AFIO0_IO2_Pos)
#define LL_GPIO_P22_TPM5_PWM2  (11U << ALWAYSON_P2_AFIO0_IO2_Pos)
#define LL_GPIO_P22_ADC0_AIN2  (12U << ALWAYSON_P2_AFIO0_IO2_Pos)
#define LL_GPIO_P22_LCM_CS     (14U << ALWAYSON_P2_AFIO0_IO2_Pos)
#define LL_GPIO_P22_ETH_MDIO   (15U << ALWAYSON_P2_AFIO0_IO2_Pos)
#define LL_GPIO_P22_IRDA_TXD1  (16U << ALWAYSON_P2_AFIO0_IO2_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p23_afio P2.3 of P2_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P23_GPIO        (0U << ALWAYSON_P2_AFIO0_IO3_Pos)
#define LL_GPIO_P23_UART_URXD1  (1U << ALWAYSON_P2_AFIO0_IO3_Pos)
#define LL_GPIO_P23_TPM2_PWM3   (7U << ALWAYSON_P2_AFIO0_IO3_Pos)
#define LL_GPIO_P23_TPM3_PWM1   (8U << ALWAYSON_P2_AFIO0_IO3_Pos)
#define LL_GPIO_P23_TPM5_PWM3   (11U << ALWAYSON_P2_AFIO0_IO3_Pos)
#define LL_GPIO_P23_ADC0_AIN3   (12U << ALWAYSON_P2_AFIO0_IO3_Pos)
#define LL_GPIO_P23_ETH_MII_COL (15U << ALWAYSON_P2_AFIO0_IO3_Pos)
#define LL_GPIO_P23_IRDA_RXDL1  (18U << ALWAYSON_P2_AFIO0_IO3_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p24_afio P2.4 of P2_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P24_GPIO       (0U << ALWAYSON_P2_AFIO0_IO4_Pos)
#define LL_GPIO_P24_UART_UTXD5 (1U << ALWAYSON_P2_AFIO0_IO4_Pos)
#define LL_GPIO_P24_SPI_SEL0   (2U << ALWAYSON_P2_AFIO0_IO4_Pos)
#define LL_GPIO_P24_SPI_SEL2   (3U << ALWAYSON_P2_AFIO0_IO4_Pos)
#define LL_GPIO_P24_I2S_WS0    (4U << ALWAYSON_P2_AFIO0_IO4_Pos)
#define LL_GPIO_P24_I2S_WS2    (5U << ALWAYSON_P2_AFIO0_IO4_Pos)
#define LL_GPIO_P24_TPM0_PWM1N (6U << ALWAYSON_P2_AFIO0_IO4_Pos)
#define LL_GPIO_P24_TPM1_PWM1  (7U << ALWAYSON_P2_AFIO0_IO4_Pos)
#define LL_GPIO_P24_TPM3_PWM1N (8U << ALWAYSON_P2_AFIO0_IO4_Pos)
#define LL_GPIO_P24_TPM4_PWM1N (9U << ALWAYSON_P2_AFIO0_IO4_Pos)
#define LL_GPIO_P24_ADC0_AIN4  (12U << ALWAYSON_P2_AFIO0_IO4_Pos)
#define LL_GPIO_P24_LCM_AD10   (14U << ALWAYSON_P2_AFIO0_IO4_Pos)
#define LL_GPIO_P24_IRDA_TXD5  (16U << ALWAYSON_P2_AFIO0_IO4_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p25_afio P2.5 of P2_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P25_GPIO       (0U << ALWAYSON_P2_AFIO0_IO5_Pos)
#define LL_GPIO_P25_UART_URXD5 (1U << ALWAYSON_P2_AFIO0_IO5_Pos)
#define LL_GPIO_P25_SPI_SCK0   (2U << ALWAYSON_P2_AFIO0_IO5_Pos)
#define LL_GPIO_P25_I2S_BCLK0  (3U << ALWAYSON_P2_AFIO0_IO5_Pos)
#define LL_GPIO_P25_TPM0_PWM1  (6U << ALWAYSON_P2_AFIO0_IO5_Pos)
#define LL_GPIO_P25_TPM0_PWM0N (7U << ALWAYSON_P2_AFIO0_IO5_Pos)
#define LL_GPIO_P25_TPM2_PWM0  (8U << ALWAYSON_P2_AFIO0_IO5_Pos)
#define LL_GPIO_P25_TPM4_PWM1  (9U << ALWAYSON_P2_AFIO0_IO5_Pos)
#define LL_GPIO_P25_ADC0_AIN5  (12U << ALWAYSON_P2_AFIO0_IO5_Pos)
#define LL_GPIO_P25_LCM_AD11   (13U << ALWAYSON_P2_AFIO0_IO5_Pos)
#define LL_GPIO_P25_IRDA_RXDL5 (18U << ALWAYSON_P2_AFIO0_IO5_Pos)
#define LL_GPIO_P25_SDIO_D3    (20U << ALWAYSON_P2_AFIO0_IO5_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p26_afio P2.6 of P2_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P26_GPIO       (0U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_UART_UCTS2 (1U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_SPI_MI0    (2U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_TPM8_PWM2  (5U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_TPM0_PWM0  (6U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_TPM0_PWM2N (7U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_TPM3_PWM0  (8U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_TPM4_PWM0N (9U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_TPM4_PWM1  (10U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_TPM5_PWM0  (11U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_ADC0_AIN6  (12U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_LCM_AD12   (13U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_TPM0_BRK   (15U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_SPI_SO0    (16U << ALWAYSON_P2_AFIO1_IO6_Pos)
#define LL_GPIO_P26_SDIO_D4    (20U << ALWAYSON_P2_AFIO1_IO6_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p27_afio P2.7 of P2_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P27_GPIO            (0U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_SPI_MO0         (1U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_I2S_DOUT0       (2U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_TPM0_PWM0N      (6U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_TPM0_PWM2       (7U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_TPM1_PWM2       (8U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_TPM4_PWM0       (9U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_TPM5_PWM1       (11U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_ADC0_AIN7       (12U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_LCM_AD13        (13U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_ETH_MII_RX_DV   (14U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_ETH_RMII_CRS_DV (15U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_SPI_SI0         (16U << ALWAYSON_P2_AFIO1_IO7_Pos)
#define LL_GPIO_P27_SDIO_D5         (20U << ALWAYSON_P2_AFIO1_IO7_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p28_afio P2.8 of P2_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P28_GPIO         (0U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_UART_URXD1   (1U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_SPI_MO2      (2U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_I2S_DIN0     (3U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_I2S_DOUT2    (5U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_TPM0_PWM1N   (7U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_TPM0_PWM2    (8U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_TPM5_PWM2    (11U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_ADC0_AIN8    (12U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_LCM_AD14     (13U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_CAN_STBY1    (14U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_ETH_MII_RXD2 (15U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_SPI_SI2      (16U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_IRDA_RXDL1   (18U << ALWAYSON_P2_AFIO1_IO8_Pos)
#define LL_GPIO_P28_SDIO_D6      (20U << ALWAYSON_P2_AFIO1_IO8_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p29_afio P2.9 of P2_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P29_GPIO         (0U << ALWAYSON_P2_AFIO1_IO9_Pos)
#define LL_GPIO_P29_UART_URTS2   (1U << ALWAYSON_P2_AFIO1_IO9_Pos)
#define LL_GPIO_P29_SPI_SCK1     (2U << ALWAYSON_P2_AFIO1_IO9_Pos)
#define LL_GPIO_P29_I2S_BCLK1    (3U << ALWAYSON_P2_AFIO1_IO9_Pos)
#define LL_GPIO_P29_TPM1_PWM3    (6U << ALWAYSON_P2_AFIO1_IO9_Pos)
#define LL_GPIO_P29_TPM0_PWM1    (7U << ALWAYSON_P2_AFIO1_IO9_Pos)
#define LL_GPIO_P29_TPM0_PWM2N   (8U << ALWAYSON_P2_AFIO1_IO9_Pos)
#define LL_GPIO_P29_TPM5_PWM3    (11U << ALWAYSON_P2_AFIO1_IO9_Pos)
#define LL_GPIO_P29_ADC0_AIN9    (12U << ALWAYSON_P2_AFIO1_IO9_Pos)
#define LL_GPIO_P29_LCM_AD15     (13U << ALWAYSON_P2_AFIO1_IO9_Pos)
#define LL_GPIO_P29_CAN_STBY0    (14U << ALWAYSON_P2_AFIO1_IO9_Pos)
#define LL_GPIO_P29_ETH_MII_RXD3 (15U << ALWAYSON_P2_AFIO1_IO9_Pos)
#define LL_GPIO_P29_SDIO_D7      (20U << ALWAYSON_P2_AFIO1_IO9_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p210_afio P2.10 of P2_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P210_GPIO       (0U << ALWAYSON_P2_AFIO1_IO10_Pos)
#define LL_GPIO_P210_UART_UTXD5 (1U << ALWAYSON_P2_AFIO1_IO10_Pos)
#define LL_GPIO_P210_I2C_SCL2   (2U << ALWAYSON_P2_AFIO1_IO10_Pos)
#define LL_GPIO_P210_ADC0_AIN10 (12U << ALWAYSON_P2_AFIO1_IO10_Pos)
#define LL_GPIO_P210_LCM_AD16   (13U << ALWAYSON_P2_AFIO1_IO10_Pos)
#define LL_GPIO_P210_IRDA_TXD5  (16U << ALWAYSON_P2_AFIO1_IO10_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p211_afio P2.11 of P2_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P211_GPIO       (0U << ALWAYSON_P2_AFIO1_IO11_Pos)
#define LL_GPIO_P211_UART_URXD5 (1U << ALWAYSON_P2_AFIO1_IO11_Pos)
#define LL_GPIO_P211_SPI_MO2    (2U << ALWAYSON_P2_AFIO1_IO11_Pos)
#define LL_GPIO_P211_SPI_MO1    (3U << ALWAYSON_P2_AFIO1_IO11_Pos)
#define LL_GPIO_P211_I2C_SDA2   (4U << ALWAYSON_P2_AFIO1_IO11_Pos)
#define LL_GPIO_P211_I2S_DOUT2  (5U << ALWAYSON_P2_AFIO1_IO11_Pos)
#define LL_GPIO_P211_I2S_DOUT1  (6U << ALWAYSON_P2_AFIO1_IO11_Pos)
#define LL_GPIO_P211_ADC0_AIN11 (12U << ALWAYSON_P2_AFIO1_IO11_Pos)
#define LL_GPIO_P211_LCM_AD17   (13U << ALWAYSON_P2_AFIO1_IO11_Pos)
#define LL_GPIO_P211_ETH_MDC    (15U << ALWAYSON_P2_AFIO1_IO11_Pos)
#define LL_GPIO_P211_SPI_SI2    (16U << ALWAYSON_P2_AFIO1_IO11_Pos)
#define LL_GPIO_P211_SPI_SI1    (17U << ALWAYSON_P2_AFIO1_IO11_Pos)
#define LL_GPIO_P211_IRDA_RXDL5 (18U << ALWAYSON_P2_AFIO1_IO11_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p212_afio P2.12 of P2_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P212_GPIO         (0U << ALWAYSON_P2_AFIO2_IO12_Pos)
#define LL_GPIO_P212_SPI_MI1      (1U << ALWAYSON_P2_AFIO2_IO12_Pos)
#define LL_GPIO_P212_TPM0_PWM1    (8U << ALWAYSON_P2_AFIO2_IO12_Pos)
#define LL_GPIO_P212_ADC0_AIN12   (12U << ALWAYSON_P2_AFIO2_IO12_Pos)
#define LL_GPIO_P212_ETH_MII_TXD2 (15U << ALWAYSON_P2_AFIO2_IO12_Pos)
#define LL_GPIO_P212_SPI_SO1      (16U << ALWAYSON_P2_AFIO2_IO12_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p213_afio P2.13 of P2_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P213_GPIO           (0U << ALWAYSON_P2_AFIO2_IO13_Pos)
#define LL_GPIO_P213_SPI_MO1        (1U << ALWAYSON_P2_AFIO2_IO13_Pos)
#define LL_GPIO_P213_I2S_DOUT1      (2U << ALWAYSON_P2_AFIO2_IO13_Pos)
#define LL_GPIO_P213_ADC0_AIN13     (12U << ALWAYSON_P2_AFIO2_IO13_Pos)
#define LL_GPIO_P213_ETH_MII_TX_CLK (15U << ALWAYSON_P2_AFIO2_IO13_Pos)
#define LL_GPIO_P213_SPI_SI1        (16U << ALWAYSON_P2_AFIO2_IO13_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p214_afio P2.14 of P2_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P214_GPIO          (0U << ALWAYSON_P2_AFIO2_IO14_Pos)
#define LL_GPIO_P214_UART_UTXD2    (1U << ALWAYSON_P2_AFIO2_IO14_Pos)
#define LL_GPIO_P214_TPM0_PWM3     (8U << ALWAYSON_P2_AFIO2_IO14_Pos)
#define LL_GPIO_P214_TPM3_PWM0     (9U << ALWAYSON_P2_AFIO2_IO14_Pos)
#define LL_GPIO_P214_ADC0_AIN14    (12U << ALWAYSON_P2_AFIO2_IO14_Pos)
#define LL_GPIO_P214_ETH_RMII_RXD0 (14U << ALWAYSON_P2_AFIO2_IO14_Pos)
#define LL_GPIO_P214_ETH_MII_RXD0  (15U << ALWAYSON_P2_AFIO2_IO14_Pos)
#define LL_GPIO_P214_IRDA_TXD2     (16U << ALWAYSON_P2_AFIO2_IO14_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p215_afio P2.15 of P2_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P215_GPIO          (0U << ALWAYSON_P2_AFIO2_IO15_Pos)
#define LL_GPIO_P215_UART_URXD2    (1U << ALWAYSON_P2_AFIO2_IO15_Pos)
#define LL_GPIO_P215_TPM0_PWM3N    (8U << ALWAYSON_P2_AFIO2_IO15_Pos)
#define LL_GPIO_P215_TPM3_PWM1     (9U << ALWAYSON_P2_AFIO2_IO15_Pos)
#define LL_GPIO_P215_ADC0_AIN15    (12U << ALWAYSON_P2_AFIO2_IO15_Pos)
#define LL_GPIO_P215_ETH_RMII_RXD1 (14U << ALWAYSON_P2_AFIO2_IO15_Pos)
#define LL_GPIO_P215_ETH_MII_RXD1  (15U << ALWAYSON_P2_AFIO2_IO15_Pos)
#define LL_GPIO_P215_IRDA_RXDL2    (18U << ALWAYSON_P2_AFIO2_IO15_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p30_afio P3.0 of P3_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P30_GPIO       (0U << ALWAYSON_P3_AFIO0_IO0_Pos)
#define LL_GPIO_P30_UART_UTXD1 (1U << ALWAYSON_P3_AFIO0_IO0_Pos)
#define LL_GPIO_P30_SPI_SCK0   (2U << ALWAYSON_P3_AFIO0_IO0_Pos)
#define LL_GPIO_P30_I2C_SCL2   (3U << ALWAYSON_P3_AFIO0_IO0_Pos)
#define LL_GPIO_P30_CAN_STBY1  (7U << ALWAYSON_P3_AFIO0_IO0_Pos)
#define LL_GPIO_P30_TPM0_PWM0  (8U << ALWAYSON_P3_AFIO0_IO0_Pos)
#define LL_GPIO_P30_LCM_A0     (13U << ALWAYSON_P3_AFIO0_IO0_Pos)
#define LL_GPIO_P30_CLKOUT1    (15U << ALWAYSON_P3_AFIO0_IO0_Pos)
#define LL_GPIO_P30_IRDA_TXD1  (16U << ALWAYSON_P3_AFIO0_IO0_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p31_afio P3.1 of P3_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P31_GPIO       (0U << ALWAYSON_P3_AFIO0_IO1_Pos)
#define LL_GPIO_P31_UART_UTXD0 (1U << ALWAYSON_P3_AFIO0_IO1_Pos)
#define LL_GPIO_P31_SPI_MI0    (2U << ALWAYSON_P3_AFIO0_IO1_Pos)
#define LL_GPIO_P31_SPI_SCK1   (3U << ALWAYSON_P3_AFIO0_IO1_Pos)
#define LL_GPIO_P31_I2C_SCL0   (4U << ALWAYSON_P3_AFIO0_IO1_Pos)
#define LL_GPIO_P31_I2S_BCLK0  (5U << ALWAYSON_P3_AFIO0_IO1_Pos)
#define LL_GPIO_P31_I2S_BCLK1  (6U << ALWAYSON_P3_AFIO0_IO1_Pos)
#define LL_GPIO_P31_CAN_RX1    (7U << ALWAYSON_P3_AFIO0_IO1_Pos)
#define LL_GPIO_P31_TPM0_PWM1  (8U << ALWAYSON_P3_AFIO0_IO1_Pos)
#define LL_GPIO_P31_SDIO_D0    (13U << ALWAYSON_P3_AFIO0_IO1_Pos)
#define LL_GPIO_P31_SPI_SO0    (16U << ALWAYSON_P3_AFIO0_IO1_Pos)
#define LL_GPIO_P31_IRDA_TXD0  (17U << ALWAYSON_P3_AFIO0_IO1_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p32_afio P3.2 of P3_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P32_GPIO       (0U << ALWAYSON_P3_AFIO0_IO2_Pos)
#define LL_GPIO_P32_UART_URXD0 (1U << ALWAYSON_P3_AFIO0_IO2_Pos)
#define LL_GPIO_P32_SPI_MO0    (2U << ALWAYSON_P3_AFIO0_IO2_Pos)
#define LL_GPIO_P32_SPI_MO1    (3U << ALWAYSON_P3_AFIO0_IO2_Pos)
#define LL_GPIO_P32_I2C_SDA0   (4U << ALWAYSON_P3_AFIO0_IO2_Pos)
#define LL_GPIO_P32_I2S_WS0    (5U << ALWAYSON_P3_AFIO0_IO2_Pos)
#define LL_GPIO_P32_I2S_DOUT1  (6U << ALWAYSON_P3_AFIO0_IO2_Pos)
#define LL_GPIO_P32_CAN_TX1    (7U << ALWAYSON_P3_AFIO0_IO2_Pos)
#define LL_GPIO_P32_TPM0_PWM2  (8U << ALWAYSON_P3_AFIO0_IO2_Pos)
#define LL_GPIO_P32_SDIO_D1    (13U << ALWAYSON_P3_AFIO0_IO2_Pos)
#define LL_GPIO_P32_SPI_SI0    (16U << ALWAYSON_P3_AFIO0_IO2_Pos)
#define LL_GPIO_P32_SPI_SI1    (17U << ALWAYSON_P3_AFIO0_IO2_Pos)
#define LL_GPIO_P32_IRDA_RXDL0 (18U << ALWAYSON_P3_AFIO0_IO2_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p33_afio P3.3 of P3_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P33_GPIO           (0U << ALWAYSON_P3_AFIO0_IO3_Pos)
#define LL_GPIO_P33_UART_UCTS0     (1U << ALWAYSON_P3_AFIO0_IO3_Pos)
#define LL_GPIO_P33_UART_UTXD5     (2U << ALWAYSON_P3_AFIO0_IO3_Pos)
#define LL_GPIO_P33_SPI_SEL1       (3U << ALWAYSON_P3_AFIO0_IO3_Pos)
#define LL_GPIO_P33_I2C_SCL1       (4U << ALWAYSON_P3_AFIO0_IO3_Pos)
#define LL_GPIO_P33_I2S_DOUT0      (5U << ALWAYSON_P3_AFIO0_IO3_Pos)
#define LL_GPIO_P33_I2S_WS1        (6U << ALWAYSON_P3_AFIO0_IO3_Pos)
#define LL_GPIO_P33_CAN_RX0        (7U << ALWAYSON_P3_AFIO0_IO3_Pos)
#define LL_GPIO_P33_TPM0_PWM3      (8U << ALWAYSON_P3_AFIO0_IO3_Pos)
#define LL_GPIO_P33_SDIO_D2        (13U << ALWAYSON_P3_AFIO0_IO3_Pos)
#define LL_GPIO_P33_ETH_RMII_RX_ER (15U << ALWAYSON_P3_AFIO0_IO3_Pos)
#define LL_GPIO_P33_IRDA_TXD5      (16U << ALWAYSON_P3_AFIO0_IO3_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p34_afio P3.4 of P3_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P34_GPIO       (0U << ALWAYSON_P3_AFIO0_IO4_Pos)
#define LL_GPIO_P34_UART_URXD1 (1U << ALWAYSON_P3_AFIO0_IO4_Pos)
#define LL_GPIO_P34_UART_URXD5 (2U << ALWAYSON_P3_AFIO0_IO4_Pos)
#define LL_GPIO_P34_UART_URTS0 (3U << ALWAYSON_P3_AFIO0_IO4_Pos)
#define LL_GPIO_P34_SPI_MI1    (4U << ALWAYSON_P3_AFIO0_IO4_Pos)
#define LL_GPIO_P34_I2C_SDA1   (5U << ALWAYSON_P3_AFIO0_IO4_Pos)
#define LL_GPIO_P34_I2S_DIN0   (6U << ALWAYSON_P3_AFIO0_IO4_Pos)
#define LL_GPIO_P34_CAN_TX0    (7U << ALWAYSON_P3_AFIO0_IO4_Pos)
#define LL_GPIO_P34_SDIO_D3    (13U << ALWAYSON_P3_AFIO0_IO4_Pos)
#define LL_GPIO_P34_ETH_TXER   (15U << ALWAYSON_P3_AFIO0_IO4_Pos)
#define LL_GPIO_P34_SPI_SO1    (16U << ALWAYSON_P3_AFIO0_IO4_Pos)
#define LL_GPIO_P34_IRDA_RXDL1 (18U << ALWAYSON_P3_AFIO0_IO4_Pos)
#define LL_GPIO_P34_IRDA_RXDL5 (20U << ALWAYSON_P3_AFIO0_IO4_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p35_afio P3.5 of P3_AFIO0
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P35_SWDIO   (0U << ALWAYSON_P3_AFIO0_IO5_Pos)
#define LL_GPIO_P35_GPIO    (1U << ALWAYSON_P3_AFIO0_IO5_Pos)
#define LL_GPIO_P35_SPI_MI2 (2U << ALWAYSON_P3_AFIO0_IO5_Pos)
#define LL_GPIO_P35_SPI_SO2 (16U << ALWAYSON_P3_AFIO0_IO5_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p36_afio P3.6 of P3_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P36_SWCLK      (0U << ALWAYSON_P3_AFIO1_IO6_Pos)
#define LL_GPIO_P36_GPIO       (1U << ALWAYSON_P3_AFIO1_IO6_Pos)
#define LL_GPIO_P36_UART_UTXD1 (2U << ALWAYSON_P3_AFIO1_IO6_Pos)
#define LL_GPIO_P36_SPI_MO2    (3U << ALWAYSON_P3_AFIO1_IO6_Pos)
#define LL_GPIO_P36_I2S_DOUT2  (4U << ALWAYSON_P3_AFIO1_IO6_Pos)
#define LL_GPIO_P36_SPI_SI2    (16U << ALWAYSON_P3_AFIO1_IO6_Pos)
#define LL_GPIO_P36_IRDA_TXD1  (17U << ALWAYSON_P3_AFIO1_IO6_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p37_afio P3.7 of P3_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P37_GPIO           (0U << ALWAYSON_P3_AFIO1_IO7_Pos)
#define LL_GPIO_P37_EXTERNAL_RESET (1U << ALWAYSON_P3_AFIO1_IO7_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p38_afio P3.8 of P3_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P38_GPIO            (0U << ALWAYSON_P3_AFIO1_IO8_Pos)
#define LL_GPIO_P38_TPM1_CAP0       (6U << ALWAYSON_P3_AFIO1_IO8_Pos)
#define LL_GPIO_P38_TPM8_PWM10      (12U << ALWAYSON_P3_AFIO1_IO8_Pos)
#define LL_GPIO_P38_LCM_AD8         (14U << ALWAYSON_P3_AFIO1_IO8_Pos)
#define LL_GPIO_P38_ETH_PHY_LINKSTS (15U << ALWAYSON_P3_AFIO1_IO8_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p39_afio P3.9 of P3_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P39_GPIO        (0U << ALWAYSON_P3_AFIO1_IO9_Pos)
#define LL_GPIO_P39_TPM0_CAP0   (6U << ALWAYSON_P3_AFIO1_IO9_Pos)
#define LL_GPIO_P39_TPM8_PWM11  (12U << ALWAYSON_P3_AFIO1_IO9_Pos)
#define LL_GPIO_P39_LCM_AD9     (14U << ALWAYSON_P3_AFIO1_IO9_Pos)
#define LL_GPIO_P39_ETH_PHY_PDN (15U << ALWAYSON_P3_AFIO1_IO9_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p310_afio P3.10 of P3_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P310_GPIO   (0U << ALWAYSON_P3_AFIO1_IO10_Pos)
#define LL_GPIO_P310_LXIN   (1U << ALWAYSON_P3_AFIO1_IO10_Pos)
#define LL_GPIO_P310_LCM_WE (13U << ALWAYSON_P3_AFIO1_IO10_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p311_afio P3.11 of P3_AFIO1
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P311_GPIO   (0U << ALWAYSON_P3_AFIO1_IO11_Pos)
#define LL_GPIO_P311_LXOUT  (1U << ALWAYSON_P3_AFIO1_IO11_Pos)
#define LL_GPIO_P311_LCM_OE (13U << ALWAYSON_P3_AFIO1_IO11_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p312_afio P3.12 of P3_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P312_GPIO       (0U << ALWAYSON_P3_AFIO2_IO12_Pos)
#define LL_GPIO_P312_XIN        (1U << ALWAYSON_P3_AFIO2_IO12_Pos)
#define LL_GPIO_P312_UART_UTXD3 (2U << ALWAYSON_P3_AFIO2_IO12_Pos)
#define LL_GPIO_P312_I2C_SDA0   (3U << ALWAYSON_P3_AFIO2_IO12_Pos)
#define LL_GPIO_P312_I2C_SDA1   (4U << ALWAYSON_P3_AFIO2_IO12_Pos)
#define LL_GPIO_P312_IRDA_TXD3  (16U << ALWAYSON_P3_AFIO2_IO12_Pos)
/**
 * @}
 */

/**
 * \defgroup gpio_p313_afio P3.13 of P3_AFIO2
 * \ingroup gpio_afio
 * @{
 */
#define LL_GPIO_P313_GPIO       (0U << ALWAYSON_P3_AFIO2_IO13_Pos)
#define LL_GPIO_P313_XOUT       (1U << ALWAYSON_P3_AFIO2_IO13_Pos)
#define LL_GPIO_P313_UART_URXD3 (2U << ALWAYSON_P3_AFIO2_IO13_Pos)
#define LL_GPIO_P313_I2C_SCL0   (3U << ALWAYSON_P3_AFIO2_IO13_Pos)
#define LL_GPIO_P313_I2C_SCL1   (4U << ALWAYSON_P3_AFIO2_IO13_Pos)
#define LL_GPIO_P313_IRDA_RXDL3 (18U << ALWAYSON_P3_AFIO2_IO13_Pos)
/**
 * @}
 */

/* Exported functions --------------------------------------------------------*/
/**
 * @brief  Configure P0.0 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p00_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P00(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P0_AFIO0, ALWAYSON_P0_AFIO0_IO0);
    LL_REG_SBIT(SN_ALWAYSON->P0_AFIO0, (afio & ALWAYSON_P0_AFIO0_IO0));
}

/**
 * @brief  Return P0.0 alternate function.
 * @retval Returned value can be one of @ref gpio_p00_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P00(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P0_AFIO0, ALWAYSON_P0_AFIO0_IO0) >> ALWAYSON_P0_AFIO0_IO0_Pos);
}

/**
 * @brief  Configure P0.1 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p01_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P01(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P0_AFIO0, ALWAYSON_P0_AFIO0_IO1);
    LL_REG_SBIT(SN_ALWAYSON->P0_AFIO0, (afio & ALWAYSON_P0_AFIO0_IO1));
}

/**
 * @brief  Return P0.1 alternate function.
 * @retval Returned value can be one of @ref gpio_p01_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P01(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P0_AFIO0, ALWAYSON_P0_AFIO0_IO1) >> ALWAYSON_P0_AFIO0_IO1_Pos);
}

/**
 * @brief  Configure P0.2 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p02_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P02(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P0_AFIO0, ALWAYSON_P0_AFIO0_IO2);
    LL_REG_SBIT(SN_ALWAYSON->P0_AFIO0, (afio & ALWAYSON_P0_AFIO0_IO2));
}

/**
 * @brief  Return P0.2 alternate function.
 * @retval Returned value can be one of @ref gpio_p02_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P02(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P0_AFIO0, ALWAYSON_P0_AFIO0_IO2) >> ALWAYSON_P0_AFIO0_IO2_Pos);
}

/**
 * @brief  Configure P0.10 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p010_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P010(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P0_AFIO1, ALWAYSON_P0_AFIO1_IO10);
    LL_REG_SBIT(SN_ALWAYSON->P0_AFIO1, (afio & ALWAYSON_P0_AFIO1_IO10));
}

/**
 * @brief  Return P0.10 alternate function.
 * @retval Returned value can be one of @ref gpio_p010_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P010(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P0_AFIO1, ALWAYSON_P0_AFIO1_IO10) >> ALWAYSON_P0_AFIO1_IO10_Pos);
}

/**
 * @brief  Configure P0.11 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p011_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P011(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P0_AFIO1, ALWAYSON_P0_AFIO1_IO11);
    LL_REG_SBIT(SN_ALWAYSON->P0_AFIO1, (afio & ALWAYSON_P0_AFIO1_IO11));
}

/**
 * @brief  Return P0.11 alternate function.
 * @retval Returned value can be one of @ref gpio_p011_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P011(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P0_AFIO1, ALWAYSON_P0_AFIO1_IO11) >> ALWAYSON_P0_AFIO1_IO11_Pos);
}

/**
 * @brief  Configure P0.12 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p012_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P012(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P0_AFIO2, ALWAYSON_P0_AFIO2_IO12);
    LL_REG_SBIT(SN_ALWAYSON->P0_AFIO2, (afio & ALWAYSON_P0_AFIO2_IO12));
}

/**
 * @brief  Return P0.12 alternate function.
 * @retval Returned value can be one of @ref gpio_p012_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P012(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P0_AFIO2, ALWAYSON_P0_AFIO2_IO12) >> ALWAYSON_P0_AFIO2_IO12_Pos);
}

/**
 * @brief  Configure P0.13 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p013_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P013(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P0_AFIO2, ALWAYSON_P0_AFIO2_IO13);
    LL_REG_SBIT(SN_ALWAYSON->P0_AFIO2, (afio & ALWAYSON_P0_AFIO2_IO13));
}

/**
 * @brief  Return P0.13 alternate function.
 * @retval Returned value can be one of @ref gpio_p013_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P013(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P0_AFIO2, ALWAYSON_P0_AFIO2_IO13) >> ALWAYSON_P0_AFIO2_IO13_Pos);
}

/**
 * @brief  Configure P0.14 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p014_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P014(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P0_AFIO2, ALWAYSON_P0_AFIO2_IO14);
    LL_REG_SBIT(SN_ALWAYSON->P0_AFIO2, (afio & ALWAYSON_P0_AFIO2_IO14));
}

/**
 * @brief  Return P0.14 alternate function.
 * @retval Returned value can be one of @ref gpio_p014_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P014(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P0_AFIO2, ALWAYSON_P0_AFIO2_IO14) >> ALWAYSON_P0_AFIO2_IO14_Pos);
}

/**
 * @brief  Configure P0.15 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p015_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P015(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P0_AFIO2, ALWAYSON_P0_AFIO2_IO15);
    LL_REG_SBIT(SN_ALWAYSON->P0_AFIO2, (afio & ALWAYSON_P0_AFIO2_IO15));
}

/**
 * @brief  Return P0.15 alternate function.
 * @retval Returned value can be one of @ref gpio_p015_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P015(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P0_AFIO2, ALWAYSON_P0_AFIO2_IO15) >> ALWAYSON_P0_AFIO2_IO15_Pos);
}

/**
 * @brief  Configure P1.0 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p10_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P10(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO0, ALWAYSON_P1_AFIO0_IO0);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO0, (afio & ALWAYSON_P1_AFIO0_IO0));
}

/**
 * @brief  Return P1.0 alternate function.
 * @retval Returned value can be one of @ref gpio_p10_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P10(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO0, ALWAYSON_P1_AFIO0_IO0) >> ALWAYSON_P1_AFIO0_IO0_Pos);
}

/**
 * @brief  Configure P1.1 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p11_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P11(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO0, ALWAYSON_P1_AFIO0_IO1);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO0, (afio & ALWAYSON_P1_AFIO0_IO1));
}

/**
 * @brief  Return P1.1 alternate function.
 * @retval Returned value can be one of @ref gpio_p11_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P11(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO0, ALWAYSON_P1_AFIO0_IO1) >> ALWAYSON_P1_AFIO0_IO1_Pos);
}

/**
 * @brief  Configure P1.2 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p12_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P12(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO0, ALWAYSON_P1_AFIO0_IO2);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO0, (afio & ALWAYSON_P1_AFIO0_IO2));
}

/**
 * @brief  Return P1.2 alternate function.
 * @retval Returned value can be one of @ref gpio_p12_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P12(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO0, ALWAYSON_P1_AFIO0_IO2) >> ALWAYSON_P1_AFIO0_IO2_Pos);
}

/**
 * @brief  Configure P1.3 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p13_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P13(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO0, ALWAYSON_P1_AFIO0_IO3);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO0, (afio & ALWAYSON_P1_AFIO0_IO3));
}

/**
 * @brief  Return P1.3 alternate function.
 * @retval Returned value can be one of @ref gpio_p13_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P13(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO0, ALWAYSON_P1_AFIO0_IO3) >> ALWAYSON_P1_AFIO0_IO3_Pos);
}

/**
 * @brief  Configure P1.4 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p14_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P14(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO0, ALWAYSON_P1_AFIO0_IO4);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO0, (afio & ALWAYSON_P1_AFIO0_IO4));
}

/**
 * @brief  Return P1.4 alternate function.
 * @retval Returned value can be one of @ref gpio_p14_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P14(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO0, ALWAYSON_P1_AFIO0_IO4) >> ALWAYSON_P1_AFIO0_IO4_Pos);
}

/**
 * @brief  Configure P1.5 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p15_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P15(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO0, ALWAYSON_P1_AFIO0_IO5);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO0, (afio & ALWAYSON_P1_AFIO0_IO5));
}

/**
 * @brief  Return P1.5 alternate function.
 * @retval Returned value can be one of @ref gpio_p15_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P15(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO0, ALWAYSON_P1_AFIO0_IO5) >> ALWAYSON_P1_AFIO0_IO5_Pos);
}

/**
 * @brief  Configure P1.6 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p16_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P16(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO1, ALWAYSON_P1_AFIO1_IO6);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO1, (afio & ALWAYSON_P1_AFIO1_IO6));
}

/**
 * @brief  Return P1.6 alternate function.
 * @retval Returned value can be one of @ref gpio_p16_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P16(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO1, ALWAYSON_P1_AFIO1_IO6) >> ALWAYSON_P1_AFIO1_IO6_Pos);
}

/**
 * @brief  Configure P1.7 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p17_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P17(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO1, ALWAYSON_P1_AFIO1_IO7);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO1, (afio & ALWAYSON_P1_AFIO1_IO7));
}

/**
 * @brief  Return P1.7 alternate function.
 * @retval Returned value can be one of @ref gpio_p17_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P17(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO1, ALWAYSON_P1_AFIO1_IO7) >> ALWAYSON_P1_AFIO1_IO7_Pos);
}

/**
 * @brief  Configure P1.8 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p18_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P18(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO1, ALWAYSON_P1_AFIO1_IO8);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO1, (afio & ALWAYSON_P1_AFIO1_IO8));
}

/**
 * @brief  Return P1.8 alternate function.
 * @retval Returned value can be one of @ref gpio_p18_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P18(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO1, ALWAYSON_P1_AFIO1_IO8) >> ALWAYSON_P1_AFIO1_IO8_Pos);
}

/**
 * @brief  Configure P1.9 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p19_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P19(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO1, ALWAYSON_P1_AFIO1_IO9);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO1, (afio & ALWAYSON_P1_AFIO1_IO9));
}

/**
 * @brief  Return P1.9 alternate function.
 * @retval Returned value can be one of @ref gpio_p19_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P19(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO1, ALWAYSON_P1_AFIO1_IO9) >> ALWAYSON_P1_AFIO1_IO9_Pos);
}

/**
 * @brief  Configure P1.10 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p110_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P110(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO1, ALWAYSON_P1_AFIO1_IO10);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO1, (afio & ALWAYSON_P1_AFIO1_IO10));
}

/**
 * @brief  Return P1.10 alternate function.
 * @retval Returned value can be one of @ref gpio_p110_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P110(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO1, ALWAYSON_P1_AFIO1_IO10) >> ALWAYSON_P1_AFIO1_IO10_Pos);
}

/**
 * @brief  Configure P1.11 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p111_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P111(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO1, ALWAYSON_P1_AFIO1_IO11);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO1, (afio & ALWAYSON_P1_AFIO1_IO11));
}

/**
 * @brief  Return P1.11 alternate function.
 * @retval Returned value can be one of @ref gpio_p111_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P111(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO1, ALWAYSON_P1_AFIO1_IO11) >> ALWAYSON_P1_AFIO1_IO11_Pos);
}

/**
 * @brief  Configure P1.12 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p112_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P112(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO2, ALWAYSON_P1_AFIO2_IO12);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO2, (afio & ALWAYSON_P1_AFIO2_IO12));
}

/**
 * @brief  Return P1.12 alternate function.
 * @retval Returned value can be one of @ref gpio_p112_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P112(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO2, ALWAYSON_P1_AFIO2_IO12) >> ALWAYSON_P1_AFIO2_IO12_Pos);
}

/**
 * @brief  Configure P1.13 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p113_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P113(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO2, ALWAYSON_P1_AFIO2_IO13);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO2, (afio & ALWAYSON_P1_AFIO2_IO13));
}

/**
 * @brief  Return P1.13 alternate function.
 * @retval Returned value can be one of @ref gpio_p113_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P113(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO2, ALWAYSON_P1_AFIO2_IO13) >> ALWAYSON_P1_AFIO2_IO13_Pos);
}

/**
 * @brief  Configure P1.14 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p114_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P114(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO2, ALWAYSON_P1_AFIO2_IO14);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO2, (afio & ALWAYSON_P1_AFIO2_IO14));
}

/**
 * @brief  Return P1.14 alternate function.
 * @retval Returned value can be one of @ref gpio_p114_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P114(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO2, ALWAYSON_P1_AFIO2_IO14) >> ALWAYSON_P1_AFIO2_IO14_Pos);
}

/**
 * @brief  Configure P1.15 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p115_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P115(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P1_AFIO2, ALWAYSON_P1_AFIO2_IO15);
    LL_REG_SBIT(SN_ALWAYSON->P1_AFIO2, (afio & ALWAYSON_P1_AFIO2_IO15));
}

/**
 * @brief  Return P1.15 alternate function.
 * @retval Returned value can be one of @ref gpio_p115_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P115(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P1_AFIO2, ALWAYSON_P1_AFIO2_IO15) >> ALWAYSON_P1_AFIO2_IO15_Pos);
}

/**
 * @brief  Configure P2.0 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p20_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P20(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO0, ALWAYSON_P2_AFIO0_IO0);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO0, (afio & ALWAYSON_P2_AFIO0_IO0));
}

/**
 * @brief  Return P2.0 alternate function.
 * @retval Returned value can be one of @ref gpio_p20_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P20(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO0, ALWAYSON_P2_AFIO0_IO0) >> ALWAYSON_P2_AFIO0_IO0_Pos);
}

/**
 * @brief  Configure P2.1 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p21_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P21(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO0, ALWAYSON_P2_AFIO0_IO1);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO0, (afio & ALWAYSON_P2_AFIO0_IO1));
}

/**
 * @brief  Return P2.1 alternate function.
 * @retval Returned value can be one of @ref gpio_p21_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P21(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO0, ALWAYSON_P2_AFIO0_IO1) >> ALWAYSON_P2_AFIO0_IO1_Pos);
}

/**
 * @brief  Configure P2.2 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p22_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P22(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO0, ALWAYSON_P2_AFIO0_IO2);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO0, (afio & ALWAYSON_P2_AFIO0_IO2));
}

/**
 * @brief  Return P2.2 alternate function.
 * @retval Returned value can be one of @ref gpio_p22_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P22(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO0, ALWAYSON_P2_AFIO0_IO2) >> ALWAYSON_P2_AFIO0_IO2_Pos);
}

/**
 * @brief  Configure P2.3 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p23_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P23(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO0, ALWAYSON_P2_AFIO0_IO3);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO0, (afio & ALWAYSON_P2_AFIO0_IO3));
}

/**
 * @brief  Return P2.3 alternate function.
 * @retval Returned value can be one of @ref gpio_p23_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P23(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO0, ALWAYSON_P2_AFIO0_IO3) >> ALWAYSON_P2_AFIO0_IO3_Pos);
}

/**
 * @brief  Configure P2.4 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p24_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P24(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO0, ALWAYSON_P2_AFIO0_IO4);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO0, (afio & ALWAYSON_P2_AFIO0_IO4));
}

/**
 * @brief  Return P2.4 alternate function.
 * @retval Returned value can be one of @ref gpio_p24_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P24(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO0, ALWAYSON_P2_AFIO0_IO4) >> ALWAYSON_P2_AFIO0_IO4_Pos);
}

/**
 * @brief  Configure P2.5 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p25_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P25(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO0, ALWAYSON_P2_AFIO0_IO5);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO0, (afio & ALWAYSON_P2_AFIO0_IO5));
}

/**
 * @brief  Return P2.5 alternate function.
 * @retval Returned value can be one of @ref gpio_p25_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P25(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO0, ALWAYSON_P2_AFIO0_IO5) >> ALWAYSON_P2_AFIO0_IO5_Pos);
}

/**
 * @brief  Configure P2.6 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p26_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P26(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO1, ALWAYSON_P2_AFIO1_IO6);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO1, (afio & ALWAYSON_P2_AFIO1_IO6));
}

/**
 * @brief  Return P2.6 alternate function.
 * @retval Returned value can be one of @ref gpio_p26_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P26(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO1, ALWAYSON_P2_AFIO1_IO6) >> ALWAYSON_P2_AFIO1_IO6_Pos);
}

/**
 * @brief  Configure P2.7 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p27_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P27(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO1, ALWAYSON_P2_AFIO1_IO7);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO1, (afio & ALWAYSON_P2_AFIO1_IO7));
}

/**
 * @brief  Return P2.7 alternate function.
 * @retval Returned value can be one of @ref gpio_p27_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P27(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO1, ALWAYSON_P2_AFIO1_IO7) >> ALWAYSON_P2_AFIO1_IO7_Pos);
}

/**
 * @brief  Configure P2.8 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p28_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P28(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO1, ALWAYSON_P2_AFIO1_IO8);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO1, (afio & ALWAYSON_P2_AFIO1_IO8));
}

/**
 * @brief  Return P2.8 alternate function.
 * @retval Returned value can be one of @ref gpio_p28_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P28(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO1, ALWAYSON_P2_AFIO1_IO8) >> ALWAYSON_P2_AFIO1_IO8_Pos);
}

/**
 * @brief  Configure P2.9 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p29_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P29(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO1, ALWAYSON_P2_AFIO1_IO9);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO1, (afio & ALWAYSON_P2_AFIO1_IO9));
}

/**
 * @brief  Return P2.9 alternate function.
 * @retval Returned value can be one of @ref gpio_p29_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P29(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO1, ALWAYSON_P2_AFIO1_IO9) >> ALWAYSON_P2_AFIO1_IO9_Pos);
}

/**
 * @brief  Configure P2.10 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p210_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P210(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO1, ALWAYSON_P2_AFIO1_IO10);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO1, (afio & ALWAYSON_P2_AFIO1_IO10));
}

/**
 * @brief  Return P2.10 alternate function.
 * @retval Returned value can be one of @ref gpio_p210_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P210(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO1, ALWAYSON_P2_AFIO1_IO10) >> ALWAYSON_P2_AFIO1_IO10_Pos);
}

/**
 * @brief  Configure P2.11 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p211_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P211(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO1, ALWAYSON_P2_AFIO1_IO11);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO1, (afio & ALWAYSON_P2_AFIO1_IO11));
}

/**
 * @brief  Return P2.11 alternate function.
 * @retval Returned value can be one of @ref gpio_p211_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P211(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO1, ALWAYSON_P2_AFIO1_IO11) >> ALWAYSON_P2_AFIO1_IO11_Pos);
}

/**
 * @brief  Configure P2.12 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p212_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P212(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO2, ALWAYSON_P2_AFIO2_IO12);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO2, (afio & ALWAYSON_P2_AFIO2_IO12));
}

/**
 * @brief  Return P2.12 alternate function.
 * @retval Returned value can be one of @ref gpio_p212_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P212(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO2, ALWAYSON_P2_AFIO2_IO12) >> ALWAYSON_P2_AFIO2_IO12_Pos);
}

/**
 * @brief  Configure P2.13 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p213_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P213(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO2, ALWAYSON_P2_AFIO2_IO13);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO2, (afio & ALWAYSON_P2_AFIO2_IO13));
}

/**
 * @brief  Return P2.13 alternate function.
 * @retval Returned value can be one of @ref gpio_p213_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P213(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO2, ALWAYSON_P2_AFIO2_IO13) >> ALWAYSON_P2_AFIO2_IO13_Pos);
}

/**
 * @brief  Configure P2.14 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p214_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P214(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO2, ALWAYSON_P2_AFIO2_IO14);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO2, (afio & ALWAYSON_P2_AFIO2_IO14));
}

/**
 * @brief  Return P2.14 alternate function.
 * @retval Returned value can be one of @ref gpio_p214_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P214(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO2, ALWAYSON_P2_AFIO2_IO14) >> ALWAYSON_P2_AFIO2_IO14_Pos);
}

/**
 * @brief  Configure P2.15 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p215_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P215(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P2_AFIO2, ALWAYSON_P2_AFIO2_IO15);
    LL_REG_SBIT(SN_ALWAYSON->P2_AFIO2, (afio & ALWAYSON_P2_AFIO2_IO15));
}

/**
 * @brief  Return P2.15 alternate function.
 * @retval Returned value can be one of @ref gpio_p215_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P215(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P2_AFIO2, ALWAYSON_P2_AFIO2_IO15) >> ALWAYSON_P2_AFIO2_IO15_Pos);
}

/**
 * @brief  Configure P3.0 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p30_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P30(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO0, ALWAYSON_P3_AFIO0_IO0);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO0, (afio & ALWAYSON_P3_AFIO0_IO0));
}

/**
 * @brief  Return P3.0 alternate function.
 * @retval Returned value can be one of @ref gpio_p30_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P30(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO0, ALWAYSON_P3_AFIO0_IO0) >> ALWAYSON_P3_AFIO0_IO0_Pos);
}

/**
 * @brief  Configure P3.1 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p31_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P31(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO0, ALWAYSON_P3_AFIO0_IO1);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO0, (afio & ALWAYSON_P3_AFIO0_IO1));
}

/**
 * @brief  Return P3.1 alternate function.
 * @retval Returned value can be one of @ref gpio_p31_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P31(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO0, ALWAYSON_P3_AFIO0_IO1) >> ALWAYSON_P3_AFIO0_IO1_Pos);
}

/**
 * @brief  Configure P3.2 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p32_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P32(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO0, ALWAYSON_P3_AFIO0_IO2);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO0, (afio & ALWAYSON_P3_AFIO0_IO2));
}

/**
 * @brief  Return P3.2 alternate function.
 * @retval Returned value can be one of @ref gpio_p32_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P32(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO0, ALWAYSON_P3_AFIO0_IO2) >> ALWAYSON_P3_AFIO0_IO2_Pos);
}

/**
 * @brief  Configure P3.3 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p33_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P33(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO0, ALWAYSON_P3_AFIO0_IO3);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO0, (afio & ALWAYSON_P3_AFIO0_IO3));
}

/**
 * @brief  Return P3.3 alternate function.
 * @retval Returned value can be one of @ref gpio_p33_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P33(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO0, ALWAYSON_P3_AFIO0_IO3) >> ALWAYSON_P3_AFIO0_IO3_Pos);
}

/**
 * @brief  Configure P3.4 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p34_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P34(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO0, ALWAYSON_P3_AFIO0_IO4);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO0, (afio & ALWAYSON_P3_AFIO0_IO4));
}

/**
 * @brief  Return P3.4 alternate function.
 * @retval Returned value can be one of @ref gpio_p34_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P34(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO0, ALWAYSON_P3_AFIO0_IO4) >> ALWAYSON_P3_AFIO0_IO4_Pos);
}

/**
 * @brief  Configure P3.5 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p35_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P35(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO0, ALWAYSON_P3_AFIO0_IO5);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO0, (afio & ALWAYSON_P3_AFIO0_IO5));
}

/**
 * @brief  Return P3.5 alternate function.
 * @retval Returned value can be one of @ref gpio_p35_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P35(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO0, ALWAYSON_P3_AFIO0_IO5) >> ALWAYSON_P3_AFIO0_IO5_Pos);
}

/**
 * @brief  Configure P3.6 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p36_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P36(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO1, ALWAYSON_P3_AFIO1_IO6);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO1, (afio & ALWAYSON_P3_AFIO1_IO6));
}

/**
 * @brief  Return P3.6 alternate function.
 * @retval Returned value can be one of @ref gpio_p36_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P36(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO1, ALWAYSON_P3_AFIO1_IO6) >> ALWAYSON_P3_AFIO1_IO6_Pos);
}

/**
 * @brief  Configure P3.7 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p37_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P37(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO1, ALWAYSON_P3_AFIO1_IO7);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO1, (afio & ALWAYSON_P3_AFIO1_IO7));
}

/**
 * @brief  Return P3.7 alternate function.
 * @retval Returned value can be one of @ref gpio_p37_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P37(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO1, ALWAYSON_P3_AFIO1_IO7) >> ALWAYSON_P3_AFIO1_IO7_Pos);
}

/**
 * @brief  Configure P3.8 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p38_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P38(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO1, ALWAYSON_P3_AFIO1_IO8);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO1, (afio & ALWAYSON_P3_AFIO1_IO8));
}

/**
 * @brief  Return P3.8 alternate function.
 * @retval Returned value can be one of @ref gpio_p38_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P38(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO1, ALWAYSON_P3_AFIO1_IO8) >> ALWAYSON_P3_AFIO1_IO8_Pos);
}

/**
 * @brief  Configure P3.9 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p39_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P39(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO1, ALWAYSON_P3_AFIO1_IO9);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO1, (afio & ALWAYSON_P3_AFIO1_IO9));
}

/**
 * @brief  Return P3.9 alternate function.
 * @retval Returned value can be one of @ref gpio_p39_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P39(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO1, ALWAYSON_P3_AFIO1_IO9) >> ALWAYSON_P3_AFIO1_IO9_Pos);
}

/**
 * @brief  Configure P3.10 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p310_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P310(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO1, ALWAYSON_P3_AFIO1_IO10);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO1, (afio & ALWAYSON_P3_AFIO1_IO10));
}

/**
 * @brief  Return P3.10 alternate function.
 * @retval Returned value can be one of @ref gpio_p310_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P310(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO1, ALWAYSON_P3_AFIO1_IO10) >> ALWAYSON_P3_AFIO1_IO10_Pos);
}

/**
 * @brief  Configure P3.11 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p311_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P311(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO1, ALWAYSON_P3_AFIO1_IO11);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO1, (afio & ALWAYSON_P3_AFIO1_IO11));
}

/**
 * @brief  Return P3.11 alternate function.
 * @retval Returned value can be one of @ref gpio_p311_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P311(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO1, ALWAYSON_P3_AFIO1_IO11) >> ALWAYSON_P3_AFIO1_IO11_Pos);
}

/**
 * @brief  Configure P3.12 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p312_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P312(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO2, ALWAYSON_P3_AFIO2_IO12);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO2, (afio & ALWAYSON_P3_AFIO2_IO12));
}

/**
 * @brief  Return P3.12 alternate function.
 * @retval Returned value can be one of @ref gpio_p312_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P312(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO2, ALWAYSON_P3_AFIO2_IO12) >> ALWAYSON_P3_AFIO2_IO12_Pos);
}

/**
 * @brief  Configure P3.13 alternate function.
 * @param  afio This parameter can be one of @ref gpio_p313_afio
 * @retval None
 */
__STATIC_INLINE void LL_GPIO_SetAFIO_P313(uint32_t afio)
{
    LL_REG_CBIT(SN_ALWAYSON->P3_AFIO2, ALWAYSON_P3_AFIO2_IO13);
    LL_REG_SBIT(SN_ALWAYSON->P3_AFIO2, (afio & ALWAYSON_P3_AFIO2_IO13));
}

/**
 * @brief  Return P3.13 alternate function.
 * @retval Returned value can be one of @ref gpio_p313_afio
 */
__STATIC_INLINE uint32_t LL_GPIO_GetAFIO_P313(void)
{
    return (LL_REG_RBIT(SN_ALWAYSON->P3_AFIO2, ALWAYSON_P3_AFIO2_IO13) >> ALWAYSON_P3_AFIO2_IO13_Pos);
}

#ifdef __cplusplus
}
#endif /* __cplusplus */

#endif /* _LL_GPIO_AFIO_H_ */
