TimeQuest Timing Analyzer report for proj-final
Sun Apr 02 19:49:12 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLK'
 29. Slow 1200mV 0C Model Hold: 'CLK'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLK'
 44. Fast 1200mV 0C Model Hold: 'CLK'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; proj-final                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 553.1 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -0.808 ; -5.636             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -19.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                               ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.808 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.741      ;
; -0.791 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.724      ;
; -0.684 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.617      ;
; -0.673 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.606      ;
; -0.629 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.562      ;
; -0.539 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.472      ;
; -0.539 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.472      ;
; -0.539 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.472      ;
; -0.539 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.472      ;
; -0.527 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.460      ;
; -0.514 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.447      ;
; -0.415 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.349      ;
; -0.411 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.344      ;
; -0.403 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.337      ;
; -0.397 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.330      ;
; -0.385 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.319      ;
; -0.364 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.298      ;
; -0.285 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.219      ;
; -0.281 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.215      ;
; -0.278 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.212      ;
; -0.270 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.204      ;
; -0.263 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.196      ;
; -0.262 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.195      ;
; -0.218 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.151      ;
; -0.216 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.149      ;
; -0.164 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.098      ;
; -0.163 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.097      ;
; -0.143 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.077      ;
; -0.137 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.071      ;
; -0.127 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.060      ;
; -0.126 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.059      ;
; -0.124 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.057      ;
; -0.012 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.945      ;
; 0.075  ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.858      ;
; 0.206  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.727      ;
; 0.213  ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.720      ;
; 0.214  ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.719      ;
; 0.217  ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.716      ;
; 0.231  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.702      ;
; 0.274  ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.296  ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.637      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                               ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.379 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.598      ;
; 0.398 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.617      ;
; 0.400 ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.619      ;
; 0.401 ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.620      ;
; 0.401 ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.620      ;
; 0.507 ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.726      ;
; 0.563 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.782      ;
; 0.692 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.912      ;
; 0.695 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.915      ;
; 0.716 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.935      ;
; 0.718 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.937      ;
; 0.719 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.938      ;
; 0.729 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.949      ;
; 0.730 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.950      ;
; 0.816 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.035      ;
; 0.818 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.037      ;
; 0.819 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.038      ;
; 0.820 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.039      ;
; 0.847 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.067      ;
; 0.852 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.072      ;
; 0.865 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.085      ;
; 0.869 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.089      ;
; 0.918 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.137      ;
; 0.945 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.165      ;
; 0.957 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.177      ;
; 0.964 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.184      ;
; 0.968 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.188      ;
; 0.989 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.208      ;
; 1.087 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.306      ;
; 1.089 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.308      ;
; 1.189 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.408      ;
; 1.244 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.463      ;
; 1.251 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.470      ;
; 1.252 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.471      ;
; 1.252 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.471      ;
; 1.252 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.471      ;
; 1.252 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.471      ;
; 1.347 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.566      ;
; 1.359 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.578      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; inst6                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; inst6                                           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; inst6                                           ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 2.043 ; 2.501 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 2.488 ; 2.895 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 1.671 ; 2.076 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 2.525 ; 2.956 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; -1.449 ; -1.877 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -1.151 ; -1.549 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -0.945 ; -1.342 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -1.809 ; -2.249 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 6.566 ; 6.663 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 5.238 ; 5.215 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 5.238 ; 5.215 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 5.250 ; 5.227 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 6.566 ; 6.663 ; Rise       ; CLK             ;
; S_a          ; CLK        ; 8.327 ; 8.351 ; Rise       ; CLK             ;
; S_b          ; CLK        ; 8.245 ; 8.204 ; Rise       ; CLK             ;
; S_c          ; CLK        ; 9.529 ; 9.500 ; Rise       ; CLK             ;
; S_d          ; CLK        ; 8.263 ; 8.226 ; Rise       ; CLK             ;
; S_e          ; CLK        ; 8.117 ; 8.210 ; Rise       ; CLK             ;
; S_f          ; CLK        ; 8.254 ; 8.174 ; Rise       ; CLK             ;
; S_g          ; CLK        ; 8.413 ; 8.410 ; Rise       ; CLK             ;
; comp         ; CLK        ; 5.212 ; 5.190 ; Rise       ; CLK             ;
; pin_name2    ; CLK        ; 5.544 ; 5.526 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 6.790 ; 6.889 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 5.998 ; 6.063 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 6.790 ; 6.889 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 6.363 ; 6.467 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 5.979 ; 6.021 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 5.133 ; 5.108 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 5.133 ; 5.108 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 5.133 ; 5.109 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 5.144 ; 5.119 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 6.459 ; 6.555 ; Rise       ; CLK             ;
; S_a          ; CLK        ; 6.809 ; 6.779 ; Rise       ; CLK             ;
; S_b          ; CLK        ; 6.852 ; 6.651 ; Rise       ; CLK             ;
; S_c          ; CLK        ; 7.988 ; 8.075 ; Rise       ; CLK             ;
; S_d          ; CLK        ; 6.711 ; 6.651 ; Rise       ; CLK             ;
; S_e          ; CLK        ; 6.722 ; 6.679 ; Rise       ; CLK             ;
; S_f          ; CLK        ; 6.704 ; 6.661 ; Rise       ; CLK             ;
; S_g          ; CLK        ; 6.863 ; 6.835 ; Rise       ; CLK             ;
; comp         ; CLK        ; 5.107 ; 5.084 ; Rise       ; CLK             ;
; pin_name2    ; CLK        ; 5.426 ; 5.406 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 5.850 ; 5.890 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 5.869 ; 5.930 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 6.628 ; 6.723 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 6.219 ; 6.318 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 5.850 ; 5.890 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; btn_seleciona ; pin_name2   ; 6.215 ;    ;    ; 6.575 ;
; change_pass   ; pin_name2   ; 6.392 ;    ;    ; 6.755 ;
+---------------+-------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; btn_seleciona ; pin_name2   ; 6.067 ;    ;    ; 6.418 ;
; change_pass   ; pin_name2   ; 6.227 ;    ;    ; 6.568 ;
+---------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 615.38 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.625 ; -3.758            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -19.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.625 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.564      ;
; -0.612 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.551      ;
; -0.508 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.447      ;
; -0.497 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.436      ;
; -0.475 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.414      ;
; -0.389 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.328      ;
; -0.389 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.328      ;
; -0.389 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.328      ;
; -0.389 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.328      ;
; -0.380 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.319      ;
; -0.354 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.293      ;
; -0.265 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.204      ;
; -0.263 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.203      ;
; -0.254 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.194      ;
; -0.254 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.194      ;
; -0.248 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.188      ;
; -0.238 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.178      ;
; -0.160 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.100      ;
; -0.152 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.092      ;
; -0.148 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.088      ;
; -0.143 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.083      ;
; -0.128 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.068      ;
; -0.124 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.064      ;
; -0.100 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.040      ;
; -0.096 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.036      ;
; -0.033 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.973      ;
; -0.031 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.971      ;
; -0.017 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.957      ;
; -0.014 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.954      ;
; -0.014 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.954      ;
; -0.008 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.948      ;
; -0.004 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.944      ;
; 0.098  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.842      ;
; 0.173  ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.056     ; 0.766      ;
; 0.287  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.653      ;
; 0.301  ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.056     ; 0.638      ;
; 0.301  ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.056     ; 0.638      ;
; 0.304  ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.056     ; 0.635      ;
; 0.309  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.631      ;
; 0.356  ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.056     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.377  ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.056     ; 0.562      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.336 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.535      ;
; 0.356 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.555      ;
; 0.361 ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.561      ;
; 0.363 ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.563      ;
; 0.363 ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.563      ;
; 0.455 ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.655      ;
; 0.506 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.705      ;
; 0.632 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.832      ;
; 0.635 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.835      ;
; 0.642 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.841      ;
; 0.643 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.842      ;
; 0.651 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.850      ;
; 0.667 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.867      ;
; 0.669 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.869      ;
; 0.725 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.924      ;
; 0.726 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.925      ;
; 0.740 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.939      ;
; 0.742 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.941      ;
; 0.752 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.952      ;
; 0.757 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.957      ;
; 0.789 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.989      ;
; 0.792 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.992      ;
; 0.827 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.026      ;
; 0.836 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.036      ;
; 0.854 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.054      ;
; 0.868 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.068      ;
; 0.874 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.074      ;
; 0.888 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.088      ;
; 0.974 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.174      ;
; 0.976 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.176      ;
; 1.065 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.265      ;
; 1.117 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.317      ;
; 1.124 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.324      ;
; 1.133 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.333      ;
; 1.133 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.333      ;
; 1.133 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.333      ;
; 1.133 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.333      ;
; 1.208 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.408      ;
; 1.218 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.418      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; inst6                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; inst6                                           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; inst6                                           ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 1.754 ; 2.115 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 2.123 ; 2.467 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 1.408 ; 1.739 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 2.168 ; 2.533 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; -1.218 ; -1.563 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -0.942 ; -1.276 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -0.757 ; -1.093 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -1.526 ; -1.904 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 6.314 ; 6.386 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 4.986 ; 4.940 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 4.988 ; 4.944 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 4.998 ; 4.949 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 6.314 ; 6.386 ; Rise       ; CLK             ;
; S_a          ; CLK        ; 7.778 ; 7.776 ; Rise       ; CLK             ;
; S_b          ; CLK        ; 7.685 ; 7.640 ; Rise       ; CLK             ;
; S_c          ; CLK        ; 8.975 ; 9.012 ; Rise       ; CLK             ;
; S_d          ; CLK        ; 7.696 ; 7.656 ; Rise       ; CLK             ;
; S_e          ; CLK        ; 7.646 ; 7.622 ; Rise       ; CLK             ;
; S_f          ; CLK        ; 7.688 ; 7.588 ; Rise       ; CLK             ;
; S_g          ; CLK        ; 7.859 ; 7.822 ; Rise       ; CLK             ;
; comp         ; CLK        ; 4.960 ; 4.916 ; Rise       ; CLK             ;
; pin_name2    ; CLK        ; 5.268 ; 5.221 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 6.440 ; 6.452 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 5.705 ; 5.710 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 6.440 ; 6.452 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 6.047 ; 6.073 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 5.684 ; 5.673 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 4.892 ; 4.845 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 4.892 ; 4.845 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 4.893 ; 4.849 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 4.903 ; 4.854 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 6.217 ; 6.290 ; Rise       ; CLK             ;
; S_a          ; CLK        ; 6.452 ; 6.399 ; Rise       ; CLK             ;
; S_b          ; CLK        ; 6.422 ; 6.278 ; Rise       ; CLK             ;
; S_c          ; CLK        ; 7.628 ; 7.688 ; Rise       ; CLK             ;
; S_d          ; CLK        ; 6.335 ; 6.276 ; Rise       ; CLK             ;
; S_e          ; CLK        ; 6.351 ; 6.282 ; Rise       ; CLK             ;
; S_f          ; CLK        ; 6.329 ; 6.260 ; Rise       ; CLK             ;
; S_g          ; CLK        ; 6.502 ; 6.444 ; Rise       ; CLK             ;
; comp         ; CLK        ; 4.866 ; 4.821 ; Rise       ; CLK             ;
; pin_name2    ; CLK        ; 5.162 ; 5.115 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 5.568 ; 5.556 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 5.588 ; 5.592 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 6.294 ; 6.305 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 5.917 ; 5.941 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 5.568 ; 5.556 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; btn_seleciona ; pin_name2   ; 5.773 ;    ;    ; 6.049 ;
; change_pass   ; pin_name2   ; 5.927 ;    ;    ; 6.207 ;
+---------------+-------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; btn_seleciona ; pin_name2   ; 5.647 ;    ;    ; 5.915 ;
; change_pass   ; pin_name2   ; 5.783 ;    ;    ; 6.048 ;
+---------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.005 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -19.889                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                               ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.005 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.946      ;
; 0.015 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.936      ;
; 0.078 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.873      ;
; 0.084 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.867      ;
; 0.114 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.837      ;
; 0.144 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.807      ;
; 0.144 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.807      ;
; 0.144 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.807      ;
; 0.144 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.807      ;
; 0.167 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.784      ;
; 0.167 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.784      ;
; 0.209 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.742      ;
; 0.212 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.739      ;
; 0.220 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.731      ;
; 0.228 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.723      ;
; 0.247 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.704      ;
; 0.255 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.696      ;
; 0.280 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.671      ;
; 0.283 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.668      ;
; 0.296 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.655      ;
; 0.299 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.652      ;
; 0.302 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.649      ;
; 0.306 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.645      ;
; 0.335 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.616      ;
; 0.337 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.614      ;
; 0.343 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.608      ;
; 0.344 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.607      ;
; 0.354 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.597      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.593      ;
; 0.371 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.580      ;
; 0.384 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.567      ;
; 0.386 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.565      ;
; 0.434 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.517      ;
; 0.485 ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.466      ;
; 0.557 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.394      ;
; 0.560 ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.391      ;
; 0.561 ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.390      ;
; 0.562 ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.389      ;
; 0.572 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.379      ;
; 0.592 ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.601 ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.350      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.198 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.209 ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.330      ;
; 0.271 ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.391      ;
; 0.300 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.364 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.484      ;
; 0.367 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.487      ;
; 0.375 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.495      ;
; 0.379 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.499      ;
; 0.381 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.501      ;
; 0.393 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.513      ;
; 0.395 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.515      ;
; 0.433 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.553      ;
; 0.435 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.555      ;
; 0.443 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.563      ;
; 0.448 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.568      ;
; 0.451 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.571      ;
; 0.451 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.571      ;
; 0.470 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.590      ;
; 0.473 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.593      ;
; 0.490 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.610      ;
; 0.506 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.626      ;
; 0.508 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.628      ;
; 0.523 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.643      ;
; 0.531 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.651      ;
; 0.535 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.655      ;
; 0.582 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.702      ;
; 0.584 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.704      ;
; 0.634 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.754      ;
; 0.666 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.786      ;
; 0.671 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.791      ;
; 0.671 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.791      ;
; 0.671 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.791      ;
; 0.671 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.791      ;
; 0.672 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.792      ;
; 0.727 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.847      ;
; 0.732 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.852      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; inst6                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; inst6                                           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; inst6                                           ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 1.117 ; 1.730 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 1.340 ; 1.918 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 0.911 ; 1.489 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 1.382 ; 1.971 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; -0.790 ; -1.375 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -0.618 ; -1.183 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -0.507 ; -1.071 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -0.986 ; -1.580 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 4.074 ; 4.206 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 3.117 ; 3.148 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 3.118 ; 3.149 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 3.118 ; 3.150 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 4.074 ; 4.206 ; Rise       ; CLK             ;
; S_a          ; CLK        ; 5.094 ; 5.123 ; Rise       ; CLK             ;
; S_b          ; CLK        ; 4.998 ; 5.031 ; Rise       ; CLK             ;
; S_c          ; CLK        ; 5.905 ; 5.907 ; Rise       ; CLK             ;
; S_d          ; CLK        ; 5.010 ; 5.043 ; Rise       ; CLK             ;
; S_e          ; CLK        ; 4.884 ; 5.029 ; Rise       ; CLK             ;
; S_f          ; CLK        ; 5.006 ; 4.996 ; Rise       ; CLK             ;
; S_g          ; CLK        ; 5.156 ; 5.169 ; Rise       ; CLK             ;
; comp         ; CLK        ; 3.094 ; 3.124 ; Rise       ; CLK             ;
; pin_name2    ; CLK        ; 3.269 ; 3.313 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 4.136 ; 4.262 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 3.640 ; 3.705 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 4.136 ; 4.262 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 3.873 ; 3.969 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 3.603 ; 3.676 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 3.056 ; 3.085 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 3.056 ; 3.085 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 3.057 ; 3.086 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 3.056 ; 3.087 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 4.013 ; 4.143 ; Rise       ; CLK             ;
; S_a          ; CLK        ; 4.092 ; 4.095 ; Rise       ; CLK             ;
; S_b          ; CLK        ; 4.110 ; 4.012 ; Rise       ; CLK             ;
; S_c          ; CLK        ; 4.890 ; 5.039 ; Rise       ; CLK             ;
; S_d          ; CLK        ; 3.986 ; 4.012 ; Rise       ; CLK             ;
; S_e          ; CLK        ; 4.009 ; 4.024 ; Rise       ; CLK             ;
; S_f          ; CLK        ; 3.981 ; 3.998 ; Rise       ; CLK             ;
; S_g          ; CLK        ; 4.135 ; 4.142 ; Rise       ; CLK             ;
; comp         ; CLK        ; 3.033 ; 3.062 ; Rise       ; CLK             ;
; pin_name2    ; CLK        ; 3.200 ; 3.243 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 3.529 ; 3.598 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 3.564 ; 3.626 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 4.040 ; 4.160 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 3.788 ; 3.880 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 3.529 ; 3.598 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; btn_seleciona ; pin_name2   ; 3.634 ;    ;    ; 4.222 ;
; change_pass   ; pin_name2   ; 3.734 ;    ;    ; 4.338 ;
+---------------+-------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; btn_seleciona ; pin_name2   ; 3.552 ;    ;    ; 4.131 ;
; change_pass   ; pin_name2   ; 3.642 ;    ;    ; 4.225 ;
+---------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.808 ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -0.808 ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -5.636 ; 0.0   ; 0.0      ; 0.0     ; -19.889             ;
;  CLK             ; -5.636 ; 0.000 ; N/A      ; N/A     ; -19.889             ;
+------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 2.043 ; 2.501 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 2.488 ; 2.895 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 1.671 ; 2.076 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 2.525 ; 2.956 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; -0.790 ; -1.375 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -0.618 ; -1.183 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -0.507 ; -1.071 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -0.986 ; -1.580 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 6.566 ; 6.663 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 5.238 ; 5.215 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 5.238 ; 5.215 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 5.250 ; 5.227 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 6.566 ; 6.663 ; Rise       ; CLK             ;
; S_a          ; CLK        ; 8.327 ; 8.351 ; Rise       ; CLK             ;
; S_b          ; CLK        ; 8.245 ; 8.204 ; Rise       ; CLK             ;
; S_c          ; CLK        ; 9.529 ; 9.500 ; Rise       ; CLK             ;
; S_d          ; CLK        ; 8.263 ; 8.226 ; Rise       ; CLK             ;
; S_e          ; CLK        ; 8.117 ; 8.210 ; Rise       ; CLK             ;
; S_f          ; CLK        ; 8.254 ; 8.174 ; Rise       ; CLK             ;
; S_g          ; CLK        ; 8.413 ; 8.410 ; Rise       ; CLK             ;
; comp         ; CLK        ; 5.212 ; 5.190 ; Rise       ; CLK             ;
; pin_name2    ; CLK        ; 5.544 ; 5.526 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 6.790 ; 6.889 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 5.998 ; 6.063 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 6.790 ; 6.889 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 6.363 ; 6.467 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 5.979 ; 6.021 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 3.056 ; 3.085 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 3.056 ; 3.085 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 3.057 ; 3.086 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 3.056 ; 3.087 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 4.013 ; 4.143 ; Rise       ; CLK             ;
; S_a          ; CLK        ; 4.092 ; 4.095 ; Rise       ; CLK             ;
; S_b          ; CLK        ; 4.110 ; 4.012 ; Rise       ; CLK             ;
; S_c          ; CLK        ; 4.890 ; 5.039 ; Rise       ; CLK             ;
; S_d          ; CLK        ; 3.986 ; 4.012 ; Rise       ; CLK             ;
; S_e          ; CLK        ; 4.009 ; 4.024 ; Rise       ; CLK             ;
; S_f          ; CLK        ; 3.981 ; 3.998 ; Rise       ; CLK             ;
; S_g          ; CLK        ; 4.135 ; 4.142 ; Rise       ; CLK             ;
; comp         ; CLK        ; 3.033 ; 3.062 ; Rise       ; CLK             ;
; pin_name2    ; CLK        ; 3.200 ; 3.243 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 3.529 ; 3.598 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 3.564 ; 3.626 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 4.040 ; 4.160 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 3.788 ; 3.880 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 3.529 ; 3.598 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; btn_seleciona ; pin_name2   ; 6.215 ;    ;    ; 6.575 ;
; change_pass   ; pin_name2   ; 6.392 ;    ;    ; 6.755 ;
+---------------+-------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; btn_seleciona ; pin_name2   ; 3.552 ;    ;    ; 4.131 ;
; change_pass   ; pin_name2   ; 3.642 ;    ;    ; 4.225 ;
+---------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; comp          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg_user[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg_user[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg_user[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg_user[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name2     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_a           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_b           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_c           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_d           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_e           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_f           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_g           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; btn_seleciona           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; change_pass             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_inc                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_troca               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; comp          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; pin_name2     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S_a           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; S_b           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S_c           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; S_d           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S_e           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S_f           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S_g           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; S[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; S[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; comp          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; reg_user[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; reg_user[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; reg_user[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; pin_name2     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S_a           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; S_b           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S_c           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; S_d           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S_e           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S_f           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S_g           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; S[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; S[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 46       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 46       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 23    ; 23   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Apr 02 19:49:08 2023
Info: Command: quartus_sta proj-final -c proj-final
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proj-final.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.808
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.808              -5.636 CLK 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.625
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.625              -3.758 CLK 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.005
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.005               0.000 CLK 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.889 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4653 megabytes
    Info: Processing ended: Sun Apr 02 19:49:12 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


