digraph "CFG for '_Z26MHDUpdatePrim_CUDA3_kernelPfS_S_S_S_S_S_S_S_S_S_S_S_S_S_S_S_S_fffi' function" {
	label="CFG for '_Z26MHDUpdatePrim_CUDA3_kernelPfS_S_S_S_S_S_S_S_S_S_S_S_S_S_S_S_S_fffi' function";

	Node0x4c68a60 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%22:\l  %23 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %24 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %25 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %26 = shl i32 %24, 6\l  %27 = add i32 %26, %23\l  %28 = mul i32 %25, 40960\l  %29 = add i32 %27, %28\l  %30 = icmp slt i32 %29, 2\l  %31 = add nsw i32 %21, -3\l  %32 = icmp sgt i32 %29, %31\l  %33 = select i1 %30, i1 true, i1 %32\l  br i1 %33, label %108, label %34\l|{<s0>T|<s1>F}}"];
	Node0x4c68a60:s0 -> Node0x4c6b850;
	Node0x4c68a60:s1 -> Node0x4c6b8e0;
	Node0x4c6b8e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%34:\l34:                                               \l  %35 = zext i32 %29 to i64\l  %36 = getelementptr inbounds float, float addrspace(1)* %0, i64 %35\l  %37 = load float, float addrspace(1)* %36, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %38 = getelementptr inbounds float, float addrspace(1)* %1, i64 %35\l  %39 = load float, float addrspace(1)* %38, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %40 = fmul contract float %37, %39\l  %41 = getelementptr inbounds float, float addrspace(1)* %2, i64 %35\l  %42 = load float, float addrspace(1)* %41, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %43 = fmul contract float %37, %42\l  %44 = getelementptr inbounds float, float addrspace(1)* %3, i64 %35\l  %45 = load float, float addrspace(1)* %44, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %46 = fmul contract float %37, %45\l  %47 = getelementptr inbounds float, float addrspace(1)* %4, i64 %35\l  %48 = load float, float addrspace(1)* %47, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %49 = fmul contract float %37, %48\l  %50 = getelementptr inbounds float, float addrspace(1)* %9, i64 %35\l  %51 = load float, float addrspace(1)* %50, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %52 = fadd contract float %37, %51\l  %53 = getelementptr inbounds float, float addrspace(1)* %10, i64 %35\l  %54 = load float, float addrspace(1)* %53, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %55 = fadd contract float %40, %54\l  %56 = getelementptr inbounds float, float addrspace(1)* %11, i64 %35\l  %57 = load float, float addrspace(1)* %56, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %58 = fadd contract float %43, %57\l  %59 = getelementptr inbounds float, float addrspace(1)* %12, i64 %35\l  %60 = load float, float addrspace(1)* %59, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %61 = fadd contract float %46, %60\l  %62 = getelementptr inbounds float, float addrspace(1)* %13, i64 %35\l  %63 = load float, float addrspace(1)* %62, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  %64 = fadd contract float %49, %63\l  store float %52, float addrspace(1)* %36, align 4, !tbaa !5\l  %65 = fdiv contract float %55, %52\l  store float %65, float addrspace(1)* %38, align 4, !tbaa !5\l  %66 = fdiv contract float %58, %52\l  store float %66, float addrspace(1)* %41, align 4, !tbaa !5\l  %67 = fdiv contract float %61, %52\l  store float %67, float addrspace(1)* %44, align 4, !tbaa !5\l  %68 = fdiv contract float %64, %52\l  store float %68, float addrspace(1)* %47, align 4, !tbaa !5\l  %69 = getelementptr inbounds float, float addrspace(1)* %14, i64 %35\l  %70 = load float, float addrspace(1)* %69, align 4, !tbaa !5\l  %71 = getelementptr inbounds float, float addrspace(1)* %5, i64 %35\l  %72 = load float, float addrspace(1)* %71, align 4, !tbaa !5\l  %73 = fadd contract float %70, %72\l  store float %73, float addrspace(1)* %71, align 4, !tbaa !5\l  %74 = getelementptr inbounds float, float addrspace(1)* %15, i64 %35\l  %75 = load float, float addrspace(1)* %74, align 4, !tbaa !5\l  %76 = getelementptr inbounds float, float addrspace(1)* %6, i64 %35\l  %77 = load float, float addrspace(1)* %76, align 4, !tbaa !5\l  %78 = fadd contract float %75, %77\l  store float %78, float addrspace(1)* %76, align 4, !tbaa !5\l  %79 = getelementptr inbounds float, float addrspace(1)* %16, i64 %35\l  %80 = load float, float addrspace(1)* %79, align 4, !tbaa !5\l  %81 = getelementptr inbounds float, float addrspace(1)* %7, i64 %35\l  %82 = load float, float addrspace(1)* %81, align 4, !tbaa !5\l  %83 = fadd contract float %80, %82\l  store float %83, float addrspace(1)* %81, align 4, !tbaa !5\l  %84 = getelementptr inbounds float, float addrspace(1)* %17, i64 %35\l  %85 = load float, float addrspace(1)* %84, align 4, !tbaa !5\l  %86 = getelementptr inbounds float, float addrspace(1)* %8, i64 %35\l  %87 = load float, float addrspace(1)* %86, align 4, !tbaa !5\l  %88 = fadd contract float %85, %87\l  %89 = fneg contract float %18\l  %90 = fdiv contract float %19, %20\l  %91 = fmul contract float %90, %89\l  %92 = fmul contract float %90, %91\l  %93 = fmul float %92, 0x3FF7154760000000\l  %94 = tail call float @llvm.rint.f32(float %93)\l  %95 = fcmp ogt float %92, 0x40562E4300000000\l  %96 = fcmp olt float %92, 0xC059D1DA00000000\l  %97 = fneg float %93\l  %98 = tail call float @llvm.fma.f32(float %92, float 0x3FF7154760000000,\l... float %97)\l  %99 = tail call float @llvm.fma.f32(float %92, float 0x3E54AE0BE0000000,\l... float %98)\l  %100 = fsub float %93, %94\l  %101 = fadd float %99, %100\l  %102 = tail call float @llvm.exp2.f32(float %101)\l  %103 = fptosi float %94 to i32\l  %104 = tail call float @llvm.amdgcn.ldexp.f32(float %102, i32 %103)\l  %105 = select i1 %96, float 0.000000e+00, float %104\l  %106 = select i1 %95, float 0x7FF0000000000000, float %105\l  %107 = fmul contract float %106, %88\l  store float %107, float addrspace(1)* %86, align 4, !tbaa !5\l  br label %108\l}"];
	Node0x4c6b8e0 -> Node0x4c6b850;
	Node0x4c6b850 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%108:\l108:                                              \l  ret void\l}"];
}
