{"variables": [], "instructions": [], "planning": "- 概述\n这个功能块名为 `FF_D2E`，实现了一个简单的双触发器逻辑。它有两个输入信号 `D0` 和 `D1`，一个时钟信号 `CLK`，以及一个复位信号 `RST`。功能块根据时钟信号的上升沿将输入信号 `D0` 和 `D1` 的值分别传递给输出信号 `Q0` 和 `Q1`，并在复位信号为真时将输出信号复位为假。\n\n- 变量定义\n代码中定义了以下几类变量：\n - 输入变量：`D0` 和 `D1` 是输入信号，`CLK` 是时钟信号，`RST` 是复位信号。\n - 输出变量：`Q0` 和 `Q1` 是输出信号，分别对应输入信号 `D0` 和 `D1` 的值。\n - 内部变量：`edge` 用于检测时钟信号的上升沿。\n\n- 主逻辑部分\n-- REGION 复位逻辑：\n   如果复位信号 `RST` 为真，则将输出信号 `Q0` 和 `Q1` 复位为假。这个逻辑优先于时钟信号的检测，确保在复位时输出信号被强制置为假。\n-- REGION 时钟上升沿检测：\n   如果时钟信号 `CLK` 为真且 `edge` 为假（即检测到时钟信号的上升沿），则将输入信号 `D0` 和 `D1` 的值分别传递给输出信号 `Q0` 和 `Q1`。这个逻辑确保只有在时钟信号的上升沿时，输入信号的值才会被传递到输出。\n-- REGION 更新边沿检测标志：\n   在每次执行逻辑后，将 `edge` 的值更新为当前时钟信号 `CLK` 的值。这样，在下一次执行时，可以通过比较 `CLK` 和 `edge` 的值来判断是否发生了时钟信号的上升沿。\n\n- 总结\n这个功能块实现了一个简单的双触发器逻辑，能够在时钟信号的上升沿将输入信号的值传递给输出信号，并在复位信号为真时将输出信号复位为假。通过内部变量 `edge` 检测时钟信号的上升沿，确保逻辑仅在时钟信号的上升沿时执行。", "name": "FF_D2E"}