module ALU(
input wire algo,
output reg otracosa
);



endmodule

