Timing Analyzer report for VGASystem
Tue Nov  5 06:25:45 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 25. Slow 1200mV 0C Model Hold: 'CLK'
 26. Slow 1200mV 0C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLK'
 34. Fast 1200mV 0C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 35. Fast 1200mV 0C Model Hold: 'CLK'
 36. Fast 1200mV 0C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; VGASystem                                              ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   1.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; CLK                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { CLK }                                               ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK    ; inst2|altpll_component|auto_generated|pll1|inclk[0] ; { inst2|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 116.89 MHz ; 116.89 MHz      ; CLK                                               ;      ;
; 237.08 MHz ; 237.08 MHz      ; inst2|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; CLK                                               ; 11.445 ; 0.000         ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 35.782 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; CLK                                               ; 0.452 ; 0.000         ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.744 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; CLK                                               ; 9.783  ; 0.000         ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 19.721 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                               ;
+--------+------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.445 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.473      ;
; 11.487 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.431      ;
; 11.491 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.427      ;
; 11.538 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.380      ;
; 11.579 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.339      ;
; 11.637 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.281      ;
; 11.640 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.278      ;
; 11.644 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.274      ;
; 11.674 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.244      ;
; 11.780 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.138      ;
; 11.855 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.063      ;
; 11.857 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.061      ;
; 11.886 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.032      ;
; 11.891 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 8.027      ;
; 11.975 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.943      ;
; 12.046 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.872      ;
; 12.288 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.630      ;
; 12.330 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.588      ;
; 12.334 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.584      ;
; 12.381 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.537      ;
; 12.422 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.496      ;
; 12.452 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.464      ;
; 12.480 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.438      ;
; 12.483 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.435      ;
; 12.487 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.431      ;
; 12.494 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.422      ;
; 12.498 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.418      ;
; 12.501 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.417      ;
; 12.517 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.401      ;
; 12.543 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.375      ;
; 12.545 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.371      ;
; 12.547 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.371      ;
; 12.586 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.330      ;
; 12.594 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.324      ;
; 12.602 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 7.311      ;
; 12.623 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.295      ;
; 12.635 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.283      ;
; 12.644 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.272      ;
; 12.644 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 7.269      ;
; 12.647 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.269      ;
; 12.648 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 7.265      ;
; 12.651 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.265      ;
; 12.681 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.235      ;
; 12.693 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.225      ;
; 12.695 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 7.218      ;
; 12.696 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.222      ;
; 12.698 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.220      ;
; 12.700 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.218      ;
; 12.700 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.218      ;
; 12.701 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 7.238      ;
; 12.729 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.189      ;
; 12.730 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.188      ;
; 12.734 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.184      ;
; 12.736 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 7.177      ;
; 12.743 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 7.196      ;
; 12.747 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 7.192      ;
; 12.787 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.129      ;
; 12.794 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 7.119      ;
; 12.794 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 7.145      ;
; 12.797 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 7.116      ;
; 12.801 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 7.112      ;
; 12.818 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.100      ;
; 12.831 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 7.082      ;
; 12.835 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 7.104      ;
; 12.836 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.082      ;
; 12.862 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.054      ;
; 12.864 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.052      ;
; 12.867 ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]            ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[2] ; CLK          ; CLK         ; 20.000       ; -0.052     ; 7.082      ;
; 12.889 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.029      ;
; 12.893 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.023      ;
; 12.893 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 7.046      ;
; 12.896 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 7.043      ;
; 12.898 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 7.018      ;
; 12.900 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 7.039      ;
; 12.911 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.007      ;
; 12.913 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 7.005      ;
; 12.930 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 7.009      ;
; 12.937 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 6.976      ;
; 12.942 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 6.976      ;
; 12.947 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 6.971      ;
; 12.982 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 6.934      ;
; 13.012 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 6.901      ;
; 13.014 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 6.899      ;
; 13.027 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 6.889      ;
; 13.031 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 6.887      ;
; 13.036 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 6.903      ;
; 13.043 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 6.870      ;
; 13.048 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 6.865      ;
; 13.064 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.087     ; 6.850      ;
; 13.074 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.105     ; 6.822      ;
; 13.102 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 6.816      ;
; 13.111 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 6.828      ;
; 13.113 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 6.826      ;
; 13.132 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.088     ; 6.781      ;
; 13.142 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 6.797      ;
; 13.147 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.062     ; 6.792      ;
; 13.151 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|state[3]      ; CLK          ; CLK         ; 20.000       ; -0.071     ; 6.779      ;
; 13.171 ; wrapper:I2C_Read|i2c_master:i2c_master|state[3]            ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.093     ; 6.737      ;
; 13.179 ; wrapper:I2C_Read|i2c_master:i2c_master|state[2]            ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[2] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 6.752      ;
; 13.193 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|state[3]      ; CLK          ; CLK         ; 20.000       ; -0.071     ; 6.737      ;
+--------+------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+--------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 35.782 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 4.139      ;
; 36.062 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.859      ;
; 36.100 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.821      ;
; 36.341 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.579      ;
; 36.341 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.579      ;
; 36.341 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.579      ;
; 36.341 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.579      ;
; 36.394 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.526      ;
; 36.394 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.526      ;
; 36.394 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.526      ;
; 36.394 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.526      ;
; 36.394 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.526      ;
; 36.394 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.526      ;
; 36.423 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.498      ;
; 36.425 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.495      ;
; 36.425 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.495      ;
; 36.425 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.495      ;
; 36.425 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.495      ;
; 36.478 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.442      ;
; 36.478 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.442      ;
; 36.478 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.442      ;
; 36.478 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.442      ;
; 36.478 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.442      ;
; 36.478 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.442      ;
; 36.540 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.380      ;
; 36.542 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.379      ;
; 36.542 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.378      ;
; 36.557 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.363      ;
; 36.557 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.363      ;
; 36.557 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.363      ;
; 36.557 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.363      ;
; 36.569 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.352      ;
; 36.610 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.310      ;
; 36.610 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.310      ;
; 36.610 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.310      ;
; 36.610 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.310      ;
; 36.610 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.310      ;
; 36.610 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.310      ;
; 36.616 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.304      ;
; 36.621 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.299      ;
; 36.624 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.296      ;
; 36.684 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.236      ;
; 36.688 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.233      ;
; 36.689 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.231      ;
; 36.689 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.231      ;
; 36.689 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.231      ;
; 36.689 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.231      ;
; 36.715 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.206      ;
; 36.718 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.202      ;
; 36.718 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.202      ;
; 36.718 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.202      ;
; 36.718 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.202      ;
; 36.727 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.193      ;
; 36.727 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.193      ;
; 36.727 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.193      ;
; 36.727 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.193      ;
; 36.740 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.180      ;
; 36.742 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.178      ;
; 36.742 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.178      ;
; 36.742 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.178      ;
; 36.742 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.178      ;
; 36.742 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.178      ;
; 36.742 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.178      ;
; 36.746 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.174      ;
; 36.753 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.167      ;
; 36.757 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.163      ;
; 36.758 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.162      ;
; 36.758 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.162      ;
; 36.758 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.162      ;
; 36.758 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.162      ;
; 36.759 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.161      ;
; 36.771 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.149      ;
; 36.771 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.149      ;
; 36.771 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.149      ;
; 36.771 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.149      ;
; 36.771 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.149      ;
; 36.771 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.149      ;
; 36.780 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.140      ;
; 36.780 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.140      ;
; 36.780 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.140      ;
; 36.780 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.140      ;
; 36.780 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.140      ;
; 36.780 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.140      ;
; 36.784 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.136      ;
; 36.784 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.136      ;
; 36.784 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.136      ;
; 36.784 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.136      ;
; 36.811 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.109      ;
; 36.811 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.109      ;
; 36.811 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.109      ;
; 36.811 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.109      ;
; 36.811 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.109      ;
; 36.811 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.109      ;
; 36.823 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.097      ;
; 36.837 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.083      ;
; 36.837 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.083      ;
; 36.837 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.083      ;
; 36.837 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.083      ;
; 36.837 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.083      ;
; 36.837 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.083      ;
+--------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                             ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; wrapper:I2C_Read|i2c_master:i2c_master|saved_device_address[1] ; wrapper:I2C_Read|i2c_master:i2c_master|saved_device_address[1] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; wrapper:I2C_Read|i2c_master:i2c_master|serial_clock            ; wrapper:I2C_Read|i2c_master:i2c_master|serial_clock            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wrapper:I2C_Read|i2c_master:i2c_master|post_serial_data        ; wrapper:I2C_Read|i2c_master:i2c_master|post_serial_data        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wrapper:I2C_Read|i2c_master:i2c_master|saved_device_address[0] ; wrapper:I2C_Read|i2c_master:i2c_master|saved_device_address[0] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0]           ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.01      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.01      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3]           ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.535 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.00      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.01      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.828      ;
; 0.761 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.786 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.079      ;
; 0.870 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[7]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.163      ;
; 0.931 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.00      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.224      ;
; 1.094 ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]                ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.386      ;
; 1.116 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.143 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[6]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[6]          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.436      ;
; 1.146 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[4]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[4]          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.439      ;
; 1.148 ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data             ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.442      ;
; 1.170 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[3]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[3]          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.463      ;
; 1.171 ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1]           ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.464      ;
; 1.175 ; wrapper:I2C_Read|i2c_master:i2c_master|state[2]                ; wrapper:I2C_Read|i2c_master:i2c_master|state[2]                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.468      ;
; 1.209 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.00      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.00      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.502      ;
; 1.229 ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[2]           ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[2]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.523      ;
; 1.235 ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]                ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.528      ;
; 1.247 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.542      ;
; 1.256 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.551      ;
; 1.264 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.560      ;
; 1.273 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.566      ;
; 1.274 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.567      ;
; 1.274 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.567      ;
; 1.275 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.568      ;
; 1.276 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.569      ;
; 1.276 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.569      ;
; 1.290 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[5]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[5]          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.583      ;
; 1.329 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.10      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.10      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.623      ;
; 1.355 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[0]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[0]          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.648      ;
; 1.372 ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]                ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.665      ;
; 1.377 ; wrapper:I2C_Read|i2c_master:i2c_master|last_acknowledge        ; wrapper:I2C_Read|i2c_master:i2c_master|last_acknowledge        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.671      ;
; 1.387 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.680      ;
; 1.387 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.680      ;
; 1.388 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.681      ;
; 1.388 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.682      ;
; 1.396 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.689      ;
; 1.396 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.690      ;
; 1.398 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.691      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+-------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.744 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.037      ;
; 0.748 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.041      ;
; 0.753 ; vga_driver:inst|h_count[7] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.046      ;
; 0.754 ; vga_driver:inst|h_count[6] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.047      ;
; 0.755 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.048      ;
; 0.757 ; vga_driver:inst|v_count[8] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.049      ;
; 0.763 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.770 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.062      ;
; 0.914 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.207      ;
; 0.950 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.242      ;
; 0.957 ; vga_driver:inst|v_count[6] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.249      ;
; 0.961 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.253      ;
; 1.099 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.107 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.400      ;
; 1.109 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.115 ; vga_driver:inst|h_count[6] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.411      ;
; 1.125 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.154 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.447      ;
; 1.230 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.523      ;
; 1.239 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.532      ;
; 1.247 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.540      ;
; 1.256 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.551      ;
; 1.265 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.557      ;
; 1.270 ; vga_driver:inst|v_count[9] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.563      ;
; 1.300 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.593      ;
; 1.300 ; vga_driver:inst|v_count[6] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.592      ;
; 1.301 ; vga_driver:inst|h_count[8] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.594      ;
; 1.308 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.600      ;
; 1.316 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.608      ;
; 1.320 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.612      ;
; 1.326 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.618      ;
; 1.327 ; vga_driver:inst|v_count[6] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.619      ;
; 1.330 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.623      ;
; 1.331 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.624      ;
; 1.332 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.625      ;
; 1.363 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.655      ;
; 1.379 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.672      ;
; 1.382 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.674      ;
; 1.388 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.682      ;
; 1.396 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.690      ;
; 1.444 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.736      ;
; 1.448 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.740      ;
; 1.460 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.752      ;
; 1.476 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.768      ;
; 1.503 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.795      ;
; 1.510 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.803      ;
; 1.514 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.806      ;
; 1.522 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.814      ;
; 1.525 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.818      ;
; 1.527 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.820      ;
; 1.532 ; vga_driver:inst|h_count[9] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.825      ;
; 1.584 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.876      ;
; 1.592 ; vga_driver:inst|h_count[7] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.885      ;
; 1.592 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.885      ;
; 1.606 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.898      ;
; 1.616 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.908      ;
; 1.627 ; vga_driver:inst|h_count[6] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.920      ;
; 1.643 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.935      ;
; 1.648 ; vga_driver:inst|v_count[8] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.941      ;
; 1.654 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.946      ;
; 1.657 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.950      ;
; 1.662 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.954      ;
; 1.677 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.970      ;
; 1.687 ; vga_driver:inst|h_count[9] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.980      ;
; 1.695 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.988      ;
; 1.715 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.008      ;
; 1.746 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.038      ;
; 1.755 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.048      ;
; 1.794 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.086      ;
; 1.808 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.101      ;
; 1.812 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.105      ;
; 1.829 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.122      ;
; 1.875 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.167      ;
; 1.926 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.219      ;
; 1.928 ; vga_driver:inst|h_count[8] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.221      ;
; 1.940 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.233      ;
; 1.953 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.246      ;
; 1.954 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.247      ;
; 1.961 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.254      ;
; 1.962 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.255      ;
; 1.963 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.256      ;
; 1.964 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.257      ;
; 1.965 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.258      ;
; 1.972 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.265      ;
; 1.988 ; vga_driver:inst|v_count[6] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.281      ;
; 1.991 ; vga_driver:inst|v_count[9] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.284      ;
; 1.991 ; vga_driver:inst|v_count[9] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.284      ;
; 1.992 ; vga_driver:inst|v_count[9] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.285      ;
; 2.016 ; vga_driver:inst|h_count[0] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.308      ;
+-------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 123.95 MHz ; 123.95 MHz      ; CLK                                               ;      ;
; 253.61 MHz ; 253.61 MHz      ; inst2|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; CLK                                               ; 11.932 ; 0.000         ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 36.057 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; CLK                                               ; 0.401 ; 0.000         ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.692 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; CLK                                               ; 9.772  ; 0.000         ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 19.717 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                ;
+--------+------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.932 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.995      ;
; 11.974 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.953      ;
; 11.975 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.952      ;
; 12.026 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.901      ;
; 12.033 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.894      ;
; 12.101 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.826      ;
; 12.105 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.822      ;
; 12.118 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.809      ;
; 12.152 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.775      ;
; 12.247 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.680      ;
; 12.308 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.619      ;
; 12.315 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.612      ;
; 12.347 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.580      ;
; 12.351 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.576      ;
; 12.408 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.519      ;
; 12.532 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.395      ;
; 12.711 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.216      ;
; 12.753 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.174      ;
; 12.754 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.173      ;
; 12.805 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.122      ;
; 12.812 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.115      ;
; 12.880 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.047      ;
; 12.884 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.043      ;
; 12.896 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.031      ;
; 12.897 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 7.030      ;
; 12.931 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.996      ;
; 12.938 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.989      ;
; 12.939 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.988      ;
; 12.990 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.937      ;
; 12.997 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.930      ;
; 12.999 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.925      ;
; 13.026 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.901      ;
; 13.041 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.883      ;
; 13.042 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.882      ;
; 13.043 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.877      ;
; 13.065 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.862      ;
; 13.069 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.858      ;
; 13.082 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.845      ;
; 13.085 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.835      ;
; 13.086 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.834      ;
; 13.087 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.840      ;
; 13.093 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.831      ;
; 13.094 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.833      ;
; 13.100 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.824      ;
; 13.116 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.811      ;
; 13.126 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.801      ;
; 13.130 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.797      ;
; 13.137 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.783      ;
; 13.144 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.802      ;
; 13.144 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.776      ;
; 13.168 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.756      ;
; 13.172 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.752      ;
; 13.185 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.739      ;
; 13.186 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.760      ;
; 13.187 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.740      ;
; 13.187 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.759      ;
; 13.211 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.716      ;
; 13.212 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.708      ;
; 13.216 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.704      ;
; 13.219 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.705      ;
; 13.229 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.691      ;
; 13.238 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.708      ;
; 13.245 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.701      ;
; 13.263 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.657      ;
; 13.272 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.655      ;
; 13.279 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.648      ;
; 13.305 ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]            ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[2] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 6.652      ;
; 13.311 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.616      ;
; 13.313 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.633      ;
; 13.314 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.610      ;
; 13.315 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.612      ;
; 13.317 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.629      ;
; 13.330 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.616      ;
; 13.355 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.572      ;
; 13.358 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.562      ;
; 13.364 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.582      ;
; 13.372 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.555      ;
; 13.375 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.549      ;
; 13.382 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.542      ;
; 13.414 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.510      ;
; 13.418 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.506      ;
; 13.419 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.501      ;
; 13.426 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.494      ;
; 13.458 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.462      ;
; 13.459 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.487      ;
; 13.462 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.458      ;
; 13.469 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.455      ;
; 13.475 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.449      ;
; 13.492 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.078     ; 6.432      ;
; 13.519 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.082     ; 6.401      ;
; 13.520 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.426      ;
; 13.527 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.419      ;
; 13.540 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 6.387      ;
; 13.543 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|state[3]      ; CLK          ; CLK         ; 20.000       ; -0.065     ; 6.394      ;
; 13.556 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.093     ; 6.353      ;
; 13.559 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.387      ;
; 13.563 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.056     ; 6.383      ;
; 13.585 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|state[3]      ; CLK          ; CLK         ; 20.000       ; -0.065     ; 6.352      ;
; 13.586 ; wrapper:I2C_Read|i2c_master:i2c_master|state[2]            ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[2] ; CLK          ; CLK         ; 20.000       ; -0.063     ; 6.353      ;
; 13.586 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|state[3]      ; CLK          ; CLK         ; 20.000       ; -0.065     ; 6.351      ;
+--------+------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+--------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 36.057 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.873      ;
; 36.293 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.637      ;
; 36.456 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.474      ;
; 36.532 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.397      ;
; 36.532 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.397      ;
; 36.532 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.397      ;
; 36.532 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.397      ;
; 36.587 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.342      ;
; 36.587 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.342      ;
; 36.587 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.342      ;
; 36.587 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.342      ;
; 36.587 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.342      ;
; 36.587 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.342      ;
; 36.669 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.261      ;
; 36.669 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.261      ;
; 36.669 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.261      ;
; 36.669 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.261      ;
; 36.724 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.205      ;
; 36.724 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.206      ;
; 36.724 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.206      ;
; 36.724 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.206      ;
; 36.724 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.206      ;
; 36.724 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.206      ;
; 36.724 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.206      ;
; 36.745 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.184      ;
; 36.745 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.184      ;
; 36.745 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.184      ;
; 36.745 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.184      ;
; 36.782 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.148      ;
; 36.800 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.129      ;
; 36.800 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.129      ;
; 36.800 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.129      ;
; 36.800 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.129      ;
; 36.800 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.129      ;
; 36.800 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.129      ;
; 36.811 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.119      ;
; 36.832 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.097      ;
; 36.861 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.069      ;
; 36.863 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.066      ;
; 36.863 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.066      ;
; 36.863 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.066      ;
; 36.863 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.066      ;
; 36.876 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.054      ;
; 36.876 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.054      ;
; 36.876 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.054      ;
; 36.876 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.054      ;
; 36.879 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.051      ;
; 36.893 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.036      ;
; 36.893 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.036      ;
; 36.893 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.036      ;
; 36.893 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.036      ;
; 36.908 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.022      ;
; 36.918 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.011      ;
; 36.918 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.011      ;
; 36.918 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.011      ;
; 36.918 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.011      ;
; 36.918 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.011      ;
; 36.918 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 3.011      ;
; 36.929 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.001      ;
; 36.931 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 2.999      ;
; 36.931 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 2.999      ;
; 36.931 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 2.999      ;
; 36.931 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 2.999      ;
; 36.931 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 2.999      ;
; 36.931 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 2.999      ;
; 36.937 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 2.993      ;
; 36.937 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.992      ;
; 36.937 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.992      ;
; 36.946 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.983      ;
; 36.948 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.981      ;
; 36.948 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.981      ;
; 36.948 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.981      ;
; 36.948 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.981      ;
; 36.948 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.981      ;
; 36.948 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.981      ;
; 36.948 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.981      ;
; 36.948 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.981      ;
; 36.948 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.981      ;
; 36.948 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.981      ;
; 36.952 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.977      ;
; 36.974 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.955      ;
; 36.974 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.955      ;
; 36.974 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.955      ;
; 36.974 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.955      ;
; 36.998 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 2.932      ;
; 37.003 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.926      ;
; 37.003 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.926      ;
; 37.003 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.926      ;
; 37.003 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.926      ;
; 37.003 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.926      ;
; 37.003 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.926      ;
; 37.021 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 2.909      ;
; 37.029 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.900      ;
; 37.029 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.900      ;
; 37.029 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.900      ;
; 37.029 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.900      ;
; 37.029 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.900      ;
; 37.029 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.900      ;
; 37.055 ; vga_driver:inst|h_count[8] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 2.874      ;
; 37.063 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 2.867      ;
+--------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                              ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; wrapper:I2C_Read|i2c_master:i2c_master|serial_clock            ; wrapper:I2C_Read|i2c_master:i2c_master|serial_clock            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wrapper:I2C_Read|i2c_master:i2c_master|saved_device_address[0] ; wrapper:I2C_Read|i2c_master:i2c_master|saved_device_address[0] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wrapper:I2C_Read|i2c_master:i2c_master|saved_device_address[1] ; wrapper:I2C_Read|i2c_master:i2c_master|saved_device_address[1] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.01      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.01      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; wrapper:I2C_Read|i2c_master:i2c_master|post_serial_data        ; wrapper:I2C_Read|i2c_master:i2c_master|post_serial_data        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0]           ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3]           ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.497 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.00      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.01      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.765      ;
; 0.705 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.710 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.733 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.001      ;
; 0.795 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[7]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.063      ;
; 0.870 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.00      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.138      ;
; 1.025 ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]                ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.292      ;
; 1.026 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.300      ;
; 1.041 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.309      ;
; 1.043 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.314      ;
; 1.057 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[6]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[6]          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.325      ;
; 1.059 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[4]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[4]          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.327      ;
; 1.082 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[3]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[3]          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.350      ;
; 1.084 ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data             ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.352      ;
; 1.095 ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1]           ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.362      ;
; 1.098 ; wrapper:I2C_Read|i2c_master:i2c_master|state[2]                ; wrapper:I2C_Read|i2c_master:i2c_master|state[2]                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.366      ;
; 1.120 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.00      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.00      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.389      ;
; 1.125 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.393      ;
; 1.127 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.396      ;
; 1.145 ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]                ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.412      ;
; 1.147 ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[2]           ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[2]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.415      ;
; 1.148 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.416      ;
; 1.149 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.419      ;
; 1.151 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.419      ;
; 1.152 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.420      ;
; 1.152 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.420      ;
; 1.154 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.422      ;
; 1.154 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.422      ;
; 1.163 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.431      ;
; 1.165 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.433      ;
; 1.166 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.434      ;
; 1.167 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.435      ;
; 1.167 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.435      ;
; 1.168 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.436      ;
; 1.207 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[5]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[5]          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.475      ;
; 1.212 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.10      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.10      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.480      ;
; 1.233 ; wrapper:I2C_Read|i2c_master:i2c_master|last_acknowledge        ; wrapper:I2C_Read|i2c_master:i2c_master|last_acknowledge        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.501      ;
; 1.242 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.510      ;
; 1.243 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.511      ;
; 1.243 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.511      ;
; 1.247 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.515      ;
; 1.249 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.517      ;
; 1.250 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.518      ;
; 1.251 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[0]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[0]          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.519      ;
; 1.267 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.10      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.534      ;
; 1.270 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.538      ;
; 1.271 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.539      ;
; 1.271 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.539      ;
; 1.271 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.539      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+-------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.692 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.960      ;
; 0.698 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; vga_driver:inst|h_count[7] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.967      ;
; 0.701 ; vga_driver:inst|h_count[6] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.969      ;
; 0.706 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.974      ;
; 0.708 ; vga_driver:inst|v_count[8] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.714 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.981      ;
; 0.714 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.982      ;
; 0.855 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.123      ;
; 0.866 ; vga_driver:inst|v_count[6] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.133      ;
; 0.866 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.133      ;
; 0.876 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.143      ;
; 1.012 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.280      ;
; 1.014 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.282      ;
; 1.017 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.285      ;
; 1.020 ; vga_driver:inst|h_count[6] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.288      ;
; 1.027 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.032 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.300      ;
; 1.036 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.303      ;
; 1.040 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.308      ;
; 1.073 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.341      ;
; 1.111 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.379      ;
; 1.134 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.401      ;
; 1.134 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.402      ;
; 1.135 ; vga_driver:inst|v_count[9] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.402      ;
; 1.136 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.404      ;
; 1.147 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.415      ;
; 1.149 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.417      ;
; 1.154 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.422      ;
; 1.154 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.422      ;
; 1.158 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.425      ;
; 1.162 ; vga_driver:inst|v_count[6] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.429      ;
; 1.170 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.437      ;
; 1.182 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.449      ;
; 1.182 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.449      ;
; 1.184 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.451      ;
; 1.185 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.452      ;
; 1.218 ; vga_driver:inst|h_count[8] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.486      ;
; 1.223 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.491      ;
; 1.233 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.500      ;
; 1.238 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.505      ;
; 1.243 ; vga_driver:inst|v_count[6] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.510      ;
; 1.248 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.516      ;
; 1.249 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.517      ;
; 1.258 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.526      ;
; 1.261 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.529      ;
; 1.271 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.539      ;
; 1.275 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.542      ;
; 1.290 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.557      ;
; 1.292 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.559      ;
; 1.299 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.566      ;
; 1.316 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.583      ;
; 1.355 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.623      ;
; 1.360 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.627      ;
; 1.369 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.636      ;
; 1.373 ; vga_driver:inst|h_count[9] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.640      ;
; 1.378 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.646      ;
; 1.397 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.664      ;
; 1.412 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.679      ;
; 1.414 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.681      ;
; 1.414 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.681      ;
; 1.421 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.688      ;
; 1.429 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.696      ;
; 1.438 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.705      ;
; 1.448 ; vga_driver:inst|h_count[7] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.716      ;
; 1.481 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.748      ;
; 1.492 ; vga_driver:inst|h_count[6] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.760      ;
; 1.495 ; vga_driver:inst|v_count[8] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.762      ;
; 1.516 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.783      ;
; 1.519 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.786      ;
; 1.530 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.797      ;
; 1.536 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.803      ;
; 1.543 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.810      ;
; 1.547 ; vga_driver:inst|h_count[9] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.815      ;
; 1.551 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.818      ;
; 1.583 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.850      ;
; 1.584 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.852      ;
; 1.635 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.902      ;
; 1.658 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.925      ;
; 1.668 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.935      ;
; 1.672 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.939      ;
; 1.672 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.940      ;
; 1.733 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.000      ;
; 1.735 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.002      ;
; 1.747 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.014      ;
; 1.751 ; vga_driver:inst|h_count[8] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.018      ;
; 1.768 ; vga_driver:inst|v_count[6] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.035      ;
; 1.782 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.049      ;
; 1.782 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.049      ;
; 1.786 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.054      ;
; 1.796 ; vga_driver:inst|v_count[9] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.063      ;
; 1.796 ; vga_driver:inst|v_count[9] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.063      ;
; 1.797 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.064      ;
; 1.797 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.064      ;
; 1.798 ; vga_driver:inst|v_count[9] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.065      ;
; 1.799 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.066      ;
; 1.802 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.070      ;
; 1.833 ; vga_driver:inst|h_count[0] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.100      ;
+-------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; CLK                                               ; 16.023 ; 0.000         ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 38.098 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; CLK                                               ; 0.186 ; 0.000         ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.298 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; CLK                                               ; 9.433  ; 0.000         ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 19.798 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                ;
+--------+------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.023 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.925      ;
; 16.053 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.895      ;
; 16.056 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.892      ;
; 16.069 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.879      ;
; 16.116 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.832      ;
; 16.117 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.831      ;
; 16.120 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.828      ;
; 16.121 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.827      ;
; 16.128 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.820      ;
; 16.187 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.761      ;
; 16.215 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.733      ;
; 16.226 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.722      ;
; 16.227 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.721      ;
; 16.229 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.719      ;
; 16.280 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.668      ;
; 16.335 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.613      ;
; 16.530 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.418      ;
; 16.560 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.388      ;
; 16.563 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.385      ;
; 16.574 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.373      ;
; 16.576 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.372      ;
; 16.597 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.350      ;
; 16.601 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.346      ;
; 16.604 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11  ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.344      ;
; 16.612 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.335      ;
; 16.623 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.325      ;
; 16.624 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.324      ;
; 16.627 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.321      ;
; 16.628 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.320      ;
; 16.635 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.313      ;
; 16.638 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.310      ;
; 16.663 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.284      ;
; 16.667 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.280      ;
; 16.668 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.279      ;
; 16.668 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.280      ;
; 16.671 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.276      ;
; 16.671 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.277      ;
; 16.677 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.270      ;
; 16.684 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.264      ;
; 16.694 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.254      ;
; 16.722 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.226      ;
; 16.725 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.222      ;
; 16.731 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.217      ;
; 16.732 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.216      ;
; 16.733 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.215      ;
; 16.734 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.214      ;
; 16.735 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.213      ;
; 16.736 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.212      ;
; 16.736 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.212      ;
; 16.743 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.205      ;
; 16.745 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 3.199      ;
; 16.753 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.194      ;
; 16.756 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.191      ;
; 16.757 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.190      ;
; 16.765 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.182      ;
; 16.770 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.177      ;
; 16.775 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 3.169      ;
; 16.778 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 3.166      ;
; 16.787 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.161      ;
; 16.791 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 3.153      ;
; 16.802 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.146      ;
; 16.814 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 3.133      ;
; 16.823 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.029     ; 3.135      ;
; 16.830 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.118      ;
; 16.835 ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]            ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[2] ; CLK          ; CLK         ; 20.000       ; -0.020     ; 3.132      ;
; 16.838 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 3.106      ;
; 16.839 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 3.105      ;
; 16.841 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.107      ;
; 16.842 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.106      ;
; 16.842 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 3.102      ;
; 16.843 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 3.101      ;
; 16.844 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.104      ;
; 16.850 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 3.094      ;
; 16.853 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.095      ;
; 16.853 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.029     ; 3.105      ;
; 16.856 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.029     ; 3.102      ;
; 16.869 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.029     ; 3.089      ;
; 16.895 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 3.053      ;
; 16.909 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.048     ; 3.030      ;
; 16.909 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 3.035      ;
; 16.916 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.029     ; 3.042      ;
; 16.917 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.029     ; 3.041      ;
; 16.920 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15] ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.029     ; 3.038      ;
; 16.921 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.029     ; 3.037      ;
; 16.928 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.029     ; 3.030      ;
; 16.937 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13] ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 3.007      ;
; 16.948 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 2.996      ;
; 16.949 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 2.995      ;
; 16.949 ; wrapper:I2C_Read|i2c_master:i2c_master|state[2]            ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.032     ; 3.006      ;
; 16.951 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 2.993      ;
; 16.954 ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]            ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3] ; CLK          ; CLK         ; 20.000       ; -0.036     ; 2.997      ;
; 16.961 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]  ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0] ; CLK          ; CLK         ; 20.000       ; -0.039     ; 2.987      ;
; 16.967 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12] ; wrapper:I2C_Read|i2c_master:i2c_master|state[3]      ; CLK          ; CLK         ; 20.000       ; -0.034     ; 2.986      ;
; 16.969 ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]            ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.032     ; 2.986      ;
; 16.983 ; wrapper:I2C_Read|i2c_master:i2c_master|state[2]            ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[2] ; CLK          ; CLK         ; 20.000       ; -0.030     ; 2.974      ;
; 16.987 ; wrapper:I2C_Read|i2c_master:i2c_master|state[2]            ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]      ; CLK          ; CLK         ; 20.000       ; -0.042     ; 2.958      ;
; 16.987 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]  ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data   ; CLK          ; CLK         ; 20.000       ; -0.029     ; 2.971      ;
; 16.997 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14] ; wrapper:I2C_Read|i2c_master:i2c_master|state[3]      ; CLK          ; CLK         ; 20.000       ; -0.034     ; 2.956      ;
; 17.000 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10] ; wrapper:I2C_Read|i2c_master:i2c_master|state[3]      ; CLK          ; CLK         ; 20.000       ; -0.034     ; 2.953      ;
; 17.002 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]  ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]      ; CLK          ; CLK         ; 20.000       ; -0.043     ; 2.942      ;
+--------+------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+--------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 38.098 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.852      ;
; 38.231 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.719      ;
; 38.234 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.716      ;
; 38.351 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.599      ;
; 38.392 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.558      ;
; 38.392 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.558      ;
; 38.392 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.558      ;
; 38.392 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.558      ;
; 38.415 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.535      ;
; 38.419 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.531      ;
; 38.425 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.525      ;
; 38.425 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.525      ;
; 38.425 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.525      ;
; 38.425 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.525      ;
; 38.425 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.525      ;
; 38.425 ; vga_driver:inst|h_count[3] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.525      ;
; 38.466 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.484      ;
; 38.466 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.484      ;
; 38.466 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.484      ;
; 38.466 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.484      ;
; 38.469 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.481      ;
; 38.483 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.467      ;
; 38.487 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.463      ;
; 38.490 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.460      ;
; 38.499 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.451      ;
; 38.499 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.451      ;
; 38.499 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.451      ;
; 38.499 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.451      ;
; 38.499 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.451      ;
; 38.499 ; vga_driver:inst|h_count[4] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.451      ;
; 38.502 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.448      ;
; 38.510 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.440      ;
; 38.510 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.440      ;
; 38.510 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.440      ;
; 38.510 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.440      ;
; 38.532 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.418      ;
; 38.532 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.418      ;
; 38.532 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.418      ;
; 38.532 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.418      ;
; 38.532 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.418      ;
; 38.532 ; vga_driver:inst|h_count[5] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.418      ;
; 38.540 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.410      ;
; 38.543 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.407      ;
; 38.548 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.402      ;
; 38.556 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.394      ;
; 38.556 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.394      ;
; 38.556 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.394      ;
; 38.556 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.394      ;
; 38.558 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.392      ;
; 38.558 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.392      ;
; 38.558 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.392      ;
; 38.558 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.392      ;
; 38.565 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.385      ;
; 38.570 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.380      ;
; 38.589 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.361      ;
; 38.589 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.361      ;
; 38.589 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.361      ;
; 38.589 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.361      ;
; 38.589 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.361      ;
; 38.589 ; vga_driver:inst|h_count[2] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.361      ;
; 38.589 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.361      ;
; 38.589 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.361      ;
; 38.589 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.361      ;
; 38.589 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.361      ;
; 38.590 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.360      ;
; 38.591 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.359      ;
; 38.591 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.359      ;
; 38.591 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.359      ;
; 38.591 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.359      ;
; 38.591 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.359      ;
; 38.591 ; vga_driver:inst|h_count[8] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.359      ;
; 38.595 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.355      ;
; 38.622 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.328      ;
; 38.622 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.328      ;
; 38.622 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.328      ;
; 38.622 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.328      ;
; 38.622 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.328      ;
; 38.622 ; vga_driver:inst|h_count[9] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.328      ;
; 38.633 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.317      ;
; 38.633 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.317      ;
; 38.635 ; vga_driver:inst|h_count[8] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.315      ;
; 38.652 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.298      ;
; 38.659 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.291      ;
; 38.659 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.291      ;
; 38.659 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.291      ;
; 38.659 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.291      ;
; 38.662 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.288      ;
; 38.662 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.288      ;
; 38.662 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.288      ;
; 38.662 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.288      ;
; 38.666 ; vga_driver:inst|h_count[9] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.284      ;
; 38.674 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.036     ; 1.277      ;
; 38.686 ; vga_driver:inst|h_count[7] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.264      ;
; 38.692 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.258      ;
; 38.692 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.258      ;
; 38.692 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.258      ;
; 38.692 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.258      ;
; 38.692 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.258      ;
; 38.692 ; vga_driver:inst|h_count[7] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.258      ;
; 38.695 ; vga_driver:inst|h_count[6] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 1.255      ;
+--------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                              ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; wrapper:I2C_Read|i2c_master:i2c_master|saved_device_address[0] ; wrapper:I2C_Read|i2c_master:i2c_master|saved_device_address[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; wrapper:I2C_Read|i2c_master:i2c_master|serial_clock            ; wrapper:I2C_Read|i2c_master:i2c_master|serial_clock            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wrapper:I2C_Read|i2c_master:i2c_master|post_serial_data        ; wrapper:I2C_Read|i2c_master:i2c_master|post_serial_data        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wrapper:I2C_Read|i2c_master:i2c_master|saved_device_address[1] ; wrapper:I2C_Read|i2c_master:i2c_master|saved_device_address[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0]           ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[0]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.01      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.01      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3]           ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.225 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.00      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.01      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.345      ;
; 0.304 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.317 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.437      ;
; 0.350 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[7]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.470      ;
; 0.374 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.00      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.494      ;
; 0.431 ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]                ; wrapper:I2C_Read|i2c_master:i2c_master|state[1]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.551      ;
; 0.451 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[6]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[6]          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.571      ;
; 0.454 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[4]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[4]          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.464 ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1]           ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[1]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[3]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[3]          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data             ; wrapper:I2C_Read|i2c_master:i2c_master|serial_data             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; wrapper:I2C_Read|i2c_master:i2c_master|state[2]                ; wrapper:I2C_Read|i2c_master:i2c_master|state[2]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.589      ;
; 0.489 ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[2]           ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[2]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.609      ;
; 0.497 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.00      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.00      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.617      ;
; 0.498 ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]                ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.618      ;
; 0.512 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[5]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[5]          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.632      ;
; 0.512 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.10      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.10      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.632      ;
; 0.517 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.641      ;
; 0.530 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[0]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[4]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[2]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[6]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[8]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[12]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[10]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[14]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.655      ;
; 0.538 ; wrapper:I2C_Read|i2c_master:i2c_master|last_acknowledge        ; wrapper:I2C_Read|i2c_master:i2c_master|last_acknowledge        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.658      ;
; 0.547 ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[0]          ; wrapper:I2C_Read|i2c_master:i2c_master|bit_counter[0]          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.667      ;
; 0.550 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.10      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.11      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.669      ;
; 0.556 ; wrapper:I2C_Read|i2c_master:i2c_master|state[0]                ; wrapper:I2C_Read|i2c_master:i2c_master|post_state[3]           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.676      ;
; 0.564 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.01      ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.10      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.685      ;
; 0.583 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[3]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[1]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[5]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[15]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.703      ;
; 0.584 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[7]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[11]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.704      ;
; 0.584 ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[9]      ; wrapper:I2C_Read|i2c_master:i2c_master|divider_counter[13]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.704      ;
; 0.585 ; wrapper:I2C_Read|i2c_master:i2c_master|process_counter.01      ; wrapper:I2C_Read|i2c_master:i2c_master|last_acknowledge        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; wrapper:I2C_Read|i2c_master:i2c_master|state[3]                ; wrapper:I2C_Read|i2c_master:i2c_master|state[3]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.706      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+-------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.298 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.300 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; vga_driver:inst|h_count[7] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.422      ;
; 0.304 ; vga_driver:inst|v_count[8] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; vga_driver:inst|h_count[6] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.367 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.487      ;
; 0.369 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.490      ;
; 0.370 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.491      ;
; 0.372 ; vga_driver:inst|v_count[6] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.493      ;
; 0.447 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.567      ;
; 0.455 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; vga_driver:inst|h_count[6] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.466 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.468 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.498 ; vga_driver:inst|v_count[9] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.619      ;
; 0.510 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.632      ;
; 0.513 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.633      ;
; 0.519 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; vga_driver:inst|h_count[8] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.523 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.645      ;
; 0.526 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.648      ;
; 0.527 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.647      ;
; 0.529 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; vga_driver:inst|v_count[6] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.533 ; vga_driver:inst|v_count[6] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.654      ;
; 0.536 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.657      ;
; 0.542 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.663      ;
; 0.551 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.672      ;
; 0.579 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.699      ;
; 0.582 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.703      ;
; 0.584 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.704      ;
; 0.590 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.710      ;
; 0.592 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.712      ;
; 0.593 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.714      ;
; 0.596 ; vga_driver:inst|v_count[4] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.717      ;
; 0.599 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.720      ;
; 0.602 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.723      ;
; 0.603 ; vga_driver:inst|h_count[9] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.724      ;
; 0.607 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.727      ;
; 0.611 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[4] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.732      ;
; 0.614 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.735      ;
; 0.617 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.738      ;
; 0.625 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.746      ;
; 0.642 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.762      ;
; 0.651 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.772      ;
; 0.655 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.775      ;
; 0.660 ; vga_driver:inst|h_count[9] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.781      ;
; 0.664 ; vga_driver:inst|h_count[0] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.784      ;
; 0.664 ; vga_driver:inst|h_count[7] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.784      ;
; 0.665 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.786      ;
; 0.666 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.787      ;
; 0.668 ; vga_driver:inst|v_count[3] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.789      ;
; 0.674 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.795      ;
; 0.676 ; vga_driver:inst|h_count[6] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.796      ;
; 0.677 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[6] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.798      ;
; 0.680 ; vga_driver:inst|v_count[8] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.801      ;
; 0.680 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.801      ;
; 0.680 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.800      ;
; 0.683 ; vga_driver:inst|v_count[2] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.804      ;
; 0.692 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.813      ;
; 0.708 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.828      ;
; 0.740 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[7] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.861      ;
; 0.743 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.864      ;
; 0.744 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.864      ;
; 0.745 ; vga_driver:inst|h_count[4] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.865      ;
; 0.765 ; vga_driver:inst|v_count[9] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.886      ;
; 0.765 ; vga_driver:inst|v_count[9] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.886      ;
; 0.765 ; vga_driver:inst|h_count[1] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.885      ;
; 0.766 ; vga_driver:inst|v_count[9] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.887      ;
; 0.783 ; vga_driver:inst|v_count[1] ; vga_driver:inst|v_count[1] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.904      ;
; 0.791 ; vga_driver:inst|h_count[8] ; vga_driver:inst|h_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.911      ;
; 0.798 ; vga_driver:inst|h_count[5] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.919      ;
; 0.799 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.919      ;
; 0.800 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.921      ;
; 0.800 ; vga_driver:inst|h_count[3] ; vga_driver:inst|h_count[8] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.920      ;
; 0.805 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.926      ;
; 0.805 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[3] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.926      ;
; 0.805 ; vga_driver:inst|h_count[2] ; vga_driver:inst|h_count[5] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; vga_driver:inst|v_count[5] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.926      ;
; 0.806 ; vga_driver:inst|v_count[7] ; vga_driver:inst|v_count[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.927      ;
; 0.814 ; vga_driver:inst|v_count[6] ; vga_driver:inst|v_count[9] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.935      ;
; 0.822 ; vga_driver:inst|v_count[0] ; vga_driver:inst|v_count[2] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.943      ;
+-------+----------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 11.445 ; 0.186 ; N/A      ; N/A     ; 9.433               ;
;  CLK                                               ; 11.445 ; 0.186 ; N/A      ; N/A     ; 9.433               ;
;  inst2|altpll_component|auto_generated|pll1|clk[0] ; 35.782 ; 0.298 ; N/A      ; N/A     ; 19.717              ;
; Design-wide TNS                                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_R         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_G         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_B         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; VALUE[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VALUE[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VALUE[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VALUE[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VALUE[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VALUE[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VALUE[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VALUE[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VALUE[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SDA                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SCL                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; out_R         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; out_G         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; out_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out_R         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out_G         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; out_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_R         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out_G         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; out_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; CLK                                               ; CLK                                               ; 2669     ; 0        ; 0        ; 0        ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; CLK                                               ; 45       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 280      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; CLK                                               ; CLK                                               ; 2669     ; 0        ; 0        ; 0        ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; CLK                                               ; 45       ; 0        ; 0        ; 0        ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 280      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 66    ; 66   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                            ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; Target                                            ; Clock                                             ; Type      ; Status      ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+
; CLK                                               ; CLK                                               ; Base      ; Constrained ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+---------------------------------------------------+---------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Tue Nov  5 06:25:43 2024
Info: Command: quartus_sta VGASystem -c VGASystem
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGASystem.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLK CLK
    Info (332110): create_generated_clock -source {inst2|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {inst2|altpll_component|auto_generated|pll1|clk[0]} {inst2|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 11.445
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.445               0.000 CLK 
    Info (332119):    35.782               0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 CLK 
    Info (332119):     0.744               0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.783
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.783               0.000 CLK 
    Info (332119):    19.721               0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 11.932
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.932               0.000 CLK 
    Info (332119):    36.057               0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 CLK 
    Info (332119):     0.692               0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.772
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.772               0.000 CLK 
    Info (332119):    19.717               0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.023
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.023               0.000 CLK 
    Info (332119):    38.098               0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLK 
    Info (332119):     0.298               0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.433               0.000 CLK 
    Info (332119):    19.798               0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4759 megabytes
    Info: Processing ended: Tue Nov  5 06:25:45 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


