# FPGA部分

FPGA部分，均在Vivado平台实现，细分为纯硬核实现(verilog方式)与纯软核实现(MicroBlaze方式)

## 工程组成

| 序号  | 归属  | 案例名称                                                    | 描述                                |
| ---- | ---- | ------------------------------------------------------------ | ------------------------------------------ |
| 1    | FPGA | [HelloWorld-Verilog](/Hello-World/FPGA/Verilog)              | 本工程基于Vivado平台，采用纯verilog语言实现     |
| 2    | FPGA | [HelloWorld-MicroBlaze](/Hello-World/FPGA/MicroBlaze)        | 本工程基于Vivado和Xilinx SDK平台，采用纯C语言实现       |

