<!DOCTYPE html>
<html class="writer-html5" lang="en" >
<head>
  <meta charset="utf-8" />
  <meta name="viewport" content="width=device-width, initial-scale=1.0" /><!-- OneTrust Cookies Consent Notice start for xilinx.github.io --><script src="https://cdn.cookielaw.org/scripttemplates/otSDKStub.js" data-document-language="true" type="text/javascript" charset="UTF-8" data-domain-script="03af8d57-0a04-47a6-8f10-322fa00d8fc7" ></script>
<script type="text/javascript">
function OptanonWrapper() { }
</script><!-- OneTrust Cookies Consent Notice end for xilinx.github.io --><title>カーネルのインプリメント - Vitis™ チュートリアル 2022.1 の資料</title>
      <link rel="stylesheet" href="../../../../_static/pygments.css" type="text/css" />
      <link rel="stylesheet" href="../../../../_static/css/theme.css" type="text/css" />
      <link rel="stylesheet" href="../../../../_static/_static/custom.css" type="text/css" /><!--[if lt IE 9]>
    <script src="../../../../_static/js/html5shiv.min.js"></script>
  <![endif]--><script data-url_root="../../../../" id="documentation_options" src="../../../../_static/documentation_options.js"></script>
        <script src="../../../../_static/jquery.js"></script>
        <script src="../../../../_static/underscore.js"></script>
        <script src="../../../../_static/_sphinx_javascript_frameworks_compat.js"></script>
        <script src="../../../../_static/doctools.js"></script>
    <script src="../../../../_static/js/theme.js"></script>
    <link rel="index" title="Index" href="../../../../genindex.html" />
    <link rel="search" title="Search" href="../../../../search.html" /> 
</head>

<body class="wy-body-for-nav"> 
  <div class="wy-grid-for-nav">
    <nav data-toggle="wy-nav-shift" class="wy-nav-side">
      <div class="wy-side-scroll">
        <div class="wy-side-nav-search"><a href="../../../../index.html" class="icon icon-home">Vitis™ チュートリアル <img src="../../../../_static/xilinx-header-logo.svg" class="logo" alt="Logo"/> </a><div class="version">2022.1</div>
<div role="search">
  <form id="rtd-search-form" class="wy-form" action="../../../../search.html" method="get">
    <input type="text" name="q" placeholder="Search docs" />
    <input type="hidden" name="check_keywords" value="yes" />
    <input type="hidden" name="area" value="default" />
  </form>
</div>
        </div><div class="wy-menu wy-menu-vertical" data-spy="affix" role="navigation" aria-label="Navigation menu">
              <p class="caption" role="heading"><span class="caption-text">English</span></p><ul><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/master/docs/index.html">Main</a></li></ul><p class="caption" role="heading"><span class="caption-text">入門</span></p><ul><li class="toctree-l1"><a class="reference internal" href="../../../Getting_Started/Vitis-Getting-Started.html">概要</a></li></ul><p class="caption" role="heading"><span class="caption-text">アクセラレーション</span></p><ul><li class="toctree-l1"><a class="reference internal" href="../../Hardware-Acceleration.html">ハードウェア アクセラレーション</a></li></ul><p class="caption" role="heading"><span class="caption-text">AI エンジン</span></p><ul><li class="toctree-l1"><a class="reference internal" href="../../../AI_Engine_Development/AI_Engine_Development.html">AI エンジン開発</a></li></ul><p class="caption" role="heading"><span class="caption-text">プラットフォーム</span></p><ul><li class="toctree-l1"><a class="reference internal" href="../../../Vitis_Platform_Creation/Vitis_Platform_Creation.html">Vitis プラットフォームの作成</a></li></ul><p class="caption" role="heading"><span class="caption-text">その他のバージョン</span></p><ul><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/2021-2/build/html/index.html">2021.2</a></li><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/2021-1/build/html/index.html">2021.1</a></li><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/2020-2/docs/build/html/index.html">2020.2</a></li><li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Vitis-Tutorials/2020-1/docs/build/html/indexE.html">2020.1</a></li></ul></div>
      </div>
    </nav>

    <section data-toggle="wy-nav-shift" class="wy-nav-content-wrap"><nav class="wy-nav-top" aria-label="Mobile navigation menu"  style="background: black" ><i data-toggle="wy-nav-top" class="fa fa-bars"></i> <a href="../../../../index.html">Vitis™ チュートリアル</a></nav>

      <div class="wy-nav-content">
        <div class="rst-content">
          <div role="navigation" aria-label="Page navigation"><ul class="wy-breadcrumbs"><li><a href="../../../../index.html" class="icon icon-home"></a>&raquo;</li> <li>カーネルのインプリメント</li><li class="wy-breadcrumbs-aside"><a href="../../../../_sources/docs/Hardware_Acceleration/Design_Tutorials/02-bloom/4_implement-kernel.md.txt" rel="nofollow">ページ ソースの表示</a></li></ul><hr/>
</div>
          <div role="main" class="document" itemscope="itemscope" itemtype="http://schema.org/Article">
           <div itemprop="articleBody">
             
  <table width="100%">
 <tr width="100%">
    <td align="center"><img src="https://raw.githubusercontent.com/Xilinx/Image-Collateral/main/xilinx-logo.png" width="30%"/><h1>Vitis™ ハードウェア アクセラレーション チュートリアル</h1><a href="https://japan.xilinx.com/products/design-tools/vitis.html">xilinx.com の Vitis™ 開発環境を参照</a></td>
 </tr>
</table><div class="section" id="implementing-the-kernel">
<h1>カーネルのインプリメント<a class="headerlink" href="#implementing-the-kernel" title="Permalink to this heading">¶</a></h1>
<p>この演習では、4 個、8 個、および 16 個のワードを並列処理する最適化されたカーネルを作成します。100,000 個のドキュメントすべて (1.4 GB) を、ホスト CPU からカーネルに 1 つのバッファーを使用して送信します。</p>
<div class="section" id="bloom4x-kernel-implementation-using-4-words-in-parallel">
<h2>Bloom4x: 4 ワードを並列処理するカーネル インプリメンテーション<a class="headerlink" href="#bloom4x-kernel-implementation-using-4-words-in-parallel" title="Permalink to this heading">¶</a></h2>
<p>4 ワードを並列処理するには、32 ビット * 4 = 128 ビットが並列で必要ですが、データは連続しているので、512 ビットの DDR にアクセスする必要があります。この場合、必要なメモリ アクセス回数は少なくなります。</p>
<p>次のインターフェイス要件を使用して、カーネルを作成します。</p><ul class="simple"> <li><p>DDR に格納されている複数のワードを 512 ビットの DDR アクセスとして読み出します。これは、DDR に 1 回アクセスするたびに 16 ワード読み出すことと等価です。</p></li> <li><p>複数のフラグを DDR に 512 ビットの DDR アクセスとして書き込みます。これは、DDR に 1 回アクセスするたびに 32 フラグを書き込むことと等価です。</p></li> <li><p>4 ワードを並列して計算します。各ワードには、2 つの <code class="docutils literal notranslate"><span class="pre">MurmurHash2</span></code> 関数が必要です。</p></li> <li><p>サイクルごとに 4 ワードのハッシュ (2 つの <code class="docutils literal notranslate"><span class="pre">MurmurHash2</span></code> 関数) 関数を計算します。</p></li> </ul>
<p>『Vitis 統合ソフトウェア プラットフォームの資料』 (UG1416) のアプリケーション アクセラレーション開発フローの <a class="reference external" href="https://docs.xilinx.com/r/en-US/ug1393-vitis-application-acceleration/Methodology-for-Accelerating-Data-Center-Applications-with-the-Vitis-Software-Platform">Vitis ソフトウェア プラットフォームでのアプリケーションのアクセラレーション手法</a>を参照してください。</p>
<div class="section" id="macro-architecture-implementation">
<h3>マクロ アーキテクチャのインプリメンテーション<a class="headerlink" href="#macro-architecture-implementation" title="Permalink to this heading">¶</a></h3>
<p><code class="docutils literal notranslate"><span class="pre">02-bloom/reference_files/compute_score_fpga_kernel.cpp</span></code> の関数 <code class="docutils literal notranslate"><span class="pre">runOnfpga</span></code> に移動します。</p>
<p>次の引数を使用して DDR から 512 ビットを受信するようアルゴリズムがアップデートされています。</p><ul class="simple"> <li><p><code class="docutils literal notranslate"><span class="pre">input_words</span></code>: 512 ビットの入力データ。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">output_flags</span></code>: 512 ビットの出力データ。</p></li> <li><p>追加の引数:</p><ul> <li><p><code class="docutils literal notranslate"><span class="pre">bloom_filter</span></code>: ブルーム係数を含む配列へのポインター。</p></li> <li><p>計算するワードの総数。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">load_filter</span></code>: 係数の読み込みをイネーブル/ディスエーブル。係数は 1 回読み込むだけです。</p></li> </ul>
</li>
</ul>
<ol><li><p>カーネル開発手法の最初の手順では、カーネル コードをロード/計算/ストア パターンの構造に変更する必要があります。これには、次を使用して最上位関数 <code class="docutils literal notranslate"><span class="pre">runOnfpga</span></code> を作成します。</p><ul class="simple"> <li><p><code class="docutils literal notranslate"><span class="pre">compute_hash_flags_dataflow</span></code> にロード、計算、ストア用のサブ関数を追加。</p></li> <li><p>これらの関数間でデータを転送するローカル配列または <code class="docutils literal notranslate"><span class="pre">hls::stream</span></code> 変数。</p></li> </ul>
</li>
<li><p>ソース コードでは、<code class="docutils literal notranslate"><span class="pre">input_words</span></code>、<code class="docutils literal notranslate"><span class="pre">output_flags</span></code>、<code class="docutils literal notranslate"><span class="pre">bloom_filter</span></code> に次の INTERFACE プラグマが指定されています。</p>
<div class="highlight-cpp notranslate"><div class="highlight"><pre><span></span><span class="cp">#pragma HLS INTERFACE m_axi port=output_flags bundle=maxiport0   offset=slave </span>
<span class="cp">#pragma HLS INTERFACE m_axi port=input_words  bundle=maxiport0   offset=slave </span>
<span class="cp">#pragma HLS INTERFACE m_axi port=bloom_filter bundle=maxiport1   offset=slave </span>
</pre></div>
</div>
<p>説明:</p><ul class="simple"> <li><p><code class="docutils literal notranslate"><span class="pre">m_axi</span></code>: AXI マスター ポートを指定します。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">port</span></code>: AXI インターフェイスにマップする引数の名前を指定します。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">offset=slave</span></code>: カーネルの AXI4-Lite スレーブ インターフェイスを介してポインターのベースのアドレスを使用できることを示します。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">bundle</span></code>: <code class="docutils literal notranslate"><span class="pre">m_axi</span></code> インターフェイスの名前を指定します。この例では、<code class="docutils literal notranslate"><span class="pre">input_words</span></code> および <code class="docutils literal notranslate"><span class="pre">output_flags</span></code> は <code class="docutils literal notranslate"><span class="pre">maxiport0</span></code> にマップされ、また <code class="docutils literal notranslate"><span class="pre">bloom_filter</span></code> 引数は <code class="docutils literal notranslate"><span class="pre">maxiport1</span></code> にマップされます。</p></li> </ul>
<p>関数 <code class="docutils literal notranslate"><span class="pre">runOnfpga</span></code> はブルーム フィルター係数を読み込み、ロード、計算、およびストア関数を含む <code class="docutils literal notranslate"><span class="pre">compute_hash_flags_dataflow</span></code> 関数を呼び出します。</p>
<p><code class="docutils literal notranslate"><span class="pre">02-bloom/cpu_src/compute_score_fpga_kernel.cpp</span></code> ファイルの関数 <code class="docutils literal notranslate"><span class="pre">compute_hash_flags_dataflow</span></code> を参照してください。次のブロック図に、計算カーネルとデバイス DDR メモリの接続と、計算ハッシュ ブロックのプロセッシング ユニットへのデータ供給を示します。</p>
<p><img alt="missing image" src="../../../../_images/Kernel_block_diagram.PNG" /></p>
<p>カーネル インターフェイスから DDR メモリへの接続は AXI インターフェイスで、入力および出力で最大幅 512 が使用されています。<code class="docutils literal notranslate"><span class="pre">compute_hash_flags</span></code> 関数の入力には、PARALLELIZATION により 512 以外の幅を使用できます。プロセッシング エレメントの境界で、メモリ インターフェイスの幅とプロセッシング ユニット インターフェイスの幅の差に対処するため、Resize ブロックが挿入されています。Buffer というブロックは、ストリームと AXI の間で変換を実行するメモリ アダプターで、Resize ブロックは、使用する構成に選択された PARALLELIZATION 係数に基づいてインターフェイスの幅を調整します。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">compute_hash_flags_dataflow</span></code> 関数の入力 <code class="docutils literal notranslate"><span class="pre">input_words</span></code> は、AXI インターフェイスを介してグローバル メモリからの 512 ビット バースト読み出しが受信されると読み出され、512 ビット値のストリーム <code class="docutils literal notranslate"><span class="pre">data_from_gmem</span></code> が作成されます。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">hls_stream</span><span class="p">::</span><span class="n">buffer</span><span class="p">(</span><span class="n">data_from_gmem</span><span class="p">,</span> <span class="n">input_words</span><span class="p">,</span> <span class="n">total_size</span><span class="o">/</span><span class="p">(</span><span class="mi">512</span><span class="o">/</span><span class="mi">32</span><span class="p">));</span>
</pre></div>
</div>
</li> <li><p><code class="docutils literal notranslate"><span class="pre">compute_hash_flags</span></code> で 4 ワードを並列処理するには 128 ビットが必要なので、<code class="docutils literal notranslate"><span class="pre">data_from_gmem</span></code> から並列ワードのストリーム <code class="docutils literal notranslate"><span class="pre">word_stream</span></code> (PARALLELIZATION 個のワード) が作成されます。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">hls_stream</span><span class="p">::</span><span class="n">resize</span><span class="p">(</span><span class="n">word_stream</span><span class="p">,</span> <span class="n">data_from_gmem</span><span class="p">,</span> <span class="n">total_size</span><span class="o">/</span><span class="p">(</span><span class="mi">512</span><span class="o">/</span><span class="mi">32</span><span class="p">));</span>
</pre></div>
</div>
</li> <li><p>関数 <code class="docutils literal notranslate"><span class="pre">compute_hash_flags_dataflow</span></code> は、並列ワードを計算するため <code class="docutils literal notranslate"><span class="pre">compute_hash_flags</span></code> 関数を呼び出します。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">PARALLELIZATION=4</span></code> の設定だと、<code class="docutils literal notranslate"><span class="pre">compute_hash_flags</span></code> の出力である <code class="docutils literal notranslate"><span class="pre">flag_stream</span></code> は 4*8 ビット = 32 ビットの並列ワードになります。これは、512 ビット値のストリームを <code class="docutils literal notranslate"><span class="pre">data_to_mem</span></code> として作成するのに使用されます。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">hls_stream</span><span class="p">::</span><span class="n">resize</span><span class="p">(</span><span class="n">data_to_gmem</span><span class="p">,</span> <span class="n">flag_stream</span><span class="p">,</span> <span class="n">total_size</span><span class="o">/</span><span class="p">(</span><span class="mi">512</span><span class="o">/</span><span class="mi">8</span><span class="p">));</span>
</pre></div>
</div>
</li> <li><p>512 ビット値のストリーム <code class="docutils literal notranslate"><span class="pre">data_to_mem</span></code> は、<code class="docutils literal notranslate"><span class="pre">output_flags</span></code> を使用して 512 ビット値として AXI インターフェイスを介してグローバル メモリに書き込まれます。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">hls_stream</span><span class="p">::</span><span class="n">buffer</span><span class="p">(</span><span class="n">output_flags</span><span class="p">,</span> <span class="n">data_to_gmem</span><span class="p">,</span> <span class="n">total_size</span><span class="o">/</span><span class="p">(</span><span class="mi">512</span><span class="o">/</span><span class="mi">8</span><span class="p">));</span>
</pre></div>
</div>
</li> <li><p><code class="docutils literal notranslate"><span class="pre">#pragmas</span> <span class="pre">HLS</span> <span class="pre">DATAFLOW</span></code> は、タスク レベルのパイプライン処理を有効にするため追加されています。これにより DATAFLOW が有効になり、すべての関数を同時に実行して同時に実行するタスクのパイプラインを作成するよう Vitis 高位合成 (HLS) コンパイラに指示します。</p>
<div class="highlight-cpp notranslate"><div class="highlight"><pre><span></span><span class="kt">void</span><span class="w"> </span><span class="nf">compute_hash_flags_dataflow</span><span class="p">(</span><span class="w"></span>
<span class="w">      </span><span class="n">ap_uint</span><span class="o">&lt;</span><span class="mi">512</span><span class="o">&gt;*</span><span class="w">   </span><span class="n">output_flags</span><span class="p">,</span><span class="w"></span>
<span class="w">      </span><span class="n">ap_uint</span><span class="o">&lt;</span><span class="mi">512</span><span class="o">&gt;*</span><span class="w">   </span><span class="n">input_words</span><span class="p">,</span><span class="w"></span>
<span class="w">      </span><span class="kt">unsigned</span><span class="w"> </span><span class="kt">int</span><span class="w">    </span><span class="n">bloom_filter</span><span class="p">[</span><span class="n">PARALLELIZATION</span><span class="p">][</span><span class="n">bloom_filter_size</span><span class="p">],</span><span class="w"></span>
<span class="w">      </span><span class="kt">unsigned</span><span class="w"> </span><span class="kt">int</span><span class="w">    </span><span class="n">total_size</span><span class="p">)</span><span class="w"></span>
<span class="p">{</span><span class="w"></span>
<span class="cp">#pragma HLS DATAFLOW</span>

<span class="w">    </span><span class="n">hls</span><span class="o">::</span><span class="n">stream</span><span class="o">&lt;</span><span class="n">ap_uint</span><span class="o">&lt;</span><span class="mi">512</span><span class="o">&gt;</span><span class="w"> </span><span class="o">&gt;</span><span class="w">    </span><span class="n">data_from_gmem</span><span class="p">;</span><span class="w"></span>
<span class="w">    </span><span class="n">hls</span><span class="o">::</span><span class="n">stream</span><span class="o">&lt;</span><span class="n">parallel_words_t</span><span class="o">&gt;</span><span class="w"> </span><span class="n">word_stream</span><span class="p">;</span><span class="w"></span>
<span class="w">    </span><span class="n">hls</span><span class="o">::</span><span class="n">stream</span><span class="o">&lt;</span><span class="n">parallel_flags_t</span><span class="o">&gt;</span><span class="w"> </span><span class="n">flag_stream</span><span class="p">;</span><span class="w"></span>
<span class="w">    </span><span class="n">hls</span><span class="o">::</span><span class="n">stream</span><span class="o">&lt;</span><span class="n">ap_uint</span><span class="o">&lt;</span><span class="mi">512</span><span class="o">&gt;</span><span class="w"> </span><span class="o">&gt;</span><span class="w">    </span><span class="n">data_to_gmem</span><span class="p">;</span><span class="w"></span>
<span class="w">    </span><span class="p">.</span><span class="w"> </span><span class="p">.</span><span class="w"> </span><span class="p">.</span><span class="w"> </span><span class="p">.</span><span class="w"> </span>
<span class="p">}</span><span class="w"></span>
</pre></div>
</div>
</li></ol>
</div>
<div class="section" id="micro-architecture-implementation">
<h3>マイクロ アーキテクチャのインプリメンテーション<a class="headerlink" href="#micro-architecture-implementation" title="Permalink to this heading">¶</a></h3>
<p>最上位関数 <code class="docutils literal notranslate"><span class="pre">runOnfpga</span></code> を適切なデータ幅およびインターフェイス タイプでアップデートしたので、レイテンシおよびスループットを向上するため最適化するループを特定します。</p>
<ol><li><p><code class="docutils literal notranslate"><span class="pre">runOnfpga</span></code> 関数は、<code class="docutils literal notranslate"><span class="pre">maxiport1</span></code> を使用して DDR からブルーム フィルター係数を読み出し、この係数を <code class="docutils literal notranslate"><span class="pre">bloom_filter_local</span></code> ローカル配列に保存します。この読み出しは、1 回のみ必要です。</p>
<div class="highlight-cpp notranslate"><div class="highlight"><pre><span></span><span class="w">  </span><span class="k">if</span><span class="p">(</span><span class="n">load_filter</span><span class="o">==</span><span class="nb">true</span><span class="p">)</span><span class="w"></span>
<span class="w">  </span><span class="p">{</span><span class="w"></span>
<span class="w">    </span><span class="nl">read_bloom_filter</span><span class="p">:</span><span class="w"> </span><span class="k">for</span><span class="p">(</span><span class="kt">int</span><span class="w"> </span><span class="n">index</span><span class="o">=</span><span class="mi">0</span><span class="p">;</span><span class="w"> </span><span class="n">index</span><span class="o">&lt;</span><span class="n">bloom_filter_size</span><span class="p">;</span><span class="w"> </span><span class="n">index</span><span class="o">++</span><span class="p">)</span><span class="w"> </span><span class="p">{</span><span class="w"></span>
<span class="w">    </span><span class="cp">#pragma HLS PIPELINE II=1</span>
<span class="w">    </span><span class="kt">unsigned</span><span class="w"> </span><span class="kt">int</span><span class="w"> </span><span class="n">tmp</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="n">bloom_filter</span><span class="p">[</span><span class="n">index</span><span class="p">];</span><span class="w"></span>
<span class="w">    </span><span class="k">for</span><span class="w"> </span><span class="p">(</span><span class="kt">int</span><span class="w"> </span><span class="n">j</span><span class="o">=</span><span class="mi">0</span><span class="p">;</span><span class="w"> </span><span class="n">j</span><span class="o">&lt;</span><span class="n">PARALLELISATION</span><span class="p">;</span><span class="w"> </span><span class="n">j</span><span class="o">++</span><span class="p">)</span><span class="w"> </span><span class="p">{</span><span class="w"></span>
<span class="w">    </span><span class="n">bloom_filter_local</span><span class="p">[</span><span class="n">j</span><span class="p">][</span><span class="n">index</span><span class="p">]</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="n">tmp</span><span class="p">;</span><span class="w"></span>
<span class="w">  </span><span class="p">}</span><span class="w"></span>
</pre></div>
</div>
<ul class="simple"> <li><p><code class="docutils literal notranslate"><span class="pre">#pragma</span> <span class="pre">HLS</span> <span class="pre">PIPELINE</span> <span class="pre">II=1</span></code> は、各サイクルでバースト DDR アクセスを開始し、ブルーム フィルターを読み出すために追加されています。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">bloom_filter_size</span></code> は約 16,000 に固定されているので、予測されるレイテンシは 16,000 サイクルです。これは、HLS 合成後に確認する必要があります。</p></li> </ul>
</li>
<li><p><code class="docutils literal notranslate"><span class="pre">compute_hash_flags</span></code> 関数内では、ループで 4 ワードを並列に計算するため、入れ子の <code class="docutils literal notranslate"><span class="pre">for</span></code> ループに記述し直されています。</p>
<div class="highlight-cpp notranslate"><div class="highlight"><pre><span></span><span class="kt">void</span><span class="w"> </span><span class="nf">compute_hash_flags</span><span class="w"> </span><span class="p">(</span><span class="w"></span>
<span class="w">    </span><span class="n">hls</span><span class="o">::</span><span class="n">stream</span><span class="o">&lt;</span><span class="n">parallel_flags_t</span><span class="o">&gt;&amp;</span><span class="w"> </span><span class="n">flag_stream</span><span class="p">,</span><span class="w"></span>
<span class="w">    </span><span class="n">hls</span><span class="o">::</span><span class="n">stream</span><span class="o">&lt;</span><span class="n">parallel_words_t</span><span class="o">&gt;&amp;</span><span class="w"> </span><span class="n">word_stream</span><span class="p">,</span><span class="w"></span>
<span class="w">    </span><span class="kt">unsigned</span><span class="w"> </span><span class="kt">int</span><span class="w">                   </span><span class="n">bloom_filter_local</span><span class="p">[</span><span class="n">PARALLELISATION</span><span class="p">][</span><span class="n">bloom_filter_size</span><span class="p">],</span><span class="w"></span>
<span class="w">    </span><span class="kt">unsigned</span><span class="w"> </span><span class="kt">int</span><span class="w">                   </span><span class="n">total_size</span><span class="p">)</span><span class="w"></span>
<span class="w">    </span><span class="p">{</span><span class="w"></span>
<span class="w">      </span><span class="nl">compute_flags</span><span class="p">:</span><span class="w"> </span><span class="k">for</span><span class="p">(</span><span class="kt">int</span><span class="w"> </span><span class="n">i</span><span class="o">=</span><span class="mi">0</span><span class="p">;</span><span class="w"> </span><span class="n">i</span><span class="o">&lt;</span><span class="n">total_size</span><span class="o">/</span><span class="n">PARALLELISATION</span><span class="p">;</span><span class="w"> </span><span class="n">i</span><span class="o">++</span><span class="p">)</span><span class="w"></span>
<span class="w">      </span><span class="p">{</span><span class="w"></span>
<span class="w">        </span><span class="cp">#pragma HLS LOOP_TRIPCOUNT min=1 max=10000</span>
<span class="w">        </span><span class="n">parallel_words_t</span><span class="w"> </span><span class="n">parallel_entries</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="n">word_stream</span><span class="p">.</span><span class="n">read</span><span class="p">();</span><span class="w"></span>
<span class="w">        </span><span class="n">parallel_flags_t</span><span class="w"> </span><span class="n">inh_flags</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="mi">0</span><span class="p">;</span><span class="w"></span>

<span class="w">        </span><span class="k">for</span><span class="w"> </span><span class="p">(</span><span class="kt">unsigned</span><span class="w"> </span><span class="kt">int</span><span class="w"> </span><span class="n">j</span><span class="o">=</span><span class="mi">0</span><span class="p">;</span><span class="w"> </span><span class="n">j</span><span class="o">&lt;</span><span class="n">PARALLELISATION</span><span class="p">;</span><span class="w"> </span><span class="n">j</span><span class="o">++</span><span class="p">)</span><span class="w"></span>
<span class="w">        </span><span class="p">{</span><span class="w"></span>
<span class="w">          </span><span class="cp">#pragma HLS UNROLL</span>
<span class="w">          </span><span class="kt">unsigned</span><span class="w"> </span><span class="kt">int</span><span class="w"> </span><span class="n">curr_entry</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="n">parallel_entries</span><span class="p">(</span><span class="mi">31</span><span class="o">+</span><span class="n">j</span><span class="o">*</span><span class="mi">32</span><span class="p">,</span><span class="w"> </span><span class="n">j</span><span class="o">*</span><span class="mi">32</span><span class="p">);</span><span class="w"></span>
<span class="w">          </span><span class="kt">unsigned</span><span class="w"> </span><span class="kt">int</span><span class="w"> </span><span class="n">frequency</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="n">curr_entry</span><span class="w"> </span><span class="o">&amp;</span><span class="w"> </span><span class="mh">0x00ff</span><span class="p">;</span><span class="w"></span>
<span class="w">          </span><span class="kt">unsigned</span><span class="w"> </span><span class="kt">int</span><span class="w"> </span><span class="n">word_id</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="n">curr_entry</span><span class="w"> </span><span class="o">&gt;&gt;</span><span class="w"> </span><span class="mi">8</span><span class="p">;</span><span class="w"></span>
<span class="w">          </span><span class="kt">unsigned</span><span class="w"> </span><span class="n">hash_pu</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="n">MurmurHash2</span><span class="p">(</span><span class="n">word_id</span><span class="p">,</span><span class="w"> </span><span class="mi">3</span><span class="p">,</span><span class="w"> </span><span class="mi">1</span><span class="p">);</span><span class="w"></span>
<span class="w">          </span><span class="kt">unsigned</span><span class="w"> </span><span class="n">hash_lu</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="n">MurmurHash2</span><span class="p">(</span><span class="n">word_id</span><span class="p">,</span><span class="w"> </span><span class="mi">3</span><span class="p">,</span><span class="w"> </span><span class="mi">5</span><span class="p">);</span><span class="w"></span>
<span class="w">          </span><span class="kt">bool</span><span class="w"> </span><span class="n">doc_end</span><span class="o">=</span><span class="w"> </span><span class="p">(</span><span class="n">word_id</span><span class="o">==</span><span class="n">docTag</span><span class="p">);</span><span class="w"></span>
<span class="w">          </span><span class="kt">unsigned</span><span class="w"> </span><span class="n">hash1</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="n">hash_pu</span><span class="o">&amp;</span><span class="n">hash_bloom</span><span class="p">;</span><span class="w"></span>
<span class="w">          </span><span class="kt">bool</span><span class="w"> </span><span class="n">inh1</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="p">(</span><span class="o">!</span><span class="n">doc_end</span><span class="p">)</span><span class="w"> </span><span class="o">&amp;&amp;</span><span class="w"> </span><span class="p">(</span><span class="n">bloom_filter_local</span><span class="p">[</span><span class="n">j</span><span class="p">][</span><span class="w"> </span><span class="n">hash1</span><span class="w"> </span><span class="o">&gt;&gt;</span><span class="w"> </span><span class="mi">5</span><span class="w"> </span><span class="p">]</span><span class="w"> </span><span class="o">&amp;</span><span class="w"> </span><span class="p">(</span><span class="w"> </span><span class="mi">1</span><span class="w"> </span><span class="o">&lt;&lt;</span><span class="w"> </span><span class="p">(</span><span class="n">hash1</span><span class="w"> </span><span class="o">&amp;</span><span class="w"> </span><span class="mh">0x1f</span><span class="p">)));</span><span class="w"></span>
<span class="w">          </span><span class="kt">unsigned</span><span class="w"> </span><span class="n">hash2</span><span class="o">=</span><span class="p">(</span><span class="n">hash_pu</span><span class="o">+</span><span class="n">hash_lu</span><span class="p">)</span><span class="o">&amp;</span><span class="n">hash_bloom</span><span class="p">;</span><span class="w"></span>
<span class="w">          </span><span class="kt">bool</span><span class="w"> </span><span class="n">inh2</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="p">(</span><span class="o">!</span><span class="n">doc_end</span><span class="p">)</span><span class="w"> </span><span class="o">&amp;&amp;</span><span class="w"> </span><span class="p">(</span><span class="n">bloom_filter_local</span><span class="p">[</span><span class="n">j</span><span class="p">][</span><span class="w"> </span><span class="n">hash2</span><span class="w"> </span><span class="o">&gt;&gt;</span><span class="w"> </span><span class="mi">5</span><span class="w"> </span><span class="p">]</span><span class="w"> </span><span class="o">&amp;</span><span class="w"> </span><span class="p">(</span><span class="w"> </span><span class="mi">1</span><span class="w"> </span><span class="o">&lt;&lt;</span><span class="w"> </span><span class="p">(</span><span class="n">hash2</span><span class="w"> </span><span class="o">&amp;</span><span class="w"> </span><span class="mh">0x1f</span><span class="p">)));</span><span class="w"></span>

<span class="w">          </span><span class="n">inh_flags</span><span class="p">(</span><span class="mi">7</span><span class="o">+</span><span class="n">j</span><span class="o">*</span><span class="mi">8</span><span class="p">,</span><span class="w"> </span><span class="n">j</span><span class="o">*</span><span class="mi">8</span><span class="p">)</span><span class="w"> </span><span class="o">=</span><span class="w"> </span><span class="p">(</span><span class="n">inh1</span><span class="w"> </span><span class="o">&amp;&amp;</span><span class="w"> </span><span class="n">inh2</span><span class="p">)</span><span class="w"> </span><span class="o">?</span><span class="w"> </span><span class="mi">1</span><span class="w"> </span><span class="o">:</span><span class="w"> </span><span class="mi">0</span><span class="p">;</span><span class="w"></span>
<span class="w">        </span><span class="p">}</span><span class="w"></span>

<span class="w">        </span><span class="n">flag_stream</span><span class="p">.</span><span class="n">write</span><span class="p">(</span><span class="n">inh_flags</span><span class="p">);</span><span class="w"></span>
<span class="w">    </span><span class="p">}</span><span class="w"></span>
<span class="p">}</span><span class="w"></span>
</pre></div>
</div>
<ul class="simple"> <li><p>こちらを追加: <code class="docutils literal notranslate"><span class="pre">#pragma</span> <span class="pre">HLS</span> <span class="pre">UNROLL</span></code></p><ul> <li><p>内部ループが展開され、ハッシュ機能のコピーが 4 つ作成されます。</p></li> </ul>
</li>
<li><p>Vitis HLS は、外部ループを <code class="docutils literal notranslate"><span class="pre">II=1</span></code> でパイプライン処理しようとします。内部ループを展開すると、外部ループを各クロック サイクルで開始でき、4 ワードを並列に計算できます。</p></li> <li><p>こちらを追加: <code class="docutils literal notranslate"><span class="pre">#pragma</span> <span class="pre">HLS</span> <span class="pre">LOOP_TRIPCOUNT</span></code> min=1 max=3500000`</p><ul> <li><p>HLS 合成後に関数のレイテンシがレポートされます。</p></li> </ul>
</li>
</ul>
</li>
</ol>
</div>
<div class="section" id="build-the-kernel-using-the-vitis-tool-flow">
<h3>Vitis ツール フローを使用したカーネルのビルド<a class="headerlink" href="#build-the-kernel-using-the-vitis-tool-flow" title="Permalink to this heading">¶</a></h3>
<p>次に、Vitis コンパイラを使用してカーネルをビルドします。Vitis コンパイラは、Vitis HLS ツールを呼び出して C++ カーネル コードを RTL カーネルに合成します。レポートを参照し、カーネルがパフォーマンスの目標を満たすためのレイテンシ/スループット要件を満たしているかを確認します。</p>
<ol><li><p>次のコマンドを使用して、カーネルをビルドします。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>cd $LAB_WORK_DIR/makefile; make build STEP=single_buffer PF=4 TARGET=hw_emu</pre></div>
</div>
<p>このコマンドは <code class="docutils literal notranslate"><span class="pre">v++</span></code> コンパイラを呼び出し、コンパイラが Vitis HLS ツールを呼び出して C++ コードを RTL コードに変換します。生成された RTL コードは、ハードウェア エミュレーションの実行に使用できます。</p>
<blockquote>
<div><p><strong>注記</strong>: このチュートリアルでは、ハードウェア エミュレーションの実行時間を短縮するため、入力ワードの数は 100 個にしています。</p>
</div></blockquote></li> <li><p>次のコマンドを使用して HLS 合成レポートを Vitis アナライザーで表示します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">vitis_analyzer</span> <span class="o">../</span><span class="n">build</span><span class="o">/</span><span class="n">single_buffer</span><span class="o">/</span><span class="n">kernel_4</span><span class="o">/</span><span class="n">hw_emu</span><span class="o">/</span><span class="n">runOnfpga_hw_emu</span><span class="o">.</span><span class="n">xclbin</span><span class="o">.</span><span class="n">link_summary</span>
</pre></div>
</div>
<p><img alt="missing image" src="../../../../_images/4_Kernel_4_link.PNG" /></p><ul class="simple"> <li><p>レポートされた <code class="docutils literal notranslate"><span class="pre">compute_hash_flags</span></code> のレイテンシは 875,011 サイクルです。これは、合計 35,000,000 ワードで 4 ワードを並列に計算した場合の結果です。このループの反復回数は 875,000 で、<code class="docutils literal notranslate"><span class="pre">MurmurHash2</span></code> レイテンシを含めた合計レイテンシ 875,011 サイクルは最適なものです。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">compute_hash_flags_dataflow</span></code> 関数の [Pinpelined] 列を見ると、<code class="docutils literal notranslate"><span class="pre">dataflow</span></code> がイネーブルになっています。これは、タスク レベルの並列実行がイネーブルになっており、<code class="docutils literal notranslate"><span class="pre">compute_hash_flags_dataflow</span></code> 関数のサブ関数がオーバーラップして実行されることを示します。</p></li> <li><p>レポートされた <code class="docutils literal notranslate"><span class="pre">read_bloom_filter</span></code> 関数のレイテンシは、<code class="docutils literal notranslate"><span class="pre">bloom_filter</span> <span class="pre">maxi</span></code> ポートを使用した DDR からのブルーム フィルター係数の読み出しでは 16,385 です。このループは 16,000 サイクル間反復実行され、ブルームフィルター係数から 32 ビットのデータを読み出します。</p></li> </ul>
</li>
<li><p>HLS レポートから、関数のレイテンシがターゲットを満たしていることを確認できます。ホストと通信する場合は、機能が正しいかどうかを確認する必要もあります。次のセクションでは、初期ホスト コードを確認し、ソフトウェアおよびハードウェア エミュレーションを実行します。</p></li></ol>
</div>
<div class="section" id="review-the-initial-host-code">
<h3>初期ホスト コードの確認<a class="headerlink" href="#review-the-initial-host-code" title="Permalink to this heading">¶</a></h3>
<p>アクセラレーション アプリケーション コードの初期バージョンは、元のソフトウェア バージョンの構造に従っています。入力バッファー全体がホストから FPGA に 1 つのトランザクションで転送され、FPGA アクセラレータで計算が実行されます。そして、ポスト プロセスの前に結果が FPGA からホストに戻されます。</p>
<p>次の図に、最初の手順でインプリメントされた順次処理を示します。ホストがデバイスにデータを書き込み、FPGA 上のアクセラレータで計算を実行し、ホストがフラグを読み出すという順番で処理されます。ホストですべてのフラグを受信してから、CPU 上でスコアが計算されます。</p>
<p><img alt="missing image" src="../../../../_images/overlap_single_buffer.PNG" /></p>
<p>FPGA アクセラレータは、供給された入力ワードのハッシュ値とフラグを計算します。</p>
<p>アクセラレータ カーネルに送信される異なる入力の機能は次のとおりです。</p><ul class="simple"> <li><p><code class="docutils literal notranslate"><span class="pre">input_doc_words</span></code>: すべてのドキュメントの 32 ビット ワードを含む入力配列。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">bloom_filter</span></code>: 挿入された検索配列ハッシュ値を含むブルーム フィルター配列。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">total_size</span></code>: 呼び出されたときに FPGA で処理される合計サイズを表す符号なし <code class="docutils literal notranslate"><span class="pre">int</span></code>。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">load_weights</span></code>: カーネルが複数回起動された場合に <code class="docutils literal notranslate"><span class="pre">bloom_filter</span></code> 配列が FPGA に 1 回だけ読み込まれるようにするブール値。</p></li> </ul>
<p>アクセラレータの出力は次のとおりです。</p><ul class="simple"> <li><p><code class="docutils literal notranslate"><span class="pre">output_inh_flags</span></code>: 8 ビット出力の出力配列。8 ビット出力の各ビットは、ワードがブルーム フィルターに存在するかどうか、つまり、CPU でのスコア計算に使用されるかどうかを示します。</p></li> </ul>
</div>
<div class="section" id="run-software-emulation-hardware-emulation-and-hw">
<h3>ソフトウェア エミュレーション、ハードウェア エミュレーション、およびハードウェア実行<a class="headerlink" href="#run-software-emulation-hardware-emulation-and-hw" title="Permalink to this heading">¶</a></h3>
<ol><li><p>次のコマンドを実行して、変更後のアプリケーションでソフトウェア エミュレーションを実行します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>cd $LAB_WORK_DIR/makefile; make run STEP=single_buffer TARGET=sw_emu</pre></div>
</div>
<p>ソフトウェア エミュレーションで問題が検出されないことを確認してください。</p></li> <li><p>次のコマンドを使用してハードウェア エミュレーションを実行し、機能が変更されていないことを確認します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>cd $LAB_WORK_DIR/makefile; make run STEP=single_buffer TARGET=hw_emu</pre></div>
</div><ul class="simple"> <li><p>「SIMULATION is PASSED」と表示され、問題が検出されなかったことが確認できます。これにより、生成されたハードウェアが機能的に正しいことがわかります。ただし、ハードウェアを FPGA では実行していません。.</p></li> </ul>
<blockquote>
<div><p><strong>注記</strong>: このチュートリアル用に、<code class="docutils literal notranslate"><span class="pre">$LAB_WORK_DIR/xclbin_save</span></code> ディレクトリに <code class="docutils literal notranslate"><span class="pre">xclbin</span></code> ファイルが用意してあります。<code class="docutils literal notranslate"><span class="pre">hw</span></code> 実行でターゲットがこれらの <code class="docutils literal notranslate"><span class="pre">xclbin</span></code> ファイルを使用するようにするため、<code class="docutils literal notranslate"><span class="pre">SOLUTION=1</span></code> オプションを追加できます。これらの <code class="docutils literal notranslate"><span class="pre">xclbin</span></code> ファイルは、Alveo U200 カード専用に生成されています。このチュートリアルで使用する各プラットフォームに対して、新しい <code class="docutils literal notranslate"><span class="pre">xclbin</span></code> ファイルを生成する必要があります。</p>
</div></blockquote></li> <li><p>次の手順に従って、アプリケーションをハードウェアで実行します。</p>
<p>ハードウェアで 100,000 個のドキュメントを計算します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>cd $LAB_WORK_DIR/makefile; make run STEP=single_buffer ITER=1 PF=4 TARGET=hw</pre></div>
</div><ul> <li><p>このチュートリアルのソリューションの一部として提供されている <code class="docutils literal notranslate"><span class="pre">xclbin</span></code> を使用する場合は、次のコマンドを使用します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>cd $LAB_WORK_DIR/makefile; make run STEP=single_buffer ITER=1 PF=4 TARGET=hw SOLUTION=1</pre></div>
</div></li> <li><p>4 つのワードを並列に使用するには、<code class="docutils literal notranslate"><span class="pre">PF=4</span></code> を使用すると <code class="docutils literal notranslate"><span class="pre">$LAB_WORK_DIR/reference_files/compute_score_fpga_kernel.cpp</span></code> で PARALLELIZATION マクロが 4 に設定されます。</p></li> <li><p><code class="docutils literal notranslate"><span class="pre">ITER=1</span></code> は、バッファーが 1 回で送信されたこと (1 つのバッファーを使用) を示します。</p></li> </ul>
<p>次の出力が表示されます。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">Loading</span> <span class="n">runOnfpga_hw</span><span class="o">.</span><span class="n">xclbin</span>
<span class="n">Processing</span> <span class="mf">1398.903</span> <span class="n">MBytes</span> <span class="n">of</span> <span class="n">data</span>
  <span class="n">Running</span> <span class="k">with</span> <span class="n">a</span> <span class="n">single</span> <span class="n">buffer</span> <span class="n">of</span> <span class="mf">1398.903</span> <span class="n">MBytes</span> <span class="k">for</span> <span class="n">FPGA</span> <span class="n">processing</span>
<span class="o">--------------------------------------------------------------------</span>
<span class="n">Executed</span> <span class="n">FPGA</span> <span class="n">accelerated</span> <span class="n">version</span>  <span class="o">|</span>   <span class="mf">838.5898</span> <span class="n">ms</span>   <span class="p">(</span> <span class="n">FPGA</span> <span class="mf">447.964</span> <span class="n">ms</span> <span class="p">)</span>
<span class="n">Executed</span> <span class="n">Software</span><span class="o">-</span><span class="n">Only</span> <span class="n">version</span>     <span class="o">|</span>   <span class="mf">3187.0354</span> <span class="n">ms</span>
<span class="o">--------------------------------------------------------------------</span>
<span class="n">Verification</span><span class="p">:</span> <span class="n">PASS</span>
</pre></div>
</div>
<ul class="simple"> <li><p>FPGA の合計時間は 447 ms です。これには、ホストから DDR への転送、FPGA での計算、DDR からホストへの転送の時間が含まれます。</p></li> <li><p>100,000 個のドキュメントを計算するのにかかる時間は合計約 838 ms です。</p></li> </ul>
</li>
</ol>
<p>この時点で、プロファイル サマリ レポートおよびタイムライン トレースで、ホストとカーネル間でデータを転送するのにかかる時間、FPGA での計算時間などの情報を確認します。</p>
</div>
<div class="section" id="visualize-the-resources-utilized">
<h3>リソース使用量の表示<a class="headerlink" href="#visualize-the-resources-utilized" title="Permalink to this heading">¶</a></h3>
<p>Vitis アナライザーを使用して HLS 合成レポートを表示します。<code class="docutils literal notranslate"><span class="pre">SOLUTION=1</span></code> なしでカーネルをビルドし、<code class="docutils literal notranslate"><span class="pre">generate</span> <span class="pre">link_summary</span></code> を生成する必要があります。これはチュートリアルの一部として提供されていません。この手順は省くことができます。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>vitis_analyzer $LAB_WORK_DIR/build/single_buffer/kernel_4/hw/runOnfpga_hw.xclbin.link_summary</pre></div>
</div>
<p>HLS 合成レポートに、Bloom4x カーネル インプリメンテーションの LUT、レジスタ、およびブロック RAM の使用数が示されます。</p>
<p><img alt="missing image" src="../../../../_images/kernel_4_util.PNG" /></p>
</div>
<div class="section" id="review-profile-reports-and-timeline-trace">
<h3>プロファイル サマリ レポートおよびタイムライン トレースの確認<a class="headerlink" href="#review-profile-reports-and-timeline-trace" title="Permalink to this heading">¶</a></h3>
<p>Vitis アナライザーを使用して <code class="docutils literal notranslate"><span class="pre">run_summary</span></code> レポートを表示します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>vitis_analyzer $LAB_WORK_DIR/build/single_buffer/kernel_4/hw/runOnfpga_hw.xclbin.run_summary</pre></div>
</div>
<p>プロファイル サマリおよびタイムライン トレース レポートは、FPGA アクセラレーション アプリケーションのパフォーマンスを解析するのに有益です。</p>
</div>
<div class="section" id="review-profile-summary-report">
<h3>プロファイル サマリ レポートの確認<a class="headerlink" href="#review-profile-summary-report" title="Permalink to this heading">¶</a></h3><ul> <li><p><em></em>[Kernels &amp; Compute Units: Kernel Execution] に、カーネルのエンキューによる合計時間が約 292 ms であることが示されます。</p>
<p><img alt="missing image" src="../../../../_images/kernel_4_profile_1.PNG" /></p><ul class="simple"> <li><p>4 ワードが並列に計算されます。アクセラレータは 300 MHz で動作します。計算するワードの総数は 350,000,000 です (各ドキュメントに 3,500 ワード、ドキュメント数 100,000)。</p></li> <li><p>ワード数/(クロック周波数 * カーネルの並列化係数) = 350M/(300M*4) = 291.6 ms。実際の FPGA 計算時間は、理論的な計算時間とほぼ同じです。</p></li> </ul>
</li>
<li><p>[Host Data Transfer: Host Transfer]<em> </em>に、DDR に対するホストの書き込み転送時間は 145 ms、DDR に対するホストの読み出し転送時間は 36 ms であることが示されます。 <img alt="missing image" src="../../../../_images/kernel_4_profile_2.PNG" /></p><ul class="simple"> <li><p>PCIe の理論的帯域幅 9 GB を使用した場合のホスト書き込み転送は、1399 MB/9 GBps = 154 ms です。</p></li> <li><p>PCIe の理論的帯域幅 12 GB を使用した場合のホスト読み出し転送は、350 MB/9 GBps = 30 ms です。</p></li> <li><p>レポートされた値から、PCIe 転送が最大帯域幅で実行されていることがわかります。</p></li> </ul>
</li>
<li><p>[Kernels &amp; Compute Unit: Compute Unit Stalls]<em> </em>には『外部メモリ ストール 』[External Memory Stalls]) がほとんどないことが示されます。<img alt="missing image" src="../../../../_images/Kernel_4_Guidance_Stall.PNG" /></p></li> </ul>
</div>
<div class="section" id="review-the-timeline-trace">
<h3>タイムライン トレースの確認<a class="headerlink" href="#review-the-timeline-trace" title="Permalink to this heading">¶</a></h3>
<p>タイムライン トレースは、ホストから FPGA、FPGA からホストへのデータ転送を示します。タイムライン トレースから、ホストから FPGA への転送、FPGA での計算、および FPGA からホストへの転送が順次発生することを確認できます。</p>
<p><img alt="missing image" src="../../../../_images/Kernel_4_time_1.PNG" /></p><ul class="simple"> <li><p>ホストから FPGA へのデータ転送から始まり、FPGA での実行、FPGA からホストへのデータ転送の順次実行があります。</p></li> <li><p>どの時点でも、DDR にアクセスするのはホストまたは FPGA のいずれかのみです。つまり、ホストとカーネルが同じ DDR にアクセスすることによるメモリの競合はありません。</p></li> <li><p>1 つのバッファーを使用することにより、レイテンシが最短となり、最適化されたパフォーマンスが得られます。</p></li> </ul>
</div>
<div class="section" id="throughput-achieved">
<h3>達成されたスループット<a class="headerlink" href="#throughput-achieved" title="Permalink to this heading">¶</a></h3>
<p>これらの結果から、アプリケーションのスループットは 1399 MB/838 ms = 約 1.66 GB/s であることがわかります。これはアプリケーションをハードウェアで実行する最初の試行であり、ソフトウェアのみのバージョンと比較して 4 倍のパフォーマンスが得られました。</p>
</div>
<div class="section" id="opportunities-for-performance-improvements">
<h3>パフォーマンス向上の可能性<a class="headerlink" href="#opportunities-for-performance-improvements" title="Permalink to this heading">¶</a></h3>
<p>外部メモリ アクセスに競合はないので、これが 4 ワードを並列に計算するカーネルでの最高のパフォーマンスです。</p><ul class="simple"> <li><p>カーネルは 512 ビットのデータを読み出しますが、4 ワードを並列に計算するために使用されるのは 128 ビットのみです。FPGA にリソースがあるので、カーネルでより多くのワードを計算できる可能性があります。処理するワード数を 8 ワード、16 ワードに増やすことができます。</p></li> <li><p>また、カーネルは最高のパフォーマンスで動作していますが、ホストからの転送が完了するまで待つ必要があります。通常はホストから DDR へ大きなバッファーを送信することをお勧めしますが、非常に大きなバッファーによりカーネルが開始する前に遅延が追加されるので、全体的なパフォーマンスに影響します。</p></li> </ul>
<p>この演習を続行し、8 ワードを並列に計算するカーネルを作成します。次の演習では、<a class="reference internal" href="5_data-movement.html"><span class="doc">ホストとカーネル間のデータの動きを解析</span></a>し、バッファーを分割してそれがパフォーマンスにどのように影響するかを調べます。</p>
</div>
</div>
<div class="section" id="bloom8x-kernel-implementation-using-8-words-in-parallel">
<h2>Bloom8x: 8 ワードを並列処理するカーネル インプリメンテーション<a class="headerlink" href="#bloom8x-kernel-implementation-using-8-words-in-parallel" title="Permalink to this heading">¶</a></h2>
<p>Bloom4x では、DDR から 512 ビット入力値を読み出し、4 ワードを並列に計算するので、128 ビット入力値のみを使用します。この手順では、8 ワードを並列に計算できるようにします。</p>
<p>これには、コマンド ラインで <code class="docutils literal notranslate"><span class="pre">PF=8</span></code> を指定します。次の手順に従って、8 ワードを並列に計算するようにします。</p>
<div class="section" id="run-hardware-on-the-fpga">
<h3>FPGA でのハードウェアの実行<a class="headerlink" href="#run-hardware-on-the-fpga" title="Permalink to this heading">¶</a></h3>
<p>次のコマンドを使用して、FPGA 上のハードウェアで実行します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>cd $LAB_WORK_DIR/makefile; make run STEP=single_buffer ITER=1 PF=8</pre></div>
</div>
<p>次の出力が表示されます。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">Single_Buffer</span><span class="p">:</span> <span class="n">Running</span> <span class="k">with</span> <span class="n">a</span> <span class="n">single</span> <span class="n">buffer</span> <span class="n">of</span> <span class="mf">1398.903</span> <span class="n">MBytes</span> <span class="k">for</span> <span class="n">FPGA</span> <span class="n">processing</span>
<span class="o">--------------------------------------------------------------------</span>
 <span class="n">Executed</span> <span class="n">FPGA</span> <span class="n">accelerated</span> <span class="n">version</span>  <span class="o">|</span>   <span class="mf">739.4475</span> <span class="n">ms</span>   <span class="p">(</span> <span class="n">FPGA</span> <span class="mf">315.475</span> <span class="n">ms</span> <span class="p">)</span>
 <span class="n">Executed</span> <span class="n">Software</span><span class="o">-</span><span class="n">Only</span> <span class="n">version</span>     <span class="o">|</span>   <span class="mf">3053.9516</span> <span class="n">ms</span>
<span class="o">--------------------------------------------------------------------</span>
 <span class="n">Verification</span><span class="p">:</span> <span class="n">PASS</span>
</pre></div>
</div>
<ul class="simple"> <li><p>FPGA の合計時間は 315 ms です。これには、ホストから DDR への転送、FPGA での計算、DDR からホストへの転送の時間が含まれます。</p></li> <li><p>予測どおり、8 ワードを並列に計算することにより、ホストとデバイス間のデータ転送も含めた FPGA の合計時間は、447 ms から 315 ms に削減されました。</p></li> </ul>
</div>
<div class="section" id="id1">
<h3>リソース使用量の表示<a class="headerlink" href="#id1" title="Permalink to this heading">¶</a></h3>
<p>Vitis アナライザーを使用して HLS 合成レポートを表示します。<code class="docutils literal notranslate"><span class="pre">SOLUTION=1</span></code> なしでカーネルをビルドし、link_summary を生成する必要があります。これはチュートリアルの一部として提供されていません。この手順は省くことができます。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>vitis_analyzer $LAB_WORK_DIR/build/single_buffer/kernel_8/hw/runOnfpga_hw.xclbin.link_summary</pre></div>
</div>
<p>HLS 合成レポートから、Bloom4x カーネル インプリメンテーションと比べて、LUT、レジスタ、およびブロック RAM の使用数が増加したのがわかります。</p>
<p><img alt="missing image" src="../../../../_images/kernel_8_util.PNG" /></p>
</div>
<div class="section" id="review-profile-summary-report-and-timeline-trace">
<h3>プロファイル サマリ レポートおよびタイムライン トレースの確認<a class="headerlink" href="#review-profile-reports-and-timeline-trace" title="Permalink to this heading">¶</a></h3>
<p>Vitis アナライザーを使用して run_summary レポートを表示します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>vitis_analyzer $LAB_WORK_DIR/build/single_buffer/kernel_8/hw/runOnfpga_hw.xclbin.run_summary</pre></div>
</div>
<p>プロファイル サマリ レポートを確認し、メトリクスを Bloom4x と比較します。</p>
<ol><li><p><em></em>[Kernels &amp; Compute Units: Kernel Execution] に、Bloom4x の 292 ms と比較して 146 ms とレポートされます。4 ワードではなく 8 ワードを並列に計算するので、約半分の時間です。</p></li> <li><p>[Host Data Transfer: Host Transfer]<em> </em>セクションには、同じ遅延がレポートされています。</p></li> <li><p>アプリケーションの全体的なパフォーマンスの向上は、カーネルで 4 ワードではなく 8 ワードを並列に計算するようにしたからです。</p>
<p><img alt="missing image" src="../../../../_images/Kernel_8_time_1.PNG" /></p></li></ol>
</div>
<div class="section" id="id2">
<h3>達成されたスループット<a class="headerlink" href="#id2" title="Permalink to this heading">¶</a></h3><ul class="simple"> <li><p>これらの結果に基づき、アプリケーションのスループットは 1399 MB/739 ms = 約 1.9 GB/s であることがわかります。ソフトウェアのみのバージョンと比較すると、4 倍のパフォーマンスを得ることができました。</p></li> </ul>
</div>
</div>
<div class="section" id="bloom16x-kernel-implementation-using-16-words-in-parallel">
<h2>Bloom16x: 16 ワードを並列処理するカーネル インプリメンテーション<a class="headerlink" href="#bloom16x-kernel-implementation-using-16-words-in-parallel" title="Permalink to this heading">¶</a></h2>
<p>前の手順では、DDR から 512 ビット入力値を読み出し、8 ワードを並列に計算しました。コマンド ラインで <code class="docutils literal notranslate"><span class="pre">PF=16</span></code> を指定すると、16 ワードを並列に計算できます。次の手順に従って、16 ワードを並列に計算するようにします。</p>
<div class="section" id="id3">
<h3>FPGA でのハードウェアの実行<a class="headerlink" href="#id3" title="Permalink to this heading">¶</a></h3>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>cd $LAB_WORK_DIR/makefile; make run STEP=single_buffer ITER=1 PF=16</pre></div>
</div>
<p>次の出力が表示されます。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">Processing</span> <span class="mf">1398.903</span> <span class="n">MBytes</span> <span class="n">of</span> <span class="n">data</span>
 <span class="n">Single_Buffer</span><span class="p">:</span> <span class="n">Running</span> <span class="k">with</span> <span class="n">a</span> <span class="n">single</span> <span class="n">buffer</span> <span class="n">of</span> <span class="mf">1398.903</span> <span class="n">MBytes</span> <span class="k">for</span> <span class="n">FPGA</span> <span class="n">processing</span>
<span class="o">--------------------------------------------------------------------</span>
 <span class="n">Executed</span> <span class="n">FPGA</span> <span class="n">accelerated</span> <span class="n">version</span>  <span class="o">|</span>   <span class="mf">694.6162</span> <span class="n">ms</span>   <span class="p">(</span> <span class="n">FPGA</span> <span class="mf">270.275</span> <span class="n">ms</span> <span class="p">)</span>
 <span class="n">Executed</span> <span class="n">Software</span><span class="o">-</span><span class="n">Only</span> <span class="n">version</span>     <span class="o">|</span>   <span class="mf">3052.5701</span> <span class="n">ms</span>
<span class="o">--------------------------------------------------------------------</span>
 <span class="n">Verification</span><span class="p">:</span> <span class="n">PASS</span>
</pre></div>
</div>
<p>前の手順と同様、プロファイル サマリ レポートとタイムライン トレース レポートを確認できます。この確認は、ユーザー各自で行ってください。</p>
</div>
<div class="section" id="id4">
<h3>パフォーマンス向上の可能性<a class="headerlink" href="#id4" title="Permalink to this heading">¶</a></h3>
<p>この演習では、1 つのバッファーを使用して 4 個、8 個、および 16 個のワードを並列処理する最適化されたカーネルを作成し、レポートを確認しました。タイムライン トレース レポートから、バッファー全体が DDR に転送されるまで、カーネルは計算を開始できないことがわかりました。この転送には、1 つのバッファーを使用すると約 145 ms かかります。<code class="docutils literal notranslate"><span class="pre">Kernel</span> <span class="pre">execution</span> <span class="pre">time</span></code> は合計ホスト転送時間よりも短いので、これは大きな遅延です。</p>
</div>
</div>
<div class="section" id="next-steps">
<h2>次の手順<a class="headerlink" href="#next-steps" title="Permalink to this heading">¶</a></h2>
<p>次の演習では、ホストからすべてのドキュメントを一度に送信する代わりに<a class="reference internal" href="5_data-movement.html"><span class="doc">複数のバッファーで送信</span></a>し、アプリケーションの全体的なアプリケーション パフォーマンスを調べてみます。これには、<code class="docutils literal notranslate"><span class="pre">Bloom8x</span></code> カーネルおよび <code class="docutils literal notranslate"><span class="pre">Bloom16x</span></code> カーネルを使用します。</p>
<hr/>
<p align="center" class="sphinxhide"><b><a href="docs/bloom/README.md">チュートリアルの初めに戻る</a></b></p><p align="center" class="sphinxhide"><sup>Copyright&copy; 2020-2022 Xilinx</sup></p></div>
</div>


           </div>
          </div>
          
                  <style>.footer { position: fixed; left: 0; bottom: 0; width: 100%; }</style>
				  
				  <footer>

  <hr/>

  <div role="contentinfo">
    <p>© Copyright 2019-2022, Xilinx, Inc.. <span class="lastupdated">最終更新日 2022 年 5 月 16 日。内容に相違が生じる場合には原文を優先します。英語版の更新に対応していないことがありますので、日本語版は参考用としてご使用の上、最新情報につきましては、必ず<a href="https://github.com/Xilinx/Vitis-Tutorials">最新英語版</a>をご参照ください。</span></p>
  </div>



										<div class="aem-Grid aem-Grid--16">
											<div class="aem-GridColumn aem-GridColumn--xxxlarge--none aem-GridColumn--xsmall--16 aem-GridColumn--offset--xsmall--0 aem-GridColumn--xlarge--none aem-GridColumn--xxlarge--none aem-GridColumn--default--none aem-GridColumn--offset--large--1 aem-GridColumn--xlarge--12 aem-GridColumn--offset--default--0 aem-GridColumn--xxlarge--10 aem-GridColumn--offset--xlarge--2 aem-GridColumn--offset--xxlarge--3 aem-GridColumn--offset--xxxlarge--4 aem-GridColumn--xsmall--none aem-GridColumn--large--none aem-GridColumn aem-GridColumn--large--14 aem-GridColumn--xxxlarge--8 aem-GridColumn--default--16">
												<div class="container-fluid sub-footer">

													                    <div class="row">
                        <div class="col-xs-24">
                          <p><a target="_blank" href="https://www.amd.com/en/corporate/copyright">Terms and Conditions</a> | <a target="_blank" href="https://www.amd.com/en/corporate/privacy">Privacy</a> | <a target="_blank" href="https://www.amd.com/en/corporate/cookies">Cookie Policy</a> | <a target="_blank" href="https://www.amd.com/en/corporate/trademarks">Trademarks</a> | <a target="_blank" href="https://www.amd.com/system/files/documents/statement-human-trafficking-forced-labor.pdf">Statement on Forced Labor</a> | <a target="_blank" href="https://www.amd.com/en/corporate/competition">Fair and Open Competition</a> | <a target="_blank" href="https://www.amd.com/system/files/documents/amd-uk-tax-strategy.pdf">UK Tax Strategy</a> | <a target="_blank" href="https://docs.xilinx.com/v/u/9x6YvZKuWyhJId7y7RQQKA">Inclusive Terminology</a> | <a href="#cookiessettings" class="ot-sdk-show-settings">Cookies Settings</a></p>
                        </div>
                    </div>
												</div>
											</div>
										</div> </br> Built with <a href="https://www.sphinx-doc.org/">Sphinx</a> using a <a href="https://github.com/readthedocs/sphinx_rtd_theme">theme</a> provided by <a href="https://readthedocs.org">Read the Docs</a>.</footer>
        </div>
      </div>
    </section>
  </div>
  <script>
      jQuery(function () {
          SphinxRtdTheme.Navigation.enable(true);
      });
  </script>
 <script type="text/javascript">
    $(document).ready(function() {
        $(".toggle > *").hide();
        $(".toggle .header").show();
        $(".toggle .header").click(function() {
            $(this).parent().children().not(".header").toggle(400);
            $(this).parent().children(".header").toggleClass("open");
        })
    });
</script>


</body>
</html>