Fitter report for DE0_NANO
Mon Dec 04 09:49:28 2017
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. |DE0_NANO|AUDIO:audio|altsyncram:rom_rtl_0|altsyncram_gd71:auto_generated|ALTSYNCRAM
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 04 09:49:28 2017       ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                      ; DE0_NANO                                    ;
; Top-level Entity Name              ; DE0_NANO                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,081 / 22,320 ( 18 % )                     ;
;     Total combinational functions  ; 4,057 / 22,320 ( 18 % )                     ;
;     Dedicated logic registers      ; 1,401 / 22,320 ( 6 % )                      ;
; Total registers                    ; 1401                                        ;
; Total pins                         ; 87 / 154 ( 56 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 2,048 / 608,256 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
;     Processor 3            ;   1.8%      ;
;     Processor 4            ;   1.8%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; ADC_CS_N      ; PIN_A10       ; QSF Assignment ;
; Location     ;                ;              ; ADC_SADDR     ; PIN_B10       ; QSF Assignment ;
; Location     ;                ;              ; ADC_SCLK      ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; ADC_SDAT      ; PIN_A9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]  ; PIN_P2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10] ; PIN_N2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11] ; PIN_N1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[12] ; PIN_L4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]  ; PIN_N5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]  ; PIN_N6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]  ; PIN_M8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]  ; PIN_P8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]  ; PIN_T7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]  ; PIN_N8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]  ; PIN_T6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]  ; PIN_R1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]  ; PIN_P1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[0]    ; PIN_M7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA[1]    ; PIN_M6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N    ; PIN_L1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE      ; PIN_L7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK      ; PIN_R4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N     ; PIN_P6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[0]   ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQM[1]   ; PIN_T5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]    ; PIN_G2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]   ; PIN_T3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]   ; PIN_R3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]   ; PIN_R5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]   ; PIN_P3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]   ; PIN_N3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]   ; PIN_K1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]    ; PIN_G1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]    ; PIN_L8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]    ; PIN_K5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]    ; PIN_K2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]    ; PIN_J2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]    ; PIN_J1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]    ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]    ; PIN_T4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]    ; PIN_T2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N    ; PIN_L2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N     ; PIN_C2        ; QSF Assignment ;
; Location     ;                ;              ; EPCS_ASDO     ; PIN_C1        ; QSF Assignment ;
; Location     ;                ;              ; EPCS_DATA0    ; PIN_H2        ; QSF Assignment ;
; Location     ;                ;              ; EPCS_DCLK     ; PIN_H1        ; QSF Assignment ;
; Location     ;                ;              ; EPCS_NCSO     ; PIN_D2        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[0]     ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[10]    ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[11]    ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[12]    ; PIN_G15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[1]     ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[2]     ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[3]     ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[4]     ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[5]     ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[6]     ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[7]     ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[8]     ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2[9]     ; PIN_F16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2_IN[0]  ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2_IN[1]  ; PIN_E16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_2_IN[2]  ; PIN_M16       ; QSF Assignment ;
; Location     ;                ;              ; G_SENSOR_CS_N ; PIN_G5        ; QSF Assignment ;
; Location     ;                ;              ; G_SENSOR_INT  ; PIN_M2        ; QSF Assignment ;
; Location     ;                ;              ; I2C_SCLK      ; PIN_F2        ; QSF Assignment ;
; Location     ;                ;              ; I2C_SDAT      ; PIN_F1        ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; ADC_CS_N      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; ADC_SADDR     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; ADC_SCLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; ADC_SDAT      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[10] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[11] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[12] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[3]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[4]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[5]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[6]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[7]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[8]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_ADDR[9]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_BA[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_BA[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_CAS_N    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_CKE      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_CLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_CS_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQM[0]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQM[1]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[10]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[11]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[12]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[13]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[14]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[15]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[8]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_DQ[9]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_RAS_N    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; DRAM_WE_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; EPCS_ASDO     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; EPCS_DATA0    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; EPCS_DCLK     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; EPCS_NCSO     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[10]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[11]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[12]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[8]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2[9]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2_IN[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2_IN[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; GPIO_2_IN[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; G_SENSOR_CS_N ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; G_SENSOR_INT  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; I2C_SCLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_NANO       ;              ; I2C_SDAT      ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5710 ) ; 0.00 % ( 0 / 5710 )        ; 0.00 % ( 0 / 5710 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5710 ) ; 0.00 % ( 0 / 5710 )        ; 0.00 % ( 0 / 5710 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5710 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/FPGA/DE0_NANO.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 4,081 / 22,320 ( 18 % )   ;
;     -- Combinational with no register       ; 2680                      ;
;     -- Register only                        ; 24                        ;
;     -- Combinational with a register        ; 1377                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 3049                      ;
;     -- 3 input functions                    ; 695                       ;
;     -- <=2 input functions                  ; 313                       ;
;     -- Register only                        ; 24                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 3902                      ;
;     -- arithmetic mode                      ; 155                       ;
;                                             ;                           ;
; Total registers*                            ; 1,401 / 23,018 ( 6 % )    ;
;     -- Dedicated logic registers            ; 1,401 / 22,320 ( 6 % )    ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 274 / 1,395 ( 20 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 87 / 154 ( 56 % )         ;
;     -- Clock pins                           ; 7 / 7 ( 100 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; M9Ks                                        ; 1 / 66 ( 2 % )            ;
; Total block memory bits                     ; 2,048 / 608,256 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 608,256 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global signals                              ; 1                         ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 3.8% / 3.5% / 4.3%        ;
; Peak interconnect usage (total/H/V)         ; 20.8% / 17.9% / 24.9%     ;
; Maximum fan-out                             ; 1412                      ;
; Highest non-global fan-out                  ; 1412                      ;
; Total fan-out                               ; 18272                     ;
; Average fan-out                             ; 3.19                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4081 / 22320 ( 18 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 2680                  ; 0                              ;
;     -- Register only                        ; 24                    ; 0                              ;
;     -- Combinational with a register        ; 1377                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 3049                  ; 0                              ;
;     -- 3 input functions                    ; 695                   ; 0                              ;
;     -- <=2 input functions                  ; 313                   ; 0                              ;
;     -- Register only                        ; 24                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3902                  ; 0                              ;
;     -- arithmetic mode                      ; 155                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1401                  ; 0                              ;
;     -- Dedicated logic registers            ; 1401 / 22320 ( 6 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 274 / 1395 ( 20 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 87                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 2048                  ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M9K                                         ; 1 / 66 ( 1 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 68                    ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 68                    ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 18272                 ; 0                              ;
;     -- Registered Connections               ; 3819                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 136                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 11                    ; 0                              ;
;     -- Output Ports                         ; 8                     ; 0                              ;
;     -- Bidir Ports                          ; 68                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50     ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_0_IN[0] ; A8    ; 8        ; 25           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_0_IN[1] ; B8    ; 8        ; 25           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_1_IN[0] ; T9    ; 4        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; GPIO_1_IN[1] ; R9    ; 4        ; 27           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]       ; J15   ; 5        ; 53           ; 14           ; 0            ; 1412                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[1]       ; E1    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]        ; M1    ; 2        ; 0            ; 16           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[1]        ; T8    ; 3        ; 27           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[2]        ; B9    ; 7        ; 25           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[3]        ; M15   ; 5        ; 53           ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0] ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1] ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2] ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3] ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4] ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5] ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6] ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7] ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; GPIO_0_D[0]  ; D3    ; 8        ; 1            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[10] ; B6    ; 8        ; 16           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[11] ; A6    ; 8        ; 16           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[12] ; B7    ; 8        ; 18           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[13] ; D6    ; 8        ; 9            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[14] ; A7    ; 8        ; 20           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[15] ; C6    ; 8        ; 18           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[16] ; C8    ; 8        ; 23           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[17] ; E6    ; 8        ; 14           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[18] ; E7    ; 8        ; 16           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[19] ; D8    ; 8        ; 23           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[1]  ; C3    ; 8        ; 1            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[20] ; E8    ; 8        ; 20           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[21] ; F8    ; 8        ; 20           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[22] ; F9    ; 7        ; 34           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[23] ; E9    ; 7        ; 29           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[24] ; C9    ; 7        ; 31           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[25] ; D9    ; 7        ; 31           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[26] ; E11   ; 7        ; 45           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[27] ; E10   ; 7        ; 45           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[28] ; C11   ; 7        ; 38           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[29] ; B11   ; 7        ; 40           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[2]  ; A2    ; 8        ; 7            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[30] ; A12   ; 7        ; 43           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[31] ; D11   ; 7        ; 51           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[32] ; D12   ; 7        ; 51           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[33] ; B12   ; 7        ; 43           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[3]  ; A3    ; 8        ; 7            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[4]  ; B3    ; 8        ; 3            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[5]  ; B4    ; 8        ; 7            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[6]  ; A4    ; 8        ; 9            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[7]  ; B5    ; 8        ; 11           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[8]  ; A5    ; 8        ; 14           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0_D[9]  ; D5    ; 8        ; 5            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[0]  ; F13   ; 6        ; 53           ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[10] ; P11   ; 4        ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[11] ; R10   ; 4        ; 34           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[12] ; N12   ; 4        ; 47           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[13] ; P9    ; 4        ; 38           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[14] ; N9    ; 4        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[15] ; N11   ; 4        ; 43           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[16] ; L16   ; 5        ; 53           ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[17] ; K16   ; 5        ; 53           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[18] ; R16   ; 5        ; 53           ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[19] ; L15   ; 5        ; 53           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[1]  ; T15   ; 4        ; 45           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[20] ; P15   ; 5        ; 53           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[21] ; P16   ; 5        ; 53           ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[22] ; R14   ; 4        ; 49           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[23] ; N16   ; 5        ; 53           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[24] ; N15   ; 5        ; 53           ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[25] ; P14   ; 4        ; 49           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[26] ; L14   ; 5        ; 53           ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[27] ; N14   ; 5        ; 53           ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[28] ; M10   ; 4        ; 43           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[29] ; L13   ; 5        ; 53           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[2]  ; T14   ; 4        ; 45           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[30] ; J16   ; 5        ; 53           ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[31] ; K15   ; 5        ; 53           ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[32] ; J13   ; 5        ; 53           ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[33] ; J14   ; 5        ; 53           ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[3]  ; T13   ; 4        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[4]  ; R13   ; 4        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[5]  ; T12   ; 4        ; 36           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[6]  ; R12   ; 4        ; 36           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[7]  ; T11   ; 4        ; 36           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[8]  ; T10   ; 4        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1_D[9]  ; R11   ; 4        ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                        ;
+----------+------------------------------------------+-------------------+------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As       ; User Signal Name ; Pin Type                  ;
+----------+------------------------------------------+-------------------+------------------+---------------------------+
; F4       ; nSTATUS                                  ; -                 ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG                                  ; -                 ; -                ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                 ; -                ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO ; GPIO_1_D[30]     ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO ; KEY[0]           ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                 ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                 ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                 ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                 ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                 ; -                ; Dedicated Programming Pin ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO ; GPIO_0_D[29]     ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO ; LED[0]           ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO ; GPIO_0_D[22]     ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO ; GPIO_0_D[24]     ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO ; GPIO_0_D[25]     ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO ; GPIO_0_D[23]     ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO ; GPIO_0_D[16]     ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO ; GPIO_0_D[20]     ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO ; GPIO_0_D[21]     ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO ; GPIO_0_D[14]     ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO ; GPIO_0_D[12]     ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO ; GPIO_0_D[11]     ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO ; GPIO_0_D[10]     ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO ; GPIO_0_D[18]     ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO ; GPIO_0_D[17]     ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO ; GPIO_0_D[8]      ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO ; GPIO_0_D[7]      ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO ; GPIO_0_D[13]     ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO ; GPIO_0_D[6]      ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO ; GPIO_0_D[5]      ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO ; GPIO_0_D[4]      ; Dual Purpose Pin          ;
+----------+------------------------------------------+-------------------+------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )   ; 3.3V          ; --           ;
; 2        ; 2 / 16 ( 13 % )   ; 3.3V          ; --           ;
; 3        ; 2 / 25 ( 8 % )    ; 3.3V          ; --           ;
; 4        ; 20 / 20 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 17 / 18 ( 94 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 13 ( 8 % )    ; 3.3V          ; --           ;
; 7        ; 17 / 24 ( 71 % )  ; 3.3V          ; --           ;
; 8        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GPIO_0_D[2]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; GPIO_0_D[3]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; GPIO_0_D[6]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; GPIO_0_D[8]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; GPIO_0_D[11]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; GPIO_0_D[14]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GPIO_0_IN[0]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; LED[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; GPIO_0_D[30]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; LED[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; LED[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; GPIO_0_D[4]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; GPIO_0_D[5]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; GPIO_0_D[7]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; GPIO_0_D[10]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; GPIO_0_D[12]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GPIO_0_IN[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; SW[2]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; GPIO_0_D[29]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; GPIO_0_D[33]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; LED[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; GPIO_0_D[1]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; GPIO_0_D[15]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; GPIO_0_D[16]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; GPIO_0_D[24]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; GPIO_0_D[28]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; LED[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 246        ; 8        ; GPIO_0_D[0]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; GPIO_0_D[9]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; GPIO_0_D[13]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; GPIO_0_D[19]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; GPIO_0_D[25]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; GPIO_0_D[31]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; GPIO_0_D[32]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; GPIO_0_D[17]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; GPIO_0_D[18]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; GPIO_0_D[20]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; GPIO_0_D[23]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; GPIO_0_D[27]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; GPIO_0_D[26]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; LED[5]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; GPIO_0_D[21]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; GPIO_0_D[22]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; GPIO_1_D[0]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; H2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; GPIO_1_D[32]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; GPIO_1_D[33]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; GPIO_1_D[30]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; GPIO_1_D[31]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; GPIO_1_D[17]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; LED[7]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; GPIO_1_D[29]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; GPIO_1_D[26]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; GPIO_1_D[19]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; GPIO_1_D[16]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; SW[0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; GPIO_1_D[28]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; GPIO_1_D[14]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; GPIO_1_D[15]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; GPIO_1_D[12]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; GPIO_1_D[27]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; GPIO_1_D[24]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; GPIO_1_D[23]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; GPIO_1_D[13]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; GPIO_1_D[10]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; GPIO_1_D[25]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; GPIO_1_D[20]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; GPIO_1_D[21]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GPIO_1_IN[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 96         ; 4        ; GPIO_1_D[11]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; GPIO_1_D[9]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; GPIO_1_D[6]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; GPIO_1_D[4]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; GPIO_1_D[22]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; GPIO_1_D[18]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; SW[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GPIO_1_IN[0]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 97         ; 4        ; GPIO_1_D[8]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; GPIO_1_D[7]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; GPIO_1_D[5]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; GPIO_1_D[3]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; GPIO_1_D[2]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; GPIO_1_D[1]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------+
; I/O Assignment Warnings               ;
+--------------+------------------------+
; Pin Name     ; Reason                 ;
+--------------+------------------------+
; LED[0]       ; Missing drive strength ;
; LED[1]       ; Missing drive strength ;
; LED[2]       ; Missing drive strength ;
; LED[3]       ; Missing drive strength ;
; LED[4]       ; Missing drive strength ;
; LED[5]       ; Missing drive strength ;
; LED[6]       ; Missing drive strength ;
; LED[7]       ; Missing drive strength ;
; GPIO_0_D[0]  ; Missing drive strength ;
; GPIO_0_D[1]  ; Missing drive strength ;
; GPIO_0_D[2]  ; Missing drive strength ;
; GPIO_0_D[3]  ; Missing drive strength ;
; GPIO_0_D[4]  ; Missing drive strength ;
; GPIO_0_D[6]  ; Missing drive strength ;
; GPIO_0_D[8]  ; Missing drive strength ;
; GPIO_0_D[10] ; Missing drive strength ;
; GPIO_0_D[12] ; Missing drive strength ;
; GPIO_0_D[14] ; Missing drive strength ;
; GPIO_0_D[16] ; Missing drive strength ;
; GPIO_0_D[18] ; Missing drive strength ;
; GPIO_0_D[20] ; Missing drive strength ;
; GPIO_0_D[22] ; Missing drive strength ;
; GPIO_0_D[24] ; Missing drive strength ;
; GPIO_0_D[25] ; Missing drive strength ;
; GPIO_0_D[26] ; Missing drive strength ;
; GPIO_0_D[27] ; Missing drive strength ;
; GPIO_0_D[28] ; Missing drive strength ;
; GPIO_0_D[29] ; Missing drive strength ;
; GPIO_0_D[30] ; Missing drive strength ;
; GPIO_0_D[31] ; Missing drive strength ;
; GPIO_0_D[32] ; Missing drive strength ;
; GPIO_0_D[33] ; Missing drive strength ;
; GPIO_1_D[0]  ; Missing drive strength ;
; GPIO_1_D[1]  ; Missing drive strength ;
; GPIO_1_D[2]  ; Missing drive strength ;
; GPIO_1_D[3]  ; Missing drive strength ;
; GPIO_1_D[4]  ; Missing drive strength ;
; GPIO_1_D[5]  ; Missing drive strength ;
; GPIO_1_D[6]  ; Missing drive strength ;
; GPIO_1_D[7]  ; Missing drive strength ;
; GPIO_1_D[9]  ; Missing drive strength ;
; GPIO_1_D[11] ; Missing drive strength ;
; GPIO_1_D[13] ; Missing drive strength ;
; GPIO_1_D[15] ; Missing drive strength ;
; GPIO_1_D[17] ; Missing drive strength ;
; GPIO_1_D[19] ; Missing drive strength ;
; GPIO_1_D[21] ; Missing drive strength ;
; GPIO_1_D[23] ; Missing drive strength ;
; GPIO_1_D[24] ; Missing drive strength ;
; GPIO_1_D[25] ; Missing drive strength ;
; GPIO_1_D[27] ; Missing drive strength ;
; GPIO_1_D[29] ; Missing drive strength ;
; GPIO_1_D[31] ; Missing drive strength ;
; GPIO_1_D[33] ; Missing drive strength ;
; GPIO_0_D[5]  ; Missing drive strength ;
; GPIO_0_D[7]  ; Missing drive strength ;
; GPIO_0_D[9]  ; Missing drive strength ;
; GPIO_0_D[11] ; Missing drive strength ;
; GPIO_0_D[13] ; Missing drive strength ;
; GPIO_0_D[15] ; Missing drive strength ;
; GPIO_0_D[17] ; Missing drive strength ;
; GPIO_0_D[19] ; Missing drive strength ;
; GPIO_0_D[21] ; Missing drive strength ;
; GPIO_0_D[23] ; Missing drive strength ;
; GPIO_1_D[8]  ; Missing drive strength ;
; GPIO_1_D[10] ; Missing drive strength ;
; GPIO_1_D[12] ; Missing drive strength ;
; GPIO_1_D[14] ; Missing drive strength ;
; GPIO_1_D[16] ; Missing drive strength ;
; GPIO_1_D[18] ; Missing drive strength ;
; GPIO_1_D[20] ; Missing drive strength ;
; GPIO_1_D[22] ; Missing drive strength ;
; GPIO_1_D[26] ; Missing drive strength ;
; GPIO_1_D[28] ; Missing drive strength ;
; GPIO_1_D[30] ; Missing drive strength ;
; GPIO_1_D[32] ; Missing drive strength ;
+--------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                       ; Entity Name         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |DE0_NANO                                 ; 4081 (3620) ; 1401 (1259)               ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 87   ; 0            ; 2680 (2361)  ; 24 (20)           ; 1377 (1239)      ; |DE0_NANO                                                                                                 ; DE0_NANO            ; work         ;
;    |AUDIO:audio|                          ; 213 (213)   ; 81 (81)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (132)    ; 0 (0)             ; 81 (81)          ; |DE0_NANO|AUDIO:audio                                                                                     ; AUDIO               ; work         ;
;       |altsyncram:rom_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|AUDIO:audio|altsyncram:rom_rtl_0                                                                ; altsyncram          ; work         ;
;          |altsyncram_gd71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_NANO|AUDIO:audio|altsyncram:rom_rtl_0|altsyncram_gd71:auto_generated                                 ; altsyncram_gd71     ; work         ;
;    |VGA_DRIVER:driver|                    ; 36 (36)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 20 (20)          ; |DE0_NANO|VGA_DRIVER:driver                                                                               ; VGA_DRIVER          ; work         ;
;    |lpm_divide:Div0|                      ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_sim:auto_generated|     ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO|lpm_divide:Div0|lpm_divide_sim:auto_generated                                                   ; lpm_divide_sim      ; work         ;
;          |sign_div_unsign_klh:divider|    ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO|lpm_divide:Div0|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider                       ; sign_div_unsign_klh ; work         ;
;             |alt_u_div_s6f:divider|       ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO|lpm_divide:Div0|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider ; alt_u_div_s6f       ; work         ;
;    |lpm_divide:Div1|                      ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO|lpm_divide:Div1                                                                                 ; lpm_divide          ; work         ;
;       |lpm_divide_sim:auto_generated|     ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO|lpm_divide:Div1|lpm_divide_sim:auto_generated                                                   ; lpm_divide_sim      ; work         ;
;          |sign_div_unsign_klh:divider|    ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |DE0_NANO|lpm_divide:Div1|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider                       ; sign_div_unsign_klh ; work         ;
;             |alt_u_div_s6f:divider|       ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |DE0_NANO|lpm_divide:Div1|lpm_divide_sim:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider ; alt_u_div_s6f       ; work         ;
;    |spi_slave:slave|                      ; 48 (48)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 4 (4)             ; 37 (37)          ; |DE0_NANO|spi_slave:slave                                                                                 ; spi_slave           ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_IN[0] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_IN[1] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_IN[0] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_IN[1] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[0]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[1]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[2]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[3]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[4]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[6]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[8]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[10] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[12] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[14] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[16] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[18] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[20] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[22] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[24] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[25] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[26] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[27] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[28] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[29] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[30] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[31] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[32] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[33] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[0]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[1]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[2]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[3]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[4]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[5]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[6]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[7]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[9]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[11] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[13] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[15] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[17] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[19] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[21] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[23] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[24] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[25] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[27] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[29] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[31] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[33] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[5]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[7]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[9]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[11] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[13] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[15] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[17] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[19] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[21] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_0_D[23] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[8]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[10] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[12] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[14] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[16] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[18] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[20] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[22] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[26] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[28] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[30] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO_1_D[32] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[0]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; KEY[1]                                    ;                   ;         ;
; SW[0]                                     ;                   ;         ;
; SW[1]                                     ;                   ;         ;
; SW[2]                                     ;                   ;         ;
; SW[3]                                     ;                   ;         ;
; GPIO_0_IN[0]                              ;                   ;         ;
; GPIO_0_IN[1]                              ;                   ;         ;
; GPIO_1_IN[0]                              ;                   ;         ;
; GPIO_1_IN[1]                              ;                   ;         ;
; GPIO_0_D[0]                               ;                   ;         ;
; GPIO_0_D[1]                               ;                   ;         ;
; GPIO_0_D[2]                               ;                   ;         ;
; GPIO_0_D[3]                               ;                   ;         ;
; GPIO_0_D[4]                               ;                   ;         ;
; GPIO_0_D[6]                               ;                   ;         ;
; GPIO_0_D[8]                               ;                   ;         ;
; GPIO_0_D[10]                              ;                   ;         ;
; GPIO_0_D[12]                              ;                   ;         ;
; GPIO_0_D[14]                              ;                   ;         ;
; GPIO_0_D[16]                              ;                   ;         ;
; GPIO_0_D[18]                              ;                   ;         ;
; GPIO_0_D[20]                              ;                   ;         ;
; GPIO_0_D[22]                              ;                   ;         ;
; GPIO_0_D[24]                              ;                   ;         ;
; GPIO_0_D[25]                              ;                   ;         ;
; GPIO_0_D[26]                              ;                   ;         ;
; GPIO_0_D[27]                              ;                   ;         ;
; GPIO_0_D[28]                              ;                   ;         ;
; GPIO_0_D[29]                              ;                   ;         ;
; GPIO_0_D[30]                              ;                   ;         ;
; GPIO_0_D[31]                              ;                   ;         ;
; GPIO_0_D[32]                              ;                   ;         ;
; GPIO_0_D[33]                              ;                   ;         ;
; GPIO_1_D[0]                               ;                   ;         ;
; GPIO_1_D[1]                               ;                   ;         ;
; GPIO_1_D[2]                               ;                   ;         ;
; GPIO_1_D[3]                               ;                   ;         ;
; GPIO_1_D[4]                               ;                   ;         ;
; GPIO_1_D[5]                               ;                   ;         ;
; GPIO_1_D[6]                               ;                   ;         ;
; GPIO_1_D[7]                               ;                   ;         ;
; GPIO_1_D[9]                               ;                   ;         ;
; GPIO_1_D[11]                              ;                   ;         ;
; GPIO_1_D[13]                              ;                   ;         ;
; GPIO_1_D[15]                              ;                   ;         ;
; GPIO_1_D[17]                              ;                   ;         ;
; GPIO_1_D[19]                              ;                   ;         ;
; GPIO_1_D[21]                              ;                   ;         ;
; GPIO_1_D[23]                              ;                   ;         ;
; GPIO_1_D[24]                              ;                   ;         ;
; GPIO_1_D[25]                              ;                   ;         ;
; GPIO_1_D[27]                              ;                   ;         ;
; GPIO_1_D[29]                              ;                   ;         ;
; GPIO_1_D[31]                              ;                   ;         ;
; GPIO_1_D[33]                              ;                   ;         ;
; GPIO_0_D[5]                               ;                   ;         ;
; GPIO_0_D[7]                               ;                   ;         ;
; GPIO_0_D[9]                               ;                   ;         ;
; GPIO_0_D[11]                              ;                   ;         ;
; GPIO_0_D[13]                              ;                   ;         ;
; GPIO_0_D[15]                              ;                   ;         ;
; GPIO_0_D[17]                              ;                   ;         ;
; GPIO_0_D[19]                              ;                   ;         ;
; GPIO_0_D[21]                              ;                   ;         ;
; GPIO_0_D[23]                              ;                   ;         ;
; GPIO_1_D[8]                               ;                   ;         ;
; GPIO_1_D[10]                              ;                   ;         ;
; GPIO_1_D[12]                              ;                   ;         ;
; GPIO_1_D[14]                              ;                   ;         ;
; GPIO_1_D[16]                              ;                   ;         ;
; GPIO_1_D[18]                              ;                   ;         ;
; GPIO_1_D[20]                              ;                   ;         ;
; GPIO_1_D[22]                              ;                   ;         ;
; GPIO_1_D[26]                              ;                   ;         ;
;      - spi_slave:slave|sck_q~feeder       ; 0                 ; 6       ;
; GPIO_1_D[28]                              ;                   ;         ;
; GPIO_1_D[30]                              ;                   ;         ;
;      - spi_slave:slave|mosi_q~feeder      ; 0                 ; 6       ;
; GPIO_1_D[32]                              ;                   ;         ;
;      - spi_slave:slave|ss_q~feeder        ; 0                 ; 6       ;
; CLOCK_50                                  ;                   ;         ;
; KEY[0]                                    ;                   ;         ;
;      - spi_slave:slave|done_q             ; 0                 ; 6       ;
;      - doneaudio                          ; 0                 ; 6       ;
;      - spi_slave:slave|miso_q             ; 0                 ; 6       ;
;      - check                              ; 0                 ; 6       ;
;      - state.000                          ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~50                ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[24]~73    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[23]~71    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[22]~69    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[20]~65    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[14]~53    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[12]~49    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[7]~39     ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[5]~35     ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[4]~33     ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[0]~25     ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[1]~27     ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[2]~29     ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[6]~37     ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[3]~31     ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[8]~41     ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[9]~43     ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[10]~45    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[11]~47    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[13]~51    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[15]~55    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[16]~57    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[17]~59    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[18]~61    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[19]~63    ; 0                 ; 6       ;
;      - AUDIO:audio|time_counter[21]~67    ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~53                ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~56                ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~59                ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~62                ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~65                ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~68                ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~71                ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~48                ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~46                ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~44                ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~42                ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~40                ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~38                ; 0                 ; 6       ;
;      - wall_grid[19][26][0]               ; 0                 ; 6       ;
;      - wall_grid[28][40][0]               ; 0                 ; 6       ;
;      - wall_grid[0][22][0]                ; 0                 ; 6       ;
;      - wall_grid[36][22][0]               ; 0                 ; 6       ;
;      - wall_grid[28][40][1]               ; 0                 ; 6       ;
;      - wall_grid[19][26][1]               ; 0                 ; 6       ;
;      - wall_grid[0][22][1]                ; 0                 ; 6       ;
;      - wall_grid[36][22][1]               ; 0                 ; 6       ;
;      - wall_grid[19][26][2]               ; 0                 ; 6       ;
;      - wall_grid[28][40][2]               ; 0                 ; 6       ;
;      - VGA_DRIVER:driver|line_count[9]~30 ; 0                 ; 6       ;
;      - VGA_DRIVER:driver|line_count[9]~31 ; 0                 ; 6       ;
;      - wall_grid~82                       ; 0                 ; 6       ;
;      - Mux287~16                          ; 0                 ; 6       ;
;      - Mux287~19                          ; 0                 ; 6       ;
;      - wall_grid~91                       ; 0                 ; 6       ;
;      - Mux287~25                          ; 0                 ; 6       ;
;      - Mux287~31                          ; 0                 ; 6       ;
;      - wall_grid~96                       ; 0                 ; 6       ;
;      - wall_grid~99                       ; 0                 ; 6       ;
;      - wall_grid~100                      ; 0                 ; 6       ;
;      - wall_grid~101                      ; 0                 ; 6       ;
;      - wall_grid~102                      ; 0                 ; 6       ;
;      - wall_grid~105                      ; 0                 ; 6       ;
;      - wall_grid~106                      ; 0                 ; 6       ;
;      - wall_grid~107                      ; 0                 ; 6       ;
;      - Mux287~42                          ; 0                 ; 6       ;
;      - Mux287~44                          ; 0                 ; 6       ;
;      - Mux287~49                          ; 0                 ; 6       ;
;      - wall_grid~112                      ; 0                 ; 6       ;
;      - wall_grid~113                      ; 0                 ; 6       ;
;      - wall_grid~114                      ; 0                 ; 6       ;
;      - wall_grid~117                      ; 0                 ; 6       ;
;      - wall_grid~118                      ; 0                 ; 6       ;
;      - wall_grid~119                      ; 0                 ; 6       ;
;      - Mux287~62                          ; 0                 ; 6       ;
;      - Mux287~67                          ; 0                 ; 6       ;
;      - wall_grid~129                      ; 0                 ; 6       ;
;      - wall_grid~132                      ; 0                 ; 6       ;
;      - wall_grid~133                      ; 0                 ; 6       ;
;      - wall_grid~134                      ; 0                 ; 6       ;
;      - wall_grid~135                      ; 0                 ; 6       ;
;      - wall_grid~138                      ; 0                 ; 6       ;
;      - wall_grid~139                      ; 0                 ; 6       ;
;      - wall_grid~140                      ; 0                 ; 6       ;
;      - wall_grid~143                      ; 0                 ; 6       ;
;      - Mux287~76                          ; 0                 ; 6       ;
;      - Mux287~79                          ; 0                 ; 6       ;
;      - wall_grid~148                      ; 0                 ; 6       ;
;      - Mux287~86                          ; 0                 ; 6       ;
;      - Mux287~88                          ; 0                 ; 6       ;
;      - Mux287~93                          ; 0                 ; 6       ;
;      - wall_grid~155                      ; 0                 ; 6       ;
;      - wall_grid~156                      ; 0                 ; 6       ;
;      - wall_grid~157                      ; 0                 ; 6       ;
;      - wall_grid~160                      ; 0                 ; 6       ;
;      - wall_grid~161                      ; 0                 ; 6       ;
;      - wall_grid~162                      ; 0                 ; 6       ;
;      - wall_grid~166                      ; 0                 ; 6       ;
;      - Mux285~25                          ; 0                 ; 6       ;
;      - wall_grid~167                      ; 0                 ; 6       ;
;      - wall_grid~170                      ; 0                 ; 6       ;
;      - wall_grid~173                      ; 0                 ; 6       ;
;      - wall_grid~175                      ; 0                 ; 6       ;
;      - wall_grid~176                      ; 0                 ; 6       ;
;      - wall_grid~178                      ; 0                 ; 6       ;
;      - wall_grid~181                      ; 0                 ; 6       ;
;      - wall_grid~184                      ; 0                 ; 6       ;
;      - wall_grid~185                      ; 0                 ; 6       ;
;      - wall_grid~187                      ; 0                 ; 6       ;
;      - wall_grid~188                      ; 0                 ; 6       ;
;      - wall_grid~189                      ; 0                 ; 6       ;
;      - wall_grid~190                      ; 0                 ; 6       ;
;      - wall_grid~191                      ; 0                 ; 6       ;
;      - Mux287~119                         ; 0                 ; 6       ;
;      - wall_grid~195                      ; 0                 ; 6       ;
;      - wall_grid~196                      ; 0                 ; 6       ;
;      - wall_grid~197                      ; 0                 ; 6       ;
;      - wall_grid~198                      ; 0                 ; 6       ;
;      - wall_grid~199                      ; 0                 ; 6       ;
;      - wall_grid~200                      ; 0                 ; 6       ;
;      - Mux287~130                         ; 0                 ; 6       ;
;      - Mux287~135                         ; 0                 ; 6       ;
;      - Mux287~141                         ; 0                 ; 6       ;
;      - Mux287~146                         ; 0                 ; 6       ;
;      - wall_grid~208                      ; 0                 ; 6       ;
;      - wall_grid~210                      ; 0                 ; 6       ;
;      - wall_grid~211                      ; 0                 ; 6       ;
;      - wall_grid~212                      ; 0                 ; 6       ;
;      - wall_grid~213                      ; 0                 ; 6       ;
;      - wall_grid~215                      ; 0                 ; 6       ;
;      - wall_grid~216                      ; 0                 ; 6       ;
;      - wall_grid~217                      ; 0                 ; 6       ;
;      - wall_grid~220                      ; 0                 ; 6       ;
;      - Mux287~155                         ; 0                 ; 6       ;
;      - Mux287~158                         ; 0                 ; 6       ;
;      - wall_grid~223                      ; 0                 ; 6       ;
;      - Mux287~165                         ; 0                 ; 6       ;
;      - Mux287~167                         ; 0                 ; 6       ;
;      - Mux287~172                         ; 0                 ; 6       ;
;      - wall_grid~229                      ; 0                 ; 6       ;
;      - wall_grid~230                      ; 0                 ; 6       ;
;      - wall_grid~231                      ; 0                 ; 6       ;
;      - wall_grid~233                      ; 0                 ; 6       ;
;      - wall_grid~234                      ; 0                 ; 6       ;
;      - wall_grid~235                      ; 0                 ; 6       ;
;      - Mux287~184                         ; 0                 ; 6       ;
;      - wall_grid~236                      ; 0                 ; 6       ;
;      - Mux287~187                         ; 0                 ; 6       ;
;      - wall_grid~238                      ; 0                 ; 6       ;
;      - Mux287~193                         ; 0                 ; 6       ;
;      - Mux287~198                         ; 0                 ; 6       ;
;      - wall_grid~239                      ; 0                 ; 6       ;
;      - wall_grid~241                      ; 0                 ; 6       ;
;      - wall_grid~242                      ; 0                 ; 6       ;
;      - wall_grid~243                      ; 0                 ; 6       ;
;      - wall_grid~244                      ; 0                 ; 6       ;
;      - wall_grid~246                      ; 0                 ; 6       ;
;      - wall_grid~247                      ; 0                 ; 6       ;
;      - wall_grid~248                      ; 0                 ; 6       ;
;      - Mux287~209                         ; 0                 ; 6       ;
;      - Mux287~211                         ; 0                 ; 6       ;
;      - Mux287~216                         ; 0                 ; 6       ;
;      - wall_grid~250                      ; 0                 ; 6       ;
;      - wall_grid~251                      ; 0                 ; 6       ;
;      - wall_grid~252                      ; 0                 ; 6       ;
;      - wall_grid~254                      ; 0                 ; 6       ;
;      - wall_grid~255                      ; 0                 ; 6       ;
;      - wall_grid~256                      ; 0                 ; 6       ;
;      - wall_grid~259                      ; 0                 ; 6       ;
;      - wall_grid~262                      ; 0                 ; 6       ;
;      - wall_grid~265                      ; 0                 ; 6       ;
;      - wall_grid~266                      ; 0                 ; 6       ;
;      - wall_grid~268                      ; 0                 ; 6       ;
;      - wall_grid~269                      ; 0                 ; 6       ;
;      - wall_grid~270                      ; 0                 ; 6       ;
;      - wall_grid~271                      ; 0                 ; 6       ;
;      - Mux287~236                         ; 0                 ; 6       ;
;      - wall_grid~277                      ; 0                 ; 6       ;
;      - wall_grid~278                      ; 0                 ; 6       ;
;      - wall_grid~279                      ; 0                 ; 6       ;
;      - wall_grid~280                      ; 0                 ; 6       ;
;      - wall_grid~281                      ; 0                 ; 6       ;
;      - wall_grid~282                      ; 0                 ; 6       ;
;      - Mux287~247                         ; 0                 ; 6       ;
;      - wall_grid~286                      ; 0                 ; 6       ;
;      - wall_grid~287                      ; 0                 ; 6       ;
;      - wall_grid~288                      ; 0                 ; 6       ;
;      - wall_grid~289                      ; 0                 ; 6       ;
;      - wall_grid~291                      ; 0                 ; 6       ;
;      - wall_grid~292                      ; 0                 ; 6       ;
;      - Mux287~259                         ; 0                 ; 6       ;
;      - Mux287~264                         ; 0                 ; 6       ;
;      - wall_grid~300                      ; 0                 ; 6       ;
;      - wall_grid~303                      ; 0                 ; 6       ;
;      - wall_grid~304                      ; 0                 ; 6       ;
;      - wall_grid~305                      ; 0                 ; 6       ;
;      - wall_grid~306                      ; 0                 ; 6       ;
;      - wall_grid~309                      ; 0                 ; 6       ;
;      - wall_grid~310                      ; 0                 ; 6       ;
;      - wall_grid~311                      ; 0                 ; 6       ;
;      - Mux287~273                         ; 0                 ; 6       ;
;      - wall_grid~314                      ; 0                 ; 6       ;
;      - Mux287~274                         ; 0                 ; 6       ;
;      - Mux287~277                         ; 0                 ; 6       ;
;      - wall_grid~317                      ; 0                 ; 6       ;
;      - Mux287~284                         ; 0                 ; 6       ;
;      - Mux287~286                         ; 0                 ; 6       ;
;      - Mux287~290                         ; 0                 ; 6       ;
;      - wall_grid~323                      ; 0                 ; 6       ;
;      - wall_grid~324                      ; 0                 ; 6       ;
;      - wall_grid~325                      ; 0                 ; 6       ;
;      - wall_grid~328                      ; 0                 ; 6       ;
;      - wall_grid~329                      ; 0                 ; 6       ;
;      - wall_grid~330                      ; 0                 ; 6       ;
;      - Mux287~302                         ; 0                 ; 6       ;
;      - Mux287~308                         ; 0                 ; 6       ;
;      - Mux287~313                         ; 0                 ; 6       ;
;      - wall_grid~331                      ; 0                 ; 6       ;
;      - wall_grid~332                      ; 0                 ; 6       ;
;      - wall_grid~333                      ; 0                 ; 6       ;
;      - wall_grid~334                      ; 0                 ; 6       ;
;      - wall_grid~335                      ; 0                 ; 6       ;
;      - wall_grid~336                      ; 0                 ; 6       ;
;      - wall_grid~337                      ; 0                 ; 6       ;
;      - wall_grid~338                      ; 0                 ; 6       ;
;      - Mux287~322                         ; 0                 ; 6       ;
;      - wall_grid~339                      ; 0                 ; 6       ;
;      - Mux287~325                         ; 0                 ; 6       ;
;      - wall_grid~341                      ; 0                 ; 6       ;
;      - Mux287~332                         ; 0                 ; 6       ;
;      - Mux287~334                         ; 0                 ; 6       ;
;      - Mux287~339                         ; 0                 ; 6       ;
;      - wall_grid~342                      ; 0                 ; 6       ;
;      - wall_grid~343                      ; 0                 ; 6       ;
;      - wall_grid~344                      ; 0                 ; 6       ;
;      - wall_grid~345                      ; 0                 ; 6       ;
;      - wall_grid~346                      ; 0                 ; 6       ;
;      - wall_grid~347                      ; 0                 ; 6       ;
;      - wall_grid~350                      ; 0                 ; 6       ;
;      - wall_grid~351                      ; 0                 ; 6       ;
;      - wall_grid~352                      ; 0                 ; 6       ;
;      - Mux287~353                         ; 0                 ; 6       ;
;      - wall_grid~353                      ; 0                 ; 6       ;
;      - wall_grid~355                      ; 0                 ; 6       ;
;      - wall_grid~356                      ; 0                 ; 6       ;
;      - wall_grid~357                      ; 0                 ; 6       ;
;      - wall_grid~358                      ; 0                 ; 6       ;
;      - wall_grid~359                      ; 0                 ; 6       ;
;      - Mux287~364                         ; 0                 ; 6       ;
;      - Mux287~368                         ; 0                 ; 6       ;
;      - Mux287~375                         ; 0                 ; 6       ;
;      - Mux287~378                         ; 0                 ; 6       ;
;      - Mux287~382                         ; 0                 ; 6       ;
;      - Mux287~386                         ; 0                 ; 6       ;
;      - Mux287~392                         ; 0                 ; 6       ;
;      - Mux287~397                         ; 0                 ; 6       ;
;      - wall_grid~364                      ; 0                 ; 6       ;
;      - Mux287~400                         ; 0                 ; 6       ;
;      - wall_grid~366                      ; 0                 ; 6       ;
;      - Mux287~406                         ; 0                 ; 6       ;
;      - Mux287~411                         ; 0                 ; 6       ;
;      - wall_grid~367                      ; 0                 ; 6       ;
;      - wall_grid~368                      ; 0                 ; 6       ;
;      - wall_grid~369                      ; 0                 ; 6       ;
;      - wall_grid~370                      ; 0                 ; 6       ;
;      - wall_grid~371                      ; 0                 ; 6       ;
;      - wall_grid~372                      ; 0                 ; 6       ;
;      - wall_grid~373                      ; 0                 ; 6       ;
;      - wall_grid~374                      ; 0                 ; 6       ;
;      - Mux287~422                         ; 0                 ; 6       ;
;      - Mux287~424                         ; 0                 ; 6       ;
;      - Mux287~429                         ; 0                 ; 6       ;
;      - wall_grid~375                      ; 0                 ; 6       ;
;      - wall_grid~376                      ; 0                 ; 6       ;
;      - wall_grid~377                      ; 0                 ; 6       ;
;      - wall_grid~378                      ; 0                 ; 6       ;
;      - wall_grid~379                      ; 0                 ; 6       ;
;      - wall_grid~380                      ; 0                 ; 6       ;
;      - wall_grid~383                      ; 0                 ; 6       ;
;      - wall_grid~384                      ; 0                 ; 6       ;
;      - wall_grid~387                      ; 0                 ; 6       ;
;      - wall_grid~390                      ; 0                 ; 6       ;
;      - wall_grid~392                      ; 0                 ; 6       ;
;      - wall_grid~393                      ; 0                 ; 6       ;
;      - wall_grid~395                      ; 0                 ; 6       ;
;      - wall_grid~398                      ; 0                 ; 6       ;
;      - wall_grid~401                      ; 0                 ; 6       ;
;      - wall_grid~402                      ; 0                 ; 6       ;
;      - wall_grid~404                      ; 0                 ; 6       ;
;      - wall_grid~405                      ; 0                 ; 6       ;
;      - wall_grid~406                      ; 0                 ; 6       ;
;      - wall_grid~407                      ; 0                 ; 6       ;
;      - Mux287~454                         ; 0                 ; 6       ;
;      - wall_grid~411                      ; 0                 ; 6       ;
;      - wall_grid~412                      ; 0                 ; 6       ;
;      - wall_grid~413                      ; 0                 ; 6       ;
;      - wall_grid~414                      ; 0                 ; 6       ;
;      - wall_grid~415                      ; 0                 ; 6       ;
;      - wall_grid~416                      ; 0                 ; 6       ;
;      - Mux287~466                         ; 0                 ; 6       ;
;      - Mux287~471                         ; 0                 ; 6       ;
;      - Mux287~478                         ; 0                 ; 6       ;
;      - wall_grid~419                      ; 0                 ; 6       ;
;      - Mux287~482                         ; 0                 ; 6       ;
;      - wall_grid~421                      ; 0                 ; 6       ;
;      - wall_grid~423                      ; 0                 ; 6       ;
;      - wall_grid~424                      ; 0                 ; 6       ;
;      - wall_grid~425                      ; 0                 ; 6       ;
;      - Mux287~490                         ; 0                 ; 6       ;
;      - wall_grid~426                      ; 0                 ; 6       ;
;      - wall_grid~428                      ; 0                 ; 6       ;
;      - wall_grid~429                      ; 0                 ; 6       ;
;      - wall_grid~430                      ; 0                 ; 6       ;
;      - wall_grid~431                      ; 0                 ; 6       ;
;      - Mux287~501                         ; 0                 ; 6       ;
;      - Mux287~504                         ; 0                 ; 6       ;
;      - Mux287~508                         ; 0                 ; 6       ;
;      - Mux287~512                         ; 0                 ; 6       ;
;      - Mux287~517                         ; 0                 ; 6       ;
;      - Mux286~13                          ; 0                 ; 6       ;
;      - wall_grid~437                      ; 0                 ; 6       ;
;      - Mux286~16                          ; 0                 ; 6       ;
;      - wall_grid~440                      ; 0                 ; 6       ;
;      - Mux286~22                          ; 0                 ; 6       ;
;      - Mux286~27                          ; 0                 ; 6       ;
;      - wall_grid~441                      ; 0                 ; 6       ;
;      - wall_grid~442                      ; 0                 ; 6       ;
;      - wall_grid~443                      ; 0                 ; 6       ;
;      - wall_grid~444                      ; 0                 ; 6       ;
;      - wall_grid~445                      ; 0                 ; 6       ;
;      - wall_grid~446                      ; 0                 ; 6       ;
;      - wall_grid~447                      ; 0                 ; 6       ;
;      - wall_grid~448                      ; 0                 ; 6       ;
;      - Mux286~38                          ; 0                 ; 6       ;
;      - Mux286~40                          ; 0                 ; 6       ;
;      - Mux286~45                          ; 0                 ; 6       ;
;      - wall_grid~449                      ; 0                 ; 6       ;
;      - wall_grid~450                      ; 0                 ; 6       ;
;      - wall_grid~451                      ; 0                 ; 6       ;
;      - wall_grid~452                      ; 0                 ; 6       ;
;      - wall_grid~453                      ; 0                 ; 6       ;
;      - wall_grid~454                      ; 0                 ; 6       ;
;      - Mux286~58                          ; 0                 ; 6       ;
;      - Mux286~63                          ; 0                 ; 6       ;
;      - wall_grid~456                      ; 0                 ; 6       ;
;      - wall_grid~457                      ; 0                 ; 6       ;
;      - wall_grid~458                      ; 0                 ; 6       ;
;      - wall_grid~459                      ; 0                 ; 6       ;
;      - wall_grid~460                      ; 0                 ; 6       ;
;      - wall_grid~461                      ; 0                 ; 6       ;
;      - wall_grid~462                      ; 0                 ; 6       ;
;      - wall_grid~463                      ; 0                 ; 6       ;
;      - Mux286~72                          ; 0                 ; 6       ;
;      - wall_grid~464                      ; 0                 ; 6       ;
;      - Mux286~75                          ; 0                 ; 6       ;
;      - wall_grid~466                      ; 0                 ; 6       ;
;      - Mux286~81                          ; 0                 ; 6       ;
;      - Mux286~83                          ; 0                 ; 6       ;
;      - Mux286~87                          ; 0                 ; 6       ;
;      - wall_grid~468                      ; 0                 ; 6       ;
;      - wall_grid~469                      ; 0                 ; 6       ;
;      - wall_grid~470                      ; 0                 ; 6       ;
;      - wall_grid~471                      ; 0                 ; 6       ;
;      - wall_grid~472                      ; 0                 ; 6       ;
;      - wall_grid~473                      ; 0                 ; 6       ;
;      - wall_grid~474                      ; 0                 ; 6       ;
;      - wall_grid~475                      ; 0                 ; 6       ;
;      - wall_grid~476                      ; 0                 ; 6       ;
;      - wall_grid~477                      ; 0                 ; 6       ;
;      - wall_grid~478                      ; 0                 ; 6       ;
;      - wall_grid~479                      ; 0                 ; 6       ;
;      - wall_grid~480                      ; 0                 ; 6       ;
;      - wall_grid~481                      ; 0                 ; 6       ;
;      - wall_grid~482                      ; 0                 ; 6       ;
;      - wall_grid~483                      ; 0                 ; 6       ;
;      - wall_grid~484                      ; 0                 ; 6       ;
;      - wall_grid~485                      ; 0                 ; 6       ;
;      - wall_grid~486                      ; 0                 ; 6       ;
;      - wall_grid~487                      ; 0                 ; 6       ;
;      - wall_grid~488                      ; 0                 ; 6       ;
;      - Mux286~112                         ; 0                 ; 6       ;
;      - wall_grid~489                      ; 0                 ; 6       ;
;      - wall_grid~490                      ; 0                 ; 6       ;
;      - wall_grid~491                      ; 0                 ; 6       ;
;      - wall_grid~492                      ; 0                 ; 6       ;
;      - wall_grid~493                      ; 0                 ; 6       ;
;      - wall_grid~494                      ; 0                 ; 6       ;
;      - Mux286~123                         ; 0                 ; 6       ;
;      - Mux286~128                         ; 0                 ; 6       ;
;      - Mux286~134                         ; 0                 ; 6       ;
;      - Mux286~139                         ; 0                 ; 6       ;
;      - wall_grid~495                      ; 0                 ; 6       ;
;      - wall_grid~496                      ; 0                 ; 6       ;
;      - wall_grid~497                      ; 0                 ; 6       ;
;      - wall_grid~498                      ; 0                 ; 6       ;
;      - wall_grid~499                      ; 0                 ; 6       ;
;      - wall_grid~500                      ; 0                 ; 6       ;
;      - wall_grid~501                      ; 0                 ; 6       ;
;      - wall_grid~502                      ; 0                 ; 6       ;
;      - wall_grid~503                      ; 0                 ; 6       ;
;      - Mux286~148                         ; 0                 ; 6       ;
;      - Mux286~151                         ; 0                 ; 6       ;
;      - wall_grid~504                      ; 0                 ; 6       ;
;      - Mux286~157                         ; 0                 ; 6       ;
;      - Mux286~159                         ; 0                 ; 6       ;
;      - Mux286~164                         ; 0                 ; 6       ;
;      - wall_grid~506                      ; 0                 ; 6       ;
;      - wall_grid~507                      ; 0                 ; 6       ;
;      - wall_grid~508                      ; 0                 ; 6       ;
;      - wall_grid~509                      ; 0                 ; 6       ;
;      - wall_grid~510                      ; 0                 ; 6       ;
;      - wall_grid~511                      ; 0                 ; 6       ;
;      - Mux286~176                         ; 0                 ; 6       ;
;      - Mux286~181                         ; 0                 ; 6       ;
;      - wall_grid~512                      ; 0                 ; 6       ;
;      - wall_grid~513                      ; 0                 ; 6       ;
;      - wall_grid~514                      ; 0                 ; 6       ;
;      - wall_grid~515                      ; 0                 ; 6       ;
;      - wall_grid~516                      ; 0                 ; 6       ;
;      - wall_grid~517                      ; 0                 ; 6       ;
;      - wall_grid~518                      ; 0                 ; 6       ;
;      - wall_grid~519                      ; 0                 ; 6       ;
;      - Mux286~190                         ; 0                 ; 6       ;
;      - wall_grid~520                      ; 0                 ; 6       ;
;      - wall_grid~521                      ; 0                 ; 6       ;
;      - Mux286~197                         ; 0                 ; 6       ;
;      - Mux286~199                         ; 0                 ; 6       ;
;      - Mux286~205                         ; 0                 ; 6       ;
;      - wall_grid~523                      ; 0                 ; 6       ;
;      - wall_grid~524                      ; 0                 ; 6       ;
;      - wall_grid~525                      ; 0                 ; 6       ;
;      - wall_grid~526                      ; 0                 ; 6       ;
;      - wall_grid~527                      ; 0                 ; 6       ;
;      - wall_grid~528                      ; 0                 ; 6       ;
;      - wall_grid~529                      ; 0                 ; 6       ;
;      - Mux286~217                         ; 0                 ; 6       ;
;      - Mux286~220                         ; 0                 ; 6       ;
;      - wall_grid~530                      ; 0                 ; 6       ;
;      - Mux286~226                         ; 0                 ; 6       ;
;      - Mux286~231                         ; 0                 ; 6       ;
;      - wall_grid~531                      ; 0                 ; 6       ;
;      - wall_grid~532                      ; 0                 ; 6       ;
;      - wall_grid~533                      ; 0                 ; 6       ;
;      - wall_grid~534                      ; 0                 ; 6       ;
;      - wall_grid~535                      ; 0                 ; 6       ;
;      - wall_grid~536                      ; 0                 ; 6       ;
;      - wall_grid~537                      ; 0                 ; 6       ;
;      - wall_grid~538                      ; 0                 ; 6       ;
;      - Mux286~242                         ; 0                 ; 6       ;
;      - Mux286~244                         ; 0                 ; 6       ;
;      - Mux286~249                         ; 0                 ; 6       ;
;      - wall_grid~539                      ; 0                 ; 6       ;
;      - wall_grid~540                      ; 0                 ; 6       ;
;      - wall_grid~541                      ; 0                 ; 6       ;
;      - wall_grid~542                      ; 0                 ; 6       ;
;      - wall_grid~543                      ; 0                 ; 6       ;
;      - wall_grid~544                      ; 0                 ; 6       ;
;      - wall_grid~545                      ; 0                 ; 6       ;
;      - wall_grid~546                      ; 0                 ; 6       ;
;      - wall_grid~547                      ; 0                 ; 6       ;
;      - wall_grid~548                      ; 0                 ; 6       ;
;      - wall_grid~549                      ; 0                 ; 6       ;
;      - wall_grid~550                      ; 0                 ; 6       ;
;      - wall_grid~551                      ; 0                 ; 6       ;
;      - wall_grid~552                      ; 0                 ; 6       ;
;      - Mux286~268                         ; 0                 ; 6       ;
;      - wall_grid~553                      ; 0                 ; 6       ;
;      - wall_grid~554                      ; 0                 ; 6       ;
;      - wall_grid~555                      ; 0                 ; 6       ;
;      - wall_grid~556                      ; 0                 ; 6       ;
;      - wall_grid~557                      ; 0                 ; 6       ;
;      - wall_grid~558                      ; 0                 ; 6       ;
;      - Mux286~279                         ; 0                 ; 6       ;
;      - wall_grid~559                      ; 0                 ; 6       ;
;      - wall_grid~560                      ; 0                 ; 6       ;
;      - wall_grid~561                      ; 0                 ; 6       ;
;      - wall_grid~562                      ; 0                 ; 6       ;
;      - wall_grid~563                      ; 0                 ; 6       ;
;      - wall_grid~564                      ; 0                 ; 6       ;
;      - Mux286~291                         ; 0                 ; 6       ;
;      - Mux286~296                         ; 0                 ; 6       ;
;      - wall_grid~565                      ; 0                 ; 6       ;
;      - wall_grid~566                      ; 0                 ; 6       ;
;      - wall_grid~567                      ; 0                 ; 6       ;
;      - wall_grid~568                      ; 0                 ; 6       ;
;      - wall_grid~569                      ; 0                 ; 6       ;
;      - wall_grid~570                      ; 0                 ; 6       ;
;      - wall_grid~571                      ; 0                 ; 6       ;
;      - wall_grid~572                      ; 0                 ; 6       ;
;      - wall_grid~573                      ; 0                 ; 6       ;
;      - Mux286~305                         ; 0                 ; 6       ;
;      - Mux286~308                         ; 0                 ; 6       ;
;      - wall_grid~574                      ; 0                 ; 6       ;
;      - Mux286~315                         ; 0                 ; 6       ;
;      - Mux286~317                         ; 0                 ; 6       ;
;      - Mux286~318                         ; 0                 ; 6       ;
;      - Mux286~321                         ; 0                 ; 6       ;
;      - wall_grid~575                      ; 0                 ; 6       ;
;      - wall_grid~576                      ; 0                 ; 6       ;
;      - wall_grid~577                      ; 0                 ; 6       ;
;      - wall_grid~578                      ; 0                 ; 6       ;
;      - wall_grid~579                      ; 0                 ; 6       ;
;      - wall_grid~580                      ; 0                 ; 6       ;
;      - Mux286~333                         ; 0                 ; 6       ;
;      - Mux286~339                         ; 0                 ; 6       ;
;      - wall_grid~581                      ; 0                 ; 6       ;
;      - Mux286~343                         ; 0                 ; 6       ;
;      - wall_grid~582                      ; 0                 ; 6       ;
;      - wall_grid~583                      ; 0                 ; 6       ;
;      - wall_grid~584                      ; 0                 ; 6       ;
;      - Mux286~351                         ; 0                 ; 6       ;
;      - wall_grid~585                      ; 0                 ; 6       ;
;      - wall_grid~586                      ; 0                 ; 6       ;
;      - wall_grid~587                      ; 0                 ; 6       ;
;      - wall_grid~588                      ; 0                 ; 6       ;
;      - wall_grid~589                      ; 0                 ; 6       ;
;      - Mux286~362                         ; 0                 ; 6       ;
;      - Mux286~365                         ; 0                 ; 6       ;
;      - Mux286~369                         ; 0                 ; 6       ;
;      - Mux286~373                         ; 0                 ; 6       ;
;      - Mux286~379                         ; 0                 ; 6       ;
;      - wall_grid~591                      ; 0                 ; 6       ;
;      - Mux286~384                         ; 0                 ; 6       ;
;      - Mux286~387                         ; 0                 ; 6       ;
;      - wall_grid~592                      ; 0                 ; 6       ;
;      - Mux286~393                         ; 0                 ; 6       ;
;      - Mux286~398                         ; 0                 ; 6       ;
;      - wall_grid~593                      ; 0                 ; 6       ;
;      - wall_grid~594                      ; 0                 ; 6       ;
;      - wall_grid~595                      ; 0                 ; 6       ;
;      - wall_grid~596                      ; 0                 ; 6       ;
;      - wall_grid~597                      ; 0                 ; 6       ;
;      - wall_grid~598                      ; 0                 ; 6       ;
;      - wall_grid~599                      ; 0                 ; 6       ;
;      - wall_grid~600                      ; 0                 ; 6       ;
;      - Mux286~409                         ; 0                 ; 6       ;
;      - Mux286~411                         ; 0                 ; 6       ;
;      - Mux286~416                         ; 0                 ; 6       ;
;      - wall_grid~601                      ; 0                 ; 6       ;
;      - wall_grid~602                      ; 0                 ; 6       ;
;      - wall_grid~603                      ; 0                 ; 6       ;
;      - wall_grid~604                      ; 0                 ; 6       ;
;      - wall_grid~605                      ; 0                 ; 6       ;
;      - wall_grid~606                      ; 0                 ; 6       ;
;      - wall_grid~607                      ; 0                 ; 6       ;
;      - wall_grid~608                      ; 0                 ; 6       ;
;      - wall_grid~609                      ; 0                 ; 6       ;
;      - wall_grid~610                      ; 0                 ; 6       ;
;      - wall_grid~611                      ; 0                 ; 6       ;
;      - wall_grid~612                      ; 0                 ; 6       ;
;      - wall_grid~613                      ; 0                 ; 6       ;
;      - wall_grid~614                      ; 0                 ; 6       ;
;      - wall_grid~615                      ; 0                 ; 6       ;
;      - wall_grid~616                      ; 0                 ; 6       ;
;      - wall_grid~617                      ; 0                 ; 6       ;
;      - wall_grid~618                      ; 0                 ; 6       ;
;      - wall_grid~619                      ; 0                 ; 6       ;
;      - wall_grid~620                      ; 0                 ; 6       ;
;      - Mux286~443                         ; 0                 ; 6       ;
;      - wall_grid~621                      ; 0                 ; 6       ;
;      - wall_grid~622                      ; 0                 ; 6       ;
;      - wall_grid~623                      ; 0                 ; 6       ;
;      - wall_grid~624                      ; 0                 ; 6       ;
;      - wall_grid~625                      ; 0                 ; 6       ;
;      - wall_grid~626                      ; 0                 ; 6       ;
;      - Mux286~455                         ; 0                 ; 6       ;
;      - Mux286~460                         ; 0                 ; 6       ;
;      - wall_grid~627                      ; 0                 ; 6       ;
;      - Mux286~468                         ; 0                 ; 6       ;
;      - Mux286~472                         ; 0                 ; 6       ;
;      - wall_grid~628                      ; 0                 ; 6       ;
;      - wall_grid~629                      ; 0                 ; 6       ;
;      - wall_grid~630                      ; 0                 ; 6       ;
;      - wall_grid~631                      ; 0                 ; 6       ;
;      - Mux286~480                         ; 0                 ; 6       ;
;      - wall_grid~632                      ; 0                 ; 6       ;
;      - wall_grid~633                      ; 0                 ; 6       ;
;      - wall_grid~634                      ; 0                 ; 6       ;
;      - wall_grid~635                      ; 0                 ; 6       ;
;      - wall_grid~636                      ; 0                 ; 6       ;
;      - Mux286~491                         ; 0                 ; 6       ;
;      - Mux286~494                         ; 0                 ; 6       ;
;      - Mux286~498                         ; 0                 ; 6       ;
;      - Mux286~502                         ; 0                 ; 6       ;
;      - Mux286~507                         ; 0                 ; 6       ;
;      - wall_grid~641                      ; 0                 ; 6       ;
;      - Mux285~44                          ; 0                 ; 6       ;
;      - Mux285~47                          ; 0                 ; 6       ;
;      - wall_grid~645                      ; 0                 ; 6       ;
;      - Mux285~53                          ; 0                 ; 6       ;
;      - Mux285~58                          ; 0                 ; 6       ;
;      - wall_grid~646                      ; 0                 ; 6       ;
;      - wall_grid~647                      ; 0                 ; 6       ;
;      - wall_grid~648                      ; 0                 ; 6       ;
;      - wall_grid~649                      ; 0                 ; 6       ;
;      - wall_grid~650                      ; 0                 ; 6       ;
;      - wall_grid~651                      ; 0                 ; 6       ;
;      - wall_grid~652                      ; 0                 ; 6       ;
;      - wall_grid~653                      ; 0                 ; 6       ;
;      - Mux285~69                          ; 0                 ; 6       ;
;      - Mux285~71                          ; 0                 ; 6       ;
;      - wall_grid~654                      ; 0                 ; 6       ;
;      - wall_grid~655                      ; 0                 ; 6       ;
;      - wall_grid~656                      ; 0                 ; 6       ;
;      - Mux285~79                          ; 0                 ; 6       ;
;      - Mux285~86                          ; 0                 ; 6       ;
;      - Mux285~92                          ; 0                 ; 6       ;
;      - Mux285~97                          ; 0                 ; 6       ;
;      - wall_grid~659                      ; 0                 ; 6       ;
;      - wall_grid~660                      ; 0                 ; 6       ;
;      - wall_grid~661                      ; 0                 ; 6       ;
;      - wall_grid~662                      ; 0                 ; 6       ;
;      - wall_grid~663                      ; 0                 ; 6       ;
;      - wall_grid~664                      ; 0                 ; 6       ;
;      - wall_grid~665                      ; 0                 ; 6       ;
;      - wall_grid~666                      ; 0                 ; 6       ;
;      - wall_grid~667                      ; 0                 ; 6       ;
;      - Mux285~106                         ; 0                 ; 6       ;
;      - Mux285~109                         ; 0                 ; 6       ;
;      - wall_grid~670                      ; 0                 ; 6       ;
;      - Mux285~115                         ; 0                 ; 6       ;
;      - Mux285~117                         ; 0                 ; 6       ;
;      - wall_grid~672                      ; 0                 ; 6       ;
;      - wall_grid~673                      ; 0                 ; 6       ;
;      - wall_grid~674                      ; 0                 ; 6       ;
;      - Mux285~125                         ; 0                 ; 6       ;
;      - Mux285~132                         ; 0                 ; 6       ;
;      - wall_grid~675                      ; 0                 ; 6       ;
;      - wall_grid~676                      ; 0                 ; 6       ;
;      - wall_grid~677                      ; 0                 ; 6       ;
;      - wall_grid~678                      ; 0                 ; 6       ;
;      - wall_grid~679                      ; 0                 ; 6       ;
;      - wall_grid~680                      ; 0                 ; 6       ;
;      - wall_grid~681                      ; 0                 ; 6       ;
;      - wall_grid~682                      ; 0                 ; 6       ;
;      - wall_grid~683                      ; 0                 ; 6       ;
;      - wall_grid~684                      ; 0                 ; 6       ;
;      - wall_grid~685                      ; 0                 ; 6       ;
;      - wall_grid~686                      ; 0                 ; 6       ;
;      - wall_grid~687                      ; 0                 ; 6       ;
;      - wall_grid~688                      ; 0                 ; 6       ;
;      - wall_grid~689                      ; 0                 ; 6       ;
;      - Mux285~151                         ; 0                 ; 6       ;
;      - wall_grid~690                      ; 0                 ; 6       ;
;      - wall_grid~691                      ; 0                 ; 6       ;
;      - wall_grid~692                      ; 0                 ; 6       ;
;      - wall_grid~693                      ; 0                 ; 6       ;
;      - wall_grid~694                      ; 0                 ; 6       ;
;      - wall_grid~695                      ; 0                 ; 6       ;
;      - Mux285~163                         ; 0                 ; 6       ;
;      - Mux285~168                         ; 0                 ; 6       ;
;      - Mux285~174                         ; 0                 ; 6       ;
;      - Mux285~179                         ; 0                 ; 6       ;
;      - wall_grid~696                      ; 0                 ; 6       ;
;      - wall_grid~697                      ; 0                 ; 6       ;
;      - wall_grid~698                      ; 0                 ; 6       ;
;      - wall_grid~699                      ; 0                 ; 6       ;
;      - wall_grid~700                      ; 0                 ; 6       ;
;      - wall_grid~701                      ; 0                 ; 6       ;
;      - wall_grid~702                      ; 0                 ; 6       ;
;      - wall_grid~703                      ; 0                 ; 6       ;
;      - wall_grid~704                      ; 0                 ; 6       ;
;      - Mux285~189                         ; 0                 ; 6       ;
;      - Mux285~192                         ; 0                 ; 6       ;
;      - wall_grid~706                      ; 0                 ; 6       ;
;      - Mux285~198                         ; 0                 ; 6       ;
;      - Mux285~200                         ; 0                 ; 6       ;
;      - wall_grid~708                      ; 0                 ; 6       ;
;      - wall_grid~709                      ; 0                 ; 6       ;
;      - wall_grid~710                      ; 0                 ; 6       ;
;      - Mux285~208                         ; 0                 ; 6       ;
;      - Mux285~214                         ; 0                 ; 6       ;
;      - Mux285~220                         ; 0                 ; 6       ;
;      - Mux285~225                         ; 0                 ; 6       ;
;      - wall_grid~711                      ; 0                 ; 6       ;
;      - wall_grid~712                      ; 0                 ; 6       ;
;      - wall_grid~713                      ; 0                 ; 6       ;
;      - wall_grid~714                      ; 0                 ; 6       ;
;      - wall_grid~715                      ; 0                 ; 6       ;
;      - wall_grid~716                      ; 0                 ; 6       ;
;      - wall_grid~717                      ; 0                 ; 6       ;
;      - wall_grid~718                      ; 0                 ; 6       ;
;      - Mux285~234                         ; 0                 ; 6       ;
;      - wall_grid~719                      ; 0                 ; 6       ;
;      - Mux285~237                         ; 0                 ; 6       ;
;      - wall_grid~720                      ; 0                 ; 6       ;
;      - Mux285~243                         ; 0                 ; 6       ;
;      - Mux285~245                         ; 0                 ; 6       ;
;      - wall_grid~722                      ; 0                 ; 6       ;
;      - wall_grid~723                      ; 0                 ; 6       ;
;      - wall_grid~724                      ; 0                 ; 6       ;
;      - Mux285~253                         ; 0                 ; 6       ;
;      - Mux285~259                         ; 0                 ; 6       ;
;      - wall_grid~726                      ; 0                 ; 6       ;
;      - wall_grid~727                      ; 0                 ; 6       ;
;      - wall_grid~728                      ; 0                 ; 6       ;
;      - wall_grid~729                      ; 0                 ; 6       ;
;      - wall_grid~730                      ; 0                 ; 6       ;
;      - wall_grid~731                      ; 0                 ; 6       ;
;      - wall_grid~732                      ; 0                 ; 6       ;
;      - wall_grid~733                      ; 0                 ; 6       ;
;      - Mux285~270                         ; 0                 ; 6       ;
;      - wall_grid~734                      ; 0                 ; 6       ;
;      - wall_grid~735                      ; 0                 ; 6       ;
;      - wall_grid~736                      ; 0                 ; 6       ;
;      - wall_grid~737                      ; 0                 ; 6       ;
;      - wall_grid~738                      ; 0                 ; 6       ;
;      - wall_grid~739                      ; 0                 ; 6       ;
;      - Mux285~281                         ; 0                 ; 6       ;
;      - wall_grid~740                      ; 0                 ; 6       ;
;      - wall_grid~741                      ; 0                 ; 6       ;
;      - wall_grid~742                      ; 0                 ; 6       ;
;      - wall_grid~743                      ; 0                 ; 6       ;
;      - wall_grid~744                      ; 0                 ; 6       ;
;      - wall_grid~745                      ; 0                 ; 6       ;
;      - Mux285~293                         ; 0                 ; 6       ;
;      - Mux285~298                         ; 0                 ; 6       ;
;      - wall_grid~746                      ; 0                 ; 6       ;
;      - wall_grid~747                      ; 0                 ; 6       ;
;      - wall_grid~748                      ; 0                 ; 6       ;
;      - wall_grid~749                      ; 0                 ; 6       ;
;      - wall_grid~750                      ; 0                 ; 6       ;
;      - wall_grid~751                      ; 0                 ; 6       ;
;      - wall_grid~752                      ; 0                 ; 6       ;
;      - wall_grid~753                      ; 0                 ; 6       ;
;      - Mux285~307                         ; 0                 ; 6       ;
;      - wall_grid~754                      ; 0                 ; 6       ;
;      - Mux285~310                         ; 0                 ; 6       ;
;      - wall_grid~755                      ; 0                 ; 6       ;
;      - Mux285~316                         ; 0                 ; 6       ;
;      - Mux285~318                         ; 0                 ; 6       ;
;      - wall_grid~757                      ; 0                 ; 6       ;
;      - wall_grid~758                      ; 0                 ; 6       ;
;      - wall_grid~759                      ; 0                 ; 6       ;
;      - Mux285~326                         ; 0                 ; 6       ;
;      - Mux285~332                         ; 0                 ; 6       ;
;      - Mux285~337                         ; 0                 ; 6       ;
;      - Mux285~343                         ; 0                 ; 6       ;
;      - Mux285~348                         ; 0                 ; 6       ;
;      - wall_grid~760                      ; 0                 ; 6       ;
;      - wall_grid~761                      ; 0                 ; 6       ;
;      - wall_grid~762                      ; 0                 ; 6       ;
;      - wall_grid~763                      ; 0                 ; 6       ;
;      - wall_grid~764                      ; 0                 ; 6       ;
;      - wall_grid~765                      ; 0                 ; 6       ;
;      - wall_grid~766                      ; 0                 ; 6       ;
;      - wall_grid~767                      ; 0                 ; 6       ;
;      - Mux285~359                         ; 0                 ; 6       ;
;      - wall_grid~768                      ; 0                 ; 6       ;
;      - Mux285~362                         ; 0                 ; 6       ;
;      - wall_grid~769                      ; 0                 ; 6       ;
;      - Mux285~368                         ; 0                 ; 6       ;
;      - Mux285~370                         ; 0                 ; 6       ;
;      - wall_grid~771                      ; 0                 ; 6       ;
;      - wall_grid~772                      ; 0                 ; 6       ;
;      - wall_grid~773                      ; 0                 ; 6       ;
;      - Mux285~378                         ; 0                 ; 6       ;
;      - Mux285~384                         ; 0                 ; 6       ;
;      - Mux285~389                         ; 0                 ; 6       ;
;      - wall_grid~774                      ; 0                 ; 6       ;
;      - wall_grid~775                      ; 0                 ; 6       ;
;      - wall_grid~776                      ; 0                 ; 6       ;
;      - wall_grid~777                      ; 0                 ; 6       ;
;      - wall_grid~778                      ; 0                 ; 6       ;
;      - wall_grid~779                      ; 0                 ; 6       ;
;      - wall_grid~780                      ; 0                 ; 6       ;
;      - wall_grid~781                      ; 0                 ; 6       ;
;      - wall_grid~782                      ; 0                 ; 6       ;
;      - Mux285~400                         ; 0                 ; 6       ;
;      - Mux285~403                         ; 0                 ; 6       ;
;      - Mux285~408                         ; 0                 ; 6       ;
;      - Mux285~411                         ; 0                 ; 6       ;
;      - Mux285~415                         ; 0                 ; 6       ;
;      - Mux285~420                         ; 0                 ; 6       ;
;      - Mux285~426                         ; 0                 ; 6       ;
;      - Mux285~431                         ; 0                 ; 6       ;
;      - wall_grid~786                      ; 0                 ; 6       ;
;      - Mux285~434                         ; 0                 ; 6       ;
;      - wall_grid~787                      ; 0                 ; 6       ;
;      - Mux285~440                         ; 0                 ; 6       ;
;      - Mux285~445                         ; 0                 ; 6       ;
;      - wall_grid~788                      ; 0                 ; 6       ;
;      - wall_grid~789                      ; 0                 ; 6       ;
;      - wall_grid~790                      ; 0                 ; 6       ;
;      - wall_grid~791                      ; 0                 ; 6       ;
;      - wall_grid~792                      ; 0                 ; 6       ;
;      - wall_grid~793                      ; 0                 ; 6       ;
;      - wall_grid~794                      ; 0                 ; 6       ;
;      - wall_grid~795                      ; 0                 ; 6       ;
;      - Mux285~455                         ; 0                 ; 6       ;
;      - Mux285~457                         ; 0                 ; 6       ;
;      - wall_grid~797                      ; 0                 ; 6       ;
;      - wall_grid~798                      ; 0                 ; 6       ;
;      - wall_grid~799                      ; 0                 ; 6       ;
;      - Mux285~465                         ; 0                 ; 6       ;
;      - Mux285~471                         ; 0                 ; 6       ;
;      - wall_grid~800                      ; 0                 ; 6       ;
;      - wall_grid~801                      ; 0                 ; 6       ;
;      - wall_grid~802                      ; 0                 ; 6       ;
;      - wall_grid~803                      ; 0                 ; 6       ;
;      - wall_grid~804                      ; 0                 ; 6       ;
;      - wall_grid~805                      ; 0                 ; 6       ;
;      - wall_grid~806                      ; 0                 ; 6       ;
;      - wall_grid~807                      ; 0                 ; 6       ;
;      - wall_grid~808                      ; 0                 ; 6       ;
;      - wall_grid~809                      ; 0                 ; 6       ;
;      - wall_grid~810                      ; 0                 ; 6       ;
;      - wall_grid~811                      ; 0                 ; 6       ;
;      - wall_grid~812                      ; 0                 ; 6       ;
;      - wall_grid~813                      ; 0                 ; 6       ;
;      - Mux285~491                         ; 0                 ; 6       ;
;      - wall_grid~814                      ; 0                 ; 6       ;
;      - wall_grid~815                      ; 0                 ; 6       ;
;      - wall_grid~816                      ; 0                 ; 6       ;
;      - wall_grid~817                      ; 0                 ; 6       ;
;      - wall_grid~818                      ; 0                 ; 6       ;
;      - wall_grid~819                      ; 0                 ; 6       ;
;      - Mux285~503                         ; 0                 ; 6       ;
;      - Mux285~508                         ; 0                 ; 6       ;
;      - wall_grid~820                      ; 0                 ; 6       ;
;      - wall_grid~821                      ; 0                 ; 6       ;
;      - wall_grid~822                      ; 0                 ; 6       ;
;      - wall_grid~823                      ; 0                 ; 6       ;
;      - Mux285~518                         ; 0                 ; 6       ;
;      - wall_grid~824                      ; 0                 ; 6       ;
;      - wall_grid~825                      ; 0                 ; 6       ;
;      - wall_grid~826                      ; 0                 ; 6       ;
;      - wall_grid~827                      ; 0                 ; 6       ;
;      - wall_grid~828                      ; 0                 ; 6       ;
;      - Mux285~527                         ; 0                 ; 6       ;
;      - wall_grid~830                      ; 0                 ; 6       ;
;      - Mux285~530                         ; 0                 ; 6       ;
;      - Mux285~535                         ; 0                 ; 6       ;
;      - Mux285~538                         ; 0                 ; 6       ;
;      - Mux285~541                         ; 0                 ; 6       ;
;      - Mux285~546                         ; 0                 ; 6       ;
;      - Mux285~552                         ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~0    ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~40     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~1    ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~41     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~2    ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~42     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~3    ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~43     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~4    ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~44     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~5    ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~45     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~6    ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~46     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~7    ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~47     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~8    ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~48     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~9    ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~49     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~10   ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~50     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~11   ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~51     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~12   ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~52     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~13   ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~53     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~14   ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~54     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~15   ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~55     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~16   ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~56     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_accumulator~17   ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~57     ; 0                 ; 6       ;
;      - AUDIO:audio|Equal0~0               ; 0                 ; 6       ;
;      - state~22                           ; 0                 ; 6       ;
;      - bigx[1]~0                          ; 0                 ; 6       ;
;      - state~23                           ; 0                 ; 6       ;
;      - data_struc[0][1][2]~0              ; 0                 ; 6       ;
;      - state~24                           ; 0                 ; 6       ;
;      - data_struc[8][1][2]~0              ; 0                 ; 6       ;
;      - LAST_POS~0                         ; 0                 ; 6       ;
;      - LAST_POS[8]~1                      ; 0                 ; 6       ;
;      - LAST_POS~2                         ; 0                 ; 6       ;
;      - LAST_POS~3                         ; 0                 ; 6       ;
;      - LAST_POS~4                         ; 0                 ; 6       ;
;      - LAST_POS~5                         ; 0                 ; 6       ;
;      - ypos~0                             ; 0                 ; 6       ;
;      - ypos~1                             ; 0                 ; 6       ;
;      - ypos~2                             ; 0                 ; 6       ;
;      - xpos~0                             ; 0                 ; 6       ;
;      - xpos~1                             ; 0                 ; 6       ;
;      - state~25                           ; 0                 ; 6       ;
;      - state~26                           ; 0                 ; 6       ;
;      - wall_grid~837                      ; 0                 ; 6       ;
;      - wall_grid~838                      ; 0                 ; 6       ;
;      - wall_grid~839                      ; 0                 ; 6       ;
;      - state.000~0                        ; 0                 ; 6       ;
;      - wall_grid~840                      ; 0                 ; 6       ;
;      - wall_grid~841                      ; 0                 ; 6       ;
;      - wall_grid~842                      ; 0                 ; 6       ;
;      - wall_grid~843                      ; 0                 ; 6       ;
;      - wall_grid~844                      ; 0                 ; 6       ;
;      - wall_grid~845                      ; 0                 ; 6       ;
;      - wall_grid~846                      ; 0                 ; 6       ;
;      - wall_grid~847                      ; 0                 ; 6       ;
;      - wall_grid~848                      ; 0                 ; 6       ;
;      - wall_grid~849                      ; 0                 ; 6       ;
;      - wall_grid~850                      ; 0                 ; 6       ;
;      - wall_grid~851                      ; 0                 ; 6       ;
;      - wall_grid~852                      ; 0                 ; 6       ;
;      - wall_grid~853                      ; 0                 ; 6       ;
;      - wall_grid~854                      ; 0                 ; 6       ;
;      - wall_grid~855                      ; 0                 ; 6       ;
;      - wall_grid~856                      ; 0                 ; 6       ;
;      - wall_grid~857                      ; 0                 ; 6       ;
;      - wall_grid~858                      ; 0                 ; 6       ;
;      - wall_grid~859                      ; 0                 ; 6       ;
;      - wall_grid~860                      ; 0                 ; 6       ;
;      - wall_grid~861                      ; 0                 ; 6       ;
;      - wall_grid~862                      ; 0                 ; 6       ;
;      - wall_grid~863                      ; 0                 ; 6       ;
;      - wall_grid~864                      ; 0                 ; 6       ;
;      - wall_grid~865                      ; 0                 ; 6       ;
;      - wall_grid~866                      ; 0                 ; 6       ;
;      - wall_grid~867                      ; 0                 ; 6       ;
;      - wall_grid~868                      ; 0                 ; 6       ;
;      - wall_grid~869                      ; 0                 ; 6       ;
;      - wall_grid~870                      ; 0                 ; 6       ;
;      - wall_grid~871                      ; 0                 ; 6       ;
;      - wall_grid~872                      ; 0                 ; 6       ;
;      - wall_grid~873                      ; 0                 ; 6       ;
;      - wall_grid~874                      ; 0                 ; 6       ;
;      - wall_grid~875                      ; 0                 ; 6       ;
;      - wall_grid~876                      ; 0                 ; 6       ;
;      - wall_grid~877                      ; 0                 ; 6       ;
;      - wall_grid~878                      ; 0                 ; 6       ;
;      - wall_grid~879                      ; 0                 ; 6       ;
;      - wall_grid~880                      ; 0                 ; 6       ;
;      - wall_grid~881                      ; 0                 ; 6       ;
;      - wall_grid~882                      ; 0                 ; 6       ;
;      - wall_grid~883                      ; 0                 ; 6       ;
;      - wall_grid~884                      ; 0                 ; 6       ;
;      - wall_grid~885                      ; 0                 ; 6       ;
;      - wall_grid~886                      ; 0                 ; 6       ;
;      - wall_grid~887                      ; 0                 ; 6       ;
;      - wall_grid~888                      ; 0                 ; 6       ;
;      - wall_grid~889                      ; 0                 ; 6       ;
;      - wall_grid~890                      ; 0                 ; 6       ;
;      - wall_grid~891                      ; 0                 ; 6       ;
;      - wall_grid~892                      ; 0                 ; 6       ;
;      - wall_grid~893                      ; 0                 ; 6       ;
;      - wall_grid~894                      ; 0                 ; 6       ;
;      - wall_grid~895                      ; 0                 ; 6       ;
;      - wall_grid~896                      ; 0                 ; 6       ;
;      - wall_grid~897                      ; 0                 ; 6       ;
;      - wall_grid~898                      ; 0                 ; 6       ;
;      - wall_grid~899                      ; 0                 ; 6       ;
;      - wall_grid~900                      ; 0                 ; 6       ;
;      - wall_grid~901                      ; 0                 ; 6       ;
;      - wall_grid~902                      ; 0                 ; 6       ;
;      - wall_grid~903                      ; 0                 ; 6       ;
;      - wall_grid~904                      ; 0                 ; 6       ;
;      - wall_grid~905                      ; 0                 ; 6       ;
;      - wall_grid~906                      ; 0                 ; 6       ;
;      - wall_grid~907                      ; 0                 ; 6       ;
;      - wall_grid~908                      ; 0                 ; 6       ;
;      - wall_grid~909                      ; 0                 ; 6       ;
;      - wall_grid~910                      ; 0                 ; 6       ;
;      - wall_grid~911                      ; 0                 ; 6       ;
;      - wall_grid~912                      ; 0                 ; 6       ;
;      - wall_grid~913                      ; 0                 ; 6       ;
;      - wall_grid~914                      ; 0                 ; 6       ;
;      - wall_grid~915                      ; 0                 ; 6       ;
;      - wall_grid~916                      ; 0                 ; 6       ;
;      - wall_grid~917                      ; 0                 ; 6       ;
;      - wall_grid~918                      ; 0                 ; 6       ;
;      - wall_grid~919                      ; 0                 ; 6       ;
;      - wall_grid~920                      ; 0                 ; 6       ;
;      - wall_grid~921                      ; 0                 ; 6       ;
;      - wall_grid~922                      ; 0                 ; 6       ;
;      - wall_grid~923                      ; 0                 ; 6       ;
;      - wall_grid~924                      ; 0                 ; 6       ;
;      - wall_grid~925                      ; 0                 ; 6       ;
;      - wall_grid~926                      ; 0                 ; 6       ;
;      - wall_grid~927                      ; 0                 ; 6       ;
;      - wall_grid~928                      ; 0                 ; 6       ;
;      - wall_grid~929                      ; 0                 ; 6       ;
;      - wall_grid~930                      ; 0                 ; 6       ;
;      - wall_grid~931                      ; 0                 ; 6       ;
;      - wall_grid~932                      ; 0                 ; 6       ;
;      - wall_grid~933                      ; 0                 ; 6       ;
;      - wall_grid~934                      ; 0                 ; 6       ;
;      - wall_grid~935                      ; 0                 ; 6       ;
;      - wall_grid~936                      ; 0                 ; 6       ;
;      - wall_grid~937                      ; 0                 ; 6       ;
;      - wall_grid~938                      ; 0                 ; 6       ;
;      - wall_grid~939                      ; 0                 ; 6       ;
;      - wall_grid~940                      ; 0                 ; 6       ;
;      - wall_grid~941                      ; 0                 ; 6       ;
;      - wall_grid~942                      ; 0                 ; 6       ;
;      - wall_grid~943                      ; 0                 ; 6       ;
;      - wall_grid~944                      ; 0                 ; 6       ;
;      - wall_grid~945                      ; 0                 ; 6       ;
;      - wall_grid~946                      ; 0                 ; 6       ;
;      - wall_grid~947                      ; 0                 ; 6       ;
;      - wall_grid~948                      ; 0                 ; 6       ;
;      - wall_grid~949                      ; 0                 ; 6       ;
;      - wall_grid~950                      ; 0                 ; 6       ;
;      - wall_grid~951                      ; 0                 ; 6       ;
;      - wall_grid~952                      ; 0                 ; 6       ;
;      - wall_grid~953                      ; 0                 ; 6       ;
;      - wall_grid~954                      ; 0                 ; 6       ;
;      - wall_grid~955                      ; 0                 ; 6       ;
;      - wall_grid~956                      ; 0                 ; 6       ;
;      - wall_grid~957                      ; 0                 ; 6       ;
;      - wall_grid~958                      ; 0                 ; 6       ;
;      - wall_grid~959                      ; 0                 ; 6       ;
;      - wall_grid~960                      ; 0                 ; 6       ;
;      - wall_grid~961                      ; 0                 ; 6       ;
;      - wall_grid~962                      ; 0                 ; 6       ;
;      - wall_grid~963                      ; 0                 ; 6       ;
;      - wall_grid~964                      ; 0                 ; 6       ;
;      - wall_grid~965                      ; 0                 ; 6       ;
;      - wall_grid~966                      ; 0                 ; 6       ;
;      - wall_grid~967                      ; 0                 ; 6       ;
;      - wall_grid~968                      ; 0                 ; 6       ;
;      - wall_grid~969                      ; 0                 ; 6       ;
;      - wall_grid~970                      ; 0                 ; 6       ;
;      - wall_grid~971                      ; 0                 ; 6       ;
;      - wall_grid~972                      ; 0                 ; 6       ;
;      - wall_grid~973                      ; 0                 ; 6       ;
;      - wall_grid~974                      ; 0                 ; 6       ;
;      - wall_grid~975                      ; 0                 ; 6       ;
;      - wall_grid~976                      ; 0                 ; 6       ;
;      - wall_grid~977                      ; 0                 ; 6       ;
;      - wall_grid~978                      ; 0                 ; 6       ;
;      - wall_grid~979                      ; 0                 ; 6       ;
;      - wall_grid~980                      ; 0                 ; 6       ;
;      - wall_grid~981                      ; 0                 ; 6       ;
;      - wall_grid~982                      ; 0                 ; 6       ;
;      - wall_grid~983                      ; 0                 ; 6       ;
;      - wall_grid~984                      ; 0                 ; 6       ;
;      - wall_grid~985                      ; 0                 ; 6       ;
;      - wall_grid~986                      ; 0                 ; 6       ;
;      - wall_grid~987                      ; 0                 ; 6       ;
;      - wall_grid~988                      ; 0                 ; 6       ;
;      - wall_grid~989                      ; 0                 ; 6       ;
;      - wall_grid~990                      ; 0                 ; 6       ;
;      - wall_grid~991                      ; 0                 ; 6       ;
;      - wall_grid~992                      ; 0                 ; 6       ;
;      - wall_grid~993                      ; 0                 ; 6       ;
;      - wall_grid~994                      ; 0                 ; 6       ;
;      - wall_grid~995                      ; 0                 ; 6       ;
;      - wall_grid~996                      ; 0                 ; 6       ;
;      - wall_grid~997                      ; 0                 ; 6       ;
;      - wall_grid~998                      ; 0                 ; 6       ;
;      - wall_grid~999                      ; 0                 ; 6       ;
;      - wall_grid~1000                     ; 0                 ; 6       ;
;      - wall_grid~1001                     ; 0                 ; 6       ;
;      - wall_grid~1002                     ; 0                 ; 6       ;
;      - wall_grid~1003                     ; 0                 ; 6       ;
;      - wall_grid~1004                     ; 0                 ; 6       ;
;      - wall_grid~1005                     ; 0                 ; 6       ;
;      - wall_grid~1006                     ; 0                 ; 6       ;
;      - wall_grid~1007                     ; 0                 ; 6       ;
;      - wall_grid~1008                     ; 0                 ; 6       ;
;      - wall_grid~1009                     ; 0                 ; 6       ;
;      - wall_grid~1010                     ; 0                 ; 6       ;
;      - wall_grid~1011                     ; 0                 ; 6       ;
;      - wall_grid~1012                     ; 0                 ; 6       ;
;      - wall_grid~1013                     ; 0                 ; 6       ;
;      - wall_grid~1014                     ; 0                 ; 6       ;
;      - wall_grid~1015                     ; 0                 ; 6       ;
;      - wall_grid~1016                     ; 0                 ; 6       ;
;      - wall_grid~1017                     ; 0                 ; 6       ;
;      - wall_grid~1018                     ; 0                 ; 6       ;
;      - wall_grid~1019                     ; 0                 ; 6       ;
;      - wall_grid~1020                     ; 0                 ; 6       ;
;      - wall_grid~1021                     ; 0                 ; 6       ;
;      - wall_grid~1022                     ; 0                 ; 6       ;
;      - wall_grid~1023                     ; 0                 ; 6       ;
;      - wall_grid~1024                     ; 0                 ; 6       ;
;      - wall_grid~1025                     ; 0                 ; 6       ;
;      - wall_grid~1026                     ; 0                 ; 6       ;
;      - wall_grid~1027                     ; 0                 ; 6       ;
;      - wall_grid~1028                     ; 0                 ; 6       ;
;      - wall_grid~1029                     ; 0                 ; 6       ;
;      - wall_grid~1030                     ; 0                 ; 6       ;
;      - wall_grid~1031                     ; 0                 ; 6       ;
;      - wall_grid~1032                     ; 0                 ; 6       ;
;      - wall_grid~1033                     ; 0                 ; 6       ;
;      - wall_grid~1034                     ; 0                 ; 6       ;
;      - wall_grid~1035                     ; 0                 ; 6       ;
;      - wall_grid~1036                     ; 0                 ; 6       ;
;      - wall_grid~1037                     ; 0                 ; 6       ;
;      - wall_grid~1038                     ; 0                 ; 6       ;
;      - wall_grid~1039                     ; 0                 ; 6       ;
;      - wall_grid~1040                     ; 0                 ; 6       ;
;      - wall_grid~1041                     ; 0                 ; 6       ;
;      - wall_grid~1042                     ; 0                 ; 6       ;
;      - wall_grid~1043                     ; 0                 ; 6       ;
;      - wall_grid~1044                     ; 0                 ; 6       ;
;      - wall_grid~1045                     ; 0                 ; 6       ;
;      - wall_grid~1046                     ; 0                 ; 6       ;
;      - wall_grid~1047                     ; 0                 ; 6       ;
;      - wall_grid~1048                     ; 0                 ; 6       ;
;      - wall_grid~1049                     ; 0                 ; 6       ;
;      - wall_grid~1050                     ; 0                 ; 6       ;
;      - wall_grid~1051                     ; 0                 ; 6       ;
;      - wall_grid~1052                     ; 0                 ; 6       ;
;      - wall_grid~1053                     ; 0                 ; 6       ;
;      - wall_grid~1054                     ; 0                 ; 6       ;
;      - wall_grid~1055                     ; 0                 ; 6       ;
;      - wall_grid~1056                     ; 0                 ; 6       ;
;      - wall_grid~1057                     ; 0                 ; 6       ;
;      - wall_grid~1058                     ; 0                 ; 6       ;
;      - wall_grid~1059                     ; 0                 ; 6       ;
;      - wall_grid~1060                     ; 0                 ; 6       ;
;      - wall_grid~1061                     ; 0                 ; 6       ;
;      - wall_grid~1062                     ; 0                 ; 6       ;
;      - wall_grid~1063                     ; 0                 ; 6       ;
;      - wall_grid~1064                     ; 0                 ; 6       ;
;      - wall_grid~1065                     ; 0                 ; 6       ;
;      - wall_grid~1066                     ; 0                 ; 6       ;
;      - wall_grid~1067                     ; 0                 ; 6       ;
;      - wall_grid~1068                     ; 0                 ; 6       ;
;      - wall_grid~1069                     ; 0                 ; 6       ;
;      - wall_grid~1070                     ; 0                 ; 6       ;
;      - wall_grid~1071                     ; 0                 ; 6       ;
;      - wall_grid~1072                     ; 0                 ; 6       ;
;      - wall_grid~1073                     ; 0                 ; 6       ;
;      - wall_grid~1074                     ; 0                 ; 6       ;
;      - wall_grid~1075                     ; 0                 ; 6       ;
;      - wall_grid~1076                     ; 0                 ; 6       ;
;      - wall_grid~1077                     ; 0                 ; 6       ;
;      - wall_grid~1078                     ; 0                 ; 6       ;
;      - wall_grid~1079                     ; 0                 ; 6       ;
;      - wall_grid~1080                     ; 0                 ; 6       ;
;      - wall_grid~1081                     ; 0                 ; 6       ;
;      - wall_grid~1082                     ; 0                 ; 6       ;
;      - wall_grid~1083                     ; 0                 ; 6       ;
;      - wall_grid~1084                     ; 0                 ; 6       ;
;      - wall_grid~1085                     ; 0                 ; 6       ;
;      - wall_grid~1086                     ; 0                 ; 6       ;
;      - wall_grid~1087                     ; 0                 ; 6       ;
;      - wall_grid~1088                     ; 0                 ; 6       ;
;      - wall_grid~1089                     ; 0                 ; 6       ;
;      - wall_grid~1090                     ; 0                 ; 6       ;
;      - wall_grid~1091                     ; 0                 ; 6       ;
;      - wall_grid~1092                     ; 0                 ; 6       ;
;      - wall_grid~1093                     ; 0                 ; 6       ;
;      - wall_grid~1094                     ; 0                 ; 6       ;
;      - wall_grid~1095                     ; 0                 ; 6       ;
;      - wall_grid~1096                     ; 0                 ; 6       ;
;      - wall_grid~1097                     ; 0                 ; 6       ;
;      - wall_grid~1098                     ; 0                 ; 6       ;
;      - wall_grid~1099                     ; 0                 ; 6       ;
;      - wall_grid~1100                     ; 0                 ; 6       ;
;      - wall_grid~1101                     ; 0                 ; 6       ;
;      - wall_grid~1102                     ; 0                 ; 6       ;
;      - wall_grid~1103                     ; 0                 ; 6       ;
;      - wall_grid~1104                     ; 0                 ; 6       ;
;      - wall_grid~1105                     ; 0                 ; 6       ;
;      - wall_grid~1106                     ; 0                 ; 6       ;
;      - wall_grid~1107                     ; 0                 ; 6       ;
;      - wall_grid~1108                     ; 0                 ; 6       ;
;      - wall_grid~1109                     ; 0                 ; 6       ;
;      - wall_grid~1110                     ; 0                 ; 6       ;
;      - wall_grid~1111                     ; 0                 ; 6       ;
;      - wall_grid~1112                     ; 0                 ; 6       ;
;      - wall_grid~1113                     ; 0                 ; 6       ;
;      - wall_grid~1114                     ; 0                 ; 6       ;
;      - wall_grid~1115                     ; 0                 ; 6       ;
;      - wall_grid~1116                     ; 0                 ; 6       ;
;      - wall_grid~1117                     ; 0                 ; 6       ;
;      - wall_grid~1118                     ; 0                 ; 6       ;
;      - wall_grid~1119                     ; 0                 ; 6       ;
;      - wall_grid~1120                     ; 0                 ; 6       ;
;      - wall_grid~1121                     ; 0                 ; 6       ;
;      - wall_grid~1122                     ; 0                 ; 6       ;
;      - wall_grid~1123                     ; 0                 ; 6       ;
;      - wall_grid~1124                     ; 0                 ; 6       ;
;      - wall_grid~1125                     ; 0                 ; 6       ;
;      - wall_grid~1126                     ; 0                 ; 6       ;
;      - wall_grid~1127                     ; 0                 ; 6       ;
;      - wall_grid~1128                     ; 0                 ; 6       ;
;      - wall_grid~1129                     ; 0                 ; 6       ;
;      - wall_grid~1130                     ; 0                 ; 6       ;
;      - wall_grid~1131                     ; 0                 ; 6       ;
;      - wall_grid~1132                     ; 0                 ; 6       ;
;      - wall_grid~1133                     ; 0                 ; 6       ;
;      - wall_grid~1134                     ; 0                 ; 6       ;
;      - wall_grid~1135                     ; 0                 ; 6       ;
;      - wall_grid~1136                     ; 0                 ; 6       ;
;      - wall_grid~1137                     ; 0                 ; 6       ;
;      - wall_grid~1138                     ; 0                 ; 6       ;
;      - wall_grid~1139                     ; 0                 ; 6       ;
;      - wall_grid~1140                     ; 0                 ; 6       ;
;      - wall_grid~1141                     ; 0                 ; 6       ;
;      - wall_grid~1142                     ; 0                 ; 6       ;
;      - wall_grid~1143                     ; 0                 ; 6       ;
;      - wall_grid~1144                     ; 0                 ; 6       ;
;      - wall_grid~1145                     ; 0                 ; 6       ;
;      - wall_grid~1146                     ; 0                 ; 6       ;
;      - wall_grid~1147                     ; 0                 ; 6       ;
;      - wall_grid~1148                     ; 0                 ; 6       ;
;      - wall_grid~1149                     ; 0                 ; 6       ;
;      - wall_grid~1150                     ; 0                 ; 6       ;
;      - wall_grid~1151                     ; 0                 ; 6       ;
;      - wall_grid~1152                     ; 0                 ; 6       ;
;      - wall_grid~1153                     ; 0                 ; 6       ;
;      - wall_grid~1154                     ; 0                 ; 6       ;
;      - wall_grid~1155                     ; 0                 ; 6       ;
;      - wall_grid~1156                     ; 0                 ; 6       ;
;      - wall_grid~1157                     ; 0                 ; 6       ;
;      - wall_grid~1158                     ; 0                 ; 6       ;
;      - wall_grid~1159                     ; 0                 ; 6       ;
;      - wall_grid~1160                     ; 0                 ; 6       ;
;      - wall_grid~1161                     ; 0                 ; 6       ;
;      - wall_grid~1162                     ; 0                 ; 6       ;
;      - wall_grid~1163                     ; 0                 ; 6       ;
;      - wall_grid~1164                     ; 0                 ; 6       ;
;      - wall_grid~1165                     ; 0                 ; 6       ;
;      - wall_grid~1166                     ; 0                 ; 6       ;
;      - wall_grid~1167                     ; 0                 ; 6       ;
;      - wall_grid~1168                     ; 0                 ; 6       ;
;      - wall_grid~1169                     ; 0                 ; 6       ;
;      - wall_grid~1170                     ; 0                 ; 6       ;
;      - wall_grid~1171                     ; 0                 ; 6       ;
;      - wall_grid~1172                     ; 0                 ; 6       ;
;      - wall_grid~1173                     ; 0                 ; 6       ;
;      - wall_grid~1174                     ; 0                 ; 6       ;
;      - wall_grid~1175                     ; 0                 ; 6       ;
;      - wall_grid~1176                     ; 0                 ; 6       ;
;      - wall_grid~1177                     ; 0                 ; 6       ;
;      - wall_grid~1178                     ; 0                 ; 6       ;
;      - wall_grid~1179                     ; 0                 ; 6       ;
;      - wall_grid~1180                     ; 0                 ; 6       ;
;      - wall_grid~1181                     ; 0                 ; 6       ;
;      - wall_grid~1182                     ; 0                 ; 6       ;
;      - wall_grid~1183                     ; 0                 ; 6       ;
;      - wall_grid~1184                     ; 0                 ; 6       ;
;      - wall_grid~1185                     ; 0                 ; 6       ;
;      - wall_grid~1186                     ; 0                 ; 6       ;
;      - wall_grid~1187                     ; 0                 ; 6       ;
;      - wall_grid~1188                     ; 0                 ; 6       ;
;      - wall_grid~1189                     ; 0                 ; 6       ;
;      - wall_grid~1190                     ; 0                 ; 6       ;
;      - wall_grid~1191                     ; 0                 ; 6       ;
;      - wall_grid~1192                     ; 0                 ; 6       ;
;      - wall_grid~1193                     ; 0                 ; 6       ;
;      - wall_grid~1194                     ; 0                 ; 6       ;
;      - wall_grid~1195                     ; 0                 ; 6       ;
;      - wall_grid~1196                     ; 0                 ; 6       ;
;      - wall_grid~1197                     ; 0                 ; 6       ;
;      - wall_grid~1198                     ; 0                 ; 6       ;
;      - wall_grid~1199                     ; 0                 ; 6       ;
;      - wall_grid~1200                     ; 0                 ; 6       ;
;      - wall_grid~1201                     ; 0                 ; 6       ;
;      - wall_grid~1202                     ; 0                 ; 6       ;
;      - wall_grid~1203                     ; 0                 ; 6       ;
;      - wall_grid~1204                     ; 0                 ; 6       ;
;      - wall_grid~1205                     ; 0                 ; 6       ;
;      - wall_grid~1206                     ; 0                 ; 6       ;
;      - wall_grid~1207                     ; 0                 ; 6       ;
;      - wall_grid~1208                     ; 0                 ; 6       ;
;      - wall_grid~1209                     ; 0                 ; 6       ;
;      - wall_grid~1210                     ; 0                 ; 6       ;
;      - wall_grid~1211                     ; 0                 ; 6       ;
;      - wall_grid~1212                     ; 0                 ; 6       ;
;      - wall_grid~1213                     ; 0                 ; 6       ;
;      - wall_grid~1214                     ; 0                 ; 6       ;
;      - wall_grid~1215                     ; 0                 ; 6       ;
;      - wall_grid~1216                     ; 0                 ; 6       ;
;      - wall_grid~1217                     ; 0                 ; 6       ;
;      - wall_grid~1218                     ; 0                 ; 6       ;
;      - wall_grid~1219                     ; 0                 ; 6       ;
;      - wall_grid~1220                     ; 0                 ; 6       ;
;      - wall_grid~1221                     ; 0                 ; 6       ;
;      - wall_grid~1222                     ; 0                 ; 6       ;
;      - wall_grid~1223                     ; 0                 ; 6       ;
;      - wall_grid~1224                     ; 0                 ; 6       ;
;      - wall_grid~1225                     ; 0                 ; 6       ;
;      - wall_grid~1226                     ; 0                 ; 6       ;
;      - wall_grid~1227                     ; 0                 ; 6       ;
;      - wall_grid~1228                     ; 0                 ; 6       ;
;      - wall_grid~1229                     ; 0                 ; 6       ;
;      - wall_grid~1230                     ; 0                 ; 6       ;
;      - wall_grid~1231                     ; 0                 ; 6       ;
;      - wall_grid~1232                     ; 0                 ; 6       ;
;      - wall_grid~1233                     ; 0                 ; 6       ;
;      - wall_grid~1234                     ; 0                 ; 6       ;
;      - wall_grid~1235                     ; 0                 ; 6       ;
;      - wall_grid~1236                     ; 0                 ; 6       ;
;      - wall_grid~1237                     ; 0                 ; 6       ;
;      - wall_grid~1238                     ; 0                 ; 6       ;
;      - wall_grid~1239                     ; 0                 ; 6       ;
;      - wall_grid~1240                     ; 0                 ; 6       ;
;      - wall_grid~1241                     ; 0                 ; 6       ;
;      - wall_grid~1242                     ; 0                 ; 6       ;
;      - wall_grid~1243                     ; 0                 ; 6       ;
;      - wall_grid~1244                     ; 0                 ; 6       ;
;      - wall_grid~1245                     ; 0                 ; 6       ;
;      - wall_grid~1246                     ; 0                 ; 6       ;
;      - wall_grid~1247                     ; 0                 ; 6       ;
;      - wall_grid~1248                     ; 0                 ; 6       ;
;      - wall_grid~1249                     ; 0                 ; 6       ;
;      - wall_grid~1250                     ; 0                 ; 6       ;
;      - wall_grid~1251                     ; 0                 ; 6       ;
;      - wall_grid~1252                     ; 0                 ; 6       ;
;      - wall_grid~1253                     ; 0                 ; 6       ;
;      - wall_grid~1254                     ; 0                 ; 6       ;
;      - wall_grid~1255                     ; 0                 ; 6       ;
;      - wall_grid~1256                     ; 0                 ; 6       ;
;      - wall_grid~1257                     ; 0                 ; 6       ;
;      - wall_grid~1258                     ; 0                 ; 6       ;
;      - wall_grid~1259                     ; 0                 ; 6       ;
;      - wall_grid~1260                     ; 0                 ; 6       ;
;      - wall_grid~1261                     ; 0                 ; 6       ;
;      - wall_grid~1262                     ; 0                 ; 6       ;
;      - wall_grid~1263                     ; 0                 ; 6       ;
;      - wall_grid~1264                     ; 0                 ; 6       ;
;      - wall_grid~1265                     ; 0                 ; 6       ;
;      - wall_grid~1266                     ; 0                 ; 6       ;
;      - wall_grid~1267                     ; 0                 ; 6       ;
;      - wall_grid~1268                     ; 0                 ; 6       ;
;      - wall_grid~1269                     ; 0                 ; 6       ;
;      - wall_grid~1270                     ; 0                 ; 6       ;
;      - wall_grid~1271                     ; 0                 ; 6       ;
;      - wall_grid~1272                     ; 0                 ; 6       ;
;      - wall_grid~1273                     ; 0                 ; 6       ;
;      - wall_grid~1274                     ; 0                 ; 6       ;
;      - wall_grid~1275                     ; 0                 ; 6       ;
;      - wall_grid~1276                     ; 0                 ; 6       ;
;      - wall_grid~1277                     ; 0                 ; 6       ;
;      - wall_grid~1278                     ; 0                 ; 6       ;
;      - wall_grid~1279                     ; 0                 ; 6       ;
;      - wall_grid~1280                     ; 0                 ; 6       ;
;      - wall_grid~1281                     ; 0                 ; 6       ;
;      - wall_grid~1282                     ; 0                 ; 6       ;
;      - wall_grid~1283                     ; 0                 ; 6       ;
;      - wall_grid~1284                     ; 0                 ; 6       ;
;      - wall_grid~1285                     ; 0                 ; 6       ;
;      - wall_grid~1286                     ; 0                 ; 6       ;
;      - wall_grid~1287                     ; 0                 ; 6       ;
;      - wall_grid~1288                     ; 0                 ; 6       ;
;      - wall_grid~1289                     ; 0                 ; 6       ;
;      - wall_grid~1290                     ; 0                 ; 6       ;
;      - wall_grid~1291                     ; 0                 ; 6       ;
;      - wall_grid~1292                     ; 0                 ; 6       ;
;      - wall_grid~1293                     ; 0                 ; 6       ;
;      - wall_grid~1294                     ; 0                 ; 6       ;
;      - wall_grid~1295                     ; 0                 ; 6       ;
;      - wall_grid~1296                     ; 0                 ; 6       ;
;      - wall_grid~1297                     ; 0                 ; 6       ;
;      - wall_grid~1298                     ; 0                 ; 6       ;
;      - wall_grid~1299                     ; 0                 ; 6       ;
;      - AUDIO:audio|tones.raddr_b[0]~0     ; 0                 ; 6       ;
;      - AUDIO:audio|tones.raddr_b[1]~1     ; 0                 ; 6       ;
;      - AUDIO:audio|Add0~0                 ; 0                 ; 6       ;
;      - AUDIO:audio|Add0~1                 ; 0                 ; 6       ;
;      - AUDIO:audio|tones.raddr_b[3]~3     ; 0                 ; 6       ;
;      - AUDIO:audio|Add0~2                 ; 0                 ; 6       ;
;      - AUDIO:audio|tones.raddr_b[5]~4     ; 0                 ; 6       ;
;      - AUDIO:audio|Add0~3                 ; 0                 ; 6       ;
;      - AUDIO:audio|tones~2130             ; 0                 ; 6       ;
;      - AUDIO:audio|Add0~4                 ; 0                 ; 6       ;
;      - AUDIO:audio|Add1~91                ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~0           ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q[11]~1       ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~2           ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~3           ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~4           ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~5           ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~6           ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~7           ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~8           ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~9           ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~10          ; 0                 ; 6       ;
;      - spi_slave:slave|bit_ct_q[2]~16     ; 0                 ; 6       ;
;      - spi_slave:slave|bit_ct_q[2]~17     ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~11          ; 0                 ; 6       ;
;      - AUDIO:audio|tone_counter~2         ; 0                 ; 6       ;
;      - AUDIO:audio|tone_counter~3         ; 0                 ; 6       ;
;      - AUDIO:audio|tone_counter~4         ; 0                 ; 6       ;
;      - AUDIO:audio|tone_counter~5         ; 0                 ; 6       ;
;      - AUDIO:audio|tone_counter~6         ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~12          ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~13          ; 0                 ; 6       ;
;      - spi_slave:slave|dout_q~14          ; 0                 ; 6       ;
;      - wall_grid~1333                     ; 0                 ; 6       ;
;      - wall_grid~1334                     ; 0                 ; 6       ;
;      - wall_grid~1335                     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~68     ; 0                 ; 6       ;
;      - AUDIO:audio|tones~2150             ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~69     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~70     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~71     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~72     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~73     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~74     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~75     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~76     ; 0                 ; 6       ;
;      - AUDIO:audio|phase_increment~77     ; 0                 ; 6       ;
;      - AUDIO:audio|tone_counter~7         ; 0                 ; 6       ;
;      - AUDIO:audio|tones~2152             ; 0                 ; 6       ;
;      - Mux286~516                         ; 0                 ; 6       ;
+-------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                              ;
+------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                               ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; AUDIO:audio|phase_increment~58     ; LCCOMB_X44_Y16_N24 ; 44      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; CLOCK_25                           ; FF_X28_Y1_N29      ; 1401    ; Clock                     ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; CLOCK_50                           ; PIN_R8             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; KEY[0]                             ; PIN_J15            ; 1412    ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; LAST_POS[8]~1                      ; LCCOMB_X25_Y19_N10 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_DRIVER:driver|line_count[9]~30 ; LCCOMB_X26_Y25_N22 ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; VGA_DRIVER:driver|line_count[9]~31 ; LCCOMB_X26_Y25_N10 ; 20      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; bigx[1]~0                          ; LCCOMB_X24_Y18_N18 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_struc[0][1][2]~0              ; LCCOMB_X29_Y18_N22 ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_struc[1][1][2]~1              ; LCCOMB_X25_Y19_N0  ; 60      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_struc[8][1][2]~0              ; LCCOMB_X24_Y16_N16 ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; doneaudio                          ; FF_X28_Y15_N9      ; 53      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; spi_slave:slave|bit_ct_q[2]~16     ; LCCOMB_X27_Y19_N18 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; spi_slave:slave|bit_ct_q[2]~17     ; LCCOMB_X26_Y16_N22 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spi_slave:slave|bit_ct_q[2]~5      ; LCCOMB_X26_Y16_N4  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spi_slave:slave|dout_q[11]~1       ; LCCOMB_X30_Y16_N30 ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; state.000~0                        ; LCCOMB_X25_Y19_N28 ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; state.010                          ; FF_X25_Y18_N25     ; 93      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; state~22                           ; LCCOMB_X30_Y16_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; state~23                           ; LCCOMB_X25_Y18_N24 ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; wall_grid~122                      ; LCCOMB_X21_Y23_N10 ; 60      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; wall_grid~1317                     ; LCCOMB_X32_Y17_N18 ; 17      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; wall_grid~1330                     ; LCCOMB_X24_Y16_N26 ; 18      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; wall_grid~81                       ; LCCOMB_X23_Y23_N24 ; 22      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
+------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                     ;
+----------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name     ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_25 ; FF_X28_Y1_N29 ; 1401    ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+----------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------+------------------+
; Name         ; Fan-Out          ;
+--------------+------------------+
; KEY[0]~input ; 1412             ;
+--------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                       ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                    ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; AUDIO:audio|altsyncram:rom_rtl_0|altsyncram_gd71:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; db/DE0_NANO.ram0_AUDIO_45867c4.hdl.mif ; M9K_X33_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_NANO|AUDIO:audio|altsyncram:rom_rtl_0|altsyncram_gd71:auto_generated|ALTSYNCRAM                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01111111) (177) (127) (7F)    ;(10000010) (202) (130) (82)   ;(10000101) (205) (133) (85)   ;(10001000) (210) (136) (88)   ;(10001011) (213) (139) (8B)   ;(10001110) (216) (142) (8E)   ;(10010001) (221) (145) (91)   ;(10010100) (224) (148) (94)   ;
;8;(10010111) (227) (151) (97)    ;(10011010) (232) (154) (9A)   ;(10011101) (235) (157) (9D)   ;(10100000) (240) (160) (A0)   ;(10100011) (243) (163) (A3)   ;(10100110) (246) (166) (A6)   ;(10101001) (251) (169) (A9)   ;(10101100) (254) (172) (AC)   ;
;16;(10101111) (257) (175) (AF)    ;(10110010) (262) (178) (B2)   ;(10110101) (265) (181) (B5)   ;(10111000) (270) (184) (B8)   ;(10111010) (272) (186) (BA)   ;(10111101) (275) (189) (BD)   ;(11000000) (300) (192) (C0)   ;(11000010) (302) (194) (C2)   ;
;24;(11000101) (305) (197) (C5)    ;(11001000) (310) (200) (C8)   ;(11001010) (312) (202) (CA)   ;(11001101) (315) (205) (CD)   ;(11001111) (317) (207) (CF)   ;(11010001) (321) (209) (D1)   ;(11010100) (324) (212) (D4)   ;(11010110) (326) (214) (D6)   ;
;32;(11011000) (330) (216) (D8)    ;(11011010) (332) (218) (DA)   ;(11011101) (335) (221) (DD)   ;(11011111) (337) (223) (DF)   ;(11100001) (341) (225) (E1)   ;(11100011) (343) (227) (E3)   ;(11100101) (345) (229) (E5)   ;(11100110) (346) (230) (E6)   ;
;40;(11101000) (350) (232) (E8)    ;(11101010) (352) (234) (EA)   ;(11101011) (353) (235) (EB)   ;(11101101) (355) (237) (ED)   ;(11101111) (357) (239) (EF)   ;(11110000) (360) (240) (F0)   ;(11110001) (361) (241) (F1)   ;(11110011) (363) (243) (F3)   ;
;48;(11110100) (364) (244) (F4)    ;(11110101) (365) (245) (F5)   ;(11110110) (366) (246) (F6)   ;(11110111) (367) (247) (F7)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;
;56;(11111011) (373) (251) (FB)    ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;
;64;(11111110) (376) (254) (FE)    ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;
;72;(11111011) (373) (251) (FB)    ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11110111) (367) (247) (F7)   ;(11110110) (366) (246) (F6)   ;(11110101) (365) (245) (F5)   ;
;80;(11110100) (364) (244) (F4)    ;(11110011) (363) (243) (F3)   ;(11110001) (361) (241) (F1)   ;(11110000) (360) (240) (F0)   ;(11101111) (357) (239) (EF)   ;(11101101) (355) (237) (ED)   ;(11101011) (353) (235) (EB)   ;(11101010) (352) (234) (EA)   ;
;88;(11101000) (350) (232) (E8)    ;(11100110) (346) (230) (E6)   ;(11100101) (345) (229) (E5)   ;(11100011) (343) (227) (E3)   ;(11100001) (341) (225) (E1)   ;(11011111) (337) (223) (DF)   ;(11011101) (335) (221) (DD)   ;(11011010) (332) (218) (DA)   ;
;96;(11011000) (330) (216) (D8)    ;(11010110) (326) (214) (D6)   ;(11010100) (324) (212) (D4)   ;(11010001) (321) (209) (D1)   ;(11001111) (317) (207) (CF)   ;(11001101) (315) (205) (CD)   ;(11001010) (312) (202) (CA)   ;(11001000) (310) (200) (C8)   ;
;104;(11000101) (305) (197) (C5)    ;(11000010) (302) (194) (C2)   ;(11000000) (300) (192) (C0)   ;(10111101) (275) (189) (BD)   ;(10111010) (272) (186) (BA)   ;(10111000) (270) (184) (B8)   ;(10110101) (265) (181) (B5)   ;(10110010) (262) (178) (B2)   ;
;112;(10101111) (257) (175) (AF)    ;(10101100) (254) (172) (AC)   ;(10101001) (251) (169) (A9)   ;(10100110) (246) (166) (A6)   ;(10100011) (243) (163) (A3)   ;(10100000) (240) (160) (A0)   ;(10011101) (235) (157) (9D)   ;(10011010) (232) (154) (9A)   ;
;120;(10010111) (227) (151) (97)    ;(10010100) (224) (148) (94)   ;(10010001) (221) (145) (91)   ;(10001110) (216) (142) (8E)   ;(10001011) (213) (139) (8B)   ;(10001000) (210) (136) (88)   ;(10000101) (205) (133) (85)   ;(10000010) (202) (130) (82)   ;
;128;(01111111) (177) (127) (7F)    ;(01111100) (174) (124) (7C)   ;(01111001) (171) (121) (79)   ;(01110110) (166) (118) (76)   ;(01110011) (163) (115) (73)   ;(01110000) (160) (112) (70)   ;(01101101) (155) (109) (6D)   ;(01101010) (152) (106) (6A)   ;
;136;(01100111) (147) (103) (67)    ;(01100100) (144) (100) (64)   ;(01100001) (141) (97) (61)   ;(01011110) (136) (94) (5E)   ;(01011011) (133) (91) (5B)   ;(01011000) (130) (88) (58)   ;(01010101) (125) (85) (55)   ;(01010010) (122) (82) (52)   ;
;144;(01001111) (117) (79) (4F)    ;(01001100) (114) (76) (4C)   ;(01001001) (111) (73) (49)   ;(01000110) (106) (70) (46)   ;(01000100) (104) (68) (44)   ;(01000001) (101) (65) (41)   ;(00111110) (76) (62) (3E)   ;(00111100) (74) (60) (3C)   ;
;152;(00111001) (71) (57) (39)    ;(00110110) (66) (54) (36)   ;(00110100) (64) (52) (34)   ;(00110001) (61) (49) (31)   ;(00101111) (57) (47) (2F)   ;(00101101) (55) (45) (2D)   ;(00101010) (52) (42) (2A)   ;(00101000) (50) (40) (28)   ;
;160;(00100110) (46) (38) (26)    ;(00100100) (44) (36) (24)   ;(00100001) (41) (33) (21)   ;(00011111) (37) (31) (1F)   ;(00011101) (35) (29) (1D)   ;(00011011) (33) (27) (1B)   ;(00011001) (31) (25) (19)   ;(00011000) (30) (24) (18)   ;
;168;(00010110) (26) (22) (16)    ;(00010100) (24) (20) (14)   ;(00010011) (23) (19) (13)   ;(00010001) (21) (17) (11)   ;(00001111) (17) (15) (0F)   ;(00001110) (16) (14) (0E)   ;(00001101) (15) (13) (0D)   ;(00001011) (13) (11) (0B)   ;
;176;(00001010) (12) (10) (0A)    ;(00001001) (11) (9) (09)   ;(00001000) (10) (8) (08)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;
;184;(00000011) (3) (3) (03)    ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;
;192;(00000000) (0) (0) (00)    ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;
;200;(00000011) (3) (3) (03)    ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001000) (10) (8) (08)   ;(00001001) (11) (9) (09)   ;
;208;(00001010) (12) (10) (0A)    ;(00001011) (13) (11) (0B)   ;(00001101) (15) (13) (0D)   ;(00001110) (16) (14) (0E)   ;(00001111) (17) (15) (0F)   ;(00010001) (21) (17) (11)   ;(00010011) (23) (19) (13)   ;(00010100) (24) (20) (14)   ;
;216;(00010110) (26) (22) (16)    ;(00011000) (30) (24) (18)   ;(00011001) (31) (25) (19)   ;(00011011) (33) (27) (1B)   ;(00011101) (35) (29) (1D)   ;(00011111) (37) (31) (1F)   ;(00100001) (41) (33) (21)   ;(00100100) (44) (36) (24)   ;
;224;(00100110) (46) (38) (26)    ;(00101000) (50) (40) (28)   ;(00101010) (52) (42) (2A)   ;(00101101) (55) (45) (2D)   ;(00101111) (57) (47) (2F)   ;(00110001) (61) (49) (31)   ;(00110100) (64) (52) (34)   ;(00110110) (66) (54) (36)   ;
;232;(00111001) (71) (57) (39)    ;(00111100) (74) (60) (3C)   ;(00111110) (76) (62) (3E)   ;(01000001) (101) (65) (41)   ;(01000100) (104) (68) (44)   ;(01000110) (106) (70) (46)   ;(01001001) (111) (73) (49)   ;(01001100) (114) (76) (4C)   ;
;240;(01001111) (117) (79) (4F)    ;(01010010) (122) (82) (52)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(01011011) (133) (91) (5B)   ;(01011110) (136) (94) (5E)   ;(01100001) (141) (97) (61)   ;(01100100) (144) (100) (64)   ;
;248;(01100111) (147) (103) (67)    ;(01101010) (152) (106) (6A)   ;(01101101) (155) (109) (6D)   ;(01110000) (160) (112) (70)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,366 / 71,559 ( 6 % )  ;
; C16 interconnects     ; 34 / 2,597 ( 1 % )      ;
; C4 interconnects      ; 2,067 / 46,848 ( 4 % )  ;
; Direct links          ; 537 / 71,559 ( < 1 % )  ;
; Global clocks         ; 1 / 20 ( 5 % )          ;
; Local interconnects   ; 2,838 / 24,624 ( 12 % ) ;
; R24 interconnects     ; 46 / 2,496 ( 2 % )      ;
; R4 interconnects      ; 2,172 / 62,424 ( 3 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.89) ; Number of LABs  (Total = 274) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 3                             ;
; 3                                           ; 2                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 1                             ;
; 9                                           ; 0                             ;
; 10                                          ; 1                             ;
; 11                                          ; 3                             ;
; 12                                          ; 6                             ;
; 13                                          ; 4                             ;
; 14                                          ; 13                            ;
; 15                                          ; 24                            ;
; 16                                          ; 209                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.04) ; Number of LABs  (Total = 274) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 235                           ;
; 1 Clock enable                     ; 24                            ;
; 1 Sync. clear                      ; 10                            ;
; 1 Sync. load                       ; 12                            ;
; 2 Clock enables                    ; 5                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.93) ; Number of LABs  (Total = 274) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 6                             ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 3                             ;
; 14                                           ; 4                             ;
; 15                                           ; 11                            ;
; 16                                           ; 21                            ;
; 17                                           ; 6                             ;
; 18                                           ; 6                             ;
; 19                                           ; 12                            ;
; 20                                           ; 22                            ;
; 21                                           ; 32                            ;
; 22                                           ; 59                            ;
; 23                                           ; 40                            ;
; 24                                           ; 29                            ;
; 25                                           ; 2                             ;
; 26                                           ; 4                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.43) ; Number of LABs  (Total = 274) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 24                            ;
; 2                                               ; 30                            ;
; 3                                               ; 36                            ;
; 4                                               ; 49                            ;
; 5                                               ; 31                            ;
; 6                                               ; 23                            ;
; 7                                               ; 17                            ;
; 8                                               ; 20                            ;
; 9                                               ; 11                            ;
; 10                                              ; 6                             ;
; 11                                              ; 5                             ;
; 12                                              ; 3                             ;
; 13                                              ; 5                             ;
; 14                                              ; 3                             ;
; 15                                              ; 5                             ;
; 16                                              ; 6                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.58) ; Number of LABs  (Total = 274) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 3                             ;
; 4                                            ; 4                             ;
; 5                                            ; 2                             ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 6                             ;
; 9                                            ; 10                            ;
; 10                                           ; 24                            ;
; 11                                           ; 23                            ;
; 12                                           ; 15                            ;
; 13                                           ; 26                            ;
; 14                                           ; 22                            ;
; 15                                           ; 22                            ;
; 16                                           ; 14                            ;
; 17                                           ; 14                            ;
; 18                                           ; 13                            ;
; 19                                           ; 14                            ;
; 20                                           ; 8                             ;
; 21                                           ; 9                             ;
; 22                                           ; 7                             ;
; 23                                           ; 3                             ;
; 24                                           ; 4                             ;
; 25                                           ; 7                             ;
; 26                                           ; 2                             ;
; 27                                           ; 4                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 87        ; 0            ; 87        ; 0            ; 0            ; 87        ; 87        ; 0            ; 87        ; 87        ; 0            ; 0            ; 0            ; 0            ; 79           ; 0            ; 0            ; 79           ; 0            ; 0            ; 49           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 87        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 87           ; 0         ; 87           ; 87           ; 0         ; 0         ; 87           ; 0         ; 0         ; 87           ; 87           ; 87           ; 87           ; 8            ; 87           ; 87           ; 8            ; 87           ; 87           ; 38           ; 87           ; 87           ; 87           ; 87           ; 87           ; 87           ; 0         ; 87           ; 87           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_IN[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_IN[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[16]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[18]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[20]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[22]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[24]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[25]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[26]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[27]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[28]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[29]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[30]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[31]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[32]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[33]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[17]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[19]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[21]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[23]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[24]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[25]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[27]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[29]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[31]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[33]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[17]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[19]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[21]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_D[23]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[16]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[18]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[20]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[22]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[26]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[28]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[30]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1_D[32]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "DE0_NANO"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'DE0_NANO.SDC'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: CLOCK_25 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register led_counter[0] is being clocked by CLOCK_25
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node CLOCK_25  File: F:/FPGA/DE0_NANO.v Line: 69
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLOCK_25~0 File: F:/FPGA/DE0_NANO.v Line: 69
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SADDR" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_ASDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_DATA0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_DCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_NCSO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.32 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 79 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1 File: F:/FPGA/DE0_NANO.v Line: 51
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at M1 File: F:/FPGA/DE0_NANO.v Line: 54
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at T8 File: F:/FPGA/DE0_NANO.v Line: 54
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at B9 File: F:/FPGA/DE0_NANO.v Line: 54
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at M15 File: F:/FPGA/DE0_NANO.v Line: 54
    Info (169178): Pin GPIO_0_IN[0] uses I/O standard 3.3-V LVTTL at A8 File: F:/FPGA/DE0_NANO.v Line: 58
    Info (169178): Pin GPIO_0_IN[1] uses I/O standard 3.3-V LVTTL at B8 File: F:/FPGA/DE0_NANO.v Line: 58
    Info (169178): Pin GPIO_1_IN[0] uses I/O standard 3.3-V LVTTL at T9 File: F:/FPGA/DE0_NANO.v Line: 62
    Info (169178): Pin GPIO_1_IN[1] uses I/O standard 3.3-V LVTTL at R9 File: F:/FPGA/DE0_NANO.v Line: 62
    Info (169178): Pin GPIO_0_D[0] uses I/O standard 3.3-V LVTTL at D3 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[1] uses I/O standard 3.3-V LVTTL at C3 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[2] uses I/O standard 3.3-V LVTTL at A2 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[3] uses I/O standard 3.3-V LVTTL at A3 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[4] uses I/O standard 3.3-V LVTTL at B3 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[6] uses I/O standard 3.3-V LVTTL at A4 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[8] uses I/O standard 3.3-V LVTTL at A5 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[10] uses I/O standard 3.3-V LVTTL at B6 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[12] uses I/O standard 3.3-V LVTTL at B7 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[14] uses I/O standard 3.3-V LVTTL at A7 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[16] uses I/O standard 3.3-V LVTTL at C8 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[18] uses I/O standard 3.3-V LVTTL at E7 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[20] uses I/O standard 3.3-V LVTTL at E8 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[22] uses I/O standard 3.3-V LVTTL at F9 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[24] uses I/O standard 3.3-V LVTTL at C9 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[25] uses I/O standard 3.3-V LVTTL at D9 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[26] uses I/O standard 3.3-V LVTTL at E11 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[27] uses I/O standard 3.3-V LVTTL at E10 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[28] uses I/O standard 3.3-V LVTTL at C11 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[29] uses I/O standard 3.3-V LVTTL at B11 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[30] uses I/O standard 3.3-V LVTTL at A12 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[31] uses I/O standard 3.3-V LVTTL at D11 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[32] uses I/O standard 3.3-V LVTTL at D12 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[33] uses I/O standard 3.3-V LVTTL at B12 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_1_D[0] uses I/O standard 3.3-V LVTTL at F13 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[1] uses I/O standard 3.3-V LVTTL at T15 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[2] uses I/O standard 3.3-V LVTTL at T14 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[3] uses I/O standard 3.3-V LVTTL at T13 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[4] uses I/O standard 3.3-V LVTTL at R13 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[5] uses I/O standard 3.3-V LVTTL at T12 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[6] uses I/O standard 3.3-V LVTTL at R12 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[7] uses I/O standard 3.3-V LVTTL at T11 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[9] uses I/O standard 3.3-V LVTTL at R11 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[11] uses I/O standard 3.3-V LVTTL at R10 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[13] uses I/O standard 3.3-V LVTTL at P9 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[15] uses I/O standard 3.3-V LVTTL at N11 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[17] uses I/O standard 3.3-V LVTTL at K16 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[19] uses I/O standard 3.3-V LVTTL at L15 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[21] uses I/O standard 3.3-V LVTTL at P16 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[23] uses I/O standard 3.3-V LVTTL at N16 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[24] uses I/O standard 3.3-V LVTTL at N15 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[25] uses I/O standard 3.3-V LVTTL at P14 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[27] uses I/O standard 3.3-V LVTTL at N14 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[29] uses I/O standard 3.3-V LVTTL at L13 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[31] uses I/O standard 3.3-V LVTTL at K15 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[33] uses I/O standard 3.3-V LVTTL at J14 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_0_D[5] uses I/O standard 3.3-V LVTTL at B4 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[7] uses I/O standard 3.3-V LVTTL at B5 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[9] uses I/O standard 3.3-V LVTTL at D5 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[11] uses I/O standard 3.3-V LVTTL at A6 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[13] uses I/O standard 3.3-V LVTTL at D6 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[15] uses I/O standard 3.3-V LVTTL at C6 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[17] uses I/O standard 3.3-V LVTTL at E6 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[19] uses I/O standard 3.3-V LVTTL at D8 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[21] uses I/O standard 3.3-V LVTTL at F8 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_0_D[23] uses I/O standard 3.3-V LVTTL at E9 File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169178): Pin GPIO_1_D[8] uses I/O standard 3.3-V LVTTL at T10 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[10] uses I/O standard 3.3-V LVTTL at P11 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[12] uses I/O standard 3.3-V LVTTL at N12 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[14] uses I/O standard 3.3-V LVTTL at N9 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[16] uses I/O standard 3.3-V LVTTL at L16 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[18] uses I/O standard 3.3-V LVTTL at R16 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[20] uses I/O standard 3.3-V LVTTL at P15 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[22] uses I/O standard 3.3-V LVTTL at R14 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[26] uses I/O standard 3.3-V LVTTL at L14 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[28] uses I/O standard 3.3-V LVTTL at M10 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[30] uses I/O standard 3.3-V LVTTL at J16 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin GPIO_1_D[32] uses I/O standard 3.3-V LVTTL at J13 File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8 File: F:/FPGA/DE0_NANO.v Line: 45
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15 File: F:/FPGA/DE0_NANO.v Line: 51
Warning (169064): Following 68 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_0_D[0] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[1] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[2] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[3] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[4] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[6] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[8] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[10] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[12] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[14] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[16] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[18] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[20] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[22] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[24] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[25] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[26] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[27] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[28] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[29] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[30] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[31] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[32] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[33] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_1_D[0] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[1] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[2] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[3] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[4] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[5] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[6] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[7] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[9] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[11] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[13] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[15] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[17] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[19] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[21] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[23] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[24] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[25] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[27] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[29] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[31] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[33] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_0_D[5] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[7] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[9] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[11] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[13] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[15] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[17] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[19] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[21] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_0_D[23] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 57
    Info (169065): Pin GPIO_1_D[8] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[10] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[12] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[14] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[16] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[18] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[20] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[22] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[26] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[28] has a permanently enabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[30] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
    Info (169065): Pin GPIO_1_D[32] has a permanently disabled output enable File: F:/FPGA/DE0_NANO.v Line: 61
Info (144001): Generated suppressed messages file F:/FPGA/DE0_NANO.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 76 warnings
    Info: Peak virtual memory: 1440 megabytes
    Info: Processing ended: Mon Dec 04 09:49:41 2017
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/FPGA/DE0_NANO.fit.smsg.


