# Proyecto ALU en Verilog - ConfiguraciÃ³n para Cursor

Este proyecto contiene una ALU (Unidad AritmÃ©tico-LÃ³gica) implementada en Verilog con soporte para operaciones de punto flotante de 16 bits.

## ğŸ“ Estructura del Proyecto

```
arquitectura_proyecto_alu/
â”œâ”€â”€ arquitectura_proyecto_alu.srcs/
â”‚   â”œâ”€â”€ sources_1/new/          # MÃ³dulos fuente
â”‚   â”‚   â”œâ”€â”€ alu.v              # MÃ³dulo principal de la ALU
â”‚   â”‚   â”œâ”€â”€ SumaResta.v        # MÃ³dulo de suma/resta
â”‚   â”‚   â”œâ”€â”€ Multiplicacion.v   # MÃ³dulo de multiplicaciÃ³n
â”‚   â”‚   â”œâ”€â”€ Division.v         # MÃ³dulo de divisiÃ³n
â”‚   â”‚   â””â”€â”€ RoundNearestEven.v # MÃ³dulo de redondeo
â”‚   â””â”€â”€ sim_1/new/             # Testbenches
â”‚       â”œâ”€â”€ tb_alu.v           # Testbench principal de ALU
â”‚       â”œâ”€â”€ tb_alu_bin.v       # Testbench ALU binario
â”‚       â”œâ”€â”€ tb_flags.v         # Testbench de flags
â”‚       â””â”€â”€ ...                # Otros testbenches
â”œâ”€â”€ Makefile                   # Script de compilaciÃ³n y simulaciÃ³n
â”œâ”€â”€ install_iverilog.bat       # Instalador de Icarus Verilog (Windows)
â”œâ”€â”€ install_iverilog.ps1       # Instalador de Icarus Verilog (PowerShell)
â””â”€â”€ .vscode/                   # ConfiguraciÃ³n de Cursor/VS Code
    â”œâ”€â”€ settings.json          # ConfiguraciÃ³n del editor
    â””â”€â”€ tasks.json             # Tareas de compilaciÃ³n
```

## ğŸš€ InstalaciÃ³n y ConfiguraciÃ³n

### 1. Instalar Icarus Verilog

#### OpciÃ³n A: InstalaciÃ³n AutomÃ¡tica (Windows)

```bash
# Ejecutar como administrador
.\install_iverilog.ps1
```

#### OpciÃ³n B: InstalaciÃ³n Manual

1. Descargar Icarus Verilog desde: https://github.com/steveicarus/iverilog/releases
2. Instalar y asegurarse de agregar al PATH del sistema
3. Verificar instalaciÃ³n:

```bash
iverilog -V
```

### 2. Verificar InstalaciÃ³n

```bash
make check-iverilog
```

## ğŸ› ï¸ Uso del Proyecto

### Comandos BÃ¡sicos

```bash
# Ver ayuda
make help

# Listar testbenches disponibles
make list-tb

# Compilar un testbench especÃ­fico
make compile-alu

# Ejecutar un testbench especÃ­fico
make run-alu

# Ejecutar todos los testbenches
make test-all

# Limpiar archivos generados
make clean
```

### Testbenches Disponibles

- `tb_alu` - Testbench principal de la ALU
- `tb_alu_bin` - Testbench ALU con operaciones binarias
- `tb_flags` - Testbench de flags de la ALU
- `tb_redondeo` - Testbench de redondeo
- `tb_redondeo_extras` - Testbench de redondeo extendido
- `tb_Suma16Bits_flags_bin` - Testbench de suma de 16 bits
- `tb_SumaResta` - Testbench de suma/resta
- `tb_SumaRestaFlags` - Testbench de suma/resta con flags

### Uso en Cursor/VS Code

1. **Usar las tareas integradas:**

   - `Ctrl+Shift+P` â†’ "Tasks: Run Task"
   - Seleccionar la tarea deseada

2. **Compilar y ejecutar desde terminal:**
   ```bash
   # Terminal integrado (Ctrl+`)
   make run-alu
   ```

## ğŸ”§ ConfiguraciÃ³n del Editor

El proyecto incluye configuraciÃ³n para:

- **Syntax highlighting** para Verilog
- **Linting** con Icarus Verilog
- **Formatting** automÃ¡tico
- **Tareas** predefinidas para compilaciÃ³n y simulaciÃ³n

## ğŸ“Š Operaciones Soportadas

La ALU soporta las siguientes operaciones:

| CÃ³digo | OperaciÃ³n | DescripciÃ³n                      |
| ------ | --------- | -------------------------------- |
| `00`   | ADD       | Suma de punto flotante           |
| `01`   | SUB       | Resta de punto flotante          |
| `10`   | MUL       | MultiplicaciÃ³n de punto flotante |
| `11`   | DIV       | DivisiÃ³n de punto flotante       |

### Flags de la ALU

- **N (Negative)**: Resultado negativo
- **Z (Zero)**: Resultado cero
- **C (Carry/Inexact)**: OperaciÃ³n inexacta
- **V (Overflow)**: Desbordamiento

## ğŸ› SoluciÃ³n de Problemas

### Error: "iverilog no se reconoce como comando"

- Verificar que Icarus Verilog estÃ© instalado
- Verificar que estÃ© en el PATH del sistema
- Reiniciar la terminal/editor

### Error de compilaciÃ³n

- Verificar que todos los archivos fuente estÃ©n presentes
- Revisar la sintaxis de Verilog
- Usar `make clean` antes de recompilar

### Problemas de simulaciÃ³n

- Verificar que el testbench estÃ© correctamente escrito
- Revisar los tiempos de simulaciÃ³n (`#` delays)
- Usar `$display` para debug

## ğŸ“š Recursos Adicionales

- [DocumentaciÃ³n de Icarus Verilog](http://iverilog.icarus.com/)
- [Tutorial de Verilog](https://www.verilog.com/)
- [IEEE 754 Standard](https://ieeexplore.ieee.org/document/8766229) (Punto flotante)

## ğŸ¤ Contribuir

Para contribuir al proyecto:

1. Fork el repositorio
2. Crear una rama para tu feature
3. Hacer commit de los cambios
4. Crear un Pull Request

## ğŸ“„ Licencia

Este proyecto estÃ¡ bajo la licencia MIT. Ver el archivo LICENSE para mÃ¡s detalles.
