TimeQuest Timing Analyzer report for DE1_Default
Tue Sep 17 16:26:06 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 13. Slow Model Setup: 'AUDIO_DAC:u8|LRCK_1X'
 14. Slow Model Setup: 'LEDR_Driver:u1|Cont[20]'
 15. Slow Model Setup: 'u3|altpll_component|pll|clk[1]'
 16. Slow Model Setup: 'AUDIO_DAC:u8|oAUD_BCK'
 17. Slow Model Setup: 'CLOCK_27[0]'
 18. Slow Model Setup: 'u3|altpll_component|pll|clk[0]'
 19. Slow Model Hold: 'CLOCK_50'
 20. Slow Model Hold: 'CLOCK_27[0]'
 21. Slow Model Hold: 'u3|altpll_component|pll|clk[1]'
 22. Slow Model Hold: 'AUDIO_DAC:u8|oAUD_BCK'
 23. Slow Model Hold: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 24. Slow Model Hold: 'LEDR_Driver:u1|Cont[20]'
 25. Slow Model Hold: 'u3|altpll_component|pll|clk[0]'
 26. Slow Model Hold: 'AUDIO_DAC:u8|LRCK_1X'
 27. Slow Model Minimum Pulse Width: 'CLOCK_50'
 28. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 29. Slow Model Minimum Pulse Width: 'LEDR_Driver:u1|Cont[20]'
 30. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u8|LRCK_1X'
 31. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u8|oAUD_BCK'
 32. Slow Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[0]'
 33. Slow Model Minimum Pulse Width: 'CLOCK_27[0]'
 34. Slow Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[1]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Fast Model Setup Summary
 42. Fast Model Hold Summary
 43. Fast Model Recovery Summary
 44. Fast Model Removal Summary
 45. Fast Model Minimum Pulse Width Summary
 46. Fast Model Setup: 'CLOCK_50'
 47. Fast Model Setup: 'u3|altpll_component|pll|clk[1]'
 48. Fast Model Setup: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 49. Fast Model Setup: 'AUDIO_DAC:u8|LRCK_1X'
 50. Fast Model Setup: 'LEDR_Driver:u1|Cont[20]'
 51. Fast Model Setup: 'AUDIO_DAC:u8|oAUD_BCK'
 52. Fast Model Setup: 'CLOCK_27[0]'
 53. Fast Model Setup: 'u3|altpll_component|pll|clk[0]'
 54. Fast Model Hold: 'CLOCK_50'
 55. Fast Model Hold: 'CLOCK_27[0]'
 56. Fast Model Hold: 'AUDIO_DAC:u8|oAUD_BCK'
 57. Fast Model Hold: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 58. Fast Model Hold: 'LEDR_Driver:u1|Cont[20]'
 59. Fast Model Hold: 'u3|altpll_component|pll|clk[0]'
 60. Fast Model Hold: 'u3|altpll_component|pll|clk[1]'
 61. Fast Model Hold: 'AUDIO_DAC:u8|LRCK_1X'
 62. Fast Model Minimum Pulse Width: 'CLOCK_50'
 63. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 64. Fast Model Minimum Pulse Width: 'LEDR_Driver:u1|Cont[20]'
 65. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u8|LRCK_1X'
 66. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u8|oAUD_BCK'
 67. Fast Model Minimum Pulse Width: 'CLOCK_27[0]'
 68. Fast Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[0]'
 69. Fast Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[1]'
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Propagation Delay
 75. Minimum Propagation Delay
 76. Multicorner Timing Analysis Summary
 77. Setup Times
 78. Hold Times
 79. Clock to Output Times
 80. Minimum Clock to Output Times
 81. Progagation Delay
 82. Minimum Progagation Delay
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; DE1_Default                                                     ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                              ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+----------------------------------+------------------------------------+
; AUDIO_DAC:u8|LRCK_1X           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { AUDIO_DAC:u8|LRCK_1X }           ;
; AUDIO_DAC:u8|oAUD_BCK          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { AUDIO_DAC:u8|oAUD_BCK }          ;
; CLOCK_27[0]                    ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { CLOCK_27[0] }                    ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { CLOCK_50 }                       ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { I2C_AV_Config:u7|mI2C_CTRL_CLK } ;
; LEDR_Driver:u1|Cont[20]        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { LEDR_Driver:u1|Cont[20] }        ;
; u3|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000 ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27[0] ; u3|altpll_component|pll|inclk[0] ; { u3|altpll_component|pll|clk[0] } ;
; u3|altpll_component|pll|clk[1] ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27[0] ; u3|altpll_component|pll|inclk[0] ; { u3|altpll_component|pll|clk[1] } ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                              ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                 ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
; 66.3 MHz   ; 66.3 MHz        ; u3|altpll_component|pll|clk[0] ;                                                      ;
; 252.08 MHz ; 252.08 MHz      ; CLOCK_50                       ;                                                      ;
; 255.04 MHz ; 255.04 MHz      ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;                                                      ;
; 294.81 MHz ; 294.81 MHz      ; CLOCK_27[0]                    ;                                                      ;
; 318.07 MHz ; 318.07 MHz      ; u3|altpll_component|pll|clk[1] ;                                                      ;
; 397.61 MHz ; 397.61 MHz      ; AUDIO_DAC:u8|LRCK_1X           ;                                                      ;
; 430.29 MHz ; 430.29 MHz      ; LEDR_Driver:u1|Cont[20]        ;                                                      ;
; 767.46 MHz ; 450.05 MHz      ; AUDIO_DAC:u8|oAUD_BCK          ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.967 ; -88.433       ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.921 ; -76.866       ;
; AUDIO_DAC:u8|LRCK_1X           ; -1.515 ; -9.090        ;
; LEDR_Driver:u1|Cont[20]        ; -1.324 ; -4.739        ;
; u3|altpll_component|pll|clk[1] ; -0.344 ; -0.679        ;
; AUDIO_DAC:u8|oAUD_BCK          ; -0.303 ; -0.606        ;
; CLOCK_27[0]                    ; 2.230  ; 0.000         ;
; u3|altpll_component|pll|clk[0] ; 24.599 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.695 ; -2.695        ;
; CLOCK_27[0]                    ; -2.477 ; -2.477        ;
; u3|altpll_component|pll|clk[1] ; 0.092  ; 0.000         ;
; AUDIO_DAC:u8|oAUD_BCK          ; 0.445  ; 0.000         ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.445  ; 0.000         ;
; LEDR_Driver:u1|Cont[20]        ; 0.445  ; 0.000         ;
; u3|altpll_component|pll|clk[0] ; 0.445  ; 0.000         ;
; AUDIO_DAC:u8|LRCK_1X           ; 0.647  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.631 ; -56.621       ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -0.611 ; -48.880       ;
; LEDR_Driver:u1|Cont[20]        ; -0.611 ; -13.442       ;
; AUDIO_DAC:u8|LRCK_1X           ; -0.611 ; -7.332        ;
; AUDIO_DAC:u8|oAUD_BCK          ; -0.611 ; -4.888        ;
; u3|altpll_component|pll|clk[0] ; 17.277 ; 0.000         ;
; CLOCK_27[0]                    ; 17.407 ; 0.000         ;
; u3|altpll_component|pll|clk[1] ; 26.666 ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                        ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.967 ; Cont[1]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.996      ;
; -2.918 ; Cont[0]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.947      ;
; -2.887 ; Cont[1]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.916      ;
; -2.842 ; Cont[2]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.871      ;
; -2.838 ; Cont[0]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.867      ;
; -2.807 ; Cont[1]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.836      ;
; -2.807 ; Cont[3]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.836      ;
; -2.762 ; Cont[2]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.791      ;
; -2.758 ; Cont[0]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.787      ;
; -2.727 ; Cont[1]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.756      ;
; -2.727 ; Cont[4]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.756      ;
; -2.727 ; Cont[3]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.756      ;
; -2.682 ; Cont[2]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.711      ;
; -2.678 ; Cont[0]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.707      ;
; -2.647 ; Cont[1]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.676      ;
; -2.647 ; Cont[4]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.676      ;
; -2.647 ; Cont[3]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.676      ;
; -2.609 ; Cont[5]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.638      ;
; -2.602 ; Cont[2]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.631      ;
; -2.598 ; Cont[0]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.627      ;
; -2.567 ; Cont[1]                          ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.596      ;
; -2.567 ; Cont[4]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.596      ;
; -2.567 ; Cont[3]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.596      ;
; -2.529 ; Cont[5]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.558      ;
; -2.522 ; Cont[2]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.551      ;
; -2.518 ; Cont[0]                          ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.547      ;
; -2.487 ; Cont[4]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.516      ;
; -2.487 ; Cont[3]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.516      ;
; -2.472 ; Cont[6]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.501      ;
; -2.461 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.498      ;
; -2.461 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.498      ;
; -2.461 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.498      ;
; -2.461 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.498      ;
; -2.461 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.498      ;
; -2.461 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.498      ;
; -2.461 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.498      ;
; -2.461 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.498      ;
; -2.461 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.498      ;
; -2.461 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.498      ;
; -2.461 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.498      ;
; -2.461 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.498      ;
; -2.449 ; Cont[5]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.478      ;
; -2.442 ; Cont[2]                          ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.471      ;
; -2.411 ; I2C_AV_Config:u7|mI2C_CLK_DIV[0] ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.450      ;
; -2.407 ; Cont[4]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.436      ;
; -2.407 ; Cont[3]                          ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.436      ;
; -2.393 ; Cont[1]                          ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.422      ;
; -2.392 ; Cont[6]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.421      ;
; -2.369 ; Cont[5]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.398      ;
; -2.348 ; Cont[7]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.377      ;
; -2.344 ; Cont[0]                          ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.373      ;
; -2.338 ; I2C_AV_Config:u7|mI2C_CLK_DIV[1] ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.377      ;
; -2.336 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4] ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.374      ;
; -2.327 ; Cont[4]                          ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.356      ;
; -2.326 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.364      ;
; -2.326 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.364      ;
; -2.326 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.364      ;
; -2.326 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.364      ;
; -2.326 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.364      ;
; -2.326 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.364      ;
; -2.326 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.364      ;
; -2.326 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.364      ;
; -2.326 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.364      ;
; -2.326 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.364      ;
; -2.326 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.364      ;
; -2.326 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.364      ;
; -2.313 ; Cont[1]                          ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.342      ;
; -2.313 ; Cont[8]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.342      ;
; -2.312 ; Cont[6]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.341      ;
; -2.297 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.335      ;
; -2.297 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.335      ;
; -2.297 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.335      ;
; -2.297 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.335      ;
; -2.289 ; Cont[5]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.318      ;
; -2.268 ; Cont[7]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.297      ;
; -2.268 ; Cont[2]                          ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.297      ;
; -2.264 ; Cont[0]                          ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.293      ;
; -2.262 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.300      ;
; -2.262 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.300      ;
; -2.262 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.300      ;
; -2.262 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.300      ;
; -2.262 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.300      ;
; -2.262 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.300      ;
; -2.262 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.300      ;
; -2.262 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.300      ;
; -2.262 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.300      ;
; -2.262 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.300      ;
; -2.262 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.300      ;
; -2.262 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.300      ;
; -2.259 ; I2C_AV_Config:u7|mI2C_CLK_DIV[2] ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.298      ;
; -2.255 ; I2C_AV_Config:u7|mI2C_CLK_DIV[0] ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.294      ;
; -2.255 ; I2C_AV_Config:u7|mI2C_CLK_DIV[5] ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.293      ;
; -2.254 ; I2C_AV_Config:u7|mI2C_CLK_DIV[7] ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.291      ;
; -2.254 ; I2C_AV_Config:u7|mI2C_CLK_DIV[7] ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.291      ;
; -2.254 ; I2C_AV_Config:u7|mI2C_CLK_DIV[7] ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.291      ;
; -2.254 ; I2C_AV_Config:u7|mI2C_CLK_DIV[7] ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.291      ;
; -2.254 ; I2C_AV_Config:u7|mI2C_CLK_DIV[7] ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.291      ;
; -2.254 ; I2C_AV_Config:u7|mI2C_CLK_DIV[7] ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.291      ;
; -2.254 ; I2C_AV_Config:u7|mI2C_CLK_DIV[7] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.291      ;
; -2.254 ; I2C_AV_Config:u7|mI2C_CLK_DIV[7] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.291      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.921 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.958      ;
; -2.827 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.865      ;
; -2.766 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.803      ;
; -2.353 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.390      ;
; -2.307 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.345      ;
; -2.248 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.286      ;
; -2.248 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.286      ;
; -2.248 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.286      ;
; -2.248 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.286      ;
; -2.248 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.286      ;
; -2.248 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.286      ;
; -2.248 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.286      ;
; -2.248 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.286      ;
; -2.248 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.286      ;
; -2.248 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.286      ;
; -2.199 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.236      ;
; -2.180 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.218      ;
; -2.180 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.218      ;
; -2.180 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.218      ;
; -2.180 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.218      ;
; -2.180 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.218      ;
; -2.180 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.218      ;
; -2.180 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.218      ;
; -2.180 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.218      ;
; -2.180 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.218      ;
; -2.180 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.218      ;
; -2.127 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.164      ;
; -2.127 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.164      ;
; -2.127 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.164      ;
; -2.127 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.164      ;
; -2.127 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.164      ;
; -2.127 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.164      ;
; -2.127 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.164      ;
; -2.127 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.164      ;
; -2.127 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.164      ;
; -2.127 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.164      ;
; -2.118 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.156      ;
; -2.109 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.147      ;
; -2.065 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.103      ;
; -2.064 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.102      ;
; -2.053 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.090      ;
; -2.053 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.090      ;
; -2.053 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.090      ;
; -2.053 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.090      ;
; -2.053 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.090      ;
; -2.053 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.090      ;
; -2.053 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.090      ;
; -2.053 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.090      ;
; -2.053 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.090      ;
; -2.053 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.090      ;
; -2.026 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.064      ;
; -1.975 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.013      ;
; -1.965 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.003      ;
; -1.965 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.003      ;
; -1.965 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.003      ;
; -1.965 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.003      ;
; -1.965 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.003      ;
; -1.965 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.003      ;
; -1.965 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.003      ;
; -1.965 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.003      ;
; -1.965 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.003      ;
; -1.965 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.003      ;
; -1.932 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.970      ;
; -1.916 ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.954      ;
; -1.908 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.945      ;
; -1.908 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.945      ;
; -1.908 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.945      ;
; -1.908 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.945      ;
; -1.908 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.945      ;
; -1.908 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.945      ;
; -1.908 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.945      ;
; -1.908 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.945      ;
; -1.908 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.945      ;
; -1.908 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.945      ;
; -1.857 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.895      ;
; -1.857 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.895      ;
; -1.857 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.895      ;
; -1.857 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.895      ;
; -1.857 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.895      ;
; -1.857 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.895      ;
; -1.857 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.895      ;
; -1.857 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.895      ;
; -1.857 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.895      ;
; -1.857 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.895      ;
; -1.771 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.809      ;
; -1.771 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.809      ;
; -1.771 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.809      ;
; -1.771 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.809      ;
; -1.771 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.809      ;
; -1.771 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.809      ;
; -1.762 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.803      ;
; -1.762 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.803      ;
; -1.762 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.803      ;
; -1.762 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.803      ;
; -1.762 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.803      ;
; -1.762 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.803      ;
; -1.757 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.794      ;
; -1.757 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.794      ;
; -1.757 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.794      ;
; -1.757 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.794      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u8|LRCK_1X'                                                                                                            ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.515 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.553      ;
; -1.515 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.553      ;
; -1.515 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.553      ;
; -1.515 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.553      ;
; -1.515 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.553      ;
; -1.515 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.553      ;
; -1.466 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.504      ;
; -1.466 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.504      ;
; -1.466 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.504      ;
; -1.466 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.504      ;
; -1.466 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.504      ;
; -1.466 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.504      ;
; -1.268 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.306      ;
; -1.268 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.306      ;
; -1.268 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.306      ;
; -1.268 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.306      ;
; -1.268 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.306      ;
; -1.268 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.306      ;
; -1.100 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.138      ;
; -1.100 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.138      ;
; -1.100 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.138      ;
; -1.100 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.138      ;
; -1.100 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.138      ;
; -1.100 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.138      ;
; -1.035 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.073      ;
; -1.035 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.073      ;
; -1.035 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.073      ;
; -1.035 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.073      ;
; -1.035 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.073      ;
; -1.035 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.073      ;
; -0.791 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.829      ;
; -0.791 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.829      ;
; -0.791 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.829      ;
; -0.791 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.829      ;
; -0.791 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.829      ;
; -0.791 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.829      ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LEDR_Driver:u1|Cont[20]'                                                                                                           ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.324 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 2.362      ;
; -1.150 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 2.188      ;
; -1.137 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 2.175      ;
; -1.076 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 2.114      ;
; -0.966 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 2.004      ;
; -0.826 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.864      ;
; -0.783 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.821      ;
; -0.725 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.763      ;
; -0.713 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.751      ;
; -0.512 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.550      ;
; -0.494 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.532      ;
; -0.492 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.530      ;
; -0.482 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.520      ;
; -0.464 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.502      ;
; -0.365 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.403      ;
; -0.290 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.328      ;
; -0.261 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.299      ;
; -0.261 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.299      ;
; -0.258 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.296      ;
; -0.252 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.290      ;
; -0.242 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.280      ;
; -0.223 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.261      ;
; -0.209 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.247      ;
; -0.148 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.186      ;
; -0.145 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.183      ;
; -0.126 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.164      ;
; -0.120 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.158      ;
; -0.119 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.157      ;
; -0.086 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.124      ;
; -0.079 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.117      ;
; -0.076 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.114      ;
; -0.076 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.114      ;
; -0.072 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.110      ;
; -0.067 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.105      ;
; -0.066 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.104      ;
; -0.038 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.076      ;
; 0.083  ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.955      ;
; 0.088  ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.950      ;
; 0.094  ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.944      ;
; 0.097  ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.941      ;
; 0.098  ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.940      ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u3|altpll_component|pll|clk[1]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.344 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.005        ; 0.067      ; 0.731      ;
; -0.344 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.005        ; 0.067      ; 0.731      ;
; -0.335 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.005        ; 0.076      ; 0.731      ;
; -0.335 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.005        ; 0.076      ; 0.731      ;
; 52.411 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.182      ;
; 52.411 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.182      ;
; 52.411 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.182      ;
; 52.411 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.182      ;
; 52.411 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.182      ;
; 52.411 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.182      ;
; 52.411 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.182      ;
; 52.411 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.182      ;
; 52.411 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.182      ;
; 52.470 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.123      ;
; 52.470 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.123      ;
; 52.470 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.123      ;
; 52.470 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.123      ;
; 52.470 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.123      ;
; 52.470 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.123      ;
; 52.470 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.123      ;
; 52.470 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.123      ;
; 52.470 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.123      ;
; 52.644 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.949      ;
; 52.644 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.949      ;
; 52.644 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.949      ;
; 52.644 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.949      ;
; 52.644 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.949      ;
; 52.644 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.949      ;
; 52.644 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.949      ;
; 52.644 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.949      ;
; 52.644 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.949      ;
; 52.818 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.775      ;
; 52.818 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.775      ;
; 52.818 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.775      ;
; 52.818 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.775      ;
; 52.818 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.775      ;
; 52.818 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.775      ;
; 52.818 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.775      ;
; 52.818 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.775      ;
; 52.818 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.775      ;
; 53.088 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.505      ;
; 53.088 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.505      ;
; 53.088 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.505      ;
; 53.088 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.505      ;
; 53.088 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.505      ;
; 53.088 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.505      ;
; 53.088 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.505      ;
; 53.088 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.505      ;
; 53.088 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.505      ;
; 53.135 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.458      ;
; 53.135 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.458      ;
; 53.135 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.458      ;
; 53.135 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.458      ;
; 53.135 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.458      ;
; 53.135 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.458      ;
; 53.135 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.458      ;
; 53.135 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.458      ;
; 53.135 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.458      ;
; 53.172 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.421      ;
; 53.231 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.362      ;
; 53.405 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.188      ;
; 53.436 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.157      ;
; 53.436 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.157      ;
; 53.436 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.157      ;
; 53.436 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.157      ;
; 53.436 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.157      ;
; 53.436 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.157      ;
; 53.436 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.157      ;
; 53.436 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.157      ;
; 53.436 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.157      ;
; 53.519 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.074      ;
; 53.519 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.074      ;
; 53.519 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.074      ;
; 53.519 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.074      ;
; 53.519 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.074      ;
; 53.519 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.074      ;
; 53.519 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.074      ;
; 53.519 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.074      ;
; 53.519 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.074      ;
; 53.579 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.014      ;
; 53.746 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.847      ;
; 53.746 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.847      ;
; 53.746 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.847      ;
; 53.746 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.847      ;
; 53.746 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.847      ;
; 53.746 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.847      ;
; 53.746 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.847      ;
; 53.746 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.847      ;
; 53.746 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.847      ;
; 53.849 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.744      ;
; 53.896 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.697      ;
; 54.197 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.396      ;
; 54.264 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.329      ;
; 54.281 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.312      ;
; 54.313 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.280      ;
; 54.316 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.277      ;
; 54.319 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.274      ;
; 54.364 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.229      ;
; 54.377 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.216      ;
; 54.654 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.939      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u8|oAUD_BCK'                                                                                                             ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.303 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 1.341      ;
; -0.303 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 1.341      ;
; -0.223 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 1.261      ;
; 0.076  ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.962      ;
; 0.081  ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.957      ;
; 0.087  ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.951      ;
; 0.307  ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27[0]'                                                                                                             ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; 2.230  ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.001        ; 2.824      ; 0.910      ;
; 2.230  ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.001        ; 2.824      ; 0.910      ;
; 33.645 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.427      ;
; 33.680 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.392      ;
; 33.725 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.347      ;
; 33.754 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.318      ;
; 33.760 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.312      ;
; 33.834 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.238      ;
; 33.891 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.181      ;
; 33.899 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.173      ;
; 33.934 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.138      ;
; 33.971 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.101      ;
; 33.979 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.093      ;
; 34.008 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.064      ;
; 34.014 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.058      ;
; 34.015 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.057      ;
; 34.050 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.022      ;
; 34.059 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 3.013      ;
; 34.088 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.984      ;
; 34.094 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.978      ;
; 34.095 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.977      ;
; 34.130 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.942      ;
; 34.139 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.933      ;
; 34.145 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.927      ;
; 34.168 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.904      ;
; 34.174 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.898      ;
; 34.175 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.897      ;
; 34.210 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.862      ;
; 34.219 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.853      ;
; 34.225 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.847      ;
; 34.248 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.824      ;
; 34.254 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.818      ;
; 34.255 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.817      ;
; 34.269 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.803      ;
; 34.290 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.782      ;
; 34.299 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.773      ;
; 34.304 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.768      ;
; 34.305 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.767      ;
; 34.328 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.744      ;
; 34.330 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.742      ;
; 34.334 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.738      ;
; 34.349 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.723      ;
; 34.379 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.693      ;
; 34.384 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.688      ;
; 34.385 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.687      ;
; 34.408 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.664      ;
; 34.410 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.662      ;
; 34.410 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.662      ;
; 34.414 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.658      ;
; 34.429 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.643      ;
; 34.429 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.643      ;
; 34.459 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.613      ;
; 34.464 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.608      ;
; 34.464 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.608      ;
; 34.465 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.607      ;
; 34.471 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.601      ;
; 34.488 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.584      ;
; 34.490 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.582      ;
; 34.494 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.578      ;
; 34.509 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.563      ;
; 34.509 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.563      ;
; 34.544 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.528      ;
; 34.544 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.528      ;
; 34.545 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.527      ;
; 34.551 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.521      ;
; 34.568 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.504      ;
; 34.584 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.488      ;
; 34.589 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.483      ;
; 34.589 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.483      ;
; 34.623 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.452      ;
; 34.624 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.448      ;
; 34.624 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.448      ;
; 34.625 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.447      ;
; 34.658 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.417      ;
; 34.663 ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.412      ;
; 34.664 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.408      ;
; 34.664 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.408      ;
; 34.669 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.403      ;
; 34.669 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.403      ;
; 34.703 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.372      ;
; 34.704 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.368      ;
; 34.704 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.368      ;
; 34.705 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.367      ;
; 34.725 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.347      ;
; 34.732 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.343      ;
; 34.738 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.337      ;
; 34.740 ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.335      ;
; 34.743 ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.332      ;
; 34.744 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.328      ;
; 34.744 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.328      ;
; 34.749 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.323      ;
; 34.749 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.323      ;
; 34.783 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.292      ;
; 34.784 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.288      ;
; 34.784 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.288      ;
; 34.805 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.003     ; 2.267      ;
; 34.812 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.263      ;
; 34.815 ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.260      ;
; 34.818 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.257      ;
; 34.820 ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.255      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u3|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 24.599 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 15.126     ;
; 24.599 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 15.126     ;
; 24.599 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 15.126     ;
; 24.599 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 15.126     ;
; 24.599 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 15.126     ;
; 24.599 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 15.126     ;
; 24.599 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 15.126     ;
; 24.599 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 15.126     ;
; 24.599 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 15.126     ;
; 24.766 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[0] ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 14.955     ;
; 24.899 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[1] ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 14.822     ;
; 24.994 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.730     ;
; 24.994 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.730     ;
; 24.994 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.730     ;
; 24.994 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.730     ;
; 24.994 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.730     ;
; 24.994 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.730     ;
; 24.994 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.730     ;
; 24.994 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.730     ;
; 24.994 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.730     ;
; 25.061 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.664     ;
; 25.061 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.664     ;
; 25.061 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.664     ;
; 25.061 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.664     ;
; 25.061 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.664     ;
; 25.061 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.664     ;
; 25.061 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.664     ;
; 25.061 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.664     ;
; 25.061 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.664     ;
; 25.086 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.639     ;
; 25.086 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.639     ;
; 25.086 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.639     ;
; 25.086 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.639     ;
; 25.086 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.639     ;
; 25.086 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.639     ;
; 25.086 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.639     ;
; 25.086 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.639     ;
; 25.086 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 14.639     ;
; 25.144 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg8  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.569     ;
; 25.144 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg7  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.569     ;
; 25.144 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg6  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.569     ;
; 25.144 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg5  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.569     ;
; 25.144 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg4  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.569     ;
; 25.144 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg3  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.569     ;
; 25.144 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg2  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.569     ;
; 25.144 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg1  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.569     ;
; 25.144 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg0  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.569     ;
; 25.261 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 14.447     ;
; 25.261 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 14.447     ;
; 25.261 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 14.447     ;
; 25.261 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 14.447     ;
; 25.261 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 14.447     ;
; 25.261 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 14.447     ;
; 25.261 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 14.447     ;
; 25.261 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 14.447     ;
; 25.261 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.066      ; 14.447     ;
; 25.360 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.364     ;
; 25.360 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.364     ;
; 25.360 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.364     ;
; 25.360 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.364     ;
; 25.360 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.364     ;
; 25.360 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.364     ;
; 25.360 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.364     ;
; 25.360 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.364     ;
; 25.360 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.364     ;
; 25.362 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.076      ; 14.356     ;
; 25.362 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.076      ; 14.356     ;
; 25.362 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.076      ; 14.356     ;
; 25.362 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.076      ; 14.356     ;
; 25.362 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.076      ; 14.356     ;
; 25.362 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.076      ; 14.356     ;
; 25.362 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.076      ; 14.356     ;
; 25.362 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.076      ; 14.356     ;
; 25.362 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.076      ; 14.356     ;
; 25.368 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.356     ;
; 25.368 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.356     ;
; 25.368 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.356     ;
; 25.368 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.356     ;
; 25.368 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.356     ;
; 25.368 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.356     ;
; 25.368 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.356     ;
; 25.368 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.356     ;
; 25.368 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.356     ;
; 25.456 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a37~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.257     ;
; 25.456 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a37~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.257     ;
; 25.456 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a37~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.257     ;
; 25.456 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a37~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.257     ;
; 25.456 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a37~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.257     ;
; 25.456 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a37~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.257     ;
; 25.456 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a37~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.257     ;
; 25.456 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a37~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.257     ;
; 25.456 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a37~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.071      ; 14.257     ;
; 25.535 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a13~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.189     ;
; 25.535 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a13~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.189     ;
; 25.535 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a13~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.189     ;
; 25.535 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a13~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.189     ;
; 25.535 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a13~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.189     ;
; 25.535 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a13~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.189     ;
; 25.535 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a13~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.189     ;
; 25.535 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a13~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.082      ; 14.189     ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.695 ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 2.863      ; 0.731      ;
; -2.195 ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 2.863      ; 0.731      ;
; 0.445  ; Cont[0]                           ; Cont[0]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.620  ; Cont[27]                          ; Cont[27]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.629  ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.960  ; Cont[0]                           ; Cont[1]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.960  ; Cont[14]                          ; Cont[14]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.960  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.964  ; Cont[2]                           ; Cont[2]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; Cont[5]                           ; Cont[5]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; Cont[7]                           ; Cont[7]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; Cont[9]                           ; Cont[9]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.967  ; Cont[15]                          ; Cont[15]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.253      ;
; 0.967  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.253      ;
; 0.968  ; Cont[16]                          ; Cont[16]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; Cont[23]                          ; Cont[23]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.969  ; Cont[11]                          ; Cont[11]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; Cont[12]                          ; Cont[12]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; Cont[13]                          ; Cont[13]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; Cont[18]                          ; Cont[18]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; Cont[21]                          ; Cont[21]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.976  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; Cont[25]                          ; Cont[25]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 1.007  ; Cont[6]                           ; Cont[6]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.293      ;
; 1.007  ; Cont[22]                          ; Cont[22]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.293      ;
; 1.008  ; Cont[3]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Cont[4]                           ; Cont[4]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Cont[8]                           ; Cont[8]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Cont[10]                          ; Cont[10]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Cont[17]                          ; Cont[17]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Cont[19]                          ; Cont[19]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Cont[20]                          ; Cont[20]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.010  ; Cont[1]                           ; Cont[1]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.296      ;
; 1.011  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.011  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.012  ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.298      ;
; 1.012  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.298      ;
; 1.016  ; Cont[24]                          ; Cont[24]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; Cont[26]                          ; Cont[26]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.392  ; Cont[0]                           ; Cont[2]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.392  ; Cont[14]                          ; Cont[15]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.392  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.396  ; Cont[2]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; Cont[7]                           ; Cont[8]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; Cont[9]                           ; Cont[10]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.682      ;
; 1.399  ; Cont[15]                          ; Cont[16]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.685      ;
; 1.399  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.685      ;
; 1.400  ; Cont[16]                          ; Cont[17]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
; 1.400  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
; 1.400  ; Cont[23]                          ; Cont[24]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
; 1.401  ; Cont[11]                          ; Cont[12]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; Cont[12]                          ; Cont[13]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; Cont[18]                          ; Cont[19]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.408  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.694      ;
; 1.409  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; Cont[25]                          ; Cont[26]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.440  ; Cont[6]                           ; Cont[7]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.726      ;
; 1.440  ; Cont[22]                          ; Cont[23]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.726      ;
; 1.441  ; Cont[4]                           ; Cont[5]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[8]                           ; Cont[9]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[10]                          ; Cont[11]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[17]                          ; Cont[18]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[20]                          ; Cont[21]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[3]                           ; Cont[4]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[19]                          ; Cont[20]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[1]                           ; Cont[2]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.444  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.730      ;
; 1.445  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.731      ;
; 1.449  ; Cont[26]                          ; Cont[27]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; Cont[24]                          ; Cont[25]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.472  ; Cont[0]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.758      ;
; 1.472  ; Cont[14]                          ; Cont[16]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.758      ;
; 1.472  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.758      ;
; 1.476  ; Cont[7]                           ; Cont[9]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; Cont[9]                           ; Cont[11]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; Cont[2]                           ; Cont[4]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.479  ; Cont[15]                          ; Cont[17]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.765      ;
; 1.479  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.765      ;
; 1.480  ; Cont[16]                          ; Cont[18]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.766      ;
; 1.480  ; Cont[23]                          ; Cont[25]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.766      ;
; 1.481  ; Cont[11]                          ; Cont[13]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.767      ;
; 1.481  ; Cont[18]                          ; Cont[20]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.767      ;
; 1.488  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.489  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; Cont[25]                          ; Cont[27]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.775      ;
; 1.496  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.001      ; 1.783      ;
; 1.497  ; Cont[5]                           ; Cont[6]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.783      ;
; 1.502  ; Cont[21]                          ; Cont[22]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.788      ;
; 1.510  ; Cont[13]                          ; Cont[14]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.009     ; 1.787      ;
; 1.520  ; Cont[6]                           ; Cont[8]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.806      ;
; 1.520  ; Cont[22]                          ; Cont[24]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.806      ;
; 1.521  ; Cont[8]                           ; Cont[10]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; Cont[10]                          ; Cont[12]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27[0]'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -2.477 ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.000        ; 2.824      ; 0.910      ;
; -2.477 ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.000        ; 2.824      ; 0.910      ;
; 0.445  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[0]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.960  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.963  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.249      ;
; 0.964  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[2]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.965  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[1]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.968  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.969  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; LEDR_Driver:u1|Cont[18] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.998  ; LEDR_Driver:u1|Cont[19] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.284      ;
; 1.001  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[1]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.287      ;
; 1.007  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.008  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.392  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.678      ;
; 1.395  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.681      ;
; 1.396  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.397  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[2]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.683      ;
; 1.400  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.401  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.431  ; LEDR_Driver:u1|Cont[19] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.717      ;
; 1.432  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[2]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.718      ;
; 1.440  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.441  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.472  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.758      ;
; 1.475  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.761      ;
; 1.476  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.480  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.766      ;
; 1.481  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.481  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.497  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.783      ;
; 1.502  ; LEDR_Driver:u1|Cont[18] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.788      ;
; 1.504  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.003     ; 1.787      ;
; 1.520  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.806      ;
; 1.521  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.552  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.838      ;
; 1.555  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.841      ;
; 1.556  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.842      ;
; 1.556  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.842      ;
; 1.560  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.561  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.847      ;
; 1.565  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.003     ; 1.848      ;
; 1.571  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.857      ;
; 1.577  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.863      ;
; 1.582  ; LEDR_Driver:u1|Cont[18] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.868      ;
; 1.584  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.003     ; 1.867      ;
; 1.600  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.886      ;
; 1.601  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.887      ;
; 1.601  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.887      ;
; 1.601  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.887      ;
; 1.606  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.892      ;
; 1.615  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.901      ;
; 1.632  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.918      ;
; 1.635  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.921      ;
; 1.636  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.922      ;
; 1.636  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.922      ;
; 1.640  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.926      ;
; 1.645  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.003     ; 1.928      ;
; 1.645  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.003     ; 1.928      ;
; 1.651  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.937      ;
; 1.657  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.943      ;
; 1.664  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.003     ; 1.947      ;
; 1.680  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.966      ;
; 1.681  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.681  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.686  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.972      ;
; 1.695  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.981      ;
; 1.695  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.981      ;
; 1.712  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.998      ;
; 1.715  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.001      ;
; 1.716  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.002      ;
; 1.720  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.006      ;
; 1.725  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.003     ; 2.008      ;
; 1.725  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.003     ; 2.008      ;
; 1.731  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.017      ;
; 1.735  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.021      ;
; 1.737  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.023      ;
; 1.744  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.003     ; 2.027      ;
; 1.760  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.046      ;
; 1.761  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.047      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u3|altpll_component|pll|clk[1]'                                                                                                                            ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.092 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.731      ;
; 0.092 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.731      ;
; 0.101 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.067      ; 0.731      ;
; 0.101 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.067      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.632 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.918      ;
; 0.634 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.920      ;
; 0.650 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.936      ;
; 0.653 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.939      ;
; 0.930 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.216      ;
; 0.943 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.229      ;
; 0.966 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.252      ;
; 0.966 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.252      ;
; 0.988 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.274      ;
; 0.988 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.274      ;
; 0.988 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.274      ;
; 0.991 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.277      ;
; 0.993 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.279      ;
; 0.994 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.280      ;
; 1.022 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.310      ;
; 1.026 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.312      ;
; 1.043 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.329      ;
; 1.110 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.396      ;
; 1.398 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.684      ;
; 1.398 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.684      ;
; 1.411 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.697      ;
; 1.420 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.706      ;
; 1.420 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.706      ;
; 1.455 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.742      ;
; 1.458 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.744      ;
; 1.478 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.478 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.500 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.786      ;
; 1.500 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.786      ;
; 1.526 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.812      ;
; 1.535 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.821      ;
; 1.536 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.822      ;
; 1.558 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.844      ;
; 1.558 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.844      ;
; 1.561 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.847      ;
; 1.561 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.847      ;
; 1.561 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.847      ;
; 1.561 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.847      ;
; 1.561 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.847      ;
; 1.561 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.847      ;
; 1.561 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.847      ;
; 1.580 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.866      ;
; 1.580 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.866      ;
; 1.615 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.901      ;
; 1.630 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.916      ;
; 1.638 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.924      ;
; 1.638 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.924      ;
; 1.660 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.946      ;
; 1.695 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.981      ;
; 1.710 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.996      ;
; 1.718 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.004      ;
; 1.718 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.004      ;
; 1.728 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.014      ;
; 1.740 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.026      ;
; 1.754 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.040      ;
; 1.788 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.074      ;
; 1.788 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.074      ;
; 1.788 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.074      ;
; 1.788 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.074      ;
; 1.788 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.074      ;
; 1.788 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.074      ;
; 1.788 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.074      ;
; 1.788 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.074      ;
; 1.798 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.084      ;
; 1.798 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.084      ;
; 1.869 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.155      ;
; 1.871 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.157      ;
; 1.871 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.157      ;
; 1.871 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.157      ;
; 1.871 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.157      ;
; 1.871 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.157      ;
; 1.878 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.164      ;
; 1.902 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.188      ;
; 1.914 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.200      ;
; 1.972 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.258      ;
; 2.052 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.338      ;
; 2.076 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.362      ;
; 2.135 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.421      ;
; 2.172 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.458      ;
; 2.172 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.458      ;
; 2.172 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.458      ;
; 2.172 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.458      ;
; 2.172 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.458      ;
; 2.172 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.458      ;
; 2.219 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.505      ;
; 2.219 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.505      ;
; 2.219 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.505      ;
; 2.219 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.505      ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u8|oAUD_BCK'                                                                                                             ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.445 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.951      ;
; 0.671 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.957      ;
; 0.676 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.962      ;
; 0.975 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 1.261      ;
; 1.055 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 1.341      ;
; 1.055 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 1.341      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.636 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.922      ;
; 0.638 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.924      ;
; 0.737 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.023      ;
; 0.740 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.026      ;
; 0.741 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.027      ;
; 0.741 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.027      ;
; 0.741 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.027      ;
; 0.744 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.030      ;
; 0.746 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.032      ;
; 0.748 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.034      ;
; 0.748 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.034      ;
; 0.748 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.034      ;
; 0.790 ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.077      ;
; 0.845 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.131      ;
; 0.845 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.131      ;
; 0.845 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.131      ;
; 0.847 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.133      ;
; 0.850 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.136      ;
; 0.852 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.138      ;
; 0.853 ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.140      ;
; 0.854 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.140      ;
; 0.855 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.141      ;
; 0.855 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.141      ;
; 0.856 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.142      ;
; 0.865 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.151      ;
; 0.906 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.192      ;
; 0.908 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.194      ;
; 0.926 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.212      ;
; 0.937 ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.224      ;
; 0.951 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.237      ;
; 0.969 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.255      ;
; 0.974 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.260      ;
; 0.984 ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.271      ;
; 0.984 ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.270      ;
; 0.987 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.273      ;
; 0.990 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.276      ;
; 1.005 ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.292      ;
; 1.005 ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.292      ;
; 1.010 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.296      ;
; 1.016 ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.303      ;
; 1.017 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.303      ;
; 1.025 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.311      ;
; 1.027 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.313      ;
; 1.033 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.319      ;
; 1.034 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.320      ;
; 1.047 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.333      ;
; 1.049 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.335      ;
; 1.049 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.335      ;
; 1.058 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.344      ;
; 1.062 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.348      ;
; 1.062 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.348      ;
; 1.064 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.350      ;
; 1.065 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.351      ;
; 1.065 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.351      ;
; 1.072 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.358      ;
; 1.117 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.403      ;
; 1.131 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.417      ;
; 1.132 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.418      ;
; 1.135 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.421      ;
; 1.135 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.421      ;
; 1.136 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.422      ;
; 1.138 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.424      ;
; 1.160 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.443      ;
; 1.165 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.448      ;
; 1.232 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.518      ;
; 1.233 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.519      ;
; 1.252 ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.539      ;
; 1.255 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.542      ;
; 1.258 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.545      ;
; 1.281 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.567      ;
; 1.282 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.568      ;
; 1.307 ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.594      ;
; 1.341 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.627      ;
; 1.367 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.653      ;
; 1.386 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.672      ;
; 1.387 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.673      ;
; 1.431 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.717      ;
; 1.492 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.778      ;
; 1.492 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.778      ;
; 1.502 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.788      ;
; 1.511 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.796      ;
; 1.519 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.805      ;
; 1.534 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.820      ;
; 1.538 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.824      ;
; 1.547 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.830      ;
; 1.551 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.834      ;
; 1.553 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.839      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LEDR_Driver:u1|Cont[20]'                                                                                                           ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.445 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.731      ;
; 0.654 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.940      ;
; 0.655 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.941      ;
; 0.658 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.944      ;
; 0.664 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.950      ;
; 0.669 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.955      ;
; 0.790 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.076      ;
; 0.818 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.104      ;
; 0.819 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.105      ;
; 0.824 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.110      ;
; 0.828 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.114      ;
; 0.828 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.114      ;
; 0.831 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.117      ;
; 0.838 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.124      ;
; 0.871 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.157      ;
; 0.872 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.158      ;
; 0.878 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.164      ;
; 0.897 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.183      ;
; 0.900 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.186      ;
; 0.961 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.247      ;
; 0.975 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.261      ;
; 0.994 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.280      ;
; 1.004 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.290      ;
; 1.010 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.296      ;
; 1.013 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.299      ;
; 1.013 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.299      ;
; 1.042 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.328      ;
; 1.117 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.403      ;
; 1.216 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.502      ;
; 1.234 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.520      ;
; 1.244 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.530      ;
; 1.246 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.532      ;
; 1.264 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.550      ;
; 1.465 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.751      ;
; 1.477 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.763      ;
; 1.535 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.821      ;
; 1.578 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.864      ;
; 1.828 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 2.114      ;
; 1.889 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 2.175      ;
; 1.902 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 2.188      ;
; 2.076 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 2.362      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u3|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.445 ; VGA_Controller:u4|oVGA_V_SYNC                                                                                                         ; VGA_Controller:u4|oVGA_V_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.611 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[3] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.897      ;
; 0.616 ; VGA_OSD_RAM:u6|ADDR_d[0]                                                                                                              ; VGA_OSD_RAM:u6|ADDR_dd[0]                                                                                                                 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.617 ; VGA_OSD_RAM:u6|ADDR_d[1]                                                                                                              ; VGA_OSD_RAM:u6|ADDR_dd[1]                                                                                                                 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.619 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[2] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; VGA_OSD_RAM:u6|ADDR_d[2]                                                                                                              ; VGA_OSD_RAM:u6|ADDR_dd[2]                                                                                                                 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[0] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.906      ;
; 0.630 ; VGA_Pattern:u5|oRed[9]                                                                                                                ; VGA_Controller:u4|Cur_Color_B[9]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.916      ;
; 0.632 ; VGA_Controller:u4|H_Cont[9]                                                                                                           ; VGA_Controller:u4|H_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.644 ; VGA_Controller:u4|V_Cont[9]                                                                                                           ; VGA_Controller:u4|V_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.761 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[4] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.761 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[5] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.850 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[1] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.136      ;
; 0.861 ; VGA_Controller:u4|oAddress[0]                                                                                                         ; VGA_OSD_RAM:u6|ADDR_d[0]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.148      ;
; 0.892 ; VGA_Controller:u4|V_Cont[9]                                                                                                           ; VGA_Controller:u4|oCoord_Y[9]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.179      ;
; 0.948 ; VGA_Controller:u4|oCoord_X[2]                                                                                                         ; VGA_Controller:u4|oAddress[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.234      ;
; 0.970 ; VGA_OSD_RAM:u6|oBlue[9]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[9]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.256      ;
; 0.973 ; VGA_Controller:u4|oCoord_X[1]                                                                                                         ; VGA_Controller:u4|oAddress[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.259      ;
; 0.975 ; VGA_Pattern:u5|oBlue[8]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[8]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.978 ; VGA_Pattern:u5|oRed[9]                                                                                                                ; VGA_Controller:u4|Cur_Color_G[9]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.264      ;
; 0.984 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[0]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; VGA_Controller:u4|H_Cont[3]                                                                                                           ; VGA_Controller:u4|H_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.987 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|H_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.988 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|V_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.274      ;
; 0.992 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|V_Cont[0]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 0.992 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|V_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 0.993 ; VGA_Controller:u4|V_Cont[5]                                                                                                           ; VGA_Controller:u4|V_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.279      ;
; 0.996 ; VGA_Controller:u4|V_Cont[9]                                                                                                           ; VGA_Controller:u4|oVGA_V_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.282      ;
; 1.004 ; VGA_Pattern:u5|oBlue[7]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[6]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.017 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.303      ;
; 1.018 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|V_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|oCoord_X[0]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.303      ;
; 1.021 ; VGA_Controller:u4|H_Cont[1]                                                                                                           ; VGA_Controller:u4|oCoord_X[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.306      ;
; 1.023 ; VGA_Controller:u4|H_Cont[2]                                                                                                           ; VGA_Controller:u4|H_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; VGA_Controller:u4|H_Cont[1]                                                                                                           ; VGA_Controller:u4|H_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.310      ;
; 1.029 ; VGA_Controller:u4|H_Cont[4]                                                                                                           ; VGA_Controller:u4|H_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.315      ;
; 1.030 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|H_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.030 ; VGA_Controller:u4|V_Cont[1]                                                                                                           ; VGA_Controller:u4|V_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.031 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|V_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.031 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|V_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.039 ; VGA_Controller:u4|H_Cont[2]                                                                                                           ; VGA_Controller:u4|oCoord_X[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.324      ;
; 1.143 ; VGA_Controller:u4|V_Cont[1]                                                                                                           ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.431      ;
; 1.163 ; VGA_Controller:u4|oCoord_Y[7]                                                                                                         ; VGA_Pattern:u5|oBlue[7]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.444      ;
; 1.164 ; VGA_Controller:u4|H_Cont[9]                                                                                                           ; VGA_Controller:u4|oCoord_X[9]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.449      ;
; 1.165 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|oVGA_H_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.450      ;
; 1.173 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|oCoord_Y[6]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.460      ;
; 1.173 ; VGA_OSD_RAM:u6|ADDR_dd[2]                                                                                                             ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.458      ;
; 1.201 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[0]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.206 ; VGA_Controller:u4|V_Cont[8]                                                                                                           ; VGA_Controller:u4|V_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.492      ;
; 1.206 ; VGA_Controller:u4|oAddress[1]                                                                                                         ; VGA_OSD_RAM:u6|ADDR_d[1]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.493      ;
; 1.208 ; VGA_Controller:u4|V_Cont[5]                                                                                                           ; VGA_Controller:u4|oCoord_Y[5]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.495      ;
; 1.217 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|oCoord_Y[7]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.504      ;
; 1.222 ; VGA_Controller:u4|V_Cont[8]                                                                                                           ; VGA_Controller:u4|oCoord_Y[8]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.509      ;
; 1.226 ; VGA_Controller:u4|oCoord_X[6]                                                                                                         ; VGA_Controller:u4|oAddress[6]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.512      ;
; 1.232 ; VGA_Controller:u4|oCoord_X[3]                                                                                                         ; VGA_Controller:u4|oAddress[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.518      ;
; 1.234 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.521      ;
; 1.238 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.525      ;
; 1.257 ; VGA_Controller:u4|oCoord_Y[9]                                                                                                         ; VGA_Pattern:u5|oBlue[7]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.538      ;
; 1.267 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.554      ;
; 1.270 ; VGA_Controller:u4|oCoord_X[5]                                                                                                         ; VGA_Controller:u4|oAddress[5]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.556      ;
; 1.350 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.637      ;
; 1.396 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[0]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.405 ; VGA_Controller:u4|oCoord_X[1]                                                                                                         ; VGA_Controller:u4|oAddress[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.691      ;
; 1.410 ; VGA_Controller:u4|oCoord_X[2]                                                                                                         ; VGA_Controller:u4|oAddress[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.416 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.702      ;
; 1.419 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|H_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.705      ;
; 1.420 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|V_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.706      ;
; 1.424 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|V_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.710      ;
; 1.424 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|V_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.710      ;
; 1.448 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.734      ;
; 1.451 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|V_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.737      ;
; 1.456 ; VGA_Controller:u4|H_Cont[2]                                                                                                           ; VGA_Controller:u4|H_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.457 ; VGA_Controller:u4|H_Cont[1]                                                                                                           ; VGA_Controller:u4|H_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.743      ;
; 1.462 ; VGA_Controller:u4|oCoord_X[4]                                                                                                         ; VGA_Controller:u4|oAddress[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.748      ;
; 1.462 ; VGA_Controller:u4|H_Cont[4]                                                                                                           ; VGA_Controller:u4|H_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.748      ;
; 1.463 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|H_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.749      ;
; 1.463 ; VGA_Controller:u4|V_Cont[1]                                                                                                           ; VGA_Controller:u4|V_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.749      ;
; 1.464 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|V_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.750      ;
; 1.464 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|V_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.750      ;
; 1.475 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|oCoord_X[5]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.760      ;
; 1.476 ; VGA_Controller:u4|H_Cont[8]                                                                                                           ; VGA_Controller:u4|H_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.485 ; VGA_Controller:u4|oCoord_X[1]                                                                                                         ; VGA_Controller:u4|oAddress[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.771      ;
; 1.490 ; VGA_Controller:u4|oCoord_X[2]                                                                                                         ; VGA_Controller:u4|oAddress[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.776      ;
; 1.493 ; VGA_Controller:u4|H_Cont[4]                                                                                                           ; VGA_Controller:u4|oCoord_X[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.778      ;
; 1.496 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.782      ;
; 1.499 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|H_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.785      ;
; 1.500 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|V_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.786      ;
; 1.500 ; VGA_Controller:u4|oCoord_Y[8]                                                                                                         ; VGA_Pattern:u5|oBlue[7]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.781      ;
; 1.504 ; VGA_Controller:u4|oCoord_Y[7]                                                                                                         ; VGA_Pattern:u5|oBlue[8]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.785      ;
; 1.504 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|V_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.790      ;
; 1.504 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|V_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.790      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u8|LRCK_1X'                                                                                                            ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.647 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.933      ;
; 0.975 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.261      ;
; 0.990 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.276      ;
; 0.991 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.277      ;
; 0.991 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.277      ;
; 1.037 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.323      ;
; 1.407 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.693      ;
; 1.422 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.708      ;
; 1.423 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.709      ;
; 1.423 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.709      ;
; 1.470 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.756      ;
; 1.487 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.773      ;
; 1.503 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.789      ;
; 1.503 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.789      ;
; 1.543 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.829      ;
; 1.543 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.829      ;
; 1.543 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.829      ;
; 1.543 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.829      ;
; 1.550 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.836      ;
; 1.567 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.853      ;
; 1.583 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.869      ;
; 1.583 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.869      ;
; 1.647 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.933      ;
; 1.663 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.949      ;
; 1.727 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.013      ;
; 1.787 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.073      ;
; 1.787 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.073      ;
; 1.787 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.073      ;
; 1.787 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.073      ;
; 1.787 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.073      ;
; 2.020 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.306      ;
; 2.020 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.306      ;
; 2.218 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.504      ;
; 2.267 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.553      ;
; 2.267 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.553      ;
; 2.267 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.553      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[0]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[0]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[10]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[10]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[11]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[11]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[12]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[12]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[13]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[13]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[14]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[14]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[15]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[15]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[16]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[16]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[17]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[17]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[18]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[18]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[19]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[19]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[1]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[1]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[20]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[20]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[21]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[21]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[22]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[22]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[23]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[23]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[24]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[24]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[25]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[25]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[26]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[26]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[27]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[27]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[2]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[2]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[3]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[3]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[4]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[4]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[5]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[5]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[6]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[6]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[7]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[7]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[8]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[8]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[9]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[9]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[10]|clk                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|END           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|END           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_GO                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_GO                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.00                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.00                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.01                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.01                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.10                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.10                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[11]|clk                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LEDR_Driver:u1|Cont[20]'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|DIR           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|DIR           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[6]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[6]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[7]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[7]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[8]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[8]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[9]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[9]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|DIR|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|DIR|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[9]|clk               ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u8|LRCK_1X'                                                                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u8|oAUD_BCK'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[0]'                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[0]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[10]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[11]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[12]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[13]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[14]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[15]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[16]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[17]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[18]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[19]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[1]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[20]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[2]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[3]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[4]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[5]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[6]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[7]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[8]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[9]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[0]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[10]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[11]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[12]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[13]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[14]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[15]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[16]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[17]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[18]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[19]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[1]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[20]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[2]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[3]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[4]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[5]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[6]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[7]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[8]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[9]           ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|inclk[0]     ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|outclk       ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[0]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[10]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[11]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[12]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[13]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[14]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[15]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[16]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[17]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[18]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[19]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[1]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[20]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[2]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[3]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[4]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[5]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[6]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[7]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[8]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[9]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|inclk[0]     ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|outclk       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[0]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[10]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[11]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[12]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[13]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[14]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[15]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[16]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[17]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[18]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[19]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[1]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[20]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[2]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[3]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[4]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[5]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[6]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[7]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[8]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[9]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|inclk[0] ;
; 34.406 ; 37.037       ; 2.631          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                      ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[0]                    ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[1]                    ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[2]                    ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X                       ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[0]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[1]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[2]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[3]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[4]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[5]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[6]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[7]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[8]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|oAUD_BCK                      ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[0]                    ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[1]                    ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[2]                    ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X                       ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[0]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[1]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[2]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[3]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[4]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[5]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[6]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[7]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[8]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|oAUD_BCK                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.923 ; 6.923 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.109 ; 7.109 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.109 ; 7.109 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; SW[*]     ; CLOCK_27[0]                    ; 2.795 ; 2.795 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27[0]                    ; 2.795 ; 2.795 ; Rise       ; u3|altpll_component|pll|clk[0] ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -5.859 ; -5.859 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -6.030 ; -6.030 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -6.030 ; -6.030 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; SW[*]     ; CLOCK_27[0]                    ; -2.187 ; -2.187 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27[0]                    ; -2.187 ; -2.187 ; Rise       ; u3|altpll_component|pll|clk[0] ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 6.076  ;        ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 6.086  ;        ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 6.076  ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 13.749 ; 13.749 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 6.086  ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 4.874  ;        ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;        ; 4.874  ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 13.568 ; 13.568 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; HEX0[*]     ; CLOCK_50                       ; 8.328  ; 8.328  ; Rise       ; CLOCK_50                       ;
;  HEX0[0]    ; CLOCK_50                       ; 8.312  ; 8.312  ; Rise       ; CLOCK_50                       ;
;  HEX0[1]    ; CLOCK_50                       ; 8.323  ; 8.323  ; Rise       ; CLOCK_50                       ;
;  HEX0[2]    ; CLOCK_50                       ; 8.162  ; 8.162  ; Rise       ; CLOCK_50                       ;
;  HEX0[3]    ; CLOCK_50                       ; 8.328  ; 8.328  ; Rise       ; CLOCK_50                       ;
;  HEX0[4]    ; CLOCK_50                       ; 7.995  ; 7.995  ; Rise       ; CLOCK_50                       ;
;  HEX0[5]    ; CLOCK_50                       ; 7.995  ; 7.995  ; Rise       ; CLOCK_50                       ;
;  HEX0[6]    ; CLOCK_50                       ; 7.998  ; 7.998  ; Rise       ; CLOCK_50                       ;
; HEX1[*]     ; CLOCK_50                       ; 8.360  ; 8.360  ; Rise       ; CLOCK_50                       ;
;  HEX1[0]    ; CLOCK_50                       ; 8.011  ; 8.011  ; Rise       ; CLOCK_50                       ;
;  HEX1[1]    ; CLOCK_50                       ; 8.302  ; 8.302  ; Rise       ; CLOCK_50                       ;
;  HEX1[2]    ; CLOCK_50                       ; 8.268  ; 8.268  ; Rise       ; CLOCK_50                       ;
;  HEX1[3]    ; CLOCK_50                       ; 8.320  ; 8.320  ; Rise       ; CLOCK_50                       ;
;  HEX1[4]    ; CLOCK_50                       ; 8.325  ; 8.325  ; Rise       ; CLOCK_50                       ;
;  HEX1[5]    ; CLOCK_50                       ; 8.359  ; 8.359  ; Rise       ; CLOCK_50                       ;
;  HEX1[6]    ; CLOCK_50                       ; 8.360  ; 8.360  ; Rise       ; CLOCK_50                       ;
; HEX2[*]     ; CLOCK_50                       ; 8.669  ; 8.669  ; Rise       ; CLOCK_50                       ;
;  HEX2[0]    ; CLOCK_50                       ; 8.330  ; 8.330  ; Rise       ; CLOCK_50                       ;
;  HEX2[1]    ; CLOCK_50                       ; 8.325  ; 8.325  ; Rise       ; CLOCK_50                       ;
;  HEX2[2]    ; CLOCK_50                       ; 8.334  ; 8.334  ; Rise       ; CLOCK_50                       ;
;  HEX2[3]    ; CLOCK_50                       ; 8.373  ; 8.373  ; Rise       ; CLOCK_50                       ;
;  HEX2[4]    ; CLOCK_50                       ; 8.353  ; 8.353  ; Rise       ; CLOCK_50                       ;
;  HEX2[5]    ; CLOCK_50                       ; 8.344  ; 8.344  ; Rise       ; CLOCK_50                       ;
;  HEX2[6]    ; CLOCK_50                       ; 8.669  ; 8.669  ; Rise       ; CLOCK_50                       ;
; HEX3[*]     ; CLOCK_50                       ; 8.669  ; 8.669  ; Rise       ; CLOCK_50                       ;
;  HEX3[0]    ; CLOCK_50                       ; 8.350  ; 8.350  ; Rise       ; CLOCK_50                       ;
;  HEX3[1]    ; CLOCK_50                       ; 8.526  ; 8.526  ; Rise       ; CLOCK_50                       ;
;  HEX3[2]    ; CLOCK_50                       ; 8.495  ; 8.495  ; Rise       ; CLOCK_50                       ;
;  HEX3[3]    ; CLOCK_50                       ; 8.330  ; 8.330  ; Rise       ; CLOCK_50                       ;
;  HEX3[4]    ; CLOCK_50                       ; 8.300  ; 8.300  ; Rise       ; CLOCK_50                       ;
;  HEX3[5]    ; CLOCK_50                       ; 8.339  ; 8.339  ; Rise       ; CLOCK_50                       ;
;  HEX3[6]    ; CLOCK_50                       ; 8.669  ; 8.669  ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 12.300 ; 12.300 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 8.667  ; 8.667  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.172  ;        ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; LEDR[*]     ; LEDR_Driver:u1|Cont[20]        ; 7.261  ; 7.261  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[0]    ; LEDR_Driver:u1|Cont[20]        ; 7.261  ; 7.261  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[1]    ; LEDR_Driver:u1|Cont[20]        ; 6.940  ; 6.940  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[2]    ; LEDR_Driver:u1|Cont[20]        ; 6.361  ; 6.361  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[3]    ; LEDR_Driver:u1|Cont[20]        ; 6.717  ; 6.717  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[4]    ; LEDR_Driver:u1|Cont[20]        ; 6.866  ; 6.866  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[5]    ; LEDR_Driver:u1|Cont[20]        ; 6.717  ; 6.717  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[6]    ; LEDR_Driver:u1|Cont[20]        ; 6.702  ; 6.702  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[7]    ; LEDR_Driver:u1|Cont[20]        ; 6.810  ; 6.810  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[8]    ; LEDR_Driver:u1|Cont[20]        ; 6.662  ; 6.662  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[9]    ; LEDR_Driver:u1|Cont[20]        ; 6.635  ; 6.635  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
; VGA_B[*]    ; CLOCK_27[0]                    ; 10.144 ; 10.144 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[0]   ; CLOCK_27[0]                    ; 10.144 ; 10.144 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[1]   ; CLOCK_27[0]                    ; 9.523  ; 9.523  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[2]   ; CLOCK_27[0]                    ; 9.936  ; 9.936  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[3]   ; CLOCK_27[0]                    ; 9.910  ; 9.910  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_G[*]    ; CLOCK_27[0]                    ; 10.497 ; 10.497 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[0]   ; CLOCK_27[0]                    ; 10.432 ; 10.432 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[1]   ; CLOCK_27[0]                    ; 9.817  ; 9.817  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[2]   ; CLOCK_27[0]                    ; 10.244 ; 10.244 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[3]   ; CLOCK_27[0]                    ; 10.497 ; 10.497 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_HS      ; CLOCK_27[0]                    ; 5.783  ; 5.783  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_R[*]    ; CLOCK_27[0]                    ; 10.531 ; 10.531 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[0]   ; CLOCK_27[0]                    ; 10.412 ; 10.412 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[1]   ; CLOCK_27[0]                    ; 10.409 ; 10.409 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[2]   ; CLOCK_27[0]                    ; 10.531 ; 10.531 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[3]   ; CLOCK_27[0]                    ; 10.467 ; 10.467 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_VS      ; CLOCK_27[0]                    ; 5.431  ; 5.431  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; AUD_XCK     ; CLOCK_27[0]                    ; 2.904  ;        ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;        ; 2.904  ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+-------------+--------------------------------+--------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+-------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 6.076  ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 6.086  ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 6.076 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 7.512  ; 7.512 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 6.086 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 4.874  ;       ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;        ; 4.874 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 9.862  ; 9.862 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; HEX0[*]     ; CLOCK_50                       ; 7.374  ; 7.374 ; Rise       ; CLOCK_50                       ;
;  HEX0[0]    ; CLOCK_50                       ; 7.690  ; 7.690 ; Rise       ; CLOCK_50                       ;
;  HEX0[1]    ; CLOCK_50                       ; 7.705  ; 7.705 ; Rise       ; CLOCK_50                       ;
;  HEX0[2]    ; CLOCK_50                       ; 7.575  ; 7.575 ; Rise       ; CLOCK_50                       ;
;  HEX0[3]    ; CLOCK_50                       ; 7.706  ; 7.706 ; Rise       ; CLOCK_50                       ;
;  HEX0[4]    ; CLOCK_50                       ; 7.374  ; 7.374 ; Rise       ; CLOCK_50                       ;
;  HEX0[5]    ; CLOCK_50                       ; 7.374  ; 7.374 ; Rise       ; CLOCK_50                       ;
;  HEX0[6]    ; CLOCK_50                       ; 7.375  ; 7.375 ; Rise       ; CLOCK_50                       ;
; HEX1[*]     ; CLOCK_50                       ; 7.389  ; 7.389 ; Rise       ; CLOCK_50                       ;
;  HEX1[0]    ; CLOCK_50                       ; 7.389  ; 7.389 ; Rise       ; CLOCK_50                       ;
;  HEX1[1]    ; CLOCK_50                       ; 7.684  ; 7.684 ; Rise       ; CLOCK_50                       ;
;  HEX1[2]    ; CLOCK_50                       ; 7.681  ; 7.681 ; Rise       ; CLOCK_50                       ;
;  HEX1[3]    ; CLOCK_50                       ; 7.698  ; 7.698 ; Rise       ; CLOCK_50                       ;
;  HEX1[4]    ; CLOCK_50                       ; 7.704  ; 7.704 ; Rise       ; CLOCK_50                       ;
;  HEX1[5]    ; CLOCK_50                       ; 7.738  ; 7.738 ; Rise       ; CLOCK_50                       ;
;  HEX1[6]    ; CLOCK_50                       ; 7.737  ; 7.737 ; Rise       ; CLOCK_50                       ;
; HEX2[*]     ; CLOCK_50                       ; 7.707  ; 7.707 ; Rise       ; CLOCK_50                       ;
;  HEX2[0]    ; CLOCK_50                       ; 7.708  ; 7.708 ; Rise       ; CLOCK_50                       ;
;  HEX2[1]    ; CLOCK_50                       ; 7.707  ; 7.707 ; Rise       ; CLOCK_50                       ;
;  HEX2[2]    ; CLOCK_50                       ; 7.747  ; 7.747 ; Rise       ; CLOCK_50                       ;
;  HEX2[3]    ; CLOCK_50                       ; 7.751  ; 7.751 ; Rise       ; CLOCK_50                       ;
;  HEX2[4]    ; CLOCK_50                       ; 7.732  ; 7.732 ; Rise       ; CLOCK_50                       ;
;  HEX2[5]    ; CLOCK_50                       ; 7.723  ; 7.723 ; Rise       ; CLOCK_50                       ;
;  HEX2[6]    ; CLOCK_50                       ; 8.046  ; 8.046 ; Rise       ; CLOCK_50                       ;
; HEX3[*]     ; CLOCK_50                       ; 7.679  ; 7.679 ; Rise       ; CLOCK_50                       ;
;  HEX3[0]    ; CLOCK_50                       ; 7.728  ; 7.728 ; Rise       ; CLOCK_50                       ;
;  HEX3[1]    ; CLOCK_50                       ; 7.908  ; 7.908 ; Rise       ; CLOCK_50                       ;
;  HEX3[2]    ; CLOCK_50                       ; 7.908  ; 7.908 ; Rise       ; CLOCK_50                       ;
;  HEX3[3]    ; CLOCK_50                       ; 7.708  ; 7.708 ; Rise       ; CLOCK_50                       ;
;  HEX3[4]    ; CLOCK_50                       ; 7.679  ; 7.679 ; Rise       ; CLOCK_50                       ;
;  HEX3[5]    ; CLOCK_50                       ; 7.718  ; 7.718 ; Rise       ; CLOCK_50                       ;
;  HEX3[6]    ; CLOCK_50                       ; 8.046  ; 8.046 ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 10.886 ; 7.172 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 8.667  ; 8.667 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.172  ;       ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; LEDR[*]     ; LEDR_Driver:u1|Cont[20]        ; 6.361  ; 6.361 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[0]    ; LEDR_Driver:u1|Cont[20]        ; 7.261  ; 7.261 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[1]    ; LEDR_Driver:u1|Cont[20]        ; 6.940  ; 6.940 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[2]    ; LEDR_Driver:u1|Cont[20]        ; 6.361  ; 6.361 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[3]    ; LEDR_Driver:u1|Cont[20]        ; 6.717  ; 6.717 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[4]    ; LEDR_Driver:u1|Cont[20]        ; 6.866  ; 6.866 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[5]    ; LEDR_Driver:u1|Cont[20]        ; 6.717  ; 6.717 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[6]    ; LEDR_Driver:u1|Cont[20]        ; 6.702  ; 6.702 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[7]    ; LEDR_Driver:u1|Cont[20]        ; 6.810  ; 6.810 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[8]    ; LEDR_Driver:u1|Cont[20]        ; 6.662  ; 6.662 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[9]    ; LEDR_Driver:u1|Cont[20]        ; 6.635  ; 6.635 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
; VGA_B[*]    ; CLOCK_27[0]                    ; 6.295  ; 6.295 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[0]   ; CLOCK_27[0]                    ; 6.916  ; 6.916 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[1]   ; CLOCK_27[0]                    ; 6.295  ; 6.295 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[2]   ; CLOCK_27[0]                    ; 6.369  ; 6.369 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[3]   ; CLOCK_27[0]                    ; 6.350  ; 6.350 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_G[*]    ; CLOCK_27[0]                    ; 6.589  ; 6.589 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[0]   ; CLOCK_27[0]                    ; 7.204  ; 7.204 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[1]   ; CLOCK_27[0]                    ; 6.589  ; 6.589 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[2]   ; CLOCK_27[0]                    ; 6.677  ; 6.677 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[3]   ; CLOCK_27[0]                    ; 6.948  ; 6.948 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_HS      ; CLOCK_27[0]                    ; 5.783  ; 5.783 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_R[*]    ; CLOCK_27[0]                    ; 6.918  ; 6.918 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[0]   ; CLOCK_27[0]                    ; 7.184  ; 7.184 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[1]   ; CLOCK_27[0]                    ; 7.181  ; 7.181 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[2]   ; CLOCK_27[0]                    ; 6.964  ; 6.964 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[3]   ; CLOCK_27[0]                    ; 6.918  ; 6.918 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_VS      ; CLOCK_27[0]                    ; 5.431  ; 5.431 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; AUD_XCK     ; CLOCK_27[0]                    ; 2.904  ;       ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;        ; 2.904 ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+-------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SW[9]      ; AUD_DACDAT  ;    ; 6.134 ; 6.134 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SW[9]      ; AUD_DACDAT  ;    ; 6.134 ; 6.134 ;    ;
+------------+-------------+----+-------+-------+----+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -0.680 ; -11.565       ;
; u3|altpll_component|pll|clk[1] ; -0.490 ; -0.971        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -0.449 ; -8.698        ;
; AUDIO_DAC:u8|LRCK_1X           ; -0.022 ; -0.132        ;
; LEDR_Driver:u1|Cont[20]        ; 0.138  ; 0.000         ;
; AUDIO_DAC:u8|oAUD_BCK          ; 0.489  ; 0.000         ;
; CLOCK_27[0]                    ; 1.542  ; 0.000         ;
; u3|altpll_component|pll|clk[0] ; 33.965 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.724 ; -1.724        ;
; CLOCK_27[0]                    ; -1.661 ; -1.661        ;
; AUDIO_DAC:u8|oAUD_BCK          ; 0.215  ; 0.000         ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
; LEDR_Driver:u1|Cont[20]        ; 0.215  ; 0.000         ;
; u3|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
; u3|altpll_component|pll|clk[1] ; 0.215  ; 0.000         ;
; AUDIO_DAC:u8|LRCK_1X           ; 0.255  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -46.380       ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -0.500 ; -40.000       ;
; LEDR_Driver:u1|Cont[20]        ; -0.500 ; -11.000       ;
; AUDIO_DAC:u8|LRCK_1X           ; -0.500 ; -6.000        ;
; AUDIO_DAC:u8|oAUD_BCK          ; -0.500 ; -4.000        ;
; CLOCK_27[0]                    ; 17.518 ; 0.000         ;
; u3|altpll_component|pll|clk[0] ; 17.714 ; 0.000         ;
; u3|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                        ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.680 ; Cont[1]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.706      ;
; -0.663 ; Cont[0]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.689      ;
; -0.645 ; Cont[1]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.671      ;
; -0.630 ; Cont[2]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.656      ;
; -0.628 ; Cont[0]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.654      ;
; -0.611 ; Cont[3]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.637      ;
; -0.610 ; Cont[1]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.636      ;
; -0.595 ; Cont[2]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.621      ;
; -0.593 ; Cont[0]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.619      ;
; -0.576 ; Cont[4]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.602      ;
; -0.576 ; Cont[3]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.602      ;
; -0.575 ; Cont[1]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.601      ;
; -0.560 ; Cont[2]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.586      ;
; -0.558 ; Cont[0]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.584      ;
; -0.541 ; Cont[4]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.567      ;
; -0.541 ; Cont[3]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.567      ;
; -0.540 ; Cont[1]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.566      ;
; -0.525 ; Cont[2]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.551      ;
; -0.523 ; Cont[0]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.549      ;
; -0.521 ; Cont[5]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.547      ;
; -0.506 ; Cont[4]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.532      ;
; -0.506 ; Cont[3]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.532      ;
; -0.505 ; Cont[1]                          ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.531      ;
; -0.490 ; Cont[2]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.516      ;
; -0.488 ; Cont[0]                          ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.514      ;
; -0.486 ; Cont[5]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.512      ;
; -0.471 ; Cont[4]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.497      ;
; -0.471 ; Cont[3]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.497      ;
; -0.455 ; Cont[2]                          ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.481      ;
; -0.451 ; Cont[5]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.477      ;
; -0.446 ; Cont[6]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.472      ;
; -0.436 ; Cont[4]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.462      ;
; -0.436 ; Cont[3]                          ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.462      ;
; -0.416 ; Cont[5]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.442      ;
; -0.411 ; Cont[1]                          ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.437      ;
; -0.411 ; Cont[6]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.437      ;
; -0.401 ; Cont[4]                          ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.427      ;
; -0.396 ; Cont[7]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.422      ;
; -0.394 ; Cont[0]                          ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.420      ;
; -0.381 ; Cont[5]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.407      ;
; -0.376 ; Cont[1]                          ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.402      ;
; -0.376 ; Cont[8]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.402      ;
; -0.376 ; Cont[6]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.402      ;
; -0.363 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.394      ;
; -0.363 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.394      ;
; -0.363 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.394      ;
; -0.363 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.394      ;
; -0.363 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.394      ;
; -0.363 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.394      ;
; -0.363 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.394      ;
; -0.363 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.394      ;
; -0.363 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.394      ;
; -0.363 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.394      ;
; -0.363 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.394      ;
; -0.363 ; I2C_AV_Config:u7|mI2C_CLK_DIV[8] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.394      ;
; -0.361 ; Cont[7]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.387      ;
; -0.361 ; Cont[2]                          ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.387      ;
; -0.359 ; Cont[0]                          ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.385      ;
; -0.347 ; I2C_AV_Config:u7|mI2C_CLK_DIV[0] ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.380      ;
; -0.346 ; Cont[5]                          ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.372      ;
; -0.342 ; Cont[3]                          ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.368      ;
; -0.341 ; Cont[1]                          ; Cont[19]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.367      ;
; -0.341 ; Cont[8]                          ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.367      ;
; -0.341 ; Cont[6]                          ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.367      ;
; -0.337 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; I2C_AV_Config:u7|mI2C_CLK_DIV[6] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.369      ;
; -0.326 ; Cont[9]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.352      ;
; -0.326 ; Cont[7]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.352      ;
; -0.326 ; Cont[2]                          ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.352      ;
; -0.325 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.324 ; Cont[0]                          ; Cont[19]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.350      ;
; -0.316 ; I2C_AV_Config:u7|mI2C_CLK_DIV[1] ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.349      ;
; -0.307 ; Cont[10]                         ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.333      ;
; -0.307 ; Cont[4]                          ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.333      ;
; -0.307 ; Cont[3]                          ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.333      ;
; -0.306 ; Cont[1]                          ; Cont[18]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.332      ;
; -0.306 ; Cont[8]                          ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.332      ;
; -0.306 ; Cont[6]                          ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.332      ;
; -0.297 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4] ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.329      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u3|altpll_component|pll|clk[1]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.490 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.005        ; -0.301     ; 0.367      ;
; -0.490 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.005        ; -0.301     ; 0.367      ;
; -0.481 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.005        ; -0.292     ; 0.367      ;
; -0.481 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.005        ; -0.292     ; 0.367      ;
; 54.312 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.275      ;
; 54.312 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.275      ;
; 54.312 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.275      ;
; 54.312 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.275      ;
; 54.312 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.275      ;
; 54.312 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.275      ;
; 54.312 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.275      ;
; 54.312 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.275      ;
; 54.312 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.275      ;
; 54.333 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.388 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.199      ;
; 54.388 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.199      ;
; 54.388 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.199      ;
; 54.388 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.199      ;
; 54.388 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.199      ;
; 54.388 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.199      ;
; 54.388 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.199      ;
; 54.388 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.199      ;
; 54.388 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.199      ;
; 54.431 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.156      ;
; 54.431 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.156      ;
; 54.431 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.156      ;
; 54.431 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.156      ;
; 54.431 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.156      ;
; 54.431 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.156      ;
; 54.431 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.156      ;
; 54.431 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.156      ;
; 54.431 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.156      ;
; 54.536 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.051      ;
; 54.536 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.051      ;
; 54.536 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.051      ;
; 54.536 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.051      ;
; 54.536 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.051      ;
; 54.536 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.051      ;
; 54.536 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.051      ;
; 54.536 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.051      ;
; 54.536 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.051      ;
; 54.543 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.044      ;
; 54.543 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.044      ;
; 54.543 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.044      ;
; 54.543 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.044      ;
; 54.543 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.044      ;
; 54.543 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.044      ;
; 54.543 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.044      ;
; 54.543 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.044      ;
; 54.543 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.044      ;
; 54.663 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.924      ;
; 54.663 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.924      ;
; 54.663 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.924      ;
; 54.663 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.924      ;
; 54.663 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.924      ;
; 54.663 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.924      ;
; 54.663 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.924      ;
; 54.663 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.924      ;
; 54.663 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.924      ;
; 54.666 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.921      ;
; 54.687 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.900      ;
; 54.694 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.893      ;
; 54.694 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.893      ;
; 54.694 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.893      ;
; 54.694 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.893      ;
; 54.694 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.893      ;
; 54.694 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.893      ;
; 54.694 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.893      ;
; 54.694 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.893      ;
; 54.694 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.893      ;
; 54.742 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.845      ;
; 54.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.812      ;
; 54.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.812      ;
; 54.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.812      ;
; 54.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.812      ;
; 54.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.812      ;
; 54.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.812      ;
; 54.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.812      ;
; 54.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.812      ;
; 54.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.812      ;
; 54.785 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.802      ;
; 54.890 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.697      ;
; 54.897 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.690      ;
; 55.017 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.570      ;
; 55.046 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.541      ;
; 55.053 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.534      ;
; 55.061 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.526      ;
; 55.063 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.524      ;
; 55.064 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.523      ;
; 55.064 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.523      ;
; 55.066 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.521      ;
; 55.176 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.411      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.449 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.480      ;
; -0.410 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.442      ;
; -0.387 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.418      ;
; -0.323 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.355      ;
; -0.323 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.355      ;
; -0.317 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.348      ;
; -0.317 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.348      ;
; -0.298 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.330      ;
; -0.298 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.330      ;
; -0.298 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.330      ;
; -0.298 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.330      ;
; -0.298 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.330      ;
; -0.298 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.330      ;
; -0.298 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.330      ;
; -0.298 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.330      ;
; -0.298 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.330      ;
; -0.298 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.330      ;
; -0.285 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.316      ;
; -0.285 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.316      ;
; -0.285 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.316      ;
; -0.285 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.316      ;
; -0.285 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.316      ;
; -0.285 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.316      ;
; -0.285 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.316      ;
; -0.285 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.316      ;
; -0.285 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.316      ;
; -0.285 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.316      ;
; -0.268 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.299      ;
; -0.254 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.285      ;
; -0.254 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.285      ;
; -0.254 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.285      ;
; -0.254 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.285      ;
; -0.254 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.285      ;
; -0.254 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.285      ;
; -0.254 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.285      ;
; -0.254 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.285      ;
; -0.254 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.285      ;
; -0.254 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.285      ;
; -0.227 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.259      ;
; -0.227 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.259      ;
; -0.212 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.244      ;
; -0.195 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.227      ;
; -0.192 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.224      ;
; -0.192 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.224      ;
; -0.192 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.224      ;
; -0.192 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.224      ;
; -0.192 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.224      ;
; -0.192 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.224      ;
; -0.182 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.214      ;
; -0.180 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.211      ;
; -0.173 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.205      ;
; -0.173 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.204      ;
; -0.173 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.204      ;
; -0.173 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.204      ;
; -0.173 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.204      ;
; -0.173 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.204      ;
; -0.173 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.204      ;
; -0.173 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.204      ;
; -0.173 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.204      ;
; -0.173 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.204      ;
; -0.173 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.204      ;
; -0.157 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.191      ;
; -0.157 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.191      ;
; -0.157 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.191      ;
; -0.157 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.191      ;
; -0.157 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.191      ;
; -0.157 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.191      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u8|LRCK_1X'                                                                                                            ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.022 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.054      ;
; -0.022 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.054      ;
; -0.022 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.054      ;
; -0.022 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.054      ;
; -0.022 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.054      ;
; -0.022 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.054      ;
; -0.007 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.039      ;
; -0.007 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.039      ;
; 0.061  ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.971      ;
; 0.061  ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.971      ;
; 0.061  ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.971      ;
; 0.061  ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.971      ;
; 0.061  ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.971      ;
; 0.061  ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.971      ;
; 0.102  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.930      ;
; 0.102  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.930      ;
; 0.139  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.893      ;
; 0.224  ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.808      ;
; 0.224  ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.808      ;
; 0.224  ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.808      ;
; 0.224  ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.808      ;
; 0.224  ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.808      ;
; 0.224  ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.808      ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LEDR_Driver:u1|Cont[20]'                                                                                                          ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.138 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.894      ;
; 0.167 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.865      ;
; 0.191 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.841      ;
; 0.216 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.816      ;
; 0.244 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.788      ;
; 0.263 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.769      ;
; 0.317 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.715      ;
; 0.332 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.700      ;
; 0.344 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.688      ;
; 0.413 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.619      ;
; 0.414 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.618      ;
; 0.414 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.618      ;
; 0.414 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.618      ;
; 0.415 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.617      ;
; 0.463 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.569      ;
; 0.496 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.536      ;
; 0.499 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.533      ;
; 0.500 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.532      ;
; 0.500 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.532      ;
; 0.503 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.529      ;
; 0.504 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.528      ;
; 0.510 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.522      ;
; 0.512 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.520      ;
; 0.532 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.500      ;
; 0.534 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.498      ;
; 0.541 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.491      ;
; 0.549 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.483      ;
; 0.551 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.481      ;
; 0.552 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.480      ;
; 0.553 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.479      ;
; 0.555 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.477      ;
; 0.555 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.477      ;
; 0.558 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.474      ;
; 0.558 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.474      ;
; 0.561 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.471      ;
; 0.583 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.449      ;
; 0.615 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.417      ;
; 0.620 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.412      ;
; 0.620 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.412      ;
; 0.623 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.409      ;
; 0.623 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.409      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u8|oAUD_BCK'                                                                                                            ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.489 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.543      ;
; 0.489 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.543      ;
; 0.520 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.512      ;
; 0.610 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.422      ;
; 0.615 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.417      ;
; 0.618 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.414      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27[0]'                                                                                                             ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; 1.542  ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.001        ; 1.760      ; 0.392      ;
; 1.542  ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.001        ; 1.760      ; 0.392      ;
; 35.610 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.457      ;
; 35.620 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.447      ;
; 35.645 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.422      ;
; 35.655 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.412      ;
; 35.660 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.407      ;
; 35.695 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.372      ;
; 35.735 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.332      ;
; 35.739 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.328      ;
; 35.749 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.318      ;
; 35.770 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.297      ;
; 35.774 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.293      ;
; 35.784 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.283      ;
; 35.785 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.282      ;
; 35.789 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.278      ;
; 35.805 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.262      ;
; 35.809 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.258      ;
; 35.819 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.248      ;
; 35.820 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.247      ;
; 35.824 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.243      ;
; 35.840 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.227      ;
; 35.844 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.223      ;
; 35.854 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.213      ;
; 35.855 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.212      ;
; 35.859 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.208      ;
; 35.864 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.203      ;
; 35.874 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.193      ;
; 35.879 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.188      ;
; 35.889 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.178      ;
; 35.890 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.177      ;
; 35.894 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.173      ;
; 35.899 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.168      ;
; 35.909 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.158      ;
; 35.914 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.153      ;
; 35.914 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.153      ;
; 35.922 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.145      ;
; 35.924 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.143      ;
; 35.929 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.138      ;
; 35.934 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.133      ;
; 35.934 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.133      ;
; 35.949 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.118      ;
; 35.949 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.118      ;
; 35.957 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.110      ;
; 35.957 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.110      ;
; 35.959 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.108      ;
; 35.964 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.103      ;
; 35.969 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.098      ;
; 35.969 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.098      ;
; 35.984 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.083      ;
; 35.984 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.083      ;
; 35.984 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.083      ;
; 35.992 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.075      ;
; 35.994 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.073      ;
; 35.997 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.070      ;
; 35.999 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.068      ;
; 36.003 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.064      ;
; 36.004 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.063      ;
; 36.004 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.063      ;
; 36.019 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.048      ;
; 36.019 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.048      ;
; 36.032 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.035      ;
; 36.034 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.033      ;
; 36.038 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.029      ;
; 36.039 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.028      ;
; 36.039 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.028      ;
; 36.051 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.016      ;
; 36.054 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.013      ;
; 36.054 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.013      ;
; 36.073 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.996      ;
; 36.073 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.994      ;
; 36.074 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.993      ;
; 36.074 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.993      ;
; 36.083 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.986      ;
; 36.086 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.981      ;
; 36.086 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.981      ;
; 36.087 ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.982      ;
; 36.089 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.978      ;
; 36.089 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.978      ;
; 36.108 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.961      ;
; 36.108 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.959      ;
; 36.109 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.958      ;
; 36.109 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.958      ;
; 36.118 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.951      ;
; 36.120 ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.949      ;
; 36.121 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.946      ;
; 36.121 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.946      ;
; 36.122 ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.947      ;
; 36.123 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.946      ;
; 36.124 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.943      ;
; 36.124 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.943      ;
; 36.126 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.941      ;
; 36.143 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.926      ;
; 36.143 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.924      ;
; 36.144 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.923      ;
; 36.152 ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.917      ;
; 36.153 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.916      ;
; 36.155 ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.914      ;
; 36.156 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.911      ;
; 36.156 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.911      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u3|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 33.965 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.786      ;
; 33.965 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.786      ;
; 33.965 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.786      ;
; 33.965 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.786      ;
; 33.965 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.786      ;
; 33.965 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.786      ;
; 33.965 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.786      ;
; 33.965 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.786      ;
; 33.965 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.786      ;
; 34.014 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[0] ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 5.701      ;
; 34.057 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[1] ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 5.658      ;
; 34.099 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.651      ;
; 34.099 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.651      ;
; 34.099 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.651      ;
; 34.099 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.651      ;
; 34.099 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.651      ;
; 34.099 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.651      ;
; 34.099 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.651      ;
; 34.099 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.651      ;
; 34.099 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.651      ;
; 34.128 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.623      ;
; 34.128 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.623      ;
; 34.128 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.623      ;
; 34.128 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.623      ;
; 34.128 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.623      ;
; 34.128 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.623      ;
; 34.128 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.623      ;
; 34.128 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.623      ;
; 34.128 ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.623      ;
; 34.141 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.610      ;
; 34.141 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.610      ;
; 34.141 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.610      ;
; 34.141 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.610      ;
; 34.141 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.610      ;
; 34.141 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.610      ;
; 34.141 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.610      ;
; 34.141 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.610      ;
; 34.141 ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.610      ;
; 34.184 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg8  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.059      ; 5.556      ;
; 34.184 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg7  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.059      ; 5.556      ;
; 34.184 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg6  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.059      ; 5.556      ;
; 34.184 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg5  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.059      ; 5.556      ;
; 34.184 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg4  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.059      ; 5.556      ;
; 34.184 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg3  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.059      ; 5.556      ;
; 34.184 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg2  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.059      ; 5.556      ;
; 34.184 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg1  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.059      ; 5.556      ;
; 34.184 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg0  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.059      ; 5.556      ;
; 34.221 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.055      ; 5.515      ;
; 34.221 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.055      ; 5.515      ;
; 34.221 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.055      ; 5.515      ;
; 34.221 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.055      ; 5.515      ;
; 34.221 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.055      ; 5.515      ;
; 34.221 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.055      ; 5.515      ;
; 34.221 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.055      ; 5.515      ;
; 34.221 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.055      ; 5.515      ;
; 34.221 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a36~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.055      ; 5.515      ;
; 34.250 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 5.496      ;
; 34.250 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 5.496      ;
; 34.250 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 5.496      ;
; 34.250 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 5.496      ;
; 34.250 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 5.496      ;
; 34.250 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 5.496      ;
; 34.250 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 5.496      ;
; 34.250 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 5.496      ;
; 34.250 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a27~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.065      ; 5.496      ;
; 34.302 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.448      ;
; 34.302 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.448      ;
; 34.302 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.448      ;
; 34.302 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.448      ;
; 34.302 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.448      ;
; 34.302 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.448      ;
; 34.302 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.448      ;
; 34.302 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.448      ;
; 34.302 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.448      ;
; 34.303 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[2] ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 5.412      ;
; 34.310 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.440      ;
; 34.310 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.440      ;
; 34.310 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.440      ;
; 34.310 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.440      ;
; 34.310 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.440      ;
; 34.310 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.440      ;
; 34.310 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.440      ;
; 34.310 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.440      ;
; 34.310 ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a40~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.069      ; 5.440      ;
; 34.314 ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.437      ;
; 34.314 ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.437      ;
; 34.314 ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.437      ;
; 34.314 ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.437      ;
; 34.314 ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.437      ;
; 34.314 ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.437      ;
; 34.314 ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.437      ;
; 34.314 ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.437      ;
; 34.314 ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a44~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.070      ; 5.437      ;
; 34.318 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg8  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 5.421      ;
; 34.318 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg7  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 5.421      ;
; 34.318 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg6  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 5.421      ;
; 34.318 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg5  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 5.421      ;
; 34.318 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg4  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 5.421      ;
; 34.318 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg3  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 5.421      ;
; 34.318 ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a9~porta_address_reg2  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 5.421      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.724 ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 1.798      ; 0.367      ;
; -1.224 ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 1.798      ; 0.367      ;
; 0.215  ; Cont[0]                           ; Cont[0]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; Cont[27]                          ; Cont[27]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.243  ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.353  ; Cont[14]                          ; Cont[14]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; Cont[2]                           ; Cont[2]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; Cont[5]                           ; Cont[5]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; Cont[7]                           ; Cont[7]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; Cont[9]                           ; Cont[9]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; Cont[0]                           ; Cont[1]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; Cont[15]                          ; Cont[15]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; Cont[16]                          ; Cont[16]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Cont[23]                          ; Cont[23]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Cont[11]                          ; Cont[11]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Cont[12]                          ; Cont[12]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Cont[13]                          ; Cont[13]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Cont[18]                          ; Cont[18]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Cont[21]                          ; Cont[21]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; Cont[25]                          ; Cont[25]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.369  ; Cont[6]                           ; Cont[6]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Cont[8]                           ; Cont[8]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Cont[17]                          ; Cont[17]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Cont[22]                          ; Cont[22]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Cont[1]                           ; Cont[1]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; Cont[3]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; Cont[4]                           ; Cont[4]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; Cont[10]                          ; Cont[10]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; Cont[19]                          ; Cont[19]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; Cont[20]                          ; Cont[20]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; Cont[24]                          ; Cont[24]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; Cont[26]                          ; Cont[26]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.491  ; Cont[14]                          ; Cont[15]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.492  ; Cont[0]                           ; Cont[2]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.644      ;
; 0.494  ; Cont[7]                           ; Cont[8]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; Cont[2]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; Cont[9]                           ; Cont[10]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; Cont[15]                          ; Cont[16]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; Cont[16]                          ; Cont[17]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; Cont[23]                          ; Cont[24]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; Cont[11]                          ; Cont[12]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; Cont[12]                          ; Cont[13]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; Cont[18]                          ; Cont[19]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; Cont[25]                          ; Cont[26]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.509  ; Cont[6]                           ; Cont[7]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Cont[8]                           ; Cont[9]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Cont[22]                          ; Cont[23]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Cont[17]                          ; Cont[18]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Cont[1]                           ; Cont[2]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; Cont[4]                           ; Cont[5]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; Cont[10]                          ; Cont[11]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; Cont[20]                          ; Cont[21]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; Cont[3]                           ; Cont[4]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; Cont[19]                          ; Cont[20]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; Cont[24]                          ; Cont[25]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; Cont[26]                          ; Cont[27]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.526  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.526  ; Cont[14]                          ; Cont[16]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.527  ; Cont[0]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.679      ;
; 0.529  ; Cont[7]                           ; Cont[9]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; Cont[9]                           ; Cont[11]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; Cont[2]                           ; Cont[4]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.530  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.530  ; Cont[15]                          ; Cont[17]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; Cont[16]                          ; Cont[18]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; Cont[23]                          ; Cont[25]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; Cont[11]                          ; Cont[13]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; Cont[18]                          ; Cont[20]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; Cont[25]                          ; Cont[27]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.544  ; Cont[6]                           ; Cont[8]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Cont[8]                           ; Cont[10]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Cont[22]                          ; Cont[24]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Cont[17]                          ; Cont[19]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Cont[1]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; Cont[10]                          ; Cont[12]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.697      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27[0]'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -1.661 ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.000        ; 1.760      ; 0.392      ;
; -1.661 ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.000        ; 1.760      ; 0.392      ;
; 0.215  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[0]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.353  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[2]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LEDR_Driver:u1|Cont[18] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[1]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.364  ; LEDR_Driver:u1|Cont[19] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[1]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.491  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[2]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.504  ; LEDR_Driver:u1|Cont[19] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[2]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.509  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.526  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.528  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.531  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.544  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.696      ;
; 0.549  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.552  ; LEDR_Driver:u1|Cont[18] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.561  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.563  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.579  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.581  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.731      ;
; 0.584  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.736      ;
; 0.586  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.736      ;
; 0.587  ; LEDR_Driver:u1|Cont[18] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.589  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.596  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.748      ;
; 0.598  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.599  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.601  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.604  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.614  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.616  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.766      ;
; 0.619  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.771      ;
; 0.621  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.771      ;
; 0.621  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.771      ;
; 0.624  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.631  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.633  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.634  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.634  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.636  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.639  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.639  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.649  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.651  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.801      ;
; 0.654  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.656  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.806      ;
; 0.656  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.806      ;
; 0.659  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.661  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.813      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u8|oAUD_BCK'                                                                                                             ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.262 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.414      ;
; 0.265 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.417      ;
; 0.270 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.422      ;
; 0.360 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.512      ;
; 0.391 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.543      ;
; 0.391 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.543      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.398      ;
; 0.251 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.403      ;
; 0.305 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.457      ;
; 0.308 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.460      ;
; 0.308 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.460      ;
; 0.309 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.461      ;
; 0.309 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.461      ;
; 0.310 ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.463      ;
; 0.312 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.464      ;
; 0.314 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.466      ;
; 0.315 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.468      ;
; 0.323 ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.476      ;
; 0.327 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.479      ;
; 0.336 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.488      ;
; 0.336 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.490      ;
; 0.344 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.496      ;
; 0.344 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.496      ;
; 0.345 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.497      ;
; 0.346 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.498      ;
; 0.346 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.498      ;
; 0.347 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.499      ;
; 0.347 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.503      ;
; 0.362 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.386 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.538      ;
; 0.391 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.543      ;
; 0.392 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.544      ;
; 0.396 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.548      ;
; 0.397 ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.550      ;
; 0.399 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.551      ;
; 0.403 ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.556      ;
; 0.404 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.556      ;
; 0.404 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.556      ;
; 0.407 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.559      ;
; 0.412 ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.565      ;
; 0.415 ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.568      ;
; 0.415 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.567      ;
; 0.415 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.567      ;
; 0.417 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.569      ;
; 0.418 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.570      ;
; 0.418 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.570      ;
; 0.418 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.570      ;
; 0.418 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.570      ;
; 0.421 ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.574      ;
; 0.431 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.583      ;
; 0.431 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.583      ;
; 0.431 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.583      ;
; 0.433 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.585      ;
; 0.436 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.588      ;
; 0.440 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.592      ;
; 0.442 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.594      ;
; 0.443 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.595      ;
; 0.443 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.595      ;
; 0.443 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.595      ;
; 0.443 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.593      ;
; 0.444 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.596      ;
; 0.446 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.596      ;
; 0.456 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.608      ;
; 0.459 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.611      ;
; 0.473 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.625      ;
; 0.480 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.632      ;
; 0.485 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.637      ;
; 0.486 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.638      ;
; 0.501 ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.654      ;
; 0.508 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.660      ;
; 0.518 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.670      ;
; 0.528 ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.681      ;
; 0.531 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.685      ;
; 0.536 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.688      ;
; 0.559 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.711      ;
; 0.561 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.712      ;
; 0.562 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.714      ;
; 0.567 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.721      ;
; 0.571 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.723      ;
; 0.573 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.723      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LEDR_Driver:u1|Cont[20]'                                                                                                           ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.215 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.367      ;
; 0.257 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.409      ;
; 0.260 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.412      ;
; 0.260 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.412      ;
; 0.265 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.417      ;
; 0.297 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.449      ;
; 0.319 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.471      ;
; 0.322 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.474      ;
; 0.325 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.483      ;
; 0.339 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.491      ;
; 0.346 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.498      ;
; 0.348 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.500      ;
; 0.368 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.522      ;
; 0.376 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.536      ;
; 0.417 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.569      ;
; 0.465 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.617      ;
; 0.466 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.618      ;
; 0.466 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.618      ;
; 0.466 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.618      ;
; 0.467 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.619      ;
; 0.536 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.688      ;
; 0.548 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.700      ;
; 0.563 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.715      ;
; 0.617 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.769      ;
; 0.664 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.816      ;
; 0.689 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.841      ;
; 0.713 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.865      ;
; 0.742 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.894      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u3|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:u4|oVGA_V_SYNC                                                                                                         ; VGA_Controller:u4|oVGA_V_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[3] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.387      ;
; 0.240 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[2] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[0] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.245 ; VGA_Controller:u4|H_Cont[9]                                                                                                           ; VGA_Controller:u4|H_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; VGA_Pattern:u5|oRed[9]                                                                                                                ; VGA_Controller:u4|Cur_Color_B[9]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.251 ; VGA_Controller:u4|V_Cont[9]                                                                                                           ; VGA_Controller:u4|V_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.259 ; VGA_OSD_RAM:u6|ADDR_d[0]                                                                                                              ; VGA_OSD_RAM:u6|ADDR_dd[0]                                                                                                                 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; VGA_OSD_RAM:u6|ADDR_d[1]                                                                                                              ; VGA_OSD_RAM:u6|ADDR_dd[1]                                                                                                                 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; VGA_OSD_RAM:u6|ADDR_d[2]                                                                                                              ; VGA_OSD_RAM:u6|ADDR_dd[2]                                                                                                                 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.413      ;
; 0.322 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[1] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[4] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[5] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.476      ;
; 0.328 ; VGA_Controller:u4|oAddress[0]                                                                                                         ; VGA_OSD_RAM:u6|ADDR_d[0]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.481      ;
; 0.341 ; VGA_Controller:u4|V_Cont[9]                                                                                                           ; VGA_Controller:u4|oCoord_Y[9]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.494      ;
; 0.363 ; VGA_Controller:u4|oCoord_X[2]                                                                                                         ; VGA_Controller:u4|oAddress[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|H_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[0]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Controller:u4|H_Cont[3]                                                                                                           ; VGA_Controller:u4|H_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|V_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_OSD_RAM:u6|oBlue[9]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[9]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; VGA_Controller:u4|oCoord_X[1]                                                                                                         ; VGA_Controller:u4|oAddress[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; VGA_Pattern:u5|oBlue[8]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[8]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|V_Cont[0]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|V_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_Pattern:u5|oRed[9]                                                                                                                ; VGA_Controller:u4|Cur_Color_G[9]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; VGA_Controller:u4|V_Cont[5]                                                                                                           ; VGA_Controller:u4|V_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|V_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; VGA_Pattern:u5|oBlue[7]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[6]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; VGA_Controller:u4|V_Cont[9]                                                                                                           ; VGA_Controller:u4|oVGA_V_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; VGA_Controller:u4|H_Cont[2]                                                                                                           ; VGA_Controller:u4|H_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Controller:u4|H_Cont[1]                                                                                                           ; VGA_Controller:u4|H_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; VGA_Controller:u4|H_Cont[4]                                                                                                           ; VGA_Controller:u4|H_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|H_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; VGA_Controller:u4|V_Cont[1]                                                                                                           ; VGA_Controller:u4|V_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|V_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|V_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.392 ; VGA_Controller:u4|H_Cont[2]                                                                                                           ; VGA_Controller:u4|oCoord_X[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.543      ;
; 0.420 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|oCoord_X[0]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.571      ;
; 0.422 ; VGA_Controller:u4|H_Cont[1]                                                                                                           ; VGA_Controller:u4|oCoord_X[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.573      ;
; 0.439 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|oCoord_Y[6]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.592      ;
; 0.442 ; VGA_Controller:u4|H_Cont[9]                                                                                                           ; VGA_Controller:u4|oCoord_X[9]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.593      ;
; 0.443 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|oVGA_H_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.594      ;
; 0.444 ; VGA_Controller:u4|V_Cont[8]                                                                                                           ; VGA_Controller:u4|V_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.596      ;
; 0.445 ; VGA_OSD_RAM:u6|ADDR_dd[2]                                                                                                             ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.596      ;
; 0.446 ; VGA_Controller:u4|oCoord_Y[7]                                                                                                         ; VGA_Pattern:u5|oBlue[7]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.594      ;
; 0.447 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|oCoord_Y[7]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.600      ;
; 0.449 ; VGA_Controller:u4|V_Cont[1]                                                                                                           ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.603      ;
; 0.456 ; VGA_Controller:u4|V_Cont[5]                                                                                                           ; VGA_Controller:u4|oCoord_Y[5]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.609      ;
; 0.459 ; VGA_Controller:u4|V_Cont[8]                                                                                                           ; VGA_Controller:u4|oCoord_Y[8]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.612      ;
; 0.459 ; VGA_Controller:u4|oCoord_X[6]                                                                                                         ; VGA_Controller:u4|oAddress[6]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.611      ;
; 0.460 ; VGA_Controller:u4|oCoord_X[3]                                                                                                         ; VGA_Controller:u4|oAddress[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.612      ;
; 0.464 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.617      ;
; 0.464 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.617      ;
; 0.466 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.619      ;
; 0.466 ; VGA_Controller:u4|oCoord_X[5]                                                                                                         ; VGA_Controller:u4|oAddress[5]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.618      ;
; 0.476 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[0]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.628      ;
; 0.480 ; VGA_Controller:u4|oAddress[1]                                                                                                         ; VGA_OSD_RAM:u6|ADDR_d[1]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.633      ;
; 0.490 ; VGA_Controller:u4|oCoord_Y[9]                                                                                                         ; VGA_Pattern:u5|oBlue[7]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.638      ;
; 0.501 ; VGA_Controller:u4|oCoord_X[2]                                                                                                         ; VGA_Controller:u4|oAddress[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; VGA_Controller:u4|oCoord_X[1]                                                                                                         ; VGA_Controller:u4|oAddress[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|H_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|V_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.507 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|V_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|V_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.512 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|V_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.516 ; VGA_Controller:u4|H_Cont[2]                                                                                                           ; VGA_Controller:u4|H_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; VGA_Controller:u4|H_Cont[1]                                                                                                           ; VGA_Controller:u4|H_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; VGA_Controller:u4|H_Cont[4]                                                                                                           ; VGA_Controller:u4|H_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|H_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; VGA_Controller:u4|V_Cont[1]                                                                                                           ; VGA_Controller:u4|V_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|V_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|V_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.536 ; VGA_Controller:u4|oCoord_X[2]                                                                                                         ; VGA_Controller:u4|oAddress[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; VGA_Controller:u4|oCoord_X[1]                                                                                                         ; VGA_Controller:u4|oAddress[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|H_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|V_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; VGA_Controller:u4|H_Cont[8]                                                                                                           ; VGA_Controller:u4|H_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|V_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|V_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.698      ;
; 0.547 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|V_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; VGA_Controller:u4|oCoord_X[4]                                                                                                         ; VGA_Controller:u4|oAddress[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; VGA_Controller:u4|H_Cont[4]                                                                                                           ; VGA_Controller:u4|oCoord_X[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.702      ;
; 0.551 ; VGA_Controller:u4|H_Cont[1]                                                                                                           ; VGA_Controller:u4|H_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; VGA_Controller:u4|H_Cont[4]                                                                                                           ; VGA_Controller:u4|H_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; VGA_Controller:u4|V_Cont[1]                                                                                                           ; VGA_Controller:u4|V_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|H_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|V_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|oCoord_X[5]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.708      ;
; 0.559 ; VGA_Controller:u4|H_Cont[3]                                                                                                           ; VGA_Controller:u4|H_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; VGA_Controller:u4|oCoord_Y[8]                                                                                                         ; VGA_Pattern:u5|oBlue[7]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.707      ;
; 0.561 ; VGA_Controller:u4|oCoord_Y[7]                                                                                                         ; VGA_Pattern:u5|oBlue[8]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.709      ;
; 0.562 ; VGA_Controller:u4|oCoord_Y[7]                                                                                                         ; VGA_Pattern:u5|oRed[9]                                                                                                                    ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.710      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u3|altpll_component|pll|clk[1]'                                                                                                                            ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.257 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.409      ;
; 0.259 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.411      ;
; 0.356 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.509      ;
; 0.366 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.000        ; -0.292     ; 0.367      ;
; 0.366 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.000        ; -0.292     ; 0.367      ;
; 0.369 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.000        ; -0.301     ; 0.367      ;
; 0.375 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.000        ; -0.301     ; 0.367      ;
; 0.376 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.534      ;
; 0.389 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.541      ;
; 0.418 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.570      ;
; 0.494 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.647      ;
; 0.507 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.659      ;
; 0.517 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.529 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.682      ;
; 0.538 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.690      ;
; 0.542 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.697      ;
; 0.552 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.564 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.717      ;
; 0.577 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.729      ;
; 0.577 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.729      ;
; 0.587 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.599 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.612 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.764      ;
; 0.612 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.764      ;
; 0.622 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.774      ;
; 0.634 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.786      ;
; 0.635 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.787      ;
; 0.647 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.650 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.802      ;
; 0.660 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.812      ;
; 0.669 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.822      ;
; 0.671 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.823      ;
; 0.693 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.845      ;
; 0.705 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.857      ;
; 0.716 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.868      ;
; 0.741 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.893      ;
; 0.748 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.900      ;
; 0.763 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.915      ;
; 0.769 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.921      ;
; 0.772 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.924      ;
; 0.772 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.924      ;
; 0.772 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.924      ;
; 0.772 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.924      ;
; 0.772 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.924      ;
; 0.799 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.951      ;
; 0.892 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.044      ;
; 0.892 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.044      ;
; 0.892 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.044      ;
; 0.892 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.044      ;
; 0.899 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.051      ;
; 0.899 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.051      ;
; 0.899 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.051      ;
; 0.899 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.051      ;
; 0.899 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.051      ;
; 0.899 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.051      ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u8|LRCK_1X'                                                                                                            ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.255 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.407      ;
; 0.359 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.511      ;
; 0.367 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.523      ;
; 0.383 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.535      ;
; 0.497 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.649      ;
; 0.505 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.657      ;
; 0.507 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.661      ;
; 0.523 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.675      ;
; 0.532 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.684      ;
; 0.540 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.694      ;
; 0.558 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.710      ;
; 0.567 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.719      ;
; 0.575 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.727      ;
; 0.577 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.729      ;
; 0.602 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.754      ;
; 0.610 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.762      ;
; 0.637 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.789      ;
; 0.656 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.808      ;
; 0.741 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.893      ;
; 0.819 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.971      ;
; 0.887 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.039      ;
; 0.902 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.054      ;
; 0.902 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.054      ;
; 0.902 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.054      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[10]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[10]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[11]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[11]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[12]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[12]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[13]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[13]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[14]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[14]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[15]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[15]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[16]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[16]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[17]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[17]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[18]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[18]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[19]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[19]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[20]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[20]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[21]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[21]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[22]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[22]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[23]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[23]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[24]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[24]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[25]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[25]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[26]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[26]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[27]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[27]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[4]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[4]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[5]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[5]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[6]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[6]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[7]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[7]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[8]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[8]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[9]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[9]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[10]|clk                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.00                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.00                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.01                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.01                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.10                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.10                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[11]|clk                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LEDR_Driver:u1|Cont[20]'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|DIR           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|DIR           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[9]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|DIR|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|DIR|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[9]|clk               ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u8|LRCK_1X'                                                                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u8|oAUD_BCK'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[0]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[10]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[11]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[12]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[13]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[14]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[15]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[16]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[17]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[18]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[19]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[1]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[20]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[2]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[3]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[4]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[5]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[6]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[7]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[8]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[9]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[0]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[10]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[11]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[12]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[13]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[14]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[15]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[16]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[17]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[18]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[19]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[1]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[20]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[2]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[3]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[4]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[5]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[6]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[7]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[8]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[9]           ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|inclk[0]     ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|outclk       ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[0]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[10]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[11]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[12]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[13]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[14]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[15]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[16]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[17]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[18]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[19]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[1]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[20]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[2]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[3]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[4]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[5]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[6]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[7]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[8]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[9]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|inclk[0]     ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|outclk       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[0]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[10]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[11]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[12]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[13]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[14]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[15]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[16]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[17]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[18]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[19]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[1]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[20]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[2]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[3]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[4]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[5]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[6]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[7]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[8]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[9]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                      ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[0]'                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[0]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[1]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[2]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X                       ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[0]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[1]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[2]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[3]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[4]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[5]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[6]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[7]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[8]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|oAUD_BCK                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[0]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[1]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[2]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X                       ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[0]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[1]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[2]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[3]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[4]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[5]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[6]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[7]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[8]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|oAUD_BCK                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 3.182 ; 3.182 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 3.255 ; 3.255 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 3.255 ; 3.255 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; SW[*]     ; CLOCK_27[0]                    ; 1.572 ; 1.572 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27[0]                    ; 1.572 ; 1.572 ; Rise       ; u3|altpll_component|pll|clk[0] ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.777 ; -2.777 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.830 ; -2.830 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.830 ; -2.830 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; SW[*]     ; CLOCK_27[0]                    ; -1.319 ; -1.319 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27[0]                    ; -1.319 ; -1.319 ; Rise       ; u3|altpll_component|pll|clk[0] ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 2.874 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 2.884 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 2.874 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 6.174 ; 6.174 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 2.884 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 2.317 ;       ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;       ; 2.317 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 6.119 ; 6.119 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; HEX0[*]     ; CLOCK_50                       ; 4.238 ; 4.238 ; Rise       ; CLOCK_50                       ;
;  HEX0[0]    ; CLOCK_50                       ; 4.228 ; 4.228 ; Rise       ; CLOCK_50                       ;
;  HEX0[1]    ; CLOCK_50                       ; 4.237 ; 4.237 ; Rise       ; CLOCK_50                       ;
;  HEX0[2]    ; CLOCK_50                       ; 4.171 ; 4.171 ; Rise       ; CLOCK_50                       ;
;  HEX0[3]    ; CLOCK_50                       ; 4.238 ; 4.238 ; Rise       ; CLOCK_50                       ;
;  HEX0[4]    ; CLOCK_50                       ; 4.122 ; 4.122 ; Rise       ; CLOCK_50                       ;
;  HEX0[5]    ; CLOCK_50                       ; 4.119 ; 4.119 ; Rise       ; CLOCK_50                       ;
;  HEX0[6]    ; CLOCK_50                       ; 4.120 ; 4.120 ; Rise       ; CLOCK_50                       ;
; HEX1[*]     ; CLOCK_50                       ; 4.270 ; 4.270 ; Rise       ; CLOCK_50                       ;
;  HEX1[0]    ; CLOCK_50                       ; 4.139 ; 4.139 ; Rise       ; CLOCK_50                       ;
;  HEX1[1]    ; CLOCK_50                       ; 4.213 ; 4.213 ; Rise       ; CLOCK_50                       ;
;  HEX1[2]    ; CLOCK_50                       ; 4.209 ; 4.209 ; Rise       ; CLOCK_50                       ;
;  HEX1[3]    ; CLOCK_50                       ; 4.230 ; 4.230 ; Rise       ; CLOCK_50                       ;
;  HEX1[4]    ; CLOCK_50                       ; 4.238 ; 4.238 ; Rise       ; CLOCK_50                       ;
;  HEX1[5]    ; CLOCK_50                       ; 4.270 ; 4.270 ; Rise       ; CLOCK_50                       ;
;  HEX1[6]    ; CLOCK_50                       ; 4.270 ; 4.270 ; Rise       ; CLOCK_50                       ;
; HEX2[*]     ; CLOCK_50                       ; 4.379 ; 4.379 ; Rise       ; CLOCK_50                       ;
;  HEX2[0]    ; CLOCK_50                       ; 4.244 ; 4.244 ; Rise       ; CLOCK_50                       ;
;  HEX2[1]    ; CLOCK_50                       ; 4.235 ; 4.235 ; Rise       ; CLOCK_50                       ;
;  HEX2[2]    ; CLOCK_50                       ; 4.272 ; 4.272 ; Rise       ; CLOCK_50                       ;
;  HEX2[3]    ; CLOCK_50                       ; 4.281 ; 4.281 ; Rise       ; CLOCK_50                       ;
;  HEX2[4]    ; CLOCK_50                       ; 4.265 ; 4.265 ; Rise       ; CLOCK_50                       ;
;  HEX2[5]    ; CLOCK_50                       ; 4.253 ; 4.253 ; Rise       ; CLOCK_50                       ;
;  HEX2[6]    ; CLOCK_50                       ; 4.379 ; 4.379 ; Rise       ; CLOCK_50                       ;
; HEX3[*]     ; CLOCK_50                       ; 4.390 ; 4.390 ; Rise       ; CLOCK_50                       ;
;  HEX3[0]    ; CLOCK_50                       ; 4.262 ; 4.262 ; Rise       ; CLOCK_50                       ;
;  HEX3[1]    ; CLOCK_50                       ; 4.390 ; 4.390 ; Rise       ; CLOCK_50                       ;
;  HEX3[2]    ; CLOCK_50                       ; 4.387 ; 4.387 ; Rise       ; CLOCK_50                       ;
;  HEX3[3]    ; CLOCK_50                       ; 4.240 ; 4.240 ; Rise       ; CLOCK_50                       ;
;  HEX3[4]    ; CLOCK_50                       ; 4.216 ; 4.216 ; Rise       ; CLOCK_50                       ;
;  HEX3[5]    ; CLOCK_50                       ; 4.250 ; 4.250 ; Rise       ; CLOCK_50                       ;
;  HEX3[6]    ; CLOCK_50                       ; 4.379 ; 4.379 ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.812 ; 5.812 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.553 ; 4.553 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 3.268 ;       ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; LEDR[*]     ; LEDR_Driver:u1|Cont[20]        ; 3.775 ; 3.775 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[0]    ; LEDR_Driver:u1|Cont[20]        ; 3.775 ; 3.775 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[1]    ; LEDR_Driver:u1|Cont[20]        ; 3.647 ; 3.647 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[2]    ; LEDR_Driver:u1|Cont[20]        ; 3.434 ; 3.434 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[3]    ; LEDR_Driver:u1|Cont[20]        ; 3.578 ; 3.578 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[4]    ; LEDR_Driver:u1|Cont[20]        ; 3.674 ; 3.674 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[5]    ; LEDR_Driver:u1|Cont[20]        ; 3.572 ; 3.572 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[6]    ; LEDR_Driver:u1|Cont[20]        ; 3.567 ; 3.567 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[7]    ; LEDR_Driver:u1|Cont[20]        ; 3.643 ; 3.643 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[8]    ; LEDR_Driver:u1|Cont[20]        ; 3.537 ; 3.537 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[9]    ; LEDR_Driver:u1|Cont[20]        ; 3.505 ; 3.505 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
; VGA_B[*]    ; CLOCK_27[0]                    ; 4.001 ; 4.001 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[0]   ; CLOCK_27[0]                    ; 4.001 ; 4.001 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[1]   ; CLOCK_27[0]                    ; 3.745 ; 3.745 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[2]   ; CLOCK_27[0]                    ; 3.882 ; 3.882 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[3]   ; CLOCK_27[0]                    ; 3.855 ; 3.855 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_G[*]    ; CLOCK_27[0]                    ; 4.112 ; 4.112 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[0]   ; CLOCK_27[0]                    ; 4.112 ; 4.112 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[1]   ; CLOCK_27[0]                    ; 3.862 ; 3.862 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[2]   ; CLOCK_27[0]                    ; 4.008 ; 4.008 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[3]   ; CLOCK_27[0]                    ; 4.097 ; 4.097 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_HS      ; CLOCK_27[0]                    ; 2.363 ; 2.363 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_R[*]    ; CLOCK_27[0]                    ; 4.115 ; 4.115 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[0]   ; CLOCK_27[0]                    ; 4.092 ; 4.092 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[1]   ; CLOCK_27[0]                    ; 4.091 ; 4.091 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[2]   ; CLOCK_27[0]                    ; 4.115 ; 4.115 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[3]   ; CLOCK_27[0]                    ; 4.067 ; 4.067 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_VS      ; CLOCK_27[0]                    ; 2.212 ; 2.212 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; AUD_XCK     ; CLOCK_27[0]                    ; 1.117 ;       ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;       ; 1.117 ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 2.874 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 2.884 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 2.874 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 3.942 ; 3.942 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 2.884 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 2.317 ;       ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;       ; 2.317 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 4.826 ; 4.826 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; HEX0[*]     ; CLOCK_50                       ; 3.907 ; 3.907 ; Rise       ; CLOCK_50                       ;
;  HEX0[0]    ; CLOCK_50                       ; 4.011 ; 4.011 ; Rise       ; CLOCK_50                       ;
;  HEX0[1]    ; CLOCK_50                       ; 4.028 ; 4.028 ; Rise       ; CLOCK_50                       ;
;  HEX0[2]    ; CLOCK_50                       ; 3.965 ; 3.965 ; Rise       ; CLOCK_50                       ;
;  HEX0[3]    ; CLOCK_50                       ; 4.028 ; 4.028 ; Rise       ; CLOCK_50                       ;
;  HEX0[4]    ; CLOCK_50                       ; 3.907 ; 3.907 ; Rise       ; CLOCK_50                       ;
;  HEX0[5]    ; CLOCK_50                       ; 3.909 ; 3.909 ; Rise       ; CLOCK_50                       ;
;  HEX0[6]    ; CLOCK_50                       ; 3.910 ; 3.910 ; Rise       ; CLOCK_50                       ;
; HEX1[*]     ; CLOCK_50                       ; 3.922 ; 3.922 ; Rise       ; CLOCK_50                       ;
;  HEX1[0]    ; CLOCK_50                       ; 3.922 ; 3.922 ; Rise       ; CLOCK_50                       ;
;  HEX1[1]    ; CLOCK_50                       ; 4.004 ; 4.004 ; Rise       ; CLOCK_50                       ;
;  HEX1[2]    ; CLOCK_50                       ; 4.003 ; 4.003 ; Rise       ; CLOCK_50                       ;
;  HEX1[3]    ; CLOCK_50                       ; 4.020 ; 4.020 ; Rise       ; CLOCK_50                       ;
;  HEX1[4]    ; CLOCK_50                       ; 4.023 ; 4.023 ; Rise       ; CLOCK_50                       ;
;  HEX1[5]    ; CLOCK_50                       ; 4.060 ; 4.060 ; Rise       ; CLOCK_50                       ;
;  HEX1[6]    ; CLOCK_50                       ; 4.060 ; 4.060 ; Rise       ; CLOCK_50                       ;
; HEX2[*]     ; CLOCK_50                       ; 4.026 ; 4.026 ; Rise       ; CLOCK_50                       ;
;  HEX2[0]    ; CLOCK_50                       ; 4.027 ; 4.027 ; Rise       ; CLOCK_50                       ;
;  HEX2[1]    ; CLOCK_50                       ; 4.026 ; 4.026 ; Rise       ; CLOCK_50                       ;
;  HEX2[2]    ; CLOCK_50                       ; 4.066 ; 4.066 ; Rise       ; CLOCK_50                       ;
;  HEX2[3]    ; CLOCK_50                       ; 4.071 ; 4.071 ; Rise       ; CLOCK_50                       ;
;  HEX2[4]    ; CLOCK_50                       ; 4.050 ; 4.050 ; Rise       ; CLOCK_50                       ;
;  HEX2[5]    ; CLOCK_50                       ; 4.043 ; 4.043 ; Rise       ; CLOCK_50                       ;
;  HEX2[6]    ; CLOCK_50                       ; 4.169 ; 4.169 ; Rise       ; CLOCK_50                       ;
; HEX3[*]     ; CLOCK_50                       ; 4.001 ; 4.001 ; Rise       ; CLOCK_50                       ;
;  HEX3[0]    ; CLOCK_50                       ; 4.045 ; 4.045 ; Rise       ; CLOCK_50                       ;
;  HEX3[1]    ; CLOCK_50                       ; 4.181 ; 4.181 ; Rise       ; CLOCK_50                       ;
;  HEX3[2]    ; CLOCK_50                       ; 4.181 ; 4.181 ; Rise       ; CLOCK_50                       ;
;  HEX3[3]    ; CLOCK_50                       ; 4.030 ; 4.030 ; Rise       ; CLOCK_50                       ;
;  HEX3[4]    ; CLOCK_50                       ; 4.001 ; 4.001 ; Rise       ; CLOCK_50                       ;
;  HEX3[5]    ; CLOCK_50                       ; 4.040 ; 4.040 ; Rise       ; CLOCK_50                       ;
;  HEX3[6]    ; CLOCK_50                       ; 4.169 ; 4.169 ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.290 ; 3.268 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.553 ; 4.553 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 3.268 ;       ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; LEDR[*]     ; LEDR_Driver:u1|Cont[20]        ; 3.434 ; 3.434 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[0]    ; LEDR_Driver:u1|Cont[20]        ; 3.775 ; 3.775 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[1]    ; LEDR_Driver:u1|Cont[20]        ; 3.647 ; 3.647 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[2]    ; LEDR_Driver:u1|Cont[20]        ; 3.434 ; 3.434 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[3]    ; LEDR_Driver:u1|Cont[20]        ; 3.578 ; 3.578 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[4]    ; LEDR_Driver:u1|Cont[20]        ; 3.674 ; 3.674 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[5]    ; LEDR_Driver:u1|Cont[20]        ; 3.572 ; 3.572 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[6]    ; LEDR_Driver:u1|Cont[20]        ; 3.567 ; 3.567 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[7]    ; LEDR_Driver:u1|Cont[20]        ; 3.643 ; 3.643 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[8]    ; LEDR_Driver:u1|Cont[20]        ; 3.537 ; 3.537 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[9]    ; LEDR_Driver:u1|Cont[20]        ; 3.505 ; 3.505 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
; VGA_B[*]    ; CLOCK_27[0]                    ; 2.541 ; 2.541 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[0]   ; CLOCK_27[0]                    ; 2.797 ; 2.797 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[1]   ; CLOCK_27[0]                    ; 2.541 ; 2.541 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[2]   ; CLOCK_27[0]                    ; 2.579 ; 2.579 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[3]   ; CLOCK_27[0]                    ; 2.553 ; 2.553 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_G[*]    ; CLOCK_27[0]                    ; 2.658 ; 2.658 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[0]   ; CLOCK_27[0]                    ; 2.908 ; 2.908 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[1]   ; CLOCK_27[0]                    ; 2.658 ; 2.658 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[2]   ; CLOCK_27[0]                    ; 2.705 ; 2.705 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[3]   ; CLOCK_27[0]                    ; 2.808 ; 2.808 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_HS      ; CLOCK_27[0]                    ; 2.363 ; 2.363 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_R[*]    ; CLOCK_27[0]                    ; 2.778 ; 2.778 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[0]   ; CLOCK_27[0]                    ; 2.888 ; 2.888 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[1]   ; CLOCK_27[0]                    ; 2.887 ; 2.887 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[2]   ; CLOCK_27[0]                    ; 2.812 ; 2.812 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[3]   ; CLOCK_27[0]                    ; 2.778 ; 2.778 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_VS      ; CLOCK_27[0]                    ; 2.212 ; 2.212 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; AUD_XCK     ; CLOCK_27[0]                    ; 1.117 ;       ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;       ; 1.117 ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SW[9]      ; AUD_DACDAT  ;    ; 2.969 ; 2.969 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SW[9]      ; AUD_DACDAT  ;    ; 2.969 ; 2.969 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                ; -2.967   ; -2.695 ; N/A      ; N/A     ; -1.631              ;
;  AUDIO_DAC:u8|LRCK_1X           ; -1.515   ; 0.255  ; N/A      ; N/A     ; -0.611              ;
;  AUDIO_DAC:u8|oAUD_BCK          ; -0.303   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  CLOCK_27[0]                    ; 1.542    ; -2.477 ; N/A      ; N/A     ; 17.407              ;
;  CLOCK_50                       ; -2.967   ; -2.695 ; N/A      ; N/A     ; -1.631              ;
;  I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.921   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  LEDR_Driver:u1|Cont[20]        ; -1.324   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  u3|altpll_component|pll|clk[0] ; 24.599   ; 0.215  ; N/A      ; N/A     ; 17.277              ;
;  u3|altpll_component|pll|clk[1] ; -0.490   ; 0.092  ; N/A      ; N/A     ; 26.666              ;
; Design-wide TNS                 ; -180.413 ; -5.172 ; 0.0      ; 0.0     ; -131.163            ;
;  AUDIO_DAC:u8|LRCK_1X           ; -9.090   ; 0.000  ; N/A      ; N/A     ; -7.332              ;
;  AUDIO_DAC:u8|oAUD_BCK          ; -0.606   ; 0.000  ; N/A      ; N/A     ; -4.888              ;
;  CLOCK_27[0]                    ; 0.000    ; -2.477 ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -88.433  ; -2.695 ; N/A      ; N/A     ; -56.621             ;
;  I2C_AV_Config:u7|mI2C_CTRL_CLK ; -76.866  ; 0.000  ; N/A      ; N/A     ; -48.880             ;
;  LEDR_Driver:u1|Cont[20]        ; -4.739   ; 0.000  ; N/A      ; N/A     ; -13.442             ;
;  u3|altpll_component|pll|clk[0] ; 0.000    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  u3|altpll_component|pll|clk[1] ; -0.971   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.923 ; 6.923 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.109 ; 7.109 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.109 ; 7.109 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; SW[*]     ; CLOCK_27[0]                    ; 2.795 ; 2.795 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27[0]                    ; 2.795 ; 2.795 ; Rise       ; u3|altpll_component|pll|clk[0] ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.777 ; -2.777 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.830 ; -2.830 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.830 ; -2.830 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; SW[*]     ; CLOCK_27[0]                    ; -1.319 ; -1.319 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27[0]                    ; -1.319 ; -1.319 ; Rise       ; u3|altpll_component|pll|clk[0] ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 6.076  ;        ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 6.086  ;        ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 6.076  ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 13.749 ; 13.749 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 6.086  ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 4.874  ;        ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;        ; 4.874  ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 13.568 ; 13.568 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; HEX0[*]     ; CLOCK_50                       ; 8.328  ; 8.328  ; Rise       ; CLOCK_50                       ;
;  HEX0[0]    ; CLOCK_50                       ; 8.312  ; 8.312  ; Rise       ; CLOCK_50                       ;
;  HEX0[1]    ; CLOCK_50                       ; 8.323  ; 8.323  ; Rise       ; CLOCK_50                       ;
;  HEX0[2]    ; CLOCK_50                       ; 8.162  ; 8.162  ; Rise       ; CLOCK_50                       ;
;  HEX0[3]    ; CLOCK_50                       ; 8.328  ; 8.328  ; Rise       ; CLOCK_50                       ;
;  HEX0[4]    ; CLOCK_50                       ; 7.995  ; 7.995  ; Rise       ; CLOCK_50                       ;
;  HEX0[5]    ; CLOCK_50                       ; 7.995  ; 7.995  ; Rise       ; CLOCK_50                       ;
;  HEX0[6]    ; CLOCK_50                       ; 7.998  ; 7.998  ; Rise       ; CLOCK_50                       ;
; HEX1[*]     ; CLOCK_50                       ; 8.360  ; 8.360  ; Rise       ; CLOCK_50                       ;
;  HEX1[0]    ; CLOCK_50                       ; 8.011  ; 8.011  ; Rise       ; CLOCK_50                       ;
;  HEX1[1]    ; CLOCK_50                       ; 8.302  ; 8.302  ; Rise       ; CLOCK_50                       ;
;  HEX1[2]    ; CLOCK_50                       ; 8.268  ; 8.268  ; Rise       ; CLOCK_50                       ;
;  HEX1[3]    ; CLOCK_50                       ; 8.320  ; 8.320  ; Rise       ; CLOCK_50                       ;
;  HEX1[4]    ; CLOCK_50                       ; 8.325  ; 8.325  ; Rise       ; CLOCK_50                       ;
;  HEX1[5]    ; CLOCK_50                       ; 8.359  ; 8.359  ; Rise       ; CLOCK_50                       ;
;  HEX1[6]    ; CLOCK_50                       ; 8.360  ; 8.360  ; Rise       ; CLOCK_50                       ;
; HEX2[*]     ; CLOCK_50                       ; 8.669  ; 8.669  ; Rise       ; CLOCK_50                       ;
;  HEX2[0]    ; CLOCK_50                       ; 8.330  ; 8.330  ; Rise       ; CLOCK_50                       ;
;  HEX2[1]    ; CLOCK_50                       ; 8.325  ; 8.325  ; Rise       ; CLOCK_50                       ;
;  HEX2[2]    ; CLOCK_50                       ; 8.334  ; 8.334  ; Rise       ; CLOCK_50                       ;
;  HEX2[3]    ; CLOCK_50                       ; 8.373  ; 8.373  ; Rise       ; CLOCK_50                       ;
;  HEX2[4]    ; CLOCK_50                       ; 8.353  ; 8.353  ; Rise       ; CLOCK_50                       ;
;  HEX2[5]    ; CLOCK_50                       ; 8.344  ; 8.344  ; Rise       ; CLOCK_50                       ;
;  HEX2[6]    ; CLOCK_50                       ; 8.669  ; 8.669  ; Rise       ; CLOCK_50                       ;
; HEX3[*]     ; CLOCK_50                       ; 8.669  ; 8.669  ; Rise       ; CLOCK_50                       ;
;  HEX3[0]    ; CLOCK_50                       ; 8.350  ; 8.350  ; Rise       ; CLOCK_50                       ;
;  HEX3[1]    ; CLOCK_50                       ; 8.526  ; 8.526  ; Rise       ; CLOCK_50                       ;
;  HEX3[2]    ; CLOCK_50                       ; 8.495  ; 8.495  ; Rise       ; CLOCK_50                       ;
;  HEX3[3]    ; CLOCK_50                       ; 8.330  ; 8.330  ; Rise       ; CLOCK_50                       ;
;  HEX3[4]    ; CLOCK_50                       ; 8.300  ; 8.300  ; Rise       ; CLOCK_50                       ;
;  HEX3[5]    ; CLOCK_50                       ; 8.339  ; 8.339  ; Rise       ; CLOCK_50                       ;
;  HEX3[6]    ; CLOCK_50                       ; 8.669  ; 8.669  ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 12.300 ; 12.300 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 8.667  ; 8.667  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.172  ;        ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; LEDR[*]     ; LEDR_Driver:u1|Cont[20]        ; 7.261  ; 7.261  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[0]    ; LEDR_Driver:u1|Cont[20]        ; 7.261  ; 7.261  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[1]    ; LEDR_Driver:u1|Cont[20]        ; 6.940  ; 6.940  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[2]    ; LEDR_Driver:u1|Cont[20]        ; 6.361  ; 6.361  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[3]    ; LEDR_Driver:u1|Cont[20]        ; 6.717  ; 6.717  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[4]    ; LEDR_Driver:u1|Cont[20]        ; 6.866  ; 6.866  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[5]    ; LEDR_Driver:u1|Cont[20]        ; 6.717  ; 6.717  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[6]    ; LEDR_Driver:u1|Cont[20]        ; 6.702  ; 6.702  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[7]    ; LEDR_Driver:u1|Cont[20]        ; 6.810  ; 6.810  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[8]    ; LEDR_Driver:u1|Cont[20]        ; 6.662  ; 6.662  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[9]    ; LEDR_Driver:u1|Cont[20]        ; 6.635  ; 6.635  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
; VGA_B[*]    ; CLOCK_27[0]                    ; 10.144 ; 10.144 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[0]   ; CLOCK_27[0]                    ; 10.144 ; 10.144 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[1]   ; CLOCK_27[0]                    ; 9.523  ; 9.523  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[2]   ; CLOCK_27[0]                    ; 9.936  ; 9.936  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[3]   ; CLOCK_27[0]                    ; 9.910  ; 9.910  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_G[*]    ; CLOCK_27[0]                    ; 10.497 ; 10.497 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[0]   ; CLOCK_27[0]                    ; 10.432 ; 10.432 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[1]   ; CLOCK_27[0]                    ; 9.817  ; 9.817  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[2]   ; CLOCK_27[0]                    ; 10.244 ; 10.244 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[3]   ; CLOCK_27[0]                    ; 10.497 ; 10.497 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_HS      ; CLOCK_27[0]                    ; 5.783  ; 5.783  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_R[*]    ; CLOCK_27[0]                    ; 10.531 ; 10.531 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[0]   ; CLOCK_27[0]                    ; 10.412 ; 10.412 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[1]   ; CLOCK_27[0]                    ; 10.409 ; 10.409 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[2]   ; CLOCK_27[0]                    ; 10.531 ; 10.531 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[3]   ; CLOCK_27[0]                    ; 10.467 ; 10.467 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_VS      ; CLOCK_27[0]                    ; 5.431  ; 5.431  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; AUD_XCK     ; CLOCK_27[0]                    ; 2.904  ;        ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;        ; 2.904  ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 2.874 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 2.884 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 2.874 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 3.942 ; 3.942 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 2.884 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 2.317 ;       ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;       ; 2.317 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 4.826 ; 4.826 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; HEX0[*]     ; CLOCK_50                       ; 3.907 ; 3.907 ; Rise       ; CLOCK_50                       ;
;  HEX0[0]    ; CLOCK_50                       ; 4.011 ; 4.011 ; Rise       ; CLOCK_50                       ;
;  HEX0[1]    ; CLOCK_50                       ; 4.028 ; 4.028 ; Rise       ; CLOCK_50                       ;
;  HEX0[2]    ; CLOCK_50                       ; 3.965 ; 3.965 ; Rise       ; CLOCK_50                       ;
;  HEX0[3]    ; CLOCK_50                       ; 4.028 ; 4.028 ; Rise       ; CLOCK_50                       ;
;  HEX0[4]    ; CLOCK_50                       ; 3.907 ; 3.907 ; Rise       ; CLOCK_50                       ;
;  HEX0[5]    ; CLOCK_50                       ; 3.909 ; 3.909 ; Rise       ; CLOCK_50                       ;
;  HEX0[6]    ; CLOCK_50                       ; 3.910 ; 3.910 ; Rise       ; CLOCK_50                       ;
; HEX1[*]     ; CLOCK_50                       ; 3.922 ; 3.922 ; Rise       ; CLOCK_50                       ;
;  HEX1[0]    ; CLOCK_50                       ; 3.922 ; 3.922 ; Rise       ; CLOCK_50                       ;
;  HEX1[1]    ; CLOCK_50                       ; 4.004 ; 4.004 ; Rise       ; CLOCK_50                       ;
;  HEX1[2]    ; CLOCK_50                       ; 4.003 ; 4.003 ; Rise       ; CLOCK_50                       ;
;  HEX1[3]    ; CLOCK_50                       ; 4.020 ; 4.020 ; Rise       ; CLOCK_50                       ;
;  HEX1[4]    ; CLOCK_50                       ; 4.023 ; 4.023 ; Rise       ; CLOCK_50                       ;
;  HEX1[5]    ; CLOCK_50                       ; 4.060 ; 4.060 ; Rise       ; CLOCK_50                       ;
;  HEX1[6]    ; CLOCK_50                       ; 4.060 ; 4.060 ; Rise       ; CLOCK_50                       ;
; HEX2[*]     ; CLOCK_50                       ; 4.026 ; 4.026 ; Rise       ; CLOCK_50                       ;
;  HEX2[0]    ; CLOCK_50                       ; 4.027 ; 4.027 ; Rise       ; CLOCK_50                       ;
;  HEX2[1]    ; CLOCK_50                       ; 4.026 ; 4.026 ; Rise       ; CLOCK_50                       ;
;  HEX2[2]    ; CLOCK_50                       ; 4.066 ; 4.066 ; Rise       ; CLOCK_50                       ;
;  HEX2[3]    ; CLOCK_50                       ; 4.071 ; 4.071 ; Rise       ; CLOCK_50                       ;
;  HEX2[4]    ; CLOCK_50                       ; 4.050 ; 4.050 ; Rise       ; CLOCK_50                       ;
;  HEX2[5]    ; CLOCK_50                       ; 4.043 ; 4.043 ; Rise       ; CLOCK_50                       ;
;  HEX2[6]    ; CLOCK_50                       ; 4.169 ; 4.169 ; Rise       ; CLOCK_50                       ;
; HEX3[*]     ; CLOCK_50                       ; 4.001 ; 4.001 ; Rise       ; CLOCK_50                       ;
;  HEX3[0]    ; CLOCK_50                       ; 4.045 ; 4.045 ; Rise       ; CLOCK_50                       ;
;  HEX3[1]    ; CLOCK_50                       ; 4.181 ; 4.181 ; Rise       ; CLOCK_50                       ;
;  HEX3[2]    ; CLOCK_50                       ; 4.181 ; 4.181 ; Rise       ; CLOCK_50                       ;
;  HEX3[3]    ; CLOCK_50                       ; 4.030 ; 4.030 ; Rise       ; CLOCK_50                       ;
;  HEX3[4]    ; CLOCK_50                       ; 4.001 ; 4.001 ; Rise       ; CLOCK_50                       ;
;  HEX3[5]    ; CLOCK_50                       ; 4.040 ; 4.040 ; Rise       ; CLOCK_50                       ;
;  HEX3[6]    ; CLOCK_50                       ; 4.169 ; 4.169 ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.290 ; 3.268 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.553 ; 4.553 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 3.268 ;       ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; LEDR[*]     ; LEDR_Driver:u1|Cont[20]        ; 3.434 ; 3.434 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[0]    ; LEDR_Driver:u1|Cont[20]        ; 3.775 ; 3.775 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[1]    ; LEDR_Driver:u1|Cont[20]        ; 3.647 ; 3.647 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[2]    ; LEDR_Driver:u1|Cont[20]        ; 3.434 ; 3.434 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[3]    ; LEDR_Driver:u1|Cont[20]        ; 3.578 ; 3.578 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[4]    ; LEDR_Driver:u1|Cont[20]        ; 3.674 ; 3.674 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[5]    ; LEDR_Driver:u1|Cont[20]        ; 3.572 ; 3.572 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[6]    ; LEDR_Driver:u1|Cont[20]        ; 3.567 ; 3.567 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[7]    ; LEDR_Driver:u1|Cont[20]        ; 3.643 ; 3.643 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[8]    ; LEDR_Driver:u1|Cont[20]        ; 3.537 ; 3.537 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[9]    ; LEDR_Driver:u1|Cont[20]        ; 3.505 ; 3.505 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
; VGA_B[*]    ; CLOCK_27[0]                    ; 2.541 ; 2.541 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[0]   ; CLOCK_27[0]                    ; 2.797 ; 2.797 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[1]   ; CLOCK_27[0]                    ; 2.541 ; 2.541 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[2]   ; CLOCK_27[0]                    ; 2.579 ; 2.579 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[3]   ; CLOCK_27[0]                    ; 2.553 ; 2.553 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_G[*]    ; CLOCK_27[0]                    ; 2.658 ; 2.658 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[0]   ; CLOCK_27[0]                    ; 2.908 ; 2.908 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[1]   ; CLOCK_27[0]                    ; 2.658 ; 2.658 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[2]   ; CLOCK_27[0]                    ; 2.705 ; 2.705 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[3]   ; CLOCK_27[0]                    ; 2.808 ; 2.808 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_HS      ; CLOCK_27[0]                    ; 2.363 ; 2.363 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_R[*]    ; CLOCK_27[0]                    ; 2.778 ; 2.778 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[0]   ; CLOCK_27[0]                    ; 2.888 ; 2.888 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[1]   ; CLOCK_27[0]                    ; 2.887 ; 2.887 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[2]   ; CLOCK_27[0]                    ; 2.812 ; 2.812 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[3]   ; CLOCK_27[0]                    ; 2.778 ; 2.778 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_VS      ; CLOCK_27[0]                    ; 2.212 ; 2.212 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; AUD_XCK     ; CLOCK_27[0]                    ; 1.117 ;       ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;       ; 1.117 ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SW[9]      ; AUD_DACDAT  ;    ; 6.134 ; 6.134 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SW[9]      ; AUD_DACDAT  ;    ; 2.969 ; 2.969 ;    ;
+------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; AUDIO_DAC:u8|LRCK_1X           ; AUDIO_DAC:u8|LRCK_1X           ; 0        ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u8|oAUD_BCK          ; AUDIO_DAC:u8|oAUD_BCK          ; 0        ; 0        ; 0        ; 10       ;
; CLOCK_27[0]                    ; CLOCK_27[0]                    ; 230      ; 0        ; 0        ; 0        ;
; LEDR_Driver:u1|Cont[20]        ; CLOCK_27[0]                    ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 780      ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 391      ; 0        ; 0        ; 0        ;
; LEDR_Driver:u1|Cont[20]        ; LEDR_Driver:u1|Cont[20]        ; 43       ; 0        ; 0        ; 0        ;
; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 3994262  ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; AUDIO_DAC:u8|LRCK_1X           ; AUDIO_DAC:u8|LRCK_1X           ; 0        ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u8|oAUD_BCK          ; AUDIO_DAC:u8|oAUD_BCK          ; 0        ; 0        ; 0        ; 10       ;
; CLOCK_27[0]                    ; CLOCK_27[0]                    ; 230      ; 0        ; 0        ; 0        ;
; LEDR_Driver:u1|Cont[20]        ; CLOCK_27[0]                    ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 780      ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 391      ; 0        ; 0        ; 0        ;
; LEDR_Driver:u1|Cont[20]        ; LEDR_Driver:u1|Cont[20]        ; 43       ; 0        ; 0        ; 0        ;
; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 3994262  ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 175   ; 175  ;
; Unconstrained Output Ports      ; 59    ; 59   ;
; Unconstrained Output Port Paths ; 388   ; 388  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Sep 17 16:25:54 2013
Info: Command: quartus_sta DE1_Default -c DE1_Default
Info: qsta_default_script.tcl version: #2
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE1_Default.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27[0] CLOCK_27[0]
    Info (332110): create_generated_clock -source {u3|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {u3|altpll_component|pll|clk[0]} {u3|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u3|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {u3|altpll_component|pll|clk[1]} {u3|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u7|mI2C_CTRL_CLK I2C_AV_Config:u7|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u8|LRCK_1X AUDIO_DAC:u8|LRCK_1X
    Info (332105): create_clock -period 1.000 -name LEDR_Driver:u1|Cont[20] LEDR_Driver:u1|Cont[20]
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u8|oAUD_BCK AUDIO_DAC:u8|oAUD_BCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.967
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.967       -88.433 CLOCK_50 
    Info (332119):    -2.921       -76.866 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):    -1.515        -9.090 AUDIO_DAC:u8|LRCK_1X 
    Info (332119):    -1.324        -4.739 LEDR_Driver:u1|Cont[20] 
    Info (332119):    -0.344        -0.679 u3|altpll_component|pll|clk[1] 
    Info (332119):    -0.303        -0.606 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):     2.230         0.000 CLOCK_27[0] 
    Info (332119):    24.599         0.000 u3|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.695        -2.695 CLOCK_50 
    Info (332119):    -2.477        -2.477 CLOCK_27[0] 
    Info (332119):     0.092         0.000 u3|altpll_component|pll|clk[1] 
    Info (332119):     0.445         0.000 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):     0.445         0.000 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):     0.445         0.000 LEDR_Driver:u1|Cont[20] 
    Info (332119):     0.445         0.000 u3|altpll_component|pll|clk[0] 
    Info (332119):     0.647         0.000 AUDIO_DAC:u8|LRCK_1X 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -56.621 CLOCK_50 
    Info (332119):    -0.611       -48.880 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):    -0.611       -13.442 LEDR_Driver:u1|Cont[20] 
    Info (332119):    -0.611        -7.332 AUDIO_DAC:u8|LRCK_1X 
    Info (332119):    -0.611        -4.888 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):    17.277         0.000 u3|altpll_component|pll|clk[0] 
    Info (332119):    17.407         0.000 CLOCK_27[0] 
    Info (332119):    26.666         0.000 u3|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.680       -11.565 CLOCK_50 
    Info (332119):    -0.490        -0.971 u3|altpll_component|pll|clk[1] 
    Info (332119):    -0.449        -8.698 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):    -0.022        -0.132 AUDIO_DAC:u8|LRCK_1X 
    Info (332119):     0.138         0.000 LEDR_Driver:u1|Cont[20] 
    Info (332119):     0.489         0.000 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):     1.542         0.000 CLOCK_27[0] 
    Info (332119):    33.965         0.000 u3|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -1.724
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.724        -1.724 CLOCK_50 
    Info (332119):    -1.661        -1.661 CLOCK_27[0] 
    Info (332119):     0.215         0.000 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):     0.215         0.000 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 LEDR_Driver:u1|Cont[20] 
    Info (332119):     0.215         0.000 u3|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 u3|altpll_component|pll|clk[1] 
    Info (332119):     0.255         0.000 AUDIO_DAC:u8|LRCK_1X 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -46.380 CLOCK_50 
    Info (332119):    -0.500       -40.000 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -11.000 LEDR_Driver:u1|Cont[20] 
    Info (332119):    -0.500        -6.000 AUDIO_DAC:u8|LRCK_1X 
    Info (332119):    -0.500        -4.000 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):    17.518         0.000 CLOCK_27[0] 
    Info (332119):    17.714         0.000 u3|altpll_component|pll|clk[0] 
    Info (332119):    26.777         0.000 u3|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 327 megabytes
    Info: Processing ended: Tue Sep 17 16:26:06 2013
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:06


