============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 25 2024  10:03:18 pm
  Module:                 FADD_dual_mode_pipelined
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module          Cell Count  Cell Area  Net Area   Total Area   Wireload  
----------------------------------------------------------------------------------------------------------
FADD_dual_mode_pipelined                               5134  11389.335     0.000    11389.335 <none> (D)  
  a_module               align_mantisa                  563   1049.256     0.000     1049.256 <none> (D)  
  e_module               Extract                        965   1590.437     0.000     1590.437 <none> (D)  
  n_module               Normalization                  541    950.674     0.000      950.674 <none> (D)  
  o_module               Operation                      602   1010.610     0.000     1010.610 <none> (D)  
  p0                     pipeline_extract_align         320   1266.084     0.000     1266.084 <none> (D)  
  p1                     pipeline_align_op              364   1144.674     0.000     1144.674 <none> (D)  
  p2                     pipeline_op_norm               184    683.316     0.000      683.316 <none> (D)  
  p3                     pipeline_norm_res              396   1269.846     0.000     1269.846 <none> (D)  
  p4                     pipeline_res_out               148    589.950     0.000      589.950 <none> (D)  
  r_module               Result_and_exception          1011   1738.728     0.000     1738.728 <none> (D)  
  (D) = wireload is default in technology library
