TimeQuest Timing Analyzer report for TRISCC
Tue Dec 08 14:15:27 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'controller:inst1|S[5]'
 12. Slow Model Setup: 'controller:inst1|S[7]'
 13. Slow Model Setup: 'controller:inst1|S[3]'
 14. Slow Model Setup: 'controller:inst1|S[0]'
 15. Slow Model Setup: 'controller:inst1|state[0]'
 16. Slow Model Setup: 'Clock'
 17. Slow Model Setup: '74175reg:inst3|74175:2|13'
 18. Slow Model Hold: 'Clock'
 19. Slow Model Hold: 'controller:inst1|S[3]'
 20. Slow Model Hold: '74175reg:inst3|74175:2|13'
 21. Slow Model Hold: 'controller:inst1|state[0]'
 22. Slow Model Hold: 'controller:inst1|S[7]'
 23. Slow Model Hold: 'controller:inst1|S[5]'
 24. Slow Model Hold: 'controller:inst1|S[0]'
 25. Slow Model Recovery: 'controller:inst1|S[5]'
 26. Slow Model Recovery: 'controller:inst1|S[0]'
 27. Slow Model Recovery: 'controller:inst1|S[7]'
 28. Slow Model Recovery: 'controller:inst1|S[3]'
 29. Slow Model Removal: 'controller:inst1|S[3]'
 30. Slow Model Removal: 'controller:inst1|S[7]'
 31. Slow Model Removal: 'controller:inst1|S[0]'
 32. Slow Model Removal: 'controller:inst1|S[5]'
 33. Slow Model Minimum Pulse Width: 'Clock'
 34. Slow Model Minimum Pulse Width: 'controller:inst1|S[7]'
 35. Slow Model Minimum Pulse Width: 'controller:inst1|S[5]'
 36. Slow Model Minimum Pulse Width: '74175reg:inst3|74175:2|13'
 37. Slow Model Minimum Pulse Width: 'controller:inst1|S[0]'
 38. Slow Model Minimum Pulse Width: 'controller:inst1|S[3]'
 39. Slow Model Minimum Pulse Width: 'controller:inst1|state[0]'
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Fast Model Setup Summary
 43. Fast Model Hold Summary
 44. Fast Model Recovery Summary
 45. Fast Model Removal Summary
 46. Fast Model Minimum Pulse Width Summary
 47. Fast Model Setup: 'controller:inst1|S[7]'
 48. Fast Model Setup: 'controller:inst1|S[3]'
 49. Fast Model Setup: 'controller:inst1|S[5]'
 50. Fast Model Setup: 'controller:inst1|S[0]'
 51. Fast Model Setup: 'Clock'
 52. Fast Model Setup: 'controller:inst1|state[0]'
 53. Fast Model Setup: '74175reg:inst3|74175:2|13'
 54. Fast Model Hold: 'Clock'
 55. Fast Model Hold: 'controller:inst1|S[3]'
 56. Fast Model Hold: '74175reg:inst3|74175:2|13'
 57. Fast Model Hold: 'controller:inst1|S[7]'
 58. Fast Model Hold: 'controller:inst1|state[0]'
 59. Fast Model Hold: 'controller:inst1|S[5]'
 60. Fast Model Hold: 'controller:inst1|S[0]'
 61. Fast Model Recovery: 'controller:inst1|S[0]'
 62. Fast Model Recovery: 'controller:inst1|S[5]'
 63. Fast Model Recovery: 'controller:inst1|S[3]'
 64. Fast Model Recovery: 'controller:inst1|S[7]'
 65. Fast Model Removal: 'controller:inst1|S[7]'
 66. Fast Model Removal: 'controller:inst1|S[3]'
 67. Fast Model Removal: 'controller:inst1|S[5]'
 68. Fast Model Removal: 'controller:inst1|S[0]'
 69. Fast Model Minimum Pulse Width: 'Clock'
 70. Fast Model Minimum Pulse Width: 'controller:inst1|S[7]'
 71. Fast Model Minimum Pulse Width: 'controller:inst1|S[5]'
 72. Fast Model Minimum Pulse Width: '74175reg:inst3|74175:2|13'
 73. Fast Model Minimum Pulse Width: 'controller:inst1|S[0]'
 74. Fast Model Minimum Pulse Width: 'controller:inst1|S[3]'
 75. Fast Model Minimum Pulse Width: 'controller:inst1|state[0]'
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Multicorner Timing Analysis Summary
 79. Clock to Output Times
 80. Minimum Clock to Output Times
 81. Setup Transfers
 82. Hold Transfers
 83. Recovery Transfers
 84. Removal Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TRISCC                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; 74175reg:inst3|74175:2|13 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { 74175reg:inst3|74175:2|13 } ;
; Clock                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                     ;
; controller:inst1|S[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:inst1|S[0] }     ;
; controller:inst1|S[3]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:inst1|S[3] }     ;
; controller:inst1|S[5]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:inst1|S[5] }     ;
; controller:inst1|S[7]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:inst1|S[7] }     ;
; controller:inst1|state[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:inst1|state[0] } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                          ;
+------------+-----------------+---------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                                  ;
+------------+-----------------+---------------------------+-------------------------------------------------------+
; INF MHz    ; 196.39 MHz      ; 74175reg:inst3|74175:2|13 ; limit due to hold check                               ;
; INF MHz    ; 147.84 MHz      ; controller:inst1|S[3]     ; limit due to hold check                               ;
; 274.8 MHz  ; 195.01 MHz      ; Clock                     ; limit due to high minimum pulse width violation (tch) ;
; 316.76 MHz ; 316.76 MHz      ; controller:inst1|S[7]     ;                                                       ;
; 344.0 MHz  ; 344.0 MHz       ; controller:inst1|S[5]     ;                                                       ;
; 443.26 MHz ; 274.42 MHz      ; controller:inst1|state[0] ; limit due to hold check                               ;
+------------+-----------------+---------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; controller:inst1|S[5]     ; -7.612 ; -28.988       ;
; controller:inst1|S[7]     ; -7.317 ; -45.094       ;
; controller:inst1|S[3]     ; -6.850 ; -24.258       ;
; controller:inst1|S[0]     ; -6.452 ; -23.854       ;
; controller:inst1|state[0] ; -4.308 ; -29.650       ;
; Clock                     ; -2.639 ; -59.180       ;
; 74175reg:inst3|74175:2|13 ; 1.301  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; Clock                     ; -5.387 ; -48.240       ;
; controller:inst1|S[3]     ; -3.382 ; -12.383       ;
; 74175reg:inst3|74175:2|13 ; -2.546 ; -9.697        ;
; controller:inst1|state[0] ; -1.822 ; -7.966        ;
; controller:inst1|S[7]     ; -1.734 ; -5.469        ;
; controller:inst1|S[5]     ; -0.798 ; -2.416        ;
; controller:inst1|S[0]     ; 5.497  ; 0.000         ;
+---------------------------+--------+---------------+


+------------------------------------------------+
; Slow Model Recovery Summary                    ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; controller:inst1|S[5] ; -0.691 ; -2.360        ;
; controller:inst1|S[0] ; -0.306 ; -0.306        ;
; controller:inst1|S[7] ; 0.380  ; 0.000         ;
; controller:inst1|S[3] ; 0.406  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow Model Removal Summary                     ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; controller:inst1|S[3] ; -1.444 ; -5.261        ;
; controller:inst1|S[7] ; -1.439 ; -5.431        ;
; controller:inst1|S[0] ; -0.492 ; -1.758        ;
; controller:inst1|S[5] ; -0.260 ; -0.636        ;
+-----------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; Clock                     ; -2.064 ; -126.069      ;
; controller:inst1|S[7]     ; -0.611 ; -9.776        ;
; controller:inst1|S[5]     ; -0.611 ; -4.888        ;
; 74175reg:inst3|74175:2|13 ; 0.500  ; 0.000         ;
; controller:inst1|S[0]     ; 0.500  ; 0.000         ;
; controller:inst1|S[3]     ; 0.500  ; 0.000         ;
; controller:inst1|state[0] ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controller:inst1|S[5]'                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                    ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -7.612 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -4.870     ; 3.780      ;
; -7.396 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -4.870     ; 3.564      ;
; -7.318 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -4.869     ; 3.487      ;
; -7.247 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -4.869     ; 3.416      ;
; -7.102 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -4.869     ; 3.271      ;
; -7.087 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -4.870     ; 3.255      ;
; -6.811 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -4.870     ; 2.979      ;
; -6.771 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -4.869     ; 2.940      ;
; -6.764 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -4.869     ; 2.933      ;
; -6.710 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -4.870     ; 2.878      ;
; -4.517 ; ACC:inst2|Counter:inst5|Count[1]~6                                                        ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -2.089     ; 2.966      ;
; -4.490 ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -2.069     ; 2.959      ;
; -4.481 ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -2.069     ; 2.950      ;
; -4.434 ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -2.070     ; 2.902      ;
; -4.325 ; ACC:inst2|Counter:inst5|Count[3]~16                                                       ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -2.429     ; 2.434      ;
; -4.223 ; ACC:inst2|Counter:inst5|Count[1]~6                                                        ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -2.088     ; 2.673      ;
; -4.054 ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -2.070     ; 2.522      ;
; -3.885 ; ACC:inst2|Counter:inst5|Count[1]~6                                                        ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -2.088     ; 2.335      ;
; -3.519 ; ACC:inst2|Counter:inst5|Count[2]~11                                                       ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -2.090     ; 1.967      ;
; -3.503 ; ACC:inst2|Counter:inst5|Count[2]~11                                                       ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -2.091     ; 1.950      ;
; -1.907 ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; -0.001     ; 2.944      ;
; -1.850 ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.001      ; 2.889      ;
; -1.841 ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.001      ; 2.880      ;
; -1.794 ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.000      ; 2.832      ;
; -1.781 ; ACC:inst2|Counter:inst5|Count[3]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.000      ; 2.819      ;
; -1.613 ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.000      ; 2.651      ;
; -1.414 ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.000      ; 2.452      ;
; -1.371 ; ACC:inst2|Counter:inst5|Count[2]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.000      ; 2.409      ;
; -1.355 ; ACC:inst2|Counter:inst5|Count[2]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; -0.001     ; 2.392      ;
; -1.275 ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.000      ; 2.313      ;
; -0.837 ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.865      ; 2.740      ;
; -0.828 ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.865      ; 2.731      ;
; -0.799 ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.864      ; 2.701      ;
; -0.401 ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.864      ; 2.303      ;
; 0.096  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 2.463      ; 2.905      ;
; 0.164  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 2.464      ; 2.838      ;
; 0.173  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 2.464      ; 2.829      ;
; 0.596  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 2.463      ; 2.905      ;
; 0.600  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 2.463      ; 2.401      ;
; 0.664  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 2.464      ; 2.838      ;
; 0.673  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 2.464      ; 2.829      ;
; 1.100  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 2.463      ; 2.401      ;
+--------+-------------------------------------------------------------------------------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controller:inst1|S[7]'                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                       ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -7.317 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6] ; 74175reg:inst3|74175:2|15                     ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -6.455     ; 1.900      ;
; -7.162 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7] ; 74175reg:inst3|74175:2|16                     ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -6.455     ; 1.745      ;
; -7.162 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5] ; 74175reg:inst3|74175:2|14                     ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -6.455     ; 1.745      ;
; -5.343 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.361     ; 3.020      ;
; -5.203 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.361     ; 2.880      ;
; -4.866 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.361     ; 2.543      ;
; -4.865 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.361     ; 2.542      ;
; -4.821 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.361     ; 2.498      ;
; -4.787 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.361     ; 2.464      ;
; -4.751 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.361     ; 2.428      ;
; -4.750 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.361     ; 2.427      ;
; -4.581 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.361     ; 2.258      ;
; -4.325 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.367     ; 1.996      ;
; -4.054 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4] ; 74175reg:inst3|74175:2|13                     ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.358     ; 1.734      ;
; -2.157 ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.006      ; 3.201      ;
; -1.827 ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.329      ; 2.694      ;
; -1.680 ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.006      ; 2.724      ;
; -1.679 ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.006      ; 2.723      ;
; -1.627 ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 2.665      ;
; -1.589 ; TRISCPC:inst|Counter:inst1|Count[3]~16                                                    ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.291      ; 2.418      ;
; -1.492 ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.447      ; 2.477      ;
; -1.381 ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 2.419      ;
; -1.352 ; TRISCPC:inst|Counter:inst1|Count[2]~11                                                    ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.291      ; 2.181      ;
; -1.350 ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.329      ; 2.217      ;
; -1.349 ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.329      ; 2.216      ;
; -1.347 ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 2.385      ;
; -1.318 ; TRISCPC:inst|Counter:inst1|Count[2]~11                                                    ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.291      ; 2.147      ;
; -1.306 ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 2.344      ;
; -1.175 ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 2.213      ;
; -1.174 ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 2.212      ;
; -1.139 ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 2.177      ;
; -1.040 ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.447      ; 2.025      ;
; -1.039 ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.447      ; 2.024      ;
; -0.809 ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.323      ; 1.670      ;
; -0.018 ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 2.345      ; 3.401      ;
; 0.436  ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 2.345      ; 2.947      ;
; 0.460  ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 2.345      ; 2.923      ;
; 0.968  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 3.972      ; 3.542      ;
; 1.000  ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 2.339      ; 2.377      ;
; 1.422  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 3.972      ; 3.088      ;
; 1.446  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 3.972      ; 3.064      ;
; 1.468  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 3.972      ; 3.542      ;
; 1.922  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 3.972      ; 3.088      ;
; 1.946  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 3.972      ; 3.064      ;
; 1.986  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 3.966      ; 2.518      ;
; 2.486  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 3.966      ; 2.518      ;
+--------+-------------------------------------------------------------------------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controller:inst1|S[3]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                             ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -6.850 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[2]~11 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -2.779     ; 2.594      ;
; -6.650 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[2]~11 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -2.779     ; 2.394      ;
; -6.524 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[2]~11 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -2.779     ; 2.268      ;
; -6.071 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[1]~6  ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -2.781     ; 2.500      ;
; -5.855 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[1]~6  ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -2.781     ; 2.284      ;
; -5.689 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[0]~1  ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -2.800     ; 2.150      ;
; -5.648 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -2.441     ; 2.554      ;
; -5.554 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -2.441     ; 2.460      ;
; -5.423 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -2.441     ; 2.329      ;
; -5.046 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -2.441     ; 1.952      ;
; 1.362  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~11 ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.500        ; 4.554      ; 1.715      ;
; 1.862  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~11 ; controller:inst1|S[3] ; controller:inst1|S[3] ; 1.000        ; 4.554      ; 1.715      ;
; 2.260  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~16 ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.500        ; 4.892      ; 1.979      ;
; 2.459  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~6  ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.500        ; 4.552      ; 1.303      ;
; 2.643  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~1  ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.500        ; 4.533      ; 1.151      ;
; 2.760  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~16 ; controller:inst1|S[3] ; controller:inst1|S[3] ; 1.000        ; 4.892      ; 1.979      ;
; 2.959  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~6  ; controller:inst1|S[3] ; controller:inst1|S[3] ; 1.000        ; 4.552      ; 1.303      ;
; 3.143  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~1  ; controller:inst1|S[3] ; controller:inst1|S[3] ; 1.000        ; 4.533      ; 1.151      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controller:inst1|S[0]'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------+----------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+----------------------------------------+--------------+-----------------------+--------------+------------+------------+
; -6.452 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[1]~6  ; Clock        ; controller:inst1|S[0] ; 0.500        ; -3.808     ; 1.503      ;
; -5.950 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; TRISCPC:inst|Counter:inst1|Count[2]~11 ; Clock        ; controller:inst1|S[0] ; 0.500        ; -3.652     ; 1.372      ;
; -5.758 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[0]~1  ; Clock        ; controller:inst1|S[0] ; 0.500        ; -3.690     ; 1.421      ;
; -5.694 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; TRISCPC:inst|Counter:inst1|Count[3]~16 ; Clock        ; controller:inst1|S[0] ; 0.500        ; -3.652     ; 1.345      ;
+--------+-------------------------------------------------------------------------------------------+----------------------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controller:inst1|state[0]'                                                                                                                ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -4.308 ; controller:inst1|state[2] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -2.303     ; 1.986      ;
; -4.306 ; controller:inst1|state[2] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -2.305     ; 2.200      ;
; -4.198 ; controller:inst1|state[3] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -2.331     ; 1.719      ;
; -4.179 ; controller:inst1|state[2] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -2.331     ; 1.708      ;
; -4.158 ; controller:inst1|state[1] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -2.331     ; 1.687      ;
; -4.111 ; controller:inst1|state[1] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -2.303     ; 1.789      ;
; -4.083 ; controller:inst1|state[1] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -2.305     ; 1.977      ;
; -4.067 ; controller:inst1|state[3] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -2.303     ; 1.745      ;
; -4.051 ; controller:inst1|state[3] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -2.331     ; 1.580      ;
; -4.048 ; controller:inst1|state[3] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -2.305     ; 1.942      ;
; -3.815 ; controller:inst1|state[1] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -2.331     ; 1.336      ;
; -3.031 ; controller:inst1|state[2] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.190      ; 3.225      ;
; -2.735 ; controller:inst1|state[3] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.190      ; 2.929      ;
; -2.395 ; controller:inst1|state[1] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.337      ; 2.912      ;
; -2.263 ; controller:inst1|state[3] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.337      ; 2.780      ;
; -1.871 ; controller:inst1|state[2] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.246      ; 2.112      ;
; -1.866 ; controller:inst1|state[2] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.249      ; 2.306      ;
; -1.784 ; controller:inst1|state[1] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.246      ; 2.025      ;
; -1.769 ; controller:inst1|state[1] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.249      ; 2.209      ;
; -1.751 ; controller:inst1|state[2] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.248      ; 2.186      ;
; -1.745 ; controller:inst1|state[2] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.334      ; 2.281      ;
; -1.676 ; controller:inst1|state[1] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.248      ; 2.111      ;
; -1.655 ; controller:inst1|state[1] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.334      ; 2.191      ;
; -1.622 ; controller:inst1|state[3] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.334      ; 2.158      ;
; -1.503 ; controller:inst1|state[3] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.246      ; 1.744      ;
; -1.490 ; controller:inst1|state[3] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.249      ; 1.930      ;
; -0.628 ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.627      ; 2.013      ;
; -0.601 ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.625      ; 2.202      ;
; -0.251 ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.599      ; 1.479      ;
; -0.197 ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.599      ; 1.433      ;
; -0.128 ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.627      ; 2.013      ;
; -0.101 ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.625      ; 2.202      ;
; 0.249  ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.599      ; 1.479      ;
; 0.303  ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.599      ; 1.433      ;
; 0.598  ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 4.120      ; 3.303      ;
; 0.929  ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 4.267      ; 3.295      ;
; 1.064  ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 4.178      ; 3.078      ;
; 1.079  ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 4.176      ; 2.869      ;
; 1.098  ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 4.120      ; 3.303      ;
; 1.429  ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 4.267      ; 3.295      ;
; 1.524  ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 4.264      ; 2.719      ;
; 1.564  ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 4.178      ; 3.078      ;
; 1.579  ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 4.176      ; 2.869      ;
; 2.024  ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 4.264      ; 2.719      ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.639 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 1.000        ; 0.022      ; 3.621      ;
; -2.618 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                     ; Clock       ; 1.000        ; 0.022      ; 3.600      ;
; -2.587 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clock                     ; Clock       ; 1.000        ; 0.022      ; 3.569      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; Clock                     ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.545 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 1.000        ; 0.022      ; 3.527      ;
; -2.418 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                     ; Clock       ; 1.000        ; 0.022      ; 3.400      ;
; -2.414 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 1.000        ; 0.022      ; 3.396      ;
; -2.371 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clock                     ; Clock       ; 1.000        ; 0.022      ; 3.353      ;
; -2.292 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                     ; Clock       ; 1.000        ; 0.022      ; 3.274      ;
; -2.235 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock                     ; Clock       ; 1.000        ; 0.022      ; 3.217      ;
; -2.132 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; Clock                     ; Clock       ; 1.000        ; 0.023      ; 3.115      ;
; -2.113 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; Clock                     ; Clock       ; 1.000        ; 0.023      ; 3.096      ;
; -2.076 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a1~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a2~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a3~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg4  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a4~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg5  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a5~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg6  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a6~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg7  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a7~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.037 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 1.000        ; 0.022      ; 3.019      ;
; -1.939 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; Clock                     ; Clock       ; 1.000        ; 0.023      ; 2.922      ;
; -1.708 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; Clock                     ; Clock       ; 1.000        ; 0.023      ; 2.691      ;
; -1.357 ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[1]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 2.395      ;
; -1.267 ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[1]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 2.305      ;
; -1.234 ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[1]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 2.272      ;
; -1.130 ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[3]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 2.168      ;
; -1.107 ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[3]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 2.145      ;
; -1.003 ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[3]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 2.041      ;
; -0.802 ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[2]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.840      ;
; -0.800 ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[0]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.838      ;
; -0.764 ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[0]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.802      ;
; -0.511 ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[2]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.549      ;
; -0.504 ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[0]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.542      ;
; -0.304 ; controller:inst1|instruction[0]                                                                                    ; controller:inst1|state[0]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 1.000        ; -0.125     ; 1.217      ;
; -0.169 ; controller:inst1|instruction[2]                                                                                    ; controller:inst1|state[2]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 1.000        ; -0.134     ; 1.073      ;
; -0.039 ; controller:inst1|instruction[1]                                                                                    ; controller:inst1|state[1]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 1.000        ; -0.125     ; 0.952      ;
; -0.033 ; controller:inst1|instruction[3]                                                                                    ; controller:inst1|state[3]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 1.000        ; -0.127     ; 0.944      ;
; 0.307  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[2]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.731      ;
; 0.348  ; ACC:inst2|Counter:inst5|Count[3]~16                                                                                ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; controller:inst1|S[3]     ; Clock       ; 0.500        ; 2.463      ; 2.575      ;
; 0.508  ; ACC:inst2|Counter:inst5|Count[1]~6                                                                                 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; controller:inst1|S[3]     ; Clock       ; 0.500        ; 2.803      ; 2.755      ;
; 0.522  ; ACC:inst2|Counter:inst5|Count[0]~1                                                                                 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; controller:inst1|S[3]     ; Clock       ; 0.500        ; 2.822      ; 2.760      ;
; 0.960  ; ACC:inst2|Counter:inst5|Count[2]~11                                                                                ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; controller:inst1|S[3]     ; Clock       ; 0.500        ; 2.801      ; 2.301      ;
; 1.053  ; TRISCPC:inst|Counter:inst1|Count[3]~16                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|S[0]     ; Clock       ; 0.500        ; 3.675      ; 3.082      ;
; 1.308  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|S[7]     ; Clock       ; 1.000        ; 3.384      ; 3.036      ;
; 1.336  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|S[7]     ; Clock       ; 1.000        ; 3.384      ; 3.008      ;
; 1.337  ; TRISCPC:inst|Counter:inst1|Count[2]~11                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|S[0]     ; Clock       ; 0.500        ; 3.675      ; 2.798      ;
; 1.463  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|S[7]     ; Clock       ; 1.000        ; 3.384      ; 2.881      ;
; 1.478  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|S[7]     ; Clock       ; 1.000        ; 3.390      ; 2.872      ;
; 1.541  ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|state[0] ; Clock       ; 1.000        ; 3.180      ; 2.599      ;
; 1.548  ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|state[0] ; Clock       ; 1.000        ; 3.180      ; 2.592      ;
; 1.598  ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|S[0]     ; Clock       ; 0.500        ; 3.831      ; 2.693      ;
; 1.781  ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|state[0] ; Clock       ; 1.000        ; 3.180      ; 2.359      ;
; 1.808  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|S[0]     ; Clock       ; 0.500        ; 3.713      ; 2.365      ;
; 1.833  ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|state[0] ; Clock       ; 1.000        ; 3.180      ; 2.307      ;
; 1.912  ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.500        ; 3.930      ; 2.833      ;
; 2.056  ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.500        ; 3.930      ; 2.689      ;
; 2.405  ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.500        ; 3.930      ; 2.340      ;
; 2.412  ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[0] ; Clock       ; 1.000        ; 3.930      ; 2.833      ;
; 2.415  ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.500        ; 3.930      ; 2.330      ;
; 2.511  ; controller:inst1|S[1]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; controller:inst1|state[0] ; Clock       ; 1.000        ; 3.177      ; 1.626      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '74175reg:inst3|74175:2|13'                                                                                                                        ;
+-------+---------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                         ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 1.301 ; 74175reg:inst3|74175:2|14 ; controller:inst1|instruction[3] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 3.179      ; 1.816      ;
; 1.488 ; 74175reg:inst3|74175:2|15 ; controller:inst1|instruction[3] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 3.179      ; 1.629      ;
; 1.527 ; 74175reg:inst3|74175:2|15 ; controller:inst1|instruction[1] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 3.177      ; 1.837      ;
; 1.550 ; 74175reg:inst3|74175:2|14 ; controller:inst1|instruction[2] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 3.186      ; 1.633      ;
; 1.559 ; 74175reg:inst3|74175:2|15 ; controller:inst1|instruction[0] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 3.177      ; 1.804      ;
; 1.652 ; 74175reg:inst3|74175:2|16 ; controller:inst1|instruction[3] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 3.179      ; 1.465      ;
; 1.712 ; 74175reg:inst3|74175:2|14 ; controller:inst1|instruction[0] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 3.177      ; 1.651      ;
; 1.902 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[3] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.500        ; 4.057      ; 1.870      ;
; 1.967 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[0] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.500        ; 4.055      ; 2.051      ;
; 2.043 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[2] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.500        ; 4.064      ; 1.795      ;
; 2.093 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[1] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.500        ; 4.055      ; 1.926      ;
; 2.402 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[3] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 1.000        ; 4.057      ; 1.870      ;
; 2.467 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[0] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 1.000        ; 4.055      ; 2.051      ;
; 2.543 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[2] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 1.000        ; 4.064      ; 1.795      ;
; 2.593 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[1] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 1.000        ; 4.055      ; 1.926      ;
+-------+---------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -5.387 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; controller:inst1|S[3]     ; Clock       ; 0.000        ; 7.355      ; 2.218      ;
; -5.233 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; controller:inst1|S[3]     ; Clock       ; 0.000        ; 7.355      ; 2.372      ;
; -4.887 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 7.355      ; 2.218      ;
; -4.884 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; controller:inst1|S[3]     ; Clock       ; 0.000        ; 7.355      ; 2.721      ;
; -4.733 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 7.355      ; 2.372      ;
; -4.665 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; controller:inst1|S[3]     ; Clock       ; 0.000        ; 7.355      ; 2.940      ;
; -4.393 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|S[0]     ; Clock       ; 0.000        ; 7.356      ; 3.213      ;
; -4.384 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 7.355      ; 2.721      ;
; -4.165 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 7.355      ; 2.940      ;
; -3.958 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|S[0]     ; Clock       ; 0.000        ; 7.356      ; 3.648      ;
; -3.910 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|S[0]     ; Clock       ; 0.000        ; 7.356      ; 3.696      ;
; -3.901 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|S[0]     ; Clock       ; 0.000        ; 7.356      ; 3.705      ;
; -3.893 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 7.356      ; 3.213      ;
; -3.872 ; controller:inst1|S[4]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; controller:inst1|state[0] ; Clock       ; 0.000        ; 5.756      ; 2.134      ;
; -3.762 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.930      ; 0.731      ;
; -3.553 ; controller:inst1|S[4]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; controller:inst1|state[0] ; Clock       ; 0.000        ; 5.756      ; 2.453      ;
; -3.544 ; controller:inst1|S[4]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; controller:inst1|state[0] ; Clock       ; 0.000        ; 5.756      ; 2.462      ;
; -3.538 ; controller:inst1|S[4]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; controller:inst1|state[0] ; Clock       ; 0.000        ; 5.756      ; 2.468      ;
; -3.458 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 7.356      ; 3.648      ;
; -3.410 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 7.356      ; 3.696      ;
; -3.401 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 7.356      ; 3.705      ;
; -3.354 ; controller:inst1|S[11]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 5.729      ; 2.625      ;
; -3.341 ; controller:inst1|S[11]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 5.729      ; 2.638      ;
; -3.325 ; controller:inst1|S[11]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 5.729      ; 2.654      ;
; -3.315 ; controller:inst1|S[11]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 5.729      ; 2.664      ;
; -3.262 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[0] ; Clock       ; -0.500       ; 3.930      ; 0.731      ;
; -2.452 ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                                         ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; controller:inst1|S[5]     ; Clock       ; 0.000        ; 4.892      ; 2.690      ;
; -2.408 ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                                         ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; controller:inst1|S[5]     ; Clock       ; 0.000        ; 4.891      ; 2.733      ;
; -2.398 ; ACC:inst2|Counter:inst5|Count[2]~_emulated                                                                         ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; controller:inst1|S[5]     ; Clock       ; 0.000        ; 4.891      ; 2.743      ;
; -2.237 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.930      ; 2.256      ;
; -2.182 ; ACC:inst2|Counter:inst5|Count[3]~_emulated                                                                         ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; controller:inst1|S[5]     ; Clock       ; 0.000        ; 4.892      ; 2.960      ;
; -2.153 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.930      ; 2.340      ;
; -1.956 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.930      ; 2.537      ;
; -1.801 ; controller:inst1|S[1]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.177      ; 1.626      ;
; -1.737 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[0] ; Clock       ; -0.500       ; 3.930      ; 2.256      ;
; -1.653 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[0] ; Clock       ; -0.500       ; 3.930      ; 2.340      ;
; -1.456 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[0] ; Clock       ; -0.500       ; 3.930      ; 2.537      ;
; -1.123 ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.180      ; 2.307      ;
; -1.098 ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 3.713      ; 2.365      ;
; -1.071 ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.180      ; 2.359      ;
; -0.888 ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 3.831      ; 2.693      ;
; -0.838 ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.180      ; 2.592      ;
; -0.831 ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.180      ; 2.599      ;
; -0.768 ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|S[7]     ; Clock       ; 0.000        ; 3.390      ; 2.872      ;
; -0.753 ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|S[7]     ; Clock       ; 0.000        ; 3.384      ; 2.881      ;
; -0.627 ; TRISCPC:inst|Counter:inst1|Count[2]~11                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 3.675      ; 2.798      ;
; -0.626 ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|S[7]     ; Clock       ; 0.000        ; 3.384      ; 3.008      ;
; -0.598 ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|S[7]     ; Clock       ; 0.000        ; 3.384      ; 3.036      ;
; -0.343 ; TRISCPC:inst|Counter:inst1|Count[3]~16                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 3.675      ; 3.082      ;
; -0.250 ; ACC:inst2|Counter:inst5|Count[2]~11                                                                                ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 2.801      ; 2.301      ;
; 0.188  ; ACC:inst2|Counter:inst5|Count[0]~1                                                                                 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 2.822      ; 2.760      ;
; 0.202  ; ACC:inst2|Counter:inst5|Count[1]~6                                                                                 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 2.803      ; 2.755      ;
; 0.362  ; ACC:inst2|Counter:inst5|Count[3]~16                                                                                ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 2.463      ; 2.575      ;
; 0.445  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[2]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.785  ; controller:inst1|instruction[3]                                                                                    ; controller:inst1|state[3]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 0.000        ; -0.127     ; 0.944      ;
; 0.791  ; controller:inst1|instruction[1]                                                                                    ; controller:inst1|state[1]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 0.000        ; -0.125     ; 0.952      ;
; 0.921  ; controller:inst1|instruction[2]                                                                                    ; controller:inst1|state[2]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 0.000        ; -0.134     ; 1.073      ;
; 1.056  ; controller:inst1|instruction[0]                                                                                    ; controller:inst1|state[0]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 0.000        ; -0.125     ; 1.217      ;
; 1.256  ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[0]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.542      ;
; 1.263  ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[2]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.549      ;
; 1.409  ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[3]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.695      ;
; 1.442  ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[3]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.728      ;
; 1.516  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[0]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.802      ;
; 1.532  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[3]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.818      ;
; 1.552  ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[0]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.838      ;
; 1.554  ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[2]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.840      ;
; 1.604  ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[1]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.890      ;
; 1.705  ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[1]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.991      ;
; 1.732  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[1]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 2.018      ;
; 2.194  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; Clock                     ; Clock       ; 0.000        ; 0.023      ; 2.467      ;
; 2.334  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; Clock                     ; Clock       ; 0.000        ; 0.023      ; 2.607      ;
; 2.517  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; Clock                     ; Clock       ; 0.000        ; 0.023      ; 2.790      ;
; 2.591  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; Clock                     ; Clock       ; 0.000        ; 0.023      ; 2.864      ;
; 2.747  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 0.000        ; 0.022      ; 3.019      ;
; 2.786  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_memory_reg0  ; Clock                     ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a1~porta_memory_reg0  ; Clock                     ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a2~porta_memory_reg0  ; Clock                     ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a3~porta_memory_reg0  ; Clock                     ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg4  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a4~porta_memory_reg0  ; Clock                     ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg5  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a5~porta_memory_reg0  ; Clock                     ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg6  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a6~porta_memory_reg0  ; Clock                     ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg7  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a7~porta_memory_reg0  ; Clock                     ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.945  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock                     ; Clock       ; 0.000        ; 0.022      ; 3.217      ;
; 3.002  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                     ; Clock       ; 0.000        ; 0.022      ; 3.274      ;
; 3.081  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clock                     ; Clock       ; 0.000        ; 0.022      ; 3.353      ;
; 3.124  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 0.000        ; 0.022      ; 3.396      ;
; 3.128  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                     ; Clock       ; 0.000        ; 0.022      ; 3.400      ;
; 3.255  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 0.000        ; 0.022      ; 3.527      ;
; 3.274  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controller:inst1|S[3]'                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                             ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -3.382 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~1  ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.000        ; 4.533      ; 1.151      ;
; -3.249 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~6  ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.000        ; 4.552      ; 1.303      ;
; -2.913 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~16 ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.000        ; 4.892      ; 1.979      ;
; -2.882 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~1  ; controller:inst1|S[3] ; controller:inst1|S[3] ; -0.500       ; 4.533      ; 1.151      ;
; -2.839 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~11 ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.000        ; 4.554      ; 1.715      ;
; -2.749 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~6  ; controller:inst1|S[3] ; controller:inst1|S[3] ; -0.500       ; 4.552      ; 1.303      ;
; -2.413 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~16 ; controller:inst1|S[3] ; controller:inst1|S[3] ; -0.500       ; 4.892      ; 1.979      ;
; -2.339 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~11 ; controller:inst1|S[3] ; controller:inst1|S[3] ; -0.500       ; 4.554      ; 1.715      ;
; 4.893  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -2.441     ; 1.952      ;
; 5.270  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -2.441     ; 2.329      ;
; 5.401  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -2.441     ; 2.460      ;
; 5.450  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[0]~1  ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -2.800     ; 2.150      ;
; 5.495  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -2.441     ; 2.554      ;
; 5.547  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[2]~11 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -2.779     ; 2.268      ;
; 5.565  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[1]~6  ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -2.781     ; 2.284      ;
; 5.673  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[2]~11 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -2.779     ; 2.394      ;
; 5.781  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[1]~6  ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -2.781     ; 2.500      ;
; 5.873  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[2]~11 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -2.779     ; 2.594      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '74175reg:inst3|74175:2|13'                                                                                                                          ;
+--------+---------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                         ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.546 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[2] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.000        ; 4.064      ; 1.795      ;
; -2.464 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[3] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.000        ; 4.057      ; 1.870      ;
; -2.406 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[1] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.000        ; 4.055      ; 1.926      ;
; -2.281 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[0] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.000        ; 4.055      ; 2.051      ;
; -2.046 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[2] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; -0.500       ; 4.064      ; 1.795      ;
; -1.964 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[3] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; -0.500       ; 4.057      ; 1.870      ;
; -1.906 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[1] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; -0.500       ; 4.055      ; 1.926      ;
; -1.781 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[0] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; -0.500       ; 4.055      ; 2.051      ;
; -1.714 ; 74175reg:inst3|74175:2|16 ; controller:inst1|instruction[3] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 3.179      ; 1.465      ;
; -1.553 ; 74175reg:inst3|74175:2|14 ; controller:inst1|instruction[2] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 3.186      ; 1.633      ;
; -1.550 ; 74175reg:inst3|74175:2|15 ; controller:inst1|instruction[3] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 3.179      ; 1.629      ;
; -1.526 ; 74175reg:inst3|74175:2|14 ; controller:inst1|instruction[0] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 3.177      ; 1.651      ;
; -1.373 ; 74175reg:inst3|74175:2|15 ; controller:inst1|instruction[0] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 3.177      ; 1.804      ;
; -1.363 ; 74175reg:inst3|74175:2|14 ; controller:inst1|instruction[3] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 3.179      ; 1.816      ;
; -1.340 ; 74175reg:inst3|74175:2|15 ; controller:inst1|instruction[1] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 3.177      ; 1.837      ;
+--------+---------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controller:inst1|state[0]'                                                                                                                 ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.822 ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 4.264      ; 2.719      ;
; -1.584 ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 4.176      ; 2.869      ;
; -1.377 ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 4.178      ; 3.078      ;
; -1.322 ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 4.264      ; 2.719      ;
; -1.249 ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 4.267      ; 3.295      ;
; -1.094 ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 4.120      ; 3.303      ;
; -1.084 ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 4.176      ; 2.869      ;
; -0.877 ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 4.178      ; 3.078      ;
; -0.749 ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 4.267      ; 3.295      ;
; -0.594 ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 4.120      ; 3.303      ;
; -0.443 ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.599      ; 1.433      ;
; -0.397 ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.599      ; 1.479      ;
; 0.057  ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.599      ; 1.433      ;
; 0.103  ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.599      ; 1.479      ;
; 0.109  ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.627      ; 2.013      ;
; 0.300  ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.625      ; 2.202      ;
; 0.609  ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.627      ; 2.013      ;
; 0.800  ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.625      ; 2.202      ;
; 1.498  ; controller:inst1|state[3] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.246      ; 1.744      ;
; 1.681  ; controller:inst1|state[3] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.249      ; 1.930      ;
; 1.779  ; controller:inst1|state[1] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.246      ; 2.025      ;
; 1.824  ; controller:inst1|state[3] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.334      ; 2.158      ;
; 1.857  ; controller:inst1|state[1] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.334      ; 2.191      ;
; 1.863  ; controller:inst1|state[1] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.248      ; 2.111      ;
; 1.866  ; controller:inst1|state[2] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.246      ; 2.112      ;
; 1.938  ; controller:inst1|state[2] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.248      ; 2.186      ;
; 1.947  ; controller:inst1|state[2] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.334      ; 2.281      ;
; 1.960  ; controller:inst1|state[1] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.249      ; 2.209      ;
; 2.057  ; controller:inst1|state[2] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.249      ; 2.306      ;
; 2.443  ; controller:inst1|state[3] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.337      ; 2.780      ;
; 2.575  ; controller:inst1|state[1] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.337      ; 2.912      ;
; 2.739  ; controller:inst1|state[3] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.190      ; 2.929      ;
; 3.035  ; controller:inst1|state[2] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.190      ; 3.225      ;
; 3.667  ; controller:inst1|state[1] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -2.331     ; 1.336      ;
; 3.911  ; controller:inst1|state[3] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -2.331     ; 1.580      ;
; 4.018  ; controller:inst1|state[1] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -2.331     ; 1.687      ;
; 4.039  ; controller:inst1|state[2] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -2.331     ; 1.708      ;
; 4.048  ; controller:inst1|state[3] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -2.303     ; 1.745      ;
; 4.050  ; controller:inst1|state[3] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -2.331     ; 1.719      ;
; 4.092  ; controller:inst1|state[1] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -2.303     ; 1.789      ;
; 4.247  ; controller:inst1|state[3] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -2.305     ; 1.942      ;
; 4.282  ; controller:inst1|state[1] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -2.305     ; 1.977      ;
; 4.289  ; controller:inst1|state[2] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -2.303     ; 1.986      ;
; 4.505  ; controller:inst1|state[2] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -2.305     ; 2.200      ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controller:inst1|S[7]'                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                       ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -1.734 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 3.966      ; 2.518      ;
; -1.274 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 3.972      ; 2.984      ;
; -1.234 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 3.966      ; 2.518      ;
; -1.231 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 3.972      ; 3.027      ;
; -1.230 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 3.972      ; 3.028      ;
; -0.774 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 3.972      ; 2.984      ;
; -0.731 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 3.972      ; 3.027      ;
; -0.730 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 3.972      ; 3.028      ;
; -0.682 ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 2.339      ; 1.943      ;
; -0.670 ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 2.345      ; 1.961      ;
; -0.646 ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 2.345      ; 1.985      ;
; -0.645 ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 2.345      ; 1.986      ;
; 0.694  ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.447      ; 0.927      ;
; 0.784  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.323      ; 0.893      ;
; 0.843  ; TRISCPC:inst|Counter:inst1|Count[2]~11                                                    ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.291      ; 0.920      ;
; 0.903  ; TRISCPC:inst|Counter:inst1|Count[3]~16                                                    ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.291      ; 0.980      ;
; 1.791  ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.447      ; 2.024      ;
; 1.891  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 2.177      ;
; 1.926  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 2.212      ;
; 1.927  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 2.213      ;
; 2.058  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 2.344      ;
; 2.070  ; TRISCPC:inst|Counter:inst1|Count[2]~11                                                    ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.291      ; 2.147      ;
; 2.099  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 2.385      ;
; 2.101  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.329      ; 2.216      ;
; 2.102  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.329      ; 2.217      ;
; 2.133  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 2.419      ;
; 2.244  ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.447      ; 2.477      ;
; 2.379  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 2.665      ;
; 2.431  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.006      ; 2.723      ;
; 2.432  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.006      ; 2.724      ;
; 2.579  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.329      ; 2.694      ;
; 2.909  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.006      ; 3.201      ;
; 4.806  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4] ; 74175reg:inst3|74175:2|13                     ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.358     ; 1.734      ;
; 5.077  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.367     ; 1.996      ;
; 5.333  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.361     ; 2.258      ;
; 5.502  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.361     ; 2.427      ;
; 5.503  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.361     ; 2.428      ;
; 5.539  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.361     ; 2.464      ;
; 5.573  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.361     ; 2.498      ;
; 5.617  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.361     ; 2.542      ;
; 5.618  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.361     ; 2.543      ;
; 5.955  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.361     ; 2.880      ;
; 6.095  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.361     ; 3.020      ;
; 7.914  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7] ; 74175reg:inst3|74175:2|16                     ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -6.455     ; 1.745      ;
; 7.914  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5] ; 74175reg:inst3|74175:2|14                     ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -6.455     ; 1.745      ;
; 8.069  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6] ; 74175reg:inst3|74175:2|15                     ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -6.455     ; 1.900      ;
+--------+-------------------------------------------------------------------------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controller:inst1|S[5]'                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                    ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -0.798 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 2.464      ; 1.952      ;
; -0.769 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 2.463      ; 1.980      ;
; -0.460 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 2.464      ; 2.290      ;
; -0.389 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 2.463      ; 2.360      ;
; -0.298 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 2.464      ; 1.952      ;
; -0.269 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 2.463      ; 1.980      ;
; 0.040  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 2.464      ; 2.290      ;
; 0.111  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 2.463      ; 2.360      ;
; 0.563  ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.865      ; 1.714      ;
; 0.901  ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.865      ; 2.052      ;
; 0.967  ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.864      ; 2.117      ;
; 1.074  ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.864      ; 2.224      ;
; 2.027  ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.000      ; 2.313      ;
; 2.107  ; ACC:inst2|Counter:inst5|Count[2]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; -0.001     ; 2.392      ;
; 2.123  ; ACC:inst2|Counter:inst5|Count[2]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.000      ; 2.409      ;
; 2.166  ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.000      ; 2.452      ;
; 2.365  ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.000      ; 2.651      ;
; 2.533  ; ACC:inst2|Counter:inst5|Count[3]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.000      ; 2.819      ;
; 2.546  ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.000      ; 2.832      ;
; 2.593  ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.001      ; 2.880      ;
; 2.602  ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.001      ; 2.889      ;
; 2.659  ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; -0.001     ; 2.944      ;
; 3.249  ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -2.070     ; 0.965      ;
; 3.509  ; ACC:inst2|Counter:inst5|Count[1]~6                                                        ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -2.088     ; 1.207      ;
; 3.623  ; ACC:inst2|Counter:inst5|Count[3]~16                                                       ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -2.429     ; 0.980      ;
; 4.203  ; ACC:inst2|Counter:inst5|Count[2]~11                                                       ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -2.090     ; 1.899      ;
; 4.255  ; ACC:inst2|Counter:inst5|Count[2]~11                                                       ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -2.091     ; 1.950      ;
; 4.975  ; ACC:inst2|Counter:inst5|Count[1]~6                                                        ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -2.088     ; 2.673      ;
; 5.186  ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -2.070     ; 2.902      ;
; 5.233  ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -2.069     ; 2.950      ;
; 5.242  ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -2.069     ; 2.959      ;
; 5.269  ; ACC:inst2|Counter:inst5|Count[1]~6                                                        ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -2.089     ; 2.966      ;
; 7.462  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -4.870     ; 2.878      ;
; 7.507  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -4.870     ; 2.923      ;
; 7.516  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -4.869     ; 2.933      ;
; 7.523  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -4.869     ; 2.940      ;
; 7.563  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -4.870     ; 2.979      ;
; 7.633  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -4.870     ; 3.049      ;
; 7.649  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -4.869     ; 3.066      ;
; 7.732  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -4.869     ; 3.149      ;
; 7.833  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -4.870     ; 3.249      ;
; 7.849  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -4.869     ; 3.266      ;
+--------+-------------------------------------------------------------------------------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controller:inst1|S[0]'                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------------+----------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+----------------------------------------+--------------+-----------------------+--------------+------------+------------+
; 5.497 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; TRISCPC:inst|Counter:inst1|Count[3]~16 ; Clock        ; controller:inst1|S[0] ; -0.500       ; -3.652     ; 1.345      ;
; 5.524 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; TRISCPC:inst|Counter:inst1|Count[2]~11 ; Clock        ; controller:inst1|S[0] ; -0.500       ; -3.652     ; 1.372      ;
; 5.611 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[0]~1  ; Clock        ; controller:inst1|S[0] ; -0.500       ; -3.690     ; 1.421      ;
; 5.811 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[1]~6  ; Clock        ; controller:inst1|S[0] ; -0.500       ; -3.808     ; 1.503      ;
+-------+-------------------------------------------------------------------------------------------+----------------------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'controller:inst1|S[5]'                                                                                                                             ;
+--------+-----------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                    ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -0.691 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.864      ; 2.593      ;
; -0.691 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.864      ; 2.593      ;
; -0.489 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.865      ; 2.392      ;
; -0.489 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.865      ; 2.392      ;
; 0.310  ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 2.463      ; 2.691      ;
; 0.310  ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 2.463      ; 2.691      ;
; 0.512  ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 2.464      ; 2.490      ;
; 0.512  ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 2.464      ; 2.490      ;
; 0.810  ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 2.463      ; 2.691      ;
; 0.810  ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 2.463      ; 2.691      ;
; 1.012  ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 2.464      ; 2.490      ;
; 1.012  ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 2.464      ; 2.490      ;
+--------+-----------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'controller:inst1|S[0]'                                                                                                                          ;
+--------+------------------------+----------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -0.306 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[1]~6  ; controller:inst1|state[0] ; controller:inst1|S[0] ; 0.500        ; 1.898      ; 1.063      ;
; 0.066  ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[2]~11 ; controller:inst1|state[0] ; controller:inst1|S[0] ; 0.500        ; 2.054      ; 1.062      ;
; 0.292  ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[0]~1  ; controller:inst1|state[0] ; controller:inst1|S[0] ; 0.500        ; 2.016      ; 1.077      ;
; 0.295  ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[3]~16 ; controller:inst1|state[0] ; controller:inst1|S[0] ; 0.500        ; 2.054      ; 1.062      ;
+--------+------------------------+----------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'controller:inst1|S[7]'                                                                                                                                ;
+-------+------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                       ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; 0.380 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 2.339      ; 2.997      ;
; 0.705 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 2.345      ; 2.678      ;
; 0.705 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 2.345      ; 2.678      ;
; 0.705 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 2.345      ; 2.678      ;
; 1.366 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 3.966      ; 3.138      ;
; 1.691 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 3.972      ; 2.819      ;
; 1.691 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 3.972      ; 2.819      ;
; 1.691 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 3.972      ; 2.819      ;
; 1.866 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 3.966      ; 3.138      ;
; 2.191 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 3.972      ; 2.819      ;
; 2.191 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 3.972      ; 2.819      ;
; 2.191 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 3.972      ; 2.819      ;
+-------+------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'controller:inst1|S[3]'                                                                                                                     ;
+-------+-----------------------+-------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; 0.406 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[2]~11 ; controller:inst1|state[0] ; controller:inst1|S[3] ; 0.500        ; 2.955      ; 1.072      ;
; 0.812 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[0]~1  ; controller:inst1|state[0] ; controller:inst1|S[3] ; 0.500        ; 2.934      ; 1.383      ;
; 1.093 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[1]~6  ; controller:inst1|state[0] ; controller:inst1|S[3] ; 0.500        ; 2.953      ; 1.070      ;
; 1.291 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[3]~16 ; controller:inst1|state[0] ; controller:inst1|S[3] ; 0.500        ; 3.293      ; 1.349      ;
+-------+-----------------------+-------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'controller:inst1|S[3]'                                                                                                                       ;
+--------+-----------------------+-------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -1.444 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[3]~16 ; controller:inst1|state[0] ; controller:inst1|S[3] ; -0.500       ; 3.293      ; 1.349      ;
; -1.383 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[1]~6  ; controller:inst1|state[0] ; controller:inst1|S[3] ; -0.500       ; 2.953      ; 1.070      ;
; -1.383 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[2]~11 ; controller:inst1|state[0] ; controller:inst1|S[3] ; -0.500       ; 2.955      ; 1.072      ;
; -1.051 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[0]~1  ; controller:inst1|state[0] ; controller:inst1|S[3] ; -0.500       ; 2.934      ; 1.383      ;
+--------+-----------------------+-------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'controller:inst1|S[7]'                                                                                                                                  ;
+--------+------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                       ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -1.439 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 3.972      ; 2.819      ;
; -1.439 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 3.972      ; 2.819      ;
; -1.439 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 3.972      ; 2.819      ;
; -1.114 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 3.966      ; 3.138      ;
; -0.939 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 3.972      ; 2.819      ;
; -0.939 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 3.972      ; 2.819      ;
; -0.939 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 3.972      ; 2.819      ;
; -0.614 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 3.966      ; 3.138      ;
; -0.093 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 2.345      ; 2.538      ;
; -0.093 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 2.345      ; 2.538      ;
; -0.093 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 2.345      ; 2.538      ;
; 0.232  ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 2.339      ; 2.857      ;
+--------+------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'controller:inst1|S[0]'                                                                                                                           ;
+--------+------------------------+----------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -0.492 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[2]~11 ; controller:inst1|state[0] ; controller:inst1|S[0] ; -0.500       ; 2.054      ; 1.062      ;
; -0.492 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[3]~16 ; controller:inst1|state[0] ; controller:inst1|S[0] ; -0.500       ; 2.054      ; 1.062      ;
; -0.439 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[0]~1  ; controller:inst1|state[0] ; controller:inst1|S[0] ; -0.500       ; 2.016      ; 1.077      ;
; -0.335 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[1]~6  ; controller:inst1|state[0] ; controller:inst1|S[0] ; -0.500       ; 1.898      ; 1.063      ;
+--------+------------------------+----------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'controller:inst1|S[5]'                                                                                                                              ;
+--------+-----------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                    ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -0.260 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 2.464      ; 2.490      ;
; -0.260 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 2.464      ; 2.490      ;
; -0.058 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 2.463      ; 2.691      ;
; -0.058 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 2.463      ; 2.691      ;
; 0.240  ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 2.464      ; 2.490      ;
; 0.240  ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 2.464      ; 2.490      ;
; 0.442  ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 2.463      ; 2.691      ;
; 0.442  ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 2.463      ; 2.691      ;
; 1.097  ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.865      ; 2.248      ;
; 1.097  ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.865      ; 2.248      ;
; 1.299  ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.864      ; 2.449      ;
; 1.299  ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.864      ; 2.449      ;
+--------+-----------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[0]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[0]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[1]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[1]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[2]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[2]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[3]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[3]                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[0]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[0]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[1]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[1]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[2]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[2]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[3]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[3]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst20|altsyncram_component|auto_generated|ram_block1a0|clk0                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst20|altsyncram_component|auto_generated|ram_block1a0|clk0                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|combout                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|combout                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|datab                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|datab                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6~clkctrl|inclk[0]                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6~clkctrl|inclk[0]                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6~clkctrl|outclk                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6~clkctrl|outclk                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controller:inst1|S[7]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|13                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|13                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|14                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|14                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|15                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|15                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|16                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|16                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst1|S[7]|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst1|S[7]|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst1|S[7]~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst1|S[7]~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst1|S[7]~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst1|S[7]~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst3|2|13|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst3|2|13|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst3|2|14|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst3|2|14|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst3|2|15|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst3|2|15|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst3|2|16|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst3|2|16|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[0]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[0]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[1]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[1]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[2]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[2]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[3]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[3]~_emulated|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controller:inst1|S[5]'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[0]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[0]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[1]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[1]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[2]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[2]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[3]~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst1|S[5]|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst1|S[5]|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst1|S[5]~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst1|S[5]~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst1|S[5]~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst1|S[5]~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[0]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[0]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[1]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[1]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[2]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[2]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[3]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[3]~_emulated|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '74175reg:inst3|74175:2|13'                                                                         ;
+-------+--------------+----------------+------------------+---------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+---------------------------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[0]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[0]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[1]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[1]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[2]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[2]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[3]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[3]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst3|2|13|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst3|2|13|regout               ;
+-------+--------------+----------------+------------------+---------------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controller:inst1|S[0]'                                                                                ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[0]~1  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[0]~1  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[1]~6  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[1]~6  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[2]~11 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[2]~11 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[3]~16 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[3]~16 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst1|S[0]|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst1|S[0]|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[0]~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[0]~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[1]~6|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[1]~6|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[2]~11|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[2]~11|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~16|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~16|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27|datac           ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controller:inst1|S[3]'                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[0]~1      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[0]~1      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[1]~6      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[1]~6      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[2]~11     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[2]~11     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[3]~16     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[3]~16     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst1|S[3]|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst1|S[3]|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[0]~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[0]~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[1]~6|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[1]~6|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[2]~11|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[2]~11|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~16|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~16|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31|datac           ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controller:inst1|state[0]'                                                                       ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[10]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[10]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[11]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[11]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[4]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[4]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[5]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[5]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[7]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[7]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[8]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[8]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[9]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[9]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[10]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[10]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[5]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[5]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[9]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[9]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|state[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|state[0]|regout         ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; HX0A      ; Clock                     ; 15.428 ; 15.428 ; Rise       ; Clock                     ;
; HX0B      ; Clock                     ; 15.465 ; 15.465 ; Rise       ; Clock                     ;
; HX0C      ; Clock                     ; 15.768 ; 15.768 ; Rise       ; Clock                     ;
; HX0D      ; Clock                     ; 15.464 ; 15.464 ; Rise       ; Clock                     ;
; HX0E      ; Clock                     ; 15.816 ; 15.816 ; Rise       ; Clock                     ;
; HX0F      ; Clock                     ; 15.814 ; 15.814 ; Rise       ; Clock                     ;
; HX0G      ; Clock                     ; 15.850 ; 15.850 ; Rise       ; Clock                     ;
; HX1A      ; Clock                     ; 13.986 ; 13.986 ; Rise       ; Clock                     ;
; HX1B      ; Clock                     ; 13.606 ; 13.606 ; Rise       ; Clock                     ;
; HX1C      ; Clock                     ; 13.602 ; 13.602 ; Rise       ; Clock                     ;
; HX1D      ; Clock                     ; 13.612 ; 13.612 ; Rise       ; Clock                     ;
; HX1E      ; Clock                     ; 13.631 ; 13.631 ; Rise       ; Clock                     ;
; HX1F      ; Clock                     ; 13.875 ; 13.875 ; Rise       ; Clock                     ;
; HX1G      ; Clock                     ; 13.985 ; 13.985 ; Rise       ; Clock                     ;
; HX2A      ; Clock                     ; 16.805 ; 16.805 ; Rise       ; Clock                     ;
; HX2B      ; Clock                     ; 17.180 ; 17.180 ; Rise       ; Clock                     ;
; HX2C      ; Clock                     ; 17.156 ; 17.156 ; Rise       ; Clock                     ;
; HX2D      ; Clock                     ; 17.079 ; 17.079 ; Rise       ; Clock                     ;
; HX2E      ; Clock                     ; 17.156 ; 17.156 ; Rise       ; Clock                     ;
; HX2F      ; Clock                     ; 17.130 ; 17.130 ; Rise       ; Clock                     ;
; HX2G      ; Clock                     ; 17.315 ; 17.315 ; Rise       ; Clock                     ;
; HX0A      ; controller:inst1|S[0]     ; 8.685  ; 8.685  ; Rise       ; controller:inst1|S[0]     ;
; HX0B      ; controller:inst1|S[0]     ; 8.722  ; 8.722  ; Rise       ; controller:inst1|S[0]     ;
; HX0C      ; controller:inst1|S[0]     ; 9.025  ; 9.025  ; Rise       ; controller:inst1|S[0]     ;
; HX0D      ; controller:inst1|S[0]     ; 8.721  ; 8.721  ; Rise       ; controller:inst1|S[0]     ;
; HX0E      ; controller:inst1|S[0]     ; 9.073  ; 9.073  ; Rise       ; controller:inst1|S[0]     ;
; HX0F      ; controller:inst1|S[0]     ; 9.071  ; 9.071  ; Rise       ; controller:inst1|S[0]     ;
; HX0G      ; controller:inst1|S[0]     ; 9.107  ; 9.107  ; Rise       ; controller:inst1|S[0]     ;
; Sig1      ; controller:inst1|S[0]     ; 5.840  ;        ; Rise       ; controller:inst1|S[0]     ;
; HX0A      ; controller:inst1|S[0]     ; 11.459 ; 11.459 ; Fall       ; controller:inst1|S[0]     ;
; HX0B      ; controller:inst1|S[0]     ; 11.496 ; 11.496 ; Fall       ; controller:inst1|S[0]     ;
; HX0C      ; controller:inst1|S[0]     ; 11.799 ; 11.799 ; Fall       ; controller:inst1|S[0]     ;
; HX0D      ; controller:inst1|S[0]     ; 11.495 ; 11.495 ; Fall       ; controller:inst1|S[0]     ;
; HX0E      ; controller:inst1|S[0]     ; 11.847 ; 11.847 ; Fall       ; controller:inst1|S[0]     ;
; HX0F      ; controller:inst1|S[0]     ; 11.845 ; 11.845 ; Fall       ; controller:inst1|S[0]     ;
; HX0G      ; controller:inst1|S[0]     ; 11.881 ; 11.881 ; Fall       ; controller:inst1|S[0]     ;
; Sig1      ; controller:inst1|S[0]     ;        ; 5.840  ; Fall       ; controller:inst1|S[0]     ;
; HX2A      ; controller:inst1|S[3]     ; 9.019  ; 9.019  ; Rise       ; controller:inst1|S[3]     ;
; HX2B      ; controller:inst1|S[3]     ; 9.394  ; 9.394  ; Rise       ; controller:inst1|S[3]     ;
; HX2C      ; controller:inst1|S[3]     ; 9.370  ; 9.370  ; Rise       ; controller:inst1|S[3]     ;
; HX2D      ; controller:inst1|S[3]     ; 9.293  ; 9.293  ; Rise       ; controller:inst1|S[3]     ;
; HX2E      ; controller:inst1|S[3]     ; 9.370  ; 9.370  ; Rise       ; controller:inst1|S[3]     ;
; HX2F      ; controller:inst1|S[3]     ; 9.344  ; 9.344  ; Rise       ; controller:inst1|S[3]     ;
; HX2G      ; controller:inst1|S[3]     ; 9.529  ; 9.529  ; Rise       ; controller:inst1|S[3]     ;
; Sig10     ; controller:inst1|S[3]     ; 5.889  ;        ; Rise       ; controller:inst1|S[3]     ;
; Sig11     ; controller:inst1|S[3]     ; 5.922  ;        ; Rise       ; controller:inst1|S[3]     ;
; HX2A      ; controller:inst1|S[3]     ; 12.954 ; 12.954 ; Fall       ; controller:inst1|S[3]     ;
; HX2B      ; controller:inst1|S[3]     ; 13.329 ; 13.329 ; Fall       ; controller:inst1|S[3]     ;
; HX2C      ; controller:inst1|S[3]     ; 13.307 ; 13.307 ; Fall       ; controller:inst1|S[3]     ;
; HX2D      ; controller:inst1|S[3]     ; 13.219 ; 13.219 ; Fall       ; controller:inst1|S[3]     ;
; HX2E      ; controller:inst1|S[3]     ; 13.302 ; 13.302 ; Fall       ; controller:inst1|S[3]     ;
; HX2F      ; controller:inst1|S[3]     ; 13.272 ; 13.272 ; Fall       ; controller:inst1|S[3]     ;
; HX2G      ; controller:inst1|S[3]     ; 13.463 ; 13.463 ; Fall       ; controller:inst1|S[3]     ;
; Sig10     ; controller:inst1|S[3]     ;        ; 5.889  ; Fall       ; controller:inst1|S[3]     ;
; Sig11     ; controller:inst1|S[3]     ;        ; 5.922  ; Fall       ; controller:inst1|S[3]     ;
; HX2A      ; controller:inst1|S[5]     ; 11.079 ; 11.079 ; Rise       ; controller:inst1|S[5]     ;
; HX2B      ; controller:inst1|S[5]     ; 11.454 ; 11.454 ; Rise       ; controller:inst1|S[5]     ;
; HX2C      ; controller:inst1|S[5]     ; 11.430 ; 11.430 ; Rise       ; controller:inst1|S[5]     ;
; HX2D      ; controller:inst1|S[5]     ; 11.353 ; 11.353 ; Rise       ; controller:inst1|S[5]     ;
; HX2E      ; controller:inst1|S[5]     ; 11.430 ; 11.430 ; Rise       ; controller:inst1|S[5]     ;
; HX2F      ; controller:inst1|S[5]     ; 11.404 ; 11.404 ; Rise       ; controller:inst1|S[5]     ;
; HX2G      ; controller:inst1|S[5]     ; 11.589 ; 11.589 ; Rise       ; controller:inst1|S[5]     ;
; Sig9      ; controller:inst1|S[5]     ; 6.567  ;        ; Rise       ; controller:inst1|S[5]     ;
; Sig9      ; controller:inst1|S[5]     ;        ; 6.567  ; Fall       ; controller:inst1|S[5]     ;
; HX0A      ; controller:inst1|S[7]     ; 11.988 ; 11.988 ; Rise       ; controller:inst1|S[7]     ;
; HX0B      ; controller:inst1|S[7]     ; 12.025 ; 12.025 ; Rise       ; controller:inst1|S[7]     ;
; HX0C      ; controller:inst1|S[7]     ; 12.328 ; 12.328 ; Rise       ; controller:inst1|S[7]     ;
; HX0D      ; controller:inst1|S[7]     ; 12.024 ; 12.024 ; Rise       ; controller:inst1|S[7]     ;
; HX0E      ; controller:inst1|S[7]     ; 12.376 ; 12.376 ; Rise       ; controller:inst1|S[7]     ;
; HX0F      ; controller:inst1|S[7]     ; 12.374 ; 12.374 ; Rise       ; controller:inst1|S[7]     ;
; HX0G      ; controller:inst1|S[7]     ; 12.410 ; 12.410 ; Rise       ; controller:inst1|S[7]     ;
; Sig2      ; controller:inst1|S[7]     ; 5.808  ;        ; Rise       ; controller:inst1|S[7]     ;
; Sig7      ; controller:inst1|S[7]     ; 5.600  ;        ; Rise       ; controller:inst1|S[7]     ;
; Sig2      ; controller:inst1|S[7]     ;        ; 5.808  ; Fall       ; controller:inst1|S[7]     ;
; Sig7      ; controller:inst1|S[7]     ;        ; 5.600  ; Fall       ; controller:inst1|S[7]     ;
; HX0A      ; controller:inst1|state[0] ; 11.515 ; 11.515 ; Rise       ; controller:inst1|state[0] ;
; HX0B      ; controller:inst1|state[0] ; 11.552 ; 11.552 ; Rise       ; controller:inst1|state[0] ;
; HX0C      ; controller:inst1|state[0] ; 11.855 ; 11.855 ; Rise       ; controller:inst1|state[0] ;
; HX0D      ; controller:inst1|state[0] ; 11.551 ; 11.551 ; Rise       ; controller:inst1|state[0] ;
; HX0E      ; controller:inst1|state[0] ; 11.903 ; 11.903 ; Rise       ; controller:inst1|state[0] ;
; HX0F      ; controller:inst1|state[0] ; 11.901 ; 11.901 ; Rise       ; controller:inst1|state[0] ;
; HX0G      ; controller:inst1|state[0] ; 11.937 ; 11.937 ; Rise       ; controller:inst1|state[0] ;
; HX2A      ; controller:inst1|state[0] ; 10.520 ; 10.520 ; Rise       ; controller:inst1|state[0] ;
; HX2B      ; controller:inst1|state[0] ; 10.895 ; 10.895 ; Rise       ; controller:inst1|state[0] ;
; HX2C      ; controller:inst1|state[0] ; 10.871 ; 10.871 ; Rise       ; controller:inst1|state[0] ;
; HX2D      ; controller:inst1|state[0] ; 10.794 ; 10.794 ; Rise       ; controller:inst1|state[0] ;
; HX2E      ; controller:inst1|state[0] ; 10.871 ; 10.871 ; Rise       ; controller:inst1|state[0] ;
; HX2F      ; controller:inst1|state[0] ; 10.845 ; 10.845 ; Rise       ; controller:inst1|state[0] ;
; HX2G      ; controller:inst1|state[0] ; 11.030 ; 11.030 ; Rise       ; controller:inst1|state[0] ;
; Sig0      ; controller:inst1|state[0] ; 7.281  ; 7.281  ; Rise       ; controller:inst1|state[0] ;
; Sig3      ; controller:inst1|state[0] ; 10.710 ; 10.710 ; Rise       ; controller:inst1|state[0] ;
; Sig4      ; controller:inst1|state[0] ; 7.379  ; 7.379  ; Rise       ; controller:inst1|state[0] ;
; Sig5      ; controller:inst1|state[0] ; 10.873 ; 10.873 ; Rise       ; controller:inst1|state[0] ;
; Sig8      ; controller:inst1|state[0] ; 7.824  ; 7.824  ; Rise       ; controller:inst1|state[0] ;
; Sig42     ; controller:inst1|state[0] ; 7.485  ; 7.485  ; Rise       ; controller:inst1|state[0] ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; HX0A      ; Clock                     ; 14.336 ; 14.336 ; Rise       ; Clock                     ;
; HX0B      ; Clock                     ; 14.359 ; 14.359 ; Rise       ; Clock                     ;
; HX0C      ; Clock                     ; 14.660 ; 14.660 ; Rise       ; Clock                     ;
; HX0D      ; Clock                     ; 14.375 ; 14.375 ; Rise       ; Clock                     ;
; HX0E      ; Clock                     ; 14.714 ; 14.714 ; Rise       ; Clock                     ;
; HX0F      ; Clock                     ; 14.722 ; 14.722 ; Rise       ; Clock                     ;
; HX0G      ; Clock                     ; 14.741 ; 14.741 ; Rise       ; Clock                     ;
; HX1A      ; Clock                     ; 13.549 ; 13.549 ; Rise       ; Clock                     ;
; HX1B      ; Clock                     ; 13.175 ; 13.175 ; Rise       ; Clock                     ;
; HX1C      ; Clock                     ; 13.175 ; 13.175 ; Rise       ; Clock                     ;
; HX1D      ; Clock                     ; 13.189 ; 13.189 ; Rise       ; Clock                     ;
; HX1E      ; Clock                     ; 13.193 ; 13.193 ; Rise       ; Clock                     ;
; HX1F      ; Clock                     ; 13.435 ; 13.435 ; Rise       ; Clock                     ;
; HX1G      ; Clock                     ; 13.559 ; 13.559 ; Rise       ; Clock                     ;
; HX2A      ; Clock                     ; 15.272 ; 15.272 ; Rise       ; Clock                     ;
; HX2B      ; Clock                     ; 15.646 ; 15.646 ; Rise       ; Clock                     ;
; HX2C      ; Clock                     ; 15.623 ; 15.623 ; Rise       ; Clock                     ;
; HX2D      ; Clock                     ; 15.539 ; 15.539 ; Rise       ; Clock                     ;
; HX2E      ; Clock                     ; 15.623 ; 15.623 ; Rise       ; Clock                     ;
; HX2F      ; Clock                     ; 15.588 ; 15.588 ; Rise       ; Clock                     ;
; HX2G      ; Clock                     ; 15.781 ; 15.781 ; Rise       ; Clock                     ;
; HX0A      ; controller:inst1|S[0]     ; 7.749  ; 7.749  ; Rise       ; controller:inst1|S[0]     ;
; HX0B      ; controller:inst1|S[0]     ; 7.772  ; 7.772  ; Rise       ; controller:inst1|S[0]     ;
; HX0C      ; controller:inst1|S[0]     ; 8.073  ; 8.073  ; Rise       ; controller:inst1|S[0]     ;
; HX0D      ; controller:inst1|S[0]     ; 7.788  ; 7.788  ; Rise       ; controller:inst1|S[0]     ;
; HX0E      ; controller:inst1|S[0]     ; 8.127  ; 8.127  ; Rise       ; controller:inst1|S[0]     ;
; HX0F      ; controller:inst1|S[0]     ; 8.135  ; 8.135  ; Rise       ; controller:inst1|S[0]     ;
; HX0G      ; controller:inst1|S[0]     ; 8.154  ; 8.154  ; Rise       ; controller:inst1|S[0]     ;
; Sig1      ; controller:inst1|S[0]     ; 5.840  ;        ; Rise       ; controller:inst1|S[0]     ;
; HX0A      ; controller:inst1|S[0]     ; 7.749  ; 7.749  ; Fall       ; controller:inst1|S[0]     ;
; HX0B      ; controller:inst1|S[0]     ; 7.772  ; 7.772  ; Fall       ; controller:inst1|S[0]     ;
; HX0C      ; controller:inst1|S[0]     ; 8.073  ; 8.073  ; Fall       ; controller:inst1|S[0]     ;
; HX0D      ; controller:inst1|S[0]     ; 7.788  ; 7.788  ; Fall       ; controller:inst1|S[0]     ;
; HX0E      ; controller:inst1|S[0]     ; 8.127  ; 8.127  ; Fall       ; controller:inst1|S[0]     ;
; HX0F      ; controller:inst1|S[0]     ; 8.135  ; 8.135  ; Fall       ; controller:inst1|S[0]     ;
; HX0G      ; controller:inst1|S[0]     ; 8.154  ; 8.154  ; Fall       ; controller:inst1|S[0]     ;
; Sig1      ; controller:inst1|S[0]     ;        ; 5.840  ; Fall       ; controller:inst1|S[0]     ;
; HX2A      ; controller:inst1|S[3]     ; 6.958  ; 6.958  ; Rise       ; controller:inst1|S[3]     ;
; HX2B      ; controller:inst1|S[3]     ; 7.332  ; 7.332  ; Rise       ; controller:inst1|S[3]     ;
; HX2C      ; controller:inst1|S[3]     ; 7.309  ; 7.309  ; Rise       ; controller:inst1|S[3]     ;
; HX2D      ; controller:inst1|S[3]     ; 7.225  ; 7.225  ; Rise       ; controller:inst1|S[3]     ;
; HX2E      ; controller:inst1|S[3]     ; 7.309  ; 7.309  ; Rise       ; controller:inst1|S[3]     ;
; HX2F      ; controller:inst1|S[3]     ; 7.274  ; 7.274  ; Rise       ; controller:inst1|S[3]     ;
; HX2G      ; controller:inst1|S[3]     ; 7.467  ; 7.467  ; Rise       ; controller:inst1|S[3]     ;
; Sig10     ; controller:inst1|S[3]     ; 5.889  ;        ; Rise       ; controller:inst1|S[3]     ;
; Sig11     ; controller:inst1|S[3]     ; 5.922  ;        ; Rise       ; controller:inst1|S[3]     ;
; HX2A      ; controller:inst1|S[3]     ; 6.958  ; 6.958  ; Fall       ; controller:inst1|S[3]     ;
; HX2B      ; controller:inst1|S[3]     ; 7.332  ; 7.332  ; Fall       ; controller:inst1|S[3]     ;
; HX2C      ; controller:inst1|S[3]     ; 7.309  ; 7.309  ; Fall       ; controller:inst1|S[3]     ;
; HX2D      ; controller:inst1|S[3]     ; 7.225  ; 7.225  ; Fall       ; controller:inst1|S[3]     ;
; HX2E      ; controller:inst1|S[3]     ; 7.309  ; 7.309  ; Fall       ; controller:inst1|S[3]     ;
; HX2F      ; controller:inst1|S[3]     ; 7.274  ; 7.274  ; Fall       ; controller:inst1|S[3]     ;
; HX2G      ; controller:inst1|S[3]     ; 7.467  ; 7.467  ; Fall       ; controller:inst1|S[3]     ;
; Sig10     ; controller:inst1|S[3]     ;        ; 5.889  ; Fall       ; controller:inst1|S[3]     ;
; Sig11     ; controller:inst1|S[3]     ;        ; 5.922  ; Fall       ; controller:inst1|S[3]     ;
; HX2A      ; controller:inst1|S[5]     ; 9.783  ; 9.783  ; Rise       ; controller:inst1|S[5]     ;
; HX2B      ; controller:inst1|S[5]     ; 10.157 ; 10.157 ; Rise       ; controller:inst1|S[5]     ;
; HX2C      ; controller:inst1|S[5]     ; 10.134 ; 10.134 ; Rise       ; controller:inst1|S[5]     ;
; HX2D      ; controller:inst1|S[5]     ; 10.050 ; 10.050 ; Rise       ; controller:inst1|S[5]     ;
; HX2E      ; controller:inst1|S[5]     ; 10.134 ; 10.134 ; Rise       ; controller:inst1|S[5]     ;
; HX2F      ; controller:inst1|S[5]     ; 10.099 ; 10.099 ; Rise       ; controller:inst1|S[5]     ;
; HX2G      ; controller:inst1|S[5]     ; 10.292 ; 10.292 ; Rise       ; controller:inst1|S[5]     ;
; Sig9      ; controller:inst1|S[5]     ; 6.567  ;        ; Rise       ; controller:inst1|S[5]     ;
; Sig9      ; controller:inst1|S[5]     ;        ; 6.567  ; Fall       ; controller:inst1|S[5]     ;
; HX0A      ; controller:inst1|S[7]     ; 11.374 ; 11.374 ; Rise       ; controller:inst1|S[7]     ;
; HX0B      ; controller:inst1|S[7]     ; 11.397 ; 11.397 ; Rise       ; controller:inst1|S[7]     ;
; HX0C      ; controller:inst1|S[7]     ; 11.698 ; 11.698 ; Rise       ; controller:inst1|S[7]     ;
; HX0D      ; controller:inst1|S[7]     ; 11.413 ; 11.413 ; Rise       ; controller:inst1|S[7]     ;
; HX0E      ; controller:inst1|S[7]     ; 11.752 ; 11.752 ; Rise       ; controller:inst1|S[7]     ;
; HX0F      ; controller:inst1|S[7]     ; 11.760 ; 11.760 ; Rise       ; controller:inst1|S[7]     ;
; HX0G      ; controller:inst1|S[7]     ; 11.779 ; 11.779 ; Rise       ; controller:inst1|S[7]     ;
; Sig2      ; controller:inst1|S[7]     ; 5.808  ;        ; Rise       ; controller:inst1|S[7]     ;
; Sig7      ; controller:inst1|S[7]     ; 5.600  ;        ; Rise       ; controller:inst1|S[7]     ;
; Sig2      ; controller:inst1|S[7]     ;        ; 5.808  ; Fall       ; controller:inst1|S[7]     ;
; Sig7      ; controller:inst1|S[7]     ;        ; 5.600  ; Fall       ; controller:inst1|S[7]     ;
; HX0A      ; controller:inst1|state[0] ; 8.654  ; 8.654  ; Rise       ; controller:inst1|state[0] ;
; HX0B      ; controller:inst1|state[0] ; 8.677  ; 8.677  ; Rise       ; controller:inst1|state[0] ;
; HX0C      ; controller:inst1|state[0] ; 9.006  ; 9.006  ; Rise       ; controller:inst1|state[0] ;
; HX0D      ; controller:inst1|state[0] ; 8.692  ; 8.692  ; Rise       ; controller:inst1|state[0] ;
; HX0E      ; controller:inst1|state[0] ; 9.028  ; 9.028  ; Rise       ; controller:inst1|state[0] ;
; HX0F      ; controller:inst1|state[0] ; 9.037  ; 9.037  ; Rise       ; controller:inst1|state[0] ;
; HX0G      ; controller:inst1|state[0] ; 9.052  ; 9.052  ; Rise       ; controller:inst1|state[0] ;
; HX2A      ; controller:inst1|state[0] ; 8.319  ; 8.319  ; Rise       ; controller:inst1|state[0] ;
; HX2B      ; controller:inst1|state[0] ; 8.693  ; 8.693  ; Rise       ; controller:inst1|state[0] ;
; HX2C      ; controller:inst1|state[0] ; 8.670  ; 8.670  ; Rise       ; controller:inst1|state[0] ;
; HX2D      ; controller:inst1|state[0] ; 8.586  ; 8.586  ; Rise       ; controller:inst1|state[0] ;
; HX2E      ; controller:inst1|state[0] ; 8.670  ; 8.670  ; Rise       ; controller:inst1|state[0] ;
; HX2F      ; controller:inst1|state[0] ; 8.635  ; 8.635  ; Rise       ; controller:inst1|state[0] ;
; HX2G      ; controller:inst1|state[0] ; 8.828  ; 8.828  ; Rise       ; controller:inst1|state[0] ;
; Sig0      ; controller:inst1|state[0] ; 7.281  ; 7.281  ; Rise       ; controller:inst1|state[0] ;
; Sig3      ; controller:inst1|state[0] ; 10.710 ; 10.710 ; Rise       ; controller:inst1|state[0] ;
; Sig4      ; controller:inst1|state[0] ; 7.379  ; 7.379  ; Rise       ; controller:inst1|state[0] ;
; Sig5      ; controller:inst1|state[0] ; 10.873 ; 10.873 ; Rise       ; controller:inst1|state[0] ;
; Sig8      ; controller:inst1|state[0] ; 7.824  ; 7.824  ; Rise       ; controller:inst1|state[0] ;
; Sig42     ; controller:inst1|state[0] ; 7.485  ; 7.485  ; Rise       ; controller:inst1|state[0] ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; controller:inst1|S[7]     ; -3.062 ; -16.061       ;
; controller:inst1|S[3]     ; -2.714 ; -9.694        ;
; controller:inst1|S[5]     ; -2.609 ; -9.921        ;
; controller:inst1|S[0]     ; -2.556 ; -9.469        ;
; Clock                     ; -1.460 ; -21.412       ;
; controller:inst1|state[0] ; -1.420 ; -5.959        ;
; 74175reg:inst3|74175:2|13 ; 1.595  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; Clock                     ; -3.067 ; -28.507       ;
; controller:inst1|S[3]     ; -1.804 ; -6.789        ;
; 74175reg:inst3|74175:2|13 ; -1.518 ; -5.942        ;
; controller:inst1|S[7]     ; -1.396 ; -5.115        ;
; controller:inst1|state[0] ; -1.262 ; -5.882        ;
; controller:inst1|S[5]     ; -0.953 ; -3.557        ;
; controller:inst1|S[0]     ; 2.853  ; 0.000         ;
+---------------------------+--------+---------------+


+-----------------------------------------------+
; Fast Model Recovery Summary                   ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; controller:inst1|S[0] ; 0.775 ; 0.000         ;
; controller:inst1|S[5] ; 0.865 ; 0.000         ;
; controller:inst1|S[3] ; 1.016 ; 0.000         ;
; controller:inst1|S[7] ; 1.378 ; 0.000         ;
+-----------------------+-------+---------------+


+------------------------------------------------+
; Fast Model Removal Summary                     ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; controller:inst1|S[7] ; -1.165 ; -4.525        ;
; controller:inst1|S[3] ; -0.756 ; -2.839        ;
; controller:inst1|S[5] ; -0.609 ; -2.260        ;
; controller:inst1|S[0] ; -0.415 ; -1.584        ;
+-----------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; Clock                     ; -2.000 ; -121.222      ;
; controller:inst1|S[7]     ; -0.500 ; -8.000        ;
; controller:inst1|S[5]     ; -0.500 ; -4.000        ;
; 74175reg:inst3|74175:2|13 ; 0.500  ; 0.000         ;
; controller:inst1|S[0]     ; 0.500  ; 0.000         ;
; controller:inst1|S[3]     ; 0.500  ; 0.000         ;
; controller:inst1|state[0] ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controller:inst1|S[7]'                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                       ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -3.062 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6] ; 74175reg:inst3|74175:2|15                     ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.287     ; 0.807      ;
; -2.969 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7] ; 74175reg:inst3|74175:2|16                     ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.287     ; 0.714      ;
; -2.969 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5] ; 74175reg:inst3|74175:2|14                     ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -3.287     ; 0.714      ;
; -1.645 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -1.517     ; 1.160      ;
; -1.609 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -1.517     ; 1.124      ;
; -1.477 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -1.517     ; 0.992      ;
; -1.475 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -1.517     ; 0.990      ;
; -1.462 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -1.517     ; 0.977      ;
; -1.452 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -1.517     ; 0.967      ;
; -1.452 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -1.517     ; 0.967      ;
; -1.450 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -1.517     ; 0.965      ;
; -1.373 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -1.517     ; 0.888      ;
; -1.275 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -1.522     ; 0.785      ;
; -1.189 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4] ; 74175reg:inst3|74175:2|13                     ; Clock                     ; controller:inst1|S[7] ; 1.000        ; -1.514     ; 0.707      ;
; -0.173 ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.005      ; 1.210      ;
; -0.135 ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.297      ; 0.964      ;
; -0.044 ; TRISCPC:inst|Counter:inst1|Count[3]~16                                                    ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.274      ; 0.850      ;
; -0.025 ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.329      ; 0.886      ;
; -0.005 ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.005      ; 1.042      ;
; -0.003 ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.005      ; 1.040      ;
; 0.008  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 1.024      ;
; 0.033  ; TRISCPC:inst|Counter:inst1|Count[2]~11                                                    ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.274      ; 0.773      ;
; 0.033  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.297      ; 0.796      ;
; 0.035  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.297      ; 0.794      ;
; 0.045  ; TRISCPC:inst|Counter:inst1|Count[2]~11                                                    ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.274      ; 0.761      ;
; 0.115  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 0.917      ;
; 0.127  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 0.905      ;
; 0.132  ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.329      ; 0.729      ;
; 0.132  ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.329      ; 0.729      ;
; 0.141  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 0.891      ;
; 0.165  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 0.867      ;
; 0.165  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 0.867      ;
; 0.197  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 1.000        ; 0.000      ; 0.835      ;
; 0.235  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 0.292      ; 0.589      ;
; 1.374  ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 1.593      ; 1.251      ;
; 1.406  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 2.197      ; 1.323      ;
; 1.542  ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 1.593      ; 1.083      ;
; 1.544  ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 1.593      ; 1.081      ;
; 1.574  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 2.197      ; 1.155      ;
; 1.576  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 2.197      ; 1.153      ;
; 1.744  ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 1.588      ; 0.876      ;
; 1.776  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 2.192      ; 0.948      ;
; 1.906  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 2.197      ; 1.323      ;
; 2.074  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 2.197      ; 1.155      ;
; 2.076  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 2.197      ; 1.153      ;
; 2.276  ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 2.192      ; 0.948      ;
+--------+-------------------------------------------------------------------------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controller:inst1|S[3]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                             ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -2.714 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[2]~11 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -1.484     ; 1.010      ;
; -2.642 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[2]~11 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -1.484     ; 0.938      ;
; -2.603 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[2]~11 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -1.484     ; 0.899      ;
; -2.412 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[1]~6  ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -1.486     ; 0.982      ;
; -2.333 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[1]~6  ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -1.486     ; 0.903      ;
; -2.285 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -1.368     ; 1.012      ;
; -2.283 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[0]~1  ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -1.497     ; 0.853      ;
; -2.236 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -1.368     ; 0.963      ;
; -2.191 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -1.368     ; 0.918      ;
; -2.046 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; 0.500        ; -1.368     ; 0.773      ;
; 1.394  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~11 ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.500        ; 2.230      ; 0.616      ;
; 1.710  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~16 ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.500        ; 2.346      ; 0.731      ;
; 1.812  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~6  ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.500        ; 2.228      ; 0.472      ;
; 1.871  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~1  ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.500        ; 2.217      ; 0.413      ;
; 1.894  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~11 ; controller:inst1|S[3] ; controller:inst1|S[3] ; 1.000        ; 2.230      ; 0.616      ;
; 2.210  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~16 ; controller:inst1|S[3] ; controller:inst1|S[3] ; 1.000        ; 2.346      ; 0.731      ;
; 2.312  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~6  ; controller:inst1|S[3] ; controller:inst1|S[3] ; 1.000        ; 2.228      ; 0.472      ;
; 2.371  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~1  ; controller:inst1|S[3] ; controller:inst1|S[3] ; 1.000        ; 2.217      ; 0.413      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controller:inst1|S[5]'                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                    ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -2.609 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -2.202     ; 1.439      ;
; -2.530 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -2.202     ; 1.360      ;
; -2.509 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -2.201     ; 1.340      ;
; -2.482 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -2.201     ; 1.313      ;
; -2.430 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -2.201     ; 1.261      ;
; -2.419 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -2.202     ; 1.249      ;
; -2.321 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -2.202     ; 1.151      ;
; -2.321 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -2.201     ; 1.152      ;
; -2.310 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -2.201     ; 1.141      ;
; -2.274 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 1.000        ; -2.202     ; 1.104      ;
; -1.220 ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -0.704     ; 1.048      ;
; -1.218 ; ACC:inst2|Counter:inst5|Count[1]~6                                                        ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -0.716     ; 1.034      ;
; -1.215 ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -0.705     ; 1.042      ;
; -1.211 ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -0.704     ; 1.039      ;
; -1.169 ; ACC:inst2|Counter:inst5|Count[3]~16                                                       ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -0.834     ; 0.867      ;
; -1.118 ; ACC:inst2|Counter:inst5|Count[1]~6                                                        ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -0.715     ; 0.935      ;
; -1.059 ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -0.705     ; 0.886      ;
; -1.009 ; ACC:inst2|Counter:inst5|Count[1]~6                                                        ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -0.715     ; 0.826      ;
; -0.901 ; ACC:inst2|Counter:inst5|Count[2]~11                                                       ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -0.717     ; 0.716      ;
; -0.883 ; ACC:inst2|Counter:inst5|Count[2]~11                                                       ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; -0.718     ; 0.697      ;
; -0.067 ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; -0.001     ; 1.098      ;
; -0.063 ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.001      ; 1.096      ;
; -0.058 ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.000      ; 1.090      ;
; -0.054 ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.001      ; 1.087      ;
; -0.030 ; ACC:inst2|Counter:inst5|Count[3]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.000      ; 1.062      ;
; 0.033  ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.000      ; 0.999      ;
; 0.098  ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.000      ; 0.934      ;
; 0.107  ; ACC:inst2|Counter:inst5|Count[2]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.000      ; 0.925      ;
; 0.125  ; ACC:inst2|Counter:inst5|Count[2]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; -0.001     ; 0.906      ;
; 0.142  ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 1.000        ; 0.000      ; 0.890      ;
; 0.950  ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.929      ; 1.011      ;
; 0.955  ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.928      ; 1.005      ;
; 0.959  ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.929      ; 1.002      ;
; 0.982  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 1.512      ; 1.062      ;
; 0.986  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 1.513      ; 1.059      ;
; 0.995  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 1.513      ; 1.050      ;
; 1.111  ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.928      ; 0.849      ;
; 1.147  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 1.512      ; 0.897      ;
; 1.482  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 1.512      ; 1.062      ;
; 1.486  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 1.513      ; 1.059      ;
; 1.495  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 1.513      ; 1.050      ;
; 1.647  ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 1.512      ; 0.897      ;
+--------+-------------------------------------------------------------------------------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controller:inst1|S[0]'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------+----------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+----------------------------------------+--------------+-----------------------+--------------+------------+------------+
; -2.556 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[1]~6  ; Clock        ; controller:inst1|S[0] ; 0.500        ; -1.846     ; 0.624      ;
; -2.360 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; TRISCPC:inst|Counter:inst1|Count[2]~11 ; Clock        ; controller:inst1|S[0] ; 0.500        ; -1.791     ; 0.580      ;
; -2.290 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[0]~1  ; Clock        ; controller:inst1|S[0] ; 0.500        ; -1.814     ; 0.575      ;
; -2.263 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; TRISCPC:inst|Counter:inst1|Count[3]~16 ; Clock        ; controller:inst1|S[0] ; 0.500        ; -1.791     ; 0.562      ;
+--------+-------------------------------------------------------------------------------------------+----------------------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.460 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a1~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a2~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a3~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg4  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a4~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg5  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a5~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg6  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a6~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg7  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a7~porta_memory_reg0  ; Clock                     ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; Clock                     ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.388 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 1.000        ; 0.017      ; 1.404      ;
; -0.360 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clock                     ; Clock       ; 1.000        ; 0.017      ; 1.376      ;
; -0.358 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                     ; Clock       ; 1.000        ; 0.017      ; 1.374      ;
; -0.339 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 1.000        ; 0.017      ; 1.355      ;
; -0.294 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 1.000        ; 0.017      ; 1.310      ;
; -0.286 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                     ; Clock       ; 1.000        ; 0.017      ; 1.302      ;
; -0.281 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clock                     ; Clock       ; 1.000        ; 0.017      ; 1.297      ;
; -0.247 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                     ; Clock       ; 1.000        ; 0.017      ; 1.263      ;
; -0.226 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock                     ; Clock       ; 1.000        ; 0.017      ; 1.242      ;
; -0.211 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; Clock                     ; Clock       ; 1.000        ; 0.018      ; 1.228      ;
; -0.199 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; Clock                     ; Clock       ; 1.000        ; 0.018      ; 1.216      ;
; -0.149 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 1.000        ; 0.017      ; 1.165      ;
; -0.135 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; Clock                     ; Clock       ; 1.000        ; 0.018      ; 1.152      ;
; -0.023 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; Clock                     ; Clock       ; 1.000        ; 0.018      ; 1.040      ;
; 0.088  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[1]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.944      ;
; 0.120  ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[1]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.912      ;
; 0.153  ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[1]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.879      ;
; 0.191  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[3]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.841      ;
; 0.202  ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[3]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.830      ;
; 0.232  ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[3]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.800      ;
; 0.293  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[0]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.739      ;
; 0.306  ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[2]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.726      ;
; 0.309  ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[0]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.723      ;
; 0.366  ; controller:inst1|instruction[0]                                                                                    ; controller:inst1|state[0]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 1.000        ; -0.222     ; 0.444      ;
; 0.391  ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[2]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.641      ;
; 0.411  ; controller:inst1|instruction[2]                                                                                    ; controller:inst1|state[2]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 1.000        ; -0.229     ; 0.392      ;
; 0.412  ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[0]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.620      ;
; 0.468  ; controller:inst1|instruction[1]                                                                                    ; controller:inst1|state[1]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 1.000        ; -0.223     ; 0.341      ;
; 0.473  ; controller:inst1|instruction[3]                                                                                    ; controller:inst1|state[3]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 1.000        ; -0.224     ; 0.335      ;
; 0.665  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[2]                                                                                          ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.956  ; ACC:inst2|Counter:inst5|Count[3]~16                                                                                ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; controller:inst1|S[3]     ; Clock       ; 0.500        ; 1.385      ; 0.928      ;
; 1.031  ; ACC:inst2|Counter:inst5|Count[1]~6                                                                                 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; controller:inst1|S[3]     ; Clock       ; 0.500        ; 1.503      ; 0.971      ;
; 1.036  ; ACC:inst2|Counter:inst5|Count[0]~1                                                                                 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; controller:inst1|S[3]     ; Clock       ; 0.500        ; 1.514      ; 0.977      ;
; 1.162  ; ACC:inst2|Counter:inst5|Count[2]~11                                                                                ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; controller:inst1|S[3]     ; Clock       ; 0.500        ; 1.501      ; 0.838      ;
; 1.194  ; TRISCPC:inst|Counter:inst1|Count[3]~16                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|S[0]     ; Clock       ; 0.500        ; 1.809      ; 1.114      ;
; 1.284  ; TRISCPC:inst|Counter:inst1|Count[2]~11                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|S[0]     ; Clock       ; 0.500        ; 1.809      ; 1.024      ;
; 1.366  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|S[7]     ; Clock       ; 1.000        ; 1.535      ; 1.168      ;
; 1.379  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|S[7]     ; Clock       ; 1.000        ; 1.535      ; 1.155      ;
; 1.385  ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|S[0]     ; Clock       ; 0.500        ; 1.864      ; 0.978      ;
; 1.418  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|S[7]     ; Clock       ; 1.000        ; 1.535      ; 1.116      ;
; 1.440  ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.500        ; 1.874      ; 1.107      ;
; 1.449  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|S[7]     ; Clock       ; 1.000        ; 1.540      ; 1.090      ;
; 1.487  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|S[0]     ; Clock       ; 0.500        ; 1.832      ; 0.844      ;
; 1.526  ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.500        ; 1.874      ; 1.021      ;
; 1.613  ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|state[0] ; Clock       ; 1.000        ; 1.573      ; 0.959      ;
; 1.616  ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|state[0] ; Clock       ; 1.000        ; 1.573      ; 0.956      ;
; 1.638  ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.500        ; 1.874      ; 0.909      ;
; 1.642  ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.500        ; 1.874      ; 0.905      ;
; 1.693  ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|state[0] ; Clock       ; 1.000        ; 1.573      ; 0.879      ;
; 1.721  ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|state[0] ; Clock       ; 1.000        ; 1.573      ; 0.851      ;
; 1.940  ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[0] ; Clock       ; 1.000        ; 1.874      ; 1.107      ;
; 1.948  ; controller:inst1|S[1]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; controller:inst1|state[0] ; Clock       ; 1.000        ; 1.570      ; 0.621      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controller:inst1|state[0]'                                                                                                                ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.420 ; controller:inst1|state[2] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -1.270     ; 0.797      ;
; -1.399 ; controller:inst1|state[2] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -1.272     ; 0.851      ;
; -1.355 ; controller:inst1|state[3] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -1.293     ; 0.670      ;
; -1.348 ; controller:inst1|state[2] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -1.290     ; 0.664      ;
; -1.348 ; controller:inst1|state[1] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -1.290     ; 0.664      ;
; -1.333 ; controller:inst1|state[1] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -1.270     ; 0.710      ;
; -1.316 ; controller:inst1|state[3] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -1.290     ; 0.632      ;
; -1.315 ; controller:inst1|state[1] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -1.272     ; 0.767      ;
; -1.313 ; controller:inst1|state[3] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -1.270     ; 0.690      ;
; -1.306 ; controller:inst1|state[3] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -1.272     ; 0.758      ;
; -1.228 ; controller:inst1|state[1] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; -1.293     ; 0.543      ;
; -0.328 ; controller:inst1|state[2] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.256      ; 1.240      ;
; -0.237 ; controller:inst1|state[3] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.256      ; 1.149      ;
; -0.109 ; controller:inst1|state[1] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.304      ; 1.130      ;
; -0.041 ; controller:inst1|state[3] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.304      ; 1.062      ;
; 0.083  ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 0.604      ; 0.809      ;
; 0.101  ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 0.602      ; 0.866      ;
; 0.107  ; controller:inst1|state[2] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.288      ; 0.901      ;
; 0.117  ; controller:inst1|state[1] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.285      ; 0.819      ;
; 0.126  ; controller:inst1|state[2] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.285      ; 0.810      ;
; 0.132  ; controller:inst1|state[1] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.288      ; 0.876      ;
; 0.136  ; controller:inst1|state[2] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.303      ; 0.893      ;
; 0.168  ; controller:inst1|state[1] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.303      ; 0.861      ;
; 0.169  ; controller:inst1|state[1] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.288      ; 0.836      ;
; 0.178  ; controller:inst1|state[2] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.288      ; 0.827      ;
; 0.201  ; controller:inst1|state[3] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.303      ; 0.828      ;
; 0.214  ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 0.581      ; 0.616      ;
; 0.244  ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 0.584      ; 0.587      ;
; 0.245  ; controller:inst1|state[3] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.285      ; 0.691      ;
; 0.257  ; controller:inst1|state[3] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.288      ; 0.751      ;
; 0.583  ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 0.604      ; 0.809      ;
; 0.601  ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 0.602      ; 0.866      ;
; 0.714  ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 0.581      ; 0.616      ;
; 0.744  ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 0.584      ; 0.587      ;
; 1.131  ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 2.130      ; 1.296      ;
; 1.273  ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 2.178      ; 1.263      ;
; 1.353  ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 2.162      ; 1.167      ;
; 1.360  ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 2.159      ; 1.091      ;
; 1.488  ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 2.177      ; 1.056      ;
; 1.631  ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 2.130      ; 1.296      ;
; 1.773  ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 2.178      ; 1.263      ;
; 1.853  ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 2.162      ; 1.167      ;
; 1.860  ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 2.159      ; 1.091      ;
; 1.988  ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 2.177      ; 1.056      ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '74175reg:inst3|74175:2|13'                                                                                                                        ;
+-------+---------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                         ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 1.595 ; 74175reg:inst3|74175:2|14 ; controller:inst1|instruction[3] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 1.671      ; 0.705      ;
; 1.647 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[3] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.500        ; 2.098      ; 0.721      ;
; 1.658 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[2] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.500        ; 2.103      ; 0.736      ;
; 1.659 ; 74175reg:inst3|74175:2|15 ; controller:inst1|instruction[3] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 1.671      ; 0.641      ;
; 1.670 ; 74175reg:inst3|74175:2|15 ; controller:inst1|instruction[1] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 1.670      ; 0.717      ;
; 1.673 ; 74175reg:inst3|74175:2|14 ; controller:inst1|instruction[2] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 1.676      ; 0.653      ;
; 1.674 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[0] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.500        ; 2.096      ; 0.779      ;
; 1.675 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[1] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.500        ; 2.097      ; 0.780      ;
; 1.686 ; 74175reg:inst3|74175:2|15 ; controller:inst1|instruction[0] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 1.669      ; 0.699      ;
; 1.717 ; 74175reg:inst3|74175:2|16 ; controller:inst1|instruction[3] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 1.671      ; 0.583      ;
; 1.720 ; 74175reg:inst3|74175:2|14 ; controller:inst1|instruction[0] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 1.000        ; 1.669      ; 0.665      ;
; 2.147 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[3] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 1.000        ; 2.098      ; 0.721      ;
; 2.158 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[2] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 1.000        ; 2.103      ; 0.736      ;
; 2.174 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[0] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 1.000        ; 2.096      ; 0.779      ;
; 2.175 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[1] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 1.000        ; 2.097      ; 0.780      ;
+-------+---------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -3.067 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; controller:inst1|S[3]     ; Clock       ; 0.000        ; 3.731      ; 0.802      ;
; -3.003 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; controller:inst1|S[3]     ; Clock       ; 0.000        ; 3.731      ; 0.866      ;
; -2.889 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; controller:inst1|S[3]     ; Clock       ; 0.000        ; 3.731      ; 0.980      ;
; -2.769 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; controller:inst1|S[3]     ; Clock       ; 0.000        ; 3.731      ; 1.100      ;
; -2.667 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|S[0]     ; Clock       ; 0.000        ; 3.732      ; 1.203      ;
; -2.567 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 3.731      ; 0.802      ;
; -2.512 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|S[0]     ; Clock       ; 0.000        ; 3.732      ; 1.358      ;
; -2.504 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|S[0]     ; Clock       ; 0.000        ; 3.732      ; 1.366      ;
; -2.503 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 3.731      ; 0.866      ;
; -2.499 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|S[0]     ; Clock       ; 0.000        ; 3.732      ; 1.371      ;
; -2.488 ; controller:inst1|S[4]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.147      ; 0.797      ;
; -2.389 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 3.731      ; 0.980      ;
; -2.364 ; controller:inst1|S[4]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.147      ; 0.921      ;
; -2.359 ; controller:inst1|S[4]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.147      ; 0.926      ;
; -2.358 ; controller:inst1|S[4]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.147      ; 0.927      ;
; -2.278 ; controller:inst1|S[11]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.128      ; 0.988      ;
; -2.276 ; controller:inst1|S[11]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.128      ; 0.990      ;
; -2.269 ; controller:inst1|S[11]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.128      ; 0.997      ;
; -2.269 ; controller:inst1|S[3]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 3.731      ; 1.100      ;
; -2.263 ; controller:inst1|S[11]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 3.128      ; 1.003      ;
; -2.167 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 3.732      ; 1.203      ;
; -2.012 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 3.732      ; 1.358      ;
; -2.004 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 3.732      ; 1.366      ;
; -1.999 ; controller:inst1|S[0]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 3.732      ; 1.371      ;
; -1.800 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.874      ; 0.367      ;
; -1.332 ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                                         ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; controller:inst1|S[5]     ; Clock       ; 0.000        ; 2.219      ; 1.025      ;
; -1.321 ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                                         ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; controller:inst1|S[5]     ; Clock       ; 0.000        ; 2.218      ; 1.035      ;
; -1.309 ; ACC:inst2|Counter:inst5|Count[2]~_emulated                                                                         ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; controller:inst1|S[5]     ; Clock       ; 0.000        ; 2.218      ; 1.047      ;
; -1.300 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[0] ; Clock       ; -0.500       ; 1.874      ; 0.367      ;
; -1.258 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.874      ; 0.909      ;
; -1.258 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.874      ; 0.909      ;
; -1.234 ; ACC:inst2|Counter:inst5|Count[3]~_emulated                                                                         ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; controller:inst1|S[5]     ; Clock       ; 0.000        ; 2.219      ; 1.123      ;
; -1.194 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.874      ; 0.973      ;
; -1.087 ; controller:inst1|S[1]                                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.570      ; 0.621      ;
; -0.860 ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.573      ; 0.851      ;
; -0.832 ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.573      ; 0.879      ;
; -0.758 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[0] ; Clock       ; -0.500       ; 1.874      ; 0.909      ;
; -0.758 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[0] ; Clock       ; -0.500       ; 1.874      ; 0.909      ;
; -0.755 ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.573      ; 0.956      ;
; -0.752 ; controller:inst1|S[10]                                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.573      ; 0.959      ;
; -0.694 ; controller:inst1|state[0]                                                                                          ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[0] ; Clock       ; -0.500       ; 1.874      ; 0.973      ;
; -0.626 ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 1.832      ; 0.844      ;
; -0.588 ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; controller:inst1|S[7]     ; Clock       ; 0.000        ; 1.540      ; 1.090      ;
; -0.557 ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|S[7]     ; Clock       ; 0.000        ; 1.535      ; 1.116      ;
; -0.524 ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                                              ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 1.864      ; 0.978      ;
; -0.518 ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|S[7]     ; Clock       ; 0.000        ; 1.535      ; 1.155      ;
; -0.505 ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated                                                                      ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|S[7]     ; Clock       ; 0.000        ; 1.535      ; 1.168      ;
; -0.423 ; TRISCPC:inst|Counter:inst1|Count[2]~11                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 1.809      ; 1.024      ;
; -0.333 ; TRISCPC:inst|Counter:inst1|Count[3]~16                                                                             ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; controller:inst1|S[0]     ; Clock       ; -0.500       ; 1.809      ; 1.114      ;
; -0.301 ; ACC:inst2|Counter:inst5|Count[2]~11                                                                                ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 1.501      ; 0.838      ;
; -0.175 ; ACC:inst2|Counter:inst5|Count[0]~1                                                                                 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 1.514      ; 0.977      ;
; -0.170 ; ACC:inst2|Counter:inst5|Count[1]~6                                                                                 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 1.503      ; 0.971      ;
; -0.095 ; ACC:inst2|Counter:inst5|Count[3]~16                                                                                ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; controller:inst1|S[3]     ; Clock       ; -0.500       ; 1.385      ; 0.928      ;
; 0.215  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[2]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.407  ; controller:inst1|instruction[3]                                                                                    ; controller:inst1|state[3]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 0.000        ; -0.224     ; 0.335      ;
; 0.412  ; controller:inst1|instruction[1]                                                                                    ; controller:inst1|state[1]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 0.000        ; -0.223     ; 0.341      ;
; 0.468  ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[0]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.620      ;
; 0.469  ; controller:inst1|instruction[2]                                                                                    ; controller:inst1|state[2]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 0.000        ; -0.229     ; 0.392      ;
; 0.489  ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[2]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.641      ;
; 0.514  ; controller:inst1|instruction[0]                                                                                    ; controller:inst1|state[0]                                                                                          ; 74175reg:inst3|74175:2|13 ; Clock       ; 0.000        ; -0.222     ; 0.444      ;
; 0.529  ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[3]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.681      ;
; 0.562  ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[3]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.714      ;
; 0.571  ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[0]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.574  ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[2]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.726      ;
; 0.587  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[0]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.594  ; controller:inst1|state[3]                                                                                          ; controller:inst1|state[1]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.746      ;
; 0.594  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[3]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.746      ;
; 0.628  ; controller:inst1|state[1]                                                                                          ; controller:inst1|state[1]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.780      ;
; 0.635  ; controller:inst1|state[2]                                                                                          ; controller:inst1|state[1]                                                                                          ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.811  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; Clock                     ; Clock       ; 0.000        ; 0.018      ; 0.967      ;
; 0.891  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; Clock                     ; Clock       ; 0.000        ; 0.018      ; 1.047      ;
; 0.947  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; Clock                     ; Clock       ; 0.000        ; 0.018      ; 1.103      ;
; 0.976  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; Clock                     ; Clock       ; 0.000        ; 0.018      ; 1.132      ;
; 1.010  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 0.000        ; 0.017      ; 1.165      ;
; 1.087  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock                     ; Clock       ; 0.000        ; 0.017      ; 1.242      ;
; 1.108  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                     ; Clock       ; 0.000        ; 0.017      ; 1.263      ;
; 1.142  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clock                     ; Clock       ; 0.000        ; 0.017      ; 1.297      ;
; 1.147  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                     ; Clock       ; 0.000        ; 0.017      ; 1.302      ;
; 1.155  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 0.000        ; 0.017      ; 1.310      ;
; 1.200  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 0.000        ; 0.017      ; 1.355      ;
; 1.219  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                     ; Clock       ; 0.000        ; 0.017      ; 1.374      ;
; 1.221  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clock                     ; Clock       ; 0.000        ; 0.017      ; 1.376      ;
; 1.249  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ; Clock                     ; Clock       ; 0.000        ; 0.017      ; 1.404      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ; Clock                     ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controller:inst1|S[3]'                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                             ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.804 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~1  ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.000        ; 2.217      ; 0.413      ;
; -1.756 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~6  ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.000        ; 2.228      ; 0.472      ;
; -1.615 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~16 ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.000        ; 2.346      ; 0.731      ;
; -1.614 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~11 ; controller:inst1|S[3] ; controller:inst1|S[3] ; 0.000        ; 2.230      ; 0.616      ;
; -1.304 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~1  ; controller:inst1|S[3] ; controller:inst1|S[3] ; -0.500       ; 2.217      ; 0.413      ;
; -1.256 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~6  ; controller:inst1|S[3] ; controller:inst1|S[3] ; -0.500       ; 2.228      ; 0.472      ;
; -1.115 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~16 ; controller:inst1|S[3] ; controller:inst1|S[3] ; -0.500       ; 2.346      ; 0.731      ;
; -1.114 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~11 ; controller:inst1|S[3] ; controller:inst1|S[3] ; -0.500       ; 2.230      ; 0.616      ;
; 2.641  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -1.368     ; 0.773      ;
; 2.786  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -1.368     ; 0.918      ;
; 2.831  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -1.368     ; 0.963      ;
; 2.850  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[0]~1  ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -1.497     ; 0.853      ;
; 2.880  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[3]~16 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -1.368     ; 1.012      ;
; 2.883  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[2]~11 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -1.484     ; 0.899      ;
; 2.889  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[1]~6  ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -1.486     ; 0.903      ;
; 2.922  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[2]~11 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -1.484     ; 0.938      ;
; 2.968  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[1]~6  ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -1.486     ; 0.982      ;
; 2.994  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[2]~11 ; Clock                 ; controller:inst1|S[3] ; -0.500       ; -1.484     ; 1.010      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '74175reg:inst3|74175:2|13'                                                                                                                          ;
+--------+---------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                         ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.518 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[3] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.000        ; 2.098      ; 0.721      ;
; -1.508 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[2] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.000        ; 2.103      ; 0.736      ;
; -1.458 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[0] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.000        ; 2.096      ; 0.779      ;
; -1.458 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[1] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 0.000        ; 2.097      ; 0.780      ;
; -1.088 ; 74175reg:inst3|74175:2|16 ; controller:inst1|instruction[3] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 1.671      ; 0.583      ;
; -1.030 ; 74175reg:inst3|74175:2|15 ; controller:inst1|instruction[3] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 1.671      ; 0.641      ;
; -1.023 ; 74175reg:inst3|74175:2|14 ; controller:inst1|instruction[2] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 1.676      ; 0.653      ;
; -1.018 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[3] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; -0.500       ; 2.098      ; 0.721      ;
; -1.008 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[2] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; -0.500       ; 2.103      ; 0.736      ;
; -1.004 ; 74175reg:inst3|74175:2|14 ; controller:inst1|instruction[0] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 1.669      ; 0.665      ;
; -0.970 ; 74175reg:inst3|74175:2|15 ; controller:inst1|instruction[0] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 1.669      ; 0.699      ;
; -0.966 ; 74175reg:inst3|74175:2|14 ; controller:inst1|instruction[3] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 1.671      ; 0.705      ;
; -0.958 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[0] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; -0.500       ; 2.096      ; 0.779      ;
; -0.958 ; 74175reg:inst3|74175:2|13 ; controller:inst1|instruction[1] ; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; -0.500       ; 2.097      ; 0.780      ;
; -0.953 ; 74175reg:inst3|74175:2|15 ; controller:inst1|instruction[1] ; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 0.000        ; 1.670      ; 0.717      ;
+--------+---------------------------+---------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controller:inst1|S[7]'                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                       ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -1.396 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 2.192      ; 0.948      ;
; -1.255 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 2.197      ; 1.094      ;
; -1.232 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 2.197      ; 1.117      ;
; -1.232 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 2.197      ; 1.117      ;
; -1.021 ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 1.593      ; 0.724      ;
; -1.005 ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 1.588      ; 0.735      ;
; -0.997 ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 1.593      ; 0.748      ;
; -0.997 ; controller:inst1|S[11]                                                                    ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 1.593      ; 0.748      ;
; -0.896 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 2.192      ; 0.948      ;
; -0.755 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 2.197      ; 1.094      ;
; -0.732 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 2.197      ; 1.117      ;
; -0.732 ; controller:inst1|S[0]                                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 2.197      ; 1.117      ;
; 0.349  ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.329      ; 0.330      ;
; 0.391  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.292      ; 0.335      ;
; 0.403  ; TRISCPC:inst|Counter:inst1|Count[2]~11                                                    ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.274      ; 0.329      ;
; 0.425  ; TRISCPC:inst|Counter:inst1|Count[3]~16                                                    ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.274      ; 0.351      ;
; 0.683  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 0.835      ;
; 0.715  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 0.867      ;
; 0.739  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 0.891      ;
; 0.748  ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.329      ; 0.729      ;
; 0.753  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 0.905      ;
; 0.765  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 0.917      ;
; 0.835  ; TRISCPC:inst|Counter:inst1|Count[2]~11                                                    ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.274      ; 0.761      ;
; 0.845  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.297      ; 0.794      ;
; 0.847  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.297      ; 0.796      ;
; 0.872  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.000      ; 1.024      ;
; 0.883  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.005      ; 1.040      ;
; 0.885  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.005      ; 1.042      ;
; 0.905  ; TRISCPC:inst|Counter:inst1|Count[1]~6                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.329      ; 0.886      ;
; 1.015  ; TRISCPC:inst|Counter:inst1|Count[0]~1                                                     ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 0.297      ; 0.964      ;
; 1.053  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated                                             ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[7]     ; controller:inst1|S[7] ; 0.000        ; 0.005      ; 1.210      ;
; 2.069  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4] ; 74175reg:inst3|74175:2|13                     ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -1.514     ; 0.707      ;
; 2.155  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -1.522     ; 0.785      ;
; 2.253  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -1.517     ; 0.888      ;
; 2.330  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -1.517     ; 0.965      ;
; 2.332  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -1.517     ; 0.967      ;
; 2.332  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -1.517     ; 0.967      ;
; 2.342  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -1.517     ; 0.977      ;
; 2.355  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -1.517     ; 0.990      ;
; 2.357  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -1.517     ; 0.992      ;
; 2.489  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -1.517     ; 1.124      ;
; 2.525  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -1.517     ; 1.160      ;
; 3.849  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7] ; 74175reg:inst3|74175:2|16                     ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.287     ; 0.714      ;
; 3.849  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5] ; 74175reg:inst3|74175:2|14                     ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.287     ; 0.714      ;
; 3.942  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6] ; 74175reg:inst3|74175:2|15                     ; Clock                     ; controller:inst1|S[7] ; 0.000        ; -3.287     ; 0.807      ;
+--------+-------------------------------------------------------------------------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controller:inst1|state[0]'                                                                                                                 ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.262 ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 2.177      ; 1.056      ;
; -1.209 ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 2.159      ; 1.091      ;
; -1.136 ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 2.162      ; 1.167      ;
; -1.056 ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 2.178      ; 1.263      ;
; -0.975 ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 2.130      ; 1.296      ;
; -0.762 ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 2.177      ; 1.056      ;
; -0.709 ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 2.159      ; 1.091      ;
; -0.636 ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 2.162      ; 1.167      ;
; -0.556 ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 2.178      ; 1.263      ;
; -0.475 ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 2.130      ; 1.296      ;
; -0.138 ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 0.584      ; 0.587      ;
; -0.106 ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 0.581      ; 0.616      ;
; 0.064  ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 0.604      ; 0.809      ;
; 0.123  ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 0.602      ; 0.866      ;
; 0.362  ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 0.584      ; 0.587      ;
; 0.394  ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 0.581      ; 0.616      ;
; 0.406  ; controller:inst1|state[3] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.285      ; 0.691      ;
; 0.463  ; controller:inst1|state[3] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.288      ; 0.751      ;
; 0.525  ; controller:inst1|state[3] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.303      ; 0.828      ;
; 0.525  ; controller:inst1|state[2] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.285      ; 0.810      ;
; 0.534  ; controller:inst1|state[1] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.285      ; 0.819      ;
; 0.539  ; controller:inst1|state[2] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.288      ; 0.827      ;
; 0.548  ; controller:inst1|state[1] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.288      ; 0.836      ;
; 0.558  ; controller:inst1|state[1] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.303      ; 0.861      ;
; 0.564  ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 0.604      ; 0.809      ;
; 0.588  ; controller:inst1|state[1] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.288      ; 0.876      ;
; 0.590  ; controller:inst1|state[2] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.303      ; 0.893      ;
; 0.613  ; controller:inst1|state[2] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.288      ; 0.901      ;
; 0.623  ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 0.602      ; 0.866      ;
; 0.758  ; controller:inst1|state[3] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.304      ; 1.062      ;
; 0.826  ; controller:inst1|state[1] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.304      ; 1.130      ;
; 0.893  ; controller:inst1|state[3] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.256      ; 1.149      ;
; 0.984  ; controller:inst1|state[2] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.256      ; 1.240      ;
; 1.836  ; controller:inst1|state[1] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -1.293     ; 0.543      ;
; 1.922  ; controller:inst1|state[3] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -1.290     ; 0.632      ;
; 1.954  ; controller:inst1|state[2] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -1.290     ; 0.664      ;
; 1.954  ; controller:inst1|state[1] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -1.290     ; 0.664      ;
; 1.960  ; controller:inst1|state[3] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -1.270     ; 0.690      ;
; 1.963  ; controller:inst1|state[3] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -1.293     ; 0.670      ;
; 1.980  ; controller:inst1|state[1] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -1.270     ; 0.710      ;
; 2.030  ; controller:inst1|state[3] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -1.272     ; 0.758      ;
; 2.039  ; controller:inst1|state[1] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -1.272     ; 0.767      ;
; 2.067  ; controller:inst1|state[2] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -1.270     ; 0.797      ;
; 2.123  ; controller:inst1|state[2] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; -1.272     ; 0.851      ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controller:inst1|S[5]'                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                    ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -0.953 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 1.512      ; 0.711      ;
; -0.944 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 1.513      ; 0.721      ;
; -0.835 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 1.513      ; 0.830      ;
; -0.825 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 1.512      ; 0.839      ;
; -0.453 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 1.512      ; 0.711      ;
; -0.444 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 1.513      ; 0.721      ;
; -0.429 ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.929      ; 0.652      ;
; -0.335 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 1.513      ; 0.830      ;
; -0.325 ; controller:inst1|S[3]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 1.512      ; 0.839      ;
; -0.320 ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.929      ; 0.761      ;
; -0.294 ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.928      ; 0.786      ;
; -0.245 ; controller:inst1|S[4]                                                                     ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.928      ; 0.835      ;
; 0.738  ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.000      ; 0.890      ;
; 0.755  ; ACC:inst2|Counter:inst5|Count[2]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; -0.001     ; 0.906      ;
; 0.773  ; ACC:inst2|Counter:inst5|Count[2]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.000      ; 0.925      ;
; 0.782  ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.000      ; 0.934      ;
; 0.847  ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.000      ; 0.999      ;
; 0.910  ; ACC:inst2|Counter:inst5|Count[3]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.000      ; 1.062      ;
; 0.934  ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.001      ; 1.087      ;
; 0.938  ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.000      ; 1.090      ;
; 0.943  ; ACC:inst2|Counter:inst5|Count[0]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; 0.001      ; 1.096      ;
; 0.947  ; ACC:inst2|Counter:inst5|Count[1]~_emulated                                                ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[5]     ; controller:inst1|S[5] ; 0.000        ; -0.001     ; 1.098      ;
; 1.405  ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -0.705     ; 0.352      ;
; 1.491  ; ACC:inst2|Counter:inst5|Count[1]~6                                                        ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -0.715     ; 0.428      ;
; 1.534  ; ACC:inst2|Counter:inst5|Count[3]~16                                                       ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -0.834     ; 0.352      ;
; 1.763  ; ACC:inst2|Counter:inst5|Count[2]~11                                                       ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -0.718     ; 0.697      ;
; 1.773  ; ACC:inst2|Counter:inst5|Count[2]~11                                                       ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -0.717     ; 0.708      ;
; 1.998  ; ACC:inst2|Counter:inst5|Count[1]~6                                                        ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -0.715     ; 0.935      ;
; 2.091  ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -0.704     ; 1.039      ;
; 2.095  ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -0.705     ; 1.042      ;
; 2.098  ; ACC:inst2|Counter:inst5|Count[1]~6                                                        ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -0.716     ; 1.034      ;
; 2.100  ; ACC:inst2|Counter:inst5|Count[0]~1                                                        ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; -0.704     ; 1.048      ;
; 3.154  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -2.202     ; 1.104      ;
; 3.172  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -2.202     ; 1.122      ;
; 3.190  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -2.201     ; 1.141      ;
; 3.201  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -2.202     ; 1.151      ;
; 3.201  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -2.201     ; 1.152      ;
; 3.211  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -2.202     ; 1.161      ;
; 3.229  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -2.201     ; 1.180      ;
; 3.280  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -2.201     ; 1.231      ;
; 3.283  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -2.202     ; 1.233      ;
; 3.301  ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; Clock                     ; controller:inst1|S[5] ; 0.000        ; -2.201     ; 1.252      ;
+--------+-------------------------------------------------------------------------------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controller:inst1|S[0]'                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------------+----------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+----------------------------------------+--------------+-----------------------+--------------+------------+------------+
; 2.853 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3] ; TRISCPC:inst|Counter:inst1|Count[3]~16 ; Clock        ; controller:inst1|S[0] ; -0.500       ; -1.791     ; 0.562      ;
; 2.871 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2] ; TRISCPC:inst|Counter:inst1|Count[2]~11 ; Clock        ; controller:inst1|S[0] ; -0.500       ; -1.791     ; 0.580      ;
; 2.889 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0] ; TRISCPC:inst|Counter:inst1|Count[0]~1  ; Clock        ; controller:inst1|S[0] ; -0.500       ; -1.814     ; 0.575      ;
; 2.970 ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1] ; TRISCPC:inst|Counter:inst1|Count[1]~6  ; Clock        ; controller:inst1|S[0] ; -0.500       ; -1.846     ; 0.624      ;
+-------+-------------------------------------------------------------------------------------------+----------------------------------------+--------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'controller:inst1|S[0]'                                                                                                                         ;
+-------+------------------------+----------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; 0.775 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[1]~6  ; controller:inst1|state[0] ; controller:inst1|S[0] ; 0.500        ; 1.264      ; 0.403      ;
; 0.926 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[2]~11 ; controller:inst1|state[0] ; controller:inst1|S[0] ; 0.500        ; 1.319      ; 0.404      ;
; 0.992 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[0]~1  ; controller:inst1|state[0] ; controller:inst1|S[0] ; 0.500        ; 1.296      ; 0.403      ;
; 1.005 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[3]~16 ; controller:inst1|state[0] ; controller:inst1|S[0] ; 0.500        ; 1.319      ; 0.404      ;
+-------+------------------------+----------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'controller:inst1|S[5]'                                                                                                                            ;
+-------+-----------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                    ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; 0.865 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.928      ; 1.095      ;
; 0.865 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.928      ; 1.095      ;
; 0.901 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 1.512      ; 1.143      ;
; 0.901 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 1.512      ; 1.143      ;
; 0.953 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.929      ; 1.008      ;
; 0.953 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 1.000        ; 0.929      ; 1.008      ;
; 0.989 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 1.513      ; 1.056      ;
; 0.989 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.500        ; 1.513      ; 1.056      ;
; 1.401 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 1.512      ; 1.143      ;
; 1.401 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 1.512      ; 1.143      ;
; 1.489 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 1.513      ; 1.056      ;
; 1.489 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 1.000        ; 1.513      ; 1.056      ;
+-------+-----------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'controller:inst1|S[3]'                                                                                                                     ;
+-------+-----------------------+-------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; 1.016 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[2]~11 ; controller:inst1|state[0] ; controller:inst1|S[3] ; 0.500        ; 1.646      ; 0.410      ;
; 1.176 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[0]~1  ; controller:inst1|state[0] ; controller:inst1|S[3] ; 0.500        ; 1.633      ; 0.524      ;
; 1.294 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[1]~6  ; controller:inst1|state[0] ; controller:inst1|S[3] ; 0.500        ; 1.644      ; 0.406      ;
; 1.351 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[3]~16 ; controller:inst1|state[0] ; controller:inst1|S[3] ; 0.500        ; 1.762      ; 0.506      ;
+-------+-----------------------+-------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'controller:inst1|S[7]'                                                                                                                                ;
+-------+------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                       ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; 1.378 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 1.588      ; 1.242      ;
; 1.410 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 2.192      ; 1.314      ;
; 1.513 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 1.593      ; 1.112      ;
; 1.513 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 1.593      ; 1.112      ;
; 1.513 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 1.000        ; 1.593      ; 1.112      ;
; 1.545 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 2.197      ; 1.184      ;
; 1.545 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 2.197      ; 1.184      ;
; 1.545 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.500        ; 2.197      ; 1.184      ;
; 1.910 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 2.192      ; 1.314      ;
; 2.045 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 2.197      ; 1.184      ;
; 2.045 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 2.197      ; 1.184      ;
; 2.045 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 1.000        ; 2.197      ; 1.184      ;
+-------+------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'controller:inst1|S[7]'                                                                                                                                  ;
+--------+------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                       ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -1.165 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 2.197      ; 1.184      ;
; -1.165 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 2.197      ; 1.184      ;
; -1.165 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 2.197      ; 1.184      ;
; -1.030 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; 0.000        ; 2.192      ; 1.314      ;
; -0.686 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 1.593      ; 1.059      ;
; -0.686 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 1.593      ; 1.059      ;
; -0.686 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 1.593      ; 1.059      ;
; -0.665 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 2.197      ; 1.184      ;
; -0.665 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 2.197      ; 1.184      ;
; -0.665 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 2.197      ; 1.184      ;
; -0.551 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[7] ; 0.000        ; 1.588      ; 1.189      ;
; -0.530 ; controller:inst1|S[0]  ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ; controller:inst1|S[0]     ; controller:inst1|S[7] ; -0.500       ; 2.192      ; 1.314      ;
+--------+------------------------+-----------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'controller:inst1|S[3]'                                                                                                                       ;
+--------+-----------------------+-------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -0.756 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[3]~16 ; controller:inst1|state[0] ; controller:inst1|S[3] ; -0.500       ; 1.762      ; 0.506      ;
; -0.738 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[1]~6  ; controller:inst1|state[0] ; controller:inst1|S[3] ; -0.500       ; 1.644      ; 0.406      ;
; -0.736 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[2]~11 ; controller:inst1|state[0] ; controller:inst1|S[3] ; -0.500       ; 1.646      ; 0.410      ;
; -0.609 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[0]~1  ; controller:inst1|state[0] ; controller:inst1|S[3] ; -0.500       ; 1.633      ; 0.524      ;
+--------+-----------------------+-------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'controller:inst1|S[5]'                                                                                                                              ;
+--------+-----------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                    ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -0.609 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 1.513      ; 1.056      ;
; -0.609 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 1.513      ; 1.056      ;
; -0.521 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 1.512      ; 1.143      ;
; -0.521 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; 0.000        ; 1.512      ; 1.143      ;
; -0.126 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.929      ; 0.955      ;
; -0.126 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.929      ; 0.955      ;
; -0.109 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[1]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 1.513      ; 1.056      ;
; -0.109 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[2]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 1.513      ; 1.056      ;
; -0.038 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.928      ; 1.042      ;
; -0.038 ; controller:inst1|S[4] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|state[0] ; controller:inst1|S[5] ; 0.000        ; 0.928      ; 1.042      ;
; -0.021 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[0]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 1.512      ; 1.143      ;
; -0.021 ; controller:inst1|S[3] ; ACC:inst2|Counter:inst5|Count[3]~_emulated ; controller:inst1|S[3]     ; controller:inst1|S[5] ; -0.500       ; 1.512      ; 1.143      ;
+--------+-----------------------+--------------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'controller:inst1|S[0]'                                                                                                                           ;
+--------+------------------------+----------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                ; Launch Clock              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------+---------------------------+-----------------------+--------------+------------+------------+
; -0.415 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[2]~11 ; controller:inst1|state[0] ; controller:inst1|S[0] ; -0.500       ; 1.319      ; 0.404      ;
; -0.415 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[3]~16 ; controller:inst1|state[0] ; controller:inst1|S[0] ; -0.500       ; 1.319      ; 0.404      ;
; -0.393 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[0]~1  ; controller:inst1|state[0] ; controller:inst1|S[0] ; -0.500       ; 1.296      ; 0.403      ;
; -0.361 ; controller:inst1|S[11] ; TRISCPC:inst|Counter:inst1|Count[1]~6  ; controller:inst1|state[0] ; controller:inst1|S[0] ; -0.500       ; 1.264      ; 0.403      ;
+--------+------------------------+----------------------------------------+---------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCramF15C:inst20|altsyncram:altsyncram_component|altsyncram_slc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[2]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[2]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[3]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[3]                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[0]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[0]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[1]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[1]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[2]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[2]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[3]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[3]|clk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst20|altsyncram_component|auto_generated|ram_block1a0|clk0                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst20|altsyncram_component|auto_generated|ram_block1a0|clk0                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|combout                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|combout                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6|datab                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6|datab                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6~clkctrl|inclk[0]                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6~clkctrl|inclk[0]                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst6~clkctrl|outclk                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst6~clkctrl|outclk                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controller:inst1|S[7]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|13                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|13                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|14                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|14                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|15                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|15                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|16                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; 74175reg:inst3|74175:2|16                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; TRISCPC:inst|Counter:inst1|Count[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst1|S[7]|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst1|S[7]|combout                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst1|S[7]~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst1|S[7]~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst1|S[7]~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst1|S[7]~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst3|2|13|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst3|2|13|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst3|2|14|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst3|2|14|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst3|2|15|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst3|2|15|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst3|2|16|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst3|2|16|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[0]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[0]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[1]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[1]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[2]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[2]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[3]~_emulated|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[7] ; Rise       ; inst|inst1|Count[3]~_emulated|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controller:inst1|S[5]'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; ACC:inst2|Counter:inst5|Count[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst1|S[5]|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst1|S[5]|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst1|S[5]~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst1|S[5]~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst1|S[5]~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst1|S[5]~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[0]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[0]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[1]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[1]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[2]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[2]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[3]~_emulated|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[5] ; Rise       ; inst2|inst5|Count[3]~_emulated|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '74175reg:inst3|74175:2|13'                                                                         ;
+-------+--------------+----------------+------------------+---------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+---------------------------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; controller:inst1|instruction[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|Mux16~0|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[0]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[0]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[1]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[1]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[2]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[2]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[3]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst1|instruction[3]|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; 74175reg:inst3|74175:2|13 ; Rise       ; inst3|2|13|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175reg:inst3|74175:2|13 ; Rise       ; inst3|2|13|regout               ;
+-------+--------------+----------------+------------------+---------------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controller:inst1|S[0]'                                                                                ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[0]~1  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[0]~1  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[1]~6  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[1]~6  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[2]~11 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[2]~11 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[3]~16 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Fall       ; TRISCPC:inst|Counter:inst1|Count[3]~16 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst1|S[0]|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst1|S[0]|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[0]~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[0]~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[1]~6|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[1]~6|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[2]~11|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[2]~11|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~16|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~16|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[0] ; Rise       ; inst|inst1|Count[3]~27|datac           ;
+-------+--------------+----------------+------------------+-----------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controller:inst1|S[3]'                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[0]~1      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[0]~1      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[1]~6      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[1]~6      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[2]~11     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[2]~11     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[3]~16     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Fall       ; ACC:inst2|Counter:inst5|Count[3]~16     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst1|S[3]|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst1|S[3]|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[0]~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[0]~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[1]~6|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[1]~6|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[2]~11|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[2]~11|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~16|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~16|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|S[3] ; Rise       ; inst2|inst5|Count[3]~31|datac           ;
+-------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controller:inst1|state[0]'                                                                       ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[10]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[10]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[11]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[11]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[4]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[4]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[5]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[5]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[7]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[7]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[8]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[8]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[9]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[9]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[10]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[10]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[5]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[5]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[9]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[9]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|state[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|state[0]|regout         ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; HX0A      ; Clock                     ; 7.128 ; 7.128 ; Rise       ; Clock                     ;
; HX0B      ; Clock                     ; 7.162 ; 7.162 ; Rise       ; Clock                     ;
; HX0C      ; Clock                     ; 7.291 ; 7.291 ; Rise       ; Clock                     ;
; HX0D      ; Clock                     ; 7.154 ; 7.154 ; Rise       ; Clock                     ;
; HX0E      ; Clock                     ; 7.307 ; 7.307 ; Rise       ; Clock                     ;
; HX0F      ; Clock                     ; 7.304 ; 7.304 ; Rise       ; Clock                     ;
; HX0G      ; Clock                     ; 7.319 ; 7.319 ; Rise       ; Clock                     ;
; HX1A      ; Clock                     ; 6.642 ; 6.642 ; Rise       ; Clock                     ;
; HX1B      ; Clock                     ; 6.474 ; 6.474 ; Rise       ; Clock                     ;
; HX1C      ; Clock                     ; 6.473 ; 6.473 ; Rise       ; Clock                     ;
; HX1D      ; Clock                     ; 6.481 ; 6.481 ; Rise       ; Clock                     ;
; HX1E      ; Clock                     ; 6.497 ; 6.497 ; Rise       ; Clock                     ;
; HX1F      ; Clock                     ; 6.593 ; 6.593 ; Rise       ; Clock                     ;
; HX1G      ; Clock                     ; 6.638 ; 6.638 ; Rise       ; Clock                     ;
; HX2A      ; Clock                     ; 7.687 ; 7.687 ; Rise       ; Clock                     ;
; HX2B      ; Clock                     ; 7.837 ; 7.837 ; Rise       ; Clock                     ;
; HX2C      ; Clock                     ; 7.840 ; 7.840 ; Rise       ; Clock                     ;
; HX2D      ; Clock                     ; 7.837 ; 7.837 ; Rise       ; Clock                     ;
; HX2E      ; Clock                     ; 7.840 ; 7.840 ; Rise       ; Clock                     ;
; HX2F      ; Clock                     ; 7.820 ; 7.820 ; Rise       ; Clock                     ;
; HX2G      ; Clock                     ; 7.931 ; 7.931 ; Rise       ; Clock                     ;
; HX0A      ; controller:inst1|S[0]     ; 3.557 ; 3.557 ; Rise       ; controller:inst1|S[0]     ;
; HX0B      ; controller:inst1|S[0]     ; 3.591 ; 3.591 ; Rise       ; controller:inst1|S[0]     ;
; HX0C      ; controller:inst1|S[0]     ; 3.720 ; 3.720 ; Rise       ; controller:inst1|S[0]     ;
; HX0D      ; controller:inst1|S[0]     ; 3.583 ; 3.583 ; Rise       ; controller:inst1|S[0]     ;
; HX0E      ; controller:inst1|S[0]     ; 3.736 ; 3.736 ; Rise       ; controller:inst1|S[0]     ;
; HX0F      ; controller:inst1|S[0]     ; 3.733 ; 3.733 ; Rise       ; controller:inst1|S[0]     ;
; HX0G      ; controller:inst1|S[0]     ; 3.748 ; 3.748 ; Rise       ; controller:inst1|S[0]     ;
; Sig1      ; controller:inst1|S[0]     ; 2.671 ;       ; Rise       ; controller:inst1|S[0]     ;
; HX0A      ; controller:inst1|S[0]     ; 5.133 ; 5.133 ; Fall       ; controller:inst1|S[0]     ;
; HX0B      ; controller:inst1|S[0]     ; 5.167 ; 5.167 ; Fall       ; controller:inst1|S[0]     ;
; HX0C      ; controller:inst1|S[0]     ; 5.296 ; 5.296 ; Fall       ; controller:inst1|S[0]     ;
; HX0D      ; controller:inst1|S[0]     ; 5.159 ; 5.159 ; Fall       ; controller:inst1|S[0]     ;
; HX0E      ; controller:inst1|S[0]     ; 5.312 ; 5.312 ; Fall       ; controller:inst1|S[0]     ;
; HX0F      ; controller:inst1|S[0]     ; 5.309 ; 5.309 ; Fall       ; controller:inst1|S[0]     ;
; HX0G      ; controller:inst1|S[0]     ; 5.324 ; 5.324 ; Fall       ; controller:inst1|S[0]     ;
; Sig1      ; controller:inst1|S[0]     ;       ; 2.671 ; Fall       ; controller:inst1|S[0]     ;
; HX2A      ; controller:inst1|S[3]     ; 3.760 ; 3.760 ; Rise       ; controller:inst1|S[3]     ;
; HX2B      ; controller:inst1|S[3]     ; 3.910 ; 3.910 ; Rise       ; controller:inst1|S[3]     ;
; HX2C      ; controller:inst1|S[3]     ; 3.913 ; 3.913 ; Rise       ; controller:inst1|S[3]     ;
; HX2D      ; controller:inst1|S[3]     ; 3.910 ; 3.910 ; Rise       ; controller:inst1|S[3]     ;
; HX2E      ; controller:inst1|S[3]     ; 3.913 ; 3.913 ; Rise       ; controller:inst1|S[3]     ;
; HX2F      ; controller:inst1|S[3]     ; 3.893 ; 3.893 ; Rise       ; controller:inst1|S[3]     ;
; HX2G      ; controller:inst1|S[3]     ; 4.004 ; 4.004 ; Rise       ; controller:inst1|S[3]     ;
; Sig10     ; controller:inst1|S[3]     ; 2.696 ;       ; Rise       ; controller:inst1|S[3]     ;
; Sig11     ; controller:inst1|S[3]     ; 2.712 ;       ; Rise       ; controller:inst1|S[3]     ;
; HX2A      ; controller:inst1|S[3]     ; 5.690 ; 5.690 ; Fall       ; controller:inst1|S[3]     ;
; HX2B      ; controller:inst1|S[3]     ; 5.832 ; 5.832 ; Fall       ; controller:inst1|S[3]     ;
; HX2C      ; controller:inst1|S[3]     ; 5.837 ; 5.837 ; Fall       ; controller:inst1|S[3]     ;
; HX2D      ; controller:inst1|S[3]     ; 5.827 ; 5.827 ; Fall       ; controller:inst1|S[3]     ;
; HX2E      ; controller:inst1|S[3]     ; 5.836 ; 5.836 ; Fall       ; controller:inst1|S[3]     ;
; HX2F      ; controller:inst1|S[3]     ; 5.809 ; 5.809 ; Fall       ; controller:inst1|S[3]     ;
; HX2G      ; controller:inst1|S[3]     ; 5.926 ; 5.926 ; Fall       ; controller:inst1|S[3]     ;
; Sig10     ; controller:inst1|S[3]     ;       ; 2.696 ; Fall       ; controller:inst1|S[3]     ;
; Sig11     ; controller:inst1|S[3]     ;       ; 2.712 ; Fall       ; controller:inst1|S[3]     ;
; HX2A      ; controller:inst1|S[5]     ; 5.159 ; 5.159 ; Rise       ; controller:inst1|S[5]     ;
; HX2B      ; controller:inst1|S[5]     ; 5.309 ; 5.309 ; Rise       ; controller:inst1|S[5]     ;
; HX2C      ; controller:inst1|S[5]     ; 5.312 ; 5.312 ; Rise       ; controller:inst1|S[5]     ;
; HX2D      ; controller:inst1|S[5]     ; 5.309 ; 5.309 ; Rise       ; controller:inst1|S[5]     ;
; HX2E      ; controller:inst1|S[5]     ; 5.312 ; 5.312 ; Rise       ; controller:inst1|S[5]     ;
; HX2F      ; controller:inst1|S[5]     ; 5.292 ; 5.292 ; Rise       ; controller:inst1|S[5]     ;
; HX2G      ; controller:inst1|S[5]     ; 5.403 ; 5.403 ; Rise       ; controller:inst1|S[5]     ;
; Sig9      ; controller:inst1|S[5]     ; 2.944 ;       ; Rise       ; controller:inst1|S[5]     ;
; Sig9      ; controller:inst1|S[5]     ;       ; 2.944 ; Fall       ; controller:inst1|S[5]     ;
; HX0A      ; controller:inst1|S[7]     ; 5.551 ; 5.551 ; Rise       ; controller:inst1|S[7]     ;
; HX0B      ; controller:inst1|S[7]     ; 5.585 ; 5.585 ; Rise       ; controller:inst1|S[7]     ;
; HX0C      ; controller:inst1|S[7]     ; 5.714 ; 5.714 ; Rise       ; controller:inst1|S[7]     ;
; HX0D      ; controller:inst1|S[7]     ; 5.577 ; 5.577 ; Rise       ; controller:inst1|S[7]     ;
; HX0E      ; controller:inst1|S[7]     ; 5.730 ; 5.730 ; Rise       ; controller:inst1|S[7]     ;
; HX0F      ; controller:inst1|S[7]     ; 5.727 ; 5.727 ; Rise       ; controller:inst1|S[7]     ;
; HX0G      ; controller:inst1|S[7]     ; 5.742 ; 5.742 ; Rise       ; controller:inst1|S[7]     ;
; Sig2      ; controller:inst1|S[7]     ; 2.678 ;       ; Rise       ; controller:inst1|S[7]     ;
; Sig7      ; controller:inst1|S[7]     ; 2.642 ;       ; Rise       ; controller:inst1|S[7]     ;
; Sig2      ; controller:inst1|S[7]     ;       ; 2.678 ; Fall       ; controller:inst1|S[7]     ;
; Sig7      ; controller:inst1|S[7]     ;       ; 2.642 ; Fall       ; controller:inst1|S[7]     ;
; HX0A      ; controller:inst1|state[0] ; 5.224 ; 5.224 ; Rise       ; controller:inst1|state[0] ;
; HX0B      ; controller:inst1|state[0] ; 5.258 ; 5.258 ; Rise       ; controller:inst1|state[0] ;
; HX0C      ; controller:inst1|state[0] ; 5.387 ; 5.387 ; Rise       ; controller:inst1|state[0] ;
; HX0D      ; controller:inst1|state[0] ; 5.250 ; 5.250 ; Rise       ; controller:inst1|state[0] ;
; HX0E      ; controller:inst1|state[0] ; 5.403 ; 5.403 ; Rise       ; controller:inst1|state[0] ;
; HX0F      ; controller:inst1|state[0] ; 5.400 ; 5.400 ; Rise       ; controller:inst1|state[0] ;
; HX0G      ; controller:inst1|state[0] ; 5.415 ; 5.415 ; Rise       ; controller:inst1|state[0] ;
; HX2A      ; controller:inst1|state[0] ; 4.296 ; 4.296 ; Rise       ; controller:inst1|state[0] ;
; HX2B      ; controller:inst1|state[0] ; 4.446 ; 4.446 ; Rise       ; controller:inst1|state[0] ;
; HX2C      ; controller:inst1|state[0] ; 4.449 ; 4.449 ; Rise       ; controller:inst1|state[0] ;
; HX2D      ; controller:inst1|state[0] ; 4.446 ; 4.446 ; Rise       ; controller:inst1|state[0] ;
; HX2E      ; controller:inst1|state[0] ; 4.449 ; 4.449 ; Rise       ; controller:inst1|state[0] ;
; HX2F      ; controller:inst1|state[0] ; 4.429 ; 4.429 ; Rise       ; controller:inst1|state[0] ;
; HX2G      ; controller:inst1|state[0] ; 4.540 ; 4.540 ; Rise       ; controller:inst1|state[0] ;
; Sig0      ; controller:inst1|state[0] ; 3.200 ; 3.200 ; Rise       ; controller:inst1|state[0] ;
; Sig3      ; controller:inst1|state[0] ; 5.015 ; 5.015 ; Rise       ; controller:inst1|state[0] ;
; Sig4      ; controller:inst1|state[0] ; 3.283 ; 3.283 ; Rise       ; controller:inst1|state[0] ;
; Sig5      ; controller:inst1|state[0] ; 5.088 ; 5.088 ; Rise       ; controller:inst1|state[0] ;
; Sig8      ; controller:inst1|state[0] ; 3.416 ; 3.416 ; Rise       ; controller:inst1|state[0] ;
; Sig42     ; controller:inst1|state[0] ; 3.258 ; 3.258 ; Rise       ; controller:inst1|state[0] ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; HX0A      ; Clock                     ; 6.709 ; 6.709 ; Rise       ; Clock                     ;
; HX0B      ; Clock                     ; 6.728 ; 6.728 ; Rise       ; Clock                     ;
; HX0C      ; Clock                     ; 6.852 ; 6.852 ; Rise       ; Clock                     ;
; HX0D      ; Clock                     ; 6.736 ; 6.736 ; Rise       ; Clock                     ;
; HX0E      ; Clock                     ; 6.879 ; 6.879 ; Rise       ; Clock                     ;
; HX0F      ; Clock                     ; 6.884 ; 6.884 ; Rise       ; Clock                     ;
; HX0G      ; Clock                     ; 6.882 ; 6.882 ; Rise       ; Clock                     ;
; HX1A      ; Clock                     ; 6.502 ; 6.502 ; Rise       ; Clock                     ;
; HX1B      ; Clock                     ; 6.340 ; 6.340 ; Rise       ; Clock                     ;
; HX1C      ; Clock                     ; 6.340 ; 6.340 ; Rise       ; Clock                     ;
; HX1D      ; Clock                     ; 6.353 ; 6.353 ; Rise       ; Clock                     ;
; HX1E      ; Clock                     ; 6.358 ; 6.358 ; Rise       ; Clock                     ;
; HX1F      ; Clock                     ; 6.453 ; 6.453 ; Rise       ; Clock                     ;
; HX1G      ; Clock                     ; 6.510 ; 6.510 ; Rise       ; Clock                     ;
; HX2A      ; Clock                     ; 7.102 ; 7.102 ; Rise       ; Clock                     ;
; HX2B      ; Clock                     ; 7.252 ; 7.252 ; Rise       ; Clock                     ;
; HX2C      ; Clock                     ; 7.254 ; 7.254 ; Rise       ; Clock                     ;
; HX2D      ; Clock                     ; 7.245 ; 7.245 ; Rise       ; Clock                     ;
; HX2E      ; Clock                     ; 7.255 ; 7.255 ; Rise       ; Clock                     ;
; HX2F      ; Clock                     ; 7.226 ; 7.226 ; Rise       ; Clock                     ;
; HX2G      ; Clock                     ; 7.346 ; 7.346 ; Rise       ; Clock                     ;
; HX0A      ; controller:inst1|S[0]     ; 3.231 ; 3.231 ; Rise       ; controller:inst1|S[0]     ;
; HX0B      ; controller:inst1|S[0]     ; 3.250 ; 3.250 ; Rise       ; controller:inst1|S[0]     ;
; HX0C      ; controller:inst1|S[0]     ; 3.374 ; 3.374 ; Rise       ; controller:inst1|S[0]     ;
; HX0D      ; controller:inst1|S[0]     ; 3.258 ; 3.258 ; Rise       ; controller:inst1|S[0]     ;
; HX0E      ; controller:inst1|S[0]     ; 3.401 ; 3.401 ; Rise       ; controller:inst1|S[0]     ;
; HX0F      ; controller:inst1|S[0]     ; 3.406 ; 3.406 ; Rise       ; controller:inst1|S[0]     ;
; HX0G      ; controller:inst1|S[0]     ; 3.404 ; 3.404 ; Rise       ; controller:inst1|S[0]     ;
; Sig1      ; controller:inst1|S[0]     ; 2.671 ;       ; Rise       ; controller:inst1|S[0]     ;
; HX0A      ; controller:inst1|S[0]     ; 3.231 ; 3.231 ; Fall       ; controller:inst1|S[0]     ;
; HX0B      ; controller:inst1|S[0]     ; 3.250 ; 3.250 ; Fall       ; controller:inst1|S[0]     ;
; HX0C      ; controller:inst1|S[0]     ; 3.374 ; 3.374 ; Fall       ; controller:inst1|S[0]     ;
; HX0D      ; controller:inst1|S[0]     ; 3.258 ; 3.258 ; Fall       ; controller:inst1|S[0]     ;
; HX0E      ; controller:inst1|S[0]     ; 3.401 ; 3.401 ; Fall       ; controller:inst1|S[0]     ;
; HX0F      ; controller:inst1|S[0]     ; 3.406 ; 3.406 ; Fall       ; controller:inst1|S[0]     ;
; HX0G      ; controller:inst1|S[0]     ; 3.404 ; 3.404 ; Fall       ; controller:inst1|S[0]     ;
; Sig1      ; controller:inst1|S[0]     ;       ; 2.671 ; Fall       ; controller:inst1|S[0]     ;
; HX2A      ; controller:inst1|S[3]     ; 2.957 ; 2.957 ; Rise       ; controller:inst1|S[3]     ;
; HX2B      ; controller:inst1|S[3]     ; 3.107 ; 3.107 ; Rise       ; controller:inst1|S[3]     ;
; HX2C      ; controller:inst1|S[3]     ; 3.109 ; 3.109 ; Rise       ; controller:inst1|S[3]     ;
; HX2D      ; controller:inst1|S[3]     ; 3.100 ; 3.100 ; Rise       ; controller:inst1|S[3]     ;
; HX2E      ; controller:inst1|S[3]     ; 3.110 ; 3.110 ; Rise       ; controller:inst1|S[3]     ;
; HX2F      ; controller:inst1|S[3]     ; 3.081 ; 3.081 ; Rise       ; controller:inst1|S[3]     ;
; HX2G      ; controller:inst1|S[3]     ; 3.201 ; 3.201 ; Rise       ; controller:inst1|S[3]     ;
; Sig10     ; controller:inst1|S[3]     ; 2.696 ;       ; Rise       ; controller:inst1|S[3]     ;
; Sig11     ; controller:inst1|S[3]     ; 2.712 ;       ; Rise       ; controller:inst1|S[3]     ;
; HX2A      ; controller:inst1|S[3]     ; 2.957 ; 2.957 ; Fall       ; controller:inst1|S[3]     ;
; HX2B      ; controller:inst1|S[3]     ; 3.107 ; 3.107 ; Fall       ; controller:inst1|S[3]     ;
; HX2C      ; controller:inst1|S[3]     ; 3.109 ; 3.109 ; Fall       ; controller:inst1|S[3]     ;
; HX2D      ; controller:inst1|S[3]     ; 3.100 ; 3.100 ; Fall       ; controller:inst1|S[3]     ;
; HX2E      ; controller:inst1|S[3]     ; 3.110 ; 3.110 ; Fall       ; controller:inst1|S[3]     ;
; HX2F      ; controller:inst1|S[3]     ; 3.081 ; 3.081 ; Fall       ; controller:inst1|S[3]     ;
; HX2G      ; controller:inst1|S[3]     ; 3.201 ; 3.201 ; Fall       ; controller:inst1|S[3]     ;
; Sig10     ; controller:inst1|S[3]     ;       ; 2.696 ; Fall       ; controller:inst1|S[3]     ;
; Sig11     ; controller:inst1|S[3]     ;       ; 2.712 ; Fall       ; controller:inst1|S[3]     ;
; HX2A      ; controller:inst1|S[5]     ; 4.639 ; 4.639 ; Rise       ; controller:inst1|S[5]     ;
; HX2B      ; controller:inst1|S[5]     ; 4.789 ; 4.789 ; Rise       ; controller:inst1|S[5]     ;
; HX2C      ; controller:inst1|S[5]     ; 4.791 ; 4.791 ; Rise       ; controller:inst1|S[5]     ;
; HX2D      ; controller:inst1|S[5]     ; 4.782 ; 4.782 ; Rise       ; controller:inst1|S[5]     ;
; HX2E      ; controller:inst1|S[5]     ; 4.792 ; 4.792 ; Rise       ; controller:inst1|S[5]     ;
; HX2F      ; controller:inst1|S[5]     ; 4.763 ; 4.763 ; Rise       ; controller:inst1|S[5]     ;
; HX2G      ; controller:inst1|S[5]     ; 4.883 ; 4.883 ; Rise       ; controller:inst1|S[5]     ;
; Sig9      ; controller:inst1|S[5]     ; 2.944 ;       ; Rise       ; controller:inst1|S[5]     ;
; Sig9      ; controller:inst1|S[5]     ;       ; 2.944 ; Fall       ; controller:inst1|S[5]     ;
; HX0A      ; controller:inst1|S[7]     ; 5.310 ; 5.310 ; Rise       ; controller:inst1|S[7]     ;
; HX0B      ; controller:inst1|S[7]     ; 5.329 ; 5.329 ; Rise       ; controller:inst1|S[7]     ;
; HX0C      ; controller:inst1|S[7]     ; 5.453 ; 5.453 ; Rise       ; controller:inst1|S[7]     ;
; HX0D      ; controller:inst1|S[7]     ; 5.337 ; 5.337 ; Rise       ; controller:inst1|S[7]     ;
; HX0E      ; controller:inst1|S[7]     ; 5.480 ; 5.480 ; Rise       ; controller:inst1|S[7]     ;
; HX0F      ; controller:inst1|S[7]     ; 5.485 ; 5.485 ; Rise       ; controller:inst1|S[7]     ;
; HX0G      ; controller:inst1|S[7]     ; 5.483 ; 5.483 ; Rise       ; controller:inst1|S[7]     ;
; Sig2      ; controller:inst1|S[7]     ; 2.678 ;       ; Rise       ; controller:inst1|S[7]     ;
; Sig7      ; controller:inst1|S[7]     ; 2.642 ;       ; Rise       ; controller:inst1|S[7]     ;
; Sig2      ; controller:inst1|S[7]     ;       ; 2.678 ; Fall       ; controller:inst1|S[7]     ;
; Sig7      ; controller:inst1|S[7]     ;       ; 2.642 ; Fall       ; controller:inst1|S[7]     ;
; HX0A      ; controller:inst1|state[0] ; 3.577 ; 3.577 ; Rise       ; controller:inst1|state[0] ;
; HX0B      ; controller:inst1|state[0] ; 3.604 ; 3.604 ; Rise       ; controller:inst1|state[0] ;
; HX0C      ; controller:inst1|state[0] ; 3.728 ; 3.728 ; Rise       ; controller:inst1|state[0] ;
; HX0D      ; controller:inst1|state[0] ; 3.612 ; 3.612 ; Rise       ; controller:inst1|state[0] ;
; HX0E      ; controller:inst1|state[0] ; 3.748 ; 3.748 ; Rise       ; controller:inst1|state[0] ;
; HX0F      ; controller:inst1|state[0] ; 3.753 ; 3.753 ; Rise       ; controller:inst1|state[0] ;
; HX0G      ; controller:inst1|state[0] ; 3.758 ; 3.758 ; Rise       ; controller:inst1|state[0] ;
; HX2A      ; controller:inst1|state[0] ; 3.472 ; 3.472 ; Rise       ; controller:inst1|state[0] ;
; HX2B      ; controller:inst1|state[0] ; 3.622 ; 3.622 ; Rise       ; controller:inst1|state[0] ;
; HX2C      ; controller:inst1|state[0] ; 3.624 ; 3.624 ; Rise       ; controller:inst1|state[0] ;
; HX2D      ; controller:inst1|state[0] ; 3.615 ; 3.615 ; Rise       ; controller:inst1|state[0] ;
; HX2E      ; controller:inst1|state[0] ; 3.625 ; 3.625 ; Rise       ; controller:inst1|state[0] ;
; HX2F      ; controller:inst1|state[0] ; 3.596 ; 3.596 ; Rise       ; controller:inst1|state[0] ;
; HX2G      ; controller:inst1|state[0] ; 3.716 ; 3.716 ; Rise       ; controller:inst1|state[0] ;
; Sig0      ; controller:inst1|state[0] ; 3.200 ; 3.200 ; Rise       ; controller:inst1|state[0] ;
; Sig3      ; controller:inst1|state[0] ; 5.015 ; 5.015 ; Rise       ; controller:inst1|state[0] ;
; Sig4      ; controller:inst1|state[0] ; 3.283 ; 3.283 ; Rise       ; controller:inst1|state[0] ;
; Sig5      ; controller:inst1|state[0] ; 5.088 ; 5.088 ; Rise       ; controller:inst1|state[0] ;
; Sig8      ; controller:inst1|state[0] ; 3.416 ; 3.416 ; Rise       ; controller:inst1|state[0] ;
; Sig42     ; controller:inst1|state[0] ; 3.258 ; 3.258 ; Rise       ; controller:inst1|state[0] ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+----------------------------+----------+---------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -7.612   ; -5.387  ; -0.691   ; -1.444  ; -2.064              ;
;  74175reg:inst3|74175:2|13 ; 1.301    ; -2.546  ; N/A      ; N/A     ; 0.500               ;
;  Clock                     ; -2.639   ; -5.387  ; N/A      ; N/A     ; -2.064              ;
;  controller:inst1|S[0]     ; -6.452   ; 2.853   ; -0.306   ; -0.492  ; 0.500               ;
;  controller:inst1|S[3]     ; -6.850   ; -3.382  ; 0.406    ; -1.444  ; 0.500               ;
;  controller:inst1|S[5]     ; -7.612   ; -0.953  ; -0.691   ; -0.609  ; -0.611              ;
;  controller:inst1|S[7]     ; -7.317   ; -1.734  ; 0.380    ; -1.439  ; -0.611              ;
;  controller:inst1|state[0] ; -4.308   ; -1.822  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS            ; -211.024 ; -86.171 ; -2.666   ; -13.086 ; -140.733            ;
;  74175reg:inst3|74175:2|13 ; 0.000    ; -9.697  ; N/A      ; N/A     ; 0.000               ;
;  Clock                     ; -59.180  ; -48.240 ; N/A      ; N/A     ; -126.069            ;
;  controller:inst1|S[0]     ; -23.854  ; 0.000   ; -0.306   ; -1.758  ; 0.000               ;
;  controller:inst1|S[3]     ; -24.258  ; -12.383 ; 0.000    ; -5.261  ; 0.000               ;
;  controller:inst1|S[5]     ; -28.988  ; -3.557  ; -2.360   ; -2.260  ; -4.888              ;
;  controller:inst1|S[7]     ; -45.094  ; -5.469  ; 0.000    ; -5.431  ; -9.776              ;
;  controller:inst1|state[0] ; -29.650  ; -7.966  ; N/A      ; N/A     ; 0.000               ;
+----------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; HX0A      ; Clock                     ; 15.428 ; 15.428 ; Rise       ; Clock                     ;
; HX0B      ; Clock                     ; 15.465 ; 15.465 ; Rise       ; Clock                     ;
; HX0C      ; Clock                     ; 15.768 ; 15.768 ; Rise       ; Clock                     ;
; HX0D      ; Clock                     ; 15.464 ; 15.464 ; Rise       ; Clock                     ;
; HX0E      ; Clock                     ; 15.816 ; 15.816 ; Rise       ; Clock                     ;
; HX0F      ; Clock                     ; 15.814 ; 15.814 ; Rise       ; Clock                     ;
; HX0G      ; Clock                     ; 15.850 ; 15.850 ; Rise       ; Clock                     ;
; HX1A      ; Clock                     ; 13.986 ; 13.986 ; Rise       ; Clock                     ;
; HX1B      ; Clock                     ; 13.606 ; 13.606 ; Rise       ; Clock                     ;
; HX1C      ; Clock                     ; 13.602 ; 13.602 ; Rise       ; Clock                     ;
; HX1D      ; Clock                     ; 13.612 ; 13.612 ; Rise       ; Clock                     ;
; HX1E      ; Clock                     ; 13.631 ; 13.631 ; Rise       ; Clock                     ;
; HX1F      ; Clock                     ; 13.875 ; 13.875 ; Rise       ; Clock                     ;
; HX1G      ; Clock                     ; 13.985 ; 13.985 ; Rise       ; Clock                     ;
; HX2A      ; Clock                     ; 16.805 ; 16.805 ; Rise       ; Clock                     ;
; HX2B      ; Clock                     ; 17.180 ; 17.180 ; Rise       ; Clock                     ;
; HX2C      ; Clock                     ; 17.156 ; 17.156 ; Rise       ; Clock                     ;
; HX2D      ; Clock                     ; 17.079 ; 17.079 ; Rise       ; Clock                     ;
; HX2E      ; Clock                     ; 17.156 ; 17.156 ; Rise       ; Clock                     ;
; HX2F      ; Clock                     ; 17.130 ; 17.130 ; Rise       ; Clock                     ;
; HX2G      ; Clock                     ; 17.315 ; 17.315 ; Rise       ; Clock                     ;
; HX0A      ; controller:inst1|S[0]     ; 8.685  ; 8.685  ; Rise       ; controller:inst1|S[0]     ;
; HX0B      ; controller:inst1|S[0]     ; 8.722  ; 8.722  ; Rise       ; controller:inst1|S[0]     ;
; HX0C      ; controller:inst1|S[0]     ; 9.025  ; 9.025  ; Rise       ; controller:inst1|S[0]     ;
; HX0D      ; controller:inst1|S[0]     ; 8.721  ; 8.721  ; Rise       ; controller:inst1|S[0]     ;
; HX0E      ; controller:inst1|S[0]     ; 9.073  ; 9.073  ; Rise       ; controller:inst1|S[0]     ;
; HX0F      ; controller:inst1|S[0]     ; 9.071  ; 9.071  ; Rise       ; controller:inst1|S[0]     ;
; HX0G      ; controller:inst1|S[0]     ; 9.107  ; 9.107  ; Rise       ; controller:inst1|S[0]     ;
; Sig1      ; controller:inst1|S[0]     ; 5.840  ;        ; Rise       ; controller:inst1|S[0]     ;
; HX0A      ; controller:inst1|S[0]     ; 11.459 ; 11.459 ; Fall       ; controller:inst1|S[0]     ;
; HX0B      ; controller:inst1|S[0]     ; 11.496 ; 11.496 ; Fall       ; controller:inst1|S[0]     ;
; HX0C      ; controller:inst1|S[0]     ; 11.799 ; 11.799 ; Fall       ; controller:inst1|S[0]     ;
; HX0D      ; controller:inst1|S[0]     ; 11.495 ; 11.495 ; Fall       ; controller:inst1|S[0]     ;
; HX0E      ; controller:inst1|S[0]     ; 11.847 ; 11.847 ; Fall       ; controller:inst1|S[0]     ;
; HX0F      ; controller:inst1|S[0]     ; 11.845 ; 11.845 ; Fall       ; controller:inst1|S[0]     ;
; HX0G      ; controller:inst1|S[0]     ; 11.881 ; 11.881 ; Fall       ; controller:inst1|S[0]     ;
; Sig1      ; controller:inst1|S[0]     ;        ; 5.840  ; Fall       ; controller:inst1|S[0]     ;
; HX2A      ; controller:inst1|S[3]     ; 9.019  ; 9.019  ; Rise       ; controller:inst1|S[3]     ;
; HX2B      ; controller:inst1|S[3]     ; 9.394  ; 9.394  ; Rise       ; controller:inst1|S[3]     ;
; HX2C      ; controller:inst1|S[3]     ; 9.370  ; 9.370  ; Rise       ; controller:inst1|S[3]     ;
; HX2D      ; controller:inst1|S[3]     ; 9.293  ; 9.293  ; Rise       ; controller:inst1|S[3]     ;
; HX2E      ; controller:inst1|S[3]     ; 9.370  ; 9.370  ; Rise       ; controller:inst1|S[3]     ;
; HX2F      ; controller:inst1|S[3]     ; 9.344  ; 9.344  ; Rise       ; controller:inst1|S[3]     ;
; HX2G      ; controller:inst1|S[3]     ; 9.529  ; 9.529  ; Rise       ; controller:inst1|S[3]     ;
; Sig10     ; controller:inst1|S[3]     ; 5.889  ;        ; Rise       ; controller:inst1|S[3]     ;
; Sig11     ; controller:inst1|S[3]     ; 5.922  ;        ; Rise       ; controller:inst1|S[3]     ;
; HX2A      ; controller:inst1|S[3]     ; 12.954 ; 12.954 ; Fall       ; controller:inst1|S[3]     ;
; HX2B      ; controller:inst1|S[3]     ; 13.329 ; 13.329 ; Fall       ; controller:inst1|S[3]     ;
; HX2C      ; controller:inst1|S[3]     ; 13.307 ; 13.307 ; Fall       ; controller:inst1|S[3]     ;
; HX2D      ; controller:inst1|S[3]     ; 13.219 ; 13.219 ; Fall       ; controller:inst1|S[3]     ;
; HX2E      ; controller:inst1|S[3]     ; 13.302 ; 13.302 ; Fall       ; controller:inst1|S[3]     ;
; HX2F      ; controller:inst1|S[3]     ; 13.272 ; 13.272 ; Fall       ; controller:inst1|S[3]     ;
; HX2G      ; controller:inst1|S[3]     ; 13.463 ; 13.463 ; Fall       ; controller:inst1|S[3]     ;
; Sig10     ; controller:inst1|S[3]     ;        ; 5.889  ; Fall       ; controller:inst1|S[3]     ;
; Sig11     ; controller:inst1|S[3]     ;        ; 5.922  ; Fall       ; controller:inst1|S[3]     ;
; HX2A      ; controller:inst1|S[5]     ; 11.079 ; 11.079 ; Rise       ; controller:inst1|S[5]     ;
; HX2B      ; controller:inst1|S[5]     ; 11.454 ; 11.454 ; Rise       ; controller:inst1|S[5]     ;
; HX2C      ; controller:inst1|S[5]     ; 11.430 ; 11.430 ; Rise       ; controller:inst1|S[5]     ;
; HX2D      ; controller:inst1|S[5]     ; 11.353 ; 11.353 ; Rise       ; controller:inst1|S[5]     ;
; HX2E      ; controller:inst1|S[5]     ; 11.430 ; 11.430 ; Rise       ; controller:inst1|S[5]     ;
; HX2F      ; controller:inst1|S[5]     ; 11.404 ; 11.404 ; Rise       ; controller:inst1|S[5]     ;
; HX2G      ; controller:inst1|S[5]     ; 11.589 ; 11.589 ; Rise       ; controller:inst1|S[5]     ;
; Sig9      ; controller:inst1|S[5]     ; 6.567  ;        ; Rise       ; controller:inst1|S[5]     ;
; Sig9      ; controller:inst1|S[5]     ;        ; 6.567  ; Fall       ; controller:inst1|S[5]     ;
; HX0A      ; controller:inst1|S[7]     ; 11.988 ; 11.988 ; Rise       ; controller:inst1|S[7]     ;
; HX0B      ; controller:inst1|S[7]     ; 12.025 ; 12.025 ; Rise       ; controller:inst1|S[7]     ;
; HX0C      ; controller:inst1|S[7]     ; 12.328 ; 12.328 ; Rise       ; controller:inst1|S[7]     ;
; HX0D      ; controller:inst1|S[7]     ; 12.024 ; 12.024 ; Rise       ; controller:inst1|S[7]     ;
; HX0E      ; controller:inst1|S[7]     ; 12.376 ; 12.376 ; Rise       ; controller:inst1|S[7]     ;
; HX0F      ; controller:inst1|S[7]     ; 12.374 ; 12.374 ; Rise       ; controller:inst1|S[7]     ;
; HX0G      ; controller:inst1|S[7]     ; 12.410 ; 12.410 ; Rise       ; controller:inst1|S[7]     ;
; Sig2      ; controller:inst1|S[7]     ; 5.808  ;        ; Rise       ; controller:inst1|S[7]     ;
; Sig7      ; controller:inst1|S[7]     ; 5.600  ;        ; Rise       ; controller:inst1|S[7]     ;
; Sig2      ; controller:inst1|S[7]     ;        ; 5.808  ; Fall       ; controller:inst1|S[7]     ;
; Sig7      ; controller:inst1|S[7]     ;        ; 5.600  ; Fall       ; controller:inst1|S[7]     ;
; HX0A      ; controller:inst1|state[0] ; 11.515 ; 11.515 ; Rise       ; controller:inst1|state[0] ;
; HX0B      ; controller:inst1|state[0] ; 11.552 ; 11.552 ; Rise       ; controller:inst1|state[0] ;
; HX0C      ; controller:inst1|state[0] ; 11.855 ; 11.855 ; Rise       ; controller:inst1|state[0] ;
; HX0D      ; controller:inst1|state[0] ; 11.551 ; 11.551 ; Rise       ; controller:inst1|state[0] ;
; HX0E      ; controller:inst1|state[0] ; 11.903 ; 11.903 ; Rise       ; controller:inst1|state[0] ;
; HX0F      ; controller:inst1|state[0] ; 11.901 ; 11.901 ; Rise       ; controller:inst1|state[0] ;
; HX0G      ; controller:inst1|state[0] ; 11.937 ; 11.937 ; Rise       ; controller:inst1|state[0] ;
; HX2A      ; controller:inst1|state[0] ; 10.520 ; 10.520 ; Rise       ; controller:inst1|state[0] ;
; HX2B      ; controller:inst1|state[0] ; 10.895 ; 10.895 ; Rise       ; controller:inst1|state[0] ;
; HX2C      ; controller:inst1|state[0] ; 10.871 ; 10.871 ; Rise       ; controller:inst1|state[0] ;
; HX2D      ; controller:inst1|state[0] ; 10.794 ; 10.794 ; Rise       ; controller:inst1|state[0] ;
; HX2E      ; controller:inst1|state[0] ; 10.871 ; 10.871 ; Rise       ; controller:inst1|state[0] ;
; HX2F      ; controller:inst1|state[0] ; 10.845 ; 10.845 ; Rise       ; controller:inst1|state[0] ;
; HX2G      ; controller:inst1|state[0] ; 11.030 ; 11.030 ; Rise       ; controller:inst1|state[0] ;
; Sig0      ; controller:inst1|state[0] ; 7.281  ; 7.281  ; Rise       ; controller:inst1|state[0] ;
; Sig3      ; controller:inst1|state[0] ; 10.710 ; 10.710 ; Rise       ; controller:inst1|state[0] ;
; Sig4      ; controller:inst1|state[0] ; 7.379  ; 7.379  ; Rise       ; controller:inst1|state[0] ;
; Sig5      ; controller:inst1|state[0] ; 10.873 ; 10.873 ; Rise       ; controller:inst1|state[0] ;
; Sig8      ; controller:inst1|state[0] ; 7.824  ; 7.824  ; Rise       ; controller:inst1|state[0] ;
; Sig42     ; controller:inst1|state[0] ; 7.485  ; 7.485  ; Rise       ; controller:inst1|state[0] ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; HX0A      ; Clock                     ; 6.709 ; 6.709 ; Rise       ; Clock                     ;
; HX0B      ; Clock                     ; 6.728 ; 6.728 ; Rise       ; Clock                     ;
; HX0C      ; Clock                     ; 6.852 ; 6.852 ; Rise       ; Clock                     ;
; HX0D      ; Clock                     ; 6.736 ; 6.736 ; Rise       ; Clock                     ;
; HX0E      ; Clock                     ; 6.879 ; 6.879 ; Rise       ; Clock                     ;
; HX0F      ; Clock                     ; 6.884 ; 6.884 ; Rise       ; Clock                     ;
; HX0G      ; Clock                     ; 6.882 ; 6.882 ; Rise       ; Clock                     ;
; HX1A      ; Clock                     ; 6.502 ; 6.502 ; Rise       ; Clock                     ;
; HX1B      ; Clock                     ; 6.340 ; 6.340 ; Rise       ; Clock                     ;
; HX1C      ; Clock                     ; 6.340 ; 6.340 ; Rise       ; Clock                     ;
; HX1D      ; Clock                     ; 6.353 ; 6.353 ; Rise       ; Clock                     ;
; HX1E      ; Clock                     ; 6.358 ; 6.358 ; Rise       ; Clock                     ;
; HX1F      ; Clock                     ; 6.453 ; 6.453 ; Rise       ; Clock                     ;
; HX1G      ; Clock                     ; 6.510 ; 6.510 ; Rise       ; Clock                     ;
; HX2A      ; Clock                     ; 7.102 ; 7.102 ; Rise       ; Clock                     ;
; HX2B      ; Clock                     ; 7.252 ; 7.252 ; Rise       ; Clock                     ;
; HX2C      ; Clock                     ; 7.254 ; 7.254 ; Rise       ; Clock                     ;
; HX2D      ; Clock                     ; 7.245 ; 7.245 ; Rise       ; Clock                     ;
; HX2E      ; Clock                     ; 7.255 ; 7.255 ; Rise       ; Clock                     ;
; HX2F      ; Clock                     ; 7.226 ; 7.226 ; Rise       ; Clock                     ;
; HX2G      ; Clock                     ; 7.346 ; 7.346 ; Rise       ; Clock                     ;
; HX0A      ; controller:inst1|S[0]     ; 3.231 ; 3.231 ; Rise       ; controller:inst1|S[0]     ;
; HX0B      ; controller:inst1|S[0]     ; 3.250 ; 3.250 ; Rise       ; controller:inst1|S[0]     ;
; HX0C      ; controller:inst1|S[0]     ; 3.374 ; 3.374 ; Rise       ; controller:inst1|S[0]     ;
; HX0D      ; controller:inst1|S[0]     ; 3.258 ; 3.258 ; Rise       ; controller:inst1|S[0]     ;
; HX0E      ; controller:inst1|S[0]     ; 3.401 ; 3.401 ; Rise       ; controller:inst1|S[0]     ;
; HX0F      ; controller:inst1|S[0]     ; 3.406 ; 3.406 ; Rise       ; controller:inst1|S[0]     ;
; HX0G      ; controller:inst1|S[0]     ; 3.404 ; 3.404 ; Rise       ; controller:inst1|S[0]     ;
; Sig1      ; controller:inst1|S[0]     ; 2.671 ;       ; Rise       ; controller:inst1|S[0]     ;
; HX0A      ; controller:inst1|S[0]     ; 3.231 ; 3.231 ; Fall       ; controller:inst1|S[0]     ;
; HX0B      ; controller:inst1|S[0]     ; 3.250 ; 3.250 ; Fall       ; controller:inst1|S[0]     ;
; HX0C      ; controller:inst1|S[0]     ; 3.374 ; 3.374 ; Fall       ; controller:inst1|S[0]     ;
; HX0D      ; controller:inst1|S[0]     ; 3.258 ; 3.258 ; Fall       ; controller:inst1|S[0]     ;
; HX0E      ; controller:inst1|S[0]     ; 3.401 ; 3.401 ; Fall       ; controller:inst1|S[0]     ;
; HX0F      ; controller:inst1|S[0]     ; 3.406 ; 3.406 ; Fall       ; controller:inst1|S[0]     ;
; HX0G      ; controller:inst1|S[0]     ; 3.404 ; 3.404 ; Fall       ; controller:inst1|S[0]     ;
; Sig1      ; controller:inst1|S[0]     ;       ; 2.671 ; Fall       ; controller:inst1|S[0]     ;
; HX2A      ; controller:inst1|S[3]     ; 2.957 ; 2.957 ; Rise       ; controller:inst1|S[3]     ;
; HX2B      ; controller:inst1|S[3]     ; 3.107 ; 3.107 ; Rise       ; controller:inst1|S[3]     ;
; HX2C      ; controller:inst1|S[3]     ; 3.109 ; 3.109 ; Rise       ; controller:inst1|S[3]     ;
; HX2D      ; controller:inst1|S[3]     ; 3.100 ; 3.100 ; Rise       ; controller:inst1|S[3]     ;
; HX2E      ; controller:inst1|S[3]     ; 3.110 ; 3.110 ; Rise       ; controller:inst1|S[3]     ;
; HX2F      ; controller:inst1|S[3]     ; 3.081 ; 3.081 ; Rise       ; controller:inst1|S[3]     ;
; HX2G      ; controller:inst1|S[3]     ; 3.201 ; 3.201 ; Rise       ; controller:inst1|S[3]     ;
; Sig10     ; controller:inst1|S[3]     ; 2.696 ;       ; Rise       ; controller:inst1|S[3]     ;
; Sig11     ; controller:inst1|S[3]     ; 2.712 ;       ; Rise       ; controller:inst1|S[3]     ;
; HX2A      ; controller:inst1|S[3]     ; 2.957 ; 2.957 ; Fall       ; controller:inst1|S[3]     ;
; HX2B      ; controller:inst1|S[3]     ; 3.107 ; 3.107 ; Fall       ; controller:inst1|S[3]     ;
; HX2C      ; controller:inst1|S[3]     ; 3.109 ; 3.109 ; Fall       ; controller:inst1|S[3]     ;
; HX2D      ; controller:inst1|S[3]     ; 3.100 ; 3.100 ; Fall       ; controller:inst1|S[3]     ;
; HX2E      ; controller:inst1|S[3]     ; 3.110 ; 3.110 ; Fall       ; controller:inst1|S[3]     ;
; HX2F      ; controller:inst1|S[3]     ; 3.081 ; 3.081 ; Fall       ; controller:inst1|S[3]     ;
; HX2G      ; controller:inst1|S[3]     ; 3.201 ; 3.201 ; Fall       ; controller:inst1|S[3]     ;
; Sig10     ; controller:inst1|S[3]     ;       ; 2.696 ; Fall       ; controller:inst1|S[3]     ;
; Sig11     ; controller:inst1|S[3]     ;       ; 2.712 ; Fall       ; controller:inst1|S[3]     ;
; HX2A      ; controller:inst1|S[5]     ; 4.639 ; 4.639 ; Rise       ; controller:inst1|S[5]     ;
; HX2B      ; controller:inst1|S[5]     ; 4.789 ; 4.789 ; Rise       ; controller:inst1|S[5]     ;
; HX2C      ; controller:inst1|S[5]     ; 4.791 ; 4.791 ; Rise       ; controller:inst1|S[5]     ;
; HX2D      ; controller:inst1|S[5]     ; 4.782 ; 4.782 ; Rise       ; controller:inst1|S[5]     ;
; HX2E      ; controller:inst1|S[5]     ; 4.792 ; 4.792 ; Rise       ; controller:inst1|S[5]     ;
; HX2F      ; controller:inst1|S[5]     ; 4.763 ; 4.763 ; Rise       ; controller:inst1|S[5]     ;
; HX2G      ; controller:inst1|S[5]     ; 4.883 ; 4.883 ; Rise       ; controller:inst1|S[5]     ;
; Sig9      ; controller:inst1|S[5]     ; 2.944 ;       ; Rise       ; controller:inst1|S[5]     ;
; Sig9      ; controller:inst1|S[5]     ;       ; 2.944 ; Fall       ; controller:inst1|S[5]     ;
; HX0A      ; controller:inst1|S[7]     ; 5.310 ; 5.310 ; Rise       ; controller:inst1|S[7]     ;
; HX0B      ; controller:inst1|S[7]     ; 5.329 ; 5.329 ; Rise       ; controller:inst1|S[7]     ;
; HX0C      ; controller:inst1|S[7]     ; 5.453 ; 5.453 ; Rise       ; controller:inst1|S[7]     ;
; HX0D      ; controller:inst1|S[7]     ; 5.337 ; 5.337 ; Rise       ; controller:inst1|S[7]     ;
; HX0E      ; controller:inst1|S[7]     ; 5.480 ; 5.480 ; Rise       ; controller:inst1|S[7]     ;
; HX0F      ; controller:inst1|S[7]     ; 5.485 ; 5.485 ; Rise       ; controller:inst1|S[7]     ;
; HX0G      ; controller:inst1|S[7]     ; 5.483 ; 5.483 ; Rise       ; controller:inst1|S[7]     ;
; Sig2      ; controller:inst1|S[7]     ; 2.678 ;       ; Rise       ; controller:inst1|S[7]     ;
; Sig7      ; controller:inst1|S[7]     ; 2.642 ;       ; Rise       ; controller:inst1|S[7]     ;
; Sig2      ; controller:inst1|S[7]     ;       ; 2.678 ; Fall       ; controller:inst1|S[7]     ;
; Sig7      ; controller:inst1|S[7]     ;       ; 2.642 ; Fall       ; controller:inst1|S[7]     ;
; HX0A      ; controller:inst1|state[0] ; 3.577 ; 3.577 ; Rise       ; controller:inst1|state[0] ;
; HX0B      ; controller:inst1|state[0] ; 3.604 ; 3.604 ; Rise       ; controller:inst1|state[0] ;
; HX0C      ; controller:inst1|state[0] ; 3.728 ; 3.728 ; Rise       ; controller:inst1|state[0] ;
; HX0D      ; controller:inst1|state[0] ; 3.612 ; 3.612 ; Rise       ; controller:inst1|state[0] ;
; HX0E      ; controller:inst1|state[0] ; 3.748 ; 3.748 ; Rise       ; controller:inst1|state[0] ;
; HX0F      ; controller:inst1|state[0] ; 3.753 ; 3.753 ; Rise       ; controller:inst1|state[0] ;
; HX0G      ; controller:inst1|state[0] ; 3.758 ; 3.758 ; Rise       ; controller:inst1|state[0] ;
; HX2A      ; controller:inst1|state[0] ; 3.472 ; 3.472 ; Rise       ; controller:inst1|state[0] ;
; HX2B      ; controller:inst1|state[0] ; 3.622 ; 3.622 ; Rise       ; controller:inst1|state[0] ;
; HX2C      ; controller:inst1|state[0] ; 3.624 ; 3.624 ; Rise       ; controller:inst1|state[0] ;
; HX2D      ; controller:inst1|state[0] ; 3.615 ; 3.615 ; Rise       ; controller:inst1|state[0] ;
; HX2E      ; controller:inst1|state[0] ; 3.625 ; 3.625 ; Rise       ; controller:inst1|state[0] ;
; HX2F      ; controller:inst1|state[0] ; 3.596 ; 3.596 ; Rise       ; controller:inst1|state[0] ;
; HX2G      ; controller:inst1|state[0] ; 3.716 ; 3.716 ; Rise       ; controller:inst1|state[0] ;
; Sig0      ; controller:inst1|state[0] ; 3.200 ; 3.200 ; Rise       ; controller:inst1|state[0] ;
; Sig3      ; controller:inst1|state[0] ; 5.015 ; 5.015 ; Rise       ; controller:inst1|state[0] ;
; Sig4      ; controller:inst1|state[0] ; 3.283 ; 3.283 ; Rise       ; controller:inst1|state[0] ;
; Sig5      ; controller:inst1|state[0] ; 5.088 ; 5.088 ; Rise       ; controller:inst1|state[0] ;
; Sig8      ; controller:inst1|state[0] ; 3.416 ; 3.416 ; Rise       ; controller:inst1|state[0] ;
; Sig42     ; controller:inst1|state[0] ; 3.258 ; 3.258 ; Rise       ; controller:inst1|state[0] ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 4        ; 4        ; 0        ; 0        ;
; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 7        ; 0        ; 0        ; 0        ;
; 74175reg:inst3|74175:2|13 ; Clock                     ; 4        ; 0        ; 0        ; 0        ;
; Clock                     ; Clock                     ; 84       ; 0        ; 0        ; 0        ;
; controller:inst1|S[0]     ; Clock                     ; 4        ; 8        ; 0        ; 0        ;
; controller:inst1|S[3]     ; Clock                     ; 8        ; 12       ; 0        ; 0        ;
; controller:inst1|S[5]     ; Clock                     ; 4        ; 0        ; 0        ; 0        ;
; controller:inst1|S[7]     ; Clock                     ; 4        ; 0        ; 0        ; 0        ;
; controller:inst1|state[0] ; Clock                     ; 28       ; 7        ; 0        ; 0        ;
; Clock                     ; controller:inst1|S[0]     ; 0        ; 0        ; 4        ; 0        ;
; Clock                     ; controller:inst1|S[3]     ; 0        ; 0        ; 10       ; 0        ;
; controller:inst1|S[3]     ; controller:inst1|S[3]     ; 0        ; 0        ; 4        ; 4        ;
; Clock                     ; controller:inst1|S[5]     ; 20       ; 0        ; 0        ; 0        ;
; controller:inst1|S[3]     ; controller:inst1|S[5]     ; 20       ; 34       ; 0        ; 0        ;
; controller:inst1|S[5]     ; controller:inst1|S[5]     ; 10       ; 0        ; 0        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|S[5]     ; 20       ; 0        ; 0        ; 0        ;
; Clock                     ; controller:inst1|S[7]     ; 14       ; 0        ; 0        ; 0        ;
; controller:inst1|S[0]     ; controller:inst1|S[7]     ; 10       ; 24       ; 0        ; 0        ;
; controller:inst1|S[7]     ; controller:inst1|S[7]     ; 10       ; 0        ; 0        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|S[7]     ; 20       ; 0        ; 0        ; 0        ;
; Clock                     ; controller:inst1|state[0] ; 26       ; 0        ; 0        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|state[0] ; 9        ; 9        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; 74175reg:inst3|74175:2|13 ; 74175reg:inst3|74175:2|13 ; 4        ; 4        ; 0        ; 0        ;
; controller:inst1|S[7]     ; 74175reg:inst3|74175:2|13 ; 7        ; 0        ; 0        ; 0        ;
; 74175reg:inst3|74175:2|13 ; Clock                     ; 4        ; 0        ; 0        ; 0        ;
; Clock                     ; Clock                     ; 84       ; 0        ; 0        ; 0        ;
; controller:inst1|S[0]     ; Clock                     ; 4        ; 8        ; 0        ; 0        ;
; controller:inst1|S[3]     ; Clock                     ; 8        ; 12       ; 0        ; 0        ;
; controller:inst1|S[5]     ; Clock                     ; 4        ; 0        ; 0        ; 0        ;
; controller:inst1|S[7]     ; Clock                     ; 4        ; 0        ; 0        ; 0        ;
; controller:inst1|state[0] ; Clock                     ; 28       ; 7        ; 0        ; 0        ;
; Clock                     ; controller:inst1|S[0]     ; 0        ; 0        ; 4        ; 0        ;
; Clock                     ; controller:inst1|S[3]     ; 0        ; 0        ; 10       ; 0        ;
; controller:inst1|S[3]     ; controller:inst1|S[3]     ; 0        ; 0        ; 4        ; 4        ;
; Clock                     ; controller:inst1|S[5]     ; 20       ; 0        ; 0        ; 0        ;
; controller:inst1|S[3]     ; controller:inst1|S[5]     ; 20       ; 34       ; 0        ; 0        ;
; controller:inst1|S[5]     ; controller:inst1|S[5]     ; 10       ; 0        ; 0        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|S[5]     ; 20       ; 0        ; 0        ; 0        ;
; Clock                     ; controller:inst1|S[7]     ; 14       ; 0        ; 0        ; 0        ;
; controller:inst1|S[0]     ; controller:inst1|S[7]     ; 10       ; 24       ; 0        ; 0        ;
; controller:inst1|S[7]     ; controller:inst1|S[7]     ; 10       ; 0        ; 0        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|S[7]     ; 20       ; 0        ; 0        ; 0        ;
; Clock                     ; controller:inst1|state[0] ; 26       ; 0        ; 0        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|state[0] ; 9        ; 9        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                            ;
+---------------------------+-----------------------+----------+----------+----------+----------+
; From Clock                ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+-----------------------+----------+----------+----------+----------+
; controller:inst1|state[0] ; controller:inst1|S[0] ; 0        ; 0        ; 4        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|S[3] ; 0        ; 0        ; 4        ; 0        ;
; controller:inst1|S[3]     ; controller:inst1|S[5] ; 4        ; 4        ; 0        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|S[5] ; 8        ; 0        ; 0        ; 0        ;
; controller:inst1|S[0]     ; controller:inst1|S[7] ; 4        ; 4        ; 0        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|S[7] ; 8        ; 0        ; 0        ; 0        ;
+---------------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Removal Transfers                                                                             ;
+---------------------------+-----------------------+----------+----------+----------+----------+
; From Clock                ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+-----------------------+----------+----------+----------+----------+
; controller:inst1|state[0] ; controller:inst1|S[0] ; 0        ; 0        ; 4        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|S[3] ; 0        ; 0        ; 4        ; 0        ;
; controller:inst1|S[3]     ; controller:inst1|S[5] ; 4        ; 4        ; 0        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|S[5] ; 8        ; 0        ; 0        ; 0        ;
; controller:inst1|S[0]     ; controller:inst1|S[7] ; 4        ; 4        ; 0        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|S[7] ; 8        ; 0        ; 0        ; 0        ;
+---------------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 243   ; 243  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 08 14:15:21 2015
Info: Command: quartus_sta TRISCC -c TRISCC
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 22 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TRISCC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name 74175reg:inst3|74175:2|13 74175reg:inst3|74175:2|13
    Info (332105): create_clock -period 1.000 -name controller:inst1|state[0] controller:inst1|state[0]
    Info (332105): create_clock -period 1.000 -name controller:inst1|S[7] controller:inst1|S[7]
    Info (332105): create_clock -period 1.000 -name controller:inst1|S[3] controller:inst1|S[3]
    Info (332105): create_clock -period 1.000 -name controller:inst1|S[5] controller:inst1|S[5]
    Info (332105): create_clock -period 1.000 -name controller:inst1|S[0] controller:inst1|S[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst1|Mux14~0  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.612
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.612       -28.988 controller:inst1|S[5] 
    Info (332119):    -7.317       -45.094 controller:inst1|S[7] 
    Info (332119):    -6.850       -24.258 controller:inst1|S[3] 
    Info (332119):    -6.452       -23.854 controller:inst1|S[0] 
    Info (332119):    -4.308       -29.650 controller:inst1|state[0] 
    Info (332119):    -2.639       -59.180 Clock 
    Info (332119):     1.301         0.000 74175reg:inst3|74175:2|13 
Info (332146): Worst-case hold slack is -5.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.387       -48.240 Clock 
    Info (332119):    -3.382       -12.383 controller:inst1|S[3] 
    Info (332119):    -2.546        -9.697 74175reg:inst3|74175:2|13 
    Info (332119):    -1.822        -7.966 controller:inst1|state[0] 
    Info (332119):    -1.734        -5.469 controller:inst1|S[7] 
    Info (332119):    -0.798        -2.416 controller:inst1|S[5] 
    Info (332119):     5.497         0.000 controller:inst1|S[0] 
Info (332146): Worst-case recovery slack is -0.691
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.691        -2.360 controller:inst1|S[5] 
    Info (332119):    -0.306        -0.306 controller:inst1|S[0] 
    Info (332119):     0.380         0.000 controller:inst1|S[7] 
    Info (332119):     0.406         0.000 controller:inst1|S[3] 
Info (332146): Worst-case removal slack is -1.444
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.444        -5.261 controller:inst1|S[3] 
    Info (332119):    -1.439        -5.431 controller:inst1|S[7] 
    Info (332119):    -0.492        -1.758 controller:inst1|S[0] 
    Info (332119):    -0.260        -0.636 controller:inst1|S[5] 
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -126.069 Clock 
    Info (332119):    -0.611        -9.776 controller:inst1|S[7] 
    Info (332119):    -0.611        -4.888 controller:inst1|S[5] 
    Info (332119):     0.500         0.000 74175reg:inst3|74175:2|13 
    Info (332119):     0.500         0.000 controller:inst1|S[0] 
    Info (332119):     0.500         0.000 controller:inst1|S[3] 
    Info (332119):     0.500         0.000 controller:inst1|state[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst1|Mux14~0  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.062
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.062       -16.061 controller:inst1|S[7] 
    Info (332119):    -2.714        -9.694 controller:inst1|S[3] 
    Info (332119):    -2.609        -9.921 controller:inst1|S[5] 
    Info (332119):    -2.556        -9.469 controller:inst1|S[0] 
    Info (332119):    -1.460       -21.412 Clock 
    Info (332119):    -1.420        -5.959 controller:inst1|state[0] 
    Info (332119):     1.595         0.000 74175reg:inst3|74175:2|13 
Info (332146): Worst-case hold slack is -3.067
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.067       -28.507 Clock 
    Info (332119):    -1.804        -6.789 controller:inst1|S[3] 
    Info (332119):    -1.518        -5.942 74175reg:inst3|74175:2|13 
    Info (332119):    -1.396        -5.115 controller:inst1|S[7] 
    Info (332119):    -1.262        -5.882 controller:inst1|state[0] 
    Info (332119):    -0.953        -3.557 controller:inst1|S[5] 
    Info (332119):     2.853         0.000 controller:inst1|S[0] 
Info (332146): Worst-case recovery slack is 0.775
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.775         0.000 controller:inst1|S[0] 
    Info (332119):     0.865         0.000 controller:inst1|S[5] 
    Info (332119):     1.016         0.000 controller:inst1|S[3] 
    Info (332119):     1.378         0.000 controller:inst1|S[7] 
Info (332146): Worst-case removal slack is -1.165
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.165        -4.525 controller:inst1|S[7] 
    Info (332119):    -0.756        -2.839 controller:inst1|S[3] 
    Info (332119):    -0.609        -2.260 controller:inst1|S[5] 
    Info (332119):    -0.415        -1.584 controller:inst1|S[0] 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -121.222 Clock 
    Info (332119):    -0.500        -8.000 controller:inst1|S[7] 
    Info (332119):    -0.500        -4.000 controller:inst1|S[5] 
    Info (332119):     0.500         0.000 74175reg:inst3|74175:2|13 
    Info (332119):     0.500         0.000 controller:inst1|S[0] 
    Info (332119):     0.500         0.000 controller:inst1|S[3] 
    Info (332119):     0.500         0.000 controller:inst1|state[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 393 megabytes
    Info: Processing ended: Tue Dec 08 14:15:27 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:01


