s             clk       I38633[0]       8210 -2147483648 -2147483648       8210
s             clk       I38632[0]       8210 -2147483648 -2147483648       8210
s             clk       I38631[0]       8210 -2147483648 -2147483648       8210
s             clk       I38630[0]       8210 -2147483648 -2147483648       8210
s             clk       I38629[0]       8210 -2147483648 -2147483648       8210
s             clk       I38628[0]       8210 -2147483648 -2147483648       8210
s             clk       I38627[0]       8210 -2147483648 -2147483648       8210
s             clk       I38626[0]       8210 -2147483648 -2147483648       8210
s             clk       I38625[0]       4280 -2147483648 -2147483648       4280
s             clk       I38624[0]       4280 -2147483648 -2147483648       4280
s             clk       I38623[0]       4280 -2147483648 -2147483648       4280
s             clk       I38622[0]       4280 -2147483648 -2147483648       4280
s             clk       I38621[0]       4280 -2147483648 -2147483648       4280
s             clk       I38620[0]       4280 -2147483648 -2147483648       4280
s             clk       I38619[0]       4280 -2147483648 -2147483648       4280
s             clk       I38618[0]       4280 -2147483648 -2147483648       4280
s             clk       I38617[0]       4280 -2147483648 -2147483648       4280
s             clk       I38616[0]       4280 -2147483648 -2147483648       4280
s             clk       I38615[0]       4280 -2147483648 -2147483648       4280
s             clk       I38614[0]       4280 -2147483648 -2147483648       4280
s             clk       I38613[0]       4280 -2147483648 -2147483648       4280
s             clk       I38612[0]       4280 -2147483648 -2147483648       4280
s             clk       I38611[0]       4280 -2147483648 -2147483648       4280
s             clk       I38610[0]       4280 -2147483648 -2147483648       4280
s             clk       I38609[0]       4280 -2147483648 -2147483648       4280
s             clk       I38608[0]       4280 -2147483648 -2147483648       4280
s             clk       I38607[0]       4280 -2147483648 -2147483648       4280
s             clk       I38607[1]      13980 -2147483648 -2147483648      13980
s             clk       I38606[0]       4280 -2147483648 -2147483648       4280
s             clk           reset       7690 -2147483648 -2147483648       7690
t             clk      O115151[0]       1460 -2147483648 -2147483648       1460
t             clk      O115150[0]       1460 -2147483648 -2147483648       1460
t             clk      O115149[0]       1460 -2147483648 -2147483648       1460
t             clk      O115148[0]       1460 -2147483648 -2147483648       1460
c       I38633[0]      O115147[0]       6300       6300 -2147483648 -2147483648
c       I38632[0]      O115147[0]       7900       7900 -2147483648 -2147483648
t             clk      O115147[0]       9360 -2147483648 -2147483648       9360
s             clk      O115147[0]       1080 -2147483648 -2147483648       1080
c       I38631[0]      O115146[0]       6300       6300 -2147483648 -2147483648
c       I38630[0]      O115146[0]       7900       7900 -2147483648 -2147483648
t             clk      O115146[0]       9360 -2147483648 -2147483648       9360
s             clk      O115146[0]       1080 -2147483648 -2147483648       1080
c       I38629[0]      O115145[0]       6300       6300 -2147483648 -2147483648
c       I38628[0]      O115145[0]       7900       7900 -2147483648 -2147483648
t             clk      O115145[0]       9360 -2147483648 -2147483648       9360
s             clk      O115145[0]       1080 -2147483648 -2147483648       1080
c       I38627[0]      O115144[0]       6300       6300 -2147483648 -2147483648
c       I38626[0]      O115144[0]       7900       7900 -2147483648 -2147483648
t             clk      O115144[0]       9360 -2147483648 -2147483648       9360
s             clk      O115144[0]       1080 -2147483648 -2147483648       1080
t             clk      O115143[0]       1460 -2147483648 -2147483648       1460
t             clk      O115142[0]       1460 -2147483648 -2147483648       1460
t             clk      O115141[0]       1460 -2147483648 -2147483648       1460
t             clk      O115140[0]       1460 -2147483648 -2147483648       1460
t             clk      O115139[0]       1460 -2147483648 -2147483648       1460
t             clk      O115138[0]       1460 -2147483648 -2147483648       1460
c       I38633[0]      O115137[0]       7900       7900 -2147483648 -2147483648
c       I38632[0]      O115137[0]       6300       6300 -2147483648 -2147483648
t             clk      O115137[0]       9360 -2147483648 -2147483648       9360
s             clk      O115137[0]       1080 -2147483648 -2147483648       1080
c       I38631[0]      O115136[0]       7900       7900 -2147483648 -2147483648
c       I38630[0]      O115136[0]       6300       6300 -2147483648 -2147483648
t             clk      O115136[0]       9360 -2147483648 -2147483648       9360
s             clk      O115136[0]       1080 -2147483648 -2147483648       1080
c       I38629[0]      O115135[0]       7900       7900 -2147483648 -2147483648
c       I38628[0]      O115135[0]       6300       6300 -2147483648 -2147483648
t             clk      O115135[0]       9360 -2147483648 -2147483648       9360
s             clk      O115135[0]       1080 -2147483648 -2147483648       1080
c       I38627[0]            E[0]       7900       7900 -2147483648 -2147483648
c       I38626[0]            E[0]       6300       6300 -2147483648 -2147483648
t             clk            E[0]       9360 -2147483648 -2147483648       9360
s             clk            E[0]       1080 -2147483648 -2147483648       1080
c       I38607[1] processor/convolveCore_instance/convolveCore_CP_3682_elements_3145      14300      14300 -2147483648 -2147483648
t             clk processor/convolveCore_instance/convolveCore_CP_3682_elements_3145      18960 -2147483648 -2147483648      18960
c        preds[0] processor/convolveCore_instance/convolveCore_CP_3682_elements_3145 -2147483648 -2147483648      17500      17500
c        preds[1] processor/convolveCore_instance/convolveCore_CP_3682_elements_3145 -2147483648 -2147483648      17500      17500
c        preds[2] processor/convolveCore_instance/convolveCore_CP_3682_elements_3145 -2147483648 -2147483648      15900      15900
t             clk        preds[0]       1460 -2147483648 -2147483648       1460
s             clk        preds[0]      17180 -2147483648 -2147483648      17180
t             clk        preds[1]       1460 -2147483648 -2147483648       1460
s             clk        preds[1]      17180 -2147483648 -2147483648      17180
t             clk        preds[2]       1460 -2147483648 -2147483648       1460
s             clk        preds[2]      15580 -2147483648 -2147483648      15580
