Este repositorio muestra un breve ejemplo de cómo realizar _gate level modelling_ en Verilog.

De la misma forma también se muestra cómo deberá ser la esctructura de folders de la entrega del laboratorio 03.