Timing Analyzer report for Practica_10
Tue Oct 29 09:50:45 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_FPGA_clk'
 13. Slow 1200mV 85C Model Setup: 'LCD:c_LCD|CLK_DIV:c_LCD_clk|clk'
 14. Slow 1200mV 85C Model Hold: 'LCD:c_LCD|CLK_DIV:c_LCD_clk|clk'
 15. Slow 1200mV 85C Model Hold: 'i_FPGA_clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'i_FPGA_clk'
 24. Slow 1200mV 0C Model Setup: 'LCD:c_LCD|CLK_DIV:c_LCD_clk|clk'
 25. Slow 1200mV 0C Model Hold: 'LCD:c_LCD|CLK_DIV:c_LCD_clk|clk'
 26. Slow 1200mV 0C Model Hold: 'i_FPGA_clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'i_FPGA_clk'
 34. Fast 1200mV 0C Model Setup: 'LCD:c_LCD|CLK_DIV:c_LCD_clk|clk'
 35. Fast 1200mV 0C Model Hold: 'LCD:c_LCD|CLK_DIV:c_LCD_clk|clk'
 36. Fast 1200mV 0C Model Hold: 'i_FPGA_clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; Practica_10                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; i_FPGA_clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_FPGA_clk }                      ;
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCD:c_LCD|CLK_DIV:c_LCD_clk|clk } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                    ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 183.76 MHz ; 183.76 MHz      ; i_FPGA_clk                      ;      ;
; 199.96 MHz ; 199.96 MHz      ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; i_FPGA_clk                      ; -4.442 ; -122.333      ;
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; -4.001 ; -133.345      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.433 ; 0.000         ;
; i_FPGA_clk                      ; 0.716 ; 0.000         ;
+---------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; i_FPGA_clk                      ; -3.000 ; -52.071       ;
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; -1.487 ; -77.324       ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_FPGA_clk'                                                                                                                  ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.442 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.082     ; 5.361      ;
; -4.431 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.082     ; 5.350      ;
; -4.383 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.082     ; 5.302      ;
; -4.258 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.082     ; 5.177      ;
; -4.251 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.082     ; 5.170      ;
; -4.227 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 5.147      ;
; -4.202 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.082     ; 5.121      ;
; -4.122 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.082     ; 5.041      ;
; -4.120 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 5.040      ;
; -4.118 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.082     ; 5.037      ;
; -4.080 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.082     ; 4.999      ;
; -4.061 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.082     ; 4.980      ;
; -4.035 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.955      ;
; -4.024 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.944      ;
; -4.023 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.943      ;
; -3.969 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.889      ;
; -3.969 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.889      ;
; -3.911 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.831      ;
; -3.893 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.082     ; 4.812      ;
; -3.893 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.813      ;
; -3.867 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.787      ;
; -3.867 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.787      ;
; -3.867 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.787      ;
; -3.867 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.787      ;
; -3.867 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.787      ;
; -3.867 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.787      ;
; -3.867 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.787      ;
; -3.867 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.787      ;
; -3.867 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.787      ;
; -3.867 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.787      ;
; -3.867 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.787      ;
; -3.867 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.787      ;
; -3.856 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.776      ;
; -3.856 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.776      ;
; -3.856 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.776      ;
; -3.856 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.776      ;
; -3.856 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.776      ;
; -3.856 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.776      ;
; -3.856 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.776      ;
; -3.856 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.776      ;
; -3.856 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.776      ;
; -3.856 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.776      ;
; -3.856 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.776      ;
; -3.856 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.776      ;
; -3.855 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.775      ;
; -3.808 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.728      ;
; -3.761 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.681      ;
; -3.725 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.645      ;
; -3.689 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.609      ;
; -3.683 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.603      ;
; -3.683 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.603      ;
; -3.683 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.603      ;
; -3.683 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.603      ;
; -3.683 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.603      ;
; -3.683 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.603      ;
; -3.683 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.603      ;
; -3.683 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.603      ;
; -3.683 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.603      ;
; -3.683 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.603      ;
; -3.683 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.603      ;
; -3.683 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.603      ;
; -3.676 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.596      ;
; -3.676 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.596      ;
; -3.672 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.592      ;
; -3.652 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.080     ; 4.573      ;
; -3.652 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.080     ; 4.573      ;
; -3.652 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.080     ; 4.573      ;
; -3.652 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.080     ; 4.573      ;
; -3.652 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.080     ; 4.573      ;
; -3.652 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.080     ; 4.573      ;
; -3.652 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.080     ; 4.573      ;
; -3.652 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.080     ; 4.573      ;
; -3.652 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.080     ; 4.573      ;
; -3.652 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.080     ; 4.573      ;
; -3.652 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.080     ; 4.573      ;
; -3.652 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.080     ; 4.573      ;
; -3.627 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.547      ;
; -3.627 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.547      ;
; -3.627 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.081     ; 4.547      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCD:c_LCD|CLK_DIV:c_LCD_clk|clk'                                                                                                            ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -4.001 ; LCD:c_LCD|char_index[1]  ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.921      ;
; -3.971 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.890      ;
; -3.971 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.890      ;
; -3.971 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.890      ;
; -3.971 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.890      ;
; -3.971 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.890      ;
; -3.971 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.890      ;
; -3.971 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.890      ;
; -3.971 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.890      ;
; -3.971 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.890      ;
; -3.971 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.890      ;
; -3.970 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.889      ;
; -3.970 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.889      ;
; -3.970 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.889      ;
; -3.970 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.889      ;
; -3.970 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.889      ;
; -3.970 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.889      ;
; -3.970 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.889      ;
; -3.970 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.889      ;
; -3.970 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.889      ;
; -3.970 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.889      ;
; -3.962 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.962 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.882      ;
; -3.934 ; LCD:c_LCD|char_index[5]  ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.080     ; 4.855      ;
; -3.933 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.358      ;
; -3.933 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.358      ;
; -3.933 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.358      ;
; -3.933 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.358      ;
; -3.933 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.358      ;
; -3.933 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.358      ;
; -3.933 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.358      ;
; -3.933 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.358      ;
; -3.933 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.358      ;
; -3.933 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.358      ;
; -3.917 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.836      ;
; -3.917 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.836      ;
; -3.917 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.836      ;
; -3.917 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.836      ;
; -3.917 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.836      ;
; -3.917 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.836      ;
; -3.917 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.836      ;
; -3.917 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.836      ;
; -3.916 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.835      ;
; -3.916 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.835      ;
; -3.916 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.835      ;
; -3.916 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.835      ;
; -3.916 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.835      ;
; -3.916 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.835      ;
; -3.916 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.835      ;
; -3.916 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.082     ; 4.835      ;
; -3.908 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.908 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.828      ;
; -3.907 ; LCD:c_LCD|char_index[0]  ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.081     ; 4.827      ;
; -3.905 ; LCD:c_LCD|char_index[0]  ; LCD:c_LCD|char_index[31] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; 0.395      ; 5.301      ;
; -3.879 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.304      ;
; -3.879 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.304      ;
; -3.879 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.304      ;
; -3.879 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.304      ;
; -3.879 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.304      ;
; -3.879 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.304      ;
; -3.879 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.304      ;
; -3.879 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.304      ;
; -3.873 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.298      ;
; -3.873 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.298      ;
; -3.873 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.298      ;
; -3.873 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.298      ;
; -3.873 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.298      ;
; -3.873 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.576     ; 4.298      ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCD:c_LCD|CLK_DIV:c_LCD_clk|clk'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.433 ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.101      ; 0.746      ;
; 0.453 ; LCD:c_LCD|act_state.PUTCH0  ; LCD:c_LCD|act_state.PUTCH0  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.500 ; LCD:c_LCD|act_state.CONFIG1 ; LCD:c_LCD|act_state.CONFIG2 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 0.793      ;
; 0.516 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|o_LCD_DATA[2]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 0.809      ;
; 0.655 ; LCD:c_LCD|act_state.CONFIG2 ; LCD:c_LCD|act_state.CONFIG3 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 0.948      ;
; 0.660 ; LCD:c_LCD|act_state.CONFIG2 ; LCD:c_LCD|o_E               ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 0.953      ;
; 0.664 ; LCD:c_LCD|act_state.CONFIG2 ; LCD:c_LCD|o_LCD_DATA[0]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 0.957      ;
; 0.699 ; LCD:c_LCD|act_state.CONFIG3 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 0.992      ;
; 0.705 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 0.998      ;
; 0.708 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.574      ; 1.494      ;
; 0.733 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[0]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.026      ;
; 0.749 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|act_state.CONFIG1 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.082      ; 1.043      ;
; 0.750 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|o_LCD_DATA[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.082      ; 1.044      ;
; 0.753 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|o_LCD_DATA[3]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.082      ; 1.047      ;
; 0.754 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|o_LCD_DATA[4]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.082      ; 1.048      ;
; 0.754 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|o_E               ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.082      ; 1.048      ;
; 0.756 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_RS              ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.049      ;
; 0.757 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[1]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.050      ;
; 0.778 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|o_LCD_DATA[3]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.071      ;
; 0.789 ; LCD:c_LCD|act_state.PUTCH0  ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.082      ;
; 0.819 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[3]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.112      ;
; 0.820 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.101      ; 1.133      ;
; 0.823 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|o_LCD_DATA[0]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.116      ;
; 0.845 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[2]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.138      ;
; 0.883 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.101      ; 1.196      ;
; 0.887 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.574      ; 1.673      ;
; 1.061 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.396     ; 0.877      ;
; 1.121 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.574      ; 1.907      ;
; 1.145 ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 1.935      ;
; 1.162 ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 1.952      ;
; 1.167 ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.101      ; 1.480      ;
; 1.174 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|o_E               ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.467      ;
; 1.192 ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.101      ; 1.505      ;
; 1.290 ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 2.080      ;
; 1.291 ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 2.081      ;
; 1.292 ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 2.082      ;
; 1.307 ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 2.097      ;
; 1.308 ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 2.098      ;
; 1.309 ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 2.099      ;
; 1.333 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.396     ; 1.149      ;
; 1.333 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.396     ; 1.149      ;
; 1.337 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.396     ; 1.153      ;
; 1.337 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.396     ; 1.153      ;
; 1.339 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.396     ; 1.155      ;
; 1.469 ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 2.259      ;
; 1.469 ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 2.259      ;
; 1.486 ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 2.276      ;
; 1.486 ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 2.276      ;
; 1.503 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_E               ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.796      ;
; 1.505 ; LCD:c_LCD|char_index[20]    ; LCD:c_LCD|char_index[20]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.798      ;
; 1.513 ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.102      ; 1.827      ;
; 1.540 ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.833      ;
; 1.541 ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.834      ;
; 1.544 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.100      ; 1.856      ;
; 1.544 ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.837      ;
; 1.545 ; LCD:c_LCD|char_index[4]     ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 2.335      ;
; 1.559 ; LCD:c_LCD|char_index[22]    ; LCD:c_LCD|char_index[22]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.852      ;
; 1.562 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[7]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.394     ; 1.380      ;
; 1.562 ; LCD:c_LCD|char_index[4]     ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.578      ; 2.352      ;
; 1.563 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[10]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.394     ; 1.381      ;
; 1.564 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[24]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.394     ; 1.382      ;
; 1.564 ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.082      ; 1.858      ;
; 1.564 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[8]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.394     ; 1.382      ;
; 1.566 ; LCD:c_LCD|char_index[30]    ; LCD:c_LCD|char_index[30]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.859      ;
; 1.567 ; LCD:c_LCD|char_index[21]    ; LCD:c_LCD|char_index[21]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.860      ;
; 1.568 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[23]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.394     ; 1.386      ;
; 1.572 ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.865      ;
; 1.575 ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.868      ;
; 1.584 ; LCD:c_LCD|char_index[17]    ; LCD:c_LCD|char_index[17]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.877      ;
; 1.614 ; LCD:c_LCD|char_index[17]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.576      ; 2.402      ;
; 1.629 ; LCD:c_LCD|char_index[16]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.576      ; 2.417      ;
; 1.653 ; LCD:c_LCD|char_index[27]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.576      ; 2.441      ;
; 1.664 ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.102      ; 1.978      ;
; 1.668 ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|o_LCD_DATA[7]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.392     ; 1.488      ;
; 1.671 ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|o_LCD_DATA[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.392     ; 1.491      ;
; 1.685 ; LCD:c_LCD|char_index[4]     ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 1.978      ;
; 1.693 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.100      ; 2.005      ;
; 1.710 ; LCD:c_LCD|char_index[4]     ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 2.003      ;
; 1.715 ; LCD:c_LCD|char_index[10]    ; LCD:c_LCD|char_index[10]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.082      ; 2.009      ;
; 1.718 ; LCD:c_LCD|char_index[19]    ; LCD:c_LCD|char_index[19]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 2.011      ;
; 1.720 ; LCD:c_LCD|char_index[27]    ; LCD:c_LCD|char_index[27]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 2.013      ;
; 1.741 ; LCD:c_LCD|char_index[16]    ; LCD:c_LCD|char_index[16]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 2.034      ;
; 1.753 ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 2.046      ;
; 1.756 ; LCD:c_LCD|char_index[29]    ; LCD:c_LCD|char_index[29]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 2.049      ;
; 1.757 ; LCD:c_LCD|char_index[22]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.576      ; 2.545      ;
; 1.766 ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.577      ; 2.555      ;
; 1.767 ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.577      ; 2.556      ;
; 1.784 ; LCD:c_LCD|char_index[3]     ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 2.077      ;
; 1.792 ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.577      ; 2.581      ;
; 1.801 ; LCD:c_LCD|char_index[2]     ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 2.094      ;
; 1.802 ; LCD:c_LCD|char_index[25]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.576      ; 2.590      ;
; 1.809 ; LCD:c_LCD|char_index[3]     ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 2.102      ;
; 1.826 ; LCD:c_LCD|char_index[2]     ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.081      ; 2.119      ;
; 1.846 ; LCD:c_LCD|char_index[20]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.576      ; 2.634      ;
; 1.854 ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.577      ; 2.643      ;
; 1.860 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[2]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.395     ; 1.677      ;
; 1.869 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.394     ; 1.687      ;
; 1.870 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[26]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.394     ; 1.688      ;
; 1.872 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[25]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.394     ; 1.690      ;
; 1.879 ; LCD:c_LCD|char_index[21]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.576      ; 2.667      ;
+-------+-----------------------------+-----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_FPGA_clk'                                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.716 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.101      ; 1.029      ;
; 0.718 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.101      ; 1.031      ;
; 0.741 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.101      ; 1.054      ;
; 0.760 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.059      ;
; 1.070 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.101      ; 1.383      ;
; 1.079 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.101      ; 1.392      ;
; 1.088 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.101      ; 1.401      ;
; 1.115 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.429      ;
; 1.146 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; i_FPGA_clk  ; 0.000        ; 2.615      ; 4.264      ;
; 1.246 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.542      ;
; 1.255 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.551      ;
; 1.264 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.557      ;
; 1.264 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.081      ; 1.557      ;
+-------+--------------------------------------+--------------------------------------+---------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                     ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 195.01 MHz ; 195.01 MHz      ; i_FPGA_clk                      ;      ;
; 212.45 MHz ; 212.45 MHz      ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; i_FPGA_clk                      ; -4.128 ; -112.344      ;
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; -3.707 ; -122.840      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.382 ; 0.000         ;
; i_FPGA_clk                      ; 0.665 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; i_FPGA_clk                      ; -3.000 ; -52.071       ;
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; -1.487 ; -77.324       ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_FPGA_clk'                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.128 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.074     ; 5.056      ;
; -4.128 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.074     ; 5.056      ;
; -4.066 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.074     ; 4.994      ;
; -3.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.074     ; 4.902      ;
; -3.946 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.074     ; 4.874      ;
; -3.942 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.074     ; 4.870      ;
; -3.920 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.849      ;
; -3.837 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.074     ; 4.765      ;
; -3.830 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.759      ;
; -3.823 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.074     ; 4.751      ;
; -3.818 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.074     ; 4.746      ;
; -3.770 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.074     ; 4.698      ;
; -3.727 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.656      ;
; -3.723 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.652      ;
; -3.717 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.646      ;
; -3.698 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.627      ;
; -3.673 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.074     ; 4.601      ;
; -3.660 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.589      ;
; -3.627 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.556      ;
; -3.611 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.540      ;
; -3.566 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.495      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.560 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.489      ;
; -3.498 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.427      ;
; -3.498 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.427      ;
; -3.498 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.427      ;
; -3.498 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.427      ;
; -3.498 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.427      ;
; -3.498 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.427      ;
; -3.498 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.427      ;
; -3.498 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.427      ;
; -3.498 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.427      ;
; -3.498 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.427      ;
; -3.498 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.427      ;
; -3.498 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.427      ;
; -3.497 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.426      ;
; -3.447 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.376      ;
; -3.427 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.356      ;
; -3.406 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.335      ;
; -3.406 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.335      ;
; -3.406 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.335      ;
; -3.406 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.335      ;
; -3.406 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.335      ;
; -3.406 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.335      ;
; -3.406 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.335      ;
; -3.406 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.335      ;
; -3.406 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.335      ;
; -3.406 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.335      ;
; -3.406 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.335      ;
; -3.406 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.335      ;
; -3.404 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.333      ;
; -3.378 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.307      ;
; -3.378 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.307      ;
; -3.378 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.307      ;
; -3.378 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.307      ;
; -3.378 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.307      ;
; -3.378 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.307      ;
; -3.378 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.307      ;
; -3.378 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.307      ;
; -3.378 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.307      ;
; -3.378 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.307      ;
; -3.378 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.307      ;
; -3.378 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.307      ;
; -3.374 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.303      ;
; -3.374 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.303      ;
; -3.374 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.303      ;
; -3.374 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.303      ;
; -3.374 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.303      ;
; -3.374 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.303      ;
; -3.374 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.303      ;
; -3.374 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.303      ;
; -3.374 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.303      ;
; -3.374 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.303      ;
; -3.374 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.303      ;
; -3.374 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.073     ; 4.303      ;
; -3.352 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.072     ; 4.282      ;
; -3.352 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.072     ; 4.282      ;
; -3.352 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.072     ; 4.282      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCD:c_LCD|CLK_DIV:c_LCD_clk|clk'                                                                                                             ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.707 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.635      ;
; -3.707 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.635      ;
; -3.707 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.635      ;
; -3.707 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.635      ;
; -3.707 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.635      ;
; -3.707 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.635      ;
; -3.707 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.635      ;
; -3.707 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.635      ;
; -3.707 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.635      ;
; -3.707 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.635      ;
; -3.706 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.634      ;
; -3.706 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.634      ;
; -3.706 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.634      ;
; -3.706 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.634      ;
; -3.706 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.634      ;
; -3.706 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.634      ;
; -3.706 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.634      ;
; -3.706 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.634      ;
; -3.706 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.634      ;
; -3.706 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.074     ; 4.634      ;
; -3.704 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.704 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.075     ; 4.631      ;
; -3.679 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.143      ;
; -3.679 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.143      ;
; -3.679 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.143      ;
; -3.679 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.143      ;
; -3.679 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.143      ;
; -3.679 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.143      ;
; -3.679 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.143      ;
; -3.679 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.143      ;
; -3.679 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.143      ;
; -3.679 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.143      ;
; -3.666 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.596      ;
; -3.666 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.596      ;
; -3.666 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.596      ;
; -3.666 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.596      ;
; -3.666 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.596      ;
; -3.666 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.596      ;
; -3.666 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.596      ;
; -3.666 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.596      ;
; -3.665 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.595      ;
; -3.665 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.595      ;
; -3.665 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.595      ;
; -3.665 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.595      ;
; -3.665 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.595      ;
; -3.665 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.595      ;
; -3.665 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.595      ;
; -3.665 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.072     ; 4.595      ;
; -3.663 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.663 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.073     ; 4.592      ;
; -3.638 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.536     ; 4.104      ;
; -3.638 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.536     ; 4.104      ;
; -3.638 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.536     ; 4.104      ;
; -3.638 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.536     ; 4.104      ;
; -3.638 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.536     ; 4.104      ;
; -3.638 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.536     ; 4.104      ;
; -3.638 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.536     ; 4.104      ;
; -3.638 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.536     ; 4.104      ;
; -3.612 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.076      ;
; -3.612 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.076      ;
; -3.612 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.076      ;
; -3.612 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.076      ;
; -3.612 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.076      ;
; -3.612 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.076      ;
; -3.612 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.076      ;
; -3.612 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.076      ;
; -3.612 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.076      ;
; -3.612 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.538     ; 4.076      ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCD:c_LCD|CLK_DIV:c_LCD_clk|clk'                                                                                                                   ;
+-------+-----------------------------+-----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.382 ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.092      ; 0.669      ;
; 0.401 ; LCD:c_LCD|act_state.PUTCH0  ; LCD:c_LCD|act_state.PUTCH0  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.469 ; LCD:c_LCD|act_state.CONFIG1 ; LCD:c_LCD|act_state.CONFIG2 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.737      ;
; 0.486 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|o_LCD_DATA[2]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.754      ;
; 0.593 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.542      ; 1.330      ;
; 0.611 ; LCD:c_LCD|act_state.CONFIG2 ; LCD:c_LCD|act_state.CONFIG3 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.879      ;
; 0.617 ; LCD:c_LCD|act_state.CONFIG2 ; LCD:c_LCD|o_E               ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.885      ;
; 0.619 ; LCD:c_LCD|act_state.CONFIG2 ; LCD:c_LCD|o_LCD_DATA[0]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.887      ;
; 0.645 ; LCD:c_LCD|act_state.CONFIG3 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.913      ;
; 0.650 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[0]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.918      ;
; 0.659 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.927      ;
; 0.701 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_RS              ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.969      ;
; 0.702 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[1]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.970      ;
; 0.708 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|act_state.CONFIG1 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|o_LCD_DATA[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.977      ;
; 0.711 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|o_LCD_DATA[3]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.979      ;
; 0.713 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|o_LCD_DATA[4]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.981      ;
; 0.713 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|o_E               ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.981      ;
; 0.728 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|o_LCD_DATA[3]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 0.996      ;
; 0.734 ; LCD:c_LCD|act_state.PUTCH0  ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.002      ;
; 0.764 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|o_LCD_DATA[0]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.032      ;
; 0.765 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.542      ; 1.502      ;
; 0.767 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[3]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.035      ;
; 0.769 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.092      ; 1.056      ;
; 0.785 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[2]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.053      ;
; 0.826 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.092      ; 1.113      ;
; 0.971 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.542      ; 1.708      ;
; 1.004 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.379     ; 0.820      ;
; 1.042 ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 1.781      ;
; 1.066 ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 1.805      ;
; 1.074 ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.092      ; 1.361      ;
; 1.091 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|o_E               ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.359      ;
; 1.102 ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.092      ; 1.389      ;
; 1.198 ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 1.937      ;
; 1.198 ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 1.937      ;
; 1.199 ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 1.938      ;
; 1.207 ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 1.946      ;
; 1.208 ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 1.947      ;
; 1.214 ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 1.953      ;
; 1.260 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.379     ; 1.076      ;
; 1.261 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.379     ; 1.077      ;
; 1.264 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.379     ; 1.080      ;
; 1.265 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.379     ; 1.081      ;
; 1.268 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.379     ; 1.084      ;
; 1.336 ; LCD:c_LCD|char_index[20]    ; LCD:c_LCD|char_index[20]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.074      ; 1.605      ;
; 1.342 ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.092      ; 1.629      ;
; 1.358 ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 2.097      ;
; 1.362 ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 2.101      ;
; 1.364 ; LCD:c_LCD|char_index[4]     ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 2.103      ;
; 1.365 ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 2.104      ;
; 1.366 ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.634      ;
; 1.366 ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.634      ;
; 1.367 ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 2.106      ;
; 1.371 ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.639      ;
; 1.381 ; LCD:c_LCD|char_index[22]    ; LCD:c_LCD|char_index[22]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.074      ; 1.650      ;
; 1.384 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.085      ; 1.664      ;
; 1.387 ; LCD:c_LCD|char_index[30]    ; LCD:c_LCD|char_index[30]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.074      ; 1.656      ;
; 1.388 ; LCD:c_LCD|char_index[21]    ; LCD:c_LCD|char_index[21]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.074      ; 1.657      ;
; 1.388 ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.656      ;
; 1.392 ; LCD:c_LCD|char_index[4]     ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.544      ; 2.131      ;
; 1.393 ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.661      ;
; 1.397 ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.665      ;
; 1.403 ; LCD:c_LCD|char_index[17]    ; LCD:c_LCD|char_index[17]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.074      ; 1.672      ;
; 1.406 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_E               ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.674      ;
; 1.439 ; LCD:c_LCD|char_index[17]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.538      ; 2.172      ;
; 1.439 ; LCD:c_LCD|char_index[27]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.538      ; 2.172      ;
; 1.452 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[7]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.378     ; 1.269      ;
; 1.453 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[24]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.378     ; 1.270      ;
; 1.453 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[10]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.378     ; 1.270      ;
; 1.454 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[8]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.378     ; 1.271      ;
; 1.459 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[23]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.378     ; 1.276      ;
; 1.476 ; LCD:c_LCD|char_index[16]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.538      ; 2.209      ;
; 1.486 ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.092      ; 1.773      ;
; 1.504 ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|o_LCD_DATA[7]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.377     ; 1.322      ;
; 1.506 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.085      ; 1.786      ;
; 1.506 ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|o_LCD_DATA[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.377     ; 1.324      ;
; 1.521 ; LCD:c_LCD|char_index[27]    ; LCD:c_LCD|char_index[27]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.074      ; 1.790      ;
; 1.521 ; LCD:c_LCD|char_index[4]     ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.789      ;
; 1.530 ; LCD:c_LCD|char_index[10]    ; LCD:c_LCD|char_index[10]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.798      ;
; 1.531 ; LCD:c_LCD|char_index[19]    ; LCD:c_LCD|char_index[19]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.074      ; 1.800      ;
; 1.544 ; LCD:c_LCD|char_index[4]     ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.812      ;
; 1.547 ; LCD:c_LCD|char_index[16]    ; LCD:c_LCD|char_index[16]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.074      ; 1.816      ;
; 1.555 ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.543      ; 2.293      ;
; 1.559 ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.827      ;
; 1.561 ; LCD:c_LCD|char_index[29]    ; LCD:c_LCD|char_index[29]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.074      ; 1.830      ;
; 1.568 ; LCD:c_LCD|char_index[22]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.538      ; 2.301      ;
; 1.583 ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.543      ; 2.321      ;
; 1.584 ; LCD:c_LCD|char_index[25]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.536      ; 2.315      ;
; 1.601 ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.537      ; 2.333      ;
; 1.610 ; LCD:c_LCD|char_index[3]     ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.878      ;
; 1.620 ; LCD:c_LCD|char_index[2]     ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.888      ;
; 1.633 ; LCD:c_LCD|char_index[3]     ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.901      ;
; 1.643 ; LCD:c_LCD|char_index[2]     ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.073      ; 1.911      ;
; 1.653 ; LCD:c_LCD|char_index[20]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.538      ; 2.386      ;
; 1.666 ; LCD:c_LCD|char_index[21]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.538      ; 2.399      ;
; 1.676 ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.537      ; 2.408      ;
; 1.678 ; LCD:c_LCD|char_index[10]    ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.072      ; 1.945      ;
; 1.680 ; LCD:c_LCD|char_index[15]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.545      ; 2.420      ;
; 1.681 ; LCD:c_LCD|char_index[20]    ; LCD:c_LCD|char_index[21]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.074      ; 1.950      ;
; 1.682 ; LCD:c_LCD|char_index[30]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.545      ; 2.422      ;
+-------+-----------------------------+-----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_FPGA_clk'                                                                                                                                      ;
+-------+--------------------------------------+--------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.665 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.092      ; 0.952      ;
; 0.669 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.092      ; 0.956      ;
; 0.692 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.092      ; 0.979      ;
; 0.704 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 0.980      ;
; 0.985 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.092      ; 1.272      ;
; 0.989 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.092      ; 1.276      ;
; 1.002 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.092      ; 1.289      ;
; 1.026 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.300      ;
; 1.041 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.309      ;
; 1.043 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.072      ; 1.311      ;
; 1.044 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.312      ;
; 1.044 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.312      ;
; 1.044 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.312      ;
; 1.044 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.314      ;
; 1.111 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; i_FPGA_clk  ; 0.000        ; 2.404      ; 3.980      ;
; 1.119 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.387      ;
; 1.120 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.388      ;
; 1.120 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.388      ;
; 1.120 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.389      ;
; 1.125 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.393      ;
; 1.126 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.394      ;
; 1.127 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.396      ;
; 1.148 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.416      ;
; 1.149 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.073      ; 1.418      ;
+-------+--------------------------------------+--------------------------------------+---------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; i_FPGA_clk                      ; -1.332 ; -31.003       ;
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; -1.210 ; -35.157       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.178 ; 0.000         ;
; i_FPGA_clk                      ; 0.284 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; i_FPGA_clk                      ; -3.000 ; -38.181       ;
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; -1.000 ; -52.000       ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_FPGA_clk'                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.332 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.038     ; 2.281      ;
; -1.323 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.038     ; 2.272      ;
; -1.311 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.038     ; 2.260      ;
; -1.289 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.038     ; 2.238      ;
; -1.259 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.038     ; 2.208      ;
; -1.255 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.038     ; 2.204      ;
; -1.240 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 2.190      ;
; -1.221 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.038     ; 2.170      ;
; -1.217 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.038     ; 2.166      ;
; -1.210 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.038     ; 2.159      ;
; -1.200 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.038     ; 2.149      ;
; -1.197 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 2.147      ;
; -1.188 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.038     ; 2.137      ;
; -1.163 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 2.113      ;
; -1.162 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 2.112      ;
; -1.162 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 2.112      ;
; -1.147 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 2.097      ;
; -1.143 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 2.093      ;
; -1.115 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 2.065      ;
; -1.110 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 2.060      ;
; -1.087 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 2.037      ;
; -1.052 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.038     ; 2.001      ;
; -1.046 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.996      ;
; -1.039 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.989      ;
; -1.030 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.239     ; 1.778      ;
; -1.026 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.239     ; 1.774      ;
; -1.023 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.973      ;
; -1.016 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.239     ; 1.764      ;
; -1.010 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.960      ;
; -0.985 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.935      ;
; -0.983 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.933      ;
; -0.983 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.933      ;
; -0.978 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.239     ; 1.726      ;
; -0.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.924      ;
; -0.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.924      ;
; -0.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.924      ;
; -0.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.924      ;
; -0.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.924      ;
; -0.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.924      ;
; -0.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.924      ;
; -0.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.924      ;
; -0.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.924      ;
; -0.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.924      ;
; -0.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.924      ;
; -0.974 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.924      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.239     ; 1.710      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.912      ;
; -0.962 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.912      ;
; -0.958 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.239     ; 1.706      ;
; -0.949 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.239     ; 1.697      ;
; -0.948 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.239     ; 1.696      ;
; -0.940 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.890      ;
; -0.940 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.890      ;
; -0.940 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.890      ;
; -0.940 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.890      ;
; -0.940 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.890      ;
; -0.940 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.890      ;
; -0.940 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.890      ;
; -0.940 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.890      ;
; -0.940 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.890      ;
; -0.940 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.890      ;
; -0.940 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.890      ;
; -0.940 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.890      ;
; -0.935 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[15] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.239     ; 1.683      ;
; -0.921 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[15] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.239     ; 1.669      ;
; -0.911 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.239     ; 1.659      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.239     ; 1.658      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.860      ;
; -0.906 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk   ; i_FPGA_clk  ; 1.000        ; -0.037     ; 1.856      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCD:c_LCD|CLK_DIV:c_LCD_clk|clk'                                                                                                             ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.210 ; LCD:c_LCD|char_index[1]  ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.160      ;
; -1.196 ; LCD:c_LCD|char_index[1]  ; LCD:c_LCD|char_index[31] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; 0.156      ; 2.339      ;
; -1.186 ; LCD:c_LCD|char_index[0]  ; LCD:c_LCD|char_index[31] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; 0.156      ; 2.329      ;
; -1.181 ; LCD:c_LCD|char_index[5]  ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.036     ; 2.132      ;
; -1.169 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.119      ;
; -1.169 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.119      ;
; -1.169 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.119      ;
; -1.169 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.119      ;
; -1.169 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.119      ;
; -1.169 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.119      ;
; -1.169 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.119      ;
; -1.169 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.119      ;
; -1.169 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.119      ;
; -1.169 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.119      ;
; -1.167 ; LCD:c_LCD|char_index[5]  ; LCD:c_LCD|char_index[31] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; 0.157      ; 2.311      ;
; -1.167 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.117      ;
; -1.167 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.117      ;
; -1.167 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.117      ;
; -1.167 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.117      ;
; -1.167 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.117      ;
; -1.167 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.117      ;
; -1.167 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.117      ;
; -1.167 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.117      ;
; -1.167 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.117      ;
; -1.167 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.117      ;
; -1.166 ; LCD:c_LCD|char_index[0]  ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.116      ;
; -1.152 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.100      ;
; -1.152 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.100      ;
; -1.152 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.100      ;
; -1.152 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.100      ;
; -1.152 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.100      ;
; -1.152 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.100      ;
; -1.152 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.100      ;
; -1.152 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.100      ;
; -1.152 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.100      ;
; -1.152 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.100      ;
; -1.148 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.096      ;
; -1.148 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.096      ;
; -1.148 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.096      ;
; -1.148 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.096      ;
; -1.148 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.096      ;
; -1.148 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.096      ;
; -1.148 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.096      ;
; -1.148 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.096      ;
; -1.148 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.096      ;
; -1.148 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.096      ;
; -1.145 ; LCD:c_LCD|char_index[3]  ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.095      ;
; -1.131 ; LCD:c_LCD|char_index[3]  ; LCD:c_LCD|char_index[31] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; 0.156      ; 2.274      ;
; -1.124 ; LCD:c_LCD|char_index[1]  ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.074      ;
; -1.123 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.873      ;
; -1.123 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.873      ;
; -1.123 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.873      ;
; -1.123 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.873      ;
; -1.123 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.873      ;
; -1.123 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.873      ;
; -1.123 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.873      ;
; -1.123 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.873      ;
; -1.123 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.873      ;
; -1.123 ; LCD:c_LCD|char_index[18] ; LCD:c_LCD|char_index[15] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.873      ;
; -1.121 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.073      ;
; -1.121 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.073      ;
; -1.121 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.073      ;
; -1.121 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.073      ;
; -1.121 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.073      ;
; -1.121 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.073      ;
; -1.121 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.073      ;
; -1.121 ; LCD:c_LCD|char_index[20] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.073      ;
; -1.119 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.071      ;
; -1.119 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.071      ;
; -1.119 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.071      ;
; -1.119 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.071      ;
; -1.119 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.071      ;
; -1.119 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.071      ;
; -1.119 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.071      ;
; -1.119 ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.035     ; 2.071      ;
; -1.117 ; LCD:c_LCD|char_index[2]  ; LCD:c_LCD|char_index[31] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; 0.156      ; 2.260      ;
; -1.104 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.054      ;
; -1.104 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.054      ;
; -1.104 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.054      ;
; -1.104 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.054      ;
; -1.104 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.054      ;
; -1.104 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.054      ;
; -1.104 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.054      ;
; -1.104 ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.054      ;
; -1.100 ; LCD:c_LCD|char_index[1]  ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.039     ; 2.048      ;
; -1.100 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.050      ;
; -1.100 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.050      ;
; -1.100 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.050      ;
; -1.100 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.050      ;
; -1.100 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.050      ;
; -1.100 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.050      ;
; -1.100 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.050      ;
; -1.100 ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|char_index[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.050      ;
; -1.098 ; LCD:c_LCD|char_index[2]  ; LCD:c_LCD|char_index[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.037     ; 2.048      ;
; -1.096 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.846      ;
; -1.096 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.846      ;
; -1.096 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.846      ;
; -1.096 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.846      ;
; -1.096 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.846      ;
; -1.096 ; LCD:c_LCD|char_index[28] ; LCD:c_LCD|char_index[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1.000        ; -0.237     ; 1.846      ;
+--------+--------------------------+--------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCD:c_LCD|CLK_DIV:c_LCD_clk|clk'                                                                                                                   ;
+-------+-----------------------------+-----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.178 ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; LCD:c_LCD|act_state.PUTCH0  ; LCD:c_LCD|act_state.PUTCH0  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; LCD:c_LCD|act_state.CONFIG1 ; LCD:c_LCD|act_state.CONFIG2 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.313      ;
; 0.202 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|o_LCD_DATA[2]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.323      ;
; 0.259 ; LCD:c_LCD|act_state.CONFIG2 ; LCD:c_LCD|act_state.CONFIG3 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.380      ;
; 0.264 ; LCD:c_LCD|act_state.CONFIG2 ; LCD:c_LCD|o_E               ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; LCD:c_LCD|act_state.CONFIG2 ; LCD:c_LCD|o_LCD_DATA[0]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.386      ;
; 0.267 ; LCD:c_LCD|act_state.CONFIG3 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.388      ;
; 0.280 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[0]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.401      ;
; 0.286 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.407      ;
; 0.290 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|act_state.CONFIG1 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.038      ; 0.412      ;
; 0.291 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|o_LCD_DATA[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.038      ; 0.413      ;
; 0.291 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.236      ; 0.611      ;
; 0.293 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|o_LCD_DATA[3]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.038      ; 0.415      ;
; 0.294 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|o_E               ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.038      ; 0.416      ;
; 0.295 ; LCD:c_LCD|act_state.CONFIG0 ; LCD:c_LCD|o_LCD_DATA[4]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.038      ; 0.417      ;
; 0.297 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_RS              ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[1]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.309 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|o_LCD_DATA[3]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.430      ;
; 0.315 ; LCD:c_LCD|act_state.PUTCH0  ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.436      ;
; 0.333 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[3]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.454      ;
; 0.334 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|o_LCD_DATA[0]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.455      ;
; 0.342 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.045      ; 0.471      ;
; 0.348 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_LCD_DATA[2]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.469      ;
; 0.359 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.236      ; 0.679      ;
; 0.372 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.045      ; 0.501      ;
; 0.448 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.157     ; 0.375      ;
; 0.451 ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.239      ; 0.774      ;
; 0.455 ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.239      ; 0.778      ;
; 0.461 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|o_E               ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.582      ;
; 0.478 ; LCD:c_LCD|act_state.CONFIG4 ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.236      ; 0.798      ;
; 0.487 ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.045      ; 0.616      ;
; 0.491 ; LCD:c_LCD|char_index[31]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.045      ; 0.620      ;
; 0.512 ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.239      ; 0.835      ;
; 0.512 ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.239      ; 0.835      ;
; 0.513 ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.239      ; 0.836      ;
; 0.516 ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.239      ; 0.839      ;
; 0.516 ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.239      ; 0.839      ;
; 0.517 ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.239      ; 0.840      ;
; 0.551 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.157     ; 0.478      ;
; 0.552 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.157     ; 0.479      ;
; 0.555 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.157     ; 0.482      ;
; 0.556 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.157     ; 0.483      ;
; 0.558 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.157     ; 0.485      ;
; 0.587 ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.239      ; 0.910      ;
; 0.589 ; LCD:c_LCD|char_index[20]    ; LCD:c_LCD|char_index[20]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.239      ; 0.912      ;
; 0.591 ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.239      ; 0.914      ;
; 0.592 ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.045      ; 0.721      ;
; 0.593 ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.239      ; 0.916      ;
; 0.596 ; LCD:c_LCD|char_index[4]     ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.238      ; 0.918      ;
; 0.600 ; LCD:c_LCD|char_index[4]     ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.238      ; 0.922      ;
; 0.602 ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.723      ;
; 0.604 ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|char_index[12]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.725      ;
; 0.606 ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|char_index[11]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.727      ;
; 0.607 ; LCD:c_LCD|act_state.PUTCH1  ; LCD:c_LCD|o_E               ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.728      ;
; 0.614 ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.735      ;
; 0.615 ; LCD:c_LCD|char_index[22]    ; LCD:c_LCD|char_index[22]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.736      ;
; 0.615 ; LCD:c_LCD|char_index[21]    ; LCD:c_LCD|char_index[21]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.736      ;
; 0.615 ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.736      ;
; 0.618 ; LCD:c_LCD|char_index[30]    ; LCD:c_LCD|char_index[30]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.739      ;
; 0.618 ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.739      ;
; 0.619 ; LCD:c_LCD|char_index[17]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.237      ; 0.940      ;
; 0.621 ; LCD:c_LCD|char_index[17]    ; LCD:c_LCD|char_index[17]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.742      ;
; 0.623 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[10]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.156     ; 0.551      ;
; 0.623 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[7]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.156     ; 0.551      ;
; 0.624 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[24]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.156     ; 0.552      ;
; 0.625 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[8]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.156     ; 0.553      ;
; 0.628 ; LCD:c_LCD|char_index[16]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.237      ; 0.949      ;
; 0.629 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[23]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.156     ; 0.557      ;
; 0.630 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.042      ; 0.756      ;
; 0.639 ; LCD:c_LCD|char_index[27]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.237      ; 0.960      ;
; 0.643 ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.045      ; 0.772      ;
; 0.666 ; LCD:c_LCD|char_index[10]    ; LCD:c_LCD|char_index[10]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.787      ;
; 0.667 ; LCD:c_LCD|char_index[19]    ; LCD:c_LCD|char_index[19]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.788      ;
; 0.675 ; LCD:c_LCD|char_index[16]    ; LCD:c_LCD|char_index[16]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.796      ;
; 0.676 ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|o_LCD_DATA[7]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.154     ; 0.606      ;
; 0.676 ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.797      ;
; 0.677 ; LCD:c_LCD|char_index[29]    ; LCD:c_LCD|char_index[29]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.798      ;
; 0.679 ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|o_LCD_DATA[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.154     ; 0.609      ;
; 0.680 ; LCD:c_LCD|char_index[27]    ; LCD:c_LCD|char_index[27]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.801      ;
; 0.685 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.042      ; 0.811      ;
; 0.694 ; LCD:c_LCD|char_index[4]     ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.036      ; 0.814      ;
; 0.694 ; LCD:c_LCD|char_index[4]     ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.036      ; 0.814      ;
; 0.695 ; LCD:c_LCD|char_index[14]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.236      ; 1.015      ;
; 0.699 ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.238      ; 1.021      ;
; 0.703 ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.238      ; 1.025      ;
; 0.708 ; LCD:c_LCD|char_index[22]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.237      ; 1.029      ;
; 0.714 ; LCD:c_LCD|char_index[25]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.235      ; 1.033      ;
; 0.732 ; LCD:c_LCD|char_index[30]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.240      ; 1.056      ;
; 0.735 ; LCD:c_LCD|char_index[26]    ; LCD:c_LCD|char_index[28]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.235      ; 1.054      ;
; 0.736 ; LCD:c_LCD|char_index[30]    ; LCD:c_LCD|act_state.IDLE    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.240      ; 1.060      ;
; 0.737 ; LCD:c_LCD|char_index[3]     ; LCD:c_LCD|char_index[6]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.036      ; 0.857      ;
; 0.737 ; LCD:c_LCD|char_index[3]     ; LCD:c_LCD|char_index[5]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.036      ; 0.857      ;
; 0.745 ; LCD:c_LCD|char_index[7]     ; LCD:c_LCD|char_index[7]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.866      ;
; 0.746 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[9]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.156     ; 0.674      ;
; 0.746 ; LCD:c_LCD|char_index[15]    ; LCD:c_LCD|act_state.PUTCH3  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.240      ; 1.070      ;
; 0.747 ; LCD:c_LCD|act_state.PUTCH2  ; LCD:c_LCD|char_index[26]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; -0.156     ; 0.675      ;
; 0.747 ; LCD:c_LCD|char_index[13]    ; LCD:c_LCD|char_index[18]    ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.236      ; 1.067      ;
; 0.747 ; LCD:c_LCD|char_index[8]     ; LCD:c_LCD|char_index[8]     ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 0.000        ; 0.037      ; 0.868      ;
+-------+-----------------------------+-----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_FPGA_clk'                                                                                                                                      ;
+-------+--------------------------------------+--------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.284 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.045      ; 0.413      ;
; 0.286 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.045      ; 0.415      ;
; 0.296 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.045      ; 0.425      ;
; 0.299 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk      ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; i_FPGA_clk  ; 0.000        ; 1.189      ; 1.707      ;
; 0.303 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.428      ;
; 0.433 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.045      ; 0.562      ;
; 0.443 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[1]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.045      ; 0.572      ;
; 0.446 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[0]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[2]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.045      ; 0.575      ;
; 0.452 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.575      ;
; 0.462 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[4]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[18] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.589      ;
; 0.515 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.636      ;
; 0.515 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[31] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[29] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[5]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[8]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[3]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[7]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[10] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[21] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[24] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[13] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[11] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[14] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[22] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[17] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[20] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[27] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[30] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[12] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[23] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[26] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[25] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[28] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.641      ;
; 0.528 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[6]  ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[9]  ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[16] ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clks[19] ; i_FPGA_clk                      ; i_FPGA_clk  ; 0.000        ; 0.037      ; 0.650      ;
+-------+--------------------------------------+--------------------------------------+---------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -4.442   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; -4.001   ; 0.178 ; N/A      ; N/A     ; -1.487              ;
;  i_FPGA_clk                      ; -4.442   ; 0.284 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                  ; -255.678 ; 0.0   ; 0.0      ; 0.0     ; -129.395            ;
;  LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; -133.345 ; 0.000 ; N/A      ; N/A     ; -77.324             ;
;  i_FPGA_clk                      ; -122.333 ; 0.000 ; N/A      ; N/A     ; -52.071             ;
+----------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_RS          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_E           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RW          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LCD_DATA[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LCD_DATA[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LCD_DATA[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LCD_DATA[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LCD_DATA[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LCD_DATA[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LCD_DATA[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LCD_DATA[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_RST                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_FPGA_clk              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_RS          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_E           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_RW          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_LCD_DATA[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_LCD_DATA[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_LCD_DATA[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_RS          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_E           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_RW          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_RS          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_E           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_RW          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_LCD_DATA[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_LCD_DATA[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; o_LCD_DATA[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; i_FPGA_clk                      ; i_FPGA_clk                      ; 1485     ; 0        ; 0        ; 0        ;
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; i_FPGA_clk                      ; 1        ; 1        ; 0        ; 0        ;
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1580     ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; i_FPGA_clk                      ; i_FPGA_clk                      ; 1485     ; 0        ; 0        ; 0        ;
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; i_FPGA_clk                      ; 1        ; 1        ; 0        ; 0        ;
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; 1580     ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 55    ; 55   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------+
; Clock Status Summary                                                                   ;
+---------------------------------+---------------------------------+------+-------------+
; Target                          ; Clock                           ; Type ; Status      ;
+---------------------------------+---------------------------------+------+-------------+
; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; LCD:c_LCD|CLK_DIV:c_LCD_clk|clk ; Base ; Constrained ;
; i_FPGA_clk                      ; i_FPGA_clk                      ; Base ; Constrained ;
+---------------------------------+---------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_RST      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_ST       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; o_E           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_RST      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_ST       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; o_E           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LCD_DATA[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Tue Oct 29 09:50:43 2024
Info: Command: quartus_sta Practica_10 -c Practica_10
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Practica_10.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_FPGA_clk i_FPGA_clk
    Info (332105): create_clock -period 1.000 -name LCD:c_LCD|CLK_DIV:c_LCD_clk|clk LCD:c_LCD|CLK_DIV:c_LCD_clk|clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.442
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.442            -122.333 i_FPGA_clk 
    Info (332119):    -4.001            -133.345 LCD:c_LCD|CLK_DIV:c_LCD_clk|clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 LCD:c_LCD|CLK_DIV:c_LCD_clk|clk 
    Info (332119):     0.716               0.000 i_FPGA_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.071 i_FPGA_clk 
    Info (332119):    -1.487             -77.324 LCD:c_LCD|CLK_DIV:c_LCD_clk|clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.128
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.128            -112.344 i_FPGA_clk 
    Info (332119):    -3.707            -122.840 LCD:c_LCD|CLK_DIV:c_LCD_clk|clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 LCD:c_LCD|CLK_DIV:c_LCD_clk|clk 
    Info (332119):     0.665               0.000 i_FPGA_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.071 i_FPGA_clk 
    Info (332119):    -1.487             -77.324 LCD:c_LCD|CLK_DIV:c_LCD_clk|clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.332
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.332             -31.003 i_FPGA_clk 
    Info (332119):    -1.210             -35.157 LCD:c_LCD|CLK_DIV:c_LCD_clk|clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 LCD:c_LCD|CLK_DIV:c_LCD_clk|clk 
    Info (332119):     0.284               0.000 i_FPGA_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.181 i_FPGA_clk 
    Info (332119):    -1.000             -52.000 LCD:c_LCD|CLK_DIV:c_LCD_clk|clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4779 megabytes
    Info: Processing ended: Tue Oct 29 09:50:45 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


