## 应用与跨学科交叉

### 引言

在前面的章节中，我们深入探讨了新兴存储器件中存在的各种非理想性和可[变性](@entry_id:165583)的基本原理与物理机制。这些原理虽然为我们理解单个器件的行为提供了坚实的基础，但其真正的科学和工程价值在于它们如何共同影响由数百万甚至数十亿此类器件组成的整个计算系统。本章的宗旨是搭建一座连接理论与实践的桥梁，展示这些核心原理在多样化的真实世界和跨学科背景下的应用。

我们的目标不是重复讲授核心概念，而是演示它们的实用性、扩展和集成。我们将通过一系列面向应用的场景，探索如何对这些非理想性的系统级影响进行建模与分析，如何设计有效的缓解策略来克服这些挑战，以及如何构建一个集成的设计方法论，从而在[器件物理](@entry_id:180436)、电路设计和算法开发之间实现协同优化。通过本章的学习，读者将能够理解，对器件非理想性的深刻认识不仅是电路设计者的必备技能，也是[算法工程](@entry_id:635936)师和系统架构师在开发下一代神经形态计算系统时取得成功的关键。

### 系统级性能分析与度量

为了将器件层面的非理想性与其在神经形态计算系统中的影响联系起来，我们首先需要建立一套能够量化这种影响的分析框架和性能度量标准。这包括为单个器件定义“优劣”的指标，以及分析当这些器件集成到大规模阵列中执行核心计算（如向量-矩阵乘法）时，误差如何产生和累积。

#### 突触器件的品质因数

评估一种新兴存储器件是否适合用作[模拟突触](@entry_id:1120995)，不能仅仅依赖其一两个孤立的特性，而需要一套综合的[品质因数](@entry_id:201005)（Figures of Merit, FoM）来全面表征其性能。一个设计良好的度量体系应该能够直接关联到神经网络的训练和推理精度。

一个关键的度量是**有效稳[定态](@entry_id:137260)数量**（Effective Number of Stable States, $N_{\mathrm{eff}}$）。这不仅仅是动态范围 $R = G_{\max} - G_{\min}$ 的简单划分，而是必须同时考虑“可写性”和“可读性”。可写性由编程脉冲能实现的最小平均电导增量 $\mu_{\Delta}$ 决定，而可读性则受读取噪声 $\sigma_r$ 的限制。为了在读取时可靠地区分两个相邻状态，它们之间的间隔必须至少是读取噪声标准差的 $\kappa$ 倍（$\kappa$ 由目标误读率决定）。因此，一个状态要“有效”，它必须既能被写入，又能被读出，这意味着有效分辨率 $\Delta_{\mathrm{res}}$ 受限于这两个因素中较严格的一个，即 $\Delta_{\mathrm{res}} = \max\{\mu_{\Delta}, \kappa \sigma_r\}$。有效状态数因此定义为 $N_{\mathrm{eff}} = R / \Delta_{\mathrm{res}}$。$N_{\mathrm{eff}}$ 直接影响权重的量化精度，量化误差的[方差近似](@entry_id:268585)为 $(R/N_{\mathrm{eff}})^2/12$，这会给最终的推理精度设定一个上限。

另一个核心度量是**更新线性度和随机性**（Update Linearity and Stochasticity）。在基于梯度下降的训练中，理想的权重更新应该与计算出的梯度成正比。然而，由于器件的随机性，每个编程[脉冲产生](@entry_id:263613)的电导变化 $\Delta G$ 是一个[随机变量](@entry_id:195330)，具有均值 $\mu_{\Delta}$ 和方差 $\sigma_{\Delta}^2$。这种更新的随机性会给[随机梯度下降](@entry_id:139134)（SGD）算法引入额外的[梯度噪声](@entry_id:165895)，从而抬高训练的渐近损失平台，限制模型所能达到的最佳性能。我们可以定义一个**更新线性度因子** $L = 1 - \sigma_{\Delta}^2 / \mu_{\Delta}^2$ 来量化此效应。$L$ 越接近 $1$，表示更新越接近确定性，对训练的负面影响越小。

**电导漂移**（Conductance Drift）是影响推理精度的主要因素。对于遵循幂律漂移 $G(t) = G_0 (t/t_0)^{-\nu}$ 的器件，**漂移指数** $\nu$ 本身就是最直接的度量。漂移会导致在训练结束和实际推理之间发生权重值的系统性偏离，引入与 $\nu \ln(t/t_0)$ 成比例的乘性误差，从而降低模型的长期精度。

最后，**耐久性**（Endurance, $E$）定义为器件在失效前能够承受的可靠编程脉冲的总次数。如果训练一个模型所需的总更新次数 $U$ 超过了器件的耐久性 $E$，训练将被迫提前中止，导致模型欠收敛，精度严重下降。因此，$E \geq U$ 是成功完成训练的一个硬性要求。

#### 对核心计算（向量-[矩阵乘法](@entry_id:156035)）的影响

在存内计算中，最核心的操作是通过基尔霍夫定律和欧姆定律实现的向量-[矩阵乘法](@entry_id:156035)（VMM）。器件的非理想性会直接破坏这一计算的精度。

首先，考虑器件固有的编程或读取噪声。假设每个权重 $w_{ij}$ 的实现存在一个独立的、零均值的加性噪声 $\epsilon_{ij}$，其方差为 $\sigma_{ij}^2$。当执行VMM操作 $y = Wx$ 时，这个噪声会传播到输出端。对于一个固定的输入向量 $x$，输出向量 $\tilde{y}$ 的噪声 $\tilde{y} - y = Ex$ 的[协方差矩阵](@entry_id:139155)可以被推导出来。由于器件噪声的独立性，输出噪声的各个分量之间是不相关的，即[协方差矩阵](@entry_id:139155)是对角的。第 $k$ 个输出分量的方差为 $\operatorname{Var}(\tilde{y})_{kk} = \sum_{j=1}^{N} \sigma_{kj}^2 x_j^2$。这表明输出噪声的功率不仅取决于器件本身的噪声方差，还与输入向量 $x$ 的平方成正比。系统的整体[信噪比](@entry_id:271861)（SNR）可以定义为理想输出[信号能量](@entry_id:264743)与输出噪声[平均能量](@entry_id:145892)之比，即 $\mathrm{SNR}(\tilde{y}) = \frac{\|W x\|_2^2}{\sum_{i=1}^{M} \sum_{j=1}^{N} \sigma_{ij}^2 x_j^2}$。这个表达式定量地揭示了器件层面的可变性如何转化为系统输出的[信噪比](@entry_id:271861)下降。

实际系统中的误差来源远不止器件本身。一个完整的[存内计算](@entry_id:1122818)系统包含器件、互连线网和外围电路（如驱动器和读出放大器）。这些不同层级的非理想性可以根据其统计特性被系统地分为引入**偏置**（Bias）或**方差**（Variance）的误差。偏置是指误差的期望不为零，会导致系统性偏离；方差是指误差存在随机波动。
- **器件层面**：零均值的编程噪声或读取时的[随机电报噪声](@entry_id:269610)（RTN）主要引入方差。而电导的时间漂移，由于其具有确定的衰减方向（均值不为零）和随机的漂移速率，会同时引入偏置和方差。
- **线网层面**：互连线的有限电阻会导致依赖于电流和位置的确定性[电压降](@entry_id:263648)（IR drop），这会系统性地改变有效权重，从而引入偏置。同样，[寄生电容](@entry_id:270891)导致的信号建立不完全也会引入偏置。而线网上的热噪声（Johnson-Nyquist noise）是零均值的[随机过程](@entry_id:268487)，主要引入方差。
- **外围电路层面**：输入数模转换器（DAC）的[增益误差](@entry_id:263104)和失调是系统性的，会引入偏置。而DAC的[量化误差](@entry_id:196306)，在信号足够“繁忙”的假设下，可近似为零均值噪声，引入方差。输出模数转换器（[ADC](@entry_id:200983)）的饱和效应是一种[非线性](@entry_id:637147)削波，通常会引入偏置；同时，[ADC](@entry_id:200983)本身也包含随机噪声，因此它会同时引入偏置和方差。

更具体地，我们可以分析外围电路和互连线的限制。例如，读出通路的精度受到模拟前端的**读取噪声**（方差为 $\sigma_r^2$）和**[ADC](@entry_id:200983)量化**（$b$ 比特）的双重限制。总的[均方误差](@entry_id:175403)（MSE）是这两个独立噪声源方差的总和：$\text{MSE} = \sigma_r^2 + \frac{\Delta^2}{12}$，其中 $\Delta$ 是[ADC](@entry_id:200983)的量化步长。归一化均方误差（NMSE）为 $\frac{\sigma_r^2 + (\sum w_i)^2 / (12 \cdot 2^{2b})}{p(1-p)\sum w_i^2}$（假设二[进制](@entry_id:634389)输入），这个表达式清晰地显示了模拟噪声和数字精度如何共同决定最终的系统精度。

此外，计算的速度和精度也受到**互连线寄生效应**的制约。交叉阵列中的字[线或](@entry_id:170208)位线可以建模为分布式的RC电路。当驱动信号施加时，信号沿线传播会发生衰减和延迟。利用Elmore delay等效模型，可以推导出一条长度为 $L$、单位长度电阻为 $r$、单位长度电容为 $c$ 的[传输线](@entry_id:268055)的[有效时间常数](@entry_id:201466)为 $\tau_{\mathrm{eff}} = \frac{rcL^2}{2}$。这意味着在有限的激活时间 $T_{\mathrm{act}}$ 内，线路远端的电压只能部分建立，其相对建立误差为 $\varepsilon(T_{\mathrm{act}}) = \exp(-T_{\mathrm{act}}/\tau_{\mathrm{eff}})$。这个误差会直接转化为VMM计算的乘法精度损失，从而限制了阵列的规模和工作频率。

### 交叉阵列中的挑战与缓解策略

将存储器件组织成高密度的交叉阵列（Crossbar Array）是实现高效[存内计算](@entry_id:1122818)的关键，但这种架构也带来了其特有的挑战，如潜行通路、写入干扰等。同时，器件固有的不稳定性（如漂移）在阵列尺度上变得更加突出。幸运的是，研究人员已经开发出多种电路和系统级的策略来应对这些挑战。

#### 潜行通路问题与泄漏抑制

在无源交叉阵列中，当选中一个单元进行读写时，阵列中其他未被选中的单元会形成非预期的导电路径，即**潜行通路**（Sneak Paths）。这些通路会分流电流，导致读出电流不准，甚至可能意外改写其他单元的状态。

我们可以通过一个简化的 $2 \times 2$ 阵列来定量分析此问题。采用 $V/2$ 偏置方案（选中行为 $V$，选中列为 $0$，未选中行和列均为 $V/2$）读取目标单元 $G_{\mathrm{t}}$ 时，其邻近单元 $G_{\mathrm{c}}$（同列）和 $G_{\mathrm{r}}$（同行）会承受 $V/2$ 的偏压，形成潜行电流。考虑线电阻 $R$ 的一阶效应，在选中列读出的总电流 $I_{\mathrm{read}}$ 相对于理想电流 $I_{\mathrm{ideal}} = G_{\mathrm{t}}V$ 的[相对误差](@entry_id:147538)可以推导为 $\varepsilon = \frac{G_{\mathrm{c}}}{2G_{\mathrm{t}}} - R(2G_{\mathrm{t}} + \frac{1}{2}G_{\mathrm{r}} + \frac{3}{2}G_{\mathrm{c}} + \frac{3G_{\mathrm{c}}^2}{2G_{\mathrm{t}}})$。此表达式明确显示，误差由两部分组成：第一部分是来自同列邻居的直接泄漏，第二部分是线电阻与所有单元电导相互作用产生的复杂[压降](@entry_id:199916)。

解决潜行通路问题的最有效方法是在每个存储单元旁串联一个**[非线性](@entry_id:637147)选通器件**（Selector）。理想的选通器件在低电压下呈现[高阻态](@entry_id:163861)，在高电压下呈现低阻态。当器件被完全选中时（承受电压 $V_{\text{read}}$），选通器件导通；而当器件被半选中时（承受电压 $V_{\text{read}}/2$），选通器件处于[高阻态](@entry_id:163861)，从而极大地抑制了泄漏电流。对于一个I-V特性为 $I = I_0 \sinh(V/V_0)$ 的选通器件，为了将整个 $N \times N$ 阵列的总泄漏电流控制在 $I_{\text{leak,max}}$ 以下，其[非线性](@entry_id:637147)参数 $V_0$ 必须足够小。考虑到器件参数的[对数正态分布](@entry_id:261888)（几何标准差为 $g$），在最坏情况（$3\sigma$）下所需的 $V_0$ 值为 $V_{0,\text{min}} = \frac{V_{\text{read}}}{2 \cdot \text{arcsinh}\left(\frac{I_{\text{leak,max}}}{2(N-1) I_{0,\text{gm}} g^3}\right)}$。这个公式为选通器件的设计和筛选提供了明确的理论指导。

#### 可靠性与耐久性问题

除了读取时的静态问题，[交叉阵列](@entry_id:202161)的动态操作也面临挑战。在写入操作时，同样存在**半选干扰**（Half-Select Disturb）问题。当使用半偏压方案写入目标单元时，位于同一行或同一列的所有其他单元都会承受一个小的偏压。虽然这个偏压不足以立即改写它们的状态，但其累积效应可能导致这些单元的电导值逐渐漂移，最终超出容差范围。

我们可以对这一过程进行[概率建模](@entry_id:168598)。在一个 $M \times M$ 的阵列中，对于一个给定的非目标单元，在每次随机写入中被半选的概率为 $p = \frac{2M-2}{M^2}$。在 $N$ 次总写入中，该单元被半选的次数 $K$ 服从[二项分布](@entry_id:141181)。如果每次半选脉冲引起的电导漂移增量服从均值为 $\mu$ 的[指数分布](@entry_id:273894)，那么总的累积漂移量 $S_K$ 将服从伽马分布。因此，经过 $N$ 次写入后，总漂移超过阈值 $\Delta$ 的累积概率可以通过对所有可能的半选次数进行积分得到，其表达式为 $\exp(-\frac{\Delta}{\mu}) \sum_{j=0}^{N-1} \frac{1}{j!}(\frac{\Delta}{\mu})^j ( \sum_{k=j+1}^{N} \binom{N}{k} p^k (1-p)^{N-k} )$。这个分析为评估阵列在长期写入操作下的可靠性提供了定量工具。

#### 缓解状态不稳定性（漂移）

电导漂移是许多[新兴存储技术](@entry_id:748953)（尤其是相变存储器）面临的普遍挑战。幸运的是，可以通过系统级策略来主动管理和补偿漂移。

一种直接的方法是**周期性刷新**（Refresh）。既然电导会随时间漂移，我们可以在其偏离目标值太远之前，周期性地进行“验证-校正”操作。对于一个遵循 $G(t) = G(0) (1 + t/t_0)^{-\nu}$ 漂移模型的器件，如果我们希望将其电导维持在 $G_{\mathrm{tgt}} \pm \delta G_{\mathrm{tgt}}$ 的容差范围内，并且编程精度为 $\gamma G_{\mathrm{tgt}}$，那么一个优化的刷新策略是在每次刷新时将电导设置到容差范围的上边缘附近，即 $G(0) = G_{\mathrm{tgt}}(1+\gamma/2)$，然后任其向容差下限漂移。这样可以最大化刷新间隔 $T$。通过求解漂移方程，可以得到最优刷新周期为 $T_{\mathrm{ref}} = (\frac{1 + \gamma/2}{1 - \delta})^{1/\nu} - 1$（假设 $t_0=1s$）。这个结果表明，刷新频率直接取决于漂移指数 $\nu$ 和系统对精度（$\delta, \gamma$）的要求。

一种更巧妙的电路级解决方案是**差分编码**（Differential Encoding）。该方法使用一对器件（$G^+$ 和 $G^-$）来编码一个突触权重，例如 $w \propto (G^+ - G^-)$ 或 $w \propto \ln(G^+/G^-)$。漂移通常是一种共模效应，即邻近的器件会以相似的方式漂移。通过读取差分值，大部分共模漂移可以被抵消。我们可以定量地分析这种改进。如果在对[数域](@entry_id:155558)中进行差分编码，权重误差正比于两个器件漂移指数的差值 $\nu_1 - \nu_2$。假设 $\nu_1$ 和 $\nu_2$ 的方差均为 $\sigma_{\nu}^2$，[相关系数](@entry_id:147037)为 $\rho$，那么差分编码下漂移误差的方差与单端编码相比，其比值为 $2(1-\rho)$。这个简洁的结果有力地证明了差分编码的有效性：当两个器件的漂移高度相关时（$\rho \to 1$），漂移引入的[随机误差](@entry_id:144890)几乎可以被完全消除。

### 连接器件可[变性](@entry_id:165583)与算法性能

器件的非理想性最终必须通过其对算法性能（如神经网络的分类准确率）的影响来评估。本节将探讨如何弥合[器件物理](@entry_id:180436)与算法性能之间的鸿沟，包括如何通过冗余设计来提升有效精度，以及如何通过“硬件感知”的训练方法来使算法对硬件的[缺陷产生](@entry_id:1123488)免疫力。

#### 通过冗余提升精度

单个模拟器件的精度有限，但我们可以通过组合多个器件来表示一个更精确的突触权重。

一种策略是**算术平均**。使用 $N$ 个模拟器件存储同一个权重 $w$，每个器件的读出值为 $x_i = w + \eta_i$，其中 $\eta_i$ 是方差为 $\sigma^2$ 的独立噪声。通过对 $N$ 个读出值进行平均，得到的结果 $\hat{w}$ 的噪声方差会降低到 $\sigma^2/N$。如果我们要求这个由器件平均带来的噪声方差不大于 $b$ 比特量化器的[量化噪声](@entry_id:203074)方差 $\frac{W^2}{3 \cdot 2^{2b}}$（其中 $[-W, W]$ 是动态范围），那么所需的器件数量为 $N_{\mathrm{avg}} = \lceil \frac{3 \cdot 2^{2b} \sigma^2}{W^2} \rceil$。

另一种策略是用于二进制权重的**多数表决**。将一个 $b$ 比特的权重拆分为 $b$ 个独立的比特，每个比特都由 $N$ 个二元器件进行冗余编码。如果单个器件输出正确比特的概率为 $q = 1-p$，那么通过 $N$ 个器件的多数表决，可以将单比特的错误率显著降低。利用Chernoff界可以估算出，为了使整个 $b$ 比特权重的错误率低于 $\delta$，每比特所需的器件数为 $N_{\mathrm{maj}} = \lceil \frac{2 \ln(b/\delta)}{\ln(1/(4v_b))} \rceil$，其中 $v_b=p(1-p)$ 是单个器件的错误方差。

然而，简单的平均策略有一个重要的前提：器件间的噪声是不相关的。在实际芯片中，由于全局的工艺梯度、[温度波](@entry_id:193534)动或电源噪声，不同器件的噪声可能存在**相关性**。考虑一个更实际的[噪声模型](@entry_id:752540)，其中任意两个器件的[误差协方差](@entry_id:194780)为 $\rho\sigma^2$（$\rho$ 为[相关系数](@entry_id:147037)）。在这种情况下，即使我们使用最优的线性解码器（通过[拉格朗日乘子法](@entry_id:176596)可以求得），最终得到的权重估计方差相比于单个器件的方差，其减小因子为 $R(K, \rho) = \frac{1+(K-1)\rho}{K}$。这个结果揭示了一个深刻的限制：当 $K \to \infty$ 时，方差减小并不会趋近于零，而是趋近于 $\rho$。这意味着噪声的相关性为通过平均来提升精度的策略设定了一个根本性的性能瓶颈。

#### [硬件感知训练](@entry_id:1125913)与协同设计

现代神经形态工程的一个核心思想是**协同设计**（Co-Design），即在算法训练阶段就考虑硬件的物理限制。这种“[硬件感知训练](@entry_id:1125913)”（Hardware-Aware Training）方法，通过在软件模拟中注入与硬件相匹配的噪声和非理想性，使得最终训练出的模型对硬件的缺陷具有更强的鲁棒性。

一个关键问题是如何建立一个既准确又简洁的硬件[噪声模型](@entry_id:752540)。例如，一个PCM[差分对](@entry_id:266000)突触的真实物理噪声可能包含乘性噪声（方差 $\sigma_m^2$）、[加性噪声](@entry_id:194447)（$\sigma_a^2$）和器件间失配（$\sigma_{d2d}^2$），并且这些噪声的影响还与电导本身的值（即权重值）相关。直接在训练中模拟这样一个复杂的模型代价高昂。一个更可行的方法是，推导一个等效的、更简单的噪声模型。通过对物理[噪声传播](@entry_id:266175)过程进行分析，可以发现这些复杂噪声源的综合效应，在统计平均的意义上，可以被一个简单的、与权重无关的加性高斯噪声 $w' = w + \xi$（其中 $\xi \sim \mathcal{N}(0, \sigma_w^2)$）所近似。等效的噪声方差为 $\sigma_w^2 = 2\alpha^2(\sigma_m^2 E[\bar{G}^2] + \sigma_a^2 + \sigma_{d2d}^2)$，其中 $E[\bar{G}^2]$ 是器件电导的二阶矩。这个等效方差 $\sigma_w^2$ 可以被轻松地注入到标准的[深度学习训练](@entry_id:636899)流程中，从而以很小的计算开销实现硬件感知。

进行[硬件感知训练](@entry_id:1125913)时，还必须清晰地区分不同非理想性的影响阶段。器件的**[非线性](@entry_id:637147)更新**和**不对称更新**（脉冲增强和减弱的幅度不同）主要破坏了基于梯度的权重更新过程的保真度，因此它们必须在**训练**阶段被建模，例如通过在[反向传播](@entry_id:199535)中引入相应的误差。相反，**电导漂移**和**[读取干扰](@entry_id:1130687)**主要影响已经训练好的权重在**推理**阶段的稳定性。因此，它们可以被看作是推理时的问题，并通过刷新、差分编码等策略来处理，而不一定需要直接包含在训练模型的核心循环中。

### 整体视角：EDA与协同设计方法论

将以上所有分析和策略整合到一个实际的芯片设计流程中，需要一个跨越器件、电路和算法多个抽象层次的电子设计自动化（Electronic Design Automation, EDA）和协同设计方法论。对于存内计算加速器而言，这样一个流程的目标是在可接受的计算成本下，实现对端到端系统性能的准确预测和优化。

一个有效的、分层的EDA流程应该包含以下三个关键阶段：

1.  **物理层征（SPICE）**：此阶段的目标是从物理层面获取精确的器件和电路模型参数。通过对单个器件或小型电路单元进行详尽的[SPICE仿真](@entry_id:1132134)，我们可以提取出器件的I-V曲线、状态更新特性、编程噪声统计（$\sigma_G$）、互连线的[寄生电阻](@entry_id:1129348)电容参数、读出电路的噪声谱密度（$S_I$）等。这一步为整个设计流程提供了坚实的物理基础。

2.  **行为宏模型构建与校准**：直接对整个大规模阵列进行[SPICE仿真](@entry_id:1132134)是不可行的。因此，我们需要构建一个计算上更高效的行为宏模型。这个模型在数学上捕捉了阵列的输入-输出关系，并包含了所有主要的非理想性。一个全面的宏模型可以表示为 $\hat{y} = \mathrm{ADC}\{ H [ ( (\bar{G} + \Delta G + \delta G ) \circ M ) V + n_{I} ] \}$。此模型中，$\bar{G}$ 是理想权重矩阵，$\delta G$ 和 $\Delta G$ 是随机可变性和时间漂移，$\circ M$ 代表可能存在的器件缺陷掩码，$H$ 是一个模拟[RC延迟](@entry_id:262267)动态的线性滤波器，$n_I$ 是读出电路的加性噪声，$\mathrm{ADC}\{\cdot\}$ 则模拟了量化和饱和效应。此阶段最关键的一步是**校准**：通过对比宏模型与SPICE在小型阵列上的仿真结果，调整宏模型中的参数（如 $H$ 的参数和等效噪声方差），直到两者的统计输出（如均值、方差）在可接受的[误差范围](@entry_id:169950)内匹配。

3.  **系统与算法层协同仿真**：经过校准的宏模型随后被集成到高层次的算法仿真框架（如PyTorch或TensorFlow）中。通过将这个“带噪”的硬件模型插入到神经网络的前向传播路径中，研究人员可以进行端到端的系统性能评估。更重要的是，如果模型中的非理想性是可微的（或使用了可微的代理，如[直通](@entry_id:1131585)估计器），就可以进行[硬件感知训练](@entry_id:1125913)，让算法的权重参数主动适应硬件的物理缺陷。设计流程是一个迭代的过程，需要在算法优化、宏模型更新和在不同工艺角（PVT corners）下的SPICE抽查验证之间循环，以确保最终的设计能够满足性能指标。

这种分层的协同设计方法论，通过在不同抽象层次间传递关键参数而非全部细节，成功地在仿真保真度和[计算效率](@entry_id:270255)之间取得了平衡，是推动新兴存内计算技术从器件研究走向系统应用不可或缺的桥梁。