vendor_name = ModelSim
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/MapaDeMemoria/Salidas.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/MapaDeMemoria/Ramsota.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/MapaDeMemoria/MapaDeMemoria.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/MapaDeMemoria/Entradas.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/Nors/Andtota/Andtota32_1.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/Nors/Andtota/Andtota.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/Nors/Zero.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/Nors/Nors.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/flipFlop/flipFlop.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor8_1.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor4_1.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador32_b.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador8_1.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador4_1.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/latchD/latchD.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/registro.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/BancoDeRegistros.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/Xors/Xors.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/SumadorRestador/sumadorRestador.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/SumadorRestador/sumador.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/ShiftIzquierda/ShiftIzquierda.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/ShiftDerecha/ShiftDerecha.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/Ors/Ors.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/Nots/Nots.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/Ands/Ands.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/ALU/UnidadLogica.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador32_b_2_1.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/Procesador.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/Kernel.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/Prueba.vwf
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/Instrucciones.hex
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/Memoria.qip
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/Memoria.vhd
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/Contador.qip
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/Contador.vhd
source_file = 1, f:/instalados/quartus/quartus/libraries/vhdl/ieee/prmtvs_b.vhd
source_file = 1, f:/instalados/quartus/quartus/libraries/vhdl/ieee/prmtvs_p.vhd
source_file = 1, f:/instalados/quartus/quartus/libraries/vhdl/ieee/timing_b.vhd
source_file = 1, f:/instalados/quartus/quartus/libraries/vhdl/ieee/timing_p.vhd
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/altsyncram.tdf
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/stratix_ram_block.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/lpm_mux.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/lpm_decode.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/aglobal181.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/a_rdenreg.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/altrom.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/altram.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/altdpram.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/cbx.lst
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/db/altsyncram_9484.tdf
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/lpm_counter.tdf
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/lpm_constant.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/lpm_add_sub.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/cmpconst.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/lpm_compare.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/lpm_counter.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/dffeea.inc
source_file = 1, f:/instalados/quartus/quartus/libraries/megafunctions/alt_counter_stratix.inc
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/db/cntr_mii.tdf
source_file = 1, F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/db/altsyncram_riv3.tdf
design_name = Procesador
instance = comp, \Salida[0]~output , Salida[0]~output, Procesador, 1
instance = comp, \Salida[1]~output , Salida[1]~output, Procesador, 1
instance = comp, \Salida[2]~output , Salida[2]~output, Procesador, 1
instance = comp, \Salida[3]~output , Salida[3]~output, Procesador, 1
instance = comp, \Salida[4]~output , Salida[4]~output, Procesador, 1
instance = comp, \Salida[5]~output , Salida[5]~output, Procesador, 1
instance = comp, \Salida[6]~output , Salida[6]~output, Procesador, 1
instance = comp, \Salida[7]~output , Salida[7]~output, Procesador, 1
instance = comp, \Salida[8]~output , Salida[8]~output, Procesador, 1
instance = comp, \Salida[9]~output , Salida[9]~output, Procesador, 1
instance = comp, \Salida[10]~output , Salida[10]~output, Procesador, 1
instance = comp, \Salida[11]~output , Salida[11]~output, Procesador, 1
instance = comp, \Salida[12]~output , Salida[12]~output, Procesador, 1
instance = comp, \Salida[13]~output , Salida[13]~output, Procesador, 1
instance = comp, \Salida[14]~output , Salida[14]~output, Procesador, 1
instance = comp, \Salida[15]~output , Salida[15]~output, Procesador, 1
instance = comp, \Salida[16]~output , Salida[16]~output, Procesador, 1
instance = comp, \Salida[17]~output , Salida[17]~output, Procesador, 1
instance = comp, \Salida[18]~output , Salida[18]~output, Procesador, 1
instance = comp, \Salida[19]~output , Salida[19]~output, Procesador, 1
instance = comp, \Salida[20]~output , Salida[20]~output, Procesador, 1
instance = comp, \Salida[21]~output , Salida[21]~output, Procesador, 1
instance = comp, \Salida[22]~output , Salida[22]~output, Procesador, 1
instance = comp, \Salida[23]~output , Salida[23]~output, Procesador, 1
instance = comp, \Salida[24]~output , Salida[24]~output, Procesador, 1
instance = comp, \Salida[25]~output , Salida[25]~output, Procesador, 1
instance = comp, \Salida[26]~output , Salida[26]~output, Procesador, 1
instance = comp, \Salida[27]~output , Salida[27]~output, Procesador, 1
instance = comp, \Salida[28]~output , Salida[28]~output, Procesador, 1
instance = comp, \Salida[29]~output , Salida[29]~output, Procesador, 1
instance = comp, \Salida[30]~output , Salida[30]~output, Procesador, 1
instance = comp, \Salida[31]~output , Salida[31]~output, Procesador, 1
instance = comp, \Co~output , Co~output, Procesador, 1
instance = comp, \Cambio~input , Cambio~input, Procesador, 1
instance = comp, \Cambio~inputCLKENA0 , Cambio~inputCLKENA0, Procesador, 1
instance = comp, \Reloj~input , Reloj~input, Procesador, 1
instance = comp, \Reloj~inputCLKENA0 , Reloj~inputCLKENA0, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita0 , Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita0, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]~feeder , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]~feeder, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita1 , Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita1, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita2 , Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita2, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]~feeder , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]~feeder, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita3 , Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita3, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita4 , Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita4, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita5 , Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita5, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita6 , Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita6, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]~feeder , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[6]~feeder, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita7 , Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita7, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]~feeder , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[7]~feeder, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita8 , Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita8, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita9 , Cont0|LPM_COUNTER_component|auto_generated|counter_comb_bita9, Procesador, 1
instance = comp, \Mem0|altsyncram_component|auto_generated|ram_block1a0 , Mem0|altsyncram_component|auto_generated|ram_block1a0, Procesador, 1
instance = comp, \Mem0|altsyncram_component|auto_generated|ram_block1a33 , Mem0|altsyncram_component|auto_generated|ram_block1a33, Procesador, 1
instance = comp, \Mem0|altsyncram_component|auto_generated|ram_block1a50 , Mem0|altsyncram_component|auto_generated|ram_block1a50, Procesador, 1
instance = comp, \Mem0|altsyncram_component|auto_generated|ram_block1a1 , Mem0|altsyncram_component|auto_generated|ram_block1a1, Procesador, 1
instance = comp, \Mem0|altsyncram_component|auto_generated|ram_block1a22 , Mem0|altsyncram_component|auto_generated|ram_block1a22, Procesador, 1
instance = comp, \Mem0|altsyncram_component|auto_generated|ram_block1a36 , Mem0|altsyncram_component|auto_generated|ram_block1a36, Procesador, 1
instance = comp, \kernel0|BancoR|demulti0|DEMULTI3|DEMULTI2|Q0 , kernel0|BancoR|demulti0|DEMULTI3|DEMULTI2|Q0, Procesador, 1
instance = comp, \kernel0|BancoR|demulti0|DEMULTI2|DEMULTI2|Q1 , kernel0|BancoR|demulti0|DEMULTI2|DEMULTI2|Q1, Procesador, 1
instance = comp, \kernel0|BancoR|demulti0|DEMULTI2|DEMULTI3|Q1 , kernel0|BancoR|demulti0|DEMULTI2|DEMULTI3|Q1, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:0:MULTI|Q~0 , kernel0|MinMapa|\ciclo:0:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:0:flip|x , kernel0|BancoR|banco3|\ciclo:0:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:0:flip|x , kernel0|BancoR|banco1|\ciclo:0:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|demulti0|DEMULTI2|DEMULTI3|Q0 , kernel0|BancoR|demulti0|DEMULTI2|DEMULTI3|Q0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:0:flip|x , kernel0|BancoR|banco2|\ciclo:0:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|demulti0|DEMULTI2|DEMULTI2|Q0 , kernel0|BancoR|demulti0|DEMULTI2|DEMULTI2|Q0, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:0:flip|x , kernel0|BancoR|banco0|\ciclo:0:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:0:MULTI|Q~1 , kernel0|DDI|\ciclo:0:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|demulti0|DEMULTI3|DEMULTI3|Q1 , kernel0|BancoR|demulti0|DEMULTI3|DEMULTI3|Q1, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:0:flip|x , kernel0|BancoR|banco7|\ciclo:0:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:0:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:0:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:0:flip|x , kernel0|BancoR|banco4|\ciclo:0:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|demulti0|DEMULTI3|DEMULTI3|Q0 , kernel0|BancoR|demulti0|DEMULTI3|DEMULTI3|Q0, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:0:flip|x , kernel0|BancoR|banco6|\ciclo:0:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|demulti0|DEMULTI3|DEMULTI2|Q1 , kernel0|BancoR|demulti0|DEMULTI3|DEMULTI2|Q1, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:0:flip|x , kernel0|BancoR|banco5|\ciclo:0:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:0:MULTI|Q~0 , kernel0|DDI|\ciclo:0:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:0:MULTI|Q~2 , kernel0|DDI|\ciclo:0:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:0:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:0:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:0:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:0:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:0:MULTItotal|MULTI1|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:0:MULTItotal|MULTI1|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:1:flip|x , kernel0|BancoR|banco0|\ciclo:1:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:1:flip|x , kernel0|BancoR|banco3|\ciclo:1:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:1:flip|x , kernel0|BancoR|banco1|\ciclo:1:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:1:MULTItotal|MULTI3|Q~3 , kernel0|BancoR|multi0|\ciclo:1:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:1:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:1:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:1:flip|x , kernel0|BancoR|banco4|\ciclo:1:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:1:flip|x , kernel0|BancoR|banco5|\ciclo:1:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:1:flip|x , kernel0|BancoR|banco6|\ciclo:1:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:1:flip|x , kernel0|BancoR|banco7|\ciclo:1:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:1:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:1:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:1:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:1:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:1:MULTI|Q~0 , kernel0|DDI|\ciclo:1:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:1:MULTI|Q~1 , kernel0|DDI|\ciclo:1:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:1:MULTI|Q~2 , kernel0|DDI|\ciclo:1:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:0:MULTItotal|MULTI3|Q~4 , kernel0|BancoR|multi0|\ciclo:0:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:0:MULTItotal|MULTI3|Q~5 , kernel0|BancoR|multi0|\ciclo:0:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:0:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:0:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:1:MULTItotal|MULTI3|Q~6 , kernel0|Alu0|plexor|\ciclo:1:MULTItotal|MULTI3|Q~6, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:1:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:1:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:1:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:1:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:1:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:1:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:1:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:1:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:1:MULTItotal|MULTI3|Q~6 , kernel0|BancoR|multi0|\ciclo:1:MULTItotal|MULTI3|Q~6, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:1:MULTI|Q~4 , kernel0|DDI|\ciclo:1:MULTI|Q~4, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:1:MULTI|Q~3 , kernel0|DDI|\ciclo:1:MULTI|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:1:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:1:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \Mux2|ciclo:1:MULTI|Q~0 , Mux2|\ciclo:1:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:2:flip|x , kernel0|BancoR|banco7|\ciclo:2:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:2:flip|x , kernel0|BancoR|banco6|\ciclo:2:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:2:flip|x , kernel0|BancoR|banco4|\ciclo:2:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:2:flip|x , kernel0|BancoR|banco5|\ciclo:2:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:2:MULTI|Q~0 , kernel0|DDI|\ciclo:2:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:2:flip|x , kernel0|BancoR|banco3|\ciclo:2:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:2:flip|x , kernel0|BancoR|banco1|\ciclo:2:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:2:flip|x , kernel0|BancoR|banco0|\ciclo:2:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:2:MULTI|Q~1 , kernel0|DDI|\ciclo:2:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:2:MULTI|Q~2 , kernel0|DDI|\ciclo:2:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM1|Co~0 , kernel0|Alu0|sumador|SUM1|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:2:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:2:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:3:flip|x , kernel0|BancoR|banco1|\ciclo:3:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:3:flip|x , kernel0|BancoR|banco0|\ciclo:3:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:3:flip|x , kernel0|BancoR|banco3|\ciclo:3:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:3:flip|x , kernel0|BancoR|banco2|\ciclo:3:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:3:MULTI|Q~1 , kernel0|DDI|\ciclo:3:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:3:flip|x , kernel0|BancoR|banco5|\ciclo:3:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:3:flip|x , kernel0|BancoR|banco7|\ciclo:3:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:3:flip|x , kernel0|BancoR|banco6|\ciclo:3:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:3:MULTI|Q~0 , kernel0|DDI|\ciclo:3:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:3:MULTI|Q~2 , kernel0|DDI|\ciclo:3:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:0:MULTI|Q~3 , kernel0|DDI|\ciclo:0:MULTI|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM0|Co~0 , kernel0|Alu0|sumador|SUM0|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM2|x , kernel0|Alu0|sumador|SUM2|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM0|Co~1 , kernel0|Alu0|sumador|SUM0|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM1|x , kernel0|Alu0|sumador|SUM1|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM2|Co~0 , kernel0|Alu0|sumador|SUM2|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:3:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:3:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \Mux2|ciclo:3:MULTI|Q~0 , Mux2|\ciclo:3:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:4:flip|x , kernel0|BancoR|banco4|\ciclo:4:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:4:flip|x , kernel0|BancoR|banco7|\ciclo:4:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:4:flip|x , kernel0|BancoR|banco6|\ciclo:4:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:4:flip|x , kernel0|BancoR|banco5|\ciclo:4:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:4:MULTI|Q~0 , kernel0|DDI|\ciclo:4:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:4:flip|x , kernel0|BancoR|banco1|\ciclo:4:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:4:flip|x , kernel0|BancoR|banco0|\ciclo:4:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:4:flip|x , kernel0|BancoR|banco3|\ciclo:4:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:4:MULTI|Q~1 , kernel0|DDI|\ciclo:4:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM4|x , kernel0|Alu0|sumador|SUM4|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:3:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:3:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:3:MULTI|Q~3 , kernel0|DDI|\ciclo:3:MULTI|Q~3, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:3:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:3:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:3:MULTItotal|MULTI3|Q~3 , kernel0|BancoR|multi0|\ciclo:3:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM3|S~0 , kernel0|Alu0|sumador|SUM3|S~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:0:MULTItotal|MULTI3|Q~6 , kernel0|BancoR|multi0|\ciclo:0:MULTItotal|MULTI3|Q~6, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:0:MULTItotal|MULTI3|Q~3 , kernel0|BancoR|multi0|\ciclo:0:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM0|Co~2 , kernel0|Alu0|sumador|SUM0|Co~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM3|Co~0 , kernel0|Alu0|sumador|SUM3|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM3|Co~1 , kernel0|Alu0|sumador|SUM3|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:4:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:4:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:5:flip|x , kernel0|BancoR|banco1|\ciclo:5:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:5:flip|x , kernel0|BancoR|banco0|\ciclo:5:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:5:flip|x , kernel0|BancoR|banco3|\ciclo:5:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:5:MULTI|Q~1 , kernel0|DDI|\ciclo:5:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:5:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:5:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:5:flip|x , kernel0|BancoR|banco4|\ciclo:5:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:5:flip|x , kernel0|BancoR|banco5|\ciclo:5:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:5:flip|x , kernel0|BancoR|banco6|\ciclo:5:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:5:flip|x~feeder , kernel0|BancoR|banco7|\ciclo:5:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:5:flip|x , kernel0|BancoR|banco7|\ciclo:5:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:5:MULTI|Q~0 , kernel0|DDI|\ciclo:5:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:5:MULTI|Q~2 , kernel0|DDI|\ciclo:5:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:5:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:5:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \Mux2|ciclo:6:MULTI|Q~0 , Mux2|\ciclo:6:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM5|x , kernel0|Alu0|sumador|SUM5|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM5|S~0 , kernel0|Alu0|sumador|SUM5|S~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:7:flip|x , kernel0|BancoR|banco1|\ciclo:7:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:7:flip|x , kernel0|BancoR|banco0|\ciclo:7:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:7:flip|x , kernel0|BancoR|banco3|\ciclo:7:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:7:MULTI|Q~1 , kernel0|DDI|\ciclo:7:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:7:flip|x , kernel0|BancoR|banco7|\ciclo:7:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:7:flip|x , kernel0|BancoR|banco6|\ciclo:7:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:7:flip|x , kernel0|BancoR|banco5|\ciclo:7:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:7:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:7:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:7:flip|x , kernel0|BancoR|banco4|\ciclo:7:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:7:MULTI|Q~0 , kernel0|DDI|\ciclo:7:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM7|x , kernel0|Alu0|sumador|SUM7|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:6:flip|x , kernel0|BancoR|banco6|\ciclo:6:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:6:flip|x , kernel0|BancoR|banco7|\ciclo:6:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:6:flip|x~feeder , kernel0|BancoR|banco5|\ciclo:6:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:6:flip|x , kernel0|BancoR|banco5|\ciclo:6:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:6:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:6:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:6:flip|x , kernel0|BancoR|banco4|\ciclo:6:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:6:MULTI|Q~0 , kernel0|DDI|\ciclo:6:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:6:flip|x , kernel0|BancoR|banco1|\ciclo:6:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:6:flip|x , kernel0|BancoR|banco0|\ciclo:6:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:6:flip|x~feeder , kernel0|BancoR|banco3|\ciclo:6:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:6:flip|x , kernel0|BancoR|banco3|\ciclo:6:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:6:MULTI|Q~1 , kernel0|DDI|\ciclo:6:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM6|x , kernel0|Alu0|sumador|SUM6|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM3|x , kernel0|Alu0|sumador|SUM3|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM5|Co~0 , kernel0|Alu0|sumador|SUM5|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM5|Co~1 , kernel0|Alu0|sumador|SUM5|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM7|Co~0 , kernel0|Alu0|sumador|SUM7|Co~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:8:flip|x , kernel0|BancoR|banco6|\ciclo:8:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:8:flip|x~feeder , kernel0|BancoR|banco7|\ciclo:8:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:8:flip|x , kernel0|BancoR|banco7|\ciclo:8:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:8:flip|x , kernel0|BancoR|banco4|\ciclo:8:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:8:flip|x , kernel0|BancoR|banco5|\ciclo:8:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:8:MULTI|Q~0 , kernel0|DDI|\ciclo:8:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:8:flip|x , kernel0|BancoR|banco3|\ciclo:8:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:8:flip|x , kernel0|BancoR|banco1|\ciclo:8:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:8:flip|x~feeder , kernel0|BancoR|banco0|\ciclo:8:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:8:flip|x , kernel0|BancoR|banco0|\ciclo:8:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:8:MULTI|Q~1 , kernel0|DDI|\ciclo:8:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:8:MULTI|Q~2 , kernel0|DDI|\ciclo:8:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:8:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:8:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:9:flip|x~feeder , kernel0|BancoR|banco7|\ciclo:9:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:9:flip|x , kernel0|BancoR|banco7|\ciclo:9:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:9:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:9:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:9:flip|x , kernel0|BancoR|banco4|\ciclo:9:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:9:flip|x , kernel0|BancoR|banco5|\ciclo:9:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:9:flip|x , kernel0|BancoR|banco6|\ciclo:9:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:9:MULTI|Q~0 , kernel0|DDI|\ciclo:9:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:9:flip|x , kernel0|BancoR|banco0|\ciclo:9:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:9:flip|x , kernel0|BancoR|banco1|\ciclo:9:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:9:flip|x~feeder , kernel0|BancoR|banco3|\ciclo:9:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:9:flip|x , kernel0|BancoR|banco3|\ciclo:9:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:9:MULTI|Q~1 , kernel0|DDI|\ciclo:9:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:9:MULTI|Q~2 , kernel0|DDI|\ciclo:9:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:10:flip|x , kernel0|BancoR|banco1|\ciclo:10:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:10:flip|x , kernel0|BancoR|banco3|\ciclo:10:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:10:flip|x , kernel0|BancoR|banco0|\ciclo:10:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:10:MULTI|Q~1 , kernel0|DDI|\ciclo:10:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:10:flip|x , kernel0|BancoR|banco7|\ciclo:10:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:10:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:10:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:10:flip|x , kernel0|BancoR|banco4|\ciclo:10:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:10:flip|x , kernel0|BancoR|banco6|\ciclo:10:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:10:flip|x , kernel0|BancoR|banco5|\ciclo:10:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:10:MULTI|Q~0 , kernel0|DDI|\ciclo:10:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:10:MULTI|Q~2 , kernel0|DDI|\ciclo:10:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM9|x , kernel0|Alu0|sumador|SUM9|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM9|S~0 , kernel0|Alu0|sumador|SUM9|S~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM8|x , kernel0|Alu0|sumador|SUM8|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM9|Co~0 , kernel0|Alu0|sumador|SUM9|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM4|S~0 , kernel0|Alu0|sumador|SUM4|S~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM4|Co~0 , kernel0|Alu0|sumador|SUM4|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM4|Co~1 , kernel0|Alu0|sumador|SUM4|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM6|Co~0 , kernel0|Alu0|sumador|SUM6|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM9|Co~1 , kernel0|Alu0|sumador|SUM9|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:10:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:10:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM10|x , kernel0|Alu0|sumador|SUM10|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM10|S~0 , kernel0|Alu0|sumador|SUM10|S~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:11:flip|x , kernel0|BancoR|banco1|\ciclo:11:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:11:flip|x , kernel0|BancoR|banco0|\ciclo:11:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:11:flip|x , kernel0|BancoR|banco2|\ciclo:11:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:11:flip|x~feeder , kernel0|BancoR|banco3|\ciclo:11:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:11:flip|x , kernel0|BancoR|banco3|\ciclo:11:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:11:MULTI|Q~1 , kernel0|DDI|\ciclo:11:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:11:flip|x , kernel0|BancoR|banco7|\ciclo:11:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:11:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:11:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:11:flip|x , kernel0|BancoR|banco4|\ciclo:11:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:11:flip|x , kernel0|BancoR|banco5|\ciclo:11:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:11:MULTI|Q~0 , kernel0|DDI|\ciclo:11:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:11:MULTI|Q~2 , kernel0|DDI|\ciclo:11:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM10|Co~0 , kernel0|Alu0|sumador|SUM10|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM10|Co~1 , kernel0|Alu0|sumador|SUM10|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:11:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:11:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \Mux2|ciclo:8:MULTI|Q~0 , Mux2|\ciclo:8:MULTI|Q~0, Procesador, 1
instance = comp, \Mux2|ciclo:9:MULTI|Q~0 , Mux2|\ciclo:9:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:14:flip|x~feeder , kernel0|BancoR|banco3|\ciclo:14:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:14:flip|x , kernel0|BancoR|banco3|\ciclo:14:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:14:flip|x , kernel0|BancoR|banco1|\ciclo:14:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:14:flip|x~feeder , kernel0|BancoR|banco0|\ciclo:14:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:14:flip|x , kernel0|BancoR|banco0|\ciclo:14:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:14:MULTI|Q~1 , kernel0|DDI|\ciclo:14:MULTI|Q~1, Procesador, 1
instance = comp, \Mem0|altsyncram_component|auto_generated|ram_block1a12 , Mem0|altsyncram_component|auto_generated|ram_block1a12, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:14:flip|x~feeder , kernel0|BancoR|banco7|\ciclo:14:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:14:flip|x , kernel0|BancoR|banco7|\ciclo:14:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:14:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:14:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:14:flip|x , kernel0|BancoR|banco6|\ciclo:14:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:14:flip|x , kernel0|BancoR|banco4|\ciclo:14:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:14:flip|x , kernel0|BancoR|banco5|\ciclo:14:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:14:MULTI|Q~0 , kernel0|DDI|\ciclo:14:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:14:MULTI|Q~2 , kernel0|DDI|\ciclo:14:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:15:flip|x , kernel0|BancoR|banco1|\ciclo:15:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:15:flip|x , kernel0|BancoR|banco0|\ciclo:15:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:15:flip|x , kernel0|BancoR|banco2|\ciclo:15:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:15:flip|x~feeder , kernel0|BancoR|banco3|\ciclo:15:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:15:flip|x , kernel0|BancoR|banco3|\ciclo:15:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:15:MULTI|Q~1 , kernel0|DDI|\ciclo:15:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:15:flip|x , kernel0|BancoR|banco7|\ciclo:15:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:15:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:15:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:15:flip|x , kernel0|BancoR|banco4|\ciclo:15:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:15:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:15:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:15:flip|x , kernel0|BancoR|banco6|\ciclo:15:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:15:MULTI|Q~0 , kernel0|DDI|\ciclo:15:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:15:MULTI|Q~2 , kernel0|DDI|\ciclo:15:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM15|x , kernel0|Alu0|sumador|SUM15|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM14|x , kernel0|Alu0|sumador|SUM14|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM14|S~0 , kernel0|Alu0|sumador|SUM14|S~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:13:flip|x~feeder , kernel0|BancoR|banco1|\ciclo:13:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:13:flip|x , kernel0|BancoR|banco1|\ciclo:13:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:13:flip|x~feeder , kernel0|BancoR|banco3|\ciclo:13:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:13:flip|x , kernel0|BancoR|banco3|\ciclo:13:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:13:flip|x~feeder , kernel0|BancoR|banco0|\ciclo:13:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:13:flip|x , kernel0|BancoR|banco0|\ciclo:13:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:13:MULTI|Q~1 , kernel0|DDI|\ciclo:13:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:13:flip|x~feeder , kernel0|BancoR|banco7|\ciclo:13:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:13:flip|x , kernel0|BancoR|banco7|\ciclo:13:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:13:flip|x , kernel0|BancoR|banco4|\ciclo:13:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:13:flip|x~feeder , kernel0|BancoR|banco5|\ciclo:13:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:13:flip|x , kernel0|BancoR|banco5|\ciclo:13:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:13:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:13:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:13:flip|x , kernel0|BancoR|banco6|\ciclo:13:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:13:MULTI|Q~0 , kernel0|DDI|\ciclo:13:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:13:MULTI|Q~2 , kernel0|DDI|\ciclo:13:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM13|x , kernel0|Alu0|sumador|SUM13|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:12:flip|x , kernel0|BancoR|banco6|\ciclo:12:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:12:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:12:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:12:flip|x , kernel0|BancoR|banco4|\ciclo:12:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:12:flip|x , kernel0|BancoR|banco7|\ciclo:12:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:12:flip|x , kernel0|BancoR|banco5|\ciclo:12:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:12:MULTI|Q~0 , kernel0|DDI|\ciclo:12:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:12:flip|x , kernel0|BancoR|banco3|\ciclo:12:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:12:flip|x , kernel0|BancoR|banco1|\ciclo:12:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:12:flip|x~feeder , kernel0|BancoR|banco2|\ciclo:12:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:12:flip|x , kernel0|BancoR|banco2|\ciclo:12:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:12:MULTI|Q~1 , kernel0|DDI|\ciclo:12:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM12|x , kernel0|Alu0|sumador|SUM12|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM14|Co~0 , kernel0|Alu0|sumador|SUM14|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM11|x , kernel0|Alu0|sumador|SUM11|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM11|Co~0 , kernel0|Alu0|sumador|SUM11|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM14|Co~1 , kernel0|Alu0|sumador|SUM14|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:15:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:15:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:16:flip|x~feeder , kernel0|BancoR|banco7|\ciclo:16:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:16:flip|x , kernel0|BancoR|banco7|\ciclo:16:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:16:flip|x~feeder , kernel0|BancoR|banco5|\ciclo:16:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:16:flip|x , kernel0|BancoR|banco5|\ciclo:16:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:16:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:16:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:16:flip|x , kernel0|BancoR|banco4|\ciclo:16:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:16:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:16:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:16:flip|x , kernel0|BancoR|banco6|\ciclo:16:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:16:MULTI|Q~0 , kernel0|DDI|\ciclo:16:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:16:flip|x~feeder , kernel0|BancoR|banco3|\ciclo:16:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:16:flip|x , kernel0|BancoR|banco3|\ciclo:16:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:16:flip|x~feeder , kernel0|BancoR|banco0|\ciclo:16:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:16:flip|x , kernel0|BancoR|banco0|\ciclo:16:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:16:flip|x , kernel0|BancoR|banco1|\ciclo:16:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:16:MULTI|Q~1 , kernel0|DDI|\ciclo:16:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:16:MULTI|Q~2 , kernel0|DDI|\ciclo:16:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:16:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:16:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:18:flip|x~feeder , kernel0|BancoR|banco0|\ciclo:18:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:18:flip|x , kernel0|BancoR|banco0|\ciclo:18:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:18:flip|x , kernel0|BancoR|banco1|\ciclo:18:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:18:flip|x , kernel0|BancoR|banco2|\ciclo:18:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:18:flip|x , kernel0|BancoR|banco3|\ciclo:18:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:18:MULTI|Q~1 , kernel0|DDI|\ciclo:18:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:18:flip|x , kernel0|BancoR|banco4|\ciclo:18:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:18:flip|x , kernel0|BancoR|banco5|\ciclo:18:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:18:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:18:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:18:flip|x , kernel0|BancoR|banco6|\ciclo:18:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:18:MULTI|Q~0 , kernel0|DDI|\ciclo:18:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:18:MULTI|Q~2 , kernel0|DDI|\ciclo:18:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:19:flip|x , kernel0|BancoR|banco7|\ciclo:19:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:19:flip|x , kernel0|BancoR|banco4|\ciclo:19:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:19:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:19:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:19:flip|x , kernel0|BancoR|banco6|\ciclo:19:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:19:MULTI|Q~0 , kernel0|DDI|\ciclo:19:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:19:flip|x , kernel0|BancoR|banco2|\ciclo:19:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:19:flip|x , kernel0|BancoR|banco0|\ciclo:19:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:19:flip|x , kernel0|BancoR|banco3|\ciclo:19:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:19:flip|x , kernel0|BancoR|banco1|\ciclo:19:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:19:MULTI|Q~1 , kernel0|DDI|\ciclo:19:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:19:MULTI|Q~2 , kernel0|DDI|\ciclo:19:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:20:flip|x , kernel0|BancoR|banco2|\ciclo:20:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:20:flip|x , kernel0|BancoR|banco1|\ciclo:20:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:20:flip|x~feeder , kernel0|BancoR|banco0|\ciclo:20:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:20:flip|x , kernel0|BancoR|banco0|\ciclo:20:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:20:flip|x , kernel0|BancoR|banco3|\ciclo:20:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:20:MULTI|Q~1 , kernel0|DDI|\ciclo:20:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:20:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:20:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:20:flip|x , kernel0|BancoR|banco4|\ciclo:20:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:20:flip|x , kernel0|BancoR|banco5|\ciclo:20:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:20:flip|x , kernel0|BancoR|banco7|\ciclo:20:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:20:MULTI|Q~0 , kernel0|DDI|\ciclo:20:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:20:MULTI|Q~2 , kernel0|DDI|\ciclo:20:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:20:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:20:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM20|x , kernel0|Alu0|sumador|SUM20|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM20|S~0 , kernel0|Alu0|sumador|SUM20|S~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:21:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:21:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:21:flip|x , kernel0|BancoR|banco4|\ciclo:21:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:21:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:21:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:21:flip|x , kernel0|BancoR|banco6|\ciclo:21:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:21:flip|x , kernel0|BancoR|banco7|\ciclo:21:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:21:flip|x , kernel0|BancoR|banco5|\ciclo:21:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:21:MULTI|Q~0 , kernel0|DDI|\ciclo:21:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:21:flip|x~feeder , kernel0|BancoR|banco1|\ciclo:21:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:21:flip|x , kernel0|BancoR|banco1|\ciclo:21:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:21:flip|x , kernel0|BancoR|banco0|\ciclo:21:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:21:flip|x , kernel0|BancoR|banco3|\ciclo:21:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:21:MULTI|Q~1 , kernel0|DDI|\ciclo:21:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:21:MULTI|Q~2 , kernel0|DDI|\ciclo:21:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM19|x , kernel0|Alu0|sumador|SUM19|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM18|x , kernel0|Alu0|sumador|SUM18|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM20|Co~0 , kernel0|Alu0|sumador|SUM20|Co~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:17:flip|x , kernel0|BancoR|banco1|\ciclo:17:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:17:flip|x , kernel0|BancoR|banco0|\ciclo:17:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:17:flip|x , kernel0|BancoR|banco3|\ciclo:17:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:17:flip|x , kernel0|BancoR|banco2|\ciclo:17:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:17:MULTI|Q~1 , kernel0|DDI|\ciclo:17:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:17:flip|x , kernel0|BancoR|banco5|\ciclo:17:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:17:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:17:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:17:flip|x , kernel0|BancoR|banco4|\ciclo:17:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:17:flip|x , kernel0|BancoR|banco7|\ciclo:17:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:17:MULTI|Q~0 , kernel0|DDI|\ciclo:17:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:17:MULTI|Q~2 , kernel0|DDI|\ciclo:17:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM17|x , kernel0|Alu0|sumador|SUM17|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM15|S~0 , kernel0|Alu0|sumador|SUM15|S~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM16|x , kernel0|Alu0|sumador|SUM16|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM15|Co~0 , kernel0|Alu0|sumador|SUM15|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM12|Co~0 , kernel0|Alu0|sumador|SUM12|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM15|Co~1 , kernel0|Alu0|sumador|SUM15|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM17|Co~0 , kernel0|Alu0|sumador|SUM17|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM20|Co~1 , kernel0|Alu0|sumador|SUM20|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:21:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:21:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:23:flip|x , kernel0|BancoR|banco7|\ciclo:23:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:23:flip|x , kernel0|BancoR|banco4|\ciclo:23:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:23:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:23:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:23:flip|x , kernel0|BancoR|banco6|\ciclo:23:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:23:MULTI|Q~0 , kernel0|DDI|\ciclo:23:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:23:flip|x , kernel0|BancoR|banco3|\ciclo:23:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:23:flip|x , kernel0|BancoR|banco0|\ciclo:23:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:23:flip|x~feeder , kernel0|BancoR|banco1|\ciclo:23:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:23:flip|x , kernel0|BancoR|banco1|\ciclo:23:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:23:flip|x~feeder , kernel0|BancoR|banco2|\ciclo:23:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:23:flip|x , kernel0|BancoR|banco2|\ciclo:23:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:23:MULTI|Q~1 , kernel0|DDI|\ciclo:23:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:23:MULTI|Q~2 , kernel0|DDI|\ciclo:23:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM21|x , kernel0|Alu0|sumador|SUM21|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:22:flip|x , kernel0|BancoR|banco5|\ciclo:22:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:22:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:22:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:22:flip|x , kernel0|BancoR|banco6|\ciclo:22:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:22:flip|x , kernel0|BancoR|banco4|\ciclo:22:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:22:flip|x , kernel0|BancoR|banco7|\ciclo:22:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:22:MULTI|Q~0 , kernel0|DDI|\ciclo:22:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:22:flip|x , kernel0|BancoR|banco1|\ciclo:22:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:22:flip|x , kernel0|BancoR|banco3|\ciclo:22:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:22:flip|x , kernel0|BancoR|banco0|\ciclo:22:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:22:MULTI|Q~1 , kernel0|DDI|\ciclo:22:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:22:MULTI|Q~2 , kernel0|DDI|\ciclo:22:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM22|x , kernel0|Alu0|sumador|SUM22|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM22|Co~0 , kernel0|Alu0|sumador|SUM22|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:23:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:23:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM19|S~0 , kernel0|Alu0|sumador|SUM19|S~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM19|Co~0 , kernel0|Alu0|sumador|SUM19|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM16|Co~0 , kernel0|Alu0|sumador|SUM16|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM19|Co~1 , kernel0|Alu0|sumador|SUM19|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM21|Co~0 , kernel0|Alu0|sumador|SUM21|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:22:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:22:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:22:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:22:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:24:flip|x , kernel0|BancoR|banco0|\ciclo:24:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:24:flip|x~feeder , kernel0|BancoR|banco1|\ciclo:24:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:24:flip|x , kernel0|BancoR|banco1|\ciclo:24:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:24:flip|x , kernel0|BancoR|banco3|\ciclo:24:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:24:flip|x , kernel0|BancoR|banco2|\ciclo:24:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:24:MULTI|Q~1 , kernel0|DDI|\ciclo:24:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:24:flip|x , kernel0|BancoR|banco5|\ciclo:24:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:24:flip|x , kernel0|BancoR|banco7|\ciclo:24:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:24:flip|x , kernel0|BancoR|banco6|\ciclo:24:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:24:MULTI|Q~0 , kernel0|DDI|\ciclo:24:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:24:MULTI|Q~2 , kernel0|DDI|\ciclo:24:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM23|x , kernel0|Alu0|sumador|SUM23|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM23|S~0 , kernel0|Alu0|sumador|SUM23|S~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:24:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:24:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM23|Co~0 , kernel0|Alu0|sumador|SUM23|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM18|Co~0 , kernel0|Alu0|sumador|SUM18|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM13|S~0 , kernel0|Alu0|sumador|SUM13|S~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM13|Co~0 , kernel0|Alu0|sumador|SUM13|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM8|S~0 , kernel0|Alu0|sumador|SUM8|S~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM8|Co~0 , kernel0|Alu0|sumador|SUM8|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM5|Co~2 , kernel0|Alu0|sumador|SUM5|Co~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM8|Co~1 , kernel0|Alu0|sumador|SUM8|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM10|Co~2 , kernel0|Alu0|sumador|SUM10|Co~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM13|Co~1 , kernel0|Alu0|sumador|SUM13|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM15|Co~2 , kernel0|Alu0|sumador|SUM15|Co~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM18|Co~1 , kernel0|Alu0|sumador|SUM18|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM18|S~0 , kernel0|Alu0|sumador|SUM18|S~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM20|Co~2 , kernel0|Alu0|sumador|SUM20|Co~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM23|Co~1 , kernel0|Alu0|sumador|SUM23|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:24:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:24:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM24|x , kernel0|Alu0|sumador|SUM24|x, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:24:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:24:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:24:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:24:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:25:flip|x , kernel0|BancoR|banco0|\ciclo:25:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:25:flip|x , kernel0|BancoR|banco3|\ciclo:25:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:25:flip|x , kernel0|BancoR|banco2|\ciclo:25:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:25:MULTI|Q~1 , kernel0|DDI|\ciclo:25:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:25:flip|x , kernel0|BancoR|banco4|\ciclo:25:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:25:flip|x , kernel0|BancoR|banco5|\ciclo:25:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:25:flip|x , kernel0|BancoR|banco7|\ciclo:25:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:25:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:25:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:25:flip|x , kernel0|BancoR|banco6|\ciclo:25:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:25:MULTI|Q~0 , kernel0|DDI|\ciclo:25:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:25:MULTI|Q~2 , kernel0|DDI|\ciclo:25:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM25|x , kernel0|Alu0|sumador|SUM25|x, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:25:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:25:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:25:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:25:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM24|S~0 , kernel0|Alu0|sumador|SUM24|S~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM24|Co~0 , kernel0|Alu0|sumador|SUM24|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM24|Co~1 , kernel0|Alu0|sumador|SUM24|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:25:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:25:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:26:flip|x , kernel0|BancoR|banco1|\ciclo:26:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:26:flip|x , kernel0|BancoR|banco2|\ciclo:26:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:26:flip|x , kernel0|BancoR|banco0|\ciclo:26:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:26:flip|x , kernel0|BancoR|banco3|\ciclo:26:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:26:MULTI|Q~1 , kernel0|DDI|\ciclo:26:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:26:flip|x , kernel0|BancoR|banco7|\ciclo:26:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:26:flip|x , kernel0|BancoR|banco5|\ciclo:26:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:26:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:26:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:26:flip|x , kernel0|BancoR|banco4|\ciclo:26:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:26:MULTI|Q~0 , kernel0|DDI|\ciclo:26:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:26:MULTI|Q~2 , kernel0|DDI|\ciclo:26:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM26|x , kernel0|Alu0|sumador|SUM26|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM25|Co~0 , kernel0|Alu0|sumador|SUM25|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM25|Co~1 , kernel0|Alu0|sumador|SUM25|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:26:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:26:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:26:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:26:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM25|S~0 , kernel0|Alu0|sumador|SUM25|S~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:26:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:26:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:27:flip|x , kernel0|BancoR|banco6|\ciclo:27:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:27:flip|x , kernel0|BancoR|banco5|\ciclo:27:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:27:flip|x , kernel0|BancoR|banco4|\ciclo:27:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:27:flip|x , kernel0|BancoR|banco7|\ciclo:27:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:27:MULTI|Q~0 , kernel0|DDI|\ciclo:27:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:27:flip|x , kernel0|BancoR|banco2|\ciclo:27:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:27:flip|x , kernel0|BancoR|banco1|\ciclo:27:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:27:flip|x , kernel0|BancoR|banco3|\ciclo:27:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:27:MULTI|Q~1 , kernel0|DDI|\ciclo:27:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:27:MULTI|Q~2 , kernel0|DDI|\ciclo:27:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM27|x , kernel0|Alu0|sumador|SUM27|x, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:27:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:27:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:27:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:27:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:26:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:26:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:26:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:26:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:28:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:28:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:28:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:28:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:28:flip|x , kernel0|BancoR|banco7|\ciclo:28:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:28:flip|x , kernel0|BancoR|banco6|\ciclo:28:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:28:flip|x , kernel0|BancoR|banco4|\ciclo:28:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:28:flip|x , kernel0|BancoR|banco5|\ciclo:28:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:28:MULTI|Q~0 , kernel0|DDI|\ciclo:28:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:28:flip|x , kernel0|BancoR|banco1|\ciclo:28:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:28:flip|x , kernel0|BancoR|banco0|\ciclo:28:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:28:flip|x , kernel0|BancoR|banco3|\ciclo:28:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:28:MULTI|Q~1 , kernel0|DDI|\ciclo:28:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:28:MULTI|Q~2 , kernel0|DDI|\ciclo:28:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM28|x , kernel0|Alu0|sumador|SUM28|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:29:flip|x , kernel0|BancoR|banco0|\ciclo:29:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:29:flip|x , kernel0|BancoR|banco1|\ciclo:29:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:29:flip|x , kernel0|BancoR|banco2|\ciclo:29:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:29:flip|x , kernel0|BancoR|banco3|\ciclo:29:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:29:MULTI|Q~1 , kernel0|DDI|\ciclo:29:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:29:flip|x , kernel0|BancoR|banco6|\ciclo:29:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:29:flip|x , kernel0|BancoR|banco7|\ciclo:29:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:29:flip|x , kernel0|BancoR|banco5|\ciclo:29:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:29:MULTI|Q~0 , kernel0|DDI|\ciclo:29:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:29:MULTI|Q~2 , kernel0|DDI|\ciclo:29:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:29:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:29:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:29:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:29:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM29|x , kernel0|Alu0|sumador|SUM29|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM27|Co~0 , kernel0|Alu0|sumador|SUM27|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:29:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:29:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:29:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:29:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:29:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:29:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:29:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:29:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \Mapota|Ram1|altsyncram_component|auto_generated|ram_block1a20 , Mapota|Ram1|altsyncram_component|auto_generated|ram_block1a20, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:29:MULTI|Q~0 , kernel0|MinMapa|\ciclo:29:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:29:flip|x , kernel0|BancoR|banco4|\ciclo:29:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:29:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:29:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:29:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:29:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:29:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:29:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:28:MULTItotal|MULTI3|Q~6 , kernel0|Alu0|plexor|\ciclo:28:MULTItotal|MULTI3|Q~6, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM26|Co~0 , kernel0|Alu0|sumador|SUM26|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:28:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:28:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:28:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:28:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:28:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:28:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:28:MULTI|Q~0 , kernel0|MinMapa|\ciclo:28:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:28:flip|x , kernel0|BancoR|banco2|\ciclo:28:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:28:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:28:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:28:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:28:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:28:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:28:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:27:MULTItotal|MULTI3|Q~8 , kernel0|Alu0|plexor|\ciclo:27:MULTItotal|MULTI3|Q~8, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:27:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:27:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:27:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:27:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:27:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:27:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:27:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:27:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:27:MULTItotal|MULTI3|Q~6 , kernel0|Alu0|plexor|\ciclo:27:MULTItotal|MULTI3|Q~6, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM25|Co~2 , kernel0|Alu0|sumador|SUM25|Co~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:27:MULTItotal|MULTI3|Q~7 , kernel0|Alu0|plexor|\ciclo:27:MULTItotal|MULTI3|Q~7, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:27:MULTI|Q~0 , kernel0|MinMapa|\ciclo:27:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:27:flip|x , kernel0|BancoR|banco0|\ciclo:27:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:27:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:27:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:27:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:27:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:27:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:27:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:26:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:26:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:26:MULTI|Q~0 , kernel0|MinMapa|\ciclo:26:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:26:flip|x , kernel0|BancoR|banco6|\ciclo:26:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:26:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:26:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:26:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:26:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:26:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:26:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:25:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:25:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:25:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:25:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:25:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:25:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:25:MULTItotal|MULTI3|Q~6 , kernel0|Alu0|plexor|\ciclo:25:MULTItotal|MULTI3|Q~6, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:25:MULTI|Q~0 , kernel0|MinMapa|\ciclo:25:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:25:flip|x , kernel0|BancoR|banco1|\ciclo:25:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:25:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:25:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:25:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:25:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:25:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:25:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:24:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:24:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM23|Co~2 , kernel0|Alu0|sumador|SUM23|Co~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:24:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:24:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:24:MULTI|Q~0 , kernel0|MinMapa|\ciclo:24:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:24:flip|x~feeder , kernel0|BancoR|banco4|\ciclo:24:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:24:flip|x , kernel0|BancoR|banco4|\ciclo:24:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:24:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:24:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:24:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:24:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:24:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:24:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:23:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:23:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:23:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:23:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:23:MULTI|Q~0 , kernel0|MinMapa|\ciclo:23:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:23:flip|x , kernel0|BancoR|banco5|\ciclo:23:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:23:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:23:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:23:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:23:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:23:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:23:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:22:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:22:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:22:MULTI|Q~0 , kernel0|MinMapa|\ciclo:22:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:22:flip|x , kernel0|BancoR|banco2|\ciclo:22:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:22:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:22:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:22:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:22:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:22:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:22:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:21:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:21:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:21:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:21:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:21:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:21:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:21:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:21:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:21:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:21:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:21:MULTI|Q~0 , kernel0|MinMapa|\ciclo:21:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:21:flip|x~feeder , kernel0|BancoR|banco2|\ciclo:21:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:21:flip|x , kernel0|BancoR|banco2|\ciclo:21:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:21:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:21:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:21:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:21:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:21:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:21:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:20:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:20:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:20:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:20:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:20:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:20:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:20:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:20:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM19|Co~2 , kernel0|Alu0|sumador|SUM19|Co~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:20:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:20:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:20:MULTI|Q~0 , kernel0|MinMapa|\ciclo:20:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:20:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:20:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:20:flip|x , kernel0|BancoR|banco6|\ciclo:20:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:20:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:20:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:20:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:20:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:20:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:20:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:19:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:19:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:19:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:19:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:19:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:19:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:19:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:19:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:19:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:19:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \Mapota|Ram1|altsyncram_component|auto_generated|ram_block1a10 , Mapota|Ram1|altsyncram_component|auto_generated|ram_block1a10, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:19:MULTI|Q~0 , kernel0|MinMapa|\ciclo:19:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:19:flip|x , kernel0|BancoR|banco5|\ciclo:19:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:19:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:19:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:19:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:19:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:19:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:19:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:18:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:18:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:18:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:18:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:18:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:18:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:18:MULTI|Q~0 , kernel0|MinMapa|\ciclo:18:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:18:flip|x , kernel0|BancoR|banco7|\ciclo:18:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:18:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:18:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:18:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:18:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:18:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:18:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:17:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:17:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:17:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:17:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:17:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:17:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:17:MULTI|Q~0 , kernel0|MinMapa|\ciclo:17:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:17:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:17:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:17:flip|x , kernel0|BancoR|banco6|\ciclo:17:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:17:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:17:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:17:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:17:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:17:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:17:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:16:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:16:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:16:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:16:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:16:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:16:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:16:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:16:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:16:MULTI|Q~0 , kernel0|MinMapa|\ciclo:16:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:16:flip|x~feeder , kernel0|BancoR|banco2|\ciclo:16:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:16:flip|x , kernel0|BancoR|banco2|\ciclo:16:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:16:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:16:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:16:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:16:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:16:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:16:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:15:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:15:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:15:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:15:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:15:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:15:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:15:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:15:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:15:MULTI|Q~0 , kernel0|MinMapa|\ciclo:15:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:15:flip|x , kernel0|BancoR|banco5|\ciclo:15:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:15:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:15:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:15:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:15:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:15:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:15:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:14:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:14:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:14:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:14:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:14:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:14:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:14:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:14:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:14:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:14:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:14:MULTI|Q~0 , kernel0|MinMapa|\ciclo:14:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:14:flip|x , kernel0|BancoR|banco2|\ciclo:14:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:14:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:14:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:14:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:14:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:14:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:14:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:13:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:13:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:13:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:13:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:13:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:13:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:13:MULTI|Q~0 , kernel0|MinMapa|\ciclo:13:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:13:flip|x~feeder , kernel0|BancoR|banco2|\ciclo:13:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:13:flip|x , kernel0|BancoR|banco2|\ciclo:13:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:13:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:13:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:13:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:13:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:13:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:13:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:12:MULTI|Q~2 , kernel0|DDI|\ciclo:12:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:12:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:12:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:12:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:12:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:12:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:12:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:12:MULTI|Q~0 , kernel0|MinMapa|\ciclo:12:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:12:flip|x~feeder , kernel0|BancoR|banco0|\ciclo:12:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:12:flip|x , kernel0|BancoR|banco0|\ciclo:12:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:12:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:12:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:12:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:12:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:12:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:12:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:11:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:11:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:11:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:11:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:11:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:11:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:11:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:11:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:11:MULTI|Q~0 , kernel0|MinMapa|\ciclo:11:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:11:flip|x , kernel0|BancoR|banco6|\ciclo:11:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:11:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:11:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:11:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:11:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:11:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:11:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:10:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:10:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:10:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:10:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:10:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:10:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:10:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:10:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:10:MULTI|Q~0 , kernel0|MinMapa|\ciclo:10:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:10:flip|x , kernel0|BancoR|banco2|\ciclo:10:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:10:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:10:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:10:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:10:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:10:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:10:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:9:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:9:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:9:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:9:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:9:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:9:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:9:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:9:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:9:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:9:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \Mapota|Ram1|altsyncram_component|auto_generated|ram_block1a0 , Mapota|Ram1|altsyncram_component|auto_generated|ram_block1a0, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:9:MULTI|Q~0 , kernel0|MinMapa|\ciclo:9:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:9:flip|x , kernel0|BancoR|banco2|\ciclo:9:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:9:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:9:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:9:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:9:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:9:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:9:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:8:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:8:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:8:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:8:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:8:MULTI|Q~0 , kernel0|MinMapa|\ciclo:8:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:8:flip|x , kernel0|BancoR|banco2|\ciclo:8:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:8:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:8:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:8:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:8:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:8:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:8:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:7:MULTI|Q~2 , kernel0|DDI|\ciclo:7:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:7:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:7:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:7:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:7:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:7:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:7:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \Mux2|ciclo:7:MULTI|Q~0 , Mux2|\ciclo:7:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:7:MULTI|Q~0 , kernel0|MinMapa|\ciclo:7:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:7:flip|x , kernel0|BancoR|banco2|\ciclo:7:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:7:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:7:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:7:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:7:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:7:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:7:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:6:MULTI|Q~2 , kernel0|DDI|\ciclo:6:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:6:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:6:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:6:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:6:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:6:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:6:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:6:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:6:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:6:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:6:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:6:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:6:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:6:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:6:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:6:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:6:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:6:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:6:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:6:MULTI|Q~0 , kernel0|MinMapa|\ciclo:6:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:6:flip|x , kernel0|BancoR|banco2|\ciclo:6:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:6:MULTItotal|MULTI3|Q~3 , kernel0|BancoR|multi0|\ciclo:6:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:5:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:5:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:5:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:5:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:5:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:5:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:5:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:5:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \Mux2|ciclo:5:MULTI|Q~0 , Mux2|\ciclo:5:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:5:MULTI|Q~0 , kernel0|MinMapa|\ciclo:5:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:5:flip|x~feeder , kernel0|BancoR|banco2|\ciclo:5:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:5:flip|x , kernel0|BancoR|banco2|\ciclo:5:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:5:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:5:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:5:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:5:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:5:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:5:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:4:MULTI|Q~2 , kernel0|DDI|\ciclo:4:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:4:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:4:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:4:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:4:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:4:MULTItotal|MULTI3|Q~3 , kernel0|BancoR|multi0|\ciclo:4:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:4:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:4:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:4:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:4:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:4:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:4:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:4:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:4:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \Mux2|ciclo:4:MULTI|Q~0 , Mux2|\ciclo:4:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:4:MULTI|Q~0 , kernel0|MinMapa|\ciclo:4:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:4:flip|x , kernel0|BancoR|banco2|\ciclo:4:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:4:MULTItotal|MULTI3|Q~5 , kernel0|BancoR|multi0|\ciclo:4:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:4:MULTItotal|MULTI3|Q~4 , kernel0|BancoR|multi0|\ciclo:4:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:4:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:4:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:3:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:3:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:3:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:3:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:3:MULTI|Q~0 , kernel0|MinMapa|\ciclo:3:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:3:flip|x , kernel0|BancoR|banco4|\ciclo:3:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:3:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:3:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:3:MULTItotal|MULTI3|Q~4 , kernel0|BancoR|multi0|\ciclo:3:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:2:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:2:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:2:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:2:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \Mux2|ciclo:2:MULTI|Q~0 , Mux2|\ciclo:2:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:2:MULTI|Q~0 , kernel0|MinMapa|\ciclo:2:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:2:flip|x , kernel0|BancoR|banco2|\ciclo:2:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:2:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:2:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:2:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:2:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:2:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:2:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:1:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:1:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:1:MULTItotal|MULTI3|Q~7 , kernel0|Alu0|plexor|\ciclo:1:MULTItotal|MULTI3|Q~7, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:1:MULTI|Q~0 , kernel0|MinMapa|\ciclo:1:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:1:flip|x , kernel0|BancoR|banco2|\ciclo:1:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:1:MULTItotal|MULTI3|Q~4 , kernel0|BancoR|multi0|\ciclo:1:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:1:MULTItotal|MULTI3|Q~5 , kernel0|BancoR|multi0|\ciclo:1:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:1:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:1:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:0:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:0:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:0:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:0:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \Mux2|ciclo:0:MULTI|Q~0 , Mux2|\ciclo:0:MULTI|Q~0, Procesador, 1
instance = comp, \Mapota|Ram1|altsyncram_component|auto_generated|ram_block1a30 , Mapota|Ram1|altsyncram_component|auto_generated|ram_block1a30, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:30:flip|x , kernel0|BancoR|banco2|\ciclo:30:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:30:flip|x , kernel0|BancoR|banco0|\ciclo:30:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:30:flip|x , kernel0|BancoR|banco3|\ciclo:30:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:30:MULTI|Q~1 , kernel0|DDI|\ciclo:30:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:30:flip|x , kernel0|BancoR|banco6|\ciclo:30:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:30:flip|x , kernel0|BancoR|banco5|\ciclo:30:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:30:flip|x , kernel0|BancoR|banco7|\ciclo:30:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:30:flip|x , kernel0|BancoR|banco4|\ciclo:30:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:30:MULTI|Q~0 , kernel0|DDI|\ciclo:30:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:30:MULTI|Q~2 , kernel0|DDI|\ciclo:30:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|BancoR|banco2|ciclo:31:flip|x , kernel0|BancoR|banco2|\ciclo:31:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:31:flip|x , kernel0|BancoR|banco1|\ciclo:31:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco3|ciclo:31:flip|x , kernel0|BancoR|banco3|\ciclo:31:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco0|ciclo:31:flip|x , kernel0|BancoR|banco0|\ciclo:31:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:31:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:31:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|banco5|ciclo:31:flip|x , kernel0|BancoR|banco5|\ciclo:31:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:31:flip|x~feeder , kernel0|BancoR|banco6|\ciclo:31:flip|x~feeder, Procesador, 1
instance = comp, \kernel0|BancoR|banco6|ciclo:31:flip|x , kernel0|BancoR|banco6|\ciclo:31:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|banco7|ciclo:31:flip|x , kernel0|BancoR|banco7|\ciclo:31:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:31:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:31:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:31:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:31:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:30:MULTItotal|MULTI3|Q~8 , kernel0|Alu0|plexor|\ciclo:30:MULTItotal|MULTI3|Q~8, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:30:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:30:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM28|S~0 , kernel0|Alu0|sumador|SUM28|S~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM30|x , kernel0|Alu0|sumador|SUM30|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM28|Co~0 , kernel0|Alu0|sumador|SUM28|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM28|Co~1 , kernel0|Alu0|sumador|SUM28|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:30:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:30:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM29|S~0 , kernel0|Alu0|sumador|SUM29|S~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM29|Co~0 , kernel0|Alu0|sumador|SUM29|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM29|Co~1 , kernel0|Alu0|sumador|SUM29|Co~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:30:MULTItotal|MULTI3|Q~7 , kernel0|Alu0|plexor|\ciclo:30:MULTItotal|MULTI3|Q~7, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:30:MULTI|Q~0 , kernel0|MinMapa|\ciclo:30:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco1|ciclo:30:flip|x , kernel0|BancoR|banco1|\ciclo:30:flip|x, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:30:MULTItotal|MULTI3|Q~1 , kernel0|BancoR|multi0|\ciclo:30:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:30:MULTItotal|MULTI3|Q~0 , kernel0|BancoR|multi0|\ciclo:30:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|multi0|ciclo:30:MULTItotal|MULTI3|Q~2 , kernel0|BancoR|multi0|\ciclo:30:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:30:MULTItotal|MULTI3|Q~3 , kernel0|Alu0|plexor|\ciclo:30:MULTItotal|MULTI3|Q~3, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:30:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:30:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:30:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:30:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:30:MULTItotal|MULTI3|Q~2 , kernel0|Alu0|plexor|\ciclo:30:MULTItotal|MULTI3|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM29|Co~2 , kernel0|Alu0|sumador|SUM29|Co~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:30:MULTItotal|MULTI3|Q~6 , kernel0|Alu0|plexor|\ciclo:30:MULTItotal|MULTI3|Q~6, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM30|Co~0 , kernel0|Alu0|sumador|SUM30|Co~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:31:MULTItotal|MULTI1|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:31:MULTItotal|MULTI1|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|MinMapa|ciclo:31:MULTI|Q~0 , kernel0|MinMapa|\ciclo:31:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|BancoR|banco4|ciclo:31:flip|x , kernel0|BancoR|banco4|\ciclo:31:flip|x, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:31:MULTI|Q~0 , kernel0|DDI|\ciclo:31:MULTI|Q~0, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:31:MULTI|Q~1 , kernel0|DDI|\ciclo:31:MULTI|Q~1, Procesador, 1
instance = comp, \kernel0|DDI|ciclo:31:MULTI|Q~2 , kernel0|DDI|\ciclo:31:MULTI|Q~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:31:MULTItotal|MULTI3|Q~0 , kernel0|Alu0|plexor|\ciclo:31:MULTItotal|MULTI3|Q~0, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:31:MULTItotal|MULTI3|Q~1 , kernel0|Alu0|plexor|\ciclo:31:MULTItotal|MULTI3|Q~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:28:MULTItotal|MULTI3|Q~5 , kernel0|Alu0|plexor|\ciclo:28:MULTItotal|MULTI3|Q~5, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s~10 , kernel0|Alu0|bandera1|Andero|Ant30|s~10, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:16:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:16:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM9|Co~2 , kernel0|Alu0|sumador|SUM9|Co~2, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:10:MULTItotal|MULTI3|Q~4 , kernel0|Alu0|plexor|\ciclo:10:MULTItotal|MULTI3|Q~4, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:1:MULTItotal|MULTI3|Q~8 , kernel0|Alu0|plexor|\ciclo:1:MULTItotal|MULTI3|Q~8, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s~0 , kernel0|Alu0|bandera1|Andero|Ant30|s~0, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s~1 , kernel0|Alu0|bandera1|Andero|Ant30|s~1, Procesador, 1
instance = comp, \kernel0|Alu0|plexor|ciclo:6:MULTItotal|MULTI3|Q~6 , kernel0|Alu0|plexor|\ciclo:6:MULTItotal|MULTI3|Q~6, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s~2 , kernel0|Alu0|bandera1|Andero|Ant30|s~2, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s~3 , kernel0|Alu0|bandera1|Andero|Ant30|s~3, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s~4 , kernel0|Alu0|bandera1|Andero|Ant30|s~4, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s~5 , kernel0|Alu0|bandera1|Andero|Ant30|s~5, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s~6 , kernel0|Alu0|bandera1|Andero|Ant30|s~6, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s~7 , kernel0|Alu0|bandera1|Andero|Ant30|s~7, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s~8 , kernel0|Alu0|bandera1|Andero|Ant30|s~8, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s~9 , kernel0|Alu0|bandera1|Andero|Ant30|s~9, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s~11 , kernel0|Alu0|bandera1|Andero|Ant30|s~11, Procesador, 1
instance = comp, \kernel0|Alu0|bandera1|Andero|Ant30|s , kernel0|Alu0|bandera1|Andero|Ant30|s, Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[9] , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[9], Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[8] , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[8], Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[7] , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[7], Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[6] , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[6], Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[5] , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[5], Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[4] , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[4], Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[3] , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[3], Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[2] , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[2], Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[1] , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[1], Procesador, 1
instance = comp, \Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[0] , Cont0|LPM_COUNTER_component|auto_generated|counter_reg_bit[0], Procesador, 1
instance = comp, \Mapota|Demulti1|Q0~0 , Mapota|Demulti1|Q0~0, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM31|x , kernel0|Alu0|sumador|SUM31|x, Procesador, 1
instance = comp, \kernel0|Alu0|sumador|SUM31|Co~0 , kernel0|Alu0|sumador|SUM31|Co~0, Procesador, 1
instance = comp, \~QUARTUS_CREATED_GND~I , ~QUARTUS_CREATED_GND~I, Procesador, 1
