TimeQuest Timing Analyzer report for film_scanner
Sun Sep 03 14:38:00 2017
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ccd_timings_new:ccd0|clk_timings'
 13. Slow 1200mV 85C Model Setup: 'ft_clk'
 14. Slow 1200mV 85C Model Setup: 'dac:dac0|clk_2MHz'
 15. Slow 1200mV 85C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Setup: 'clk_100M'
 17. Slow 1200mV 85C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Hold: 'clk_100M'
 19. Slow 1200mV 85C Model Hold: 'dac:dac0|clk_2MHz'
 20. Slow 1200mV 85C Model Hold: 'ft_clk'
 21. Slow 1200mV 85C Model Hold: 'ccd_timings_new:ccd0|clk_timings'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'ft_clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'ccd_timings_new:ccd0|clk_timings'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Slow 1200mV 85C Model Metastability Summary
 36. Slow 1200mV 0C Model Fmax Summary
 37. Slow 1200mV 0C Model Setup Summary
 38. Slow 1200mV 0C Model Hold Summary
 39. Slow 1200mV 0C Model Recovery Summary
 40. Slow 1200mV 0C Model Removal Summary
 41. Slow 1200mV 0C Model Minimum Pulse Width Summary
 42. Slow 1200mV 0C Model Setup: 'ccd_timings_new:ccd0|clk_timings'
 43. Slow 1200mV 0C Model Setup: 'ft_clk'
 44. Slow 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'
 45. Slow 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Slow 1200mV 0C Model Setup: 'clk_100M'
 47. Slow 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 48. Slow 1200mV 0C Model Hold: 'clk_100M'
 49. Slow 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'
 50. Slow 1200mV 0C Model Hold: 'ft_clk'
 51. Slow 1200mV 0C Model Hold: 'ccd_timings_new:ccd0|clk_timings'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'ft_clk'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'ccd_timings_new:ccd0|clk_timings'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Slow 1200mV 0C Model Metastability Summary
 66. Fast 1200mV 0C Model Setup Summary
 67. Fast 1200mV 0C Model Hold Summary
 68. Fast 1200mV 0C Model Recovery Summary
 69. Fast 1200mV 0C Model Removal Summary
 70. Fast 1200mV 0C Model Minimum Pulse Width Summary
 71. Fast 1200mV 0C Model Setup: 'ft_clk'
 72. Fast 1200mV 0C Model Setup: 'ccd_timings_new:ccd0|clk_timings'
 73. Fast 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 74. Fast 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'
 75. Fast 1200mV 0C Model Setup: 'clk_100M'
 76. Fast 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 77. Fast 1200mV 0C Model Hold: 'clk_100M'
 78. Fast 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'
 79. Fast 1200mV 0C Model Hold: 'ft_clk'
 80. Fast 1200mV 0C Model Hold: 'ccd_timings_new:ccd0|clk_timings'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'ft_clk'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'ccd_timings_new:ccd0|clk_timings'
 83. Fast 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 84. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 85. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 86. Setup Times
 87. Hold Times
 88. Clock to Output Times
 89. Minimum Clock to Output Times
 90. Output Enable Times
 91. Minimum Output Enable Times
 92. Output Disable Times
 93. Minimum Output Disable Times
 94. Fast 1200mV 0C Model Metastability Summary
 95. Multicorner Timing Analysis Summary
 96. Setup Times
 97. Hold Times
 98. Clock to Output Times
 99. Minimum Clock to Output Times
100. Board Trace Model Assignments
101. Input Transition Times
102. Signal Integrity Metrics (Slow 1200mv 0c Model)
103. Signal Integrity Metrics (Slow 1200mv 85c Model)
104. Signal Integrity Metrics (Fast 1200mv 0c Model)
105. Setup Transfers
106. Hold Transfers
107. Report TCCS
108. Report RSKM
109. Unconstrained Paths
110. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition ;
; Revision Name      ; film_scanner                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+
; Clock Name                                              ; Type      ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                                    ; Targets                                                     ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+
; ccd_timings_new:ccd0|clk_timings                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { ccd_timings_new:ccd0|clk_timings }                        ;
; clk_100M                                                ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { clk_100M }                                                ;
; dac:dac0|clk_2MHz                                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { dac:dac0|clk_2MHz }                                       ;
; ft_clk                                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { ft_clk }                                                  ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 6.250  ; 160.0 MHz  ; 0.000 ; 3.125 ; 50.00      ; 5         ; 8           ;       ;        ;           ;            ; false    ; clk_100M ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_80_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                              ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                                          ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; 222.72 MHz ; 222.72 MHz      ; ft_clk                           ;                                                               ;
; 325.84 MHz ; 325.84 MHz      ; ccd_timings_new:ccd0|clk_timings ;                                                               ;
; 337.72 MHz ; 250.0 MHz       ; clk_100M                         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 457.25 MHz ; 457.25 MHz      ; dac:dac0|clk_2MHz                ;                                                               ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                              ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ccd_timings_new:ccd0|clk_timings                        ; -2.069 ; -48.904       ;
; ft_clk                                                  ; -1.756 ; -90.796       ;
; dac:dac0|clk_2MHz                                       ; -1.187 ; -13.911       ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.452 ; -0.452        ;
; clk_100M                                                ; -0.341 ; -0.341        ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.031 ; -0.031        ;
; clk_100M                                                ; 0.297  ; 0.000         ;
; dac:dac0|clk_2MHz                                       ; 0.341  ; 0.000         ;
; ft_clk                                                  ; 0.357  ; 0.000         ;
; ccd_timings_new:ccd0|clk_timings                        ; 0.358  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ft_clk                                                  ; -3.000 ; -81.708       ;
; ccd_timings_new:ccd0|clk_timings                        ; -1.000 ; -29.000       ;
; dac:dac0|clk_2MHz                                       ; -1.000 ; -16.000       ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.899  ; 0.000         ;
; clk_100M                                                ; 4.579  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ccd_timings_new:ccd0|clk_timings'                                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.069 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 3.002      ;
; -2.069 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 3.002      ;
; -2.069 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 3.002      ;
; -2.069 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 3.002      ;
; -2.069 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 3.002      ;
; -2.069 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 3.002      ;
; -2.069 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 3.002      ;
; -2.069 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 3.002      ;
; -2.059 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.994      ;
; -2.059 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.994      ;
; -2.059 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.994      ;
; -2.059 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.994      ;
; -2.059 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.994      ;
; -2.059 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.994      ;
; -2.059 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.994      ;
; -2.059 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.994      ;
; -2.042 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.977      ;
; -2.042 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.977      ;
; -2.042 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.977      ;
; -2.042 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.977      ;
; -2.042 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.977      ;
; -2.042 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.977      ;
; -2.042 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.977      ;
; -2.042 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.977      ;
; -2.038 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.971      ;
; -2.038 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.971      ;
; -2.038 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.971      ;
; -2.038 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.971      ;
; -2.038 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.971      ;
; -2.038 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.971      ;
; -2.038 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.971      ;
; -2.038 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.971      ;
; -2.016 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.949      ;
; -2.014 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.949      ;
; -2.014 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.949      ;
; -2.014 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.949      ;
; -2.014 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.949      ;
; -2.014 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.949      ;
; -2.014 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.949      ;
; -2.014 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.949      ;
; -2.014 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.949      ;
; -1.979 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.550      ;
; -1.979 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.550      ;
; -1.979 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.550      ;
; -1.979 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.550      ;
; -1.979 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.550      ;
; -1.979 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.550      ;
; -1.979 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.550      ;
; -1.979 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.550      ;
; -1.967 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.063     ; 2.899      ;
; -1.960 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.531      ;
; -1.960 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.531      ;
; -1.960 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.531      ;
; -1.960 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.531      ;
; -1.960 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.531      ;
; -1.960 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.531      ;
; -1.960 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.531      ;
; -1.960 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.424     ; 2.531      ;
; -1.936 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.063     ; 2.868      ;
; -1.914 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.063     ; 2.846      ;
; -1.912 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.063     ; 2.844      ;
; -1.910 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.845      ;
; -1.910 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.845      ;
; -1.910 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.845      ;
; -1.910 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.845      ;
; -1.910 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.845      ;
; -1.910 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.845      ;
; -1.910 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.845      ;
; -1.910 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.845      ;
; -1.902 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.835      ;
; -1.895 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.828      ;
; -1.895 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.828      ;
; -1.895 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.828      ;
; -1.895 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.828      ;
; -1.895 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.828      ;
; -1.895 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.828      ;
; -1.895 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.828      ;
; -1.895 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.062     ; 2.828      ;
; -1.881 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.063     ; 2.813      ;
; -1.877 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.425     ; 2.447      ;
; -1.872 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.807      ;
; -1.872 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.807      ;
; -1.872 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.807      ;
; -1.872 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.807      ;
; -1.872 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.807      ;
; -1.872 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.060     ; 2.807      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ft_clk'                                                                                                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.745 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.322     ; 1.918      ;
; -1.728 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.322     ; 1.901      ;
; -1.714 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.326     ; 1.883      ;
; -1.712 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.326     ; 1.881      ;
; -1.619 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 0.500        ; -0.324     ; 1.790      ;
; -1.578 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.063     ; 2.510      ;
; -1.577 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.063     ; 2.509      ;
; -1.541 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.477      ;
; -1.540 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.476      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[1]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.533 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.701      ;
; -1.460 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.396      ;
; -1.459 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.395      ;
; -1.455 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.065     ; 2.385      ;
; -1.453 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.065     ; 2.383      ;
; -1.440 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.376      ;
; -1.439 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.375      ;
; -1.415 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.065     ; 2.345      ;
; -1.415 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.330     ; 1.580      ;
; -1.414 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.582      ;
; -1.413 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.065     ; 2.343      ;
; -1.398 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.330     ; 1.563      ;
; -1.398 ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.204      ; 2.097      ;
; -1.397 ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.204      ; 2.096      ;
; -1.395 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.065     ; 2.325      ;
; -1.394 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.326     ; 1.563      ;
; -1.392 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.328      ;
; -1.391 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.326     ; 1.560      ;
; -1.391 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.327      ;
; -1.375 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.326     ; 1.544      ;
; -1.373 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.326     ; 1.542      ;
; -1.355 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.063     ; 2.287      ;
; -1.307 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.324     ; 1.478      ;
; -1.296 ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; usb_ft232h:usb0|txf_rdreq                                                                                          ; ft_clk       ; ft_clk      ; 0.500        ; 0.196      ; 1.987      ;
; -1.293 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.062     ; 2.226      ;
; -1.292 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.326     ; 1.461      ;
; -1.291 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.062     ; 2.224      ;
; -1.287 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.326     ; 1.456      ;
; -1.282 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.068     ; 1.643      ;
; -1.282 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.068     ; 1.643      ;
; -1.282 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.068     ; 1.643      ;
; -1.282 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.068     ; 1.643      ;
; -1.282 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.068     ; 1.643      ;
; -1.282 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.068     ; 1.643      ;
; -1.282 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.068     ; 1.643      ;
; -1.282 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.068     ; 1.643      ;
; -1.270 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.326     ; 1.439      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[1]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.198      ;
; -1.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.062     ; 2.202      ;
; -1.267 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.062     ; 2.200      ;
; -1.243 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.061     ; 2.177      ;
; -1.232 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.067     ; 2.160      ;
; -1.216 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.060     ; 2.151      ;
; -1.213 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.060     ; 2.148      ;
; -1.202 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.064     ; 2.133      ;
; -1.189 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; usb_ft232h:usb0|txf_rdreq                                                                                          ; ft_clk       ; ft_clk      ; 0.500        ; 0.200      ; 1.884      ;
; -1.186 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.122      ;
; -1.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.121      ;
; -1.179 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.500        ; -0.065     ; 1.642      ;
; -1.150 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.079      ;
; -1.143 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.067     ; 2.071      ;
; -1.135 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.065     ; 2.065      ;
; -1.132 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.065     ; 2.062      ;
; -1.131 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ft_clk       ; ft_clk      ; 1.000        ; -0.063     ; 2.063      ;
; -1.131 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.063     ; 2.063      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.187 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 2.117      ;
; -1.187 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 2.117      ;
; -1.186 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 2.116      ;
; -1.183 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 2.113      ;
; -1.167 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 2.097      ;
; -1.166 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 2.096      ;
; -1.120 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 2.401      ;
; -1.119 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 2.400      ;
; -1.106 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 2.387      ;
; -1.086 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 2.367      ;
; -1.081 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 2.012      ;
; -1.056 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.988      ;
; -1.021 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.952      ;
; -1.021 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.952      ;
; -1.021 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.952      ;
; -1.021 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.952      ;
; -1.021 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.952      ;
; -0.997 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.928      ;
; -0.997 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.928      ;
; -0.997 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.928      ;
; -0.997 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.928      ;
; -0.997 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.928      ;
; -0.996 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.927      ;
; -0.996 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.927      ;
; -0.996 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.927      ;
; -0.996 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.927      ;
; -0.996 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.927      ;
; -0.970 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.901      ;
; -0.970 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.901      ;
; -0.970 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.901      ;
; -0.970 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.901      ;
; -0.970 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.901      ;
; -0.959 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.890      ;
; -0.940 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 2.221      ;
; -0.931 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.861      ;
; -0.920 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.851      ;
; -0.919 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.850      ;
; -0.915 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.845      ;
; -0.915 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.846      ;
; -0.911 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.841      ;
; -0.874 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 2.155      ;
; -0.865 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.795      ;
; -0.864 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 2.145      ;
; -0.862 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.287      ; 2.144      ;
; -0.855 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.787      ;
; -0.837 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.769      ;
; -0.837 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.769      ;
; -0.837 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.769      ;
; -0.837 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.769      ;
; -0.837 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.769      ;
; -0.829 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.760      ;
; -0.829 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.760      ;
; -0.829 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.760      ;
; -0.829 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.760      ;
; -0.829 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.760      ;
; -0.823 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.754      ;
; -0.823 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.754      ;
; -0.823 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.754      ;
; -0.823 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.754      ;
; -0.823 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.754      ;
; -0.814 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.746      ;
; -0.814 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.746      ;
; -0.814 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.746      ;
; -0.814 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.746      ;
; -0.814 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.746      ;
; -0.799 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.730      ;
; -0.796 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.727      ;
; -0.796 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.727      ;
; -0.770 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.287      ; 2.052      ;
; -0.744 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.676      ;
; -0.743 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.674      ;
; -0.741 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.672      ;
; -0.741 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.672      ;
; -0.741 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.672      ;
; -0.741 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.672      ;
; -0.741 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.672      ;
; -0.737 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.668      ;
; -0.730 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.662      ;
; -0.727 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 2.008      ;
; -0.718 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.286      ; 1.999      ;
; -0.716 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 1.999      ;
; -0.707 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 1.990      ;
; -0.697 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.627      ;
; -0.674 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.604      ;
; -0.664 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.595      ;
; -0.661 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.592      ;
; -0.654 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.078     ; 1.571      ;
; -0.653 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.585      ;
; -0.620 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.550      ;
; -0.613 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.543      ;
; -0.605 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.537      ;
; -0.604 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.536      ;
; -0.565 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.496      ;
; -0.551 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 1.834      ;
; -0.539 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.469      ;
; -0.520 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 1.803      ;
; -0.493 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.065     ; 1.423      ;
; -0.475 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.406      ;
; -0.464 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.064     ; 1.395      ;
; -0.462 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.394      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.452 ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -0.187     ; 0.659      ;
; -0.419 ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -0.187     ; 0.626      ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_100M'                                                                                                   ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.341 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.500        ; 1.940      ; 2.965      ;
; 0.208  ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 1.000        ; 1.940      ; 2.916      ;
; 7.039  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.892      ;
; 7.044  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.887      ;
; 7.240  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.691      ;
; 7.334  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.597      ;
; 7.892  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.039      ;
; 7.979  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.952      ;
; 7.981  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.950      ;
; 7.996  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.935      ;
; 8.071  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.860      ;
; 8.100  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.831      ;
; 8.112  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.819      ;
; 8.193  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.738      ;
; 8.316  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.615      ;
; 8.363  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.568      ;
; 8.423  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.508      ;
; 8.495  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.436      ;
; 8.498  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.433      ;
; 8.505  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.426      ;
; 8.542  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.389      ;
; 8.785  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.146      ;
; 8.900  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.031      ;
; 8.934  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 0.997      ;
; 8.959  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 0.972      ;
; 9.213  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 0.718      ;
; 9.213  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 0.718      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.031 ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.155      ; 0.580      ;
; -0.012 ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.155      ; 0.599      ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_100M'                                                                                                   ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.297 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 2.016      ; 2.699      ;
; 0.359 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.580      ;
; 0.389 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.610      ;
; 0.390 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.611      ;
; 0.555 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.776      ;
; 0.556 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.777      ;
; 0.814 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.035      ;
; 0.814 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 2.016      ; 2.716      ;
; 0.830 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.051      ;
; 0.847 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.068      ;
; 0.849 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.070      ;
; 0.913 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.134      ;
; 0.929 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.150      ;
; 0.933 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.154      ;
; 0.954 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.175      ;
; 1.028 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.249      ;
; 1.032 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.253      ;
; 1.035 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.256      ;
; 1.090 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.311      ;
; 1.124 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.345      ;
; 1.205 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.426      ;
; 1.209 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.430      ;
; 1.573 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.794      ;
; 2.105 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.326      ;
; 2.204 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.425      ;
; 2.293 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.514      ;
; 2.381 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.602      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.341 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.079      ; 0.577      ;
; 0.356 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.577      ;
; 0.398 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.619      ;
; 0.407 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.628      ;
; 0.519 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.430      ; 1.106      ;
; 0.528 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.430      ; 1.115      ;
; 0.537 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.430      ; 1.124      ;
; 0.576 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.797      ;
; 0.584 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.430      ; 1.171      ;
; 0.589 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.810      ;
; 0.596 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.817      ;
; 0.614 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.835      ;
; 0.614 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.835      ;
; 0.645 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.866      ;
; 0.710 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.430      ; 1.297      ;
; 0.716 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 0.937      ;
; 0.731 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.430      ; 1.318      ;
; 0.794 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.431      ; 1.382      ;
; 0.828 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.050      ;
; 0.845 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.430      ;
; 0.851 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.072      ;
; 0.864 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.085      ;
; 0.881 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.102      ;
; 0.883 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.104      ;
; 0.897 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.429      ; 1.483      ;
; 0.899 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.120      ;
; 0.904 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.431      ; 1.492      ;
; 0.913 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.134      ;
; 0.921 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.142      ;
; 0.923 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.144      ;
; 0.934 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.155      ;
; 0.959 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.181      ;
; 0.967 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.188      ;
; 0.968 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.190      ;
; 0.968 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.190      ;
; 0.971 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.431      ; 1.559      ;
; 0.972 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.194      ;
; 0.974 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.195      ;
; 0.976 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.197      ;
; 0.993 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.214      ;
; 0.995 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.216      ;
; 1.004 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.224      ;
; 1.004 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.225      ;
; 1.006 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.227      ;
; 1.010 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.231      ;
; 1.010 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.595      ;
; 1.012 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.597      ;
; 1.012 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.597      ;
; 1.020 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.241      ;
; 1.026 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.611      ;
; 1.038 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.259      ;
; 1.042 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.627      ;
; 1.044 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.078      ; 1.279      ;
; 1.060 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.429      ; 1.646      ;
; 1.074 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.659      ;
; 1.078 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.431      ; 1.666      ;
; 1.088 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.308      ;
; 1.096 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.316      ;
; 1.115 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.336      ;
; 1.139 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.360      ;
; 1.145 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.365      ;
; 1.149 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.370      ;
; 1.155 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.377      ;
; 1.182 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.402      ;
; 1.188 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.410      ;
; 1.191 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.776      ;
; 1.203 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.423      ;
; 1.207 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.429      ;
; 1.224 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.445      ;
; 1.224 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.445      ;
; 1.224 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.445      ;
; 1.224 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.445      ;
; 1.224 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.445      ;
; 1.225 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.446      ;
; 1.255 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.476      ;
; 1.266 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.486      ;
; 1.269 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.854      ;
; 1.288 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.509      ;
; 1.309 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.531      ;
; 1.338 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.559      ;
; 1.338 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.559      ;
; 1.338 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.559      ;
; 1.338 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.559      ;
; 1.348 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.569      ;
; 1.354 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.575      ;
; 1.354 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.575      ;
; 1.383 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.603      ;
; 1.412 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.634      ;
; 1.432 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.652      ;
; 1.437 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.659      ;
; 1.437 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.659      ;
; 1.437 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.659      ;
; 1.437 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.659      ;
; 1.437 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.065      ; 1.659      ;
; 1.475 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.064      ; 1.696      ;
; 1.483 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.703      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ft_clk'                                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|error                                                                                 ; usb_ft232h:usb0|error                                                                                              ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; usb_ft232h:usb0|usb_rd_n_o                                                                            ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; usb_ft232h:usb0|rxerror                                                                               ; usb_ft232h:usb0|rxerror                                                                                            ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.577      ;
; 0.371 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.591      ;
; 0.385 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.605      ;
; 0.387 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.607      ;
; 0.389 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.609      ;
; 0.390 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9          ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.610      ;
; 0.393 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.318      ; 0.898      ;
; 0.398 ; usb_ft232h:usb0|usb_rd_n_o                                                                            ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.617      ;
; 0.405 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.625      ;
; 0.406 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.626      ;
; 0.406 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.626      ;
; 0.407 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.318      ; 0.912      ;
; 0.407 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.627      ;
; 0.415 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.318      ; 0.920      ;
; 0.416 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.316      ; 0.919      ;
; 0.416 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.318      ; 0.921      ;
; 0.425 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.645      ;
; 0.429 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.318      ; 0.934      ;
; 0.473 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0] ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.693      ;
; 0.475 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.695      ;
; 0.490 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.710      ;
; 0.510 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.730      ;
; 0.532 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.752      ;
; 0.543 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.763      ;
; 0.549 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.768      ;
; 0.551 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.771      ;
; 0.551 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1] ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.771      ;
; 0.552 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.772      ;
; 0.554 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.773      ;
; 0.556 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.775      ;
; 0.563 ; usb_ft232h:usb0|rxerror                                                                               ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.782      ;
; 0.581 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.801      ;
; 0.583 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.803      ;
; 0.590 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.810      ;
; 0.594 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.814      ;
; 0.595 ; usb_ft232h:usb0|usb_wr_n_o                                                                            ; usb_ft232h:usb0|error                                                                                              ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.815      ;
; 0.599 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.819      ;
; 0.601 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.821      ;
; 0.603 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                   ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.823      ;
; 0.605 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.318      ; 1.110      ;
; 0.611 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.831      ;
; 0.618 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.838      ;
; 0.620 ; usb_ft232h:usb0|usb_rd_n_o                                                                            ; usb_ft232h:usb0|rxerror                                                                                            ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.839      ;
; 0.625 ; usb_ft232h:usb0|error                                                                                 ; usb_ft232h:usb0|usb_wr_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.845      ;
; 0.651 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.870      ;
; 0.687 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.906      ;
; 0.691 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.910      ;
; 0.691 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.910      ;
; 0.715 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.064      ; 0.936      ;
; 0.717 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.936      ;
; 0.723 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.943      ;
; 0.723 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.942      ;
; 0.726 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.946      ;
; 0.726 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.946      ;
; 0.733 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.953      ;
; 0.737 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.956      ;
; 0.754 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.974      ;
; 0.761 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.980      ;
; 0.764 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.983      ;
; 0.770 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.990      ;
; 0.771 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.991      ;
; 0.776 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                   ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.996      ;
; 0.785 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2] ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.059      ; 1.001      ;
; 0.808 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 1.028      ;
; 0.810 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 1.030      ;
; 0.811 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 1.031      ;
; 0.832 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.318      ; 1.337      ;
; 0.841 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 1.061      ;
; 0.866 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 1.086      ;
; 0.868 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.064      ; 1.089      ;
; 0.872 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 1.091      ;
; 0.880 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 1.100      ;
; 0.881 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[7]                                   ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 1.101      ;
; 0.885 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 1.105      ;
; 0.889 ; usb_ft232h:usb0|usb_oe_n_o                                                                            ; usb_ft232h:usb0|usb_wr_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.061      ; 1.107      ;
; 0.891 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 1.111      ;
; 0.894 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                   ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 1.114      ;
+-------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ccd_timings_new:ccd0|clk_timings'                                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.358 ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; ccd_timings_new:ccd0|ccd_cp          ; ccd_timings_new:ccd0|ccd_cp          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ccd_timings_new:ccd0|ccd_rs          ; ccd_timings_new:ccd0|ccd_rs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ccd_timings_new:ccd0|adc_sclk        ; ccd_timings_new:ccd0|adc_sclk        ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 0.577      ;
; 0.389 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.608      ;
; 0.487 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.424      ; 1.068      ;
; 0.545 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.076      ; 0.778      ;
; 0.556 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.076      ; 0.789      ;
; 0.562 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.781      ;
; 0.562 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.781      ;
; 0.569 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.789      ;
; 0.572 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.791      ;
; 0.592 ; ccd_timings_new:ccd0|timings_cntr[0] ; ccd_timings_new:ccd0|adc_sclk        ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.060      ; 0.809      ;
; 0.608 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.424      ; 1.189      ;
; 0.637 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.421      ; 1.215      ;
; 0.638 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 0.856      ;
; 0.698 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 0.916      ;
; 0.719 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.424      ; 1.300      ;
; 0.764 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|ccd_rs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.060      ; 0.981      ;
; 0.773 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.421      ; 1.351      ;
; 0.776 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 0.995      ;
; 0.841 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.060      ; 1.058      ;
; 0.846 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.065      ;
; 0.848 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.064      ; 1.069      ;
; 0.849 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.068      ;
; 0.851 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.070      ;
; 0.851 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.070      ;
; 0.858 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.077      ;
; 0.859 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.079      ;
; 0.870 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 1.088      ;
; 0.879 ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.421      ; 1.457      ;
; 0.929 ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|adc_sclk        ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.060      ; 1.146      ;
; 0.957 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.060      ; 1.174      ;
; 0.958 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.177      ;
; 0.961 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.180      ;
; 0.963 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.182      ;
; 0.963 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.182      ;
; 0.970 ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.189      ;
; 0.971 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.190      ;
; 0.972 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.421      ; 1.551      ;
; 0.977 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.196      ;
; 0.992 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|ccd_cp          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.060      ; 1.209      ;
; 0.997 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 1.215      ;
; 1.001 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.059      ; 1.217      ;
; 1.019 ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.059      ; 1.235      ;
; 1.021 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.059      ; 1.237      ;
; 1.022 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 1.240      ;
; 1.025 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.059      ; 1.241      ;
; 1.027 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.246      ;
; 1.030 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.060      ; 1.247      ;
; 1.048 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.064      ; 1.269      ;
; 1.057 ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 1.275      ;
; 1.068 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.287      ;
; 1.073 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.292      ;
; 1.075 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.294      ;
; 1.082 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.301      ;
; 1.083 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.302      ;
; 1.084 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.303      ;
; 1.099 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.064      ; 1.320      ;
; 1.104 ; ccd_timings_new:ccd0|timings_cntr[0] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.064      ; 1.325      ;
; 1.113 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.059      ; 1.329      ;
; 1.121 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|ccd_rs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.060      ; 1.338      ;
; 1.131 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.059      ; 1.347      ;
; 1.131 ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.059      ; 1.347      ;
; 1.136 ; ccd_timings_new:ccd0|timings_cntr[0] ; ccd_timings_new:ccd0|ccd_cp          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.060      ; 1.353      ;
; 1.137 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.059      ; 1.353      ;
; 1.154 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 1.372      ;
; 1.164 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.076      ; 1.397      ;
; 1.179 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.064      ; 1.400      ;
; 1.181 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; -0.286     ; 1.052      ;
; 1.185 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.404      ;
; 1.187 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 1.405      ;
; 1.188 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 1.406      ;
; 1.189 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 1.407      ;
; 1.190 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|timings_cntr[0] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 1.408      ;
; 1.192 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; -0.286     ; 1.063      ;
; 1.193 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.412      ;
; 1.195 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.414      ;
; 1.196 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.415      ;
; 1.197 ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.064      ; 1.418      ;
; 1.201 ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.061      ; 1.419      ;
; 1.204 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.423      ;
; 1.205 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.424      ;
; 1.206 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.425      ;
; 1.210 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.429      ;
; 1.212 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.062      ; 1.431      ;
; 1.225 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.059      ; 1.441      ;
; 1.236 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.421      ; 1.814      ;
+-------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ft_clk'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ft_clk ; Rise       ; ft_clk                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[5]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[6]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[7]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[1]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|error                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|rxerror                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|rxf_wrreq                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|txf_rdreq                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|usb_wr_n_o                                                                                         ;
; -0.016 ; 0.214        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ;
; -0.016 ; 0.214        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ;
; -0.016 ; 0.214        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ;
; -0.016 ; 0.214        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ;
; -0.016 ; 0.214        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ;
; -0.016 ; 0.214        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ;
; -0.016 ; 0.214        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ;
; -0.016 ; 0.214        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ;
; -0.014 ; 0.216        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ;
; 0.030  ; 0.246        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ;
; 0.030  ; 0.246        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ;
; 0.030  ; 0.246        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ;
; 0.030  ; 0.246        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ;
; 0.030  ; 0.246        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[5]                                                ;
; 0.030  ; 0.246        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[6]                                                ;
; 0.030  ; 0.246        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[7]                                                ;
; 0.030  ; 0.246        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                ;
; 0.030  ; 0.246        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ;
; 0.032  ; 0.248        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                ;
; 0.033  ; 0.249        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                    ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ccd_timings_new:ccd0|clk_timings'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_cs          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_sclk        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_cp          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_p1          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_rs          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_sh          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[7] ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[1]   ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[7]   ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_cs          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_sclk        ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_cp          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_p1          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_rs          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_sh          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[0]   ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[10]  ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[11]  ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[12]  ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[13]  ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[2]   ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[3]   ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[4]   ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[5]   ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[6]   ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[8]   ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[9]   ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|state           ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[0] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[1] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[2] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[3] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[4] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[5] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[6] ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[7] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_sh          ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[0] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[1] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[2] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[3] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[4] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[5] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[6] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[7] ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_cs          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_sclk        ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_cp          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_p1          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_rs          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[0]   ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[10]  ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[11]  ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[12]  ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[13]  ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[2]   ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[3]   ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[4]   ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[5]   ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[6]   ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[8]   ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[9]   ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|state           ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[1]   ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[7]   ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[1]|clk               ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[7]|clk               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|adc_cs|clk                      ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|adc_sclk|clk                    ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|ccd_cp|clk                      ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|ccd_p1|clk                      ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|ccd_rs|clk                      ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|ccd_sh|clk                      ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[0]|clk               ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[10]|clk              ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[11]|clk              ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[12]|clk              ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[13]|clk              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                              ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 2.899 ; 3.115        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timings_new:ccd0|clk_timings                                              ;
; 2.949 ; 3.133        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timings_new:ccd0|clk_timings                                              ;
; 3.111 ; 3.111        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|clk_timings|clk                                                          ;
; 3.112 ; 3.112        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 3.112 ; 3.112        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 3.137 ; 3.137        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 3.137 ; 3.137        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 3.139 ; 3.139        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|clk_timings|clk                                                          ;
; 4.250 ; 6.250        ; 2.000          ; Min Period       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timings_new:ccd0|clk_timings                                              ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'                                                                                                ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.579 ; 4.763        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 4.579 ; 4.763        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 4.579 ; 4.763        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 4.579 ; 4.763        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 4.579 ; 4.763        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 4.579 ; 4.763        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 4.740 ; 4.740        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 4.740 ; 4.740        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 4.740 ; 4.740        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 4.740 ; 4.740        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 4.740 ; 4.740        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 4.740 ; 4.740        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 4.748 ; 4.748        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.759 ; 4.759        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.759 ; 4.759        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.761 ; 4.761        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 4.769 ; 4.769        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 4.769 ; 4.769        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.020 ; 5.236        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 5.020 ; 5.236        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 5.020 ; 5.236        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 5.020 ; 5.236        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 5.020 ; 5.236        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 5.020 ; 5.236        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 5.230 ; 5.230        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 5.230 ; 5.230        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.239 ; 5.239        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.240 ; 5.240        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.240 ; 5.240        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 5.252 ; 5.252        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.259 ; 5.259        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 5.259 ; 5.259        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 5.259 ; 5.259        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 5.259 ; 5.259        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 5.259 ; 5.259        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 5.259 ; 5.259        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ft_rxf    ; ft_clk     ; 2.872 ; 3.394 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; 2.780 ; 3.299 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; 2.550 ; 3.066 ; Fall       ; ft_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ft_rxf    ; ft_clk     ; -1.699 ; -2.200 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; -1.422 ; -1.931 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; -2.070 ; -2.589 ; Fall       ; ft_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; adc_cs     ; ccd_timings_new:ccd0|clk_timings ; 5.584 ; 5.663 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; adc_sclk   ; ccd_timings_new:ccd0|clk_timings ; 6.212 ; 6.246 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_cp     ; ccd_timings_new:ccd0|clk_timings ; 5.969 ; 6.010 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p1     ; ccd_timings_new:ccd0|clk_timings ; 6.038 ; 6.063 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p2     ; ccd_timings_new:ccd0|clk_timings ; 6.063 ; 6.038 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_rs     ; ccd_timings_new:ccd0|clk_timings ; 6.174 ; 6.270 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_sh     ; ccd_timings_new:ccd0|clk_timings ; 6.102 ; 6.178 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; dac_sclk   ; dac:dac0|clk_2MHz                ; 5.822 ; 5.864 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sdin   ; dac:dac0|clk_2MHz                ; 5.901 ; 5.942 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sync   ; dac:dac0|clk_2MHz                ; 8.409 ; 8.736 ; Rise       ; dac:dac0|clk_2MHz                ;
; ft_bus[*]  ; ft_clk                           ; 8.571 ; 8.846 ; Rise       ; ft_clk                           ;
;  ft_bus[0] ; ft_clk                           ; 6.267 ; 6.246 ; Rise       ; ft_clk                           ;
;  ft_bus[1] ; ft_clk                           ; 6.233 ; 6.238 ; Rise       ; ft_clk                           ;
;  ft_bus[2] ; ft_clk                           ; 6.109 ; 6.087 ; Rise       ; ft_clk                           ;
;  ft_bus[3] ; ft_clk                           ; 8.571 ; 8.846 ; Rise       ; ft_clk                           ;
;  ft_bus[4] ; ft_clk                           ; 6.055 ; 6.046 ; Rise       ; ft_clk                           ;
;  ft_bus[5] ; ft_clk                           ; 6.104 ; 6.115 ; Rise       ; ft_clk                           ;
;  ft_bus[6] ; ft_clk                           ; 6.048 ; 6.055 ; Rise       ; ft_clk                           ;
;  ft_bus[7] ; ft_clk                           ; 6.089 ; 6.064 ; Rise       ; ft_clk                           ;
; ft_rd      ; ft_clk                           ; 5.834 ; 5.830 ; Rise       ; ft_clk                           ;
; ft_wr      ; ft_clk                           ; 5.898 ; 5.899 ; Rise       ; ft_clk                           ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; adc_cs     ; ccd_timings_new:ccd0|clk_timings ; 5.381 ; 5.457 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; adc_sclk   ; ccd_timings_new:ccd0|clk_timings ; 5.984 ; 6.017 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_cp     ; ccd_timings_new:ccd0|clk_timings ; 5.753 ; 5.792 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p1     ; ccd_timings_new:ccd0|clk_timings ; 5.819 ; 5.842 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p2     ; ccd_timings_new:ccd0|clk_timings ; 5.842 ; 5.819 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_rs     ; ccd_timings_new:ccd0|clk_timings ; 5.950 ; 6.041 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_sh     ; ccd_timings_new:ccd0|clk_timings ; 5.881 ; 5.953 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; dac_sclk   ; dac:dac0|clk_2MHz                ; 5.615 ; 5.655 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sdin   ; dac:dac0|clk_2MHz                ; 5.692 ; 5.731 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sync   ; dac:dac0|clk_2MHz                ; 8.190 ; 8.516 ; Rise       ; dac:dac0|clk_2MHz                ;
; ft_bus[*]  ; ft_clk                           ; 5.867 ; 5.864 ; Rise       ; ft_clk                           ;
;  ft_bus[0] ; ft_clk                           ; 6.084 ; 6.063 ; Rise       ; ft_clk                           ;
;  ft_bus[1] ; ft_clk                           ; 6.051 ; 6.056 ; Rise       ; ft_clk                           ;
;  ft_bus[2] ; ft_clk                           ; 5.926 ; 5.904 ; Rise       ; ft_clk                           ;
;  ft_bus[3] ; ft_clk                           ; 8.389 ; 8.664 ; Rise       ; ft_clk                           ;
;  ft_bus[4] ; ft_clk                           ; 5.874 ; 5.864 ; Rise       ; ft_clk                           ;
;  ft_bus[5] ; ft_clk                           ; 5.921 ; 5.931 ; Rise       ; ft_clk                           ;
;  ft_bus[6] ; ft_clk                           ; 5.867 ; 5.873 ; Rise       ; ft_clk                           ;
;  ft_bus[7] ; ft_clk                           ; 5.907 ; 5.883 ; Rise       ; ft_clk                           ;
; ft_rd      ; ft_clk                           ; 5.647 ; 5.642 ; Rise       ; ft_clk                           ;
; ft_wr      ; ft_clk                           ; 5.707 ; 5.708 ; Rise       ; ft_clk                           ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 5.617 ; 5.570 ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.781 ; 5.738 ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.781 ; 5.738 ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 5.617 ; 5.570 ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 8.093 ; 8.335 ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.662 ; 5.615 ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.662 ; 5.615 ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.665 ; 5.618 ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.641 ; 5.594 ; Rise       ; ft_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 5.438 ; 5.391 ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.602 ; 5.559 ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.602 ; 5.559 ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 5.438 ; 5.391 ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 7.914 ; 8.156 ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.481 ; 5.434 ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.481 ; 5.434 ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.484 ; 5.437 ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.461 ; 5.414 ; Rise       ; ft_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 5.639     ; 5.686     ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.807     ; 5.850     ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.807     ; 5.850     ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 5.639     ; 5.686     ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 8.383     ; 8.141     ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.690     ; 5.737     ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.690     ; 5.737     ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.696     ; 5.743     ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.668     ; 5.715     ; Rise       ; ft_clk          ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 5.457     ; 5.504     ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.625     ; 5.668     ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.625     ; 5.668     ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 5.457     ; 5.504     ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 8.202     ; 7.960     ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.506     ; 5.553     ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.506     ; 5.553     ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.512     ; 5.559     ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.485     ; 5.532     ; Rise       ; ft_clk          ;
+------------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                               ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                                          ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; 246.43 MHz ; 246.43 MHz      ; ft_clk                           ;                                                               ;
; 361.27 MHz ; 361.27 MHz      ; ccd_timings_new:ccd0|clk_timings ;                                                               ;
; 376.22 MHz ; 250.0 MHz       ; clk_100M                         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 507.87 MHz ; 500.0 MHz       ; dac:dac0|clk_2MHz                ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ccd_timings_new:ccd0|clk_timings                        ; -1.768 ; -40.659       ;
; ft_clk                                                  ; -1.529 ; -76.681       ;
; dac:dac0|clk_2MHz                                       ; -0.969 ; -10.869       ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.283 ; -0.283        ;
; clk_100M                                                ; -0.248 ; -0.248        ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.134 ; -0.134        ;
; clk_100M                                                ; 0.297  ; 0.000         ;
; dac:dac0|clk_2MHz                                       ; 0.298  ; 0.000         ;
; ft_clk                                                  ; 0.311  ; 0.000         ;
; ccd_timings_new:ccd0|clk_timings                        ; 0.312  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ft_clk                                                  ; -3.000 ; -81.656       ;
; ccd_timings_new:ccd0|clk_timings                        ; -1.000 ; -29.000       ;
; dac:dac0|clk_2MHz                                       ; -1.000 ; -16.000       ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.884  ; 0.000         ;
; clk_100M                                                ; 4.589  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ccd_timings_new:ccd0|clk_timings'                                                                                                                                      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.768 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.711      ;
; -1.768 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.711      ;
; -1.768 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.711      ;
; -1.768 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.711      ;
; -1.768 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.711      ;
; -1.768 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.711      ;
; -1.768 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.711      ;
; -1.768 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.711      ;
; -1.750 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.693      ;
; -1.750 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.693      ;
; -1.750 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.693      ;
; -1.750 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.693      ;
; -1.750 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.693      ;
; -1.750 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.693      ;
; -1.750 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.693      ;
; -1.750 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.693      ;
; -1.745 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.685      ;
; -1.745 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.685      ;
; -1.745 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.685      ;
; -1.745 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.685      ;
; -1.745 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.685      ;
; -1.745 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.685      ;
; -1.745 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.685      ;
; -1.745 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.685      ;
; -1.735 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.678      ;
; -1.735 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.678      ;
; -1.735 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.678      ;
; -1.735 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.678      ;
; -1.735 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.678      ;
; -1.735 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.678      ;
; -1.735 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.678      ;
; -1.735 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.678      ;
; -1.717 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.657      ;
; -1.697 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.637      ;
; -1.697 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.637      ;
; -1.697 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.637      ;
; -1.697 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.637      ;
; -1.697 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.637      ;
; -1.697 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.637      ;
; -1.697 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.637      ;
; -1.697 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.637      ;
; -1.684 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.288      ;
; -1.684 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.288      ;
; -1.684 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.288      ;
; -1.684 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.288      ;
; -1.684 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.288      ;
; -1.684 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.288      ;
; -1.684 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.288      ;
; -1.684 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.288      ;
; -1.669 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.273      ;
; -1.669 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.273      ;
; -1.669 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.273      ;
; -1.669 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.273      ;
; -1.669 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.273      ;
; -1.669 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.273      ;
; -1.669 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.273      ;
; -1.669 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.391     ; 2.273      ;
; -1.639 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.582      ;
; -1.639 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.582      ;
; -1.639 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.582      ;
; -1.639 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.582      ;
; -1.639 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.582      ;
; -1.639 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.582      ;
; -1.639 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.582      ;
; -1.639 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.052     ; 2.582      ;
; -1.631 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.057     ; 2.569      ;
; -1.603 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.543      ;
; -1.603 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.543      ;
; -1.603 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.543      ;
; -1.603 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.543      ;
; -1.603 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.543      ;
; -1.603 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.543      ;
; -1.603 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.543      ;
; -1.603 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.543      ;
; -1.603 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.057     ; 2.541      ;
; -1.599 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.058     ; 2.536      ;
; -1.599 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.058     ; 2.536      ;
; -1.599 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.058     ; 2.536      ;
; -1.599 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.058     ; 2.536      ;
; -1.599 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.058     ; 2.536      ;
; -1.599 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.058     ; 2.536      ;
; -1.599 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.058     ; 2.536      ;
; -1.599 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.058     ; 2.536      ;
; -1.595 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.535      ;
; -1.595 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.535      ;
; -1.595 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.535      ;
; -1.595 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.535      ;
; -1.595 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.535      ;
; -1.595 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.535      ;
; -1.595 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.535      ;
; -1.595 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.055     ; 2.535      ;
; -1.583 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.057     ; 2.521      ;
; -1.578 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.057     ; 2.516      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ft_clk'                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.529 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.304     ; 1.720      ;
; -1.514 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.304     ; 1.705      ;
; -1.499 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.307     ; 1.687      ;
; -1.497 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.307     ; 1.685      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.397 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 0.500        ; -0.305     ; 1.587      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[1]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.339 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.526      ;
; -1.323 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.056     ; 2.262      ;
; -1.322 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.056     ; 2.261      ;
; -1.317 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 2.257      ;
; -1.316 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 2.256      ;
; -1.221 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.408      ;
; -1.219 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.405      ;
; -1.213 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.307     ; 1.401      ;
; -1.210 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.307     ; 1.398      ;
; -1.209 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 2.149      ;
; -1.208 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 2.148      ;
; -1.204 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.058     ; 2.141      ;
; -1.203 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 2.143      ;
; -1.202 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.058     ; 2.139      ;
; -1.202 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 2.142      ;
; -1.197 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.307     ; 1.385      ;
; -1.195 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.307     ; 1.383      ;
; -1.192 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.058     ; 2.129      ;
; -1.191 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.377      ;
; -1.190 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.058     ; 2.127      ;
; -1.180 ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.196      ; 1.871      ;
; -1.179 ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.196      ; 1.870      ;
; -1.174 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.058     ; 2.111      ;
; -1.172 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 2.112      ;
; -1.171 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 2.111      ;
; -1.120 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.305     ; 1.310      ;
; -1.115 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.302      ;
; -1.111 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.307     ; 1.299      ;
; -1.110 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.081     ; 1.467      ;
; -1.110 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.081     ; 1.467      ;
; -1.110 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.081     ; 1.467      ;
; -1.110 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.081     ; 1.467      ;
; -1.110 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.081     ; 1.467      ;
; -1.110 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.081     ; 1.467      ;
; -1.110 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.081     ; 1.467      ;
; -1.110 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.081     ; 1.467      ;
; -1.099 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.056     ; 2.038      ;
; -1.087 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.274      ;
; -1.079 ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; usb_ft232h:usb0|txf_rdreq                                                                                          ; ft_clk       ; ft_clk      ; 0.500        ; 0.191      ; 1.765      ;
; -1.051 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 1.991      ;
; -1.049 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 1.989      ;
; -1.047 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 1.987      ;
; -1.045 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 1.985      ;
; -1.043 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.500        ; -0.079     ; 1.484      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[1]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.041 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.977      ;
; -1.033 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.054     ; 1.974      ;
; -1.013 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.057     ; 1.951      ;
; -0.997 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.057     ; 1.935      ;
; -0.995 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; usb_ft232h:usb0|txf_rdreq                                                                                          ; ft_clk       ; ft_clk      ; 0.500        ; 0.195      ; 1.685      ;
; -0.980 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 1.920      ;
; -0.979 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 1.919      ;
; -0.977 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.164      ;
; -0.968 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.053     ; 1.910      ;
; -0.963 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.053     ; 1.905      ;
; -0.955 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.141      ;
; -0.930 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|txf_rdreq                                                                                          ; ft_clk       ; ft_clk      ; 0.500        ; 0.192      ; 1.617      ;
; -0.923 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.859      ;
; -0.918 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.058     ; 1.855      ;
; -0.917 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ft_clk       ; ft_clk      ; 1.000        ; -0.056     ; 1.856      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                       ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.969 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.907      ;
; -0.966 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.904      ;
; -0.965 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.903      ;
; -0.963 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.901      ;
; -0.962 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.900      ;
; -0.950 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.888      ;
; -0.900 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 2.159      ;
; -0.896 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 2.155      ;
; -0.880 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 2.139      ;
; -0.864 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 2.123      ;
; -0.861 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.801      ;
; -0.848 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.789      ;
; -0.815 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.754      ;
; -0.815 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.754      ;
; -0.815 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.754      ;
; -0.815 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.754      ;
; -0.815 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.754      ;
; -0.803 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.742      ;
; -0.803 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.742      ;
; -0.803 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.742      ;
; -0.803 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.742      ;
; -0.803 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.742      ;
; -0.799 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.738      ;
; -0.799 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.738      ;
; -0.799 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.738      ;
; -0.799 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.738      ;
; -0.799 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.738      ;
; -0.774 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.713      ;
; -0.774 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.713      ;
; -0.774 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.713      ;
; -0.774 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.713      ;
; -0.774 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.713      ;
; -0.747 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 2.006      ;
; -0.745 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.683      ;
; -0.742 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.680      ;
; -0.738 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.677      ;
; -0.728 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.667      ;
; -0.724 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.663      ;
; -0.721 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.659      ;
; -0.708 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.648      ;
; -0.676 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 1.935      ;
; -0.666 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.604      ;
; -0.666 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.606      ;
; -0.662 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 1.921      ;
; -0.662 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 1.922      ;
; -0.660 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.600      ;
; -0.660 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.600      ;
; -0.660 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.600      ;
; -0.660 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.600      ;
; -0.660 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.600      ;
; -0.644 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.583      ;
; -0.644 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.583      ;
; -0.644 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.583      ;
; -0.644 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.583      ;
; -0.644 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.583      ;
; -0.639 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.578      ;
; -0.639 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.578      ;
; -0.639 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.578      ;
; -0.639 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.578      ;
; -0.639 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.578      ;
; -0.630 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.570      ;
; -0.630 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.570      ;
; -0.630 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.570      ;
; -0.630 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.570      ;
; -0.630 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.570      ;
; -0.618 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.557      ;
; -0.611 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.551      ;
; -0.606 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.546      ;
; -0.579 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.518      ;
; -0.579 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.518      ;
; -0.579 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.518      ;
; -0.579 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.518      ;
; -0.579 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.518      ;
; -0.571 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.265      ; 1.831      ;
; -0.549 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.488      ;
; -0.548 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.487      ;
; -0.547 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.488      ;
; -0.546 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.487      ;
; -0.530 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.468      ;
; -0.529 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 1.788      ;
; -0.522 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.264      ; 1.781      ;
; -0.519 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.266      ; 1.780      ;
; -0.511 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.266      ; 1.772      ;
; -0.504 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.443      ;
; -0.503 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.441      ;
; -0.480 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.420      ;
; -0.470 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.069     ; 1.396      ;
; -0.468 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.408      ;
; -0.456 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.394      ;
; -0.446 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.387      ;
; -0.444 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.382      ;
; -0.428 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.369      ;
; -0.396 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.336      ;
; -0.377 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.315      ;
; -0.363 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.266      ; 1.624      ;
; -0.336 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.266      ; 1.597      ;
; -0.332 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.057     ; 1.270      ;
; -0.313 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.056     ; 1.252      ;
; -0.306 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.246      ;
; -0.303 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.244      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.283 ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -0.075     ; 0.583      ;
; -0.259 ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -0.075     ; 0.559      ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_100M'                                                                                                    ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.248 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.500        ; 1.758      ; 2.671      ;
; 0.254  ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 1.000        ; 1.758      ; 2.669      ;
; 7.342  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 2.596      ;
; 7.343  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 2.595      ;
; 7.508  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 2.430      ;
; 7.596  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 2.342      ;
; 8.100  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.838      ;
; 8.208  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.730      ;
; 8.214  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.724      ;
; 8.220  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.718      ;
; 8.281  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.657      ;
; 8.312  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.626      ;
; 8.320  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.618      ;
; 8.386  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.552      ;
; 8.505  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.433      ;
; 8.538  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.400      ;
; 8.600  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.338      ;
; 8.656  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.282      ;
; 8.658  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.280      ;
; 8.661  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.277      ;
; 8.702  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.236      ;
; 8.911  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.027      ;
; 9.011  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 0.927      ;
; 9.054  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 0.884      ;
; 9.068  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 0.870      ;
; 9.293  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 0.645      ;
; 9.294  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 0.644      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.134 ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.519      ;
; -0.121 ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.532      ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_100M'                                                                                                    ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.297 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 1.825      ; 2.476      ;
; 0.318 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.519      ;
; 0.347 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.548      ;
; 0.348 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.549      ;
; 0.498 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.699      ;
; 0.499 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.700      ;
; 0.738 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.939      ;
; 0.744 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.945      ;
; 0.751 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.952      ;
; 0.758 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.959      ;
; 0.786 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 1.825      ; 2.465      ;
; 0.825 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.026      ;
; 0.832 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.033      ;
; 0.836 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.037      ;
; 0.860 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.061      ;
; 0.919 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.120      ;
; 0.923 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.124      ;
; 0.929 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.130      ;
; 0.982 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.183      ;
; 1.011 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.212      ;
; 1.076 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.277      ;
; 1.080 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.281      ;
; 1.427 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.628      ;
; 1.899 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 2.100      ;
; 1.986 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 2.187      ;
; 2.085 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 2.286      ;
; 2.143 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 2.344      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                       ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.298 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.069      ; 0.511      ;
; 0.311 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.357 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.557      ;
; 0.368 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.567      ;
; 0.469 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.002      ;
; 0.477 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.010      ;
; 0.492 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.026      ;
; 0.508 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.041      ;
; 0.518 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.718      ;
; 0.530 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.730      ;
; 0.537 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.736      ;
; 0.547 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.747      ;
; 0.572 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.772      ;
; 0.581 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.781      ;
; 0.649 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.182      ;
; 0.652 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.186      ;
; 0.657 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.857      ;
; 0.719 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.391      ; 1.254      ;
; 0.752 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 0.953      ;
; 0.762 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.962      ;
; 0.774 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.307      ;
; 0.774 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.974      ;
; 0.780 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.980      ;
; 0.787 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 0.987      ;
; 0.801 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.335      ;
; 0.817 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.016      ;
; 0.821 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.021      ;
; 0.825 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.025      ;
; 0.831 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.030      ;
; 0.835 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.391      ; 1.370      ;
; 0.850 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.050      ;
; 0.863 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.063      ;
; 0.870 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.070      ;
; 0.876 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.076      ;
; 0.877 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.077      ;
; 0.878 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.079      ;
; 0.883 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.084      ;
; 0.883 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.083      ;
; 0.885 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.086      ;
; 0.885 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.391      ; 1.420      ;
; 0.891 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.092      ;
; 0.894 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.427      ;
; 0.906 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.106      ;
; 0.907 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.106      ;
; 0.910 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.109      ;
; 0.912 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.445      ;
; 0.913 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.113      ;
; 0.914 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.388      ; 1.446      ;
; 0.916 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.115      ;
; 0.919 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.452      ;
; 0.921 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.121      ;
; 0.939 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.388      ; 1.471      ;
; 0.944 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.069      ; 1.157      ;
; 0.955 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.489      ;
; 0.974 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.507      ;
; 0.990 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.391      ; 1.525      ;
; 0.999 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.197      ;
; 1.000 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.199      ;
; 1.004 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.204      ;
; 1.029 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.228      ;
; 1.030 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.230      ;
; 1.040 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.239      ;
; 1.053 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.254      ;
; 1.066 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.264      ;
; 1.084 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.285      ;
; 1.087 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.286      ;
; 1.091 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.388      ; 1.623      ;
; 1.097 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.295      ;
; 1.102 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.303      ;
; 1.111 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.311      ;
; 1.111 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.311      ;
; 1.111 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.311      ;
; 1.111 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.311      ;
; 1.111 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.311      ;
; 1.120 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.320      ;
; 1.127 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.389      ; 1.660      ;
; 1.143 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.342      ;
; 1.177 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.376      ;
; 1.192 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.393      ;
; 1.209 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.409      ;
; 1.209 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.409      ;
; 1.209 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.409      ;
; 1.209 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.409      ;
; 1.214 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.413      ;
; 1.233 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.433      ;
; 1.233 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.433      ;
; 1.256 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.454      ;
; 1.282 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.483      ;
; 1.287 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.486      ;
; 1.310 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.511      ;
; 1.310 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.511      ;
; 1.310 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.511      ;
; 1.310 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.511      ;
; 1.310 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.057      ; 1.511      ;
; 1.324 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.524      ;
; 1.324 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.056      ; 1.524      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ft_clk'                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|usb_rd_n_o                                                                            ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|error                                                                                 ; usb_ft232h:usb0|error                                                                                              ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|rxerror                                                                               ; usb_ft232h:usb0|rxerror                                                                                            ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.331 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.531      ;
; 0.341 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.541      ;
; 0.346 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.546      ;
; 0.347 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9          ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.547      ;
; 0.350 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.550      ;
; 0.353 ; usb_ft232h:usb0|usb_rd_n_o                                                                            ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.553      ;
; 0.358 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.558      ;
; 0.359 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.559      ;
; 0.362 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.562      ;
; 0.362 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.562      ;
; 0.381 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.281      ; 0.831      ;
; 0.386 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.586      ;
; 0.395 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.281      ; 0.845      ;
; 0.401 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.281      ; 0.851      ;
; 0.402 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.281      ; 0.852      ;
; 0.410 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.279      ; 0.858      ;
; 0.415 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.281      ; 0.865      ;
; 0.420 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0] ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.620      ;
; 0.422 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.622      ;
; 0.435 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.635      ;
; 0.452 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.652      ;
; 0.479 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.679      ;
; 0.489 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.689      ;
; 0.495 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.695      ;
; 0.495 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1] ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.695      ;
; 0.496 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.696      ;
; 0.504 ; usb_ft232h:usb0|rxerror                                                                               ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.704      ;
; 0.507 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.706      ;
; 0.509 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.708      ;
; 0.514 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.713      ;
; 0.520 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.720      ;
; 0.522 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.722      ;
; 0.527 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.727      ;
; 0.531 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.731      ;
; 0.532 ; usb_ft232h:usb0|usb_wr_n_o                                                                            ; usb_ft232h:usb0|error                                                                                              ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.732      ;
; 0.534 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.734      ;
; 0.540 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                   ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.740      ;
; 0.542 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.742      ;
; 0.548 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.748      ;
; 0.550 ; usb_ft232h:usb0|usb_rd_n_o                                                                            ; usb_ft232h:usb0|rxerror                                                                                            ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.750      ;
; 0.554 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.754      ;
; 0.561 ; usb_ft232h:usb0|error                                                                                 ; usb_ft232h:usb0|usb_wr_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.761      ;
; 0.586 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.281      ; 1.036      ;
; 0.590 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.789      ;
; 0.628 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.827      ;
; 0.631 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.830      ;
; 0.632 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.831      ;
; 0.654 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.855      ;
; 0.658 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.857      ;
; 0.659 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.859      ;
; 0.659 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.858      ;
; 0.663 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.863      ;
; 0.665 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.865      ;
; 0.666 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.866      ;
; 0.670 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.870      ;
; 0.676 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.875      ;
; 0.696 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.895      ;
; 0.698 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.897      ;
; 0.699 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                   ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.899      ;
; 0.700 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.900      ;
; 0.702 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.902      ;
; 0.710 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2] ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.909      ;
; 0.719 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.919      ;
; 0.719 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.919      ;
; 0.721 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.921      ;
; 0.745 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.945      ;
; 0.766 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.281      ; 1.216      ;
; 0.786 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.986      ;
; 0.788 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[7]                                   ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.988      ;
; 0.790 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.991      ;
; 0.795 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.995      ;
; 0.801 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 1.001      ;
; 0.805 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 1.004      ;
; 0.805 ; usb_ft232h:usb0|usb_oe_n_o                                                                            ; usb_ft232h:usb0|usb_wr_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 1.004      ;
; 0.808 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                   ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 1.008      ;
; 0.810 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 1.010      ;
+-------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ccd_timings_new:ccd0|clk_timings'                                                                                                                                      ;
+-------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.312 ; ccd_timings_new:ccd0|ccd_cp          ; ccd_timings_new:ccd0|ccd_cp          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ccd_timings_new:ccd0|ccd_rs          ; ccd_timings_new:ccd0|ccd_rs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ccd_timings_new:ccd0|adc_sclk        ; ccd_timings_new:ccd0|adc_sclk        ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 0.511      ;
; 0.346 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.545      ;
; 0.418 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.391      ; 0.953      ;
; 0.490 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.068      ; 0.702      ;
; 0.500 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.068      ; 0.712      ;
; 0.504 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.704      ;
; 0.511 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.711      ;
; 0.515 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.714      ;
; 0.521 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.391      ; 1.056      ;
; 0.540 ; ccd_timings_new:ccd0|timings_cntr[0] ; ccd_timings_new:ccd0|adc_sclk        ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 0.738      ;
; 0.563 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 0.761      ;
; 0.563 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.388      ; 1.095      ;
; 0.616 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.391      ; 1.151      ;
; 0.631 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 0.829      ;
; 0.671 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.388      ; 1.203      ;
; 0.701 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|ccd_rs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 0.899      ;
; 0.706 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.905      ;
; 0.753 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.952      ;
; 0.760 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.960      ;
; 0.764 ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.388      ; 1.296      ;
; 0.765 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.057      ; 0.966      ;
; 0.766 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.966      ;
; 0.768 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.967      ;
; 0.768 ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 0.967      ;
; 0.781 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 0.979      ;
; 0.850 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.049      ;
; 0.851 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.388      ; 1.383      ;
; 0.856 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.055      ;
; 0.856 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.055      ;
; 0.857 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.056      ;
; 0.857 ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.056      ;
; 0.862 ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|adc_sclk        ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.060      ;
; 0.863 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.062      ;
; 0.864 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.063      ;
; 0.881 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.080      ;
; 0.885 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.083      ;
; 0.894 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.092      ;
; 0.903 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|ccd_cp          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.101      ;
; 0.906 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.052      ; 1.102      ;
; 0.924 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.122      ;
; 0.928 ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.052      ; 1.124      ;
; 0.930 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.052      ; 1.126      ;
; 0.932 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.131      ;
; 0.932 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.130      ;
; 0.932 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.052      ; 1.128      ;
; 0.936 ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.134      ;
; 0.940 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.057      ; 1.141      ;
; 0.945 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.144      ;
; 0.945 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.144      ;
; 0.953 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.152      ;
; 0.953 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.152      ;
; 0.959 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.158      ;
; 0.960 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.159      ;
; 0.993 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.057      ; 1.194      ;
; 0.995 ; ccd_timings_new:ccd0|timings_cntr[0] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.057      ; 1.196      ;
; 1.002 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.052      ; 1.198      ;
; 1.010 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.052      ; 1.206      ;
; 1.017 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|ccd_rs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.215      ;
; 1.020 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.218      ;
; 1.024 ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.052      ; 1.220      ;
; 1.026 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.068      ; 1.238      ;
; 1.028 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.052      ; 1.224      ;
; 1.029 ; ccd_timings_new:ccd0|timings_cntr[0] ; ccd_timings_new:ccd0|ccd_cp          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.227      ;
; 1.042 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.241      ;
; 1.048 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.247      ;
; 1.055 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.254      ;
; 1.056 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.255      ;
; 1.061 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.057      ; 1.262      ;
; 1.064 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.262      ;
; 1.071 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; -0.268     ; 0.947      ;
; 1.073 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.271      ;
; 1.073 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.271      ;
; 1.073 ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.057      ; 1.274      ;
; 1.074 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|timings_cntr[0] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.272      ;
; 1.081 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; -0.268     ; 0.957      ;
; 1.094 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.293      ;
; 1.096 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.295      ;
; 1.098 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.052      ; 1.294      ;
; 1.100 ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.054      ; 1.298      ;
; 1.101 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.300      ;
; 1.103 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.302      ;
; 1.103 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.055      ; 1.302      ;
; 1.103 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.052      ; 1.299      ;
+-------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ft_clk'                                                                                                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ft_clk ; Rise       ; ft_clk                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[5]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[6]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[7]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[1]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|error                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|rxerror                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|rxf_wrreq                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|txf_rdreq                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|usb_wr_n_o                                                                                         ;
; -0.010 ; 0.220        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ;
; -0.010 ; 0.220        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ;
; -0.010 ; 0.220        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ;
; -0.010 ; 0.220        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ;
; -0.010 ; 0.220        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ;
; -0.010 ; 0.220        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ;
; -0.010 ; 0.220        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ;
; -0.010 ; 0.220        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ;
; -0.010 ; 0.220        ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                    ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|txf_rdreq                                                                                          ;
; 0.048  ; 0.264        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ;
; 0.048  ; 0.264        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ;
; 0.048  ; 0.264        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ;
; 0.048  ; 0.264        ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ccd_timings_new:ccd0|clk_timings'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_cs          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_sclk        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_cp          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_p1          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_rs          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_sh          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[7] ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_p1          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_sh          ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[0] ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[1] ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[2] ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[3] ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[4] ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[5] ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[6] ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[7] ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_cs          ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_sclk        ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_cp          ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_rs          ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[0]   ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[10]  ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[11]  ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[12]  ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[13]  ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[2]   ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[3]   ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[4]   ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[5]   ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[6]   ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[8]   ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[9]   ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|state           ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[1]   ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[7]   ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[1]   ;
; 0.305  ; 0.521        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[7]   ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[0]   ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[10]  ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[11]  ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[12]  ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[13]  ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[2]   ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[3]   ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[4]   ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[5]   ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[6]   ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[8]   ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[9]   ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|state           ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_cs          ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_sclk        ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_cp          ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_p1          ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_rs          ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_sh          ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[0] ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[1] ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[2] ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[3] ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[4] ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[5] ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[6] ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[7] ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|ccd_p1|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|ccd_sh|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|timings_cntr[0]|clk             ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|timings_cntr[1]|clk             ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|timings_cntr[2]|clk             ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|timings_cntr[3]|clk             ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|timings_cntr[4]|clk             ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|timings_cntr[5]|clk             ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|timings_cntr[6]|clk             ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|timings_cntr[7]|clk             ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|adc_cs|clk                      ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|adc_sclk|clk                    ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|ccd_cp|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 2.884 ; 3.100        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timings_new:ccd0|clk_timings                                              ;
; 2.965 ; 3.149        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timings_new:ccd0|clk_timings                                              ;
; 3.109 ; 3.109        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 3.109 ; 3.109        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 3.124 ; 3.124        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|clk_timings|clk                                                          ;
; 3.125 ; 3.125        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|clk_timings|clk                                                          ;
; 3.140 ; 3.140        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 3.140 ; 3.140        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 4.250 ; 6.250        ; 2.000          ; Min Period       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timings_new:ccd0|clk_timings                                              ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                                                                 ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.589 ; 4.773        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 4.589 ; 4.773        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 4.589 ; 4.773        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 4.589 ; 4.773        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 4.589 ; 4.773        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 4.589 ; 4.773        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 4.716 ; 4.716        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.716 ; 4.716        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.749 ; 4.749        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 4.749 ; 4.749        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 4.749 ; 4.749        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 4.749 ; 4.749        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 4.749 ; 4.749        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 4.749 ; 4.749        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 4.753 ; 4.753        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.765 ; 4.765        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 4.765 ; 4.765        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 4.766 ; 4.766        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.011 ; 5.227        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 5.011 ; 5.227        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 5.011 ; 5.227        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 5.011 ; 5.227        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 5.011 ; 5.227        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 5.011 ; 5.227        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 5.233 ; 5.233        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.235 ; 5.235        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 5.235 ; 5.235        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.247 ; 5.247        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.251 ; 5.251        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 5.251 ; 5.251        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 5.251 ; 5.251        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 5.251 ; 5.251        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 5.251 ; 5.251        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 5.251 ; 5.251        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 5.283 ; 5.283        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.283 ; 5.283        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ft_rxf    ; ft_clk     ; 2.520 ; 2.938 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; 2.421 ; 2.873 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; 2.183 ; 2.653 ; Fall       ; ft_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ft_rxf    ; ft_clk     ; -1.455 ; -1.868 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; -1.200 ; -1.633 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; -1.765 ; -2.230 ; Fall       ; ft_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; adc_cs     ; ccd_timings_new:ccd0|clk_timings ; 4.981 ; 5.013 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; adc_sclk   ; ccd_timings_new:ccd0|clk_timings ; 5.575 ; 5.523 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_cp     ; ccd_timings_new:ccd0|clk_timings ; 5.342 ; 5.303 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p1     ; ccd_timings_new:ccd0|clk_timings ; 5.403 ; 5.365 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p2     ; ccd_timings_new:ccd0|clk_timings ; 5.365 ; 5.403 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_rs     ; ccd_timings_new:ccd0|clk_timings ; 5.524 ; 5.520 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_sh     ; ccd_timings_new:ccd0|clk_timings ; 5.458 ; 5.459 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; dac_sclk   ; dac:dac0|clk_2MHz                ; 5.208 ; 5.216 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sdin   ; dac:dac0|clk_2MHz                ; 5.286 ; 5.300 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sync   ; dac:dac0|clk_2MHz                ; 7.392 ; 7.594 ; Rise       ; dac:dac0|clk_2MHz                ;
; ft_bus[*]  ; ft_clk                           ; 7.545 ; 7.698 ; Rise       ; ft_clk                           ;
;  ft_bus[0] ; ft_clk                           ; 5.624 ; 5.583 ; Rise       ; ft_clk                           ;
;  ft_bus[1] ; ft_clk                           ; 5.595 ; 5.557 ; Rise       ; ft_clk                           ;
;  ft_bus[2] ; ft_clk                           ; 5.480 ; 5.418 ; Rise       ; ft_clk                           ;
;  ft_bus[3] ; ft_clk                           ; 7.545 ; 7.698 ; Rise       ; ft_clk                           ;
;  ft_bus[4] ; ft_clk                           ; 5.428 ; 5.371 ; Rise       ; ft_clk                           ;
;  ft_bus[5] ; ft_clk                           ; 5.472 ; 5.425 ; Rise       ; ft_clk                           ;
;  ft_bus[6] ; ft_clk                           ; 5.422 ; 5.370 ; Rise       ; ft_clk                           ;
;  ft_bus[7] ; ft_clk                           ; 5.461 ; 5.397 ; Rise       ; ft_clk                           ;
; ft_rd      ; ft_clk                           ; 5.233 ; 5.192 ; Rise       ; ft_clk                           ;
; ft_wr      ; ft_clk                           ; 5.290 ; 5.255 ; Rise       ; ft_clk                           ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; adc_cs     ; ccd_timings_new:ccd0|clk_timings ; 4.787 ; 4.817 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; adc_sclk   ; ccd_timings_new:ccd0|clk_timings ; 5.358 ; 5.307 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_cp     ; ccd_timings_new:ccd0|clk_timings ; 5.135 ; 5.097 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p1     ; ccd_timings_new:ccd0|clk_timings ; 5.195 ; 5.156 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p2     ; ccd_timings_new:ccd0|clk_timings ; 5.156 ; 5.195 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_rs     ; ccd_timings_new:ccd0|clk_timings ; 5.311 ; 5.306 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_sh     ; ccd_timings_new:ccd0|clk_timings ; 5.248 ; 5.248 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; dac_sclk   ; dac:dac0|clk_2MHz                ; 5.011 ; 5.019 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sdin   ; dac:dac0|clk_2MHz                ; 5.086 ; 5.100 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sync   ; dac:dac0|clk_2MHz                ; 7.186 ; 7.387 ; Rise       ; dac:dac0|clk_2MHz                ;
; ft_bus[*]  ; ft_clk                           ; 5.247 ; 5.197 ; Rise       ; ft_clk                           ;
;  ft_bus[0] ; ft_clk                           ; 5.447 ; 5.408 ; Rise       ; ft_clk                           ;
;  ft_bus[1] ; ft_clk                           ; 5.419 ; 5.383 ; Rise       ; ft_clk                           ;
;  ft_bus[2] ; ft_clk                           ; 5.303 ; 5.243 ; Rise       ; ft_clk                           ;
;  ft_bus[3] ; ft_clk                           ; 7.369 ; 7.524 ; Rise       ; ft_clk                           ;
;  ft_bus[4] ; ft_clk                           ; 5.253 ; 5.197 ; Rise       ; ft_clk                           ;
;  ft_bus[5] ; ft_clk                           ; 5.295 ; 5.250 ; Rise       ; ft_clk                           ;
;  ft_bus[6] ; ft_clk                           ; 5.247 ; 5.197 ; Rise       ; ft_clk                           ;
;  ft_bus[7] ; ft_clk                           ; 5.284 ; 5.223 ; Rise       ; ft_clk                           ;
; ft_rd      ; ft_clk                           ; 5.052 ; 5.013 ; Rise       ; ft_clk                           ;
; ft_wr      ; ft_clk                           ; 5.108 ; 5.073 ; Rise       ; ft_clk                           ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 5.012 ; 4.951 ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.162 ; 5.122 ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.162 ; 5.122 ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 5.012 ; 4.951 ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 7.098 ; 7.254 ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.051 ; 4.990 ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.051 ; 4.990 ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.054 ; 4.993 ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.033 ; 4.972 ; Rise       ; ft_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 4.853 ; 4.792 ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.003 ; 4.963 ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.003 ; 4.963 ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 4.853 ; 4.792 ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 6.938 ; 7.094 ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 4.890 ; 4.829 ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 4.890 ; 4.829 ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 4.893 ; 4.832 ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 4.873 ; 4.812 ; Rise       ; ft_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 4.984     ; 5.045     ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.155     ; 5.195     ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.155     ; 5.195     ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 4.984     ; 5.045     ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 7.273     ; 7.117     ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.026     ; 5.087     ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.026     ; 5.087     ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.031     ; 5.092     ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.009     ; 5.070     ; Rise       ; ft_clk          ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 4.823     ; 4.884     ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 4.994     ; 5.034     ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 4.994     ; 5.034     ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 4.823     ; 4.884     ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 7.113     ; 6.957     ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 4.863     ; 4.924     ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 4.863     ; 4.924     ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 4.868     ; 4.929     ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 4.847     ; 4.908     ; Rise       ; ft_clk          ;
+------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ft_clk                                                  ; -1.184 ; -44.373       ;
; ccd_timings_new:ccd0|clk_timings                        ; -0.713 ; -14.900       ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.281 ; -0.281        ;
; dac:dac0|clk_2MHz                                       ; -0.221 ; -1.378        ;
; clk_100M                                                ; -0.136 ; -0.136        ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                               ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.033 ; 0.000         ;
; clk_100M                                                ; 0.148 ; 0.000         ;
; dac:dac0|clk_2MHz                                       ; 0.178 ; 0.000         ;
; ft_clk                                                  ; 0.185 ; 0.000         ;
; ccd_timings_new:ccd0|clk_timings                        ; 0.187 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ft_clk                                                  ; -3.000 ; -92.278       ;
; ccd_timings_new:ccd0|clk_timings                        ; -1.000 ; -29.000       ;
; dac:dac0|clk_2MHz                                       ; -1.000 ; -16.000       ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.923  ; 0.000         ;
; clk_100M                                                ; 4.263  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ft_clk'                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.184 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.603     ; 1.068      ;
; -1.172 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.603     ; 1.056      ;
; -1.153 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 1.033      ;
; -1.152 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 1.032      ;
; -1.122 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 0.500        ; -0.603     ; 1.006      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[1]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.065 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.945      ;
; -1.000 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.609     ; 0.878      ;
; -0.996 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.876      ;
; -0.988 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.609     ; 0.866      ;
; -0.978 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.858      ;
; -0.975 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.855      ;
; -0.968 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.848      ;
; -0.966 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.846      ;
; -0.951 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.603     ; 0.835      ;
; -0.933 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.813      ;
; -0.923 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.803      ;
; -0.916 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.461     ; 0.910      ;
; -0.916 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.461     ; 0.910      ;
; -0.916 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.461     ; 0.910      ;
; -0.916 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.461     ; 0.910      ;
; -0.916 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.461     ; 0.910      ;
; -0.916 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.461     ; 0.910      ;
; -0.916 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.461     ; 0.910      ;
; -0.916 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.461     ; 0.910      ;
; -0.911 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.791      ;
; -0.907 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.500        ; -0.461     ; 0.955      ;
; -0.822 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.500        ; -0.609     ; 0.700      ;
; -0.818 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.698      ;
; -0.799 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.679      ;
; -0.787 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; usb_ft232h:usb0|usb_wr_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.603     ; 0.671      ;
; -0.664 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|rxerror                                                                                            ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.544      ;
; -0.603 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|rxerror                                                                                            ; ft_clk       ; ft_clk      ; 0.500        ; -0.609     ; 0.481      ;
; -0.419 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.370      ;
; -0.419 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.370      ;
; -0.416 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.038     ; 1.365      ;
; -0.416 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.038     ; 1.365      ;
; -0.404 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.355      ;
; -0.404 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.355      ;
; -0.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.339      ;
; -0.391 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.338      ;
; -0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.308      ;
; -0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.285      ;
; -0.338 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.289      ;
; -0.337 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.284      ;
; -0.332 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.283      ;
; -0.332 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.283      ;
; -0.330 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.277      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[1]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.247      ;
; -0.279 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.230      ;
; -0.278 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.229      ;
; -0.259 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.032     ; 1.214      ;
; -0.258 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.032     ; 1.213      ;
; -0.248 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.032     ; 1.203      ;
; -0.241 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.192      ;
; -0.240 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.191      ;
; -0.231 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.178      ;
; -0.228 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.175      ;
; -0.227 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.178      ;
; -0.217 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.164      ;
; -0.214 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.161      ;
; -0.207 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.154      ;
; -0.206 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.157      ;
; -0.206 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.157      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ccd_timings_new:ccd0|clk_timings'                                                                                                                                      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.713 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.664      ;
; -0.699 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.652      ;
; -0.699 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.652      ;
; -0.699 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.652      ;
; -0.699 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.652      ;
; -0.699 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.652      ;
; -0.699 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.652      ;
; -0.699 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.652      ;
; -0.699 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.652      ;
; -0.699 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.038     ; 1.648      ;
; -0.698 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.649      ;
; -0.698 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.649      ;
; -0.698 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.649      ;
; -0.698 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.649      ;
; -0.698 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.649      ;
; -0.698 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.649      ;
; -0.698 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.649      ;
; -0.698 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.649      ;
; -0.690 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.643      ;
; -0.684 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.038     ; 1.633      ;
; -0.683 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.634      ;
; -0.683 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.634      ;
; -0.683 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.634      ;
; -0.683 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.634      ;
; -0.683 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.634      ;
; -0.683 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.634      ;
; -0.683 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.634      ;
; -0.683 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.634      ;
; -0.671 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.038     ; 1.620      ;
; -0.669 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.038     ; 1.618      ;
; -0.667 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.620      ;
; -0.667 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.620      ;
; -0.667 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.620      ;
; -0.667 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.620      ;
; -0.667 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.620      ;
; -0.667 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.620      ;
; -0.667 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.620      ;
; -0.667 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.620      ;
; -0.657 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.410      ;
; -0.657 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.410      ;
; -0.657 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.410      ;
; -0.657 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.410      ;
; -0.657 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.410      ;
; -0.657 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.410      ;
; -0.657 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.410      ;
; -0.657 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.410      ;
; -0.656 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.038     ; 1.605      ;
; -0.643 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.396      ;
; -0.643 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.396      ;
; -0.643 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.396      ;
; -0.643 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.396      ;
; -0.643 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.396      ;
; -0.643 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.396      ;
; -0.643 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.396      ;
; -0.643 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.234     ; 1.396      ;
; -0.643 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.236     ; 1.394      ;
; -0.641 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.038     ; 1.590      ;
; -0.629 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.236     ; 1.380      ;
; -0.617 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.233     ; 1.371      ;
; -0.616 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.567      ;
; -0.616 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.567      ;
; -0.616 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.567      ;
; -0.616 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.567      ;
; -0.616 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.567      ;
; -0.616 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.567      ;
; -0.616 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.567      ;
; -0.616 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.567      ;
; -0.615 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.236     ; 1.366      ;
; -0.613 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.564      ;
; -0.613 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.036     ; 1.564      ;
; -0.612 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.565      ;
; -0.612 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.565      ;
; -0.612 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.565      ;
; -0.612 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.565      ;
; -0.612 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.565      ;
; -0.612 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.565      ;
; -0.612 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.565      ;
; -0.612 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.565      ;
; -0.605 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.558      ;
; -0.605 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 1.000        ; -0.034     ; 1.558      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.281 ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -0.214     ; 0.359      ;
; -0.260 ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.250        ; -0.214     ; 0.338      ;
+--------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                       ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.221 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.171      ;
; -0.212 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.162      ;
; -0.204 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.154      ;
; -0.185 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.135      ;
; -0.185 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.135      ;
; -0.168 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.311      ;
; -0.168 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.311      ;
; -0.159 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.109      ;
; -0.158 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.301      ;
; -0.157 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.107      ;
; -0.157 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.300      ;
; -0.105 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.055      ;
; -0.105 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.055      ;
; -0.100 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.050      ;
; -0.100 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.050      ;
; -0.094 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.237      ;
; -0.093 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.043      ;
; -0.093 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.043      ;
; -0.093 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.043      ;
; -0.093 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.043      ;
; -0.093 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.043      ;
; -0.093 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.043      ;
; -0.093 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.043      ;
; -0.093 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.043      ;
; -0.093 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.043      ;
; -0.093 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.043      ;
; -0.093 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.043      ;
; -0.079 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.029      ;
; -0.070 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.020      ;
; -0.069 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.212      ;
; -0.054 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.004      ;
; -0.054 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.197      ;
; -0.054 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.004      ;
; -0.052 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.002      ;
; -0.041 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.991      ;
; -0.033 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.983      ;
; -0.033 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.983      ;
; -0.018 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.968      ;
; -0.018 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.968      ;
; -0.018 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.968      ;
; -0.018 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.968      ;
; -0.018 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.968      ;
; -0.016 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.159      ;
; -0.012 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.962      ;
; -0.012 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.962      ;
; -0.009 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.959      ;
; -0.009 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.959      ;
; -0.009 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.959      ;
; -0.009 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.959      ;
; -0.009 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.959      ;
; -0.003 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.953      ;
; -0.002 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.952      ;
; -0.001 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.951      ;
; -0.001 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.951      ;
; -0.001 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.951      ;
; -0.001 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.951      ;
; -0.001 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.951      ;
; 0.007  ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.943      ;
; 0.010  ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.940      ;
; 0.010  ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.940      ;
; 0.011  ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.132      ;
; 0.014  ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.129      ;
; 0.018  ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.125      ;
; 0.018  ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.125      ;
; 0.022  ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.928      ;
; 0.023  ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.927      ;
; 0.029  ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.114      ;
; 0.056  ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.894      ;
; 0.059  ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.891      ;
; 0.059  ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.891      ;
; 0.059  ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.891      ;
; 0.059  ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.891      ;
; 0.059  ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.891      ;
; 0.065  ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.885      ;
; 0.069  ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.881      ;
; 0.072  ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.878      ;
; 0.073  ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 0.869      ;
; 0.083  ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.867      ;
; 0.088  ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.862      ;
; 0.089  ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.861      ;
; 0.096  ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.854      ;
; 0.097  ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.853      ;
; 0.110  ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.033      ;
; 0.125  ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.018      ;
; 0.126  ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.824      ;
; 0.140  ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.810      ;
; 0.154  ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.796      ;
; 0.156  ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.794      ;
; 0.165  ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.785      ;
; 0.176  ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.774      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_100M'                                                                                                    ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.136 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.500        ; 1.051      ; 1.769      ;
; 0.467  ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 1.000        ; 1.051      ; 1.666      ;
; 8.275  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.675      ;
; 8.279  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.671      ;
; 8.402  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.548      ;
; 8.449  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.501      ;
; 8.751  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.199      ;
; 8.870  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.080      ;
; 8.880  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.070      ;
; 8.882  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.068      ;
; 8.923  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.027      ;
; 8.948  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.002      ;
; 8.955  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.995      ;
; 8.997  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.953      ;
; 9.054  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.896      ;
; 9.083  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.867      ;
; 9.120  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.830      ;
; 9.160  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.790      ;
; 9.163  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.787      ;
; 9.176  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.774      ;
; 9.196  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.754      ;
; 9.330  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.620      ;
; 9.387  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.563      ;
; 9.404  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.546      ;
; 9.413  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.537      ;
; 9.564  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.386      ;
; 9.566  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.384      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+-------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+
; 0.033 ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.008     ; 0.314      ;
; 0.042 ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.008     ; 0.323      ;
+-------+----------------------------------+----------------------------------+----------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_100M'                                                                                                    ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.148 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 1.096      ; 1.463      ;
; 0.193 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.314      ;
; 0.208 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.329      ;
; 0.297 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.418      ;
; 0.440 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.561      ;
; 0.446 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.567      ;
; 0.460 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.581      ;
; 0.463 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.584      ;
; 0.491 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.612      ;
; 0.512 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.633      ;
; 0.515 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.637      ;
; 0.558 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.679      ;
; 0.565 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.686      ;
; 0.565 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.686      ;
; 0.589 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.710      ;
; 0.601 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.722      ;
; 0.664 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.785      ;
; 0.665 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.786      ;
; 0.729 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 1.096      ; 1.544      ;
; 0.853 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.974      ;
; 1.157 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.278      ;
; 1.203 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.324      ;
; 1.249 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.370      ;
; 1.312 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.433      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                       ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.178 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.211 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.332      ;
; 0.215 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.336      ;
; 0.269 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.591      ;
; 0.270 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.592      ;
; 0.278 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.600      ;
; 0.308 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.429      ;
; 0.318 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.640      ;
; 0.319 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.440      ;
; 0.321 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.442      ;
; 0.325 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.446      ;
; 0.330 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.451      ;
; 0.355 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.476      ;
; 0.369 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.691      ;
; 0.381 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.502      ;
; 0.392 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.714      ;
; 0.413 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.735      ;
; 0.440 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.561      ;
; 0.446 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.768      ;
; 0.457 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.578      ;
; 0.468 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.589      ;
; 0.473 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.795      ;
; 0.474 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.595      ;
; 0.476 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.798      ;
; 0.477 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.598      ;
; 0.480 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.601      ;
; 0.489 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.610      ;
; 0.492 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.613      ;
; 0.497 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.618      ;
; 0.507 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.628      ;
; 0.508 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.629      ;
; 0.511 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.632      ;
; 0.514 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.836      ;
; 0.516 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.838      ;
; 0.523 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.644      ;
; 0.531 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.652      ;
; 0.534 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.655      ;
; 0.536 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.657      ;
; 0.539 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.861      ;
; 0.539 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.660      ;
; 0.542 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.663      ;
; 0.543 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.664      ;
; 0.546 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.667      ;
; 0.546 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.667      ;
; 0.555 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.877      ;
; 0.555 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.877      ;
; 0.558 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.679      ;
; 0.559 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.881      ;
; 0.562 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.045      ; 0.691      ;
; 0.562 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.884      ;
; 0.569 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.891      ;
; 0.570 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.691      ;
; 0.572 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.693      ;
; 0.575 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.897      ;
; 0.581 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.702      ;
; 0.604 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.725      ;
; 0.611 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.732      ;
; 0.613 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.734      ;
; 0.616 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.737      ;
; 0.620 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.741      ;
; 0.620 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 0.942      ;
; 0.622 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.743      ;
; 0.624 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.745      ;
; 0.635 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.756      ;
; 0.649 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.770      ;
; 0.649 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.770      ;
; 0.649 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.770      ;
; 0.649 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.770      ;
; 0.649 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.770      ;
; 0.657 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.778      ;
; 0.672 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.793      ;
; 0.674 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.795      ;
; 0.690 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.238      ; 1.012      ;
; 0.691 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.812      ;
; 0.692 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.813      ;
; 0.710 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.831      ;
; 0.714 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.835      ;
; 0.714 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.835      ;
; 0.714 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.835      ;
; 0.714 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.835      ;
; 0.714 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.835      ;
; 0.714 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.835      ;
; 0.732 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.853      ;
; 0.732 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.853      ;
; 0.762 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.883      ;
; 0.762 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.883      ;
; 0.762 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.883      ;
; 0.762 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.883      ;
; 0.762 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.883      ;
; 0.771 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.892      ;
; 0.781 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.902      ;
; 0.790 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.911      ;
; 0.797 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.918      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ft_clk'                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|usb_rd_n_o                                                                            ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|error                                                                                 ; usb_ft232h:usb0|error                                                                                              ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|rxerror                                                                               ; usb_ft232h:usb0|rxerror                                                                                            ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.196 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.316      ;
; 0.199 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.321      ;
; 0.200 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.322      ;
; 0.203 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9          ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.325      ;
; 0.205 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6          ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.181      ; 0.491      ;
; 0.210 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.181      ; 0.495      ;
; 0.212 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.334      ;
; 0.214 ; usb_ft232h:usb0|usb_rd_n_o                                                                            ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.334      ;
; 0.216 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.181      ; 0.501      ;
; 0.216 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.336      ;
; 0.218 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.340      ;
; 0.219 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.177      ; 0.500      ;
; 0.220 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.181      ; 0.505      ;
; 0.220 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.181      ; 0.505      ;
; 0.220 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.340      ;
; 0.223 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.345      ;
; 0.251 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0] ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.373      ;
; 0.255 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.375      ;
; 0.260 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.382      ;
; 0.274 ; usb_ft232h:usb0|rxf_wrreq                                                                             ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                    ; ft_clk       ; ft_clk      ; -0.500       ; 0.607      ; 0.485      ;
; 0.274 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.396      ;
; 0.275 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.397      ;
; 0.281 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.401      ;
; 0.283 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.403      ;
; 0.283 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.405      ;
; 0.287 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.407      ;
; 0.288 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.410      ;
; 0.289 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.409      ;
; 0.292 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1] ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.414      ;
; 0.295 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.415      ;
; 0.302 ; usb_ft232h:usb0|rxerror                                                                               ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.422      ;
; 0.310 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.432      ;
; 0.316 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.438      ;
; 0.316 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.438      ;
; 0.317 ; usb_ft232h:usb0|usb_wr_n_o                                                                            ; usb_ft232h:usb0|error                                                                                              ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.181      ; 0.603      ;
; 0.318 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.440      ;
; 0.323 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                   ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.445      ;
; 0.331 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.451      ;
; 0.332 ; usb_ft232h:usb0|rxf_wrreq                                                                             ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ft_clk       ; ft_clk      ; -0.500       ; 0.607      ; 0.543      ;
; 0.334 ; usb_ft232h:usb0|usb_rd_n_o                                                                            ; usb_ft232h:usb0|rxerror                                                                                            ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.454      ;
; 0.336 ; usb_ft232h:usb0|error                                                                                 ; usb_ft232h:usb0|usb_wr_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.456      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.458      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.460      ;
; 0.354 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.474      ;
; 0.356 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.476      ;
; 0.364 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.484      ;
; 0.368 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.488      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.495      ;
; 0.378 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.498      ;
; 0.381 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.501      ;
; 0.383 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.503      ;
; 0.383 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.503      ;
; 0.385 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.505      ;
; 0.390 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.510      ;
; 0.396 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.518      ;
; 0.401 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.521      ;
; 0.403 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.523      ;
; 0.404 ; usb_ft232h:usb0|error                                                                                 ; usb_ft232h:usb0|txf_rdreq                                                                                          ; ft_clk       ; ft_clk      ; -0.500       ; 0.603      ; 0.611      ;
; 0.407 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.527      ;
; 0.408 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.530      ;
; 0.409 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                   ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.531      ;
; 0.411 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2] ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.531      ;
; 0.419 ; usb_ft232h:usb0|rxf_wrreq                                                                             ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ft_clk       ; ft_clk      ; -0.500       ; 0.609      ; 0.632      ;
; 0.426 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.000        ; 0.181      ; 0.711      ;
; 0.435 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.557      ;
; 0.438 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.560      ;
; 0.440 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.560      ;
; 0.441 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.561      ;
; 0.450 ; usb_ft232h:usb0|rxf_wrreq                                                                             ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ; ft_clk       ; ft_clk      ; -0.500       ; 0.607      ; 0.661      ;
; 0.453 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.575      ;
; 0.457 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.577      ;
; 0.461 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.581      ;
+-------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ccd_timings_new:ccd0|clk_timings'                                                                                                                                      ;
+-------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.187 ; ccd_timings_new:ccd0|ccd_cp          ; ccd_timings_new:ccd0|ccd_cp          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timings_new:ccd0|ccd_rs          ; ccd_timings_new:ccd0|ccd_rs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timings_new:ccd0|adc_sclk        ; ccd_timings_new:ccd0|adc_sclk        ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.307      ;
; 0.204 ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.324      ;
; 0.260 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.234      ; 0.578      ;
; 0.290 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.044      ; 0.418      ;
; 0.297 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.044      ; 0.425      ;
; 0.300 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.420      ;
; 0.306 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.426      ;
; 0.314 ; ccd_timings_new:ccd0|timings_cntr[0] ; ccd_timings_new:ccd0|adc_sclk        ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.433      ;
; 0.332 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.234      ; 0.650      ;
; 0.337 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.233      ; 0.654      ;
; 0.343 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.463      ;
; 0.365 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.485      ;
; 0.398 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.234      ; 0.716      ;
; 0.401 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|ccd_rs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.520      ;
; 0.408 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.233      ; 0.725      ;
; 0.412 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.532      ;
; 0.440 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.559      ;
; 0.441 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.037      ; 0.562      ;
; 0.455 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.584      ;
; 0.467 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.587      ;
; 0.470 ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.233      ; 0.787      ;
; 0.494 ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|adc_sclk        ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.613      ;
; 0.505 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.624      ;
; 0.518 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|ccd_cp          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.637      ;
; 0.519 ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.639      ;
; 0.521 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.641      ;
; 0.524 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.647      ;
; 0.527 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.647      ;
; 0.530 ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.650      ;
; 0.533 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.233      ; 0.852      ;
; 0.538 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.657      ;
; 0.539 ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.658      ;
; 0.540 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.660      ;
; 0.541 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.661      ;
; 0.542 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.661      ;
; 0.543 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.662      ;
; 0.547 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|adc_cs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.666      ;
; 0.567 ; ccd_timings_new:ccd0|timings_cntr[4] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.037      ; 0.688      ;
; 0.576 ; ccd_timings_new:ccd0|timings_cntr[5] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.037      ; 0.697      ;
; 0.583 ; ccd_timings_new:ccd0|timings_cntr[0] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.704      ;
; 0.586 ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.706      ;
; 0.590 ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.710      ;
; 0.592 ; ccd_timings_new:ccd0|timings_cntr[3] ; ccd_timings_new:ccd0|ccd_rs          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.711      ;
; 0.593 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.713      ;
; 0.596 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.716      ;
; 0.599 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.719      ;
; 0.604 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.723      ;
; 0.605 ; ccd_timings_new:ccd0|pixel_cntr[11]  ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.724      ;
; 0.605 ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.724      ;
; 0.609 ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.728      ;
; 0.623 ; ccd_timings_new:ccd0|timings_cntr[0] ; ccd_timings_new:ccd0|ccd_cp          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.035      ; 0.742      ;
; 0.628 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.037      ; 0.749      ;
; 0.631 ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.751      ;
; 0.631 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.751      ;
; 0.633 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.753      ;
; 0.634 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.754      ;
; 0.635 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.755      ;
; 0.635 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.755      ;
; 0.635 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|timings_cntr[0] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.755      ;
; 0.635 ; ccd_timings_new:ccd0|timings_cntr[2] ; ccd_timings_new:ccd0|timings_cntr[7] ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.755      ;
; 0.637 ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|pixel_cntr[8]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; -0.154     ; 0.567      ;
; 0.639 ; ccd_timings_new:ccd0|timings_cntr[1] ; ccd_timings_new:ccd0|ccd_sh          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.759      ;
; 0.641 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[5]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.761      ;
; 0.641 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.044      ; 0.769      ;
; 0.643 ; ccd_timings_new:ccd0|timings_cntr[6] ; ccd_timings_new:ccd0|ccd_p1          ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.037      ; 0.764      ;
; 0.644 ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; -0.154     ; 0.574      ;
; 0.646 ; ccd_timings_new:ccd0|pixel_cntr[0]   ; ccd_timings_new:ccd0|pixel_cntr[3]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.766      ;
; 0.656 ; ccd_timings_new:ccd0|pixel_cntr[6]   ; ccd_timings_new:ccd0|pixel_cntr[13]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.776      ;
; 0.659 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[1]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.233      ; 0.976      ;
; 0.659 ; ccd_timings_new:ccd0|state           ; ccd_timings_new:ccd0|pixel_cntr[7]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.233      ; 0.976      ;
; 0.662 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[9]   ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.782      ;
; 0.665 ; ccd_timings_new:ccd0|pixel_cntr[4]   ; ccd_timings_new:ccd0|pixel_cntr[12]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.785      ;
; 0.665 ; ccd_timings_new:ccd0|pixel_cntr[2]   ; ccd_timings_new:ccd0|pixel_cntr[10]  ; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings ; 0.000        ; 0.036      ; 0.785      ;
+-------+--------------------------------------+--------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ft_clk'                                                                                                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ft_clk ; Rise       ; ft_clk                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[5]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[6]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[7]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[1]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|error                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|rxerror                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|rxf_wrreq                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Fall       ; usb_ft232h:usb0|txf_rdreq                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ft_clk ; Rise       ; usb_ft232h:usb0|usb_wr_n_o                                                                                         ;
; -0.298 ; -0.068       ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ;
; -0.298 ; -0.068       ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ;
; -0.298 ; -0.068       ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ;
; -0.298 ; -0.068       ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ;
; -0.298 ; -0.068       ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ;
; -0.298 ; -0.068       ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ;
; -0.298 ; -0.068       ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ;
; -0.298 ; -0.068       ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ;
; -0.298 ; -0.068       ; 0.230          ; Low Pulse Width  ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                    ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                    ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                ;
; -0.278 ; -0.062       ; 0.216          ; High Pulse Width ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[5]                                                ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ccd_timings_new:ccd0|clk_timings'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_cs          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_sclk        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_cp          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_p1          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_rs          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_sh          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[7] ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[1]   ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[7]   ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_cs          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_sclk        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_cp          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_p1          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_rs          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_sh          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[0]   ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[10]  ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[11]  ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[12]  ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[13]  ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[2]   ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[3]   ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[4]   ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[5]   ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[6]   ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[8]   ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[9]   ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|state           ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[0] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[1] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[2] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[3] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[4] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[5] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[6] ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[7] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_cs          ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|adc_sclk        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_cp          ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_p1          ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_rs          ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|ccd_sh          ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[0]   ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[10]  ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[11]  ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[12]  ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[13]  ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[2]   ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[3]   ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[4]   ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[5]   ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[6]   ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[8]   ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[9]   ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|state           ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[0] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[1] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[2] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[3] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[4] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[5] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[6] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|timings_cntr[7] ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[1]   ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd_timings_new:ccd0|pixel_cntr[7]   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[1]|clk               ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[7]|clk               ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|adc_cs|clk                      ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|adc_sclk|clk                    ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|ccd_cp|clk                      ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|ccd_p1|clk                      ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|ccd_rs|clk                      ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|ccd_sh|clk                      ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[0]|clk               ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[10]|clk              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[11]|clk              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[12]|clk              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ccd_timings_new:ccd0|clk_timings ; Rise       ; ccd0|pixel_cntr[13]|clk              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 2.923 ; 3.107        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timings_new:ccd0|clk_timings                                              ;
; 2.925 ; 3.141        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timings_new:ccd0|clk_timings                                              ;
; 3.103 ; 3.103        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|clk_timings|clk                                                          ;
; 3.124 ; 3.124        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 3.124 ; 3.124        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 3.126 ; 3.126        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 3.126 ; 3.126        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 3.147 ; 3.147        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|clk_timings|clk                                                          ;
; 4.250 ; 6.250        ; 2.000          ; Min Period       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timings_new:ccd0|clk_timings                                              ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                                                                 ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.263 ; 4.447        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 4.263 ; 4.447        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 4.263 ; 4.447        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 4.263 ; 4.447        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 4.263 ; 4.447        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 4.263 ; 4.447        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 4.422 ; 4.422        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.422 ; 4.422        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.443 ; 4.443        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 4.443 ; 4.443        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 4.443 ; 4.443        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 4.443 ; 4.443        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 4.443 ; 4.443        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 4.443 ; 4.443        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 4.448 ; 4.448        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.450 ; 4.450        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 4.467 ; 4.467        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 4.467 ; 4.467        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.335 ; 5.551        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 5.335 ; 5.551        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 5.335 ; 5.551        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 5.335 ; 5.551        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 5.335 ; 5.551        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 5.335 ; 5.551        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 5.533 ; 5.533        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 5.533 ; 5.533        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.549 ; 5.549        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.552 ; 5.552        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.557 ; 5.557        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 5.557 ; 5.557        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 5.557 ; 5.557        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 5.557 ; 5.557        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 5.557 ; 5.557        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 5.557 ; 5.557        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 5.576 ; 5.576        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.576 ; 5.576        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ft_rxf    ; ft_clk     ; 1.593 ; 2.371 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; 1.545 ; 2.297 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; 1.039 ; 1.764 ; Fall       ; ft_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ft_rxf    ; ft_clk     ; -0.954 ; -1.710 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; -0.801 ; -1.565 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; -0.768 ; -1.488 ; Fall       ; ft_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; adc_cs     ; ccd_timings_new:ccd0|clk_timings ; 3.361 ; 3.461 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; adc_sclk   ; ccd_timings_new:ccd0|clk_timings ; 3.691 ; 3.825 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_cp     ; ccd_timings_new:ccd0|clk_timings ; 3.549 ; 3.643 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p1     ; ccd_timings_new:ccd0|clk_timings ; 3.607 ; 3.710 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p2     ; ccd_timings_new:ccd0|clk_timings ; 3.710 ; 3.607 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_rs     ; ccd_timings_new:ccd0|clk_timings ; 3.700 ; 3.827 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_sh     ; ccd_timings_new:ccd0|clk_timings ; 3.654 ; 3.774 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; dac_sclk   ; dac:dac0|clk_2MHz                ; 3.456 ; 3.576 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sdin   ; dac:dac0|clk_2MHz                ; 3.506 ; 3.630 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sync   ; dac:dac0|clk_2MHz                ; 5.298 ; 5.668 ; Rise       ; dac:dac0|clk_2MHz                ;
; ft_bus[*]  ; ft_clk                           ; 5.329 ; 5.694 ; Rise       ; ft_clk                           ;
;  ft_bus[0] ; ft_clk                           ; 3.655 ; 3.780 ; Rise       ; ft_clk                           ;
;  ft_bus[1] ; ft_clk                           ; 3.643 ; 3.772 ; Rise       ; ft_clk                           ;
;  ft_bus[2] ; ft_clk                           ; 3.574 ; 3.632 ; Rise       ; ft_clk                           ;
;  ft_bus[3] ; ft_clk                           ; 5.329 ; 5.694 ; Rise       ; ft_clk                           ;
;  ft_bus[4] ; ft_clk                           ; 3.551 ; 3.608 ; Rise       ; ft_clk                           ;
;  ft_bus[5] ; ft_clk                           ; 3.572 ; 3.639 ; Rise       ; ft_clk                           ;
;  ft_bus[6] ; ft_clk                           ; 3.547 ; 3.609 ; Rise       ; ft_clk                           ;
;  ft_bus[7] ; ft_clk                           ; 3.561 ; 3.618 ; Rise       ; ft_clk                           ;
; ft_rd      ; ft_clk                           ; 3.413 ; 3.477 ; Rise       ; ft_clk                           ;
; ft_wr      ; ft_clk                           ; 3.452 ; 3.522 ; Rise       ; ft_clk                           ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; adc_cs     ; ccd_timings_new:ccd0|clk_timings ; 3.244 ; 3.339 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; adc_sclk   ; ccd_timings_new:ccd0|clk_timings ; 3.560 ; 3.689 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_cp     ; ccd_timings_new:ccd0|clk_timings ; 3.423 ; 3.514 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p1     ; ccd_timings_new:ccd0|clk_timings ; 3.478 ; 3.578 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p2     ; ccd_timings_new:ccd0|clk_timings ; 3.578 ; 3.478 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_rs     ; ccd_timings_new:ccd0|clk_timings ; 3.568 ; 3.690 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_sh     ; ccd_timings_new:ccd0|clk_timings ; 3.524 ; 3.639 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; dac_sclk   ; dac:dac0|clk_2MHz                ; 3.338 ; 3.457 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sdin   ; dac:dac0|clk_2MHz                ; 3.386 ; 3.509 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sync   ; dac:dac0|clk_2MHz                ; 5.175 ; 5.542 ; Rise       ; dac:dac0|clk_2MHz                ;
; ft_bus[*]  ; ft_clk                           ; 3.440 ; 3.500 ; Rise       ; ft_clk                           ;
;  ft_bus[0] ; ft_clk                           ; 3.548 ; 3.671 ; Rise       ; ft_clk                           ;
;  ft_bus[1] ; ft_clk                           ; 3.536 ; 3.664 ; Rise       ; ft_clk                           ;
;  ft_bus[2] ; ft_clk                           ; 3.466 ; 3.523 ; Rise       ; ft_clk                           ;
;  ft_bus[3] ; ft_clk                           ; 5.223 ; 5.586 ; Rise       ; ft_clk                           ;
;  ft_bus[4] ; ft_clk                           ; 3.445 ; 3.500 ; Rise       ; ft_clk                           ;
;  ft_bus[5] ; ft_clk                           ; 3.464 ; 3.530 ; Rise       ; ft_clk                           ;
;  ft_bus[6] ; ft_clk                           ; 3.440 ; 3.501 ; Rise       ; ft_clk                           ;
;  ft_bus[7] ; ft_clk                           ; 3.454 ; 3.510 ; Rise       ; ft_clk                           ;
; ft_rd      ; ft_clk                           ; 3.302 ; 3.364 ; Rise       ; ft_clk                           ;
; ft_wr      ; ft_clk                           ; 3.340 ; 3.407 ; Rise       ; ft_clk                           ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 3.312 ; 3.292 ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 3.401 ; 3.442 ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 3.401 ; 3.442 ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 3.312 ; 3.292 ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 5.077 ; 5.353 ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 3.331 ; 3.311 ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 3.331 ; 3.311 ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 3.336 ; 3.316 ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 3.326 ; 3.306 ; Rise       ; ft_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 3.212 ; 3.192 ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 3.301 ; 3.342 ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 3.301 ; 3.342 ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 3.212 ; 3.192 ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 4.977 ; 5.253 ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 3.230 ; 3.210 ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 3.230 ; 3.210 ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 3.235 ; 3.215 ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 3.225 ; 3.205 ; Rise       ; ft_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 3.364     ; 3.384     ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 3.514     ; 3.473     ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 3.514     ; 3.473     ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 3.364     ; 3.384     ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 5.425     ; 5.149     ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 3.394     ; 3.414     ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 3.394     ; 3.414     ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 3.401     ; 3.421     ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 3.383     ; 3.403     ; Rise       ; ft_clk          ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 3.261     ; 3.281     ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 3.411     ; 3.370     ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 3.411     ; 3.370     ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 3.261     ; 3.281     ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 5.322     ; 5.046     ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 3.290     ; 3.310     ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 3.290     ; 3.310     ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 3.296     ; 3.316     ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 3.279     ; 3.299     ; Rise       ; ft_clk          ;
+------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                     ;
+----------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                                    ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                         ; -2.069   ; -0.134 ; N/A      ; N/A     ; -3.000              ;
;  ccd_timings_new:ccd0|clk_timings                        ; -2.069   ; 0.187  ; N/A      ; N/A     ; -1.000              ;
;  clk_100M                                                ; -0.341   ; 0.148  ; N/A      ; N/A     ; 4.263               ;
;  dac:dac0|clk_2MHz                                       ; -1.187   ; 0.178  ; N/A      ; N/A     ; -1.000              ;
;  ft_clk                                                  ; -1.756   ; 0.185  ; N/A      ; N/A     ; -3.000              ;
;  pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.452   ; -0.134 ; N/A      ; N/A     ; 2.884               ;
; Design-wide TNS                                          ; -154.404 ; -0.134 ; 0.0      ; 0.0     ; -137.278            ;
;  ccd_timings_new:ccd0|clk_timings                        ; -48.904  ; 0.000  ; N/A      ; N/A     ; -29.000             ;
;  clk_100M                                                ; -0.341   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  dac:dac0|clk_2MHz                                       ; -13.911  ; 0.000  ; N/A      ; N/A     ; -16.000             ;
;  ft_clk                                                  ; -90.796  ; 0.000  ; N/A      ; N/A     ; -92.278             ;
;  pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.452   ; -0.134 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ft_rxf    ; ft_clk     ; 2.872 ; 3.394 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; 2.780 ; 3.299 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; 2.550 ; 3.066 ; Fall       ; ft_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ft_rxf    ; ft_clk     ; -0.954 ; -1.710 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; -0.801 ; -1.565 ; Rise       ; ft_clk          ;
; ft_txe    ; ft_clk     ; -0.768 ; -1.488 ; Fall       ; ft_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; adc_cs     ; ccd_timings_new:ccd0|clk_timings ; 5.584 ; 5.663 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; adc_sclk   ; ccd_timings_new:ccd0|clk_timings ; 6.212 ; 6.246 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_cp     ; ccd_timings_new:ccd0|clk_timings ; 5.969 ; 6.010 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p1     ; ccd_timings_new:ccd0|clk_timings ; 6.038 ; 6.063 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p2     ; ccd_timings_new:ccd0|clk_timings ; 6.063 ; 6.038 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_rs     ; ccd_timings_new:ccd0|clk_timings ; 6.174 ; 6.270 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_sh     ; ccd_timings_new:ccd0|clk_timings ; 6.102 ; 6.178 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; dac_sclk   ; dac:dac0|clk_2MHz                ; 5.822 ; 5.864 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sdin   ; dac:dac0|clk_2MHz                ; 5.901 ; 5.942 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sync   ; dac:dac0|clk_2MHz                ; 8.409 ; 8.736 ; Rise       ; dac:dac0|clk_2MHz                ;
; ft_bus[*]  ; ft_clk                           ; 8.571 ; 8.846 ; Rise       ; ft_clk                           ;
;  ft_bus[0] ; ft_clk                           ; 6.267 ; 6.246 ; Rise       ; ft_clk                           ;
;  ft_bus[1] ; ft_clk                           ; 6.233 ; 6.238 ; Rise       ; ft_clk                           ;
;  ft_bus[2] ; ft_clk                           ; 6.109 ; 6.087 ; Rise       ; ft_clk                           ;
;  ft_bus[3] ; ft_clk                           ; 8.571 ; 8.846 ; Rise       ; ft_clk                           ;
;  ft_bus[4] ; ft_clk                           ; 6.055 ; 6.046 ; Rise       ; ft_clk                           ;
;  ft_bus[5] ; ft_clk                           ; 6.104 ; 6.115 ; Rise       ; ft_clk                           ;
;  ft_bus[6] ; ft_clk                           ; 6.048 ; 6.055 ; Rise       ; ft_clk                           ;
;  ft_bus[7] ; ft_clk                           ; 6.089 ; 6.064 ; Rise       ; ft_clk                           ;
; ft_rd      ; ft_clk                           ; 5.834 ; 5.830 ; Rise       ; ft_clk                           ;
; ft_wr      ; ft_clk                           ; 5.898 ; 5.899 ; Rise       ; ft_clk                           ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; adc_cs     ; ccd_timings_new:ccd0|clk_timings ; 3.244 ; 3.339 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; adc_sclk   ; ccd_timings_new:ccd0|clk_timings ; 3.560 ; 3.689 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_cp     ; ccd_timings_new:ccd0|clk_timings ; 3.423 ; 3.514 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p1     ; ccd_timings_new:ccd0|clk_timings ; 3.478 ; 3.578 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_p2     ; ccd_timings_new:ccd0|clk_timings ; 3.578 ; 3.478 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_rs     ; ccd_timings_new:ccd0|clk_timings ; 3.568 ; 3.690 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; ccd_sh     ; ccd_timings_new:ccd0|clk_timings ; 3.524 ; 3.639 ; Rise       ; ccd_timings_new:ccd0|clk_timings ;
; dac_sclk   ; dac:dac0|clk_2MHz                ; 3.338 ; 3.457 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sdin   ; dac:dac0|clk_2MHz                ; 3.386 ; 3.509 ; Rise       ; dac:dac0|clk_2MHz                ;
; dac_sync   ; dac:dac0|clk_2MHz                ; 5.175 ; 5.542 ; Rise       ; dac:dac0|clk_2MHz                ;
; ft_bus[*]  ; ft_clk                           ; 3.440 ; 3.500 ; Rise       ; ft_clk                           ;
;  ft_bus[0] ; ft_clk                           ; 3.548 ; 3.671 ; Rise       ; ft_clk                           ;
;  ft_bus[1] ; ft_clk                           ; 3.536 ; 3.664 ; Rise       ; ft_clk                           ;
;  ft_bus[2] ; ft_clk                           ; 3.466 ; 3.523 ; Rise       ; ft_clk                           ;
;  ft_bus[3] ; ft_clk                           ; 5.223 ; 5.586 ; Rise       ; ft_clk                           ;
;  ft_bus[4] ; ft_clk                           ; 3.445 ; 3.500 ; Rise       ; ft_clk                           ;
;  ft_bus[5] ; ft_clk                           ; 3.464 ; 3.530 ; Rise       ; ft_clk                           ;
;  ft_bus[6] ; ft_clk                           ; 3.440 ; 3.501 ; Rise       ; ft_clk                           ;
;  ft_bus[7] ; ft_clk                           ; 3.454 ; 3.510 ; Rise       ; ft_clk                           ;
; ft_rd      ; ft_clk                           ; 3.302 ; 3.364 ; Rise       ; ft_clk                           ;
; ft_wr      ; ft_clk                           ; 3.340 ; 3.407 ; Rise       ; ft_clk                           ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_cs        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sync      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_step      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_wr         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_rd         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; adc_sdo                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mtr_nhome               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mtr_nflt                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_ac8                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_ac9                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[0]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[1]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[2]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[3]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[4]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[5]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[6]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[7]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_txe                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_clk                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_rxf                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_100M                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.09 V              ; -0.00518 V          ; 0.199 V                              ; 0.274 V                              ; 5.46e-09 s                  ; 5.35e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.56e-08 V                  ; 3.09 V             ; -0.00518 V         ; 0.199 V                             ; 0.274 V                             ; 5.46e-09 s                 ; 5.35e-09 s                 ; Yes                       ; No                        ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.00235 V          ; 0.081 V                              ; 0.192 V                              ; 6.63e-09 s                  ; 6.71e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.00235 V         ; 0.081 V                             ; 0.192 V                             ; 6.63e-09 s                 ; 6.71e-09 s                 ; Yes                       ; Yes                       ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                        ;
+----------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings                        ; 798      ; 0        ; 0        ; 0        ;
; clk_100M                         ; clk_100M                                                ; 35       ; 0        ; 0        ; 0        ;
; dac:dac0|clk_2MHz                ; clk_100M                                                ; 1        ; 1        ; 0        ; 0        ;
; dac:dac0|clk_2MHz                ; dac:dac0|clk_2MHz                                       ; 214      ; 0        ; 0        ; 0        ;
; ft_clk                           ; ft_clk                                                  ; 214      ; 48       ; 32       ; 163      ;
; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
+----------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                         ;
+----------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; ccd_timings_new:ccd0|clk_timings ; ccd_timings_new:ccd0|clk_timings                        ; 798      ; 0        ; 0        ; 0        ;
; clk_100M                         ; clk_100M                                                ; 35       ; 0        ; 0        ; 0        ;
; dac:dac0|clk_2MHz                ; clk_100M                                                ; 1        ; 1        ; 0        ; 0        ;
; dac:dac0|clk_2MHz                ; dac:dac0|clk_2MHz                                       ; 214      ; 0        ; 0        ; 0        ;
; ft_clk                           ; ft_clk                                                  ; 214      ; 48       ; 32       ; 163      ;
; ccd_timings_new:ccd0|clk_timings ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
+----------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition
    Info: Processing started: Sun Sep 03 14:37:57 2017
Info: Command: quartus_sta film_scanner -c film_scanner
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_1gl1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2f9:dffpipe14|dffe15a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1f9:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_brk1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a* 
Warning (332174): Ignored filter at qsta_default_script.tcl(1194): *ws_dgrp|dffpipe_2f9:dffpipe14|dffe15a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1194): Argument <to> is not an object ID
    Info (332050): read_sdc
Warning (332174): Ignored filter at qsta_default_script.tcl(1194): *delayed_wrptr_g* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332174): Ignored filter at qsta_default_script.tcl(1194): *rs_dgwp|dffpipe_1f9:dffpipe5|dffe6a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1194): Argument <from> is not an object ID
    Info (332050): read_sdc
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1194): Argument <to> is not an object ID
Warning (332174): Ignored filter at qsta_default_script.tcl(1194): *ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1194): Argument <to> is not an object ID
    Info (332050): read_sdc
Warning (332174): Ignored filter at qsta_default_script.tcl(1194): *rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1194): Argument <from> is not an object ID
    Info (332050): read_sdc
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1194): Argument <to> is not an object ID
Critical Warning (332012): Synopsys Design Constraints File file not found: 'film_scanner.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 10.000 -waveform {0.000 5.000} -name clk_100M clk_100M
    Info (332110): create_generated_clock -source {pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 8 -duty_cycle 50.00 -name {pll_80_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_80_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name dac:dac0|clk_2MHz dac:dac0|clk_2MHz
    Info (332105): create_clock -period 1.000 -name ccd_timings_new:ccd0|clk_timings ccd_timings_new:ccd0|clk_timings
    Info (332105): create_clock -period 1.000 -name ft_clk ft_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.069
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.069             -48.904 ccd_timings_new:ccd0|clk_timings 
    Info (332119):    -1.756             -90.796 ft_clk 
    Info (332119):    -1.187             -13.911 dac:dac0|clk_2MHz 
    Info (332119):    -0.452              -0.452 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.341              -0.341 clk_100M 
Info (332146): Worst-case hold slack is -0.031
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.031              -0.031 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.297               0.000 clk_100M 
    Info (332119):     0.341               0.000 dac:dac0|clk_2MHz 
    Info (332119):     0.357               0.000 ft_clk 
    Info (332119):     0.358               0.000 ccd_timings_new:ccd0|clk_timings 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -81.708 ft_clk 
    Info (332119):    -1.000             -29.000 ccd_timings_new:ccd0|clk_timings 
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
    Info (332119):     2.899               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     4.579               0.000 clk_100M 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.768
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.768             -40.659 ccd_timings_new:ccd0|clk_timings 
    Info (332119):    -1.529             -76.681 ft_clk 
    Info (332119):    -0.969             -10.869 dac:dac0|clk_2MHz 
    Info (332119):    -0.283              -0.283 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.248              -0.248 clk_100M 
Info (332146): Worst-case hold slack is -0.134
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.134              -0.134 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.297               0.000 clk_100M 
    Info (332119):     0.298               0.000 dac:dac0|clk_2MHz 
    Info (332119):     0.311               0.000 ft_clk 
    Info (332119):     0.312               0.000 ccd_timings_new:ccd0|clk_timings 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -81.656 ft_clk 
    Info (332119):    -1.000             -29.000 ccd_timings_new:ccd0|clk_timings 
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
    Info (332119):     2.884               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     4.589               0.000 clk_100M 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.184             -44.373 ft_clk 
    Info (332119):    -0.713             -14.900 ccd_timings_new:ccd0|clk_timings 
    Info (332119):    -0.281              -0.281 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.221              -1.378 dac:dac0|clk_2MHz 
    Info (332119):    -0.136              -0.136 clk_100M 
Info (332146): Worst-case hold slack is 0.033
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.033               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.148               0.000 clk_100M 
    Info (332119):     0.178               0.000 dac:dac0|clk_2MHz 
    Info (332119):     0.185               0.000 ft_clk 
    Info (332119):     0.187               0.000 ccd_timings_new:ccd0|clk_timings 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -92.278 ft_clk 
    Info (332119):    -1.000             -29.000 ccd_timings_new:ccd0|clk_timings 
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
    Info (332119):     2.923               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     4.263               0.000 clk_100M 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 670 megabytes
    Info: Processing ended: Sun Sep 03 14:38:00 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


