# 项目当前状态

项目管理员的Spec已完成

等待设计工程师的RTL代码

# 项目管理员的Spec

{spec}

# 当前任务

根据Spec设计Verilog RTL代码，并用 submit_design 提交。提交中只能有Verilog代码。
