<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:15.2415</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.08.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0112121</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING  THE SAME</inventionTitleEng><openDate>2025.03.05</openDate><openNumber>10-2025-0030755</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 회로층; 상기 제1 회로층 상에 배치된 제1 절연층; 상기 제1 절연층 상에 배치된 제2 회로층; 및 상기 제2 회로층 상에 배치된 제2 절연층을 포함하고; 상기 제1 회로층은 상기 제1 절연층의 외측면에 가장 인접한 위치에서 상기 제1 절연층의 외측면의 둘레 방향을 따라 구비된 제1 회로 패턴을 포함하고, 상기 제2 회로층은 상기 제2 절연층의 외측면에 가장 인접한 위치에서 상기 제2 절연층의 외측면의 둘레 방향을 따라 구비된 제2 회로 패턴을 포함하며, 상기 제1 절연층의 외측면으로부터 상기 제1 회로 패턴 간의 수평 방향의 제1 이격 거리는 상기 제2 절연층의 외측면으로부터 상기 제2 회로 패턴 간의 상기 수평 방향의 제2 이격 거리와 상이하다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 회로층;상기 제1 회로층 상에 배치된 제1 절연층;상기 제1 절연층 상에 배치된 제2 회로층; 및상기 제2 회로층 상에 배치된 제2 절연층을 포함하고;상기 제1 회로층은 상기 제1 절연층의 외측면에 가장 인접한 위치에서 상기 제1 절연층의 외측면의 둘레 방향을 따라 구비된 제1 회로 패턴을 포함하고,상기 제2 회로층은 상기 제2 절연층의 외측면에 가장 인접한 위치에서 상기 제2 절연층의 외측면의 둘레 방향을 따라 구비된 제2 회로 패턴을 포함하며,상기 제1 절연층의 외측면으로부터 상기 제1 회로 패턴 간의 수평 방향의 제1 이격 거리는 상기 제2 절연층의 외측면으로부터 상기 제2 회로 패턴 간의 상기 수평 방향의 제2 이격 거리와 상이한, 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 절연층은 상기 제1 회로 패턴의 측면을 감싸며 구비되고,상기 제2 절연층은 상기 제2 회로 패턴의 측면을 감싸며 구비된, 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 절연층의 하면은 상기 제1 회로 패턴의 하면과 동일 평면 상에 위치하고,상기 제2 절연층의 하면은 상기 제2 회로 패턴의 하면과 동일 평면 상에 위치한, 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 회로 패턴은 상기 제1 절연층의 외측면의 둘레 방향을 따라 제1폭을 가지고,상기 제2 회로 패턴은 상기 제2 절연층의 외측면의 둘레 방향을 따라 제2폭을 가지는, 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 이격 거리는 상기 제2 이격 거리보다 크고,상기 제1 폭은 상기 제2폭보다 작은, 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 제1 이격 거리는 상기 제2 이격 거리보다 작고,상기 제1 폭은 상기 제2폭보다 큰, 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제1 및 제2 회로 패턴 각각은 폐루프 형상을 가지는, 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 제1 회로 패턴은 상기 제1 절연층의 외측면의 둘레 방향을 따라 구비되고 상호 이격된 제1부 및 제2부를 포함하고,상기 제2 회로 패턴은 상기 제2 절연층의 외측면의 둘레 방향을 따라 구비되고 상호 이격된 제3부 및 제4부를 포함한, 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제2 절연층 상에 배치된 제3 회로층; 및상기 제3 회로층 상에 배치된 보호층을 더 포함하고,상기 제3 회로층은 상기 보호층의 외측면에 가장 인접한 위치에서 상기 보호층의 외측면의 둘레 방향을 따라 구비된 제3 회로 패턴을 포함하고,상기 보호층의 외측면으로부터 상기 제3 회로 패턴 간의 수평 방향의 제3 이격 거리는 상기 제1 및 제2 이격 거리와 상이한, 회로 기판. </claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 회로 패턴과 상기 제2 회로 패턴 사이에 배치된 제1 비아 전극; 및상기 제2 회로 패턴과 상기 제3 회로 패턴 사이에 배치된 제2 비아 전극을 더 포함하고,상기 제1 절연층의 외측면으로부터 상기 제1 비아 전극 간의 수평 방향의 제4 이격 거리는, 상기 제2 절연층의 외측면으로부터 상기 제2 비아 전극 간의 수평 방향의 제5 이격 거리와 상이한, 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 비아 전극의 수평 방향의 폭은 상기 제2 비아 전극의 수평 방향의 폭과 상이한, 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제4 이격 거리는 상기 제5 이격 거리보다 크고,상기 제1 비아 전극의 수평 방향의 폭은 상기 제2 비아 전극의 수평 방향의 폭보다 작은, 회로 기판. </claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 제4 이격 거리는 상기 제5 이격 거리보다 작고,상기 제1 비아 전극의 수평 방향의 폭은 상기 제2 비아 전극의 수평 방향의 폭보다 큰, 회로 기판. </claim></claimInfo><claimInfo><claim>14. 제9항에 있어서,상기 제1 절연층의 하면에 배치된 코어층;상기 코어층의 하면에 배치된 제4 회로층;상기 제4 회로층의 하면에 배치된 제3 절연층;상기 제3 절연층의 하면에 배치된 제5 회로층; 및상기 제5 회로층의 하면에 배치된 제4 절연층을 더 포함하고,상기 제4 회로층은 상기 제3 절연층의 외측면에 가장 인접한 위치에서 상기 제3 절연층의 외측면의 둘레 방향을 따라 구비된 제4 회로 패턴을 포함하고,상기 제5 회로층은 상기 제4 절연층의 외측면에 가장 인접한 위치에서 상기 제4 절연층의 외측면의 둘레 방향을 따라 구비된 제5 회로 패턴을 포함하며,상기 제3 절연층의 외측면으로부터 상기 제4 회로 패턴 간의 수평 방향의 제4 이격 거리는 상기 제4 절연층의 외측면으로부터 상기 제5 회로 패턴 간의 상기 수평 방향의 제5 이격 거리와 상이한, 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1 이격 거리는 상기 제2 이격 거리보다 크고,상기 제4 이격 거리는 상기 제5 이격 거리보다 작은, 회로 기판.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서,상기 제1 이격 거리는 상기 제2 이격 거리보다 작고,상기 제4 이격 거리는 상기 제5 이격 거리보다 큰, 회로 기판.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,상기 코어층에 배치된 연결 부재를 더 포함하고,상기 코어층은 상면 및 하면을 관통하는 관통 홀을 구비하고,상기 연결 부재는 상기 관통 홀 내에 배치된, 회로 기판.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 연결 부재는 복수의 패드부를 포함하고,상기 제1 회로층은 상기 제1 회로 패턴과 상기 복수의 패드부 중 적어도 하나를 연결하는 연결 패턴을 더 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>19. 제1 회로층;상기 제1 회로층 상에 배치된 제1 절연층;상기 제1 절연층 상에 배치된 제2 회로층; 및상기 제2 회로층 상에 배치된 제2 절연층을 포함하고;상기 제1 회로층은 상기 제1 절연층의 외측면에 가장 인접한 위치에서 상기 제1 절연층의 외측면의 둘레 방향을 따라 구비되고 수평 방향으로의 제1폭을 가진 제1 회로 패턴을 포함하고,상기 제2 회로층은 상기 제2 절연층의 외측면에 가장 인접한 위치에서 상기 제2 절연층의 외측면의 둘레 방향을 따라 구비된 구비되고 상기 수평 방향으로의 제2폭을 가진 제2 회로 패턴을 포함하며,상기 제1폭은 상기 제2폭과 상이한, 회로 기판.</claim></claimInfo><claimInfo><claim>20. 제1항 내지 제19항 중 어느 한 항에 기재된 회로 기판;상기 회로 기판 상에 배치된 결합 부재; 및상기 결합 부재 상에 배치된 반도체 소자를 포함하는, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SON, YONG HO</engName><name>손용호</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, MOO SEONG</engName><name>김무성</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>HAN, JUNG EUN</engName><name>한정은</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.08.25</receiptDate><receiptNumber>1-1-2023-0940914-95</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230112121.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e2460cc43c4912a94f9a6d3cc5587ef7ddf9bce23209eb5f4a03dd4c1d3e3fcb44796c358ebdac660bbc2152504cdbb112ddab8d54715f51</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1a92421762e336f9f92f14343031384eebb3f3eaa48d52f9e46564027eb1c61f97326c61d246653e0773dcc184e3502e748fddc225161b49</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>