Simulator report for Top
Mon Jan 14 20:50:09 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 234 nodes    ;
; Simulation Coverage         ;      61.97 % ;
; Total Number of Transitions ; 2711         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
; Device                      ; EP2C70F896C6 ;
+-----------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                      ; Default Value ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Timing                                                       ; Timing        ;
; Start time                                                                                 ; 0 ns                                                         ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                          ;               ;
; Vector input source                                                                        ; C:/Users/Aluno/Downloads/Projeto Nano/bancoregistradores.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                           ; On            ;
; Check outputs                                                                              ; Off                                                          ; Off           ;
; Report simulation coverage                                                                 ; On                                                           ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                           ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                           ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                           ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                          ; Off           ;
; Detect glitches                                                                            ; Off                                                          ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                          ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                          ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                          ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                          ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                           ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                                   ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                          ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                          ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                         ; Auto          ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      61.97 % ;
; Total nodes checked                                 ; 234          ;
; Total output ports checked                          ; 234          ;
; Total output ports with complete 1/0-value coverage ; 145          ;
; Total output ports with no 1/0-value coverage       ; 89           ;
; Total output ports with no 1-value coverage         ; 89           ;
; Total output ports with no 0-value coverage         ; 89           ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                          ;
+-----------------------------------------+-----------------------------------------+------------------+
; Node Name                               ; Output Port Name                        ; Output Port Type ;
+-----------------------------------------+-----------------------------------------+------------------+
; |bancoRegistradores|dadoR1[0]~reg0      ; |bancoRegistradores|dadoR1[0]~reg0      ; regout           ;
; |bancoRegistradores|dadoR1[1]~reg0      ; |bancoRegistradores|dadoR1[1]~reg0      ; regout           ;
; |bancoRegistradores|dadoR1[2]~reg0      ; |bancoRegistradores|dadoR1[2]~reg0      ; regout           ;
; |bancoRegistradores|dadoR1[4]~reg0      ; |bancoRegistradores|dadoR1[4]~reg0      ; regout           ;
; |bancoRegistradores|dadoR1[6]~reg0      ; |bancoRegistradores|dadoR1[6]~reg0      ; regout           ;
; |bancoRegistradores|dadoR2[0]~reg0      ; |bancoRegistradores|dadoR2[0]~reg0      ; regout           ;
; |bancoRegistradores|dadoR2[1]~reg0      ; |bancoRegistradores|dadoR2[1]~reg0      ; regout           ;
; |bancoRegistradores|dadoR2[2]~reg0      ; |bancoRegistradores|dadoR2[2]~reg0      ; regout           ;
; |bancoRegistradores|dadoR2[4]~reg0      ; |bancoRegistradores|dadoR2[4]~reg0      ; regout           ;
; |bancoRegistradores|dadoR2[6]~reg0      ; |bancoRegistradores|dadoR2[6]~reg0      ; regout           ;
; |bancoRegistradores|registradores[6][0] ; |bancoRegistradores|registradores[6][0] ; regout           ;
; |bancoRegistradores|registradores[4][0] ; |bancoRegistradores|registradores[4][0] ; regout           ;
; |bancoRegistradores|Mux7~0              ; |bancoRegistradores|Mux7~0              ; combout          ;
; |bancoRegistradores|Mux7~1              ; |bancoRegistradores|Mux7~1              ; combout          ;
; |bancoRegistradores|registradores[2][0] ; |bancoRegistradores|registradores[2][0] ; regout           ;
; |bancoRegistradores|registradores[0][0] ; |bancoRegistradores|registradores[0][0] ; regout           ;
; |bancoRegistradores|Mux7~2              ; |bancoRegistradores|Mux7~2              ; combout          ;
; |bancoRegistradores|Mux7~3              ; |bancoRegistradores|Mux7~3              ; combout          ;
; |bancoRegistradores|Mux7~4              ; |bancoRegistradores|Mux7~4              ; combout          ;
; |bancoRegistradores|registradores[6][1] ; |bancoRegistradores|registradores[6][1] ; regout           ;
; |bancoRegistradores|Mux6~0              ; |bancoRegistradores|Mux6~0              ; combout          ;
; |bancoRegistradores|registradores[7][1] ; |bancoRegistradores|registradores[7][1] ; regout           ;
; |bancoRegistradores|Mux6~1              ; |bancoRegistradores|Mux6~1              ; combout          ;
; |bancoRegistradores|registradores[2][1] ; |bancoRegistradores|registradores[2][1] ; regout           ;
; |bancoRegistradores|Mux6~2              ; |bancoRegistradores|Mux6~2              ; combout          ;
; |bancoRegistradores|Mux6~3              ; |bancoRegistradores|Mux6~3              ; combout          ;
; |bancoRegistradores|Mux6~4              ; |bancoRegistradores|Mux6~4              ; combout          ;
; |bancoRegistradores|Mux5~0              ; |bancoRegistradores|Mux5~0              ; combout          ;
; |bancoRegistradores|Mux5~1              ; |bancoRegistradores|Mux5~1              ; combout          ;
; |bancoRegistradores|registradores[2][2] ; |bancoRegistradores|registradores[2][2] ; regout           ;
; |bancoRegistradores|registradores[1][2] ; |bancoRegistradores|registradores[1][2] ; regout           ;
; |bancoRegistradores|registradores[0][2] ; |bancoRegistradores|registradores[0][2] ; regout           ;
; |bancoRegistradores|Mux5~2              ; |bancoRegistradores|Mux5~2              ; combout          ;
; |bancoRegistradores|Mux5~3              ; |bancoRegistradores|Mux5~3              ; combout          ;
; |bancoRegistradores|Mux5~4              ; |bancoRegistradores|Mux5~4              ; combout          ;
; |bancoRegistradores|Mux4~0              ; |bancoRegistradores|Mux4~0              ; combout          ;
; |bancoRegistradores|Mux4~2              ; |bancoRegistradores|Mux4~2              ; combout          ;
; |bancoRegistradores|Mux4~3              ; |bancoRegistradores|Mux4~3              ; combout          ;
; |bancoRegistradores|Mux4~4              ; |bancoRegistradores|Mux4~4              ; combout          ;
; |bancoRegistradores|registradores[5][4] ; |bancoRegistradores|registradores[5][4] ; regout           ;
; |bancoRegistradores|registradores[6][4] ; |bancoRegistradores|registradores[6][4] ; regout           ;
; |bancoRegistradores|registradores[4][4] ; |bancoRegistradores|registradores[4][4] ; regout           ;
; |bancoRegistradores|Mux3~0              ; |bancoRegistradores|Mux3~0              ; combout          ;
; |bancoRegistradores|registradores[7][4] ; |bancoRegistradores|registradores[7][4] ; regout           ;
; |bancoRegistradores|Mux3~1              ; |bancoRegistradores|Mux3~1              ; combout          ;
; |bancoRegistradores|registradores[2][4] ; |bancoRegistradores|registradores[2][4] ; regout           ;
; |bancoRegistradores|registradores[1][4] ; |bancoRegistradores|registradores[1][4] ; regout           ;
; |bancoRegistradores|registradores[0][4] ; |bancoRegistradores|registradores[0][4] ; regout           ;
; |bancoRegistradores|Mux3~2              ; |bancoRegistradores|Mux3~2              ; combout          ;
; |bancoRegistradores|Mux3~3              ; |bancoRegistradores|Mux3~3              ; combout          ;
; |bancoRegistradores|Mux3~4              ; |bancoRegistradores|Mux3~4              ; combout          ;
; |bancoRegistradores|Mux2~0              ; |bancoRegistradores|Mux2~0              ; combout          ;
; |bancoRegistradores|Mux2~1              ; |bancoRegistradores|Mux2~1              ; combout          ;
; |bancoRegistradores|Mux2~2              ; |bancoRegistradores|Mux2~2              ; combout          ;
; |bancoRegistradores|Mux2~3              ; |bancoRegistradores|Mux2~3              ; combout          ;
; |bancoRegistradores|Mux2~4              ; |bancoRegistradores|Mux2~4              ; combout          ;
; |bancoRegistradores|registradores[5][6] ; |bancoRegistradores|registradores[5][6] ; regout           ;
; |bancoRegistradores|registradores[6][6] ; |bancoRegistradores|registradores[6][6] ; regout           ;
; |bancoRegistradores|registradores[4][6] ; |bancoRegistradores|registradores[4][6] ; regout           ;
; |bancoRegistradores|Mux1~0              ; |bancoRegistradores|Mux1~0              ; combout          ;
; |bancoRegistradores|registradores[7][6] ; |bancoRegistradores|registradores[7][6] ; regout           ;
; |bancoRegistradores|Mux1~1              ; |bancoRegistradores|Mux1~1              ; combout          ;
; |bancoRegistradores|registradores[2][6] ; |bancoRegistradores|registradores[2][6] ; regout           ;
; |bancoRegistradores|registradores[1][6] ; |bancoRegistradores|registradores[1][6] ; regout           ;
; |bancoRegistradores|registradores[0][6] ; |bancoRegistradores|registradores[0][6] ; regout           ;
; |bancoRegistradores|Mux1~2              ; |bancoRegistradores|Mux1~2              ; combout          ;
; |bancoRegistradores|Mux1~3              ; |bancoRegistradores|Mux1~3              ; combout          ;
; |bancoRegistradores|Mux1~4              ; |bancoRegistradores|Mux1~4              ; combout          ;
; |bancoRegistradores|Mux0~0              ; |bancoRegistradores|Mux0~0              ; combout          ;
; |bancoRegistradores|Mux0~1              ; |bancoRegistradores|Mux0~1              ; combout          ;
; |bancoRegistradores|Mux0~2              ; |bancoRegistradores|Mux0~2              ; combout          ;
; |bancoRegistradores|Mux0~3              ; |bancoRegistradores|Mux0~3              ; combout          ;
; |bancoRegistradores|Mux0~4              ; |bancoRegistradores|Mux0~4              ; combout          ;
; |bancoRegistradores|Mux15~0             ; |bancoRegistradores|Mux15~0             ; combout          ;
; |bancoRegistradores|Mux15~1             ; |bancoRegistradores|Mux15~1             ; combout          ;
; |bancoRegistradores|Mux15~2             ; |bancoRegistradores|Mux15~2             ; combout          ;
; |bancoRegistradores|Mux15~3             ; |bancoRegistradores|Mux15~3             ; combout          ;
; |bancoRegistradores|Mux15~4             ; |bancoRegistradores|Mux15~4             ; combout          ;
; |bancoRegistradores|Mux14~0             ; |bancoRegistradores|Mux14~0             ; combout          ;
; |bancoRegistradores|Mux14~1             ; |bancoRegistradores|Mux14~1             ; combout          ;
; |bancoRegistradores|Mux14~2             ; |bancoRegistradores|Mux14~2             ; combout          ;
; |bancoRegistradores|Mux14~3             ; |bancoRegistradores|Mux14~3             ; combout          ;
; |bancoRegistradores|Mux14~4             ; |bancoRegistradores|Mux14~4             ; combout          ;
; |bancoRegistradores|Mux13~0             ; |bancoRegistradores|Mux13~0             ; combout          ;
; |bancoRegistradores|Mux13~1             ; |bancoRegistradores|Mux13~1             ; combout          ;
; |bancoRegistradores|Mux13~2             ; |bancoRegistradores|Mux13~2             ; combout          ;
; |bancoRegistradores|Mux13~3             ; |bancoRegistradores|Mux13~3             ; combout          ;
; |bancoRegistradores|Mux13~4             ; |bancoRegistradores|Mux13~4             ; combout          ;
; |bancoRegistradores|Mux12~0             ; |bancoRegistradores|Mux12~0             ; combout          ;
; |bancoRegistradores|Mux12~1             ; |bancoRegistradores|Mux12~1             ; combout          ;
; |bancoRegistradores|Mux12~2             ; |bancoRegistradores|Mux12~2             ; combout          ;
; |bancoRegistradores|Mux12~3             ; |bancoRegistradores|Mux12~3             ; combout          ;
; |bancoRegistradores|Mux12~4             ; |bancoRegistradores|Mux12~4             ; combout          ;
; |bancoRegistradores|Mux11~0             ; |bancoRegistradores|Mux11~0             ; combout          ;
; |bancoRegistradores|Mux11~1             ; |bancoRegistradores|Mux11~1             ; combout          ;
; |bancoRegistradores|Mux11~2             ; |bancoRegistradores|Mux11~2             ; combout          ;
; |bancoRegistradores|Mux11~3             ; |bancoRegistradores|Mux11~3             ; combout          ;
; |bancoRegistradores|Mux11~4             ; |bancoRegistradores|Mux11~4             ; combout          ;
; |bancoRegistradores|Mux10~0             ; |bancoRegistradores|Mux10~0             ; combout          ;
; |bancoRegistradores|Mux10~1             ; |bancoRegistradores|Mux10~1             ; combout          ;
; |bancoRegistradores|Mux10~2             ; |bancoRegistradores|Mux10~2             ; combout          ;
; |bancoRegistradores|Mux10~3             ; |bancoRegistradores|Mux10~3             ; combout          ;
; |bancoRegistradores|Mux10~4             ; |bancoRegistradores|Mux10~4             ; combout          ;
; |bancoRegistradores|Mux9~0              ; |bancoRegistradores|Mux9~0              ; combout          ;
; |bancoRegistradores|Mux9~1              ; |bancoRegistradores|Mux9~1              ; combout          ;
; |bancoRegistradores|Mux9~2              ; |bancoRegistradores|Mux9~2              ; combout          ;
; |bancoRegistradores|Mux9~3              ; |bancoRegistradores|Mux9~3              ; combout          ;
; |bancoRegistradores|Mux9~4              ; |bancoRegistradores|Mux9~4              ; combout          ;
; |bancoRegistradores|Mux8~0              ; |bancoRegistradores|Mux8~0              ; combout          ;
; |bancoRegistradores|Mux8~1              ; |bancoRegistradores|Mux8~1              ; combout          ;
; |bancoRegistradores|Mux8~2              ; |bancoRegistradores|Mux8~2              ; combout          ;
; |bancoRegistradores|Mux8~3              ; |bancoRegistradores|Mux8~3              ; combout          ;
; |bancoRegistradores|Mux8~4              ; |bancoRegistradores|Mux8~4              ; combout          ;
; |bancoRegistradores|Decoder0~0          ; |bancoRegistradores|Decoder0~0          ; combout          ;
; |bancoRegistradores|Decoder0~1          ; |bancoRegistradores|Decoder0~1          ; combout          ;
; |bancoRegistradores|Decoder0~2          ; |bancoRegistradores|Decoder0~2          ; combout          ;
; |bancoRegistradores|Decoder0~3          ; |bancoRegistradores|Decoder0~3          ; combout          ;
; |bancoRegistradores|Decoder0~4          ; |bancoRegistradores|Decoder0~4          ; combout          ;
; |bancoRegistradores|Decoder0~5          ; |bancoRegistradores|Decoder0~5          ; combout          ;
; |bancoRegistradores|Decoder0~6          ; |bancoRegistradores|Decoder0~6          ; combout          ;
; |bancoRegistradores|Decoder0~7          ; |bancoRegistradores|Decoder0~7          ; combout          ;
; |bancoRegistradores|dadoR1[0]           ; |bancoRegistradores|dadoR1[0]           ; padio            ;
; |bancoRegistradores|dadoR1[1]           ; |bancoRegistradores|dadoR1[1]           ; padio            ;
; |bancoRegistradores|dadoR1[2]           ; |bancoRegistradores|dadoR1[2]           ; padio            ;
; |bancoRegistradores|dadoR1[4]           ; |bancoRegistradores|dadoR1[4]           ; padio            ;
; |bancoRegistradores|dadoR1[6]           ; |bancoRegistradores|dadoR1[6]           ; padio            ;
; |bancoRegistradores|dadoR2[0]           ; |bancoRegistradores|dadoR2[0]           ; padio            ;
; |bancoRegistradores|dadoR2[1]           ; |bancoRegistradores|dadoR2[1]           ; padio            ;
; |bancoRegistradores|dadoR2[2]           ; |bancoRegistradores|dadoR2[2]           ; padio            ;
; |bancoRegistradores|dadoR2[4]           ; |bancoRegistradores|dadoR2[4]           ; padio            ;
; |bancoRegistradores|dadoR2[6]           ; |bancoRegistradores|dadoR2[6]           ; padio            ;
; |bancoRegistradores|addR1[0]            ; |bancoRegistradores|addR1[0]~corein     ; combout          ;
; |bancoRegistradores|addR1[1]            ; |bancoRegistradores|addR1[1]~corein     ; combout          ;
; |bancoRegistradores|addR1[2]            ; |bancoRegistradores|addR1[2]~corein     ; combout          ;
; |bancoRegistradores|clk                 ; |bancoRegistradores|clk~corein          ; combout          ;
; |bancoRegistradores|rst                 ; |bancoRegistradores|rst~corein          ; combout          ;
; |bancoRegistradores|addR2[0]            ; |bancoRegistradores|addR2[0]~corein     ; combout          ;
; |bancoRegistradores|addR2[1]            ; |bancoRegistradores|addR2[1]~corein     ; combout          ;
; |bancoRegistradores|addR2[2]            ; |bancoRegistradores|addR2[2]~corein     ; combout          ;
; |bancoRegistradores|addWr[0]            ; |bancoRegistradores|addWr[0]~corein     ; combout          ;
; |bancoRegistradores|addWr[1]            ; |bancoRegistradores|addWr[1]~corein     ; combout          ;
; |bancoRegistradores|addWr[2]            ; |bancoRegistradores|addWr[2]~corein     ; combout          ;
; |bancoRegistradores|wrEn                ; |bancoRegistradores|wrEn~corein         ; combout          ;
; |bancoRegistradores|clk~clkctrl         ; |bancoRegistradores|clk~clkctrl         ; outclk           ;
; |bancoRegistradores|rst~clkctrl         ; |bancoRegistradores|rst~clkctrl         ; outclk           ;
+-----------------------------------------+-----------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                           ;
+------------------------------------------------+------------------------------------------------+------------------+
; Node Name                                      ; Output Port Name                               ; Output Port Type ;
+------------------------------------------------+------------------------------------------------+------------------+
; |bancoRegistradores|dadoR1[3]~reg0             ; |bancoRegistradores|dadoR1[3]~reg0             ; regout           ;
; |bancoRegistradores|dadoR1[5]~reg0             ; |bancoRegistradores|dadoR1[5]~reg0             ; regout           ;
; |bancoRegistradores|dadoR1[7]~reg0             ; |bancoRegistradores|dadoR1[7]~reg0             ; regout           ;
; |bancoRegistradores|dadoR2[3]~reg0             ; |bancoRegistradores|dadoR2[3]~reg0             ; regout           ;
; |bancoRegistradores|dadoR2[5]~reg0             ; |bancoRegistradores|dadoR2[5]~reg0             ; regout           ;
; |bancoRegistradores|dadoR2[7]~reg0             ; |bancoRegistradores|dadoR2[7]~reg0             ; regout           ;
; |bancoRegistradores|registradores[5][0]        ; |bancoRegistradores|registradores[5][0]        ; regout           ;
; |bancoRegistradores|registradores[7][0]        ; |bancoRegistradores|registradores[7][0]        ; regout           ;
; |bancoRegistradores|registradores[1][0]        ; |bancoRegistradores|registradores[1][0]        ; regout           ;
; |bancoRegistradores|registradores[3][0]        ; |bancoRegistradores|registradores[3][0]        ; regout           ;
; |bancoRegistradores|registradores[5][1]        ; |bancoRegistradores|registradores[5][1]        ; regout           ;
; |bancoRegistradores|registradores[4][1]        ; |bancoRegistradores|registradores[4][1]        ; regout           ;
; |bancoRegistradores|registradores[1][1]        ; |bancoRegistradores|registradores[1][1]        ; regout           ;
; |bancoRegistradores|registradores[0][1]        ; |bancoRegistradores|registradores[0][1]        ; regout           ;
; |bancoRegistradores|registradores[3][1]        ; |bancoRegistradores|registradores[3][1]        ; regout           ;
; |bancoRegistradores|registradores[5][2]        ; |bancoRegistradores|registradores[5][2]        ; regout           ;
; |bancoRegistradores|registradores[6][2]        ; |bancoRegistradores|registradores[6][2]        ; regout           ;
; |bancoRegistradores|registradores[4][2]        ; |bancoRegistradores|registradores[4][2]        ; regout           ;
; |bancoRegistradores|registradores[7][2]        ; |bancoRegistradores|registradores[7][2]        ; regout           ;
; |bancoRegistradores|registradores[3][2]        ; |bancoRegistradores|registradores[3][2]        ; regout           ;
; |bancoRegistradores|registradores[5][3]        ; |bancoRegistradores|registradores[5][3]        ; regout           ;
; |bancoRegistradores|registradores[6][3]        ; |bancoRegistradores|registradores[6][3]        ; regout           ;
; |bancoRegistradores|registradores[4][3]        ; |bancoRegistradores|registradores[4][3]        ; regout           ;
; |bancoRegistradores|registradores[7][3]        ; |bancoRegistradores|registradores[7][3]        ; regout           ;
; |bancoRegistradores|Mux4~1                     ; |bancoRegistradores|Mux4~1                     ; combout          ;
; |bancoRegistradores|registradores[2][3]        ; |bancoRegistradores|registradores[2][3]        ; regout           ;
; |bancoRegistradores|registradores[1][3]        ; |bancoRegistradores|registradores[1][3]        ; regout           ;
; |bancoRegistradores|registradores[0][3]        ; |bancoRegistradores|registradores[0][3]        ; regout           ;
; |bancoRegistradores|registradores[3][3]        ; |bancoRegistradores|registradores[3][3]        ; regout           ;
; |bancoRegistradores|registradores[3][4]        ; |bancoRegistradores|registradores[3][4]        ; regout           ;
; |bancoRegistradores|registradores[5][5]        ; |bancoRegistradores|registradores[5][5]        ; regout           ;
; |bancoRegistradores|registradores[6][5]        ; |bancoRegistradores|registradores[6][5]        ; regout           ;
; |bancoRegistradores|registradores[4][5]        ; |bancoRegistradores|registradores[4][5]        ; regout           ;
; |bancoRegistradores|registradores[7][5]        ; |bancoRegistradores|registradores[7][5]        ; regout           ;
; |bancoRegistradores|registradores[2][5]        ; |bancoRegistradores|registradores[2][5]        ; regout           ;
; |bancoRegistradores|registradores[1][5]        ; |bancoRegistradores|registradores[1][5]        ; regout           ;
; |bancoRegistradores|registradores[0][5]        ; |bancoRegistradores|registradores[0][5]        ; regout           ;
; |bancoRegistradores|registradores[3][5]        ; |bancoRegistradores|registradores[3][5]        ; regout           ;
; |bancoRegistradores|registradores[3][6]        ; |bancoRegistradores|registradores[3][6]        ; regout           ;
; |bancoRegistradores|registradores[5][7]        ; |bancoRegistradores|registradores[5][7]        ; regout           ;
; |bancoRegistradores|registradores[6][7]        ; |bancoRegistradores|registradores[6][7]        ; regout           ;
; |bancoRegistradores|registradores[4][7]        ; |bancoRegistradores|registradores[4][7]        ; regout           ;
; |bancoRegistradores|registradores[7][7]        ; |bancoRegistradores|registradores[7][7]        ; regout           ;
; |bancoRegistradores|registradores[2][7]        ; |bancoRegistradores|registradores[2][7]        ; regout           ;
; |bancoRegistradores|registradores[1][7]        ; |bancoRegistradores|registradores[1][7]        ; regout           ;
; |bancoRegistradores|registradores[0][7]        ; |bancoRegistradores|registradores[0][7]        ; regout           ;
; |bancoRegistradores|registradores[3][7]        ; |bancoRegistradores|registradores[3][7]        ; regout           ;
; |bancoRegistradores|registradores[5][0]~0      ; |bancoRegistradores|registradores[5][0]~0      ; combout          ;
; |bancoRegistradores|registradores[7][0]~1      ; |bancoRegistradores|registradores[7][0]~1      ; combout          ;
; |bancoRegistradores|registradores[1][0]~2      ; |bancoRegistradores|registradores[1][0]~2      ; combout          ;
; |bancoRegistradores|registradores[3][0]~3      ; |bancoRegistradores|registradores[3][0]~3      ; combout          ;
; |bancoRegistradores|registradores[6][1]~4      ; |bancoRegistradores|registradores[6][1]~4      ; combout          ;
; |bancoRegistradores|registradores[7][1]~5      ; |bancoRegistradores|registradores[7][1]~5      ; combout          ;
; |bancoRegistradores|registradores[2][1]~6      ; |bancoRegistradores|registradores[2][1]~6      ; combout          ;
; |bancoRegistradores|registradores[3][1]~7      ; |bancoRegistradores|registradores[3][1]~7      ; combout          ;
; |bancoRegistradores|registradores[5][2]~8      ; |bancoRegistradores|registradores[5][2]~8      ; combout          ;
; |bancoRegistradores|registradores[6][2]~9      ; |bancoRegistradores|registradores[6][2]~9      ; combout          ;
; |bancoRegistradores|registradores[4][2]~10     ; |bancoRegistradores|registradores[4][2]~10     ; combout          ;
; |bancoRegistradores|registradores[7][2]~11     ; |bancoRegistradores|registradores[7][2]~11     ; combout          ;
; |bancoRegistradores|dadoR1[3]                  ; |bancoRegistradores|dadoR1[3]                  ; padio            ;
; |bancoRegistradores|dadoR1[5]                  ; |bancoRegistradores|dadoR1[5]                  ; padio            ;
; |bancoRegistradores|dadoR1[7]                  ; |bancoRegistradores|dadoR1[7]                  ; padio            ;
; |bancoRegistradores|dadoR2[3]                  ; |bancoRegistradores|dadoR2[3]                  ; padio            ;
; |bancoRegistradores|dadoR2[5]                  ; |bancoRegistradores|dadoR2[5]                  ; padio            ;
; |bancoRegistradores|dadoR2[7]                  ; |bancoRegistradores|dadoR2[7]                  ; padio            ;
; |bancoRegistradores|dadoWr[0]                  ; |bancoRegistradores|dadoWr[0]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[1]                  ; |bancoRegistradores|dadoWr[1]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[2]                  ; |bancoRegistradores|dadoWr[2]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[3]                  ; |bancoRegistradores|dadoWr[3]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[4]                  ; |bancoRegistradores|dadoWr[4]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[5]                  ; |bancoRegistradores|dadoWr[5]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[6]                  ; |bancoRegistradores|dadoWr[6]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[7]                  ; |bancoRegistradores|dadoWr[7]~corein           ; combout          ;
; |bancoRegistradores|registradores[6][2]~feeder ; |bancoRegistradores|registradores[6][2]~feeder ; combout          ;
; |bancoRegistradores|registradores[4][2]~feeder ; |bancoRegistradores|registradores[4][2]~feeder ; combout          ;
; |bancoRegistradores|registradores[6][0]~feeder ; |bancoRegistradores|registradores[6][0]~feeder ; combout          ;
; |bancoRegistradores|registradores[4][0]~feeder ; |bancoRegistradores|registradores[4][0]~feeder ; combout          ;
; |bancoRegistradores|registradores[2][0]~feeder ; |bancoRegistradores|registradores[2][0]~feeder ; combout          ;
; |bancoRegistradores|registradores[5][1]~feeder ; |bancoRegistradores|registradores[5][1]~feeder ; combout          ;
; |bancoRegistradores|registradores[0][1]~feeder ; |bancoRegistradores|registradores[0][1]~feeder ; combout          ;
; |bancoRegistradores|registradores[1][1]~feeder ; |bancoRegistradores|registradores[1][1]~feeder ; combout          ;
; |bancoRegistradores|registradores[3][5]~feeder ; |bancoRegistradores|registradores[3][5]~feeder ; combout          ;
; |bancoRegistradores|registradores[3][6]~feeder ; |bancoRegistradores|registradores[3][6]~feeder ; combout          ;
; |bancoRegistradores|registradores[0][6]~feeder ; |bancoRegistradores|registradores[0][6]~feeder ; combout          ;
; |bancoRegistradores|registradores[1][6]~feeder ; |bancoRegistradores|registradores[1][6]~feeder ; combout          ;
; |bancoRegistradores|registradores[4][6]~feeder ; |bancoRegistradores|registradores[4][6]~feeder ; combout          ;
; |bancoRegistradores|registradores[6][6]~feeder ; |bancoRegistradores|registradores[6][6]~feeder ; combout          ;
; |bancoRegistradores|registradores[3][7]~feeder ; |bancoRegistradores|registradores[3][7]~feeder ; combout          ;
; |bancoRegistradores|registradores[1][7]~feeder ; |bancoRegistradores|registradores[1][7]~feeder ; combout          ;
+------------------------------------------------+------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                           ;
+------------------------------------------------+------------------------------------------------+------------------+
; Node Name                                      ; Output Port Name                               ; Output Port Type ;
+------------------------------------------------+------------------------------------------------+------------------+
; |bancoRegistradores|dadoR1[3]~reg0             ; |bancoRegistradores|dadoR1[3]~reg0             ; regout           ;
; |bancoRegistradores|dadoR1[5]~reg0             ; |bancoRegistradores|dadoR1[5]~reg0             ; regout           ;
; |bancoRegistradores|dadoR1[7]~reg0             ; |bancoRegistradores|dadoR1[7]~reg0             ; regout           ;
; |bancoRegistradores|dadoR2[3]~reg0             ; |bancoRegistradores|dadoR2[3]~reg0             ; regout           ;
; |bancoRegistradores|dadoR2[5]~reg0             ; |bancoRegistradores|dadoR2[5]~reg0             ; regout           ;
; |bancoRegistradores|dadoR2[7]~reg0             ; |bancoRegistradores|dadoR2[7]~reg0             ; regout           ;
; |bancoRegistradores|registradores[5][0]        ; |bancoRegistradores|registradores[5][0]        ; regout           ;
; |bancoRegistradores|registradores[7][0]        ; |bancoRegistradores|registradores[7][0]        ; regout           ;
; |bancoRegistradores|registradores[1][0]        ; |bancoRegistradores|registradores[1][0]        ; regout           ;
; |bancoRegistradores|registradores[3][0]        ; |bancoRegistradores|registradores[3][0]        ; regout           ;
; |bancoRegistradores|registradores[5][1]        ; |bancoRegistradores|registradores[5][1]        ; regout           ;
; |bancoRegistradores|registradores[4][1]        ; |bancoRegistradores|registradores[4][1]        ; regout           ;
; |bancoRegistradores|registradores[1][1]        ; |bancoRegistradores|registradores[1][1]        ; regout           ;
; |bancoRegistradores|registradores[0][1]        ; |bancoRegistradores|registradores[0][1]        ; regout           ;
; |bancoRegistradores|registradores[3][1]        ; |bancoRegistradores|registradores[3][1]        ; regout           ;
; |bancoRegistradores|registradores[5][2]        ; |bancoRegistradores|registradores[5][2]        ; regout           ;
; |bancoRegistradores|registradores[6][2]        ; |bancoRegistradores|registradores[6][2]        ; regout           ;
; |bancoRegistradores|registradores[4][2]        ; |bancoRegistradores|registradores[4][2]        ; regout           ;
; |bancoRegistradores|registradores[7][2]        ; |bancoRegistradores|registradores[7][2]        ; regout           ;
; |bancoRegistradores|registradores[3][2]        ; |bancoRegistradores|registradores[3][2]        ; regout           ;
; |bancoRegistradores|registradores[5][3]        ; |bancoRegistradores|registradores[5][3]        ; regout           ;
; |bancoRegistradores|registradores[6][3]        ; |bancoRegistradores|registradores[6][3]        ; regout           ;
; |bancoRegistradores|registradores[4][3]        ; |bancoRegistradores|registradores[4][3]        ; regout           ;
; |bancoRegistradores|registradores[7][3]        ; |bancoRegistradores|registradores[7][3]        ; regout           ;
; |bancoRegistradores|Mux4~1                     ; |bancoRegistradores|Mux4~1                     ; combout          ;
; |bancoRegistradores|registradores[2][3]        ; |bancoRegistradores|registradores[2][3]        ; regout           ;
; |bancoRegistradores|registradores[1][3]        ; |bancoRegistradores|registradores[1][3]        ; regout           ;
; |bancoRegistradores|registradores[0][3]        ; |bancoRegistradores|registradores[0][3]        ; regout           ;
; |bancoRegistradores|registradores[3][3]        ; |bancoRegistradores|registradores[3][3]        ; regout           ;
; |bancoRegistradores|registradores[3][4]        ; |bancoRegistradores|registradores[3][4]        ; regout           ;
; |bancoRegistradores|registradores[5][5]        ; |bancoRegistradores|registradores[5][5]        ; regout           ;
; |bancoRegistradores|registradores[6][5]        ; |bancoRegistradores|registradores[6][5]        ; regout           ;
; |bancoRegistradores|registradores[4][5]        ; |bancoRegistradores|registradores[4][5]        ; regout           ;
; |bancoRegistradores|registradores[7][5]        ; |bancoRegistradores|registradores[7][5]        ; regout           ;
; |bancoRegistradores|registradores[2][5]        ; |bancoRegistradores|registradores[2][5]        ; regout           ;
; |bancoRegistradores|registradores[1][5]        ; |bancoRegistradores|registradores[1][5]        ; regout           ;
; |bancoRegistradores|registradores[0][5]        ; |bancoRegistradores|registradores[0][5]        ; regout           ;
; |bancoRegistradores|registradores[3][5]        ; |bancoRegistradores|registradores[3][5]        ; regout           ;
; |bancoRegistradores|registradores[3][6]        ; |bancoRegistradores|registradores[3][6]        ; regout           ;
; |bancoRegistradores|registradores[5][7]        ; |bancoRegistradores|registradores[5][7]        ; regout           ;
; |bancoRegistradores|registradores[6][7]        ; |bancoRegistradores|registradores[6][7]        ; regout           ;
; |bancoRegistradores|registradores[4][7]        ; |bancoRegistradores|registradores[4][7]        ; regout           ;
; |bancoRegistradores|registradores[7][7]        ; |bancoRegistradores|registradores[7][7]        ; regout           ;
; |bancoRegistradores|registradores[2][7]        ; |bancoRegistradores|registradores[2][7]        ; regout           ;
; |bancoRegistradores|registradores[1][7]        ; |bancoRegistradores|registradores[1][7]        ; regout           ;
; |bancoRegistradores|registradores[0][7]        ; |bancoRegistradores|registradores[0][7]        ; regout           ;
; |bancoRegistradores|registradores[3][7]        ; |bancoRegistradores|registradores[3][7]        ; regout           ;
; |bancoRegistradores|registradores[5][0]~0      ; |bancoRegistradores|registradores[5][0]~0      ; combout          ;
; |bancoRegistradores|registradores[7][0]~1      ; |bancoRegistradores|registradores[7][0]~1      ; combout          ;
; |bancoRegistradores|registradores[1][0]~2      ; |bancoRegistradores|registradores[1][0]~2      ; combout          ;
; |bancoRegistradores|registradores[3][0]~3      ; |bancoRegistradores|registradores[3][0]~3      ; combout          ;
; |bancoRegistradores|registradores[6][1]~4      ; |bancoRegistradores|registradores[6][1]~4      ; combout          ;
; |bancoRegistradores|registradores[7][1]~5      ; |bancoRegistradores|registradores[7][1]~5      ; combout          ;
; |bancoRegistradores|registradores[2][1]~6      ; |bancoRegistradores|registradores[2][1]~6      ; combout          ;
; |bancoRegistradores|registradores[3][1]~7      ; |bancoRegistradores|registradores[3][1]~7      ; combout          ;
; |bancoRegistradores|registradores[5][2]~8      ; |bancoRegistradores|registradores[5][2]~8      ; combout          ;
; |bancoRegistradores|registradores[6][2]~9      ; |bancoRegistradores|registradores[6][2]~9      ; combout          ;
; |bancoRegistradores|registradores[4][2]~10     ; |bancoRegistradores|registradores[4][2]~10     ; combout          ;
; |bancoRegistradores|registradores[7][2]~11     ; |bancoRegistradores|registradores[7][2]~11     ; combout          ;
; |bancoRegistradores|dadoR1[3]                  ; |bancoRegistradores|dadoR1[3]                  ; padio            ;
; |bancoRegistradores|dadoR1[5]                  ; |bancoRegistradores|dadoR1[5]                  ; padio            ;
; |bancoRegistradores|dadoR1[7]                  ; |bancoRegistradores|dadoR1[7]                  ; padio            ;
; |bancoRegistradores|dadoR2[3]                  ; |bancoRegistradores|dadoR2[3]                  ; padio            ;
; |bancoRegistradores|dadoR2[5]                  ; |bancoRegistradores|dadoR2[5]                  ; padio            ;
; |bancoRegistradores|dadoR2[7]                  ; |bancoRegistradores|dadoR2[7]                  ; padio            ;
; |bancoRegistradores|dadoWr[0]                  ; |bancoRegistradores|dadoWr[0]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[1]                  ; |bancoRegistradores|dadoWr[1]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[2]                  ; |bancoRegistradores|dadoWr[2]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[3]                  ; |bancoRegistradores|dadoWr[3]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[4]                  ; |bancoRegistradores|dadoWr[4]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[5]                  ; |bancoRegistradores|dadoWr[5]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[6]                  ; |bancoRegistradores|dadoWr[6]~corein           ; combout          ;
; |bancoRegistradores|dadoWr[7]                  ; |bancoRegistradores|dadoWr[7]~corein           ; combout          ;
; |bancoRegistradores|registradores[6][2]~feeder ; |bancoRegistradores|registradores[6][2]~feeder ; combout          ;
; |bancoRegistradores|registradores[4][2]~feeder ; |bancoRegistradores|registradores[4][2]~feeder ; combout          ;
; |bancoRegistradores|registradores[6][0]~feeder ; |bancoRegistradores|registradores[6][0]~feeder ; combout          ;
; |bancoRegistradores|registradores[4][0]~feeder ; |bancoRegistradores|registradores[4][0]~feeder ; combout          ;
; |bancoRegistradores|registradores[2][0]~feeder ; |bancoRegistradores|registradores[2][0]~feeder ; combout          ;
; |bancoRegistradores|registradores[5][1]~feeder ; |bancoRegistradores|registradores[5][1]~feeder ; combout          ;
; |bancoRegistradores|registradores[0][1]~feeder ; |bancoRegistradores|registradores[0][1]~feeder ; combout          ;
; |bancoRegistradores|registradores[1][1]~feeder ; |bancoRegistradores|registradores[1][1]~feeder ; combout          ;
; |bancoRegistradores|registradores[3][5]~feeder ; |bancoRegistradores|registradores[3][5]~feeder ; combout          ;
; |bancoRegistradores|registradores[3][6]~feeder ; |bancoRegistradores|registradores[3][6]~feeder ; combout          ;
; |bancoRegistradores|registradores[0][6]~feeder ; |bancoRegistradores|registradores[0][6]~feeder ; combout          ;
; |bancoRegistradores|registradores[1][6]~feeder ; |bancoRegistradores|registradores[1][6]~feeder ; combout          ;
; |bancoRegistradores|registradores[4][6]~feeder ; |bancoRegistradores|registradores[4][6]~feeder ; combout          ;
; |bancoRegistradores|registradores[6][6]~feeder ; |bancoRegistradores|registradores[6][6]~feeder ; combout          ;
; |bancoRegistradores|registradores[3][7]~feeder ; |bancoRegistradores|registradores[3][7]~feeder ; combout          ;
; |bancoRegistradores|registradores[1][7]~feeder ; |bancoRegistradores|registradores[1][7]~feeder ; combout          ;
+------------------------------------------------+------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 14 20:50:08 2019
Info: Command: quartus_sim --simulation_results_format=VWF Nano -c Top
Info (324025): Using vector source file "C:/Users/Aluno/Downloads/Projeto Nano/bancoregistradores.vwf"
Info (328054): Inverted registers were found during simulation
    Info (328055): Register: |bancoRegistradores|registradores[5][0]
    Info (328055): Register: |bancoRegistradores|registradores[7][0]
    Info (328055): Register: |bancoRegistradores|registradores[1][0]
    Info (328055): Register: |bancoRegistradores|registradores[3][0]
    Info (328055): Register: |bancoRegistradores|registradores[6][1]
    Info (328055): Register: |bancoRegistradores|registradores[7][1]
    Info (328055): Register: |bancoRegistradores|registradores[2][1]
    Info (328055): Register: |bancoRegistradores|registradores[3][1]
    Info (328055): Register: |bancoRegistradores|registradores[5][2]
    Info (328055): Register: |bancoRegistradores|registradores[6][2]
    Info (328055): Register: |bancoRegistradores|registradores[4][2]
    Info (328055): Register: |bancoRegistradores|registradores[7][2]
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      61.97 %
Info (328052): Number of transitions in simulation is 2711
Info (324045): Vector file Top.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 344 megabytes
    Info: Processing ended: Mon Jan 14 20:50:09 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


