Fitter report for calculator
Thu Jul 02 08:38:11 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Jul 02 08:38:11 2020      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; calculator                                 ;
; Top-level Entity Name              ; calculator                                 ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 18,287 / 22,320 ( 82 % )                   ;
;     Total combinational functions  ; 18,266 / 22,320 ( 82 % )                   ;
;     Dedicated logic registers      ; 184 / 22,320 ( < 1 % )                     ;
; Total registers                    ; 184                                        ;
; Total pins                         ; 31 / 154 ( 20 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 6 / 132 ( 5 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------+
; I/O Assignment Warnings                                          ;
+---------------------------+--------------------------------------+
; Pin Name                  ; Reason                               ;
+---------------------------+--------------------------------------+
; sevensegment_selection[0] ; Missing drive strength and slew rate ;
; sevensegment_selection[1] ; Missing drive strength and slew rate ;
; sevensegment_selection[2] ; Missing drive strength and slew rate ;
; sevensegment_selection[3] ; Missing drive strength and slew rate ;
; sevensegment_selection[4] ; Missing drive strength and slew rate ;
; sevensegment_selection[5] ; Missing drive strength and slew rate ;
; sevensegment_databus[0]   ; Missing drive strength and slew rate ;
; sevensegment_databus[1]   ; Missing drive strength and slew rate ;
; sevensegment_databus[2]   ; Missing drive strength and slew rate ;
; sevensegment_databus[3]   ; Missing drive strength and slew rate ;
; sevensegment_databus[4]   ; Missing drive strength and slew rate ;
; sevensegment_databus[5]   ; Missing drive strength and slew rate ;
; sevensegment_databus[6]   ; Missing drive strength and slew rate ;
; sevensegment_databus[7]   ; Missing drive strength and slew rate ;
+---------------------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                              ;
+---------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node                ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+---------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; memorized_value[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[18] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[18]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[19] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[19]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[20] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[20]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[21] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[21]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[22] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[22]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[23] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[23]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[24] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[24]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[25] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[25]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[26] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[26]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[27] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[27]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[28] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[28]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[29] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[29]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[30] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[30]~_Duplicate_1                 ; Q                ;                       ;
; memorized_value[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; memorized_value[31] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; memorized_value[31]~_Duplicate_1                 ; Q                ;                       ;
+---------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 18532 ) ; 0.00 % ( 0 / 18532 )       ; 0.00 % ( 0 / 18532 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 18532 ) ; 0.00 % ( 0 / 18532 )       ; 0.00 % ( 0 / 18532 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 18522 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Altera/13.1/projects/designproject-calculator/output_files/calculator.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 18,287 / 22,320 ( 82 % ) ;
;     -- Combinational with no register       ; 18103                    ;
;     -- Register only                        ; 21                       ;
;     -- Combinational with a register        ; 163                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 6369                     ;
;     -- 3 input functions                    ; 5463                     ;
;     -- <=2 input functions                  ; 6434                     ;
;     -- Register only                        ; 21                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 12283                    ;
;     -- arithmetic mode                      ; 5983                     ;
;                                             ;                          ;
; Total registers*                            ; 184 / 23,018 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 184 / 22,320 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 1,306 / 1,395 ( 94 % )   ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 31 / 154 ( 20 % )        ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 3                        ;
; M9Ks                                        ; 0 / 66 ( 0 % )           ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )      ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )      ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 5 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 3 / 20 ( 15 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 24% / 22% / 26%          ;
; Peak interconnect usage (total/H/V)         ; 32% / 27% / 40%          ;
; Maximum fan-out                             ; 587                      ;
; Highest non-global fan-out                  ; 587                      ;
; Total fan-out                               ; 54552                    ;
; Average fan-out                             ; 2.94                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 18287 / 22320 ( 82 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 18103                  ; 0                              ;
;     -- Register only                        ; 21                     ; 0                              ;
;     -- Combinational with a register        ; 163                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 6369                   ; 0                              ;
;     -- 3 input functions                    ; 5463                   ; 0                              ;
;     -- <=2 input functions                  ; 6434                   ; 0                              ;
;     -- Register only                        ; 21                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 12283                  ; 0                              ;
;     -- arithmetic mode                      ; 5983                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 184                    ; 0                              ;
;     -- Dedicated logic registers            ; 184 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1306 / 1395 ( 94 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 31                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 5 % )        ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 54652                  ; 5                              ;
;     -- Registered Connections               ; 2980                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 17                     ; 0                              ;
;     -- Output Ports                         ; 14                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clock_50mhz           ; R8    ; 3        ; 27           ; 0            ; 21           ; 21                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[10] ; D9    ; 7        ; 31           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[11] ; E11   ; 7        ; 45           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[12] ; E10   ; 7        ; 45           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[13] ; C11   ; 7        ; 38           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[14] ; B11   ; 7        ; 40           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[15] ; A12   ; 7        ; 43           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[16] ; D11   ; 7        ; 51           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[1]  ; C8    ; 8        ; 23           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[2]  ; E6    ; 8        ; 14           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[3]  ; E7    ; 8        ; 16           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[4]  ; D8    ; 8        ; 23           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[5]  ; E8    ; 8        ; 20           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[6]  ; F8    ; 8        ; 20           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[7]  ; F9    ; 7        ; 34           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[8]  ; E9    ; 7        ; 29           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; is_keypad_pressed[9]  ; C9    ; 7        ; 31           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; sevensegment_databus[0]   ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_databus[1]   ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_databus[2]   ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_databus[3]   ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_databus[4]   ; P15   ; 5        ; 53           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_databus[5]   ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_databus[6]   ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_databus[7]   ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_selection[0] ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_selection[1] ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_selection[2] ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_selection[3] ; N14   ; 5        ; 53           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_selection[4] ; M10   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sevensegment_selection[5] ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO        ; is_keypad_pressed[14]   ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; is_keypad_pressed[7]    ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; is_keypad_pressed[9]    ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; is_keypad_pressed[10]   ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; is_keypad_pressed[8]    ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; is_keypad_pressed[1]    ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; is_keypad_pressed[5]    ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO        ; is_keypad_pressed[6]    ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; is_keypad_pressed[3]    ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; is_keypad_pressed[2]    ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 3 / 20 ( 15 % )  ; 2.5V          ; --           ;
; 5        ; 11 / 18 ( 61 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 10 / 24 ( 42 % ) ; 2.5V          ; --           ;
; 8        ; 6 / 24 ( 25 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; is_keypad_pressed[15]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; is_keypad_pressed[14]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; is_keypad_pressed[1]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; is_keypad_pressed[9]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; is_keypad_pressed[13]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; is_keypad_pressed[4]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; is_keypad_pressed[10]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; is_keypad_pressed[16]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; is_keypad_pressed[2]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; is_keypad_pressed[3]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; is_keypad_pressed[5]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; is_keypad_pressed[8]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; is_keypad_pressed[12]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; is_keypad_pressed[11]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; is_keypad_pressed[6]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; is_keypad_pressed[7]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; sevensegment_databus[1]                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; sevensegment_selection[5]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; sevensegment_selection[2]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; sevensegment_databus[3]                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; sevensegment_databus[0]                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; sevensegment_selection[4]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; sevensegment_selection[3]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; sevensegment_selection[0]                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; sevensegment_databus[7]                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; sevensegment_selection[1]                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; sevensegment_databus[4]                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; sevensegment_databus[5]                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clock_50mhz                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; sevensegment_databus[6]                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; sevensegment_databus[2]                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                           ; Library Name ;
+---------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
; |calculator                                 ; 18287 (2253) ; 184 (184)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 31   ; 0            ; 18103 (2069) ; 21 (21)           ; 163 (156)        ; |calculator                                                                                                                   ; work         ;
;    |lpm_divide:Div0|                        ; 1117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1115 (0)     ; 0 (0)             ; 2 (0)            ; |calculator|lpm_divide:Div0                                                                                                   ; work         ;
;       |lpm_divide_92p:auto_generated|       ; 1117 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1115 (0)     ; 0 (0)             ; 2 (0)            ; |calculator|lpm_divide:Div0|lpm_divide_92p:auto_generated                                                                     ; work         ;
;          |abs_divider_4dg:divider|          ; 1117 (64)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1115 (64)    ; 0 (0)             ; 2 (0)            ; |calculator|lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider                                             ; work         ;
;             |alt_u_div_6af:divider|         ; 1048 (1048)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1048 (1048)  ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider                       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 5 (5)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |calculator|lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_divide:Div1|                        ; 469 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 469 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div1                                                                                                   ; work         ;
;       |lpm_divide_p0p:auto_generated|       ; 469 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 469 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div1|lpm_divide_p0p:auto_generated                                                                     ; work         ;
;          |abs_divider_kbg:divider|          ; 469 (9)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 469 (9)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider                                             ; work         ;
;             |alt_u_div_67f:divider|         ; 449 (449)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (449)    ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider                       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_divide:Div2|                        ; 635 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 635 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div2                                                                                                   ; work         ;
;       |lpm_divide_s0p:auto_generated|       ; 635 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 635 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div2|lpm_divide_s0p:auto_generated                                                                     ; work         ;
;          |abs_divider_nbg:divider|          ; 635 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 635 (10)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider                                             ; work         ;
;             |alt_u_div_c7f:divider|         ; 625 (625)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 625 (625)    ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider                       ; work         ;
;    |lpm_divide:Div3|                        ; 755 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 755 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div3                                                                                                   ; work         ;
;       |lpm_divide_62p:auto_generated|       ; 755 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 755 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div3|lpm_divide_62p:auto_generated                                                                     ; work         ;
;          |abs_divider_1dg:divider|          ; 755 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 755 (10)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider                                             ; work         ;
;             |alt_u_div_0af:divider|         ; 744 (744)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 744 (744)    ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider                       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_divide:Div4|                        ; 828 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 828 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div4                                                                                                   ; work         ;
;       |lpm_divide_a2p:auto_generated|       ; 828 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 828 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div4|lpm_divide_a2p:auto_generated                                                                     ; work         ;
;          |abs_divider_5dg:divider|          ; 828 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 828 (10)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider                                             ; work         ;
;             |alt_u_div_8af:divider|         ; 818 (818)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 818 (818)    ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider                       ; work         ;
;    |lpm_divide:Div5|                        ; 810 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 810 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div5                                                                                                   ; work         ;
;       |lpm_divide_d2p:auto_generated|       ; 810 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 810 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div5|lpm_divide_d2p:auto_generated                                                                     ; work         ;
;          |abs_divider_8dg:divider|          ; 810 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 810 (5)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider                                             ; work         ;
;             |alt_u_div_eaf:divider|         ; 805 (805)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 805 (805)    ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider                       ; work         ;
;    |lpm_divide:Div6|                        ; 887 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 887 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div6                                                                                                   ; work         ;
;       |lpm_divide_a2p:auto_generated|       ; 887 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 887 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div6|lpm_divide_a2p:auto_generated                                                                     ; work         ;
;          |abs_divider_5dg:divider|          ; 887 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 887 (10)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider                                             ; work         ;
;             |alt_u_div_8af:divider|         ; 818 (818)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 818 (818)    ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider                       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 59 (59)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_divide:Div7|                        ; 813 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 813 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div7                                                                                                   ; work         ;
;       |lpm_divide_62p:auto_generated|       ; 813 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 813 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div7|lpm_divide_62p:auto_generated                                                                     ; work         ;
;          |abs_divider_1dg:divider|          ; 813 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 813 (10)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider                                             ; work         ;
;             |alt_u_div_0af:divider|         ; 744 (744)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 744 (744)    ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider                       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 59 (59)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_divide:Div8|                        ; 673 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 673 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div8                                                                                                   ; work         ;
;       |lpm_divide_s0p:auto_generated|       ; 673 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 673 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div8|lpm_divide_s0p:auto_generated                                                                     ; work         ;
;          |abs_divider_nbg:divider|          ; 673 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 673 (10)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider                                             ; work         ;
;             |alt_u_div_c7f:divider|         ; 625 (625)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 625 (625)    ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider                       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 38 (38)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_divide:Div9|                        ; 508 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 508 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div9                                                                                                   ; work         ;
;       |lpm_divide_p0p:auto_generated|       ; 508 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 508 (0)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div9|lpm_divide_p0p:auto_generated                                                                     ; work         ;
;          |abs_divider_kbg:divider|          ; 508 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 508 (10)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider                                             ; work         ;
;             |alt_u_div_67f:divider|         ; 449 (449)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (449)    ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider                       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 49 (49)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_divide:Mod0|                        ; 1274 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1272 (0)     ; 0 (0)             ; 2 (0)            ; |calculator|lpm_divide:Mod0                                                                                                   ; work         ;
;       |lpm_divide_cqo:auto_generated|       ; 1274 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1272 (0)     ; 0 (0)             ; 2 (0)            ; |calculator|lpm_divide:Mod0|lpm_divide_cqo:auto_generated                                                                     ; work         ;
;          |abs_divider_4dg:divider|          ; 1274 (64)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1272 (64)    ; 0 (0)             ; 2 (0)            ; |calculator|lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider                                             ; work         ;
;             |alt_u_div_6af:divider|         ; 1149 (1146)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1148 (1145)  ; 0 (0)             ; 1 (1)            ; |calculator|lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider                       ; work         ;
;                |add_sub_7pc:add_sub_0|      ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_7pc:add_sub_0 ; work         ;
;                |add_sub_8pc:add_sub_1|      ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_8pc:add_sub_1 ; work         ;
;             |lpm_abs_i0a:my_abs_den|        ; 45 (45)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den                      ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 16 (16)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |calculator|lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_divide:Mod1|                        ; 1251 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1249 (0)     ; 0 (0)             ; 2 (0)            ; |calculator|lpm_divide:Mod1                                                                                                   ; work         ;
;       |lpm_divide_cqo:auto_generated|       ; 1251 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1249 (0)     ; 0 (0)             ; 2 (0)            ; |calculator|lpm_divide:Mod1|lpm_divide_cqo:auto_generated                                                                     ; work         ;
;          |abs_divider_4dg:divider|          ; 1251 (60)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1249 (60)    ; 0 (0)             ; 2 (0)            ; |calculator|lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider                                             ; work         ;
;             |alt_u_div_6af:divider|         ; 1172 (1172)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1172 (1172)  ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider                       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 19 (19)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 2 (2)            ; |calculator|lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_divide:Mod2|                        ; 1371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1370 (0)     ; 0 (0)             ; 1 (0)            ; |calculator|lpm_divide:Mod2                                                                                                   ; work         ;
;       |lpm_divide_cqo:auto_generated|       ; 1371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1370 (0)     ; 0 (0)             ; 1 (0)            ; |calculator|lpm_divide:Mod2|lpm_divide_cqo:auto_generated                                                                     ; work         ;
;          |abs_divider_4dg:divider|          ; 1371 (61)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1370 (61)    ; 0 (0)             ; 1 (0)            ; |calculator|lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider                                             ; work         ;
;             |alt_u_div_6af:divider|         ; 1308 (1308)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1308 (1308)  ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider                       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |calculator|lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_divide:Mod3|                        ; 1512 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1512 (0)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod3                                                                                                   ; work         ;
;       |lpm_divide_cqo:auto_generated|       ; 1512 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1512 (0)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod3|lpm_divide_cqo:auto_generated                                                                     ; work         ;
;          |abs_divider_4dg:divider|          ; 1512 (62)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1512 (62)    ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider                                             ; work         ;
;             |alt_u_div_6af:divider|         ; 1447 (1447)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1447 (1447)  ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider                       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 3 (3)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_divide:Mod4|                        ; 1509 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1509 (0)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod4                                                                                                   ; work         ;
;       |lpm_divide_cqo:auto_generated|       ; 1509 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1509 (0)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod4|lpm_divide_cqo:auto_generated                                                                     ; work         ;
;          |abs_divider_4dg:divider|          ; 1509 (63)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1509 (63)    ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider                                             ; work         ;
;             |alt_u_div_6af:divider|         ; 1445 (1445)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1445 (1445)  ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider                       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_divide:Mod5|                        ; 1525 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1525 (0)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod5                                                                                                   ; work         ;
;       |lpm_divide_cqo:auto_generated|       ; 1525 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1525 (0)     ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod5|lpm_divide_cqo:auto_generated                                                                     ; work         ;
;          |abs_divider_4dg:divider|          ; 1525 (11)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1525 (11)    ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider                                             ; work         ;
;             |alt_u_div_6af:divider|         ; 1512 (1512)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1512 (1512)  ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider                       ; work         ;
;             |lpm_abs_i0a:my_abs_num|        ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |calculator|lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num                      ; work         ;
;    |lpm_mult:Mult0|                         ; 28 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult0                                                                                                    ; work         ;
;       |mult_46t:auto_generated|             ; 28 (28)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult0|mult_46t:auto_generated                                                                            ; work         ;
;    |lpm_mult:Mult1|                         ; 27 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult1                                                                                                    ; work         ;
;       |multcore:mult_core|                  ; 27 (14)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (14)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult1|multcore:mult_core                                                                                 ; work         ;
;          |mpar_add:padder|                  ; 13 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                 ; work         ;
;             |lpm_add_sub:adder[0]|          ; 13 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                            ; work         ;
;                |add_sub_lgh:auto_generated| ; 13 (13)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated                 ; work         ;
;    |lpm_mult:Mult2|                         ; 21 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult2                                                                                                    ; work         ;
;       |multcore:mult_core|                  ; 21 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (10)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult2|multcore:mult_core                                                                                 ; work         ;
;          |mpar_add:padder|                  ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                 ; work         ;
;             |lpm_add_sub:adder[0]|          ; 11 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                            ; work         ;
;                |add_sub_rgh:auto_generated| ; 11 (11)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated                 ; work         ;
;    |lpm_mult:Mult3|                         ; 16 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult3                                                                                                    ; work         ;
;       |multcore:mult_core|                  ; 16 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (8)       ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult3|multcore:mult_core                                                                                 ; work         ;
;          |mpar_add:padder|                  ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                 ; work         ;
;             |lpm_add_sub:adder[0]|          ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                            ; work         ;
;                |add_sub_ngh:auto_generated| ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                 ; work         ;
;    |lpm_mult:Mult4|                         ; 12 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult4                                                                                                    ; work         ;
;       |multcore:mult_core|                  ; 12 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (6)       ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult4|multcore:mult_core                                                                                 ; work         ;
;          |mpar_add:padder|                  ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                 ; work         ;
;             |lpm_add_sub:adder[0]|          ; 6 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                            ; work         ;
;                |add_sub_kgh:auto_generated| ; 6 (6)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |calculator|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_kgh:auto_generated                 ; work         ;
+---------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                       ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+------+
; sevensegment_selection[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_selection[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_selection[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_selection[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_selection[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_selection[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_databus[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_databus[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_databus[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_databus[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_databus[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_databus[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_databus[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sevensegment_databus[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock_50mhz               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[13]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[3]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[6]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[5]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[7]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[4]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; is_keypad_pressed[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[9]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[8]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; is_keypad_pressed[15]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[16]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[11]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[10]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; is_keypad_pressed[12]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; is_keypad_pressed[14]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                    ;
+-------------------------------------+-------------------+---------+
; Source Pin / Fanout                 ; Pad To Core Index ; Setting ;
+-------------------------------------+-------------------+---------+
; clock_50mhz                         ;                   ;         ;
; is_keypad_pressed[13]               ;                   ;         ;
;      - keypad_status_primary[13]~0  ; 0                 ; 6       ;
; is_keypad_pressed[3]                ;                   ;         ;
;      - keypad_status_primary[3]~1   ; 0                 ; 6       ;
; is_keypad_pressed[6]                ;                   ;         ;
;      - keypad_status_primary[6]~2   ; 0                 ; 6       ;
; is_keypad_pressed[5]                ;                   ;         ;
;      - keypad_status_primary[5]~3   ; 0                 ; 6       ;
; is_keypad_pressed[7]                ;                   ;         ;
;      - keypad_status_primary[7]~4   ; 0                 ; 6       ;
; is_keypad_pressed[4]                ;                   ;         ;
;      - keypad_status_primary[4]~5   ; 1                 ; 6       ;
; is_keypad_pressed[2]                ;                   ;         ;
;      - keypad_status_primary[2]~6   ; 0                 ; 6       ;
; is_keypad_pressed[9]                ;                   ;         ;
;      - keypad_status_primary[9]~7   ; 0                 ; 6       ;
; is_keypad_pressed[8]                ;                   ;         ;
;      - keypad_status_primary[8]~8   ; 1                 ; 6       ;
; is_keypad_pressed[15]               ;                   ;         ;
;      - keypad_status_primary[15]~9  ; 0                 ; 6       ;
; is_keypad_pressed[16]               ;                   ;         ;
;      - keypad_status_primary[16]~10 ; 0                 ; 6       ;
; is_keypad_pressed[1]                ;                   ;         ;
;      - keypad_status_primary[1]~11  ; 0                 ; 6       ;
; is_keypad_pressed[11]               ;                   ;         ;
;      - keypad_status_primary[11]~12 ; 0                 ; 6       ;
; is_keypad_pressed[10]               ;                   ;         ;
;      - keypad_status_primary[10]~13 ; 1                 ; 6       ;
; is_keypad_pressed[12]               ;                   ;         ;
;      - keypad_status_primary[12]~14 ; 0                 ; 6       ;
; is_keypad_pressed[14]               ;                   ;         ;
;      - keypad_status_primary[14]~15 ; 0                 ; 6       ;
+-------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                   ;
+--------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                     ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; clock_50mhz              ; PIN_R8             ; 21      ; Clock                    ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; digit1_segmentcode[1]~21 ; LCCOMB_X37_Y25_N24 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; digit2_segmentcode[0]~17 ; LCCOMB_X28_Y29_N22 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; digit3_segmentcode[0]~18 ; LCCOMB_X28_Y29_N4  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; digit4_segmentcode[3]~37 ; LCCOMB_X28_Y29_N28 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; digit5_segmentcode[4]~11 ; LCCOMB_X28_Y26_N16 ; 7       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; digit5_segmentcode[4]~13 ; LCCOMB_X34_Y26_N24 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; entered_operator[1]~5    ; LCCOMB_X27_Y26_N16 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; memorized_value[26]~23   ; LCCOMB_X29_Y24_N8  ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; operation_result[4]~184  ; LCCOMB_X27_Y26_N4  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; process_1~5              ; LCCOMB_X27_Y26_N12 ; 23      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; program_counter[16]      ; FF_X27_Y1_N11      ; 16      ; Clock                    ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; program_counter[20]      ; FF_X27_Y1_N19      ; 148     ; Clock                    ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; sevensegment_counter[2]  ; FF_X35_Y26_N7      ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; status~32                ; LCCOMB_X28_Y26_N0  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+--------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                ;
+---------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock_50mhz         ; PIN_R8        ; 21      ; 3                                    ; Global Clock         ; GCLK18           ; --                        ;
; program_counter[16] ; FF_X27_Y1_N11 ; 16      ; 4                                    ; Global Clock         ; GCLK15           ; --                        ;
; program_counter[20] ; FF_X27_Y1_N19 ; 148     ; 4                                    ; Global Clock         ; GCLK16           ; --                        ;
+---------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; operation_result[31]                                                                                                             ; 587     ;
; Selector67~2                                                                                                                     ; 97      ;
; Add13~58                                                                                                                         ; 93      ;
; memorized_value[31]~_Duplicate_1                                                                                                 ; 92      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~54         ; 92      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~56         ; 92      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~52         ; 92      ;
; memorized_value[8]~42                                                                                                            ; 91      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~52         ; 89      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~58         ; 89      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~58         ; 89      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~54         ; 89      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~50         ; 89      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~50         ; 86      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~56         ; 86      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~56         ; 86      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~52         ; 86      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~48         ; 86      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~48         ; 83      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~54         ; 83      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~54         ; 83      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~50         ; 83      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~46         ; 83      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~46         ; 80      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~52         ; 80      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~52         ; 80      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~48         ; 80      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~44         ; 80      ;
; memorized_value[0]                                                                                                               ; 79      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~44         ; 77      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~50         ; 77      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~50         ; 77      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~46         ; 77      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~42         ; 77      ;
; Add12~56                                                                                                                         ; 76      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~42         ; 74      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~48         ; 74      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~48         ; 74      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~44         ; 74      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~40         ; 74      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_23_result_int[24]~40         ; 71      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_23_result_int[24]~46         ; 71      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~46         ; 71      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_23_result_int[24]~42         ; 71      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_23_result_int[24]~38         ; 71      ;
; Add11~54                                                                                                                         ; 69      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_22_result_int[23]~38         ; 68      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_22_result_int[23]~44         ; 68      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_23_result_int[24]~44         ; 68      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_22_result_int[23]~40         ; 68      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_22_result_int[23]~36         ; 68      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[30]~44                         ; 66      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_21_result_int[22]~36         ; 65      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~60         ; 65      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_21_result_int[22]~42         ; 65      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_22_result_int[23]~42         ; 65      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_31_result_int[32]~58         ; 65      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_21_result_int[22]~38         ; 65      ;
; Add10~52                                                                                                                         ; 65      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_21_result_int[22]~34         ; 65      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[1]~41                          ; 64      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_31_result_int[32]~64         ; 64      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_31_result_int[32]~56         ; 64      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_31_result_int[32]~60         ; 64      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_31_result_int[32]~54         ; 64      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[957]                             ; 62      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[2]~40                          ; 62      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_20_result_int[21]~34         ; 62      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_20_result_int[21]~40         ; 62      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_21_result_int[22]~40         ; 62      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_20_result_int[21]~36         ; 62      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_20_result_int[21]~32         ; 62      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[924]                             ; 60      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[3]~39                          ; 60      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[891]~11                          ; 60      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_19_result_int[20]~32         ; 59      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_19_result_int[20]~38         ; 59      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_20_result_int[21]~38         ; 59      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_19_result_int[20]~34         ; 59      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_19_result_int[20]~30         ; 59      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[4]~38                          ; 57      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[858]                             ; 56      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[5]~37                          ; 56      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_18_result_int[19]~30         ; 56      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_18_result_int[19]~36         ; 56      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_19_result_int[20]~36         ; 56      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_18_result_int[19]~32         ; 56      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_18_result_int[19]~28         ; 56      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[6]~36                          ; 55      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[792]                             ; 55      ;
; Equal2~0                                                                                                                         ; 54      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[825]                             ; 54      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~28         ; 53      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~34         ; 53      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_18_result_int[19]~34         ; 53      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~30         ; 53      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~26         ; 53      ;
; status.OPERAND_1DIGIT_ENTERED                                                                                                    ; 52      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_27_result_int[19]~28         ; 52      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_26_result_int[19]~28         ; 52      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_25_result_int[19]~28         ; 52      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_24_result_int[19]~28         ; 52      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_23_result_int[19]~28         ; 52      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_22_result_int[19]~28         ; 52      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_21_result_int[19]~28         ; 52      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_20_result_int[19]~28         ; 52      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_19_result_int[19]~28         ; 52      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_18_result_int[19]~28         ; 52      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_17_result_int[18]~26         ; 52      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[7]~35                          ; 51      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[759]                             ; 50      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[8]~34                          ; 50      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_16_result_int[17]~26         ; 50      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_16_result_int[17]~32         ; 50      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~32         ; 50      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_16_result_int[17]~28         ; 50      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[693]                             ; 49      ;
; operation_result[4]~5                                                                                                            ; 49      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_28_result_int[19]~28         ; 49      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[726]                             ; 48      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[9]~33                          ; 48      ;
; operation_result[4]~7                                                                                                            ; 48      ;
; operation_result[0]                                                                                                              ; 47      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_15_result_int[16]~24         ; 47      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_15_result_int[16]~30         ; 47      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_16_result_int[17]~30         ; 47      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_15_result_int[16]~26         ; 47      ;
; operation_result[9]                                                                                                              ; 46      ;
; operation_result[7]                                                                                                              ; 46      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_29_result_int[19]~28         ; 46      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_16_result_int[17]~24         ; 46      ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_16_result_int[17]~24         ; 46      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[10]~32                         ; 45      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_27_result_int[16]~24         ; 45      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_27_result_int[16]~24         ; 45      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[14]~28                         ; 44      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[17]~37                         ; 44      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[660]                             ; 44      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[11]~31                         ; 44      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[6]~25                          ; 44      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[8]~1                           ; 44      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[10]~24                         ; 44      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[12]~23                         ; 44      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[15]~30                         ; 44      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[18]~22                         ; 44      ;
; operation_result[13]                                                                                                             ; 44      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_14_result_int[15]~22         ; 44      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_14_result_int[15]~28         ; 44      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_15_result_int[16]~28         ; 44      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_14_result_int[15]~24         ; 44      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[12]~30                         ; 43      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[594]                             ; 43      ;
; operation_result[11]                                                                                                             ; 43      ;
; operation_result[16]                                                                                                             ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_28_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_26_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_25_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_24_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_23_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_22_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_21_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_20_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_19_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_18_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_17_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_16_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_15_result_int[16]~24         ; 43      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_14_result_int[15]~22         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_28_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_26_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_25_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_24_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_23_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_22_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_21_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_20_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_19_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_18_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_17_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_16_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_15_result_int[16]~24         ; 43      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_14_result_int[15]~22         ; 43      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[20]~27                         ; 42      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[627]                             ; 42      ;
; process_1~4                                                                                                                      ; 42      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[21]~29                         ; 42      ;
; operation_result[5]                                                                                                              ; 42      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_13_result_int[14]~26         ; 41      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_14_result_int[15]~26         ; 41      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_13_result_int[14]~22         ; 41      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[23]~36                         ; 40      ;
; Equal24~1                                                                                                                        ; 40      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[4]~1                           ; 40      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[24]~12                         ; 40      ;
; operation_result[3]                                                                                                              ; 40      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_29_result_int[16]~24         ; 40      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_29_result_int[16]~24         ; 40      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[13]~29                         ; 39      ;
; operation_result[19]                                                                                                             ; 39      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[26]~14                         ; 38      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[561]                             ; 38      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[14]~28                         ; 38      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_13_result_int[14]~20         ; 38      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_12_result_int[13]~24         ; 38      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_13_result_int[14]~24         ; 38      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_12_result_int[13]~20         ; 38      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_13_result_int[14]~20         ; 38      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_13_result_int[14]~20         ; 38      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[495]                             ; 37      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[528]                             ; 36      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[15]~27                         ; 36      ;
; memorized_value[8]~18                                                                                                            ; 36      ;
; Equal16~1                                                                                                                        ; 36      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[27]~28                         ; 36      ;
; entered_operator[1]                                                                                                              ; 35      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_11_result_int[12]~22         ; 35      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_12_result_int[13]~22         ; 35      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_11_result_int[12]~18         ; 35      ;
; operation_result[4]~183                                                                                                          ; 34      ;
; entered_operator[0]                                                                                                              ; 34      ;
; Equal25~1                                                                                                                        ; 34      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[29]~27                         ; 34      ;
; digit0_segmentcode[0]                                                                                                            ; 34      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[16]~26                         ; 33      ;
; Equal30~1                                                                                                                        ; 33      ;
; status.INITIAL                                                                                                                   ; 33      ;
; Equal17~1                                                                                                                        ; 33      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[30]~26                         ; 33      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[18]~21                         ; 33      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[15]~22                         ; 33      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[12]~20                         ; 33      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~62         ; 33      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_28_result_int[12]~18         ; 33      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_27_result_int[12]~18         ; 33      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_28_result_int[12]~18         ; 33      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_27_result_int[12]~18         ; 33      ;
; operation_result[4]~184                                                                                                          ; 32      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[462]                             ; 32      ;
; operation_result[4]~18                                                                                                           ; 32      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[17]~25                         ; 32      ;
; operation_result~4                                                                                                               ; 32      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[30]~25                         ; 32      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[10]~19                         ; 32      ;
; lpm_divide:Mod2|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[8]~0                           ; 32      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[6]~18                          ; 32      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[4]~0                           ; 32      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~60         ; 32      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_10_result_int[11]~20         ; 32      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_11_result_int[12]~20         ; 32      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_10_result_int[11]~16         ; 32      ;
; memorized_value[8]~36                                                                                                            ; 31      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[396]                             ; 31      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[18]~24                         ; 31      ;
; operation_result[1]                                                                                                              ; 31      ;
; operation_result[22]                                                                                                             ; 31      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~58         ; 31      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~62         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_29_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_26_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_25_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_24_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_23_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_22_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_21_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_20_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_19_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_18_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_17_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_16_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_15_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_14_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_13_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_12_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_11_result_int[12]~18         ; 31      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_10_result_int[11]~16         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_29_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_26_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_25_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_24_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_23_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_22_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_21_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_20_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_19_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_18_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_17_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_16_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_15_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_14_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_13_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_12_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_11_result_int[12]~18         ; 31      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_10_result_int[11]~16         ; 31      ;
; memorized_value[26]~23                                                                                                           ; 30      ;
; memorized_value[26]~20                                                                                                           ; 30      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[429]                             ; 30      ;
; Equal19~1                                                                                                                        ; 30      ;
; status.OPERAND_3DIGITS_ENTERED                                                                                                   ; 30      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~56         ; 30      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~60         ; 30      ;
; lpm_divide:Div5|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_30_result_int[19]~28         ; 30      ;
; Equal20~0                                                                                                                        ; 29      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[2]~0                           ; 29      ;
; operation_result[29]                                                                                                             ; 29      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~54         ; 29      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~58         ; 29      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_9_result_int[10]~18          ; 29      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_10_result_int[11]~18         ; 29      ;
; operation_result[28]                                                                                                             ; 28      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~52         ; 28      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~56         ; 28      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[19]~23                         ; 27      ;
; operation_result[25]                                                                                                             ; 27      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~50         ; 27      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~54         ; 27      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_9_result_int[10]~14          ; 27      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_9_result_int[10]~14          ; 27      ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_9_result_int[10]~14          ; 27      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[363]                             ; 26      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[20]~22                         ; 26      ;
; status.OPERAND_4DIGITS_ENTERED                                                                                                   ; 26      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[2]~0                           ; 26      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_23_result_int[24]~48         ; 26      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~52         ; 26      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_8_result_int[9]~16           ; 26      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_9_result_int[10]~16          ; 26      ;
; lpm_divide:Div4|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_30_result_int[16]~24         ; 26      ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_30_result_int[16]~24         ; 26      ;
; digit0_segmentcode[4]                                                                                                            ; 26      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[297]                             ; 25      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[21]~23                         ; 25      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_22_result_int[23]~46         ; 25      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~50         ; 25      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[330]                             ; 24      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[21]~21                         ; 24      ;
; status.OPERAND_2DIGITS_ENTERED                                                                                                   ; 24      ;
; digit4_segmentcode[0]                                                                                                            ; 24      ;
; sevensegment_counter[0]                                                                                                          ; 24      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_21_result_int[22]~44         ; 24      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_23_result_int[24]~48         ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_29_result_int[9]~14          ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_28_result_int[9]~14          ; 24      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_27_result_int[9]~14          ; 24      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_29_result_int[9]~14          ; 24      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_28_result_int[9]~14          ; 24      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_27_result_int[9]~14          ; 24      ;
; digit0_segmentcode[2]                                                                                                            ; 24      ;
; process_1~5                                                                                                                      ; 23      ;
; digit4_segmentcode[2]                                                                                                            ; 23      ;
; digit4_segmentcode[1]                                                                                                            ; 23      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_20_result_int[21]~42         ; 23      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_22_result_int[23]~46         ; 23      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_7_result_int[8]~14           ; 23      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_8_result_int[9]~14           ; 23      ;
; memorized_value[8]~31                                                                                                            ; 22      ;
; sevensegment_counter[1]                                                                                                          ; 22      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_19_result_int[20]~40         ; 22      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_21_result_int[22]~44         ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_26_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_25_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_24_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_23_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_22_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_21_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_20_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_19_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_18_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_17_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_16_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_15_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_14_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_13_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_11_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_10_result_int[9]~14          ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_9_result_int[9]~14           ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_8_result_int[9]~14           ; 22      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_7_result_int[8]~12           ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_26_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_25_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_24_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_23_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_22_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_21_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_20_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_19_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_18_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_17_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_16_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_15_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_14_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_13_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_11_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_10_result_int[9]~14          ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_9_result_int[9]~14           ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_8_result_int[9]~14           ; 22      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_7_result_int[8]~12           ; 22      ;
; digit0_segmentcode[1]                                                                                                            ; 22      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[22]~20                         ; 21      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[24]~10                         ; 21      ;
; digit3_segmentcode[0]                                                                                                            ; 21      ;
; digit1_segmentcode[0]                                                                                                            ; 21      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_18_result_int[19]~38         ; 21      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_20_result_int[21]~42         ; 21      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[264]                             ; 20      ;
; digit2_segmentcode[0]~38                                                                                                         ; 20      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[23]~19                         ; 20      ;
; digit3_segmentcode[1]                                                                                                            ; 20      ;
; digit3_segmentcode[2]                                                                                                            ; 20      ;
; digit2_segmentcode[0]                                                                                                            ; 20      ;
; digit4_segmentcode[3]                                                                                                            ; 20      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~36         ; 20      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_19_result_int[20]~40         ; 20      ;
; lpm_divide:Div3|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_30_result_int[12]~18         ; 20      ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_30_result_int[12]~18         ; 20      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_6_result_int[7]~12           ; 20      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_7_result_int[8]~12           ; 20      ;
; digit0_segmentcode[3]                                                                                                            ; 20      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[198]                             ; 19      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[24]~18                         ; 19      ;
; Selector7~2                                                                                                                      ; 19      ;
; operation_result[30]                                                                                                             ; 19      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_16_result_int[17]~34         ; 19      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_18_result_int[19]~38         ; 19      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_6_result_int[7]~10           ; 19      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_6_result_int[7]~10           ; 19      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[231]                             ; 18      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[27]~24                         ; 18      ;
; digit3_segmentcode[3]                                                                                                            ; 18      ;
; digit1_segmentcode[1]                                                                                                            ; 18      ;
; digit2_segmentcode[1]                                                                                                            ; 18      ;
; digit2_segmentcode[2]                                                                                                            ; 18      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_15_result_int[16]~32         ; 18      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~36         ; 18      ;
; status.OPERAND_6DIGITS_ENTERED                                                                                                   ; 17      ;
; status.OPERAND_5DIGITS_ENTERED                                                                                                   ; 17      ;
; operation_result[4]                                                                                                              ; 17      ;
; digit1_segmentcode[2]                                                                                                            ; 17      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_14_result_int[15]~30         ; 17      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_16_result_int[17]~34         ; 17      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_5_result_int[6]~10           ; 17      ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_6_result_int[7]~10           ; 17      ;
; Selector68~1                                                                                                                     ; 16      ;
; operation_status[0]                                                                                                              ; 16      ;
; operation_result[8]                                                                                                              ; 16      ;
; digit2_segmentcode[4]                                                                                                            ; 16      ;
; digit2_segmentcode[3]                                                                                                            ; 16      ;
; digit4_segmentcode[4]                                                                                                            ; 16      ;
; sevensegment_counter[2]                                                                                                          ; 16      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_13_result_int[14]~28         ; 16      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_15_result_int[16]~32         ; 16      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10          ; 16      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10          ; 16      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10          ; 16      ;
; lpm_divide:Div2|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_30_result_int[9]~14          ; 16      ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_30_result_int[9]~14          ; 16      ;
; operation_status[1]                                                                                                              ; 16      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[25]~17                         ; 15      ;
; Equal26~1                                                                                                                        ; 15      ;
; operation_result[2]                                                                                                              ; 15      ;
; digit3_segmentcode[4]                                                                                                            ; 15      ;
; digit1_segmentcode[3]                                                                                                            ; 15      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_12_result_int[13]~26         ; 15      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_14_result_int[15]~30         ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10          ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10          ; 15      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10          ; 15      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[165]                             ; 14      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[26]~16                         ; 14      ;
; Equal27~0                                                                                                                        ; 14      ;
; operation_result[10]                                                                                                             ; 14      ;
; operation_result[27]                                                                                                             ; 14      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_11_result_int[12]~24         ; 14      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_13_result_int[14]~28         ; 14      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_4_result_int[5]~8            ; 14      ;
; memorized_value[8]~27                                                                                                            ; 13      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[99]                              ; 13      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[27]~15                         ; 13      ;
; memorized_value[29]~_Duplicate_1                                                                                                 ; 13      ;
; memorized_value[15]                                                                                                              ; 13      ;
; memorized_value[9]                                                                                                               ; 13      ;
; memorized_value[3]                                                                                                               ; 13      ;
; Equal28~0                                                                                                                        ; 13      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[28]~11                         ; 13      ;
; operation_result[12]                                                                                                             ; 13      ;
; operation_result[6]                                                                                                              ; 13      ;
; operation_result[14]                                                                                                             ; 13      ;
; digit1_segmentcode[4]                                                                                                            ; 13      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_10_result_int[11]~22         ; 13      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_12_result_int[13]~26         ; 13      ;
; memorized_value[1]                                                                                                               ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10          ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[6]~10           ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[6]~10           ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[6]~10           ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[6]~10           ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[6]~10           ; 13      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[5]~8            ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10          ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[6]~10           ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[6]~10           ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[6]~10           ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[6]~10           ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[6]~10           ; 13      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[5]~8            ; 13      ;
; status.ERROR                                                                                                                     ; 13      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[132]                             ; 12      ;
; memorized_value[30]~_Duplicate_1                                                                                                 ; 12      ;
; memorized_value[17]                                                                                                              ; 12      ;
; memorized_value[13]                                                                                                              ; 12      ;
; memorized_value[11]                                                                                                              ; 12      ;
; memorized_value[7]                                                                                                               ; 12      ;
; memorized_value[5]                                                                                                               ; 12      ;
; digit2_segmentcode[0]~3                                                                                                          ; 12      ;
; Equal18~1                                                                                                                        ; 12      ;
; operation_result[15]                                                                                                             ; 12      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_9_result_int[10]~20          ; 12      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_11_result_int[12]~24         ; 12      ;
; memorized_value[2]                                                                                                               ; 12      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10          ; 12      ;
; memorized_value[21]~_Duplicate_1                                                                                                 ; 11      ;
; memorized_value[16]                                                                                                              ; 11      ;
; memorized_value[14]                                                                                                              ; 11      ;
; memorized_value[12]                                                                                                              ; 11      ;
; memorized_value[10]                                                                                                              ; 11      ;
; memorized_value[8]                                                                                                               ; 11      ;
; memorized_value[6]                                                                                                               ; 11      ;
; memorized_value[4]                                                                                                               ; 11      ;
; status~22                                                                                                                        ; 11      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_8_result_int[9]~18           ; 11      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_10_result_int[11]~22         ; 11      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_3_result_int[4]~6            ; 11      ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[4]~6            ; 11      ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[4]~6            ; 11      ;
; digit5_segmentcode[1]                                                                                                            ; 11      ;
; process_1~21                                                                                                                     ; 10      ;
; digit4_segmentcode[3]~54                                                                                                         ; 10      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[25]~33                         ; 10      ;
; memorized_value[8]~28                                                                                                            ; 10      ;
; WideOr2~0                                                                                                                        ; 10      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[28]~14                         ; 10      ;
; memorized_value[27]~_Duplicate_1                                                                                                 ; 10      ;
; memorized_value[25]~_Duplicate_1                                                                                                 ; 10      ;
; memorized_value[23]~_Duplicate_1                                                                                                 ; 10      ;
; memorized_value[19]~_Duplicate_1                                                                                                 ; 10      ;
; digit1_segmentcode[1]~13                                                                                                         ; 10      ;
; digit1_segmentcode[1]~7                                                                                                          ; 10      ;
; operation_result[17]                                                                                                             ; 10      ;
; digit5_segmentcode[2]                                                                                                            ; 10      ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_7_result_int[8]~16           ; 10      ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_9_result_int[10]~20          ; 10      ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_31_result_int[32]~62         ; 10      ;
; memorized_value~458                                                                                                              ; 9       ;
; Add29~3                                                                                                                          ; 9       ;
; Add29~2                                                                                                                          ; 9       ;
; memorized_value[28]~_Duplicate_1                                                                                                 ; 9       ;
; memorized_value[26]~_Duplicate_1                                                                                                 ; 9       ;
; memorized_value[24]~_Duplicate_1                                                                                                 ; 9       ;
; memorized_value[22]~_Duplicate_1                                                                                                 ; 9       ;
; memorized_value[20]~_Duplicate_1                                                                                                 ; 9       ;
; memorized_value[18]~_Duplicate_1                                                                                                 ; 9       ;
; digit0_segmentcode~17                                                                                                            ; 9       ;
; digit3_segmentcode[0]~4                                                                                                          ; 9       ;
; status~23                                                                                                                        ; 9       ;
; process_1~15                                                                                                                     ; 9       ;
; Equal1~10                                                                                                                        ; 9       ;
; keypad_status_primary[11]                                                                                                        ; 9       ;
; keypad_status_primary[1]                                                                                                         ; 9       ;
; keypad_status_primary[15]                                                                                                        ; 9       ;
; keypad_status_primary[8]                                                                                                         ; 9       ;
; operation_result[20]                                                                                                             ; 9       ;
; operation_result[23]                                                                                                             ; 9       ;
; operation_result[26]                                                                                                             ; 9       ;
; digit5_segmentcode[3]                                                                                                            ; 9       ;
; digit5_segmentcode[0]                                                                                                            ; 9       ;
; digit5_segmentcode[4]                                                                                                            ; 9       ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_6_result_int[7]~14           ; 9       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_8_result_int[9]~18           ; 9       ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[22]~13                         ; 8       ;
; Add29~6                                                                                                                          ; 8       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[66]                              ; 8       ;
; digit1_segmentcode[1]~16                                                                                                         ; 8       ;
; digit1_segmentcode[1]~6                                                                                                          ; 8       ;
; process_1~6                                                                                                                      ; 8       ;
; WideOr3~0                                                                                                                        ; 8       ;
; Equal21~0                                                                                                                        ; 8       ;
; keypad_status_primary[2]                                                                                                         ; 8       ;
; keypad_status_primary[4]                                                                                                         ; 8       ;
; keypad_status_primary[7]                                                                                                         ; 8       ;
; keypad_status_primary[5]                                                                                                         ; 8       ;
; keypad_status_primary[6]                                                                                                         ; 8       ;
; operation_result[18]                                                                                                             ; 8       ;
; operation_result[21]                                                                                                             ; 8       ;
; operation_result[24]                                                                                                             ; 8       ;
; Add30~40                                                                                                                         ; 8       ;
; Add30~38                                                                                                                         ; 8       ;
; Add30~36                                                                                                                         ; 8       ;
; Add30~34                                                                                                                         ; 8       ;
; Add30~32                                                                                                                         ; 8       ;
; Add24~34                                                                                                                         ; 8       ;
; Add24~32                                                                                                                         ; 8       ;
; Add30~30                                                                                                                         ; 8       ;
; Add30~28                                                                                                                         ; 8       ;
; Add24~30                                                                                                                         ; 8       ;
; Add24~28                                                                                                                         ; 8       ;
; Add24~26                                                                                                                         ; 8       ;
; Add24~24                                                                                                                         ; 8       ;
; Add30~26                                                                                                                         ; 8       ;
; Add30~24                                                                                                                         ; 8       ;
; Add24~22                                                                                                                         ; 8       ;
; Add24~20                                                                                                                         ; 8       ;
; Add30~22                                                                                                                         ; 8       ;
; Add30~20                                                                                                                         ; 8       ;
; Add24~18                                                                                                                         ; 8       ;
; Add24~16                                                                                                                         ; 8       ;
; Add30~18                                                                                                                         ; 8       ;
; Add30~16                                                                                                                         ; 8       ;
; Add24~14                                                                                                                         ; 8       ;
; Add24~12                                                                                                                         ; 8       ;
; Add30~14                                                                                                                         ; 8       ;
; Add30~12                                                                                                                         ; 8       ;
; Add30~10                                                                                                                         ; 8       ;
; Add30~8                                                                                                                          ; 8       ;
; Add24~10                                                                                                                         ; 8       ;
; Add24~8                                                                                                                          ; 8       ;
; Add30~6                                                                                                                          ; 8       ;
; Add30~4                                                                                                                          ; 8       ;
; Add24~6                                                                                                                          ; 8       ;
; Add24~4                                                                                                                          ; 8       ;
; Add30~2                                                                                                                          ; 8       ;
; Add24~2                                                                                                                          ; 8       ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_5_result_int[6]~12           ; 8       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_7_result_int[8]~16           ; 8       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[15]~94                         ; 7       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[27]~92                         ; 7       ;
; digit3_segmentcode~39                                                                                                            ; 7       ;
; digit4_segmentcode[3]~53                                                                                                         ; 7       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[28]~13                         ; 7       ;
; entered_operator[2]                                                                                                              ; 7       ;
; digit3_segmentcode[0]~7                                                                                                          ; 7       ;
; digit0_segmentcode~12                                                                                                            ; 7       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[24]~67                         ; 7       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[21]~66                         ; 7       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[25]~14                         ; 7       ;
; digit5_segmentcode[4]~11                                                                                                         ; 7       ;
; Equal22~2                                                                                                                        ; 7       ;
; Equal29~1                                                                                                                        ; 7       ;
; keypad_status_primary[14]                                                                                                        ; 7       ;
; keypad_status_primary[12]                                                                                                        ; 7       ;
; keypad_status_primary[13]                                                                                                        ; 7       ;
; Add20~26                                                                                                                         ; 7       ;
; Add20~24                                                                                                                         ; 7       ;
; Add17~20                                                                                                                         ; 7       ;
; Add20~22                                                                                                                         ; 7       ;
; Add20~20                                                                                                                         ; 7       ;
; Add17~18                                                                                                                         ; 7       ;
; Add17~16                                                                                                                         ; 7       ;
; Add20~18                                                                                                                         ; 7       ;
; Add20~16                                                                                                                         ; 7       ;
; Add17~14                                                                                                                         ; 7       ;
; Add17~12                                                                                                                         ; 7       ;
; Add20~14                                                                                                                         ; 7       ;
; Add20~12                                                                                                                         ; 7       ;
; Add20~10                                                                                                                         ; 7       ;
; Add20~8                                                                                                                          ; 7       ;
; Add17~10                                                                                                                         ; 7       ;
; Add17~8                                                                                                                          ; 7       ;
; Add20~6                                                                                                                          ; 7       ;
; Add20~4                                                                                                                          ; 7       ;
; Add17~6                                                                                                                          ; 7       ;
; Add17~4                                                                                                                          ; 7       ;
; memorized_value[2]~0                                                                                                             ; 7       ;
; Add20~2                                                                                                                          ; 7       ;
; Add17~2                                                                                                                          ; 7       ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_4_result_int[5]~10           ; 7       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_6_result_int[7]~14           ; 7       ;
; Add13~46                                                                                                                         ; 7       ;
; Add14~10                                                                                                                         ; 7       ;
; memorized_value[8]~461                                                                                                           ; 6       ;
; memorized_value[8]~459                                                                                                           ; 6       ;
; status~38                                                                                                                        ; 6       ;
; Add29~1                                                                                                                          ; 6       ;
; memorized_value[8]~63                                                                                                            ; 6       ;
; memorized_value[8]~62                                                                                                            ; 6       ;
; memorized_value[8]~41                                                                                                            ; 6       ;
; memorized_value[8]~39                                                                                                            ; 6       ;
; memorized_value[8]~35                                                                                                            ; 6       ;
; memorized_value[8]~33                                                                                                            ; 6       ;
; memorized_value[8]~32                                                                                                            ; 6       ;
; status~32                                                                                                                        ; 6       ;
; status~30                                                                                                                        ; 6       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[29]~42                         ; 6       ;
; digit3_segmentcode[0]~8                                                                                                          ; 6       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[21]~73                         ; 6       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[18]~72                         ; 6       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[15]~71                         ; 6       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[12]~70                         ; 6       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[9]~69                          ; 6       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[6]~68                          ; 6       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[3]~67                          ; 6       ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|remainder[1]~2                                             ; 6       ;
; digit0_segmentcode~11                                                                                                            ; 6       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[18]~65                         ; 6       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[12]~64                         ; 6       ;
; digit2_segmentcode[0]~7                                                                                                          ; 6       ;
; digit2_segmentcode[0]~6                                                                                                          ; 6       ;
; digit2_segmentcode~4                                                                                                             ; 6       ;
; WideNor0~1                                                                                                                       ; 6       ;
; digit4_segmentcode[3]~31                                                                                                         ; 6       ;
; digit4_segmentcode[3]~29                                                                                                         ; 6       ;
; digit1_segmentcode[1]~5                                                                                                          ; 6       ;
; WideNor0                                                                                                                         ; 6       ;
; Equal15~0                                                                                                                        ; 6       ;
; keypad_status_primary[9]                                                                                                         ; 6       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[19]~73                         ; 6       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[16]~72                         ; 6       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[13]~71                         ; 6       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[10]~70                         ; 6       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[7]~69                          ; 6       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[4]~68                          ; 6       ;
; digit4_segmentcode~26                                                                                                            ; 6       ;
; Add30~0                                                                                                                          ; 6       ;
; Add24~0                                                                                                                          ; 6       ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_3_result_int[4]~8            ; 6       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_5_result_int[6]~12           ; 6       ;
; digit0_segmentcode[0]~0                                                                                                          ; 6       ;
; Add13~52                                                                                                                         ; 6       ;
; Add13~40                                                                                                                         ; 6       ;
; Add13~28                                                                                                                         ; 6       ;
; Add13~22                                                                                                                         ; 6       ;
; Add12~46                                                                                                                         ; 6       ;
; Add14~16                                                                                                                         ; 6       ;
; Add14~14                                                                                                                         ; 6       ;
; Add14~12                                                                                                                         ; 6       ;
; Add14~6                                                                                                                          ; 6       ;
; Add14~4                                                                                                                          ; 6       ;
; Add14~2                                                                                                                          ; 6       ;
; digit1_segmentcode[1]~46                                                                                                         ; 5       ;
; digit1_segmentcode[1]~45                                                                                                         ; 5       ;
; digit4_segmentcode[3]~56                                                                                                         ; 5       ;
; Add29~8                                                                                                                          ; 5       ;
; Add29~5                                                                                                                          ; 5       ;
; Add29~4                                                                                                                          ; 5       ;
; Add29~0                                                                                                                          ; 5       ;
; Selector69~2                                                                                                                     ; 5       ;
; entering_operator[2]                                                                                                             ; 5       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|sel[33]                              ; 5       ;
; digit3_segmentcode[0]~18                                                                                                         ; 5       ;
; digit3_segmentcode[0]~15                                                                                                         ; 5       ;
; digit3_segmentcode[0]~9                                                                                                          ; 5       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[24]~74                         ; 5       ;
; digit3_segmentcode~5                                                                                                             ; 5       ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|remainder[0]~5                                             ; 5       ;
; digit0_segmentcode~14                                                                                                            ; 5       ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|remainder[2]~3                                             ; 5       ;
; digit1_segmentcode[1]~21                                                                                                         ; 5       ;
; digit1_segmentcode[1]~17                                                                                                         ; 5       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[10]~63                         ; 5       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[8]~62                          ; 5       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[6]~61                          ; 5       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[4]~60                          ; 5       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[2]~59                          ; 5       ;
; digit2_segmentcode[0]~17                                                                                                         ; 5       ;
; digit2_segmentcode[0]~14                                                                                                         ; 5       ;
; digit2_segmentcode[0]~9                                                                                                          ; 5       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[23]~13                         ; 5       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[21]~12                         ; 5       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[19]~11                         ; 5       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[17]~10                         ; 5       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[15]~9                          ; 5       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[13]~8                          ; 5       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[11]~7                          ; 5       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[9]~6                           ; 5       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[7]~5                           ; 5       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[5]~4                           ; 5       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[3]~3                           ; 5       ;
; digit5_segmentcode[4]~13                                                                                                         ; 5       ;
; digit5_segmentcode[4]~7                                                                                                          ; 5       ;
; digit4_segmentcode[3]~37                                                                                                         ; 5       ;
; process_1~14                                                                                                                     ; 5       ;
; digit4_segmentcode[3]~34                                                                                                         ; 5       ;
; LessThan14~2                                                                                                                     ; 5       ;
; LessThan16~0                                                                                                                     ; 5       ;
; digit5_segmentcode~1                                                                                                             ; 5       ;
; LessThan5~3                                                                                                                      ; 5       ;
; LessThan7~1                                                                                                                      ; 5       ;
; digit1_segmentcode[1]~4                                                                                                          ; 5       ;
; keypad_toggle                                                                                                                    ; 5       ;
; WideNor0~0                                                                                                                       ; 5       ;
; memorized_value[8]~17                                                                                                            ; 5       ;
; Equal29~0                                                                                                                        ; 5       ;
; Equal25~0                                                                                                                        ; 5       ;
; keypad_status_primary[10]                                                                                                        ; 5       ;
; keypad_status_primary[16]                                                                                                        ; 5       ;
; Equal22~0                                                                                                                        ; 5       ;
; keypad_status_primary[3]                                                                                                         ; 5       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[25]~75                         ; 5       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[22]~74                         ; 5       ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|remainder[0]~0                                             ; 5       ;
; lpm_divide:Mod5|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[1]~1                           ; 5       ;
; Add20~0                                                                                                                          ; 5       ;
; Add17~0                                                                                                                          ; 5       ;
; memorized_value[1]~1                                                                                                             ; 5       ;
; lpm_divide:Div0|lpm_divide_92p:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_2_result_int[3]~6            ; 5       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_4_result_int[5]~10           ; 5       ;
; Add11~36                                                                                                                         ; 5       ;
; Add11~30                                                                                                                         ; 5       ;
; Add11~24                                                                                                                         ; 5       ;
; Add11~18                                                                                                                         ; 5       ;
; Add11~12                                                                                                                         ; 5       ;
; Add11~6                                                                                                                          ; 5       ;
; Add11~0                                                                                                                          ; 5       ;
; Add13~50                                                                                                                         ; 5       ;
; Add13~34                                                                                                                         ; 5       ;
; Add13~26                                                                                                                         ; 5       ;
; Add13~18                                                                                                                         ; 5       ;
; Add13~14                                                                                                                         ; 5       ;
; Add13~10                                                                                                                         ; 5       ;
; Add13~6                                                                                                                          ; 5       ;
; Add13~2                                                                                                                          ; 5       ;
; Add12~42                                                                                                                         ; 5       ;
; Add12~38                                                                                                                         ; 5       ;
; Add12~34                                                                                                                         ; 5       ;
; Add12~30                                                                                                                         ; 5       ;
; Add12~26                                                                                                                         ; 5       ;
; Add12~22                                                                                                                         ; 5       ;
; Add12~18                                                                                                                         ; 5       ;
; Add12~14                                                                                                                         ; 5       ;
; Add12~10                                                                                                                         ; 5       ;
; Add12~6                                                                                                                          ; 5       ;
; Add12~2                                                                                                                          ; 5       ;
; alt_operation_status[10]                                                                                                         ; 5       ;
; alt_operation_status[0]                                                                                                          ; 5       ;
; Add10~30                                                                                                                         ; 5       ;
; Add10~24                                                                                                                         ; 5       ;
; Add10~18                                                                                                                         ; 5       ;
; Add10~12                                                                                                                         ; 5       ;
; Add10~6                                                                                                                          ; 5       ;
; Add10~0                                                                                                                          ; 5       ;
; Add14~32                                                                                                                         ; 5       ;
; Add14~30                                                                                                                         ; 5       ;
; Add14~26                                                                                                                         ; 5       ;
; Add14~18                                                                                                                         ; 5       ;
; Add14~8                                                                                                                          ; 5       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[5]~98                          ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[8]~97                          ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[11]~96                         ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[14]~95                         ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[17]~94                         ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[20]~93                         ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[23]~92                         ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[14]~90                         ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[20]~88                         ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[23]~87                         ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[26]~86                         ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[6]~98                          ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[9]~97                          ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[12]~96                         ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[15]~95                         ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[18]~94                         ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[21]~93                         ; 4       ;
; memorized_value~463                                                                                                              ; 4       ;
; process_1~20                                                                                                                     ; 4       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[13]~35                         ; 4       ;
; lpm_divide:Div1|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[16]~26                         ; 4       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[19]~34                         ; 4       ;
; memorized_value[12]~214                                                                                                          ; 4       ;
; memorized_value[12]~212                                                                                                          ; 4       ;
; Add29~7                                                                                                                          ; 4       ;
; memorized_value[8]~30                                                                                                            ; 4       ;
; memorized_value[26]~22                                                                                                           ; 4       ;
; Equal14~0                                                                                                                        ; 4       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[30]~43                         ; 4       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|StageOut[32]~2                       ; 4       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|StageOut[33]~1                       ; 4       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[20]~9                          ; 4       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[14]~6                          ; 4       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[8]~3                           ; 4       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[2]~0                           ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[3]~90                          ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[6]~89                          ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[9]~88                          ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[12]~87                         ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[15]~86                         ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[18]~85                         ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[21]~84                         ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[24]~83                         ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[27]~75                         ; 4       ;
; Selector35~0                                                                                                                     ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[4]~78                          ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[6]~77                          ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[8]~76                          ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[10]~75                         ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[12]~74                         ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[18]~73                         ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[21]~72                         ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[24]~71                         ; 4       ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|remainder[1]~30                                            ; 4       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[0]~58                          ; 4       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[3]~33                          ; 4       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[5]~32                          ; 4       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[7]~31                          ; 4       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[9]~30                          ; 4       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[11]~29                         ; 4       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[13]~28                         ; 4       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[15]~27                         ; 4       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[17]~26                         ; 4       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[19]~25                         ; 4       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[21]~24                         ; 4       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[23]~23                         ; 4       ;
; lpm_divide:Div8|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs1a[25]~22                         ; 4       ;
; digit5_segmentcode[4]~4                                                                                                          ; 4       ;
; LessThan12~2                                                                                                                     ; 4       ;
; LessThan3~8                                                                                                                      ; 4       ;
; LessThan18~9                                                                                                                     ; 4       ;
; LessThan8~1                                                                                                                      ; 4       ;
; digit2_segmentcode~2                                                                                                             ; 4       ;
; alt_operation_status[1]                                                                                                          ; 4       ;
; Equal19~0                                                                                                                        ; 4       ;
; Equal16~0                                                                                                                        ; 4       ;
; Equal18~0                                                                                                                        ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[4]~90                          ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[7]~89                          ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[10]~88                         ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[13]~87                         ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[16]~86                         ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[19]~85                         ; 4       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[28]~76                         ; 4       ;
; lpm_divide:Mod3|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[3]~2                           ; 4       ;
; lpm_divide:Mod4|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[5]~0                           ; 4       ;
; lpm_divide:Mod1|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[7]~0                           ; 4       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[9]~32                          ; 4       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_num|cs1a[11]~31                         ; 4       ;
; Mux59~0                                                                                                                          ; 4       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_3_result_int[4]~8            ; 4       ;
; Add11~48                                                                                                                         ; 4       ;
; Add11~42                                                                                                                         ; 4       ;
; Add13~48                                                                                                                         ; 4       ;
; Add13~30                                                                                                                         ; 4       ;
; Add13~24                                                                                                                         ; 4       ;
; Add10~48                                                                                                                         ; 4       ;
; Add10~42                                                                                                                         ; 4       ;
; Add10~36                                                                                                                         ; 4       ;
; Add14~20                                                                                                                         ; 4       ;
; lpm_divide:Div7|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs1a[26]~91                         ; 3       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[14]~89                         ; 3       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[26]~85                         ; 3       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[24]~92                         ; 3       ;
; lpm_divide:Div6|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs1a[27]~91                         ; 3       ;
; memorized_value[22]~464                                                                                                          ; 3       ;
; entered_operator[1]~5                                                                                                            ; 3       ;
; lpm_divide:Div9|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs1a[16]~83                         ; 3       ;
; lpm_mult:Mult4|multcore:mult_core|romout[0][5]~0                                                                                 ; 3       ;
; Selector69~4                                                                                                                     ; 3       ;
; display_status[0]~0                                                                                                              ; 3       ;
; entering_operator[0]                                                                                                             ; 3       ;
; entering_operator[1]                                                                                                             ; 3       ;
; operation_status[0]~5                                                                                                            ; 3       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|alt_u_div_6af:divider|add_sub_8pc:add_sub_1|carry_eqn[1]~0 ; 3       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[26]~12                         ; 3       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[24]~11                         ; 3       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[22]~10                         ; 3       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[18]~8                          ; 3       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[16]~7                          ; 3       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[12]~5                          ; 3       ;
; lpm_divide:Mod0|lpm_divide_cqo:auto_generated|abs_divider_4dg:divider|lpm_abs_i0a:my_abs_den|cs1a[10]~4                          ; 3       ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                  ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_46t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ;                            ; DSPMULT_X13_Y21_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; lpm_mult:Mult0|mult_46t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ;                            ; DSPMULT_X13_Y20_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_46t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y22_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 26,438 / 71,559 ( 37 % ) ;
; C16 interconnects     ; 269 / 2,597 ( 10 % )     ;
; C4 interconnects      ; 12,605 / 46,848 ( 27 % ) ;
; Direct links          ; 5,182 / 71,559 ( 7 % )   ;
; Global clocks         ; 3 / 20 ( 15 % )          ;
; Local interconnects   ; 6,559 / 24,624 ( 27 % )  ;
; R24 interconnects     ; 348 / 2,496 ( 14 % )     ;
; R4 interconnects      ; 13,575 / 62,424 ( 22 % ) ;
+-----------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.00) ; Number of LABs  (Total = 1306) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 31                             ;
; 2                                           ; 25                             ;
; 3                                           ; 16                             ;
; 4                                           ; 13                             ;
; 5                                           ; 11                             ;
; 6                                           ; 11                             ;
; 7                                           ; 17                             ;
; 8                                           ; 18                             ;
; 9                                           ; 26                             ;
; 10                                          ; 23                             ;
; 11                                          ; 25                             ;
; 12                                          ; 37                             ;
; 13                                          ; 36                             ;
; 14                                          ; 57                             ;
; 15                                          ; 87                             ;
; 16                                          ; 873                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.07) ; Number of LABs  (Total = 1306) ;
+------------------------------------+--------------------------------+
; 1 Clock                            ; 49                             ;
; 1 Clock enable                     ; 29                             ;
; 1 Sync. load                       ; 5                              ;
; 2 Clock enables                    ; 1                              ;
; 2 Clocks                           ; 1                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 13.89) ; Number of LABs  (Total = 1306) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 32                             ;
; 2                                            ; 26                             ;
; 3                                            ; 16                             ;
; 4                                            ; 15                             ;
; 5                                            ; 11                             ;
; 6                                            ; 12                             ;
; 7                                            ; 18                             ;
; 8                                            ; 20                             ;
; 9                                            ; 27                             ;
; 10                                           ; 23                             ;
; 11                                           ; 25                             ;
; 12                                           ; 38                             ;
; 13                                           ; 36                             ;
; 14                                           ; 54                             ;
; 15                                           ; 259                            ;
; 16                                           ; 657                            ;
; 17                                           ; 7                              ;
; 18                                           ; 5                              ;
; 19                                           ; 6                              ;
; 20                                           ; 7                              ;
; 21                                           ; 4                              ;
; 22                                           ; 1                              ;
; 23                                           ; 6                              ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 11.08) ; Number of LABs  (Total = 1306) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 1                              ;
; 1                                                ; 41                             ;
; 2                                                ; 27                             ;
; 3                                                ; 30                             ;
; 4                                                ; 37                             ;
; 5                                                ; 36                             ;
; 6                                                ; 29                             ;
; 7                                                ; 70                             ;
; 8                                                ; 72                             ;
; 9                                                ; 81                             ;
; 10                                               ; 87                             ;
; 11                                               ; 104                            ;
; 12                                               ; 106                            ;
; 13                                               ; 106                            ;
; 14                                               ; 120                            ;
; 15                                               ; 112                            ;
; 16                                               ; 244                            ;
; 17                                               ; 1                              ;
; 18                                               ; 1                              ;
; 19                                               ; 0                              ;
; 20                                               ; 0                              ;
; 21                                               ; 1                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 19.29) ; Number of LABs  (Total = 1306) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 22                             ;
; 3                                            ; 14                             ;
; 4                                            ; 18                             ;
; 5                                            ; 9                              ;
; 6                                            ; 22                             ;
; 7                                            ; 13                             ;
; 8                                            ; 19                             ;
; 9                                            ; 34                             ;
; 10                                           ; 31                             ;
; 11                                           ; 39                             ;
; 12                                           ; 43                             ;
; 13                                           ; 41                             ;
; 14                                           ; 27                             ;
; 15                                           ; 59                             ;
; 16                                           ; 56                             ;
; 17                                           ; 71                             ;
; 18                                           ; 74                             ;
; 19                                           ; 73                             ;
; 20                                           ; 58                             ;
; 21                                           ; 64                             ;
; 22                                           ; 50                             ;
; 23                                           ; 52                             ;
; 24                                           ; 54                             ;
; 25                                           ; 55                             ;
; 26                                           ; 35                             ;
; 27                                           ; 44                             ;
; 28                                           ; 48                             ;
; 29                                           ; 52                             ;
; 30                                           ; 49                             ;
; 31                                           ; 34                             ;
; 32                                           ; 34                             ;
; 33                                           ; 11                             ;
; 34                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                 ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                ; 31        ; 0            ; 31        ; 0            ; 0            ; 31        ; 31        ; 0            ; 31        ; 31        ; 0            ; 14           ; 0            ; 0            ; 17           ; 0            ; 14           ; 17           ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 31        ; 0            ; 0            ;
; Total Unchecked           ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable        ; 0         ; 31           ; 0         ; 31           ; 31           ; 0         ; 0         ; 31           ; 0         ; 0         ; 31           ; 17           ; 31           ; 31           ; 14           ; 31           ; 17           ; 14           ; 31           ; 31           ; 31           ; 17           ; 31           ; 31           ; 31           ; 31           ; 31           ; 0         ; 31           ; 31           ;
; Total Fail                ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sevensegment_selection[0] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_selection[1] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_selection[2] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_selection[3] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_selection[4] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_selection[5] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_databus[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_databus[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_databus[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_databus[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_databus[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_databus[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_databus[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sevensegment_databus[7]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock_50mhz               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[16]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; is_keypad_pressed[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock_50mhz     ; clock_50mhz          ; 3.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                  ;
+---------------------+----------------------+-------------------+
; Source Register     ; Destination Register ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; program_counter[20] ; program_counter[20]  ; 2.036             ;
; program_counter[16] ; program_counter[19]  ; 1.228             ;
+---------------------+----------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "calculator"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'calculator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock_50mhz~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node program_counter[20] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node program_counter[20]~58
Info (176353): Automatically promoted node program_counter[16] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node program_counter[16]~50
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 14 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 14 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:49
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 21% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X10_Y11 to location X20_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:25
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 10.53 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file D:/Altera/13.1/projects/designproject-calculator/output_files/calculator.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5077 megabytes
    Info: Processing ended: Thu Jul 02 08:38:14 2020
    Info: Elapsed time: 00:02:49
    Info: Total CPU time (on all processors): 00:02:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Altera/13.1/projects/designproject-calculator/output_files/calculator.fit.smsg.


