<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>全加器 on XdpCs's Website</title><link>https://xdpcs.github.io/tags/%E5%85%A8%E5%8A%A0%E5%99%A8/</link><description>Recent content in 全加器 on XdpCs's Website</description><generator>Hugo -- gohugo.io</generator><language>en</language><copyright>© Alan Xu</copyright><lastBuildDate>Mon, 21 Dec 2020 00:00:00 +0000</lastBuildDate><atom:link href="https://xdpcs.github.io/tags/%E5%85%A8%E5%8A%A0%E5%99%A8/index.xml" rel="self" type="application/rss+xml"/><item><title>杭电计算机组成实验 实验1-全加器设计实验</title><link>https://xdpcs.github.io/blogs/hdu_computer_organization_and_architecture_experiment/first_experiment/</link><pubDate>Mon, 21 Dec 2020 00:00:00 +0000</pubDate><guid>https://xdpcs.github.io/blogs/hdu_computer_organization_and_architecture_experiment/first_experiment/</guid><description>实验内容 # 学习ISE工具软件的使用及仿真方法 学习FPGA程序的下载方式 熟悉Nexys3实验板 掌握运用Verilog HDL 进行结构描述与建模的技术和方法 掌握二进制全加器的原理与设计 解决方法 # 分析二进制全加器的输入输出，然后得出两个输出端口的门电路。 使用ISE内部门级电路进行组合，最后实现实验所需的效果 代码展示： 顶层模块：</description></item></channel></rss>