# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../ejercicios_avanzados.srcs/sources_1/new/registro paralelo_serie.vhd" \
"../../../../ejercicios_avanzados.srcs/sources_1/new/registro_ps.vhd" \

# Do not sort compile order
nosort
