Fitter report for spacewire_top
Sat Dec  9 16:43:49 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Dec  9 16:43:49 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; spacewire_top                                   ;
; Top-level Entity Name              ; spacewire_top                                   ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 861 / 22,320 ( 4 % )                            ;
;     Total combinational functions  ; 833 / 22,320 ( 4 % )                            ;
;     Dedicated logic registers      ; 448 / 22,320 ( 2 % )                            ;
; Total registers                    ; 448                                             ;
; Total pins                         ; 27 / 154 ( 18 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 36,864 / 608,256 ( 6 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+---------------------+------------------------+
; Pin Name            ; Reason                 ;
+---------------------+------------------------+
; acc_spi_chip_select ; Missing drive strength ;
; acc_spi_clk         ; Missing drive strength ;
; led[0]              ; Missing drive strength ;
; led[1]              ; Missing drive strength ;
; led[2]              ; Missing drive strength ;
; led[3]              ; Missing drive strength ;
; led[4]              ; Missing drive strength ;
; led[5]              ; Missing drive strength ;
; led[6]              ; Missing drive strength ;
; led[7]              ; Missing drive strength ;
; acc_spi_data        ; Missing drive strength ;
+---------------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1365 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1365 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1352    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 13      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/quartus/spacewire/spacewire_top/output_files/spacewire_top.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 861 / 22,320 ( 4 % )     ;
;     -- Combinational with no register       ; 413                      ;
;     -- Register only                        ; 28                       ;
;     -- Combinational with a register        ; 420                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 292                      ;
;     -- 3 input functions                    ; 153                      ;
;     -- <=2 input functions                  ; 388                      ;
;     -- Register only                        ; 28                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 603                      ;
;     -- arithmetic mode                      ; 230                      ;
;                                             ;                          ;
; Total registers*                            ; 448 / 23,018 ( 2 % )     ;
;     -- Dedicated logic registers            ; 448 / 22,320 ( 2 % )     ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 66 / 1,395 ( 5 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 27 / 154 ( 18 % )        ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 4                        ;
; M9Ks                                        ; 6 / 66 ( 9 % )           ;
; Total block memory bits                     ; 36,864 / 608,256 ( 6 % ) ;
; Total block memory implementation bits      ; 55,296 / 608,256 ( 9 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global clocks                               ; 4 / 20 ( 20 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%             ;
; Maximum fan-out                             ; 401                      ;
; Highest non-global fan-out                  ; 241                      ;
; Total fan-out                               ; 4018                     ;
; Average fan-out                             ; 2.92                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 861 / 22320 ( 4 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 413                 ; 0                              ;
;     -- Register only                        ; 28                  ; 0                              ;
;     -- Combinational with a register        ; 420                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 292                 ; 0                              ;
;     -- 3 input functions                    ; 153                 ; 0                              ;
;     -- <=2 input functions                  ; 388                 ; 0                              ;
;     -- Register only                        ; 28                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 603                 ; 0                              ;
;     -- arithmetic mode                      ; 230                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 448                 ; 0                              ;
;     -- Dedicated logic registers            ; 448 / 22320 ( 2 % ) ; 0 / 22320 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 66 / 1395 ( 5 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 27                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 36864               ; 0                              ;
; Total RAM block bits                        ; 55296               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 6 / 66 ( 9 % )      ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 2 / 24 ( 8 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 55                  ; 2                              ;
;     -- Registered Input Connections         ; 53                  ; 0                              ;
;     -- Output Connections                   ; 3                   ; 54                             ;
;     -- Registered Output Connections        ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 4018                ; 64                             ;
;     -- Registered Connections               ; 1767                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 2                   ; 56                             ;
;     -- hard_block:auto_generated_inst       ; 56                  ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 10                  ; 2                              ;
;     -- Output Ports                         ; 12                  ; 2                              ;
;     -- Bidir Ports                          ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; acc_interrupt ; M2    ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; btn_clear     ; J15   ; 5        ; 53           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; btn_reset     ; E1    ; 1        ; 0            ; 16           ; 7            ; 23                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; clk50         ; R8    ; 3        ; 27           ; 0            ; 21           ; 402                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; spw_di        ; T14   ; 4        ; 45           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; spw_di(n)     ; T15   ; 4        ; 45           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; spw_si        ; R13   ; 4        ; 40           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; spw_si(n)     ; T13   ; 4        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; switch[0]     ; M1    ; 2        ; 0            ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; switch[1]     ; T8    ; 3        ; 27           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; switch[2]     ; B9    ; 7        ; 25           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; switch[3]     ; M15   ; 5        ; 53           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; acc_spi_chip_select ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; acc_spi_clk         ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]              ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]              ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]              ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]              ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[4]              ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[5]              ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[6]              ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[7]              ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spw_do              ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; spw_do(n)           ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; spw_so              ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; spw_so(n)           ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------+---------------------+
; acc_spi_data ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|temp_xhdl7~0 (inverted) ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; btn_clear               ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1          ; Use as regular IO        ; led[0]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 14 ( 79 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 16 ( 19 % )  ; 3.3V          ; --           ;
; 3        ; 2 / 25 ( 8 % )   ; 3.3V          ; --           ;
; 4        ; 4 / 20 ( 20 % )  ; 2.5V          ; --           ;
; 5        ; 6 / 18 ( 33 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 5 / 24 ( 21 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; led[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; led[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; led[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; led[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; switch[2]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; led[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; led[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; btn_reset                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; acc_spi_data                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; acc_spi_clk                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; led[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; acc_spi_chip_select                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; btn_clear                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; led[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; spw_so                                                    ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; spw_so(n)                                                 ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; switch[0]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; acc_interrupt                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; switch[3]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; spw_do(n)                                                 ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk50                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; spw_si                                                    ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; spw_do                                                    ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; switch[1]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; spw_si(n)                                                 ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; spw_di                                                    ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; spw_di(n)                                                 ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                             ;
+-------------------------------+---------------------------------------------------------------------------------------------------------+
; Name                          ; accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; u_accelerometer|u_spipll|altpll_component|auto_generated|pll1                                           ;
; PLL mode                      ; Normal                                                                                                  ;
; Compensate clock              ; clock0                                                                                                  ;
; Compensated input/output pins ; --                                                                                                      ;
; Switchover type               ; --                                                                                                      ;
; Input frequency 0             ; 50.0 MHz                                                                                                ;
; Input frequency 1             ; --                                                                                                      ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                ;
; Nominal VCO frequency         ; 599.9 MHz                                                                                               ;
; VCO post scale K counter      ; 2                                                                                                       ;
; VCO frequency control         ; Auto                                                                                                    ;
; VCO phase shift step          ; 208 ps                                                                                                  ;
; VCO multiply                  ; --                                                                                                      ;
; VCO divide                    ; --                                                                                                      ;
; Freq min lock                 ; 25.0 MHz                                                                                                ;
; Freq max lock                 ; 54.18 MHz                                                                                               ;
; M VCO Tap                     ; 0                                                                                                       ;
; M Initial                     ; 1                                                                                                       ;
; M value                       ; 12                                                                                                      ;
; N value                       ; 1                                                                                                       ;
; Charge pump current           ; setting 1                                                                                               ;
; Loop filter resistance        ; setting 27                                                                                              ;
; Loop filter capacitance       ; setting 0                                                                                               ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                      ;
; Bandwidth type                ; Medium                                                                                                  ;
; Real time reconfigurable      ; Off                                                                                                     ;
; Scan chain MIF file           ; --                                                                                                      ;
; Preserve PLL counter order    ; Off                                                                                                     ;
; PLL location                  ; PLL_4                                                                                                   ;
; Inclk0 signal                 ; clk50                                                                                                   ;
; Inclk1 signal                 ; --                                                                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                                                           ;
; Inclk1 signal type            ; --                                                                                                      ;
+-------------------------------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------------------+
; Name                                                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                         ;
+---------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------------------+
; accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 25  ; 2.0 MHz          ; 144 (200000 ps) ; 0.15 (208 ps)    ; 50/50      ; C0      ; 300           ; 150/150 Even ; --            ; 121     ; 0       ; u_accelerometer|u_spipll|altpll_component|auto_generated|pll1|clk[0] ;
; accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 25  ; 2.0 MHz          ; 120 (166667 ps) ; 0.15 (208 ps)    ; 50/50      ; C1      ; 300           ; 150/150 Even ; --            ; 101     ; 0       ; u_accelerometer|u_spipll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                   ; Library Name ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |spacewire_top                                                         ; 861 (17)    ; 448 (15)                  ; 0 (0)         ; 36864       ; 6    ; 0            ; 0       ; 0         ; 27   ; 0            ; 413 (2)      ; 28 (8)            ; 420 (4)          ; |spacewire_top                                                                                                                        ; work         ;
;    |accelerometer:u_accelerometer|                                     ; 100 (0)     ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 9 (0)             ; 66 (0)           ; |spacewire_top|accelerometer:u_accelerometer                                                                                          ; work         ;
;       |reset_delay:u_reset_delay|                                      ; 23 (23)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 22 (22)          ; |spacewire_top|accelerometer:u_accelerometer|reset_delay:u_reset_delay                                                                ; work         ;
;       |spi_ee_config:u_spi_ee_config|                                  ; 78 (52)     ; 53 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (10)      ; 9 (3)             ; 45 (40)          ; |spacewire_top|accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config                                                            ; work         ;
;          |spi_controller:u_spi_controller|                             ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 6 (6)             ; 6 (6)            ; |spacewire_top|accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller                            ; work         ;
;       |spipll:u_spipll|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |spacewire_top|accelerometer:u_accelerometer|spipll:u_spipll                                                                          ; work         ;
;          |altpll:altpll_component|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |spacewire_top|accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component                                                  ; work         ;
;             |spipll_altpll:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |spacewire_top|accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated                     ; work         ;
;    |streamtest:streamtest_inst|                                        ; 747 (304)   ; 358 (169)                 ; 0 (0)         ; 36864       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 386 (134)    ; 11 (0)            ; 350 (169)        ; |spacewire_top|streamtest:streamtest_inst                                                                                             ; work         ;
;       |spwstream:spwstream_inst|                                       ; 444 (159)   ; 189 (58)                  ; 0 (0)         ; 36864       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 252 (100)    ; 11 (0)            ; 181 (59)         ; |spacewire_top|streamtest:streamtest_inst|spwstream:spwstream_inst                                                                    ; work         ;
;          |spwlink:link_inst|                                           ; 117 (117)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 1 (1)             ; 34 (34)          ; |spacewire_top|streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst                                                  ; work         ;
;          |spwram:rxmem|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |spacewire_top|streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem                                                       ; work         ;
;             |altsyncram:s_mem_rtl_0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |spacewire_top|streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0                                ; work         ;
;                |altsyncram_23h1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |spacewire_top|streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated ; work         ;
;          |spwram:txmem|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |spacewire_top|streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:txmem                                                       ; work         ;
;             |altsyncram:s_mem_rtl_0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |spacewire_top|streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:txmem|altsyncram:s_mem_rtl_0                                ; work         ;
;                |altsyncram_23h1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |spacewire_top|streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:txmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated ; work         ;
;          |spwrecv:recv_inst|                                           ; 74 (74)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 3 (3)             ; 50 (50)          ; |spacewire_top|streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst                                                  ; work         ;
;          |spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst| ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; |spacewire_top|streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst        ; work         ;
;          |spwxmit:\xmit_sel0:xmit_inst|                                ; 89 (89)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 2 (2)             ; 38 (38)          ; |spacewire_top|streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst                                       ; work         ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; acc_spi_chip_select ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; acc_spi_clk         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spw_do              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spw_so              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; acc_spi_data        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; acc_interrupt       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk50               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; btn_reset           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; switch[0]           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; switch[1]           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; btn_clear           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; switch[3]           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; spw_di              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; spw_si              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; switch[2]           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; spw_do(n)           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spw_so(n)           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spw_di(n)           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; spw_si(n)           ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; acc_spi_data                                                                                                                           ;                   ;         ;
;      - accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                  ; 0                 ; 6       ;
; acc_interrupt                                                                                                                          ;                   ;         ;
; clk50                                                                                                                                  ;                   ;         ;
; btn_reset                                                                                                                              ;                   ;         ;
; switch[0]                                                                                                                              ;                   ;         ;
; switch[1]                                                                                                                              ;                   ;         ;
; btn_clear                                                                                                                              ;                   ;         ;
;      - s_clearbtn~0                                                                                                                    ; 0                 ; 6       ;
; switch[3]                                                                                                                              ;                   ;         ;
; spw_di                                                                                                                                 ;                   ;         ;
;      - streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_spwdi1~feeder ; 0                 ; 6       ;
; spw_si                                                                                                                                 ;                   ;         ;
;      - streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_spwsi1~feeder ; 1                 ; 6       ;
; switch[2]                                                                                                                              ;                   ;         ;
; spw_di(n)                                                                                                                              ;                   ;         ;
;      - streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_spwdi1~feeder ; 0                 ; 0       ;
; spw_si(n)                                                                                                                              ;                   ;         ;
;      - streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_spwsi1~feeder ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                       ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[20]                                                           ; FF_X36_Y18_N29     ; 23      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|oRST_T                                                             ; FF_X37_Y20_N15     ; 37      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|p2s_data[15]~11                                                ; LCCOMB_X37_Y20_N14 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|p2s_data[6]~9                                                  ; LCCOMB_X36_Y21_N0  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|read_idle_count[14]~45                                         ; LCCOMB_X36_Y20_N0  ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]~0           ; LCCOMB_X37_Y21_N28 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|temp_xhdl7~0                   ; LCCOMB_X37_Y20_N22 ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_go                                                         ; FF_X36_Y20_N25     ; 27      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0]        ; PLL_4              ; 53      ; Clock                    ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; btn_reset                                                                                                                  ; PIN_E1             ; 22      ; Async. clear             ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk50                                                                                                                      ; PIN_R8             ; 401     ; Clock                    ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; clk50                                                                                                                      ; PIN_R8             ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; s_rst                                                                                                                      ; FF_X21_Y23_N21     ; 241     ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|process_0~0                                                                                     ; LCCOMB_X21_Y21_N14 ; 7       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|r.rx_lfsr[9]~1                                                                                  ; LCCOMB_X34_Y19_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|r.rx_pktlen[15]~18                                                                              ; LCCOMB_X34_Y18_N4  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|r.rx_quietcnt[0]~48                                                                             ; LCCOMB_X44_Y30_N6  ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|r.rx_state                                                                                      ; FF_X34_Y21_N17     ; 48      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|r.rxread~0                                                                                      ; LCCOMB_X34_Y18_N22 ; 1       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|r.tx_lfsr[12]~1                                                                                 ; LCCOMB_X20_Y23_N14 ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|r.tx_pktlen[2]~20                                                                               ; LCCOMB_X21_Y21_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|r.tx_quietcnt[1]~48                                                                             ; LCCOMB_X12_Y31_N6  ; 16      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|r.tx_state.txst_data                                                                            ; FF_X21_Y21_N29     ; 23      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|r.txdata[2]~1                                                                                   ; LCCOMB_X21_Y21_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|s_rxfifo_wen~0                                                         ; LCCOMB_X28_Y25_N16 ; 4       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.state.S_ErrorReset                                 ; FF_X26_Y25_N23     ; 64      ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.tx_credit[0]~1                                     ; LCCOMB_X28_Y26_N30 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.rx_credit[5]~9                                     ; LCCOMB_X29_Y23_N20 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.datareg[1]~0                                       ; LCCOMB_X31_Y24_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.disccnt[6]~11                                      ; LCCOMB_X26_Y24_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.disccnt[6]~8                                       ; LCCOMB_X26_Y24_N20 ; 28      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.timereg[0]~2                                       ; LCCOMB_X31_Y24_N26 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_inbvalid ; FF_X28_Y24_N29     ; 10      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|Equal1~0                                  ; LCCOMB_X30_Y26_N28 ; 23      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitshift[3]~6                           ; LCCOMB_X28_Y27_N12 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitshift[7]~7                           ; LCCOMB_X28_Y26_N16 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.parity~0                                ; LCCOMB_X30_Y26_N4  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.pend_time[0]~0                          ; LCCOMB_X44_Y30_N8  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[0]~2                           ; LCCOMB_X27_Y26_N4  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[9]~15                          ; LCCOMB_X29_Y27_N22 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4    ; 53      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4    ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; btn_reset                                                                                                           ; PIN_E1   ; 22      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk50                                                                                                               ; PIN_R8   ; 401     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; s_rst                                                                                                                               ; 241     ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.state.S_ErrorReset                                          ; 64      ;
; streamtest:streamtest_inst|r.rx_state                                                                                               ; 48      ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|oRST_T                                                                      ; 37      ;
; streamtest:streamtest_inst|r.rx_pktlen[15]~18                                                                                       ; 32      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.disccnt[6]~8                                                ; 28      ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_go                                                                  ; 27      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|Equal1~0                                           ; 23      ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[20]                                                                    ; 23      ;
; streamtest:streamtest_inst|r.tx_state.txst_data                                                                                     ; 23      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.state.S_Run                                                 ; 19      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.control                                                     ; 17      ;
; streamtest:streamtest_inst|r.tx_quietcnt[1]~48                                                                                      ; 16      ;
; streamtest:streamtest_inst|r.tx_pktlen[2]~20                                                                                        ; 16      ;
; streamtest:streamtest_inst|r.rx_quietcnt[0]~48                                                                                      ; 16      ;
; streamtest:streamtest_inst|r.rx_lfsr[9]~1                                                                                           ; 16      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitcnt[0]                                                   ; 16      ;
; streamtest:streamtest_inst|r.tx_lfsr[12]~1                                                                                          ; 15      ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|read_idle_count[14]~45                                                  ; 15      ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|ini_index[2]                                                            ; 15      ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|ini_index[0]                                                            ; 15      ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|ini_index[3]                                                            ; 14      ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|ini_index[1]                                                            ; 14      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a8 ; 14      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~17                                                          ; 12      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|process_0~0                                        ; 12      ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|LessThan0~0                                                             ; 12      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[2]~1                                               ; 11      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.allow_char                                       ; 11      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.state.S_Started                                             ; 11      ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                            ; 11      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxeep                                                                         ; 11      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.gotfct                                                      ; 11      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_inbit             ; 10      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitshift[7]                                                 ; 10      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|process_0~1                                        ; 10      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.state.S_Connecting                                          ; 10      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_inbvalid          ; 10      ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.rxchar                                                      ; 10      ;
; ~GND                                                                                                                                ; 9       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|Equal0~1                                           ; 9       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|Equal0~0                                           ; 9       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitshift[6]                                                 ; 9       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[9]~0                                    ; 9       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                            ; 9       ;
; streamtest:streamtest_inst|r.txdata[2]~1                                                                                            ; 8       ;
; streamtest:streamtest_inst|r.txdata[2]~0                                                                                            ; 8       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.datareg[1]~0                                                ; 8       ;
; streamtest:streamtest_inst|r.rx_lfsr[9]~0                                                                                           ; 8       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.disccnt[6]~11                                               ; 8       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|xmiti.txwrite                                                 ; 8       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.txclken                                          ; 8       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:txmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a8 ; 8       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|p2s_data[6]~9                                                           ; 7       ;
; streamtest:streamtest_inst|process_0~0                                                                                              ; 7       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.tx_credit[5]~0                                              ; 7       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|process_0~2                                        ; 7       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitcnt[0]~0                                      ; 7       ;
; streamtest:streamtest_inst|v~24                                                                                                     ; 7       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.rx_credit[3]                                                ; 7       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]~0                    ; 7       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.tx_credit[3]                                                ; 7       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.pend_tick                                        ; 7       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_ErrorReset~4                                        ; 7       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_ErrorReset~2                                        ; 7       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|process_0~2                                                   ; 7       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|WideOr0~0                               ; 7       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                            ; 7       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add2~20                                                                         ; 7       ;
; streamtest:streamtest_inst|r.rxread                                                                                                 ; 7       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_rvalid                                                                 ; 7       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.timereg[0]~2                                                ; 6       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.pend_time[0]~0                                   ; 6       ;
; streamtest:streamtest_inst|r.rx_prev[4]                                                                                             ; 6       ;
; streamtest:streamtest_inst|r.rx_prev[3]                                                                                             ; 6       ;
; streamtest:streamtest_inst|r.rx_prev[9]                                                                                             ; 6       ;
; streamtest:streamtest_inst|r.rx_prev[8]                                                                                             ; 6       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|p2s_data[15]~11                                                         ; 6       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|xmito.txack~1                                      ; 6       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|xmito.fctack~0                                     ; 6       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.tx_credit[4]                                                ; 6       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Selector6~0                                                   ; 6       ;
; streamtest:streamtest_inst|r.tx_lfsr[9]                                                                                             ; 6       ;
; streamtest:streamtest_inst|r.tx_lfsr[8]                                                                                             ; 6       ;
; streamtest:streamtest_inst|r.rx_lfsr[9]                                                                                             ; 6       ;
; streamtest:streamtest_inst|r.rx_lfsr[8]                                                                                             ; 6       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.escaped                                                     ; 6       ;
; streamtest:streamtest_inst|r.tick_in                                                                                                ; 6       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.tick_out                                                    ; 6       ;
; streamtest:streamtest_inst|r.tx_lfsr[7]                                                                                             ; 5       ;
; streamtest:streamtest_inst|r.tx_lfsr[6]                                                                                             ; 5       ;
; streamtest:streamtest_inst|r.tx_lfsr[5]                                                                                             ; 5       ;
; streamtest:streamtest_inst|r.rx_prev[7]                                                                                             ; 5       ;
; streamtest:streamtest_inst|r.rx_prev[5]                                                                                             ; 5       ;
; streamtest:streamtest_inst|r.rx_prev[15]                                                                                            ; 5       ;
; streamtest:streamtest_inst|r.rx_prev[12]                                                                                            ; 5       ;
; streamtest:streamtest_inst|r.rx_prev[14]                                                                                            ; 5       ;
; streamtest:streamtest_inst|r.rx_prev[11]                                                                                            ; 5       ;
; streamtest:streamtest_inst|r.rx_prev[13]                                                                                            ; 5       ;
; streamtest:streamtest_inst|r.rx_prev[10]                                                                                            ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal1~0                                                                        ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_waddr[10]                                                              ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_waddr[8]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_waddr[9]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_waddr[7]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_waddr[6]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_waddr[5]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_waddr[4]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_waddr[3]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_waddr[2]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_waddr[1]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_waddr[0]                                                               ; 5       ;
; streamtest:streamtest_inst|r.rx_expectglitch[3]~1                                                                                   ; 5       ;
; streamtest:streamtest_inst|r.rx_lfsr[7]                                                                                             ; 5       ;
; streamtest:streamtest_inst|r.rx_lfsr[6]                                                                                             ; 5       ;
; streamtest:streamtest_inst|r.rx_lfsr[5]                                                                                             ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[10]                                                              ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[8]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[9]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[3]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[2]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[6]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[1]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[0]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[5]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[4]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[7]                                                               ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.rx_credit[4]                                                ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~12                                                          ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.parity                                                      ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitcnt[0]                                        ; 5       ;
; streamtest:streamtest_inst|r.rx_expectglitch[5]                                                                                     ; 5       ;
; streamtest:streamtest_inst|r.rx_expectglitch[4]                                                                                     ; 5       ;
; streamtest:streamtest_inst|r.rx_expectglitch[3]                                                                                     ; 5       ;
; streamtest:streamtest_inst|r.rx_expectglitch[2]                                                                                     ; 5       ;
; streamtest:streamtest_inst|r.rx_expectglitch[1]                                                                                     ; 5       ;
; streamtest:streamtest_inst|r.rx_expectglitch[0]                                                                                     ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|process_0~1                                                   ; 5       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|read_back                                                               ; 5       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                            ; 5       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                            ; 5       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|high_byte                                                               ; 5       ;
; streamtest:streamtest_inst|r.tx_lfsr[10]                                                                                            ; 5       ;
; streamtest:streamtest_inst|r.tx_pktlen[0]                                                                                           ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add4~20                                                                         ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add4~18                                                                         ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add4~16                                                                         ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add4~14                                                                         ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add4~12                                                                         ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add4~10                                                                         ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add4~8                                                                          ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add4~6                                                                          ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add4~4                                                                          ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add4~2                                                                          ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add4~0                                                                          ; 5       ;
; streamtest:streamtest_inst|r.rx_lfsr[10]                                                                                            ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add0~20                                                                         ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add0~18                                                                         ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add0~16                                                                         ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add0~14                                                                         ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add0~12                                                                         ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add0~10                                                                         ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add0~8                                                                          ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add0~6                                                                          ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add0~4                                                                          ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add0~2                                                                          ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add0~0                                                                          ; 5       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitshift[3]~6                                    ; 4       ;
; streamtest:streamtest_inst|r.tx_lfsr[4]                                                                                             ; 4       ;
; streamtest:streamtest_inst|r.tx_lfsr[3]                                                                                             ; 4       ;
; streamtest:streamtest_inst|r.tx_lfsr[12]~0                                                                                          ; 4       ;
; streamtest:streamtest_inst|Equal2~4                                                                                                 ; 4       ;
; streamtest:streamtest_inst|r.rx_prev[6]                                                                                             ; 4       ;
; streamtest:streamtest_inst|r.rx_prev[2]                                                                                             ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.parity~0                                         ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|s_rxfifo_wen~0                                                                  ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitshift[4]                                                 ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitshift[5]                                                 ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitshift[3]                                                 ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitshift[2]                                                 ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitshift[1]                                                 ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.rx_credit[0]                                                ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.rx_credit[1]                                                ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.rx_credit[2]                                                ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.tx_credit[5]                                                ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|xmiti.txen~0                                                  ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_Ready~5                                             ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.state.S_ErrorWait                                           ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_Ready~1                                             ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Equal0~2                                                      ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Equal0~1                                                      ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Equal0~0                                                      ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.state.S_Ready                                               ; 4       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|read_ready                                                              ; 4       ;
; streamtest:streamtest_inst|r.tx_lfsr[12]                                                                                            ; 4       ;
; streamtest:streamtest_inst|r.tx_lfsr[11]                                                                                            ; 4       ;
; streamtest:streamtest_inst|r.rx_lfsr[4]                                                                                             ; 4       ;
; streamtest:streamtest_inst|r.rx_lfsr[3]                                                                                             ; 4       ;
; streamtest:streamtest_inst|r.rx_lfsr[12]                                                                                            ; 4       ;
; streamtest:streamtest_inst|r.rx_lfsr[11]                                                                                            ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitcnt[1]                                        ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.null_seen                                                   ; 4       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.out_strobe                                       ; 4       ;
; streamtest:streamtest_inst|v~34                                                                                                     ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitshift[3]~8                                    ; 3       ;
; streamtest:streamtest_inst|r.tx_lfsr[2]                                                                                             ; 3       ;
; streamtest:streamtest_inst|r.tx_lfsr[1]                                                                                             ; 3       ;
; streamtest:streamtest_inst|r.tx_state.txst_idle                                                                                     ; 3       ;
; streamtest:streamtest_inst|r.tx_state.txst_prepare                                                                                  ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txpacket~0                                                                    ; 3       ;
; streamtest:streamtest_inst|r.rx_prev[1]                                                                                             ; 3       ;
; streamtest:streamtest_inst|r.rx_prev[0]                                                                                             ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.rx_credit[5]~9                                              ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.tx_credit[0]~1                                              ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[0]~2                                    ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_Ready~8                                             ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitshift[8]                                                 ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitshift[0]                                                 ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v~7                                                           ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v~6                                                           ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v~5                                                           ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.rx_credit[5]                                                ; 3       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|p2s_data[15]                                                            ; 3       ;
; streamtest:streamtest_inst|Equal8~1                                                                                                 ; 3       ;
; streamtest:streamtest_inst|v~6                                                                                                      ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|process_0~3                                                   ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_Ready~0                                             ; 3       ;
; s_linkdisable                                                                                                                       ; 3       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|ini_index[1]~0                                                          ; 3       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|high_byte~0                                                             ; 3       ;
; streamtest:streamtest_inst|r.tx_lfsr[15]                                                                                            ; 3       ;
; streamtest:streamtest_inst|r.tx_lfsr[14]                                                                                            ; 3       ;
; streamtest:streamtest_inst|r.tx_lfsr[13]                                                                                            ; 3       ;
; streamtest:streamtest_inst|r.tx_quietcnt[15]                                                                                        ; 3       ;
; streamtest:streamtest_inst|r.rx_quietcnt[15]                                                                                        ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add2~18                                                                         ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add2~16                                                                         ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add2~14                                                                         ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add2~12                                                                         ; 3       ;
; streamtest:streamtest_inst|r.rx_lfsr[2]                                                                                             ; 3       ;
; streamtest:streamtest_inst|r.rx_lfsr[15]                                                                                            ; 3       ;
; streamtest:streamtest_inst|r.rx_lfsr[14]                                                                                            ; 3       ;
; streamtest:streamtest_inst|r.rx_lfsr[13]                                                                                            ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.rxflag                                                      ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txdiscard                                                                     ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_rvalid                                                                 ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitcnt[2]                                        ; 3       ;
; streamtest:streamtest_inst|r.time_in[5]                                                                                             ; 3       ;
; streamtest:streamtest_inst|r.time_in[4]                                                                                             ; 3       ;
; streamtest:streamtest_inst|r.time_in[3]                                                                                             ; 3       ;
; streamtest:streamtest_inst|r.time_in[2]                                                                                             ; 3       ;
; streamtest:streamtest_inst|r.time_in[1]                                                                                             ; 3       ;
; streamtest:streamtest_inst|r.time_in[0]                                                                                             ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a7 ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a4 ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a5 ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a6 ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a3 ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a1 ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a2 ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a0 ; 3       ;
; streamtest:streamtest_inst|r.rx_badpacket                                                                                           ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.errcred                                                     ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.xmit_fct_in                                                 ; 3       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.out_data                                         ; 3       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|p2s_data[15]~13                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[9]~15                                   ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitshift[7]~7                                    ; 2       ;
; streamtest:streamtest_inst|r.tx_lfsr[0]                                                                                             ; 2       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|clear_status                                                            ; 2       ;
; streamtest:streamtest_inst|y~10                                                                                                     ; 2       ;
; streamtest:streamtest_inst|y~7                                                                                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxpacket                                                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_spwsi2            ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_spwdi2            ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfull                                                                        ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txpacket                                                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_raddr[10]                                                              ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_raddr[9]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_raddr[8]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_raddr[6]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_raddr[7]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_raddr[4]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_raddr[5]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_raddr[2]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_raddr[3]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|xmito.txack~0                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_raddr[0]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_raddr[1]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.sent_fct                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.allow_fct~0                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.sent_null                                        ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.parity~0                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitcnt[3]~2                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.txclkcnt[7]                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.txclkcnt[6]                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.txclkcnt[5]                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.txclkcnt[4]                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.txclkcnt[3]                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.txclkcnt[1]                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.txclkcnt[0]                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfull                                                                        ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_raddr[10]                                                              ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_raddr[9]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_raddr[8]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|process_0~0                                                                     ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_raddr[0]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_raddr[1]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_raddr[2]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_raddr[3]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_raddr[4]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_raddr[5]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_raddr[6]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_raddr[7]                                                               ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_ErrorReset~6                                        ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|Equal0~2                                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|Equal0~1                                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Selector6~1                                                   ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|process_0~4                                                   ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~16                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~13                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~10                                                          ; 2       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[0]                                                                     ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v~4                                                ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v~3                                                ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Equal2~0                                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.tx_credit[0]                                                ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.tx_credit[1]                                                ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.tx_credit[2]                                                ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.parity                                           ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitshift[0]                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitcnt[3]                                        ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.timereg[0]                                                  ; 2       ;
; streamtest:streamtest_inst|Equal6~2                                                                                                 ; 2       ;
; streamtest:streamtest_inst|Equal7~4                                                                                                 ; 2       ;
; s_resetbtn                                                                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_Ready~3                                             ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[0]                                                 ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[1]                                                 ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[2]                                                 ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[6]                                                 ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[3]                                                 ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[4]                                                 ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[5]                                                 ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[8]                                                 ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[7]                                                 ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[9]                                                 ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[10]                                                ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|Equal1~1                                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|Equal1~0                                                      ; 2       ;
; s_linkerrorled                                                                                                                      ; 2       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|clear_status~0                                                          ; 2       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|p2s_data~8                                                              ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[0]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[1]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[2]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[3]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[4]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[5]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[6]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[7]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[8]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[9]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[10]                                                                                        ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[11]                                                                                        ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[12]                                                                                        ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[13]                                                                                        ; 2       ;
; streamtest:streamtest_inst|r.tx_quietcnt[14]                                                                                        ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[0]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[1]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[2]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[3]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[4]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[5]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[6]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[7]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[8]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[9]                                                                                         ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[10]                                                                                        ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[11]                                                                                        ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[12]                                                                                        ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[13]                                                                                        ; 2       ;
; streamtest:streamtest_inst|r.rx_quietcnt[14]                                                                                        ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[15]                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[14]                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[13]                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[12]                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[11]                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[10]                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[9]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[8]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[7]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[6]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[5]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[4]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[3]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[2]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.tx_pktlen[1]                                                                                           ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add5~20                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add5~18                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add5~16                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add5~14                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add5~12                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add5~10                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add5~8                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add5~6                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add5~4                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add5~2                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add5~0                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:txmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a0 ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add1~20                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add1~18                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add1~16                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add1~14                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add1~12                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add2~10                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add2~8                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add2~6                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add2~4                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add2~2                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add2~0                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add1~10                                                                         ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add1~8                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add1~6                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add1~4                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add1~2                                                                          ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Add1~0                                                                          ; 2       ;
; streamtest:streamtest_inst|r.txflag                                                                                                 ; 2       ;
; streamtest:streamtest_inst|r.txwrite                                                                                                ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.txclkcnt[2]                                      ; 2       ;
; streamtest:streamtest_inst|Add0~38                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~36                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~34                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~32                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~30                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~28                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~26                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~24                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~22                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~20                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~18                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~16                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~14                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~12                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~10                                                                                                  ; 2       ;
; streamtest:streamtest_inst|Add0~8                                                                                                   ; 2       ;
; streamtest:streamtest_inst|Add0~6                                                                                                   ; 2       ;
; streamtest:streamtest_inst|Add0~4                                                                                                   ; 2       ;
; streamtest:streamtest_inst|Add0~2                                                                                                   ; 2       ;
; streamtest:streamtest_inst|Add0~0                                                                                                   ; 2       ;
; streamtest:streamtest_inst|r.rx_lfsr[1]                                                                                             ; 2       ;
; streamtest:streamtest_inst|r.rx_lfsr[0]                                                                                             ; 2       ;
; streamtest:streamtest_inst|r.rx_gottick                                                                                             ; 2       ;
; streamtest:streamtest_inst|r.rx_expecttick                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[15]                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[14]                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[13]                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[12]                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[11]                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[10]                                                                                          ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[9]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[8]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[7]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[6]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[5]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[4]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[3]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[2]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[1]                                                                                           ; 2       ;
; streamtest:streamtest_inst|r.rx_pktlen[0]                                                                                           ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timerdone                                                   ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.disccnt[7]                                                  ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.disccnt[6]                                                  ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.disccnt[5]                                                  ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.disccnt[4]                                                  ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.disccnt[3]                                                  ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.disccnt[2]                                                  ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.disccnt[1]                                                  ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.disccnt[0]                                                  ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.erresc                                                      ; 2       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.errpar                                                      ; 2       ;
; streamtest:streamtest_inst|r.tickerror                                                                                              ; 2       ;
; streamtest:streamtest_inst|r.dataerror                                                                                              ; 2       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                     ; 2       ;
; switch[2]~input                                                                                                                     ; 1       ;
; spw_si~input                                                                                                                        ; 1       ;
; spw_di~input                                                                                                                        ; 1       ;
; switch[3]~input                                                                                                                     ; 1       ;
; btn_clear~input                                                                                                                     ; 1       ;
; switch[1]~input                                                                                                                     ; 1       ;
; switch[0]~input                                                                                                                     ; 1       ;
; btn_reset~input                                                                                                                     ; 1       ;
; clk50~input                                                                                                                         ; 1       ;
; acc_interrupt~input                                                                                                                 ; 1       ;
; acc_spi_data~input                                                                                                                  ; 1       ;
; streamtest:streamtest_inst|r.tx_lfsr[1]~_wirecell                                                                                   ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[0]~1                                                                   ; 1       ;
; s_resetbtn~0                                                                                                                        ; 1       ;
; s_clearbtn~0                                                                                                                        ; 1       ;
; s_rst~0                                                                                                                             ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|p2s_data~16                                                             ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|p2s_data~15                                                             ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[4]~31                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[3]~30                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[2]~29                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[1]~28                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[0]~27                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[10]~26                                                                                         ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[9]~25                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[8]~24                                                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.rx_credit[0]~12                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.rx_credit[1]~11                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.rx_credit[2]~10                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~28                                                          ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|p2s_data~14                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.tx_credit[0]~11                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.tx_credit[1]~10                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.tx_credit[2]~9                                              ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_ErrorReset~11                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~27                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~26                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~25                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v~10                                               ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.pend_time[5]~5                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[10]~16                                  ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.pend_time[5]                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.pend_time[4]~4                                   ; 1       ;
; streamtest:streamtest_inst|v.txdata[7]~7                                                                                            ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~24                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[9]~14                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.pend_time[4]                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.pend_time[3]~3                                   ; 1       ;
; streamtest:streamtest_inst|r.txdata[7]                                                                                              ; 1       ;
; streamtest:streamtest_inst|v.txdata[6]~6                                                                                            ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitcnt[8]~7                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.pend_time[3]                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.pend_time[2]~2                                   ; 1       ;
; streamtest:streamtest_inst|r.txdata[6]                                                                                              ; 1       ;
; streamtest:streamtest_inst|v.txdata[5]~5                                                                                            ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitcnt[7]~6                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitcnt[8]                                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.pend_time[2]                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.pend_time[1]~1                                   ; 1       ;
; streamtest:streamtest_inst|r.txdata[5]                                                                                              ; 1       ;
; streamtest:streamtest_inst|v.txdata[4]~4                                                                                            ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitcnt[6]~5                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitcnt[7]                                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.pend_time[1]                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[6]~13                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.pend_time[0]~0                                   ; 1       ;
; streamtest:streamtest_inst|r.txdata[4]                                                                                              ; 1       ;
; streamtest:streamtest_inst|v.txdata[3]~3                                                                                            ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitcnt[5]~4                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitcnt[6]                                                   ; 1       ;
; streamtest:streamtest_inst|v.txdata[2]~2                                                                                            ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.pend_time[0]                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[5]~12                                   ; 1       ;
; streamtest:streamtest_inst|r.txdata[3]                                                                                              ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitcnt[4]~3                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitcnt[5]                                                   ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                      ; 1       ;
; streamtest:streamtest_inst|r.txdata[2]                                                                                              ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[4]~11                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[4]~10                                   ; 1       ;
; streamtest:streamtest_inst|v.txdata[1]~1                                                                                            ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~23                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitcnt[4]                                                   ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                      ; 1       ;
; streamtest:streamtest_inst|v.tx_lfsr[0]~7                                                                                           ; 1       ;
; streamtest:streamtest_inst|y~34                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~33                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~32                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~31                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~30                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~29                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~28                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~27                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v.tx_lfsr[7]~6                                                                                           ; 1       ;
; streamtest:streamtest_inst|v.tx_lfsr[6]~5                                                                                           ; 1       ;
; streamtest:streamtest_inst|v.tx_lfsr[5]~4                                                                                           ; 1       ;
; streamtest:streamtest_inst|v.tx_lfsr[4]~3                                                                                           ; 1       ;
; streamtest:streamtest_inst|v.tx_lfsr[3]~2                                                                                           ; 1       ;
; streamtest:streamtest_inst|v.tx_lfsr[2]~1                                                                                           ; 1       ;
; streamtest:streamtest_inst|v.tx_lfsr[1]~0                                                                                           ; 1       ;
; streamtest:streamtest_inst|Equal1~4                                                                                                 ; 1       ;
; streamtest:streamtest_inst|Equal1~3                                                                                                 ; 1       ;
; streamtest:streamtest_inst|Equal1~2                                                                                                 ; 1       ;
; streamtest:streamtest_inst|Equal1~1                                                                                                 ; 1       ;
; streamtest:streamtest_inst|Equal1~0                                                                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[3]~9                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[3]~8                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitshift[4]                                      ; 1       ;
; streamtest:streamtest_inst|r.txdata[1]                                                                                              ; 1       ;
; streamtest:streamtest_inst|v.txdata[0]~0                                                                                            ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitcnt[2]~2                                                 ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|clear_status~2                                                          ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|clear_status~1                                                          ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                      ; 1       ;
; streamtest:streamtest_inst|v.tx_state.txst_idle~0                                                                                   ; 1       ;
; streamtest:streamtest_inst|Selector26~1                                                                                             ; 1       ;
; streamtest:streamtest_inst|v.tx_state.txst_prepare~0                                                                                ; 1       ;
; streamtest:streamtest_inst|tx_enabledata~0                                                                                          ; 1       ;
; s_senddata                                                                                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[2]~7                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitshift[3]                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[2]~6                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[2]~5                                    ; 1       ;
; streamtest:streamtest_inst|r.txdata[0]                                                                                              ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[7]~15                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[1]~14                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[4]~13                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[6]~12                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[0]~11                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[3]~10                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[2]~9                                                                                           ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[5]~8                                                                                           ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[15]~7                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[9]~6                                                                                           ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[12]~5                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[14]~4                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[11]~3                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[13]~2                                                                                          ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[8]~1                                                                                           ; 1       ;
; streamtest:streamtest_inst|v.rx_prev[10]~0                                                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxpacket~0                                                                    ; 1       ;
; streamtest:streamtest_inst|Equal5~4                                                                                                 ; 1       ;
; streamtest:streamtest_inst|Equal5~3                                                                                                 ; 1       ;
; streamtest:streamtest_inst|Equal5~2                                                                                                 ; 1       ;
; streamtest:streamtest_inst|Equal5~1                                                                                                 ; 1       ;
; streamtest:streamtest_inst|Equal5~0                                                                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_spwsi1            ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_spwdi1            ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitcnt[1]~1                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitcnt[2]                                                   ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                      ; 1       ;
; streamtest:streamtest_inst|Selector27~1                                                                                             ; 1       ;
; streamtest:streamtest_inst|Selector27~0                                                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal3~3                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal3~2                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal3~1                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal3~0                                                                        ; 1       ;
; streamtest:streamtest_inst|Selector26~0                                                                                             ; 1       ;
; streamtest:streamtest_inst|Equal2~3                                                                                                 ; 1       ;
; streamtest:streamtest_inst|Equal2~2                                                                                                 ; 1       ;
; streamtest:streamtest_inst|Equal2~1                                                                                                 ; 1       ;
; streamtest:streamtest_inst|Equal2~0                                                                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txpacket~0                                                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_raddr[10]~10                                                           ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_waddr[10]~10                                                           ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_waddr[8]~9                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_waddr[9]~8                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_raddr[9]~9                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_raddr[8]~8                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_raddr[6]~7                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_raddr[7]~6                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_waddr[7]~7                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_waddr[6]~6                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_raddr[4]~5                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_raddr[5]~4                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_waddr[5]~5                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_waddr[4]~4                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_raddr[2]~3                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_raddr[3]~2                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_waddr[3]~3                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_waddr[2]~2                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_raddr[0]~1                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_raddr[1]~0                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_waddr[1]~1                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.txfifo_waddr[0]~0                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.sent_fct~1                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.sent_fct~0                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.sent_null~1                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.sent_null~0                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[1]~4                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitshift[2]                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[1]~3                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v~9                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.txclkcnt[7]~6                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.txclkcnt[6]~5                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.txclkcnt[5]~4                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.txclkcnt[4]~3                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.txclkcnt[3]~2                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.txclkcnt[1]~1                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.txclkcnt[0]~0                                    ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[0]~19                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[1]~18                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[2]~17                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[3]~16                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[4]~15                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[5]~14                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[6]~13                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[7]~12                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[8]~11                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[9]~10                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[10]~9                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[11]~8                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[12]~7                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[13]~6                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[14]~5                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[15]~4                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[16]~3                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[17]~2                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[18]~1                                                                                       ; 1       ;
; streamtest:streamtest_inst|v.tx_timecnt[19]~0                                                                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.datareg[7]~8                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.datareg[6]~7                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.datareg[5]~6                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.datareg[4]~5                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.datareg[3]~4                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.datareg[2]~3                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.datareg[1]~2                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.datareg[0]~1                                                ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[7]~23                                                                                          ; 1       ;
; streamtest:streamtest_inst|y~26                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[6]~22                                                                                          ; 1       ;
; streamtest:streamtest_inst|y~25                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[5]~21                                                                                          ; 1       ;
; streamtest:streamtest_inst|y~24                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~23                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~22                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~21                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[15]~20                                                                                         ; 1       ;
; streamtest:streamtest_inst|y~20                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~19                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~18                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[14]~19                                                                                         ; 1       ;
; streamtest:streamtest_inst|y~17                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~16                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~15                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[13]~18                                                                                         ; 1       ;
; streamtest:streamtest_inst|y~14                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~13                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~12                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[12]~17                                                                                         ; 1       ;
; streamtest:streamtest_inst|y~11                                                                                                     ; 1       ;
; streamtest:streamtest_inst|y~9                                                                                                      ; 1       ;
; streamtest:streamtest_inst|v.rx_lfsr[11]~16                                                                                         ; 1       ;
; streamtest:streamtest_inst|y~8                                                                                                      ; 1       ;
; streamtest:streamtest_inst|y~6                                                                                                      ; 1       ;
; streamtest:streamtest_inst|y~5                                                                                                      ; 1       ;
; streamtest:streamtest_inst|y~4                                                                                                      ; 1       ;
; streamtest:streamtest_inst|y~3                                                                                                      ; 1       ;
; streamtest:streamtest_inst|y~2                                                                                                      ; 1       ;
; streamtest:streamtest_inst|r.rx_pktlen[15]~49                                                                                       ; 1       ;
; streamtest:streamtest_inst|y~1                                                                                                      ; 1       ;
; streamtest:streamtest_inst|y~0                                                                                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~22                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~21                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal1~4                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal1~3                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal1~2                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v~3                                                                             ; 1       ;
; streamtest:streamtest_inst|v.rx_enabledata~0                                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_raddr[10]~10                                                           ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_waddr[10]~10                                                           ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_waddr[8]~9                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_waddr[9]~8                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_raddr[9]~9                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_raddr[8]~8                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_waddr[3]~7                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_waddr[2]~6                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_waddr[6]~5                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_waddr[1]~4                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_waddr[0]~3                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_waddr[5]~2                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_waddr[4]~1                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_raddr[0]~7                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_raddr[1]~6                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_raddr[2]~5                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_raddr[3]~4                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_raddr[4]~3                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_raddr[5]~2                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_raddr[6]~1                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_raddr[7]~0                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxfifo_waddr[7]~0                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitshift[8]~7                                               ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitshift[4]~6                                               ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitshift[5]~5                                               ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitshift[3]~4                                               ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitshift[2]~3                                               ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitshift[0]~2                                               ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitshift[1]~1                                               ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal1~1                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxroom[1]~6                                                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxroom[1]~5                                                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxroom[2]~4                                                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxroom[3]~3                                                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxroom[4]~2                                                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxroom[4]~1                                                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.rx_credit[4]~8                                              ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.rx_credit[5]~7                                              ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.rx_credit[3]~6                                              ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v.rxroom[5]~0                                                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_inbvalid~0        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecvfront_generic:\recvfront_sel0:recvfront_generic_inst|s_spwsi3            ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~20                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~19                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~18                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitcnt[0]~0                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.bitcnt[1]                                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.bitshift[7]~0                                               ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.datareg[0]~0                                                ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                       ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                      ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|Mux5~0                                                                  ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|Mux3~0                                                                  ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|Mux11~0                                                                 ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|Mux10~0                                                                 ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|p2s_data~12                                                             ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|Mux4~0                                                                  ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|Mux9~0                                                                  ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|Mux8~0                                                                  ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|Mux6~0                                                                  ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|p2s_data~10                                                             ; 1       ;
; accelerometer:u_accelerometer|spi_ee_config:u_spi_ee_config|Mux7~0                                                                  ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v~2                                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v~1                                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|v~0                                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.tx_credit[4]~8                                              ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add0~4                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.tx_credit[5]~7                                              ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add0~3                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add0~2                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add0~1                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.tx_credit[3]~6                                              ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add0~0                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal2~6                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal2~5                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal2~4                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal2~3                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal2~2                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal2~1                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal2~0                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|process_0~1                                                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.pend_tick~1                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.pend_tick~0                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.allow_char~0                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.parity~1                                         ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|parity~0                                           ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitshift[0]~1                                    ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|r.bitshift[1]                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v~8                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitcnt[1]~7                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|Add1~1                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitcnt[0]~6                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitcnt[2]~5                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|Add1~0                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitcnt[2]~4                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitcnt[3]~3                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.bitcnt[3]~1                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwxmit:\xmit_sel0:xmit_inst|v.txclken~0                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.timereg[5]~5                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.timereg[4]~4                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.timereg[3]~3                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.timereg[2]~2                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.timereg[1]~1                                                ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.timereg[0]~0                                                ; 1       ;
; streamtest:streamtest_inst|v~33                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~32                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~31                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~30                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~29                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~28                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~27                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~26                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~25                                                                                                     ; 1       ;
; s_sendtick                                                                                                                          ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[0]                                                                                          ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[1]                                                                                          ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[2]                                                                                          ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[3]                                                                                          ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[4]                                                                                          ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[5]                                                                                          ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[6]                                                                                          ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[7]                                                                                          ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[8]                                                                                          ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[9]                                                                                          ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[10]                                                                                         ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[11]                                                                                         ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[12]                                                                                         ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[13]                                                                                         ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[14]                                                                                         ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[15]                                                                                         ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[16]                                                                                         ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[17]                                                                                         ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[18]                                                                                         ; 1       ;
; streamtest:streamtest_inst|r.tx_timecnt[19]                                                                                         ; 1       ;
; streamtest:streamtest_inst|r.rx_expectglitch[5]~10                                                                                  ; 1       ;
; streamtest:streamtest_inst|r.rx_expectglitch[5]~9                                                                                   ; 1       ;
; streamtest:streamtest_inst|r.rx_expectglitch[4]~8                                                                                   ; 1       ;
; streamtest:streamtest_inst|r.rx_expectglitch[4]~7                                                                                   ; 1       ;
; streamtest:streamtest_inst|r.rx_expectglitch[3]~6                                                                                   ; 1       ;
; streamtest:streamtest_inst|r.rx_expectglitch[3]~5                                                                                   ; 1       ;
; streamtest:streamtest_inst|r.rx_expectglitch[2]~4                                                                                   ; 1       ;
; streamtest:streamtest_inst|r.rx_expectglitch[2]~3                                                                                   ; 1       ;
; streamtest:streamtest_inst|r.rx_expectglitch[1]~2                                                                                   ; 1       ;
; streamtest:streamtest_inst|r.rx_expectglitch[1]~0                                                                                   ; 1       ;
; streamtest:streamtest_inst|v.rx_expectglitch[0]~1                                                                                   ; 1       ;
; streamtest:streamtest_inst|Equal10~1                                                                                                ; 1       ;
; streamtest:streamtest_inst|Equal10~0                                                                                                ; 1       ;
; streamtest:streamtest_inst|r.running                                                                                                ; 1       ;
; streamtest:streamtest_inst|v.rx_expectglitch[0]~0                                                                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|s_rxfifo_wdata[7]~8                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.datareg[7]                                                  ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|s_rxfifo_wdata[6]~7                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.datareg[6]                                                  ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|s_rxfifo_wdata[5]~6                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.datareg[5]                                                  ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|s_rxfifo_wdata[4]~5                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.datareg[4]                                                  ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|s_rxfifo_wdata[3]~4                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.datareg[3]                                                  ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|s_rxfifo_wdata[2]~3                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.datareg[2]                                                  ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|s_rxfifo_wdata[1]~2                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.datareg[1]                                                  ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|s_rxfifo_wdata[0]~1                                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|r.datareg[0]                                                  ; 1       ;
; streamtest:streamtest_inst|v~23                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~22                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~21                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~20                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~19                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~18                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~17                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~16                                                                                                     ; 1       ;
; streamtest:streamtest_inst|v~15                                                                                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|s_rxfifo_wdata[8]~0                                                             ; 1       ;
; streamtest:streamtest_inst|r.rxread~0                                                                                               ; 1       ;
; streamtest:streamtest_inst|v~14                                                                                                     ; 1       ;
; streamtest:streamtest_inst|r.rx_enabledata                                                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal0~6                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal0~5                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal0~4                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal0~3                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal0~2                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal0~1                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|Equal0~0                                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_ErrorReset~10                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_ErrorReset~9                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_ErrorReset~8                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_ErrorReset~7                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v~13                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v~12                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v~11                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v~10                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_ErrorWait~1                                         ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_ErrorReset~5                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_ErrorWait~0                                         ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v.null_seen~0                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|Equal0~3                                                      ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add5~32                                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add5~31                                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add5~30                                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add5~29                                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add5~28                                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add5~27                                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add5~26                                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add5~25                                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add5~24                                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add5~23                                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add5~22                                                       ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|r.timercnt[2]~0                                               ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v~9                                                           ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v~8                                                           ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|xmit_fct_in~1                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|xmit_fct_in~0                                                 ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxroom[0]                                                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxroom[1]                                                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxroom[2]                                                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxroom[3]                                                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add3~1                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxroom[4]                                                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|Add3~0                                                        ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxroom[5]                                                                     ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_Ready~7                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwlink:link_inst|v.state.S_Ready~6                                             ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~15                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~14                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|v~11                                                          ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|process_0~0                                                   ; 1       ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwrecv:recv_inst|Equal0~0                                                      ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[20]~0                                                                  ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[1]                                                                     ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[2]                                                                     ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[3]                                                                     ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[4]                                                                     ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[5]                                                                     ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[6]                                                                     ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[7]                                                                     ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[8]                                                                     ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[9]                                                                     ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[10]                                                                    ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[11]                                                                    ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[12]                                                                    ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[13]                                                                    ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[14]                                                                    ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[15]                                                                    ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[16]                                                                    ; 1       ;
; accelerometer:u_accelerometer|reset_delay:u_reset_delay|cont[17]                                                                    ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------+----------------------+-----------------+-----------------+
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 9            ; 2048         ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 18432 ; 2048                        ; 9                           ; 2048                        ; 9                           ; 18432               ; 3    ; None ; M9K_X33_Y21_N0, M9K_X33_Y20_N0, M9K_X33_Y22_N0 ; Old data             ; Old data        ; Old data        ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:txmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 9            ; 2048         ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 18432 ; 2048                        ; 9                           ; 2048                        ; 9                           ; 18432               ; 3    ; None ; M9K_X22_Y25_N0, M9K_X22_Y23_N0, M9K_X22_Y24_N0 ; Old data             ; Old data        ; Old data        ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 961 / 71,559 ( 1 % )   ;
; C16 interconnects           ; 14 / 2,597 ( < 1 % )   ;
; C4 interconnects            ; 398 / 46,848 ( < 1 % ) ;
; Direct links                ; 298 / 71,559 ( < 1 % ) ;
; Global clocks               ; 4 / 20 ( 20 % )        ;
; Local interconnects         ; 558 / 24,624 ( 2 % )   ;
; R24 interconnects           ; 31 / 2,496 ( 1 % )     ;
; R4 interconnects            ; 423 / 62,424 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.05) ; Number of LABs  (Total = 66) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 5                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 3                            ;
; 12                                          ; 1                            ;
; 13                                          ; 5                            ;
; 14                                          ; 3                            ;
; 15                                          ; 4                            ;
; 16                                          ; 35                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.59) ; Number of LABs  (Total = 66) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 61                           ;
; 1 Clock enable                     ; 14                           ;
; 1 Sync. clear                      ; 16                           ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.70) ; Number of LABs  (Total = 66) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 4                            ;
; 19                                           ; 3                            ;
; 20                                           ; 6                            ;
; 21                                           ; 8                            ;
; 22                                           ; 5                            ;
; 23                                           ; 6                            ;
; 24                                           ; 4                            ;
; 25                                           ; 4                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.71) ; Number of LABs  (Total = 66) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 6                            ;
; 2                                               ; 4                            ;
; 3                                               ; 1                            ;
; 4                                               ; 8                            ;
; 5                                               ; 6                            ;
; 6                                               ; 2                            ;
; 7                                               ; 4                            ;
; 8                                               ; 8                            ;
; 9                                               ; 3                            ;
; 10                                              ; 6                            ;
; 11                                              ; 3                            ;
; 12                                              ; 3                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 8                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.67) ; Number of LABs  (Total = 66) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 3                            ;
; 4                                            ; 6                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 5                            ;
; 9                                            ; 7                            ;
; 10                                           ; 2                            ;
; 11                                           ; 5                            ;
; 12                                           ; 4                            ;
; 13                                           ; 4                            ;
; 14                                           ; 4                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 4                            ;
; 20                                           ; 3                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 27        ; 0            ; 27        ; 0            ; 0            ; 27        ; 27        ; 0            ; 27        ; 27        ; 0            ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 27        ; 19           ; 0            ;
; Total Unchecked     ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 0         ; 27           ; 0         ; 27           ; 27           ; 0         ; 0         ; 27           ; 0         ; 0         ; 27           ; 27           ; 27           ; 27           ; 18           ; 27           ; 27           ; 18           ; 27           ; 27           ; 27           ; 27           ; 27           ; 27           ; 27           ; 27           ; 27           ; 0         ; 8            ; 27           ;
; Total Fail          ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; acc_spi_chip_select ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; acc_spi_clk         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; led[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; led[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; led[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; led[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; led[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; led[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; led[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; led[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; spw_do              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; spw_so              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; acc_spi_data        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; acc_interrupt       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk50               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn_reset           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn_clear           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spw_di              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; spw_si              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; switch[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spw_do(n)           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; spw_so(n)           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; spw_di(n)           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; spw_si(n)           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk50           ; clk50                ; 1.4               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                       ; Destination Register                                                                                                                                   ; Delay Added in ns ;
+-----------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[0] ; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.177             ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[1] ; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.177             ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.rxfifo_waddr[2] ; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:rxmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.177             ;
; streamtest:streamtest_inst|spwstream:spwstream_inst|r.txfifo_waddr[8] ; streamtest:streamtest_inst|spwstream:spwstream_inst|spwram:txmem|altsyncram:s_mem_rtl_0|altsyncram_23h1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.166             ;
+-----------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 4 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "spacewire_top"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 144 degrees (200000 ps) for accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 120 degrees (166667 ps) for accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 4 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "spw_do" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "spw_do(n)"
    Warning (176118): Pin "spw_so" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "spw_so(n)"
    Warning (176118): Pin "spw_di" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "spw_di(n)"
    Warning (176118): Pin "spw_si" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "spw_si(n)"
Info (332104): Reading SDC File: 'clock_constraints.sdc'
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_accelerometer|u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_accelerometer|u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk50 (Rise) to clk50 (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   18.000        clk50
Info (176353): Automatically promoted node accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node accelerometer:u_accelerometer|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node clk50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node btn_reset~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node s_resetbtn~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.36 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 9 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin acc_spi_data uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin acc_interrupt uses I/O standard 3.3-V LVTTL at M2
    Info (169178): Pin clk50 uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin btn_reset uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin switch[0] uses I/O standard 3.3-V LVTTL at M1
    Info (169178): Pin switch[1] uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin btn_clear uses I/O standard 3.3-V LVTTL at J15
    Info (169178): Pin switch[3] uses I/O standard 3.3-V LVTTL at M15
    Info (169178): Pin switch[2] uses I/O standard 3.3-V LVTTL at B9
Info (144001): Generated suppressed messages file /home/quartus/spacewire/spacewire_top/output_files/spacewire_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 794 megabytes
    Info: Processing ended: Sat Dec  9 16:43:50 2023
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/quartus/spacewire/spacewire_top/output_files/spacewire_top.fit.smsg.


