<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:30.3630</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.09.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0130982</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>상보형 전계 효과 트랜지스터 디바이스에서의 중간 유전체 격리</inventionTitle><inventionTitleEng>MIDDLE DIELECTRIC ISOLATION IN COMPLEMENTARY FIELD-EFFECT  TRANSISTOR DEVICES</inventionTitleEng><openDate>2025.04.03</openDate><openNumber>10-2025-0047195</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.09.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/66</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 상보형 전계 효과 트랜지스터(CFET) 디바이스는: 핀; 수직으로 핀 위에 배치된 제1 채널 영역들; 수직으로 제1 채널 영역들 위에 배치된 제2 채널 영역들; 제1 채널 영역들과 제2 채널 영역들 사이의 격리 구조물; 격리 구조물의 하측 표면 상의 제1 에칭 정지층(etch stop layer, ESL); 격리 구조물의 상측 표면 상의 제2 ESL — 제1 ESL, 제2 ESL, 제1 채널 영역들, 및 제2 채널 영역들은 동일한 반도체 재료임 —; 제1 채널 영역들의 양단부에 있는 제1 소스/드레인 영역들; 제2 채널 영역들의 양단부에 있는 제2 소스/드레인 영역들; 격리 구조물의 양단부에 있고, 수직으로 제1 소스/드레인 영역들과 제2 소스/드레인 영역들 사이에 배치된 유전체 구조물들; 제1 채널 영역들 주위의 제1 게이트 구조물; 및 제2 채널 영역들 주위의 제2 게이트 구조물을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 상보형 전계 효과 트랜지스터(complementary field-effect transistor, CFET) 디바이스를 형성하는 방법으로서,핀 위에 나노구조물들을 형성하는 단계 — 상기 나노구조물들은: 제1 반도체 재료층들과 인터리빙된 제1 더미 재료층들을 포함하는 하측 나노구조물들; 상기 하측 나노구조물들 위에 있고 상기 제1 반도체 재료층들과 인터리빙된 상기 제1 더미 재료층들을 포함하는 상측 나노구조물들; 상기 하측 나노구조물들과 상기 상측 나노구조물들 사이의 제2 더미 재료; 상기 하측 나노구조물들과 상기 제2 더미 재료 사이의 제1 에칭 정지층(etch stop layer, ESL); 및 상기 상측 나노구조물들과 상기 제2 더미 재료 사이의 제2 ESL을 포함함 —;상기 나노구조물들의 제1 부분 위에 더미 게이트 구조물을 형성하는 단계;상기 더미 게이트 구조물에 인접하고 상기 나노구조물들을 관통해 연장되는 소스/드레인 개구부를 형성하는 단계;상기 소스/드레인 개구부를 형성하는 단계 후에, 상기 제1 ESL과 상기 제2 ESL 사이에 갭을 형성하기 위해 상기 나노구조물들로부터 상기 제2 더미 재료를 선택적으로 제거하는 단계;격리 구조물로 상기 갭을 채우는 단계; 및상기 갭을 채우는 단계 후에, 상기 소스/드레인 개구부 내에 제1 소스/드레인 영역, 유전체 구조물, 및 제2 소스/드레인 영역을 연속적으로 형성하는 단계를 포함하는, 상보형 전계 효과 트랜지스터(CFET) 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 ESL, 상기 제2 ESL, 및 상기 제1 반도체 재료층들은 동일한 반도체 재료로 형성되며, 상기 제1 ESL 및 상기 제2 ESL은 상기 나노구조물들의 상기 제1 반도체 재료층들보다 더 얇도록 형성되는 것인, 상보형 전계 효과 트랜지스터(CFET) 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>3. 상보형 전계 효과 트랜지스터(CFET) 디바이스로서,핀;수직으로 상기 핀 위에 배치된 제1 복수의 채널 영역들;수직으로 상기 제1 복수의 채널 영역들 위에 배치된 제2 복수의 채널 영역들;상기 제1 복수의 채널 영역들과 상기 제2 복수의 채널 영역들 사이의 격리 구조물;상기 핀과 대면해 있는 상기 격리 구조물의 하측 표면 상의 제1 에칭 정지층(ESL);상기 핀으로부터 원위에 있는 상기 격리 구조물의 상측 표면 상의 제2 ESL — 상기 제1 ESL, 상기 제2 ESL, 상기 제1 복수의 채널 영역들, 및 상기 제2 복수의 채널 영역들은 동일한 반도체 재료임 —;상기 제1 복수의 채널 영역들의 양단부에 있는 제1 소스/드레인 영역들;상기 제2 복수의 채널 영역들의 양단부에 있는 제2 소스/드레인 영역들;상기 격리 구조물의 양단부에 있고, 수직으로 상기 제1 소스/드레인 영역들과 상기 제2 소스/드레인 영역들 사이에 배치된 유전체 구조물들;상기 제1 복수의 채널 영역들 주위의 제1 게이트 구조물; 및상기 제2 복수의 채널 영역들 주위의 제2 게이트 구조물을 포함하는, 상보형 전계 효과 트랜지스터(CFET) 디바이스</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 ESL 및 상기 제2 ESL은 상기 제1 복수의 채널 영역들 및 상기 제2 복수의 채널 영역들보다 더 얇은 것인, 상보형 전계 효과 트랜지스터(CFET) 디바이스.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,횡측으로 상기 제1 게이트 구조물과 상기 제1 소스/드레인 영역들 사이에 배치된 제1 내측 스페이서들; 및횡측으로 상기 제2 게이트 구조물과 상기 제2 소스/드레인 영역들 사이에 배치된 제2 내측 스페이서들을 더 포함하는, 상보형 전계 효과 트랜지스터(CFET) 디바이스.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서,상기 핀으로부터 원위에 있는 상기 유전체 구조물들의 상측 표면이 상기 핀과 대면해 있는 상기 제2 복수의 채널 영역들의 최하측 표면보다 상기 핀에 더 가까이 있으며, 상기 핀과 대면해 있는 상기 유전체 구조물들의 하측 표면이 상기 핀으로부터 원위에 있는 상기 제1 복수의 채널 영역들의 최상측 표면보다 상기 핀으로부터 더 멀리 있는 것인, 상보형 전계 효과 트랜지스터(CFET) 디바이스.</claim></claimInfo><claimInfo><claim>7. 제3항에 있어서,상기 격리 구조물과 상기 제1 게이트 구조물 사이의 상기 제1 ESL 내에 임베딩된 제1 계면층; 및상기 격리 구조물과 상기 제2 게이트 구조물 사이의 상기 제2 ESL 내에 임베딩된 제2 계면층을 더 포함하며, 상기 제1 계면층 및 상기 제2 계면층은 상기 제1 ESL의 반도체 재료의 산화물인 것인, 상보형 전계 효과 트랜지스터(CFET) 디바이스.</claim></claimInfo><claimInfo><claim>8. 상보형 전계 효과 트랜지스터(CFET) 디바이스로서,기판;상기 기판 위로 돌출된 핀;수직으로 상기 핀 위에 적층된 제1 채널 영역들;수직으로 상기 제1 채널 영역들 위에 적층된 제2 채널 영역들;상기 제1 채널 영역들과 상기 제2 채널 영역들 사이의 격리 구조물;상기 제1 채널 영역들 주위의 제1 게이트 구조물;상기 제2 채널 영역들 주위의 제2 게이트 구조물;상기 기판과 대면해 있는 상기 격리 구조물의 하측 표면을 따라 연장되는 제1 에칭 정지층(ESL);상기 기판으로부터 원위에 있는 상기 격리 구조물의 상측 표면을 따라 연장되는 제2 ESL — 상기 제1 채널 영역들, 상기 제2 채널 영역들, 상기 제1 ESL, 및 상기 제2 ESL은 반도체 재료임 —;상기 격리 구조물과 상기 제1 게이트 구조물 사이의 상기 제1 ESL 내에 임베딩된 제1 계면층;상기 격리 구조물과 상기 제2 게이트 구조물 사이의 상기 제2 ESL 내에 임베딩된 제2 계면층 — 상기 제1 계면층 및 상기 제2 계면층은 상기 반도체 재료의 산화물임 —;상기 제1 채널 영역들의 양단부에 있는 제1 소스/드레인 영역들;상기 제2 채널 영역들의 양단부에 있는 제2 소스/드레인 영역들; 및상기 격리 구조물의 양단부에 있는 유전체 구조물들 — 상기 유전체 구조물들은 상기 제1 소스/드레인 영역들과 상기 제2 소스/드레인 영역들을 분리시킴 —을 포함하는, 상보형 전계 효과 트랜지스터(CFET) 디바이스.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제1 채널 영역들의 길이 방향에 수직인 방향을 따르는 단면에서, 상기 제1 계면층 및 상기 제2 계면층 중, 제1 계면층이 U자 형상을 갖는 것인, 상보형 전계 효과 트랜지스터(CFET) 디바이스.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 제1 채널 영역들의 길이 방향에 수직인 방향을 따르는 단면에서, 상기 제1 계면층 및 상기 제2 계면층 중, 제1 계면층이 직사각형 형상을 갖는 것인, 상보형 전계 효과 트랜지스터(CFET) 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중화민국, 타이완, 신추, 신추 사이언스 파크, 리-신 로드 *, 넘버 *</address><code>520030319818</code><country>대만</country><engName>TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.</engName><name>타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>CHUNG, Cheng-Ting</engName><name>충 쳉-팅</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>HUANG, Jui-Chien</engName><name>후앙 주이-치엔</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country> </country><engName>LIAO, Szuya</engName><name>리아오 스즈야</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.09.27</priorityApplicationDate><priorityApplicationNumber>18/475,782</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.09.26</receiptDate><receiptNumber>1-1-2024-1054816-94</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.10.02</receiptDate><receiptNumber>9-1-2024-9010796-11</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.02.27</receiptDate><receiptNumber>9-5-2025-0206632-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.04.28</receiptDate><receiptNumber>1-1-2025-0479050-39</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.05.27</receiptDate><receiptNumber>1-1-2025-0593953-94</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.06.24</receiptDate><receiptNumber>1-1-2025-0709002-32</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.06.24</receiptDate><receiptNumber>1-1-2025-0709003-88</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240130982.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932ca3fbd5ad424834c3d28bafdc90df949c0208c51901240c6222623dc177dbe8f564d4d9f9f893d61215d7a2225127db7d76d921b00d367f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1cc9d96c33bed504830ba0ac9c4ba13937344d514cfa112fc28f034549d0b4a7a6fbf2b4fe765e98713f778b38793864f67eef421e542af5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>