Fitter report for QuartusProjet
Sun May 06 09:35:52 2012
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sun May 06 09:35:52 2012         ;
; Quartus II Version                 ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; QuartusProjet                                 ;
; Top-level Entity Name              ; TOP_UART                                      ;
; Family                             ; Cyclone IV E                                  ;
; Device                             ; EP4CE22F17C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 261 / 22,320 ( 1 % )                          ;
;     Total combinational functions  ; 245 / 22,320 ( 1 % )                          ;
;     Dedicated logic registers      ; 141 / 22,320 ( < 1 % )                        ;
; Total registers                    ; 141                                           ;
; Total pins                         ; 22 / 154 ( 14 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LEDG[0]  ; Missing drive strength and slew rate ;
; LEDG[1]  ; Missing drive strength and slew rate ;
; LEDG[2]  ; Missing drive strength and slew rate ;
; LEDG[3]  ; Missing drive strength and slew rate ;
; LEDG[4]  ; Missing drive strength and slew rate ;
; LEDG[5]  ; Missing drive strength and slew rate ;
; LEDG[6]  ; Missing drive strength and slew rate ;
; LEDG[7]  ; Missing drive strength and slew rate ;
; UART_TXD ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 443 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 443 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 433     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/ND Pierre/ORiGiNe/Code/FPGA/QuartusProjet.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 261 / 22,320 ( 1 % )   ;
;     -- Combinational with no register       ; 120                    ;
;     -- Register only                        ; 16                     ;
;     -- Combinational with a register        ; 125                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 104                    ;
;     -- 3 input functions                    ; 75                     ;
;     -- <=2 input functions                  ; 66                     ;
;     -- Register only                        ; 16                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 195                    ;
;     -- arithmetic mode                      ; 50                     ;
;                                             ;                        ;
; Total registers*                            ; 141 / 23,018 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 141 / 22,320 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 26 / 1,395 ( 2 % )     ;
; User inserted logic elements                ; 0                      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 22 / 154 ( 14 % )      ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%           ;
; Maximum fan-out node                        ; CLOCK_50~inputclkctrl  ;
; Maximum fan-out                             ; 141                    ;
; Highest non-global fan-out signal           ; KEY[0]~input           ;
; Highest non-global fan-out                  ; 87                     ;
; Total fan-out                               ; 1278                   ;
; Average fan-out                             ; 2.79                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 261 / 22320 ( 1 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 120                   ; 0                              ;
;     -- Register only                        ; 16                    ; 0                              ;
;     -- Combinational with a register        ; 125                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 104                   ; 0                              ;
;     -- 3 input functions                    ; 75                    ; 0                              ;
;     -- <=2 input functions                  ; 66                    ; 0                              ;
;     -- Register only                        ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 195                   ; 0                              ;
;     -- arithmetic mode                      ; 50                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 141                   ; 0                              ;
;     -- Dedicated logic registers            ; 141 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 26 / 1395 ( 1 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 22                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1273                  ; 5                              ;
;     -- Registered Connections               ; 387                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 13                    ; 0                              ;
;     -- Output Ports                         ; 9                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ArduinoFlowCtrl1_N ; C3    ; 8        ; 1            ; 34           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ArduinoFlowCtrl2_N ; A3    ; 8        ; 7            ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLOCK_50           ; R8    ; 3        ; 27           ; 0            ; 21           ; 141                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Encoder1_A         ; B4    ; 8        ; 7            ; 34           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Encoder1_B         ; B5    ; 8        ; 11           ; 34           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Encoder2_A         ; D5    ; 8        ; 5            ; 34           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Encoder2_B         ; A6    ; 8        ; 16           ; 34           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[0]             ; E1    ; 1        ; 0            ; 16           ; 7            ; 120                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]             ; J15   ; 5        ; 53           ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[0]              ; M1    ; 2        ; 0            ; 16           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[1]              ; T8    ; 3        ; 27           ; 0            ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[2]              ; B9    ; 7        ; 25           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[3]              ; M15   ; 5        ; 53           ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; LEDG[0]  ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]  ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]  ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]  ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]  ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]  ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]  ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]  ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                     ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                    ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                   ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                    ; Use as regular IO        ; KEY[1]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                               ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                      ; Use as regular IO        ; LEDG[0]                 ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; Encoder2_B              ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                       ; Use as regular IO        ; Encoder1_B              ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                       ; Use as regular IO        ; UART_TXD                ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                      ; Use as regular IO        ; Encoder1_A              ; Dual Purpose Pin          ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 16 ( 13 % ) ; 2.5V          ; --           ;
; 3        ; 2 / 25 ( 8 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 18 ( 11 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 5 / 24 ( 21 % ) ; 2.5V          ; --           ;
; 8        ; 7 / 24 ( 29 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; ArduinoFlowCtrl2_N                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; Encoder2_B                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; Encoder1_A                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; Encoder1_B                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; ArduinoFlowCtrl1_N                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; Encoder2_A                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; UART_TXD                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                         ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                              ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------+--------------+
; |TOP_UART                                   ; 261 (91)    ; 141 (49)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 22   ; 0            ; 120 (42)     ; 16 (8)            ; 125 (41)         ; |TOP_UART                                        ;              ;
;    |Quadrature_decoder:Quadrature_decoder1| ; 53 (53)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 30 (30)          ; |TOP_UART|Quadrature_decoder:Quadrature_decoder1 ;              ;
;    |Quadrature_decoder:Quadrature_decoder2| ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |TOP_UART|Quadrature_decoder:Quadrature_decoder2 ;              ;
;    |miniUART:U1|                            ; 96 (12)     ; 53 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 8 (0)             ; 45 (12)          ; |TOP_UART|miniUART:U1                            ;              ;
;       |ClkUnit:ClkDiv|                      ; 41 (41)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 18 (18)          ; |TOP_UART|miniUART:U1|ClkUnit:ClkDiv             ;              ;
;       |TxUnit:TxDev|                        ; 43 (43)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 8 (8)             ; 15 (15)          ; |TOP_UART|miniUART:U1|TxUnit:TxDev               ;              ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; KEY[1]             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]              ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[0]              ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLOCK_50           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[0]             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Encoder1_B         ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; Encoder1_A         ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; Encoder2_B         ; Input    ; --            ; (6) 2224 ps   ; --                    ; --  ; --   ;
; Encoder2_A         ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; ArduinoFlowCtrl2_N ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; ArduinoFlowCtrl1_N ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                      ;
+-----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                ;                   ;         ;
; SW[2]                                                                 ;                   ;         ;
; SW[3]                                                                 ;                   ;         ;
; SW[1]                                                                 ;                   ;         ;
; SW[0]                                                                 ;                   ;         ;
; CLOCK_50                                                              ;                   ;         ;
; KEY[0]                                                                ;                   ;         ;
; Encoder1_B                                                            ;                   ;         ;
;      - Quadrature_decoder:Quadrature_decoder1|shiftB[0]~head_lut      ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder1|shiftB[2]~head_lut      ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder1|shiftB[1]~head_lut      ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder1|voteB_previous~head_lut ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder1|shiftB[0]~data_lut      ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder1|voteB_previous~latch    ; 0                 ; 6       ;
; Encoder1_A                                                            ;                   ;         ;
;      - Quadrature_decoder:Quadrature_decoder1|voteA_previous~head_lut ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder1|shiftA[0]~head_lut      ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder1|shiftA[2]~head_lut      ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder1|shiftA[1]~head_lut      ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder1|shiftA[0]~data_lut      ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder1|voteA_previous~latch    ; 0                 ; 6       ;
; Encoder2_B                                                            ;                   ;         ;
;      - Quadrature_decoder:Quadrature_decoder2|voteB_previous~head_lut ; 1                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder2|shiftB[0]~head_lut      ; 1                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder2|shiftB[2]~head_lut      ; 1                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder2|shiftB[1]~head_lut      ; 1                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder2|shiftB[0]~data_lut      ; 1                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder2|shiftB[1]~latch         ; 1                 ; 6       ;
; Encoder2_A                                                            ;                   ;         ;
;      - Quadrature_decoder:Quadrature_decoder2|voteA_previous~head_lut ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder2|shiftA[0]~head_lut      ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder2|shiftA[2]~head_lut      ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder2|shiftA[1]~head_lut      ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder2|shiftA[0]~data_lut      ; 0                 ; 6       ;
;      - Quadrature_decoder:Quadrature_decoder2|voteA_previous~latch    ; 0                 ; 6       ;
; ArduinoFlowCtrl2_N                                                    ;                   ;         ;
;      - Selector7~1                                                    ; 0                 ; 6       ;
;      - DataBuffer~0                                                   ; 0                 ; 6       ;
; ArduinoFlowCtrl1_N                                                    ;                   ;         ;
;      - Selector7~1                                                    ; 0                 ; 6       ;
;      - Selector6~0                                                    ; 0                 ; 6       ;
;      - Selector5~0                                                    ; 0                 ; 6       ;
;      - DataBuffer~0                                                   ; 0                 ; 6       ;
+-----------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                              ;
+--------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                   ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                               ; PIN_R8             ; 141     ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; CurrentState~8                                         ; LCCOMB_X17_Y24_N0  ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; DataToTransmitBuffer[8]~0                              ; LCCOMB_X17_Y24_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                 ; PIN_E1             ; 88      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                 ; PIN_E1             ; 33      ; Async. clear, Latch enable            ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Quadrature_decoder:Quadrature_decoder1|Equal0~1        ; LCCOMB_X14_Y28_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Quadrature_decoder:Quadrature_decoder1|counter[15]~32  ; LCCOMB_X17_Y24_N18 ; 16      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Quadrature_decoder:Quadrature_decoder1|counter[4]~33   ; LCCOMB_X15_Y28_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Quadrature_decoder:Quadrature_decoder1|error~clear_lut ; LCCOMB_X17_Y24_N10 ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; RAZencoder[1]                                          ; FF_X17_Y24_N17     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; miniUART:U1|TxUnit:TxDev|TBuff[0]~0                    ; LCCOMB_X15_Y22_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; miniUART:U1|TxUnit:TxDev|TReg[0]~12                    ; LCCOMB_X16_Y22_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                ;
+----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_R8   ; 141     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; KEY[0]   ; PIN_E1   ; 33      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                               ;
+---------------------------------------------------------------------+---------+
; Name                                                                ; Fan-Out ;
+---------------------------------------------------------------------+---------+
; KEY[0]~input                                                        ; 87      ;
; CurrentState~8                                                      ; 34      ;
; Quadrature_decoder:Quadrature_decoder1|counter[4]~33                ; 16      ;
; Quadrature_decoder:Quadrature_decoder1|counter[15]~32               ; 16      ;
; Quadrature_decoder:Quadrature_decoder1|Add2~1                       ; 15      ;
; SW[0]~input                                                         ; 13      ;
; LessThan0~14                                                        ; 13      ;
; Quadrature_decoder:Quadrature_decoder1|Equal0~1                     ; 12      ;
; miniUART:U1|FirstLoadDone                                           ; 12      ;
; miniUART:U1|Load                                                    ; 11      ;
; miniUART:U1|TxUnit:TxDev|BitCnt[2]                                  ; 10      ;
; miniUART:U1|TxUnit:TxDev|BitCnt[1]                                  ; 10      ;
; miniUART:U1|TxUnit:TxDev|BitCnt[0]                                  ; 10      ;
; Quadrature_decoder:Quadrature_decoder2|voteA_previous~latch         ; 9       ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[1]~latch              ; 9       ;
; Quadrature_decoder:Quadrature_decoder1|voteA_previous~latch         ; 9       ;
; Quadrature_decoder:Quadrature_decoder1|voteB_previous~latch         ; 9       ;
; miniUART:U1|TxUnit:TxDev|BitCnt[3]                                  ; 9       ;
; miniUART:U1|TxUnit:TxDev|tmpTBufE                                   ; 9       ;
; SW[1]~input                                                         ; 8       ;
; DataToTransmitBuffer[8]~0                                           ; 8       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[0]                       ; 8       ;
; miniUART:U1|TxUnit:TxDev|TBuff[0]~0                                 ; 8       ;
; miniUART:U1|TxUnit:TxDev|TReg[1]~3                                  ; 8       ;
; RAZencoder[1]                                                       ; 8       ;
; miniUART:U1|TxUnit:TxDev|TReg[0]~12                                 ; 7       ;
; miniUART:U1|ClkUnit:ClkDiv|Add2~0                                   ; 7       ;
; miniUART:U1|TxUnit:TxDev|tmpTRegE                                   ; 7       ;
; Encoder2_A~input                                                    ; 6       ;
; Encoder2_B~input                                                    ; 6       ;
; Encoder1_A~input                                                    ; 6       ;
; Encoder1_B~input                                                    ; 6       ;
; miniUART:U1|ClkUnit:ClkDiv|clkDiv10                                 ; 6       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[0]                       ; 6       ;
; \DataBuffer:CurrentState.PrepareFirstByte                           ; 6       ;
; miniUART:U1|TxUnit:TxDev|TxD~0                                      ; 6       ;
; miniUART:U1|TransmitLoad                                            ; 6       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[1]                       ; 5       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk10:Cnt10[0]                       ; 5       ;
; miniUART:U1|ClkUnit:ClkDiv|ClkDiv26                                 ; 5       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk10:Cnt10[1]                       ; 5       ;
; Quadrature_decoder:Quadrature_decoder1|\Shifter:clk_tick_counter[0] ; 5       ;
; miniUART:U1|ClkUnit:ClkDiv|Cnt16~0                                  ; 5       ;
; \DataBuffer:CurrentState.Idle                                       ; 5       ;
; \DataBuffer:CurrentState.FirstByteSent                              ; 5       ;
; \DataBuffer:CurrentState.SendFirstByte                              ; 5       ;
; ArduinoFlowCtrl1_N~input                                            ; 4       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[2]                       ; 4       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk10:Cnt10[2]                       ; 4       ;
; miniUART:U1|ClkUnit:ClkDiv|Add2~2                                   ; 4       ;
; Quadrature_decoder:Quadrature_decoder1|Equal0~0                     ; 4       ;
; miniUART:U1|ClkUnit:ClkDiv|Add2~1                                   ; 4       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[3]                       ; 4       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[1]                       ; 4       ;
; \DataBuffer:CurrentState.SendSecondByte                             ; 4       ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[1]~head_lut           ; 4       ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[0]~head_lut           ; 4       ;
; miniUART:U1|ClkUnit:ClkDiv|tmpEnTX                                  ; 4       ;
; NewRequest                                                          ; 4       ;
; \DataBuffer:TimeOut[22]                                             ; 4       ;
; miniUART:U1|TxUnit:TxDev|TxD                                        ; 4       ;
; Quadrature_decoder:Quadrature_decoder1|error~latch                  ; 3       ;
; miniUART:U1|ClkUnit:ClkDiv|Add0~0                                   ; 3       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[4]                       ; 3       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[3]                       ; 3       ;
; miniUART:U1|ClkUnit:ClkDiv|Add2~3                                   ; 3       ;
; DataBuffer~0                                                        ; 3       ;
; Selector7~1                                                         ; 3       ;
; miniUART:U1|ClkUnit:ClkDiv|Cnt16~1                                  ; 3       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[4]                       ; 3       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux12~0                                  ; 3       ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[1]~head_lut           ; 3       ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[0]~head_lut           ; 3       ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[1]~head_lut           ; 3       ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[0]~head_lut           ; 3       ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[1]~head_lut           ; 3       ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[0]~head_lut           ; 3       ;
; \DataBuffer:CurrentEncoder[0]                                       ; 3       ;
; \DataBuffer:CurrentState.ArduinoEvent1                              ; 3       ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[2]~head_lut           ; 3       ;
; \DataBuffer:TimeOut[19]                                             ; 3       ;
; \DataBuffer:TimeOut[18]                                             ; 3       ;
; \DataBuffer:TimeOut[14]                                             ; 3       ;
; \DataBuffer:TimeOut[11]                                             ; 3       ;
; \DataBuffer:TimeOut[9]                                              ; 3       ;
; \DataBuffer:TimeOut[8]                                              ; 3       ;
; Quadrature_decoder:Quadrature_decoder1|counter[14]                  ; 3       ;
; Quadrature_decoder:Quadrature_decoder1|counter[13]                  ; 3       ;
; Quadrature_decoder:Quadrature_decoder1|counter[12]                  ; 3       ;
; Quadrature_decoder:Quadrature_decoder1|counter[11]                  ; 3       ;
; Quadrature_decoder:Quadrature_decoder1|counter[10]                  ; 3       ;
; Quadrature_decoder:Quadrature_decoder1|counter[9]                   ; 3       ;
; Quadrature_decoder:Quadrature_decoder1|counter[8]                   ; 3       ;
; Quadrature_decoder:Quadrature_decoder1|counter[0]                   ; 3       ;
; Quadrature_decoder:Quadrature_decoder1|counter[7]                   ; 3       ;
; ArduinoFlowCtrl2_N~input                                            ; 2       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux7~9                                   ; 2       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux10~1                                  ; 2       ;
; miniUART:U1|ClkUnit:ClkDiv|Add1~1                                   ; 2       ;
; miniUART:U1|TxUnit:TxDev|TReg[7]                                    ; 2       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux0~1                                   ; 2       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[5]                       ; 2       ;
; miniUART:U1|ClkUnit:ClkDiv|Add1~0                                   ; 2       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk10:Cnt10[3]                       ; 2       ;
; miniUART:U1|ClkUnit:ClkDiv|Cnt16~2                                  ; 2       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux16~0                                  ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|\Shifter:clk_tick_counter[1] ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|\Shifter:clk_tick_counter[3] ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|\Shifter:clk_tick_counter[2] ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|\Shifter:clk_tick_counter[4] ; 2       ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[2]                       ; 2       ;
; miniUART:U1|TxUnit:TxDev|tmpTRegE~0                                 ; 2       ;
; miniUART:U1|TxUnit:TxDev|BitCnt[1]~3                                ; 2       ;
; miniUART:U1|TxUnit:TxDev|BitCnt[2]~2                                ; 2       ;
; miniUART:U1|TxUnit:TxDev|BitCnt[3]~1                                ; 2       ;
; miniUART:U1|TxUnit:TxDev|TReg[0]~5                                  ; 2       ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[2]~head_lut           ; 2       ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[2]~head_lut           ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[2]~head_lut           ; 2       ;
; Selector0~2                                                         ; 2       ;
; Selector0~0                                                         ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|voteA_previous~head_lut      ; 2       ;
; miniUART:U1|TxUnit:TxDev|Mux0~1                                     ; 2       ;
; miniUART:U1|TxUnit:TxDev|TReg[0]                                    ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|error~head_lut               ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|Mux16~1                      ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|Mux16~0                      ; 2       ;
; Quadrature_decoder:Quadrature_decoder2|error                        ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|counter[15]                  ; 2       ;
; \DataBuffer:TimeOut[31]                                             ; 2       ;
; \DataBuffer:TimeOut[7]                                              ; 2       ;
; \DataBuffer:TimeOut[10]                                             ; 2       ;
; \DataBuffer:TimeOut[13]                                             ; 2       ;
; \DataBuffer:TimeOut[12]                                             ; 2       ;
; \DataBuffer:TimeOut[17]                                             ; 2       ;
; \DataBuffer:TimeOut[16]                                             ; 2       ;
; \DataBuffer:TimeOut[15]                                             ; 2       ;
; \DataBuffer:TimeOut[27]                                             ; 2       ;
; \DataBuffer:TimeOut[26]                                             ; 2       ;
; \DataBuffer:TimeOut[25]                                             ; 2       ;
; \DataBuffer:TimeOut[24]                                             ; 2       ;
; \DataBuffer:TimeOut[21]                                             ; 2       ;
; \DataBuffer:TimeOut[20]                                             ; 2       ;
; \DataBuffer:TimeOut[23]                                             ; 2       ;
; \DataBuffer:TimeOut[5]                                              ; 2       ;
; \DataBuffer:TimeOut[4]                                              ; 2       ;
; \DataBuffer:TimeOut[3]                                              ; 2       ;
; \DataBuffer:TimeOut[2]                                              ; 2       ;
; \DataBuffer:TimeOut[1]                                              ; 2       ;
; \DataBuffer:TimeOut[0]                                              ; 2       ;
; \DataBuffer:TimeOut[6]                                              ; 2       ;
; \DataBuffer:TimeOut[30]                                             ; 2       ;
; \DataBuffer:TimeOut[29]                                             ; 2       ;
; \DataBuffer:TimeOut[28]                                             ; 2       ;
; miniUART:U1|Init1                                                   ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|counter[6]                   ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|counter[5]                   ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|counter[4]                   ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|counter[3]                   ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|counter[2]                   ; 2       ;
; Quadrature_decoder:Quadrature_decoder1|counter[1]                   ; 2       ;
; miniUART:U1|TxUnit:TxDev|TReg[7]~14                                 ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg[7]~13                                 ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux7~10                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux7~4                                   ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux17~4                                  ; 1       ;
; miniUART:U1|TxData~7                                                ; 1       ;
; DataToTransmitBuffer[15]                                            ; 1       ;
; miniUART:U1|TxData[7]                                               ; 1       ;
; miniUART:U1|TxData~6                                                ; 1       ;
; DataToTransmitBuffer[14]                                            ; 1       ;
; miniUART:U1|TxUnit:TxDev|TBuff[7]                                   ; 1       ;
; miniUART:U1|TxUnit:TxDev|Mux5~0                                     ; 1       ;
; miniUART:U1|TxData[6]                                               ; 1       ;
; miniUART:U1|TxData~5                                                ; 1       ;
; DataToTransmitBuffer[13]                                            ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg~11                                    ; 1       ;
; miniUART:U1|TxUnit:TxDev|TBuff[6]                                   ; 1       ;
; miniUART:U1|TxData[5]                                               ; 1       ;
; miniUART:U1|TxData~4                                                ; 1       ;
; DataToTransmitBuffer[12]                                            ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg~10                                    ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg[6]                                    ; 1       ;
; miniUART:U1|TxUnit:TxDev|TBuff[5]                                   ; 1       ;
; miniUART:U1|TxData[4]                                               ; 1       ;
; miniUART:U1|TxData~3                                                ; 1       ;
; DataToTransmitBuffer[11]                                            ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg~9                                     ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg[5]                                    ; 1       ;
; miniUART:U1|TxUnit:TxDev|TBuff[4]                                   ; 1       ;
; miniUART:U1|TxData[3]                                               ; 1       ;
; miniUART:U1|TxData~2                                                ; 1       ;
; DataToTransmitBuffer[10]                                            ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Cnt26~6                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Cnt26~5                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Cnt26~4                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Cnt26~3                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Cnt26~2                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Cnt26~1                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Add0~1                                   ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Cnt26~0                                  ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg~8                                     ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg[4]                                    ; 1       ;
; miniUART:U1|TxUnit:TxDev|TBuff[3]                                   ; 1       ;
; miniUART:U1|TxData[2]                                               ; 1       ;
; miniUART:U1|TxData~1                                                ; 1       ;
; DataToTransmitBuffer[9]                                             ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux11~0                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|ClkDiv26~0                               ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux0~0                                   ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux10~0                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux9~0                                   ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux8~0                                   ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg~7                                     ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg[3]                                    ; 1       ;
; miniUART:U1|TxUnit:TxDev|TBuff[2]                                   ; 1       ;
; miniUART:U1|TxData[1]                                               ; 1       ;
; miniUART:U1|TxData~0                                                ; 1       ;
; DataToTransmitBuffer[8]                                             ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|clk_tick_counter~2           ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|clk_tick_counter~1           ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|clk_tick_counter~0           ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux13~2                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux13~1                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux13~0                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux14~0                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux17~3                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux17~2                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux16~1                                  ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux15~0                                  ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg~6                                     ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg[2]                                    ; 1       ;
; miniUART:U1|TxUnit:TxDev|TBuff[1]                                   ; 1       ;
; miniUART:U1|TxData[0]                                               ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[1]~data_lut           ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[2]~data_lut           ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[0]~data_lut           ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[1]~data_lut           ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[2]~data_lut           ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[0]~data_lut           ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|voteA_previous~data_lut      ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|voteB_previous~data_lut      ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[1]~data_lut           ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[2]~data_lut           ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[0]~data_lut           ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|voteB_previous~data_lut      ; 1       ;
; Selector4~0                                                         ; 1       ;
; miniUART:U1|TxUnit:TxDev|tmpTBufE~0                                 ; 1       ;
; \DataBuffer:CurrentEncoder[0]~0                                     ; 1       ;
; Selector11~0                                                        ; 1       ;
; Selector8~0                                                         ; 1       ;
; Selector7~3                                                         ; 1       ;
; Selector5~2                                                         ; 1       ;
; WideOr3~1                                                           ; 1       ;
; Selector5~1                                                         ; 1       ;
; Selector5~0                                                         ; 1       ;
; Selector6~0                                                         ; 1       ;
; WideOr3~0                                                           ; 1       ;
; Selector7~2                                                         ; 1       ;
; Selector7~0                                                         ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|voteA_previous~data_lut      ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[1]~data_lut           ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[2]~data_lut           ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[0]~data_lut           ; 1       ;
; miniUART:U1|TxUnit:TxDev|tmpTRegE~2                                 ; 1       ;
; miniUART:U1|TxUnit:TxDev|tmpTRegE~1                                 ; 1       ;
; miniUART:U1|ClkUnit:ClkDiv|Mux12~1                                  ; 1       ;
; miniUART:U1|TxUnit:TxDev|BitCnt[2]~7                                ; 1       ;
; miniUART:U1|TxUnit:TxDev|Add0~0                                     ; 1       ;
; miniUART:U1|TxUnit:TxDev|BitCnt[3]~6                                ; 1       ;
; miniUART:U1|TxUnit:TxDev|BitCnt[3]~5                                ; 1       ;
; miniUART:U1|TxUnit:TxDev|BitCnt[1]~4                                ; 1       ;
; miniUART:U1|TxUnit:TxDev|BitCnt~0                                   ; 1       ;
; miniUART:U1|TxUnit:TxDev|Mux4~0                                     ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg~4                                     ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg[1]~2                                  ; 1       ;
; miniUART:U1|TxUnit:TxDev|TReg[1]                                    ; 1       ;
; miniUART:U1|TxUnit:TxDev|TBuff[0]                                   ; 1       ;
; miniUART:U1|Load~0                                                  ; 1       ;
; Selector3~0                                                         ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[1]~_emulated          ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[2]~_emulated          ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[0]~_emulated          ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[1]~_emulated          ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[2]~_emulated          ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[0]~_emulated          ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|voteA_previous~head_lut      ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|voteA_previous~_emulated     ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|voteB_previous~head_lut      ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|voteB_previous~_emulated     ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|error~clear_lut              ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|error~data_lut               ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[1]~_emulated          ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[2]~_emulated          ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[0]~_emulated          ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|voteB_previous~head_lut      ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|voteB_previous~_emulated     ; 1       ;
; Selector0~4                                                         ; 1       ;
; Selector0~3                                                         ; 1       ;
; LessThan0~13                                                        ; 1       ;
; LessThan0~12                                                        ; 1       ;
; LessThan0~11                                                        ; 1       ;
; LessThan0~10                                                        ; 1       ;
; LessThan0~9                                                         ; 1       ;
; LessThan0~8                                                         ; 1       ;
; LessThan0~7                                                         ; 1       ;
; LessThan0~6                                                         ; 1       ;
; LessThan0~5                                                         ; 1       ;
; LessThan0~4                                                         ; 1       ;
; LessThan0~3                                                         ; 1       ;
; LessThan0~2                                                         ; 1       ;
; LessThan0~1                                                         ; 1       ;
; LessThan0~0                                                         ; 1       ;
; Selector0~1                                                         ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|voteA_previous~_emulated     ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[1]~_emulated          ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[2]~_emulated          ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[0]~_emulated          ; 1       ;
; miniUART:U1|TxUnit:TxDev|TxD~1                                      ; 1       ;
; miniUART:U1|TxUnit:TxDev|Mux0~3                                     ; 1       ;
; miniUART:U1|TxUnit:TxDev|Mux0~2                                     ; 1       ;
; miniUART:U1|TxUnit:TxDev|Mux0~0                                     ; 1       ;
; miniUART:U1|process_0~0                                             ; 1       ;
; miniUART:U1|FirstLoadDone~1                                         ; 1       ;
; miniUART:U1|FirstLoadDone~0                                         ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|error~2                      ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|error~1                      ; 1       ;
; Quadrature_decoder:Quadrature_decoder2|error~0                      ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|error~_emulated              ; 1       ;
; LEDG~12                                                             ; 1       ;
; LEDG~11                                                             ; 1       ;
; LEDG~10                                                             ; 1       ;
; LEDG~9                                                              ; 1       ;
; LEDG~8                                                              ; 1       ;
; LEDG~7                                                              ; 1       ;
; LEDG~6                                                              ; 1       ;
; LEDG~5                                                              ; 1       ;
; LEDG~4                                                              ; 1       ;
; LEDG~3                                                              ; 1       ;
; LEDG~2                                                              ; 1       ;
; LEDG~1                                                              ; 1       ;
; LEDG~0                                                              ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[15]~48               ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|Add0~8                       ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|Add0~7                       ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|Add0~6                       ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|Add0~5                       ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|Add0~4                       ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|Add0~3                       ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|Add0~2                       ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|Add0~1                       ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|Add0~0                       ; 1       ;
; \DataBuffer:TimeOut[31]~1                                           ; 1       ;
; \DataBuffer:TimeOut[30]~2                                           ; 1       ;
; \DataBuffer:TimeOut[30]~1                                           ; 1       ;
; \DataBuffer:TimeOut[29]~2                                           ; 1       ;
; \DataBuffer:TimeOut[29]~1                                           ; 1       ;
; \DataBuffer:TimeOut[28]~2                                           ; 1       ;
; \DataBuffer:TimeOut[28]~1                                           ; 1       ;
; \DataBuffer:TimeOut[27]~2                                           ; 1       ;
; \DataBuffer:TimeOut[27]~1                                           ; 1       ;
; \DataBuffer:TimeOut[26]~2                                           ; 1       ;
; \DataBuffer:TimeOut[26]~1                                           ; 1       ;
; \DataBuffer:TimeOut[25]~2                                           ; 1       ;
; \DataBuffer:TimeOut[25]~1                                           ; 1       ;
; \DataBuffer:TimeOut[24]~2                                           ; 1       ;
; \DataBuffer:TimeOut[24]~1                                           ; 1       ;
; \DataBuffer:TimeOut[23]~2                                           ; 1       ;
; \DataBuffer:TimeOut[23]~1                                           ; 1       ;
; \DataBuffer:TimeOut[22]~2                                           ; 1       ;
; \DataBuffer:TimeOut[22]~1                                           ; 1       ;
; \DataBuffer:TimeOut[21]~2                                           ; 1       ;
; \DataBuffer:TimeOut[21]~1                                           ; 1       ;
; \DataBuffer:TimeOut[20]~2                                           ; 1       ;
; \DataBuffer:TimeOut[20]~1                                           ; 1       ;
; \DataBuffer:TimeOut[19]~2                                           ; 1       ;
; \DataBuffer:TimeOut[19]~1                                           ; 1       ;
; \DataBuffer:TimeOut[18]~2                                           ; 1       ;
; \DataBuffer:TimeOut[18]~1                                           ; 1       ;
; \DataBuffer:TimeOut[17]~2                                           ; 1       ;
; \DataBuffer:TimeOut[17]~1                                           ; 1       ;
; \DataBuffer:TimeOut[16]~2                                           ; 1       ;
; \DataBuffer:TimeOut[16]~1                                           ; 1       ;
; \DataBuffer:TimeOut[15]~2                                           ; 1       ;
; \DataBuffer:TimeOut[15]~1                                           ; 1       ;
; \DataBuffer:TimeOut[14]~2                                           ; 1       ;
; \DataBuffer:TimeOut[14]~1                                           ; 1       ;
; \DataBuffer:TimeOut[13]~2                                           ; 1       ;
; \DataBuffer:TimeOut[13]~1                                           ; 1       ;
; \DataBuffer:TimeOut[12]~2                                           ; 1       ;
; \DataBuffer:TimeOut[12]~1                                           ; 1       ;
; \DataBuffer:TimeOut[11]~2                                           ; 1       ;
; \DataBuffer:TimeOut[11]~1                                           ; 1       ;
; \DataBuffer:TimeOut[10]~2                                           ; 1       ;
; \DataBuffer:TimeOut[10]~1                                           ; 1       ;
; \DataBuffer:TimeOut[9]~2                                            ; 1       ;
; \DataBuffer:TimeOut[9]~1                                            ; 1       ;
; \DataBuffer:TimeOut[8]~2                                            ; 1       ;
; \DataBuffer:TimeOut[8]~1                                            ; 1       ;
; \DataBuffer:TimeOut[7]~2                                            ; 1       ;
; \DataBuffer:TimeOut[7]~1                                            ; 1       ;
; \DataBuffer:TimeOut[6]~2                                            ; 1       ;
; \DataBuffer:TimeOut[6]~1                                            ; 1       ;
; \DataBuffer:TimeOut[5]~2                                            ; 1       ;
; \DataBuffer:TimeOut[5]~1                                            ; 1       ;
; \DataBuffer:TimeOut[4]~2                                            ; 1       ;
; \DataBuffer:TimeOut[4]~1                                            ; 1       ;
; \DataBuffer:TimeOut[3]~2                                            ; 1       ;
; \DataBuffer:TimeOut[3]~1                                            ; 1       ;
; \DataBuffer:TimeOut[2]~2                                            ; 1       ;
; \DataBuffer:TimeOut[2]~1                                            ; 1       ;
; \DataBuffer:TimeOut[1]~2                                            ; 1       ;
; \DataBuffer:TimeOut[1]~1                                            ; 1       ;
; \DataBuffer:TimeOut[0]~2                                            ; 1       ;
; \DataBuffer:TimeOut[0]~1                                            ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[14]~47               ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[14]~46               ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[13]~45               ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[13]~44               ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[12]~43               ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[12]~42               ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[11]~41               ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[11]~40               ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[10]~39               ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[10]~38               ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[9]~37                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[9]~36                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[8]~35                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[8]~34                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[7]~31                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[7]~30                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[6]~29                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[6]~28                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[5]~27                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[5]~26                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[4]~25                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[4]~24                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[3]~23                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[3]~22                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[2]~21                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[2]~20                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[1]~19                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[1]~18                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[0]~17                ; 1       ;
; Quadrature_decoder:Quadrature_decoder1|counter[0]~16                ; 1       ;
+---------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 303 / 71,559 ( < 1 % ) ;
; C16 interconnects          ; 13 / 2,597 ( < 1 % )   ;
; C4 interconnects           ; 114 / 46,848 ( < 1 % ) ;
; Direct links               ; 100 / 71,559 ( < 1 % ) ;
; Global clocks              ; 2 / 20 ( 10 % )        ;
; Local interconnects        ; 158 / 24,624 ( < 1 % ) ;
; R24 interconnects          ; 18 / 2,496 ( < 1 % )   ;
; R4 interconnects           ; 148 / 62,424 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.04) ; Number of LABs  (Total = 26) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 4                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 14                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.50) ; Number of LABs  (Total = 26) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 7                            ;
; 1 Clock                            ; 19                           ;
; 1 Clock enable                     ; 9                            ;
; 1 Sync. clear                      ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.46) ; Number of LABs  (Total = 26) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 5                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.88) ; Number of LABs  (Total = 26) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 3                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 3                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 0                            ;
; 9                                               ; 2                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.54) ; Number of LABs  (Total = 26) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 5                            ;
; 4                                           ; 5                            ;
; 5                                           ; 1                            ;
; 6                                           ; 4                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 3                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 1                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 1                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 22        ; 0            ; 22        ; 0            ; 0            ; 22        ; 22        ; 0            ; 22        ; 22        ; 0            ; 9            ; 0            ; 0            ; 13           ; 0            ; 9            ; 13           ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 22           ; 0         ; 22           ; 22           ; 0         ; 0         ; 22           ; 0         ; 0         ; 22           ; 13           ; 22           ; 22           ; 9            ; 22           ; 13           ; 9            ; 22           ; 22           ; 22           ; 13           ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 22           ; 22           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Encoder1_B         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Encoder1_A         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Encoder2_B         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Encoder2_A         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ArduinoFlowCtrl2_N ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ArduinoFlowCtrl1_N ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; CLOCK_50            ; CLOCK_50             ; 15.0              ;
; I/O,CLOCK_50,KEY[0] ; CLOCK_50             ; 14.8              ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                         ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; Source Register                                                 ; Destination Register                                            ; Delay Added in ns ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|clkDiv10                             ; 1.677             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[0]                   ; 1.676             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk10:Cnt10[2]                   ; 1.675             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[4]                   ; 1.675             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[3]                   ; 1.674             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[1]                   ; 1.658             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[2]                   ; 1.634             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|ClkDiv26                             ; 1.582             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk10:Cnt10[1]                   ; 1.472             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[5]                   ; 1.471             ;
; KEY[0]                                                          ; miniUART:U1|TxUnit:TxDev|BitCnt[3]                              ; 1.387             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk10:Cnt10[3]                   ; 1.381             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|tmpEnTX                              ; 1.375             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[3]                   ; 1.373             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[4]                   ; 1.261             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk10:Cnt10[0]                   ; 1.237             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[1]                   ; 1.235             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[2]                   ; 1.234             ;
; KEY[0]                                                          ; miniUART:U1|FirstLoadDone                                       ; 1.169             ;
; KEY[0]                                                          ; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[0]                   ; 1.134             ;
; KEY[0]                                                          ; miniUART:U1|TxUnit:TxDev|BitCnt[0]                              ; 1.112             ;
; KEY[0]                                                          ; miniUART:U1|Init1                                               ; 1.045             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder2|voteB_previous~_emulated ; 1.023             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder2|voteA_previous~_emulated ; 1.019             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder2|shiftA[2]~_emulated      ; 1.009             ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[0]~_emulated      ; Quadrature_decoder:Quadrature_decoder1|voteB_previous~_emulated ; 1.000             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder1|voteA_previous~_emulated ; 1.000             ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[1]~_emulated      ; Quadrature_decoder:Quadrature_decoder1|voteB_previous~_emulated ; 0.998             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder1|voteB_previous~_emulated ; 0.998             ;
; Encoder1_B                                                      ; Quadrature_decoder:Quadrature_decoder1|voteB_previous~_emulated ; 0.998             ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[2]~_emulated      ; Quadrature_decoder:Quadrature_decoder1|voteB_previous~_emulated ; 0.929             ;
; KEY[0]                                                          ; miniUART:U1|TxUnit:TxDev|TxD                                    ; 0.905             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[3]                   ; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[3]                   ; 0.893             ;
; KEY[0]                                                          ; miniUART:U1|TxUnit:TxDev|tmpTBufE                               ; 0.862             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[3]                   ; miniUART:U1|ClkUnit:ClkDiv|tmpEnTX                              ; 0.853             ;
; Encoder1_A                                                      ; Quadrature_decoder:Quadrature_decoder1|voteA_previous~_emulated ; 0.841             ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[1]~_emulated      ; Quadrature_decoder:Quadrature_decoder1|voteA_previous~_emulated ; 0.841             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[4]                   ; miniUART:U1|ClkUnit:ClkDiv|tmpEnTX                              ; 0.829             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder2|shiftB[1]~_emulated      ; 0.821             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder2|shiftB[2]~_emulated      ; 0.816             ;
; KEY[0]                                                          ; \DataBuffer:TimeOut[29]                                         ; 0.812             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder1|shiftA[2]~_emulated      ; 0.811             ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[0]~_emulated      ; Quadrature_decoder:Quadrature_decoder1|voteA_previous~_emulated ; 0.809             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder2|shiftA[1]~_emulated      ; 0.808             ;
; KEY[0]                                                          ; miniUART:U1|TxUnit:TxDev|BitCnt[1]                              ; 0.807             ;
; KEY[0]                                                          ; miniUART:U1|TxUnit:TxDev|BitCnt[2]                              ; 0.807             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder1|shiftA[1]~_emulated      ; 0.795             ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[0]~_emulated      ; Quadrature_decoder:Quadrature_decoder1|shiftB[1]~_emulated      ; 0.794             ;
; Quadrature_decoder:Quadrature_decoder1|shiftB[1]~_emulated      ; Quadrature_decoder:Quadrature_decoder1|shiftB[2]~_emulated      ; 0.794             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder1|shiftB[2]~_emulated      ; 0.794             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder1|shiftB[1]~_emulated      ; 0.794             ;
; Encoder1_B                                                      ; Quadrature_decoder:Quadrature_decoder1|shiftB[2]~_emulated      ; 0.794             ;
; Encoder1_B                                                      ; Quadrature_decoder:Quadrature_decoder1|shiftB[1]~_emulated      ; 0.794             ;
; KEY[0]                                                          ; RAZencoder[1]                                                   ; 0.762             ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[2]~_emulated      ; Quadrature_decoder:Quadrature_decoder1|voteA_previous~_emulated ; 0.755             ;
; KEY[0]                                                          ; \DataBuffer:TimeOut[7]                                          ; 0.725             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder2|error                    ; 0.717             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[4]                   ; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[4]                   ; 0.716             ;
; Encoder1_A                                                      ; Quadrature_decoder:Quadrature_decoder1|shiftA[2]~_emulated      ; 0.652             ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[1]~_emulated      ; Quadrature_decoder:Quadrature_decoder1|shiftA[2]~_emulated      ; 0.652             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[1]                   ; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[1]                   ; 0.618             ;
; miniUART:U1|ClkUnit:ClkDiv|ClkDiv26                             ; miniUART:U1|ClkUnit:ClkDiv|\DivClk10:Cnt10[0]                   ; 0.618             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk10:Cnt10[0]                   ; miniUART:U1|ClkUnit:ClkDiv|\DivClk10:Cnt10[0]                   ; 0.618             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[0]                   ; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[1]                   ; 0.618             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[1]                   ; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[2]                   ; 0.617             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[0]                   ; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[2]                   ; 0.617             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[2]                   ; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[2]                   ; 0.617             ;
; Encoder1_A                                                      ; Quadrature_decoder:Quadrature_decoder1|shiftA[1]~_emulated      ; 0.599             ;
; Quadrature_decoder:Quadrature_decoder1|shiftA[0]~_emulated      ; Quadrature_decoder:Quadrature_decoder1|shiftA[1]~_emulated      ; 0.599             ;
; KEY[0]                                                          ; miniUART:U1|TxUnit:TxDev|TBuff[2]                               ; 0.585             ;
; Encoder2_A                                                      ; Quadrature_decoder:Quadrature_decoder2|voteA_previous~_emulated ; 0.582             ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[0]~_emulated      ; Quadrature_decoder:Quadrature_decoder2|voteA_previous~_emulated ; 0.582             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[0]                   ; miniUART:U1|ClkUnit:ClkDiv|\DivClk26:Cnt26[0]                   ; 0.567             ;
; Encoder2_A                                                      ; Quadrature_decoder:Quadrature_decoder2|shiftA[2]~_emulated      ; 0.562             ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[1]~_emulated      ; Quadrature_decoder:Quadrature_decoder2|shiftA[2]~_emulated      ; 0.562             ;
; KEY[0]                                                          ; Quadrature_decoder:Quadrature_decoder1|error~_emulated          ; 0.561             ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[1]~_emulated      ; Quadrature_decoder:Quadrature_decoder2|voteA_previous~_emulated ; 0.557             ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[0]~_emulated      ; Quadrature_decoder:Quadrature_decoder2|voteB_previous~_emulated ; 0.554             ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[2]~_emulated      ; Quadrature_decoder:Quadrature_decoder2|voteA_previous~_emulated ; 0.546             ;
; NewRequest                                                      ; miniUART:U1|FirstLoadDone                                       ; 0.544             ;
; miniUART:U1|Init1                                               ; miniUART:U1|FirstLoadDone                                       ; 0.544             ;
; Encoder2_B                                                      ; Quadrature_decoder:Quadrature_decoder2|voteB_previous~_emulated ; 0.536             ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[1]~_emulated      ; Quadrature_decoder:Quadrature_decoder2|voteB_previous~_emulated ; 0.536             ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[1]~latch          ; Quadrature_decoder:Quadrature_decoder2|error                    ; 0.523             ;
; Encoder2_B                                                      ; Quadrature_decoder:Quadrature_decoder2|error                    ; 0.523             ;
; Quadrature_decoder:Quadrature_decoder2|voteB_previous~_emulated ; Quadrature_decoder:Quadrature_decoder2|error                    ; 0.523             ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[2]~_emulated      ; Quadrature_decoder:Quadrature_decoder2|voteB_previous~_emulated ; 0.495             ;
; KEY[0]                                                          ; miniUART:U1|TxUnit:TxDev|TReg[7]                                ; 0.486             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[3]                   ; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[4]                   ; 0.483             ;
; KEY[0]                                                          ; NewRequest                                                      ; 0.454             ;
; Quadrature_decoder:Quadrature_decoder2|voteA_previous~_emulated ; Quadrature_decoder:Quadrature_decoder2|error                    ; 0.449             ;
; Encoder2_A                                                      ; Quadrature_decoder:Quadrature_decoder2|shiftA[1]~_emulated      ; 0.371             ;
; Quadrature_decoder:Quadrature_decoder2|shiftA[0]~_emulated      ; Quadrature_decoder:Quadrature_decoder2|shiftA[1]~_emulated      ; 0.371             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[3]                   ; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[1]                   ; 0.352             ;
; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[4]                   ; miniUART:U1|ClkUnit:ClkDiv|\DivClk16:Cnt16[1]                   ; 0.352             ;
; Encoder2_B                                                      ; Quadrature_decoder:Quadrature_decoder2|shiftB[1]~_emulated      ; 0.345             ;
; Quadrature_decoder:Quadrature_decoder2|shiftB[0]~_emulated      ; Quadrature_decoder:Quadrature_decoder2|shiftB[1]~_emulated      ; 0.345             ;
; KEY[0]                                                          ; miniUART:U1|TxUnit:TxDev|TBuff[3]                               ; 0.333             ;
; KEY[0]                                                          ; miniUART:U1|TxUnit:TxDev|TBuff[4]                               ; 0.333             ;
; KEY[0]                                                          ; miniUART:U1|TxUnit:TxDev|TBuff[5]                               ; 0.333             ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun May 06 09:35:42 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off QuartusProjet -c QuartusProjet
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP4CE22F17C6 for design "QuartusProjet"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE10F17C6 is compatible
    Info: Device EP4CE6F17C6 is compatible
    Info: Device EP4CE15F17C6 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info: Pin ~ALTERA_DCLK~ is reserved at location H1
    Info: Pin ~ALTERA_DATA0~ is reserved at location H2
    Info: Pin ~ALTERA_nCEO~ is reserved at location F16
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "Quadrature_decoder1|voteB_previous~latch|combout" is a latch
    Warning: Node "Quadrature_decoder1|voteA_previous~latch|combout" is a latch
    Warning: Node "Quadrature_decoder1|error~latch|combout" is a latch
    Warning: Node "Quadrature_decoder2|shiftB[1]~latch|combout" is a latch
    Warning: Node "Quadrature_decoder2|voteA_previous~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'QuartusProjet.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {KEY[0]}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEY[0]}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEY[0]}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEY[0]}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEY[0]}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {KEY[0]}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEY[0]}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {KEY[0]}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info: Automatically promoted node KEY[0]~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node RAZencoder[1]
        Info: Destination node miniUART:U1|TxUnit:TxDev|tmpTBufE
        Info: Destination node miniUART:U1|Load
        Info: Destination node miniUART:U1|Init1
        Info: Destination node miniUART:U1|TxUnit:TxDev|TxD
        Info: Destination node miniUART:U1|TxUnit:TxDev|tmpTRegE
        Info: Destination node miniUART:U1|TxUnit:TxDev|BitCnt[0]
        Info: Destination node \DataBuffer:TimeOut[0]
        Info: Destination node \DataBuffer:TimeOut[1]
        Info: Destination node \DataBuffer:TimeOut[2]
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X10_Y23 to location X20_Y34
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Quartus II Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 366 megabytes
    Info: Processing ended: Sun May 06 09:35:52 2012
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:10


