 2
行政院國家科學委員會專題研究計畫成果報告 
奈米級結構陣列製作技術應用於高效能電池元件之研製 
Development of cell devices with high performance by fabricating nanoscale 
structure array  
計畫編號：NSC 95-2221-E-003-001 
執行期限：95.08.01~96.07.31 
主持人：楊啟榮 教授 
Email: ycr@ntnu.edu.tw 
研究人員：黃茂榕、黃慶銘、古耀方、張龍吟、廖莉菱 
一、中文摘要 
本計劃提出結合自組裝奈米球微影
(self-assembed nanosphere lithography, SANL)
以 及 光 輔 助 電 化 學 蝕 刻  (photo-assisted 
electrochemical etching, PAECE)兩項技術，在
矽晶片表面製作高深寬比的奈米孔洞陣列結
構，並用於降低矽晶片的反射效率。實驗結
果顯示SANSL能於矽晶片上定義出完整排列
的陣列圖形。所完成的奈米級孔洞陣列結
構，其蝕刻深度約為 6.2 μm，直徑約為 90 
nm，即孔洞的深寬比可達約 68:1。調變蝕刻
電壓可以使奈米級孔洞陣列，轉變成奈米柱
狀陣列結構，而當使用 2 V 的蝕刻電壓時，能
夠產生高度 1μm，直徑為 100 nm，深寬比為
10:1 的奈米柱狀陣列。 
矽晶片表面經過粗化(texture)處理後可降
低晶片表面的反射率，以增加矽質太陽能電
池的發電效率。在 200 nm-890 nm 波長範圍內
矽晶片的平均加權反射率為 40.2 %。未經過
SANSL 而只經過 5 分鐘的 PAECE 蝕刻後，
加權平均反射效率降低為 5.16 %；然而，經
過 SANSL 以及 5 分鐘的 PAECE 蝕刻後，加
權平均反射效率可降低為 1.73%。此外，當奈
米級孔洞陣列結構表面再鍍上 200 Å 的
silicon nitride 後，加權平均反射率可更進一步
降低為 0.878%。本論文所提出的新型製程技
術，除具有低成本優勢外，所完成的奈米級
孔洞陣列結構更可實際應用於單晶矽太陽能
電池之抗反射結構。 
關鍵詞：自組裝奈米球微影、光輔助電化學
蝕刻、奈米結構陣列、太陽能電池 
ABSTRACT 
This study presents the integration of 
self-assembled nanosphere lithography (SANSL) 
and photo-assisted electrochemical etching 
(PAECE) to fabricate a nanostructure array with 
a high aspect ratio on the surface of silicon 
wafer, to reduce its reflectance. The 
experimental results show that the etching depth 
of the fabricated nanopore array structure is 
about 6.2 μm and its diameter is about 90 nm, 
such that the aspect ratio of the pore can reach 
about 68:1. Tuning the etching voltage can 
convert the nanopore array to a nanopillar array. 
PAECE at 2 V can yield an array of nanopillar 
with a height of 2 μm, a diameter of 100 nm and 
an aspect ratio of 10:1. 
After the surface of a silicon wafer has 
been texturized, the reflectance of the wafer 
surface can be reduced to increase the power 
generation efficiency of a silicon-based solar 
cell. The weighted mean reflectance of a blank 
silicon wafer is 40.2 % in the wavelength range 
of 280~890 nm. Five-minute PAECE without 
SANSL reduces the weighted mean reflectance 
to 5.16 %. Five-minute PAECE with SANSL 
reduces the weighted mean reflectance to 1.73 
%. Further coating of a 200 Å-thick silicon 
nitride layer on the surface of a nanostructure 
array reduces the weighted mean reflectance 
even to 0.878 %. The novel fabrication 
technology proposed in this study has the 
advantage of being low cost, and the fabricated 
nanostructure array can be employed as an 
antireflection structure in single crystalline 
 4
電阻值 0.01-0.018 Ω/cm，厚度 525 μm。晶片
表面先以LPCVD (low pressure chemical vapor 
deposition, LPCVD)沉積 200 nm 的 silicon 
nitride。將晶片切割成 18 × 18 mm 的尺寸。晶
片 必 須 分 別 置 於 piranha solution 
(H2SO4:H2O2=3:1)、aceton 以及 methanol 中以
超音波震盪器(100 W)中清洗 1 hr、30 min、30 
min。 
本計劃使用 2.5 % (w/v)的聚苯乙烯奈米
球 ( 直徑 200 nm) 懸浮溶液 (Polysciences, 
Inc.) ，並與甲醇以及表面活性劑 Triton 
X-100，以 800:400:1 之體積比混合成為旋轉
塗佈使用之微影液。取 1~1.2 ml 的微影液滴
在晶片上，使用 1300 rpm 的轉速進行旋轉塗
佈。待晶片上的溶液揮發後，將晶片使用
RIE，於 60 mTorr 下使用 10 sccm 的 CF4 氣體
(RF=180 W)蝕刻 12 分鐘。最後將晶片分別放
入 dichloromethane與 acetone中去除聚苯乙烯
奈米球，即可將奈米球圖案轉移至氮化矽層
上，用於後續的 PAECE 製程。 
在晶片背面分別鍍上 5 nm 的 Cr 與 200 
nm 的 Cu，使蝕刻電壓均勻分布在晶片上。將
HF (50 wt%)與 ethanol 以及 DI water，以
0.5:2:7.5 之重量百分比進行調配，成為 HF 濃
度為 2.5 wt%之蝕刻液，在圖二所示的實驗設
備架構進行 PAECE 程序。使用恆電位儀 
(EG&G 263A)供予晶片正電壓，陰極白金電極
與晶片間距離為 4 cm。在晶片背後施以 340 W
的氙氣(Xe)燈源照射，照射光源與晶片間距離
為 7 cm。蝕刻條件的設定分別為固定電壓與
固定時間。首先，固定 1 V 的蝕刻電壓，改變
蝕刻時間。其次，固定 5 min 的蝕刻時間，改
變蝕刻電壓。在完成 PAECE 製程後即可形成
具週期性排列的奈米結構陣列，接著以 RIE
去除晶片表面的氮化矽層。利用 SEM (JEOL 
JSM-6360)觀察每道製程所產生的表面型態
並探討實驗結果。 
最後，使用光譜儀(spectrometer) (Perkin 
Elmer Lambda 900) 進行光源波長範圍 200 
nm-890 nm 的反射效率評估。評估的重點包括
蝕刻時間與反射率之關係；在相同蝕刻條件
下，比較有、無 SANSL 對於反射效果之影響。
最後在抗反射效果最佳的試片上，使用濺鍍
機鍍上 200 Å 的 silicon nitride 膜，進一步評
估加入 silicon nitride 膜以降低反射率的可行
性。 
五、實驗結果 
5.1 自組裝奈米球微影 
圖 3(a)表示在旋轉塗佈後，可得到趨近完
美排列的奈米球陣列，其面積約為 40 μm 
×30μm。圖 3(b)表示圖 3(a)、(c)的試片經 RIE
蝕刻並且去除奈米球後，在氮化矽層上所產
生的週期性排列之奈米點，其將隨者 RIE 蝕
刻時間的增加而縮小。氮化矽奈米點間的孔
洞作為 PAECE 的蝕刻窗，而蝕刻窗的尺寸可
由 RIE 的時間控制，其將影響 PAECE 蝕刻完
成的孔洞直徑大小。 
 
5.2 奈米孔洞陣列結構 
圖 4 表示在 PAECE 蝕刻後，氮化矽奈米
點的周圍將生成六個奈米孔洞，並呈現週期
性排列。孔洞的尺寸約為 70 nm~90 nm，小於
抗反射效率評估測試光源的最小波長 200 
nm。 
圖 5 顯示蝕刻時間與孔洞的深度呈線性
關係。在施加 1 V 的蝕刻電壓時，蝕刻速率在
不同的蝕刻時間下均保持在約 0.45 μm/min。
雖然增加蝕刻電壓可增大蝕刻速率，但也容
易產生擴孔的現象，造成奈米級孔洞不易獲
得。另外，PAECE 除了不會產生蝕刻速率隨
著蝕刻窗尺寸變小而下降的 Lag 現象外[25]，
由圖 5 也清楚地看出隨著蝕刻深度的增加，
蝕刻速率幾乎保持固定值並不會下降。這些
都是 PAECE 優於 ICP-RIE 的特點。 
圖 6 顯示當蝕刻時間為 5 分鐘與 12.5 分
鐘時，分別產生平均深度為2.3 μm以及6.2 　
m 的蝕刻孔洞。蝕刻孔洞的生成方向垂直於
晶片表面。圖 6(b)表示當蝕刻時間為 12.5 分
鐘時，蝕刻孔洞的深度為 6.2 μm，蝕刻孔洞
直徑約為 90 nm，孔洞的深寬比可達到 68:1。
圖 4 顯示增加蝕刻時間，蝕刻孔洞的深度變
化十分明顯，但蝕刻孔洞寬度的增加程度卻
相對較小。這個蝕刻孔洞深度增加速率遠高
於孔洞直徑增大速率之特性，正是 PAECE 蝕
刻製程可輕易獲得高深寬比結構的主要原
因。 
5.3 奈米柱陣列結構 
在改變蝕刻電壓的條件下，其蝕刻速率
 6
(5) 在 280 nm-890 nm 波長範圍內，經過
SANSL 以及 5 分鐘的 PAECE 蝕刻後，加權
平均反射效率可由空白晶片的 40.2 %降低為
1.73 %。 
(6) 具週期性排列特性的奈米級孔洞陣列結
構表面再鍍上 200 Å 的 silicon nitride 後，280 
nm-700 nm 波長範圍的加權平均反射率更是
只有 0.491%，幾乎是比空白晶片的反射率降
低 85 倍。 
 
七、參考文獻 
[1] 川合知二, "圖解奈米科技", 工業技術研
究院 (2002)。 
[2] D. S. Kim, S. C. Hohng, V. Malyarchuk, Y. 
C. Yoon, Y. H. Ahn, K. J. Yee, J.W. Park, J. 
Kim, Q. H. Park, and C. Lienau, 
Microscopic origin of surface-plasmon 
radiation in plasmonic band-gap 
nanostructures, Phys. Rev. Lett. 91 (2003) 
143901-1. 
[3] Y. K. Kim, A. J. Danner, Jr. J. J. Raftery, K. 
D. Choquette, Focused ion beam 
nanopatterning for optoelectronic device 
fabrication, IEEE journal of selected topics 
in quantum electronics 11 (2005) 1292.  
[4] R. Gordon, A.G. Brolo, A. McKinnon, A. 
Rajora, B. Leathem, and K. L. Kavanagh, 
Strong polarization in the optical 
transmission through elliptical nanohole 
arrays, Phys. Rev. Lett. 92 (2004) 037401-1. 
[5] W. Bogaerts, V. Wiaux, D. Taillaert, S. 
Beckx, B. Luyssaert, P. Bienstman,  R. 
Baets, Fabrication of photonic crystals in 
silicon-on-insulator using 248-nm deep UV 
lithography, IEEE journal of selected topics 
in quantum electronics 8 (2002) 928. 
[6] F. Marty, L. Rousseau, B. Saadany, B. 
Mercier, O. Franc¸ais, Y. Mita, T. 
Bourouina, Advanced etching of silicon 
based on deep reactive ion etching for silicon 
high aspect ratio microstructures and 
three-dimensional micro- and nanostructures, 
Microelectronics Journal 36 (2005) 673. 
[7] T. Zijlstra, E. van der Drift, M. J. A. de 
Dood, E. Snoeks, A. Polman, Fabrication of 
two-dimensional photonic crystal 
waveguides for 1.5 mm in silicon by deep 
anisotropic dry etching, J. Vac. Sci. Technol. 
B 17 (19996) 2734. 
[8] J. Zhu, Y. Zhang, B. Zhou, J. Gao, S. Jia, 
Fabrication of silicon-based two-dimensional 
photonic crystals, Microsyst Technol 12 
(2006) 919. 
[9] X. M. Zhao, Y. Xia, O. J.A. Schueller, D. 
Qin, G. M. Whitesides, Fabrication of 
microstructures using shrinkable polystyrene 
films, Sensors and Actuators A 65 (1998) 
209. 
[10] C. W. Kuo,  J. Y. Shiu,  P. Chen, G. A. 
Somorjai, Fabrication of size-tunable 
large-area periodic silicon nanopillar arrays 
with sub-10-nm resolution, J. Phys. Chem. B 
107 (2003) 9950. 
[11] J. Rybczynski, U. Ebels, M. Giersig, 
Large-scale, 2D arrays of magnetic 
nanoparticles, Colloids and Surfaces A: 
Physicochem. Eng. Aspects 219 (2003) 1. 
[12] C. L. Cheung, R. J. Nikoli´c, C. E. 
Reinhardt, T. F. Wang, Fabrication of 
nanopillars by nanosphere lithography, 
Nanotechnology 17 (2006) 1339. 
[13] V. Lehmann, The physics of macropore 
formation in low doped n-type silicon, J. 
Electrochem. Soc. 140 (1993), 2836. 
[14] D. R. Turner, Electropolishing silicon in 
hydrofluoric acid solutions, J. Electrochem. 
Soc. 105 (1958), 402. 
[15] R. L. Smith, S. D. Collins, Porous silicon 
formation mechanisms, J. Appl. Phys. 71 
(1992), R1. 
[16] P. Kleimann, J. Linnros, S. Petersson, 
Formation of wide and deep pores in silicon 
by electrochemical etching, Mater. Sci. and 
Eng. 29 (2000), B69. 
[17] H. Ohji, S. Izuo, P. J. French, K. Tsutsumi, 
Macroporous-based micromachining on full 
wafers, Sens. Actuator A-Phys. 92 (2001), 
384. 
[18] X. G. Zhang, Morphology and formation 
mechanisms of Porous Silicon, J. 
Electrochem. Soc 151 (2004), C69. 
[19] W. Lang, Silicon microstructuring 
technology, Mater. Sci. Eng. R-Rep. 17, 
(1996), 1. 
[20] S.E. Létant, T.W. van Buuren, L.J. 
Terminello, Nanochannel arrays on silicon 
platforms by electrochemistry, NanoLetters 
 8
 
圖 2. 實驗設備架構圖 
 
( a ) 
 
( b ) 
 
( c ) 
圖 3. 自組裝奈米球微影術之實驗結果： (a) 
聚苯乙烯奈米球排列於矽晶片上；(b)、(c)氮
化矽材質之奈米陣列圖形 
 
  
圖 4. 光輔助電化學蝕刻產生的奈米孔洞陣列
之上視圖 
0 2 4 6 8 10 12 14
Etching time ( min )
0.0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
Et
ch
in
g 
ra
te
 ( 
μm
/m
in
 )
 
圖 5. 使用 1V 的蝕刻電壓於不同蝕刻時間下
之蝕刻率變化 
 
 
( a ) 
 10
活性劑、蝕刻時間等製程條件，以建立高深
寬比矽蝕刻之最佳製程參數。4.高深寬比奈米
矽結構製作：建立奈米級孔洞及柱狀結構的
光輔助電化學蝕刻參數條件，製作線寬小於 
100 nm、深寬比大於 50 之矽微結構，以取
代高成本之 ICP-RIE 製程。 
 
