<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from utd-sv
rc: 0 (means success: 1)
should_fail: 0
tags: utd-sv
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/utd-sv
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/utd-sv/sparc_exu_aluor32.v.html" target="file-frame">third_party/tests/utd-sv/sparc_exu_aluor32.v</a>
time_elapsed: 0.004s
ram usage: 9560 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/utd-sv -e sparc_exu_aluor32 <a href="../../../../third_party/tests/utd-sv/sparc_exu_aluor32.v.html" target="file-frame">third_party/tests/utd-sv/sparc_exu_aluor32.v</a>
entity @sparc_exu_aluor32 (i32$ %in) -&gt; (i1$ %out) {
    %0 = const i1 0
    %nor1_1 = sig i1 %0
    %1 = const i1 0
    %nor1_2 = sig i1 %1
    %2 = const i1 0
    %nor1_3 = sig i1 %2
    %3 = const i1 0
    %nor1_4 = sig i1 %3
    %4 = const i1 0
    %nor1_5 = sig i1 %4
    %5 = const i1 0
    %nor1_6 = sig i1 %5
    %6 = const i1 0
    %nor1_7 = sig i1 %6
    %7 = const i1 0
    %nor1_8 = sig i1 %7
    %8 = const i1 0
    %nor1_9 = sig i1 %8
    %9 = const i1 0
    %nor1_10 = sig i1 %9
    %10 = const i1 0
    %nor1_11 = sig i1 %10
    %11 = const i1 0
    %nor1_12 = sig i1 %11
    %12 = const i1 0
    %nor1_13 = sig i1 %12
    %13 = const i1 0
    %nor1_14 = sig i1 %13
    %14 = const i1 0
    %nor1_15 = sig i1 %14
    %15 = const i1 0
    %nor1_16 = sig i1 %15
    %16 = const i1 0
    %nand2_1 = sig i1 %16
    %17 = const i1 0
    %nand2_2 = sig i1 %17
    %18 = const i1 0
    %nand2_3 = sig i1 %18
    %19 = const i1 0
    %nand2_4 = sig i1 %19
    %20 = const i1 0
    %inv3_1 = sig i1 %20
    %21 = const i1 0
    %inv3_2 = sig i1 %21
    %22 = const i1 0
    %inv3_3 = sig i1 %22
    %23 = const i1 0
    %inv3_4 = sig i1 %23
    %in1 = prb i32$ %in
    %24 = const i32 1
    %25 = const i32 0
    %26 = shr i32 %in1, i32 %25, i32 %24
    %27 = exts i1, i32 %26, 0, 1
    %in2 = prb i32$ %in
    %28 = const i32 0
    %29 = const i32 0
    %30 = shr i32 %in2, i32 %29, i32 %28
    %31 = exts i1, i32 %30, 0, 1
    %32 = or i1 %27, %31
    %33 = not i1 %32
    %34 = const time 0s 1e
    drv i1$ %nor1_1, %33, %34
    %in3 = prb i32$ %in
    %35 = const i32 3
    %36 = const i32 0
    %37 = shr i32 %in3, i32 %36, i32 %35
    %38 = exts i1, i32 %37, 0, 1
    %in4 = prb i32$ %in
    %39 = const i32 2
    %40 = const i32 0
    %41 = shr i32 %in4, i32 %40, i32 %39
    %42 = exts i1, i32 %41, 0, 1
    %43 = or i1 %38, %42
    %44 = not i1 %43
    %45 = const time 0s 1e
    drv i1$ %nor1_2, %44, %45
    %in5 = prb i32$ %in
    %46 = const i32 5
    %47 = const i32 0
    %48 = shr i32 %in5, i32 %47, i32 %46
    %49 = exts i1, i32 %48, 0, 1
    %in6 = prb i32$ %in
    %50 = const i32 4
    %51 = const i32 0
    %52 = shr i32 %in6, i32 %51, i32 %50
    %53 = exts i1, i32 %52, 0, 1
    %54 = or i1 %49, %53
    %55 = not i1 %54
    %56 = const time 0s 1e
    drv i1$ %nor1_3, %55, %56
    %in7 = prb i32$ %in
    %57 = const i32 7
    %58 = const i32 0
    %59 = shr i32 %in7, i32 %58, i32 %57
    %60 = exts i1, i32 %59, 0, 1
    %in8 = prb i32$ %in
    %61 = const i32 6
    %62 = const i32 0
    %63 = shr i32 %in8, i32 %62, i32 %61
    %64 = exts i1, i32 %63, 0, 1
    %65 = or i1 %60, %64
    %66 = not i1 %65
    %67 = const time 0s 1e
    drv i1$ %nor1_4, %66, %67
    %in9 = prb i32$ %in
    %68 = const i32 9
    %69 = const i32 0
    %70 = shr i32 %in9, i32 %69, i32 %68
    %71 = exts i1, i32 %70, 0, 1
    %in10 = prb i32$ %in
    %72 = const i32 8
    %73 = const i32 0
    %74 = shr i32 %in10, i32 %73, i32 %72
    %75 = exts i1, i32 %74, 0, 1
    %76 = or i1 %71, %75
    %77 = not i1 %76
    %78 = const time 0s 1e
    drv i1$ %nor1_5, %77, %78
    %in11 = prb i32$ %in
    %79 = const i32 11
    %80 = const i32 0
    %81 = shr i32 %in11, i32 %80, i32 %79
    %82 = exts i1, i32 %81, 0, 1
    %in12 = prb i32$ %in
    %83 = const i32 10
    %84 = const i32 0
    %85 = shr i32 %in12, i32 %84, i32 %83
    %86 = exts i1, i32 %85, 0, 1
    %87 = or i1 %82, %86
    %88 = not i1 %87
    %89 = const time 0s 1e
    drv i1$ %nor1_6, %88, %89
    %in13 = prb i32$ %in
    %90 = const i32 13
    %91 = const i32 0
    %92 = shr i32 %in13, i32 %91, i32 %90
    %93 = exts i1, i32 %92, 0, 1
    %in14 = prb i32$ %in
    %94 = const i32 12
    %95 = const i32 0
    %96 = shr i32 %in14, i32 %95, i32 %94
    %97 = exts i1, i32 %96, 0, 1
    %98 = or i1 %93, %97
    %99 = not i1 %98
    %100 = const time 0s 1e
    drv i1$ %nor1_7, %99, %100
    %in15 = prb i32$ %in
    %101 = const i32 15
    %102 = const i32 0
    %103 = shr i32 %in15, i32 %102, i32 %101
    %104 = exts i1, i32 %103, 0, 1
    %in16 = prb i32$ %in
    %105 = const i32 14
    %106 = const i32 0
    %107 = shr i32 %in16, i32 %106, i32 %105
    %108 = exts i1, i32 %107, 0, 1
    %109 = or i1 %104, %108
    %110 = not i1 %109
    %111 = const time 0s 1e
    drv i1$ %nor1_8, %110, %111
    %in17 = prb i32$ %in
    %112 = const i32 17
    %113 = const i32 0
    %114 = shr i32 %in17, i32 %113, i32 %112
    %115 = exts i1, i32 %114, 0, 1
    %in18 = prb i32$ %in
    %116 = const i32 16
    %117 = const i32 0
    %118 = shr i32 %in18, i32 %117, i32 %116
    %119 = exts i1, i32 %118, 0, 1
    %120 = or i1 %115, %119
    %121 = not i1 %120
    %122 = const time 0s 1e
    drv i1$ %nor1_9, %121, %122
    %in19 = prb i32$ %in
    %123 = const i32 19
    %124 = const i32 0
    %125 = shr i32 %in19, i32 %124, i32 %123
    %126 = exts i1, i32 %125, 0, 1
    %in20 = prb i32$ %in
    %127 = const i32 18
    %128 = const i32 0
    %129 = shr i32 %in20, i32 %128, i32 %127
    %130 = exts i1, i32 %129, 0, 1
    %131 = or i1 %126, %130
    %132 = not i1 %131
    %133 = const time 0s 1e
    drv i1$ %nor1_10, %132, %133
    %in21 = prb i32$ %in
    %134 = const i32 21
    %135 = const i32 0
    %136 = shr i32 %in21, i32 %135, i32 %134
    %137 = exts i1, i32 %136, 0, 1
    %in22 = prb i32$ %in
    %138 = const i32 20
    %139 = const i32 0
    %140 = shr i32 %in22, i32 %139, i32 %138
    %141 = exts i1, i32 %140, 0, 1
    %142 = or i1 %137, %141
    %143 = not i1 %142
    %144 = const time 0s 1e
    drv i1$ %nor1_11, %143, %144
    %in23 = prb i32$ %in
    %145 = const i32 23
    %146 = const i32 0
    %147 = shr i32 %in23, i32 %146, i32 %145
    %148 = exts i1, i32 %147, 0, 1
    %in24 = prb i32$ %in
    %149 = const i32 22
    %150 = const i32 0
    %151 = shr i32 %in24, i32 %150, i32 %149
    %152 = exts i1, i32 %151, 0, 1
    %153 = or i1 %148, %152
    %154 = not i1 %153
    %155 = const time 0s 1e
    drv i1$ %nor1_12, %154, %155
    %in25 = prb i32$ %in
    %156 = const i32 25
    %157 = const i32 0
    %158 = shr i32 %in25, i32 %157, i32 %156
    %159 = exts i1, i32 %158, 0, 1
    %in26 = prb i32$ %in
    %160 = const i32 24
    %161 = const i32 0
    %162 = shr i32 %in26, i32 %161, i32 %160
    %163 = exts i1, i32 %162, 0, 1
    %164 = or i1 %159, %163
    %165 = not i1 %164
    %166 = const time 0s 1e
    drv i1$ %nor1_13, %165, %166
    %in27 = prb i32$ %in
    %167 = const i32 27
    %168 = const i32 0
    %169 = shr i32 %in27, i32 %168, i32 %167
    %170 = exts i1, i32 %169, 0, 1
    %in28 = prb i32$ %in
    %171 = const i32 26
    %172 = const i32 0
    %173 = shr i32 %in28, i32 %172, i32 %171
    %174 = exts i1, i32 %173, 0, 1
    %175 = or i1 %170, %174
    %176 = not i1 %175
    %177 = const time 0s 1e
    drv i1$ %nor1_14, %176, %177
    %in29 = prb i32$ %in
    %178 = const i32 29
    %179 = const i32 0
    %180 = shr i32 %in29, i32 %179, i32 %178
    %181 = exts i1, i32 %180, 0, 1
    %in30 = prb i32$ %in
    %182 = const i32 28
    %183 = const i32 0
    %184 = shr i32 %in30, i32 %183, i32 %182
    %185 = exts i1, i32 %184, 0, 1
    %186 = or i1 %181, %185
    %187 = not i1 %186
    %188 = const time 0s 1e
    drv i1$ %nor1_15, %187, %188
    %in31 = prb i32$ %in
    %189 = const i32 31
    %190 = const i32 0
    %191 = shr i32 %in31, i32 %190, i32 %189
    %192 = exts i1, i32 %191, 0, 1
    %in32 = prb i32$ %in
    %193 = const i32 30
    %194 = const i32 0
    %195 = shr i32 %in32, i32 %194, i32 %193
    %196 = exts i1, i32 %195, 0, 1
    %197 = or i1 %192, %196
    %198 = not i1 %197
    %199 = const time 0s 1e
    drv i1$ %nor1_16, %198, %199
    %nor1_11 = prb i1$ %nor1_1
    %nor1_21 = prb i1$ %nor1_2
    %200 = and i1 %nor1_11, %nor1_21
    %nor1_31 = prb i1$ %nor1_3
    %201 = and i1 %200, %nor1_31
    %nor1_41 = prb i1$ %nor1_4
    %202 = and i1 %201, %nor1_41
    %203 = not i1 %202
    %204 = const time 0s 1e
    drv i1$ %nand2_1, %203, %204
    %nor1_51 = prb i1$ %nor1_5
    %nor1_61 = prb i1$ %nor1_6
    %205 = and i1 %nor1_51, %nor1_61
    %nor1_71 = prb i1$ %nor1_7
    %206 = and i1 %205, %nor1_71
    %nor1_81 = prb i1$ %nor1_8
    %207 = and i1 %206, %nor1_81
    %208 = not i1 %207
    %209 = const time 0s 1e
    drv i1$ %nand2_2, %208, %209
    %nor1_91 = prb i1$ %nor1_9
    %nor1_101 = prb i1$ %nor1_10
    %210 = and i1 %nor1_91, %nor1_101
    %nor1_111 = prb i1$ %nor1_11
    %211 = and i1 %210, %nor1_111
    %nor1_121 = prb i1$ %nor1_12
    %212 = and i1 %211, %nor1_121
    %213 = not i1 %212
    %214 = const time 0s 1e
    drv i1$ %nand2_3, %213, %214
    %nor1_131 = prb i1$ %nor1_13
    %nor1_141 = prb i1$ %nor1_14
    %215 = and i1 %nor1_131, %nor1_141
    %nor1_151 = prb i1$ %nor1_15
    %216 = and i1 %215, %nor1_151
    %nor1_161 = prb i1$ %nor1_16
    %217 = and i1 %216, %nor1_161
    %218 = not i1 %217
    %219 = const time 0s 1e
    drv i1$ %nand2_4, %218, %219
    %nand2_11 = prb i1$ %nand2_1
    %220 = not i1 %nand2_11
    %221 = const time 0s 1e
    drv i1$ %inv3_1, %220, %221
    %nand2_21 = prb i1$ %nand2_2
    %222 = not i1 %nand2_21
    %223 = const time 0s 1e
    drv i1$ %inv3_2, %222, %223
    %nand2_31 = prb i1$ %nand2_3
    %224 = not i1 %nand2_31
    %225 = const time 0s 1e
    drv i1$ %inv3_3, %224, %225
    %nand2_41 = prb i1$ %nand2_4
    %226 = not i1 %nand2_41
    %227 = const time 0s 1e
    drv i1$ %inv3_4, %226, %227
    %inv3_11 = prb i1$ %inv3_1
    %inv3_21 = prb i1$ %inv3_2
    %228 = and i1 %inv3_11, %inv3_21
    %inv3_31 = prb i1$ %inv3_3
    %229 = and i1 %228, %inv3_31
    %inv3_41 = prb i1$ %inv3_4
    %230 = and i1 %229, %inv3_41
    %231 = not i1 %230
    %232 = const time 0s 1e
    drv i1$ %out, %231, %232
}

</pre>
</body>