Este proyecto contiene la implementaci√≥n en Verilog de un conversor BCD a 7 Segmentos junto con su archivo XDC.
