Sono **circuiti**, reti di *porte logiche*, in cui le uscite *dipendono anche dal **tempo***.
Le uscite all'istante di tempo $t^*$ dipendono:
- dal valore degli ingressi all'istante $t^*$
- dal valore delle uscite stesse agli istanti precedenti, $t < t^*$
dunque dagli **ingressi e dalle uscite stesse**.
Ciò viene ottenuto aggiungendo ad una rete combinatoria un meccanismo a **feedback**:
- ![[Pasted image 20240124110919.png]]
La **tabella di verità** per un circuito sequenziale come quello d'esempio include:
- i valori degli *ingressi*
- i valori delle *uscite all'istante precedente*
- i nuovi valori delle *uscite all'istante attuale*
- :
	- ![[Pasted image 20240124111234.png]]
## Flip-Flop Set-Reset
Il nome indica che si tratta di un circuito in grado di commutare tra due stati: **flip**$<=>$**flop**.
*Set-Reset* indicano due operazioni rispettivamente di set e reset
- :
	- ![[Pasted image 20240124113725.png]]
	Considerando il passaggio dagli ingressi:
	- $(S = 0, R = 1)$ a $(S = 1, R = 1)$![[Pasted image 20240124114101.png]]
	- $(S = 1, R = 1)$ a $(S = 1, R = 0)$![[Pasted image 20240124114235.png]]
	- $(S = 1, R = 0)$ a $(S = 1, R = 1)$![[Pasted image 20240124114445.png]]
		Tabella di verità:
			![[Pasted image 20240124114609.png]]
### Flip-Flop Set-Reset "Gated"
Si modifica il FF-SR aggiungendo altre due porte NAND che vincolano gli ingressi ed un ulteriore ingresso chiamato **clock**, che quando esso vale:
- 0$\rightarrow S^° = 1$ e $R^° = 1$ *nessun effetto sullo stato flip-flop* qualunque variazione sugli ingressi S e R
- 1$\rightarrow S^° = \overline S$ e $R^° = \overline R$ *potrà cambiare stato del flip-flop*
- :
	- ![[Pasted image 20240124120250.png]]
		Tabella di verità
			![[Pasted image 20240124120310.png]]
### D-Type FF-SR
Attraverso una modifica al FF-SR, è possibile ottenere un circuito sequenziale in grado di memorizzare il valore d'uscita all'istante $Q(t- 1)$
- :
	- ![[Pasted image 20240124120725.png]]
		Tabella di verità
			![[Pasted image 20240124120835.png]]
> si può notare che quando il **clock = 1 Q(t) = D** e quando il **clock = 0 Q(t) = Q(t - 1)**
> il circuito opera da *memoria ad un bit*
#### 8 Bit Register
Collegando in parallelo 8 D-Type FF-SR si ottiene un *elemento di memoria a 8 bit* (**registro a 8 bit**)
- :
	- ![[Pasted image 20240124125257.png]]
		Tabella di verità
			![[Pasted image 20240124125310.png]]
### Edge Triggering e D-Type Master-Slave
Per un D-Type-FF, il clock *memorizza* il valore $D$ quando clock = $1$. **Ma** se mentre il clock = $1$ e il valore di $D$  cambia, *l'uscita cambierà* di conseguenza.
Tuttavia, se colleghiamo in serie due D-Type-FF otteniamo che:
- $CLK^*$ = $1\rightarrow$ il segnale su $D^*$ si propaga sull'uscita del **Master** FF
- $CLK^*$ = $1\rightarrow$ il segnale su $D^*$ si propaga sull'uscita del **Master** FF fino all'uscita dello **Slave** FF e quindi su $Q^*$
	Il circuito complessivo memorizza $D^*\rightarrow Q^*$ quando $CLK^* = 1\rightarrow 0$ , su un fronte di *discesa del segnale*:
	- ![[Pasted image 20240124130802.png]]
Questo circuito, che opera su un fronte del segnale, può essere rappresentato con il simbolo:
- :
	- ![[Pasted image 20240124130952.png]]
che indica un FF di tipo **edge-triggered** in cui:
- il "triangolo" indica il *fronte di salita* $CLK = 0\rightarrow 1$
	- ![[Pasted image 20240124131407.png]]
- il "triangolo con pallino" indica il *fronte di discesa* $CLK = 1\rightarrow 0$
	- ![[Pasted image 20240124131416.png]]

### Shift Register
Attraverso dei D-Type-FF *collegati in serie* (**serial-to-parallel**) è possibile implementare uno **shift register** ad $n$ bit
- :
	- ![[Pasted image 20240124132604.png]]
#### Simboli dei vari D-Type-FF
- :
	- ![[Pasted image 20240124131505.png]]
### T-Type-Flip-Flop
E' un D-Type-FF con la modifica del **collegamento dell'ingresso $D$ all'uscita $\overline Q$** in cui ad ogni *colpo di clock* le uscite *cambiano di stato* ($\overline Q$ viene copiata su $Q$)
- :
	- ![[Pasted image 20240124131942.png]]
		comportamento:
			![[Pasted image 20240124132029.png]]
### Counter Circuit
Attraverso dei T-Type-FF *collegati in serie* si possono costruire circuiti contatori ad $n$ bit
- :
	- ![[Pasted image 20240124132345.png]]