the induction motor with a remote control technique, 
but also to give up the microprocessor to have a 
cheap motor controller. The innovation of this study 
is the real-time connection between the motor and 
remote controller without additional processor. With 
respect to the research on DTC ASIC, a modified 
predictive DTC is adopted not only decreases the 
ripple of hysteresis 
controller, but also enhances the controller 
performance for induction motor. Notify that both 
sampling and calculating times contribute those 
ripples which considerably degrade the control 
quality in induction motor system. By using the 
modified predictive scheme, 
the ripple impact can be improved； and that the 
control system is more stable by decreasing the time 
delay in hysteresis controller. Furthermore, a fully 
differential 
fourth-order MASH (Multi-stage noise shaping) delta-
sigma modulator is presented with switched-current 
feedback memory cell (FMC). The modulator introduces 
many advantages which include the oversampling, noise 
shaping, and stable MASH ADC. That is, the proposed 
delta-sigma modulator moves the noise out of signal 
bandwidth with oversampling technique； and that the 
noise shaping method contributes high signal-to-noise
ratio (SNR) without high oversampling ratio and 
complex circuit. On the aspect of motor control 
network, a low-power address classification system is 
presented with packet processing and address 
identification functions for motor control system. 
Note that each port is connected to the independent 
module with parallel processing； and that 
no external memory is considered to store the 
processing packets. This architecture reduces the 
data latency in transmission process. In this study, 
the Verilog hardware 
description language (HDL) is used to implement the 
modified predictive DTC and address classification 
system in TSMC 0.18-μm technology with cell-based 
design method； and that the full-customize design 
skill is utilized to design and implement the analog 
1 
 
具有 XDSL 發射與接收功能之交流感應馬達控制混波晶片設計與製作 
Design and implementation of the mixed-signal IC for AC induction motor control with XDSL 
transceiver 
 
宋國明、賴瑛姿、梁凱翔、張彥仕、徐明震、許佳裕、陳世昕 
國立台北科技大學 電機工程系(所) 
台灣 台北市 
gmsung@ntut.edu.tw 
 
中文摘要 
本研究把改良預測型直接轉矩控制技術、類比/數
位轉換器與高速迴路數據機的數位發射機結合在單一
顆混合訊號晶片中，以便能利用當紅的網路連線技術，
進行馬達端的監控與遙控工作，其不同之處係將數位改
良型馬達控制電路、類比/數位轉換器與監控用數位發
射機電路整合在同一顆晶片內而不使用微處理機晶
片，因此使用者可以不必透過電腦或微處理而能直接使
用網路來控制馬達的正常運轉。在直接轉矩控制系統晶
片的設計方面，本研究採用具有改良預測型直接轉矩控
制系統，其不僅可以改善傳統直接轉矩控制的轉矩及磁
通漣波響應過大的缺點，也可以減少遲滯控制器因時間
延遲所造成的控制能力下降問題，使馬達控制系統更為
穩定。在類比/數位轉換器電路設計方面，本研究擬用
切換電流式技術來研發三角積分調變器，其採用的架構
是四階二級雜訊頻移三角積分調變器；該調變器的具有
超取樣、雜訊移頻與減少單級多階的不穩定現象等優
點；超取樣使訊號頻寬內的雜訊降低，雜訊移頻更把信
號頻寬內的雜訊移到高頻，這兩個技術使三角積分調變
器的信號對雜訊加失真比大大的提升，不必使用複雜的
電路，也不需要很高的超取樣率就可以達到高訊號雜訊
比。而在馬達控制網路用之低功率位址分類系統方面，
主要是針對封包處理與位址辨識等功能進行研究。本研
究採用管線式分段處理方式來完成封包處理與位址辨
識等工作，每一埠口所連結的模組皆為平行處理，並且
不經過外部記憶體來儲存整筆封包，減少網路上的延
遲。本系統晶片主要是以 Verilog 硬體描述語言來設計
並改進交流感應馬達用之改良預測型直接轉矩控制技
術與高速迴路數據機用之低功率位址分類系統，並經
FPGA 驗證可行後，即可透過自動繞線軟體來轉換成專
用 數 位 晶 片 (ASIC) ； 其 後 ， 再 以 全 客 戶 式
（Full-customize）設計方法來實現三角積分類比數位轉
換器等類比電路，經過功能驗證成功後，即可與數位晶
片合成一顆具有數位電路與類比電路的混合訊號積體
電路(晶片) (Mixed-mode IC)。 
關鍵詞：改良預測型直接轉矩控制、遲滯控制器、三角
積分調變器、封包處理、位址辨識、混波晶片。 
Abstract 
The study aims to design and implement a 
mixed-signal direct torque control (DTC) chip which 
consists of a modified predictive DTC, a - 
analog-to-digital converter (ADC), and a XDSL 
transceiver with address classification system, for AC 
induction motor control system. The purpose is not only to 
control the induction motor with a remote control 
technique, but also to give up the microprocessor to have a 
cheap motor controller. The innovation of this study is the 
real-time connection between the motor and remote 
controller without additional processor. With respect to the 
research on DTC ASIC, a modified predictive DTC is 
adopted not only decreases the ripple of hysteresis 
controller, but also enhances the controller performance 
for induction motor. Notify that both sampling and 
calculating times contribute those ripples which 
considerably degrade the control quality in induction 
motor system. By using the modified predictive scheme, 
the ripple impact can be improved; and that the control 
system is more stable by decreasing the time delay in 
hysteresis controller. Furthermore, a fully differential 
fourth-order MASH (Multi-stage noise shaping) 
delta-sigma modulator is presented with switched-current 
feedback memory cell (FMC). The modulator introduces 
many advantages which include the oversampling, noise 
shaping, and stable MASH ADC. That is, the proposed 
delta-sigma modulator moves the noise out of signal 
bandwidth with oversampling technique; and that the 
noise shaping method contributes high signal-to-noise 
ratio (SNR) without high oversampling ratio and complex 
circuit. On the aspect of motor control network, a 
low-power address classification system is presented with 
packet processing and address identification functions for 
motor control system. Note that each port is connected to 
the independent module with parallel processing; and that 
no external memory is considered to store the processing 
packets. This architecture reduces the data latency in 
transmission process. In this study, the Verilog hardware 
description language (HDL) is used to implement the 
modified predictive DTC and address classification 
system in TSMC 0.18-μm technology with cell-based 
design method; and that the full-customize design skill is 
utilized to design and implement the analog - ADC 
chip. 
Keywords: Modified predictive DTC, hysteresis controller, 
delta-sigma modulator, packet processing, address 
identification, mixed-signal chip. 
 
一、前言 
目前商用變頻器的標準控制模式，其最大的缺點
就是具有「運算速度太慢」、「漣波過大」、「控制器架構
太複雜」、「無法與遠端監控系統相結合」與「價格偏高」
等缺點。為了解決這些問題，商用的馬達控制均使用微
處理機為控制主體，惟其成本較高且需軟硬體的配合，
無法達到「即插即用」的目的，捨棄微處理機的應用應
 3 
 
近幾年來，由於終端設備日益增加，使用者端所
需的網路位址(Network Address)需求不斷提高，所以才
有 IPv6 被提出，以滿足網路位址不夠的情況，使得封
包得以傳輸到正確位址；然而，此舉卻造成端點對端
點(End-to-end)的延遲大幅提高，並同時增加網路架構
的複雜度，使得網路管理變得更為複雜且困難。以網
路研究而言，可分為節點部分以及媒體傳收部分；節
點部分又可分為協定處理模組、路由辨識與分類、封
包交換、封包壅塞處理、封包排程、封包檢查、資訊
安全等；而媒體部分也可分為基頻訊號處理、調變/解
調變技術、光/電轉換電路、類比前端電路、驅動電路
等。一般而言，節點部分所採用的硬體架構皆為通用
處理器，並搭配程式記憶體來儲存軟體部分[8]，同時
透過軟體演算法來實現複雜處理過程，如此使得處理
器負擔增加，影響效能，使得在同一時間內只能處理
少量封包，造成封包需要有龐大的記憶空間來暫存，
若無記憶體使用空間時，將會造成封包遺失；此外，
電腦來回重傳以及檢查時間大幅增加，封包壅塞現象
會變得極為嚴重，封包在佇列中等待的時間實是一大
問題，所以必須有新的機制來解決此項問題。 
目前區域網路中，使用的網路主要為乙太網路，
連線範圍為 100 公尺以內，具有使用方便、低成本、
可管理性等優點，使得業界採用此協定來進行電腦間
的網路通訊。惟就連接到骨幹網路的系統而言，乙太
網路也是個不錯的選擇，大部分封包都使用協定轉換
方式來完成網路連接，例如 EPON(Ethernet Passive 
Optical Network) 、 EOS(Ethernet over Synchronous 
Digital Hierarchy)、Ethernet over ATM、Ethernet over 
VDSL2 等。然而，封包需要在協定轉換之前先作解析，
以瞭解封包路徑後再進行通道分類，但一顆處理器會
造成極大負擔，所以有學者提出使用多核心來解決此
問題[9]，卻衍生出高成本、高功耗、高延遲等問題，
最終還是需要依賴專用晶片(ASIC)來減輕微處理器的
負擔，甚至是取代微處理器的地位。因此，設計具有
低延遲、高吞吐量的節點架構仍是當務之急，其可應
用在通往高速骨幹網路的連結上；更有甚者，若能搭
配完整的協定轉換橋接器，更能使得橋接器的功能更
加完整[10]。 
210
205 235
240
P
o
rt
P
H
Y
M
II P
o
rt
Ethernet
MII BUS
ATM
UTOPIA BUS
RJ-45 RJ-11
VDSL
PHY
Infine on 
VDSL PEF 
22812
Analog
Front-end
Marvell
88E1111
Packet processor
215
scheduler
225
Classifier
220
Protocol 
Converter
230
圖 3：乙太網路和 ATM 橋接器及超高速數位用戶的系
統方塊圖。 
 
圖 3 所示為乙太網路和 ATM 橋接器及超高速數位
用戶的系統方塊圖，左邊是乙太網路(Ethernet)，右邊
則是非同步傳輸模式(ATM)。該方塊圖的工作原理如
下：乙太網路送來的封包會進入乙太網路媒體獨立介
面的匯流排(圖 3的 Ethernet MII BUS)，並在ATM UTOPIA 
BUS 將乙太網路封包(packets)轉成 ATM 細胞(cells)；相
反地，ATM 細胞會進入 ATM UTOPIA BUS 中，在乙太網
路媒體獨立介面匯流排轉成乙太網路的封包
(packets)。圖 3 中比較關鍵的部分是 Ethernet 媒體存取
控制 (MAC)(編號 210)與乙太網路實體層 (PHY)(編號
205)；其中，圖框部分(含編號 205、215、220)為本論
文的研究範圍，目標是將編號 215、220、225、230 等
元件整合為單一專用晶片，以增強系統的穩定性和工
作速度。 
 
二、改良預測型直接轉矩控制系統 
本研究係使用硬體描述語言(HDL)來完成所有的
系統設計與模擬，並使用 ModelSim 軟體配合事先寫
好的測試平台(Testbench)來進行暫存器轉換階層(RTL)
模擬，正確無誤後，再將程式燒錄至 FPGA 開發板，
進行實際的硬體驗證，並使用邏輯分析儀 (Logic 
Analyzer)以及示波器等儀器去分析輸出之數位訊號。
圖 4 所示為本研究所提出的改良預測型直接轉矩系統
架構圖，可以在不改變原始直接轉矩控制系統的結構
下，實現預測型直接轉矩控制架構，完成感應馬達的
閉迴路控制[11]。 
*
s
轉矩磁滯控制器
磁通磁滯控制器
電流計算
角度選擇
轉矩計算
*
eT
eT

aS
bS
cS
asI bsI
dsV qsV dsI qsI
ds
qs
s


防止
短路
電路
a
a
b
b
c
c
補償電路
+
+
+
+
改良型模型預測控制
磁通計算
電壓計算
直接
轉矩
電壓
向量
切換
表
 
圖 4：改良預測型直接轉矩系統架構圖。 
 
2.1 座標旋轉公式 
三相座標轉二相座標最主要的好處，就是減少參
數，讓整個控制系統的計算過程不會過於複雜且龐
大，如此可以提高系統的反應速度，同時可以減少控
制晶片的面積。圖 5 所示為本研究採用的三相座標
(a
s
-b
s
-c
s
)轉二相座標(ds-qs)轉換系統，其係將三相電壓
與三相電流透過三角函數的運算，轉換至 ds-qs 軸座
標，而得到二相電壓 Vsds、V
s
qs 及二相電流 I
s
ds、I
s
qs；
其中，ds-qs座標系統的 ds軸會與三相座標的 as軸方向
一致，被定義為靜止參考座標。公式(1)與(2)所示為三
相電壓、電流與二相電壓、電流的轉換公式[12]，其分
別為： 
 
1 0
1 2
3 3
s s
ds as
s s
qs bs
v v
v v
    
    
       
             (1) 
1 0
1 2
3 3
s s
ds as
s s
qs bs
i i
i i
    
    
       
             (2) 
 5 
 
 
圖 7：第一象限之合成磁通示意圖。 
 
表1所示為角度(區間)選擇切換表，其係依公式(12)
之正負值作為區間的選擇切換，其中”0”表示正值，
而”1”表示負值。以表 1 第 1 列為例，其 d、q 兩軸的磁
通為正(“0”)時，所計算出的公式(12)之值為負值(“1”)
時，即表示其落在第一區間(Sector)之內，餘者依此類
推。 
表 1：角度(區間)選擇切換表。 
s
ds
s
qs  3  
s
ds  
s
qs  Sector() 
1 0 0 S1 
1 0 1 S1 
0 0 0 S2 
0 1 0 S3 
1 1 0 S4 
1 1 1 S4 
0 1 1 S5 
0 0 1 S6 
 
三、三角積分調變器設計 
三角積分調變器的基本架構如圖 8(a)所示，係由
迴路濾波器(Loop filter)、量化器與相對的數位類比轉
換器(DAC)所組成，並以圖 8(b)之線性模型表示之。依
其線性模型，可先以 z 轉移函數將訊號轉移函數 Hx(z)
與雜訊轉移函數 He(z)分別定義如下： 
 
 
 
 
 1x
Y z H z
H z
X z H z
 

        (13) 
 
 
   
1
1
e
Y z
H z
E z H z
 

    (14) 
則其輸出 Y(z)可表示為： 
         x eY z H z X z H z E z       (15) 
上述公式明白指出，該輸出係由兩個獨立輸入訊號源
X(z)和 E(z)，與其相對應的轉移函數 Hx(z)與 He(z)相乘
積後所得到的線性輸出關係。 
當迴路濾波器(Loop filter)設計在訊號頻帶內具有
高增益時，則訊號轉移函數 X(z)將等於 1，而雜訊轉移
函數 He(z)則會遠小於 1，如公式(16)與(17)所示。因此，
可將輸入 X(z)完全輸出成 Y(z)，使量化雜訊銳減，故
可使頻帶內具有較高解析度。 
  1xH z     (16) 
 
 
1
<<1eH z
H z
    (17) 
以一階低通三角積分調變器(1st LP DSM)為例，其
迴路濾波器轉移函數 H(z)係由一積分器合成如公式(18)
所示；基此，可將訊號轉移函數 Hx(z)與雜訊轉移函數
He(z)重新計算如公式(19)與(20)所示。若將 z 以
2 Sj f fe

代替之，其頻域響應如圖 9 所示。 
 H f
DAC
+

 H f+

                                                           x n y n                                                            x n y n+
 e n
(a) 三角積分調變器方塊圖 (b) 三角積分調變器線性模型圖
 
圖 8：三角積分調變器的基本架構。(a)功能方塊圖；(b)
線性模型圖。 
 
圖 9：迴路濾波器的訊號轉移函數與雜訊轉移函數之頻
域響應圖。 
 
雜訊轉移函數與 f/fs 之比值有關，|f/fs|愈小所導通
之雜訊愈趨近 0，此表示輸入的值在延遲一個時脈後完
全輸出。 
 
1
11
z
H z
z




      (18) 
  1xH z z
     (19) 
  11eH z z
      (20) 
依此類推，若為 n 階低通三角積分調變器，則其
訊號轉移函數 Hx(z)與雜訊轉移函數 He(z)可表示為： 
  nxH z z
     (21) 
   11
n
eH z z
      (22) 
若將 fs 固定，可發現愈高階的低通三角積分調變器，
其頻率愈低處，所含的雜訊量愈少。為了得到高階的
雜訊頻移效果，又不會因此造成單級多階的不穩定現
象，所以本研究選定四階多級雜訊頻移三角積分調變器
(如圖 10 所示)為本研究的主要核心技術。 
 
3.1 取樣保持電路設計 
圖 11 所示為低輸入阻抗的電流切換式取樣電路，
其為積分器的主要核心電路，本研究即是以該差動輸
入的低輸入阻抗取樣電路來合成積分器，可提升取
樣速度；再者，該差動輸入的取樣電路也可以改善
共模誤差所造成的偏移，使取樣的精確度更為提高。 
 7 
 
 
Differential Output With CMFF
Iout+ Iout-Iin+ Iin-
 
Feedback circuitFeedback circuit
`
 
圖 14：全差動輸入的低輸入阻抗電流切換式取樣保持電路。 
 
 
Vout
Icmp
M0 M1
M2 M3
圖
15：低輸入阻抗之電流比較器。 
 
並藉由 PMOS 與 NMOS 電流鏡來產生一對雙向的輸
出電流 Iout，同時配合一組 CMOS 開關切換於一組互
為反向的數位邏輯準位 D1。當有一連續性的數位輸
入，便會依數位輸入反應輸出的量化電流訊號，而完
成 DAC 動作[18]。 
M1
Vss
Vdd
M2
M3
M4
M5
M6
M7
M8
M9
M10
Vbias
I out
D1
D1
 
圖 16：串疊架構的數位類比轉換器。 
 
3.5  偏壓電流電路 
在電流切換式電路中，電流訊號的處理範圍往往
由偏壓電流決定，且電流訊號的最大範圍需設計為偏
壓電流的一半，以確保電晶體都能正常操作，故偏壓
電流的變動將嚴重影響電流切換式電路的效能，且偏
壓電流通常以外加(off-chip)的方式提供；因此，一個
精確且有彈性的電流參考訊號源於電流切換式電路
中相形重要。圖 17 所示為本研究所採用的偏壓電流
參考電路，可提供一個穩定且具有彈性的參考電流
[19]，其偏壓電流等於： 
ref
ref
ref
R
V
I                           (30) 
 
Mp0 Mp1 Mp2 Mp3
Mn1 Mn2 Mn3
IREF+ IREF+
IREF- IREF-
Mb
Vb
Rref
Vref
 
圖17：偏壓電流參考電路。 
 
四、封包處理與位址分類系統 
圖 18 所示為本系統的封包處理模組，其又可分為
封 包 拆 解 模 組 (Decapsulation) 、 封 包 封 裝 模 組
(Encapsulation)、封包長度計算模組 (Packet length 
calculator)、延遲控制(Delay controller)等方塊圖，該模
組的功能主要是解析封包型態、欄位，並依據所給予
的訊息來作封包管理、分類、排程等工作。此處理模
組可以平行處理封包，減少記憶體的使用量，主要是
把以往處理器所要處理的封包標頭拆解與封裝，再依
封包的欄位(Layer 2 or Layer 3)做分類[20]。 
封包拆解模組(Decapsulation)主要負責封包資料的
拆解工作，其中該乙太網路訊框格式的欄位包括有：
Preamble、SFD、Destination MAC、Source MAC、ET、
Payload 與 FCS 等欄位[21]；當該拆解模組接收到
Preamble 訊號時，且致能訊號為穩態的高位元，即能
在正緣觸發前半周期內給予訊號並開始進行一連串的
拆解工作，把各個欄位作分析，並記錄重要資訊。圖
19 所示為封包拆解標頭的流程圖，從接收封包開始，
先判斷致能訊號與資料訊號是否同步觸發，並在接收
 9 
 
訊號的暫存器。 
在網路處理器中，皆是由封包長度來決定記憶體的
深度[22]；而在計算機架構中，指令的擷取、編解碼、
暫存、執行、回傳等步驟，皆受到程式計數器與處理器
效能的影響[23]。在本架構中，先進先出的使用主要在
於防止資料遺失，並與資料做同步與延遲使用，所以不
做大量暫存動作，同時減少使用外部記憶體所產生的不
可預期延遲。由於在拆解封包時，需要增加延遲時間，
所以在處理過程中，勢必需要利用暫存器使處理過程所
接收到的封包可以儲存，也可依拆解欄位的深度來增加
佇列長度。 
 
4.1  封包延遲時序分析 
    封包從接收、分析到從埠口傳送出去共需四十五個
時脈週期，且其吞吐量(Throughput)會依頻率不同而有
所改變，可依解析出來的資訊進行各種不同的動作，惟
因封包處理方式為平行處理，所以封包被解析出所需要
的資訊後，即可平行轉送出去。在傳送封包時，封包長
度與網路延遲具有相關性；然而，再加入位址分析等延
遲因素，勢必增加節點到節點間的延遲，所以必須分析
封包延遲時間。圖 22 所示為封包延遲時序分析圖，共
有二個埠口 A、B，以及各個節點；以埠口 A 為例，需
要傳送的封包長度為 72 Bytes，經過在節點(Node1)的
分析後，傳送到相對埠口；假若傳送的格式係為 IEEE 
802.3 所制定的標準格式[21]，則其傳送頻率為 25 MHz 
(40 ns)，資料長度為 4 位元(bits)。公式(31)所示為埠口
A 傳送一筆封包 72 Bytes 所消耗的時間；公式(32)所示
為該封包從接收、分析位址(需要 45 時脈)到封包傳送
所消耗的時間。 
μs 5.76  2 72 40ns                 (31) 
μs56.7μs 5.76ns4045             (32) 
 
time
72Bytes
1526Bytes
MII 25MHz 
4bits
Destination
Source
Node1
Source
Node1
Processing time
Network delay
Port A
Port B
Port A
Port B
800Bytes
 
圖22：封包延遲時序分析圖。 
 
五、改良預測型直接轉矩的模擬結果 
對於數位離散系統而言，越快的系統取樣頻率和
運算速度可使整體系統效能越趨近於理想，提升系統取
樣頻率固然可以提升系統效能；然而，提升取樣頻率將
使參數解析度上升，越高參數解析度則組合邏輯電路必
定增大，造成晶片面積增大，實現成本大增，這就面臨
取捨問題。 
此外，為了分析系統效能的改善情形，系統效能
參數可被定義為遲滯控制器的控制品質和漣波大小，即
該遲滯控制器的控制效能可被定義成公式(33)所示，其
物理意義為遲滯控制器使參數保持在遲滯頻寬內的能
力。依品質方程式(33)所示，圖 23 之灰色面積越小表
示控制品質越好。 
 
dt
xx
BWxxt
t


2
1
*
*,0max
              (33) 
其中 x*為遲滯控制器的控制參數目標值，BW 為遲滯
控制器的頻寬，t1、t2 分別為模擬時間的間隔。為了增
進直接轉矩控制系統的效能，加快整體系統的運作速度
是最直接且有效的作法，然而其單位時間內的資料量也
會大量增加，造成電路面積增大。 
 
圖 23：遲滯控制器控制品質說明圖。 
 
5.1 改良預測型直接轉矩控制之模擬與驗證 
本研究係使用硬體描述語言來完成所有的系統模
組，經由寫好的測試平台(testbench)進行暫存器轉換階
層(RTL)模擬，正確無誤後，即可燒錄至 FPGA 開發
板，進行實際的硬體驗證，並使用邏輯分析儀(Logic 
Analyzer)以及示波器等儀器去分析輸出之數位訊號。圖
24 為改良預測型與傳統直接轉矩控制的磁通軌跡比較
圖，其中該兩個架構的所有參數之設定皆相同，取樣間
隔皆設為 40 s。由圖 25 的局部放大圖可以清楚地看
出，改良預測型直接轉矩控制系統中的遲滯控制器之控
制品質有不錯的表現，其在遲滯控制器邊界的超出量減
少許多，漣波響也明顯改善許多，足見改良預測型直接
轉矩控制系統具有較佳的控制品質。 
 
圖 24：改良預測型與傳統直接轉矩控制的磁通軌跡圖。 
 
圖 26 所示為改良預測型與傳統直接轉矩控制系統
的磁通合成量比較圖，由該圖可以明確看出，改良預測
型直接轉矩控制系統的控制品質表現較佳，其磁通合成
 11 
 
 
圖 30：三階積分器輸出的模擬結果。 
 
 
圖 31：四階積分器輸出的模擬結果。 
 
為了得到調變器的解析度，我們將輸出的數位調
變碼取 8192 筆資料，並利用 Hspice 做快速複立葉
(FFT)以得到其頻譜圖，如圖 32 所示，可得到其在訊
號頻寬 20 kHz 內(OSR=128)的 SNDR 約為 87.5 dB，
相當於 14.25 位元之解析度，表 3 所示為四階 MASH
三角積分調變器的模擬結果統計表。 
 
圖 32：四階 MASH 三角積分調變器之輸出頻譜圖。 
 
七、低功率位址分類晶片的模擬結果 
圖 33 所示是使用 ModelSim 軟體針對兩個埠口
所完成的 RTL(Register-Transfer Level)模擬圖，由於
封包過長或過多筆封包欲一次觀看，會造成圖上細節
較為模糊，所以單純模擬一種類型封包，其中該封包
位址為本研究所自行定義。由圖 33 可以得知，從接
收端 rxd_1 與 rxd_2 開始接收乙太網路(Ethernet)封包
資料，並由致能訊號 rx_enb_1 與 rx_enb_2 來控制處
理時間，經過約 990 ns 後，即可處理完畢並轉送到相
對埠口；在處理時間中，封包經過拆解、分析標頭欄
位、分類路徑、封裝等程序，圖 33 的圖框部分即為
分析完路徑後的封包。若有兩個埠口連接到電腦，兩
個埠口對外連接到其他網域，則有 4 種可能的路徑，
圖中兩個埠口 data_out_1、data_out_2 分別連接到 1、
2 埠口；而兩個埠口 flow1、flow2 分別為 1、2 埠口
對外的虛擬通道。 
 
表 3：四階 MASH 三角積分調變器模擬結果統計表。 
項目 佈局後模擬結果 
製程 TSMC 0.18-μm 1P6M 
供應電壓(V) 1.8 
取樣頻率(MHz) 5.12 
訊號頻寬(kHz) 20 
超取樣率(OSR) 128 
訊號雜訊比(dB) 87.5 
功率消耗(mW) 16.7 
 
    圖34所示為ModelSim RTL(暫存器轉換階層)封包
拆解分析後的波形模擬圖，該圖框由上而下分別記錄著
封包內部資訊，分別是DA、SA、ET、IP_length。信號
DA與SA是用來判斷封包路徑，第1埠口SA設定為
11:11:11:11:11:11，目標位址為33:33:33:33:33:33，第2
埠 口 SA 設 定 為 22:22:22:22:22:22 ， 目 標 位 址 為
33:33:33:33:33:33；信號ET為判斷酬載資料型態，此封
包為IP(0x0800)協定；信號IP_length表示資料酬載長
度，設定為0x002E，即為46 bytes(位元組)。 
圖 35 所示為 Quartus II 的封包處理系統與分類模
組的 Gate Level(邏輯閘)模擬結果圖，由於此 EDA Tools
擁有較彈性的波形設定系統，所以測試涵蓋範圍較大，
可模擬出較多種類型封包，圖中使用 8 種類型封包來觀
看處理效果與功能，位址是本研究自行定義的；由圖可
知，完整封包傳送完成後，再傳送第二筆封包時，不會
受到第一筆封包的影響，表 4 所示為該系統 Gate 
Level(邏輯閘)的晶片規格表。 
 
表 4：低功率位址分類系統晶片規格表。 
 
 
Technology (μm) 0.18 
Operating frequency (MHz) 50 
Fault coverage (%) 97.12 
Gate counts 83404 
Supply voltage (V) 1.8 
Power consumption (mW) 30.89 
Chip size (mm
2
) 1.031×1.021 
Total pins 40 
 13 
 
誌謝 
感謝國科會計畫 NSC 100-2221-E-027-005 的經費補
助，以及國家晶片系統設計中心與台積電所提供的 IC 設計
相關訓練及晶片製作。 
 
參考文獻 
[1]  Takahashi, I. and Noguchi, T. (1986), “A new 
quick-response and high-efficiency control strategy of 
an induction motor,” IEEE Trans. Industry Applications, 
IA-22, 820-827. 
[2]  Fried, L. (1972), “Analog sample-data filters,” IEEE J. 
Solid-State Circuits, SC-7, 302-304. 
[3]  Hughes, J. B., Bird, N. C., and Macbeth, L. C. (1989), 
“Switched current – A new technique for analog 
sample-data signal processing,” in Proc. IEEE 
International Symposium on Circuits and Systems,  
1154-1187. 
[4]  Yang, H. C., Fiez, T. S., and Allstot, D. J. (1990), 
“Current-feedthrough effects and cancellation 
techniques in switched-current circuits”, in Proc. IEEE 
Int. Symp. Circuits and Systems (ISCAS), 3186-3188, 
New Orleans. 
[5]  Fiez, T. S., Allstot, D. J., Liang, G., and Lao, P. (1991), 
“Signal-dependent clock-feedthrough cancellation in 
switched-current systems,” in Proc. IEEE Int. Conf. 
Circuits And Systems, 785-788, Shenzhen, China. 
[6]  Song, M., Lee, Y., and Kim, W. (1993), “A clock 
feedthrough reduction circuit for switched-current 
systems,” IEEE J. Solid-State Circ., 28(2), 133-137. 
[7]  Helfenstein, M. and Moschytz, G. S. (1998), “Improved 
two-step clock-feedthrough compensation technique for 
switched-current circuits,” IEEE Trans. On CAS-II, 
45(6), 739-743. 
[8]  Llitzky, D. A., Hoffman, J. D., and Chun, A. (2007), 
“Architecture of the scalable communications core's 
network on chip,” IEEE Transaction on Micro, 27(5), 
62-74. 
[9]  Wolf, T. and Ning, W. (2007), “Runtime support for 
multicore packet processing systems,” IEEE Network 
Magazine, 21(4), 29-37. 
[10]  Sung, G. M. and Hsieh, H. Y. (2009), “A novel bridge 
chip between an ATM and Ethernet for ADSL in home 
networks,” IEEE Transactions on Consumer Electronics, 
55(3), 1200-1207. 
[11]  Ozcira, S., Bekiroglu, N., and Aycicek, E. (2008), 
“Direct torque control of permanent magnet 
synchronous motor using LP filter,” in Proc. 2008 
International Conference on Electrical Machines, ID 
938, 1-5. 
[12]  Kalage, A. A., Jape, V. M., Tade, S. V., Hapse, M. M., 
and Dabhade, R. G. (2009), “Modeling and simulation 
of FPGA base direct torque control of induction motor 
drive,” International Journal of Recent Trends in 
Engineering, 1(4), 72-74. 
[13]  Geyer, T., Papafotiou, G., and Morari, M. (2009), 
“Model predictive direct torque control—Part I: 
Concept, algorithm and analysis,” IEEE Trans. Ind. 
Electron., 56(6), 1894–1905. 
[14]  Papafotiou, G., Kley, J., Papadopoulos, K. G., Bohren, P., 
and Morari, M. (2009), “Model predictive direct torque 
control—Part II: Implementation and experimental 
evaluation,” IEEE Trans. Ind. Electron., 56(6), 
1906–1915. 
[15]  Tan, N. (1994), Oversampling A/D converters and 
current-mode techniques, Ph. D dissertation, 
Department of Electrical Engineering, Linkoping 
University, Linkkoping, Sweden. 
[16]  Tan, N. (1996), “Switched-current delta-sigma A/D 
converters,” International Journal of Analog Integrated 
Circuits and Signal Processing, 7-24. 
[17]  Mikael Gustavsson, J. Jacob Wikner and Nianxiong 
Nick Tan, CMOS Data Converters For Communications, 
Klower Academic Publishers, Boston, 2000. 
[18]  Tan, N. (1997), Switched-current design and 
implementation of oversampling A/D converters, 
Microelectronics Research Center Erisson Components 
AB Sweden, Klower Academic Publishers. 
[19]  Johns, D. A. and Martin, K. (1997), Analog Integrated 
Circuit Design, John Wiley & Sons, Inc.. 
[20]  Gupta, P. and McKeown, N. (2001), “Algorithms for 
packet classification,” IEEE Network Magazine, 15(2), 
24-32. 
[21]  (2010), Part 3: Carrier Sense Multiple Access 
withCollision Detection (CSMA/CD) access method and 
Physical Layer specifications, IEEE std. 802.3. 
[22]  Lee, H. J. and  Chung, E. Y. (2008), “Scalable 
QoS-aware memory controller for high-bandwidth 
packet memory,” IEEE Transactions on Very Large 
Scale Integration (VLSI) Systems, 16(3), 289-301. 
[23]  Widiger, H., Kubisch, S., and Timmermann, D. (2007), 
“A structural architecture for HW packet processing,” in 
Proc. IEEE Pacific Rim Conference on Communications, 
Computers and Signal Processing, 363-366. 
 
2 
 
表的論文被安排在第三天(August 9, 2011)早上”Power Management Circuits-II (Ta2B)”與” Low 
Noise Amplifiers (Ta2F)”二個場次發表，由於兩個場次在同一時間內發表，經協調後先行發
表”Power Management Circuits-II (Ta2B)”場次的論文，再轉往” Low Noise Amplifiers (Ta2F)”場
次發表第二篇論文。第一場次的主持人是 Dr. Liter Siek，該場次聴講人數非常多，討論也相當
熱烈，其中有一位印度學者對本研究相當有興趣，論文發表後與他討論許久；第二場次的主持
人是韓國 Dr. Tae Wook Kim，Dr. Kim 待人相當客氣且好客，他在會後還帶許多學者參觀系上的
實驗室；大體而言，延世大學的實驗室具有特色，但是仍有進步的空間。值得一提的是，手提
式電子產品與醫用電子產品的研發工作正如火如荼地進行，如何結合微機電系統(MEMS)、數
位電路(Digital Circuits)與類比電路(Analog Circuits)於單一顆晶片內是未來的研究重點。第四天
繼續參加研討會，晚間到市區吃當地小吃。第五天早上安排參觀漢城的中央塔，下午搭機返台，
結束此次行程。 
 
二、與會心得 
1. 在五天的研討會中，我們看到來自世界各國的研究人員參與本會，尤其是韓國、中國大陸、美國與日
本的學者相當多，這與多年來以美國為主角的研討會相當不一樣，而且本次會議您會發現膚色偏黄的
學者較多，亞洲國家的未來發展值得注意，尤其是手持式與醫用電子產品的技術發展。 
2. 此次會議中，個人發現韓國與中國大陸的論文量偏多，這可能與韓國或中國大陸較接近舉辦地有關。
事實上，如果能舉辦一個國際電子電機協會(IEEE)所認同且收錄的國際會議，舉辦單位與承辦人在該領
域的國際地位立即上升，對其投入國際性組織相當有幫助，同時可以擔任各相關協會所出版期刊的主
編或副主編，對投稿論文是否同意刊登，具有絕對的決行權，這可以使得韓國與中國大陸的期刊論文
的被接受度大大提高，值得注意。 
3. 本次會議發現國內參與的學者不多，但本會議是國際相當知名的會議，受到國際學者的重視，國內學
者應重視該會議的舉行。 
4. 本次會議的安排尚稱順利，中午吃潛艇堡，雖然簡單但很方便；唯一不足之處在於共用電腦過少，電
源配置量不足，造成筆記型電腦或手機的充電位置不夠，可為主辦單位借鏡或改進。 
5. 在會議結束後，個人搭韓國當地的捷運系統到各地吃晚餐或小吃，同時見識到韓國首爾進步的一面，
韓國首爾自從舉辦奧運會後，該城的國際化程度已經相當高，值得我國借鏡。再者，我也發現韓國的
夜間生活與活動相當活絡，競爭力與消費力相當可觀。 
6. 韓國人的英文能力大有進步，歐美遊客相當多，這與台灣的情況相當不同，外國人士好少，任職在各
大學的學者更少，如何吸引國際學者來台居住、任教或短期訪問，值得各大學或主管機構持續努力。 
7. 依大會統計結果，經技術委員會謹慎審查後，選定 12 個領域進行口頭報告，分別為 Analog and Mixed 
Signal Communications (2 場次)、Integrated Sensors and References (2 場次)、Video Compression Circuits 
and Systems 、 Embedded Implementations and Adaptation in Wireless Communication Systems 、
Reconfigurable Architecture、Frequency Generation and Synthesis (2 場次)、Arithmetic Circuits、Face and 
Fingerpoint Recognition、Application Specific DSP Architectures (3 場次)、Logic Circuits and FPGAs、Digital 
Architectures and Systems、Nyquist Rate Data Converters (3 場次)、Power Management Circuits (2 場次)、
Image Processing Circuits and Systems (2 場次)、Emerging Circuit Components and Applications、Advanced 
RF Receivers、DSP Hardware Design、Emerging Forecast and prediction Problems in Electric Power Systems、
Stacking、Low Noise Amplifiers、Advanced in Neural Networks and Applications、Selected Topics in Electric 
Power Systems、Analog and Mixed Signal Biomedical Circuits (2 場次)、Multimedia Circuits and Systems、
Emerginf Technologies in Communications and Adaptive DSP (2 場次)、System and Memory Hierachy Design、
RF and Microwave Circuits (2 場次)、Emerging Digital Technologies、Signal Processing for Software Defined 
4 
 
五、攜回資料名稱及內容 
攜回 2011 第五十四屆國際電子電機協會中西部電路與系統研討會議之議程、受邀請演講者的投影
片紙本與論文光碟一片（內含本會議發表之所有論文），可供國內或校內研究生參考。 
 
六、其他 
謹此感謝國科會補助本人參加此次研討會，個人獲益良多。 
 
 
圖 1：作者(宋國明老師)與國立台灣科技大學陳伯奇老師在大會晚宴會場留影。 
 
 
圖 2：作者(宋國明老師)和與會學者於大會休息室合影。 
  
Fig. 3. Circuit diagram of the proposed white LED boost IC with PWM 
for backlight of TFT-LCD. 
 
III. CIRCUIT IMPLEMENTATION 
 
Figure 3 shows the circuit diagram of the proposed 
white LED boost IC with PWM for backlight of TFT-LCD. 
The proposed boost IC, which consists of bandgap 
references, hysteresis comparator, error amplifier, ramp 
generator, oscillator generator, voltage-to-current 
converter, R-S flip-flop latch and driving buffer, is 
implemented with 0.35-μm 2P4M CMOS technology [3]. 
Notably, the slope-compensation method is used to have a 
stable inductance current while the duty cycle D is larger 
than 0.5. The sub-harmonic oscillation can be suppressed 
with the compensation technique. 
In Fig. 3, an external loop is used to generate a 
feedback voltage VFB by passing the load current of LED 
string through the external sensing resistance RS2. Then a 
voltage-to-current converter converts the feedback voltage 
VFB into a current which produces an output voltage VFB_VI 
by flowing into feedback resistor RFB. Comparing VFB_VI 
with bandgap reference Vref, an error voltage Ve is formed 
with error amplifier. By the way, the internal loop is used 
to sense the inductance current which produces a sensing 
voltage VS by flowing into the sensing resistor RS1. A 
voltage-to-current converter converts the sensing voltage 
VS into a current. Notify that a ramp generator is used to 
complete the slope-compensation goal. Combining the 
current produced from the ramp voltage Vramp with the 
current from the sensing voltage VS, an output voltage Vadd 
is generated with the sensing resistor Radd. Then a output 
voltage Vcom is formed with the comparison between Ve 
and Vadd. When the voltage Vcom is “high”, the output 
voltage VC of R-S latch follows the output voltage Vclock of 
clock generator. However, the output voltage VC of R-S 
latch will turn off the power MOS if the voltage Vcom is 
“low” [4]. According to the simulation results, the output 
ripple is low and the power efficiency is high. 
 
 
A. Bandgap and current reference 
Figure 4 presents the schematic of the proposed 
temperature-independent bandgap and current reference 
where a two-stage operational transconductance amplifier 
(OTA) is used to replace a traditional cascade current 
mirror. Notably, resistors R3 and Rb3, and BJT Q3, 
compensate for the output voltage reference, Vref. [5]. 
Resistors Ra1 and Ra2 have two purposes. The first is to 
compensate the skew of the operating point for voltage 
decrement at both inputs of the N-type stage OTA, Vin+ 
and Vin-, to ensure that the OTA works properly. The 
second is to make up for the temperature-dependent 
variation of Vin+ and Vin-. The OTA is employed to 
equalize Vin+ and Vin-. Transistors Q2 and Q1 are vertical 
PNPs with a base-emitter area ratio of 5:2, passing the 
same current, such that the current though R2 is PTAT. 
Transistors Q1 and Q3 are identical. Rb1, Rb2 and Rb3 are 
added to produce the second-order curvature compensation 
circuit [6-7]. Notably, the base-emitter area ratio of Q2 and 
Q1 is smaller than the traditional ratio, because current 
compensation is performed using several resistors. 
Therefore, the positive TCs of Rb1, Rb2 and Rb3 compensate 
for the negative temperature coefficients of Q1, Q2 and Q3, 
respectively. MOSFETs M1-M4, are also identical to each 
other. They equalize the currents, I1, I2, I3 and Iref, and 
provide a temperature-independent current reference Iref. 
 
B. Two-stage operational amplifiers 
Figure 5 shows the adopted two-stage operational 
amplifier (OP) with PMOS input stage [8]. Not only the 
bandgap reference but also the ramp generator needs an 
operational amplifier to maintain its function. In the 
presented OP, the first stage is a differential amplifier 
which is used to amplify both differential input voltages; 
and that the second stage is a common-source amplifier 
with high output swing. Besides, a compensated capacitor 
Cc and resistor made from transistor Mr are added to 
complete the pole-zero compensation. The phase margin 
of 600 is achieved with post-layout simulation. 
 
 
Fig. 4. Circuit Schematic of proposed resistor-compensation bandgap and 
current reference with various compensated resistors and a two-stage 
operational transconductance amplifier (OTA). 
 
front of the latch circuit. That is, a new R-S latch circuit is 
completed with inputs R’ and S’, and outputs Q and Q . 
Figure 9 shows the modified R-S latch circuits with a shift 
state circuit; and that Table I presents the truth table. 
Notably, the R=S=1 is not existed in Table I. 
 
TABLE I.  TRUTH TABLE OF MODIFIED R-S LATCH CIRCUIT. 
 
R’ S’ R S Q Q  
0 0 0 0 Qn-1 1−nQ  
0 1 0 1 1 0 
1 0 1 0 0 1 
1 1 0 1 1 0 
 
IV. SIMULATION RESULTS  
 
Figure 10 shows the output waveform of the proposed 
DC-to-DC PWM boost converter at power supply of 3.3 V. 
The boost IC can provide a driving voltage of 17.6 V in 
steady state. The difference between the simulated output 
voltage 17.6 V and the desired voltage 18 V is acceptable. 
The optimum ripple of output voltage is about 5.98 mV, 
and the optimum ripple of output current is roughly 41.8 
μA. Fig. 11 shows the chip layout of the proposed white 
LED boost IC. Table II summarizes the performances of 
the proposed white LED boost IC. 
 
 
Fig. 10. Output waveform of the proposed DC-to-DC PWM boost 
converter at power supply of 3.3 V. 
 
 
Fig. 11. Chip layout of the proposed white LED boost IC. 
 
Table II. SIMULATED RESULTS OF THE PROPOSED WHITE LED BOOST IC. 
 
CMOS technology 0.35-μm 2P4M 
Supply voltage (V) 3.3 
Output voltage (V) 17.6 
Output current (mA) 19.99 
Operating frequency (kHz) 560 
Maximum ripple of output voltage (mV) 5.98 
Maximum ripple of output current (μA) 41.8 
Power efficiency (%) 85.4 
Power dissipation (mW) 19.69 
Chip size (mm2) 0.89¯0.92 
 
V. CONCLUSION 
 
This paper presents a DC-to-DC PWM boost IC 
which is implemented with standard 0.35 μm 2P4M 
CMOS technology. A slope compensation method is used 
to mitigate the impact on the sub-harmonic oscillation; and 
that a resistor-compensation bandgap and current 
references with various compensated resistors and a 
two-stage operational transconductance amplifier (OTA) is 
presented to provide both temperature-independent 
bandgap reference and current reference. The simulation 
results present that the output voltage, output current, 
maximum ripple of output voltage, maximum ripple of 
output current and chip area are 17.6 V, 19.99 mA, 5.98 
mV, 41.8 μA, and 0.89×0.92 mm2, respectively, at the 
power supply of 3.3 V. 
 
ACKNOWLEDGMENT 
The author would like to thank the National Science 
Council of the Republic of China, Taiwan, for financially 
supporting this research under Contract No. NSC 
98-2221-E-027-110. The Chip Implementation Center 
(CIC), Taiwan, is appreciated for fabricating the test chips. 
 
REFERENCES 
[1]. G. Cho and O. K. Kwon, “A backlight dimming algorithm for low 
power and high image quality LCD applications,“ IEEE 
Transaction on Consumer Electronics, Vol. 55, Issue 2, pp. 
839-844, May 2009.  
[2]. R. W. Erickson and D. Maksimović, Fundamentals of Power 
Electronics, Kluwer Academic Publishers, 2001. 
[3]. C. F. Lee and P. K. T. Mok, “A monolithic current-mode CMOS 
DC-DC converter with on-chip current-sensing technique,” IEEE 
Journal of Solid-State Circuits, Vol. 39, pp. 3-14, 2004. 
[4]. C. Y. Leung, P. K. T. Mok and K. N. Leung, “A 1-V integrated 
current-mode boost converter in standard 3.3/5-V CMOS 
technologies,” IEEE Journal of Solid-State Circuits, Vol. 40, pp. 
2265-2274, 2005. 
[5]. K.N. Leung, P.K.T. Mok and C.Y. Leung, “A 2-V 23-uA 
5.3-ppm/oC curvature-compensated CMOS bandgap voltage 
reference,” IEEE J. Solid-State Circuits, vol.38, no.3, pp.561-564, 
March 2003. 
[6]. W. Wu, W. Zhiping and Z. Yongxue, “An improved CMOS 
bandgap reference with self-biased cascoded current mirrors,” 
IEEE Conf. on Electron Devices and Solid-State Circuits, 
pp.945-948, Dec. 2007. 
[7]. P. Malcovati and F. Maloberti, “Curvature-compensated BiCMOS 
bandgap with 1 V supply voltage,” IEEE J. Solid-State Circuits, 
vo1.36, no.7, pp.l076-1081, July 2001. 
[8]. P. E. Allen and D. R. Holberg, CMOS Analog Circuit Design, 2nd 
Edition, Oxford University Press, 2002. 
[9]. R. Gregorian, Introduction to CMOS OP-AMPs and Comparators, 
New Yory John Wiley & Sons, 1999. 
2 
 
values of L and R. Figure 3 shows the shunt peaking at 
the output matching stage for a UWB LNA. 
However, high power consumption and noise will 
be result from the source resistor of input transistor (M1). 
A source inductor can remedy this disadvantage, but the 
trade-off is poor gain flatness. In order to improve the 
gain flatness, a gate inductor is added in series between 
the current reused circuit (first-stage) and output stage 
(second-stage). The gate inductor not only eliminates the 
parasitic capacitance between first-stage and 
second-stage, but also widens the operating bandwidth 
by canceling a pole. 
In the first stage, a cascoded current reused circuit 
is used to save the power dissipation. As shown in Fig. 2, 
transistors, M1 and M2, share the same bias current to 
complete the current reused destination. For small-signal 
(AC) analysis, C3 is designed with a large capacitor to 
have a virtual ground at desired frequency, whereas 
components, C4 and L5, perform a low impedance path 
based on the resonance with parasitic capacitor Cgs of 
M2. Notify that the impedance of L4 is considerably 
large to block the RF signal at desired frequency. 
 
 
Fig. 3. Equivalent circuit of shunt peaking at output matching 
stage. 
 
 
 
Fig. 4. Circuit schematic of adopted notch filter with a parasitic 
resistance (R) and a negative resistance (-R). 
 
Figure 4 shows the notch filter which consists of L 
and C in series. Notify that the inductor made of CMOS 
process has a parasitic resistance (R) which results in low 
Q factor and poor rejection. Thus a negative resistance 
(-R) is added to eliminate the impact of parasitic 
resistance in notch filter. 
Figure 5 presents the circuit schematic of the 
adopted negative resistance. According to its equivalent 
circuit [5], the negative resistance can be expressed as  
 
⎟⎟⎠
⎞
⎜⎜⎝
⎛
+−=−
65
11
mm gg
R                    (1) 
 
Figure 6 shows the simulated gain (S21) of notch 
filter with and without negative resistance (-R). 
Obviously, there is a fine band rejection between 5 GHz 
and 6 GHz. 
 
 
Fig. 5. Circuit schematic of negative resistance. 
 
-40
-30
-20
-10
0
0 1 2 3 4 5 6 7 8 9 10
Frequency (GHz)
S2
1 (
dB
)
with -R without -R
 
Fig. 6. Simulated gain (S21) of notch filter with and without negative 
resistance (-R). 
4 
 
 
 
 
 
Fig. 12. Chip layout of the proposed UWB LNA with band rejection 
(1.2 mm × 1.2 mm). 
 
Table I summarizes the post-layout simulated 
specifications of the proposed UWB LNA with band 
rejection. Figure 12 presents the chip layout of the 
proposed UWB LNA with band rejection with a chip 
area of 1.2 mm × 1.2 mm including pads. 
 
IV. CONCLUSION 
 
In this paper, a 3.1-10.6 GHz UWB LNA is 
presented with a notch filter between 4.7 GHz and 6.3 
GHz. The shunt peaking is used to have a wideband 
characteristic at the output matching stage; and that the 
LC tank produces a band rejection with negative 
resistance. Furthermore, a source inductor is used to save 
the power dissipation; and that a gate inductor is added 
in series between the current reused circuit (first-stage) 
and output stage (second-stage) to widen the operating 
bandwidth. The proposed UWB LNA successfully 
blocks the RF signal in the second band group (# 2) and 
works with a good gain rejection of roughly 35.74 dB. 
The simulated results present that the maximum gain 
(S21), maximum input return loss (S11), maximum 
output return loss (S22), minimum noise figure (NF), 
power consumption, and chip area are 14.85 dB, -14.26 
dB, -10.00 dB, 3.69 dB, 20.4 mW and 1.2mm¯1.2mm, 
respectively, within the frequency range from 3.1 GHz to 
10.6 GHz with a notch filter between 4.7 GHz and 6.3 
GHz at power supply of 1.8 V. 
 
 
 
 
 
 
 
 
TABLE I. SUMMARY OF PROPOSED UWB LNA WITH BAND REJECTION 
 
Process 0.18-μm 2P6MCMOS 
Bandwidth (GHz) 3.1-10.6 
Band rejection (GHz) 4.7-6.3 
Maximum gain (dB) 
@3.1GHz 
14.85 
Maximum gain (dB) 
@10.6GHz 
14.26 
Minimum NF (dB) 
@3.1GHz 
3.69 
Minimum NF (dB) 
@10.6 GHz 
3.87 
Gain rejection (dB) 35.74 
S11 (dB) <-14.3 
S22 (dB) <-10.0 
Supply voltage (V) 1.8 
Power consumption (mW) 20.4 
Chip area (mm×mm) 1.2 × 1.2 
 
 
ACKNOWLEDGMENT 
The author would like to thank the National Science 
Council of the Republic of China, Taiwan, for financially 
supporting this research under Contract No. NSC 
98-2221-E-027-110. The Chip Implementation Center 
(CIC), Taiwan, is appreciated for fabricating the test 
chips. 
 
REFERENCES 
 
[1] H. L. Kao, A. Chin, K. C. Chang and S. P. McAlister, ”A 
low-power current-reuse LNA for ultra-wideband wireless 
receivers from 3.1 to 10.6 GHz, “ Silicon Monolithic Integrated 
Circuits in RF Systems, pp. 257 – 260, 2007. 
[2] H. Xie, X. Wang, A. Wang, Z. Wang, C. Zhang and B. Zhao,” A 
fully-integrated low-power 3.1-10.6 GHz UWB LNA in 0.18um 
CMOS,” IEEE Radio and Wireless Symposium, Jan. 2007, pp. 
197 - 200. 
[3] T. H. Huang and J. L. Wang, “New frequency plan and 
reconfigurable 6.6/7.128 GHz CMOS quadrature VCO for 
MB-OFDM UWB application,” 2007 IEEE/MTT-S International 
Microwave Symposium, 3-8 June 2007, pp.843-846. 
[4] Y. J. Lin and S. S. H. Hsu, “A 3.1–10.6 GHz ultra-wideband 
CMOS low noise amplifier with current-reused technique,” IEEE 
Microwave and Wireless Components Letters, Vol. 17, No.3, pp. 
232 – 234, 2007. 
[5] B. Razavi, Design of Analog CMOS Integrated Circuits, 
McGraw Hill, 2001, pp.192 – 256. 
[6] C. Wang, Y. Zheng and C. H. Heng, “A multi-band CMOS low 
noise amplifier for multi-standard wireless receivers,” IEEE 
International symposium on Circuits and Systems, May 2007, 
pp.2802 – 2805. 
[7] Y. Gao, Y. Zheng and B. L. Ooi, “A 0.18μm CMOS UWB LNA 
with 5GHz interference rejection,” IEEE Radio Frequency 
Integrated Circuits Symposium, June 2007, pp.47 -50. 
100 年度專題研究計畫研究成果彙整表 
計畫主持人：宋國明 計畫編號：100-2221-E-027-005- 
計畫名稱：具有 XDSL 發射與接收功能之交流感應馬達控制混波晶片設計與製作 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 1 100% 預計會有一個期刊論文發表 
研究報告/技術報告 0 1 100%  
研討會論文 2 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 5 0 100%  
博士生 1 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
