TimeQuest Timing Analyzer report for proj-final
Sun Apr 02 22:23:58 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLK'
 29. Slow 1200mV 0C Model Hold: 'CLK'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLK'
 44. Fast 1200mV 0C Model Hold: 'CLK'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; proj-final                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 525.49 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -0.903 ; -7.295             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -21.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                               ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.903 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.836      ;
; -0.899 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.832      ;
; -0.822 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.755      ;
; -0.814 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.747      ;
; -0.791 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.724      ;
; -0.791 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.724      ;
; -0.791 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.724      ;
; -0.791 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.724      ;
; -0.790 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.723      ;
; -0.691 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.624      ;
; -0.667 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.600      ;
; -0.667 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.600      ;
; -0.667 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.600      ;
; -0.667 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.600      ;
; -0.656 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.589      ;
; -0.589 ; btn_Sincrono:inst7|inst                         ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.522      ;
; -0.565 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.498      ;
; -0.533 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.466      ;
; -0.533 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.466      ;
; -0.533 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.466      ;
; -0.533 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.466      ;
; -0.451 ; btn_Sincrono:inst7|inst1                        ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.384      ;
; -0.418 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.352      ;
; -0.417 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.351      ;
; -0.396 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.329      ;
; -0.396 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.329      ;
; -0.387 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.321      ;
; -0.363 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.297      ;
; -0.291 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.225      ;
; -0.285 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.219      ;
; -0.284 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.218      ;
; -0.271 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.205      ;
; -0.263 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.196      ;
; -0.231 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.164      ;
; -0.219 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.152      ;
; -0.214 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.147      ;
; -0.213 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.146      ;
; -0.190 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.123      ;
; -0.165 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.099      ;
; -0.163 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.097      ;
; -0.141 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.075      ;
; -0.139 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.073      ;
; -0.128 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.061      ;
; -0.121 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.054      ;
; -0.051 ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.984      ;
; -0.015 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.948      ;
; 0.081  ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.852      ;
; 0.204  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.729      ;
; 0.210  ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.723      ;
; 0.217  ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.716      ;
; 0.231  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.702      ;
; 0.274  ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.659      ;
; 0.296  ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.637      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                               ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.378 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.597      ;
; 0.398 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.617      ;
; 0.400 ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.619      ;
; 0.402 ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.621      ;
; 0.551 ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.770      ;
; 0.564 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.783      ;
; 0.639 ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.858      ;
; 0.692 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.912      ;
; 0.695 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.915      ;
; 0.714 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.933      ;
; 0.715 ; btn_Sincrono:inst7|inst                         ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.934      ;
; 0.717 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.936      ;
; 0.724 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.943      ;
; 0.726 ; btn_Sincrono:inst7|inst1                        ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.945      ;
; 0.729 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.949      ;
; 0.730 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.950      ;
; 0.738 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.957      ;
; 0.811 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.030      ;
; 0.819 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.038      ;
; 0.820 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.039      ;
; 0.847 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.067      ;
; 0.867 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.087      ;
; 0.868 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.088      ;
; 0.869 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.089      ;
; 0.920 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.139      ;
; 0.922 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.141      ;
; 0.944 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.164      ;
; 0.969 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.189      ;
; 0.969 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.189      ;
; 0.971 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.191      ;
; 1.111 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.330      ;
; 1.176 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.395      ;
; 1.207 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.426      ;
; 1.238 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.457      ;
; 1.238 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.457      ;
; 1.238 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.457      ;
; 1.238 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.457      ;
; 1.284 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.503      ;
; 1.291 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.510      ;
; 1.299 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.518      ;
; 1.346 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.346 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.346 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.346 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.354 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.573      ;
; 1.357 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.576      ;
; 1.413 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.632      ;
; 1.413 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.632      ;
; 1.413 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.632      ;
; 1.413 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.632      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; inst6                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; inst6                                           ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst1|clk                                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|clk                                  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; inst6                                           ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst1|clk                                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst|clk                                  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 2.040 ; 2.493 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 1.727 ; 2.199 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 1.592 ; 2.017 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 2.270 ; 2.729 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; -1.436 ; -1.867 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -1.138 ; -1.546 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -0.941 ; -1.332 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -1.767 ; -2.163 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 5.517 ; 5.489 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 5.465 ; 5.435 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 5.223 ; 5.197 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 5.233 ; 5.213 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 5.517 ; 5.489 ; Rise       ; CLK             ;
; S_comp       ; CLK        ; 6.370 ; 6.304 ; Rise       ; CLK             ;
; comp         ; CLK        ; 5.230 ; 5.201 ; Rise       ; CLK             ;
; load_comp    ; CLK        ; 5.749 ; 5.700 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 5.536 ; 5.505 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 5.246 ; 5.219 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 5.536 ; 5.505 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 5.233 ; 5.207 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 5.490 ; 5.447 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 5.117 ; 5.090 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 5.350 ; 5.318 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 5.117 ; 5.090 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 5.127 ; 5.106 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 5.400 ; 5.371 ; Rise       ; CLK             ;
; S_comp       ; CLK        ; 5.731 ; 5.659 ; Rise       ; CLK             ;
; comp         ; CLK        ; 5.124 ; 5.094 ; Rise       ; CLK             ;
; load_comp    ; CLK        ; 5.460 ; 5.382 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 5.127 ; 5.100 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 5.141 ; 5.112 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 5.418 ; 5.386 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 5.127 ; 5.100 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 5.374 ; 5.331 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; S_comp      ;    ; 6.639 ; 7.114 ;    ;
; change_pass ; load_comp   ;    ; 6.349 ; 6.832 ;    ;
+-------------+-------------+----+-------+-------+----+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; S_comp      ;    ; 6.413 ; 6.887 ;    ;
; change_pass ; load_comp   ;    ; 6.136 ; 6.616 ;    ;
+-------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 590.67 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.693 ; -4.986            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -21.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.693 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.633      ;
; -0.692 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.632      ;
; -0.624 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.564      ;
; -0.617 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.557      ;
; -0.612 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.552      ;
; -0.611 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.551      ;
; -0.611 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.551      ;
; -0.611 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.551      ;
; -0.611 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.551      ;
; -0.513 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.453      ;
; -0.506 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.446      ;
; -0.506 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.446      ;
; -0.506 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.446      ;
; -0.506 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.446      ;
; -0.471 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.411      ;
; -0.417 ; btn_Sincrono:inst7|inst                         ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.357      ;
; -0.396 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.336      ;
; -0.385 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.325      ;
; -0.385 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.325      ;
; -0.385 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.325      ;
; -0.385 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.325      ;
; -0.305 ; btn_Sincrono:inst7|inst1                        ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.245      ;
; -0.266 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.207      ;
; -0.264 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.205      ;
; -0.255 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.196      ;
; -0.249 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.189      ;
; -0.248 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.188      ;
; -0.235 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.176      ;
; -0.168 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.109      ;
; -0.152 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.093      ;
; -0.147 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.088      ;
; -0.144 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.054     ; 1.085      ;
; -0.128 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.068      ;
; -0.109 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.049      ;
; -0.100 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.040      ;
; -0.094 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.034      ;
; -0.073 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.013      ;
; -0.065 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 1.000        ; -0.055     ; 1.005      ;
; -0.032 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.054     ; 0.973      ;
; -0.031 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.054     ; 0.972      ;
; -0.011 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.054     ; 0.952      ;
; -0.011 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.951      ;
; -0.009 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.054     ; 0.950      ;
; -0.005 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.945      ;
; 0.063  ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.877      ;
; 0.096  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.844      ;
; 0.186  ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.754      ;
; 0.283  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.657      ;
; 0.297  ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.643      ;
; 0.305  ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.635      ;
; 0.310  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.630      ;
; 0.357  ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.583      ;
; 0.378  ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 1.000        ; -0.055     ; 0.562      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.336 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.535      ;
; 0.356 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.555      ;
; 0.363 ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.562      ;
; 0.365 ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.564      ;
; 0.507 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.706      ;
; 0.508 ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.707      ;
; 0.590 ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.789      ;
; 0.631 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.831      ;
; 0.634 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.834      ;
; 0.638 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.837      ;
; 0.652 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.851      ;
; 0.656 ; btn_Sincrono:inst7|inst                         ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.855      ;
; 0.659 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.858      ;
; 0.661 ; btn_Sincrono:inst7|inst1                        ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.860      ;
; 0.667 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.867      ;
; 0.669 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.869      ;
; 0.674 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.873      ;
; 0.721 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.920      ;
; 0.728 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.927      ;
; 0.742 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.941      ;
; 0.752 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.952      ;
; 0.761 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.960      ;
; 0.769 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.969      ;
; 0.792 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.992      ;
; 0.792 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.992      ;
; 0.828 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.027      ;
; 0.830 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.029      ;
; 0.835 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.035      ;
; 0.855 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.055      ;
; 0.878 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.078      ;
; 0.880 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.080      ;
; 1.009 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.208      ;
; 1.064 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.263      ;
; 1.093 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.292      ;
; 1.121 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.320      ;
; 1.121 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.320      ;
; 1.121 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.320      ;
; 1.121 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.320      ;
; 1.161 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.360      ;
; 1.167 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.366      ;
; 1.173 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.372      ;
; 1.214 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.413      ;
; 1.214 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.413      ;
; 1.214 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.413      ;
; 1.214 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.413      ;
; 1.221 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.420      ;
; 1.224 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.423      ;
; 1.275 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.474      ;
; 1.275 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.474      ;
; 1.275 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.474      ;
; 1.275 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.474      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; inst6                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; inst6                                           ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst1|clk                                 ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|clk                                  ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; inst6                                           ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst1|clk                                 ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst|clk                                  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 1.739 ; 2.115 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 1.462 ; 1.852 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 1.327 ; 1.690 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 1.952 ; 2.337 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; -1.197 ; -1.562 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -0.941 ; -1.278 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -0.757 ; -1.089 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -1.498 ; -1.835 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 5.246 ; 5.186 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 5.202 ; 5.142 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 4.972 ; 4.924 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 4.980 ; 4.935 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 5.246 ; 5.186 ; Rise       ; CLK             ;
; S_comp       ; CLK        ; 6.002 ; 5.911 ; Rise       ; CLK             ;
; comp         ; CLK        ; 4.982 ; 4.929 ; Rise       ; CLK             ;
; load_comp    ; CLK        ; 5.446 ; 5.374 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 5.267 ; 5.203 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 4.996 ; 4.942 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 5.267 ; 5.203 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 4.982 ; 4.933 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 5.220 ; 5.166 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 4.878 ; 4.830 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 5.098 ; 5.039 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 4.878 ; 4.830 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 4.885 ; 4.841 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 5.142 ; 5.082 ; Rise       ; CLK             ;
; S_comp       ; CLK        ; 5.438 ; 5.346 ; Rise       ; CLK             ;
; comp         ; CLK        ; 4.887 ; 4.835 ; Rise       ; CLK             ;
; load_comp    ; CLK        ; 5.193 ; 5.094 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 4.888 ; 4.838 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 4.901 ; 4.847 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 5.161 ; 5.098 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 4.888 ; 4.838 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 5.117 ; 5.063 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; S_comp      ;    ; 6.129 ; 6.558 ;    ;
; change_pass ; load_comp   ;    ; 5.867 ; 6.300 ;    ;
+-------------+-------------+----+-------+-------+----+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; S_comp      ;    ; 5.937 ; 6.356 ;    ;
; change_pass ; load_comp   ;    ; 5.685 ; 6.111 ;    ;
+-------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.061 ; -0.061            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -22.001                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.061 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.013      ;
; -0.060 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.012      ;
; -0.014 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.966      ;
; -0.007 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.959      ;
; 0.004  ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.948      ;
; 0.004  ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.948      ;
; 0.004  ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.948      ;
; 0.004  ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.948      ;
; 0.005  ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.947      ;
; 0.067  ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.885      ;
; 0.077  ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.875      ;
; 0.079  ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.873      ;
; 0.079  ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.873      ;
; 0.079  ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.873      ;
; 0.079  ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.873      ;
; 0.116  ; btn_Sincrono:inst7|inst                         ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.836      ;
; 0.132  ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.820      ;
; 0.153  ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.799      ;
; 0.153  ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.799      ;
; 0.153  ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.799      ;
; 0.153  ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.799      ;
; 0.191  ; btn_Sincrono:inst7|inst1                        ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.761      ;
; 0.206  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.746      ;
; 0.208  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.744      ;
; 0.225  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.726      ;
; 0.228  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.723      ;
; 0.249  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.703      ;
; 0.259  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.693      ;
; 0.281  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.671      ;
; 0.281  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.671      ;
; 0.299  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.653      ;
; 0.301  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.650      ;
; 0.307  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.645      ;
; 0.317  ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.635      ;
; 0.328  ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.624      ;
; 0.329  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.622      ;
; 0.338  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.613      ;
; 0.341  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.610      ;
; 0.342  ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.610      ;
; 0.344  ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.608      ;
; 0.358  ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.594      ;
; 0.360  ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.592      ;
; 0.369  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.582      ;
; 0.389  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.562      ;
; 0.412  ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.540      ;
; 0.432  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.519      ;
; 0.483  ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.469      ;
; 0.557  ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.395      ;
; 0.557  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.394      ;
; 0.563  ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.389      ;
; 0.572  ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.379      ;
; 0.592  ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.359      ;
; 0.593  ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.359      ;
; 0.602  ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.350      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; inst6                                           ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; regUser4bits:inst2|reg1bit:inst3|reg            ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; regUser4bits:inst2|reg1bit:inst5|reg            ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; regUser4bits:inst2|reg1bit:inst6|reg            ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; regUser4bits:inst2|reg1bit:inst4|reg            ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.198 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[0]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.209 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; regUser4bits:inst2|reg1bit:inst4|reg            ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.329      ;
; 0.211 ; regUser4bits:inst2|reg1bit:inst6|reg            ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.330      ;
; 0.285 ; regUser4bits:inst2|reg1bit:inst3|reg            ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.404      ;
; 0.302 ; regUser4bits:inst2|cont2bits:inst|pressed       ; regUser4bits:inst2|cont2bits:inst|count[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.422      ;
; 0.336 ; regUser4bits:inst2|reg1bit:inst5|reg            ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.455      ;
; 0.363 ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.483      ;
; 0.365 ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.485      ;
; 0.375 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.495      ;
; 0.379 ; btn_Sincrono:inst7|inst                         ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.498      ;
; 0.380 ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.500      ;
; 0.381 ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.501      ;
; 0.381 ; btn_Sincrono:inst7|inst1                        ; btn_Sincrono:inst7|inst                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.500      ;
; 0.383 ; btn_Sincrono:inst7|inst1                        ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.502      ;
; 0.389 ; btn_Sincrono:inst7|inst                         ; btn_Sincrono:inst7|inst1                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.508      ;
; 0.392 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.512      ;
; 0.433 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.553      ;
; 0.440 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.560      ;
; 0.444 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.564      ;
; 0.451 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.571      ;
; 0.452 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.572      ;
; 0.459 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.579      ;
; 0.471 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.591      ;
; 0.478 ; regUser4bits:inst2|cont2bits:inst|count[0]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.598      ;
; 0.492 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.612      ;
; 0.493 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.613      ;
; 0.511 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst5|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst6|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.632      ;
; 0.519 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst3|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.639      ;
; 0.530 ; regUser4bits:inst2|cont2bits:inst|count[1]      ; regUser4bits:inst2|reg1bit:inst4|reg            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.588 ; regUser4bits:inst2|reg1bit:inst4|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.707      ;
; 0.623 ; regUser4bits:inst2|reg1bit:inst5|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.742      ;
; 0.642 ; reg4bits:inst1|inst4                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.761      ;
; 0.663 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.782      ;
; 0.663 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.782      ;
; 0.663 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.782      ;
; 0.663 ; btn_Sincrono:inst7|inst1                        ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.782      ;
; 0.685 ; reg4bits:inst1|inst2                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.804      ;
; 0.689 ; regUser4bits:inst2|reg1bit:inst6|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.808      ;
; 0.693 ; regUser4bits:inst2|reg1bit:inst3|reg            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.812      ;
; 0.723 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.842      ;
; 0.723 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.842      ;
; 0.723 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.842      ;
; 0.723 ; btn_Sincrono:inst7|inst                         ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.842      ;
; 0.725 ; reg4bits:inst1|inst3                            ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.844      ;
; 0.725 ; reg4bits:inst1|inst                             ; inst6                                           ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.844      ;
; 0.761 ; inst6                                           ; reg4bits:inst1|inst4                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.880      ;
; 0.761 ; inst6                                           ; reg4bits:inst1|inst2                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.880      ;
; 0.761 ; inst6                                           ; reg4bits:inst1|inst                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.880      ;
; 0.761 ; inst6                                           ; reg4bits:inst1|inst3                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.880      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; inst6                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; inst6                                           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst1|clk                                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|clk                                  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst                         ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; btn_Sincrono:inst7|inst1                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; inst6                                           ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst                             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst2                            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst3                            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg4bits:inst1|inst4                            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|reg            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|reg            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|reg            ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|reg            ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[0]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|count[1]      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|cont2bits:inst|pressed       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst3|inc_reg_stable ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst4|inc_reg_stable ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst5|inc_reg_stable ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; regUser4bits:inst2|reg1bit:inst6|inc_reg_stable ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|inc_reg_stable|clk                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|inc_reg_stable|clk                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|inc_reg_stable|clk                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|inc_reg_stable|clk                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[0]|clk                         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|count[1]|clk                         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst|pressed|clk                          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst2|clk                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst3|clk                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst4|clk                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst|clk                                  ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst3|reg|clk                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst4|reg|clk                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst5|reg|clk                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst2|inst6|reg|clk                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|clk                                       ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst1|clk                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst|clk                                  ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 1.102 ; 1.718 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 0.953 ; 1.559 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 0.879 ; 1.456 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 1.239 ; 1.843 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; -0.771 ; -1.359 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -0.622 ; -1.190 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -0.512 ; -1.070 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -0.967 ; -1.510 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 3.271 ; 3.323 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 3.239 ; 3.285 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 3.097 ; 3.129 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 3.109 ; 3.142 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 3.271 ; 3.323 ; Rise       ; CLK             ;
; S_comp       ; CLK        ; 3.732 ; 3.749 ; Rise       ; CLK             ;
; comp         ; CLK        ; 3.104 ; 3.135 ; Rise       ; CLK             ;
; load_comp    ; CLK        ; 3.390 ; 3.416 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 3.275 ; 3.329 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 3.118 ; 3.149 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 3.275 ; 3.329 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 3.102 ; 3.134 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 3.260 ; 3.304 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 3.037 ; 3.067 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 3.173 ; 3.217 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 3.037 ; 3.067 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 3.049 ; 3.080 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 3.205 ; 3.254 ; Rise       ; CLK             ;
; S_comp       ; CLK        ; 3.368 ; 3.388 ; Rise       ; CLK             ;
; comp         ; CLK        ; 3.044 ; 3.073 ; Rise       ; CLK             ;
; load_comp    ; CLK        ; 3.228 ; 3.238 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 3.041 ; 3.072 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 3.058 ; 3.087 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 3.208 ; 3.259 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 3.041 ; 3.072 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 3.195 ; 3.236 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; S_comp      ;    ; 3.926 ; 4.482 ;    ;
; change_pass ; load_comp   ;    ; 3.770 ; 4.336 ;    ;
+-------------+-------------+----+-------+-------+----+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; S_comp      ;    ; 3.797 ; 4.349 ;    ;
; change_pass ; load_comp   ;    ; 3.647 ; 4.209 ;    ;
+-------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.903 ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -0.903 ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -7.295 ; 0.0   ; 0.0      ; 0.0     ; -22.001             ;
;  CLK             ; -7.295 ; 0.000 ; N/A      ; N/A     ; -22.001             ;
+------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; btn_inc       ; CLK        ; 2.040 ; 2.493 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; 1.727 ; 2.199 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; 1.592 ; 2.017 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; 2.270 ; 2.729 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; btn_inc       ; CLK        ; -0.771 ; -1.359 ; Rise       ; CLK             ;
; btn_seleciona ; CLK        ; -0.622 ; -1.190 ; Rise       ; CLK             ;
; btn_troca     ; CLK        ; -0.512 ; -1.070 ; Rise       ; CLK             ;
; change_pass   ; CLK        ; -0.967 ; -1.510 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 5.517 ; 5.489 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 5.465 ; 5.435 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 5.223 ; 5.197 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 5.233 ; 5.213 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 5.517 ; 5.489 ; Rise       ; CLK             ;
; S_comp       ; CLK        ; 6.370 ; 6.304 ; Rise       ; CLK             ;
; comp         ; CLK        ; 5.230 ; 5.201 ; Rise       ; CLK             ;
; load_comp    ; CLK        ; 5.749 ; 5.700 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 5.536 ; 5.505 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 5.246 ; 5.219 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 5.536 ; 5.505 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 5.233 ; 5.207 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 5.490 ; 5.447 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; S[*]         ; CLK        ; 3.037 ; 3.067 ; Rise       ; CLK             ;
;  S[0]        ; CLK        ; 3.173 ; 3.217 ; Rise       ; CLK             ;
;  S[1]        ; CLK        ; 3.037 ; 3.067 ; Rise       ; CLK             ;
;  S[2]        ; CLK        ; 3.049 ; 3.080 ; Rise       ; CLK             ;
;  S[3]        ; CLK        ; 3.205 ; 3.254 ; Rise       ; CLK             ;
; S_comp       ; CLK        ; 3.368 ; 3.388 ; Rise       ; CLK             ;
; comp         ; CLK        ; 3.044 ; 3.073 ; Rise       ; CLK             ;
; load_comp    ; CLK        ; 3.228 ; 3.238 ; Rise       ; CLK             ;
; reg_user[*]  ; CLK        ; 3.041 ; 3.072 ; Rise       ; CLK             ;
;  reg_user[0] ; CLK        ; 3.058 ; 3.087 ; Rise       ; CLK             ;
;  reg_user[1] ; CLK        ; 3.208 ; 3.259 ; Rise       ; CLK             ;
;  reg_user[2] ; CLK        ; 3.041 ; 3.072 ; Rise       ; CLK             ;
;  reg_user[3] ; CLK        ; 3.195 ; 3.236 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; S_comp      ;    ; 6.639 ; 7.114 ;    ;
; change_pass ; load_comp   ;    ; 6.349 ; 6.832 ;    ;
+-------------+-------------+----+-------+-------+----+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+----+-------+-------+----+
; Input Port  ; Output Port ; RR ; RF    ; FR    ; FF ;
+-------------+-------------+----+-------+-------+----+
; change_pass ; S_comp      ;    ; 3.797 ; 4.349 ;    ;
; change_pass ; load_comp   ;    ; 3.647 ; 4.209 ;    ;
+-------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; comp          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg_user[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg_user[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg_user[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg_user[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S_comp        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; load_comp     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; change_pass             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_inc                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_seleciona           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_troca               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; comp          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S_comp        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; load_comp     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; S[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; comp          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; reg_user[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S_comp        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; load_comp     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; S[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 62       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 62       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Apr 02 22:23:52 2023
Info: Command: quartus_sta proj-final -c proj-final
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proj-final.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.903
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.903              -7.295 CLK 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.693
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.693              -4.986 CLK 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.061
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.061              -0.061 CLK 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -22.001 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4652 megabytes
    Info: Processing ended: Sun Apr 02 22:23:58 2023
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


