# RISC-V-0
A simple RISC-V core implementaton by verilog. The target of this project is to implement RV32I base integer instruction set.

基于verilog实现的一个简单的RISC-V核心。该项目的目标是实现RV32I基本整数指令集。
