m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dD:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/simulation/modelsim
vmainMemory
Z1 !s110 1684206787
!i10b 1
!s100 I7Sdf[KKdhOzH?fd@KYgL3
IB75FBgn@[NA]Mh<XfADi40
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
w1684206444
8D:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mainMemory.v
FD:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mainMemory.v
L0 40
Z3 OV;L;10.5b;63
r1
!s85 0
31
Z4 !s108 1684206787.000000
!s107 D:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mainMemory.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+D:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mainMemory.v|
!i113 1
o-vlog01compat -work work
!s92 -vlog01compat -work work {+incdir+D:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture}
Z5 tCvgOpt 0
nmain@memory
vmainMemory_tb
DXx6 sv_std 3 std 0 22 AD7iAPLo6nTIKk<N0eo=D3
R1
!i10b 1
!s100 nVo_cO2alVzM]Q3ERYcaK1
IYl1ed_EA1D;O:ZA3bbRJU2
R2
!s105 mainMemory_tb_sv_unit
S1
R0
w1684205720
8D:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mainMemory_tb.sv
FD:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mainMemory_tb.sv
L0 2
R3
r1
!s85 0
31
R4
!s107 D:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mainMemory_tb.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture|D:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture/mainMemory_tb.sv|
!i113 1
o-sv -work work
!s92 -sv -work work {+incdir+D:/Universidad/Semestre 1 2023/Arqui/Proyecto 2/ybrenes_computer_architecture_1_2023/microarchitecture}
R5
nmain@memory_tb
