Fitter report for DE0_NANO_SDRAM_Nios_Test
Fri Jul 30 14:36:16 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|altsyncram:the_boot_copier_rom|altsyncram_lh51:auto_generated|ALTSYNCRAM
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Jul 30 14:36:16 2021       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; DE0_NANO_SDRAM_Nios_Test                    ;
; Top-level Entity Name              ; test1                                       ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 6,566 / 22,320 ( 29 % )                     ;
;     Total combinational functions  ; 5,204 / 22,320 ( 23 % )                     ;
;     Dedicated logic registers      ; 4,457 / 22,320 ( 20 % )                     ;
; Total registers                    ; 4526                                        ;
; Total pins                         ; 61 / 154 ( 40 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 73,280 / 608,256 ( 12 % )                   ;
; Embedded Multiplier 9-bit elements ; 4 / 132 ( 3 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.57        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  14.3%      ;
;     Processors 5-6         ;   7.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------+
; I/O Assignment Warnings                                      ;
+-------------------------------------+------------------------+
; Pin Name                            ; Reason                 ;
+-------------------------------------+------------------------+
; altpll_locked_conduit_export        ; Missing drive strength ;
; altpll_phasedone_conduit_export     ; Missing drive strength ;
; dram_cas_n                          ; Missing drive strength ;
; dram_cs_n                           ; Missing drive strength ;
; dram_ras_n                          ; Missing drive strength ;
; dram_we_n                           ; Missing drive strength ;
; dram_cke                            ; Missing drive strength ;
; dram_clk                            ; Missing drive strength ;
; scl_export                          ; Missing drive strength ;
; uart_test_external_connection_txd   ; Missing drive strength ;
; uart_co_external_connection_txd     ; Missing drive strength ;
; uart_sds011_external_connection_txd ; Missing drive strength ;
; uart_so2_external_connection_txd    ; Missing drive strength ;
; uart_o3_external_connection_txd     ; Missing drive strength ;
; uart_hmi_external_connection_txd    ; Missing drive strength ;
; epcs_flash_external_dclk            ; Missing drive strength ;
; epcs_flash_external_sce             ; Missing drive strength ;
; epcs_flash_external_sdo             ; Missing drive strength ;
; dram_addr[12]                       ; Missing drive strength ;
; dram_addr[11]                       ; Missing drive strength ;
; dram_addr[10]                       ; Missing drive strength ;
; dram_addr[9]                        ; Missing drive strength ;
; dram_addr[8]                        ; Missing drive strength ;
; dram_addr[7]                        ; Missing drive strength ;
; dram_addr[6]                        ; Missing drive strength ;
; dram_addr[5]                        ; Missing drive strength ;
; dram_addr[4]                        ; Missing drive strength ;
; dram_addr[3]                        ; Missing drive strength ;
; dram_addr[2]                        ; Missing drive strength ;
; dram_addr[1]                        ; Missing drive strength ;
; dram_addr[0]                        ; Missing drive strength ;
; dram_ba[1]                          ; Missing drive strength ;
; dram_ba[0]                          ; Missing drive strength ;
; dram_dqm[1]                         ; Missing drive strength ;
; dram_dqm[0]                         ; Missing drive strength ;
; sda_export                          ; Missing drive strength ;
; dram_dq[15]                         ; Missing drive strength ;
; dram_dq[14]                         ; Missing drive strength ;
; dram_dq[13]                         ; Missing drive strength ;
; dram_dq[12]                         ; Missing drive strength ;
; dram_dq[11]                         ; Missing drive strength ;
; dram_dq[10]                         ; Missing drive strength ;
; dram_dq[9]                          ; Missing drive strength ;
; dram_dq[8]                          ; Missing drive strength ;
; dram_dq[7]                          ; Missing drive strength ;
; dram_dq[6]                          ; Missing drive strength ;
; dram_dq[5]                          ; Missing drive strength ;
; dram_dq[4]                          ; Missing drive strength ;
; dram_dq[3]                          ; Missing drive strength ;
; dram_dq[2]                          ; Missing drive strength ;
; dram_dq[1]                          ; Missing drive strength ;
; dram_dq[0]                          ; Missing drive strength ;
+-------------------------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                              ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[16]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[17]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[18]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[19]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[20]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[21]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[22]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[23]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[24]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[25]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[26]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[27]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[28]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[29]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[30]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[31]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[2]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[3]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[4]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[4]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[5]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[5]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[6]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[6]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[7]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[8]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[8]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[9]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[9]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[10]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[10]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[11]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[11]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[12]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[12]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[13]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[13]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[14]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[14]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[15]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[15]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_bht_data[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_fsh1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_bht_data[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_fsh1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|always5~0_wirecell                                                                                                                                                                                                                                                                                                   ; Deleted         ; Register Packing ; Fast Output Enable Register assignment ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[0]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[1]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[2]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[3]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[4]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[5]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[6]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[7]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[8]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[9]~output                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[10]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[11]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[12]~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_ba[0]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_ba[1]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_we_n~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_cas_n~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_ras_n~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_cs_n~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[0]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[1]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[2]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[3]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[4]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[5]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[6]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[7]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[8]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[9]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[10]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[11]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[12]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[13]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[14]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dq[15]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dqm[0]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dqm[1]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[15]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[14]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[13]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[12]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[11]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[10]~output                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[9]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[8]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[7]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[6]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[5]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[4]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[3]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[2]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[1]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_dq[0]~output                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[0]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[1]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[2]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[3]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[4]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[5]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[6]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[7]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[8]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[9]~input                                                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[10]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[11]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[12]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[13]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[14]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_dq[15]~input                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                              ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity      ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE0_NANO_QSYS_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE0_NANO_QSYS_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+---------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10209 ) ; 0.00 % ( 0 / 10209 )       ; 0.00 % ( 0 / 10209 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10209 ) ; 0.00 % ( 0 / 10209 )       ; 0.00 % ( 0 / 10209 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9946 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 260 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 3 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/DE0_NANO_SDRAM_Nios_Test/DE0_NANO_SDRAM_Nios_Test.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 6,566 / 22,320 ( 29 % )    ;
;     -- Combinational with no register       ; 2109                       ;
;     -- Register only                        ; 1362                       ;
;     -- Combinational with a register        ; 3095                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2708                       ;
;     -- 3 input functions                    ; 1622                       ;
;     -- <=2 input functions                  ; 874                        ;
;     -- Register only                        ; 1362                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4856                       ;
;     -- arithmetic mode                      ; 348                        ;
;                                             ;                            ;
; Total registers*                            ; 4,526 / 23,018 ( 20 % )    ;
;     -- Dedicated logic registers            ; 4,457 / 22,320 ( 20 % )    ;
;     -- I/O registers                        ; 69 / 698 ( 10 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 498 / 1,395 ( 36 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 61 / 154 ( 40 % )          ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 8                          ;
; M9Ks                                        ; 16 / 66 ( 24 % )           ;
; Total block memory bits                     ; 73,280 / 608,256 ( 12 % )  ;
; Total block memory implementation bits      ; 147,456 / 608,256 ( 24 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 132 ( 3 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 8 / 20 ( 40 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 8% / 7% / 8%               ;
; Peak interconnect usage (total/H/V)         ; 35% / 35% / 37%            ;
; Maximum fan-out                             ; 2827                       ;
; Highest non-global fan-out                  ; 745                        ;
; Total fan-out                               ; 35393                      ;
; Average fan-out                             ; 3.23                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                                ;
; Total logic elements                         ; 6387 / 22320 ( 29 % ) ; 179 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 2027                  ; 82                    ; 0                              ;
;     -- Register only                         ; 1346                  ; 16                    ; 0                              ;
;     -- Combinational with a register         ; 3014                  ; 81                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 2637                  ; 71                    ; 0                              ;
;     -- 3 input functions                     ; 1573                  ; 49                    ; 0                              ;
;     -- <=2 input functions                   ; 831                   ; 43                    ; 0                              ;
;     -- Register only                         ; 1346                  ; 16                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 4701                  ; 155                   ; 0                              ;
;     -- arithmetic mode                       ; 340                   ; 8                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total registers                              ; 4429                  ; 97                    ; 0                              ;
;     -- Dedicated logic registers             ; 4360 / 22320 ( 20 % ) ; 97 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 483 / 1395 ( 35 % )   ; 17 / 1395 ( 1 % )     ; 0 / 1395 ( 0 % )               ;
;                                              ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 61                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 132 ( 3 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 73280                 ; 0                     ; 0                              ;
; Total RAM block bits                         ; 147456                ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 16 / 66 ( 24 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 6 / 24 ( 25 % )       ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 37 / 220 ( 16 % )     ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                                ;
;     -- Input Connections                     ; 3118                  ; 141                   ; 2                              ;
;     -- Registered Input Connections          ; 2935                  ; 107                   ; 0                              ;
;     -- Output Connections                    ; 255                   ; 176                   ; 2830                           ;
;     -- Registered Output Connections         ; 4                     ; 175                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;
;     -- Total Connections                     ; 34813                 ; 1035                  ; 2835                           ;
;     -- Registered Connections                ; 15273                 ; 721                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                                ;
;     -- Top                                   ; 226                   ; 315                   ; 2832                           ;
;     -- sld_hub:auto_hub                      ; 315                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2832                  ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;
;     -- Input Ports                           ; 49                    ; 23                    ; 2                              ;
;     -- Output Ports                          ; 42                    ; 40                    ; 3                              ;
;     -- Bidir Ports                           ; 17                    ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 29                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 26                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                               ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk                                 ; R8    ; 3        ; 27           ; 0            ; 21           ; 1545                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; epcs_flash_external_data0           ; H2    ; 1        ; 0            ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; key_external_connection_export      ; E1    ; 1        ; 0            ; 16           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; uart_co_external_connection_rxd     ; B7    ; 8        ; 18           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; uart_hmi_external_connection_rxd    ; T10   ; 4        ; 34           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; uart_o3_external_connection_rxd     ; C8    ; 8        ; 23           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; uart_sds011_external_connection_rxd ; R13   ; 4        ; 40           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; uart_so2_external_connection_rxd    ; E8    ; 8        ; 20           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; uart_test_external_connection_rxd   ; A5    ; 8        ; 14           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; altpll_locked_conduit_export        ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; altpll_phasedone_conduit_export     ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dram_addr[0]                        ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[10]                       ; N2    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[11]                       ; N1    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[12]                       ; L4    ; 2        ; 0            ; 6            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[1]                        ; N5    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[2]                        ; N6    ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[3]                        ; M8    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[4]                        ; P8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[5]                        ; T7    ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[6]                        ; N8    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[7]                        ; T6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[8]                        ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[9]                        ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_ba[0]                          ; M7    ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_ba[1]                          ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_cas_n                          ; L1    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_cke                            ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_clk                            ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_cs_n                           ; P6    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_dqm[0]                         ; R6    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_dqm[1]                         ; T5    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_ras_n                          ; L2    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_we_n                           ; C2    ; 1        ; 0            ; 27           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; epcs_flash_external_dclk            ; H1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; epcs_flash_external_sce             ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; epcs_flash_external_sdo             ; C1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; scl_export                          ; A2    ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_co_external_connection_txd     ; A7    ; 8        ; 20           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_hmi_external_connection_txd    ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_o3_external_connection_txd     ; E7    ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_sds011_external_connection_txd ; R12   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_so2_external_connection_txd    ; F9    ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_test_external_connection_txd   ; B6    ; 8        ; 16           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                          ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------+---------------------+
; dram_dq[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_15 ; -                   ;
; dram_dq[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_5  ; -                   ;
; dram_dq[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_4  ; -                   ;
; dram_dq[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_3  ; -                   ;
; dram_dq[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_2  ; -                   ;
; dram_dq[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_1  ; -                   ;
; dram_dq[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe               ; -                   ;
; dram_dq[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_14 ; -                   ;
; dram_dq[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_13 ; -                   ;
; dram_dq[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_12 ; -                   ;
; dram_dq[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_11 ; -                   ;
; dram_dq[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_10 ; -                   ;
; dram_dq[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_9  ; -                   ;
; dram_dq[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_8  ; -                   ;
; dram_dq[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_7  ; -                   ;
; dram_dq[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_6  ; -                   ;
; sda_export  ; B3    ; 8        ; 3            ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sda:sda|data_dir (inverted)  ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+------------------------------------------+-------------------+-----------------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As       ; User Signal Name                  ; Pin Type                  ;
+----------+------------------------------------------+-------------------+-----------------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; Use as regular IO ; epcs_flash_external_sdo           ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; Use as regular IO ; epcs_flash_external_sce           ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                 ; -                                 ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; Use as regular IO ; epcs_flash_external_dclk          ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; Use as regular IO ; epcs_flash_external_data0         ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                 ; -                                 ; Dedicated Programming Pin ;
; H4       ; TDI                                      ; -                 ; altera_reserved_tdi               ; JTAG Pin                  ;
; H3       ; TCK                                      ; -                 ; altera_reserved_tck               ; JTAG Pin                  ;
; J5       ; TMS                                      ; -                 ; altera_reserved_tms               ; JTAG Pin                  ;
; J4       ; TDO                                      ; -                 ; altera_reserved_tdo               ; JTAG Pin                  ;
; J3       ; nCE                                      ; -                 ; -                                 ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                                ; -                 ; -                                 ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                 ; -                                 ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                 ; -                                 ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                 ; -                                 ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                 ; -                                 ; Dedicated Programming Pin ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO ; uart_so2_external_connection_txd  ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO ; uart_o3_external_connection_rxd   ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO ; uart_so2_external_connection_rxd  ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO ; uart_co_external_connection_txd   ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO ; uart_co_external_connection_rxd   ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO ; uart_test_external_connection_txd ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO ; uart_o3_external_connection_txd   ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO ; uart_test_external_connection_rxd ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO ; sda_export                        ; Dual Purpose Pin          ;
+----------+------------------------------------------+-------------------+-----------------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % )  ; 3.3V          ; --           ;
; 2        ; 13 / 16 ( 81 % ) ; 3.3V          ; --           ;
; 3        ; 24 / 25 ( 96 % ) ; 3.3V          ; --           ;
; 4        ; 5 / 20 ( 25 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 18 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 0 / 13 ( 0 % )   ; 3.3V          ; --           ;
; 7        ; 2 / 24 ( 8 % )   ; 3.3V          ; --           ;
; 8        ; 9 / 24 ( 38 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+-------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                      ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; scl_export                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; uart_test_external_connection_rxd   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; uart_co_external_connection_txd     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; altpll_phasedone_conduit_export     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; sda_export                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; uart_test_external_connection_txd   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; uart_co_external_connection_rxd     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; epcs_flash_external_sdo             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 6          ; 1        ; dram_we_n                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; uart_o3_external_connection_rxd     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; epcs_flash_external_sce             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; key_external_connection_export      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; uart_o3_external_connection_txd     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; uart_so2_external_connection_rxd    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; uart_so2_external_connection_txd    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 16         ; 1        ; dram_dq[1]                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; dram_dq[0]                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; epcs_flash_external_dclk            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 18         ; 1        ; epcs_flash_external_data0           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                 ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                 ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; dram_dq[6]                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; dram_dq[5]                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                 ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                 ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; dram_dq[15]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; dram_dq[4]                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; dram_dq[3]                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; dram_cas_n                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; dram_ras_n                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; dram_addr[12]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; dram_cke                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; dram_dq[2]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; dram_ba[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; dram_ba[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; dram_addr[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; dram_addr[11]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; dram_addr[10]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; dram_dq[14]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; dram_addr[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; dram_addr[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; dram_addr[6]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; dram_addr[9]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; dram_addr[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; dram_dq[13]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; dram_cs_n                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; dram_addr[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; uart_hmi_external_connection_txd    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; dram_addr[8]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; dram_dq[11]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; dram_clk                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; dram_dq[12]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; dram_dqm[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; dram_dq[7]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; clk                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; uart_sds011_external_connection_txd ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; uart_sds011_external_connection_rxd ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; altpll_locked_conduit_export        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; dram_dq[9]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; dram_dq[10]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; dram_dq[8]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; dram_dqm[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; dram_addr[7]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; dram_addr[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; uart_hmi_external_connection_rxd    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                              ;
+-------------------------------+------------------------------------------------------------------------------------------+
; Name                          ; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|pll7 ;
+-------------------------------+------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst|altpll|sd1|pll7                                                                     ;
; PLL mode                      ; Normal                                                                                   ;
; Compensate clock              ; clock0                                                                                   ;
; Compensated input/output pins ; --                                                                                       ;
; Switchover type               ; --                                                                                       ;
; Input frequency 0             ; 50.0 MHz                                                                                 ;
; Input frequency 1             ; --                                                                                       ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                 ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                ;
; VCO post scale K counter      ; 2                                                                                        ;
; VCO frequency control         ; Auto                                                                                     ;
; VCO phase shift step          ; 208 ps                                                                                   ;
; VCO multiply                  ; --                                                                                       ;
; VCO divide                    ; --                                                                                       ;
; Freq min lock                 ; 25.0 MHz                                                                                 ;
; Freq max lock                 ; 54.18 MHz                                                                                ;
; M VCO Tap                     ; 0                                                                                        ;
; M Initial                     ; 2                                                                                        ;
; M value                       ; 12                                                                                       ;
; N value                       ; 1                                                                                        ;
; Charge pump current           ; setting 1                                                                                ;
; Loop filter resistance        ; setting 27                                                                               ;
; Loop filter capacitance       ; setting 0                                                                                ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                       ;
; Bandwidth type                ; Medium                                                                                   ;
; Real time reconfigurable      ; Off                                                                                      ;
; Scan chain MIF file           ; --                                                                                       ;
; Preserve PLL counter order    ; Off                                                                                      ;
; PLL location                  ; PLL_4                                                                                    ;
; Inclk0 signal                 ; clk                                                                                      ;
; Inclk1 signal                 ; --                                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                                            ;
; Inclk1 signal type            ; --                                                                                       ;
+-------------------------------+------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; Name                                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 2       ; 0       ; inst|altpll|sd1|pll7|clk[0] ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -60 (-1667 ps) ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst|altpll|sd1|pll7|clk[1] ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
; Compilation Hierarchy Node                                                                                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                            ; Library Name  ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
; |test1                                                                                                                   ; 6566 (1)    ; 4457 (0)                  ; 69 (69)       ; 73280       ; 16   ; 4            ; 0       ; 2         ; 61   ; 0            ; 2109 (1)     ; 1362 (0)          ; 3095 (0)         ; |test1                                                                                                                                                                                                                                                                                                                                                                                                         ; work          ;
;    |DE0_NANO_QSYS:inst|                                                                                                  ; 6386 (0)    ; 4360 (0)                  ; 0 (0)         ; 73280       ; 16   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2026 (0)     ; 1346 (0)          ; 3014 (0)         ; |test1|DE0_NANO_QSYS:inst                                                                                                                                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_altpll:altpll|                                                                                      ; 12 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 3 (0)             ; 5 (4)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll                                                                                                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1                                                                                                                                                                                                                                                                                                                     ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_altpll_stdsync_sv6:stdsync2|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;             |DE0_NANO_QSYS_altpll_dffpipe_l2c:dffpipe3|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_stdsync_sv6:stdsync2|DE0_NANO_QSYS_altpll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_epcs_flash:epcs_flash|                                                                              ; 179 (32)    ; 115 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 33 (0)            ; 115 (32)         ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash                                                                                                                                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|                                                 ; 147 (147)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 33 (33)           ; 83 (83)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub                                                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;          |altsyncram:the_boot_copier_rom|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|altsyncram:the_boot_copier_rom                                                                                                                                                                                                                                                                                                                   ; work          ;
;             |altsyncram_lh51:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|altsyncram:the_boot_copier_rom|altsyncram_lh51:auto_generated                                                                                                                                                                                                                                                                                    ; work          ;
;       |DE0_NANO_QSYS_jtag_uart:jtag_uart|                                                                                ; 165 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (18)      ; 20 (3)            ; 94 (19)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;             |scfifo:rfifo|                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                 ; work          ;
;                |scfifo_jr21:auto_generated|                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                      ; work          ;
;                   |a_dpfifo_q131:dpfifo|                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                 ; work          ;
;                      |a_fefifo_7cf:fifo_state|                                                                           ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                         ; work          ;
;                         |cntr_do7:count_usedw|                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                    ; work          ;
;                      |cntr_1ob:rd_ptr_count|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                           ; work          ;
;                      |cntr_1ob:wr_ptr|                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                 ; work          ;
;                      |dpram_nl21:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                              ; work          ;
;                         |altsyncram_r1m1:altsyncram1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                  ; work          ;
;          |DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;             |scfifo:wfifo|                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                 ; work          ;
;                |scfifo_jr21:auto_generated|                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                      ; work          ;
;                   |a_dpfifo_q131:dpfifo|                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                 ; work          ;
;                      |a_fefifo_7cf:fifo_state|                                                                           ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                         ; work          ;
;                         |cntr_do7:count_usedw|                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                    ; work          ;
;                      |cntr_1ob:rd_ptr_count|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                           ; work          ;
;                      |cntr_1ob:wr_ptr|                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                 ; work          ;
;                      |dpram_nl21:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                              ; work          ;
;                         |altsyncram_r1m1:altsyncram1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                  ; work          ;
;          |alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|                                                   ; 74 (74)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 17 (17)           ; 35 (35)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                        ; work          ;
;       |DE0_NANO_QSYS_key:key|                                                                                            ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 4 (4)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_key:key                                                                                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|                                                                ; 2163 (0)    ; 1624 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 406 (0)      ; 719 (0)           ; 1038 (0)         ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_mm_interconnect_0_addr_router:addr_router|                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router:addr_router                                                                                                                                                                                                                                                                            ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|                                               ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 9 (9)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|                                                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|                                         ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 3 (3)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|                                                 ; 52 (47)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (18)      ; 3 (2)             ; 28 (27)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;             |altera_merlin_arbitrator:arb|                                                                               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|                                                     ; 59 (54)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (6)        ; 3 (2)             ; 47 (46)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;             |altera_merlin_arbitrator:arb|                                                                               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                             ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|                                             ; 36 (31)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 2 (1)             ; 28 (27)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002                                                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;             |altera_merlin_arbitrator:arb|                                                                               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                     ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_demux_002:rsp_xbar_demux_002|                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_demux_002:rsp_xbar_demux_002                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|                                                     ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 68 (68)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001|                                             ; 158 (158)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 132 (132)        ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|                   ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 7 (7)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rdata_fifo|       ; 71 (71)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 64 (64)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                            ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 6 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                               ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 7 (7)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:scl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:scl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                               ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 9 (9)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:sda_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sda_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                               ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 7 (7)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                           ; 187 (187)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 75 (75)           ; 95 (95)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                             ; 78 (78)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 7 (7)             ; 58 (58)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:uart_co_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                         ; 34 (34)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (9)             ; 23 (23)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_co_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:uart_co_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                           ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 5 (5)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_co_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:uart_hmi_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 34 (34)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 24 (24)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_hmi_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                             ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:uart_hmi_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 7 (7)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_hmi_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:uart_no2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 35 (35)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 24 (24)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_no2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                             ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:uart_no2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 9 (9)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_no2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:uart_o3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                         ; 34 (34)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 24 (24)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_o3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:uart_o3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                           ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_o3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:uart_sds011_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                     ; 35 (35)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 24 (24)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_sds011_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:uart_sds011_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                       ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 6 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_sds011_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                            ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:uart_so2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                        ; 34 (34)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 23 (23)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_so2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                             ; DE0_NANO_QSYS ;
;          |altera_avalon_sc_fifo:uart_so2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 9 (9)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_so2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                          ; 67 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 51 (0)            ; 13 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 67 (63)     ; 64 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 51 (47)           ; 13 (13)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                          ; 25 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 18 (0)            ; 5 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 25 (21)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (14)           ; 5 (5)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                          ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 11 (0)            ; 9 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 21 (17)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (11)           ; 9 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                          ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 13 (0)            ; 7 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 21 (17)     ; 20 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (10)           ; 7 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                          ; 43 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 33 (0)            ; 9 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 43 (39)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 33 (30)           ; 9 (8)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_006|                                                          ; 42 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 28 (0)            ; 13 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 42 (38)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 28 (26)           ; 13 (12)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_007|                                                          ; 43 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 34 (0)            ; 7 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 43 (39)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 34 (32)           ; 7 (5)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_008|                                                          ; 42 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 31 (0)            ; 10 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 42 (38)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 31 (29)           ; 10 (8)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_009|                                                          ; 42 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 32 (0)            ; 8 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 42 (38)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (30)           ; 8 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_010|                                                          ; 43 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 34 (0)            ; 7 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 43 (39)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 34 (31)           ; 7 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_011|                                                          ; 74 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (0)            ; 39 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 74 (70)     ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (33)           ; 39 (39)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_012|                                                          ; 74 (0)      ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 38 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 74 (70)     ; 74 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (35)           ; 38 (37)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_013|                                                          ; 17 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 8 (0)             ; 7 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 17 (13)     ; 14 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (4)             ; 7 (7)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_014|                                                          ; 15 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 8 (0)             ; 4 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 15 (11)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (4)             ; 4 (4)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_015|                                                          ; 15 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 8 (0)             ; 4 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 15 (11)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (5)             ; 4 (3)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_016|                                                          ; 33 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 9 (0)             ; 23 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 33 (29)     ; 30 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (5)             ; 23 (23)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_017|                                                          ; 33 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 8 (0)             ; 23 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 33 (29)     ; 30 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (6)             ; 23 (21)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_018|                                                          ; 34 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 16 (0)            ; 14 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 34 (30)     ; 30 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (12)           ; 14 (14)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_019|                                                          ; 32 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 7 (0)             ; 24 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 32 (28)     ; 30 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (4)             ; 24 (24)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_020|                                                          ; 33 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 8 (0)             ; 22 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_020                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 33 (29)     ; 30 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (4)             ; 22 (22)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_021|                                                          ; 33 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 17 (0)            ; 13 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_021                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 33 (29)     ; 30 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 17 (13)           ; 13 (13)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                       ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                       ; work          ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                              ; 32 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 12 (0)            ; 19 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                   ; DE0_NANO_QSYS ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                   ; 32 (28)     ; 30 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 12 (10)           ; 19 (17)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                           ; work          ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                           ; work          ;
;          |altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent|                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                       ; DE0_NANO_QSYS ;
;          |altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent|           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:altpll_pll_slave_translator_avalon_universal_slave_0_agent|                          ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_pll_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_pll_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                 ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent|              ; 6 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 2 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                   ; DE0_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                     ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:key_s1_translator_avalon_universal_slave_0_agent|                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                   ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:scl_s1_translator_avalon_universal_slave_0_agent|                                    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:scl_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:scl_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:sda_s1_translator_avalon_universal_slave_0_agent|                                    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sda_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sda_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                                  ; 16 (8)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (7)       ; 0 (0)             ; 4 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                       ; DE0_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                       ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:uart_co_s1_translator_avalon_universal_slave_0_agent|                                ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_co_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                     ; DE0_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_co_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                       ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:uart_hmi_s1_translator_avalon_universal_slave_0_agent|                               ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_hmi_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_hmi_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:uart_no2_s1_translator_avalon_universal_slave_0_agent|                               ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_no2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_no2_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:uart_o3_s1_translator_avalon_universal_slave_0_agent|                                ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_o3_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                     ; DE0_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_o3_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                       ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:uart_sds011_s1_translator_avalon_universal_slave_0_agent|                            ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_sds011_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                 ; DE0_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_sds011_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                   ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_agent:uart_so2_s1_translator_avalon_universal_slave_0_agent|                               ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_so2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_so2_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:altpll_pll_slave_translator|                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altpll_pll_slave_translator                                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:epcs_flash_epcs_control_port_translator|                                        ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 36 (36)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_flash_epcs_control_port_translator                                                                                                                                                                                                                                                             ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                         ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                              ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 3 (3)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                   ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|                                        ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 16 (16)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator                                                                                                                                                                                                                                                             ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:scl_s1_translator|                                                              ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:scl_s1_translator                                                                                                                                                                                                                                                                                   ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:sda_s1_translator|                                                              ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sda_s1_translator                                                                                                                                                                                                                                                                                   ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                            ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                                                 ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:uart_co_s1_translator|                                                          ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 5 (5)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_co_s1_translator                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:uart_hmi_s1_translator|                                                         ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (9)             ; 5 (5)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_hmi_s1_translator                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:uart_no2_s1_translator|                                                         ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 6 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_no2_s1_translator                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:uart_o3_s1_translator|                                                          ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 5 (5)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_o3_s1_translator                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:uart_sds011_s1_translator|                                                      ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 6 (6)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_sds011_s1_translator                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;          |altera_merlin_slave_translator:uart_so2_s1_translator|                                                         ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 5 (5)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_so2_s1_translator                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;          |altera_merlin_traffic_limiter:limiter_001|                                                                     ; 35 (35)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 2 (2)             ; 22 (22)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;          |altera_merlin_traffic_limiter:limiter|                                                                         ; 20 (20)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 11 (11)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;          |altera_merlin_width_adapter:width_adapter_001|                                                                 ; 74 (74)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 3 (3)             ; 49 (49)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;          |altera_merlin_width_adapter:width_adapter|                                                                     ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_nios2_qsys:nios2_qsys|                                                                              ; 2775 (2311) ; 1644 (1366)               ; 0 (0)         ; 64064       ; 13   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1125 (953)   ; 389 (341)         ; 1261 (1014)      ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys                                                                                                                                                                                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht                                                                                                                                                                                                                                                                                 ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                       ; work          ;
;                |altsyncram_fsh1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_fsh1:auto_generated                                                                                                                                                                                                                        ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data                                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                               ; work          ;
;                |altsyncram_kpc1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated                                                                                                                                                                                                                ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_dc_tag_module:DE0_NANO_QSYS_nios2_qsys_dc_tag|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1088        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_tag_module:DE0_NANO_QSYS_nios2_qsys_dc_tag                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1088        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_tag_module:DE0_NANO_QSYS_nios2_qsys_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                 ; work          ;
;                |altsyncram_bhh1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1088        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_tag_module:DE0_NANO_QSYS_nios2_qsys_dc_tag|altsyncram:the_altsyncram|altsyncram_bhh1:auto_generated                                                                                                                                                                                                                  ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_dc_victim_module:DE0_NANO_QSYS_nios2_qsys_dc_victim|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_victim_module:DE0_NANO_QSYS_nios2_qsys_dc_victim                                                                                                                                                                                                                                                                     ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_victim_module:DE0_NANO_QSYS_nios2_qsys_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; work          ;
;                |altsyncram_r3d1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_victim_module:DE0_NANO_QSYS_nios2_qsys_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                                                            ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|                                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data                                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                               ; work          ;
;                |altsyncram_cjd1:auto_generated|                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                                                ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_ic_tag_module:DE0_NANO_QSYS_nios2_qsys_ic_tag|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_tag_module:DE0_NANO_QSYS_nios2_qsys_ic_tag                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_tag_module:DE0_NANO_QSYS_nios2_qsys_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                 ; work          ;
;                |altsyncram_m8i1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_tag_module:DE0_NANO_QSYS_nios2_qsys_ic_tag|altsyncram:the_altsyncram|altsyncram_m8i1:auto_generated                                                                                                                                                                                                                  ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                                 ; work          ;
;                |altera_mult_add_q1u2:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated                                                                                                                                                                                             ; work          ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; work          ;
;                      |ama_multiplier_function:multiplier_block|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; work          ;
;                         |lpm_mult:Mult0|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                            ; work          ;
;                            |mult_jp01:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                                                   ; work          ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                                 ; work          ;
;                |altera_mult_add_s1u2:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated                                                                                                                                                                                             ; work          ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; work          ;
;                      |ama_multiplier_function:multiplier_block|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; work          ;
;                         |lpm_mult:Mult0|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                            ; work          ;
;                            |mult_j011:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                                                   ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|                                     ; 399 (86)    ; 277 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (6)      ; 48 (1)            ; 238 (80)         ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;             |DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|  ; 134 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 41 (0)            ; 55 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper                                                                                                                                                              ; DE0_NANO_QSYS ;
;                |DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk| ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 34 (32)           ; 15 (13)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk                                                      ; DE0_NANO_QSYS ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work          ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work          ;
;                |DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|       ; 89 (85)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 7 (3)             ; 48 (48)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck                                                            ; DE0_NANO_QSYS ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work          ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work          ;
;                |sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy|                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy                                                                                        ; work          ;
;             |DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|                    ; 17 (17)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 11 (11)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg                                                                                                                                                                                ; DE0_NANO_QSYS ;
;             |DE0_NANO_QSYS_nios2_qsys_nios2_oci_break:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_break|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_break:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_break                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;             |DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|                      ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (2)             ; 5 (5)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug                                                                                                                                                                                  ; DE0_NANO_QSYS ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                              ; work          ;
;             |DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|                            ; 118 (118)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 2 (2)             ; 56 (56)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;                |DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram                                                                                                   ; DE0_NANO_QSYS ;
;                   |altsyncram:the_altsyncram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work          ;
;                      |altsyncram_pk91:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_pk91:auto_generated                                          ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_register_bank_a_module:DE0_NANO_QSYS_nios2_qsys_register_bank_a|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_a_module:DE0_NANO_QSYS_nios2_qsys_register_bank_a                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_a_module:DE0_NANO_QSYS_nios2_qsys_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; work          ;
;                |altsyncram_fah1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_a_module:DE0_NANO_QSYS_nios2_qsys_register_bank_a|altsyncram:the_altsyncram|altsyncram_fah1:auto_generated                                                                                                                                                                                                ; work          ;
;          |DE0_NANO_QSYS_nios2_qsys_register_bank_b_module:DE0_NANO_QSYS_nios2_qsys_register_bank_b|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_b_module:DE0_NANO_QSYS_nios2_qsys_register_bank_b                                                                                                                                                                                                                                                         ; DE0_NANO_QSYS ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_b_module:DE0_NANO_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; work          ;
;                |altsyncram_gah1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_b_module:DE0_NANO_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_gah1:auto_generated                                                                                                                                                                                                ; work          ;
;          |lpm_add_sub:Add17|                                                                                             ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 8 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add17                                                                                                                                                                                                                                                                                                                                ; work          ;
;             |add_sub_qvi:auto_generated|                                                                                 ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 8 (8)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated                                                                                                                                                                                                                                                                                                     ; work          ;
;       |DE0_NANO_QSYS_scl:scl|                                                                                            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_scl:scl                                                                                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_sda:sda|                                                                                            ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sda:sda                                                                                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_sdram:sdram|                                                                                        ; 343 (243)   ; 212 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (121)    ; 54 (22)           ; 158 (102)        ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram                                                                                                                                                                                                                                                                                                                                                            ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|                             ; 100 (100)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 32 (32)           ; 58 (58)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_uart_hmi:uart_hmi|                                                                                  ; 134 (0)     ; 92 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 12 (0)            ; 81 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi                                                                                                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_uart_hmi_regs:the_DE0_NANO_QSYS_uart_hmi_regs|                                                   ; 47 (47)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 11 (11)           ; 25 (25)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_regs:the_DE0_NANO_QSYS_uart_hmi_regs                                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|                                                       ; 57 (56)     ; 37 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 1 (1)             ; 37 (36)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx                                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                          ; work          ;
;          |DE0_NANO_QSYS_uart_hmi_tx:the_DE0_NANO_QSYS_uart_hmi_tx|                                                       ; 37 (37)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 26 (26)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_tx:the_DE0_NANO_QSYS_uart_hmi_tx                                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_uart_no2:uart_co|                                                                                   ; 148 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 15 (0)            ; 92 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co                                                                                                                                                                                                                                                                                                                                                       ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|                                                   ; 45 (45)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 9 (9)             ; 30 (30)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs                                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|                                                       ; 67 (65)     ; 41 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 5 (3)             ; 37 (37)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx                                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                           ; work          ;
;          |DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|                                                       ; 43 (43)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 32 (32)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx                                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_uart_no2:uart_no2|                                                                                  ; 149 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 15 (0)            ; 87 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2                                                                                                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|                                                   ; 46 (46)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 9 (9)             ; 27 (27)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs                                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|                                                       ; 67 (65)     ; 41 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 5 (3)             ; 37 (37)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx                                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                          ; work          ;
;          |DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|                                                       ; 43 (43)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 30 (30)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx                                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_uart_no2:uart_o3|                                                                                   ; 150 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 17 (0)            ; 86 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3                                                                                                                                                                                                                                                                                                                                                       ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|                                                   ; 47 (47)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 11 (11)           ; 27 (27)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs                                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|                                                       ; 67 (65)     ; 41 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 5 (3)             ; 37 (37)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx                                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                           ; work          ;
;          |DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|                                                       ; 43 (43)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 29 (29)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx                                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_uart_no2:uart_sds011|                                                                               ; 148 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 15 (0)            ; 86 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011                                                                                                                                                                                                                                                                                                                                                   ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|                                                   ; 46 (46)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 10 (10)           ; 28 (28)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs                                                                                                                                                                                                                                                                                       ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|                                                       ; 67 (65)     ; 41 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 4 (2)             ; 37 (37)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx                                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                       ; work          ;
;          |DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|                                                       ; 43 (43)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 29 (29)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx                                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;       |DE0_NANO_QSYS_uart_no2:uart_so2|                                                                                  ; 151 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 16 (0)            ; 86 (0)           ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2                                                                                                                                                                                                                                                                                                                                                      ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|                                                   ; 49 (49)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 11 (11)           ; 27 (27)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs                                                                                                                                                                                                                                                                                          ; DE0_NANO_QSYS ;
;          |DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|                                                       ; 67 (65)     ; 41 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 5 (3)             ; 36 (36)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx                                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                          ; work          ;
;          |DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|                                                       ; 42 (42)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 30 (30)          ; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx                                                                                                                                                                                                                                                                                              ; DE0_NANO_QSYS ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;          |altera_std_synchronizer_bundle:sync|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                    ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                  ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_002|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_002                                                                                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;          |altera_std_synchronizer_bundle:sync|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                    ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                  ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_003|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_003                                                                                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;          |altera_std_synchronizer_bundle:sync|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                    ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_003|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                  ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_004|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_004                                                                                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;          |altera_std_synchronizer_bundle:sync|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_004|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                    ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_004|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                  ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_005|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_005                                                                                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;          |altera_std_synchronizer_bundle:sync|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_005|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                    ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_005|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                  ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer_006|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_006                                                                                                                                                                                                                                                                                                                                        ; DE0_NANO_QSYS ;
;          |altera_std_synchronizer_bundle:sync|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_006|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                    ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer_006|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                  ; work          ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                                                                            ; DE0_NANO_QSYS ;
;          |altera_std_synchronizer_bundle:sync|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                        ; work          ;
;             |altera_std_synchronizer:sync[0].u|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |test1|DE0_NANO_QSYS:inst|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                      ; work          ;
;       |altera_reset_controller:rst_controller_001|                                                                       ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |test1|DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                           ; DE0_NANO_QSYS ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                            ; DE0_NANO_QSYS ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;       |altera_reset_controller:rst_controller|                                                                           ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |test1|DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                               ; DE0_NANO_QSYS ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                ; DE0_NANO_QSYS ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test1|DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                    ; DE0_NANO_QSYS ;
;    |sld_hub:auto_hub|                                                                                                    ; 179 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (1)       ; 16 (0)            ; 81 (0)           ; |test1|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                        ; work          ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                     ; 178 (133)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (64)      ; 16 (13)           ; 81 (56)          ; |test1|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                           ; work          ;
;          |sld_rom_sr:hub_info_reg|                                                                                       ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |test1|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                   ; work          ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                     ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |test1|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                 ; work          ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+-------------------------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name                                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-------------------------------------+----------+---------------+---------------+-----------------------+----------+----------+
; altpll_locked_conduit_export        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; altpll_phasedone_conduit_export     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dram_cas_n                          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_cs_n                           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_ras_n                          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_we_n                           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_cke                            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dram_clk                            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; scl_export                          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; uart_test_external_connection_txd   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; uart_co_external_connection_txd     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; uart_sds011_external_connection_txd ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; uart_so2_external_connection_txd    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; uart_o3_external_connection_txd     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; uart_hmi_external_connection_txd    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; epcs_flash_external_dclk            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; epcs_flash_external_sce             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; epcs_flash_external_sdo             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dram_addr[12]                       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[11]                       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[10]                       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[9]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[8]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[7]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[6]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[5]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[4]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[3]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[2]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[1]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[0]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_ba[1]                          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_ba[0]                          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_dqm[1]                         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_dqm[0]                         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sda_export                          ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; dram_dq[15]                         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[14]                         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[13]                         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[12]                         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[11]                         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[10]                         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[9]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[8]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[7]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[6]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[5]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[4]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[3]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[2]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[1]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_dq[0]                          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; clk                                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; key_external_connection_export      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; epcs_flash_external_data0           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; uart_test_external_connection_rxd   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; uart_co_external_connection_rxd     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; uart_sds011_external_connection_rxd ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; uart_so2_external_connection_rxd    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; uart_o3_external_connection_rxd     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; uart_hmi_external_connection_rxd    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+-------------------------------------+----------+---------------+---------------+-----------------------+----------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sda_export                                                                                                                                                                          ;                   ;         ;
;      - DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sda:sda|read_mux_out~0                                                                                                                      ; 0                 ; 6       ;
; dram_dq[15]                                                                                                                                                                         ;                   ;         ;
; dram_dq[14]                                                                                                                                                                         ;                   ;         ;
; dram_dq[13]                                                                                                                                                                         ;                   ;         ;
; dram_dq[12]                                                                                                                                                                         ;                   ;         ;
; dram_dq[11]                                                                                                                                                                         ;                   ;         ;
; dram_dq[10]                                                                                                                                                                         ;                   ;         ;
; dram_dq[9]                                                                                                                                                                          ;                   ;         ;
; dram_dq[8]                                                                                                                                                                          ;                   ;         ;
; dram_dq[7]                                                                                                                                                                          ;                   ;         ;
; dram_dq[6]                                                                                                                                                                          ;                   ;         ;
; dram_dq[5]                                                                                                                                                                          ;                   ;         ;
; dram_dq[4]                                                                                                                                                                          ;                   ;         ;
; dram_dq[3]                                                                                                                                                                          ;                   ;         ;
; dram_dq[2]                                                                                                                                                                          ;                   ;         ;
; dram_dq[1]                                                                                                                                                                          ;                   ;         ;
; dram_dq[0]                                                                                                                                                                          ;                   ;         ;
; clk                                                                                                                                                                                 ;                   ;         ;
; key_external_connection_export                                                                                                                                                      ;                   ;         ;
; epcs_flash_external_data0                                                                                                                                                           ;                   ;         ;
;      - DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|MISO_reg~0                                              ; 0                 ; 6       ;
; uart_test_external_connection_rxd                                                                                                                                                   ;                   ;         ;
;      - DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 0                 ; 6       ;
; uart_co_external_connection_rxd                                                                                                                                                     ;                   ;         ;
;      - DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder  ; 0                 ; 6       ;
; uart_sds011_external_connection_rxd                                                                                                                                                 ;                   ;         ;
;      - DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1     ; 0                 ; 6       ;
; uart_so2_external_connection_rxd                                                                                                                                                    ;                   ;         ;
;      - DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 0                 ; 6       ;
; uart_o3_external_connection_rxd                                                                                                                                                     ;                   ;         ;
;      - DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder  ; 0                 ; 6       ;
; uart_hmi_external_connection_rxd                                                                                                                                                    ;                   ;         ;
;      - DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1        ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                        ; PLL_4                 ; 2819    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                        ; PLL_4                 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|prev_reset                                                                                                                                                                                                                                                                                                                   ; FF_X37_Y15_N1         ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|always11~0                                                                                                                                                                                                                                             ; LCCOMB_X27_Y22_N30    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|always6~0                                                                                                                                                                                                                                              ; LCCOMB_X34_Y21_N18    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|control_wr_strobe                                                                                                                                                                                                                                      ; LCCOMB_X35_Y20_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                                                             ; LCCOMB_X35_Y20_N24    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|shift_reg[4]~1                                                                                                                                                                                                                                         ; LCCOMB_X34_Y22_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|slaveselect_wr_strobe~0                                                                                                                                                                                                                                ; LCCOMB_X35_Y20_N30    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|transmitting~0                                                                                                                                                                                                                                         ; LCCOMB_X27_Y22_N4     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|write_tx_holding                                                                                                                                                                                                                                       ; LCCOMB_X34_Y22_N6     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                         ; LCCOMB_X26_Y24_N30    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                         ; LCCOMB_X28_Y24_N20    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y24_N6     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                              ; LCCOMB_X20_Y24_N0     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                            ; LCCOMB_X20_Y24_N26    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y24_N22    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                              ; LCCOMB_X26_Y24_N0     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                ; FF_X28_Y24_N27        ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y14_N10    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y24_N20    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                 ; FF_X29_Y24_N25        ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y24_N0     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                       ; LCCOMB_X28_Y15_N4     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                           ; LCCOMB_X17_Y18_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X26_Y22_N0     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X26_Y20_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                   ; LCCOMB_X28_Y23_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|src_data[39]                                                                                                                                                                                                                         ; LCCOMB_X30_Y19_N14    ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|update_grant~0                                                                                                                                                                                                                       ; LCCOMB_X28_Y23_N26    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                  ; LCCOMB_X37_Y17_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                ; LCCOMB_X36_Y15_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                      ; LCCOMB_X32_Y21_N18    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                    ; LCCOMB_X28_Y22_N0     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                     ; LCCOMB_X32_Y14_N26    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                          ; LCCOMB_X32_Y17_N16    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                    ; LCCOMB_X27_Y19_N24    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                          ; LCCOMB_X35_Y18_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                          ; LCCOMB_X37_Y16_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                               ; LCCOMB_X8_Y15_N30     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                                            ; LCCOMB_X7_Y15_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                                            ; LCCOMB_X7_Y15_N28     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                                            ; LCCOMB_X7_Y15_N10     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                                            ; LCCOMB_X7_Y15_N20     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                                            ; LCCOMB_X7_Y15_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                                            ; LCCOMB_X7_Y15_N16     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                                            ; LCCOMB_X7_Y15_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                                            ; LCCOMB_X7_Y15_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                              ; LCCOMB_X8_Y15_N4      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                            ; LCCOMB_X19_Y19_N0     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                            ; LCCOMB_X19_Y19_N14    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                            ; LCCOMB_X15_Y19_N10    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                            ; LCCOMB_X15_Y19_N24    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                            ; LCCOMB_X17_Y19_N20    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                            ; LCCOMB_X17_Y19_N26    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                            ; LCCOMB_X15_Y19_N6     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~5                                                                                                                                                                                                        ; LCCOMB_X15_Y19_N18    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                        ; LCCOMB_X34_Y14_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_co_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                        ; LCCOMB_X39_Y17_N0     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_co_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                      ; LCCOMB_X44_Y19_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_hmi_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                       ; LCCOMB_X40_Y21_N24    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_hmi_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                     ; LCCOMB_X41_Y21_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_no2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                       ; LCCOMB_X43_Y14_N16    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_no2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                     ; LCCOMB_X43_Y16_N18    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_o3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                        ; LCCOMB_X36_Y25_N10    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_o3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                      ; LCCOMB_X36_Y25_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_sds011_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                    ; LCCOMB_X40_Y12_N14    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_sds011_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                  ; LCCOMB_X41_Y12_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_so2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                       ; LCCOMB_X36_Y13_N26    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_so2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                     ; LCCOMB_X35_Y11_N0     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                           ; LCCOMB_X31_Y18_N16    ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                           ; LCCOMB_X32_Y16_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                           ; LCCOMB_X32_Y16_N16    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                           ; LCCOMB_X32_Y18_N26    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                           ; LCCOMB_X31_Y15_N10    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                           ; LCCOMB_X31_Y15_N2     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                           ; LCCOMB_X32_Y18_N24    ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                           ; LCCOMB_X32_Y15_N20    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                           ; LCCOMB_X32_Y15_N14    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                           ; LCCOMB_X31_Y14_N6     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; LCCOMB_X28_Y21_N28    ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; LCCOMB_X28_Y21_N24    ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; LCCOMB_X36_Y15_N30    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_014|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; LCCOMB_X37_Y16_N22    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_015|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; LCCOMB_X35_Y18_N18    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; LCCOMB_X37_Y18_N28    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; LCCOMB_X41_Y19_N20    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; LCCOMB_X36_Y12_N6     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; LCCOMB_X36_Y12_N22    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; LCCOMB_X36_Y23_N0     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; LCCOMB_X37_Y20_N22    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                               ; LCCOMB_X18_Y17_N0     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                    ; LCCOMB_X25_Y18_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                  ; LCCOMB_X25_Y18_N8     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[3]~12                                                                                                                                                                                                                                 ; LCCOMB_X30_Y15_N2     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~1                                                                                                                                                                                                                                               ; LCCOMB_X29_Y15_N10    ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                                                                                      ; LCCOMB_X18_Y20_N16    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y17_N24    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]~0                                                                                                                                                                                                                                            ; LCCOMB_X17_Y18_N18    ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                                                                                  ; FF_X17_Y18_N23        ; 76      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[3]~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y14_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y13_N14    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[1]~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y14_N16    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y13_N4     ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y13_N18    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y13_N26    ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[0]~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y13_N8     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                           ; FF_X26_Y10_N11        ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                  ; FF_X26_Y10_N13        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y16_N24    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                ; FF_X27_Y12_N1         ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh8                                                                                                                                                                                                                                                                                                       ; FF_X27_Y12_N19        ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_stall_d3                                                                                                                                                                                                                                                                                                       ; FF_X12_Y8_N1          ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y11_N2     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_stall                                                                                                                                                                                                                                                                                                              ; LCCOMB_X21_Y11_N22    ; 745     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                                  ; FF_X23_Y16_N29        ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Add7~5                                                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y7_N16     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                                     ; LCCOMB_X20_Y17_N22    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jxuir                    ; FF_X20_Y23_N11        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X21_Y22_N30    ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X21_Y23_N4     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X20_Y23_N26    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X21_Y23_N10    ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X21_Y23_N6     ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X20_Y23_N5         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr[10]~13                      ; LCCOMB_X19_Y23_N24    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr[34]~29                      ; LCCOMB_X18_Y22_N16    ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr[36]~21                      ; LCCOMB_X20_Y23_N20    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_sdr~0                                        ; LCCOMB_X19_Y23_N12    ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_uir~0                                        ; LCCOMB_X20_Y23_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                    ; LCCOMB_X24_Y19_N8     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|resetrequest                                                                                                                                         ; FF_X20_Y21_N29        ; 6       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonDReg[0]~13                                                                                                                                              ; LCCOMB_X24_Y22_N30    ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|ociram_wr_en~1                                                                                                                                             ; LCCOMB_X26_Y20_N14    ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X20_Y20_N2     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_hbreak_req                                                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y16_N2     ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[0]                                                                                                                                                                                                                                                                                                              ; FF_X28_Y12_N15        ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[4]                                                                                                                                                                                                                                                                                                              ; FF_X28_Y12_N1         ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_stall                                                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y17_N10    ; 171     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y14_N4     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y14_N8     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                    ; FF_X25_Y16_N19        ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush                                                                                                                                                                                                                                                                                                         ; FF_X24_Y14_N11        ; 54      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_pass0                                                                                                                                                                                                                                                                                                          ; FF_X21_Y7_N1          ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_pass1                                                                                                                                                                                                                                                                                                          ; FF_X21_Y7_N9          ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_pass2                                                                                                                                                                                                                                                                                                          ; FF_X21_Y7_N5          ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_pass3                                                                                                                                                                                                                                                                                                          ; FF_X21_Y7_N29         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|always138~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y10_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[0]~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y13_N4     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[15]~33                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y13_N8     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y14_N2     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y11_N22    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                   ; FF_X27_Y21_N5         ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[1]~2                                                                                                                                                                                                                                                                                               ; LCCOMB_X20_Y20_N30    ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X20_Y20_N12    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                ; LCCOMB_X21_Y18_N18    ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y18_N20    ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_tag_wraddress[4]~5                                                                                                                                                                                                                                                                                                ; LCCOMB_X21_Y18_N4     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_tag_wren                                                                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y18_N30    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sda:sda|data_dir                                                                                                                                                                                                                                                                                                                           ; FF_X35_Y16_N23        ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|entry_0[42]~2                                                                                                                                                                                                                                ; LCCOMB_X16_Y18_N16    ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|entry_1[42]~2                                                                                                                                                                                                                                ; LCCOMB_X16_Y18_N22    ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X10_Y14_N2     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|Selector34~3                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X11_Y15_N24    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X10_Y15_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X12_Y16_N26    ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[9]~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y14_N22    ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                              ; FF_X10_Y14_N31        ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                              ; FF_X11_Y14_N27        ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y12_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y15_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y12_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y7_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X18_Y0_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y23_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X14_Y0_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X1_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X3_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X0_Y15_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_regs:the_DE0_NANO_QSYS_uart_hmi_regs|control_wr_strobe~0                                                                                                                                                                                                                                          ; LCCOMB_X41_Y22_N14    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|got_new_char                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y24_N2     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                         ; LCCOMB_X38_Y24_N22    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_tx:the_DE0_NANO_QSYS_uart_hmi_tx|always4~0                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y23_N24    ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_tx:the_DE0_NANO_QSYS_uart_hmi_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                             ; LCCOMB_X41_Y22_N24    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_tx:the_DE0_NANO_QSYS_uart_hmi_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                                                                                  ; LCCOMB_X40_Y23_N10    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|control_wr_strobe~0                                                                                                                                                                                                                                           ; LCCOMB_X43_Y19_N22    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|got_new_char                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y20_N24    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]~0                                                                                                                                                                                                          ; LCCOMB_X45_Y20_N28    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|always4~0                                                                                                                                                                                                                                                         ; LCCOMB_X39_Y20_N18    ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                              ; LCCOMB_X43_Y19_N0     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[6]~1                                                                                                                                                                                                   ; LCCOMB_X39_Y20_N28    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|control_wr_strobe~0                                                                                                                                                                                                                                          ; LCCOMB_X44_Y16_N30    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|got_new_char                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y16_N30    ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                         ; LCCOMB_X46_Y15_N2     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|always4~0                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y17_N14    ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                             ; LCCOMB_X44_Y16_N18    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[7]~1                                                                                                                                                                                                  ; LCCOMB_X44_Y17_N14    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|control_wr_strobe~0                                                                                                                                                                                                                                           ; LCCOMB_X35_Y25_N28    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|got_new_char                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y28_N4     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                          ; LCCOMB_X36_Y28_N12    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|always4~0                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y25_N14    ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                              ; LCCOMB_X35_Y25_N10    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[3]~1                                                                                                                                                                                                   ; LCCOMB_X35_Y27_N2     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|control_wr_strobe~0                                                                                                                                                                                                                                       ; LCCOMB_X40_Y11_N16    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|got_new_char                                                                                                                                                                                                                                                  ; LCCOMB_X37_Y8_N20     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~0                                                                                                                                                                                                      ; LCCOMB_X37_Y8_N6      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|always4~0                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y10_N0     ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                          ; LCCOMB_X40_Y11_N0     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                                                                               ; LCCOMB_X38_Y10_N28    ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|control_wr_strobe~0                                                                                                                                                                                                                                          ; LCCOMB_X34_Y11_N6     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|got_new_char                                                                                                                                                                                                                                                     ; LCCOMB_X31_Y6_N12     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[8]~0                                                                                                                                                                                                         ; LCCOMB_X31_Y6_N18     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|always4~0                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y8_N18     ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                             ; LCCOMB_X34_Y11_N30    ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[2]~1                                                                                                                                                                                                  ; LCCOMB_X35_Y10_N0     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                   ; FF_X32_Y3_N29         ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                    ; FF_X32_Y3_N17         ; 1527    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                       ; FF_X18_Y21_N31        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                        ; FF_X17_Y21_N21        ; 2292    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                        ; FF_X17_Y21_N21        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0        ; 183     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0        ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                                         ; PIN_R8                ; 1544    ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                                         ; PIN_R8                ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                       ; FF_X17_Y25_N31        ; 71      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X15_Y24_N12    ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                              ; LCCOMB_X15_Y24_N2     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X15_Y24_N28    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y24_N10    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y24_N14    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                               ; LCCOMB_X19_Y25_N22    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y25_N16    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                                                                                 ; LCCOMB_X18_Y24_N12    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                                                                                                                                                                                                           ; LCCOMB_X16_Y23_N24    ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                                                                                                                                                                                                           ; LCCOMB_X17_Y23_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y25_N20    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y25_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y25_N14    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                                                                                         ; LCCOMB_X14_Y23_N28    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y23_N10    ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                                                                    ; LCCOMB_X14_Y23_N6     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                            ; FF_X17_Y25_N5         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                           ; FF_X17_Y25_N19        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                            ; FF_X17_Y25_N17        ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                            ; FF_X14_Y23_N21        ; 48      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                            ; FF_X14_Y23_N5         ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X17_Y25_N6     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                           ; FF_X16_Y25_N9         ; 31      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[0]                                                                                                                                ; PLL_4          ; 2819    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[1]                                                                                                                                ; PLL_4          ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|prev_reset                                                                                                                                                                           ; FF_X37_Y15_N1  ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|resetrequest ; FF_X20_Y21_N29 ; 6       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                            ; FF_X32_Y3_N17  ; 1527    ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                ; FF_X17_Y21_N21 ; 2292    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                        ; JTAG_X1_Y17_N0 ; 183     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; clk                                                                                                                                                                                                                                 ; PIN_R8         ; 1544    ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_stall                                                                                                                                                                                                                                                                                                              ; 745     ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_stall                                                                                                                                                                                                                                                                                                              ; 172     ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_stall                                                                                                                                                                                                                                                                                                          ; 90      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                           ; 82      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                                                                                  ; 76      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                       ; 71      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_write                                                                                                                                                                                                                                                                                                              ; 60      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush                                                                                                                                                                                                                                                                                                         ; 54      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                               ; 54      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_active                                                                                                                                                                                                                                                                                                     ; 54      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[0]~0                                                                                                                                                                                                                                                                                                          ; 50      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                                                                                    ; 49      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                                                                                    ; 49      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[0]~1                                                                                                                                                                                                                                                                                                          ; 49      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                           ; 49      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                            ; 48      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src2_reg[21]~5                                                                                                                                                                                                                                                                                                     ; 48      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src2_reg[21]~4                                                                                                                                                                                                                                                                                                     ; 48      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_access                                                                                                                                            ; 47      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                        ; 45      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|rd_address                                                                                                                                                                                                                                   ; 44      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|entry_0[42]~2                                                                                                                                                                                                                                ; 43      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|entry_1[42]~2                                                                                                                                                                                                                                ; 43      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                   ; 43      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                              ; 43      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src2_reg[17]~109                                                                                                                                                                                                                                                                                                   ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                                 ; 41      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src2_reg[17]~108                                                                                                                                                                                                                                                                                                   ; 41      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]~0                                                                                                                                                                                                                                            ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                            ; 40      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                                       ; 40      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_bypass_pending                                                                                                                                                                                                                                                                                                 ; 40      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_sdr~0                                        ; 39      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[18]~0                                                                                                                                                                                                                                                                                                           ; 38      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|address[8]                                                                                                                                                                                                                                 ; 38      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                    ; 37      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_read                                                                                                                                                                                                                                                                                                               ; 37      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_b     ; 36      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_flash_epcs_control_port_translator|read_latency_shift_reg[0]                                                                                                                                                                                                       ; 36      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                               ; 35      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_logic                                                                                                                                                                                                                                                                                                         ; 35      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                ; 35      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                            ; 34      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[18]~1                                                                                                                                                                                                                                                                                                           ; 34      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_011|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; 34      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; 34      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                    ; 34      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_alu_result~0                                                                                                                                                                                                                                                                                                       ; 34      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                                  ; 34      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[4]                                                                                                                                                                                                                                                                                                              ; 34      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_flash_epcs_control_port_translator|av_begintransfer~2                                                                                                                                                                                                              ; 34      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                               ; 34      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|src_data[46]                                                                                                                                                                                                                         ; 34      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                                       ; 34      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src1_reg[17]~0                                                                                                                                                                                                                                                                                                     ; 33      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                             ; 33      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                      ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                                       ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                              ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                    ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_ctrl_mem                                                                                                                                                                                                                                                                                                           ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[4]                                                                                                                                                                                                                                                                                                          ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[3]                                                                                                                                                                                                                                                                                                          ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_fill_bit                                                                                                                                                                                                                                                                                                       ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mul_stall_d3                                                                                                                                                                                                                                                                                                       ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[26]~53                                                                                                                                                                                                                                                                                          ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src1_reg[17]~1                                                                                                                                                                                                                                                                                                     ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                      ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[15]~33                                                                                                                                                                                                                                                                                                   ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                          ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_logic_op[0]                                                                                                                                                                                                                                                                                                        ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_logic_op[1]                                                                                                                                                                                                                                                                                                        ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                                                                              ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Add7~5                                                                                                                                                                                                                                                                                                               ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Add7~3                                                                                                                                                                                                                                                                                                               ; 32      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Add7~1                                                                                                                                                                                                                                                                                                               ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                           ; 31      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonDReg[0]~13                                                                                                                                              ; 31      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[21]                                                                                                                                                                                                                                                                                                             ; 30      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_hbreak_req                                                                                                                                                                                                                                                                                                         ; 30      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                           ; 30      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                 ; 30      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altpll_pll_slave_translator|waitrequest_reset_override                                                                                                                                                                                                                  ; 30      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|readdata~3                                                                                                                                                                                                                                 ; 28      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                        ; 28      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                                 ; 26      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_crst                                                                                                                                                                                                                                                                                                          ; 26      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_exception                                                                                                                                                                                                                                                                                                     ; 26      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|src_data[40]                                                                                                                                                                                                                         ; 26      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_bht_data[1]                                                                                                                                                                                                                                                                                                        ; 26      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                                  ; 25      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_break                                                                                                                                                                                                                                                                                                         ; 25      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                                                                 ; 25      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh16                                                                                                                                                                                                                                                                                                      ; 25      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_valid_jmp_indirect                                                                                                                                                                                                                                                                                                 ; 25      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_retaddr                                                                                                                                                                                                                                                                                                       ; 25      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[26]~25                                                                                                                                                                                                                                                                                          ; 24      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                                                                         ; 24      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[12]                                                                                                                                                                                                                                                                                                             ; 24      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                       ; 24      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[0]                                                                                                                                                                                                                                                                                            ; 24      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|src_data[39]                                                                                                                                                                                                                         ; 24      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|refresh_request                                                                                                                                                                                                                                                                                                                ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                               ; 23      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|oci_ienable[15]                                                                                                                                    ; 23      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[0]~3                                                                                                                                                                                                                                                                                                            ; 23      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                       ; 23      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[1]                                                                                                                                                                                                                                                                                            ; 23      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_state.000000001                                                                                                                                                                                                                                                                                                              ; 23      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal304~2                                                                                                                                                                                                                                                                                                           ; 22      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw~2                                                                                                                                                                                                                                                                                                               ; 22      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[14]                                                                                                                                                                                                                                                                                                             ; 22      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                           ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                ; 21      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|dc_tag_wr_port_en~2                                                                                                                                                                                                                                                                                                  ; 21      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                              ; 21      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                                                            ; 21      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_stall                                                                                                                                                                                                                                                                                                          ; 21      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                              ; 21      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                               ; 20      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|norm_intr_req~0                                                                                                                                                                                                                                                                                                      ; 20      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[16]                                                                                                                                                                                                                                                                                                             ; 20      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[13]                                                                                                                                                                                                                                                                                                             ; 20      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                               ; 20      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][83]                                                                                                                                                                                       ; 20      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter|always10~1                                                                                                                                                                                                                                                   ; 20      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][53]                                                                                                                                                                                                           ; 20      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                  ; 20      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                           ; 20      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                              ; 20      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[0]                                                                                                                                                                                                                                                                                              ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                ; 19      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                                     ; 19      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                               ; 19      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                         ; 19      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                         ; 19      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~1                                                                                                                                                                                                                                               ; 19      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_valid_from_E                                                                                                                                                                                                                                                                                                       ; 19      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[2]                                                                                                                                                                                                                                                                                            ; 19      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr[34]~29                      ; 18      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ctrl_ld_signed                                                                                                                                                                                                                                                                                                     ; 18      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[11]                                                                                                                                                                                                                                                                                                             ; 18      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                           ; 18      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                           ; 18      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[0]                                                                                                                                                                                                                                                                                                              ; 18      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                               ; 18      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                          ; 18      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|WideOr9~1                                                                                                                                                                                                                                                                                                                      ; 18      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|always5~0                                                                                                                                                                                                                                                                                                                      ; 18      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|init_done                                                                                                                                                                                                                                                                                                                      ; 18      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                           ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                           ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                                                       ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                                                      ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                                                   ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                                                       ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                                                      ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                                    ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                                                                                                            ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                                          ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                                                             ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                           ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                           ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[15]                                                                                                                                                                                                                                                                                                             ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|src_data[38]                                                                                                                                                                                                                         ; 17      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                                                             ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                                            ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                                            ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                                            ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                                            ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                                            ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                                            ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                                            ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                                            ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                 ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                                                                                                                                                ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~17                                                                                                                                                                                                                       ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_data[6]~9                                                                                                                                                                                                                                                                                            ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_data[10]~6                                                                                                                                                                                                                                                                                           ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_data[31]~3                                                                                                                                                                                                                                                                                           ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_data[17]~0                                                                                                                                                                                                                                                                                           ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr~31                          ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[13]~24                                                                                                                                                                                                                                                                                          ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_data[1]~0                                                                                                                                                                                                                                                                                                                    ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|slaveselect_wr_strobe~0                                                                                                                                                                                                                                ; 16      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|always6~0                                                                                                                                                                                                                                              ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                            ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                                                            ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                                                           ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                                                        ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                                                            ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                                                           ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src2[17]~14                                                                                                                                                                                                                                                                                                        ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[2]                                                                                                                                                                                                                                                                                                              ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[2]                                                                                                                                                                                                                                                                                                              ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_hmi_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                     ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_o3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                      ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_so2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                     ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_sds011_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                  ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_co_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                      ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_no2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                     ; 15      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[0]                                                                                                                                                                                                                                                                                                       ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                   ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                   ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|Equal0~3                                                                                                                                                                                                                                                          ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|Equal0~3                                                                                                                                                                                                                                                         ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|Equal0~3                                                                                                                                                                                                                                                      ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|Equal0~3                                                                                                                                                                                                                                                          ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|Equal0~3                                                                                                                                                                                                                                                         ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|av_readdata_pre[30]                                                                                                                                                                                                                 ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                               ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[8]                                                                                                                                                                                                                                                                                                              ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[34]                  ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal171~1                                                                                                                                                                                                                                                                                                           ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[4]                                                                                                                                                                                                                                                                                                              ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_hmi_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                        ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_o3_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                         ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_so2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                        ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_sds011_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                     ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_co_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                         ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_no2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                        ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                          ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_active                                                                                                                                                                                                                                                                                                       ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                                      ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                                      ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                                      ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                                      ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                                      ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                                                                      ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                        ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                                                                                              ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                                       ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|slowcount[0]                                                                                                                                                                                                                                           ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[1]                                                                                                                                                                                                                                                                                              ; 14      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[2]                                                                                                                                                                                                                                                                                              ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                   ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                            ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                   ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|always4~0                                                                                                                                                                                                                                                         ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|always4~0                                                                                                                                                                                                                                                        ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|always4~0                                                                                                                                                                                                                                                     ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|always4~0                                                                                                                                                                                                                                                         ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|always4~0                                                                                                                                                                                                                                                        ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                          ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[0]                                                                                                                                                                                                                                                                                                              ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[1]                                                                                                                                                                                                                                                                                                              ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[1]                                                                                                                                                                                                                                                                                                              ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                               ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_tx:the_DE0_NANO_QSYS_uart_hmi_tx|do_load_shifter                                                                                                                                                                                                                                                  ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|do_load_shifter                                                                                                                                                                                                                                                   ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|do_load_shifter                                                                                                                                                                                                                                                  ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|do_load_shifter                                                                                                                                                                                                                                               ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|do_load_shifter                                                                                                                                                                                                                                                   ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|do_load_shifter                                                                                                                                                                                                                                                  ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                           ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                                                                                          ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[6]                                                                                                                                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[7]                                                                                                                                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~7                                                                                                                                                                                                                        ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[5]                                                                                                                                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[8]                                                                                                                                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_tck|sr[10]~13                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[40]                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[6]                                                                                                                                                                                                                                                                                                      ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[1]~1                                                                                                                                                                                                                                                                                                                    ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_addr[9]~0                                                                                                                                                                                                                                                                                                                    ; 13      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|entries[0]                                                                                                                                                                                                                                   ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                           ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_020|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_019|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_018|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_017|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                              ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                             ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                          ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[3]~18                                                                                                                                                                                                                                                                                           ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[3]~17                                                                                                                                                                                                                                                                                           ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_hmi_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                     ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_o3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                      ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_so2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                     ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_sds011_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                  ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_co_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                      ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_no2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                     ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[5]                                                                                                                                                                                                                                                                                                              ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[5]                                                                                                                                                                                                                                                                                                              ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2[2]                                                                                                                                                                                                                                                                                                            ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2[3]                                                                                                                                                                                                                                                                                                            ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2[4]                                                                                                                                                                                                                                                                                                            ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2[1]                                                                                                                                                                                                                                                                                                            ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[3]                                                                                                                                                                                                                                                                                                              ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src2[0]                                                                                                                                                                                                                                                                                                            ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                      ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[9]                                                                                                                                                                                                                                                                                                      ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[10]                                                                                                                                                                                                                                                                                                     ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|Equal0~4                                                                                                                                                                                                                                                                                                                       ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|i_state.011                                                                                                                                                                                                                                                                                                                    ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|i_state.000                                                                                                                                                                                                                                                                                                                    ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|pending                                                                                                                                                                                                                                                                                                                        ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|entries[1]                                                                                                                                                                                                                                   ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|SCLK_reg                                                                                                                                                                                                                                               ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[1]                                                                                                                                                                                                                                                                                                       ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[4]                                                                                                                                                                                                                                                                                              ; 12      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|do_start_rx                                                                                                                                                                                                                                                      ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|do_start_rx                                                                                                                                                                                                                                                       ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|do_start_rx                                                                                                                                                                                                                                                      ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|do_start_rx                                                                                                                                                                                                                                                   ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|do_start_rx                                                                                                                                                                                                                                                       ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|do_start_rx                                                                                                                                                                                                                                                      ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|got_new_char                                                                                                                                                                                                                                                     ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|got_new_char                                                                                                                                                                                                                                                      ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|got_new_char                                                                                                                                                                                                                                                     ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|got_new_char                                                                                                                                                                                                                                                  ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|got_new_char                                                                                                                                                                                                                                                      ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|got_new_char                                                                                                                                                                                                                                                     ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                                                       ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                   ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[3]                                                                                                                                                                                                                                                                                                              ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_021|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                   ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|i_state.010                                                                                                                                                                                                                                                                                                                    ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|i_read                                                                                                                                                                                                                                                                                                               ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal0~4                                                                                                                                                                                                                               ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~1                                                                                                                                                                                                                 ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|i_state.101                                                                                                                                                                                                                                                                                                                    ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|i_addr[12]                                                                                                                                                                                                                                                                                                                     ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|transmitting~0                                                                                                                                                                                                                                         ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|transmitting                                                                                                                                                                                                                                           ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[3]                                                                                                                                                                                                                                                                                              ; 11      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_tag_field[0]                                                                                                                                                                                                                                                                                               ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                             ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                         ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[8]~0                                                                                                                                                                                                         ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~0                                                                                                                                                                                                      ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]~0                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                         ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|data_to_cpu[4]~3                                                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_o3_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                        ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_hmi_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_so2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_sds011_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                    ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_no2_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_co_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                        ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                    ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh8                                                                                                                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[0]                                                                                                                                                                                                                                                                                                      ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonAReg[3]                                                                                                                                                 ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonAReg[2]                                                                                                                                                 ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_tx:the_DE0_NANO_QSYS_uart_hmi_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                             ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                              ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                             ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                              ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                             ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                                                           ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                                           ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_mem_byte_en[3]                                                                                                                                                                                                                                                                                                     ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_mem_byte_en[2]                                                                                                                                                                                                                                                                                                     ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[2]                                                                                                                                                                                                                                                                                                      ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                                                                   ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                  ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[3]                                                                                                                                                                                                                                                                                                      ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[4]                                                                                                                                                                                                                                                                                                      ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|suppress_change_dest_id~2                                                                                                                                                                                                                                    ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|waitrequest                                                                                                                                                ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_mem_byte_en[0]                                                                                                                                                                                                                                                                                                     ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_starting~0                                                                                                                                                                                                                                                                                                 ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_want_fill                                                                                                                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_mem_byte_en[1]                                                                                                                                                                                                                                                                                                     ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                      ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_regs:the_DE0_NANO_QSYS_uart_hmi_regs|control_wr_strobe~0                                                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|control_wr_strobe~0                                                                                                                                                                                                                                           ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|control_wr_strobe~0                                                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|control_wr_strobe~0                                                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|control_wr_strobe~0                                                                                                                                                                                                                                           ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|control_wr_strobe~0                                                                                                                                                                                                                                          ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[2]                                                                                                                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[3]                                                                                                                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[4]                                                                                                                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[5]                                                                                                                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[6]                                                                                                                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[7]                                                                                                                                                                                                                                                                                                       ; 10      ;
; DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain[1]~0                                                                                                                                                                                                                           ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                            ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal3~0                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_regs:the_DE0_NANO_QSYS_uart_hmi_regs|Equal3~0                                                                                                                                                                                                                                                     ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal3~0                                                                                                                                                                                                                                                     ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal3~0                                                                                                                                                                                                                                                  ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal3~0                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal3~0                                                                                                                                                                                                                                                     ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                 ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_tx:the_DE0_NANO_QSYS_uart_hmi_tx|always4~0                                                                                                                                                                                                                                                        ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                                                           ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|MonAReg[4]                                                                                                                                                 ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdatavalid_d1                                                                                                                                                                                                                                                                                                   ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_tx:the_DE0_NANO_QSYS_uart_hmi_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                                                                                  ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[3]~1                                                                                                                                                                                                   ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[2]~1                                                                                                                                                                                                  ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                                                                               ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[6]~1                                                                                                                                                                                                   ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[7]~1                                                                                                                                                                                                  ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|suppress_change_dest_id~3                                                                                                                                                                                                                                    ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                          ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|av_addr_accepted~0                                                                                                                                                                                                                                                                                                   ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[0]                                                                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[1]                                                                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[2]                                                                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[3]                                                                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[4]                                                                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_regs:the_DE0_NANO_QSYS_uart_hmi_regs|Equal0~0                                                                                                                                                                                                                                                     ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal0~0                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal0~0                                                                                                                                                                                                                                                     ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal0~0                                                                                                                                                                                                                                                  ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal0~0                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal0~0                                                                                                                                                                                                                                                     ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[5]                                                                                                                                                                                                                                                                                                      ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|src_data[90]~7                                                                                                                                                                                                                         ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal2~3                                                                                                                                                                                                                               ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|src_data[90]~6                                                                                                                                                                                                                         ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|src_data[88]~5                                                                                                                                                                                                                         ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                                                                                              ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_state.010000000                                                                                                                                                                                                                                                                                                              ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                                                                                              ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[8]                                                                                                                                                                                                                                                                                                       ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_writedata[9]                                                                                                                                                                                                                                                                                                       ; 9       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|address_reg[1]                                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                             ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~3                                                                                                                                                                                           ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_control_reg_rddata[6]~0                                                                                                                                                                                                                                                                                            ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                         ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_pass2                                                                                                                                                                                                                                                                                                          ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_sel_fill2                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_pass3                                                                                                                                                                                                                                                                                                          ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_sel_fill3                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_pass1                                                                                                                                                                                                                                                                                                          ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_sel_fill1                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                                                              ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_pass0                                                                                                                                                                                                                                                                                                          ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_sel_fill0                                                                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                              ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                 ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_regs:the_DE0_NANO_QSYS_uart_hmi_regs|Equal2~0                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal2~0                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal2~0                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal2~0                                                                                                                                                                                                                                                  ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal2~0                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|Equal2~0                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                                 ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                          ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                           ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|av_wr_data_transfer~1                                                                                                                                                                                                                                                                                                ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal274~0                                                                                                                                                                                                                                                                                                           ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|hbreak_enabled                                                                                                                                                                                                                                                                                                       ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_req_accepted~0                                                                                                                                                                                                                                                                                               ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                           ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~2                                                                                                                                                                                                              ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router:addr_router|Equal0~4                                                                                                                                                                                                                                       ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                                                                         ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[11]                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|i_count[1]                                                                                                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|write_tx_holding                                                                                                                                                                                                                                       ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_hmi_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                       ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_o3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                        ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_so2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                       ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_sds011_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                    ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_co_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                        ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_no2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                       ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|always1~1                                                                                                                                                                                                                              ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal0~3                                                                                                                                                                                                                               ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|shift_reg[4]~1                                                                                                                                                                                                                                         ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|control_wr_strobe                                                                                                                                                                                                                                      ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|Equal1~0                                                                                                                                                                                                                                     ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[1]                                                                                                                                                                             ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[0]                                                                                                                                                                             ; 8       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[32]~64                                                                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                       ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[1]~2                                                                                                                                                                                                                                                                                               ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|f_select                                                                                                                                                                                                                                                                                                                       ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|data_to_cpu[4]~1                                                                                                                                                                                                                                       ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_tag_wraddress[4]~5                                                                                                                                                                                                                                                                                                ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_status_reg_pie                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[7]                                                                                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[1]                                                                                                                                                                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal171~0                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_ctrl_a_not_src                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:width_adapter_001|out_endofpacket~0                                                                                                                                                                                                                                        ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|write                                                                                                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[11]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[12]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[13]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[14]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[15]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[16]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[17]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[18]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[19]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[20]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[21]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[22]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[23]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[24]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[25]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[10]                                                                                                                                                                                                                                                                                                           ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[2]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[3]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[4]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[5]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[6]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[7]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[8]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[9]                                                                                                                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                                                                 ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                             ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                                                  ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|always138~0                                                                                                                                                                                                                                                                                                          ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                       ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|src_channel[2]~2                                                                                                                                                                                                                       ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[14]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[15]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[16]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[17]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[12]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[13]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[18]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[19]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[20]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[21]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[22]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[23]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[24]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_alu_result[25]                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                                    ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_starting                                                                                                                                                                                                                                                                                                  ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_valid                                                                                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|i_count[2]                                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|rx_rd_strobe_onset~0                                                                                                                                                                                                                                             ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[64]                                                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_rd_strobe_onset~0                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[64]                                                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_rd_strobe_onset~0                                                                                                                                                                                                                                             ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[64]                                                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_rd_strobe_onset~0                                                                                                                                                                                                                                          ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[64]                                                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_rd_strobe_onset~0                                                                                                                                                                                                                                              ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[64]                                                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_rd_strobe_onset~0                                                                                                                                                                                                                                             ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[64]                                                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|src1_valid~1                                                                                                                                                                                                                             ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~2                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal8~2                                                                                                                                                                                                                               ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal4~2                                                                                                                                                                                                                               ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal4~0                                                                                                                                                                                                                               ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                                                                                     ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                  ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_cdr                                          ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|tx_holding_primed                                                                                                                                                                                                                                      ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                            ; 7       ;
; DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                        ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[2]                                                                                                                                                                             ; 7       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                                   ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                         ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[0]~117                                                                                                                                                                                                                                                                                          ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|always2~0                                                                                                                                                                                                                                                        ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                                                        ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                         ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                                                                ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                                          ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                                 ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                                     ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                                                                          ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal171~2                                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[22]                                                                                                                                                                                                                                                                                                             ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[6]                                                                                                                                                                                                                                                                                                              ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sda_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                          ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_tx:the_DE0_NANO_QSYS_uart_hmi_tx|tx_ready                                                                                                                                                                                                                                                         ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_ready                                                                                                                                                                                                                                                          ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_ready                                                                                                                                                                                                                                                         ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_ready                                                                                                                                                                                                                                                      ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_ready                                                                                                                                                                                                                                                          ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_ready                                                                                                                                                                                                                                                         ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~5                                                                                                                                                                                                        ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                 ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_issue                                                                                                                                                                                                                                                                                                              ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[31]                                                                                                                                                                                                                                                                                                           ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                                                             ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][83]                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                      ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_hmi_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_o3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                        ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_so2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_sds011_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                    ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_co_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                        ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_no2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|response_sink_accepted~1                                                                                                                                                                                                                                         ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|response_sink_accepted                                                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[6]                                                                                                                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[7]                                                                                                                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal11~1                                                                                                                                                                                                                              ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal7~0                                                                                                                                                                                                                               ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[5]                                                                                                                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[9]                                                                                                                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[8]                                                                                                                                                                                                                                                                                                       ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[10]                                                                                                                                                                                                                                                                                                      ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_data_first                                                                                                                                                                                                                                                                                                ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_count[0]                                                                                                                                                                                                                                                                                                                     ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altpll_pll_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                   ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                  ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                                 ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|WideOr1                                                                                                                                                                                                                              ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:scl_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                          ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                                                                                                  ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                  ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal12~2                                                                                                                                                                                                                              ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal10~0                                                                                                                                                                                                                              ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|DE0_NANO_QSYS_sdram_input_efifo_module:the_DE0_NANO_QSYS_sdram_input_efifo_module|Equal0~0                                                                                                                                                                                                                                     ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_count[2]                                                                                                                                                                                                                                                                                                                     ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|always11~0                                                                                                                                                                                                                                             ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|state[4]                                                                                                                                                                                                                                               ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|state[0]                                                                                                                                                                                                                                               ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|f_pop                                                                                                                                                                                                                                                                                                                          ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|active_cs_n                                                                                                                                                                                                                                                                                                                    ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[26]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[23]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[24]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[25]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[27]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[28]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[29]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[30]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[31]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[22]                                                                                                                                                                            ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                                                                                                                                                         ; 6       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_has_started                                                                                                                                                                                                                                                                                                ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                       ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[2]~124                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[3]~123                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[4]~122                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[5]~121                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[6]~120                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[7]~119                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[1]~118                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|baud_rate_counter[0]                                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|p1_data_to_cpu[11]~14                                                                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|ROE                                                                                                                                                                                                                                                    ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|Equal154~6                                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|src_payload~6                                                                                                                                                                                                                        ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_iw[6]                                                                                                                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                                                                               ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[26]~116                                                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[27]~113                                                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[28]~110                                                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[29]~107                                                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[30]~104                                                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[31]~101                                                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[11]~98                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[18]                                                                                                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[12]~95                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[19]                                                                                                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[13]~92                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[20]                                                                                                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[14]~89                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[15]~86                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[16]~83                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[17]~80                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[18]~77                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[19]~74                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[20]~71                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[21]~68                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[22]~65                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[23]~62                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[24]~59                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[25]~56                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                                                                                                ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[10]~52                                                                                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_wrapper|DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_DE0_NANO_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[8]~31                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[9]~28                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_en_d1                                                                                                                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sda_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sda_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|Equal0~1                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|Equal0~0                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|address[0]                                                                                                                                                                                                                                 ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                                 ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[1]                                                                                                                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_pc[0]                                                                                                                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                                 ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[26]                                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[27]                                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[28]                                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[29]                                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[30]                                                                                                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~16                                                                                                                                                                                                                    ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_iw[14]                                                                                                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_valid~0                                                                                                                                                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_valid_from_D                                                                                                                                                                                                                                                                                                       ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[1]                                                                                                                                                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_src1[0]                                                                                                                                                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|src_payload~3                                                                                                                                                                                                                        ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_flash_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                    ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_hmi_s1_translator|uav_waitrequest~0                                                                                                                                                                                                                                ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_o3_s1_translator|uav_waitrequest~0                                                                                                                                                                                                                                 ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_so2_s1_translator|uav_waitrequest~0                                                                                                                                                                                                                                ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_sds011_s1_translator|uav_waitrequest~0                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_co_s1_translator|uav_waitrequest~0                                                                                                                                                                                                                                 ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_no2_s1_translator|uav_waitrequest~0                                                                                                                                                                                                                                ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                   ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|suppress_change_dest_id~1                                                                                                                                                                                                                                        ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_016|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                                                                   ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_012|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                               ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                               ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal6~1                                                                                                                                                                                                                               ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                                                                 ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|src_payload~2                                                                                                                                                                                                                        ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|last_cycle~0                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_hmi_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_010|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_o3_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_009|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_so2_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_008|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_sds011_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                       ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_co_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                           ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_no2_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                          ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:scl_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:scl_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|local_read~0                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_addr_router_001:addr_router_001|Equal2~0                                                                                                                                                                                                                               ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|wire_pfdena_reg_ena~0                                                                                                                                                                                                                                                                                                        ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|pending~10                                                                                                                                                                                                                                                                                                                     ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|Selector38~2                                                                                                                                                                                                                                                                                                                   ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|m_state.000100000                                                                                                                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|wr_strobe                                                                                                                                                                                                                                              ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|Equal9~0                                                                                                                                                                                                                                               ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                  ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[7]                                                                                                                                                                             ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[15]                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[23]                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[31]                                                                                                                                                                            ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_sel                                                                                                                                                                                                                                                                                                      ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                                                                                                                                                         ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:DE0_NANO_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_tag_field[1]                                                                                                                                                                                                                                                                                               ; 5       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_address_tag_field[2]                                                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_013|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|Equal0~1                                                                                                                                                                                                                                                         ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|Equal0~0                                                                                                                                                                                                                                                         ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_regs:the_DE0_NANO_QSYS_uart_hmi_regs|status_wr_strobe~0                                                                                                                                                                                                                                           ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|status_wr_strobe~0                                                                                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|status_wr_strobe~0                                                                                                                                                                                                                                           ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|status_wr_strobe~0                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|status_wr_strobe~0                                                                                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_regs:the_DE0_NANO_QSYS_uart_no2_regs|status_wr_strobe~0                                                                                                                                                                                                                                           ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|status_wr_strobe                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|rx_char_ready                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|framing_error                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|rx_overrun                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_rx:the_DE0_NANO_QSYS_uart_hmi_rx|break_detect                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_hmi:uart_hmi|DE0_NANO_QSYS_uart_hmi_tx:the_DE0_NANO_QSYS_uart_hmi_tx|tx_overrun                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_char_ready                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|framing_error                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_overrun                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|break_detect                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_o3|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_overrun                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_char_ready                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|framing_error                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_overrun                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|break_detect                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_so2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_overrun                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_char_ready                                                                                                                                                                                                                                                 ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|framing_error                                                                                                                                                                                                                                                 ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_overrun                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|break_detect                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_sds011|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_overrun                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_char_ready                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|framing_error                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_overrun                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|break_detect                                                                                                                                                                                                                                                      ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_co|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_overrun                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_char_ready                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|framing_error                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|rx_overrun                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_rx:the_DE0_NANO_QSYS_uart_no2_rx|break_detect                                                                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_uart_no2:uart_no2|DE0_NANO_QSYS_uart_no2_tx:the_DE0_NANO_QSYS_uart_no2_tx|tx_overrun                                                                                                                                                                                                                                                       ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|RRDY                                                                                                                                                                                                                                                   ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|DE0_NANO_QSYS_epcs_flash_sub:the_DE0_NANO_QSYS_epcs_flash_sub|TOE                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg:the_DE0_NANO_QSYS_nios2_qsys_nios2_avalon_reg|Equal0~2                                                                                                                                           ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|readdata~0                                                                                                                                                                                                                                 ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|src_payload~8                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|src_payload~7                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_wr_data~2                                                                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                   ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|E_ctrl_rot                                                                                                                                                                                                                                                                                                           ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                                     ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_starting                                                                                                                                                                                                                                                                                                ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                                                                                          ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_mask[2]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_mask[3]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_mask[4]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_mask[5]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_mask[6]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_mask[7]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[31]                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[23]                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_mask[1]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_dp_offset[1]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|M_rot_mask[0]                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[4]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                                  ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[2]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[3]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[0]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[1]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|DE0_NANO_QSYS_mm_interconnect_0_cmd_xbar_mux_002:cmd_xbar_mux_002|src_payload~5                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_hmi_s1_translator|end_begintransfer                                                                                                                                                                                                                                ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_o3_s1_translator|end_begintransfer                                                                                                                                                                                                                                 ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_so2_s1_translator|end_begintransfer                                                                                                                                                                                                                                ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_sds011_s1_translator|end_begintransfer                                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_co_s1_translator|end_begintransfer                                                                                                                                                                                                                                 ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_no2_s1_translator|end_begintransfer                                                                                                                                                                                                                                ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_addr_offset[0]                                                                                                                                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_offset[0]                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                                        ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                               ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[4]~8                                                                                                                                                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|F_iw[3]~7                                                                                                                                                                                                                                                                                                            ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[0]~6                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[2]~5                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[3]~4                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[4]~3                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[4]~2                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[1]~1                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|read~0                                                                                                                                                                                                             ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_src2_reg[31]~77                                                                                                                                                                                                                                                                                                    ; 4       ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|D_iw[17]                                                                                                                                                                                                                                                                                                             ; 4       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|altsyncram:the_boot_copier_rom|altsyncram_lh51:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                           ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; DE0_NANO_QSYS_epcs_flash_boot_rom.hex                ; M9K_X33_Y19_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_r:the_DE0_NANO_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                 ; M9K_X22_Y25_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_jtag_uart:jtag_uart|DE0_NANO_QSYS_jtag_uart_scfifo_w:the_DE0_NANO_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                 ; M9K_X22_Y24_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_bht_module:DE0_NANO_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_fsh1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; DE0_NANO_QSYS_nios2_qsys_bht_ram.mif                 ; M9K_X22_Y16_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_data_module:DE0_NANO_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                                                 ; M9K_X22_Y14_N0, M9K_X22_Y15_N0                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_tag_module:DE0_NANO_QSYS_nios2_qsys_dc_tag|altsyncram:the_altsyncram|altsyncram_bhh1:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 17           ; 64           ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 1088  ; 64                          ; 17                          ; 64                          ; 17                          ; 1088                ; 1    ; DE0_NANO_QSYS_nios2_qsys_dc_tag_ram.mif              ; M9K_X22_Y11_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_dc_victim_module:DE0_NANO_QSYS_nios2_qsys_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                                 ; M9K_X22_Y13_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_data_module:DE0_NANO_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                                 ; M9K_X22_Y19_N0, M9K_X33_Y17_N0, M9K_X22_Y18_N0, M9K_X33_Y18_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_ic_tag_module:DE0_NANO_QSYS_nios2_qsys_ic_tag|altsyncram:the_altsyncram|altsyncram_m8i1:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 22           ; 128          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 2816  ; 128                         ; 22                          ; 128                         ; 22                          ; 2816                ; 1    ; DE0_NANO_QSYS_nios2_qsys_ic_tag_ram.mif              ; M9K_X22_Y17_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_ocimem:the_DE0_NANO_QSYS_nios2_qsys_nios2_ocimem|DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram_module:DE0_NANO_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_pk91:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; DE0_NANO_QSYS_nios2_qsys_ociram_default_contents.mif ; M9K_X22_Y20_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_a_module:DE0_NANO_QSYS_nios2_qsys_register_bank_a|altsyncram:the_altsyncram|altsyncram_fah1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DE0_NANO_QSYS_nios2_qsys_rf_ram_a.mif                ; M9K_X22_Y9_N0                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_register_bank_b_module:DE0_NANO_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_gah1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DE0_NANO_QSYS_nios2_qsys_rf_ram_b.mif                ; M9K_X22_Y10_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |test1|DE0_NANO_QSYS:inst|DE0_NANO_QSYS_epcs_flash:epcs_flash|altsyncram:the_boot_copier_rom|altsyncram_lh51:auto_generated|ALTSYNCRAM                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000010111000000111010) (270072) (94266) (1703A)    ;(00000100110000000000000001110100) (460000164) (79691892) (4C00074)   ;(10011000000000010100100000111010) (1664917238) (-1744746438) (-6-7-15-14-11-7-12-6)   ;(10011100111111111111100000000100) (2142447170) (-1660946428) (-6-3000-7-15-12)   ;(10011000001111111111110100011110) (1682449602) (-1740636898) (-6-7-1200-2-14-2)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000001001010000000110) (112006) (37894) (9406)   ;
;8;(00000001011111111111111111000100) (137777704) (25165764) (17FFFC4)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000111101000000110) (75006) (31238) (7A06)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000111011100000110) (73406) (30470) (7706)   ;(00110000000010011000100000111010) (1707336776) (805931066) (3009883A)   ;(00011000000000000000010000100110) (-1294965250) (402654246) (18000426)   ;
;16;(00011001011111111111111100100110) (-1157189850) (427818790) (197FFF26)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000100000000110) (4006) (2054) (806)   ;(00000000001111111111010100000110) (17772406) (4191494) (3FF506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010100100000110) (24406) (10502) (2906)   ;(00100000001111101110100000111010) (-277403224) (540993594) (203EE83A)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;
;24;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000010010100000110) (22406) (9478) (2506)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(00011001000001111000100000111010) (-1193263224) (419924026) (1907883A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;
;32;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)    ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;
;40;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)    ;(00100000111111111111100000011110) (-217193260) (553646110) (20FFF81E)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;
;48;(10111000001011011000100000111010) (1383009942) (-1204975558) (-4-7-13-2-7-7-12-6)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001111100000110) (17406) (7942) (1F06)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(10101000000000000000010100100110) (-630291684) (-1476393690) (-5-7-15-15-15-10-13-10)   ;(00000010110000000000000011000100) (260000304) (46137540) (2C000C4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;56;(00000000000000000101100100000110) (54406) (22790) (5906)    ;(00010000000101111000100000111010) (2005704072) (269977658) (1017883A)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;(00000010110000001100000000110100) (260140064) (46186548) (2C0C034)   ;(01011000100101101011000000111010) (898046424) (1486270522) (5896B03A)   ;(10110000001011111000100000111010) (383409942) (-1339062214) (-4-15-130-7-7-12-6)   ;(00000000000000000100011100000110) (43406) (18182) (4706)   ;(10111101100000000000000100000100) (1909706274) (-1115684604) (-4-2-7-15-15-14-15-12)   ;
;64;(10010011000000000000001000110111) (964674233) (-1828715977) (-6-12-15-15-15-13-12-9)    ;(01100011000000000000100000001100) (-2142446930) (1660946444) (6300080C)   ;(01100000001111111111110100100110) (1870292798) (1614806310) (603FFD26)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(10101000000000000000110000100110) (-630288084) (-1476391898) (-5-7-15-15-15-3-13-10)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000000000110000100) (260000604) (46137732) (2C00184)   ;
;72;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000100100000000110) (44006) (18438) (4806)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000011101001000100) (260035104) (46152260) (2C03A44)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000100001000000110) (41006) (16902) (4206)   ;
;80;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)    ;(10110000000000000110100000111010) (369769942) (-1342150598) (-4-15-15-15-9-7-12-6)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;(00000000001010111000100000111010) (12704072) (2852922) (2B883A)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000010011111000100) (260023704) (46147524) (2C027C4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;88;(00000000000000000011100100000110) (34406) (14598) (3906)    ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000011011000000110) (33006) (13830) (3606)   ;(00000000001000111000100000111010) (10704072) (2328634) (23883A)   ;(00000010110000000000000001000100) (260000104) (46137412) (2C00044)   ;(01010010110101101100000000111010) (118056424) (1389805626) (52D6C03A)   ;(01011000000000000000001100100110) (852517798) (1476395814) (58000326)   ;
;96;(00000010110000000011101111000100) (260035704) (46152644) (2C03BC4)    ;(01010010110101110000000000111010) (118116424) (1389822010) (52D7003A)   ;(01011000000000000000001000100110) (852517398) (1476395558) (58000226)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(00000100010000000000000001000100) (420000104) (71303236) (4400044)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010101100000110) (25406) (11014) (2B06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;104;(00000000000000000010100100000110) (24406) (10502) (2906)    ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(01010010100000000000011001101000) (92519502) (1384121960) (52800668)   ;(01010000000000000001100000100110) (-147469602) (1342183462) (50001826)   ;(00000101010000000000000001000100) (520000104) (88080452) (5400044)   ;(10001000000000000000110100011110) (-335320398) (-2013262562) (-7-7-15-15-15-2-14-2)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;
;112;(00000010110000000000000110000100) (260000604) (46137732) (2C00184)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001111100000110) (17406) (7942) (1F06)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000010110111000100) (260026704) (46149060) (2C02DC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;120;(00000000000000000001100100000110) (14406) (6406) (1906)    ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(00000000000000000000100100000110) (4406) (2310) (906)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000000010111000100) (260002704) (46138820) (2C005C4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001001000000110) (11006) (4614) (1206)   ;
;128;(00000010110000000010000000000100) (260020004) (46145540) (2C02004)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000111100000110) (7406) (3846) (F06)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;
;136;(00000101000000000000000100000100) (500000404) (83886340) (5000104)    ;(01011000000101100001001000111010) (857927424) (1477841466) (5816123A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00110010100011001011000000111010) (1948162776) (848080954) (328CB03A)   ;(00110000000011000001011000111010) (1708045776) (806098490) (300C163A)   ;(10100101001111111111111111000100) (-1112516426) (-1522532412) (-5-10-12000-3-12)   ;(10100000001111111111100100011110) (-1612519694) (-1606420194) (-5-15-1200-6-14-2)   ;
;144;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)    ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010110000000000000100110101) (924673631) (-1832910539) (-6-13-3-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;
;152;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)    ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010100000000000000000100011) (904673209) (-1837105117) (-6-13-7-15-15-15-13-13)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111011010000000000000100000100) (1689706274) (-1153433340) (-4-4-11-15-15-14-15-12)   ;(00000000000111001110000000111010) (7160072) (1892410) (1CE03A)   ;(01110100100000001111111111010100) (-2273220) (1954611156) (7480FFD4)   ;(10010100100000000000000001000100) (1104673270) (-1803550652) (-6-11-7-15-15-15-11-12)   ;
;160;(00000000100000000000000000000100) (40000004) (8388612) (800004)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111000110100000110) (17706406) (4164870) (3F8D06)   ;(00000100000000000000100000000100) (400004004) (67110916) (4000804)   ;(00000011100000000011111111000100) (340037704) (58736580) (3803FC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111110101000000110) (17765006) (4188678) (3FEA06)   ;(01010011100000000010010000011110) (192538388) (1400906782) (5380241E)   ;
;168;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)    ;(10000000001111111111101100011110) (-1317551398) (-2143290594) (-7-15-1200-4-14-2)   ;(00000100000000000000011001000100) (400003104) (67110468) (4000644)   ;(00000011100000000000000000000100) (340000004) (58720260) (3800004)   ;(00000000100000000000110000000100) (40006004) (8391684) (800C04)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001000000000110) (17710006) (4165638) (3F9006)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;176;(00000000001111110111111100000110) (17677406) (4161286) (3F7F06)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111101111000000110) (17757006) (4185606) (3FDE06)   ;(01010010100000000000100000001100) (92520366) (1384122380) (5280080C)   ;(01010000000101001001011010111010) (-142370376) (1343526586) (501496BA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;
;184;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)    ;(00000100000000000000000111000100) (400000704) (67109316) (40001C4)   ;(00000000100000000000100001000100) (40004104) (8390724) (800844)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111000001000000110) (17701006) (4162054) (3F8206)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111110111000100000110) (17670406) (4157702) (3F7106)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;192;(00000000001111111101000000000110) (17750006) (4182022) (3FD006)    ;(01010010100000000000010000001100) (92518366) (1384121356) (5280040C)   ;(01010000000101001001011011111010) (-142370276) (1343526650) (501496FA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(01110000000001011000100000111010) (-441146872) (1879410746) (7005883A)   ;
;200;(00000011101111111111111111000100) (357777704) (62914500) (3BFFFC4)    ;(00010011101111110100111000100110) (-1937320250) (331304486) (13BF4E26)   ;(00010000100000000000000111000100) (2040000704) (276824516) (108001C4)   ;(00010000000001001101000011111010) (2001150372) (268751098) (1004D0FA)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111110111000100000110) (17670406) (4157702) (3F7106)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111110110000000000110) (17660006) (4153350) (3F6006)   ;
;208;(01101000000000000110100000111010) (-1442386872) (1744857146) (6800683A)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                             ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y9_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X13_Y9_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y8_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_mult_cell:the_DE0_NANO_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X13_Y8_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,869 / 71,559 ( 12 % ) ;
; C16 interconnects     ; 82 / 2,597 ( 3 % )      ;
; C4 interconnects      ; 4,092 / 46,848 ( 9 % )  ;
; Direct links          ; 1,813 / 71,559 ( 3 % )  ;
; Global clocks         ; 8 / 20 ( 40 % )         ;
; Local interconnects   ; 3,267 / 24,624 ( 13 % ) ;
; R24 interconnects     ; 117 / 2,496 ( 5 % )     ;
; R4 interconnects      ; 4,807 / 62,424 ( 8 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.18) ; Number of LABs  (Total = 498) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 18                            ;
; 2                                           ; 15                            ;
; 3                                           ; 11                            ;
; 4                                           ; 8                             ;
; 5                                           ; 6                             ;
; 6                                           ; 7                             ;
; 7                                           ; 9                             ;
; 8                                           ; 9                             ;
; 9                                           ; 7                             ;
; 10                                          ; 15                            ;
; 11                                          ; 13                            ;
; 12                                          ; 14                            ;
; 13                                          ; 21                            ;
; 14                                          ; 16                            ;
; 15                                          ; 39                            ;
; 16                                          ; 290                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.55) ; Number of LABs  (Total = 498) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 379                           ;
; 1 Clock                            ; 417                           ;
; 1 Clock enable                     ; 234                           ;
; 1 Sync. clear                      ; 13                            ;
; 1 Sync. load                       ; 53                            ;
; 2 Async. clears                    ; 47                            ;
; 2 Clock enables                    ; 75                            ;
; 2 Clocks                           ; 52                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.48) ; Number of LABs  (Total = 498) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 4                             ;
; 2                                            ; 16                            ;
; 3                                            ; 6                             ;
; 4                                            ; 9                             ;
; 5                                            ; 2                             ;
; 6                                            ; 10                            ;
; 7                                            ; 2                             ;
; 8                                            ; 6                             ;
; 9                                            ; 0                             ;
; 10                                           ; 5                             ;
; 11                                           ; 8                             ;
; 12                                           ; 3                             ;
; 13                                           ; 6                             ;
; 14                                           ; 7                             ;
; 15                                           ; 8                             ;
; 16                                           ; 24                            ;
; 17                                           ; 5                             ;
; 18                                           ; 14                            ;
; 19                                           ; 17                            ;
; 20                                           ; 23                            ;
; 21                                           ; 22                            ;
; 22                                           ; 18                            ;
; 23                                           ; 24                            ;
; 24                                           ; 38                            ;
; 25                                           ; 31                            ;
; 26                                           ; 38                            ;
; 27                                           ; 20                            ;
; 28                                           ; 36                            ;
; 29                                           ; 34                            ;
; 30                                           ; 30                            ;
; 31                                           ; 11                            ;
; 32                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.34) ; Number of LABs  (Total = 498) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 29                            ;
; 2                                               ; 15                            ;
; 3                                               ; 20                            ;
; 4                                               ; 16                            ;
; 5                                               ; 23                            ;
; 6                                               ; 29                            ;
; 7                                               ; 31                            ;
; 8                                               ; 56                            ;
; 9                                               ; 43                            ;
; 10                                              ; 46                            ;
; 11                                              ; 29                            ;
; 12                                              ; 38                            ;
; 13                                              ; 24                            ;
; 14                                              ; 26                            ;
; 15                                              ; 21                            ;
; 16                                              ; 25                            ;
; 17                                              ; 8                             ;
; 18                                              ; 7                             ;
; 19                                              ; 2                             ;
; 20                                              ; 1                             ;
; 21                                              ; 2                             ;
; 22                                              ; 2                             ;
; 23                                              ; 3                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.87) ; Number of LABs  (Total = 498) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 15                            ;
; 4                                            ; 20                            ;
; 5                                            ; 13                            ;
; 6                                            ; 10                            ;
; 7                                            ; 11                            ;
; 8                                            ; 15                            ;
; 9                                            ; 19                            ;
; 10                                           ; 13                            ;
; 11                                           ; 25                            ;
; 12                                           ; 27                            ;
; 13                                           ; 25                            ;
; 14                                           ; 25                            ;
; 15                                           ; 16                            ;
; 16                                           ; 15                            ;
; 17                                           ; 14                            ;
; 18                                           ; 20                            ;
; 19                                           ; 23                            ;
; 20                                           ; 22                            ;
; 21                                           ; 16                            ;
; 22                                           ; 10                            ;
; 23                                           ; 17                            ;
; 24                                           ; 13                            ;
; 25                                           ; 13                            ;
; 26                                           ; 12                            ;
; 27                                           ; 10                            ;
; 28                                           ; 12                            ;
; 29                                           ; 11                            ;
; 30                                           ; 13                            ;
; 31                                           ; 7                             ;
; 32                                           ; 11                            ;
; 33                                           ; 13                            ;
; 34                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                          ; 59           ; 37           ; 59           ; 0            ; 0            ; 65        ; 59           ; 0            ; 65        ; 65        ; 0            ; 0            ; 0            ; 4            ; 25           ; 0            ; 0            ; 25           ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 65        ; 0            ; 0            ;
; Total Unchecked                     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                  ; 6            ; 28           ; 6            ; 65           ; 65           ; 0         ; 6            ; 65           ; 0         ; 0         ; 65           ; 65           ; 65           ; 61           ; 40           ; 65           ; 65           ; 40           ; 61           ; 65           ; 65           ; 65           ; 65           ; 65           ; 65           ; 65           ; 65           ; 0         ; 65           ; 65           ;
; Total Fail                          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; altpll_locked_conduit_export        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altpll_phasedone_conduit_export     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_cas_n                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_cs_n                           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_ras_n                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_we_n                           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_cke                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_clk                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; scl_export                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_test_external_connection_txd   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_co_external_connection_txd     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_sds011_external_connection_txd ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_so2_external_connection_txd    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_o3_external_connection_txd     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_hmi_external_connection_txd    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; epcs_flash_external_dclk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; epcs_flash_external_sce             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; epcs_flash_external_sdo             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[12]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[11]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[10]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[9]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[8]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[7]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[6]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[5]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[4]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[3]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[2]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[1]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[0]                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_ba[1]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_ba[0]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dqm[1]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dqm[0]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sda_export                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[15]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[14]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[13]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[12]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[11]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[10]                         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[9]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[8]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[7]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[6]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[5]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[4]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[3]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[2]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[1]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[0]                          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_external_connection_export      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; epcs_flash_external_data0           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_test_external_connection_rxd   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_co_external_connection_rxd     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_sds011_external_connection_rxd ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_so2_external_connection_rxd    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_o3_external_connection_rxd     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_hmi_external_connection_rxd    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP4CE22F17C6 for design "DE0_NANO_SDRAM_Nios_Test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|pll7" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -60 degrees (-1667 ps) for DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[1] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 61 total pins
    Info (169086): Pin altpll_locked_conduit_export not assigned to an exact location on the device
    Info (169086): Pin altpll_phasedone_conduit_export not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'e:/de0_nano_sdram_nios_test/db/ip/de0_nano_qsys/submodules/de0_nano_qsys_nios2_qsys.sdc'
Info (332104): Reading SDC File: 'e:/de0_nano_sdram_nios_test/db/ip/de0_nano_qsys/submodules/altera_reset_controller.sdc'
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst|altpll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst|altpll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|active_cs_n~1
        Info (176357): Destination node DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|active_rnw~3
        Info (176357): Destination node DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller|WideOr0~0
        Info (176357): Destination node DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|i_refs[0]
        Info (176357): Destination node DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|i_refs[2]
        Info (176357): Destination node DE0_NANO_QSYS:inst|DE0_NANO_QSYS_sdram:sdram|i_refs[1]
        Info (176357): Destination node DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller_001|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_NANO_QSYS:inst|altera_reset_controller:rst_controller_001|WideOr0~0
Info (176353): Automatically promoted node DE0_NANO_QSYS:inst|DE0_NANO_QSYS_nios2_qsys:nios2_qsys|DE0_NANO_QSYS_nios2_qsys_nios2_oci:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci|DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug:the_DE0_NANO_QSYS_nios2_qsys_nios2_oci_debug|resetrequest 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|prev_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|readdata[0]~1
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 66 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 3.3V VCCIO, 0 input, 2 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 1 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  15 pins available
Warning (15064): PLL "DE0_NANO_QSYS:inst|DE0_NANO_QSYS_altpll:altpll|DE0_NANO_QSYS_altpll_altpll_8ra2:sd1|pll7" output port clk[1] feeds output pin "dram_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 1.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin epcs_flash_external_data0 uses I/O standard 3.3-V LVTTL at H2
Warning (169177): 25 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin sda_export uses I/O standard 3.3-V LVTTL at B3
    Info (169178): Pin dram_dq[15] uses I/O standard 3.3-V LVTTL at K1
    Info (169178): Pin dram_dq[14] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin dram_dq[13] uses I/O standard 3.3-V LVTTL at P3
    Info (169178): Pin dram_dq[12] uses I/O standard 3.3-V LVTTL at R5
    Info (169178): Pin dram_dq[11] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin dram_dq[10] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin dram_dq[9] uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin dram_dq[8] uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin dram_dq[7] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin dram_dq[6] uses I/O standard 3.3-V LVTTL at J1
    Info (169178): Pin dram_dq[5] uses I/O standard 3.3-V LVTTL at J2
    Info (169178): Pin dram_dq[4] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin dram_dq[3] uses I/O standard 3.3-V LVTTL at K5
    Info (169178): Pin dram_dq[2] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin dram_dq[1] uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin dram_dq[0] uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin key_external_connection_export uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin uart_test_external_connection_rxd uses I/O standard 3.3-V LVTTL at A5
    Info (169178): Pin uart_co_external_connection_rxd uses I/O standard 3.3-V LVTTL at B7
    Info (169178): Pin uart_sds011_external_connection_rxd uses I/O standard 3.3-V LVTTL at R13
    Info (169178): Pin uart_so2_external_connection_rxd uses I/O standard 3.3-V LVTTL at E8
    Info (169178): Pin uart_o3_external_connection_rxd uses I/O standard 3.3-V LVTTL at C8
    Info (169178): Pin uart_hmi_external_connection_rxd uses I/O standard 3.3-V LVTTL at T10
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin epcs_flash_external_data0 uses I/O standard 3.3-V LVTTL at H2
Info (144001): Generated suppressed messages file E:/DE0_NANO_SDRAM_Nios_Test/DE0_NANO_SDRAM_Nios_Test.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 5692 megabytes
    Info: Processing ended: Fri Jul 30 14:36:18 2021
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/DE0_NANO_SDRAM_Nios_Test/DE0_NANO_SDRAM_Nios_Test.fit.smsg.


