#ifndef __KAILUA_REG_OFFSETS_H___
#define __KAILUA_REG_OFFSETS_H___
/*
 *  ==============================================================================
 *      Copyright (c) 2022 QUALCOMM Technologies Incorporated
 *      All Rights Reserved.  Qualcomm Confidential and Proprietary.
 *  ==============================================================================
 *  File is auto generated using hwio header generation python and shell script.
 */

#define PCIE_DEV_ID_VEND_ID_REG_OFFSET                                                                      (0x0)
#define PCIE_STATUS_COMMAND_REG_OFFSET                                                                      (0x4)
#define PCIE_CLASS_CODE_REV_ID_REG_OFFSET                                                                   (0x8)
#define PCIE_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OFFSET                                                   (0xc)
#define PCIE_BAR0_REG_OFFSET                                                                                (0x10)
#define PCIE_BAR1_REG_OFFSET                                                                                (0x14)
#define PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OFFSET                                                     (0x18)
#define PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_OFFSET                                                                 (0x1c)
#define PCIE_MEM_LIMIT_MEM_BASE_REG_OFFSET                                                                        (0x20)
#define PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_OFFSET                                                              (0x24)
#define PCIE_PREF_BASE_UPPER_REG_OFFSET                                                                           (0x28)
#define PCIE_PREF_LIMIT_UPPER_REG_OFFSET                                                                          (0x2c)
#define PCIE_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_OFFSET                                                              (0x30)
#define PCIE_CAP_PTR_REG_OFFSET                                                                             (0x34)
#define PCIE_EXP_ROM_BASE_REG_OFFSET                                                                        (0x38)
#define PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_OFFSET                                                              (0x3c)
#define PCIE_CAP_ID_NXT_PTR_REG_OFFSET                                                                            (0x40)
#define PCIE_CON_STATUS_REG_OFFSET                                                                                (0x44)
#define PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_OFFSET                                                                  (0x50)
#define PCIE_MSI_CAP_OFF_04H_REG_OFFSET                                                                           (0x54)
#define PCIE_MSI_CAP_OFF_08H_REG_OFFSET                                                                           (0x58)
#define PCIE_MSI_CAP_OFF_0CH_REG_OFFSET                                                                           (0x5c)
#define PCIE_MSI_CAP_OFF_10H_REG_OFFSET                                                                           (0x60)
#define PCIE_MSI_CAP_OFF_14H_REG_OFFSET                                                                           (0x64)
#define PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OFFSET                                                    (0x70)
#define PCIE_DEVICE_CAPABILITIES_REG_OFFSET                                                                       (0x74)
#define PCIE_LINK_CAPABILITIES_REG_OFFSET                                                                         (0x7c)
#define PCIE_LINK_CONTROL_LINK_STATUS_REG_OFFSET                                                                  (0x80)
#define PCIE_SLOT_CAPABILITIES_REG_OFFSET                                                                         (0x84)
#define PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OFFSET                                                            (0x8c)
#define PCIE_ROOT_STATUS_REG_OFFSET                                                                               (0x90)
#define PCIE_DEVICE_CAPABILITIES2_REG_OFFSET                                                                      (0x94)
#define PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_OFFSET                                                            (0x98)
#define PCIE_LINK_CAPABILITIES2_REG_OFFSET                                                                        (0x9c)
#define PCIE_LINK_CONTROL2_LINK_STATUS2_REG_OFFSET                                                                (0xa0)
#define PCIE_AER_EXT_CAP_HDR_REG_OFFSET                                                                           (0x100)
#define PCIE_UNCORR_ERR_STATUS_REG_OFFSET                                                                         (0x104)
#define PCIE_UNCORR_ERR_MASK_REG_OFFSET                                                                           (0x108)
#define PCIE_UNCORR_ERR_SEV_REG_OFFSET                                                                            (0x10c)
#define PCIE_CORR_ERR_STATUS_REG_OFFSET                                                                           (0x110)
#define PCIE_CORR_ERR_MASK_REG_OFFSET                                                                             (0x114)
#define PCIE_ADV_ERR_CAP_CTRL_REG_OFFSET                                                                          (0x118)
#define PCIE_HDR_LOG_0_REG_OFFSET                                                                                 (0x11c)
#define PCIE_HDR_LOG_1_REG_OFFSET                                                                                 (0x120)
#define PCIE_HDR_LOG_2_REG_OFFSET                                                                                 (0x124)
#define PCIE_HDR_LOG_3_REG_OFFSET                                                                                 (0x128)
#define PCIE_ROOT_ERR_CMD_REG_OFFSET                                                                              (0x12c)
#define PCIE_ROOT_ERR_STATUS_REG_OFFSET                                                                           (0x130)
#define PCIE_ERR_SRC_ID_REG_OFFSET                                                                                (0x134)
#define PCIE_TLP_PREFIX_LOG_1_REG_OFFSET                                                                          (0x138)
#define PCIE_TLP_PREFIX_LOG_2_REG_OFFSET                                                                          (0x13c)
#define PCIE_TLP_PREFIX_LOG_3_REG_OFFSET                                                                          (0x140)
#define PCIE_TLP_PREFIX_LOG_4_REG_OFFSET                                                                          (0x144)
#define PCIE_SPCIE_CAP_HEADER_REG_OFFSET                                                                          (0x148)
#define PCIE_LINK_CONTROL3_REG_OFFSET                                                                             (0x14c)
#define PCIE_LANE_ERR_STATUS_REG_OFFSET                                                                           (0x150)
#define PCIE_SPCIE_CAP_OFF_0CH_REG_OFFSET                                                                         (0x154)
#define PCIE_PL16G_EXT_CAP_HDR_REG_OFFSET                                                                         (0x168)
#define PCIE_PL16G_CAPABILITY_REG_OFFSET                                                                          (0x16c)
#define PCIE_PL16G_CONTROL_REG_OFFSET                                                                             (0x170)
#define PCIE_PL16G_STATUS_REG_OFFSET                                                                              (0x174)
#define PCIE_PL16G_LC_DPAR_STATUS_REG_OFFSET                                                                      (0x178)
#define PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_OFFSET                                                           (0x17c)
#define PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_OFFSET                                                          (0x180)
#define PCIE_PL16G_CAP_OFF_20H_REG_OFFSET                                                                         (0x188)
#define PCIE_MARGIN_EXT_CAP_HDR_REG_OFFSET                                                                        (0x18c)
#define PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_OFFSET                                                           (0x190)
#define PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_OFFSET                                                                 (0x194)
#define PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_OFFSET                                                                 (0x198)
#define PCIE_TPH_EXT_CAP_HDR_REG_OFFSET                                                                           (0x19c)
#define PCIE_TPH_REQ_CAP_REG_REG_OFFSET                                                                           (0x1a0)
#define PCIE_TPH_REQ_CONTROL_REG_REG_OFFSET                                                                       (0x1a4)
#define PCIE_L1SUB_CAP_HEADER_REG_OFFSET                                                                          (0x230)
#define PCIE_L1SUB_CAPABILITY_REG_OFFSET                                                                          (0x234)
#define PCIE_L1SUB_CONTROL1_REG_OFFSET                                                                            (0x238)
#define PCIE_L1SUB_CONTROL2_REG_OFFSET                                                                            (0x23c)
#define PCIE_DATA_LINK_FEATURE_EXT_HDR_REG_OFFSET                                                                 (0x240)
#define PCIE_DATA_LINK_FEATURE_CAP_REG_OFFSET                                                                     (0x244)
#define PCIE_DATA_LINK_FEATURE_STATUS_REG_OFFSET                                                                  (0x248)
#define PCIE_ACK_LATENCY_TIMER_REG_OFFSET                                                                         (0x700)
#define PCIE_VENDOR_SPEC_DLLP_REG_OFFSET                                                                          (0x704)
#define PCIE_PORT_FORCE_REG_OFFSET                                                                                (0x708)
#define PCIE_ACK_F_ASPM_CTRL_REG_OFFSET                                                                           (0x70c)
#define PCIE_PORT_LINK_CTRL_REG_OFFSET                                                                            (0x710)
#define PCIE_LANE_SKEW_REG_OFFSET                                                                                 (0x714)
#define PCIE_TIMER_CTRL_MAX_FUNC_NUM_REG_OFFSET                                                                   (0x718)
#define PCIE_SYMBOL_TIMER_FILTER_1_REG_OFFSET                                                                     (0x71c)
#define PCIE_FILTER_MASK_2_REG_OFFSET                                                                             (0x720)
#define PCIE_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OFFSET                                                        (0x724)
#define PCIE_PL_DEBUG0_REG_OFFSET                                                                                 (0x728)
#define PCIE_PL_DEBUG1_REG_OFFSET                                                                                 (0x72c)
#define PCIE_TX_P_FC_CREDIT_STATUS_REG_OFFSET                                                                     (0x730)
#define PCIE_TX_NP_FC_CREDIT_STATUS_REG_OFFSET                                                                    (0x734)
#define PCIE_TX_CPL_FC_CREDIT_STATUS_REG_OFFSET                                                                   (0x738)
#define PCIE_QUEUE_STATUS_REG_OFFSET                                                                              (0x73c)
#define PCIE_VC_TX_ARBI_1_REG_OFFSET                                                                              (0x740)
#define PCIE_VC_TX_ARBI_2_REG_OFFSET                                                                              (0x744)
#define PCIE_VC0_P_RX_Q_CTRL_REG_OFFSET                                                                           (0x748)
#define PCIE_VC0_NP_RX_Q_CTRL_REG_OFFSET                                                                          (0x74c)
#define PCIE_VC0_CPL_RX_Q_CTRL_REG_OFFSET                                                                         (0x750)
#define PCIE_GEN2_CTRL_REG_OFFSET                                                                                 (0x80c)
#define PCIE_PHY_STATUS_REG_OFFSET                                                                                (0x810)
#define PCIE_PHY_CONTROL_REG_OFFSET                                                                               (0x814)
#define PCIE_TRGT_MAP_CTRL_REG_OFFSET                                                                             (0x81c)
#define PCIE_MSI_CTRL_ADDR_REG_OFFSET                                                                             (0x820)
#define PCIE_MSI_CTRL_UPPER_ADDR_REG_OFFSET                                                                       (0x824)
#define PCIE_MSI_CTRL_INT_0_EN_REG_OFFSET                                                                         (0x828)
#define PCIE_MSI_CTRL_INT_0_MASK_REG_OFFSET                                                                       (0x82c)
#define PCIE_MSI_CTRL_INT_0_STATUS_REG_OFFSET                                                                     (0x830)
#define PCIE_MSI_CTRL_INT_1_EN_REG_OFFSET                                                                         (0x834)
#define PCIE_MSI_CTRL_INT_1_MASK_REG_OFFSET                                                                       (0x838)
#define PCIE_MSI_CTRL_INT_1_STATUS_REG_OFFSET                                                                     (0x83c)
#define PCIE_MSI_CTRL_INT_2_EN_REG_OFFSET                                                                         (0x840)
#define PCIE_MSI_CTRL_INT_2_MASK_REG_OFFSET                                                                       (0x844)
#define PCIE_MSI_CTRL_INT_2_STATUS_REG_OFFSET                                                                     (0x848)
#define PCIE_MSI_CTRL_INT_3_EN_REG_OFFSET                                                                         (0x84c)
#define PCIE_MSI_CTRL_INT_3_MASK_REG_OFFSET                                                                       (0x850)
#define PCIE_MSI_CTRL_INT_3_STATUS_REG_OFFSET                                                                     (0x854)
#define PCIE_MSI_CTRL_INT_4_EN_REG_OFFSET                                                                         (0x858)
#define PCIE_MSI_CTRL_INT_4_MASK_REG_OFFSET                                                                       (0x85c)
#define PCIE_MSI_CTRL_INT_4_STATUS_REG_OFFSET                                                                     (0x860)
#define PCIE_MSI_CTRL_INT_5_EN_REG_OFFSET                                                                         (0x864)
#define PCIE_MSI_CTRL_INT_5_MASK_REG_OFFSET                                                                       (0x868)
#define PCIE_MSI_CTRL_INT_5_STATUS_REG_OFFSET                                                                     (0x86c)
#define PCIE_MSI_CTRL_INT_6_EN_REG_OFFSET                                                                         (0x870)
#define PCIE_MSI_CTRL_INT_6_MASK_REG_OFFSET                                                                       (0x874)
#define PCIE_MSI_CTRL_INT_6_STATUS_REG_OFFSET                                                                     (0x878)
#define PCIE_MSI_CTRL_INT_7_EN_REG_OFFSET                                                                         (0x87c)
#define PCIE_MSI_CTRL_INT_7_MASK_REG_OFFSET                                                                       (0x880)
#define PCIE_MSI_CTRL_INT_7_STATUS_REG_OFFSET                                                                     (0x884)
#define PCIE_MSI_GPIO_IO_REG_OFFSET                                                                               (0x888)
#define PCIE_CLOCK_GATING_CTRL_REG_OFFSET                                                                         (0x88c)
#define PCIE_GEN3_RELATED_REG_OFFSET                                                                              (0x890)
#define PCIE_GEN3_EQ_CONTROL_REG_OFFSET                                                                           (0x8a8)
#define PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OFFSET                                                                (0x8ac)
#define PCIE_ORDER_RULE_CTRL_REG_OFFSET                                                                           (0x8b4)
#define PCIE_PIPE_LOOPBACK_CONTROL_REG_OFFSET                                                                     (0x8b8)
#define PCIE_MISC_CONTROL_1_REG_OFFSET                                                                            (0x8bc)
#define PCIE_MULTI_LANE_CONTROL_REG_OFFSET                                                                        (0x8c0)
#define PCIE_PHY_INTEROP_CTRL_REG_OFFSET                                                                          (0x8c4)
#define PCIE_TRGT_CPL_LUT_DELETE_ENTRY_REG_OFFSET                                                                 (0x8c8)
#define PCIE_LINK_FLUSH_CONTROL_REG_OFFSET                                                                        (0x8cc)
#define PCIE_AMBA_ERROR_RESPONSE_DEFAULT_REG_OFFSET                                                               (0x8d0)
#define PCIE_AMBA_LINK_TIMEOUT_REG_OFFSET                                                                         (0x8d4)
#define PCIE_AMBA_ORDERING_CTRL_REG_OFFSET                                                                        (0x8d8)
#define PCIE_COHERENCY_CONTROL_1_REG_OFFSET                                                                       (0x8e0)
#define PCIE_COHERENCY_CONTROL_2_REG_OFFSET                                                                       (0x8e4)
#define PCIE_COHERENCY_CONTROL_3_REG_OFFSET                                                                       (0x8e8)
#define PCIE_AXI_MSTR_MSG_ADDR_LOW_REG_OFFSET                                                                     (0x8f0)
#define PCIE_AXI_MSTR_MSG_ADDR_HIGH_REG_OFFSET                                                                    (0x8f4)
#define PCIE_PCIE_VERSION_NUMBER_REG_OFFSET                                                                       (0x8f8)
#define PCIE_PCIE_VERSION_TYPE_REG_OFFSET                                                                         (0x8fc)
#define PCIE_PL_APP_BUS_DEV_NUM_STATUS_REG_OFFSET                                                                 (0xb10)
#define PCIE_PCIPM_TRAFFIC_CTRL_REG_OFFSET                                                                        (0xb1c)
#define PCIE_PL_LTR_LATENCY_REG_OFFSET                                                                            (0xb30)
#define PCIE_AUX_CLK_FREQ_REG_OFFSET                                                                              (0xb40)
#define PCIE_L1_SUBSTATES_REG_OFFSET                                                                              (0xb44)
#define PCIE_POWERDOWN_CTRL_STATUS_REG_OFFSET                                                                     (0xb48)
#define PCIE_GEN4_LANE_MARGINING_1_REG_OFFSET                                                                     (0xb80)
#define PCIE_GEN4_LANE_MARGINING_2_REG_OFFSET                                                                     (0xb84)
#define PCIE_PIPE_RELATED_REG_OFFSET                                                                              (0xb90)
#endif  /* __PCIE_REG_OFFSETS_H___ */

