TimeQuest Timing Analyzer report for game_display
Sat Aug 03 14:15:30 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Minimum Pulse Width: 'CLOCK_50'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLOCK_50'
 27. Fast Model Hold: 'CLOCK_50'
 28. Fast Model Minimum Pulse Width: 'CLOCK_50'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Progagation Delay
 41. Minimum Progagation Delay
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; game_display                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; game_display.sdc ; OK     ; Sat Aug 03 14:15:30 2019 ;
+------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 159.62 MHz ; 159.62 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -5.265 ; -4142.949     ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.631 ; -1135.647          ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -5.265 ; uarttestTLE:uart|smallMem[32] ; player_x[2][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 6.294      ;
; -5.265 ; uarttestTLE:uart|smallMem[32] ; player_x[2][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 6.294      ;
; -5.264 ; uarttestTLE:uart|smallMem[32] ; player_x[2][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.311      ;
; -5.264 ; uarttestTLE:uart|smallMem[32] ; player_x[2][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.311      ;
; -5.215 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.243      ;
; -5.215 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.243      ;
; -5.215 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.243      ;
; -5.215 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.243      ;
; -5.215 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.243      ;
; -5.215 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.243      ;
; -5.215 ; uarttestTLE:uart|smallMem[32] ; player_x[1][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.253      ;
; -5.215 ; uarttestTLE:uart|smallMem[32] ; player_x[1][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.253      ;
; -5.185 ; uarttestTLE:uart|smallMem[33] ; player_x[2][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 6.214      ;
; -5.185 ; uarttestTLE:uart|smallMem[33] ; player_x[2][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 6.214      ;
; -5.184 ; uarttestTLE:uart|smallMem[33] ; player_x[2][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.231      ;
; -5.184 ; uarttestTLE:uart|smallMem[33] ; player_x[2][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.231      ;
; -5.158 ; uarttestTLE:uart|smallMem[32] ; player_y[1][12][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.204      ;
; -5.158 ; uarttestTLE:uart|smallMem[32] ; player_y[1][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.204      ;
; -5.158 ; uarttestTLE:uart|smallMem[32] ; player_y[1][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.204      ;
; -5.158 ; uarttestTLE:uart|smallMem[32] ; player_y[1][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.204      ;
; -5.158 ; uarttestTLE:uart|smallMem[32] ; player_y[1][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.204      ;
; -5.158 ; uarttestTLE:uart|smallMem[32] ; player_y[1][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.204      ;
; -5.158 ; uarttestTLE:uart|smallMem[32] ; player_y[1][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.204      ;
; -5.158 ; uarttestTLE:uart|smallMem[32] ; player_y[1][4][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.204      ;
; -5.158 ; uarttestTLE:uart|smallMem[32] ; player_y[1][4][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.204      ;
; -5.135 ; uarttestTLE:uart|smallMem[33] ; player_y[0][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.163      ;
; -5.135 ; uarttestTLE:uart|smallMem[33] ; player_y[0][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.163      ;
; -5.135 ; uarttestTLE:uart|smallMem[33] ; player_y[0][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.163      ;
; -5.135 ; uarttestTLE:uart|smallMem[33] ; player_y[0][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.163      ;
; -5.135 ; uarttestTLE:uart|smallMem[33] ; player_y[0][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.163      ;
; -5.135 ; uarttestTLE:uart|smallMem[33] ; player_y[0][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.163      ;
; -5.135 ; uarttestTLE:uart|smallMem[33] ; player_x[1][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.173      ;
; -5.135 ; uarttestTLE:uart|smallMem[33] ; player_x[1][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.173      ;
; -5.129 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.181      ;
; -5.129 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.181      ;
; -5.129 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.181      ;
; -5.129 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.181      ;
; -5.129 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.181      ;
; -5.103 ; uarttestTLE:uart|smallMem[32] ; player_y[7][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.147      ;
; -5.103 ; uarttestTLE:uart|smallMem[32] ; player_y[7][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.147      ;
; -5.103 ; uarttestTLE:uart|smallMem[32] ; player_y[7][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.147      ;
; -5.103 ; uarttestTLE:uart|smallMem[32] ; player_y[7][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.147      ;
; -5.103 ; uarttestTLE:uart|smallMem[32] ; player_x[7][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.147      ;
; -5.094 ; uarttestTLE:uart|smallMem[32] ; player_x[7][11][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.146      ;
; -5.094 ; uarttestTLE:uart|smallMem[32] ; player_x[7][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.146      ;
; -5.091 ; uarttestTLE:uart|smallMem[32] ; player_x[7][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.134      ;
; -5.091 ; uarttestTLE:uart|smallMem[32] ; player_x[7][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.134      ;
; -5.086 ; uarttestTLE:uart|smallMem[32] ; player_y[8][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 6.136      ;
; -5.086 ; uarttestTLE:uart|smallMem[32] ; player_y[8][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 6.136      ;
; -5.078 ; uarttestTLE:uart|smallMem[33] ; player_y[1][12][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.124      ;
; -5.078 ; uarttestTLE:uart|smallMem[33] ; player_y[1][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.124      ;
; -5.078 ; uarttestTLE:uart|smallMem[33] ; player_y[1][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.124      ;
; -5.078 ; uarttestTLE:uart|smallMem[33] ; player_y[1][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.124      ;
; -5.078 ; uarttestTLE:uart|smallMem[33] ; player_y[1][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.124      ;
; -5.078 ; uarttestTLE:uart|smallMem[33] ; player_y[1][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.124      ;
; -5.078 ; uarttestTLE:uart|smallMem[33] ; player_y[1][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.124      ;
; -5.078 ; uarttestTLE:uart|smallMem[33] ; player_y[1][4][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.124      ;
; -5.078 ; uarttestTLE:uart|smallMem[33] ; player_y[1][4][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.124      ;
; -5.077 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.116      ;
; -5.077 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.116      ;
; -5.077 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.116      ;
; -5.077 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 6.116      ;
; -5.076 ; uarttestTLE:uart|smallMem[32] ; player_x[7][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.120      ;
; -5.076 ; uarttestTLE:uart|smallMem[32] ; player_x[7][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 6.120      ;
; -5.065 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.112      ;
; -5.065 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.112      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.110      ;
; -5.063 ; uarttestTLE:uart|smallMem[34] ; player_x[2][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 6.092      ;
; -5.063 ; uarttestTLE:uart|smallMem[34] ; player_x[2][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 6.092      ;
; -5.062 ; uarttestTLE:uart|smallMem[34] ; player_x[2][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.109      ;
; -5.062 ; uarttestTLE:uart|smallMem[34] ; player_x[2][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 6.109      ;
; -5.056 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.102      ;
; -5.056 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.102      ;
; -5.056 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 6.102      ;
; -5.053 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.096      ;
; -5.053 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.096      ;
; -5.053 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.096      ;
; -5.053 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 6.096      ;
; -5.049 ; uarttestTLE:uart|smallMem[33] ; player_x[8][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.101      ;
; -5.049 ; uarttestTLE:uart|smallMem[33] ; player_x[8][11][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.101      ;
; -5.049 ; uarttestTLE:uart|smallMem[33] ; player_x[8][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.101      ;
; -5.049 ; uarttestTLE:uart|smallMem[33] ; player_x[8][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.101      ;
; -5.049 ; uarttestTLE:uart|smallMem[33] ; player_x[8][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 6.101      ;
; -5.044 ; uarttestTLE:uart|smallMem[32] ; player_x[0][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 6.092      ;
; -5.044 ; uarttestTLE:uart|smallMem[32] ; player_x[0][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 6.092      ;
; -5.044 ; uarttestTLE:uart|smallMem[32] ; player_x[0][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 6.092      ;
; -5.037 ; uarttestTLE:uart|smallMem[36] ; player_x[2][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 6.066      ;
; -5.037 ; uarttestTLE:uart|smallMem[36] ; player_x[2][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 6.066      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hor_sync                                                       ; hor_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ver_sync                                                       ; ver_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; uarttestTLE:uart|smallMem[11]                                  ; uarttestTLE:uart|smallMem[19]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.898      ;
; 0.617 ; uarttestTLE:uart|smallMem[13]                                  ; uarttestTLE:uart|smallMem[21]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.903      ;
; 0.629 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.632 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.918      ;
; 0.648 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.648 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.763 ; uarttestTLE:uart|smallMem[14]                                  ; uarttestTLE:uart|smallMem[22]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.049      ;
; 0.764 ; uarttestTLE:uart|smallMem[10]                                  ; uarttestTLE:uart|smallMem[18]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.050      ;
; 0.764 ; uarttestTLE:uart|smallMem[12]                                  ; uarttestTLE:uart|smallMem[20]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.050      ;
; 0.775 ; uarttestTLE:uart|smallMem[22]                                  ; uarttestTLE:uart|smallMem[30]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.783 ; uarttestTLE:uart|smallMem[16]                                  ; uarttestTLE:uart|smallMem[24]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.868 ; uarttestTLE:uart|smallMem[23]                                  ; ball_x[10][7]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.157      ;
; 0.877 ; uarttestTLE:uart|smallMem[8]                                   ; ball_y[10][8]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.163      ;
; 0.881 ; uarttestTLE:uart|smallMem[8]                                   ; player_y[9][10][8]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.167      ;
; 0.885 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.172      ;
; 0.900 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.185      ;
; 0.968 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.975 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; hor_reg[0]                                                     ; hor_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; ver_reg[0]                                                     ; ver_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.979 ; hor_reg[8]                                                     ; hor_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.265      ;
; 0.981 ; hor_reg[1]                                                     ; hor_reg[1]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; uarttestTLE:uart|smallMem[3]                                   ; ball_y[10][3]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; ver_reg[2]                                                     ; ver_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.990 ; hor_reg[6]                                                     ; hor_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.276      ;
; 0.993 ; hor_reg[3]                                                     ; hor_reg[3]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 0.993 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 0.997 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|rxfinished                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.283      ;
; 0.997 ; uarttestTLE:uart|smallMem[26]                                  ; uarttestTLE:uart|smallMem[34]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.283      ;
; 1.013 ; uarttestTLE:uart|smallMem[6]                                   ; ball_y[10][6]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.299      ;
; 1.015 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; hor_reg[5]                                                     ; hor_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; hor_reg[9]                                                     ; hor_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.017 ; uarttestTLE:uart|smallMem[9]                                   ; ball_y[10][9]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.303      ;
; 1.018 ; ver_reg[8]                                                     ; ver_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.304      ;
; 1.021 ; uarttestTLE:uart|smallMem[1]                                   ; uarttestTLE:uart|smallMem[9]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.307      ;
; 1.025 ; ver_reg[5]                                                     ; ver_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.311      ;
; 1.025 ; ver_reg[6]                                                     ; ver_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.311      ;
; 1.027 ; hor_reg[7]                                                     ; hor_reg[7]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.313      ;
; 1.033 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.319      ;
; 1.039 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.325      ;
; 1.042 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.328      ;
; 1.066 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.352      ;
; 1.077 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.363      ;
; 1.078 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.364      ;
; 1.081 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.367      ;
; 1.083 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.369      ;
; 1.084 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.370      ;
; 1.109 ; ver_reg[9]                                                     ; ver_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.395      ;
; 1.158 ; uarttestTLE:uart|smallMem[24]                                  ; player_x[6][10][8]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.443      ;
; 1.209 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.495      ;
; 1.225 ; uarttestTLE:uart|smallMem[24]                                  ; player_x[4][10][8]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 1.506      ;
; 1.250 ; uarttestTLE:uart|smallMem[19]                                  ; player_x[8][10][3]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 1.547      ;
; 1.254 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.540      ;
; 1.256 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.542      ;
; 1.271 ; uarttestTLE:uart|smallMem[15]                                  ; uarttestTLE:uart|smallMem[23]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.557      ;
; 1.280 ; uarttestTLE:uart|smallMem[21]                                  ; player_x[5][10][5]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.567      ;
; 1.281 ; uarttestTLE:uart|smallMem[4]                                   ; uarttestTLE:uart|smallMem[12]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.021     ; 1.546      ;
; 1.283 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.304 ; uarttestTLE:uart|smallMem[6]                                   ; player_y[5][10][6]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.591      ;
; 1.306 ; uarttestTLE:uart|smallMem[6]                                   ; player_y[6][10][6]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.593      ;
; 1.312 ; uarttestTLE:uart|smallMem[7]                                   ; ball_y[10][7]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.598      ;
; 1.320 ; uarttestTLE:uart|smallMem[16]                                  ; player_x[6][0][0]                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.605      ;
; 1.321 ; uarttestTLE:uart|smallMem[21]                                  ; player_x[4][10][5]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.608      ;
; 1.322 ; uarttestTLE:uart|smallMem[17]                                  ; uarttestTLE:uart|smallMem[25]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.608      ;
; 1.340 ; uarttestTLE:uart|smallMem[16]                                  ; player_x[2][0][0]                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 1.621      ;
; 1.341 ; uarttestTLE:uart|smallMem[25]                                  ; player_x[2][10][9]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 1.622      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][6] ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 2.580 ; 2.580 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 3.486 ; 3.486 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; -0.830 ; -0.830 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -3.238 ; -3.238 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 10.204 ; 10.204 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 8.965  ; 8.965  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.490  ; 8.490  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 8.022  ; 8.022  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 9.674  ; 9.674  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 9.760  ; 9.760  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 10.204 ; 10.204 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 9.176  ; 9.176  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.947  ; 8.947  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 11.749 ; 11.749 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 11.810 ; 11.810 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 7.225  ; 7.225  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 12.410 ; 12.410 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 7.903  ; 7.903  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 8.022  ; 8.022  ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 8.965  ; 8.965  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.490  ; 8.490  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 8.022  ; 8.022  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 9.674  ; 9.674  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 9.760  ; 9.760  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 10.204 ; 10.204 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 9.176  ; 9.176  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.947  ; 8.947  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 9.673  ; 9.673  ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 9.739  ; 9.739  ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 7.225  ; 7.225  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 10.331 ; 10.331 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 7.903  ; 7.903  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 9.523 ;    ;    ; 9.523 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 9.523 ;    ;    ; 9.523 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.480 ; -1096.410     ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -929.380           ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.480 ; uarttestTLE:uart|smallMem[32] ; player_y[1][12][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.518      ;
; -1.480 ; uarttestTLE:uart|smallMem[32] ; player_y[1][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.518      ;
; -1.480 ; uarttestTLE:uart|smallMem[32] ; player_y[1][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.518      ;
; -1.480 ; uarttestTLE:uart|smallMem[32] ; player_y[1][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.518      ;
; -1.480 ; uarttestTLE:uart|smallMem[32] ; player_y[1][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.518      ;
; -1.480 ; uarttestTLE:uart|smallMem[32] ; player_y[1][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.518      ;
; -1.480 ; uarttestTLE:uart|smallMem[32] ; player_y[1][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.518      ;
; -1.480 ; uarttestTLE:uart|smallMem[32] ; player_y[1][4][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.518      ;
; -1.480 ; uarttestTLE:uart|smallMem[32] ; player_y[1][4][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.518      ;
; -1.477 ; uarttestTLE:uart|smallMem[32] ; player_x[2][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 2.502      ;
; -1.477 ; uarttestTLE:uart|smallMem[32] ; player_x[2][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 2.502      ;
; -1.476 ; uarttestTLE:uart|smallMem[32] ; player_x[2][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.517      ;
; -1.476 ; uarttestTLE:uart|smallMem[32] ; player_x[2][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.517      ;
; -1.457 ; uarttestTLE:uart|smallMem[32] ; player_x[1][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.488      ;
; -1.457 ; uarttestTLE:uart|smallMem[32] ; player_x[1][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.488      ;
; -1.445 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 2.490      ;
; -1.445 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 2.490      ;
; -1.445 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 2.490      ;
; -1.445 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 2.490      ;
; -1.445 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 2.490      ;
; -1.445 ; uarttestTLE:uart|smallMem[33] ; player_y[1][12][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.483      ;
; -1.445 ; uarttestTLE:uart|smallMem[33] ; player_y[1][12][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.483      ;
; -1.445 ; uarttestTLE:uart|smallMem[33] ; player_y[1][12][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.483      ;
; -1.445 ; uarttestTLE:uart|smallMem[33] ; player_y[1][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.483      ;
; -1.445 ; uarttestTLE:uart|smallMem[33] ; player_y[1][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.483      ;
; -1.445 ; uarttestTLE:uart|smallMem[33] ; player_y[1][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.483      ;
; -1.445 ; uarttestTLE:uart|smallMem[33] ; player_y[1][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.483      ;
; -1.445 ; uarttestTLE:uart|smallMem[33] ; player_y[1][4][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.483      ;
; -1.445 ; uarttestTLE:uart|smallMem[33] ; player_y[1][4][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.483      ;
; -1.443 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.467      ;
; -1.443 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.467      ;
; -1.443 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.467      ;
; -1.443 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.467      ;
; -1.443 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.467      ;
; -1.443 ; uarttestTLE:uart|smallMem[32] ; player_y[0][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.467      ;
; -1.442 ; uarttestTLE:uart|smallMem[33] ; player_x[2][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 2.467      ;
; -1.442 ; uarttestTLE:uart|smallMem[33] ; player_x[2][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 2.467      ;
; -1.441 ; uarttestTLE:uart|smallMem[33] ; player_x[2][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.482      ;
; -1.441 ; uarttestTLE:uart|smallMem[33] ; player_x[2][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.482      ;
; -1.431 ; uarttestTLE:uart|smallMem[32] ; player_x[7][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.467      ;
; -1.431 ; uarttestTLE:uart|smallMem[32] ; player_x[7][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.467      ;
; -1.430 ; uarttestTLE:uart|smallMem[32] ; player_x[7][11][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 2.475      ;
; -1.430 ; uarttestTLE:uart|smallMem[32] ; player_x[7][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 2.475      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_y[7][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.466      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_y[7][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.466      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_y[7][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.466      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_y[7][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.466      ;
; -1.428 ; uarttestTLE:uart|smallMem[32] ; player_x[7][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.466      ;
; -1.424 ; uarttestTLE:uart|smallMem[32] ; player_y[8][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 2.467      ;
; -1.424 ; uarttestTLE:uart|smallMem[32] ; player_y[8][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 2.467      ;
; -1.422 ; uarttestTLE:uart|smallMem[33] ; player_x[1][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.453      ;
; -1.422 ; uarttestTLE:uart|smallMem[33] ; player_x[1][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.453      ;
; -1.421 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.453      ;
; -1.421 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.453      ;
; -1.421 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.453      ;
; -1.421 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.453      ;
; -1.415 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 2.455      ;
; -1.415 ; uarttestTLE:uart|smallMem[32] ; player_x[8][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 2.455      ;
; -1.414 ; uarttestTLE:uart|smallMem[32] ; player_x[7][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.451      ;
; -1.414 ; uarttestTLE:uart|smallMem[32] ; player_x[7][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.451      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 2.452      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 2.452      ;
; -1.413 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 2.452      ;
; -1.412 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.448      ;
; -1.412 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.448      ;
; -1.412 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.448      ;
; -1.412 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.448      ;
; -1.410 ; uarttestTLE:uart|smallMem[33] ; player_x[8][11][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 2.455      ;
; -1.410 ; uarttestTLE:uart|smallMem[33] ; player_x[8][11][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 2.455      ;
; -1.410 ; uarttestTLE:uart|smallMem[33] ; player_x[8][11][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 2.455      ;
; -1.410 ; uarttestTLE:uart|smallMem[33] ; player_x[8][11][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 2.455      ;
; -1.410 ; uarttestTLE:uart|smallMem[33] ; player_x[8][11][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 2.455      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_x[9][13][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_x[9][10][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_x[9][11][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_y[9][0][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_y[9][4][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_y[9][12][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[32] ; player_y[9][10][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.449      ;
; -1.408 ; uarttestTLE:uart|smallMem[33] ; player_y[0][0][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.432      ;
; -1.408 ; uarttestTLE:uart|smallMem[33] ; player_y[0][0][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.432      ;
; -1.408 ; uarttestTLE:uart|smallMem[33] ; player_y[0][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.432      ;
; -1.408 ; uarttestTLE:uart|smallMem[33] ; player_y[0][0][7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.432      ;
; -1.408 ; uarttestTLE:uart|smallMem[33] ; player_y[0][0][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.432      ;
; -1.408 ; uarttestTLE:uart|smallMem[33] ; player_y[0][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 2.432      ;
; -1.405 ; uarttestTLE:uart|smallMem[32] ; player_y[8][4][1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.440      ;
; -1.405 ; uarttestTLE:uart|smallMem[32] ; player_y[8][4][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.440      ;
; -1.405 ; uarttestTLE:uart|smallMem[32] ; player_y[8][0][2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.440      ;
; -1.405 ; uarttestTLE:uart|smallMem[32] ; player_y[8][0][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.440      ;
; -1.405 ; uarttestTLE:uart|smallMem[32] ; player_y[8][0][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.440      ;
; -1.405 ; uarttestTLE:uart|smallMem[32] ; player_y[8][0][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.440      ;
; -1.405 ; uarttestTLE:uart|smallMem[32] ; player_y[8][4][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.440      ;
; -1.405 ; uarttestTLE:uart|smallMem[32] ; player_y[8][4][8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.440      ;
; -1.401 ; uarttestTLE:uart|smallMem[32] ; player_x[8][13][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.437      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hor_sync                                                       ; hor_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ver_sync                                                       ; ver_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; uarttestTLE:uart|smallMem[11]                                  ; uarttestTLE:uart|smallMem[19]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.388      ;
; 0.239 ; uarttestTLE:uart|smallMem[13]                                  ; uarttestTLE:uart|smallMem[21]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.249 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.257 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; uarttestTLE:uart|rxbytescounter[3]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.409      ;
; 0.324 ; uarttestTLE:uart|smallMem[14]                                  ; uarttestTLE:uart|smallMem[22]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; uarttestTLE:uart|smallMem[10]                                  ; uarttestTLE:uart|smallMem[18]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; uarttestTLE:uart|smallMem[12]                                  ; uarttestTLE:uart|smallMem[20]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.330 ; uarttestTLE:uart|smallMem[22]                                  ; uarttestTLE:uart|smallMem[30]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; uarttestTLE:uart|smallMem[16]                                  ; uarttestTLE:uart|smallMem[24]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.489      ;
; 0.345 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.496      ;
; 0.348 ; uarttestTLE:uart|smallMem[23]                                  ; ball_x[10][7]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 0.503      ;
; 0.355 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; uarttestTLE:uart|smallMem[8]                                   ; ball_y[10][8]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; ver_reg[0]                                                     ; ver_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; hor_reg[0]                                                     ; hor_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; uarttestTLE:uart|smallMem[8]                                   ; player_y[9][10][8]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; hor_reg[8]                                                     ; hor_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; hor_reg[1]                                                     ; hor_reg[1]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; ver_reg[2]                                                     ; ver_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; uarttestTLE:uart|rxbytescounter[2]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; hor_reg[6]                                                     ; hor_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; hor_reg[3]                                                     ; hor_reg[3]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; hor_reg[5]                                                     ; hor_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; hor_reg[9]                                                     ; hor_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ver_reg[8]                                                     ; ver_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; ver_reg[5]                                                     ; ver_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; ver_reg[6]                                                     ; ver_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; uarttestTLE:uart|uarttest:uart1|rxfinished                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; hor_reg[7]                                                     ; hor_reg[7]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; uarttestTLE:uart|smallMem[3]                                   ; ball_y[10][3]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.388 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; uarttestTLE:uart|rxbytescounter[1]                             ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.404 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.556      ;
; 0.411 ; ver_reg[9]                                                     ; ver_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; uarttestTLE:uart|smallMem[26]                                  ; uarttestTLE:uart|smallMem[34]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.564      ;
; 0.415 ; uarttestTLE:uart|smallMem[6]                                   ; ball_y[10][6]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.567      ;
; 0.416 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.568      ;
; 0.417 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.569      ;
; 0.418 ; uarttestTLE:uart|smallMem[1]                                   ; uarttestTLE:uart|smallMem[9]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.570      ;
; 0.418 ; uarttestTLE:uart|smallMem[9]                                   ; ball_y[10][9]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.570      ;
; 0.419 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.571      ;
; 0.444 ; uarttestTLE:uart|rxbytescounter[0]                             ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.596      ;
; 0.460 ; uarttestTLE:uart|smallMem[24]                                  ; player_x[6][10][8]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.611      ;
; 0.461 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.613      ;
; 0.480 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                        ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.632      ;
; 0.490 ; uarttestTLE:uart|smallMem[24]                                  ; player_x[4][10][8]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 0.637      ;
; 0.493 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; hor_reg[0]                                                     ; hor_reg[1]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; hor_reg[8]                                                     ; hor_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; hor_reg[1]                                                     ; hor_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; hor_reg[4]                                                     ; hor_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; uarttestTLE:uart|smallMem[19]                                  ; player_x[8][10][3]                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 0.666      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][6] ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.580 ; 0.580 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 1.609 ; 1.609 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.220  ; 0.220  ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -1.489 ; -1.489 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 5.269 ; 5.269 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.666 ; 4.666 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.516 ; 4.516 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.295 ; 4.295 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.959 ; 4.959 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 5.014 ; 5.014 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 5.269 ; 5.269 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.794 ; 4.794 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.714 ; 4.714 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 5.566 ; 5.566 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 5.632 ; 5.632 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 3.910 ; 3.910 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 5.874 ; 5.874 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.166 ; 4.166 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.295 ; 4.295 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.666 ; 4.666 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.516 ; 4.516 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.295 ; 4.295 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.959 ; 4.959 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 5.014 ; 5.014 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 5.269 ; 5.269 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.794 ; 4.794 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.714 ; 4.714 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 4.773 ; 4.773 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 4.825 ; 4.825 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 3.910 ; 3.910 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 5.058 ; 5.058 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.166 ; 4.166 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 4.989 ;    ;    ; 4.989 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 4.989 ;    ;    ; 4.989 ;
+------------+--------------+-------+----+----+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.265    ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -5.265    ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -4142.949 ; 0.0   ; 0.0      ; 0.0     ; -1135.647           ;
;  CLOCK_50        ; -4142.949 ; 0.000 ; N/A      ; N/A     ; -1135.647           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 2.580 ; 2.580 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 3.486 ; 3.486 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.220  ; 0.220  ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -1.489 ; -1.489 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 10.204 ; 10.204 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 8.965  ; 8.965  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.490  ; 8.490  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 8.022  ; 8.022  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 9.674  ; 9.674  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 9.760  ; 9.760  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 10.204 ; 10.204 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 9.176  ; 9.176  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.947  ; 8.947  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 11.749 ; 11.749 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 11.810 ; 11.810 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 7.225  ; 7.225  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 12.410 ; 12.410 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 7.903  ; 7.903  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.295 ; 4.295 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.666 ; 4.666 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.516 ; 4.516 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.295 ; 4.295 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.959 ; 4.959 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 5.014 ; 5.014 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 5.269 ; 5.269 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.794 ; 4.794 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.714 ; 4.714 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 4.773 ; 4.773 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 4.825 ; 4.825 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 3.910 ; 3.910 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 5.058 ; 5.058 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.166 ; 4.166 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Progagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 9.523 ;    ;    ; 9.523 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 4.989 ;    ;    ; 4.989 ;
+------------+--------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 46601    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 46601    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 883   ; 883  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 03 14:15:29 2019
Info: Command: quartus_sta game_display -c game_display
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'game_display.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.265     -4142.949 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631     -1135.647 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.480
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.480     -1096.410 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -929.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4578 megabytes
    Info: Processing ended: Sat Aug 03 14:15:30 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


