Fitter report for ADS_IIC_SEG_VGA
Sat Jan 20 22:05:25 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Sat Jan 20 22:05:24 2018     ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; ADS_IIC_SEG_VGA                           ;
; Top-level Entity Name              ; ADS_IIC_SEG_VGA                           ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE6F17C8                               ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 2,292 / 6,272 ( 37 % )                    ;
;     Total combinational functions  ; 2,271 / 6,272 ( 36 % )                    ;
;     Dedicated logic registers      ; 313 / 6,272 ( 5 % )                       ;
; Total registers                    ; 313                                       ;
; Total pins                         ; 38 / 180 ( 21 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                            ;
; Total PLLs                         ; 1 / 2 ( 50 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  33.3%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; seg[0]   ; Missing drive strength ;
; seg[1]   ; Missing drive strength ;
; seg[2]   ; Missing drive strength ;
; seg[3]   ; Missing drive strength ;
; seg[4]   ; Missing drive strength ;
; seg[5]   ; Missing drive strength ;
; seg[6]   ; Missing drive strength ;
; seg[7]   ; Missing drive strength ;
; sel[0]   ; Missing drive strength ;
; sel[1]   ; Missing drive strength ;
; sel[2]   ; Missing drive strength ;
; sel[3]   ; Missing drive strength ;
; sel[4]   ; Missing drive strength ;
; sel[5]   ; Missing drive strength ;
; scl      ; Missing drive strength ;
; hsync    ; Missing drive strength ;
; vsync    ; Missing drive strength ;
; DATA[0]  ; Missing drive strength ;
; DATA[1]  ; Missing drive strength ;
; DATA[2]  ; Missing drive strength ;
; DATA[3]  ; Missing drive strength ;
; DATA[4]  ; Missing drive strength ;
; DATA[5]  ; Missing drive strength ;
; DATA[6]  ; Missing drive strength ;
; DATA[7]  ; Missing drive strength ;
; DATA[8]  ; Missing drive strength ;
; DATA[9]  ; Missing drive strength ;
; DATA[10] ; Missing drive strength ;
; DATA[11] ; Missing drive strength ;
; DATA[12] ; Missing drive strength ;
; DATA[13] ; Missing drive strength ;
; DATA[14] ; Missing drive strength ;
; DATA[15] ; Missing drive strength ;
; sda      ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2666 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2666 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2662    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 4       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/yl/Desktop/IIC/ADS_IIC_SEG_VGA/output_files/ADS_IIC_SEG_VGA.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,292 / 6,272 ( 37 % ) ;
;     -- Combinational with no register       ; 1979                   ;
;     -- Register only                        ; 21                     ;
;     -- Combinational with a register        ; 292                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 763                    ;
;     -- 3 input functions                    ; 544                    ;
;     -- <=2 input functions                  ; 964                    ;
;     -- Register only                        ; 21                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1475                   ;
;     -- arithmetic mode                      ; 796                    ;
;                                             ;                        ;
; Total registers*                            ; 313 / 7,124 ( 4 % )    ;
;     -- Dedicated logic registers            ; 313 / 6,272 ( 5 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 175 / 392 ( 45 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 38 / 180 ( 21 % )      ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 5                      ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )         ;
; PLLs                                        ; 1 / 2 ( 50 % )         ;
; Global clocks                               ; 5 / 10 ( 50 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 6%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 7% / 10%          ;
; Maximum fan-out                             ; 294                    ;
; Highest non-global fan-out                  ; 50                     ;
; Total fan-out                               ; 7756                   ;
; Average fan-out                             ; 2.89                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2292 / 6272 ( 37 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 1979                 ; 0                              ;
;     -- Register only                        ; 21                   ; 0                              ;
;     -- Combinational with a register        ; 292                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 763                  ; 0                              ;
;     -- 3 input functions                    ; 544                  ; 0                              ;
;     -- <=2 input functions                  ; 964                  ; 0                              ;
;     -- Register only                        ; 21                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1475                 ; 0                              ;
;     -- arithmetic mode                      ; 796                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 313                  ; 0                              ;
;     -- Dedicated logic registers            ; 313 / 6272 ( 5 % )   ; 0 / 6272 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 175 / 392 ( 45 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 38                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )      ; 3 / 12 ( 25 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 269                  ; 2                              ;
;     -- Registered Input Connections         ; 266                  ; 0                              ;
;     -- Output Connections                   ; 3                    ; 268                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7752                 ; 274                            ;
;     -- Registered Connections               ; 1743                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 2                    ; 270                            ;
;     -- hard_block:auto_generated_inst       ; 270                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 4                    ; 2                              ;
;     -- Output Ports                         ; 33                   ; 4                              ;
;     -- Bidir Ports                          ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk     ; E1    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; key_in  ; M15   ; 5        ; 34           ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; key_seg ; M16   ; 5        ; 34           ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rst_n   ; N13   ; 5        ; 34           ; 2            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DATA[0]  ; C3    ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[10] ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[11] ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[12] ; K5    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[13] ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[14] ; L3    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[15] ; L4    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[1]  ; D4    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[2]  ; D3    ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[3]  ; E5    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[4]  ; F6    ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[5]  ; F5    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[6]  ; G5    ; 1        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[7]  ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[8]  ; K8    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA[9]  ; L8    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hsync    ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; scl      ; N2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[0]   ; R14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[1]   ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[2]   ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[3]   ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[4]   ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[5]   ; N12   ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[6]   ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg[7]   ; R16   ; 5        ; 34           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[0]   ; N9    ; 4        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[1]   ; P9    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[2]   ; M10   ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[3]   ; N11   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[4]   ; P11   ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[5]   ; M11   ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vsync    ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+
; sda  ; R13   ; 4        ; 28           ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; IIC:U_IIC|link       ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; F4       ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; J3       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % )  ; 3.3V          ; --           ;
; 2        ; 7 / 19 ( 37 % )  ; 3.3V          ; --           ;
; 3        ; 4 / 26 ( 15 % )  ; 3.3V          ; --           ;
; 4        ; 10 / 27 ( 37 % ) ; 3.3V          ; --           ;
; 5        ; 8 / 25 ( 32 % )  ; 3.3V          ; --           ;
; 6        ; 0 / 14 ( 0 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 26 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 4 / 26 ( 15 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 200        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 196        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 192        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 188        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 183        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 175        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 159        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 155        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 197        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 195        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 189        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 184        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 178        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 176        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 4          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 202        ; 8        ; DATA[0]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 146        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 203        ; 8        ; DATA[2]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; DATA[1]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 198        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 199        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 24         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; DATA[3]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 181        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; DATA[5]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 185        ; 8        ; DATA[4]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 186        ; 8        ; DATA[7]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 140        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 139        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; DATA[6]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; H2       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 19         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 27         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; DATA[10]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 121        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 32         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; DATA[12]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 30         ; 2        ; DATA[11]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; DATA[8]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 118        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 36         ; 2        ; DATA[14]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 40         ; 2        ; DATA[15]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; hsync          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 65         ; 3        ; DATA[13]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 68         ; 3        ; DATA[9]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 116        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 115        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 93         ; 4        ; sel[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 100        ; 4        ; sel[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; key_in         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 125        ; 5        ; key_seg        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 38         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 37         ; 2        ; scl            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 45         ; 3        ; vsync          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 56         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 79         ; 4        ; sel[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; sel[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 4        ; seg[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 102        ; 5        ; rst_n          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 112        ; 5        ; seg[6]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; seg[1]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 43         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 46         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 89         ; 4        ; sel[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; sel[4]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 107        ; 5        ; seg[4]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; seg[2]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 53         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 63         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 66         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 74         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 80         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 85         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 91         ; 4        ; sda            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; seg[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; seg[7]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 48         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 54         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 62         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 64         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 67         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 73         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 81         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 92         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 95         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 96         ; 4        ; seg[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                      ;
+-------------------------------+------------------------------------------------------------------+
; Name                          ; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------+
; SDC pin name                  ; U_pll|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                           ;
; Compensate clock              ; clock0                                                           ;
; Compensated input/output pins ; --                                                               ;
; Switchover type               ; --                                                               ;
; Input frequency 0             ; 50.0 MHz                                                         ;
; Input frequency 1             ; --                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                         ;
; Nominal VCO frequency         ; 1200.5 MHz                                                       ;
; VCO post scale K counter      ; --                                                               ;
; VCO frequency control         ; Auto                                                             ;
; VCO phase shift step          ; 104 ps                                                           ;
; VCO multiply                  ; --                                                               ;
; VCO divide                    ; --                                                               ;
; Freq min lock                 ; 25.01 MHz                                                        ;
; Freq max lock                 ; 54.18 MHz                                                        ;
; M VCO Tap                     ; 0                                                                ;
; M Initial                     ; 1                                                                ;
; M value                       ; 24                                                               ;
; N value                       ; 1                                                                ;
; Charge pump current           ; setting 1                                                        ;
; Loop filter resistance        ; setting 27                                                       ;
; Loop filter capacitance       ; setting 0                                                        ;
; Bandwidth                     ; 680 kHz to 980 kHz                                               ;
; Bandwidth type                ; Medium                                                           ;
; Real time reconfigurable      ; Off                                                              ;
; Scan chain MIF file           ; --                                                               ;
; Preserve PLL counter order    ; Off                                                              ;
; PLL location                  ; PLL_1                                                            ;
; Inclk0 signal                 ; clk                                                              ;
; Inclk1 signal                 ; --                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                    ;
; Inclk1 signal type            ; --                                                               ;
+-------------------------------+------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 1.88 (104 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even   ; --            ; 1       ; 0       ; U_pll|altpll_component|auto_generated|pll1|clk[0] ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 24   ; 11  ; 109.09 MHz       ; 0 (0 ps)    ; 4.09 (104 ps)    ; 50/50      ; C1      ; 11            ; 6/5 Odd      ; --            ; 1       ; 0       ; U_pll|altpll_component|auto_generated|pll1|clk[1] ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 10  ; 5.0 MHz          ; 0 (0 ps)    ; 0.19 (104 ps)    ; 50/50      ; C2      ; 240           ; 120/120 Even ; --            ; 1       ; 0       ; U_pll|altpll_component|auto_generated|pll1|clk[2] ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                     ; Library Name ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ADS_IIC_SEG_VGA                                     ; 2292 (1)    ; 313 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 38   ; 0            ; 1979 (1)     ; 21 (0)            ; 292 (0)          ; |ADS_IIC_SEG_VGA                                                                                                                                                        ;              ;
;    |IIC:U_IIC|                                       ; 163 (163)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 8 (8)             ; 78 (78)          ; |ADS_IIC_SEG_VGA|IIC:U_IIC                                                                                                                                              ;              ;
;    |SEG7_TOP:U_SEG7_TOP|                             ; 1473 (0)    ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1357 (0)     ; 11 (0)            ; 105 (0)          ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP                                                                                                                                    ;              ;
;       |FRE_DIV:U_FRE_DIV|                            ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|FRE_DIV:U_FRE_DIV                                                                                                                  ;              ;
;       |KEY:U_KEY_2|                                  ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 24 (24)          ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2                                                                                                                        ;              ;
;       |SEG7:U_SEG7|                                  ; 1417 (103)  ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1348 (56)    ; 9 (9)             ; 60 (38)          ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7                                                                                                                        ;              ;
;          |BIN_TO_BCD:U_BIN_TO_BCD|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD                                                                                                ;              ;
;             |SHIFT:U_SHIFT_10|                       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_10                                                                               ;              ;
;                |CMP:U_CMP_2|                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_10|CMP:U_CMP_2                                                                   ;              ;
;                |CMP:U_CMP_3|                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_10|CMP:U_CMP_3                                                                   ;              ;
;                |CMP:U_CMP_4|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_10|CMP:U_CMP_4                                                                   ;              ;
;             |SHIFT:U_SHIFT_4|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_4                                                                                ;              ;
;                |CMP:U_CMP_4|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_4|CMP:U_CMP_4                                                                    ;              ;
;             |SHIFT:U_SHIFT_5|                        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_5                                                                                ;              ;
;                |CMP:U_CMP_4|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_5|CMP:U_CMP_4                                                                    ;              ;
;             |SHIFT:U_SHIFT_6|                        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_6                                                                                ;              ;
;                |CMP:U_CMP_4|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_6|CMP:U_CMP_4                                                                    ;              ;
;             |SHIFT:U_SHIFT_7|                        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_7                                                                                ;              ;
;                |CMP:U_CMP_4|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_7|CMP:U_CMP_4                                                                    ;              ;
;             |SHIFT:U_SHIFT_8|                        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_8                                                                                ;              ;
;                |CMP:U_CMP_3|                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_8|CMP:U_CMP_3                                                                    ;              ;
;                |CMP:U_CMP_4|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_8|CMP:U_CMP_4                                                                    ;              ;
;             |SHIFT:U_SHIFT_9|                        ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_9                                                                                ;              ;
;                |CMP:U_CMP_3|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_9|CMP:U_CMP_3                                                                    ;              ;
;                |CMP:U_CMP_4|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_9|CMP:U_CMP_4                                                                    ;              ;
;          |lpm_divide:Div0|                           ; 766 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 766 (0)      ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0                                                                                                        ;              ;
;             |lpm_divide_ikm:auto_generated|          ; 766 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 766 (0)      ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated                                                                          ;              ;
;                |sign_div_unsign_anh:divider|         ; 766 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 766 (0)      ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider                                              ;              ;
;                   |alt_u_div_8af:divider|            ; 766 (766)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 766 (766)    ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider                        ;              ;
;          |lpm_divide:Div1|                           ; 443 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 443 (0)      ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1                                                                                                        ;              ;
;             |lpm_divide_kkm:auto_generated|          ; 443 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 443 (0)      ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated                                                                          ;              ;
;                |sign_div_unsign_cnh:divider|         ; 443 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 443 (0)      ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider                                              ;              ;
;                   |alt_u_div_caf:divider|            ; 443 (443)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 443 (443)    ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider                        ;              ;
;          |lpm_mult:Mult1|                            ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 22 (0)           ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1                                                                                                         ;              ;
;             |multcore:mult_core|                     ; 72 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (10)      ; 0 (0)             ; 22 (22)          ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core                                                                                      ;              ;
;                |mpar_add:padder|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;                   |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                      |add_sub_mgh:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated                      ;              ;
;                   |lpm_add_sub:adder[1]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ;              ;
;                      |add_sub_mgh:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_mgh:auto_generated                      ;              ;
;                   |mpar_add:sub_par_add|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                      |lpm_add_sub:adder[0]|          ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                         |add_sub_qgh:auto_generated| ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ADS_IIC_SEG_VGA|SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated ;              ;
;    |VGA_TOP:U_VGA_TOP|                               ; 675 (0)     ; 132 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 543 (0)      ; 2 (0)             ; 130 (0)          ; |ADS_IIC_SEG_VGA|VGA_TOP:U_VGA_TOP                                                                                                                                      ;              ;
;       |DATA:U_DATA|                                  ; 525 (422)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 446 (348)    ; 0 (0)             ; 79 (74)          ; |ADS_IIC_SEG_VGA|VGA_TOP:U_VGA_TOP|DATA:U_DATA                                                                                                                          ;              ;
;          |lpm_divide:Div0|                           ; 103 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 0 (0)             ; 5 (0)            ; |ADS_IIC_SEG_VGA|VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0                                                                                                          ;              ;
;             |lpm_divide_tim:auto_generated|          ; 103 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 0 (0)             ; 5 (0)            ; |ADS_IIC_SEG_VGA|VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated                                                                            ;              ;
;                |sign_div_unsign_llh:divider|         ; 103 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (0)       ; 0 (0)             ; 5 (0)            ; |ADS_IIC_SEG_VGA|VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider                                                ;              ;
;                   |alt_u_div_u6f:divider|            ; 103 (103)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 5 (5)            ; |ADS_IIC_SEG_VGA|VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider                          ;              ;
;       |KEY:U_KEY_1|                                  ; 17 (17)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 2 (2)             ; 4 (4)            ; |ADS_IIC_SEG_VGA|VGA_TOP:U_VGA_TOP|KEY:U_KEY_1                                                                                                                          ;              ;
;       |VGA:U_VGA|                                    ; 138 (138)   ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 0 (0)             ; 52 (52)          ; |ADS_IIC_SEG_VGA|VGA_TOP:U_VGA_TOP|VGA:U_VGA                                                                                                                            ;              ;
;    |pll:U_pll|                                       ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |ADS_IIC_SEG_VGA|pll:U_pll                                                                                                                                              ;              ;
;       |altpll:altpll_component|                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |ADS_IIC_SEG_VGA|pll:U_pll|altpll:altpll_component                                                                                                                      ;              ;
;          |pll_altpll:auto_generated|                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ADS_IIC_SEG_VGA|pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated                                                                                            ;              ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; seg[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; scl      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hsync    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vsync    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sda      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst_n    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key_in   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key_seg  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                 ;
+----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------+-------------------+---------+
; sda                                                                              ;                   ;         ;
;      - IIC:U_IIC|Selector6~0                                                     ; 0                 ; 6       ;
;      - IIC:U_IIC|data_l[0]~0                                                     ; 0                 ; 6       ;
;      - IIC:U_IIC|data_h[0]~0                                                     ; 0                 ; 6       ;
;      - IIC:U_IIC|apr1[0]~0                                                       ; 0                 ; 6       ;
;      - IIC:U_IIC|apr1[0]~1                                                       ; 0                 ; 6       ;
;      - IIC:U_IIC|config_l[0]~0                                                   ; 0                 ; 6       ;
;      - IIC:U_IIC|config_h[0]~0                                                   ; 0                 ; 6       ;
; rst_n                                                                            ;                   ;         ;
;      - pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|pll_lock_sync ; 1                 ; 6       ;
;      - pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|pll1          ; 1                 ; 6       ;
; clk                                                                              ;                   ;         ;
; key_in                                                                           ;                   ;         ;
; key_seg                                                                          ;                   ;         ;
+----------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; IIC:U_IIC|LessThan0~5                                                        ; LCCOMB_X8_Y4_N30   ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; IIC:U_IIC|data[0]~0                                                          ; LCCOMB_X12_Y12_N8  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; IIC:U_IIC|link                                                               ; FF_X7_Y5_N9        ; 5       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; IIC:U_IIC|num[3]                                                             ; FF_X7_Y7_N19       ; 26      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; IIC:U_IIC|num[3]~7                                                           ; LCCOMB_X7_Y7_N12   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; IIC:U_IIC|scl_h                                                              ; FF_X10_Y4_N31      ; 37      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; IIC:U_IIC|scl_n                                                              ; FF_X9_Y4_N29       ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SEG7_TOP:U_SEG7_TOP|FRE_DIV:U_FRE_DIV|LessThan0~6                            ; LCCOMB_X33_Y13_N30 ; 21      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SEG7_TOP:U_SEG7_TOP|FRE_DIV:U_FRE_DIV|clk_div_r                              ; FF_X33_Y12_N17     ; 47      ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Equal0~0                                     ; LCCOMB_X21_Y6_N10  ; 17      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|LessThan0~2                                  ; LCCOMB_X19_Y8_N26  ; 28      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Equal0~3                                       ; LCCOMB_X6_Y8_N8    ; 11      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan0~8                                    ; LCCOMB_X11_Y2_N26  ; 27      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan24~0                                   ; LCCOMB_X7_Y11_N28  ; 11      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|din_r[8]~2                                     ; LCCOMB_X11_Y5_N4   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|LessThan0~6                                    ; LCCOMB_X5_Y7_N24   ; 20      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|key_out[1]                                     ; FF_X7_Y11_N9       ; 22      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|key_out[3]                                     ; FF_X7_Y11_N17      ; 22      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|key_scan~0                                     ; LCCOMB_X5_Y7_N30   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|LessThan0~2                                      ; LCCOMB_X3_Y9_N26   ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[6]~3                                           ; LCCOMB_X4_Y10_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|pos_hsync                                        ; LCCOMB_X4_Y9_N14   ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk                                                                          ; PIN_E1             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|locked           ; LCCOMB_X11_Y5_N2   ; 294     ; Async. clear              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 53      ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 126     ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1              ; 86      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked ; PLL_1              ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                        ; PIN_N13            ; 2       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                            ;
+------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; SEG7_TOP:U_SEG7_TOP|FRE_DIV:U_FRE_DIV|clk_div_r                              ; FF_X33_Y12_N17   ; 47      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|locked           ; LCCOMB_X11_Y5_N2 ; 294     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1            ; 53      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1            ; 126     ; 4                                    ; Global Clock         ; GCLK4            ; --                        ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1            ; 86      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[8]                                                                                                                               ; 50      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[9]                                                                                                                               ; 48      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~32                       ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~32                       ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~32                       ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~32                       ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~32                       ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~32                       ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~32                        ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~32                        ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~32                        ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~32                        ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~32                       ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~32                       ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~32                       ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~32                       ; 45      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~30                        ; 44      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~32                       ; 44      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~32                       ; 44      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_10~32                       ; 44      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_9~32                        ; 44      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_8~32                        ; 44      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_7~32                        ; 44      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_6~32                        ; 44      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[7]                                                                                                                               ; 40      ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|key_out[2]                                                                                                                       ; 38      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_5~30                        ; 38      ;
; IIC:U_IIC|scl_h                                                                                                                                                ; 37      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_14~32                       ; 32      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_21~32                       ; 32      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[10]                                                                                                                              ; 30      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|LessThan0~2                                                                                                                    ; 28      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[11]                                                                                                                              ; 28      ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan0~8                                                                                                                      ; 27      ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|key_out[0]                                                                                                                       ; 27      ;
; IIC:U_IIC|num[3]                                                                                                                                               ; 26      ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|key_out[1]                                                                                                                       ; 22      ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|key_out[3]                                                                                                                       ; 22      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[6]                                                                                                                               ; 22      ;
; SEG7_TOP:U_SEG7_TOP|FRE_DIV:U_FRE_DIV|LessThan0~6                                                                                                              ; 21      ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|LessThan0~6                                                                                                                      ; 20      ;
; IIC:U_IIC|data[15]                                                                                                                                             ; 20      ;
; IIC:U_IIC|always2~0                                                                                                                                            ; 19      ;
; IIC:U_IIC|num[0]                                                                                                                                               ; 17      ;
; IIC:U_IIC|data[0]~0                                                                                                                                            ; 17      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Equal0~0                                                                                                                       ; 17      ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan11~0                                                                                                                     ; 17      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|pos_hsync                                                                                                                          ; 17      ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|din_r[8]~2                                                                                                                       ; 16      ;
; IIC:U_IIC|num[1]                                                                                                                                               ; 16      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[2]                                                                                                                               ; 16      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[3]                                                                                                                               ; 16      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[4]                                                                                                                               ; 16      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[5]                                                                                                                               ; 16      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|de                                                                                                                                 ; 16      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[1]                                                                                                                               ; 15      ;
; IIC:U_IIC|num[2]                                                                                                                                               ; 15      ;
; IIC:U_IIC|scl_l                                                                                                                                                ; 14      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[6]                                                                                                                               ; 14      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[0]                                                                                                                               ; 14      ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~46                                                                                                                        ; 14      ;
; IIC:U_IIC|data[0]                                                                                                                                              ; 13      ;
; IIC:U_IIC|scl_n                                                                                                                                                ; 12      ;
; IIC:U_IIC|data[1]                                                                                                                                              ; 12      ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data~63                                                                                                                          ; 12      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[11]~1                                                                                                                            ; 12      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|always4~3                                                                                                                          ; 12      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|LessThan0~2                                                                                                                        ; 12      ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Add10~10                                                                                                                         ; 12      ;
; ~GND                                                                                                                                                           ; 11      ;
; IIC:U_IIC|data[2]                                                                                                                                              ; 11      ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Equal0~3                                                                                                                         ; 11      ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan24~0                                                                                                                     ; 11      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[10]                                                                                                                              ; 11      ;
; IIC:U_IIC|cnt[2]                                                                                                                                               ; 11      ;
; IIC:U_IIC|LessThan0~5                                                                                                                                          ; 10      ;
; IIC:U_IIC|data[14]                                                                                                                                             ; 10      ;
; IIC:U_IIC|data[13]                                                                                                                                             ; 10      ;
; IIC:U_IIC|data[12]                                                                                                                                             ; 10      ;
; IIC:U_IIC|data[10]                                                                                                                                             ; 10      ;
; IIC:U_IIC|data[9]                                                                                                                                              ; 10      ;
; IIC:U_IIC|data[8]                                                                                                                                              ; 10      ;
; IIC:U_IIC|data[6]                                                                                                                                              ; 10      ;
; IIC:U_IIC|data[5]                                                                                                                                              ; 10      ;
; IIC:U_IIC|data[4]                                                                                                                                              ; 10      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|Y[1]~0                                                                                                                             ; 10      ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~26                                                                                                                         ; 10      ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|LessThan8~0                                                                                                                        ; 10      ;
; IIC:U_IIC|cnt[7]                                                                                                                                               ; 10      ;
; IIC:U_IIC|data[11]                                                                                                                                             ; 9       ;
; IIC:U_IIC|data[7]                                                                                                                                              ; 9       ;
; IIC:U_IIC|data[3]                                                                                                                                              ; 9       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[10]~35                                                                                                                      ; 9       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[10]~34                                                                                                                      ; 9       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[11]                                                                                                                              ; 9       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[7]                                                                                                                               ; 9       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[8]                                                                                                                               ; 9       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[9]                                                                                                                               ; 9       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan9~0                                                                                                                      ; 9       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|op_10~8                          ; 9       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|op_9~8                           ; 9       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|op_8~8                           ; 9       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|op_7~8                           ; 9       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|op_6~8                           ; 9       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|op_5~8                           ; 9       ;
; IIC:U_IIC|data_h[0]~1                                                                                                                                          ; 8       ;
; IIC:U_IIC|data_h[0]~0                                                                                                                                          ; 8       ;
; IIC:U_IIC|data_l[0]~1                                                                                                                                          ; 8       ;
; IIC:U_IIC|data_l[0]~0                                                                                                                                          ; 8       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[6]~3                                                                                                                             ; 8       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|op_4~8                           ; 8       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|op_3~6                           ; 8       ;
; sda~input                                                                                                                                                      ; 7       ;
; IIC:U_IIC|Selector6~0                                                                                                                                          ; 7       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_6|CMP:U_CMP_4|cmp_out[3]~3                                                               ; 7       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_4|CMP:U_CMP_4|LessThan0~0                                                                ; 7       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_5|CMP:U_CMP_4|cmp_out[3]~3                                                               ; 7       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[238]~454              ; 7       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[13]~19                                                                                                                      ; 7       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_temp[3]                                                                                                                   ; 7       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_temp[2]                                                                                                                   ; 7       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_temp[1]                                                                                                                   ; 7       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_temp[0]                                                                                                                   ; 7       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|op_1~8                           ; 7       ;
; IIC:U_IIC|cnt[0]                                                                                                                                               ; 7       ;
; IIC:U_IIC|cs.S23                                                                                                                                               ; 6       ;
; IIC:U_IIC|cs.S27                                                                                                                                               ; 6       ;
; IIC:U_IIC|cs.S25                                                                                                                                               ; 6       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_9|CMP:U_CMP_4|cmp_out[0]~3                                                               ; 6       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_temp[3]~1                                                                                                                 ; 6       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_temp[3]~0                                                                                                                 ; 6       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[20]~45                                                                                                                      ; 6       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[13]~24                                                                                                                      ; 6       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[6]~1                                                                                                                             ; 6       ;
; IIC:U_IIC|cnt[6]                                                                                                                                               ; 6       ;
; IIC:U_IIC|cs~39                                                                                                                                                ; 5       ;
; IIC:U_IIC|apr1[0]~0                                                                                                                                            ; 5       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_scan                                                                                                                       ; 5       ;
; IIC:U_IIC|cs.S9                                                                                                                                                ; 5       ;
; IIC:U_IIC|cs.S6                                                                                                                                                ; 5       ;
; IIC:U_IIC|cs.S3                                                                                                                                                ; 5       ;
; IIC:U_IIC|cs.S5                                                                                                                                                ; 5       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|always3~7                                                                                                                        ; 5       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1]                                                                                                                     ; 5       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0]                                                                                                                     ; 5       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_9|CMP:U_CMP_3|cmp_out[0]~2                                                               ; 5       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_9|CMP:U_CMP_4|cmp_out[3]~0                                                               ; 5       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_7|CMP:U_CMP_4|cmp_out[3]~3                                                               ; 5       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|result_100[8]~3                                                                                                                ; 5       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|result_100[7]~2                                                                                                                ; 5       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|result_100[9]~1                                                                                                                ; 5       ;
; IIC:U_IIC|link                                                                                                                                                 ; 5       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Equal1~1                                                                                                                         ; 5       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[20]~47                                                                                                                      ; 5       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[10]~38                                                                                                                      ; 5       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[5]                                                                                                                               ; 5       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[20]~21                                                                                                                      ; 5       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[13]~20                                                                                                                      ; 5       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data~18                                                                                                                          ; 5       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|v_cnt[5]                                                                                                                           ; 5       ;
; IIC:U_IIC|Equal0~1                                                                                                                                             ; 5       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|h_cnt[4]                                                                                                                           ; 5       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|h_cnt[3]                                                                                                                           ; 5       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|h_cnt[7]                                                                                                                           ; 5       ;
; IIC:U_IIC|cnt[1]                                                                                                                                               ; 5       ;
; IIC:U_IIC|cnt[5]                                                                                                                                               ; 5       ;
; IIC:U_IIC|cnt[4]                                                                                                                                               ; 5       ;
; IIC:U_IIC|num[3]~7                                                                                                                                             ; 4       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_scan_r                                                                                                                     ; 4       ;
; IIC:U_IIC|cs.S16                                                                                                                                               ; 4       ;
; IIC:U_IIC|cs.S21                                                                                                                                               ; 4       ;
; IIC:U_IIC|Selector0~2                                                                                                                                          ; 4       ;
; IIC:U_IIC|cs.S0                                                                                                                                                ; 4       ;
; IIC:U_IIC|cs.S11                                                                                                                                               ; 4       ;
; IIC:U_IIC|cs.S8                                                                                                                                                ; 4       ;
; IIC:U_IIC|cs.S22                                                                                                                                               ; 4       ;
; IIC:U_IIC|cs.S15                                                                                                                                               ; 4       ;
; IIC:U_IIC|cs.S2                                                                                                                                                ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_9|CMP:U_CMP_3|cmp_out[3]~3                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|result_100[1]~8                                                                                                                ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_9|CMP:U_CMP_4|cmp_out[1]~2                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_9|CMP:U_CMP_4|cmp_out[2]~1                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2]                                                                                                                     ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_8|CMP:U_CMP_4|cmp_out[2]~3                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_8|CMP:U_CMP_4|cmp_out[1]~2                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|result_100[2]~7                                                                                                                ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_8|CMP:U_CMP_4|cmp_out[0]~1                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_9|CMP:U_CMP_3|cmp_out[1]~1                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_8|CMP:U_CMP_3|cmp_out[2]~2                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_8|CMP:U_CMP_3|cmp_out[1]~1                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_8|CMP:U_CMP_3|cmp_out[0]~0                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_8|CMP:U_CMP_4|cmp_out[3]~0                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_7|CMP:U_CMP_4|cmp_out[2]~2                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_7|CMP:U_CMP_4|cmp_out[1]~1                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|result_100[3]~6                                                                                                                ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_7|CMP:U_CMP_4|cmp_out[0]~0                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|result_100[4]~5                                                                                                                ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_6|CMP:U_CMP_4|cmp_out[2]~2                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_6|CMP:U_CMP_4|cmp_out[1]~1                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_6|CMP:U_CMP_4|cmp_out[0]~0                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|result_100[5]~4                                                                                                                ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_5|CMP:U_CMP_4|cmp_out[2]~2                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_5|CMP:U_CMP_4|cmp_out[1]~1                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_5|CMP:U_CMP_4|cmp_out[0]~0                                                               ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|result_100[6]~0                                                                                                                ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|romout[0][4]                                                                                 ; 4       ;
; IIC:U_IIC|sda_r                                                                                                                                                ; 4       ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|flag~0                                                                                                                           ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|LessThan8~4                                                                                                                        ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[20]~50                                                                                                                      ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[20]~46                                                                                                                      ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Add18~0                                                                                                                          ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan11~2                                                                                                                     ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[10]~37                                                                                                                      ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~25                                                                                                                         ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan1~1                                                                                                                      ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[13]~22                                                                                                                      ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|v_cnt[1]                                                                                                                           ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|v_cnt[2]                                                                                                                           ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|v_cnt[3]                                                                                                                           ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|v_cnt[4]                                                                                                                           ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|vsync~0                                                                                                                            ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|v_cnt[10]                                                                                                                          ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|v_cnt[11]                                                                                                                          ; 4       ;
; IIC:U_IIC|Equal1~1                                                                                                                                             ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|st.011                                                                                                                         ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|st.000                                                                                                                         ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|hsync                                                                                                                              ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_15~32                       ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_23~32                       ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~28 ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~26 ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~24 ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~22 ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~20 ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~18 ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~16 ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~14 ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~12 ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~10 ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~8  ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~6  ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~4  ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~2  ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~0  ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated|op_1~6                       ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated|op_1~4                       ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated|op_1~2                       ; 4       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated|op_1~0                       ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Add20~12                                                                                                                         ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|cnt_ma[0]                                                                                                                        ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|cnt_ma[1]                                                                                                                        ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|cnt_ma[2]                                                                                                                        ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|cnt_ma[3]                                                                                                                        ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|cnt_ma[4]                                                                                                                        ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|cnt_ma[5]                                                                                                                        ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|cnt_ma[6]                                                                                                                        ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|h_cnt[11]                                                                                                                          ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|h_cnt[10]                                                                                                                          ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|h_cnt[9]                                                                                                                           ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|h_cnt[8]                                                                                                                           ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|h_cnt[5]                                                                                                                           ; 4       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|h_cnt[6]                                                                                                                           ; 4       ;
; IIC:U_IIC|cnt[3]                                                                                                                                               ; 4       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data~66                                                                                                                          ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data~64                                                                                                                          ; 3       ;
; IIC:U_IIC|Equal2~1                                                                                                                                             ; 3       ;
; IIC:U_IIC|cs.S19                                                                                                                                               ; 3       ;
; IIC:U_IIC|cs.S12                                                                                                                                               ; 3       ;
; IIC:U_IIC|cs.S14                                                                                                                                               ; 3       ;
; IIC:U_IIC|cs.S1                                                                                                                                                ; 3       ;
; IIC:U_IIC|cs.S20                                                                                                                                               ; 3       ;
; IIC:U_IIC|cs.S13                                                                                                                                               ; 3       ;
; IIC:U_IIC|cs.S24                                                                                                                                               ; 3       ;
; IIC:U_IIC|Selector1~6                                                                                                                                          ; 3       ;
; IIC:U_IIC|cs.S18                                                                                                                                               ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r~13                                                                                                                      ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_10|CMP:U_CMP_2|cmp_out[3]~0                                                              ; 3       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3]                                                                                                                     ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|y_cnt[1]                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|y_cnt[2]                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|y_cnt[3]                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|y_cnt[4]                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|y_cnt[0]                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|key_scan                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~47                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Add12~2                                                                                                                          ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux1~0                                                                                                                           ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[20]~49                                                                                                                      ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[20]~48                                                                                                                      ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~38                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~35                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan2~1                                                                                                                      ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data~42                                                                                                                          ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~30                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[10]~40                                                                                                                      ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[10]~39                                                                                                                      ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~24                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan1~2                                                                                                                      ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan1~0                                                                                                                      ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data~30                                                                                                                          ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~20                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[0]                                                                                                                               ; 3       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[1]                                                                                                                               ; 3       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[2]                                                                                                                               ; 3       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[3]                                                                                                                               ; 3       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|X[4]                                                                                                                               ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[13]~27                                                                                                                      ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~18                                                                                                                         ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[13]~23                                                                                                                      ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan17~0                                                                                                                     ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan21~0                                                                                                                     ; 3       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|v_cnt[0]                                                                                                                           ; 3       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|LessThan1~0                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|st.001                                                                                                                         ; 3       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[15]                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~44                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~42                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~40                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~38                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~36                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~34                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~32                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~30                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~28                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~26                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~24                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~22                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~20                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~18                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~16                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~14                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~12                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~10                                                                                                                        ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~8                                                                                                                         ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~6                                                                                                                         ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~4                                                                                                                         ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|Add0~2                                                                                                                         ; 3       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~30 ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Add6~10                                                                                                                          ; 3       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Add19~12                                                                                                                         ; 3       ;
; IIC:U_IIC|cnt[9]                                                                                                                                               ; 3       ;
; IIC:U_IIC|cnt[8]                                                                                                                                               ; 3       ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                                                                                   ; 3       ;
; rst_n~input                                                                                                                                                    ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[337]~619              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[321]~618              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[305]~617              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[289]~616              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[273]~615              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[257]~614              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[241]~613              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[242]~612              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[243]~611              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[244]~610              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[245]~609              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[246]~608              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[247]~607              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[248]~606              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[249]~605              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[250]~604              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[251]~603              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[252]~602              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[253]~601              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[244]~929              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[245]~928              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[246]~927              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[247]~926              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[248]~925              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[249]~924              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[250]~923              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[251]~922              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[252]~921              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[253]~920              ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[37]~138                 ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[33]~137                 ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[29]~136                 ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[25]~135                 ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[21]~134                 ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[17]~133                 ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|lpm_divide:Div0|lpm_divide_tim:auto_generated|sign_div_unsign_llh:divider|alt_u_div_u6f:divider|StageOut[13]~132                 ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[365]~586              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[477]~906              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[336]~584              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[338]~583              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[339]~582              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[340]~581              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[341]~580              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[342]~579              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[343]~578              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[344]~577              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[345]~576              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[346]~575              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[347]~574              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[348]~573              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[349]~572              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[450]~904              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[451]~903              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[452]~902              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[453]~901              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[454]~900              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[455]~899              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[456]~898              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[457]~897              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[458]~896              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[459]~895              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[460]~894              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[461]~893              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[322]~570              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[323]~569              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[324]~568              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[325]~567              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[326]~566              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[327]~565              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[328]~564              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[329]~563              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[330]~562              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[331]~561              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[332]~560              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[333]~559              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[434]~891              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[435]~890              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[436]~889              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[437]~888              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[438]~887              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[439]~886              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[440]~885              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[441]~884              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[442]~883              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[443]~882              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[444]~881              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[445]~880              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[306]~557              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[307]~556              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[308]~555              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[309]~554              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[310]~553              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[311]~552              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[312]~551              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[313]~550              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[314]~549              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[315]~548              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[316]~547              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[317]~546              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[418]~878              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[419]~877              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[420]~876              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[421]~875              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[422]~874              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[423]~873              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[424]~872              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[425]~871              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[426]~870              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[427]~869              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[428]~868              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[429]~867              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[290]~544              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[291]~543              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[292]~542              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[293]~541              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[294]~540              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[295]~539              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[296]~538              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[297]~537              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[298]~536              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[299]~535              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[300]~534              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[301]~533              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[402]~865              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[403]~864              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[404]~863              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[405]~862              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[406]~861              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[407]~860              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[408]~859              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[409]~858              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[410]~857              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[411]~856              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[412]~855              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[413]~854              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[274]~531              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[275]~530              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[276]~529              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[277]~528              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[278]~527              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[279]~526              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[280]~525              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[281]~524              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[282]~523              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[283]~522              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[284]~521              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[285]~520              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[258]~518              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[259]~517              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[260]~516              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[261]~515              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[262]~514              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[263]~513              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[264]~512              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[265]~511              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[266]~510              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[267]~509              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[268]~508              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[269]~507              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[386]~852              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[387]~851              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[388]~850              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[389]~849              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[390]~848              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[391]~847              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[392]~846              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[393]~845              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[394]~844              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[395]~843              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[396]~842              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[397]~841              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[370]~839              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[371]~838              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[372]~837              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[373]~836              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[374]~835              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[375]~834              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[376]~833              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[377]~832              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[378]~831              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[379]~830              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[380]~829              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[381]~828              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[354]~826              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[355]~825              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[356]~824              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[357]~823              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[358]~822              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[359]~821              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[360]~820              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[361]~819              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[362]~818              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[363]~817              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[364]~816              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[365]~815              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[338]~813              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[339]~812              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[340]~811              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[341]~810              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[342]~809              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[343]~808              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[344]~807              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[345]~806              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[346]~805              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[347]~804              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[348]~803              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[349]~802              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[322]~800              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[323]~799              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[324]~798              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[325]~797              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[326]~796              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[327]~795              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[328]~794              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[329]~793              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[330]~792              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[331]~791              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[332]~790              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[333]~789              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[306]~787              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[307]~786              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[308]~785              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[309]~784              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[310]~783              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[311]~782              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[312]~781              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[313]~780              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[314]~779              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[315]~778              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[316]~777              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[317]~776              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[290]~774              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[291]~773              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[292]~772              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[293]~771              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[294]~770              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[295]~769              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[296]~768              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[297]~767              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[298]~766              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[299]~765              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[300]~764              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[301]~763              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[274]~761              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[275]~760              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[276]~759              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[277]~758              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[278]~757              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[279]~756              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[280]~755              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[281]~754              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[282]~753              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[283]~752              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[284]~751              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[285]~750              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[258]~748              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[259]~747              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[260]~746              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[261]~745              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[262]~744              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[263]~743              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[264]~742              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[265]~741              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[266]~740              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[267]~739              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[268]~738              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[269]~737              ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~58                                                                                                                         ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[13]~67                                                                                                                      ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data~65                                                                                                                          ; 2       ;
; IIC:U_IIC|Decoder0~7                                                                                                                                           ; 2       ;
; IIC:U_IIC|Decoder0~6                                                                                                                                           ; 2       ;
; IIC:U_IIC|Decoder0~5                                                                                                                                           ; 2       ;
; IIC:U_IIC|Decoder0~4                                                                                                                                           ; 2       ;
; IIC:U_IIC|Decoder0~3                                                                                                                                           ; 2       ;
; IIC:U_IIC|Decoder0~2                                                                                                                                           ; 2       ;
; IIC:U_IIC|Decoder0~1                                                                                                                                           ; 2       ;
; IIC:U_IIC|scl_n~0                                                                                                                                              ; 2       ;
; IIC:U_IIC|scl_h~2                                                                                                                                              ; 2       ;
; IIC:U_IIC|Equal4~0                                                                                                                                             ; 2       ;
; IIC:U_IIC|Decoder0~0                                                                                                                                           ; 2       ;
; IIC:U_IIC|cs.S26                                                                                                                                               ; 2       ;
; IIC:U_IIC|num[3]~2                                                                                                                                             ; 2       ;
; IIC:U_IIC|Selector1~18                                                                                                                                         ; 2       ;
; IIC:U_IIC|Selector1~16                                                                                                                                         ; 2       ;
; IIC:U_IIC|Selector1~14                                                                                                                                         ; 2       ;
; IIC:U_IIC|Selector0~1                                                                                                                                          ; 2       ;
; IIC:U_IIC|Selector0~0                                                                                                                                          ; 2       ;
; IIC:U_IIC|cs.S17                                                                                                                                               ; 2       ;
; IIC:U_IIC|cs.S10                                                                                                                                               ; 2       ;
; IIC:U_IIC|cs.S7                                                                                                                                                ; 2       ;
; IIC:U_IIC|cs.S4                                                                                                                                                ; 2       ;
; IIC:U_IIC|config_h[0]                                                                                                                                          ; 2       ;
; IIC:U_IIC|config_l[0]                                                                                                                                          ; 2       ;
; IIC:U_IIC|slar[0]                                                                                                                                              ; 2       ;
; IIC:U_IIC|apr1[0]                                                                                                                                              ; 2       ;
; IIC:U_IIC|sda_r~3                                                                                                                                              ; 2       ;
; IIC:U_IIC|slaw[4]                                                                                                                                              ; 2       ;
; IIC:U_IIC|data_h[7]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_h[6]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_h[5]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_h[4]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_h[3]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_h[2]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_h[1]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_h[0]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_l[7]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_l[6]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_l[5]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_l[4]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_l[3]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_l[2]                                                                                                                                            ; 2       ;
; IIC:U_IIC|data_l[1]                                                                                                                                            ; 2       ;
; IIC:U_IIC|cs.S28                                                                                                                                               ; 2       ;
; IIC:U_IIC|data_l[0]                                                                                                                                            ; 2       ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|key_scan~0                                                                                                                       ; 2       ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|LessThan0~5                                                                                                                      ; 2       ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|LessThan0~0                                                                                                                      ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_10|CMP:U_CMP_2|LessThan0~0                                                               ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[449]~714              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|BIN_TO_BCD:U_BIN_TO_BCD|SHIFT:U_SHIFT_9|CMP:U_CMP_3|cmp_out[2]~0                                                               ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[433]~697              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[417]~680              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[401]~663              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[385]~646              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[369]~629              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[353]~612              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[337]~595              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[321]~578              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[305]~561              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[289]~544              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[273]~527              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[257]~510              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[241]~493              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[242]~491              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|StageOut[243]~489              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|romout[0][3]~18                                                                              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|romout[0][5]~13                                                                              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|romout[0][6]~12                                                                              ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|romout[1][9]                                                                                 ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|romout[1][10]                                                                                ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|romout[2][9]                                                                                 ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|romout[2][10]                                                                                ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|romout[3][9]                                                                                 ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_mult:Mult1|multcore:mult_core|romout[3][6]                                                                                 ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Equal1~0                                                                                                                         ; 2       ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|key_out[1]~0                                                                                                                     ; 2       ;
; VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|key_scan_r                                                                                                                       ; 2       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|LessThan11~1                                                                                                                       ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~51                                                                                                                         ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~48                                                                                                                         ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux4~0                                                                                                                           ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~37                                                                                                                         ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux14~7                                                                                                                          ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux9~4                                                                                                                           ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~34                                                                                                                         ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~33                                                                                                                         ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~31                                                                                                                         ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data~36                                                                                                                          ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan11~1                                                                                                                     ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~23                                                                                                                         ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|always3~0                                                                                                                        ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|LessThan2~0                                                                                                                      ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~21                                                                                                                         ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data~31                                                                                                                          ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|Mux15~19                                                                                                                         ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data[13]~29                                                                                                                      ; 2       ;
; VGA_TOP:U_VGA_TOP|DATA:U_DATA|data~26                                                                                                                          ; 2       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|LessThan11~0                                                                                                                       ; 2       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|always4~0                                                                                                                          ; 2       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|v_cnt[6]                                                                                                                           ; 2       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|v_cnt[7]                                                                                                                           ; 2       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|v_cnt[8]                                                                                                                           ; 2       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|v_cnt[9]                                                                                                                           ; 2       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|hsync~2                                                                                                                            ; 2       ;
; IIC:U_IIC|Equal5~0                                                                                                                                             ; 2       ;
; IIC:U_IIC|Equal1~0                                                                                                                                             ; 2       ;
; IIC:U_IIC|Equal0~2                                                                                                                                             ; 2       ;
; IIC:U_IIC|Equal0~0                                                                                                                                             ; 2       ;
; IIC:U_IIC|LessThan0~2                                                                                                                                          ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|st.010                                                                                                                         ; 2       ;
; pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|pll_lock_sync                                                                                      ; 2       ;
; VGA_TOP:U_VGA_TOP|VGA:U_VGA|vsync                                                                                                                              ; 2       ;
; IIC:U_IIC|scl_r                                                                                                                                                ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[14]                                                                                                                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[9]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[5]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[4]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[3]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[2]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[1]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[0]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[8]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[7]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[6]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[13]                                                                                                                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[12]                                                                                                                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[11]                                                                                                                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[10]                                                                                                                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[19]                                                                                                                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[18]                                                                                                                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[17]                                                                                                                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|cnt[16]                                                                                                                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|cnt[7]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|cnt[6]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|cnt[5]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|cnt[4]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|cnt[3]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|cnt[11]                                                                                                                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|cnt[10]                                                                                                                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|cnt[9]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|cnt[8]                                                                                                                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_14~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_21~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~22                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~20                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~18                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~16                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~14                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~12                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~10                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~8                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~6                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~4                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~2                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_13~0                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~22                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~20                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~18                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~16                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~14                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~12                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~10                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~8                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~6                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~4                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~2                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_20~0                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~22                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~20                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~18                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~16                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~14                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~12                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~10                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~8                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~6                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~4                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~2                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_12~0                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~22                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~20                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~18                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~16                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~14                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~12                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~10                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~8                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~6                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~4                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~2                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_19~0                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~22                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~20                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~18                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~16                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~14                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~12                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~10                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~8                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~6                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~4                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~2                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_10~0                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~22                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~20                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~18                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~16                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~14                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~12                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~10                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~8                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~6                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~4                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~2                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_18~0                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~26                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~24                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~22                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~20                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~18                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~16                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~14                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~12                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~10                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~8                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~6                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~4                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~2                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_9~0                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~26                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~24                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~22                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~20                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~18                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~16                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~14                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~12                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~10                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~8                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~6                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~4                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~2                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_8~0                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~26                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~24                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~22                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~20                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~18                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~16                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~14                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~12                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~10                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~8                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~6                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~4                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~2                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_7~0                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~26                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~24                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~22                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~20                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~18                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~16                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~14                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~12                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~10                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~8                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~6                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~4                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~2                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_6~0                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~26                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~24                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~22                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~20                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~18                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~16                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~14                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~12                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~10                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~8                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~6                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~4                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~2                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div1|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|op_5~0                         ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~22                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~20                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~18                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~16                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~14                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~12                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~10                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~8                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~6                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~4                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~2                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_17~0                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~22                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~20                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~18                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~16                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~14                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~12                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~10                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~8                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~6                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~4                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~2                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_16~0                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~22                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~20                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~18                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~16                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~14                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~12                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~10                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~8                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~6                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~4                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~2                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_15~0                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~22                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~20                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~18                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~16                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~14                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~12                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~10                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~8                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~6                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~4                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~2                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_14~0                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~22                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~20                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~18                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~16                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~14                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~12                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~10                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~8                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~6                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~4                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~2                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_13~0                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~22                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~20                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~18                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~16                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~14                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~12                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~10                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~8                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~6                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~4                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~2                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_12~0                        ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_10~26                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_10~24                       ; 2       ;
; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|op_10~22                       ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,754 / 32,401 ( 8 % ) ;
; C16 interconnects           ; 27 / 1,326 ( 2 % )     ;
; C4 interconnects            ; 1,300 / 21,816 ( 6 % ) ;
; Direct links                ; 702 / 32,401 ( 2 % )   ;
; Global clocks               ; 5 / 10 ( 50 % )        ;
; Local interconnects         ; 955 / 10,320 ( 9 % )   ;
; R24 interconnects           ; 27 / 1,289 ( 2 % )     ;
; R4 interconnects            ; 1,146 / 28,186 ( 4 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.10) ; Number of LABs  (Total = 175) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 3                             ;
; 3                                           ; 4                             ;
; 4                                           ; 3                             ;
; 5                                           ; 1                             ;
; 6                                           ; 3                             ;
; 7                                           ; 7                             ;
; 8                                           ; 2                             ;
; 9                                           ; 3                             ;
; 10                                          ; 3                             ;
; 11                                          ; 2                             ;
; 12                                          ; 5                             ;
; 13                                          ; 12                            ;
; 14                                          ; 8                             ;
; 15                                          ; 17                            ;
; 16                                          ; 94                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.77) ; Number of LABs  (Total = 175) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 54                            ;
; 1 Clock                            ; 52                            ;
; 1 Clock enable                     ; 12                            ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 2                             ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.31) ; Number of LABs  (Total = 175) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 4                             ;
; 3                                            ; 4                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 8                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 7                             ;
; 14                                           ; 4                             ;
; 15                                           ; 31                            ;
; 16                                           ; 42                            ;
; 17                                           ; 4                             ;
; 18                                           ; 7                             ;
; 19                                           ; 6                             ;
; 20                                           ; 2                             ;
; 21                                           ; 3                             ;
; 22                                           ; 3                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 3                             ;
; 27                                           ; 0                             ;
; 28                                           ; 1                             ;
; 29                                           ; 3                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.13) ; Number of LABs  (Total = 175) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 10                            ;
; 2                                               ; 10                            ;
; 3                                               ; 3                             ;
; 4                                               ; 9                             ;
; 5                                               ; 4                             ;
; 6                                               ; 10                            ;
; 7                                               ; 14                            ;
; 8                                               ; 16                            ;
; 9                                               ; 12                            ;
; 10                                              ; 13                            ;
; 11                                              ; 10                            ;
; 12                                              ; 22                            ;
; 13                                              ; 13                            ;
; 14                                              ; 4                             ;
; 15                                              ; 6                             ;
; 16                                              ; 14                            ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.03) ; Number of LABs  (Total = 175) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 6                             ;
; 4                                            ; 7                             ;
; 5                                            ; 7                             ;
; 6                                            ; 7                             ;
; 7                                            ; 3                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 4                             ;
; 11                                           ; 5                             ;
; 12                                           ; 5                             ;
; 13                                           ; 9                             ;
; 14                                           ; 8                             ;
; 15                                           ; 3                             ;
; 16                                           ; 13                            ;
; 17                                           ; 8                             ;
; 18                                           ; 20                            ;
; 19                                           ; 8                             ;
; 20                                           ; 16                            ;
; 21                                           ; 11                            ;
; 22                                           ; 1                             ;
; 23                                           ; 1                             ;
; 24                                           ; 7                             ;
; 25                                           ; 1                             ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 3                             ;
; 30                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 38        ; 0            ; 38        ; 0            ; 0            ; 38        ; 38        ; 0            ; 38        ; 38        ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 38        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 38           ; 0         ; 38           ; 38           ; 0         ; 0         ; 38           ; 0         ; 0         ; 38           ; 38           ; 38           ; 38           ; 33           ; 38           ; 38           ; 33           ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 0         ; 38           ; 38           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; seg[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; scl                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sda                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_in             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_seg            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                           ;
+---------------------------------------------------+-------------------------------------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s)                            ; Delay Added in ns ;
+---------------------------------------------------+-------------------------------------------------+-------------------+
; U_pll|altpll_component|auto_generated|pll1|clk[2] ; SEG7_TOP:U_SEG7_TOP|FRE_DIV:U_FRE_DIV|clk_div_r ; 45.6              ;
; U_pll|altpll_component|auto_generated|pll1|clk[0] ; SEG7_TOP:U_SEG7_TOP|FRE_DIV:U_FRE_DIV|clk_div_r ; 6.0               ;
+---------------------------------------------------+-------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                               ;
+--------------------------------------------+--------------------------------------------+-------------------+
; Source Register                            ; Destination Register                       ; Delay Added in ns ;
+--------------------------------------------+--------------------------------------------+-------------------+
; IIC:U_IIC|data[14]                         ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[14] ; 2.327             ;
; IIC:U_IIC|data[15]                         ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[0]  ; 2.270             ;
; IIC:U_IIC|data[2]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[2]  ; 2.081             ;
; IIC:U_IIC|data[3]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[3]  ; 2.081             ;
; IIC:U_IIC|data[13]                         ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[13] ; 2.017             ;
; IIC:U_IIC|data[0]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[0]  ; 1.993             ;
; IIC:U_IIC|data[15]                         ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[15] ; 1.962             ;
; IIC:U_IIC|data[6]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[6]  ; 1.954             ;
; IIC:U_IIC|data[7]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[7]  ; 1.954             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[11] ; 0.684             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[11] ; 0.684             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[11] ; 0.684             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[11] ; 0.684             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[10] ; 0.674             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[12] ; 0.674             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[10] ; 0.674             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[12] ; 0.674             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[10] ; 0.674             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[12] ; 0.674             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[10] ; 0.674             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[12] ; 0.674             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[5]  ; 0.645             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[5]  ; 0.645             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[5]  ; 0.645             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[5]  ; 0.645             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[1]  ; 0.633             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[1]  ; 0.633             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[1]  ; 0.633             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[1]  ; 0.633             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[8]  ; 0.627             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[8]  ; 0.627             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[8]  ; 0.627             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[8]  ; 0.627             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[4]  ; 0.615             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[4]  ; 0.615             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[4]  ; 0.615             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[4]  ; 0.615             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.378             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.378             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.378             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.378             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[13] ; 0.272             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[13] ; 0.272             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[13] ; 0.272             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[13] ; 0.272             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[15] ; 0.242             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[15] ; 0.242             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[15] ; 0.242             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[15] ; 0.242             ;
; IIC:U_IIC|data[1]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[6]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[7]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[11]                         ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[13]                         ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[14]                         ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[2]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[3]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[4]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[0]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[15]                         ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[5]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[8]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[9]                          ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[10]                         ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; IIC:U_IIC|data[12]                         ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[9]  ; 0.189             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[7]  ; 0.120             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[7]  ; 0.120             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[7]  ; 0.120             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[7]  ; 0.120             ;
; IIC:U_IIC|cs.S14                           ; IIC:U_IIC|cs.S15                           ; 0.109             ;
; IIC:U_IIC|cs.S1                            ; IIC:U_IIC|cs.S2                            ; 0.109             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[1] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[3]  ; 0.108             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[3]  ; 0.108             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[2] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[3]  ; 0.108             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[3] ; SEG7_TOP:U_SEG7_TOP|SEG7:U_SEG7|data_r[3]  ; 0.108             ;
; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_scan   ; SEG7_TOP:U_SEG7_TOP|KEY:U_KEY_2|key_out[0] ; 0.032             ;
; IIC:U_IIC|cs.S1                            ; IIC:U_IIC|slaw[4]                          ; 0.016             ;
+--------------------------------------------+--------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sat Jan 20 22:04:58 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ADS_IIC_SEG_VGA -c ADS_IIC_SEG_VGA
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE6F17C8 for design "ADS_IIC_SEG_VGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 24, clock division of 11, and phase shift of 0 degrees (0 ps) for pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 10, and phase shift of 0 degrees (0 ps) for pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ADS_IIC_SEG_VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node SEG7_TOP:U_SEG7_TOP|FRE_DIV:U_FRE_DIV|clk_div_r 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SEG7_TOP:U_SEG7_TOP|FRE_DIV:U_FRE_DIV|clk_div_r~0
Info (176353): Automatically promoted node pll:U_pll|altpll:altpll_component|pll_altpll:auto_generated|locked 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VGA_TOP:U_VGA_TOP|KEY:U_KEY_1|key_scan~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 5 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin sda uses I/O standard 3.3-V LVTTL at R13
    Info (169178): Pin rst_n uses I/O standard 3.3-V LVTTL at N13
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin key_in uses I/O standard 3.3-V LVTTL at M15
    Info (169178): Pin key_seg uses I/O standard 3.3-V LVTTL at M16
Info (144001): Generated suppressed messages file C:/Users/yl/Desktop/IIC/ADS_IIC_SEG_VGA/output_files/ADS_IIC_SEG_VGA.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 681 megabytes
    Info: Processing ended: Sat Jan 20 22:05:26 2018
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/yl/Desktop/IIC/ADS_IIC_SEG_VGA/output_files/ADS_IIC_SEG_VGA.fit.smsg.


