fsm stmt_wait_05 {
  in bool i;
  out bool o = 1'b0;

  void main() {
    case (i) {
      o:       wait;
      default: {}
    }
    o = i;
    fence;
  }
}
// @fec/golden {{{
//  module stmt_wait_05(
//    input  wire rst,
//    input  wire clk,
//    input  wire i,
//    output reg o
//  );
//
//    always @(posedge clk) begin
//      if (rst) begin
//        o <= 1'b0;
//      end else if (o & ~i) begin
//        o <= 1'b0;
//      end else if (~o & i) begin
//        o <= 1'b1;
//      end
//    end
//
//  endmodule
// }}}

