image::https://github.com/ahmeterdem9603/fpga/blob/master/5_ENCODER/kapak_1.jfif[R]

= VERİLOG ENCODER (KODLAYICI) TASARIMI +
*(ZedBoard Zynq Evaluation and Development Kiti kullanılmıştır.)* +

image::https://github.com/ahmeterdem9603/fpga/blob/master/5_ENCODER/vlsi2.jpg[R]

== ENCODER (KODLAYICI) +

Önceki dökümanlarımızda kod çözücünün (decoder) tanımını yapmıştık. Örneğin 3×8 bir 
kod çözücüde, gelen 3 bitlik girdinin (input) değerine göre, kod çözücü 8 farklı 
çıktıdan (output) bir tanesini seçer. +

image::https://github.com/ahmeterdem9603/fpga/blob/master/5_ENCODER/encoder_diagram.jpg[R]

Kodlayıcı (encoder) ise bu işlemin tam tersi yönde 8 farklı girdiden birisinden sinyal gelmesi
halinde 3 çıktıdan (output) ilgili ihtimalleri işaretleyerek üst alma işleminin tersini (logaritma) yapar. +

Bir kod çözücü (decoder) ile bir kodlayıcı (encoder) arka arkaya bağlanırsa, sistemin girdi değeri, çıktı 
değeri olarak okunur. +

image::https://github.com/ahmeterdem9603/fpga/blob/master/5_ENCODER/dec.enc.png[R]

- Doğruluk Tablosu (Truth Table) +

image::https://github.com/ahmeterdem9603/fpga/blob/master/5_ENCODER/Octal-to-Binary-Encoder-Truth-Table.jpg[R]

== VERİLOG DECODER KODU +

Bu dökümanda sekiz girişli decoder devresi tasarlayacağız. Dolayısıyla, sekiz bitlik giriş ve üç çıkış tanımlıyoruz. +

[source,verilog]
----------------------------------

module encoder_3_to_8(
    input   [7:0] d,
    output  a,b,c
    );
    
    or (c,d[1],d[3],d[5],d[7]),
       (b,d[2],d[3],d[6],d[7]),
       (a,d[4],d[5],d[6],d[7]);
endmodule

----------------------------------

Yazmış olduğumuz kodun blok şeması şekildeki gibidir. +

image::https://github.com/ahmeterdem9603/fpga/blob/master/5_ENCODER/blok%20diagram%C4%B1.PNG[R]

Tasarladığımız devrenin testbench kodu ve simülasyon sonuçları şu şekildedir; +

[source,verilog]
----------------------------------------------------
module tb_encoder();
    reg   [7:0]d;
    wire  a,b,c;
    
    encoder_3_to_8 uut( .d(d),.a(a),.b(b),.c(c) );
    
    initial
        begin
            #10 d = 8'b00000000;           
            #10 d = 8'b00000001;
            #10 d = 8'b00000010;            
            #10  d = 8'b00000100;
            #10  d = 8'b00001000;
            #10  d = 8'b00010000;
            #10 d = 8'b00100000;
            #10 d = 8'b01000000;
            #10 d = 8'b10000000;          
	      $stop;
        end
endmodule
----------------------------------------------------

image::https://github.com/ahmeterdem9603/fpga/blob/master/5_ENCODER/tb_sim.PNG[R]

Bu aşamaları uyguladıktan sonra devremizi gerçeklemek için belirlediğimiz giriş ve çıkışları xdc dosyasında aktif ediyoruz. +

image::https://github.com/ahmeterdem9603/fpga/blob/master/5_ENCODER/inputs.PNG[R]
image::https://github.com/ahmeterdem9603/fpga/blob/master/5_ENCODER/outputs.PNG[R]

Son olarak izlenmesi gereken adımları takip ederek programı kart üzerine yükleyiniz. +

image::https://github.com/ahmeterdem9603/fpga/blob/master/5_ENCODER/aa.jpg[R]
image::https://github.com/ahmeterdem9603/fpga/blob/master/5_ENCODER/bb.jpg[R]





