Redes de microcontroladores definición evaluación y perspectivas de un sistema distribuido
﻿
 
Este proyecto se enfoca directamente en la definición, implementación y utilización de una red de 
microcontroladores con fines docentes y de investigación. Los temas más básicos relacionados con 
las redes, sean de microcontroladores o de sistemas de cómputo en general, se orientarán hacia el 
contexto de docencia. En este sentido, los microcontroladores pueden considerarse una de las 
mejores alternativas en cuanto a costo y sencillez en el contexto del proceso de enseñanza tanto de 
conceptos de hardware de procesamiento como de interconexión de sistemas distribuidos. Los 
temas más avanzados de redes se pueden orientar a la docencia en cursos avanzados o de postgrado 
y también se pueden utilizar para investigar algunos detalles importantes de la implementación y 
utilización en las redes de microcontroladores. Un ejemplo de estos temas es el estudio al menos en 
términos de experimentación de la relación costo/beneficio de diferentes algoritmos de control de 
errores de comunicación con unidades de procesamiento tan sencillas y de bajo rendimiento y 
capacidad de almacenamiento como los microcontroladores. Desde una perspectiva más general, 
contando con una red de microcontroladores siempre es posible definir y avanzar en líneas de 
investigación más relacionadas con los sistemas distribuidos en general, en temas tales como la 
respuesta a eventos complejos con múltiples puntos de adquisición de datos, por ejemplo en un 
sistema de tipo SCADA (Supervisory Control and Data Acquisition). 
 
Palabras Clave: redes de interconexión, desarrollo de software en microcontroladores, sistemas de 
tiempo real, sistemas de control, sistemas SCADA (Supervisory Control And Data Acquisition). 
 
 
1. INTRODUCCION 
 
Este proyecto de investigación puede considerarse un avance y también una parte del refinamiento 
del proyecto presentado en [7]. El avance lo constituye la propia red de controladores definida e 
implementada sobre la que se está avanzando en la actualidad, que aún está en fase de estudio en 
cuanto a la versatilidad que se puede obtener con recursos limitados. Por otro lado, también se está 
avanzando en lo referente a la formalización de la definición en capas del modelo OSI [5] [3] de 
diferentes tipos de redes, algunas que pueden considerarse de bajo costo como EIA-485 (RS485) [6] 
y otras más estándares aunque también de mayor costo y complejidad, como las redes Ethernet [2]. 
Por otro lado, este proyecto específicamente relacionado con las redes de microcontroladores puede 
considerarse una parte del refinamiento del proyecto presentado en [7], porque como lo muestra la 
Fig. 1, está específicamente enfocado en la red de interconexión y en los protocolos relacionados 
con esta red de interconexión en el contexto del proyecto general o más abarcativo. En este sentido, 
el proyecto del entorno de desarrollo para sistemas del tipo SCADA provee un conjunto de 
                                                 
1 Investigador Asistente, Comisión de Investigaciones Científicas de la Provincia de Buenos Aires 
características, que pueden considerarse como restricciones o como parámetros que la red de 
microcontroladores ya tiene definidos. Por un lado estos parámetros limitan las posibilidades de 
definición e implementación de la red física, pero por otro lado también acotan la complejidad de 
análisis de alternativas del proyecto de investigación.  
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Figura 1: Red de Microcontroladores en el Contexto de un Proyecto Más Amplio. 
 
Entre las características definidas para la red de microcontroladores que se han tenido en cuenta 
para este proyecto se pueden mencionar: 
1. Si bien siempre es bueno que la red tenga la mayor capacidad de transmisión, será en principio 
más importante el bajo costo que el rendimiento. En este punto de desarrollo del proyecto se 
considera más importante conocer los límites en cuanto a capacidad que tener un rango muy 
grande de posibilidades en cuanto a aplicaciones posibles. Por otro lado, dado que en parte los 
resultados del proyecto se utilizarán en el entorno académico, siempre será mejor mantener el 
costo lo más bajo posible. 
2. La cantidad de microcontroladores directamente conectados con el sistema a evaluar/controlar 
(Microcontrolador0, …, Microcontroladorn de la Fig. 1) puede llegar a ser del orden de las 
decenas. Esto tiene algunas implicaciones interesantes sobre el proyecto en general y sobre la 
red que los interconecta en particular:  
o Los microcontroladores a utilizar deberían ser a lo sumo de la gama media de capacidad. 
La idea en este sentido es mantener el costo de los microcontroladores lo más bajo 
posible, dado que pueden llegar a ser varias decenas. Es bastante usual clasificar los 
microcontroladores por su capacidad y costo en dos o tres clases (bajo, medio y alto 
rendimiento, por ejemplo, que tiene su contraparte en costo y consumo) y a lo sumo 
alguna clase más  si está orientado a algún tipo de aplicación en particular (como la de 
procesamiento de señales, por ejemplo, en el caso de los microcontroladores de la 
empresa Microchip [4]). Casi de forma inmediata, esto implica que los protocolos a 
definir e implementar no deberían ser excesivamente complejos, básicamente debido a la 
baja capacidad de procesamiento y almacenamiento de los microcontroladores de menor 
costo. 
o Sería muy importante que se puedan virtualizar los microcontroladores desde el punto de 
vista del software que utilizará los datos recogidos del sistema a evaluar/controlar. En 
principio, esto significaría independizar al software de más alto nivel de los detalles de la 
red de interconexión, de la cantidad de microcontroladores y, en cierta forma, de los 
propios microcontroladores. Lo que es importante para el software de más alto nivel son 
 
Microcontrolador0 
 
Microcontrolador1 
 
Microcontroladorn 
Señales 
hacia y 
desde el 
exterior 
 
 
 
 
 
Sistema 
a 
controlar 
y/o 
evaluar 
(campo) 
 
 
 
 
Red de 
microcontroladores
(conectividad y 
sincronización) 
 
PC 
(interfase con el 
usuario) 
 
 
 
 
Motor SCADA 
 
Base de Datos 
 
Interfase Web 
 
 
 
U 
S 
U 
A 
R 
I 
O 
/ 
S 
los datos de las señales hacia/desde el exterior, más que los dispositivos que están en 
contacto directo con estas señales.  
3. Como mínimo, debería ser posible mantener una secuencia de eventos relacionados con las 
señales del exterior (de entrada del sistema). Esto significa que se debe ser capaz de generar una 
secuencia (ordenamiento temporal) de eventos, y dado que habría varios microcontroladores, 
éstos deberían estar sincronizados. 
 
 
2. LINEAS DE INVESTIGACION Y DESARROLLO 
 
Teniendo en cuenta las características del proyecto, y para evitar un tiempo de análisis demasiado 
prolongado previo a la definición e implementación de un prototipo, se establecieron algunas pautas 
iniciales para la red física de interconexión:  
1. Maestro/Esclavo (Master/Slave), o red con maestro único. Por un lado, las redes con un único 
maestro simplifican notablemente la administración del acceso al medio (en las capas más 
cercanas al hardware de la red) y por otro lado, también tiende a la virtualización de los 
microcontroladores con la utilización de otro microcontrolador maestro que actúe como si fuera 
un representante de los microcontroladores Microcontrolador0, …, Microcontroladorn (Fig. 1). 
2. Capacidad de broadcast desde el maestro. Si bien no se especifica como un requerimiento de la 
aplicación, sí simplifica lo relativo a la sincronización de los microcontroladores. En este 
sentido, el maestro puede establecer (ordenar la asignación) la hora de todos esclavos a la vez 
con un único mensaje en la red: el broadcast.  
 
La Fig. 2 avanza en el nivel de detalle de la Fig. 1 mostrando específicamente un esquema de la red 
de interconexión de microcontroladores. A partir de las dos pautas o requerimientos iniciales, se 
podría afirmar que el microcontrolador maestro es, justamente, el representante de la red completa 
de microcontroladores. Por lo tanto, el software y el hardware de mayor nivel de abstracción o más 
cercano al usuario podría ser manejar o contactar la red completa de microcontroladores utilizando 
solamente el microcontrolador maestro de la red. Una de las primeras líneas de investigación 
consiste, justamente, en identificar las redes físicas disponibles de bajo costo de este tipo.  
 
 
 
 
 
  
 
 
 
  
 
 
 
Figura 2: Red de Microcontroladores: Maestro/Esclavo y con Capacidad de Broadcast. 
 
Una vez definidas las características de la capa física (capa 1 del modelo OSI), justamente el paso 
siguiente es definir la capa de enlace de datos (capa 2 del modelo OSI). En este contexto, es 
importante recordar que la definición de las tramas (usualmente la unidad de transferencia de 
información en esta capa) debe tener en cuenta la posiblemente baja capacidad de procesamiento y 
de almacenamiento de los microcontroladores esclavos, que evidentemente deben ser capaces de 
 
Esclavo0 
 
Esclavo1 
 
Esclavon 
Red de microcontroladores 
(conectividad y 
sincronización) 
Microcontrolador0 Microcontrolador1 Microcontroladorn
 
Maestro 
Señales 
hacia y 
desde el 
exteriorSistema a controlar y/o evaluar (campo) 
manejarlas. Por otro lado, la simplificación resultante de la definición de la red física con un único 
maestro evidentemente es por un lado una restricción en cuanto a los parámetros a tener en cuenta 
para la definición de la capa 2, pero también es apropiada teniendo en cuenta la posiblemente baja 
capacidad de procesamiento y de almacenamiento de los microcontroladores esclavos. 
 
Es de esperar que la capa de red (capa 3 del modelo OSI) no sea necesaria, al menos inicialmente, 
dado que en principio todos los dispositivos tendrán conexión directa por la red y no será necesario 
el ruteo de la información (tarea fundamental de la capa de red). Sin embargo, queda una línea de 
investigación muy interesante en cuanto a la discriminación de cuáles de las capas superiores son 
necesarias (capas 4 a 7: transporte, sesión, presentación y aplicación, respectivamente) y la propia 
definición de la o las capas que se consideren necesarias. Esto evidentemente no es independiente 
del proyecto general, pero pertenece directamente a un entorno de investigación como el que se 
presenta en este caso: redes de microcontroladores.  
 
 
3. RESULTADOS OBTENIDOS/ESPERADOS 
 
Como se detalla sobre el principio de la sección anterior, una de las ideas subyacentes en el 
desarrollo de este proyecto es obtener un prototipo lo antes posible sobre el cual verificar algunas de 
las decisiones que se tomen y además ser usado como plataforma de experimentación en el 
desarrollo de las tareas de investigación. Es por esta razón que ya se cuenta con una definición e 
implementación que podría considerarse definitiva (o al menos probada) de una de las alternativas 
de capa 1: EIA-485 (RS485). Para esta implementación en particular, se tienen microcontroladores 
PIC de 8 bits (que están entre los de menor capacidad de procesamiento y almacenamiento de los 
provistos por Microchip [8]). La Fig. 3 muestra esquemáticamente la utilización de un PIC 16F873 
como el master de la red, PICs 16F627A/628A/648A como los esclavos, y los dispositivos de Texas 
SN65176B para manejar las señales de la propia red EIA-485 de interconexión y hacer la interfase 
con las puertas serie de los microcontroladores.  
 
 
 
 
 
 
 
 
 
 
 
Figura 3: Red Física EIA-485 Implementada. 
 
Es importante notar que los únicos requerimientos impuestos sobre los microcontroladores para la 
implementación de esta red son: utilización de un puerto serie de E/S (pines Rx y Tx) y un pin más 
de salida utilizado para el control del SN65176B. De hecho, podría considerarse que la red física es, 
justamente, la construida a partir del dispositivo SN65176B y, por lo tanto, es independiente de los 
microcontroladores que se utilicen. De hecho, la gran mayoría de los microcontroladores tiene al 
menos una puerta serie y varios pines de E/S configurables por software [1]. Esto implica que la 
definición de la red física con EIA-485 es independiente de esta implementación en particular. 
Desde esta misma perspectiva de la red física, se están estudiando actualmente otras alternativas 
como la de utilizar Ethernet. Más específicamente, se están estudiando los requerimientos del 
PIC 
16F627A/ 
628A/648A 
PIC 
16F627A/ 
628A/648A 
PIC 
16F627A/ 
628A/648A 
        Esclavo0          Esclavo1          Esclavon
 
PIC 
16F873 
A B 
SN65176B 
Rx Tx Ctrl 
A B
SN65176B
Rx Tx Ctrl
A B
SN65176B
Rx Tx Ctrl
A B 
SN65176B 
Rx Tx Ctrl 
          Maestro 
hardware necesario en los microcontroladores y de los dispositivos de control (conceptualmente 
similares al SN65176B de la Fig. 3) de la red física.  
 
Avanzando en el nivel de red OSI, es definió y se está analizando un protocolo preliminar de capa 2 
o, más específicamente, las definiciones de las tramas a transferir sobre la red EIA-485 y las 
posibilidades de broadcast más el control maestro/esclavo. Entre los detalles más importantes se 
pueden mencionar: 
• Toda comunicación debe ser iniciada por el maestro, que envía una trama. 
• Existen dos tipos de tramas: 
o Hacia un esclavo, con la dirección de un esclavo. 
o Hacia todos los esclavos, la una dirección de broadcast. 
• Cada trama consta de: un byte de inicio, un byte de dirección, un bytes de cantidad de datos, 
una cantidad acotada de datos y, finalmente, dos bytes de control de errores.  
• Toda trama del master con la dirección de un esclavo será respondida por otra trama desde el 
esclavo. 
• Toda trama del master con la dirección de broadcast no será respondida. 
Uno de los puntos actuales de análisis es el tipo de control de errores, donde deben ser tenidos en 
cuenta varios detalles importantes, como el tipo de errores de comunicación posibles, la capacidad 
de procesamiento de los microprocesadores y la velocidad de comunicaciones. También es posible a 
partir de este punto comenzar a estudiar el resto de las capas de red, las alternativas posibles y la 
influencia de las aplicaciones sobre las decisiones a tomar. 
 
 
4.
