<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7vx485tffg1157-1" LaunchTime="1646644751">
  <File Type="VDS-TIMING-PB" Name="cpu_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="cpu_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="cpu.dcp"/>
  <File Type="REPORTS-TCL" Name="cpu_reports.tcl"/>
  <File Type="PA-TCL" Name="cpu.tcl"/>
  <File Type="RDS-RDS" Name="cpu.vds"/>
  <File Type="RDS-PROPCONSTRS" Name="cpu_drc_synth.rpt"/>
  <File Type="RDS-UTIL" Name="cpu_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="cpu_utilization_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Alwcpu/GlobPkg.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/Alwcpu/Alwcpu/GlobPkg.vhdl"/>
        <Attr Name="ImportTime" Val="1243247502"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Alwcpu/Alu.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/Alwcpu/Alwcpu/Alu.vhdl"/>
        <Attr Name="ImportTime" Val="1243247496"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Alwcpu/Ctrl.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/Alwcpu/Alwcpu/Ctrl.vhdl"/>
        <Attr Name="ImportTime" Val="1243247484"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Alwcpu/DPLRAM.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/Alwcpu/Alwcpu/DPLRAM.vhdl"/>
        <Attr Name="ImportTime" Val="1243247478"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Alwcpu/MuxBG.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/Alwcpu/Alwcpu/MuxBG.vhdl"/>
        <Attr Name="ImportTime" Val="1242560702"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Alwcpu/RegMap.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/Alwcpu/Alwcpu/RegMap.vhdl"/>
        <Attr Name="ImportTime" Val="1243247490"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Alwcpu/Top.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/Alwcpu/Alwcpu/Top.vhdl"/>
        <Attr Name="ImportTime" Val="1243247506"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="cpu"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
