{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "dff": [
        "dff",
        "IWW0i",
        "module",
        2
    ],
    "dffn": [
        "dffn",
        "Lg3jg",
        "module",
        3
    ],
    "sdff": [
        "sdff",
        "TwJyC",
        "module",
        4
    ],
    "sdffn": [
        "sdffn",
        "qTvyJ",
        "module",
        5
    ],
    "dffnr": [
        "dffnr",
        "y9qGm",
        "module",
        6
    ],
    "dffe": [
        "dffe",
        "W3xM0",
        "module",
        7
    ],
    "dffne": [
        "dffne",
        "dQ9Kb",
        "module",
        8
    ],
    "sdffre": [
        "sdffre",
        "pyJPt",
        "module",
        9
    ],
    "sdffnre": [
        "sdffnre",
        "DTjwV",
        "module",
        10
    ],
    "dffre": [
        "dffre",
        "qFIJg",
        "module",
        11
    ],
    "dffnre": [
        "dffnre",
        "U9WCL",
        "module",
        12
    ],
    "latch": [
        "latch",
        "WTZzz",
        "module",
        13
    ],
    "latchn": [
        "latchn",
        "aVPwa",
        "module",
        14
    ],
    "latchr": [
        "latchr",
        "LBiS1",
        "module",
        15
    ],
    "latchnr": [
        "latchnr",
        "sBFfY",
        "module",
        16
    ],
    "fa_1bit": [
        "fa_1bit",
        "LZseb",
        "module",
        17
    ],
    "TDP_BRAM18": [
        "TDP_BRAM18",
        "fVwCr",
        "module",
        18
    ],
    "RS_TDP36K": [
        "RS_TDP36K",
        "Inrp0",
        "module",
        19
    ],
    "BRAM2x18_TDP": [
        "BRAM2x18_TDP",
        "hA37c",
        "module",
        20
    ],
    "BRAM2x18_SDP": [
        "BRAM2x18_SDP",
        "KxM7n",
        "module",
        21
    ],
    "_$_mem_v2_asymmetric": [
        "_0x24_mem_v2_asymmetric",
        "aAjaC",
        "module",
        22
    ],
    "TDP18K_FIFO": [
        "TDP18K_FIFO",
        "jeYUJ",
        "module",
        23
    ],
    "RS_DSP_MULT": [
        "RS_DSP_MULT",
        "xf56Q",
        "module",
        24
    ],
    "RS_DSP_MULT_REGOUT": [
        "RS_DSP_MULT_REGOUT",
        "VUv6S",
        "module",
        25
    ],
    "RS_DSP_MULT_REGIN_REGOUT": [
        "RS_DSP_MULT_REGIN_REGOUT",
        "evQVS",
        "module",
        26
    ],
    "RS_DSP_MULTADD": [
        "RS_DSP_MULTADD",
        "ecBk0",
        "module",
        27
    ],
    "RS_DSP_MULTADD_REGIN": [
        "RS_DSP_MULTADD_REGIN",
        "Lpb7E",
        "module",
        28
    ],
    "RS_DSP_MULTADD_REGOUT": [
        "RS_DSP_MULTADD_REGOUT",
        "Y71up",
        "module",
        29
    ],
    "RS_DSP_MULTADD_REGIN_REGOUT": [
        "RS_DSP_MULTADD_REGIN_REGOUT",
        "dSvWv",
        "module",
        30
    ],
    "RS_DSP_MULTACC": [
        "RS_DSP_MULTACC",
        "nb2vg",
        "module",
        31
    ],
    "RS_DSP_MULTACC_REGIN": [
        "RS_DSP_MULTACC_REGIN",
        "z3akz",
        "module",
        32
    ],
    "RS_DSP_MULTACC_REGOUT": [
        "RS_DSP_MULTACC_REGOUT",
        "xVbfY",
        "module",
        33
    ],
    "RS_DSP_MULTACC_REGIN_REGOUT": [
        "RS_DSP_MULTACC_REGIN_REGOUT",
        "eV6PC",
        "module",
        34
    ],
    "dsp_t1_20x18x64_cfg_ports": [
        "dsp_t1_20x18x64_cfg_ports",
        "BsAte",
        "module",
        35
    ],
    "co_sim_dsp_mul_signed_reg_active_low_async_reset": [
        "co_sim_dsp_mul_signed_reg_active_low_async_reset",
        "khipu",
        "module",
        36
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        37
    ]
}