
#â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸
#ğŸ‘¨ğŸ½â€ğŸš€ï¸ just rewiring DFF 2 be readable (when doubled esp) , we have enough complications...ğŸ‘¨ğŸ½â€ğŸš€ï¸
#â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸

#ğŸ”˜ï¸#ğŸ”˜ï¸#ğŸ”˜ï¸#ğŸ”˜ï¸#ğŸ”˜ï¸
#clock	= 16
0000 0111, 0000 0111, 0000 0011 0000 0011

0000 1000
0000 1000,
0000 0011 #
0000 0111

#switch_0 = 17
0000 0101, 0000 0101,0000 0011 0000 0011
#
#switch_1 = 18
0000 0110, 0000 0110, 0000 0011 0000 0011

#we will always fill these by default or leave mt same diff
#ğŸ”˜ï¸#ğŸ”˜ï¸#ğŸ”˜ï¸#ğŸ”˜ï¸#ğŸ”˜ï¸
#CLI 3
#0000 0011 0000 00110000 0011,0000 0111
0000 0011 0000 00110000 0011,0000 0101
0000 0011 0000 00110000 0011,0000 0110
########################################

###########################################


#DFF NAND CLOCKED
#https://www.falstad.com/circuit/e-edgedff.html 
#were doing falstead version but u can also fix this one...

######################
#LATCH START 
##########################################################
#a___
0001 0000,
 0000 0011
 0000 0011 #
0000 0101
#b___

0001 0001,
 0000 0011,
 0000 0011 #
0000 0110  #< ur"a'var has to go in "B" if u want it "HI-z'd out"

#################
0001 0010,
 0000 1001, #ğŸª¢ï¸

 0001 0011  # < b
 0001 0000	# < a
 

######################


0001 0011,
 0000 1001, #ğŸª¢ï¸
 0001 0010  # < b
 0001 0001	# < a
 
 
######################

#pre Qstates
0000 00110000 00110000 0011 0001 0010
#0000 00110000 00110000 0011 0001 0011


