<thinking>
## Analyse du Concept
- Concept : Architecture du Kernel & Registres x86-64
- Phase demand√©e : 2 (Difficile)
- Adapt√© ? OUI - C'est un exercice th√©orique/pratique d'exploration du kernel parfait pour Phase 2

## Combo Base + Bonus
- Exercice de base : Exploration des concepts kernel (monolithique, microkernel, hybrid) + registres x86-64
- Bonus : Analyse avanc√©e des MSR (Model-Specific Registers) + d√©tection de fonctionnalit√©s CPU via CPUID
- Palier bonus : üî• AVANC√â
- Progression logique ? OUI - Du concept g√©n√©ral (architecture) vers le hardware sp√©cifique (MSRs)

## Pr√©requis & Difficult√©
- Pr√©requis r√©els : Connaissances en C, pointeurs, structures de donn√©es, concepts OS de base
- Difficult√© estim√©e : 5/10 (Phase 2)
- Coh√©rent avec phase ? OUI - Th√©orique mais technique, exploration syst√®me

## Aspect Fun/Culture
- Contexte choisi : The Matrix - "Red pill/Blue pill" pour kernel/user mode
- MEME mn√©motechnique : "There is no spoon" pour la segmentation en mode flat (tout est virtualis√©)
- Pourquoi c'est fun : La r√©f√©rence Matrix colle parfaitement au concept de "couches de r√©alit√©" (ring 0/3)

## Sc√©narios d'√âchec (5 mutants)
1. Mutant A (Safety) : Lecture MSR sans v√©rifier les permissions (acc√®s kernel requis)
2. Mutant B (Boundary) : Lecture de registres hors limites (index GDT invalide)
3. Mutant C (Logic) : Confusion entre CPL (Current) et DPL (Descriptor) privilege levels
4. Mutant D (Return) : Retourne des donn√©es non initialis√©es pour les structures
5. Mutant E (Resource) : Fuite m√©moire en n'allouant pas/lib√©rant les structures GDT

## Verdict
VALIDE - Exercice th√©orique solide qui enseigne les fondations du kernel moderne
</thinking>

# Exercice 2.7.0-a : kernel_reality_check

**Module :**
2.7 ‚Äî Kernel Development & OS Internals

**Concept :**
a ‚Äî Architecture du Kernel & Registres x86-64

**Difficult√© :**
‚òÖ‚òÖ‚òÖ‚òÖ‚òÖ‚òÜ‚òÜ‚òÜ‚òÜ‚òÜ (5/10)

**Type :**
cours_code

**Tiers :**
1 ‚Äî Concept isol√©

**Langage :**
C (c17)

**Pr√©requis :**
- Programmation C avanc√©e
- Structures et pointeurs
- Concepts OS de base (processus, m√©moire)

**Domaines :**
CPU, Mem, Process

**Dur√©e estim√©e :**
360 min

**XP Base :**
150

**Complexit√© :**
T1 O(1) √ó S1 O(1)

---

## üìê SECTION 1 : PROTOTYPE & CONSIGNE

### 1.1 Obligations

**Fichiers √† rendre :**
```
ex00/
‚îú‚îÄ‚îÄ kernel_arch.h
‚îú‚îÄ‚îÄ kernel_concepts.c
‚îú‚îÄ‚îÄ registers.c
‚îú‚îÄ‚îÄ control_regs.c
‚îú‚îÄ‚îÄ cpu_mode.c
‚îú‚îÄ‚îÄ main.c
‚îî‚îÄ‚îÄ Makefile
```

**Fonctions autoris√©es :**
- `malloc`, `free`, `printf`
- `asm`, `__asm__` (pour lire les registres)
- Fonctions syst√®me : `/proc/cpuinfo`, `/dev/mem` (avec pr√©cautions)

**Fonctions interdites :**
- Aucune restriction particuli√®re (exercice d'exploration syst√®me)

### 1.2 Consigne

**üéÆ THE MATRIX ‚Äî "Welcome to the Real World"**

Tu te r√©veilles. Tu es dans le "user space" (Ring 3), la matrice bleue et confortable. Mais tu veux voir la VRAIE r√©alit√© : le **Ring 0**, le monde du kernel o√π tout est possible.

Morpheus te tend deux pilules :
- **Pilule bleue** : Reste en user mode, utilise les syscalls sans comprendre
- **Pilule rouge** : Plonge dans l'architecture x86-64, comprends comment le CPU fonctionne vraiment

**Tu prends la pilule rouge.**

**Ta mission :**

√âcrire un programme qui explore et affiche :
1. L'**architecture du kernel** actuel (Monolithique/Microkernel/Hybrid)
2. Les **registres CPU** x86-64 (RAX, RBX, RSP, RIP, RFLAGS, etc.)
3. Les **registres de contr√¥le** (CR0, CR3, CR4)
4. Les **registres de segment** (CS, DS, SS)
5. Le **mode CPU** actuel (Real/Protected/Long mode)

**Entr√©e :**
- Aucune (lecture syst√®me)

**Sortie :**
- Affichage format√© des informations kernel/CPU
- Retourne `0` en cas de succ√®s, `-1` en cas d'erreur

**Contraintes :**
- Le programme doit compiler avec `-Wall -Wextra -Werror`
- Utiliser l'assembleur inline pour acc√©der aux registres
- G√©rer les erreurs (permissions manquantes pour certains acc√®s)
- Documenter les flags de chaque registre

**Exemples :**

| Fonction | Retour | Description |
|----------|--------|-------------|
| `get_current_ring()` | `RING_3` | Mode utilisateur |
| `get_cpu_mode()` | `CPU_MODE_LONG` | Mode 64-bit |
| `is_kernel_mode()` | `false` | Ex√©cution en user space |

### 1.3 Prototype

```c
// Kernel architecture
typedef enum {
    KERNEL_MONOLITHIC,
    KERNEL_MICROKERNEL,
    KERNEL_HYBRID
} kernel_type_t;

typedef struct {
    char name[64];
    char version[64];
    kernel_type_t type;
} kernel_info_t;

int get_kernel_info(kernel_info_t *info);

// CPU Registers
typedef struct {
    uint64_t rax, rbx, rcx, rdx;
    uint64_t rsi, rdi;
    uint64_t rsp, rbp;
    uint64_t rip;
    uint64_t rflags;
    uint16_t cs, ds, ss, es, fs, gs;
} cpu_registers_t;

int get_cpu_registers(cpu_registers_t *regs);

// Control registers
typedef struct {
    uint64_t cr0, cr2, cr3, cr4;
} control_registers_t;

int get_control_registers(control_registers_t *cr);

// CPU mode
typedef enum {
    CPU_MODE_REAL,
    CPU_MODE_PROTECTED,
    CPU_MODE_LONG
} cpu_mode_t;

cpu_mode_t get_cpu_mode(void);
```

---

## üí° SECTION 2 : LE SAVIEZ-VOUS ?

### 2.1 Anecdote Historique

**La "Ring 0 War" d'Intel**

Dans les ann√©es 1970, Intel a con√ßu l'architecture x86 avec **4 niveaux de privil√®ge** (Ring 0 √† Ring 3). Mais presque TOUS les OS modernes n'en utilisent que **2** :
- **Ring 0** : Kernel
- **Ring 3** : Applications

Les Ring 1 et 2 ? Oubli√©s. M√™me Windows et Linux ne les utilisent pas.

Pourquoi ? Parce que g√©rer 4 niveaux de privil√®ge s'est r√©v√©l√© **trop complexe** pour les b√©n√©fices apport√©s. C'est un exemple classique d'**over-engineering** hardware.

### 2.2 Fait Technique

**Le registre RFLAGS et le flag "Trap"**

Le bit 8 de RFLAGS (TF - Trap Flag) permet d'activer le mode **single-step** : le CPU g√©n√®re une exception apr√®s **chaque instruction**. C'est comme √ßa que les debuggers (gdb, lldb) impl√©mentent le "step" !

```
RFLAGS bit 8 = 1 ‚Üí Exception apr√®s chaque instruction
‚Üí Le debugger reprend la main
‚Üí Tu peux inspecter les registres
‚Üí Puis continuer (next instruction)
```

### 2.3 Pourquoi C'est Important

Comprendre l'architecture x86-64 et les niveaux de privil√®ge est **fondamental** pour :
- **S√©curit√©** : Exploitations kernel (CVE) ciblent Ring 0
- **Performance** : Les syscalls (Ring 3 ‚Üí Ring 0) sont co√ªteux
- **Debugging** : Analyser des kernel panics ou des segfaults
- **Virtualisation** : KVM/VMware √©mulent ces registres

### 2.5 DANS LA VRAIE VIE

**M√©tier : Kernel Developer / Security Researcher**

**Cas d'usage concret :**

Un **Security Researcher** chez Google Project Zero analyse une vuln√©rabilit√© dans le kernel Linux :

```c
// CVE-2022-XXXXX : Kernel privilege escalation
// Le bug : un driver ne v√©rifie pas le CPL avant d'√©crire dans CR3

// Exploit :
// 1. Depuis Ring 3 (user), appeler le driver bugg√©
// 2. Le driver √©crit dans CR3 (page table base)
// 3. ‚Üí On contr√¥le la traduction d'adresses virtuelles !
// 4. ‚Üí On peut mapper n'importe quelle adresse physique
// 5. ‚Üí Acc√®s √† la m√©moire kernel ‚Üí Ring 0 !
```

Ce genre d'exploit n√©cessite une **compr√©hension parfaite** des registres de contr√¥le (CR0-CR4), des niveaux de privil√®ge, et de la segmentation x86-64.

**DevOps / SRE** :
- Analyser des kernel panics en production
- Lire les dumps m√©moire (registres au moment du crash)
- Optimiser les syscalls (r√©duire les transitions Ring 3‚Üí0)

---

## üñ•Ô∏è SECTION 3 : EXEMPLE D'UTILISATION

### 3.0 Session bash

```bash
$ ls
kernel_arch.h  kernel_concepts.c  registers.c  control_regs.c  cpu_mode.c  main.c  Makefile

$ make
gcc -Wall -Wextra -Werror -c kernel_concepts.c
gcc -Wall -Wextra -Werror -c registers.c
gcc -Wall -Wextra -Werror -c control_regs.c
gcc -Wall -Wextra -Werror -c cpu_mode.c
gcc -Wall -Wextra -Werror -c main.c
gcc -o kernel_reality kernel_concepts.o registers.o control_regs.o cpu_mode.o main.o

$ ./kernel_reality
=== KERNEL ARCHITECTURE ===
Name: Linux
Version: 6.5.0-35-generic
Type: Monolithic
Description: All OS services run in kernel space (drivers, FS, network stack)

=== CPU REGISTERS ===
General Purpose:
  RAX: 0x0000000000000000
  RBX: 0x00007fffd5a3e4b0
  RCX: 0x0000000000000001
  RDX: 0x00007fffd5a3e5c8
  RSI: 0x00007fffd5a3e5b8
  RDI: 0x0000000000000001

Stack:
  RSP: 0x00007fffd5a3e3a0
  RBP: 0x00007fffd5a3e3c0

Instruction Pointer:
  RIP: 0x000055a3b2e4a1a5

Flags (RFLAGS):
  CF (Carry): 0
  ZF (Zero): 1
  SF (Sign): 0
  OF (Overflow): 0
  IF (Interrupt Enable): 1

=== SEGMENT REGISTERS ===
  CS: 0x0033 (Code Segment, Ring 3)
  DS: 0x0000 (Data Segment)
  SS: 0x002b (Stack Segment, Ring 3)

=== CONTROL REGISTERS ===
(Requires kernel permissions - skipping CR0-CR4)

=== CPU MODE ===
Current Mode: Long Mode (64-bit)
  - Paging enabled
  - Flat memory model
  - 4-level page tables

=== PRIVILEGE LEVEL ===
Current Ring: Ring 3 (User Mode)
You are in the Matrix (blue pill world).
```

---

## ‚ö° SECTION 3.1 : BONUS üî• AVANC√â (OPTIONNEL)

**Difficult√© Bonus :**
‚òÖ‚òÖ‚òÖ‚òÖ‚òÖ‚òÖ‚òÖ‚òÜ‚òÜ‚òÜ (7/10)

**R√©compense :**
XP √ó3

**Time Complexity attendue :**
O(1)

**Space Complexity attendue :**
O(1)

**Domaines Bonus :**
`CPU, ASM`

### 3.1.1 Consigne Bonus

**üéÆ THE MATRIX ‚Äî "Free Your Mind"**

Morpheus : *"Tu crois que c'est de l'air que tu respires ?"*

Maintenant que tu connais les bases, il est temps de plonger dans les **MSR (Model-Specific Registers)** ‚Äî les registres secrets que seul le kernel peut lire.

**Ta mission bonus :**

Impl√©menter la lecture et l'analyse des **MSR** (via `/dev/cpu/0/msr` ou module kernel) :

1. **IA32_EFER** : Extended Feature Enable Register (active le Long Mode)
2. **IA32_STAR** : Syscall Target Address Register (segments pour syscall)
3. **IA32_LSTAR** : Long Mode Syscall Target (adresse du handler syscall)
4. **IA32_FS_BASE** / **IA32_GS_BASE** : Bases des segments FS/GS

Bonus suppl√©mentaire : D√©tecter les **CPU features** via `CPUID` :
- SSE, AVX, AVX-512
- Hardware virtualization (VT-x/AMD-V)
- TSX (Transactional Synchronization Extensions)

**Entr√©e :**
- MSR ID (ex: `0xC0000080` pour IA32_EFER)

**Sortie :**
- Valeur 64-bit du MSR
- D√©codage des flags

**Contraintes :**
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ  MSR ‚àà [0xC0000000, 0xC0001FFF]        ‚îÇ
‚îÇ  N√©cessite permissions kernel           ‚îÇ
‚îÇ  Utiliser /dev/cpu/0/msr ou ioctl       ‚îÇ
‚îÇ  G√©rer EPERM (permission denied)        ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò

**Exemples :**

| MSR | Valeur | D√©codage |
|-----|--------|----------|
| `IA32_EFER (0xC0000080)` | `0x0000000000000D01` | LME=1, LMA=1, NXE=1 (Long Mode actif, NX bit activ√©) |
| `IA32_LSTAR (0xC0000082)` | `0xFFFFFFFF81C00000` | Adresse du syscall handler kernel |

### 3.1.2 Prototype Bonus

```c
// MSR operations
typedef struct {
    uint32_t msr_id;
    uint64_t value;
    const char *name;
    const char *description;
} msr_info_t;

int read_msr(uint32_t msr_id, uint64_t *value);
void decode_ia32_efer(uint64_t efer);
void decode_ia32_star(uint64_t star);

// CPUID features
typedef struct {
    bool sse;
    bool sse2;
    bool avx;
    bool avx2;
    bool avx512;
    bool vmx;        // Intel VT-x
    bool svm;        // AMD-V
    bool tsx;
} cpu_features_t;

int get_cpu_features(cpu_features_t *features);
void print_cpu_features(const cpu_features_t *features);
```

### 3.1.3 Ce qui change par rapport √† l'exercice de base

| Aspect | Base | Bonus |
|--------|------|-------|
| Registres | Registres g√©n√©raux (RAX, RBX, etc.) | MSR (Model-Specific Registers) |
| Permissions | User space (Ring 3) | Kernel space requis (Ring 0) |
| Acc√®s | Assembleur inline simple | `/dev/cpu/0/msr` ou module kernel |
| Complexit√© | Lecture directe | D√©codage des flags MSR + CPUID |

---

## ‚úÖ‚ùå SECTION 4 : ZONE CORRECTION

### 4.1 Moulinette

| # | Test | Crit√®re | Points |
|---|------|---------|--------|
| 1 | `kernel_info` | D√©tecte le type de kernel (Linux = Monolithic) | 10 |
| 2 | `get_registers` | Lit RAX, RBX, RCX, RDX, RSI, RDI | 15 |
| 3 | `get_rsp_rbp` | Lit RSP et RBP (stack pointers) | 10 |
| 4 | `get_rip` | Lit RIP (instruction pointer) | 10 |
| 5 | `parse_rflags` | D√©code CF, ZF, SF, OF, IF | 15 |
| 6 | `get_segments` | Lit CS, DS, SS et d√©tecte le ring (CPL) | 15 |
| 7 | `cpu_mode` | D√©tecte Long Mode (64-bit) | 10 |
| 8 | `error_handling` | G√®re les erreurs d'acc√®s (CR*, MSR) | 10 |
| 9 | **BONUS** `read_msr` | Lit IA32_EFER, IA32_LSTAR | 30 |
| 10 | **BONUS** `cpuid_features` | D√©tecte SSE/AVX/VMX | 30 |

**Seuil de validation :** 70/100 (sans bonus)

### 4.2 main.c de test

```c
#include "kernel_arch.h"
#include <assert.h>

int main(void) {
    // Test 1: Kernel info
    kernel_info_t kinfo;
    assert(get_kernel_info(&kinfo) == 0);
    assert(strlen(kinfo.name) > 0);
    printf("[OK] Kernel: %s %s\n", kinfo.name, kinfo.version);

    // Test 2-4: Registers
    cpu_registers_t regs;
    assert(get_cpu_registers(&regs) == 0);
    printf("[OK] RAX=0x%lx, RSP=0x%lx, RIP=0x%lx\n",
           regs.rax, regs.rsp, regs.rip);

    // Test 5: RFLAGS
    assert(regs.rflags != 0);
    printf("[OK] RFLAGS=0x%lx\n", regs.rflags);

    // Test 6: Segments
    assert(regs.cs != 0);
    uint8_t cpl = regs.cs & 0x3;  // Bits 0-1 = CPL
    assert(cpl == 3);  // User mode
    printf("[OK] CS=0x%x (Ring %d)\n", regs.cs, cpl);

    // Test 7: CPU mode
    cpu_mode_t mode = get_cpu_mode();
    assert(mode == CPU_MODE_LONG);
    printf("[OK] CPU Mode: Long (64-bit)\n");

    // Test 8: Error handling
    control_registers_t cr;
    int ret = get_control_registers(&cr);
    if (ret == -1) {
        printf("[OK] CR access denied (expected in user mode)\n");
    }

    printf("\nAll tests passed!\n");
    return 0;
}
```

### 4.3 Solution de r√©f√©rence

```c
// kernel_concepts.c
#include "kernel_arch.h"
#include <stdio.h>
#include <string.h>
#include <sys/utsname.h>

int get_kernel_info(kernel_info_t *info) {
    if (!info)
        return -1;

    struct utsname uts;
    if (uname(&uts) == -1)
        return -1;

    strncpy(info->name, uts.sysname, sizeof(info->name) - 1);
    strncpy(info->version, uts.release, sizeof(info->version) - 1);

    // Linux est monolithique
    if (strcmp(uts.sysname, "Linux") == 0)
        info->type = KERNEL_MONOLITHIC;
    else if (strstr(uts.sysname, "MINIX") != NULL)
        info->type = KERNEL_MICROKERNEL;
    else
        info->type = KERNEL_HYBRID;  // Windows, macOS

    return 0;
}

// registers.c
#include "kernel_arch.h"

int get_cpu_registers(cpu_registers_t *regs) {
    if (!regs)
        return -1;

    // Lire les registres g√©n√©raux via assembleur inline
    __asm__ volatile (
        "movq %%rax, %0\n"
        "movq %%rbx, %1\n"
        "movq %%rcx, %2\n"
        "movq %%rdx, %3\n"
        "movq %%rsi, %4\n"
        "movq %%rdi, %5\n"
        : "=m"(regs->rax), "=m"(regs->rbx), "=m"(regs->rcx),
          "=m"(regs->rdx), "=m"(regs->rsi), "=m"(regs->rdi)
    );

    // Stack pointers
    __asm__ volatile (
        "movq %%rsp, %0\n"
        "movq %%rbp, %1\n"
        : "=m"(regs->rsp), "=m"(regs->rbp)
    );

    // Instruction pointer (RIP)
    __asm__ volatile (
        "leaq (%%rip), %0\n"
        : "=r"(regs->rip)
    );

    // RFLAGS
    __asm__ volatile (
        "pushfq\n"
        "popq %0\n"
        : "=r"(regs->rflags)
    );

    // Segment registers
    __asm__ volatile (
        "movw %%cs, %0\n"
        "movw %%ds, %1\n"
        "movw %%ss, %2\n"
        "movw %%es, %3\n"
        "movw %%fs, %4\n"
        "movw %%gs, %5\n"
        : "=r"(regs->cs), "=r"(regs->ds), "=r"(regs->ss),
          "=r"(regs->es), "=r"(regs->fs), "=r"(regs->gs)
    );

    return 0;
}

// cpu_mode.c
#include "kernel_arch.h"

cpu_mode_t get_cpu_mode(void) {
    uint64_t efer = 0;

    // V√©rifier si on est en Long Mode via le registre CS
    uint16_t cs;
    __asm__ volatile ("movw %%cs, %0" : "=r"(cs));

    // En Long Mode, CS pointe vers un descripteur 64-bit
    // CPL dans les 2 bits de poids faible
    uint8_t cpl = cs & 0x3;

    // Si on peut lire EFER (MSR), on v√©rifie le bit LMA
    // Sinon, on d√©duit du CS
    // En pratique, si le code compile en 64-bit, on est en Long Mode
    #ifdef __x86_64__
        return CPU_MODE_LONG;
    #else
        return CPU_MODE_PROTECTED;
    #endif
}
```

### 4.4 Solutions alternatives accept√©es

**Alternative 1 : Utiliser `/proc/cpuinfo`**

```c
int get_kernel_info_proc(kernel_info_t *info) {
    FILE *fp = fopen("/proc/version", "r");
    if (!fp)
        return -1;

    char line[256];
    if (fgets(line, sizeof(line), fp)) {
        if (strstr(line, "Linux"))
            info->type = KERNEL_MONOLITHIC;
        sscanf(line, "%s version %s", info->name, info->version);
    }

    fclose(fp);
    return 0;
}
```

**Alternative 2 : Lire RFLAGS diff√©remment**

```c
uint64_t get_rflags_alt(void) {
    uint64_t flags;
    __asm__ volatile (
        "lahf\n"           // Load FLAGS into AH
        "seto %%al\n"      // Set AL to overflow flag
        "movq %%rax, %0\n"
        : "=r"(flags)
        :
        : "rax"
    );
    return flags;
}
```

### 4.5 Solutions refus√©es

**Solution refus√©e 1 : Hardcoder les valeurs**

```c
// ‚ùå REFUS√â
int get_cpu_registers(cpu_registers_t *regs) {
    regs->rax = 0;  // Hardcod√© !
    regs->rbx = 0;
    regs->rsp = 0x7fffffffe000;  // Adresse typique de stack
    return 0;
}
```
**Pourquoi c'est refus√© :** Ne lit PAS les vrais registres. L'exercice demande une lecture dynamique.

**Solution refus√©e 2 : Ignorer les erreurs**

```c
// ‚ùå REFUS√â
int get_control_registers(control_registers_t *cr) {
    // Tente de lire CR0 depuis user mode ‚Üí segfault !
    __asm__ volatile ("movq %%cr0, %0" : "=r"(cr->cr0));
    return 0;
}
```
**Pourquoi c'est refus√© :** Provoque un segfault (acc√®s CR* depuis Ring 3 interdit). Doit retourner `-1` avec errno.

### 4.6 Solution bonus de r√©f√©rence

```c
// msr.c (BONUS)
#include "kernel_arch.h"
#include <fcntl.h>
#include <unistd.h>
#include <errno.h>

int read_msr(uint32_t msr_id, uint64_t *value) {
    if (!value)
        return -1;

    int fd = open("/dev/cpu/0/msr", O_RDONLY);
    if (fd == -1) {
        // Permission denied ou module msr non charg√©
        return -1;
    }

    if (pread(fd, value, sizeof(*value), msr_id) != sizeof(*value)) {
        close(fd);
        return -1;
    }

    close(fd);
    return 0;
}

void decode_ia32_efer(uint64_t efer) {
    printf("IA32_EFER (0xC0000080): 0x%016lx\n", efer);
    printf("  SCE (Syscall Enable): %d\n", (efer & (1 << 0)) ? 1 : 0);
    printf("  LME (Long Mode Enable): %d\n", (efer & (1 << 8)) ? 1 : 0);
    printf("  LMA (Long Mode Active): %d\n", (efer & (1 << 10)) ? 1 : 0);
    printf("  NXE (No-Execute Enable): %d\n", (efer & (1 << 11)) ? 1 : 0);
}

// cpuid.c (BONUS)
#include "kernel_arch.h"

int get_cpu_features(cpu_features_t *features) {
    if (!features)
        return -1;

    uint32_t eax, ebx, ecx, edx;

    // CPUID leaf 1 : Feature Information
    __asm__ volatile (
        "cpuid"
        : "=a"(eax), "=b"(ebx), "=c"(ecx), "=d"(edx)
        : "a"(1)
    );

    features->sse = (edx & (1 << 25)) != 0;
    features->sse2 = (edx & (1 << 26)) != 0;
    features->vmx = (ecx & (1 << 5)) != 0;   // Intel VT-x

    // CPUID leaf 7 : Extended Features
    __asm__ volatile (
        "cpuid"
        : "=a"(eax), "=b"(ebx), "=c"(ecx), "=d"(edx)
        : "a"(7), "c"(0)
    );

    features->avx2 = (ebx & (1 << 5)) != 0;
    features->avx512 = (ebx & (1 << 16)) != 0;
    features->tsx = (ebx & (1 << 11)) != 0;

    return 0;
}
```

### 4.7 Solutions alternatives bonus

**Alternative BONUS 1 : Lire MSR via module kernel personnalis√©**

Si `/dev/cpu/0/msr` n'est pas disponible, cr√©er un module kernel minimal :

```c
// msr_reader.c (module kernel)
#include <linux/module.h>
#include <linux/kernel.h>

static int __init msr_init(void) {
    uint64_t efer;
    rdmsrl(MSR_EFER, efer);
    printk(KERN_INFO "IA32_EFER: 0x%llx\n", efer);
    return 0;
}

module_init(msr_init);
MODULE_LICENSE("GPL");
```

Compiler et charger :
```bash
$ make -C /lib/modules/$(uname -r)/build M=$(pwd) modules
$ sudo insmod msr_reader.ko
$ dmesg | tail
```

### 4.8 Solutions refus√©es bonus

**Solution refus√©e BONUS 1 : Lire MSR sans permissions**

```c
// ‚ùå REFUS√â
int read_msr_wrong(uint32_t msr_id, uint64_t *value) {
    // Tente RDMSR depuis user mode ‚Üí exception #GP !
    __asm__ volatile ("rdmsr" : "=A"(*value) : "c"(msr_id));
    return 0;
}
```
**Pourquoi :** `RDMSR` est une instruction privil√©gi√©e (Ring 0 uniquement). Provoque une General Protection Fault.

### 4.9 spec.json

```json
{
  "name": "kernel_reality_check",
  "language": "c",
  "type": "cours_code",
  "tier": 1,
  "tier_info": "Concept isol√©",
  "tags": ["kernel", "x86-64", "registers", "privileges"],
  "passing_score": 70,

  "function": {
    "name": "get_cpu_registers",
    "prototype": "int get_cpu_registers(cpu_registers_t *regs)",
    "return_type": "int",
    "parameters": [
      {"name": "regs", "type": "cpu_registers_t *"}
    ]
  },

  "driver": {
    "reference": "int ref_get_cpu_registers(cpu_registers_t *regs) { if (!regs) return -1; __asm__ volatile (\"movq %%rax, %0\" : \"=m\"(regs->rax)); __asm__ volatile (\"movq %%rbx, %0\" : \"=m\"(regs->rbx)); __asm__ volatile (\"movq %%rsp, %0\" : \"=m\"(regs->rsp)); __asm__ volatile (\"pushfq; popq %0\" : \"=r\"(regs->rflags)); __asm__ volatile (\"movw %%cs, %0\" : \"=r\"(regs->cs)); return 0; }",

    "edge_cases": [
      {
        "name": "null_pointer",
        "args": [null],
        "expected": -1,
        "is_trap": true,
        "trap_explanation": "Pointeur NULL, doit retourner -1"
      },
      {
        "name": "valid_struct",
        "args": ["&valid_regs"],
        "expected": 0
      },
      {
        "name": "check_rflags_nonzero",
        "args": ["&valid_regs"],
        "expected": "regs.rflags != 0",
        "is_trap": true,
        "trap_explanation": "RFLAGS ne peut pas √™tre 0 (au moins IF=1)"
      },
      {
        "name": "check_ring3",
        "args": ["&valid_regs"],
        "expected": "(regs.cs & 0x3) == 3",
        "is_trap": true,
        "trap_explanation": "En user mode, CPL (CS bits 0-1) doit √™tre 3"
      }
    ],

    "fuzzing": {
      "enabled": false,
      "iterations": 0,
      "generators": []
    }
  },

  "norm": {
    "allowed_functions": ["malloc", "free", "printf", "uname", "open", "close", "pread"],
    "forbidden_functions": [],
    "check_security": true,
    "check_memory": true,
    "blocking": true
  }
}
```

### 4.10 Solutions Mutantes

```c
/* Mutant A (Safety) : Pas de v√©rification NULL */
int mutant_a_get_cpu_registers(cpu_registers_t *regs) {
    // ‚ùå Pas de v√©rification NULL
    __asm__ volatile ("movq %%rax, %0" : "=m"(regs->rax));
    return 0;
}
// Pourquoi c'est faux : Segfault si regs == NULL
// Ce qui √©tait pens√© : "Le caller ne passera jamais NULL"

/* Mutant B (Boundary) : Oubli de sauvegarder certains registres */
int mutant_b_get_cpu_registers(cpu_registers_t *regs) {
    if (!regs) return -1;

    // ‚ùå Oublie RBX, RCX, RDX
    __asm__ volatile ("movq %%rax, %0" : "=m"(regs->rax));
    __asm__ volatile ("movq %%rsp, %0" : "=m"(regs->rsp));

    return 0;
}
// Pourquoi c'est faux : Structure incompl√®te, valeurs non initialis√©es
// Ce qui √©tait pens√© : "RAX et RSP suffisent"

/* Mutant C (Logic) : Confusion CPL/DPL */
int mutant_c_get_current_ring(void) {
    // ‚ùå Retourne toujours Ring 0
    return 0;
}
// Pourquoi c'est faux : En user mode, CPL = 3 (pas 0)
// Ce qui √©tait pens√© : "On ex√©cute du code kernel"

/* Mutant D (Return) : Structure non initialis√©e */
int mutant_d_get_cpu_registers(cpu_registers_t *regs) {
    if (!regs) return -1;

    // ‚ùå Oublie d'initialiser les champs
    // Juste retourne 0 sans lire les registres
    return 0;
}
// Pourquoi c'est faux : Donn√©es garbage dans *regs
// Ce qui √©tait pens√© : "Retourner 0 = succ√®s"

/* Mutant E (Resource) : Lecture CR0 depuis user mode */
int mutant_e_get_control_registers(control_registers_t *cr) {
    if (!cr) return -1;

    // ‚ùå Tente de lire CR0 (privil√®ge Ring 0 requis)
    __asm__ volatile ("movq %%cr0, %0" : "=r"(cr->cr0));

    return 0;
}
// Pourquoi c'est faux : Instruction privil√©gi√©e ‚Üí #GP (segfault)
// Ce qui √©tait pens√© : "L'assembleur inline peut tout faire"
```

---

## üß† SECTION 5 : COMPRENDRE

### 5.1 Ce que cet exercice enseigne

Cet exercice couvre **3 concepts fondamentaux** :

1. **Architecture du Kernel** : Diff√©rence entre Monolithique, Microkernel, Hybrid
2. **Registres CPU x86-64** : GP registers, stack, instruction pointer, flags
3. **Niveaux de privil√®ge** : Ring 0 (kernel) vs Ring 3 (user)

**Comp√©tences acquises :**
- Utiliser l'assembleur inline en C
- Comprendre la segmentation x86-64
- Interpr√©ter les registres syst√®me (RFLAGS, CS, CR*)
- G√©rer les permissions (Ring 0 vs Ring 3)

### 5.2 LDA ‚Äî Traduction litt√©rale en fran√ßais

```
FONCTION get_cpu_registers QUI RETOURNE UN ENTIER ET PREND EN PARAM√àTRE regs QUI EST UN POINTEUR VERS UNE STRUCTURE cpu_registers_t
D√âBUT FONCTION
    SI regs EST √âGAL √Ä NUL ALORS
        RETOURNER LA VALEUR MOINS 1
    FIN SI

    EX√âCUTER L'ASSEMBLEUR EN LIGNE :
        D√âPLACER LE CONTENU DU REGISTRE RAX VERS regs POINTANT VERS rax
    FIN ASSEMBLEUR

    EX√âCUTER L'ASSEMBLEUR EN LIGNE :
        D√âPLACER LE CONTENU DU REGISTRE RBX VERS regs POINTANT VERS rbx
    FIN ASSEMBLEUR

    EX√âCUTER L'ASSEMBLEUR EN LIGNE :
        D√âPLACER LE CONTENU DU REGISTRE RSP VERS regs POINTANT VERS rsp
    FIN ASSEMBLEUR

    EX√âCUTER L'ASSEMBLEUR EN LIGNE :
        EMPILER LE REGISTRE RFLAGS SUR LA PILE
        D√âPILER LA VALEUR DANS regs POINTANT VERS rflags
    FIN ASSEMBLEUR

    EX√âCUTER L'ASSEMBLEUR EN LIGNE :
        D√âPLACER LE CONTENU DU REGISTRE DE SEGMENT CS VERS regs POINTANT VERS cs
    FIN ASSEMBLEUR

    RETOURNER LA VALEUR 0
FIN FONCTION
```

### 5.2.2 Style Acad√©mique Universitaire

**Algorithme : Acquisition de l'√©tat des registres processeur**

```
Fonction : get_cpu_registers(regs : pointeur vers structure)
Pr√©condition : regs ‚â† NULL
Postcondition : regs contient les valeurs actuelles des registres CPU

D√âBUT
    Validation des entr√©es :
        SI regs = NULL ALORS
            RETOURNER code_erreur (-1)
        FIN SI

    Lecture des registres g√©n√©raux :
        POUR CHAQUE registre r DANS {RAX, RBX, RCX, RDX, RSI, RDI} FAIRE
            LIRE la valeur actuelle de r via instruction MOV
            STOCKER dans regs.r
        FIN POUR

    Lecture des pointeurs de pile :
        LIRE RSP (Stack Pointer)
        LIRE RBP (Base Pointer)

    Lecture du pointeur d'instruction :
        CALCULER RIP via LEA (Load Effective Address)

    Lecture du registre de flags :
        EMPILER RFLAGS (PUSHFQ)
        D√âPILER dans variable temporaire (POPQ)

    Lecture des registres de segment :
        POUR CHAQUE segment s DANS {CS, DS, SS, ES, FS, GS} FAIRE
            LIRE s via instruction MOVW
        FIN POUR

    RETOURNER succ√®s (0)
FIN
```

### 5.2.2.1 Logic Flow (Structured English)

```
ALGORITHM: CPU Register Snapshot
---
INPUT: regs (pointer to cpu_registers_t)
OUTPUT: 0 on success, -1 on error

1. GUARD CLAUSES:
   IF regs is NULL:
      RETURN -1

2. CAPTURE General Purpose Registers:
   a. USE inline assembly "movq %%rax, %0"
      STORE into regs->rax

   b. REPEAT for RBX, RCX, RDX, RSI, RDI

3. CAPTURE Stack Pointers:
   a. READ RSP ‚Üí regs->rsp
   b. READ RBP ‚Üí regs->rbp

4. CAPTURE Instruction Pointer:
   USE "leaq (%%rip), %0" ‚Üí regs->rip

5. CAPTURE Flags Register:
   a. PUSH RFLAGS onto stack (pushfq)
   b. POP into regs->rflags (popq)

6. CAPTURE Segment Registers:
   FOR each segment in [CS, DS, SS, ES, FS, GS]:
      USE "movw %%<seg>, %0" ‚Üí regs-><seg>

7. RETURN 0 (success)
```

### 5.2.3 Repr√©sentation Algorithmique (Fail-Fast)

```
FONCTION : get_cpu_registers(regs)
---
INIT result = {success: false, error_code: 0}

1. V√âRIFIER validit√© du pointeur :
   |
   |-- SI regs == NULL :
   |     SET error_code = EINVAL
   |     RETOURNER Erreur "Invalid pointer"
   |

2. TENTER lecture des registres g√©n√©raux :
   |
   |-- POUR chaque registre GP (RAX, RBX, ...) :
   |     |
   |     |-- EX√âCUTER instruction assembleur MOV
   |     |-- EN CAS D'ERREUR :
   |     |     RETOURNER Erreur "Assembly failed"
   |     |
   |     |-- STOCKER valeur dans structure
   |

3. TENTER lecture des registres de segment :
   |
   |-- POUR chaque segment (CS, DS, SS, ...) :
   |     |
   |     |-- EX√âCUTER instruction assembleur MOVW
   |     |-- V√âRIFIER que la valeur n'est pas 0 (sauf DS/ES)
   |     |-- STOCKER valeur
   |

4. CALCULER le niveau de privil√®ge :
   |
   |-- EXTRAIRE CPL = CS & 0x3
   |-- SI CPL != 3 :
   |     AVERTIR "Running in kernel mode (unexpected)"
   |

5. SET result.success = true
   RETOURNER Succ√®s avec structure remplie
```

### 5.2.3.1 Diagramme Mermaid (Logique de s√©curit√©)

```mermaid
graph TD
    A[D√©but: get_cpu_registers] --> B{regs == NULL ?}
    B -- Oui --> C[RETOUR: -1, EINVAL]
    B -- Non --> D[Initialiser structure]

    D --> E[Lire RAX via MOV]
    E --> F[Lire RBX via MOV]
    F --> G[Lire autres GP registers]

    G --> H[Lire RSP/RBP]
    H --> I{RSP valide ?}
    I -- Non --> C
    I -- Oui --> J[Lire RIP via LEA]

    J --> K[Lire RFLAGS via PUSHFQ/POPQ]
    K --> L{RFLAGS != 0 ?}
    L -- Non --> M[AVERTIR: Flags suspects]
    L -- Oui --> N[Lire segments CS, DS, SS]

    N --> O{CS != 0 ?}
    O -- Non --> C
    O -- Oui --> P[Calculer CPL = CS & 0x3]

    P --> Q{CPL == 3 ?}
    Q -- Non --> R[AVERTIR: Mode kernel]
    Q -- Oui --> S[RETOUR: 0, Succ√®s]

    M --> N
    R --> S
```

### 5.3 Visualisation ASCII

**Architecture x86-64 : Registres et Privil√®ges**

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                    CPU x86-64 (Intel/AMD)                         ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ                                                                   ‚îÇ
‚îÇ  REGISTRES G√âN√âRAUX (64-bit)                                      ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                             ‚îÇ
‚îÇ  ‚îÇ RAX  ‚îÇ ‚îÇ RBX  ‚îÇ ‚îÇ RCX  ‚îÇ ‚îÇ RDX  ‚îÇ  (Accumulator, Base, ...)   ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                             ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                                                ‚îÇ
‚îÇ  ‚îÇ RSI  ‚îÇ ‚îÇ RDI  ‚îÇ  (Source, Destination)                        ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                                                ‚îÇ
‚îÇ                                                                   ‚îÇ
‚îÇ  REGISTRES DE PILE                                                ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                                                ‚îÇ
‚îÇ  ‚îÇ RSP  ‚îÇ ‚îÇ RBP  ‚îÇ  (Stack Pointer, Base Pointer)                ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îò ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                                                ‚îÇ
‚îÇ     ‚îÇ                                                             ‚îÇ
‚îÇ     ‚îî‚îÄ‚îÄ‚ñ∫ Points to current stack top                             ‚îÇ
‚îÇ                                                                   ‚îÇ
‚îÇ  REGISTRE D'INSTRUCTION                                           ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                                                         ‚îÇ
‚îÇ  ‚îÇ RIP  ‚îÇ  (Instruction Pointer - prochaine instruction)         ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îò                                                         ‚îÇ
‚îÇ     ‚îÇ                                                             ‚îÇ
‚îÇ     ‚îî‚îÄ‚îÄ‚ñ∫ Points to code to execute                               ‚îÇ
‚îÇ                                                                   ‚îÇ
‚îÇ  REGISTRE DE FLAGS (RFLAGS)                                       ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê               ‚îÇ
‚îÇ  ‚îÇ CF ZF SF OF DF IF TF ... IOPL ... ‚îÇ               ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò               ‚îÇ
‚îÇ    ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ       ‚îÇ                                   ‚îÇ
‚îÇ    ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ       ‚îî‚îÄ I/O Privilege Level (0-3)        ‚îÇ
‚îÇ    ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ Trap Flag (single step)          ‚îÇ
‚îÇ    ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ Interrupt Enable                 ‚îÇ
‚îÇ    ‚îÇ  ‚îÇ  ‚îÇ  ‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ Direction Flag                   ‚îÇ
‚îÇ    ‚îÇ  ‚îÇ  ‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ Overflow Flag                    ‚îÇ
‚îÇ    ‚îÇ  ‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ Sign Flag                        ‚îÇ
‚îÇ    ‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ Zero Flag                        ‚îÇ
‚îÇ    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ Carry Flag                       ‚îÇ
‚îÇ                                                                   ‚îÇ
‚îÇ  REGISTRES DE SEGMENT                                             ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îê                                            ‚îÇ
‚îÇ  ‚îÇ CS ‚îÇ ‚îÇ DS ‚îÇ ‚îÇ SS ‚îÇ  (Code, Data, Stack Segments)             ‚îÇ
‚îÇ  ‚îî‚îÄ‚î¨‚îÄ‚îÄ‚îò ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îò                                            ‚îÇ
‚îÇ    ‚îÇ                                                             ‚îÇ
‚îÇ    ‚îî‚îÄ‚îÄ‚ñ∫ CS & 0x3 = CPL (Current Privilege Level)                ‚îÇ
‚îÇ                                                                   ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò

‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ             NIVEAUX DE PRIVIL√àGE (Protection Rings)               ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ                                                                   ‚îÇ
‚îÇ                       ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                               ‚îÇ
‚îÇ                       ‚îÇ  Ring 0   ‚îÇ ‚Üê Kernel (CPL=0)             ‚îÇ
‚îÇ                       ‚îÇ  Kernel   ‚îÇ   ‚Ä¢ Acc√®s total hardware      ‚îÇ
‚îÇ                   ‚îå‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îê                           ‚îÇ
‚îÇ                   ‚îÇ     Ring 1/2      ‚îÇ ‚Üê Drivers (unused)        ‚îÇ
‚îÇ               ‚îå‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îê                       ‚îÇ
‚îÇ               ‚îÇ       Ring 3              ‚îÇ ‚Üê User (CPL=3)        ‚îÇ
‚îÇ               ‚îÇ   Applications            ‚îÇ   ‚Ä¢ Acc√®s restreint   ‚îÇ
‚îÇ               ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò   ‚Ä¢ Via syscalls      ‚îÇ
‚îÇ                                                                   ‚îÇ
‚îÇ  TRANSITION Ring 3 ‚Üí Ring 0 :                                     ‚îÇ
‚îÇ    ‚Ä¢ Syscall (SYSCALL instruction)                                ‚îÇ
‚îÇ    ‚Ä¢ Interrupt (INT, hardware interrupt)                          ‚îÇ
‚îÇ    ‚Ä¢ Exception (page fault, div by 0, ...)                        ‚îÇ
‚îÇ                                                                   ‚îÇ
‚îÇ  TRANSITION Ring 0 ‚Üí Ring 3 :                                     ‚îÇ
‚îÇ    ‚Ä¢ Sysret (SYSRET instruction)                                  ‚îÇ
‚îÇ    ‚Ä¢ Interrupt return (IRET)                                      ‚îÇ
‚îÇ                                                                   ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò

EXEMPLE : Syscall read(fd, buf, count)
-----------------------------------------

User Space (Ring 3):            Kernel Space (Ring 0):
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê               ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ               ‚îÇ   SYSCALL     ‚îÇ                  ‚îÇ
‚îÇ  RAX = 0      ‚îÇ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñ∫‚îÇ  Handler syscall ‚îÇ
‚îÇ  RDI = fd     ‚îÇ               ‚îÇ                  ‚îÇ
‚îÇ  RSI = buf    ‚îÇ               ‚îÇ  1. Save RCX, R11‚îÇ
‚îÇ  RDX = count  ‚îÇ               ‚îÇ  2. Switch stack ‚îÇ
‚îÇ               ‚îÇ               ‚îÇ     (RSP ‚Üê TSS)  ‚îÇ
‚îÇ  CS = 0x33    ‚îÇ               ‚îÇ  3. Execute code ‚îÇ
‚îÇ  (CPL = 3)    ‚îÇ               ‚îÇ                  ‚îÇ
‚îÇ               ‚îÇ   SYSRET      ‚îÇ  CS = 0x08       ‚îÇ
‚îÇ  R√©sultat ‚óÑ‚îÄ‚îÄ‚îÄ‚îÇ‚óÑ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÇ  (CPL = 0)       ‚îÇ
‚îÇ  dans RAX     ‚îÇ               ‚îÇ                  ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò               ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

**Segmentation en mode Long (64-bit) :**

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ  FLAT MEMORY MODEL (Modern x86-64)                               ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ                                                                  ‚îÇ
‚îÇ  En mode Long (64-bit), la segmentation est PRESQUE D√âSACTIV√âE   ‚îÇ
‚îÇ                                                                  ‚îÇ
‚îÇ  GDT (Global Descriptor Table) :                                 ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê            ‚îÇ
‚îÇ  ‚îÇ 0  ‚îÇ NULL descriptor                             ‚îÇ            ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§            ‚îÇ
‚îÇ  ‚îÇ 1  ‚îÇ Kernel Code 64 (base=0, limit=FFFFF)       ‚îÇ            ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§            ‚îÇ
‚îÇ  ‚îÇ 2  ‚îÇ Kernel Data 64 (base=0, limit=FFFFF)       ‚îÇ            ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§            ‚îÇ
‚îÇ  ‚îÇ 3  ‚îÇ User Code 32 (compat mode)                 ‚îÇ            ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§            ‚îÇ
‚îÇ  ‚îÇ 4  ‚îÇ User Data 64 (base=0, limit=FFFFF)         ‚îÇ            ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§            ‚îÇ
‚îÇ  ‚îÇ 5  ‚îÇ User Code 64 (base=0, limit=FFFFF)         ‚îÇ            ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§            ‚îÇ
‚îÇ  ‚îÇ 6  ‚îÇ TSS (Task State Segment)                   ‚îÇ            ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò            ‚îÇ
‚îÇ                                                                  ‚îÇ
‚îÇ  ‚ö†Ô∏è Tous les segments ont base=0 et limit=max                    ‚îÇ
‚îÇ  ‚Üí L'adresse logique = adresse lin√©aire (pas de translation)    ‚îÇ
‚îÇ  ‚Üí La protection m√©moire se fait via PAGING (CR3)               ‚îÇ
‚îÇ                                                                  ‚îÇ
‚îÇ  Pourquoi la segmentation existe encore ?                        ‚îÇ
‚îÇ  ‚Üí Pour stocker le CPL (Current Privilege Level) dans CS        ‚îÇ
‚îÇ                                                                  ‚îÇ
‚îÇ  S√©lecteur CS :                                                  ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                                      ‚îÇ
‚îÇ  ‚îÇ  Index (13)  ‚îÇTI ‚îÇ RPL ‚îÇ                                      ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                                      ‚îÇ
‚îÇ         ‚îÇ          ‚îÇ    ‚îÇ                                        ‚îÇ
‚îÇ         ‚îÇ          ‚îÇ    ‚îî‚îÄ‚ñ∫ RPL (Requested Privilege Level)     ‚îÇ
‚îÇ         ‚îÇ          ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñ∫ TI (Table Indicator: 0=GDT, 1=LDT)  ‚îÇ
‚îÇ         ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñ∫ Index dans la GDT                   ‚îÇ
‚îÇ                                                                  ‚îÇ
‚îÇ  Exemple : CS = 0x0033                                           ‚îÇ
‚îÇ    Index = 0x33 >> 3 = 6  (Entr√©e 6 de la GDT)                  ‚îÇ
‚îÇ    TI = 0                 (GDT)                                  ‚îÇ
‚îÇ    RPL = 3                (Ring 3 = User Mode)                   ‚îÇ
‚îÇ                                                                  ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

### 5.4 Les pi√®ges en d√©tail

#### Pi√®ge 1 : Lire RIP directement (IMPOSSIBLE)

```c
// ‚ùå FAUX
uint64_t rip;
__asm__ volatile ("movq %%rip, %0" : "=r"(rip));  // Erreur !
```

**Pourquoi c'est un pi√®ge :**
- RIP ne peut PAS √™tre lu directement avec `MOV`
- Il faut utiliser `LEA (load effective address)` avec RIP-relative addressing

**Solution :**
```c
// ‚úÖ CORRECT
__asm__ volatile ("leaq (%%rip), %0" : "=r"(rip));
```

#### Pi√®ge 2 : Confondre CPL et IOPL

```c
// Lecture du CS
uint16_t cs;
__asm__ volatile ("movw %%cs, %0" : "=r"(cs));

// ‚ùå FAUX : IOPL n'est PAS dans CS
uint8_t privilege = (cs >> 12) & 0x3;  // Erreur !

// ‚úÖ CORRECT : CPL est dans les 2 bits de poids faible
uint8_t cpl = cs & 0x3;  // Bits 0-1
```

**Pourquoi c'est un pi√®ge :**
- **CPL** (Current Privilege Level) : Bits 0-1 de CS (0=kernel, 3=user)
- **IOPL** (I/O Privilege Level) : Bits 12-13 de RFLAGS (pas CS !)

#### Pi√®ge 3 : Acc√©der aux registres de contr√¥le depuis Ring 3

```c
// ‚ùå PROVOQUE UN SEGFAULT
control_registers_t cr;
__asm__ volatile ("movq %%cr0, %0" : "=r"(cr.cr0));  // #GP !
```

**Pourquoi c'est un pi√®ge :**
- CR0, CR2, CR3, CR4 sont **privil√©gi√©s** (Ring 0 uniquement)
- Les lire depuis Ring 3 provoque une **General Protection Fault** (#GP)

**Solution :**
```c
// ‚úÖ CORRECT : G√©rer l'erreur
int get_control_registers(control_registers_t *cr) {
    if (!cr) return -1;

    // Depuis user space, on ne peut pas lire les CR*
    // Il faut un module kernel ou /proc/kcore
    return -1;  // Permission denied
}
```

#### Pi√®ge 4 : Oublier que RFLAGS peut modifier le flux

```c
// Modifier le Trap Flag (bit 8 de RFLAGS)
uint64_t rflags;
__asm__ volatile ("pushfq; popq %0" : "=r"(rflags));

rflags |= (1 << 8);  // Set TF

// ‚ùå DANGER : √Ä partir d'ici, exception APR√àS CHAQUE INSTRUCTION
__asm__ volatile ("pushq %0; popfq" : : "r"(rflags));

// Le programme est maintenant en single-step mode !
// Chaque instruction g√©n√®re une exception #DB (Debug)
```

**Pourquoi c'est un pi√®ge :**
- Le Trap Flag active le **mode single-step**
- Utilis√© par les debuggers (gdb), mais peut crasher un programme normal

#### Pi√®ge 5 : Hardcoder les s√©lecteurs de segment

```c
// ‚ùå FAUX : Hardcoder CS = 0x33
#define USER_CODE_SEGMENT 0x33

if (get_cs() == USER_CODE_SEGMENT) {
    // On est en user mode
}
```

**Pourquoi c'est un pi√®ge :**
- Les valeurs de CS/DS/SS **d√©pendent de l'OS et de la configuration**
- Sur certains kernels, CS user peut √™tre `0x23`, `0x33`, ou autre
- Il faut extraire le **CPL** (bits 0-1), pas comparer la valeur brute

**Solution :**
```c
// ‚úÖ CORRECT
uint16_t cs = get_cs();
uint8_t cpl = cs & 0x3;

if (cpl == 3) {
    // User mode
} else if (cpl == 0) {
    // Kernel mode
}
```

### 5.5 Cours Complet

#### 5.5.1 Architecture du Kernel

**Qu'est-ce qu'un kernel ?**

Le **kernel** (noyau) est la partie centrale d'un syst√®me d'exploitation. Il g√®re :
- Les **processus** (cr√©ation, scheduling, terminaison)
- La **m√©moire** (allocation, pagination, protection)
- Les **p√©riph√©riques** (drivers, I/O)
- Les **fichiers** (syst√®mes de fichiers)
- Le **r√©seau** (stack TCP/IP)

**3 types d'architecture :**

| Type | Description | Exemples | Avantages | Inconv√©nients |
|------|-------------|----------|-----------|---------------|
| **Monolithique** | Tous les services en kernel space | Linux, BSD, Unix | Performance (pas de context switch) | Bugs kernel = crash total |
| **Microkernel** | Kernel minimal, services en user space | Mach, L4, MINIX, QNX | Stabilit√© (crash isol√©), s√©curit√© | Overhead (IPC co√ªteux) |
| **Hybrid** | Compromis entre les deux | Windows NT, macOS (XNU) | Flexibilit√© | Complexit√© |

**Exemple : Linux (Monolithique)**

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ         USER SPACE (Ring 3)              ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê       ‚îÇ
‚îÇ  ‚îÇ  bash  ‚îÇ ‚îÇ  gcc   ‚îÇ ‚îÇ  vim   ‚îÇ       ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îò ‚îî‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îî‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îò       ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
        ‚îÇ         ‚îÇ          ‚îÇ
   ‚ïê‚ïê‚ïê‚ïê‚ïê‚ï™‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ï™‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ï™‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê Syscall barrier
        ‚îÇ         ‚îÇ          ‚îÇ
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ       KERNEL SPACE (Ring 0)              ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê   ‚îÇ
‚îÇ  ‚îÇ  Syscall Dispatcher              ‚îÇ   ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§   ‚îÇ
‚îÇ  ‚îÇ  Process Scheduler               ‚îÇ   ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§   ‚îÇ
‚îÇ  ‚îÇ  Memory Manager (MMU)            ‚îÇ   ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§   ‚îÇ
‚îÇ  ‚îÇ  File System (VFS, ext4, ...)    ‚îÇ   ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§   ‚îÇ
‚îÇ  ‚îÇ  Device Drivers (disk, network)  ‚îÇ   ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§   ‚îÇ
‚îÇ  ‚îÇ  Network Stack (TCP/IP)          ‚îÇ   ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò   ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

Tout tourne en Ring 0 ‚Üí performance maximale, mais un bug driver = kernel panic.

**Exemple : MINIX (Microkernel)**

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ         USER SPACE (Ring 3)              ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê       ‚îÇ
‚îÇ  ‚îÇ  bash  ‚îÇ ‚îÇ  gcc   ‚îÇ ‚îÇ  vim   ‚îÇ       ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò       ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îÇ
‚îÇ  ‚îÇ  File Server (VFS)                 ‚îÇ ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§ ‚îÇ
‚îÇ  ‚îÇ  Device Drivers                    ‚îÇ ‚îÇ
‚îÇ  ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§ ‚îÇ
‚îÇ  ‚îÇ  Network Stack                     ‚îÇ ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
              ‚îÇ IPC (Inter-Process Communication)
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ       KERNEL SPACE (Ring 0)              ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê   ‚îÇ
‚îÇ  ‚îÇ  Minimal Microkernel              ‚îÇ   ‚îÇ
‚îÇ  ‚îÇ  ‚Ä¢ IPC                            ‚îÇ   ‚îÇ
‚îÇ  ‚îÇ  ‚Ä¢ Scheduling                     ‚îÇ   ‚îÇ
‚îÇ  ‚îÇ  ‚Ä¢ Basic memory management        ‚îÇ   ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò   ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

Le kernel est MINIMAL ‚Üí si un driver crash, il ne crash que lui-m√™me (pas le kernel).

#### 5.5.2 Registres x86-64

**Types de registres :**

1. **Registres g√©n√©raux (GP)** : RAX, RBX, RCX, RDX, RSI, RDI, R8-R15
2. **Registres de pile** : RSP (Stack Pointer), RBP (Base Pointer)
3. **Registre d'instruction** : RIP (Instruction Pointer)
4. **Registre de flags** : RFLAGS
5. **Registres de segment** : CS, DS, SS, ES, FS, GS
6. **Registres de contr√¥le** : CR0, CR2, CR3, CR4
7. **MSR (Model-Specific Registers)** : IA32_EFER, IA32_LSTAR, ...

**RFLAGS (64-bit) :**

```
Bit  Nom   Description
---  ----  -----------
 0   CF    Carry Flag (retenue arithm√©tique)
 2   PF    Parity Flag (parit√©)
 4   AF    Auxiliary Carry Flag
 6   ZF    Zero Flag (r√©sultat = 0)
 7   SF    Sign Flag (r√©sultat n√©gatif)
 8   TF    Trap Flag (single-step mode)
 9   IF    Interrupt Enable Flag
10   DF    Direction Flag (string operations)
11   OF    Overflow Flag (d√©passement sign√©)
12-13 IOPL I/O Privilege Level (0-3)
14   NT    Nested Task Flag
16   RF    Resume Flag
17   VM    Virtual 8086 Mode
18   AC    Alignment Check
19   VIF   Virtual Interrupt Flag
20   VIP   Virtual Interrupt Pending
21   ID    CPUID support
```

**Flags importants :**

- **IF (Interrupt Flag)** : Si IF=1, les interruptions sont activ√©es
  - D√©sactiver : `CLI` (Clear Interrupt Flag)
  - Activer : `STI` (Set Interrupt Flag)

- **TF (Trap Flag)** : Si TF=1, le CPU g√©n√®re une exception apr√®s chaque instruction
  - Utilis√© par les debuggers pour le **single-stepping**

- **IOPL (I/O Privilege Level)** : Niveau de privil√®ge requis pour ex√©cuter IN/OUT
  - Si CPL > IOPL, instruction IN/OUT ‚Üí #GP (General Protection Fault)

#### 5.5.3 Niveaux de Privil√®ge (Protection Rings)

**Les 4 rings :**

```
Ring 0 : Kernel           (CPL = 0)
Ring 1 : Device drivers   (CPL = 1) ‚Äî UNUSED
Ring 2 : Device drivers   (CPL = 2) ‚Äî UNUSED
Ring 3 : Applications     (CPL = 3)
```

En pratique, **seuls Ring 0 et Ring 3 sont utilis√©s**.

**CPL, DPL, RPL :**

- **CPL (Current Privilege Level)** : Niveau actuel (extrait de CS bits 0-1)
- **DPL (Descriptor Privilege Level)** : Niveau requis pour acc√©der √† un segment
- **RPL (Requested Privilege Level)** : Niveau demand√© lors d'un acc√®s

**R√®gle de v√©rification :**
```
Pour acc√©der √† un segment :
  MAX(CPL, RPL) <= DPL

Exemple :
  CPL = 3 (user), RPL = 3, DPL = 0 (kernel segment)
  ‚Üí MAX(3, 3) = 3 > 0 ‚Üí ACC√àS REFUS√â (#GP)
```

**Transitions Ring 3 ‚Üí Ring 0 :**

1. **Syscall** : `SYSCALL` instruction
   - Charge RIP depuis `IA32_LSTAR` MSR
   - Charge CS/SS depuis `IA32_STAR` MSR
   - CPL passe √† 0

2. **Interrupt** : `INT n` ou hardware interrupt
   - Consulte l'IDT (Interrupt Descriptor Table)
   - Saute vers le handler
   - CPL passe √† 0

3. **Exception** : Division by zero, page fault, etc.
   - Similaire √† interrupt

**Retour Ring 0 ‚Üí Ring 3 :**

1. **Sysret** : `SYSRET` instruction
2. **Iret** : `IRET` instruction (retour d'interrupt)

#### 5.5.4 MSR (Model-Specific Registers)

Les **MSR** sont des registres sp√©cifiques au mod√®le de CPU. Ils configurent des fonctionnalit√©s avanc√©es.

**MSR importants :**

| MSR | ID | Description |
|-----|-----|-------------|
| `IA32_EFER` | `0xC0000080` | Extended Feature Enable Register |
| `IA32_STAR` | `0xC0000081` | Syscall Target Address (segments) |
| `IA32_LSTAR` | `0xC0000082` | Long Mode Syscall Target (RIP) |
| `IA32_FMASK` | `0xC0000084` | Syscall Flag Mask |
| `IA32_FS_BASE` | `0xC0000100` | FS segment base address |
| `IA32_GS_BASE` | `0xC0000101` | GS segment base address |
| `IA32_KERNEL_GS_BASE` | `0xC0000102` | Kernel GS base (swapped par SWAPGS) |

**IA32_EFER (Extended Feature Enable Register) :**

```
Bit  Nom   Description
---  ----  -----------
 0   SCE   Syscall Enable
 8   LME   Long Mode Enable
10   LMA   Long Mode Active (read-only)
11   NXE   No-Execute Enable (NX bit)
```

**Lecture MSR :**

```c
// Depuis Ring 0 (kernel) :
uint64_t value;
__asm__ volatile ("rdmsr" : "=A"(value) : "c"(msr_id));

// Depuis Ring 3 (user) :
int fd = open("/dev/cpu/0/msr", O_RDONLY);
pread(fd, &value, sizeof(value), msr_id);
close(fd);
```

### 5.6 Normes avec explications p√©dagogiques

#### Norme 1 : Assembleur inline

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ ‚ùå HORS NORME (syntaxe incorrecte)                              ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ asm("movq %%rax, %0" : "=r"(var));  // asm() deprecated        ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ ‚úÖ CONFORME                                                     ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ __asm__ volatile ("movq %%rax, %0" : "=r"(var));                ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ üìñ POURQUOI ?                                                   ‚îÇ
‚îÇ                                                                 ‚îÇ
‚îÇ ‚Ä¢ __asm__ : Portable (GCC, Clang, ICC)                          ‚îÇ
‚îÇ ‚Ä¢ volatile : Emp√™che l'optimisation (important pour I/O)        ‚îÇ
‚îÇ ‚Ä¢ %% : √âchapper les registres en assembleur inline             ‚îÇ
‚îÇ ‚Ä¢ Contraintes : "=r" (output register), "=m" (memory), etc.     ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

**Contraintes importantes :**

| Contrainte | Signification |
|------------|---------------|
| `"=r"` | Output dans un registre quelconque |
| `"=a"` | Output dans RAX |
| `"=m"` | Output en m√©moire |
| `"r"` | Input depuis un registre |
| `"i"` | Input imm√©diat (constante) |
| `"0"` | M√™me emplacement que l'op√©rande 0 |

**Exemple :**

```c
uint64_t add_with_carry(uint64_t a, uint64_t b, uint8_t *carry_out) {
    uint64_t result;
    uint8_t carry;

    __asm__ volatile (
        "addq %2, %0\n"      // result = a + b
        "setc %1\n"          // carry = CF
        : "=r"(result), "=r"(carry)
        : "r"(b), "0"(a)     // "0" = m√™me registre que result (a)
        : "cc"               // Clobber flags
    );

    if (carry_out)
        *carry_out = carry;

    return result;
}
```

#### Norme 2 : Gestion des erreurs

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ ‚ùå HORS NORME (pas de v√©rification)                             ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ int get_cpu_registers(cpu_registers_t *regs) {                 ‚îÇ
‚îÇ     __asm__ volatile ("movq %%rax, %0" : "=m"(regs->rax));      ‚îÇ
‚îÇ     return 0;  // Pas de v√©rification NULL                      ‚îÇ
‚îÇ }                                                               ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ ‚úÖ CONFORME                                                     ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ int get_cpu_registers(cpu_registers_t *regs) {                 ‚îÇ
‚îÇ     if (!regs)                                                  ‚îÇ
‚îÇ         return -1;                                              ‚îÇ
‚îÇ                                                                 ‚îÇ
‚îÇ     __asm__ volatile ("movq %%rax, %0" : "=m"(regs->rax));      ‚îÇ
‚îÇ     return 0;                                                   ‚îÇ
‚îÇ }                                                               ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ üìñ POURQUOI ?                                                   ‚îÇ
‚îÇ                                                                 ‚îÇ
‚îÇ ‚Ä¢ √âviter les segfaults (NULL pointer dereference)               ‚îÇ
‚îÇ ‚Ä¢ Convention UNIX : retourner -1 en cas d'erreur                ‚îÇ
‚îÇ ‚Ä¢ D√©finir errno si applicable (EINVAL, EPERM, ...)              ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

### 5.7 Simulation avec trace d'ex√©cution

**Simulation : Appel syscall read() depuis user space**

```
‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê
AVANT SYSCALL (Ring 3 - User Mode)
‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê

Registres :
  RAX = 0               (syscall number: read)
  RDI = 3               (fd)
  RSI = 0x7fff12340000  (buffer address)
  RDX = 1024            (count)
  RIP = 0x555555556789  (adresse de l'instruction SYSCALL)
  RSP = 0x7fffffffe400  (user stack)
  CS  = 0x33            (CPL = 3, user code segment)
  SS  = 0x2b            (user stack segment)

‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ
√âTAPE 1 : Ex√©cution de SYSCALL
‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ

L'instruction SYSCALL effectue :

1. Sauvegarder RIP + taille_instruction dans RCX
   RCX ‚Üê 0x55555555678E  (adresse de retour)

2. Sauvegarder RFLAGS dans R11
   R11 ‚Üê 0x0000000000000246

3. D√©sactiver les interruptions
   RFLAGS.IF ‚Üê 0

4. Charger le nouveau CS/SS depuis IA32_STAR MSR
   CS ‚Üê 0x08  (kernel code, CPL = 0)
   SS ‚Üê 0x10  (kernel stack)

5. Charger le nouveau RIP depuis IA32_LSTAR MSR
   RIP ‚Üê 0xFFFFFFFF81C00000  (entry_SYSCALL_64)

6. Charger le kernel stack depuis TSS.RSP0
   RSP ‚Üê 0xFFFF880000010000  (kernel stack)

‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê
APR√àS SYSCALL (Ring 0 - Kernel Mode)
‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê

Registres :
  RAX = 0               (syscall number - inchang√©)
  RDI = 3               (fd - inchang√©)
  RSI = 0x7fff12340000  (buffer - inchang√©)
  RDX = 1024            (count - inchang√©)
  RCX = 0x55555555678E  (adresse de retour user)
  R11 = 0x246           (anciens RFLAGS)
  RIP = 0xFFFFFFFF81C00000  (entry_SYSCALL_64)
  RSP = 0xFFFF880000010000  (kernel stack)
  CS  = 0x08            (CPL = 0, kernel code segment)
  SS  = 0x10            (kernel stack segment)

‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ
√âTAPE 2 : Handler syscall (entry_SYSCALL_64)
‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ

Le kernel ex√©cute :

1. Sauvegarder les registres user sur le kernel stack
   push R11, RCX, RAX, RBX, ...

2. Consulter la syscall table
   sys_call_table[RAX] ‚Üí sys_read

3. V√©rifier les permissions
   - Le fd est-il valide ?
   - L'adresse buffer est-elle en user space ?

4. Ex√©cuter sys_read()
   ‚Üí Lit depuis le fichier dans le buffer
   ‚Üí Retourne le nombre d'octets lus

5. Placer le r√©sultat dans RAX
   RAX ‚Üê 1024  (nombre d'octets lus)

‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ
√âTAPE 3 : Ex√©cution de SYSRET
‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ

L'instruction SYSRET effectue :

1. Restaurer RIP depuis RCX
   RIP ‚Üê RCX = 0x55555555678E

2. Restaurer RFLAGS depuis R11
   RFLAGS ‚Üê R11 = 0x246

3. Restaurer CS/SS depuis IA32_STAR MSR
   CS ‚Üê 0x33  (user code, CPL = 3)
   SS ‚Üê 0x2b  (user stack)

4. Restaurer RSP (sauvegard√© sur kernel stack)
   RSP ‚Üê 0x7fffffffe400

‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê
APR√àS SYSRET (Ring 3 - User Mode)
‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê‚ïê

Registres :
  RAX = 1024            (r√©sultat : octets lus)
  RDI = 3               (fd - inchang√©)
  RSI = 0x7fff12340000  (buffer - maintenant rempli)
  RDX = 1024            (count - inchang√©)
  RIP = 0x55555555678E  (instruction apr√®s SYSCALL)
  RSP = 0x7fffffffe400  (user stack restaur√©)
  CS  = 0x33            (CPL = 3, user code segment)
  SS  = 0x2b            (user stack segment)

L'ex√©cution continue en user mode avec le r√©sultat dans RAX.
```

**Tableau r√©capitulatif :**

| √âtape | Ring | RIP | RSP | CS | Instruction |
|-------|------|-----|-----|----|----|
| 0 | 3 | `0x555555556789` | `0x7fffffffe400` | `0x33` | `SYSCALL` |
| 1 | 0 | `0xFFFFFFFF81C00000` | `0xFFFF880000010000` | `0x08` | `entry_SYSCALL_64` |
| 2 | 0 | `...` | `...` | `0x08` | `sys_read()` |
| 3 | 0 | `...` | `...` | `0x08` | `SYSRET` |
| 4 | 3 | `0x55555555678E` | `0x7fffffffe400` | `0x33` | (suite user code) |

**Co√ªt d'un syscall :**

- Sauvegarde/restauration des registres : ~50-100 cycles
- Changement de contexte (TLB flush, cache) : ~200-500 cycles
- Ex√©cution du code kernel : variable

**Total : ~300-1000 cycles** (~0.1-0.3 ¬µs sur un CPU moderne)

C'est pourquoi on √©vite les syscalls dans les boucles critiques !

### 5.8 Mn√©motechniques

#### üé¨ MEME : "Red Pill / Blue Pill" ‚Äî Ring 0 vs Ring 3

![Matrix Red Blue Pill](https://i.imgflip.com/1bij2a.jpg)

**Morpheus :** *"Tu prends la pilule bleue, l'histoire s'arr√™te. Tu te r√©veilles dans ton lit, et tu crois ce que tu veux croire. Tu prends la pilule rouge, tu restes au Pays des Merveilles et je te montre jusqu'o√π va le terrier."*

En programmation syst√®me :

- **Pilule bleue (Ring 3)** : Tu restes en user mode, tu utilises `printf()`, `malloc()`, et tu crois que tout est simple. Le kernel s'occupe de tout pour toi.

- **Pilule rouge (Ring 0)** : Tu plonges dans le kernel. Tu vois comment **tout fonctionne vraiment**. Les pointeurs nus, la pagination, les interruptions. Mais attention : un seul bug et c'est le **kernel panic** (√©cran bleu/noir).

**Mn√©motechnique :**

- **Ring 0** = **R**ed pill = **R**eal world (kernel)
- **Ring 3** = **B**lue pill = **B**asic world (user)

---

#### üíÄ MEME : "There is no spoon" ‚Äî Segmentation en mode flat

![Matrix No Spoon](https://i.imgflip.com/7p4j9j.jpg)

**L'enfant :** *"Il n'y a pas de cuill√®re."*

En x86-64 moderne :

**Il n'y a pas de segmentation.**

Tous les segments ont `base=0` et `limit=max`. L'adresse logique = adresse lin√©aire. La **vraie** protection m√©moire se fait via **paging** (CR3, page tables).

La segmentation existe encore, mais juste pour stocker le **CPL** (Current Privilege Level) dans CS.

**Mn√©motechnique :**

Quand tu vois un s√©lecteur de segment (CS, DS, SS), ne cherche PAS √† calculer l'adresse r√©elle avec base+offset. **Il n'y a pas de segmentation** en mode flat. Regarde juste le **CPL** (bits 0-1 de CS).

---

#### üî• MEME : "You shall not pass!" ‚Äî Privilege check

![Gandalf You Shall Not Pass](https://i.imgflip.com/1bij.jpg)

**Gandalf :** *"You shall not pass!"*

Comme Gandalf bloque le Balrog sur le pont de Khazad-d√ªm, le **CPU bloque les acc√®s interdits** entre les rings.

```c
// User code (Ring 3) essaie de lire CR0 (registre privil√©gi√©)
uint64_t cr0;
__asm__ volatile ("movq %%cr0, %0" : "=r"(cr0));

// CPU : "YOU SHALL NOT PASS!" ‚Üí #GP (General Protection Fault)
```

**Mn√©motechnique :**

- **CR0-CR4** = **C**annot **R**each from user (Ring 3)
- **MSR** = **M**orpheus **S**ays no **R**ing 3

Seul Ring 0 peut passer. Les autres ‚Üí #GP.

---

#### üè¥‚Äç‚ò†Ô∏è MEME : "Captain Jack Sparrow's Compass" ‚Äî RIP (Instruction Pointer)

![Jack Sparrow Compass](https://i.imgflip.com/30b96d.jpg)

Le compas de Jack Sparrow ne pointe PAS vers le nord. Il pointe vers **ce que tu veux le plus**.

Le registre **RIP** (Instruction Pointer) ne pointe PAS vers l'instruction actuelle. Il pointe vers **la prochaine instruction** √† ex√©cuter.

**Mn√©motechnique :**

- **RIP** = **R**eally **I**ndicates **P**rochain (next)

Quand tu lis RIP avec `leaq (%%rip), %0`, tu obtiens l'adresse de l'instruction **suivante**, pas celle en cours d'ex√©cution.

---

#### üéÆ MEME : "Git commit" ‚Äî Flags de RFLAGS

![Git Commit](https://i.imgflip.com/2/1h7in3.jpg)

*"When you commit without testing and the build fails"*

Les **flags** dans RFLAGS sont comme des commits Git : ils enregistrent l'**√©tat** apr√®s une op√©ration.

```c
uint64_t a = 5, b = 5;
__asm__ volatile (
    "cmpq %1, %0\n"       // Compare a et b
    "pushfq\n"            // Sauvegarder RFLAGS
    "popq %2\n"
    : "+r"(a)
    : "r"(b), "=r"(rflags)
);

// RFLAGS :
// ZF = 1  (Zero Flag) ‚Üí a == b
// CF = 0  (Carry Flag) ‚Üí a >= b (pas de "borrow")
```

**Mn√©motechnique :**

- **ZF** = **Z**ero = r√©sultat de soustraction = 0
- **CF** = **C**arry/**B**orrow (retenue/emprunt arithm√©tique)
- **SF** = **S**ign = r√©sultat n√©gatif
- **OF** = **O**verflow = d√©passement (sign√©)

Apr√®s chaque op√©ration arithm√©tique/logique, le CPU **commit** l'√©tat dans RFLAGS.

### 5.9 Applications pratiques

#### Application 1 : Debugger (gdb, lldb)

Un debugger utilise le **Trap Flag** (bit 8 de RFLAGS) pour impl√©menter le **single-stepping** :

```c
// Pseudo-code d'un debugger
void enable_single_step(pid_t pid) {
    struct user_regs_struct regs;
    ptrace(PTRACE_GETREGS, pid, NULL, &regs);

    // Set Trap Flag
    regs.eflags |= (1 << 8);

    ptrace(PTRACE_SETREGS, pid, NULL, &regs);
}

// Maintenant, le processus va g√©n√©rer une exception #DB
// apr√®s CHAQUE instruction
while (stepping) {
    ptrace(PTRACE_SINGLESTEP, pid, NULL, NULL);
    waitpid(pid, &status, 0);

    // L'exception #DB est re√ßue
    // ‚Üí Le debugger reprend la main
    // ‚Üí L'utilisateur peut inspecter les registres
}
```

#### Application 2 : Virtualisation (KVM, VMware)

Les hyperviseurs utilisent les **extensions de virtualisation** (Intel VT-x, AMD-V) qui ajoutent un **Ring -1** :

```
Ring -1 : Hypervisor (VMM)
  ‚îî‚îÄ Ring 0 : Guest Kernel (VM)
       ‚îî‚îÄ Ring 3 : Guest User (VM)
```

Le guest kernel **croit** √™tre en Ring 0, mais il est en r√©alit√© en **Ring 0 non-root**. L'hyperviseur (Ring -1) intercepte les instructions privil√©gi√©es via **VM Exit**.

**Exemple :**

```c
// Guest kernel (VM) tente de lire CR0
uint64_t cr0;
__asm__ volatile ("movq %%cr0, %0" : "=r"(cr0));

// ‚Üí VM Exit (trap vers l'hyperviseur)
// ‚Üí L'hyperviseur √©mule la lecture de CR0
// ‚Üí Retourne une valeur virtualis√©e au guest
```

#### Application 3 : Exploit kernel (CVE)

**CVE-2022-0847 : "Dirty Pipe"** ‚Äî Linux kernel privilege escalation

```c
// Exploit simplifi√©
// 1. Cr√©er un pipe
int pipefd[2];
pipe(pipefd);

// 2. Utiliser splice() pour copier des donn√©es d'un fichier vers le pipe
splice(fd, NULL, pipefd[1], NULL, 1, 0);

// 3. BUG : Le pipe partage maintenant les pages du fichier
//    ‚Üí On peut √©crire dans le pipe
//    ‚Üí √áa modifie directement le fichier (m√™me si read-only !)

// 4. √âcrire dans /etc/passwd (normalement read-only)
write(pipefd[1], "root::0:0::/root:/bin/bash\n", 28);

// 5. Profit : root shell
system("/bin/bash");
```

Ce genre d'exploit n√©cessite une **compr√©hension profonde** de la gestion m√©moire kernel (page cache, COW, etc.).

#### Application 4 : Performance tuning

**Optimiser les syscalls co√ªteux :**

Les transitions Ring 3 ‚Üí Ring 0 sont **co√ªteuses** (~300-1000 cycles). Pour am√©liorer les performances :

1. **Batching** : Regrouper plusieurs op√©rations en un seul syscall
   ```c
   // ‚ùå Lent : 1000 syscalls
   for (int i = 0; i < 1000; i++)
       write(fd, &buf[i], 1);

   // ‚úÖ Rapide : 1 syscall
   write(fd, buf, 1000);
   ```

2. **vDSO (Virtual Dynamic Shared Object)** : Certains syscalls sont mapp√©s en user space
   ```c
   // gettimeofday() n'est PAS un vrai syscall sur Linux moderne
   // ‚Üí Lecture directe d'une page partag√©e (pas de Ring 3‚Üí0)
   gettimeofday(&tv, NULL);  // ~20 cycles au lieu de 300
   ```

3. **io_uring** : Interface asynchrone qui r√©duit les syscalls
   ```c
   // Soumission de 100 I/O en un seul syscall
   io_uring_submit(&ring);
   ```

---

## ‚ö†Ô∏è SECTION 6 : PI√àGES ‚Äî R√âCAPITULATIF

| # | Pi√®ge | Sympt√¥me | Solution |
|---|-------|----------|----------|
| 1 | Lire RIP avec `MOV` | Erreur de compilation | Utiliser `LEA (%%rip)` |
| 2 | Confondre CPL et IOPL | Mauvaise d√©tection de privilege | CPL = CS & 0x3, IOPL = RFLAGS bits 12-13 |
| 3 | Lire CR0-CR4 depuis Ring 3 | Segfault (#GP) | Retourner -1 (permission denied) |
| 4 | Modifier le Trap Flag sans pr√©caution | Exception apr√®s chaque instruction | G√©rer #DB ou ne pas toucher TF |
| 5 | Hardcoder les s√©lecteurs | Code non portable | Extraire le CPL, ne pas comparer la valeur brute |
| 6 | Oublier `volatile` dans assembleur | Optimisation casse le code | Toujours `__asm__ volatile` |
| 7 | Ne pas v√©rifier NULL | Segfault | V√©rifier tous les pointeurs |
| 8 | Assumer que RFLAGS.IF=1 | Code ne fonctionne pas avec interrupts off | V√©rifier ou sauvegarder/restaurer IF |

---

## üìù SECTION 7 : QCM

### Question 1
**Quel est le CPL (Current Privilege Level) en user mode ?**

A) 0
B) 1
C) 2
D) 3 ‚úÖ
E) 4
F) √áa d√©pend du kernel
G) √áa d√©pend du CPU
H) Inconnu
I) N/A
J) Aucune des r√©ponses ci-dessus

**R√©ponse : D**
**Explication :** En user mode, CPL = 3 (Ring 3). Le kernel tourne en Ring 0 (CPL = 0).

---

### Question 2
**Quelle instruction permet de lire RFLAGS ?**

A) `MOV %rflags, %rax` (invalide)
B) `PUSHFQ; POPQ %rax` ‚úÖ
C) `RDMSR 0x0` (MSR, pas RFLAGS)
D) `LAHF` (lit seulement AH, pas tout RFLAGS)
E) `GET RFLAGS` (n'existe pas)
F) `CPUID` (lit CPU features, pas RFLAGS)
G) `IN 0x21, %al` (port I/O, pas RFLAGS)
H) `SYSENTER` (syscall, pas lecture)
I) Impossible depuis user mode
J) Aucune des r√©ponses ci-dessus

**R√©ponse : B**
**Explication :** PUSHFQ empile RFLAGS, POPQ le d√©pile dans un registre.

---

### Question 3
**Quel registre contient l'adresse de la prochaine instruction √† ex√©cuter ?**

A) RAX
B) RBX
C) RCX
D) RDX
E) RSP
F) RBP
G) RIP ‚úÖ
H) RFLAGS
I) CR0
J) Aucune des r√©ponses ci-dessus

**R√©ponse : G**
**Explication :** RIP (Instruction Pointer) pointe vers la prochaine instruction.

---

### Question 4
**Quelle architecture kernel utilise Linux ?**

A) Microkernel
B) Monolithique ‚úÖ
C) Hybrid
D) Exokernel
E) Nanokernel
F) Distributed kernel
G) Unikernel
H) Real-time kernel
I) √áa d√©pend de la distribution
J) Aucune des r√©ponses ci-dessus

**R√©ponse : B**
**Explication :** Linux est un kernel monolithique (tous les services en Ring 0).

---

### Question 5
**Quel bit de RFLAGS active le mode single-step (debugger) ?**

A) Bit 0 (CF - Carry Flag)
B) Bit 6 (ZF - Zero Flag)
C) Bit 8 (TF - Trap Flag) ‚úÖ
D) Bit 9 (IF - Interrupt Flag)
E) Bit 11 (OF - Overflow Flag)
F) Bit 14 (NT - Nested Task)
G) Bit 16 (RF - Resume Flag)
H) Bit 21 (ID - CPUID)
I) Aucun bit (pas possible)
J) Tous les bits

**R√©ponse : C**
**Explication :** TF (Trap Flag, bit 8) g√©n√®re une exception #DB apr√®s chaque instruction.

---

### Question 6
**Comment extraire le CPL (Current Privilege Level) du registre CS ?**

A) `CPL = CS >> 13`
B) `CPL = CS >> 3`
C) `CPL = CS & 0x3` ‚úÖ
D) `CPL = CS & 0x7`
E) `CPL = CS & 0xFFFF`
F) `CPL = RFLAGS & 0x3000`
G) `CPL = CR0 & 0x1`
H) `CPL = IA32_EFER & 0x1`
I) Impossible, il faut lire un MSR
J) Aucune des r√©ponses ci-dessus

**R√©ponse : C**
**Explication :** Les 2 bits de poids faible de CS contiennent le CPL (0-3).

---

### Question 7
**Quelle instruction permet de passer de Ring 3 √† Ring 0 ?**

A) `MOV %cs, %ax`
B) `IRET`
C) `SYSRET`
D) `SYSCALL` ‚úÖ
E) `PUSHFQ`
F) `CPUID`
G) `RDMSR`
H) `CLI`
I) `HLT`
J) Aucune des r√©ponses ci-dessus

**R√©ponse : D**
**Explication :** SYSCALL (ou INT) provoque une transition Ring 3 ‚Üí Ring 0.

---

### Question 8
**Quel registre de contr√¥le contient l'adresse de la table de pages (page table base) ?**

A) CR0
B) CR1 (n'existe pas sur x86)
C) CR2
D) CR3 ‚úÖ
E) CR4
F) CR8
G) EFER (MSR, pas CR)
H) GDTR
I) IDTR
J) Aucune des r√©ponses ci-dessus

**R√©ponse : D**
**Explication :** CR3 contient l'adresse physique de la table de pages (PML4 en x86-64).

---

### Question 9
**Que se passe-t-il si on essaie de lire CR0 depuis user mode (Ring 3) ?**

A) √áa fonctionne normalement
B) Retourne 0
C) Retourne une valeur al√©atoire
D) Segfault (#GP - General Protection Fault) ‚úÖ
E) Page fault (#PF)
F) Division by zero
G) Kernel panic
H) Undefined behavior
I) √áa d√©pend du CPU
J) Aucune des r√©ponses ci-dessus

**R√©ponse : D**
**Explication :** Lire CR0-CR4 depuis Ring 3 provoque une exception #GP.

---

### Question 10
**Quel MSR contient l'adresse du handler syscall en Long Mode (64-bit) ?**

A) IA32_EFER (0xC0000080)
B) IA32_STAR (0xC0000081)
C) IA32_LSTAR (0xC0000082) ‚úÖ
D) IA32_FMASK (0xC0000084)
E) IA32_FS_BASE (0xC0000100)
F) IA32_GS_BASE (0xC0000101)
G) IA32_KERNEL_GS_BASE (0xC0000102)
H) IA32_TSC (0x10)
I) Aucun MSR (hardcod√©)
J) Aucune des r√©ponses ci-dessus

**R√©ponse : C**
**Explication :** IA32_LSTAR (Long mode Syscall TARget) contient l'adresse de entry_SYSCALL_64.

---

## üìä SECTION 8 : R√âCAPITULATIF

### Concepts cl√©s

| Concept | Description | Importance |
|---------|-------------|------------|
| **Kernel Architecture** | Monolithic vs Microkernel vs Hybrid | Comprendre les trade-offs design |
| **Protection Rings** | Ring 0 (kernel) vs Ring 3 (user) | Base de la s√©curit√© syst√®me |
| **CPU Registers** | RAX, RBX, RSP, RIP, RFLAGS, CS | Interface avec le hardware |
| **Privilege Levels** | CPL, DPL, RPL | Contr√¥le d'acc√®s aux ressources |
| **Control Registers** | CR0-CR4 | Configuration CPU (paging, protection) |
| **MSR** | Model-Specific Registers | Features avanc√©es (syscall, NX bit) |
| **Syscall Mechanism** | SYSCALL/SYSRET | Transition user ‚Üî kernel |

### Points critiques

1. **Toujours v√©rifier les pointeurs** avant de d√©r√©f√©rencer
2. **Utiliser `__asm__ volatile`** pour l'assembleur inline
3. **G√©rer les erreurs** de permission (CR*, MSR)
4. **Extraire le CPL** de CS (bits 0-1), ne pas hardcoder
5. **Comprendre le co√ªt** des syscalls (300-1000 cycles)

### Commandes utiles

```bash
# Afficher les infos kernel
uname -a

# Afficher les infos CPU
lscpu
cat /proc/cpuinfo

# Lire les MSR (n√©cessite root et module msr)
sudo modprobe msr
sudo rdmsr 0xC0000080  # IA32_EFER

# Afficher les interrupts
cat /proc/interrupts

# Tracer les syscalls
strace ./programme
```

---

## üì¶ SECTION 9 : DEPLOYMENT PACK

```json
{
  "deploy": {
    "hackbrain_version": "5.5.2",
    "engine_version": "v22.1",
    "exercise_slug": "2.7.0-a-kernel-reality-check",
    "generated_at": "2026-01-15 14:30:00",

    "metadata": {
      "exercise_id": "2.7.0-a",
      "exercise_name": "kernel_reality_check",
      "module": "2.7",
      "module_name": "Kernel Development & OS Internals",
      "concept": "a",
      "concept_name": "Architecture du Kernel & Registres x86-64",
      "type": "cours_code",
      "tier": 1,
      "tier_info": "Concept isol√©",
      "phase": 2,
      "difficulty": 5,
      "difficulty_stars": "‚òÖ‚òÖ‚òÖ‚òÖ‚òÖ‚òÜ‚òÜ‚òÜ‚òÜ‚òÜ",
      "language": "c",
      "duration_minutes": 360,
      "xp_base": 150,
      "xp_bonus_multiplier": 3,
      "bonus_tier": "AVANC√â",
      "bonus_icon": "üî•",
      "complexity_time": "T1 O(1)",
      "complexity_space": "S1 O(1)",
      "prerequisites": ["C avanc√©", "Structures", "Pointeurs", "Concepts OS"],
      "domains": ["CPU", "Mem", "Process"],
      "domains_bonus": ["CPU", "ASM"],
      "tags": ["kernel", "x86-64", "registers", "privileges", "rings", "syscall"],
      "meme_reference": "The Matrix - Red Pill/Blue Pill"
    },

    "files": {
      "spec.json": "/* Contenu de la section 4.9 */",
      "references/ref_kernel_concepts.c": "/* Section 4.3 */",
      "references/ref_registers.c": "/* Section 4.3 */",
      "references/ref_cpu_mode.c": "/* Section 4.3 */",
      "alternatives/alt_proc_version.c": "/* Section 4.4 */",
      "mutants/mutant_a_safety.c": "/* Section 4.10 */",
      "mutants/mutant_b_boundary.c": "/* Section 4.10 */",
      "mutants/mutant_c_logic.c": "/* Section 4.10 */",
      "mutants/mutant_d_return.c": "/* Section 4.10 */",
      "mutants/mutant_e_resource.c": "/* Section 4.10 */",
      "tests/main.c": "/* Section 4.2 */",
      "bonus/msr.c": "/* Section 4.6 */",
      "bonus/cpuid.c": "/* Section 4.6 */"
    },

    "validation": {
      "expected_pass": [
        "references/ref_kernel_concepts.c",
        "references/ref_registers.c",
        "references/ref_cpu_mode.c",
        "alternatives/alt_proc_version.c"
      ],
      "expected_fail": [
        "mutants/mutant_a_safety.c",
        "mutants/mutant_b_boundary.c",
        "mutants/mutant_c_logic.c",
        "mutants/mutant_d_return.c",
        "mutants/mutant_e_resource.c"
      ]
    },

    "commands": {
      "validate_spec": "python3 hackbrain_engine_v22.py --validate-spec spec.json",
      "test_reference": "python3 hackbrain_engine_v22.py -s spec.json -f references/ref_kernel_concepts.c",
      "test_mutants": "python3 hackbrain_mutation_tester.py -r references/ref_kernel_concepts.c -s spec.json --validate",
      "compile": "make",
      "run": "./kernel_reality",
      "bonus_msr": "sudo modprobe msr && ./kernel_reality_bonus",
      "clean": "make clean"
    }
  }
}
```

---

*HACKBRAIN v5.5.2 ‚Äî Exercice g√©n√©r√© avec excellence p√©dagogique*
*Module 2.7 : Kernel Development & OS Internals*
*"There is no spoon ‚Äî Only Ring 0 and Ring 3"*
