# 一:耗尽区  |  反型层  |  沟道长度调制
耗尽区首次被提出是在 pn 结之中,所以需要先了解[[Fishing/First_Sem_Master_1/数大/关键问题/pn结]]
## 1.给一个 P 型半导体加一个电压,那么这一整块半导体都是一个电压吗?
引申为那个两侧能不能测到电压
## 2. MOS详解
![[Fishing/First_Sem_Master_1/数大/关键问题/耗尽区问题]]
# 二:有关电路分析的基本知识
## 1.输出悬空
## 2.RC
## 3.带动负载能力


# 三:questions
## 1.噪声容限和标称电平
### A:噪声容限
噪声容限的意思是: 最大的噪声是多少. 
所以最极限(或者说最糟糕)的情况是, 当两个反相器串联的时候, 前一个反相器输出了一个最低但仍旧被认为成是1的输出高电平, 减去这个最大噪声之后, 我还能够输出一个最高但仍旧被认为成是0的低电平.
- 定义最低但仍旧被认为成是1的输出高电平为$V_{OH}$
- 定义最高但仍旧被认为成是0的输出低电平$V_{OL}$
- 定义最大噪声为$NM_{H}$
则文字描述过程可以写为$f(V_{OH}-NM_{H})=V_{OL}$
假设,这个"最高但仍旧被认为成是0的低电平$V_{OL}$"对应的输入电平为$V_{IH}$, 是最小的可被认为是1的<font color="#ff0000">输入</font>电平, 则有$f(V_{IH})=V_{OL}$
因此,联立得到$$NM_{H}=V_{OH}-V_{IH}$$
> 一般来说, 取VTC曲线斜率绝对值为1的输入电平为极限情况
### B:标称电平
$V_{OH}=f(V_{OL})$和$V_{OL}=f(V_{OH})$可以定义一条直线, 即$y=-x+(V_{OH}+V_{OL})$, 也不是什么充分必要条件, 也没啥物理意义好像, 很奇怪. 就假设成VDD和0
### C:近似的情况
当近似的时候, $f(V_{IH})=V_{OL}$和$f(V_{OH})=V_{OL}$都成立, 也就是两个输入对应一个输出, 也就是这一段的线左右两头水平, 就成直线了, 就对应上边那个近似的图
## 2.传输门的问题
涉及到CMOS的反相![[support/img/Pasted image 20240111230123.png]]
## 3.组合逻辑门本征延时的计算
计算P的时候, 电容需不需要计算内部节点电容, 与此有关的讨论
- 门的类型, 上升下降延时一个线性, 一个非线性
- ==**反相器延时计算看一下, 还有电容模型**==
## 4. 8输入AND
## 5. 忽略二次项
![[support/img/Pasted image 20240112100147.png]]
## 6.==**写入值时插反相器**==
## 7.减小尺寸增加延时
![[support/img/Pasted image 20240112101802.png]]
![[support/img/Pasted image 20240112100840.png]]
## 8.流水线和加法器周期
### (1)加法器
一直在说加法器的延时, 我们看一个单纯的加法器, 一个时钟周期内能做到什么
首先想, 不看结构, 加法器做到的事情,无非是, (在最差情况下)输入的数据经过一个延时到达了输出, 也就是计算出了结果.
那你要计算很多个数相加你就需要在输入端更新数据, 更新就是过一个时钟周期, 寄存器传过来一个新的值就行了
### (2)流水线
也就是作业题的3.2![[support/img/Pasted image 20240113113424.png|600]]
计算需要多少个时钟周期, 我们就假设4位, 看看得到结果需要多少个周期.
一定是与初始状态相关的, 第一个周期, 来了一个上升沿, 上边的寄存器把结果传给了运算模块, 下一个时钟周期内, 下边的寄存器取出了结果ok
# 四:版图的基本知识
 [[Fishing/First_Sem_Master_1/数大/关键问题/版图]]
# 五:思考题
![[support/img/Pasted image 20231108001532.png|300]]![[support/img/Pasted image 20231108112519.png|300]]
![[support/img/Pasted image 20231114192215.png|300]]