m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dE:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/software/proyecto3/obj/default/runtime/sim/mentor
vproyecto3_system_nios_ii_processor_cpu
Z1 !s110 1499607793
!i10b 1
!s100 9hd9O7]]4gCL?zdie2jL33
If]cOaUDS@NPFRnSIM`CA?0
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
Z3 w1499607404
Z4 8E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu.v
Z5 FE:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu.v
L0 2820
Z6 OV;L;10.4d;61
r1
!s85 0
31
Z7 !s108 1499607792.000000
Z8 !s107 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu.v|
Z9 !s90 -reportprogress|300|E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu.v|-work|cpu|
!i113 1
Z10 o-work cpu
vproyecto3_system_nios_ii_processor_cpu_debug_slave_sysclk
R1
!i10b 1
!s100 k5QH<=[gi910Rdcfo_2UB3
IAKfno`QOCZa6NVnhJN4B13
R2
R0
R3
8E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_sysclk.v
FE:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_sysclk.v
Z11 L0 21
R6
r1
!s85 0
31
Z12 !s108 1499607793.000000
!s107 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_sysclk.v|
!s90 -reportprogress|300|E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_sysclk.v|-work|cpu|
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_debug_slave_tck
R1
!i10b 1
!s100 5K3a7c<5RT049WRPC4bmV1
IB=mc1U;@lm?<WHhSdFW2j1
R2
R0
R3
8E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_tck.v
FE:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_tck.v
R11
R6
r1
!s85 0
31
R12
!s107 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_tck.v|
!s90 -reportprogress|300|E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_tck.v|-work|cpu|
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_debug_slave_wrapper
R1
!i10b 1
!s100 ;UeNWFcYa_0ZmGX?7bl;a1
IZB><4^FmSTFiGagma3XVQ1
R2
R0
R3
8E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_wrapper.v
FE:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_wrapper.v
R11
R6
r1
!s85 0
31
R12
!s107 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_wrapper.v|
!s90 -reportprogress|300|E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_wrapper.v|-work|cpu|
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_avalon_reg
R1
!i10b 1
!s100 0964Me[]GU:cmGOK;;cKg3
IcCV]?KX^ceP4Mc6JT?;C]2
R2
R0
R3
R4
R5
L0 2009
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci
R1
!i10b 1
!s100 Ace[BIIH0P7E@B`O[EGOb3
I=bTd[O[JzBdBd;?BU:K^Y2
R2
R0
R3
R4
R5
L0 2345
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_break
Z13 !s110 1499607792
!i10b 1
!s100 fB:85_1f0P5eKcoUZ<mM43
I_zLChU89_:cE;GnUXoLd63
R2
R0
R3
R4
R5
L0 292
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_compute_input_tm_cnt
R13
!i10b 1
!s100 2IXILEMYFC3MYHm>3I]]L2
IDFc=9Kl[LWJ8NlW]P6]S_0
R2
R0
R3
R4
R5
L0 1258
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_dbrk
R13
!i10b 1
!s100 bOjD6MfcaLGcMk_S=T?943
Ii^S14zO3@FTnW0KaMiIdR1
R2
R0
R3
R4
R5
L0 790
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_debug
R13
!i10b 1
!s100 KDZVa0k>F9^nhC][Rn@Jc2
I]3>KBc9c[W`o[m;d[Bid]0
R2
R0
R3
R4
R5
L0 151
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_dtrace
R13
!i10b 1
!s100 TdaJ668@FBY_S=T97V^o11
IlT?<3TzU]2=KbFXm8PjZe0
R2
R0
R3
R4
R5
L0 1177
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_fifo
R13
!i10b 1
!s100 WCmMGoKBfSXRdfNC2nDP91
IYR7dRRhC7]Tg<g8c2a>ZM2
R2
R0
R3
R4
R5
L0 1417
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_fifo_cnt_inc
R13
!i10b 1
!s100 UYYDYdU;<2^A3325ZZJ]M2
I6`i>]ei3Ab_K_6[4KLWOc2
R2
R0
R3
R4
R5
L0 1371
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_fifo_wrptr_inc
R13
!i10b 1
!s100 [gePFT@RdMj7mA?_M<5>E0
I9:nO]YDzDKF8m2dDRm=D82
R2
R0
R3
R4
R5
L0 1329
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_im
R13
!i10b 1
!s100 hU5?UX;hzC?[hUP<fE^_73
I4NMN[bB6gHUEiCY]C=h1`3
R2
R0
R3
R4
R5
L0 1924
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_itrace
R13
!i10b 1
!s100 oCLU;X7eC?4_eQGo6HOS62
Ic7<5:UW8:m2zb7E3O4g=_2
R2
R0
R3
R4
R5
L0 976
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_pib
R13
!i10b 1
!s100 O8<hNlKWaI2oJAWMgRBLb0
IeBZo8E:WT7la3M3DeifE51
R2
R0
R3
R4
R5
L0 1902
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_td_mode
R13
!i10b 1
!s100 dzOeo<?@2I0=O1f35T3C^1
IFA_IbfCFNN8hFEN52bTW^2
R2
R0
R3
R4
R5
L0 1110
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_oci_xbrk
R13
!i10b 1
!s100 2o[JR2TkzjFVH@WRPcUVU3
I<RfC99TCo3<U@`ZI;Y]5N0
R2
R0
R3
R4
R5
L0 584
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_ocimem
R1
!i10b 1
!s100 0@KI]K=5T;nFGU9[UmGQm2
ITSWW@_d7``bhhTl=oS33o0
R2
R0
R3
R4
R5
L0 2165
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_nios2_performance_monitors
R13
!i10b 1
!s100 Vj:=d[z3:CKCjU9T<dmc23
Ig`B[:Cf@M0CHoZcRDY14I1
R2
R0
R3
R4
R5
L0 1993
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_ociram_sp_ram_module
R1
!i10b 1
!s100 Gzo=4YdGhiA;nAafPi9bN1
I>lkUJ^8cd[JEJ<kkME27h0
R2
R0
R3
R4
R5
L0 2101
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_register_bank_a_module
R13
!i10b 1
!s100 H?=LeoNB`3L_Q;;fVleHi3
IIkIzM_=fnEjffF8>ioKKV1
R2
R0
R3
R4
R5
R11
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_register_bank_b_module
R13
!i10b 1
!s100 6lKM[0fCVB0`MV_oIiJ<:3
I:i43_k^ddj448WaEP>j7N2
R2
R0
R3
R4
R5
L0 86
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
vproyecto3_system_nios_ii_processor_cpu_test_bench
R1
!i10b 1
!s100 ^RDMa5bMRU@EZP1>I_E3F0
IZ4>YdT@lgYB@A]a_331bf2
R2
R0
R3
8E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_test_bench.v
FE:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_test_bench.v
R11
R6
r1
!s85 0
31
R12
!s107 E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_test_bench.v|
!s90 -reportprogress|300|E:/Docs/Maestria/2017-2_Prototipado_FPGAs/Proyectos/Proyecto3/Proyecto3/proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_test_bench.v|-work|cpu|
!i113 1
R10
