<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>电子系统EDA新技术丛书 Xilinx Vivado数字设计权威指南 从数字逻辑、Verilog HDL、嵌入式系统到图像处理[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="电子系统EDA新技术丛书 Xilinx Vivado数字设计权威指南 从数字逻辑、Verilog HDL、嵌入式系统到图像处理"/><meta name="description" content="电子系统EDA新技术丛书 Xilinx Vivado数字设计权威指南 从数字逻辑、Verilog HDL、嵌入式系统到图像处理pdf下载文件大小为205MB,PDF页数为616页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">电子系统EDA新技术丛书 Xilinx Vivado数字设计权威指南 从数字逻辑、Verilog HDL、嵌入式系统到图像处理PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/32/32433204.jpg" alt="电子系统EDA新技术丛书 Xilinx Vivado数字设计权威指南 从数字逻辑、Verilog HDL、嵌入式系统到图像处理"></div><div class="b-info"><ul><li>何宾编著 著</li><li>出版社： 北京：电子工业出版社</li><li>ISBN：9787121364952</li><li>出版时间：2019</li><li>标注页数：599页</li><li>文件大小：205MB</li><li>文件页数：616页</li><li>主题词：现场可编程门阵列－系统设计－指南</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/1961120.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/06/32433204.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/06/32433204.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/45/32433204.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('ed74d2a67758cf133134d5ce8b079ea1')">点击复制MD5值：ed74d2a67758cf133134d5ce8b079ea1</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>电子系统EDA新技术丛书 Xilinx Vivado数字设计权威指南 从数字逻辑、Verilog HDL、嵌入式系统到图像处理PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第1章 数字逻辑基础1</p><p>1.1 数字逻辑的发展史1</p><p>1.2 SPICE仿真工具基础4</p><p>1.2.1 SPICE的分析功能4</p><p>1.2.2 SPICE的分析流程7</p><p>1.3 开关系统7</p><p>1.3.1 0和1的概念8</p><p>1.3.2 开关系统的优势9</p><p>1.3.3 晶体管作为开关11</p><p>1.3.4 半导体物理器件12</p><p>1.3.5 半导体逻辑电路14</p><p>1.3.6 逻辑电路符号18</p><p>1.4 半导体数字集成电路20</p><p>1.4.1 集成电路发展20</p><p>1.4.2 集成电路构成21</p><p>1.4.3 集成电路版图22</p><p>1.5 基本逻辑门及特性23</p><p>1.5.1 基本逻辑门23</p><p>1.5.2 基本逻辑门集成电路29</p><p>1.5.3 逻辑门电路的传输特性31</p><p>1.5.4 不同逻辑门的连接39</p><p>1.6 逻辑代数理论41</p><p>1.6.1 逻辑代数中的运算关系41</p><p>1.6.2 逻辑函数表达式43</p><p>1.7 逻辑表达式的化简45</p><p>1.7.1 使用运算律化简逻辑表达式47</p><p>1.7.2 使用卡诺图化简逻辑表达式50</p><p>1.7.3 不完全指定逻辑功能的化简56</p><p>1.7.4 输入变量的卡诺图表示58</p><p>1.8 毛刺产生及消除62</p><p>1.9 数字码制表示和转换65</p><p>1.9.1 数字码制表示65</p><p>1.9.2 数字码制转换67</p><p>第2章 数字逻辑电路70</p><p>2.1 组合逻辑电路70</p><p>2.1.1 编码器71</p><p>2.1.2 译码器72</p><p>2.1.3 码转换器76</p><p>2.1.4 多路选择器79</p><p>2.1.5 数字比较器80</p><p>2.1.6 加法器83</p><p>2.1.7 减法器86</p><p>2.1.8 加法器/减法器91</p><p>2.1.9 乘法器93</p><p>2.2 时序逻辑电路94</p><p>2.2.1 时序逻辑电路类型95</p><p>2.2.2 时序逻辑电路特点95</p><p>2.2.3 基本SR锁存器97</p><p>2.2.4 同步SR锁存器98</p><p>2.2.5 D锁存器99</p><p>2.2.6 D触发器100</p><p>2.2.7 其他触发器103</p><p>2.2.8 普通寄存器105</p><p>2.2.9 移位寄存器106</p><p>2.3 存储器107</p><p>2.3.1 存储器的分类107</p><p>2.3.2 存储器工作原理108</p><p>2.3.3 易失性存储器109</p><p>2.3.4 非易失性存储器110</p><p>2.4 有限状态机111</p><p>2.4.1 有限状态机的原理111</p><p>2.4.2 状态图表示及实现112</p><p>2.4.3 三位计数器的设计与实现114</p><p>第3章 可编程逻辑器件原理119</p><p>3.1 可编程逻辑器件发展历史119</p><p>3.2 可编程逻辑器件工艺120</p><p>3.3 可编程逻辑器件结构124</p><p>3.3.1 PROM结构124</p><p>3.3.2 PAL结构124</p><p>3.3.3 PLA结构125</p><p>3.4 复杂可编程逻辑器件结构125</p><p>3.4.1 功能块126</p><p>3.4.2 宏单元127</p><p>3.4.3 快速连接开关阵列128</p><p>3.4.4 输入/输出块128</p><p>3.5 现场可编程门阵列结构129</p><p>3.5.1 查找表结构原理130</p><p>3.5.2 可配置的逻辑块132</p><p>3.5.3 时钟管理资源135</p><p>3.5.4 块存储器资源139</p><p>3.5.5 互联资源141</p><p>3.5.6 DSP切片143</p><p>3.5.7 输入/输出块143</p><p>3.5.8 XADC模块145</p><p>3.6 Xilinx 7系列FPGA产品147</p><p>第4章 Vivado集成开发环境设计流程151</p><p>4.1 Vivado集成开发环境151</p><p>4.2 创建新的设计工程153</p><p>4.3 创建并添加一个新的设计文件156</p><p>4.4 详细描述159</p><p>4.4.1 详细描述的原理159</p><p>4.4.2 详细描述的实现过程160</p><p>4.5 设计行为级仿真161</p><p>4.6 设计综合和分析163</p><p>4.6.1 综合过程的关键问题163</p><p>4.6.2 执行设计综合164</p><p>4.6.3 查看综合报告166</p><p>4.7 约束文件对话框166</p><p>4.7.1 约束文件167</p><p>4.7.2 I/O规划器的功能168</p><p>4.7.3 实现约束169</p><p>4.8 设计实现和分析173</p><p>4.8.1 设计实现原理173</p><p>4.8.2 设计实现及分析173</p><p>4.9 设计时序仿真175</p><p>4.10 生成并下载比特流文件176</p><p>4.10.1 FPGA配置原理176</p><p>4.10.2 生成比特流文件178</p><p>4.10.3 下载比特流文件178</p><p>4.11 生成并烧写PROM文件180</p><p>第5章 Verilog HDL规范184</p><p>5.1 Verilog HDL发展184</p><p>5.2 Verilog HDL程序结构185</p><p>5.2.1 模块声明186</p><p>5.2.2 模块端口定义186</p><p>5.2.3 逻辑功能定义187</p><p>5.3 Verilog HDL描述方式189</p><p>5.3.1 行为级描述189</p><p>5.3.2 数据流描述190</p><p>5.3.3 结构级描述192</p><p>5.3.4 开关级描述194</p><p>5.4 Verilog HDL要素195</p><p>5.4.1 注释195</p><p>5.4.2 间隔符196</p><p>5.4.3 标识符196</p><p>5.4.4 关键字197</p><p>5.4.5 系统任务和函数197</p><p>5.4.6 编译器指令197</p><p>5.4.7 运算符197</p><p>5.4.8 数字197</p><p>5.4.9 字符串200</p><p>5.4.10 属性202</p><p>5.5 Verilog HDL数据类型205</p><p>5.5.1 值的集合205</p><p>5.5.2 网络和变量205</p><p>5.5.3 向量206</p><p>5.5.4 强度206</p><p>5.5.5 隐含声明207</p><p>5.5.6 网络类型207</p><p>5.5.7 寄存器类型213</p><p>5.5.8 整型、实数型、时间型和实时时间214</p><p>5.5.9 数组215</p><p>5.5.10 参数216</p><p>5.5.11 Verilog HDL名字空间218</p><p>5.6 Verilog HDL表达式219</p><p>5.6.1 操作符219</p><p>5.6.2 操作数229</p><p>5.6.3 延迟表达式231</p><p>5.6.4 表达式的位宽231</p><p>5.6.5 有符号表达式233</p><p>5.6.6 分配和截断234</p><p>5.7 Verilog HDL分配234</p><p>5.7.1 连续分配235</p><p>5.7.2 过程分配237</p><p>5.8 Verilog HDL门级和开关级描述238</p><p>5.8.1 门和开关声明238</p><p>5.8.2 逻辑门242</p><p>5.8.3 输出门243</p><p>5.8.4 三态门244</p><p>5.8.5 MOS开关246</p><p>5.8.6 双向传输开关248</p><p>5.8.7 CMOS开关248</p><p>5.8.8 pull门249</p><p>5.9 Verilog HDL用户自定义原语249</p><p>5.9.1 UDP定义249</p><p>5.9.2 组合电路UDP251</p><p>5.9.3 电平触发的时序UDP252</p><p>5.9.4 边沿触发的时序UDP253</p><p>5.9.5 边沿和电平触发的混合行为254</p><p>5.10 Verilog HDL行为描述语句255</p><p>5.10.1 过程语句255</p><p>5.10.2 过程连续分配261</p><p>5.10.3 条件语句263</p><p>5.10.4 case语句265</p><p>5.10.5 循环语句268</p><p>5.10.6 过程时序控制270</p><p>5.10.7 语句块274</p><p>5.10.8 结构化的过程276</p><p>5.11 Verilog HDL任务和函数277</p><p>5.11.1 任务和函数的区别277</p><p>5.11.2 定义和使能任务278</p><p>5.11.3 禁止命名的块和任务281</p><p>5.11.4 声明和调用函数282</p><p>5.12 Verilog HDL层次化结构285</p><p>5.12.1 模块和模块例化285</p><p>5.12.2 覆盖模块参数值285</p><p>5.12.3 端口290</p><p>5.12.4 生成结构295</p><p>5.12.5 层次化的名字304</p><p>5.12.6 向上名字引用305</p><p>5.12.7 范围规则306</p><p>5.13 Verilog HDL设计配置307</p><p>5.13.1 配置格式308</p><p>5.13.2 库309</p><p>5.13.3 配置例子310</p><p>5.14 Verilog HDL指定块311</p><p>5.14.1 模块路径声明312</p><p>5.14.2 为路径分配延迟317</p><p>5.14.3 混合模块路径延迟和分布式延迟320</p><p>5.14.4 驱动布线逻辑320</p><p>5.14.5 脉冲过滤行为的控制321</p><p>5.15 Verilog HDL时序检查326</p><p>5.15.1 使用一个稳定窗口检查时序327</p><p>5.15.2 时钟和控制信号的时序检查331</p><p>5.15.3 边沿控制标识符338</p><p>5.15.4 提示符：用户定义对时序冲突的响应338</p><p>5.15.5 使能带有条件的时序检查342</p><p>5.15.6 时序检查中的矢量信号343</p><p>5.15.7 负时序检查344</p><p>5.16 Verilog HDL SDF逆向注解344</p><p>5.16.1 SD F注解器345</p><p>5.16.2 映射SDF结构到Verilog345</p><p>5.16.3 多个注解350</p><p>5.16.4 多个SDF文件351</p><p>5.16.5 脉冲限制注解351</p><p>5.16.6 SDF到Verilog延迟值映射351</p><p>5.17 Verilog HDL系统任务和函数352</p><p>5.17.1 显示任务352</p><p>5.17.2 文件I/O任务和函数358</p><p>5.17.3 时间标度任务367</p><p>5.17.4 仿真控制任务370</p><p>5.17.5 随机分析任务370</p><p>5.17.6 仿真时间函数372</p><p>5.17.7 转换函数373</p><p>5.17.8 概率分布函数374</p><p>5.17.9 命令行输入375</p><p>5.17.10 数学函数378</p><p>5.18 Verilog HDL的VCD文件379</p><p>5.18.1 Vivado创建四态VCD文件379</p><p>5.18.2 Verilog源创建四态VCD文件381</p><p>5.18.3 四态VCD文件格式384</p><p>5.19 Verilog HDL编译器指令388</p><p>5.19.1 ｀celldefine和｀endcelldefine388</p><p>5.19.2 ｀default_nettype388</p><p>5.19.3 ｀define和｀undef388</p><p>5.19.4 ｀ifdef、｀else、｀elsif、｀endif、｀ifndef390</p><p>5.19.5 ｀include392</p><p>5.19.6 ｀resetall393</p><p>5.19.7 ｀line393</p><p>5.19.8 ｀timescale393</p><p>5.19.9 ｀unconnected_drive和｀nounconnected_drive394</p><p>5.19.10 ｀pragma395</p><p>5.19.11 ｀begin_keywords和｀end_keyword395</p><p>5.20 Verilog HDL（IEEE 1364—2005）关键字列表395</p><p>第6章 基本数字逻辑单元Verilog HDL描述397</p><p>6.1 组合逻辑电路Verilog HDL描述397</p><p>6.1.1 逻辑门Verilog HDL描述397</p><p>6.1.2 编码器Verilog HDL描述398</p><p>6.1.3 译码器Verilog HDL描述398</p><p>6.1.4 多路选择器Verilog HDL描述401</p><p>6.1.5 数字比较器Verilog HDL描述403</p><p>6.1.6 总线缓冲器Verilog HDL描述403</p><p>6.2 数据运算操作Verilog HDL描述405</p><p>6.2.1 加法操作Verilog HDL描述405</p><p>6.2.2 减法操作Verilog HDL描述405</p><p>6.2.3 乘法操作Verilog HDL描述406</p><p>6.2.4 除法操作Verilog HDL描述406</p><p>6.2.5 算术逻辑单元Verilog HDL描述407</p><p>6.3 时序逻辑电路Verilog HDL描述409</p><p>6.3.1 触发器和锁存器Verilog HDL描述409</p><p>6.3.2 计数器Verilog HDL描述411</p><p>6.3.3 移位寄存器Verilog HDL描述414</p><p>6.3.4 脉冲宽度调制Verilog HDL描述419</p><p>6.4 存储器Verilog HDL描述421</p><p>6.4.1 ROM的Verilog HDL描述421</p><p>6.4.2 RAM的Verilog HDL描述422</p><p>6.5 有限自动状态机Verilog HDL描述423</p><p>6.5.1 FSM设计原理423</p><p>6.5.2 FSM的应用——序列检测器的实现428</p><p>6.5.3 FSM的应用——交通灯的实现432</p><p>6.6 算法状态机Verilog HDL描述434</p><p>6.6.1 算法状态机原理435</p><p>6.6.2 ASM到Verilog HDL的转换436</p><p>第7章 复杂数字系统设计和实现439</p><p>7.1 设计所用外设的原理439</p><p>7.1.1 LED驱动原理439</p><p>7.1.2 开关驱动原理440</p><p>7.1.3 七段数码管驱动原理440</p><p>7.1.4 VGA显示器原理442</p><p>7.1.5 通用异步接收发送器原理445</p><p>7.2 系统中各个模块的功能447</p><p>7.3 创建新的设计工程449</p><p>7.4 Verilog HDL数字系统设计流程450</p><p>7.4.1 创建divclk1.v文件450</p><p>7.4.2 创建divclk2.v文件451</p><p>7.4.3 创建divclk3.v文件452</p><p>7.4.4 创建divclk4.v文件453</p><p>7.4.5 创建pwm_led.v文件454</p><p>7.4.6 创建counter4b.v文件456</p><p>7.4.7 创建seg7display.v文件457</p><p>7.4.8 创建uart.v文件460</p><p>7.4.9 创建显示处理文件462</p><p>7.4.10 创建top.v文件468</p><p>7.5 添加XDC约束470</p><p>7.6 设计下载和验证474</p><p>第8章 数模混合系统设计475</p><p>8.1 信号采集和处理的实现475</p><p>8.1.1 XADC模块原理475</p><p>8.1.2 XADC原语476</p><p>8.1.3 1602字符LCD模块原理480</p><p>8.1.4 信号采集、处理和显示的实现485</p><p>8.2 信号发生器的实现496</p><p>8.2.1 DAC工作原理496</p><p>8.2.2 函数信号产生原理499</p><p>8.2.3 设计实现499</p><p>第9章 片上嵌入式系统的构建和实现508</p><p>9.1 ARM AM BA规范508</p><p>9.2 Cortex-M 1内部结构和功能509</p><p>9.2.1 处理器内核及寄存器组511</p><p>9.2.2 Cortex-M1存储空间及映射515</p><p>9.2.3 系统控制寄存器517</p><p>9.2.4 内核存储器接口523</p><p>9.2.5 嵌套向量中断控制器525</p><p>9.2.6 总线主设备533</p><p>9.2.7 AHB-PPB534</p><p>9.2.8 调试534</p><p>9.3 Cortex-M1系统时钟和复位536</p><p>9.4 Cortex-M1嵌入式系统硬件设计537</p><p>9.4.1 建立新的嵌入式设计工程537</p><p>9.4.2 定制七段数码管IP核538</p><p>9.4.3 定制按键消抖IP核543</p><p>9.4.4 设置IP核路径547</p><p>9.4.5 连接IP构建嵌入式系统硬件548</p><p>9.4.6 对块设计进行预处理553</p><p>9.5 Cortex-M1指令系统557</p><p>9.5.1 Thumb指令集557</p><p>9.5.2 汇编语言格式558</p><p>9.5.3 寄存器访问指令——MOVE559</p><p>9.5.4 寄存器访问指令——LOAD559</p><p>9.5.5 存储器访问指令——STORE560</p><p>9.5.6 多个数据访问指令561</p><p>9.5.7 堆栈访问指令561</p><p>9.5.8 算术运算指令561</p><p>9.5.9 逻辑操作指令562</p><p>9.5.10 移位操作指令563</p><p>9.5.11 逆序操作指令564</p><p>9.5.12 扩展操作指令564</p><p>9.5.13 程序流控制指令564</p><p>9.5.14 存储器屏障指令565</p><p>9.5.15 异常相关指令565</p><p>9.5.16 休眠相关的指令565</p><p>9.5.17 其他指令565</p><p>9.6 Cortex-M1嵌入式系统软件设计566</p><p>9.6.1 建立嵌入式软件工程566</p><p>9.6.2 设置选项567</p><p>9.6.3 添加汇编文件567</p><p>9.6.4 添加头文件570</p><p>9.6.5 添加主文件572</p><p>9.6.6 生成HEX文件573</p><p>9.7 处理并验证设计573</p><p>第10章 图像采集、处理系统的构建和实现575</p><p>10.1 图像传感器的原理和驱动575</p><p>10.1.1 传感器结构和功能575</p><p>10.1.2 传感器引脚功能定义577</p><p>10.1.3 SCCB接口驱动时序578</p><p>10.1.4 SCCB接口驱动的实现581</p><p>10.2 Sobel算子基本原理和实现方法584</p><p>10.3 RGB444数据捕获原理及实现588</p><p>10.4 系统整体结构和子模块设计590</p><p>10.4.1 Vivado中的系统整体结构591</p><p>10.4.2 时钟发生器的配置596</p><p>10.4.3 片内RAM模块的配置596</p><p>10.4.4 VGA驱动模块597</p><p>10.4.5 行缓存模块598</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/671093.html">671093.html</a></li><li><a href="/book/1927671.html">1927671.html</a></li><li><a href="/book/267050.html">267050.html</a></li><li><a href="/book/417430.html">417430.html</a></li><li><a href="/book/1917548.html">1917548.html</a></li><li><a href="/book/414694.html">414694.html</a></li><li><a href="/book/3129810.html">3129810.html</a></li><li><a href="/book/681267.html">681267.html</a></li><li><a href="/book/1569741.html">1569741.html</a></li><li><a href="/book/1849571.html">1849571.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>