#### 4.1逻辑电路的分类

逻辑电路的分类
- 是否有记忆功能:
	1. 组合逻辑电路:否
		- 由逻辑门电路组成
		- 不包含记忆元件
		- 信号单向传输, 不存在反馈回路
	2. 时序逻辑电路:有
		- 由组合电路和存储电路组成
		- 有反馈电路, 通过反馈电路是电路功能与时序相关
		- 电路的输出由电路当时的输入和状态共同决定
		- 输入--》激励, 输出--》状态
		- **同步时序逻辑电路**:有统一的定时信号, 存储器件采用时钟控制触发器, 电路状态在时钟脉冲控制下同时发生转换.
		- **异步时序逻辑电路**:电路中没有统一的时钟信号, 电路输入信号的变化直接导致电路状态的变化.
组合逻辑电路的分析
- 目的
	- 分析输入输出的逻辑关系
	- 得到电路的逻辑功能描述
	- 评估电路的性能
	- 进一步改进电路
```meimaid
graph LR
	逻辑电路图-->写出逻辑函数表达式-->表达式化简-->真值标-->分析逻辑电路功能-->改进电路
```

组合逻辑电路的设计
```mermaid
graph LR
分析设计要求-->列出真值表-->最简逻辑表达式-->表达式变换-->修正表达式-->逻辑电路图
分析设计要求-->最简逻辑表达式
```
例子1 设计全加器:
- 全加器的输入有3个$A_i B_i C_{i-1}$
- 全加器的输出有2个$S_i C_i$
- 列出真值表:考虑$A_i B_i C_i$总共有奇数个1时$S_i$是1, 否则是0. 同理当有2个以上的值时$C_i$是1否则是0
- 通过真值表我们可以得到Si的最小项, 然后通过卡诺图化简. Ci同理(单个最简并不是全部最简)
- 通过表达式设计电路图

例子2 设计一个两位乘法器:
- 输入4位, 输出4位.
- 通过模拟知道4位分别是:C2 A1+B1+C1 A1*B0+A0*B0 A0*B0
- 通过比对发现与运算和乘法结果相同, 而异或运算与加法完全相同. 所以积用与表示, 和用异或表示
- 分析C1 C2 与4个输入端的关系
- 分析输出端和输入端的关系写下表达式
- 注意其中的加法可以用全加器实现
	
组合逻辑电路的险象
- 信号经过逻辑门和和导线都会产生时间延时
	- 当输入达到稳定状态时, 输入不是立刻达到稳定状态
	- 竞争和险象时延时产生的缺点之一
- **竞争**: 相同输入信号输出的时间有差异
	- 临界竞争: 产生错误输出的竞争
	- 非临界竞争: 不产生错误输出的竞争
- 险象: 由竞争导致的错误输出信号
	- 组合电路中险象是一种瞬态现象
	- 分类:
		- 静态现象:输入变化输出不应该发生变化(应不应该看变化后主要是那种状态)
		- 动态变化:输入变化输出应该发生变化
		- 0 型险象:输出负脉冲
		- 1型险象:输出正脉冲
判断竞争险象的方法(注意不能化简表达式,因为对于的逻辑电路也会变化,所以险象也会改变):
- 代数法:
	- 判断是否具备竞争条件:
		- 某个变量是否以愿变量和反变量同时出现在表达式中
	- 如果存在具备竞争条件的变量X, 消去函数中的其他变量, 看函数表达式是否会变为:X+X\`, 或XX\`. 也就是看在各种情况下原变量和反变量会不会同时出现
	- 如果出现这种表达式这表示可能会出现这样的险象
	- 如F=$bar{A}bar{C}+bar{A}B+AC$ A发生变化时有险象, 而C发生变化时无险象
- 卡诺图法(适用范围与或表达式):
	- 作出函数卡诺图
	- 如果卡诺圈(只能圈一个与项)中存在相邻最小项那么就可能产生险象
消除电路中的险象:
- 增加冗余项:
	- 代数法(AB+A\`C=AB+A\`C+BC)
	- 卡诺图法:如果卡诺图的两个卡诺圈相切, 就用一个多余的卡诺圈将他们的相邻最小项圈起来,与多余的卡诺圈对应的与项就是要加入函数表达式中的冗余项
- 增加惯性延时环节
	- 增加RC电路滤波
- 选通法
	- 通过控制输出门在稳定输出后在输出可以避免险象
-----


**半加器**: A, B分别作为一位二进制数, S是A, B相加的和, C是相加产生的进位, (S, C都是输出)
**全加器**:对于n位数能够分别对第i位相加(包括进位)
**变补器**: 输出补码
