`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////

//Gate level Modeeling 
module full_subtractor(input a, b, bin, output diff, borrow);
wire d1, b1, b2;

xor(d1, a, b);
xor(diff, d1, bin);

and(b1, ~a, b);
and(b2, ~d1, bin);
or(borrow, b1, b2);

endmodule

//////////////////////////////////////////////////////////////////////////////////

//Dataflow Modelling
module full_subtractor(input a, b, bin, output diff, borrow);

    assign diff = a ^ b ^ bin;             
    assign borrow = (~a & b) | (~(a ^ b) & bin); 

endmodule

//////////////////////////////////////////////////////////////////////////////////

//Behavioral Modelling
module full_subtractor(input a, b, bin, output reg diff, borrow);
always@(*) begin
     diff = a ^ b ^ bin;             
     borrow = (~a & b) | (~(a ^ b) & bin); 
end
endmodule

//////////////////////////////////////////////////////////////////////////////////

