# 10進数カウンタ＆セグメント表示回路

- Module Name :    SegDecCount
- Designer :       Shimada
- Create Date :    2014/04/13
- Update Date :    2014/04/14
- Version :        1.0.1
- HDL :            Verilog-HDL 2001
- Target Device :  DE0
- Tool version :   Quartus II Web Edition (Version 13.1)
- Description :    10進数カウンタ回路 (0~9999)  widthで桁数を指定
-                  btn1で桁移動, btn2で指定した桁のカウントアップ
-									 シミュレータ＆実機でデバック＆コンパイル済み