# M5M4256L

## MITSUBISHI LSls M5M4256L-12, -15, -20  262 144-BIT (262 144-WORDBY I-BIT) DYNAMIC RAM  

## PIN CONFIGURATION (TOP VIEW)  

|No|Name|Description|
|--|--|--|
|1|A6|Address Input|
|2|/Q|Data Output|
|3|/CAS|Column Address Strobe Input|
|4|Vss|0V|
|5|A8|Address Input|
|6|D|Data Input|
|7|/W|Write Control Input|
|8|/RAS|Row Address Strobe Input|
|9|A0|Address Input|
|10|A2|Address Input|
|11|A1|Address Input|
|12|Vcc|(5V)|
|13|A7|Address Input|
|14|A5|Address Input|
|15|A6|Address Input|
|16|A3|Address Input|

## DESCRIPTION  
> This is a family of 262 144-word by l-bit dynamic RAMs,  fabricated with the high performance N-channel silicon gate  MOS process, and is ideal for large-capacity memory  systems where high speed, low power dissipation, and low  costs are essential. The use of double-layer polysilicon  process combined with silicide technology and a single transistor dynamic storage cell provide high circuit density  at reduced costs, and the use of dynamic circuitry including sense amplifiers assures low power dissipation. Multiplexed address inputs permit both a reduction in pins to the 16 pin zigzag inline package configuration and an increase in  system densities. In addition to the RAS only refresh mode,  the Hidden refresh mode and CAS before RAS refresh  mode are available.  

本製品は、高性能NチャネルシリコンゲートMOSプロセスで製造された144ワード×lビットのダイナミックRAM262個ファミリで、高速、低消費電力、低コストが要求される大容量メモリシステムに最適な製品です。シリサイド技術を用いた2層ポリシリコンプロセスとシングルトランジスタのダイナミックストレージセルの採用により、高い回路密度と低コストを実現し、センスアンプを含むダイナミック回路の採用により低消費電力を保証しています。アドレス入力の多重化により、16ピンのジグザグインラインパッケージ構成へのピン数削減とシステム密度の向上が可能になります。RASのみのリフレッシュモードに加え、Hiddenリフレッシュモード、CAS before RASリフレッシュモードがあります。 

## FEATURES  
|Type name|Access tIme<br>(max)<br>(ns)|Cycle time<br>(min)<br>(ns)| Power dissipation<br>(typ)<br>(mW)|
|---|---|---|---|  
M5M4256L-12|120|230|260
M5M4256L-15|150|260|230
M5M4256L-20|200|330|190

* 16 pin zigzag inllne package  
* Single 5V±10% supply  
* Low standby power dissipation: 25mW (max)
* Low operating power dissipation:  
  + M5M4256L-12 ........... 360mW (max)
  + M5M4256L·15 ........... 330mW (max)
  + M5M4256L-20 ........... 275mW (max)  
* Unlatched output enables two-dimensional chip selec·  tion and extended page boundary.  
* Early-write operation gives common I/O capability
* Read-modify·write, RAS-only·refresh, Page·mode capa bilities  
* CAS before RAS refresh mode capability  
* All input terminals have low input capacitance and are  directly TTL-compatible  
* Output is three-state and directly TTL-compatible
* 256 refresh cycles every 4ms. Pin 1 is not needed for  refresh.  
* CAS controlled output allows hidden refresh  
## APPLICATION  
* Main memory unit for computers  
* Microcomputer memory  

## BLOCK DIAGRAM  

(omitted)

## FUNCTION  
> The M5M4256L provides, in addition to normal read, write, and read-modify-write operations, a number of other functions, e_g_, page mode, RAS-only refresh, and delayed write. The input conditions for each are shown in Table 1.

M5M4256Lでは、通常のリード、ライト、リード・モディファイ・ライト動作の他に、様々な動作が可能です。ページモード、RAS専用リフレッシュ、ディレイライトなどの機能があります。それぞれの入力条件を表1に示します。

### Table 1 Input conditions for each mode  

|Operation|/RAS|/CAS|/W  |D  |Row<br>address|Column<br>address|Q|Refresh|Remarks|
|---------|---|---|---|---|---------------|-----------------|---|-----|-------|
|Read     |ACT|ACT|NAC|DNC|APD|APD|VLD|YES|`*`|
|Write    |ACT|ACT|ACT|VLD|APD|APD|OPN|YES|`*`|
|Read-modify-write|ACT|ACT|ACT|VLD|APD|APD|VLD|YES|`*`|
|RAS-only refresh|ACT|NAC|DNC|DNC|APD|DNC|OPN|YES||
|Hidden refresh|ACT|ACT|DNC|DNC|DNC|DNC|VLD|YES||
|CAS before RAS refresh|ACT|ACT|DNC|DNC|DNC|DNC|OPN|YES||
|Standby|NAC|DNC|DNC|DNC|DNC|DNC|OPN|NO||

Note ACT: active, NAC: nonactive, ONe: don't care, VLO: valid, APD: applied, OPN: open. * Page mode identical except refresh is No.

## SUMMARY OF OPERATIONS  

### Addressing  

> To select one of the 262144 memory cells in the  M5M4256L the 18-bit address signal must be multiplexed  into 9 address signals, which are then latched into the  on-chip latch by two externally-applied clock pulses.
First, the negative-going edge of the row-address-strobe pulse (RAS)latches the 9 row-address bits; next, the negative going edge of the column-address-strobe pulse (/CAS)  latches the 9 column-address bits.
Timing of the RAS and  /CAS clocks can be selected by either of the following two  methods:  

M5M4256Lの262144個のメモリセルから1つを選択するためには、18ビットのアドレス信号を9個のアドレス信号に多重化する必要があります。このアドレス信号は、外部からの2つのクロックパルスによってオンチップ・ラッチにラッチされます。
まず、ロウアドレスストローブパルス(/RAS)の負方向のエッジで9つのロウアドレスビットをラッチし、次に、カラムアドレスストローブパルス(/CAS)の負方向のエッジで9つのカラムアドレスビットをラッチします。
RASと/CASのタイミングは次の2つの方法から選択できます。 

> 1. The delay time from /RAS to /CAS td(/RAS-/CAS) is set  between the minimum and maximum values of the  limits. In this case, the internal /CAS control signals are  inhibited almost until td(RAS-/CAS) max ('gated /CAS'  operation). The external /CAS signal can be applied with  a margin not affecting the on-chip circuit operations, e.g.  access time, and the address inputs can be easily changed  from row address to column address.  
> 2. The delay time td(/RAS-/CAS) is set larger than the  maximum value of the limits. In this case the internal  inhibition of /CAS has already been released, so that the  internal /CAS control signals are controlled by the  externally applied /CAS, which also controls the access  time.  

1. /RASから/CASまでの遅延時間td(/RAS-/CAS)はリミット値の最小値と最大値の間に設定されます。この場合，td(/RAS-/CAS)が最大になるまで内部/CAS制御信号はほぼ抑制されます('gated /CAS'動作)。外部/CAS信号の印加は、アクセスタイムなどの回路動作に影響を与えない範囲で余裕を持って行うことができ、アドレス入力もロウアドレスからカラムアドレスへ容易に変更することができます。 
2. 遅延時間td(/RAS-/CAS)を制限値の最大値より大きく設定する。この場合、/CASの内部抑制は既に解除されているため、内部/CAS制御信号は外部から印加される/CASによって制御され、アクセスタイムも制御されます。 

### Data Input  
> Data to be written into a selected cell is strobed by the later  of the two negative transitions of /W input and /CAS input.  Thus when the /W input makes its negative transition prior  to  /CAS input (early write), the data input is strobed by   /CAS, and the negative transition of  /CAS is set as the reference point for set-up and hold times. In the read-write  or read-modify-write cycles, however, when the /W input makes its negative transition after  /CAS, the /W negative  transition is set as the reference point for setup and hold  times.  

選択されたセルに書き込まれるデータは，/W入力と /CAS入力の2つの負の遷移のうち遅い方によってストローブが掛かります。 したがって、/W入力が /CAS入力より先に負転移した場合(early write)、データ入力は /CASによってストローブされ、 /CASの負転移がセットアップとホールド時間の基準点に設定されます。一方、リードライト、リードモディファイライトサイクルでは、 /CAS入力後に/W入力が負転移すると、/Wの負転移がセットアップ時間、ホールド時間の基準となるように設定されます。

## Data Output Control  
> The output of the M5M4256L IS In the high-impedance  state when  /CAS is high. When the memory cycle in progress  is a read, read-modify-write, or a delayed-write cycle, the  data output will go from the high-impedance state to the  active condition, and the data in the selected cell will be  read. This data output will have the same polarity as the  input data. 
Once the output has entered the active  condition, this condition will be maintained until  /CAS goes  high, irrespective of the condition of /RAS.  

M5M4256Lの出力は， /CASがHighの時，ハイインピーダンス状態になります。進行中のメモリ・サイクルが読み出し、読み出し-変更-書き込み、または遅延書き込みサイクルの場合、データ出力はハイインピーダンス状態からアクティブ状態になり、選択されたセルのデータが読み出されます。このデータ出力は入力データと同じ極性になります。
出力がアクティブ状態になると、/RASの状態に関係なく、 /CASがハイになるまでこの状態が維持されます。 

> The output will remain in the high-impedance state  throughout the entire cycle in an early-write cycle.  

早書きサイクルでは、出力は全サイクルを通じてハイインピーダンス状態を維持します。 

> These output conditions, of the M5M4256L, which can  readily be changed by controlling the timing of the write  pulse in a write cycle, and the width of the  /CAS pulse in a  read cycle, offer capabilities for a number of applications,  as follows.  

このようにM5M4256Lは、書き込みサイクルでは書き込みパルスのタイミング、読み出しサイクルでは /CASパルスの幅を制御することで出力状態を容易に変更することができ、以下のようなアプリケーションに対応することが可能です。 

### 1. Common I/O Operation  
> If all write operations are performed in the early-write  mode, input and output can be connected directly to give a  common 1/0 data bus.  

すべての書き込み操作をearly-writeモードで行う場合、入力と出力を直接接続して共通の1/0データバスを与えることができます。

### 2 Data Output Hold  
> The data output can be held between read cycles, without  lengthening the cycle time. This enables extremely flexible  clock-timing settings for /RAS and  /CAS.  

データ出力は、サイクルタイムを長くすることなく、リードサイクルの間に保持することができます。これにより、/RAS、 /CASのクロックタイミングを非常に柔軟に設定することができます。

### 3. Two Methods of Chip Selection  
> Since the output is not latched,  /CAS is not required to keep  the outputs of selected chips in the matrix in a high impedance state. This means that  /CAS and/or /RAS can  both be decoded for chip selection.  

出力がラッチされないので，マトリクス内の選択されたチップの出力をハイインピーダンスに保つために /CASは必要ありません。つまり、 /CASと/RASの両方をデコードしてチップを選択することができます。 

### 4. Extended-Page Boundary  
> By decoding  /CAS, the page boundary can be extended  beyond the 512 column locations in a single chip. In this   case, /RAS must be applied to all devices.  

 /CASを復号化することにより、1チップで512カラムロケーションを超えてページバウンダリを拡張することが可能です。この場合、全デバイスに/RASを適用する必要があります。 

### Page-Mode Operation  
> This operation allows for multiple-column addressing at the  same row address, and eliminates the power dissipation  associated with the negative-going edge of /RAS, because  once the row address has been strobed, /RAS is maintained.  Also, the time required to strobe in the row address for·the  second and subsequent cycles is eliminated, thereby  decreasing the access and cycle times.  

この動作により、同じロウアドレスで複数列のアドレス指定が可能となり、また、一度ロウアドレスがストローブされると/RASが維持されるため、/RASの負方向エッジに伴う電力損失が解消されることになります。 また、2サイクル目以降のロウアドレスストローブ時間が不要となり、アクセスタイム、サイクルタイムが短縮されます。

### Refresh  
> Each of the 256 rows (Ao - A7) of the M5M4256L must  be refreshed every 4 ms to maintain data. The methods of  refreshing for the M5M4256L are as follows.  

M5M4256Lの256行(Ao～A7)は、データを保持するために、4msごとにリフレッシュする必要があります。M5M4256Lのリフレッシュ方法は次のとおりです。 

### 1. Normal Refresh  
> Read cycle and Write cycle (early write, delayed write or  read-modify-write) refresh the selected row as defined by  the low order (/RAS) addresses. Any write cycle, of course,  may change the state of the selected cell. Using a read,  write, or read-modify-write cycle for refresh is not recommended for systems which utilize "wired-OR" outputs  since output bus contention will occur.  

リードサイクルとライトサイクル(アーリーライト、ディレイドライト、リードモディファイライト)は、低次(/RAS)アドレスで定義される選択された行をリフレッシュします。もちろん、どの書き込みサイクルも、選択されたセルの状態を変更することができます。リフレッシュのためにリード、ライト、リード・モディファイ・ライトサイクルを使用することは、出力バスの競合が発生するため、「ワイヤード・オア」出力を利用するシステムにはお勧めしません。 

### 2. RAS Only Refresh  
> In this refresh method, the  /CAS clock should be at a  VIH level and the system must perform /RAS Only cycle on  all 256 row address every 4 ms. The sequential row ad dresses from an external counter are latched with the /RAS  clock and associated internal row locations are refreshed. A  /RAS Only Refresh cycle maintains the output in the high  impedance state with a typical power reduction of 20%  over a read or write cycle.  

この方式では， /CASクロックはVIHレベルでなければならず，システムは4msごとに256行のアドレスすべてに対して/RAS Onlyサイクルを実行しなければなりません。外部カウンタからの連続した行アドドレスは/RASクロックでラッチされ、関連する内部行位置がリフレッシュされます。/RAS Onlyリフレッシュサイクルは、出力をハイインピーダンス状態に維持し、リードまたはライトサイクルに比べて20%の電力削減を実現します。 

### 3. CAS before RAS Refresh  
> If CAS falls tsuR (CAS-RAS) earlier than /RAS and if  /CAS  is kept low by thR (/RAS- /CAS) after/RAS falls,  /CAS before  /RAS Refresh is initiated. The external address is ignored  and the refresh address generated by the internal 8-bit counter is put into the address buffer to refresh the cor responding row. The output will stay in the high impedance  state.  

 /CASが/RASよりtsuR早く立ち下がり( /CAS-/RAS)、/RASが立ち下がった後thR(/RAS- /CAS)だけ /CASがLowに保たれると、 /CAS before /RAS Refreshが開始されます。外部アドレスは無視され，内部8ビットカウンタで生成されたリフレッシュアドレスがアドレスバッファに入れられ，応答している行のリフレッシュが行われます。出力はハイインピーダンス状態を維持します。 

> If  /CAS is kept low after the above operation, /RAS cycle  initiates HAS Only Refresh with internally generated re fresh address (Automatic refresh). The output will again  stay in the high impedance state.  

上記動作の後、 /CASがLowのままであれば、/RASサイクルにより、内部で生成されたリフレッシュアドレスでHAS Only Refresh(自動リフレッシュ)が開始されます。出力は再びハイインピーダンスになります。 

> Bringing /RAS high and then low while  /CAS remains high initiates the normal /RAS Only Refresh using the external address.

 /CASがHのまま/RASをHにしてLにすると、外部アドレスによる通常の/RASのみのリフレッシュが開始されます。

> If  /CAS is kept low after the normal read/write cycle,  /RAS cycle initiates the /RAS Only Refresh using the inter nal refresh address and especially after the normal read  cycle, it becomes Hidden Refresh with internal address.  The output is available unit  /CAS is brought high.  

通常の読み書きサイクルの後に /CASをLowにすると、/RASサイクルは内部リフレッシュアドレスを使用した/RAS Only Refreshを開始し、特に通常の読み取りサイクルの後は、内部アドレスを使用したHidden Refreshとなります。 出力は， /CASをHighにすることで有効となります。 

### 4. Hidden Refresh  
> A feature of the M5M4256L is that refresh cycles may  be performed while maintaining valid data at the output pin  by extending the  /CAS active time from a previous memory  read cycle. This feature is referred to as hidden refresh.  

M5M4256Lの特徴として、前回のメモリリードサイクルから /CASアクティブ時間を延長することで、出力端子の有効データを維持したままリフレッシュサイクルを実行することが可能です。この機能は、隠れリフレッシュと呼ばれます。 

> Hidden refresh is performed by holding  /CAS at VI Land  taking /RAS high and after a specified precharge period,  executing a /RAS-only cycling, but with  /CAS held low.  

ヒドゥンリフレッシュは、 /CASをVIに保持したまま/RASをHighにし、所定のプリチャージ期間後に /CASをLowにしたまま/RASのみのサイクルを実行することにより行われます。 

> The advantage of this refresh mode is that data can be  held valid at the output data port indefinitely by leaving  the  /CAS asserted. In many applications this eliminates the  need for off-chip latches.  

このリフレッシュ方法の利点は、 /CASをアサートしたままにしておくことで、出力データポートのデータを無期限に有効に保持することができることです。多くのアプリケーションで、オフチップラッチが不要になります。 

### Power Dissipation  
> Most of the circuitry in the M5M4256L is dynamic, and  most of the power is dissipated when addresses are strobed.  Both /RAS and  /CAS are decoded and applied to the  M5M4256L as chip-select in the memory system, but if  /RAS is decoded, all unselected devices go into stand-by  independent of the  /CAS condition, minimizing system  power dissipation.  

M5M4256Lの回路のほとんどは動的であり，アドレスがストローブされるときにほとんどの電力が消費されます。 /RASと /CASの両方がデコードされ、メモリシステムのチップセレクトとしてM5M4256Lに適用されますが、/RASがデコードされると、非選択デバイスはすべて /CAS条件とは無関係にスタンバイ状態になり、システムの電力損失を最小に抑えることができます。 

### Power Supplies  
> The M5M4256 L operates on a single 5V power supply.  A wait of some 500us and eight or more dummy cycles  is necessary after power is applied to the device before  memory operation is achieved.  

M5M4256 Lは、5Vの単一電源で動作します。 電源投入後、メモリ動作に入るまでに約500μsのウエイトと8回以上のダミーサイクルが必要です。 

### ABSOLUTE MAXIMUM RATINGS  
### RECOMMENDED OPERATING CONDITIONS
### ELECTRICAL CHARACTERISTICS
### TIMING REQUIREMENTS
> * Note 5 An initial pause of 500~s is required after power·u~ followed by any eight /RAS or /RAS /CAS cycles before proper device operation is achieved.
> * 6 The switching characteristics are defined as t THL = t TLH = 5ns.  
> * 7 Reference levels of input signals are VIH min. and V1l max. Reference levels for transition time are also between VIH and Vil 
> * 8 Except for page-mode.  
> * 9 td ( /CAS-/RAS) requirement is applicable for all /RAS/CAS cycles  
> * 10 Operation within the t d (/RAS- /CAS) max. limit insures that ta (/RAS) max can be met. t d (/RAS- /CAS)maX is specified reference point only;if  td (/RAS-/CAS) is greater than the specified t d (/RAS-/CAS) max limit. then access time is controlled exclusively by ta (/CAS).  Id (AAS-CAs)mon = I h (AAS-RA)mon + 21 THL It TkH) + I su iCA-/CAS)mln_  

* 注5 電源投入後500秒の休止期間を経て、/RASまたは/RAS/CASサイクルを8回繰り返すと正常な動作が得られます。
* 6 スイッチング特性は、t THL = t TLH = 5nsと定義されます。 
* 7 入力信号の基準レベルは、VIH min.とV1l max.です。遷移時間の基準レベルもVIH-Vil間とする。
* 8 ページモードは除きます。 
* 9 td(/CAS-/RAS)要件は、すべての/RAS/CASサイクルに適用されます。 
* t d (/RAS-/CAS)maXは基準点であり、td (/RAS-/CAS)がt d (/RAS-/CAS)maxより大きい場合、アクセス時間はta (/CAS)によってのみ制御されます。 但し、/RAS-/CASが指定された最大値より大きい場合は、アクセス時間はta(/CAS)のみで制御される。 

### SWITCHING CHARACTERISTICS
> * Note 11 Either t h (/RAS- A) or t h (/CAS- R) must be satisfied for a read cycle.  
> * 12 td IS (/CAS)ma x defines the time at which the output achieves the open circuit condition and is not reference to VOH or VOL
> * 13 This is the value when td (/RAS-/CAS)~ t d {/RAS-/CAS)max. Test conditions; Load = 2T TL. Cl = l00pF  
> * 14 This is the value when t d (/RAS-/CAS)< td(/RAS-/CAS)max. When t d (/RAS-/CAS)~ t d (/RAS-/CAS)max. ta (RA'S) Will increase by the amount that  t d (AAS-/CAS) ,exceeds the value shown Test conditions. Load = 2T TL Cl = 100pF  

* 注11 リードサイクルはth(/RAS- A)またはth(/CAS- R)のどちらかを満たす必要があります。 
* 12 td IS (/CAS)max は出力が開回路になる時間であり、VOH, VOL とは関係ありません。
* 13 td (/RAS-/CAS)≧td{/RAS-/CAS)maxの時の値です。試験条件；負荷＝2T TL. Cl = l00pF  
* 14 td(/RAS-/CAS)<td(/RAS-/CAS)maxの時の値です。td(/RAS-/CAS)≧td(/RAS-/CAS)maxの場合td(AAS-/CAS)が表示値を超えた分、ta(/RAS)が増加します。試験条件: 負荷 = 2T TL CL = 100pF  


### Write Cycle  
 
> * Note 15 tcRwmln is defined as tCRwmln = td(/RAS·CAs)max+td(/CAS-/W)min+th(/W-/RAS)+t w (AASH)+ 3tTLH(tTHLl
> *  16 t CRM /W min is defined as t CRMW min = ta (/RAS)maX + th (/W-/RAS) + tw (/RAS H) + 3t TLH(tn .. L)  
> * 17 t SU (/W-/CAS). td (/RAS- /W). and td (/CAS- /W) do not define the limits of operation, but are included as electrical characteristics only.  
When t su (/W-/CAS)~ t SU (/W -/CAS)mm, an early-write cycle is performed, and the data output keeps the high-impedance state.  
When td (/RAS-/W)~td (/RAS-/W)mln. and td (/CAS'/W)~t SU (/W-/CAS) min a read-Write cycle is performed, and the data of the selected address will be read out  on the data output.  
For all conditions other than those described above, the condition of data output ~at access lime and until /CAS goes back to V1H ) is not defined.  

* 注15 tcRwmlnは、tCRwmln = td(/RAS-CAs)max+td(/CAS-/W)min+th(/W-/RAS)+t w(AASH)+3tTLH(tTHLl) と定義されています。
* 16 t CRM /W min は t CRMW min = ta (/RAS)maX + th (/W-/RAS) + tw (/RAS H) + 3t TLH(tn .. L) で定義されます。 
* 17 t SU (/W-/CAS).td (/RAS- /W).td (/CAS- /W)は動作限界を規定するものではなく，電気的特性としてのみ記載されています。  
t su (/W-/CAS)～t SU (/W -/CAS)mm のとき，early-write cycle が行われ，データ出力はハイインピーダ ンス状態を保持します。  
td (/RAS-/W)～td ( /RAS-/W)mln. および td (/CAS'/W)～t SU (/W-/CAS)min の場合はリードライトサイクルとなり，選択したアドレスの データがデータ出力に読み出されます。  
上記以外の条件では，アクセスライム時および/CASがV1Hに戻るまでのデータ出力の条件は定義されていません． 

### Page-Mode Cycle  
### CAS before RAS Refresh Cycle
> * Note 18 Eight or more /CAS before  /RAS cycles is necessary for proper operation of /CAS before  /RAS refresh mode.  

* 注18 CAS before RASリフレッシュモードが正しく動作するためには、8サイクル以上のCAS before RASサイクルが必要です。 
