TimeQuest Timing Analyzer report for ARM
Wed May 25 10:53:06 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk'
 25. Fast Model Hold: 'clk'
 26. Fast Model Minimum Pulse Width: 'clk'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ARM                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ARM.sdc       ; OK     ; Wed May 25 10:53:05 2022 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 38.43 MHz ; 38.43 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.011 ; -174.175      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 7.873 ; 0.000                  ;
+-------+-------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                           ;
+--------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.011 ; ID_Stage_Reg:id_stage_reg|src1[3]             ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 13.018     ;
; -2.983 ; MEM_Stage_Reg:memory_stage_reg|dest_out[3]    ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 12.990     ;
; -2.911 ; ID_Stage_Reg:id_stage_reg|src1[0]             ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 12.918     ;
; -2.742 ; EXE_Stage_Reg:exe_stage_reg|dest[0]           ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 12.749     ;
; -2.687 ; MEM_Stage_Reg:memory_stage_reg|dest_out[0]    ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 12.694     ;
; -2.638 ; EXE_Stage_Reg:exe_stage_reg|dest[1]           ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 12.645     ;
; -2.615 ; ID_Stage_Reg:id_stage_reg|src1[2]             ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 12.622     ;
; -2.607 ; ID_Stage_Reg:id_stage_reg|src1[1]             ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 12.614     ;
; -2.511 ; MEM_Stage_Reg:memory_stage_reg|dest_out[2]    ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 12.518     ;
; -2.506 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[17] ; clk          ; clk         ; 10.000       ; -0.003     ; 12.539     ;
; -2.506 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[16] ; clk          ; clk         ; 10.000       ; -0.003     ; 12.539     ;
; -2.506 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[18] ; clk          ; clk         ; 10.000       ; -0.003     ; 12.539     ;
; -2.506 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[19] ; clk          ; clk         ; 10.000       ; -0.003     ; 12.539     ;
; -2.506 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[8]  ; clk          ; clk         ; 10.000       ; -0.003     ; 12.539     ;
; -2.476 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|Inst[17] ; clk          ; clk         ; 10.000       ; 0.026      ; 12.538     ;
; -2.476 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|Inst[16] ; clk          ; clk         ; 10.000       ; 0.026      ; 12.538     ;
; -2.476 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|Inst[18] ; clk          ; clk         ; 10.000       ; 0.026      ; 12.538     ;
; -2.476 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|Inst[19] ; clk          ; clk         ; 10.000       ; 0.026      ; 12.538     ;
; -2.476 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|Inst[8]  ; clk          ; clk         ; 10.000       ; 0.026      ; 12.538     ;
; -2.430 ; EXE_Stage_Reg:exe_stage_reg|dest[3]           ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 12.437     ;
; -2.385 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|Inst[17] ; clk          ; clk         ; 10.000       ; -0.003     ; 12.418     ;
; -2.385 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|Inst[16] ; clk          ; clk         ; 10.000       ; -0.003     ; 12.418     ;
; -2.385 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|Inst[18] ; clk          ; clk         ; 10.000       ; -0.003     ; 12.418     ;
; -2.385 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|Inst[19] ; clk          ; clk         ; 10.000       ; -0.003     ; 12.418     ;
; -2.385 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|Inst[8]  ; clk          ; clk         ; 10.000       ; -0.003     ; 12.418     ;
; -2.341 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|Inst[17] ; clk          ; clk         ; 10.000       ; 0.028      ; 12.405     ;
; -2.341 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|Inst[16] ; clk          ; clk         ; 10.000       ; 0.028      ; 12.405     ;
; -2.341 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|Inst[18] ; clk          ; clk         ; 10.000       ; 0.028      ; 12.405     ;
; -2.341 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|Inst[19] ; clk          ; clk         ; 10.000       ; 0.028      ; 12.405     ;
; -2.341 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|Inst[8]  ; clk          ; clk         ; 10.000       ; 0.028      ; 12.405     ;
; -2.339 ; EXE_Stage_Reg:exe_stage_reg|dest[2]           ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 12.346     ;
; -2.277 ; MEM_Stage_Reg:memory_stage_reg|dest_out[1]    ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 12.284     ;
; -2.274 ; MEM_Stage_Reg:memory_stage_reg|wb_en_out      ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.029     ; 12.281     ;
; -2.231 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[9]    ; clk          ; clk         ; 10.000       ; -0.016     ; 12.251     ;
; -2.231 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[20]   ; clk          ; clk         ; 10.000       ; -0.016     ; 12.251     ;
; -2.231 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[21]   ; clk          ; clk         ; 10.000       ; -0.016     ; 12.251     ;
; -2.231 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[22]   ; clk          ; clk         ; 10.000       ; -0.016     ; 12.251     ;
; -2.231 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[23]   ; clk          ; clk         ; 10.000       ; -0.016     ; 12.251     ;
; -2.215 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[28]   ; clk          ; clk         ; 10.000       ; -0.015     ; 12.236     ;
; -2.215 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[29]   ; clk          ; clk         ; 10.000       ; -0.015     ; 12.236     ;
; -2.215 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[30]   ; clk          ; clk         ; 10.000       ; -0.015     ; 12.236     ;
; -2.215 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[31]   ; clk          ; clk         ; 10.000       ; -0.015     ; 12.236     ;
; -2.201 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|PC[9]    ; clk          ; clk         ; 10.000       ; 0.013      ; 12.250     ;
; -2.201 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|PC[20]   ; clk          ; clk         ; 10.000       ; 0.013      ; 12.250     ;
; -2.201 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|PC[21]   ; clk          ; clk         ; 10.000       ; 0.013      ; 12.250     ;
; -2.201 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|PC[22]   ; clk          ; clk         ; 10.000       ; 0.013      ; 12.250     ;
; -2.201 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|PC[23]   ; clk          ; clk         ; 10.000       ; 0.013      ; 12.250     ;
; -2.185 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|PC[28]   ; clk          ; clk         ; 10.000       ; 0.014      ; 12.235     ;
; -2.185 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|PC[29]   ; clk          ; clk         ; 10.000       ; 0.014      ; 12.235     ;
; -2.185 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|PC[30]   ; clk          ; clk         ; 10.000       ; 0.014      ; 12.235     ;
; -2.185 ; Status_Reg:st_reg|d_out[1]                    ; IF_Stage_Reg:if_stage_reg|PC[31]   ; clk          ; clk         ; 10.000       ; 0.014      ; 12.235     ;
; -2.154 ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[3] ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.026     ; 12.164     ;
; -2.110 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|PC[9]    ; clk          ; clk         ; 10.000       ; -0.016     ; 12.130     ;
; -2.110 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|PC[20]   ; clk          ; clk         ; 10.000       ; -0.016     ; 12.130     ;
; -2.110 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|PC[21]   ; clk          ; clk         ; 10.000       ; -0.016     ; 12.130     ;
; -2.110 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|PC[22]   ; clk          ; clk         ; 10.000       ; -0.016     ; 12.130     ;
; -2.110 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|PC[23]   ; clk          ; clk         ; 10.000       ; -0.016     ; 12.130     ;
; -2.094 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|PC[28]   ; clk          ; clk         ; 10.000       ; -0.015     ; 12.115     ;
; -2.094 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|PC[29]   ; clk          ; clk         ; 10.000       ; -0.015     ; 12.115     ;
; -2.094 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|PC[30]   ; clk          ; clk         ; 10.000       ; -0.015     ; 12.115     ;
; -2.094 ; Status_Reg:st_reg|d_out[0]                    ; IF_Stage_Reg:if_stage_reg|PC[31]   ; clk          ; clk         ; 10.000       ; -0.015     ; 12.115     ;
; -2.066 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|PC[9]    ; clk          ; clk         ; 10.000       ; 0.015      ; 12.117     ;
; -2.066 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|PC[20]   ; clk          ; clk         ; 10.000       ; 0.015      ; 12.117     ;
; -2.066 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|PC[21]   ; clk          ; clk         ; 10.000       ; 0.015      ; 12.117     ;
; -2.066 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|PC[22]   ; clk          ; clk         ; 10.000       ; 0.015      ; 12.117     ;
; -2.066 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|PC[23]   ; clk          ; clk         ; 10.000       ; 0.015      ; 12.117     ;
; -2.050 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|PC[28]   ; clk          ; clk         ; 10.000       ; 0.016      ; 12.102     ;
; -2.050 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|PC[29]   ; clk          ; clk         ; 10.000       ; 0.016      ; 12.102     ;
; -2.050 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|PC[30]   ; clk          ; clk         ; 10.000       ; 0.016      ; 12.102     ;
; -2.050 ; Status_Reg:st_reg|d_out[2]                    ; IF_Stage_Reg:if_stage_reg|PC[31]   ; clk          ; clk         ; 10.000       ; 0.016      ; 12.102     ;
; -2.032 ; ID_Stage_Reg:id_stage_reg|src1[3]             ; Status_Reg:st_reg|d_out[0]         ; clk          ; clk         ; 10.000       ; 0.002      ; 12.070     ;
; -2.004 ; MEM_Stage_Reg:memory_stage_reg|dest_out[3]    ; Status_Reg:st_reg|d_out[0]         ; clk          ; clk         ; 10.000       ; 0.002      ; 12.042     ;
; -2.003 ; MEM_Stage_Reg:memory_stage_reg|mem_r_en_out   ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.027     ; 12.012     ;
; -1.987 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[5]  ; clk          ; clk         ; 10.000       ; -0.031     ; 11.992     ;
; -1.987 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[6]  ; clk          ; clk         ; 10.000       ; -0.031     ; 11.992     ;
; -1.987 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[9]  ; clk          ; clk         ; 10.000       ; -0.031     ; 11.992     ;
; -1.977 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[12]   ; clk          ; clk         ; 10.000       ; -0.010     ; 12.003     ;
; -1.977 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[13]   ; clk          ; clk         ; 10.000       ; -0.010     ; 12.003     ;
; -1.977 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[14]   ; clk          ; clk         ; 10.000       ; -0.010     ; 12.003     ;
; -1.977 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[15]   ; clk          ; clk         ; 10.000       ; -0.010     ; 12.003     ;
; -1.977 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[27] ; clk          ; clk         ; 10.000       ; -0.010     ; 12.003     ;
; -1.974 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[2]    ; clk          ; clk         ; 10.000       ; -0.016     ; 11.994     ;
; -1.974 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[25] ; clk          ; clk         ; 10.000       ; -0.016     ; 11.994     ;
; -1.974 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[18]   ; clk          ; clk         ; 10.000       ; -0.016     ; 11.994     ;
; -1.974 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[19]   ; clk          ; clk         ; 10.000       ; -0.016     ; 11.994     ;
; -1.971 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[8]    ; clk          ; clk         ; 10.000       ; -0.010     ; 11.997     ;
; -1.971 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[10]   ; clk          ; clk         ; 10.000       ; -0.010     ; 11.997     ;
; -1.971 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[11]   ; clk          ; clk         ; 10.000       ; -0.010     ; 11.997     ;
; -1.967 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[24]   ; clk          ; clk         ; 10.000       ; -0.015     ; 11.988     ;
; -1.967 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[25]   ; clk          ; clk         ; 10.000       ; -0.015     ; 11.988     ;
; -1.967 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[26]   ; clk          ; clk         ; 10.000       ; -0.015     ; 11.988     ;
; -1.967 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[27]   ; clk          ; clk         ; 10.000       ; -0.015     ; 11.988     ;
; -1.966 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[3]  ; clk          ; clk         ; 10.000       ; -0.022     ; 11.980     ;
; -1.966 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[0]  ; clk          ; clk         ; 10.000       ; -0.022     ; 11.980     ;
; -1.966 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[16]   ; clk          ; clk         ; 10.000       ; -0.022     ; 11.980     ;
; -1.966 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[17]   ; clk          ; clk         ; 10.000       ; -0.022     ; 11.980     ;
; -1.966 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[22] ; clk          ; clk         ; 10.000       ; -0.022     ; 11.980     ;
; -1.965 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|PC[5]    ; clk          ; clk         ; 10.000       ; -0.023     ; 11.978     ;
; -1.965 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[4]  ; clk          ; clk         ; 10.000       ; -0.023     ; 11.978     ;
; -1.965 ; Status_Reg:st_reg|d_out[3]                    ; IF_Stage_Reg:if_stage_reg|Inst[26] ; clk          ; clk         ; 10.000       ; -0.023     ; 11.978     ;
+--------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                     ;
+-------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ID_Stage_Reg:id_stage_reg|b                 ; ID_Stage_Reg:id_stage_reg|b                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; Memory:memory|mem~19                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; Memory:memory|mem~29                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; Memory:memory|mem~17                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[16] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; Memory:memory|mem~3                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; Memory:memory|mem~13                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; Memory:memory|mem~28                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; IF_Stage_Reg:if_stage_reg|PC[3]             ; ID_Stage_Reg:id_stage_reg|pc[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.518 ; IF_Stage_Reg:if_stage_reg|PC[9]             ; ID_Stage_Reg:id_stage_reg|pc[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; IF_Stage_Reg:if_stage_reg|PC[16]            ; ID_Stage_Reg:id_stage_reg|pc[16]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Memory:memory|mem~9                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; IF_Stage_Reg:if_stage_reg|PC[31]            ; ID_Stage_Reg:id_stage_reg|pc[31]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; IF_Stage_Reg:if_stage_reg|PC[6]             ; ID_Stage_Reg:id_stage_reg|pc[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; Memory:memory|mem~11                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; IF_Stage_Reg:if_stage_reg|PC[19]            ; ID_Stage_Reg:id_stage_reg|pc[19]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; IF_Stage_Reg:if_stage_reg|PC[29]            ; ID_Stage_Reg:id_stage_reg|pc[29]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; IF_Stage_Reg:if_stage_reg|PC[8]             ; ID_Stage_Reg:id_stage_reg|pc[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; EXE_Stage_Reg:exe_stage_reg|val_rm[30]      ; Memory:memory|mem_rtl_0_bypass[43]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; IF_Stage_Reg:if_stage_reg|PC[30]            ; ID_Stage_Reg:id_stage_reg|pc[30]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; Memory:memory|mem~8                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; IF_Stage_Reg:if_stage_reg|PC[11]            ; ID_Stage_Reg:id_stage_reg|pc[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; IF_Stage_Reg:if_stage_reg|Inst[0]           ; ID_Stage_Reg:id_stage_reg|shift_operand[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Memory:memory|mem~22                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; Memory:memory|mem~23                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; IF_Stage_Reg:if_stage_reg|Inst[3]           ; ID_Stage_Reg:id_stage_reg|shift_operand[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; IF_Stage_Reg:if_stage_reg|Inst[1]           ; ID_Stage_Reg:id_stage_reg|shift_operand[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.532 ; Memory:memory|mem~12                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; EXE_Stage_Reg:exe_stage_reg|val_rm[24]      ; Memory:memory|mem~25                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.535 ; EXE_Stage_Reg:exe_stage_reg|val_rm[24]      ; Memory:memory|mem_rtl_0_bypass[37]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; EXE_Stage_Reg:exe_stage_reg|val_rm[22]      ; Memory:memory|mem~23                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; EXE_Stage_Reg:exe_stage_reg|val_rm[0]       ; Memory:memory|mem_rtl_0_bypass[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; EXE_Stage_Reg:exe_stage_reg|val_rm[0]       ; Memory:memory|mem~1                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.537 ; EXE_Stage_Reg:exe_stage_reg|val_rm[26]      ; Memory:memory|mem_rtl_0_bypass[39]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; EXE_Stage_Reg:exe_stage_reg|val_rm[26]      ; Memory:memory|mem~27                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; EXE_Stage_Reg:exe_stage_reg|val_rm[20]      ; Memory:memory|mem_rtl_0_bypass[33]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; EXE_Stage_Reg:exe_stage_reg|val_rm[20]      ; Memory:memory|mem~21                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.539 ; EXE_Stage_Reg:exe_stage_reg|val_rm[22]      ; Memory:memory|mem_rtl_0_bypass[35]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; EXE_Stage_Reg:exe_stage_reg|val_rm[11]      ; Memory:memory|mem~12                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.539 ; EXE_Stage_Reg:exe_stage_reg|alu_res[13]     ; EXE_Stage_Reg:exe_stage_reg|val_rm[13]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.540 ; EXE_Stage_Reg:exe_stage_reg|val_rm[31]      ; Memory:memory|mem_rtl_0_bypass[44]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.540 ; EXE_Stage_Reg:exe_stage_reg|val_rm[18]      ; Memory:memory|mem_rtl_0_bypass[31]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; EXE_Stage_Reg:exe_stage_reg|val_rm[18]      ; Memory:memory|mem~19                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; EXE_Stage_Reg:exe_stage_reg|val_rm[31]      ; Memory:memory|mem~32                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; EXE_Stage_Reg:exe_stage_reg|val_rm[11]      ; Memory:memory|mem_rtl_0_bypass[24]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.552 ; Memory:memory|mem~0                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.552 ; Memory:memory|mem~0                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.553 ; Memory:memory|mem~0                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.555 ; Memory:memory|mem~0                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.642 ; EXE_Stage_Reg:exe_stage_reg|val_rm[6]       ; Memory:memory|mem~7                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.643 ; EXE_Stage_Reg:exe_stage_reg|val_rm[6]       ; Memory:memory|mem_rtl_0_bypass[19]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.649 ; IF_Stage_Reg:if_stage_reg|PC[28]            ; ID_Stage_Reg:id_stage_reg|pc[28]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.652 ; IF_Stage_Reg:if_stage_reg|PC[14]            ; ID_Stage_Reg:id_stage_reg|pc[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.653 ; Memory:memory|mem_rtl_0_bypass[34]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.653 ; IF_Stage_Reg:if_stage_reg|PC[22]            ; ID_Stage_Reg:id_stage_reg|pc[22]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.654 ; ID_Stage_Reg:id_stage_reg|b                 ; ID_Stage_Reg:id_stage_reg|shift_operand[4]     ; clk          ; clk         ; 0.000        ; 0.301      ; 1.221      ;
; 0.655 ; IF_Stage_Reg:if_stage_reg|PC[7]             ; ID_Stage_Reg:id_stage_reg|pc[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.655 ; IF_Stage_Reg:if_stage_reg|PC[20]            ; ID_Stage_Reg:id_stage_reg|pc[20]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.656 ; Memory:memory|mem_rtl_0_bypass[35]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; Memory:memory|mem_rtl_0_bypass[23]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; IF_Stage_Reg:if_stage_reg|Inst[2]           ; ID_Stage_Reg:id_stage_reg|shift_operand[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; Memory:memory|mem_rtl_0_bypass[25]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.659 ; Memory:memory|mem_rtl_0_bypass[39]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; Memory:memory|mem_rtl_0_bypass[44]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; Memory:memory|mem_rtl_0_bypass[37]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; Memory:memory|mem_rtl_0_bypass[24]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; Memory:memory|mem_rtl_0_bypass[26]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; Memory:memory|mem_rtl_0_bypass[29]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[16] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; Memory:memory|mem_rtl_0_bypass[42]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.662 ; Memory:memory|mem_rtl_0_bypass[22]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.662 ; Memory:memory|mem_rtl_0_bypass[31]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.662 ; Memory:memory|mem_rtl_0_bypass[40]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.662 ; Memory:memory|mem_rtl_0_bypass[41]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; Memory:memory|mem_rtl_0_bypass[27]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; Memory:memory|mem_rtl_0_bypass[16]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; Memory:memory|mem_rtl_0_bypass[21]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; ID_Stage_Reg:id_stage_reg|b                 ; ID_Stage_Reg:id_stage_reg|imm                  ; clk          ; clk         ; 0.000        ; 0.301      ; 1.231      ;
; 0.666 ; Memory:memory|mem_rtl_0_bypass[17]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.666 ; Memory:memory|mem_rtl_0_bypass[28]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.666 ; Memory:memory|mem_rtl_0_bypass[30]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; EXE_Stage_Reg:exe_stage_reg|alu_res[18]     ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.668 ; IF_Stage_Reg:if_stage_reg|Inst[6]           ; ID_Stage_Reg:id_stage_reg|shift_operand[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.670 ; Memory:memory|mem_rtl_0_bypass[20]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.670 ; Memory:memory|mem_rtl_0_bypass[13]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.672 ; EXE_Stage_Reg:exe_stage_reg|alu_res[22]     ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.672 ; EXE_Stage_Reg:exe_stage_reg|alu_res[20]     ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.676 ; EXE_Stage_Reg:exe_stage_reg|alu_res[5]      ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.942      ;
; 0.677 ; EXE_Stage_Reg:exe_stage_reg|mem_w_en        ; Memory:memory|mem_rtl_0_bypass[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.677 ; IF_Stage:if_stage|Register:PC_reg|d_out[24] ; IF_Stage_Reg:if_stage_reg|PC[24]               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.944      ;
; 0.678 ; EXE_Stage_Reg:exe_stage_reg|alu_res[7]      ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.678 ; EXE_Stage_Reg:exe_stage_reg|alu_res[14]     ; EXE_Stage_Reg:exe_stage_reg|val_rm[14]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.679 ; EXE_Stage_Reg:exe_stage_reg|alu_res[14]     ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.945      ;
; 0.679 ; Memory:memory|mem~31                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[30] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.944      ;
; 0.680 ; EXE_Stage_Reg:exe_stage_reg|alu_res[6]      ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.946      ;
; 0.680 ; EXE_Stage_Reg:exe_stage_reg|val_rm[25]      ; Memory:memory|mem_rtl_0_bypass[38]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.946      ;
; 0.682 ; EXE_Stage_Reg:exe_stage_reg|alu_res[12]     ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.948      ;
; 0.682 ; EXE_Stage_Reg:exe_stage_reg|val_rm[25]      ; Memory:memory|mem~26                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.948      ;
; 0.683 ; EXE_Stage_Reg:exe_stage_reg|alu_res[21]     ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.949      ;
; 0.698 ; IF_Stage:if_stage|Register:PC_reg|d_out[8]  ; IF_Stage_Reg:if_stage_reg|PC[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.702 ; Memory:memory|mem~20                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.968      ;
; 0.703 ; IF_Stage_Reg:if_stage_reg|PC[25]            ; ID_Stage_Reg:id_stage_reg|pc[25]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.969      ;
+-------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                             ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                            ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a13~porta_memory_reg0 ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; mode      ; clk        ; 10.654 ; 10.654 ; Rise       ; clk             ;
; mode      ; clk        ; 11.574 ; 11.574 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; mode      ; clk        ; -0.527 ; -0.527 ; Rise       ; clk             ;
; mode      ; clk        ; -3.584 ; -3.584 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; instruction_if[*]   ; clk        ; 12.105 ; 12.105 ; Rise       ; clk             ;
;  instruction_if[0]  ; clk        ; 10.418 ; 10.418 ; Rise       ; clk             ;
;  instruction_if[1]  ; clk        ; 11.685 ; 11.685 ; Rise       ; clk             ;
;  instruction_if[2]  ; clk        ; 11.209 ; 11.209 ; Rise       ; clk             ;
;  instruction_if[3]  ; clk        ; 10.513 ; 10.513 ; Rise       ; clk             ;
;  instruction_if[4]  ; clk        ; 10.466 ; 10.466 ; Rise       ; clk             ;
;  instruction_if[5]  ; clk        ; 11.486 ; 11.486 ; Rise       ; clk             ;
;  instruction_if[6]  ; clk        ; 10.833 ; 10.833 ; Rise       ; clk             ;
;  instruction_if[7]  ; clk        ; 11.496 ; 11.496 ; Rise       ; clk             ;
;  instruction_if[8]  ; clk        ; 10.413 ; 10.413 ; Rise       ; clk             ;
;  instruction_if[9]  ; clk        ; 12.105 ; 12.105 ; Rise       ; clk             ;
;  instruction_if[10] ; clk        ; 11.718 ; 11.718 ; Rise       ; clk             ;
;  instruction_if[11] ; clk        ; 12.095 ; 12.095 ; Rise       ; clk             ;
;  instruction_if[12] ; clk        ; 11.387 ; 11.387 ; Rise       ; clk             ;
;  instruction_if[13] ; clk        ; 11.198 ; 11.198 ; Rise       ; clk             ;
;  instruction_if[14] ; clk        ; 11.191 ; 11.191 ; Rise       ; clk             ;
;  instruction_if[15] ; clk        ; 11.980 ; 11.980 ; Rise       ; clk             ;
;  instruction_if[16] ; clk        ; 10.455 ; 10.455 ; Rise       ; clk             ;
;  instruction_if[17] ; clk        ; 11.877 ; 11.877 ; Rise       ; clk             ;
;  instruction_if[18] ; clk        ; 10.639 ; 10.639 ; Rise       ; clk             ;
;  instruction_if[19] ; clk        ; 11.859 ; 11.859 ; Rise       ; clk             ;
;  instruction_if[20] ; clk        ; 10.929 ; 10.929 ; Rise       ; clk             ;
;  instruction_if[21] ; clk        ; 11.432 ; 11.432 ; Rise       ; clk             ;
;  instruction_if[22] ; clk        ; 10.568 ; 10.568 ; Rise       ; clk             ;
;  instruction_if[23] ; clk        ; 11.121 ; 11.121 ; Rise       ; clk             ;
;  instruction_if[24] ; clk        ; 10.989 ; 10.989 ; Rise       ; clk             ;
;  instruction_if[25] ; clk        ; 11.191 ; 11.191 ; Rise       ; clk             ;
;  instruction_if[26] ; clk        ; 10.671 ; 10.671 ; Rise       ; clk             ;
;  instruction_if[27] ; clk        ; 11.698 ; 11.698 ; Rise       ; clk             ;
;  instruction_if[28] ; clk        ; 10.936 ; 10.936 ; Rise       ; clk             ;
;  instruction_if[29] ; clk        ; 11.425 ; 11.425 ; Rise       ; clk             ;
;  instruction_if[30] ; clk        ; 11.408 ; 11.408 ; Rise       ; clk             ;
;  instruction_if[31] ; clk        ; 11.193 ; 11.193 ; Rise       ; clk             ;
; pc_if[*]            ; clk        ; 7.622  ; 7.622  ; Rise       ; clk             ;
;  pc_if[2]           ; clk        ; 7.212  ; 7.212  ; Rise       ; clk             ;
;  pc_if[3]           ; clk        ; 7.288  ; 7.288  ; Rise       ; clk             ;
;  pc_if[4]           ; clk        ; 7.391  ; 7.391  ; Rise       ; clk             ;
;  pc_if[5]           ; clk        ; 6.973  ; 6.973  ; Rise       ; clk             ;
;  pc_if[6]           ; clk        ; 6.993  ; 6.993  ; Rise       ; clk             ;
;  pc_if[7]           ; clk        ; 7.319  ; 7.319  ; Rise       ; clk             ;
;  pc_if[8]           ; clk        ; 6.945  ; 6.945  ; Rise       ; clk             ;
;  pc_if[9]           ; clk        ; 7.165  ; 7.165  ; Rise       ; clk             ;
;  pc_if[10]          ; clk        ; 7.384  ; 7.384  ; Rise       ; clk             ;
;  pc_if[11]          ; clk        ; 7.170  ; 7.170  ; Rise       ; clk             ;
;  pc_if[12]          ; clk        ; 6.670  ; 6.670  ; Rise       ; clk             ;
;  pc_if[13]          ; clk        ; 6.665  ; 6.665  ; Rise       ; clk             ;
;  pc_if[14]          ; clk        ; 7.161  ; 7.161  ; Rise       ; clk             ;
;  pc_if[15]          ; clk        ; 7.196  ; 7.196  ; Rise       ; clk             ;
;  pc_if[16]          ; clk        ; 7.598  ; 7.598  ; Rise       ; clk             ;
;  pc_if[17]          ; clk        ; 6.685  ; 6.685  ; Rise       ; clk             ;
;  pc_if[18]          ; clk        ; 7.128  ; 7.128  ; Rise       ; clk             ;
;  pc_if[19]          ; clk        ; 7.365  ; 7.365  ; Rise       ; clk             ;
;  pc_if[20]          ; clk        ; 7.418  ; 7.418  ; Rise       ; clk             ;
;  pc_if[21]          ; clk        ; 7.381  ; 7.381  ; Rise       ; clk             ;
;  pc_if[22]          ; clk        ; 7.171  ; 7.171  ; Rise       ; clk             ;
;  pc_if[23]          ; clk        ; 7.143  ; 7.143  ; Rise       ; clk             ;
;  pc_if[24]          ; clk        ; 7.427  ; 7.427  ; Rise       ; clk             ;
;  pc_if[25]          ; clk        ; 7.400  ; 7.400  ; Rise       ; clk             ;
;  pc_if[26]          ; clk        ; 7.194  ; 7.194  ; Rise       ; clk             ;
;  pc_if[27]          ; clk        ; 7.150  ; 7.150  ; Rise       ; clk             ;
;  pc_if[28]          ; clk        ; 7.622  ; 7.622  ; Rise       ; clk             ;
;  pc_if[29]          ; clk        ; 6.914  ; 6.914  ; Rise       ; clk             ;
;  pc_if[30]          ; clk        ; 7.388  ; 7.388  ; Rise       ; clk             ;
;  pc_if[31]          ; clk        ; 7.580  ; 7.580  ; Rise       ; clk             ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; instruction_if[*]   ; clk        ; 8.419 ; 8.419 ; Rise       ; clk             ;
;  instruction_if[0]  ; clk        ; 8.561 ; 8.561 ; Rise       ; clk             ;
;  instruction_if[1]  ; clk        ; 9.032 ; 9.032 ; Rise       ; clk             ;
;  instruction_if[2]  ; clk        ; 9.021 ; 9.021 ; Rise       ; clk             ;
;  instruction_if[3]  ; clk        ; 8.615 ; 8.615 ; Rise       ; clk             ;
;  instruction_if[4]  ; clk        ; 8.550 ; 8.550 ; Rise       ; clk             ;
;  instruction_if[5]  ; clk        ; 9.398 ; 9.398 ; Rise       ; clk             ;
;  instruction_if[6]  ; clk        ; 8.419 ; 8.419 ; Rise       ; clk             ;
;  instruction_if[7]  ; clk        ; 9.408 ; 9.408 ; Rise       ; clk             ;
;  instruction_if[8]  ; clk        ; 8.584 ; 8.584 ; Rise       ; clk             ;
;  instruction_if[9]  ; clk        ; 8.940 ; 8.940 ; Rise       ; clk             ;
;  instruction_if[10] ; clk        ; 8.988 ; 8.988 ; Rise       ; clk             ;
;  instruction_if[11] ; clk        ; 8.930 ; 8.930 ; Rise       ; clk             ;
;  instruction_if[12] ; clk        ; 9.072 ; 9.072 ; Rise       ; clk             ;
;  instruction_if[13] ; clk        ; 8.561 ; 8.561 ; Rise       ; clk             ;
;  instruction_if[14] ; clk        ; 8.944 ; 8.944 ; Rise       ; clk             ;
;  instruction_if[15] ; clk        ; 9.182 ; 9.182 ; Rise       ; clk             ;
;  instruction_if[16] ; clk        ; 8.573 ; 8.573 ; Rise       ; clk             ;
;  instruction_if[17] ; clk        ; 8.794 ; 8.794 ; Rise       ; clk             ;
;  instruction_if[18] ; clk        ; 8.662 ; 8.662 ; Rise       ; clk             ;
;  instruction_if[19] ; clk        ; 8.694 ; 8.694 ; Rise       ; clk             ;
;  instruction_if[20] ; clk        ; 9.134 ; 9.134 ; Rise       ; clk             ;
;  instruction_if[21] ; clk        ; 8.994 ; 8.994 ; Rise       ; clk             ;
;  instruction_if[22] ; clk        ; 9.091 ; 9.091 ; Rise       ; clk             ;
;  instruction_if[23] ; clk        ; 9.404 ; 9.404 ; Rise       ; clk             ;
;  instruction_if[24] ; clk        ; 8.595 ; 8.595 ; Rise       ; clk             ;
;  instruction_if[25] ; clk        ; 8.777 ; 8.777 ; Rise       ; clk             ;
;  instruction_if[26] ; clk        ; 9.130 ; 9.130 ; Rise       ; clk             ;
;  instruction_if[27] ; clk        ; 8.968 ; 8.968 ; Rise       ; clk             ;
;  instruction_if[28] ; clk        ; 8.556 ; 8.556 ; Rise       ; clk             ;
;  instruction_if[29] ; clk        ; 8.779 ; 8.779 ; Rise       ; clk             ;
;  instruction_if[30] ; clk        ; 9.208 ; 9.208 ; Rise       ; clk             ;
;  instruction_if[31] ; clk        ; 9.023 ; 9.023 ; Rise       ; clk             ;
; pc_if[*]            ; clk        ; 6.665 ; 6.665 ; Rise       ; clk             ;
;  pc_if[2]           ; clk        ; 7.212 ; 7.212 ; Rise       ; clk             ;
;  pc_if[3]           ; clk        ; 7.288 ; 7.288 ; Rise       ; clk             ;
;  pc_if[4]           ; clk        ; 7.391 ; 7.391 ; Rise       ; clk             ;
;  pc_if[5]           ; clk        ; 6.973 ; 6.973 ; Rise       ; clk             ;
;  pc_if[6]           ; clk        ; 6.993 ; 6.993 ; Rise       ; clk             ;
;  pc_if[7]           ; clk        ; 7.319 ; 7.319 ; Rise       ; clk             ;
;  pc_if[8]           ; clk        ; 6.945 ; 6.945 ; Rise       ; clk             ;
;  pc_if[9]           ; clk        ; 7.165 ; 7.165 ; Rise       ; clk             ;
;  pc_if[10]          ; clk        ; 7.384 ; 7.384 ; Rise       ; clk             ;
;  pc_if[11]          ; clk        ; 7.170 ; 7.170 ; Rise       ; clk             ;
;  pc_if[12]          ; clk        ; 6.670 ; 6.670 ; Rise       ; clk             ;
;  pc_if[13]          ; clk        ; 6.665 ; 6.665 ; Rise       ; clk             ;
;  pc_if[14]          ; clk        ; 7.161 ; 7.161 ; Rise       ; clk             ;
;  pc_if[15]          ; clk        ; 7.196 ; 7.196 ; Rise       ; clk             ;
;  pc_if[16]          ; clk        ; 7.598 ; 7.598 ; Rise       ; clk             ;
;  pc_if[17]          ; clk        ; 6.685 ; 6.685 ; Rise       ; clk             ;
;  pc_if[18]          ; clk        ; 7.128 ; 7.128 ; Rise       ; clk             ;
;  pc_if[19]          ; clk        ; 7.365 ; 7.365 ; Rise       ; clk             ;
;  pc_if[20]          ; clk        ; 7.418 ; 7.418 ; Rise       ; clk             ;
;  pc_if[21]          ; clk        ; 7.381 ; 7.381 ; Rise       ; clk             ;
;  pc_if[22]          ; clk        ; 7.171 ; 7.171 ; Rise       ; clk             ;
;  pc_if[23]          ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  pc_if[24]          ; clk        ; 7.427 ; 7.427 ; Rise       ; clk             ;
;  pc_if[25]          ; clk        ; 7.400 ; 7.400 ; Rise       ; clk             ;
;  pc_if[26]          ; clk        ; 7.194 ; 7.194 ; Rise       ; clk             ;
;  pc_if[27]          ; clk        ; 7.150 ; 7.150 ; Rise       ; clk             ;
;  pc_if[28]          ; clk        ; 7.622 ; 7.622 ; Rise       ; clk             ;
;  pc_if[29]          ; clk        ; 6.914 ; 6.914 ; Rise       ; clk             ;
;  pc_if[30]          ; clk        ; 7.388 ; 7.388 ; Rise       ; clk             ;
;  pc_if[31]          ; clk        ; 7.580 ; 7.580 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 4.173 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 7.873 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                       ;
+-------+--------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.173 ; ID_Stage_Reg:id_stage_reg|src1[3]          ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.835      ;
; 4.180 ; MEM_Stage_Reg:memory_stage_reg|dest_out[3] ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.828      ;
; 4.223 ; ID_Stage_Reg:id_stage_reg|src1[0]          ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.785      ;
; 4.274 ; EXE_Stage_Reg:exe_stage_reg|dest[0]        ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.734      ;
; 4.297 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[17] ; clk          ; clk         ; 10.000       ; -0.003     ; 5.732      ;
; 4.297 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[16] ; clk          ; clk         ; 10.000       ; -0.003     ; 5.732      ;
; 4.297 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[18] ; clk          ; clk         ; 10.000       ; -0.003     ; 5.732      ;
; 4.297 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[19] ; clk          ; clk         ; 10.000       ; -0.003     ; 5.732      ;
; 4.297 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[8]  ; clk          ; clk         ; 10.000       ; -0.003     ; 5.732      ;
; 4.311 ; EXE_Stage_Reg:exe_stage_reg|dest[1]        ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.697      ;
; 4.313 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|Inst[17] ; clk          ; clk         ; 10.000       ; 0.021      ; 5.740      ;
; 4.313 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|Inst[16] ; clk          ; clk         ; 10.000       ; 0.021      ; 5.740      ;
; 4.313 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|Inst[18] ; clk          ; clk         ; 10.000       ; 0.021      ; 5.740      ;
; 4.313 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|Inst[19] ; clk          ; clk         ; 10.000       ; 0.021      ; 5.740      ;
; 4.313 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|Inst[8]  ; clk          ; clk         ; 10.000       ; 0.021      ; 5.740      ;
; 4.319 ; ID_Stage_Reg:id_stage_reg|src1[2]          ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.689      ;
; 4.320 ; MEM_Stage_Reg:memory_stage_reg|dest_out[0] ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.688      ;
; 4.341 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|Inst[17] ; clk          ; clk         ; 10.000       ; -0.003     ; 5.688      ;
; 4.341 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|Inst[16] ; clk          ; clk         ; 10.000       ; -0.003     ; 5.688      ;
; 4.341 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|Inst[18] ; clk          ; clk         ; 10.000       ; -0.003     ; 5.688      ;
; 4.341 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|Inst[19] ; clk          ; clk         ; 10.000       ; -0.003     ; 5.688      ;
; 4.341 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|Inst[8]  ; clk          ; clk         ; 10.000       ; -0.003     ; 5.688      ;
; 4.346 ; ID_Stage_Reg:id_stage_reg|src1[1]          ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.662      ;
; 4.353 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|Inst[17] ; clk          ; clk         ; 10.000       ; 0.023      ; 5.702      ;
; 4.353 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|Inst[16] ; clk          ; clk         ; 10.000       ; 0.023      ; 5.702      ;
; 4.353 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|Inst[18] ; clk          ; clk         ; 10.000       ; 0.023      ; 5.702      ;
; 4.353 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|Inst[19] ; clk          ; clk         ; 10.000       ; 0.023      ; 5.702      ;
; 4.353 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|Inst[8]  ; clk          ; clk         ; 10.000       ; 0.023      ; 5.702      ;
; 4.388 ; MEM_Stage_Reg:memory_stage_reg|dest_out[2] ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.620      ;
; 4.416 ; EXE_Stage_Reg:exe_stage_reg|dest[3]        ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.592      ;
; 4.433 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[9]    ; clk          ; clk         ; 10.000       ; -0.015     ; 5.584      ;
; 4.433 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[20]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.584      ;
; 4.433 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[21]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.584      ;
; 4.433 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[22]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.584      ;
; 4.433 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[23]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.584      ;
; 4.437 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[28]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.580      ;
; 4.437 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[29]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.580      ;
; 4.437 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[30]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.580      ;
; 4.437 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[31]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.580      ;
; 4.449 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|PC[9]    ; clk          ; clk         ; 10.000       ; 0.009      ; 5.592      ;
; 4.449 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|PC[20]   ; clk          ; clk         ; 10.000       ; 0.009      ; 5.592      ;
; 4.449 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|PC[21]   ; clk          ; clk         ; 10.000       ; 0.009      ; 5.592      ;
; 4.449 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|PC[22]   ; clk          ; clk         ; 10.000       ; 0.009      ; 5.592      ;
; 4.449 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|PC[23]   ; clk          ; clk         ; 10.000       ; 0.009      ; 5.592      ;
; 4.453 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|PC[28]   ; clk          ; clk         ; 10.000       ; 0.009      ; 5.588      ;
; 4.453 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|PC[29]   ; clk          ; clk         ; 10.000       ; 0.009      ; 5.588      ;
; 4.453 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|PC[30]   ; clk          ; clk         ; 10.000       ; 0.009      ; 5.588      ;
; 4.453 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|PC[31]   ; clk          ; clk         ; 10.000       ; 0.009      ; 5.588      ;
; 4.454 ; EXE_Stage_Reg:exe_stage_reg|dest[2]        ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.554      ;
; 4.463 ; MEM_Stage_Reg:memory_stage_reg|dest_out[1] ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.545      ;
; 4.477 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|PC[9]    ; clk          ; clk         ; 10.000       ; -0.015     ; 5.540      ;
; 4.477 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|PC[20]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.540      ;
; 4.477 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|PC[21]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.540      ;
; 4.477 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|PC[22]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.540      ;
; 4.477 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|PC[23]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.540      ;
; 4.481 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|PC[28]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.536      ;
; 4.481 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|PC[29]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.536      ;
; 4.481 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|PC[30]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.536      ;
; 4.481 ; Status_Reg:st_reg|d_out[0]                 ; IF_Stage_Reg:if_stage_reg|PC[31]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.536      ;
; 4.489 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|PC[9]    ; clk          ; clk         ; 10.000       ; 0.011      ; 5.554      ;
; 4.489 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|PC[20]   ; clk          ; clk         ; 10.000       ; 0.011      ; 5.554      ;
; 4.489 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|PC[21]   ; clk          ; clk         ; 10.000       ; 0.011      ; 5.554      ;
; 4.489 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|PC[22]   ; clk          ; clk         ; 10.000       ; 0.011      ; 5.554      ;
; 4.489 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|PC[23]   ; clk          ; clk         ; 10.000       ; 0.011      ; 5.554      ;
; 4.493 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|PC[28]   ; clk          ; clk         ; 10.000       ; 0.011      ; 5.550      ;
; 4.493 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|PC[29]   ; clk          ; clk         ; 10.000       ; 0.011      ; 5.550      ;
; 4.493 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|PC[30]   ; clk          ; clk         ; 10.000       ; 0.011      ; 5.550      ;
; 4.493 ; Status_Reg:st_reg|d_out[2]                 ; IF_Stage_Reg:if_stage_reg|PC[31]   ; clk          ; clk         ; 10.000       ; 0.011      ; 5.550      ;
; 4.496 ; MEM_Stage_Reg:memory_stage_reg|wb_en_out   ; Status_Reg:st_reg|d_out[2]         ; clk          ; clk         ; 10.000       ; -0.024     ; 5.512      ;
; 4.529 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[5]  ; clk          ; clk         ; 10.000       ; -0.029     ; 5.474      ;
; 4.529 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[6]  ; clk          ; clk         ; 10.000       ; -0.029     ; 5.474      ;
; 4.529 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[9]  ; clk          ; clk         ; 10.000       ; -0.029     ; 5.474      ;
; 4.544 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[12]   ; clk          ; clk         ; 10.000       ; -0.010     ; 5.478      ;
; 4.544 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[13]   ; clk          ; clk         ; 10.000       ; -0.010     ; 5.478      ;
; 4.544 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[14]   ; clk          ; clk         ; 10.000       ; -0.010     ; 5.478      ;
; 4.544 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[15]   ; clk          ; clk         ; 10.000       ; -0.010     ; 5.478      ;
; 4.544 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[27] ; clk          ; clk         ; 10.000       ; -0.010     ; 5.478      ;
; 4.545 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|Inst[5]  ; clk          ; clk         ; 10.000       ; -0.005     ; 5.482      ;
; 4.545 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|Inst[6]  ; clk          ; clk         ; 10.000       ; -0.005     ; 5.482      ;
; 4.545 ; Status_Reg:st_reg|d_out[1]                 ; IF_Stage_Reg:if_stage_reg|Inst[9]  ; clk          ; clk         ; 10.000       ; -0.005     ; 5.482      ;
; 4.547 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[2]    ; clk          ; clk         ; 10.000       ; -0.015     ; 5.470      ;
; 4.547 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[25] ; clk          ; clk         ; 10.000       ; -0.015     ; 5.470      ;
; 4.547 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[18]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.470      ;
; 4.547 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[19]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.470      ;
; 4.548 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[8]    ; clk          ; clk         ; 10.000       ; -0.010     ; 5.474      ;
; 4.548 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[10]   ; clk          ; clk         ; 10.000       ; -0.010     ; 5.474      ;
; 4.548 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[11]   ; clk          ; clk         ; 10.000       ; -0.010     ; 5.474      ;
; 4.551 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[24]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.466      ;
; 4.551 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[25]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.466      ;
; 4.551 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[26]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.466      ;
; 4.551 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[27]   ; clk          ; clk         ; 10.000       ; -0.015     ; 5.466      ;
; 4.554 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[3]  ; clk          ; clk         ; 10.000       ; -0.021     ; 5.457      ;
; 4.554 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[0]  ; clk          ; clk         ; 10.000       ; -0.021     ; 5.457      ;
; 4.554 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[16]   ; clk          ; clk         ; 10.000       ; -0.021     ; 5.457      ;
; 4.554 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[17]   ; clk          ; clk         ; 10.000       ; -0.021     ; 5.457      ;
; 4.554 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[22] ; clk          ; clk         ; 10.000       ; -0.021     ; 5.457      ;
; 4.555 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|PC[5]    ; clk          ; clk         ; 10.000       ; -0.021     ; 5.456      ;
; 4.555 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[4]  ; clk          ; clk         ; 10.000       ; -0.021     ; 5.456      ;
; 4.555 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[26] ; clk          ; clk         ; 10.000       ; -0.021     ; 5.456      ;
; 4.555 ; Status_Reg:st_reg|d_out[3]                 ; IF_Stage_Reg:if_stage_reg|Inst[15] ; clk          ; clk         ; 10.000       ; -0.021     ; 5.456      ;
+-------+--------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                     ;
+-------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ID_Stage_Reg:id_stage_reg|b                 ; ID_Stage_Reg:id_stage_reg|b                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; Memory:memory|mem~19                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; Memory:memory|mem~17                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[16] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; Memory:memory|mem~3                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Memory:memory|mem~13                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Memory:memory|mem~28                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Memory:memory|mem~29                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; IF_Stage_Reg:if_stage_reg|PC[3]             ; ID_Stage_Reg:id_stage_reg|pc[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; IF_Stage_Reg:if_stage_reg|PC[9]             ; ID_Stage_Reg:id_stage_reg|pc[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; IF_Stage_Reg:if_stage_reg|PC[16]            ; ID_Stage_Reg:id_stage_reg|pc[16]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; IF_Stage_Reg:if_stage_reg|PC[6]             ; ID_Stage_Reg:id_stage_reg|pc[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; EXE_Stage_Reg:exe_stage_reg|val_rm[30]      ; Memory:memory|mem_rtl_0_bypass[43]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Memory:memory|mem~9                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; IF_Stage_Reg:if_stage_reg|PC[31]            ; ID_Stage_Reg:id_stage_reg|pc[31]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; IF_Stage_Reg:if_stage_reg|Inst[0]           ; ID_Stage_Reg:id_stage_reg|shift_operand[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Memory:memory|mem~11                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; IF_Stage_Reg:if_stage_reg|PC[8]             ; ID_Stage_Reg:id_stage_reg|pc[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; IF_Stage_Reg:if_stage_reg|PC[19]            ; ID_Stage_Reg:id_stage_reg|pc[19]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; IF_Stage_Reg:if_stage_reg|Inst[1]           ; ID_Stage_Reg:id_stage_reg|shift_operand[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Memory:memory|mem~8                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; IF_Stage_Reg:if_stage_reg|PC[29]            ; ID_Stage_Reg:id_stage_reg|pc[29]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; IF_Stage_Reg:if_stage_reg|Inst[3]           ; ID_Stage_Reg:id_stage_reg|shift_operand[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; IF_Stage_Reg:if_stage_reg|PC[11]            ; ID_Stage_Reg:id_stage_reg|pc[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; IF_Stage_Reg:if_stage_reg|PC[30]            ; ID_Stage_Reg:id_stage_reg|pc[30]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Memory:memory|mem~22                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; EXE_Stage_Reg:exe_stage_reg|val_rm[24]      ; Memory:memory|mem~25                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Memory:memory|mem~23                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; EXE_Stage_Reg:exe_stage_reg|val_rm[22]      ; Memory:memory|mem~23                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; EXE_Stage_Reg:exe_stage_reg|val_rm[24]      ; Memory:memory|mem_rtl_0_bypass[37]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Memory:memory|mem~12                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; EXE_Stage_Reg:exe_stage_reg|val_rm[0]       ; Memory:memory|mem_rtl_0_bypass[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; EXE_Stage_Reg:exe_stage_reg|val_rm[0]       ; Memory:memory|mem~1                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; EXE_Stage_Reg:exe_stage_reg|val_rm[26]      ; Memory:memory|mem_rtl_0_bypass[39]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; EXE_Stage_Reg:exe_stage_reg|val_rm[26]      ; Memory:memory|mem~27                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; EXE_Stage_Reg:exe_stage_reg|val_rm[20]      ; Memory:memory|mem_rtl_0_bypass[33]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; EXE_Stage_Reg:exe_stage_reg|val_rm[20]      ; Memory:memory|mem~21                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; EXE_Stage_Reg:exe_stage_reg|val_rm[11]      ; Memory:memory|mem~12                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; EXE_Stage_Reg:exe_stage_reg|alu_res[13]     ; EXE_Stage_Reg:exe_stage_reg|val_rm[13]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; EXE_Stage_Reg:exe_stage_reg|val_rm[22]      ; Memory:memory|mem_rtl_0_bypass[35]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; EXE_Stage_Reg:exe_stage_reg|val_rm[18]      ; Memory:memory|mem_rtl_0_bypass[31]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; EXE_Stage_Reg:exe_stage_reg|val_rm[31]      ; Memory:memory|mem_rtl_0_bypass[44]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; EXE_Stage_Reg:exe_stage_reg|val_rm[18]      ; Memory:memory|mem~19                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; EXE_Stage_Reg:exe_stage_reg|val_rm[31]      ; Memory:memory|mem~32                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; EXE_Stage_Reg:exe_stage_reg|val_rm[11]      ; Memory:memory|mem_rtl_0_bypass[24]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.256 ; Memory:memory|mem~0                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; Memory:memory|mem~0                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; Memory:memory|mem~0                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; Memory:memory|mem~0                         ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.411      ;
; 0.307 ; EXE_Stage_Reg:exe_stage_reg|alu_res[14]     ; EXE_Stage_Reg:exe_stage_reg|val_rm[14]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; IF_Stage_Reg:if_stage_reg|PC[28]            ; ID_Stage_Reg:id_stage_reg|pc[28]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.464      ;
; 0.315 ; IF_Stage_Reg:if_stage_reg|PC[14]            ; ID_Stage_Reg:id_stage_reg|pc[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; IF_Stage_Reg:if_stage_reg|PC[22]            ; ID_Stage_Reg:id_stage_reg|pc[22]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.468      ;
; 0.318 ; IF_Stage_Reg:if_stage_reg|Inst[2]           ; ID_Stage_Reg:id_stage_reg|shift_operand[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.318 ; IF_Stage:if_stage|Register:PC_reg|d_out[24] ; IF_Stage_Reg:if_stage_reg|PC[24]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; IF_Stage_Reg:if_stage_reg|PC[7]             ; ID_Stage_Reg:id_stage_reg|pc[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; Memory:memory|mem~31                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; IF_Stage_Reg:if_stage_reg|PC[20]            ; ID_Stage_Reg:id_stage_reg|pc[20]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; Memory:memory|mem~20                        ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.472      ;
; 0.321 ; IF_Stage_Reg:if_stage_reg|PC[25]            ; ID_Stage_Reg:id_stage_reg|pc[25]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; EXE_Stage_Reg:exe_stage_reg|val_rm[12]      ; Memory:memory|mem_rtl_0_bypass[25]             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.476      ;
; 0.322 ; Memory:memory|mem_rtl_0_bypass[34]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; IF_Stage_Reg:if_stage_reg|PC[27]            ; ID_Stage_Reg:id_stage_reg|pc[27]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; Memory:memory|mem_rtl_0_bypass[35]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; Memory:memory|mem_rtl_0_bypass[23]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; Memory:memory|mem_rtl_0_bypass[25]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; Memory:memory|mem_rtl_0_bypass[39]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; Memory:memory|mem_rtl_0_bypass[44]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; Memory:memory|mem_rtl_0_bypass[37]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; EXE_Stage_Reg:exe_stage_reg|val_rm[6]       ; Memory:memory|mem~7                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; Memory:memory|mem_rtl_0_bypass[24]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; Memory:memory|mem_rtl_0_bypass[26]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; Memory:memory|mem_rtl_0_bypass[29]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[16] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; Memory:memory|mem_rtl_0_bypass[42]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; Memory:memory|mem_rtl_0_bypass[27]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; IF_Stage_Reg:if_stage_reg|Inst[6]           ; ID_Stage_Reg:id_stage_reg|shift_operand[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; Memory:memory|mem_rtl_0_bypass[16]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; Memory:memory|mem_rtl_0_bypass[22]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; EXE_Stage_Reg:exe_stage_reg|val_rm[6]       ; Memory:memory|mem_rtl_0_bypass[19]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; Memory:memory|mem_rtl_0_bypass[21]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; EXE_Stage_Reg:exe_stage_reg|val_rm[12]      ; Memory:memory|mem~13                           ; clk          ; clk         ; 0.000        ; 0.002      ; 0.481      ;
; 0.327 ; Memory:memory|mem_rtl_0_bypass[31]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; Memory:memory|mem_rtl_0_bypass[40]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; Memory:memory|mem_rtl_0_bypass[41]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; Memory:memory|mem_rtl_0_bypass[17]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; IF_Stage:if_stage|Register:PC_reg|d_out[26] ; IF_Stage_Reg:if_stage_reg|PC[26]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; EXE_Stage_Reg:exe_stage_reg|alu_res[22]     ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; Memory:memory|mem_rtl_0_bypass[30]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; IF_Stage:if_stage|Register:PC_reg|d_out[8]  ; IF_Stage_Reg:if_stage_reg|PC[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; EXE_Stage_Reg:exe_stage_reg|alu_res[18]     ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; Memory:memory|mem_rtl_0_bypass[28]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; IF_Stage_Reg:if_stage_reg|PC[4]             ; ID_Stage_Reg:id_stage_reg|pc[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; Memory:memory|mem_rtl_0_bypass[20]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; Memory:memory|mem_rtl_0_bypass[13]          ; MEM_Stage_Reg:memory_stage_reg|mem_val_out[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; IF_Stage:if_stage|Register:PC_reg|d_out[10] ; IF_Stage_Reg:if_stage_reg|PC[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; EXE_Stage_Reg:exe_stage_reg|alu_res[5]      ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; EXE_Stage_Reg:exe_stage_reg|alu_res[20]     ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; EXE_Stage_Reg:exe_stage_reg|mem_w_en        ; Memory:memory|mem_rtl_0_bypass[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; IF_Stage:if_stage|Register:PC_reg|d_out[25] ; IF_Stage_Reg:if_stage_reg|PC[25]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; EXE_Stage_Reg:exe_stage_reg|alu_res[7]      ; MEM_Stage_Reg:memory_stage_reg|alu_res_out[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; IF_Stage:if_stage|Register:PC_reg|d_out[15] ; IF_Stage_Reg:if_stage_reg|PC[15]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
+-------+---------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                             ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                            ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; Memory:memory|altsyncram:mem_rtl_0|altsyncram_g8c1:auto_generated|ram_block1a13~porta_memory_reg0 ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mode      ; clk        ; 4.567 ; 4.567 ; Rise       ; clk             ;
; mode      ; clk        ; 4.963 ; 4.963 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; mode      ; clk        ; 0.017  ; 0.017  ; Rise       ; clk             ;
; mode      ; clk        ; -1.330 ; -1.330 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; instruction_if[*]   ; clk        ; 6.286 ; 6.286 ; Rise       ; clk             ;
;  instruction_if[0]  ; clk        ; 5.436 ; 5.436 ; Rise       ; clk             ;
;  instruction_if[1]  ; clk        ; 6.105 ; 6.105 ; Rise       ; clk             ;
;  instruction_if[2]  ; clk        ; 5.874 ; 5.874 ; Rise       ; clk             ;
;  instruction_if[3]  ; clk        ; 5.515 ; 5.515 ; Rise       ; clk             ;
;  instruction_if[4]  ; clk        ; 5.526 ; 5.526 ; Rise       ; clk             ;
;  instruction_if[5]  ; clk        ; 5.947 ; 5.947 ; Rise       ; clk             ;
;  instruction_if[6]  ; clk        ; 5.684 ; 5.684 ; Rise       ; clk             ;
;  instruction_if[7]  ; clk        ; 5.957 ; 5.957 ; Rise       ; clk             ;
;  instruction_if[8]  ; clk        ; 5.500 ; 5.500 ; Rise       ; clk             ;
;  instruction_if[9]  ; clk        ; 6.286 ; 6.286 ; Rise       ; clk             ;
;  instruction_if[10] ; clk        ; 6.101 ; 6.101 ; Rise       ; clk             ;
;  instruction_if[11] ; clk        ; 6.276 ; 6.276 ; Rise       ; clk             ;
;  instruction_if[12] ; clk        ; 5.933 ; 5.933 ; Rise       ; clk             ;
;  instruction_if[13] ; clk        ; 5.860 ; 5.860 ; Rise       ; clk             ;
;  instruction_if[14] ; clk        ; 5.791 ; 5.791 ; Rise       ; clk             ;
;  instruction_if[15] ; clk        ; 6.223 ; 6.223 ; Rise       ; clk             ;
;  instruction_if[16] ; clk        ; 5.520 ; 5.520 ; Rise       ; clk             ;
;  instruction_if[17] ; clk        ; 6.181 ; 6.181 ; Rise       ; clk             ;
;  instruction_if[18] ; clk        ; 5.608 ; 5.608 ; Rise       ; clk             ;
;  instruction_if[19] ; clk        ; 6.165 ; 6.165 ; Rise       ; clk             ;
;  instruction_if[20] ; clk        ; 5.676 ; 5.676 ; Rise       ; clk             ;
;  instruction_if[21] ; clk        ; 5.963 ; 5.963 ; Rise       ; clk             ;
;  instruction_if[22] ; clk        ; 5.554 ; 5.554 ; Rise       ; clk             ;
;  instruction_if[23] ; clk        ; 5.811 ; 5.811 ; Rise       ; clk             ;
;  instruction_if[24] ; clk        ; 5.753 ; 5.753 ; Rise       ; clk             ;
;  instruction_if[25] ; clk        ; 5.853 ; 5.853 ; Rise       ; clk             ;
;  instruction_if[26] ; clk        ; 5.627 ; 5.627 ; Rise       ; clk             ;
;  instruction_if[27] ; clk        ; 6.081 ; 6.081 ; Rise       ; clk             ;
;  instruction_if[28] ; clk        ; 5.756 ; 5.756 ; Rise       ; clk             ;
;  instruction_if[29] ; clk        ; 5.966 ; 5.966 ; Rise       ; clk             ;
;  instruction_if[30] ; clk        ; 5.951 ; 5.951 ; Rise       ; clk             ;
;  instruction_if[31] ; clk        ; 5.860 ; 5.860 ; Rise       ; clk             ;
; pc_if[*]            ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  pc_if[2]           ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
;  pc_if[3]           ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  pc_if[4]           ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
;  pc_if[5]           ; clk        ; 3.953 ; 3.953 ; Rise       ; clk             ;
;  pc_if[6]           ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  pc_if[7]           ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  pc_if[8]           ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
;  pc_if[9]           ; clk        ; 4.021 ; 4.021 ; Rise       ; clk             ;
;  pc_if[10]          ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  pc_if[11]          ; clk        ; 4.028 ; 4.028 ; Rise       ; clk             ;
;  pc_if[12]          ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  pc_if[13]          ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  pc_if[14]          ; clk        ; 4.023 ; 4.023 ; Rise       ; clk             ;
;  pc_if[15]          ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
;  pc_if[16]          ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  pc_if[17]          ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  pc_if[18]          ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
;  pc_if[19]          ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  pc_if[20]          ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  pc_if[21]          ; clk        ; 4.111 ; 4.111 ; Rise       ; clk             ;
;  pc_if[22]          ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  pc_if[23]          ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  pc_if[24]          ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  pc_if[25]          ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
;  pc_if[26]          ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  pc_if[27]          ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
;  pc_if[28]          ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  pc_if[29]          ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  pc_if[30]          ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  pc_if[31]          ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; instruction_if[*]   ; clk        ; 4.578 ; 4.578 ; Rise       ; clk             ;
;  instruction_if[0]  ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  instruction_if[1]  ; clk        ; 4.891 ; 4.891 ; Rise       ; clk             ;
;  instruction_if[2]  ; clk        ; 4.830 ; 4.830 ; Rise       ; clk             ;
;  instruction_if[3]  ; clk        ; 4.684 ; 4.684 ; Rise       ; clk             ;
;  instruction_if[4]  ; clk        ; 4.647 ; 4.647 ; Rise       ; clk             ;
;  instruction_if[5]  ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
;  instruction_if[6]  ; clk        ; 4.578 ; 4.578 ; Rise       ; clk             ;
;  instruction_if[7]  ; clk        ; 5.019 ; 5.019 ; Rise       ; clk             ;
;  instruction_if[8]  ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  instruction_if[9]  ; clk        ; 4.852 ; 4.852 ; Rise       ; clk             ;
;  instruction_if[10] ; clk        ; 4.836 ; 4.836 ; Rise       ; clk             ;
;  instruction_if[11] ; clk        ; 4.842 ; 4.842 ; Rise       ; clk             ;
;  instruction_if[12] ; clk        ; 4.825 ; 4.825 ; Rise       ; clk             ;
;  instruction_if[13] ; clk        ; 4.662 ; 4.662 ; Rise       ; clk             ;
;  instruction_if[14] ; clk        ; 4.820 ; 4.820 ; Rise       ; clk             ;
;  instruction_if[15] ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
;  instruction_if[16] ; clk        ; 4.655 ; 4.655 ; Rise       ; clk             ;
;  instruction_if[17] ; clk        ; 4.798 ; 4.798 ; Rise       ; clk             ;
;  instruction_if[18] ; clk        ; 4.679 ; 4.679 ; Rise       ; clk             ;
;  instruction_if[19] ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  instruction_if[20] ; clk        ; 4.876 ; 4.876 ; Rise       ; clk             ;
;  instruction_if[21] ; clk        ; 4.821 ; 4.821 ; Rise       ; clk             ;
;  instruction_if[22] ; clk        ; 4.856 ; 4.856 ; Rise       ; clk             ;
;  instruction_if[23] ; clk        ; 5.015 ; 5.015 ; Rise       ; clk             ;
;  instruction_if[24] ; clk        ; 4.660 ; 4.660 ; Rise       ; clk             ;
;  instruction_if[25] ; clk        ; 4.739 ; 4.739 ; Rise       ; clk             ;
;  instruction_if[26] ; clk        ; 4.906 ; 4.906 ; Rise       ; clk             ;
;  instruction_if[27] ; clk        ; 4.816 ; 4.816 ; Rise       ; clk             ;
;  instruction_if[28] ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
;  instruction_if[29] ; clk        ; 4.729 ; 4.729 ; Rise       ; clk             ;
;  instruction_if[30] ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  instruction_if[31] ; clk        ; 4.828 ; 4.828 ; Rise       ; clk             ;
; pc_if[*]            ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  pc_if[2]           ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
;  pc_if[3]           ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  pc_if[4]           ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
;  pc_if[5]           ; clk        ; 3.953 ; 3.953 ; Rise       ; clk             ;
;  pc_if[6]           ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  pc_if[7]           ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  pc_if[8]           ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
;  pc_if[9]           ; clk        ; 4.021 ; 4.021 ; Rise       ; clk             ;
;  pc_if[10]          ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  pc_if[11]          ; clk        ; 4.028 ; 4.028 ; Rise       ; clk             ;
;  pc_if[12]          ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  pc_if[13]          ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  pc_if[14]          ; clk        ; 4.023 ; 4.023 ; Rise       ; clk             ;
;  pc_if[15]          ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
;  pc_if[16]          ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  pc_if[17]          ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  pc_if[18]          ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
;  pc_if[19]          ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  pc_if[20]          ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  pc_if[21]          ; clk        ; 4.111 ; 4.111 ; Rise       ; clk             ;
;  pc_if[22]          ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  pc_if[23]          ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  pc_if[24]          ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  pc_if[25]          ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
;  pc_if[26]          ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  pc_if[27]          ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
;  pc_if[28]          ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  pc_if[29]          ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  pc_if[30]          ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  pc_if[31]          ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.011   ; 0.215 ; N/A      ; N/A     ; 7.873               ;
;  clk             ; -3.011   ; 0.215 ; N/A      ; N/A     ; 7.873               ;
; Design-wide TNS  ; -174.175 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -174.175 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; mode      ; clk        ; 10.654 ; 10.654 ; Rise       ; clk             ;
; mode      ; clk        ; 11.574 ; 11.574 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; mode      ; clk        ; 0.017  ; 0.017  ; Rise       ; clk             ;
; mode      ; clk        ; -1.330 ; -1.330 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; instruction_if[*]   ; clk        ; 12.105 ; 12.105 ; Rise       ; clk             ;
;  instruction_if[0]  ; clk        ; 10.418 ; 10.418 ; Rise       ; clk             ;
;  instruction_if[1]  ; clk        ; 11.685 ; 11.685 ; Rise       ; clk             ;
;  instruction_if[2]  ; clk        ; 11.209 ; 11.209 ; Rise       ; clk             ;
;  instruction_if[3]  ; clk        ; 10.513 ; 10.513 ; Rise       ; clk             ;
;  instruction_if[4]  ; clk        ; 10.466 ; 10.466 ; Rise       ; clk             ;
;  instruction_if[5]  ; clk        ; 11.486 ; 11.486 ; Rise       ; clk             ;
;  instruction_if[6]  ; clk        ; 10.833 ; 10.833 ; Rise       ; clk             ;
;  instruction_if[7]  ; clk        ; 11.496 ; 11.496 ; Rise       ; clk             ;
;  instruction_if[8]  ; clk        ; 10.413 ; 10.413 ; Rise       ; clk             ;
;  instruction_if[9]  ; clk        ; 12.105 ; 12.105 ; Rise       ; clk             ;
;  instruction_if[10] ; clk        ; 11.718 ; 11.718 ; Rise       ; clk             ;
;  instruction_if[11] ; clk        ; 12.095 ; 12.095 ; Rise       ; clk             ;
;  instruction_if[12] ; clk        ; 11.387 ; 11.387 ; Rise       ; clk             ;
;  instruction_if[13] ; clk        ; 11.198 ; 11.198 ; Rise       ; clk             ;
;  instruction_if[14] ; clk        ; 11.191 ; 11.191 ; Rise       ; clk             ;
;  instruction_if[15] ; clk        ; 11.980 ; 11.980 ; Rise       ; clk             ;
;  instruction_if[16] ; clk        ; 10.455 ; 10.455 ; Rise       ; clk             ;
;  instruction_if[17] ; clk        ; 11.877 ; 11.877 ; Rise       ; clk             ;
;  instruction_if[18] ; clk        ; 10.639 ; 10.639 ; Rise       ; clk             ;
;  instruction_if[19] ; clk        ; 11.859 ; 11.859 ; Rise       ; clk             ;
;  instruction_if[20] ; clk        ; 10.929 ; 10.929 ; Rise       ; clk             ;
;  instruction_if[21] ; clk        ; 11.432 ; 11.432 ; Rise       ; clk             ;
;  instruction_if[22] ; clk        ; 10.568 ; 10.568 ; Rise       ; clk             ;
;  instruction_if[23] ; clk        ; 11.121 ; 11.121 ; Rise       ; clk             ;
;  instruction_if[24] ; clk        ; 10.989 ; 10.989 ; Rise       ; clk             ;
;  instruction_if[25] ; clk        ; 11.191 ; 11.191 ; Rise       ; clk             ;
;  instruction_if[26] ; clk        ; 10.671 ; 10.671 ; Rise       ; clk             ;
;  instruction_if[27] ; clk        ; 11.698 ; 11.698 ; Rise       ; clk             ;
;  instruction_if[28] ; clk        ; 10.936 ; 10.936 ; Rise       ; clk             ;
;  instruction_if[29] ; clk        ; 11.425 ; 11.425 ; Rise       ; clk             ;
;  instruction_if[30] ; clk        ; 11.408 ; 11.408 ; Rise       ; clk             ;
;  instruction_if[31] ; clk        ; 11.193 ; 11.193 ; Rise       ; clk             ;
; pc_if[*]            ; clk        ; 7.622  ; 7.622  ; Rise       ; clk             ;
;  pc_if[2]           ; clk        ; 7.212  ; 7.212  ; Rise       ; clk             ;
;  pc_if[3]           ; clk        ; 7.288  ; 7.288  ; Rise       ; clk             ;
;  pc_if[4]           ; clk        ; 7.391  ; 7.391  ; Rise       ; clk             ;
;  pc_if[5]           ; clk        ; 6.973  ; 6.973  ; Rise       ; clk             ;
;  pc_if[6]           ; clk        ; 6.993  ; 6.993  ; Rise       ; clk             ;
;  pc_if[7]           ; clk        ; 7.319  ; 7.319  ; Rise       ; clk             ;
;  pc_if[8]           ; clk        ; 6.945  ; 6.945  ; Rise       ; clk             ;
;  pc_if[9]           ; clk        ; 7.165  ; 7.165  ; Rise       ; clk             ;
;  pc_if[10]          ; clk        ; 7.384  ; 7.384  ; Rise       ; clk             ;
;  pc_if[11]          ; clk        ; 7.170  ; 7.170  ; Rise       ; clk             ;
;  pc_if[12]          ; clk        ; 6.670  ; 6.670  ; Rise       ; clk             ;
;  pc_if[13]          ; clk        ; 6.665  ; 6.665  ; Rise       ; clk             ;
;  pc_if[14]          ; clk        ; 7.161  ; 7.161  ; Rise       ; clk             ;
;  pc_if[15]          ; clk        ; 7.196  ; 7.196  ; Rise       ; clk             ;
;  pc_if[16]          ; clk        ; 7.598  ; 7.598  ; Rise       ; clk             ;
;  pc_if[17]          ; clk        ; 6.685  ; 6.685  ; Rise       ; clk             ;
;  pc_if[18]          ; clk        ; 7.128  ; 7.128  ; Rise       ; clk             ;
;  pc_if[19]          ; clk        ; 7.365  ; 7.365  ; Rise       ; clk             ;
;  pc_if[20]          ; clk        ; 7.418  ; 7.418  ; Rise       ; clk             ;
;  pc_if[21]          ; clk        ; 7.381  ; 7.381  ; Rise       ; clk             ;
;  pc_if[22]          ; clk        ; 7.171  ; 7.171  ; Rise       ; clk             ;
;  pc_if[23]          ; clk        ; 7.143  ; 7.143  ; Rise       ; clk             ;
;  pc_if[24]          ; clk        ; 7.427  ; 7.427  ; Rise       ; clk             ;
;  pc_if[25]          ; clk        ; 7.400  ; 7.400  ; Rise       ; clk             ;
;  pc_if[26]          ; clk        ; 7.194  ; 7.194  ; Rise       ; clk             ;
;  pc_if[27]          ; clk        ; 7.150  ; 7.150  ; Rise       ; clk             ;
;  pc_if[28]          ; clk        ; 7.622  ; 7.622  ; Rise       ; clk             ;
;  pc_if[29]          ; clk        ; 6.914  ; 6.914  ; Rise       ; clk             ;
;  pc_if[30]          ; clk        ; 7.388  ; 7.388  ; Rise       ; clk             ;
;  pc_if[31]          ; clk        ; 7.580  ; 7.580  ; Rise       ; clk             ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; instruction_if[*]   ; clk        ; 4.578 ; 4.578 ; Rise       ; clk             ;
;  instruction_if[0]  ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  instruction_if[1]  ; clk        ; 4.891 ; 4.891 ; Rise       ; clk             ;
;  instruction_if[2]  ; clk        ; 4.830 ; 4.830 ; Rise       ; clk             ;
;  instruction_if[3]  ; clk        ; 4.684 ; 4.684 ; Rise       ; clk             ;
;  instruction_if[4]  ; clk        ; 4.647 ; 4.647 ; Rise       ; clk             ;
;  instruction_if[5]  ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
;  instruction_if[6]  ; clk        ; 4.578 ; 4.578 ; Rise       ; clk             ;
;  instruction_if[7]  ; clk        ; 5.019 ; 5.019 ; Rise       ; clk             ;
;  instruction_if[8]  ; clk        ; 4.648 ; 4.648 ; Rise       ; clk             ;
;  instruction_if[9]  ; clk        ; 4.852 ; 4.852 ; Rise       ; clk             ;
;  instruction_if[10] ; clk        ; 4.836 ; 4.836 ; Rise       ; clk             ;
;  instruction_if[11] ; clk        ; 4.842 ; 4.842 ; Rise       ; clk             ;
;  instruction_if[12] ; clk        ; 4.825 ; 4.825 ; Rise       ; clk             ;
;  instruction_if[13] ; clk        ; 4.662 ; 4.662 ; Rise       ; clk             ;
;  instruction_if[14] ; clk        ; 4.820 ; 4.820 ; Rise       ; clk             ;
;  instruction_if[15] ; clk        ; 4.934 ; 4.934 ; Rise       ; clk             ;
;  instruction_if[16] ; clk        ; 4.655 ; 4.655 ; Rise       ; clk             ;
;  instruction_if[17] ; clk        ; 4.798 ; 4.798 ; Rise       ; clk             ;
;  instruction_if[18] ; clk        ; 4.679 ; 4.679 ; Rise       ; clk             ;
;  instruction_if[19] ; clk        ; 4.731 ; 4.731 ; Rise       ; clk             ;
;  instruction_if[20] ; clk        ; 4.876 ; 4.876 ; Rise       ; clk             ;
;  instruction_if[21] ; clk        ; 4.821 ; 4.821 ; Rise       ; clk             ;
;  instruction_if[22] ; clk        ; 4.856 ; 4.856 ; Rise       ; clk             ;
;  instruction_if[23] ; clk        ; 5.015 ; 5.015 ; Rise       ; clk             ;
;  instruction_if[24] ; clk        ; 4.660 ; 4.660 ; Rise       ; clk             ;
;  instruction_if[25] ; clk        ; 4.739 ; 4.739 ; Rise       ; clk             ;
;  instruction_if[26] ; clk        ; 4.906 ; 4.906 ; Rise       ; clk             ;
;  instruction_if[27] ; clk        ; 4.816 ; 4.816 ; Rise       ; clk             ;
;  instruction_if[28] ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
;  instruction_if[29] ; clk        ; 4.729 ; 4.729 ; Rise       ; clk             ;
;  instruction_if[30] ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  instruction_if[31] ; clk        ; 4.828 ; 4.828 ; Rise       ; clk             ;
; pc_if[*]            ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  pc_if[2]           ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
;  pc_if[3]           ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  pc_if[4]           ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
;  pc_if[5]           ; clk        ; 3.953 ; 3.953 ; Rise       ; clk             ;
;  pc_if[6]           ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  pc_if[7]           ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  pc_if[8]           ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
;  pc_if[9]           ; clk        ; 4.021 ; 4.021 ; Rise       ; clk             ;
;  pc_if[10]          ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  pc_if[11]          ; clk        ; 4.028 ; 4.028 ; Rise       ; clk             ;
;  pc_if[12]          ; clk        ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  pc_if[13]          ; clk        ; 3.788 ; 3.788 ; Rise       ; clk             ;
;  pc_if[14]          ; clk        ; 4.023 ; 4.023 ; Rise       ; clk             ;
;  pc_if[15]          ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
;  pc_if[16]          ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  pc_if[17]          ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  pc_if[18]          ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
;  pc_if[19]          ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  pc_if[20]          ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  pc_if[21]          ; clk        ; 4.111 ; 4.111 ; Rise       ; clk             ;
;  pc_if[22]          ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  pc_if[23]          ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  pc_if[24]          ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  pc_if[25]          ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
;  pc_if[26]          ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
;  pc_if[27]          ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
;  pc_if[28]          ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  pc_if[29]          ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  pc_if[30]          ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  pc_if[31]          ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 494373   ; 1398     ; 661209   ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 494373   ; 1398     ; 661209   ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 518   ; 518  ;
; Unconstrained Output Ports      ; 62    ; 62   ;
; Unconstrained Output Port Paths ; 542   ; 542  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 25 10:53:04 2022
Info: Command: quartus_sta ARM -c ARM
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'ARM.sdc'
Warning (332125): Found combinational loop of 37 nodes
    Warning (332126): Node "hazard~8|combout"
    Warning (332126): Node "id_stage|mux9b|y[7]~4|datab"
    Warning (332126): Node "id_stage|mux9b|y[7]~4|combout"
    Warning (332126): Node "id_stage|two_src|datad"
    Warning (332126): Node "id_stage|two_src|combout"
    Warning (332126): Node "hazard_unit1|hazard~2|datad"
    Warning (332126): Node "hazard_unit1|hazard~2|combout"
    Warning (332126): Node "hazard~8|dataa"
    Warning (332126): Node "hazard~6|datab"
    Warning (332126): Node "hazard~6|combout"
    Warning (332126): Node "hazard~7|datab"
    Warning (332126): Node "hazard~7|combout"
    Warning (332126): Node "hazard~8|datac"
    Warning (332126): Node "id_stage|mux4b|y[3]~2|datad"
    Warning (332126): Node "id_stage|mux4b|y[3]~2|combout"
    Warning (332126): Node "hazard_unit1|hazard~1|datac"
    Warning (332126): Node "hazard_unit1|hazard~1|combout"
    Warning (332126): Node "hazard_unit1|hazard~2|dataa"
    Warning (332126): Node "hazard~5|dataa"
    Warning (332126): Node "hazard~5|combout"
    Warning (332126): Node "hazard~6|datad"
    Warning (332126): Node "id_stage|mux4b|y[1]~0|dataa"
    Warning (332126): Node "id_stage|mux4b|y[1]~0|combout"
    Warning (332126): Node "hazard_unit1|hazard~0|datad"
    Warning (332126): Node "hazard_unit1|hazard~0|combout"
    Warning (332126): Node "hazard_unit1|hazard~2|datab"
    Warning (332126): Node "hazard~4|datad"
    Warning (332126): Node "hazard~4|combout"
    Warning (332126): Node "hazard~6|datac"
    Warning (332126): Node "id_stage|mux4b|y[2]~3|dataa"
    Warning (332126): Node "id_stage|mux4b|y[2]~3|combout"
    Warning (332126): Node "hazard_unit1|hazard~1|dataa"
    Warning (332126): Node "hazard~5|datad"
    Warning (332126): Node "id_stage|mux4b|y[0]~1|dataa"
    Warning (332126): Node "id_stage|mux4b|y[0]~1|combout"
    Warning (332126): Node "hazard_unit1|hazard~0|datac"
    Warning (332126): Node "hazard~4|datac"
Warning (332060): Node: ID_Stage_Reg:id_stage_reg|imm was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.011
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.011      -174.175 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: ID_Stage_Reg:id_stage_reg|imm was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 4.173
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.173         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 42 warnings
    Info: Peak virtual memory: 4652 megabytes
    Info: Processing ended: Wed May 25 10:53:06 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


