
module mux4to1_gate_TestBench;

  reg D0, D1, D2, D3;   
  reg S0, S1;           
  wire Y;               
  
  mux4to1_gate uut (
    .D0(D0), 
    .D1(D1), 
    .D2(D2), 
    .D3(D3), 
    .S0(S0), 
    .S1(S1), 
    .Y(Y)
  );

  initial begin
    
    D0 = 1; D1 = 0; D2 = 0; D3 = 0; S1 = 0; S0 = 0;
    #10; 

   
    D0 = 0; D1 = 1; D2 = 0; D3 = 0; S1 = 0; S0 = 1;
    #10;

  
    D0 = 0; D1 = 0; D2 = 1; D3 = 0; S1 = 1; S0 = 0;
    #10;

    
    D0 = 0; D1 = 0; D2 = 0; D3 = 1; S1 = 1; S0 = 1;
    #10;

    $stop; 
  end

endmodule
