# Digital-electronics-1
Tady něco zkusím
#### Další malý nadpis

[**Stránky VUT**](https://www.vutbr.cz/)

```vhdl
entity gates is
    port(
        a_i    : in  std_logic;         -- Data input
        b_i    : in  std_logic;         -- Data input
        for_o  : out std_logic;         -- OR output function
        fand_o : out std_logic;         -- AND output function
        fxor_o : out std_logic          -- XOR output function
    );
end entity gates;
```
