<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from utd-sv
rc: 0 (means success: 1)
should_fail: 0
tags: utd-sv
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/utd-sv
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/utd-sv/sctag_dirl_buf.v.html" target="file-frame">third_party/tests/utd-sv/sctag_dirl_buf.v</a>
time_elapsed: 0.008s
ram usage: 10856 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/utd-sv -e sctag_dirl_buf <a href="../../../../third_party/tests/utd-sv/sctag_dirl_buf.v.html" target="file-frame">third_party/tests/utd-sv/sctag_dirl_buf.v</a>
entity @sctag_dirl_buf (i1$ %rd_en_c4, i1$ %wr_en_c4, i8$ %inval_mask_c4, i2$ %rw_row_en_c4, i4$ %rw_panel_en_c4, i6$ %rw_entry_c4, i2$ %lkup_row_en_c4, i4$ %lkup_panel_en_c4, i33$ %lkup_wr_data_c4, i1$ %dir_clear_c4) -&gt; (i8$ %lkup_en_c4_buf, i8$ %inval_mask_c4_buf, i8$ %rw_dec_c4_buf, i1$ %rd_en_c4_buf, i1$ %wr_en_c4_buf, i6$ %rw_entry_c4_buf, i33$ %lkup_wr_data_c4_buf, i1$ %dir_clear_c4_buf) {
    %inval_mask_c41 = prb i8$ %inval_mask_c4
    %0 = const time 0s 1e
    drv i8$ %inval_mask_c4_buf, %inval_mask_c41, %0
    %rd_en_c41 = prb i1$ %rd_en_c4
    drv i1$ %rd_en_c4_buf, %rd_en_c41, %0
    %wr_en_c41 = prb i1$ %wr_en_c4
    drv i1$ %wr_en_c4_buf, %wr_en_c41, %0
    %rw_entry_c41 = prb i6$ %rw_entry_c4
    drv i6$ %rw_entry_c4_buf, %rw_entry_c41, %0
    %lkup_wr_data_c41 = prb i33$ %lkup_wr_data_c4
    drv i33$ %lkup_wr_data_c4_buf, %lkup_wr_data_c41, %0
    %1 = exts i1$, i8$ %lkup_en_c4_buf, 0, 1
    %lkup_row_en_c41 = prb i2$ %lkup_row_en_c4
    %2 = exts i1, i2 %lkup_row_en_c41, 0, 1
    %lkup_panel_en_c41 = prb i4$ %lkup_panel_en_c4
    %3 = exts i1, i4 %lkup_panel_en_c41, 0, 1
    %4 = and i1 %2, %3
    drv i1$ %1, %4, %0
    %5 = const i32 1
    %6 = const i8 0
    %7 = sig i8 %6
    %8 = shr i8$ %lkup_en_c4_buf, i8$ %7, i32 %5
    %9 = exts i1$, i8$ %8, 0, 1
    %10 = exts i3, i4 %lkup_panel_en_c41, 1, 3
    %11 = const i4 0
    %12 = inss i4 %11, i3 %10, 0, 3
    %13 = exts i1, i4 %12, 0, 1
    %14 = and i1 %2, %13
    drv i1$ %9, %14, %0
    %15 = const i32 2
    %16 = sig i8 %6
    %17 = shr i8$ %lkup_en_c4_buf, i8$ %16, i32 %15
    %18 = exts i1$, i8$ %17, 0, 1
    %19 = exts i2, i4 %lkup_panel_en_c41, 2, 2
    %20 = inss i4 %11, i2 %19, 0, 2
    %21 = exts i1, i4 %20, 0, 1
    %22 = and i1 %2, %21
    drv i1$ %18, %22, %0
    %23 = const i32 3
    %24 = sig i8 %6
    %25 = shr i8$ %lkup_en_c4_buf, i8$ %24, i32 %23
    %26 = exts i1$, i8$ %25, 0, 1
    %27 = exts i1, i4 %lkup_panel_en_c41, 3, 1
    %28 = inss i4 %11, i1 %27, 0, 1
    %29 = exts i1, i4 %28, 0, 1
    %30 = and i1 %2, %29
    drv i1$ %26, %30, %0
    %31 = const i32 4
    %32 = sig i8 %6
    %33 = shr i8$ %lkup_en_c4_buf, i8$ %32, i32 %31
    %34 = exts i1$, i8$ %33, 0, 1
    %35 = exts i1, i2 %lkup_row_en_c41, 1, 1
    %36 = const i2 0
    %37 = inss i2 %36, i1 %35, 0, 1
    %38 = exts i1, i2 %37, 0, 1
    %39 = and i1 %38, %3
    drv i1$ %34, %39, %0
    %40 = const i32 5
    %41 = sig i8 %6
    %42 = shr i8$ %lkup_en_c4_buf, i8$ %41, i32 %40
    %43 = exts i1$, i8$ %42, 0, 1
    %44 = and i1 %38, %13
    drv i1$ %43, %44, %0
    %45 = const i32 6
    %46 = sig i8 %6
    %47 = shr i8$ %lkup_en_c4_buf, i8$ %46, i32 %45
    %48 = exts i1$, i8$ %47, 0, 1
    %49 = and i1 %38, %21
    drv i1$ %48, %49, %0
    %50 = const i32 7
    %51 = sig i8 %6
    %52 = shr i8$ %lkup_en_c4_buf, i8$ %51, i32 %50
    %53 = exts i1$, i8$ %52, 0, 1
    %54 = and i1 %38, %29
    drv i1$ %53, %54, %0
    %dir_clear_c41 = prb i1$ %dir_clear_c4
    drv i1$ %dir_clear_c4_buf, %dir_clear_c41, %0
    %55 = exts i1$, i8$ %rw_dec_c4_buf, 0, 1
    %rw_row_en_c41 = prb i2$ %rw_row_en_c4
    %56 = exts i1, i2 %rw_row_en_c41, 0, 1
    %rw_panel_en_c41 = prb i4$ %rw_panel_en_c4
    %57 = exts i1, i4 %rw_panel_en_c41, 0, 1
    %58 = and i1 %56, %57
    drv i1$ %55, %58, %0
    %59 = sig i8 %6
    %60 = shr i8$ %rw_dec_c4_buf, i8$ %59, i32 %5
    %61 = exts i1$, i8$ %60, 0, 1
    %62 = exts i3, i4 %rw_panel_en_c41, 1, 3
    %63 = inss i4 %11, i3 %62, 0, 3
    %64 = exts i1, i4 %63, 0, 1
    %65 = and i1 %56, %64
    drv i1$ %61, %65, %0
    %66 = sig i8 %6
    %67 = shr i8$ %rw_dec_c4_buf, i8$ %66, i32 %15
    %68 = exts i1$, i8$ %67, 0, 1
    %69 = exts i2, i4 %rw_panel_en_c41, 2, 2
    %70 = inss i4 %11, i2 %69, 0, 2
    %71 = exts i1, i4 %70, 0, 1
    %72 = and i1 %56, %71
    drv i1$ %68, %72, %0
    %73 = sig i8 %6
    %74 = shr i8$ %rw_dec_c4_buf, i8$ %73, i32 %23
    %75 = exts i1$, i8$ %74, 0, 1
    %76 = exts i1, i4 %rw_panel_en_c41, 3, 1
    %77 = inss i4 %11, i1 %76, 0, 1
    %78 = exts i1, i4 %77, 0, 1
    %79 = and i1 %56, %78
    drv i1$ %75, %79, %0
    %80 = sig i8 %6
    %81 = shr i8$ %rw_dec_c4_buf, i8$ %80, i32 %31
    %82 = exts i1$, i8$ %81, 0, 1
    %83 = exts i1, i2 %rw_row_en_c41, 1, 1
    %84 = inss i2 %36, i1 %83, 0, 1
    %85 = exts i1, i2 %84, 0, 1
    %86 = and i1 %85, %57
    drv i1$ %82, %86, %0
    %87 = sig i8 %6
    %88 = shr i8$ %rw_dec_c4_buf, i8$ %87, i32 %40
    %89 = exts i1$, i8$ %88, 0, 1
    %90 = and i1 %85, %64
    drv i1$ %89, %90, %0
    %91 = sig i8 %6
    %92 = shr i8$ %rw_dec_c4_buf, i8$ %91, i32 %45
    %93 = exts i1$, i8$ %92, 0, 1
    %94 = and i1 %85, %71
    drv i1$ %93, %94, %0
    %95 = sig i8 %6
    %96 = shr i8$ %rw_dec_c4_buf, i8$ %95, i32 %50
    %97 = exts i1$, i8$ %96, 0, 1
    %98 = and i1 %85, %78
    drv i1$ %97, %98, %0
    %99 = const time 0s
    drv i8$ %lkup_en_c4_buf, %6, %99
    drv i8$ %rw_dec_c4_buf, %6, %99
    halt
}

</pre>
</body>