`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2018/11/14 20:35:25
// Design Name: 
// Module Name: lacth
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module lacth ( d,z,sel);
    input d,sel;
    output z;
// 如果在给定的条件下变量没有赋值，这个变量将保持原值，会生成一个锁存器
    always @(sel or d) begin
    if(sel == 1'b1)
        z <= d; // 非阻塞赋值。
    end
endmodule
