<stg><name>bf16add</name>


<trans_list>

<trans id="133" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="137" from="2" to="2">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
<literal name="and_ln87" val="1"/>
</and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="3" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="3" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
entry:0 %b_bits_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %b_bits

]]></Node>
<StgValue><ssdm name="b_bits_read"/></StgValue>
</operation>

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="4" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
entry:1 %a_bits_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %a_bits

]]></Node>
<StgValue><ssdm name="a_bits_read"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="7" op_0_bw="16">
<![CDATA[
entry:2 %b_mantissa = trunc i16 %b_bits_read

]]></Node>
<StgValue><ssdm name="b_mantissa"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="7" op_0_bw="16">
<![CDATA[
entry:3 %a_mantissa = trunc i16 %a_bits_read

]]></Node>
<StgValue><ssdm name="a_mantissa"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
entry:4 %tmp_1 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %a_bits_read, i32 15

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
entry:5 %tmp_4 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %b_bits_read, i32 15

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="8" op_0_bw="8" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
entry:6 %a_exp = partselect i8 @_ssdm_op_PartSelect.i8.i16.i32.i32, i16 %a_bits_read, i32 7, i32 14

]]></Node>
<StgValue><ssdm name="a_exp"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="8" op_0_bw="8" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
entry:7 %b_exp = partselect i8 @_ssdm_op_PartSelect.i8.i16.i32.i32, i16 %b_bits_read, i32 7, i32 14

]]></Node>
<StgValue><ssdm name="b_exp"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="8" op_0_bw="7">
<![CDATA[
entry:8 %zext_ln30 = zext i7 %a_mantissa

]]></Node>
<StgValue><ssdm name="zext_ln30"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="8" op_0_bw="7">
<![CDATA[
entry:9 %zext_ln31 = zext i7 %b_mantissa

]]></Node>
<StgValue><ssdm name="zext_ln31"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
entry:10 %icmp_ln34 = icmp_eq  i8 %a_exp, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln34"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="7" op_0_bw="7" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
entry:11 %trunc_ln3 = partselect i7 @_ssdm_op_PartSelect.i7.i16.i32.i32, i16 %a_bits_read, i32 7, i32 13

]]></Node>
<StgValue><ssdm name="trunc_ln3"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
entry:12 %or_ln34 = or i7 %trunc_ln3, i7 %a_mantissa

]]></Node>
<StgValue><ssdm name="or_ln34"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
entry:13 %tmp_5 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %a_bits_read, i32 14

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="8" op_0_bw="8" op_1_bw="1" op_2_bw="7">
<![CDATA[
entry:14 %or_ln = bitconcatenate i8 @_ssdm_op_BitConcatenate.i8.i1.i7, i1 %tmp_5, i7 %or_ln34

]]></Node>
<StgValue><ssdm name="or_ln"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
entry:15 %icmp_ln34_1 = icmp_eq  i8 %or_ln, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln34_1"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
entry:16 %br_ln34 = br i1 %icmp_ln34_1, void %if.end, void %cleanup164

]]></Node>
<StgValue><ssdm name="br_ln34"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="21" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.end:0 %icmp_ln35 = icmp_eq  i8 %b_exp, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln35"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="22" bw="7" op_0_bw="7" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.end:1 %trunc_ln4 = partselect i7 @_ssdm_op_PartSelect.i7.i16.i32.i32, i16 %b_bits_read, i32 7, i32 13

]]></Node>
<StgValue><ssdm name="trunc_ln4"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
if.end:2 %or_ln35 = or i7 %trunc_ln4, i7 %b_mantissa

]]></Node>
<StgValue><ssdm name="or_ln35"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
if.end:3 %tmp_6 = bitselect i1 @_ssdm_op_BitSelect.i1.i16.i32, i16 %b_bits_read, i32 14

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="8" op_0_bw="8" op_1_bw="1" op_2_bw="7">
<![CDATA[
if.end:4 %or_ln1 = bitconcatenate i8 @_ssdm_op_BitConcatenate.i8.i1.i7, i1 %tmp_6, i7 %or_ln35

]]></Node>
<StgValue><ssdm name="or_ln1"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.end:5 %icmp_ln35_1 = icmp_eq  i8 %or_ln1, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln35_1"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end:6 %br_ln35 = br i1 %icmp_ln35_1, void %if.end29_ifconv, void %cleanup164

]]></Node>
<StgValue><ssdm name="br_ln35"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="8" op_0_bw="8" op_1_bw="1" op_2_bw="7">
<![CDATA[
if.end29_ifconv:0 %or_ln2 = bitconcatenate i8 @_ssdm_op_BitConcatenate.i8.i1.i7, i1 1, i7 %a_mantissa

]]></Node>
<StgValue><ssdm name="or_ln2"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="8" op_0_bw="8" op_1_bw="1" op_2_bw="7">
<![CDATA[
if.end29_ifconv:1 %or_ln3 = bitconcatenate i8 @_ssdm_op_BitConcatenate.i8.i1.i7, i1 1, i7 %b_mantissa

]]></Node>
<StgValue><ssdm name="or_ln3"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.end29_ifconv:2 %select_ln41 = select i1 %icmp_ln34, i8 %zext_ln30, i8 %or_ln2

]]></Node>
<StgValue><ssdm name="select_ln41"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.end29_ifconv:3 %a_full_mantissa = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i8.i8, i8 %select_ln41, i8 0

]]></Node>
<StgValue><ssdm name="a_full_mantissa"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.end29_ifconv:4 %select_ln42 = select i1 %icmp_ln35, i8 %zext_ln31, i8 %or_ln3

]]></Node>
<StgValue><ssdm name="select_ln42"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="16" op_0_bw="16" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.end29_ifconv:5 %b_full_mantissa = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i8.i8, i8 %select_ln42, i8 0

]]></Node>
<StgValue><ssdm name="b_full_mantissa"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.end29_ifconv:6 %a_align_exp = select i1 %icmp_ln34, i8 1, i8 %a_exp

]]></Node>
<StgValue><ssdm name="a_align_exp"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.end29_ifconv:7 %b_align_exp = select i1 %icmp_ln35, i8 1, i8 %b_exp

]]></Node>
<StgValue><ssdm name="b_align_exp"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.end29_ifconv:8 %icmp_ln53 = icmp_ugt  i8 %a_align_exp, i8 %b_align_exp

]]></Node>
<StgValue><ssdm name="icmp_ln53"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="9" op_0_bw="8">
<![CDATA[
if.end29_ifconv:9 %zext_ln55 = zext i8 %a_align_exp

]]></Node>
<StgValue><ssdm name="zext_ln55"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="9" op_0_bw="8">
<![CDATA[
if.end29_ifconv:10 %zext_ln55_1 = zext i8 %b_align_exp

]]></Node>
<StgValue><ssdm name="zext_ln55_1"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
if.end29_ifconv:11 %sub_ln55 = sub i9 %zext_ln55, i9 %zext_ln55_1

]]></Node>
<StgValue><ssdm name="sub_ln55"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="32" op_0_bw="9">
<![CDATA[
if.end29_ifconv:12 %sext_ln55 = sext i9 %sub_ln55

]]></Node>
<StgValue><ssdm name="sext_ln55"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="16" op_0_bw="32">
<![CDATA[
if.end29_ifconv:13 %sext_ln55cast = trunc i32 %sext_ln55

]]></Node>
<StgValue><ssdm name="sext_ln55cast"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.end29_ifconv:14 %b_full_mantissa_1 = lshr i16 %b_full_mantissa, i16 %sext_ln55cast

]]></Node>
<StgValue><ssdm name="b_full_mantissa_1"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
if.end29_ifconv:15 %icmp_ln56 = icmp_ugt  i8 %b_align_exp, i8 %a_align_exp

]]></Node>
<StgValue><ssdm name="icmp_ln56"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
if.end29_ifconv:16 %sub_ln58 = sub i9 %zext_ln55_1, i9 %zext_ln55

]]></Node>
<StgValue><ssdm name="sub_ln58"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="32" op_0_bw="9">
<![CDATA[
if.end29_ifconv:17 %sext_ln58 = sext i9 %sub_ln58

]]></Node>
<StgValue><ssdm name="sext_ln58"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="16" op_0_bw="32">
<![CDATA[
if.end29_ifconv:18 %sext_ln58cast = trunc i32 %sext_ln58

]]></Node>
<StgValue><ssdm name="sext_ln58cast"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>Shifter</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.end29_ifconv:19 %a_full_mantissa_1 = lshr i16 %a_full_mantissa, i16 %sext_ln58cast

]]></Node>
<StgValue><ssdm name="a_full_mantissa_1"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end29_ifconv:20 %xor_ln53 = xor i1 %icmp_ln53, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln53"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end29_ifconv:21 %and_ln56 = and i1 %icmp_ln56, i1 %xor_ln53

]]></Node>
<StgValue><ssdm name="and_ln56"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.end29_ifconv:22 %a_full_mantissa_2 = select i1 %and_ln56, i16 %a_full_mantissa_1, i16 %a_full_mantissa

]]></Node>
<StgValue><ssdm name="a_full_mantissa_2"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="17" op_0_bw="16">
<![CDATA[
if.end29_ifconv:23 %zext_ln41_1 = zext i16 %a_full_mantissa_2

]]></Node>
<StgValue><ssdm name="zext_ln41_1"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
if.end29_ifconv:24 %b_full_mantissa_2 = select i1 %icmp_ln53, i16 %b_full_mantissa_1, i16 %b_full_mantissa

]]></Node>
<StgValue><ssdm name="b_full_mantissa_2"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="17" op_0_bw="16">
<![CDATA[
if.end29_ifconv:25 %zext_ln42_1 = zext i16 %b_full_mantissa_2

]]></Node>
<StgValue><ssdm name="zext_ln42_1"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.end29_ifconv:26 %max_exp_4 = select i1 %and_ln56, i8 %b_exp, i8 %a_exp

]]></Node>
<StgValue><ssdm name="max_exp_4"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="16" op_0_bw="8">
<![CDATA[
if.end29_ifconv:27 %zext_ln52 = zext i8 %max_exp_4

]]></Node>
<StgValue><ssdm name="zext_ln52"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="1" op_0_bw="8">
<![CDATA[
if.end29_ifconv:28 %trunc_ln52 = trunc i8 %max_exp_4

]]></Node>
<StgValue><ssdm name="trunc_ln52"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end29_ifconv:29 %xor_ln66 = xor i1 %tmp_1, i1 %tmp_4

]]></Node>
<StgValue><ssdm name="xor_ln66"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
if.end29_ifconv:30 %result_mantissa = add i17 %zext_ln42_1, i17 %zext_ln41_1

]]></Node>
<StgValue><ssdm name="result_mantissa"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="18" op_0_bw="17">
<![CDATA[
if.end29_ifconv:31 %zext_ln64 = zext i17 %result_mantissa

]]></Node>
<StgValue><ssdm name="zext_ln64"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.end29_ifconv:32 %icmp_ln70 = icmp_ult  i16 %a_full_mantissa_2, i16 %b_full_mantissa_2

]]></Node>
<StgValue><ssdm name="icmp_ln70"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.end29_ifconv:33 %xor_ln70 = xor i1 %icmp_ln70, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln70"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
if.end29_ifconv:34 %result_mantissa_1 = sub i17 %zext_ln41_1, i17 %zext_ln42_1

]]></Node>
<StgValue><ssdm name="result_mantissa_1"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="17" op_0_bw="17" op_1_bw="17">
<![CDATA[
if.end29_ifconv:35 %result_mantissa_3 = sub i17 %zext_ln42_1, i17 %zext_ln41_1

]]></Node>
<StgValue><ssdm name="result_mantissa_3"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="17" op_0_bw="1" op_1_bw="17" op_2_bw="17">
<![CDATA[
if.end29_ifconv:36 %result_mantissa_4 = select i1 %xor_ln70, i17 %result_mantissa_1, i17 %result_mantissa_3

]]></Node>
<StgValue><ssdm name="result_mantissa_4"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="18" op_0_bw="17">
<![CDATA[
if.end29_ifconv:37 %sext_ln70 = sext i17 %result_mantissa_4

]]></Node>
<StgValue><ssdm name="sext_ln70"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
if.end29_ifconv:38 %result_sign = select i1 %xor_ln70, i1 %tmp_1, i1 %tmp_4

]]></Node>
<StgValue><ssdm name="result_sign"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="18" op_0_bw="1" op_1_bw="18" op_2_bw="18">
<![CDATA[
if.end29_ifconv:39 %result_mantissa_5 = select i1 %xor_ln66, i18 %sext_ln70, i18 %zext_ln64

]]></Node>
<StgValue><ssdm name="result_mantissa_5"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="1" op_0_bw="1" op_1_bw="1" op_2_bw="1">
<![CDATA[
if.end29_ifconv:40 %result_sign_1 = select i1 %xor_ln66, i1 %result_sign, i1 %tmp_1

]]></Node>
<StgValue><ssdm name="result_sign_1"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="18" op_1_bw="18">
<![CDATA[
if.end29_ifconv:41 %icmp_ln80 = icmp_eq  i18 %result_mantissa_5, i18 0

]]></Node>
<StgValue><ssdm name="icmp_ln80"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.end29_ifconv:42 %br_ln80 = br i1 %icmp_ln80, void %VITIS_LOOP_87_1, void %cleanup164

]]></Node>
<StgValue><ssdm name="br_ln80"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="18" op_0_bw="32">
<![CDATA[
VITIS_LOOP_87_1:0 %result_mantissa_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="result_mantissa_2"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="16" op_0_bw="32">
<![CDATA[
VITIS_LOOP_87_1:1 %max_exp_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="max_exp_2"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
VITIS_LOOP_87_1:2 %icmp_ln91 = icmp_eq  i8 %max_exp_4, i8 0

]]></Node>
<StgValue><ssdm name="icmp_ln91"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
VITIS_LOOP_87_1:3 %xor_ln87 = xor i1 %trunc_ln52, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln87"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
VITIS_LOOP_87_1:4 %and_ln87_1 = and i1 %icmp_ln91, i1 %xor_ln87

]]></Node>
<StgValue><ssdm name="and_ln87_1"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
VITIS_LOOP_87_1:5 %select_ln87 = select i1 %and_ln87_1, i16 65535, i16 0

]]></Node>
<StgValue><ssdm name="select_ln87"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
VITIS_LOOP_87_1:6 %store_ln87 = store i16 %zext_ln52, i16 %max_exp_2

]]></Node>
<StgValue><ssdm name="store_ln87"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="0" op_0_bw="18" op_1_bw="18">
<![CDATA[
VITIS_LOOP_87_1:7 %store_ln87 = store i18 %result_mantissa_5, i18 %result_mantissa_2

]]></Node>
<StgValue><ssdm name="store_ln87"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="0" op_0_bw="0">
<![CDATA[
VITIS_LOOP_87_1:8 %br_ln87 = br void %while.cond

]]></Node>
<StgValue><ssdm name="br_ln87"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="79" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
while.cond:0 %max_exp_10 = load i16 %max_exp_2

]]></Node>
<StgValue><ssdm name="max_exp_10"/></StgValue>
</operation>

<operation id="80" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
while.cond:1 %icmp_ln91_1 = icmp_eq  i16 %max_exp_10, i16 %select_ln87

]]></Node>
<StgValue><ssdm name="icmp_ln91_1"/></StgValue>
</operation>

<operation id="81" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
while.cond:2 %br_ln91 = br i1 %icmp_ln91_1, void %while.cond.split, void %while.end_ifconv

]]></Node>
<StgValue><ssdm name="br_ln91"/></StgValue>
</operation>

<operation id="82" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="18" op_0_bw="18" op_1_bw="0">
<![CDATA[
while.cond.split:0 %result_mantissa_2_load_1 = load i18 %result_mantissa_2

]]></Node>
<StgValue><ssdm name="result_mantissa_2_load_1"/></StgValue>
</operation>

<operation id="83" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
while.cond.split:1 %specloopname_ln64 = specloopname void @_ssdm_op_SpecLoopName, void @empty_12

]]></Node>
<StgValue><ssdm name="specloopname_ln64"/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="3" op_0_bw="3" op_1_bw="18" op_2_bw="32" op_3_bw="32">
<![CDATA[
while.cond.split:2 %tmp_7 = partselect i3 @_ssdm_op_PartSelect.i3.i18.i32.i32, i18 %result_mantissa_2_load_1, i32 15, i32 17

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="85" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
while.cond.split:3 %icmp_ln87 = icmp_eq  i3 %tmp_7, i3 0

]]></Node>
<StgValue><ssdm name="icmp_ln87"/></StgValue>
</operation>

<operation id="86" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
while.cond.split:4 %icmp_ln87_1 = icmp_ne  i16 %max_exp_10, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln87_1"/></StgValue>
</operation>

<operation id="87" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
while.cond.split:5 %and_ln87 = and i1 %icmp_ln87, i1 %icmp_ln87_1

]]></Node>
<StgValue><ssdm name="and_ln87"/></StgValue>
</operation>

<operation id="88" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
while.cond.split:6 %br_ln87 = br i1 %and_ln87, void %while.end_ifconv, void %while.body

]]></Node>
<StgValue><ssdm name="br_ln87"/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
<literal name="and_ln87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="18" op_0_bw="18" op_1_bw="18">
<![CDATA[
while.body:0 %result_mantissa_6 = shl i18 %result_mantissa_2_load_1, i18 1

]]></Node>
<StgValue><ssdm name="result_mantissa_6"/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
<literal name="and_ln87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
while.body:1 %max_exp_11 = add i16 %max_exp_10, i16 65535

]]></Node>
<StgValue><ssdm name="max_exp_11"/></StgValue>
</operation>

<operation id="91" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
<literal name="and_ln87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
while.body:2 %store_ln91 = store i16 %max_exp_11, i16 %max_exp_2

]]></Node>
<StgValue><ssdm name="store_ln91"/></StgValue>
</operation>

<operation id="92" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
<literal name="and_ln87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="0" op_0_bw="18" op_1_bw="18" op_2_bw="0" op_3_bw="0">
<![CDATA[
while.body:3 %store_ln91 = store i18 %result_mantissa_6, i18 %result_mantissa_2

]]></Node>
<StgValue><ssdm name="store_ln91"/></StgValue>
</operation>

<operation id="93" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="0"/>
<literal name="and_ln87" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="0" op_0_bw="0">
<![CDATA[
while.body:4 %br_ln91 = br void %while.cond

]]></Node>
<StgValue><ssdm name="br_ln91"/></StgValue>
</operation>

<operation id="94" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0">
<![CDATA[
while.end_ifconv:0 %max_exp_3 = phi i16 0, void %while.cond, i16 %max_exp_10, void %while.cond.split

]]></Node>
<StgValue><ssdm name="max_exp_3"/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="18" op_0_bw="18" op_1_bw="0">
<![CDATA[
while.end_ifconv:1 %result_mantissa_2_load = load i18 %result_mantissa_2

]]></Node>
<StgValue><ssdm name="result_mantissa_2_load"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="2" op_0_bw="2" op_1_bw="18" op_2_bw="32" op_3_bw="32">
<![CDATA[
while.end_ifconv:2 %tmp_8 = partselect i2 @_ssdm_op_PartSelect.i2.i18.i32.i32, i18 %result_mantissa_2_load, i32 16, i32 17

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
while.end_ifconv:3 %icmp_ln94 = icmp_ne  i2 %tmp_8, i2 0

]]></Node>
<StgValue><ssdm name="icmp_ln94"/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="17" op_0_bw="17" op_1_bw="18" op_2_bw="32" op_3_bw="32">
<![CDATA[
while.end_ifconv:4 %trunc_ln8 = partselect i17 @_ssdm_op_PartSelect.i17.i18.i32.i32, i18 %result_mantissa_2_load, i32 1, i32 17

]]></Node>
<StgValue><ssdm name="trunc_ln8"/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="18" op_0_bw="17">
<![CDATA[
while.end_ifconv:5 %sext_ln96 = sext i17 %trunc_ln8

]]></Node>
<StgValue><ssdm name="sext_ln96"/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
while.end_ifconv:6 %max_exp_12 = add i16 %max_exp_3, i16 1

]]></Node>
<StgValue><ssdm name="max_exp_12"/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
while.end_ifconv:7 %max_exp_13 = select i1 %icmp_ln94, i16 %max_exp_12, i16 %max_exp_3

]]></Node>
<StgValue><ssdm name="max_exp_13"/></StgValue>
</operation>

<operation id="102" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="18" op_0_bw="1" op_1_bw="18" op_2_bw="18">
<![CDATA[
while.end_ifconv:8 %result_mantissa_7 = select i1 %icmp_ln94, i18 %sext_ln96, i18 %result_mantissa_2_load

]]></Node>
<StgValue><ssdm name="result_mantissa_7"/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="31" op_0_bw="18">
<![CDATA[
while.end_ifconv:9 %sext_ln64 = sext i18 %result_mantissa_7

]]></Node>
<StgValue><ssdm name="sext_ln64"/></StgValue>
</operation>

<operation id="104" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="32" op_0_bw="31">
<![CDATA[
while.end_ifconv:10 %zext_ln64_1 = zext i31 %sext_ln64

]]></Node>
<StgValue><ssdm name="zext_ln64_1"/></StgValue>
</operation>

<operation id="105" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="8" op_0_bw="18">
<![CDATA[
while.end_ifconv:11 %rounding_bits = trunc i18 %result_mantissa_7

]]></Node>
<StgValue><ssdm name="rounding_bits"/></StgValue>
</operation>

<operation id="106" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
while.end_ifconv:12 %icmp_ln103 = icmp_ugt  i8 %rounding_bits, i8 128

]]></Node>
<StgValue><ssdm name="icmp_ln103"/></StgValue>
</operation>

<operation id="107" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
while.end_ifconv:13 %result_mantissa_8 = add i32 %zext_ln64_1, i32 256

]]></Node>
<StgValue><ssdm name="result_mantissa_8"/></StgValue>
</operation>

<operation id="108" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
while.end_ifconv:14 %icmp_ln105 = icmp_eq  i8 %rounding_bits, i8 128

]]></Node>
<StgValue><ssdm name="icmp_ln105"/></StgValue>
</operation>

<operation id="109" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="1" op_0_bw="1" op_1_bw="18" op_2_bw="32">
<![CDATA[
while.end_ifconv:15 %tmp_9 = bitselect i1 @_ssdm_op_BitSelect.i1.i18.i32, i18 %result_mantissa_7, i32 8

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="110" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.end_ifconv:16 %result_mantissa_9 = select i1 %tmp_9, i32 %result_mantissa_8, i32 %zext_ln64_1

]]></Node>
<StgValue><ssdm name="result_mantissa_9"/></StgValue>
</operation>

<operation id="111" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.end_ifconv:17 %result_mantissa_10 = select i1 %icmp_ln103, i32 %result_mantissa_8, i32 %zext_ln64_1

]]></Node>
<StgValue><ssdm name="result_mantissa_10"/></StgValue>
</operation>

<operation id="112" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
while.end_ifconv:18 %xor_ln103 = xor i1 %icmp_ln103, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln103"/></StgValue>
</operation>

<operation id="113" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
while.end_ifconv:19 %and_ln105 = and i1 %icmp_ln105, i1 %xor_ln103

]]></Node>
<StgValue><ssdm name="and_ln105"/></StgValue>
</operation>

<operation id="114" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
while.end_ifconv:20 %result_mantissa_11 = select i1 %and_ln105, i32 %result_mantissa_9, i32 %result_mantissa_10

]]></Node>
<StgValue><ssdm name="result_mantissa_11"/></StgValue>
</operation>

<operation id="115" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="16" op_0_bw="16" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
while.end_ifconv:21 %tmp_10 = partselect i16 @_ssdm_op_PartSelect.i16.i32.i32.i32, i32 %result_mantissa_11, i32 16, i32 31

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="116" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
while.end_ifconv:22 %icmp_ln115 = icmp_ne  i16 %tmp_10, i16 0

]]></Node>
<StgValue><ssdm name="icmp_ln115"/></StgValue>
</operation>

<operation id="117" st_id="2" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
while.end_ifconv:23 %max_exp_14 = add i16 %max_exp_13, i16 1

]]></Node>
<StgValue><ssdm name="max_exp_14"/></StgValue>
</operation>

<operation id="118" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
while.end_ifconv:24 %max_exp_15 = select i1 %icmp_ln115, i16 %max_exp_14, i16 %max_exp_13

]]></Node>
<StgValue><ssdm name="max_exp_15"/></StgValue>
</operation>

<operation id="119" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="7" op_0_bw="7" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
while.end_ifconv:25 %tmp_2 = partselect i7 @_ssdm_op_PartSelect.i7.i32.i32.i32, i32 %result_mantissa_11, i32 9, i32 15

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="7" op_0_bw="7" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
while.end_ifconv:26 %tmp_3 = partselect i7 @_ssdm_op_PartSelect.i7.i32.i32.i32, i32 %result_mantissa_11, i32 8, i32 14

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
while.end_ifconv:27 %final_mantissa_full = select i1 %icmp_ln115, i7 %tmp_2, i7 %tmp_3

]]></Node>
<StgValue><ssdm name="final_mantissa_full"/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
while.end_ifconv:28 %icmp_ln132 = icmp_ugt  i16 %max_exp_15, i16 254

]]></Node>
<StgValue><ssdm name="icmp_ln132"/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="16" op_0_bw="16" op_1_bw="1" op_2_bw="15">
<![CDATA[
while.end_ifconv:29 %shl_ln137_1 = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i1.i15, i1 %result_sign_1, i15 0

]]></Node>
<StgValue><ssdm name="shl_ln137_1"/></StgValue>
</operation>

<operation id="124" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
while.end_ifconv:30 %br_ln132 = br i1 %icmp_ln132, void %if.end144, void %if.then139

]]></Node>
<StgValue><ssdm name="br_ln132"/></StgValue>
</operation>

<operation id="125" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
<literal name="icmp_ln132" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
<literal name="icmp_ln132" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.end144:0 %shl_ln137 = shl i16 %max_exp_15, i16 7

]]></Node>
<StgValue><ssdm name="shl_ln137"/></StgValue>
</operation>

<operation id="126" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
<literal name="icmp_ln132" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
<literal name="icmp_ln132" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="16" op_0_bw="16" op_1_bw="1" op_2_bw="8" op_3_bw="7">
<![CDATA[
if.end144:1 %tmp = bitconcatenate i16 @_ssdm_op_BitConcatenate.i16.i1.i8.i7, i1 %result_sign_1, i8 0, i7 %final_mantissa_full

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="127" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
<literal name="icmp_ln132" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
<literal name="icmp_ln132" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.end144:2 %or_ln137 = or i16 %tmp, i16 %shl_ln137

]]></Node>
<StgValue><ssdm name="or_ln137"/></StgValue>
</operation>

<operation id="128" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
<literal name="icmp_ln132" val="0"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
<literal name="icmp_ln132" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="0">
<![CDATA[
if.end144:3 %br_ln137 = br void %cleanup164

]]></Node>
<StgValue><ssdm name="br_ln137"/></StgValue>
</operation>

<operation id="129" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
<literal name="icmp_ln132" val="1"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
<literal name="icmp_ln132" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then139:0 %or_ln133 = or i16 %shl_ln137_1, i16 32640

]]></Node>
<StgValue><ssdm name="or_ln133"/></StgValue>
</operation>

<operation id="130" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="and_ln87" val="0"/>
<literal name="icmp_ln132" val="1"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="0"/>
<literal name="icmp_ln35_1" val="0"/>
<literal name="icmp_ln80" val="0"/>
<literal name="icmp_ln91_1" val="1"/>
<literal name="icmp_ln132" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="0">
<![CDATA[
if.then139:1 %br_ln133 = br void %cleanup164

]]></Node>
<StgValue><ssdm name="br_ln133"/></StgValue>
</operation>

<operation id="131" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln91_1" val="1"/>
</and_exp><and_exp><literal name="icmp_ln80" val="1"/>
</and_exp><and_exp><literal name="icmp_ln35_1" val="1"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0" op_8_bw="16" op_9_bw="0">
<![CDATA[
cleanup164:0 %retval_2 = phi i16 %or_ln133, void %if.then139, i16 %or_ln137, void %if.end144, i16 %b_bits_read, void %entry, i16 %a_bits_read, void %if.end, i16 0, void %if.end29_ifconv

]]></Node>
<StgValue><ssdm name="retval_2"/></StgValue>
</operation>

<operation id="132" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln87" val="0"/>
</and_exp><and_exp><literal name="icmp_ln91_1" val="1"/>
</and_exp><and_exp><literal name="icmp_ln80" val="1"/>
</and_exp><and_exp><literal name="icmp_ln35_1" val="1"/>
</and_exp><and_exp><literal name="icmp_ln34_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="16">
<![CDATA[
cleanup164:1 %ret_ln138 = ret i16 %retval_2

]]></Node>
<StgValue><ssdm name="ret_ln138"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
