TimeQuest Timing Analyzer report for cpu
Tue Jun 19 10:44:05 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; cpu                                                ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 318.17 MHz ; 318.17 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.143 ; -144.198      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -110.222              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.143 ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.180      ;
; -2.096 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.133      ;
; -2.087 ; ctrl:controller|selc_dp[2]     ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 3.121      ;
; -2.076 ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.113      ;
; -2.054 ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.091      ;
; -1.997 ; ctrl:controller|selc_dp[0]     ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 3.031      ;
; -1.995 ; dp:datapath|entrada2_alu[3]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.032      ;
; -1.973 ; ctrl:controller|selc_dp[2]     ; display1[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.007      ; 3.016      ;
; -1.967 ; ctrl:controller|selc_dp[0]     ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 3.001      ;
; -1.922 ; ctrl:controller|selc_dp[3]     ; display1[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.960      ;
; -1.867 ; ctrl:controller|selc_dp[2]     ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.901      ;
; -1.861 ; ctrl:controller|selc_dp[2]     ; display1[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.006      ; 2.903      ;
; -1.861 ; ctrl:controller|selc_dp[2]     ; display4[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.006      ; 2.903      ;
; -1.861 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.898      ;
; -1.859 ; ctrl:controller|selc_dp[2]     ; display3[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.006      ; 2.901      ;
; -1.859 ; ctrl:controller|selc_dp[2]     ; display4[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.006      ; 2.901      ;
; -1.852 ; ctrl:controller|state.s0       ; ctrl:controller|selc_dp[1]     ; clk          ; clk         ; 1.000        ; -0.004     ; 2.884      ;
; -1.851 ; ctrl:controller|selc_dp[0]     ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.885      ;
; -1.834 ; dp:datapath|entrada2_alu[1]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.871      ;
; -1.834 ; ctrl:controller|selc_dp[1]     ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.870      ;
; -1.828 ; ctrl:controller|selc_dp[2]     ; display3[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.007      ; 2.871      ;
; -1.827 ; ctrl:controller|selc_dp[2]     ; display3[0]~reg0               ; clk          ; clk         ; 1.000        ; 0.007      ; 2.870      ;
; -1.826 ; ctrl:controller|selc_dp[2]     ; display3[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.007      ; 2.869      ;
; -1.823 ; ctrl:controller|selc_dp[2]     ; display3[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.007      ; 2.866      ;
; -1.810 ; ctrl:controller|selc_dp[3]     ; display1[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.001      ; 2.847      ;
; -1.810 ; ctrl:controller|selc_dp[3]     ; display4[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.001      ; 2.847      ;
; -1.808 ; ctrl:controller|selc_dp[3]     ; display3[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.001      ; 2.845      ;
; -1.808 ; ctrl:controller|selc_dp[3]     ; display4[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.001      ; 2.845      ;
; -1.803 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.840      ;
; -1.800 ; ctrl:controller|selc_dp[1]     ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.836      ;
; -1.777 ; ctrl:controller|selc_dp[3]     ; display3[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.815      ;
; -1.776 ; ctrl:controller|selc_dp[3]     ; display3[0]~reg0               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.814      ;
; -1.775 ; ctrl:controller|selc_dp[1]     ; display1[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 2.820      ;
; -1.775 ; ctrl:controller|selc_dp[3]     ; display3[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.813      ;
; -1.772 ; ctrl:controller|selc_dp[3]     ; display3[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.810      ;
; -1.763 ; ctrl:controller|state.s2       ; ctrl:controller|selc_dp[1]     ; clk          ; clk         ; 1.000        ; -0.007     ; 2.792      ;
; -1.721 ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.758      ;
; -1.721 ; ctrl:controller|selc_dp[2]     ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.755      ;
; -1.707 ; ctrl:controller|selc_dp[3]     ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.007     ; 2.736      ;
; -1.703 ; dp:datapath|entrada1_alu[3]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.740      ;
; -1.699 ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.736      ;
; -1.697 ; ctrl:controller|selc_dp[2]     ; display2[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.007      ; 2.740      ;
; -1.697 ; ctrl:controller|selc_dp[2]     ; display3[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.007      ; 2.740      ;
; -1.696 ; ctrl:controller|selc_dp[2]     ; display2[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.007      ; 2.739      ;
; -1.692 ; ctrl:controller|selc_dp[1]     ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.728      ;
; -1.680 ; dp:datapath|entrada2_alu[1]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.717      ;
; -1.678 ; ctrl:controller|state.done     ; ctrl:controller|selc_dp[1]     ; clk          ; clk         ; 1.000        ; -0.004     ; 2.710      ;
; -1.675 ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.712      ;
; -1.669 ; ctrl:controller|selc_dp[2]     ; display4[0]~reg0               ; clk          ; clk         ; 1.000        ; 0.013      ; 2.718      ;
; -1.668 ; dp:datapath|alu:alu1|output[3] ; conv1[5]~reg0                  ; clk          ; clk         ; 1.000        ; 0.013      ; 2.717      ;
; -1.667 ; ctrl:controller|selc_dp[2]     ; display4[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.013      ; 2.716      ;
; -1.666 ; ctrl:controller|selc_dp[2]     ; display4[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.013      ; 2.715      ;
; -1.666 ; ctrl:controller|selc_dp[2]     ; display4[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.013      ; 2.715      ;
; -1.665 ; dp:datapath|alu:alu1|output[3] ; conv1[0]~reg0                  ; clk          ; clk         ; 1.000        ; 0.013      ; 2.714      ;
; -1.665 ; dp:datapath|alu:alu1|output[3] ; conv1[4]~reg0                  ; clk          ; clk         ; 1.000        ; 0.013      ; 2.714      ;
; -1.663 ; ctrl:controller|selc_dp[1]     ; display1[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.008      ; 2.707      ;
; -1.663 ; ctrl:controller|selc_dp[1]     ; display4[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.008      ; 2.707      ;
; -1.661 ; ctrl:controller|selc_dp[1]     ; display3[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.008      ; 2.705      ;
; -1.661 ; ctrl:controller|selc_dp[1]     ; display4[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.008      ; 2.705      ;
; -1.660 ; ctrl:controller|state.s10      ; ctrl:controller|selcrf[0]      ; clk          ; clk         ; 1.000        ; 0.011      ; 2.707      ;
; -1.660 ; ctrl:controller|state.s10      ; ctrl:controller|selcrf[1]      ; clk          ; clk         ; 1.000        ; 0.011      ; 2.707      ;
; -1.658 ; ctrl:controller|selc_dp[2]     ; display2[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.007      ; 2.701      ;
; -1.658 ; ctrl:controller|selc_dp[3]     ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; -0.007     ; 2.687      ;
; -1.656 ; ctrl:controller|selc_dp[2]     ; display2[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.007      ; 2.699      ;
; -1.655 ; ctrl:controller|selc_dp[2]     ; display2[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.007      ; 2.698      ;
; -1.646 ; ctrl:controller|selc_dp[3]     ; display2[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.684      ;
; -1.646 ; ctrl:controller|selc_dp[3]     ; display3[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.684      ;
; -1.645 ; ctrl:controller|selc_dp[3]     ; display2[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.683      ;
; -1.639 ; ctrl:controller|selc_dp[2]     ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 2.677      ;
; -1.635 ; ctrl:controller|selc_dp[3]     ; display2[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.673      ;
; -1.633 ; ctrl:controller|selc_dp[3]     ; display2[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.671      ;
; -1.632 ; ctrl:controller|selc_dp[3]     ; display2[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.670      ;
; -1.627 ; ctrl:controller|selc_dp[1]     ; display3[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 2.672      ;
; -1.626 ; ctrl:controller|selc_dp[1]     ; display3[0]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 2.671      ;
; -1.625 ; ctrl:controller|selc_dp[1]     ; display3[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 2.670      ;
; -1.622 ; ctrl:controller|selc_dp[1]     ; display3[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 2.667      ;
; -1.615 ; ctrl:controller|state.s0       ; ctrl:controller|selc_dp[2]     ; clk          ; clk         ; 1.000        ; -0.002     ; 2.649      ;
; -1.609 ; ctrl:controller|selc_dp[1]     ; display2[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 2.654      ;
; -1.608 ; dp:datapath|entrada2_alu[2]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.645      ;
; -1.607 ; ctrl:controller|selc_dp[1]     ; display2[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 2.652      ;
; -1.606 ; ctrl:controller|selc_dp[1]     ; display2[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 2.651      ;
; -1.604 ; ctrl:controller|state.s9       ; ctrl:controller|selcrf[0]      ; clk          ; clk         ; 1.000        ; 0.011      ; 2.651      ;
; -1.604 ; ctrl:controller|state.s9       ; ctrl:controller|selcrf[1]      ; clk          ; clk         ; 1.000        ; 0.011      ; 2.651      ;
; -1.579 ; dp:datapath|alu:alu1|output[0] ; conv2[1]~reg0                  ; clk          ; clk         ; 1.000        ; 0.009      ; 2.624      ;
; -1.579 ; dp:datapath|alu:alu1|output[0] ; conv2[4]~reg0                  ; clk          ; clk         ; 1.000        ; 0.009      ; 2.624      ;
; -1.577 ; dp:datapath|alu:alu1|output[0] ; conv2[0]~reg0                  ; clk          ; clk         ; 1.000        ; 0.009      ; 2.622      ;
; -1.576 ; dp:datapath|alu:alu1|output[0] ; conv2[5]~reg0                  ; clk          ; clk         ; 1.000        ; 0.009      ; 2.621      ;
; -1.575 ; dp:datapath|alu:alu1|output[0] ; conv2[6]~reg0                  ; clk          ; clk         ; 1.000        ; 0.009      ; 2.620      ;
; -1.571 ; dp:datapath|alu:alu1|output[0] ; conv2[3]~reg0                  ; clk          ; clk         ; 1.000        ; 0.009      ; 2.616      ;
; -1.570 ; dp:datapath|entrada1_alu[2]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.607      ;
; -1.568 ; dp:datapath|entrada2_alu[1]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.605      ;
; -1.528 ; dp:datapath|alu:alu1|output[0] ; conv2[2]~reg0                  ; clk          ; clk         ; 1.000        ; 0.009      ; 2.573      ;
; -1.526 ; ctrl:controller|selc_dp[2]     ; dp:datapath|entrada2_alu[0]    ; clk          ; clk         ; 1.000        ; -0.003     ; 2.559      ;
; -1.526 ; ctrl:controller|state.s2       ; ctrl:controller|selc_dp[2]     ; clk          ; clk         ; 1.000        ; -0.005     ; 2.557      ;
; -1.525 ; ctrl:controller|state.s8       ; ctrl:controller|selcrf[0]      ; clk          ; clk         ; 1.000        ; 0.011      ; 2.572      ;
; -1.525 ; ctrl:controller|state.s8       ; ctrl:controller|selcrf[1]      ; clk          ; clk         ; 1.000        ; 0.011      ; 2.572      ;
; -1.524 ; ctrl:controller|state.s4       ; ctrl:controller|selc_dp[1]     ; clk          ; clk         ; 1.000        ; -0.007     ; 2.553      ;
; -1.511 ; ctrl:controller|selc_dp[3]     ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; -0.007     ; 2.540      ;
; -1.499 ; ctrl:controller|selc_dp[1]     ; display2[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 2.544      ;
; -1.499 ; ctrl:controller|selc_dp[1]     ; display3[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 2.544      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ctrl:controller|state.done     ; ctrl:controller|state.done     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|state.s1       ; ctrl:controller|state.s1       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dp:datapath|acc:acc1|temp[1]   ; dp:datapath|acc:acc1|temp[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dp:datapath|acc:acc1|temp[0]   ; dp:datapath|acc:acc1|temp[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|enbcrf         ; ctrl:controller|enbcrf         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dp:datapath|acc:acc1|temp[2]   ; dp:datapath|acc:acc1|temp[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dp:datapath|acc:acc1|temp[3]   ; dp:datapath|acc:acc1|temp[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; ctrl:controller|enbcacc        ; dp:datapath|acc:acc1|temp[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.695 ; ctrl:controller|ADDRESS[1]     ; ctrl:controller|imm[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.961      ;
; 0.738 ; ctrl:controller|OPCODE[1]      ; ctrl:controller|state.s7       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.002      ;
; 0.760 ; ctrl:controller|state.s1       ; ctrl:controller|imm[3]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.028      ;
; 0.761 ; ctrl:controller|state.s1       ; ctrl:controller|imm[0]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.029      ;
; 0.790 ; dp:datapath|rf:rf1|out3[0]     ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.795 ; dp:datapath|rf:rf1|out3[3]     ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; dp:datapath|rf:rf1|out3[1]     ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; dp:datapath|acc:acc1|output[3] ; dp:datapath|entrada2_alu[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.802 ; ctrl:controller|state.s9       ; ctrl:controller|selc_dp[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; dp:datapath|alu:alu1|output[0] ; dp:datapath|acc:acc1|temp[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; ctrl:controller|state.s13      ; ctrl:controller|enbcacc        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.808 ; ctrl:controller|state.s5       ; ctrl:controller|enbcrf         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.811 ; ctrl:controller|ADDRESS[3]     ; ctrl:controller|imm[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.816 ; ctrl:controller|state.s8       ; ctrl:controller|selc_dp[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.824 ; dp:datapath|rf:rf1|out3[2]     ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.828 ; ctrl:controller|state.s10      ; ctrl:controller|selc_dp[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; ctrl:controller|state.s10      ; ctrl:controller|selc_dp[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.094      ;
; 0.850 ; ctrl:controller|state.s6       ; ctrl:controller|selc_dp[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.116      ;
; 0.851 ; ctrl:controller|state.s11      ; ctrl:controller|selc_dp[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.117      ;
; 0.858 ; ctrl:controller|ADDRESS[0]     ; ctrl:controller|PC[2]          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.125      ;
; 0.874 ; ctrl:controller|PC[0]          ; ctrl:controller|OPCODE[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.139      ;
; 0.875 ; ctrl:controller|PC[0]          ; ctrl:controller|OPCODE[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.140      ;
; 0.876 ; ctrl:controller|PC[0]          ; ctrl:controller|OPCODE[2]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.141      ;
; 0.922 ; dp:datapath|rf:rf1|out0[0]     ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.189      ;
; 0.927 ; dp:datapath|acc:acc1|temp[0]   ; dp:datapath|acc:acc1|output[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.193      ;
; 0.938 ; dp:datapath|alu:alu1|output[1] ; dp:datapath|acc:acc1|temp[1]   ; clk          ; clk         ; 0.000        ; 0.014      ; 1.218      ;
; 0.939 ; dp:datapath|alu:alu1|output[1] ; dp:datapath|rf:rf1|out2[1]     ; clk          ; clk         ; 0.000        ; 0.014      ; 1.219      ;
; 0.945 ; dp:datapath|alu:alu1|output[3] ; dp:datapath|rf:rf1|out2[3]     ; clk          ; clk         ; 0.000        ; 0.014      ; 1.225      ;
; 0.946 ; dp:datapath|acc:acc1|output[2] ; dp:datapath|entrada2_alu[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.946 ; dp:datapath|alu:alu1|output[3] ; dp:datapath|acc:acc1|temp[3]   ; clk          ; clk         ; 0.000        ; 0.014      ; 1.226      ;
; 0.964 ; dp:datapath|rf:rf1|out2[1]     ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.227      ;
; 0.964 ; dp:datapath|rf:rf1|out0[2]     ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.231      ;
; 0.966 ; ctrl:controller|OPCODE[0]      ; ctrl:controller|state.done     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.230      ;
; 0.985 ; dp:datapath|rf:rf1|out0[3]     ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.252      ;
; 0.985 ; dp:datapath|rf:rf1|out1[2]     ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.252      ;
; 0.992 ; dp:datapath|alu:alu1|output[2] ; dp:datapath|rf:rf1|out2[2]     ; clk          ; clk         ; 0.000        ; 0.014      ; 1.272      ;
; 0.993 ; dp:datapath|alu:alu1|output[2] ; dp:datapath|acc:acc1|temp[2]   ; clk          ; clk         ; 0.000        ; 0.014      ; 1.273      ;
; 1.001 ; ctrl:controller|state.s11      ; ctrl:controller|selc_dp[1]     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.265      ;
; 1.012 ; dp:datapath|rf:rf1|out1[0]     ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.279      ;
; 1.020 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s11      ; clk          ; clk         ; 0.000        ; -0.004     ; 1.282      ;
; 1.021 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s10      ; clk          ; clk         ; 0.000        ; -0.004     ; 1.283      ;
; 1.021 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s5       ; clk          ; clk         ; 0.000        ; -0.004     ; 1.283      ;
; 1.022 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s8       ; clk          ; clk         ; 0.000        ; -0.004     ; 1.284      ;
; 1.023 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s9       ; clk          ; clk         ; 0.000        ; -0.004     ; 1.285      ;
; 1.023 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s6       ; clk          ; clk         ; 0.000        ; -0.004     ; 1.285      ;
; 1.034 ; ctrl:controller|state.s7       ; ctrl:controller|imm[1]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.302      ;
; 1.034 ; ctrl:controller|selc_dp[0]     ; dp:datapath|entrada2_alu[3]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.297      ;
; 1.043 ; dp:datapath|entrada2_alu[2]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.310      ;
; 1.045 ; ctrl:controller|state.s13      ; ctrl:controller|selc_dp[3]     ; clk          ; clk         ; 0.000        ; 0.003      ; 1.314      ;
; 1.051 ; ctrl:controller|state.s7       ; ctrl:controller|imm[3]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.319      ;
; 1.058 ; ctrl:controller|state.s7       ; ctrl:controller|imm[0]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.326      ;
; 1.062 ; ctrl:controller|selc_dp[3]     ; ctrl:controller|selc_dp[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.328      ;
; 1.073 ; dp:datapath|rf:rf1|out0[1]     ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.340      ;
; 1.078 ; ctrl:controller|enbcacc        ; dp:datapath|acc:acc1|output[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.344      ;
; 1.090 ; ctrl:controller|state.s1       ; ctrl:controller|state.s2       ; clk          ; clk         ; 0.000        ; 0.003      ; 1.359      ;
; 1.104 ; dp:datapath|rf:rf1|out2[3]     ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.367      ;
; 1.106 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s7       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.370      ;
; 1.109 ; ctrl:controller|state.s2       ; ctrl:controller|state.s4       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.375      ;
; 1.109 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.376      ;
; 1.111 ; ctrl:controller|selcrf[0]      ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.375      ;
; 1.113 ; ctrl:controller|state.s12      ; ctrl:controller|PC[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.379      ;
; 1.113 ; ctrl:controller|selcrf[0]      ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.377      ;
; 1.116 ; ctrl:controller|state.s12      ; ctrl:controller|PC[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.382      ;
; 1.129 ; dp:datapath|acc:acc1|temp[2]   ; dp:datapath|acc:acc1|output[2] ; clk          ; clk         ; 0.000        ; -0.015     ; 1.380      ;
; 1.130 ; dp:datapath|acc:acc1|temp[1]   ; dp:datapath|acc:acc1|output[1] ; clk          ; clk         ; 0.000        ; -0.015     ; 1.381      ;
; 1.133 ; ctrl:controller|PC[2]          ; ctrl:controller|imm[3]         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.398      ;
; 1.140 ; ctrl:controller|PC[2]          ; ctrl:controller|ADDRESS[3]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.405      ;
; 1.142 ; dp:datapath|acc:acc1|temp[3]   ; dp:datapath|acc:acc1|output[3] ; clk          ; clk         ; 0.000        ; -0.015     ; 1.393      ;
; 1.159 ; ctrl:controller|selc_dp[2]     ; dp:datapath|entrada2_alu[1]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.422      ;
; 1.159 ; ctrl:controller|selc_dp[2]     ; dp:datapath|entrada2_alu[3]    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.422      ;
; 1.170 ; ctrl:controller|ADDRESS[3]     ; ctrl:controller|selcrf[1]      ; clk          ; clk         ; 0.000        ; 0.007      ; 1.443      ;
; 1.187 ; ctrl:controller|enbcacc        ; dp:datapath|acc:acc1|temp[2]   ; clk          ; clk         ; 0.000        ; 0.010      ; 1.463      ;
; 1.188 ; ctrl:controller|enbcacc        ; dp:datapath|acc:acc1|temp[1]   ; clk          ; clk         ; 0.000        ; 0.010      ; 1.464      ;
; 1.190 ; ctrl:controller|enbcacc        ; dp:datapath|acc:acc1|temp[3]   ; clk          ; clk         ; 0.000        ; 0.010      ; 1.466      ;
; 1.206 ; ctrl:controller|imm[3]         ; dp:datapath|entrada1_alu[3]    ; clk          ; clk         ; 0.000        ; -0.007     ; 1.465      ;
; 1.208 ; ctrl:controller|PC[2]          ; ctrl:controller|PC[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.210 ; ctrl:controller|imm[1]         ; dp:datapath|entrada1_alu[1]    ; clk          ; clk         ; 0.000        ; -0.007     ; 1.469      ;
; 1.211 ; ctrl:controller|state.s1       ; ctrl:controller|imm[1]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.479      ;
; 1.213 ; ctrl:controller|ADDRESS[0]     ; ctrl:controller|selcrf[0]      ; clk          ; clk         ; 0.000        ; 0.007      ; 1.486      ;
; 1.213 ; dp:datapath|acc:acc1|output[1] ; dp:datapath|entrada2_alu[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.219 ; dp:datapath|alu:alu1|output[3] ; dp:datapath|rf:rf1|out3[3]     ; clk          ; clk         ; 0.000        ; 0.011      ; 1.496      ;
; 1.231 ; ctrl:controller|OPCODE[0]      ; ctrl:controller|state.s7       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.495      ;
; 1.233 ; ctrl:controller|OPCODE[1]      ; ctrl:controller|state.s10      ; clk          ; clk         ; 0.000        ; -0.004     ; 1.495      ;
; 1.234 ; ctrl:controller|OPCODE[1]      ; ctrl:controller|state.s5       ; clk          ; clk         ; 0.000        ; -0.004     ; 1.496      ;
; 1.235 ; ctrl:controller|OPCODE[0]      ; ctrl:controller|state.s13      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.499      ;
; 1.235 ; ctrl:controller|OPCODE[1]      ; ctrl:controller|state.s9       ; clk          ; clk         ; 0.000        ; -0.004     ; 1.497      ;
; 1.236 ; ctrl:controller|ADDRESS[0]     ; ctrl:controller|imm[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.237 ; dp:datapath|alu:alu1|output[1] ; dp:datapath|rf:rf1|out3[1]     ; clk          ; clk         ; 0.000        ; 0.011      ; 1.514      ;
; 1.241 ; ctrl:controller|PC[1]          ; ctrl:controller|OPCODE[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.506      ;
; 1.244 ; ctrl:controller|state.s7       ; ctrl:controller|selc_dp[1]     ; clk          ; clk         ; 0.000        ; -0.004     ; 1.506      ;
; 1.245 ; ctrl:controller|OPCODE[1]      ; ctrl:controller|state.s6       ; clk          ; clk         ; 0.000        ; -0.004     ; 1.507      ;
; 1.248 ; ctrl:controller|enbcacc        ; ctrl:controller|enbcacc        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv1[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv1[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv1[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv1[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv1[4]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv1[4]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv1[5]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv1[5]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[1]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[1]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[2]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[2]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[4]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[4]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[5]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[5]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[6]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[6]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|OPCODE[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|OPCODE[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|OPCODE[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|OPCODE[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|OPCODE[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|OPCODE[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|PC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|PC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|PC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|PC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|PC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|PC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|enbcacc    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|enbcacc    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|enbcrf     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|enbcrf     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|selc_dp[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|selc_dp[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|selc_dp[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|selc_dp[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|selc_dp[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|selc_dp[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|selc_dp[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|selc_dp[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|selcrf[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|selcrf[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|selcrf[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|selcrf[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.done ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.done ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s0   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s0   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s10  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s10  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s11  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s11  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s12  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s12  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s13  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s13  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s2   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s2   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s4   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s4   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s5   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s5   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s6   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s6   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s7   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s7   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s8   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s8   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s9   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s9   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; display1[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; display1[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; display1[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; display1[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; display1[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; display1[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; display1[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; display1[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; display1[4]~reg0           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 5.118 ; 5.118 ; Fall       ; clk             ;
; start     ; clk        ; 4.405 ; 4.405 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -3.788 ; -3.788 ; Fall       ; clk             ;
; start     ; clk        ; -4.030 ; -4.030 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; conv1[*]     ; clk        ; 6.372 ; 6.372 ; Fall       ; clk             ;
;  conv1[0]    ; clk        ; 6.372 ; 6.372 ; Fall       ; clk             ;
;  conv1[3]    ; clk        ; 6.369 ; 6.369 ; Fall       ; clk             ;
;  conv1[4]    ; clk        ; 6.354 ; 6.354 ; Fall       ; clk             ;
;  conv1[5]    ; clk        ; 6.367 ; 6.367 ; Fall       ; clk             ;
; conv2[*]     ; clk        ; 6.378 ; 6.378 ; Fall       ; clk             ;
;  conv2[0]    ; clk        ; 6.328 ; 6.328 ; Fall       ; clk             ;
;  conv2[1]    ; clk        ; 6.342 ; 6.342 ; Fall       ; clk             ;
;  conv2[2]    ; clk        ; 6.340 ; 6.340 ; Fall       ; clk             ;
;  conv2[3]    ; clk        ; 6.339 ; 6.339 ; Fall       ; clk             ;
;  conv2[4]    ; clk        ; 6.355 ; 6.355 ; Fall       ; clk             ;
;  conv2[5]    ; clk        ; 6.353 ; 6.353 ; Fall       ; clk             ;
;  conv2[6]    ; clk        ; 6.378 ; 6.378 ; Fall       ; clk             ;
; display1[*]  ; clk        ; 7.722 ; 7.722 ; Fall       ; clk             ;
;  display1[0] ; clk        ; 7.141 ; 7.141 ; Fall       ; clk             ;
;  display1[1] ; clk        ; 7.722 ; 7.722 ; Fall       ; clk             ;
;  display1[2] ; clk        ; 7.131 ; 7.131 ; Fall       ; clk             ;
;  display1[3] ; clk        ; 7.382 ; 7.382 ; Fall       ; clk             ;
;  display1[4] ; clk        ; 7.649 ; 7.649 ; Fall       ; clk             ;
;  display1[5] ; clk        ; 7.585 ; 7.585 ; Fall       ; clk             ;
; display2[*]  ; clk        ; 7.414 ; 7.414 ; Fall       ; clk             ;
;  display2[0] ; clk        ; 7.045 ; 7.045 ; Fall       ; clk             ;
;  display2[1] ; clk        ; 6.983 ; 6.983 ; Fall       ; clk             ;
;  display2[2] ; clk        ; 7.189 ; 7.189 ; Fall       ; clk             ;
;  display2[3] ; clk        ; 7.414 ; 7.414 ; Fall       ; clk             ;
;  display2[4] ; clk        ; 7.379 ; 7.379 ; Fall       ; clk             ;
;  display2[5] ; clk        ; 6.771 ; 6.771 ; Fall       ; clk             ;
; display3[*]  ; clk        ; 7.867 ; 7.867 ; Fall       ; clk             ;
;  display3[0] ; clk        ; 7.845 ; 7.845 ; Fall       ; clk             ;
;  display3[1] ; clk        ; 7.867 ; 7.867 ; Fall       ; clk             ;
;  display3[2] ; clk        ; 7.209 ; 7.209 ; Fall       ; clk             ;
;  display3[3] ; clk        ; 7.470 ; 7.470 ; Fall       ; clk             ;
;  display3[4] ; clk        ; 7.710 ; 7.710 ; Fall       ; clk             ;
;  display3[5] ; clk        ; 7.435 ; 7.435 ; Fall       ; clk             ;
; display4[*]  ; clk        ; 7.628 ; 7.628 ; Fall       ; clk             ;
;  display4[0] ; clk        ; 6.987 ; 6.987 ; Fall       ; clk             ;
;  display4[1] ; clk        ; 7.363 ; 7.363 ; Fall       ; clk             ;
;  display4[2] ; clk        ; 7.628 ; 7.628 ; Fall       ; clk             ;
;  display4[3] ; clk        ; 6.719 ; 6.719 ; Fall       ; clk             ;
;  display4[4] ; clk        ; 6.719 ; 6.719 ; Fall       ; clk             ;
;  display4[5] ; clk        ; 6.709 ; 6.709 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; conv1[*]     ; clk        ; 6.354 ; 6.354 ; Fall       ; clk             ;
;  conv1[0]    ; clk        ; 6.372 ; 6.372 ; Fall       ; clk             ;
;  conv1[3]    ; clk        ; 6.369 ; 6.369 ; Fall       ; clk             ;
;  conv1[4]    ; clk        ; 6.354 ; 6.354 ; Fall       ; clk             ;
;  conv1[5]    ; clk        ; 6.367 ; 6.367 ; Fall       ; clk             ;
; conv2[*]     ; clk        ; 6.328 ; 6.328 ; Fall       ; clk             ;
;  conv2[0]    ; clk        ; 6.328 ; 6.328 ; Fall       ; clk             ;
;  conv2[1]    ; clk        ; 6.342 ; 6.342 ; Fall       ; clk             ;
;  conv2[2]    ; clk        ; 6.340 ; 6.340 ; Fall       ; clk             ;
;  conv2[3]    ; clk        ; 6.339 ; 6.339 ; Fall       ; clk             ;
;  conv2[4]    ; clk        ; 6.355 ; 6.355 ; Fall       ; clk             ;
;  conv2[5]    ; clk        ; 6.353 ; 6.353 ; Fall       ; clk             ;
;  conv2[6]    ; clk        ; 6.378 ; 6.378 ; Fall       ; clk             ;
; display1[*]  ; clk        ; 7.131 ; 7.131 ; Fall       ; clk             ;
;  display1[0] ; clk        ; 7.141 ; 7.141 ; Fall       ; clk             ;
;  display1[1] ; clk        ; 7.722 ; 7.722 ; Fall       ; clk             ;
;  display1[2] ; clk        ; 7.131 ; 7.131 ; Fall       ; clk             ;
;  display1[3] ; clk        ; 7.382 ; 7.382 ; Fall       ; clk             ;
;  display1[4] ; clk        ; 7.649 ; 7.649 ; Fall       ; clk             ;
;  display1[5] ; clk        ; 7.585 ; 7.585 ; Fall       ; clk             ;
; display2[*]  ; clk        ; 6.771 ; 6.771 ; Fall       ; clk             ;
;  display2[0] ; clk        ; 7.045 ; 7.045 ; Fall       ; clk             ;
;  display2[1] ; clk        ; 6.983 ; 6.983 ; Fall       ; clk             ;
;  display2[2] ; clk        ; 7.189 ; 7.189 ; Fall       ; clk             ;
;  display2[3] ; clk        ; 7.414 ; 7.414 ; Fall       ; clk             ;
;  display2[4] ; clk        ; 7.379 ; 7.379 ; Fall       ; clk             ;
;  display2[5] ; clk        ; 6.771 ; 6.771 ; Fall       ; clk             ;
; display3[*]  ; clk        ; 7.209 ; 7.209 ; Fall       ; clk             ;
;  display3[0] ; clk        ; 7.845 ; 7.845 ; Fall       ; clk             ;
;  display3[1] ; clk        ; 7.867 ; 7.867 ; Fall       ; clk             ;
;  display3[2] ; clk        ; 7.209 ; 7.209 ; Fall       ; clk             ;
;  display3[3] ; clk        ; 7.470 ; 7.470 ; Fall       ; clk             ;
;  display3[4] ; clk        ; 7.710 ; 7.710 ; Fall       ; clk             ;
;  display3[5] ; clk        ; 7.435 ; 7.435 ; Fall       ; clk             ;
; display4[*]  ; clk        ; 6.709 ; 6.709 ; Fall       ; clk             ;
;  display4[0] ; clk        ; 6.987 ; 6.987 ; Fall       ; clk             ;
;  display4[1] ; clk        ; 7.363 ; 7.363 ; Fall       ; clk             ;
;  display4[2] ; clk        ; 7.628 ; 7.628 ; Fall       ; clk             ;
;  display4[3] ; clk        ; 6.719 ; 6.719 ; Fall       ; clk             ;
;  display4[4] ; clk        ; 6.719 ; 6.719 ; Fall       ; clk             ;
;  display4[5] ; clk        ; 6.709 ; 6.709 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.404 ; -14.576       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -110.222              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.404 ; ctrl:controller|selc_dp[2]     ; display1[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 1.445      ;
; -0.391 ; ctrl:controller|selc_dp[3]     ; display1[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.428      ;
; -0.378 ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.412      ;
; -0.365 ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.399      ;
; -0.363 ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.397      ;
; -0.360 ; ctrl:controller|selc_dp[2]     ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.390      ;
; -0.359 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.393      ;
; -0.348 ; ctrl:controller|selc_dp[1]     ; display1[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.391      ;
; -0.337 ; ctrl:controller|selc_dp[2]     ; display1[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.008      ; 1.377      ;
; -0.337 ; ctrl:controller|selc_dp[2]     ; display4[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.008      ; 1.377      ;
; -0.335 ; ctrl:controller|selc_dp[2]     ; display3[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.008      ; 1.375      ;
; -0.334 ; ctrl:controller|selc_dp[2]     ; display3[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 1.375      ;
; -0.334 ; ctrl:controller|selc_dp[2]     ; display4[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.008      ; 1.374      ;
; -0.333 ; ctrl:controller|selc_dp[2]     ; display3[0]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 1.374      ;
; -0.331 ; ctrl:controller|selc_dp[2]     ; display3[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 1.372      ;
; -0.324 ; ctrl:controller|selc_dp[3]     ; display1[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.004      ; 1.360      ;
; -0.324 ; ctrl:controller|selc_dp[3]     ; display4[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.004      ; 1.360      ;
; -0.323 ; ctrl:controller|selc_dp[0]     ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.353      ;
; -0.322 ; ctrl:controller|selc_dp[3]     ; display3[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.004      ; 1.358      ;
; -0.321 ; ctrl:controller|selc_dp[0]     ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.351      ;
; -0.321 ; ctrl:controller|selc_dp[3]     ; display4[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.004      ; 1.357      ;
; -0.317 ; ctrl:controller|selc_dp[3]     ; display3[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.354      ;
; -0.316 ; ctrl:controller|selc_dp[3]     ; display3[0]~reg0               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.353      ;
; -0.314 ; ctrl:controller|selc_dp[3]     ; display3[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.351      ;
; -0.311 ; ctrl:controller|selc_dp[2]     ; display3[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 1.352      ;
; -0.307 ; dp:datapath|entrada2_alu[3]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.341      ;
; -0.294 ; ctrl:controller|selc_dp[3]     ; display3[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.331      ;
; -0.285 ; ctrl:controller|state.s10      ; ctrl:controller|selcrf[0]      ; clk          ; clk         ; 1.000        ; 0.012      ; 1.329      ;
; -0.285 ; ctrl:controller|state.s10      ; ctrl:controller|selcrf[1]      ; clk          ; clk         ; 1.000        ; 0.012      ; 1.329      ;
; -0.284 ; ctrl:controller|state.s0       ; ctrl:controller|selc_dp[1]     ; clk          ; clk         ; 1.000        ; -0.004     ; 1.312      ;
; -0.281 ; ctrl:controller|selc_dp[1]     ; display1[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.010      ; 1.323      ;
; -0.281 ; ctrl:controller|selc_dp[1]     ; display4[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.010      ; 1.323      ;
; -0.279 ; ctrl:controller|selc_dp[1]     ; display3[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.010      ; 1.321      ;
; -0.279 ; ctrl:controller|selc_dp[1]     ; display3[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.322      ;
; -0.278 ; ctrl:controller|selc_dp[1]     ; display4[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.010      ; 1.320      ;
; -0.278 ; ctrl:controller|selc_dp[1]     ; display3[0]~reg0               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.321      ;
; -0.276 ; ctrl:controller|selc_dp[1]     ; display3[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.319      ;
; -0.272 ; ctrl:controller|selc_dp[2]     ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.302      ;
; -0.268 ; ctrl:controller|selc_dp[0]     ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.298      ;
; -0.268 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.302      ;
; -0.265 ; ctrl:controller|state.s9       ; ctrl:controller|selcrf[0]      ; clk          ; clk         ; 1.000        ; 0.012      ; 1.309      ;
; -0.265 ; ctrl:controller|state.s9       ; ctrl:controller|selcrf[1]      ; clk          ; clk         ; 1.000        ; 0.012      ; 1.309      ;
; -0.256 ; ctrl:controller|selc_dp[2]     ; display2[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 1.297      ;
; -0.256 ; ctrl:controller|selc_dp[1]     ; display3[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.299      ;
; -0.255 ; ctrl:controller|selc_dp[2]     ; display2[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 1.296      ;
; -0.255 ; ctrl:controller|selc_dp[2]     ; display3[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 1.296      ;
; -0.254 ; ctrl:controller|selc_dp[2]     ; display2[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 1.295      ;
; -0.254 ; ctrl:controller|selc_dp[2]     ; display2[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 1.295      ;
; -0.254 ; ctrl:controller|selc_dp[1]     ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.286      ;
; -0.253 ; ctrl:controller|selc_dp[2]     ; display2[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.009      ; 1.294      ;
; -0.253 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.287      ;
; -0.252 ; dp:datapath|alu:alu1|output[3] ; conv1[5]~reg0                  ; clk          ; clk         ; 1.000        ; 0.014      ; 1.298      ;
; -0.252 ; ctrl:controller|state.s2       ; ctrl:controller|selc_dp[1]     ; clk          ; clk         ; 1.000        ; -0.006     ; 1.278      ;
; -0.250 ; dp:datapath|alu:alu1|output[3] ; conv1[0]~reg0                  ; clk          ; clk         ; 1.000        ; 0.014      ; 1.296      ;
; -0.249 ; dp:datapath|alu:alu1|output[3] ; conv1[4]~reg0                  ; clk          ; clk         ; 1.000        ; 0.014      ; 1.295      ;
; -0.246 ; ctrl:controller|selc_dp[1]     ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.278      ;
; -0.244 ; dp:datapath|entrada2_alu[1]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.278      ;
; -0.243 ; ctrl:controller|selc_dp[1]     ; display2[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.286      ;
; -0.242 ; ctrl:controller|selc_dp[3]     ; display2[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.279      ;
; -0.242 ; ctrl:controller|selc_dp[3]     ; display3[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.279      ;
; -0.241 ; ctrl:controller|selc_dp[3]     ; display2[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.278      ;
; -0.241 ; ctrl:controller|selc_dp[1]     ; display2[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.284      ;
; -0.240 ; ctrl:controller|selc_dp[3]     ; display2[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.277      ;
; -0.240 ; ctrl:controller|selc_dp[1]     ; display2[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.283      ;
; -0.238 ; ctrl:controller|selc_dp[3]     ; display2[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.275      ;
; -0.237 ; ctrl:controller|selc_dp[3]     ; display2[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.005      ; 1.274      ;
; -0.219 ; dp:datapath|alu:alu1|output[0] ; conv2[0]~reg0                  ; clk          ; clk         ; 1.000        ; 0.010      ; 1.261      ;
; -0.219 ; dp:datapath|alu:alu1|output[0] ; conv2[1]~reg0                  ; clk          ; clk         ; 1.000        ; 0.010      ; 1.261      ;
; -0.219 ; dp:datapath|alu:alu1|output[0] ; conv2[4]~reg0                  ; clk          ; clk         ; 1.000        ; 0.010      ; 1.261      ;
; -0.218 ; dp:datapath|alu:alu1|output[0] ; conv2[5]~reg0                  ; clk          ; clk         ; 1.000        ; 0.010      ; 1.260      ;
; -0.217 ; dp:datapath|alu:alu1|output[0] ; conv2[6]~reg0                  ; clk          ; clk         ; 1.000        ; 0.010      ; 1.259      ;
; -0.217 ; ctrl:controller|selc_dp[2]     ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.247      ;
; -0.215 ; ctrl:controller|selc_dp[3]     ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.006     ; 1.241      ;
; -0.212 ; dp:datapath|alu:alu1|output[0] ; conv2[3]~reg0                  ; clk          ; clk         ; 1.000        ; 0.010      ; 1.254      ;
; -0.210 ; ctrl:controller|selc_dp[2]     ; display4[0]~reg0               ; clk          ; clk         ; 1.000        ; 0.013      ; 1.255      ;
; -0.209 ; dp:datapath|alu:alu1|output[0] ; conv2[2]~reg0                  ; clk          ; clk         ; 1.000        ; 0.010      ; 1.251      ;
; -0.208 ; ctrl:controller|selc_dp[2]     ; display4[4]~reg0               ; clk          ; clk         ; 1.000        ; 0.013      ; 1.253      ;
; -0.207 ; ctrl:controller|selc_dp[2]     ; display4[3]~reg0               ; clk          ; clk         ; 1.000        ; 0.013      ; 1.252      ;
; -0.206 ; ctrl:controller|selc_dp[2]     ; display4[5]~reg0               ; clk          ; clk         ; 1.000        ; 0.013      ; 1.251      ;
; -0.206 ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.240      ;
; -0.201 ; ctrl:controller|state.s8       ; ctrl:controller|selcrf[0]      ; clk          ; clk         ; 1.000        ; 0.012      ; 1.245      ;
; -0.201 ; ctrl:controller|state.s8       ; ctrl:controller|selcrf[1]      ; clk          ; clk         ; 1.000        ; 0.012      ; 1.245      ;
; -0.199 ; ctrl:controller|selc_dp[1]     ; display2[2]~reg0               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.242      ;
; -0.199 ; ctrl:controller|selc_dp[1]     ; display3[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.242      ;
; -0.198 ; ctrl:controller|selc_dp[1]     ; display2[1]~reg0               ; clk          ; clk         ; 1.000        ; 0.011      ; 1.241      ;
; -0.196 ; ctrl:controller|selc_dp[1]     ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.228      ;
; -0.191 ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.189 ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.223      ;
; -0.189 ; ctrl:controller|state.done     ; ctrl:controller|selc_dp[1]     ; clk          ; clk         ; 1.000        ; -0.004     ; 1.217      ;
; -0.186 ; dp:datapath|entrada2_alu[1]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.220      ;
; -0.179 ; ctrl:controller|state.s0       ; ctrl:controller|selc_dp[2]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.209      ;
; -0.178 ; ctrl:controller|selc_dp[3]     ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; -0.006     ; 1.204      ;
; -0.178 ; dp:datapath|entrada1_alu[3]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.002      ; 1.212      ;
; -0.168 ; ctrl:controller|selc_dp[0]     ; dp:datapath|entrada2_alu[1]    ; clk          ; clk         ; 1.000        ; -0.004     ; 1.196      ;
; -0.168 ; ctrl:controller|selc_dp[0]     ; dp:datapath|entrada1_alu[0]    ; clk          ; clk         ; 1.000        ; -0.004     ; 1.196      ;
; -0.168 ; ctrl:controller|selc_dp[0]     ; dp:datapath|entrada2_alu[0]    ; clk          ; clk         ; 1.000        ; -0.004     ; 1.196      ;
; -0.168 ; ctrl:controller|selc_dp[0]     ; dp:datapath|entrada1_alu[1]    ; clk          ; clk         ; 1.000        ; -0.004     ; 1.196      ;
; -0.168 ; ctrl:controller|selc_dp[0]     ; dp:datapath|entrada2_alu[2]    ; clk          ; clk         ; 1.000        ; -0.004     ; 1.196      ;
; -0.168 ; ctrl:controller|selc_dp[0]     ; dp:datapath|entrada1_alu[2]    ; clk          ; clk         ; 1.000        ; -0.004     ; 1.196      ;
; -0.168 ; ctrl:controller|selc_dp[0]     ; dp:datapath|entrada1_alu[3]    ; clk          ; clk         ; 1.000        ; -0.004     ; 1.196      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ctrl:controller|state.done     ; ctrl:controller|state.done     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|state.s1       ; ctrl:controller|state.s1       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dp:datapath|acc:acc1|temp[1]   ; dp:datapath|acc:acc1|temp[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dp:datapath|acc:acc1|temp[0]   ; dp:datapath|acc:acc1|temp[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|enbcrf         ; ctrl:controller|enbcrf         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dp:datapath|acc:acc1|temp[2]   ; dp:datapath|acc:acc1|temp[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dp:datapath|acc:acc1|temp[3]   ; dp:datapath|acc:acc1|temp[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; ctrl:controller|enbcacc        ; dp:datapath|acc:acc1|temp[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.329 ; ctrl:controller|ADDRESS[1]     ; ctrl:controller|imm[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.337 ; ctrl:controller|OPCODE[1]      ; ctrl:controller|state.s7       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.488      ;
; 0.350 ; ctrl:controller|state.s1       ; ctrl:controller|imm[3]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.503      ;
; 0.352 ; ctrl:controller|state.s1       ; ctrl:controller|imm[0]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.505      ;
; 0.355 ; dp:datapath|rf:rf1|out3[0]     ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; dp:datapath|rf:rf1|out3[3]     ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; dp:datapath|rf:rf1|out3[1]     ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; ctrl:controller|state.s13      ; ctrl:controller|enbcacc        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; dp:datapath|acc:acc1|output[3] ; dp:datapath|entrada2_alu[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; ctrl:controller|state.s9       ; ctrl:controller|selc_dp[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; dp:datapath|alu:alu1|output[0] ; dp:datapath|acc:acc1|temp[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; ctrl:controller|ADDRESS[3]     ; ctrl:controller|imm[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; dp:datapath|rf:rf1|out3[2]     ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; ctrl:controller|state.s5       ; ctrl:controller|enbcrf         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; ctrl:controller|state.s8       ; ctrl:controller|selc_dp[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.379 ; ctrl:controller|state.s6       ; ctrl:controller|selc_dp[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; ctrl:controller|state.s11      ; ctrl:controller|selc_dp[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; ctrl:controller|ADDRESS[0]     ; ctrl:controller|PC[2]          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.535      ;
; 0.387 ; ctrl:controller|state.s10      ; ctrl:controller|selc_dp[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; ctrl:controller|state.s10      ; ctrl:controller|selc_dp[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.393 ; ctrl:controller|PC[0]          ; ctrl:controller|OPCODE[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.544      ;
; 0.395 ; ctrl:controller|PC[0]          ; ctrl:controller|OPCODE[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.546      ;
; 0.396 ; ctrl:controller|PC[0]          ; ctrl:controller|OPCODE[2]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.547      ;
; 0.426 ; dp:datapath|alu:alu1|output[3] ; dp:datapath|acc:acc1|temp[3]   ; clk          ; clk         ; 0.000        ; 0.014      ; 0.592      ;
; 0.427 ; dp:datapath|alu:alu1|output[3] ; dp:datapath|rf:rf1|out2[3]     ; clk          ; clk         ; 0.000        ; 0.014      ; 0.593      ;
; 0.432 ; dp:datapath|alu:alu1|output[1] ; dp:datapath|acc:acc1|temp[1]   ; clk          ; clk         ; 0.000        ; 0.014      ; 0.598      ;
; 0.433 ; dp:datapath|alu:alu1|output[1] ; dp:datapath|rf:rf1|out2[1]     ; clk          ; clk         ; 0.000        ; 0.014      ; 0.599      ;
; 0.437 ; ctrl:controller|OPCODE[0]      ; ctrl:controller|state.done     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.588      ;
; 0.443 ; dp:datapath|rf:rf1|out1[2]     ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.595      ;
; 0.445 ; dp:datapath|rf:rf1|out2[1]     ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 0.000        ; -0.003     ; 0.594      ;
; 0.446 ; dp:datapath|rf:rf1|out0[0]     ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.598      ;
; 0.450 ; dp:datapath|rf:rf1|out1[0]     ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.452 ; ctrl:controller|state.s11      ; ctrl:controller|selc_dp[1]     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.602      ;
; 0.456 ; dp:datapath|alu:alu1|output[2] ; dp:datapath|acc:acc1|temp[2]   ; clk          ; clk         ; 0.000        ; 0.014      ; 0.622      ;
; 0.457 ; dp:datapath|alu:alu1|output[2] ; dp:datapath|rf:rf1|out2[2]     ; clk          ; clk         ; 0.000        ; 0.014      ; 0.623      ;
; 0.457 ; dp:datapath|rf:rf1|out0[2]     ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.463 ; dp:datapath|entrada2_alu[2]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.617      ;
; 0.465 ; dp:datapath|acc:acc1|temp[0]   ; dp:datapath|acc:acc1|output[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.469 ; dp:datapath|rf:rf1|out0[3]     ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.470 ; ctrl:controller|state.s7       ; ctrl:controller|imm[3]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.623      ;
; 0.475 ; ctrl:controller|state.s7       ; ctrl:controller|imm[0]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.628      ;
; 0.476 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s11      ; clk          ; clk         ; 0.000        ; -0.003     ; 0.625      ;
; 0.476 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s10      ; clk          ; clk         ; 0.000        ; -0.003     ; 0.625      ;
; 0.476 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s5       ; clk          ; clk         ; 0.000        ; -0.003     ; 0.625      ;
; 0.476 ; ctrl:controller|state.s7       ; ctrl:controller|imm[1]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.629      ;
; 0.477 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s8       ; clk          ; clk         ; 0.000        ; -0.003     ; 0.626      ;
; 0.477 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s9       ; clk          ; clk         ; 0.000        ; -0.003     ; 0.626      ;
; 0.477 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s6       ; clk          ; clk         ; 0.000        ; -0.003     ; 0.626      ;
; 0.479 ; dp:datapath|acc:acc1|output[2] ; dp:datapath|entrada2_alu[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.481 ; ctrl:controller|selc_dp[0]     ; dp:datapath|entrada2_alu[3]    ; clk          ; clk         ; 0.000        ; -0.004     ; 0.629      ;
; 0.484 ; ctrl:controller|selc_dp[3]     ; ctrl:controller|selc_dp[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.493 ; ctrl:controller|state.s13      ; ctrl:controller|selc_dp[3]     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.647      ;
; 0.495 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.649      ;
; 0.496 ; ctrl:controller|OPCODE[2]      ; ctrl:controller|state.s7       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.647      ;
; 0.498 ; dp:datapath|rf:rf1|out2[3]     ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 0.000        ; -0.003     ; 0.647      ;
; 0.500 ; ctrl:controller|state.s12      ; ctrl:controller|PC[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; ctrl:controller|enbcacc        ; dp:datapath|acc:acc1|output[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; ctrl:controller|selcrf[0]      ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; -0.003     ; 0.652      ;
; 0.504 ; ctrl:controller|state.s12      ; ctrl:controller|PC[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; ctrl:controller|selcrf[0]      ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; -0.003     ; 0.654      ;
; 0.507 ; dp:datapath|rf:rf1|out0[1]     ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.514 ; ctrl:controller|state.s1       ; ctrl:controller|state.s2       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.668      ;
; 0.522 ; ctrl:controller|ADDRESS[3]     ; ctrl:controller|selcrf[1]      ; clk          ; clk         ; 0.000        ; 0.009      ; 0.683      ;
; 0.524 ; ctrl:controller|PC[2]          ; ctrl:controller|imm[3]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.675      ;
; 0.529 ; ctrl:controller|selc_dp[2]     ; dp:datapath|entrada2_alu[3]    ; clk          ; clk         ; 0.000        ; -0.004     ; 0.677      ;
; 0.530 ; ctrl:controller|selc_dp[2]     ; dp:datapath|entrada2_alu[1]    ; clk          ; clk         ; 0.000        ; -0.004     ; 0.678      ;
; 0.532 ; ctrl:controller|state.s2       ; ctrl:controller|state.s4       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; ctrl:controller|PC[2]          ; ctrl:controller|PC[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.539 ; ctrl:controller|enbcacc        ; dp:datapath|acc:acc1|temp[2]   ; clk          ; clk         ; 0.000        ; 0.010      ; 0.701      ;
; 0.540 ; ctrl:controller|enbcacc        ; dp:datapath|acc:acc1|temp[1]   ; clk          ; clk         ; 0.000        ; 0.010      ; 0.702      ;
; 0.541 ; ctrl:controller|enbcacc        ; dp:datapath|acc:acc1|temp[3]   ; clk          ; clk         ; 0.000        ; 0.010      ; 0.703      ;
; 0.545 ; ctrl:controller|state.s1       ; ctrl:controller|imm[1]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.698      ;
; 0.547 ; ctrl:controller|imm[3]         ; dp:datapath|entrada1_alu[3]    ; clk          ; clk         ; 0.000        ; -0.007     ; 0.692      ;
; 0.548 ; ctrl:controller|imm[1]         ; dp:datapath|entrada1_alu[1]    ; clk          ; clk         ; 0.000        ; -0.007     ; 0.693      ;
; 0.548 ; dp:datapath|acc:acc1|output[1] ; dp:datapath|entrada2_alu[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; ctrl:controller|enbcacc        ; ctrl:controller|enbcacc        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; ctrl:controller|ADDRESS[0]     ; ctrl:controller|selcrf[0]      ; clk          ; clk         ; 0.000        ; 0.009      ; 0.713      ;
; 0.553 ; ctrl:controller|state.s7       ; ctrl:controller|selc_dp[1]     ; clk          ; clk         ; 0.000        ; -0.004     ; 0.701      ;
; 0.554 ; ctrl:controller|state.s11      ; ctrl:controller|enbcrf         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; ctrl:controller|ADDRESS[0]     ; ctrl:controller|imm[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; ctrl:controller|PC[1]          ; ctrl:controller|imm[1]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.707      ;
; 0.557 ; dp:datapath|alu:alu1|output[3] ; dp:datapath|rf:rf1|out3[3]     ; clk          ; clk         ; 0.000        ; 0.011      ; 0.720      ;
; 0.560 ; ctrl:controller|PC[2]          ; ctrl:controller|ADDRESS[3]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.711      ;
; 0.565 ; dp:datapath|acc:acc1|temp[1]   ; dp:datapath|acc:acc1|output[1] ; clk          ; clk         ; 0.000        ; -0.016     ; 0.701      ;
; 0.565 ; dp:datapath|acc:acc1|temp[2]   ; dp:datapath|acc:acc1|output[2] ; clk          ; clk         ; 0.000        ; -0.016     ; 0.701      ;
; 0.565 ; ctrl:controller|OPCODE[0]      ; ctrl:controller|state.s7       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.716      ;
; 0.569 ; ctrl:controller|OPCODE[0]      ; ctrl:controller|state.s13      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.720      ;
; 0.569 ; dp:datapath|alu:alu1|output[1] ; dp:datapath|rf:rf1|out3[1]     ; clk          ; clk         ; 0.000        ; 0.011      ; 0.732      ;
; 0.569 ; ctrl:controller|ADDRESS[1]     ; ctrl:controller|PC[1]          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.722      ;
; 0.572 ; dp:datapath|acc:acc1|temp[3]   ; dp:datapath|acc:acc1|output[3] ; clk          ; clk         ; 0.000        ; -0.016     ; 0.708      ;
; 0.574 ; ctrl:controller|state.s12      ; ctrl:controller|PC[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; ctrl:controller|PC[1]          ; ctrl:controller|OPCODE[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.726      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv1[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv1[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv1[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv1[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv1[4]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv1[4]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv1[5]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv1[5]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[0]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[1]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[1]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[2]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[2]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[3]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[4]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[4]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[5]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[5]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; conv2[6]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; conv2[6]~reg0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|ADDRESS[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|ADDRESS[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|OPCODE[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|OPCODE[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|OPCODE[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|OPCODE[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|OPCODE[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|OPCODE[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|PC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|PC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|PC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|PC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|PC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|PC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|enbcacc    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|enbcacc    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|enbcrf     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|enbcrf     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|imm[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|imm[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|selc_dp[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|selc_dp[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|selc_dp[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|selc_dp[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|selc_dp[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|selc_dp[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|selc_dp[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|selc_dp[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|selcrf[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|selcrf[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|selcrf[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|selcrf[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.done ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.done ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s0   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s0   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s10  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s10  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s11  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s11  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s12  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s12  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s13  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s13  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s2   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s2   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s4   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s4   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s5   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s5   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s6   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s6   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s7   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s7   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s8   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s8   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ctrl:controller|state.s9   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ctrl:controller|state.s9   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; display1[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; display1[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; display1[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; display1[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; display1[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; display1[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; display1[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; display1[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; display1[4]~reg0           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.787 ; 2.787 ; Fall       ; clk             ;
; start     ; clk        ; 2.401 ; 2.401 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.092 ; -2.092 ; Fall       ; clk             ;
; start     ; clk        ; -2.191 ; -2.191 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; conv1[*]     ; clk        ; 3.581 ; 3.581 ; Fall       ; clk             ;
;  conv1[0]    ; clk        ; 3.581 ; 3.581 ; Fall       ; clk             ;
;  conv1[3]    ; clk        ; 3.581 ; 3.581 ; Fall       ; clk             ;
;  conv1[4]    ; clk        ; 3.564 ; 3.564 ; Fall       ; clk             ;
;  conv1[5]    ; clk        ; 3.569 ; 3.569 ; Fall       ; clk             ;
; conv2[*]     ; clk        ; 3.583 ; 3.583 ; Fall       ; clk             ;
;  conv2[0]    ; clk        ; 3.547 ; 3.547 ; Fall       ; clk             ;
;  conv2[1]    ; clk        ; 3.558 ; 3.558 ; Fall       ; clk             ;
;  conv2[2]    ; clk        ; 3.558 ; 3.558 ; Fall       ; clk             ;
;  conv2[3]    ; clk        ; 3.551 ; 3.551 ; Fall       ; clk             ;
;  conv2[4]    ; clk        ; 3.569 ; 3.569 ; Fall       ; clk             ;
;  conv2[5]    ; clk        ; 3.568 ; 3.568 ; Fall       ; clk             ;
;  conv2[6]    ; clk        ; 3.583 ; 3.583 ; Fall       ; clk             ;
; display1[*]  ; clk        ; 4.189 ; 4.189 ; Fall       ; clk             ;
;  display1[0] ; clk        ; 3.940 ; 3.940 ; Fall       ; clk             ;
;  display1[1] ; clk        ; 4.189 ; 4.189 ; Fall       ; clk             ;
;  display1[2] ; clk        ; 3.949 ; 3.949 ; Fall       ; clk             ;
;  display1[3] ; clk        ; 4.031 ; 4.031 ; Fall       ; clk             ;
;  display1[4] ; clk        ; 4.147 ; 4.147 ; Fall       ; clk             ;
;  display1[5] ; clk        ; 4.127 ; 4.127 ; Fall       ; clk             ;
; display2[*]  ; clk        ; 4.060 ; 4.060 ; Fall       ; clk             ;
;  display2[0] ; clk        ; 3.930 ; 3.930 ; Fall       ; clk             ;
;  display2[1] ; clk        ; 3.875 ; 3.875 ; Fall       ; clk             ;
;  display2[2] ; clk        ; 3.975 ; 3.975 ; Fall       ; clk             ;
;  display2[3] ; clk        ; 4.060 ; 4.060 ; Fall       ; clk             ;
;  display2[4] ; clk        ; 4.029 ; 4.029 ; Fall       ; clk             ;
;  display2[5] ; clk        ; 3.804 ; 3.804 ; Fall       ; clk             ;
; display3[*]  ; clk        ; 4.304 ; 4.304 ; Fall       ; clk             ;
;  display3[0] ; clk        ; 4.286 ; 4.286 ; Fall       ; clk             ;
;  display3[1] ; clk        ; 4.304 ; 4.304 ; Fall       ; clk             ;
;  display3[2] ; clk        ; 3.981 ; 3.981 ; Fall       ; clk             ;
;  display3[3] ; clk        ; 4.104 ; 4.104 ; Fall       ; clk             ;
;  display3[4] ; clk        ; 4.188 ; 4.188 ; Fall       ; clk             ;
;  display3[5] ; clk        ; 4.075 ; 4.075 ; Fall       ; clk             ;
; display4[*]  ; clk        ; 4.202 ; 4.202 ; Fall       ; clk             ;
;  display4[0] ; clk        ; 3.933 ; 3.933 ; Fall       ; clk             ;
;  display4[1] ; clk        ; 4.109 ; 4.109 ; Fall       ; clk             ;
;  display4[2] ; clk        ; 4.202 ; 4.202 ; Fall       ; clk             ;
;  display4[3] ; clk        ; 3.801 ; 3.801 ; Fall       ; clk             ;
;  display4[4] ; clk        ; 3.799 ; 3.799 ; Fall       ; clk             ;
;  display4[5] ; clk        ; 3.791 ; 3.791 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; conv1[*]     ; clk        ; 3.564 ; 3.564 ; Fall       ; clk             ;
;  conv1[0]    ; clk        ; 3.581 ; 3.581 ; Fall       ; clk             ;
;  conv1[3]    ; clk        ; 3.581 ; 3.581 ; Fall       ; clk             ;
;  conv1[4]    ; clk        ; 3.564 ; 3.564 ; Fall       ; clk             ;
;  conv1[5]    ; clk        ; 3.569 ; 3.569 ; Fall       ; clk             ;
; conv2[*]     ; clk        ; 3.547 ; 3.547 ; Fall       ; clk             ;
;  conv2[0]    ; clk        ; 3.547 ; 3.547 ; Fall       ; clk             ;
;  conv2[1]    ; clk        ; 3.558 ; 3.558 ; Fall       ; clk             ;
;  conv2[2]    ; clk        ; 3.558 ; 3.558 ; Fall       ; clk             ;
;  conv2[3]    ; clk        ; 3.551 ; 3.551 ; Fall       ; clk             ;
;  conv2[4]    ; clk        ; 3.569 ; 3.569 ; Fall       ; clk             ;
;  conv2[5]    ; clk        ; 3.568 ; 3.568 ; Fall       ; clk             ;
;  conv2[6]    ; clk        ; 3.583 ; 3.583 ; Fall       ; clk             ;
; display1[*]  ; clk        ; 3.940 ; 3.940 ; Fall       ; clk             ;
;  display1[0] ; clk        ; 3.940 ; 3.940 ; Fall       ; clk             ;
;  display1[1] ; clk        ; 4.189 ; 4.189 ; Fall       ; clk             ;
;  display1[2] ; clk        ; 3.949 ; 3.949 ; Fall       ; clk             ;
;  display1[3] ; clk        ; 4.031 ; 4.031 ; Fall       ; clk             ;
;  display1[4] ; clk        ; 4.147 ; 4.147 ; Fall       ; clk             ;
;  display1[5] ; clk        ; 4.127 ; 4.127 ; Fall       ; clk             ;
; display2[*]  ; clk        ; 3.804 ; 3.804 ; Fall       ; clk             ;
;  display2[0] ; clk        ; 3.930 ; 3.930 ; Fall       ; clk             ;
;  display2[1] ; clk        ; 3.875 ; 3.875 ; Fall       ; clk             ;
;  display2[2] ; clk        ; 3.975 ; 3.975 ; Fall       ; clk             ;
;  display2[3] ; clk        ; 4.060 ; 4.060 ; Fall       ; clk             ;
;  display2[4] ; clk        ; 4.029 ; 4.029 ; Fall       ; clk             ;
;  display2[5] ; clk        ; 3.804 ; 3.804 ; Fall       ; clk             ;
; display3[*]  ; clk        ; 3.981 ; 3.981 ; Fall       ; clk             ;
;  display3[0] ; clk        ; 4.286 ; 4.286 ; Fall       ; clk             ;
;  display3[1] ; clk        ; 4.304 ; 4.304 ; Fall       ; clk             ;
;  display3[2] ; clk        ; 3.981 ; 3.981 ; Fall       ; clk             ;
;  display3[3] ; clk        ; 4.104 ; 4.104 ; Fall       ; clk             ;
;  display3[4] ; clk        ; 4.188 ; 4.188 ; Fall       ; clk             ;
;  display3[5] ; clk        ; 4.075 ; 4.075 ; Fall       ; clk             ;
; display4[*]  ; clk        ; 3.791 ; 3.791 ; Fall       ; clk             ;
;  display4[0] ; clk        ; 3.933 ; 3.933 ; Fall       ; clk             ;
;  display4[1] ; clk        ; 4.109 ; 4.109 ; Fall       ; clk             ;
;  display4[2] ; clk        ; 4.202 ; 4.202 ; Fall       ; clk             ;
;  display4[3] ; clk        ; 3.801 ; 3.801 ; Fall       ; clk             ;
;  display4[4] ; clk        ; 3.799 ; 3.799 ; Fall       ; clk             ;
;  display4[5] ; clk        ; 3.791 ; 3.791 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.143   ; 0.215 ; N/A      ; N/A     ; -1.222              ;
;  clk             ; -2.143   ; 0.215 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -144.198 ; 0.0   ; 0.0      ; 0.0     ; -110.222            ;
;  clk             ; -144.198 ; 0.000 ; N/A      ; N/A     ; -110.222            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 5.118 ; 5.118 ; Fall       ; clk             ;
; start     ; clk        ; 4.405 ; 4.405 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.092 ; -2.092 ; Fall       ; clk             ;
; start     ; clk        ; -2.191 ; -2.191 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; conv1[*]     ; clk        ; 6.372 ; 6.372 ; Fall       ; clk             ;
;  conv1[0]    ; clk        ; 6.372 ; 6.372 ; Fall       ; clk             ;
;  conv1[3]    ; clk        ; 6.369 ; 6.369 ; Fall       ; clk             ;
;  conv1[4]    ; clk        ; 6.354 ; 6.354 ; Fall       ; clk             ;
;  conv1[5]    ; clk        ; 6.367 ; 6.367 ; Fall       ; clk             ;
; conv2[*]     ; clk        ; 6.378 ; 6.378 ; Fall       ; clk             ;
;  conv2[0]    ; clk        ; 6.328 ; 6.328 ; Fall       ; clk             ;
;  conv2[1]    ; clk        ; 6.342 ; 6.342 ; Fall       ; clk             ;
;  conv2[2]    ; clk        ; 6.340 ; 6.340 ; Fall       ; clk             ;
;  conv2[3]    ; clk        ; 6.339 ; 6.339 ; Fall       ; clk             ;
;  conv2[4]    ; clk        ; 6.355 ; 6.355 ; Fall       ; clk             ;
;  conv2[5]    ; clk        ; 6.353 ; 6.353 ; Fall       ; clk             ;
;  conv2[6]    ; clk        ; 6.378 ; 6.378 ; Fall       ; clk             ;
; display1[*]  ; clk        ; 7.722 ; 7.722 ; Fall       ; clk             ;
;  display1[0] ; clk        ; 7.141 ; 7.141 ; Fall       ; clk             ;
;  display1[1] ; clk        ; 7.722 ; 7.722 ; Fall       ; clk             ;
;  display1[2] ; clk        ; 7.131 ; 7.131 ; Fall       ; clk             ;
;  display1[3] ; clk        ; 7.382 ; 7.382 ; Fall       ; clk             ;
;  display1[4] ; clk        ; 7.649 ; 7.649 ; Fall       ; clk             ;
;  display1[5] ; clk        ; 7.585 ; 7.585 ; Fall       ; clk             ;
; display2[*]  ; clk        ; 7.414 ; 7.414 ; Fall       ; clk             ;
;  display2[0] ; clk        ; 7.045 ; 7.045 ; Fall       ; clk             ;
;  display2[1] ; clk        ; 6.983 ; 6.983 ; Fall       ; clk             ;
;  display2[2] ; clk        ; 7.189 ; 7.189 ; Fall       ; clk             ;
;  display2[3] ; clk        ; 7.414 ; 7.414 ; Fall       ; clk             ;
;  display2[4] ; clk        ; 7.379 ; 7.379 ; Fall       ; clk             ;
;  display2[5] ; clk        ; 6.771 ; 6.771 ; Fall       ; clk             ;
; display3[*]  ; clk        ; 7.867 ; 7.867 ; Fall       ; clk             ;
;  display3[0] ; clk        ; 7.845 ; 7.845 ; Fall       ; clk             ;
;  display3[1] ; clk        ; 7.867 ; 7.867 ; Fall       ; clk             ;
;  display3[2] ; clk        ; 7.209 ; 7.209 ; Fall       ; clk             ;
;  display3[3] ; clk        ; 7.470 ; 7.470 ; Fall       ; clk             ;
;  display3[4] ; clk        ; 7.710 ; 7.710 ; Fall       ; clk             ;
;  display3[5] ; clk        ; 7.435 ; 7.435 ; Fall       ; clk             ;
; display4[*]  ; clk        ; 7.628 ; 7.628 ; Fall       ; clk             ;
;  display4[0] ; clk        ; 6.987 ; 6.987 ; Fall       ; clk             ;
;  display4[1] ; clk        ; 7.363 ; 7.363 ; Fall       ; clk             ;
;  display4[2] ; clk        ; 7.628 ; 7.628 ; Fall       ; clk             ;
;  display4[3] ; clk        ; 6.719 ; 6.719 ; Fall       ; clk             ;
;  display4[4] ; clk        ; 6.719 ; 6.719 ; Fall       ; clk             ;
;  display4[5] ; clk        ; 6.709 ; 6.709 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; conv1[*]     ; clk        ; 3.564 ; 3.564 ; Fall       ; clk             ;
;  conv1[0]    ; clk        ; 3.581 ; 3.581 ; Fall       ; clk             ;
;  conv1[3]    ; clk        ; 3.581 ; 3.581 ; Fall       ; clk             ;
;  conv1[4]    ; clk        ; 3.564 ; 3.564 ; Fall       ; clk             ;
;  conv1[5]    ; clk        ; 3.569 ; 3.569 ; Fall       ; clk             ;
; conv2[*]     ; clk        ; 3.547 ; 3.547 ; Fall       ; clk             ;
;  conv2[0]    ; clk        ; 3.547 ; 3.547 ; Fall       ; clk             ;
;  conv2[1]    ; clk        ; 3.558 ; 3.558 ; Fall       ; clk             ;
;  conv2[2]    ; clk        ; 3.558 ; 3.558 ; Fall       ; clk             ;
;  conv2[3]    ; clk        ; 3.551 ; 3.551 ; Fall       ; clk             ;
;  conv2[4]    ; clk        ; 3.569 ; 3.569 ; Fall       ; clk             ;
;  conv2[5]    ; clk        ; 3.568 ; 3.568 ; Fall       ; clk             ;
;  conv2[6]    ; clk        ; 3.583 ; 3.583 ; Fall       ; clk             ;
; display1[*]  ; clk        ; 3.940 ; 3.940 ; Fall       ; clk             ;
;  display1[0] ; clk        ; 3.940 ; 3.940 ; Fall       ; clk             ;
;  display1[1] ; clk        ; 4.189 ; 4.189 ; Fall       ; clk             ;
;  display1[2] ; clk        ; 3.949 ; 3.949 ; Fall       ; clk             ;
;  display1[3] ; clk        ; 4.031 ; 4.031 ; Fall       ; clk             ;
;  display1[4] ; clk        ; 4.147 ; 4.147 ; Fall       ; clk             ;
;  display1[5] ; clk        ; 4.127 ; 4.127 ; Fall       ; clk             ;
; display2[*]  ; clk        ; 3.804 ; 3.804 ; Fall       ; clk             ;
;  display2[0] ; clk        ; 3.930 ; 3.930 ; Fall       ; clk             ;
;  display2[1] ; clk        ; 3.875 ; 3.875 ; Fall       ; clk             ;
;  display2[2] ; clk        ; 3.975 ; 3.975 ; Fall       ; clk             ;
;  display2[3] ; clk        ; 4.060 ; 4.060 ; Fall       ; clk             ;
;  display2[4] ; clk        ; 4.029 ; 4.029 ; Fall       ; clk             ;
;  display2[5] ; clk        ; 3.804 ; 3.804 ; Fall       ; clk             ;
; display3[*]  ; clk        ; 3.981 ; 3.981 ; Fall       ; clk             ;
;  display3[0] ; clk        ; 4.286 ; 4.286 ; Fall       ; clk             ;
;  display3[1] ; clk        ; 4.304 ; 4.304 ; Fall       ; clk             ;
;  display3[2] ; clk        ; 3.981 ; 3.981 ; Fall       ; clk             ;
;  display3[3] ; clk        ; 4.104 ; 4.104 ; Fall       ; clk             ;
;  display3[4] ; clk        ; 4.188 ; 4.188 ; Fall       ; clk             ;
;  display3[5] ; clk        ; 4.075 ; 4.075 ; Fall       ; clk             ;
; display4[*]  ; clk        ; 3.791 ; 3.791 ; Fall       ; clk             ;
;  display4[0] ; clk        ; 3.933 ; 3.933 ; Fall       ; clk             ;
;  display4[1] ; clk        ; 4.109 ; 4.109 ; Fall       ; clk             ;
;  display4[2] ; clk        ; 4.202 ; 4.202 ; Fall       ; clk             ;
;  display4[3] ; clk        ; 3.801 ; 3.801 ; Fall       ; clk             ;
;  display4[4] ; clk        ; 3.799 ; 3.799 ; Fall       ; clk             ;
;  display4[5] ; clk        ; 3.791 ; 3.791 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 0        ; 663      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 0        ; 663      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 103   ; 103  ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Jun 19 10:44:04 2018
Info: Command: quartus_sta cpu -c cpu
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.143      -144.198 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -110.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.404       -14.576 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -110.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 505 megabytes
    Info: Processing ended: Tue Jun 19 10:44:05 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


