<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>👰🏽 👈🏿 💹 Extraña síntesis cuando se trabaja con FPGA 🚗 💡 🏂🏼</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Hoy en día, hay dos de los lenguajes de descripción de hardware más comunes: Verilog / SystemVerilog y VHDL. Los lenguajes de descripción de hardware ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Extraña síntesis cuando se trabaja con FPGA</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/413007/"> Hoy en día, hay dos de los lenguajes de descripción de hardware más comunes: Verilog / SystemVerilog y VHDL.  Los lenguajes de descripción de hardware en sí mismos son medios bastante universales, pero ¿es este siempre el caso?  ¿Y de qué puede depender la "no universalidad" del lenguaje de descripción de hardware? <br><br>  La idea de escribir este artículo surgió durante la síntesis de un proyecto en diferentes entornos de desarrollo, como resultado de lo cual se obtuvieron resultados diferentes.  Dado que el módulo fuente es bastante voluminoso, se escribió un módulo de prueba de un volumen más pequeño para demostrar los resultados, pero cuya síntesis causó las mismas advertencias / errores.  Se utilizó un registro de 4 bits con reinicio asíncrono como módulo de prueba, y se eligieron Libero SoC 18.1, Quartus Prime 17.1, Vivado 2017.4.1 como entornos de desarrollo. <br><a name="habracut"></a><br>  Primero, se presenta una variante para describir dicho módulo en el lenguaje Verilog, cuyo texto es percibido correctamente por los entornos de desarrollo seleccionados: <br><br><pre><code class="hljs vhdl">module test1 ( input clk, input arst, input [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); always @( posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> ( ~ arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-symbol"><span class="hljs-symbol">'h0</span></span> ; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= data ; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endmodule</code> </pre> <br>  Como resultado de la síntesis de este módulo, se obtuvieron los siguientes esquemas: <br><br><ol><li>  Libero SoC v11.8 <br><br><div class="spoiler">  <b class="spoiler_title">test1 Libero SoC</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/su/2c/op/su2copn_99lk4jwffmboxidue-4.jpeg"><br></div></div></li><li>  Quartus Prime 17.1 <br><br><div class="spoiler">  <b class="spoiler_title">prueba1 cuarto de prima</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/5c/iv/ld/5civldrmgkw5gsrcsqvkwrsttxy.jpeg"><br></div></div></li><li>  Vivado 2017.4.1 <br><br><div class="spoiler">  <b class="spoiler_title">test1 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/ju/dv/nr/judvnrm0awltnilsy-v6ik9sd78.jpeg"><br></div></div></li></ol><br>  En todos los circuitos sintetizados para la prueba 1, los disparadores D se usaron con una entrada de reinicio inverso (Quartus Prime) o con la adición de un inversor (VERIFIC_INV en el caso de Libero SoC y LUT1 en el caso de Vivado). <br><br>  ¿Será diferente el circuito sintetizado si se cambia la verificación de estado del reinicio asíncrono?  Para hacer esto, cambie el texto del módulo test1 a la descripción del módulo test2: <br><br><pre> <code class="hljs pgsql">module test2 ( <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> clk, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> arst, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); <span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=data; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=<span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'h0; end end endmodule</span></span></code> </pre> <br>  Se puede suponer que la síntesis del módulo test2 no debería diferir de la síntesis del módulo test1, ya que las lógicas de la descripción de ambos módulos no se contradicen entre sí.  Sin embargo, la síntesis del módulo test2 condujo a los siguientes resultados: <br><br><ol><li>  Libero SoC v11.8 <br>  El circuito se sintetizó, pero el siguiente mensaje de advertencia "Borde y condición no coinciden (CG136)" apareció en los mensajes.  Esta advertencia indica un desajuste de la lista de sensibilidad y la verificación de la condición de reinicio.  Sin embargo, el circuito sintetizado no es diferente del módulo test1. <br><br><div class="spoiler">  <b class="spoiler_title">test2 Libero SoC</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/f1/fr/qf/f1frqfolhxmrhqm-s8dh823_iwq.jpeg"><br></div></div></li><li>  Quartus Prime 17.1 <br><br>  La síntesis del circuito falló con el error: <br><br>  "Error (10200): error de la declaración condicional de Verilog HDL en test2.v (10): no se pueden hacer coincidir los operandos en la condición con los bordes correspondientes en el control de eventos de cierre de la construcción siempre".  El texto del error es similar a la advertencia emitida por Libero SoC. </li><li>  Vivado 2017.4.1 <br><br>  La síntesis del circuito se realizó con la advertencia: <br><br>  "[Sintetizador 8-5788] Registrar q_reg en la prueba del módulo tiene tanto Establecer como restablecer con la misma prioridad.  Esto puede causar desajustes de simulación.  Considere reescribir el código ["/home/vlasovdv0111/project_1/project_1.srcs/sources_1/new/test2.v":10]".  Similar a Libero SoC y Quartus Prime, se emitió una advertencia similar.  Además, la advertencia decía sobre la posible discrepancia entre los resultados del modelado y el trabajo en el hardware, como resultado de lo cual se propuso reescribir el código del módulo. <br><br><div class="spoiler">  <b class="spoiler_title">test2 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/8e/jz/8d/8ejz8dgqvtkpzwo9jf28xv2kd3a.jpeg"><br></div></div></li></ol><br>  Después de describir los módulos test1 y test2, surgió la idea de verificar qué sucedería si sintetizamos el siguiente código: <br><br><pre> <code class="hljs vhdl">module test3 ( input clk, input arst, input [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); always @(posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (arst) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=<span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-symbol"><span class="hljs-symbol">'h0</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q&lt;=data; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> endmodule</code> </pre> <br>  La descripción de dicho registro no es lógica, ya que el reinicio de los activadores en este caso ocurre cuando la línea de reinicio está inactiva. <br><br>  Los resultados de la síntesis fueron los siguientes: <br><br><ol><li>  Libero SoC v11.8 <br><br>  La síntesis del circuito no se realizó con el error: "La lógica para q [3: 0] no coincide con un flip-flop estándar (CL123)", por lo que se niega a sintetizar el circuito, citando la ausencia del tipo de disparadores necesarios para la síntesis. </li><li>  Quartus Prime 17.1 <br><br>  El circuito no se sintetizó con el siguiente error: "Error (10200): error de declaración condicional HDL de Verilog en test3.v (9): no puede hacer coincidir operando (s) en la condición con los bordes correspondientes en el control de evento de cierre de la construcción siempre" .  El texto de este error no difiere del texto de error para el módulo test2. </li><li>  Vivado 2017.4.1 <br><br>  El esquema fue sintetizado sin errores: <br><br><div class="spoiler">  <b class="spoiler_title">test3 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/dk/gx/we/dkgxwe8f5hw109zv99an5h0wrha.jpeg"><br></div></div></li></ol><br>  Sin embargo, qué sucederá si describimos un módulo en el que la lista de sensibilidad no contradiga la verificación de la condición de reinicio, pero los disparadores se reinician cuando la línea de reinicio está inactiva, como en el caso de la descripción del módulo test3.  La descripción de dicho módulo test4 es la siguiente: <br><br><pre> <code class="hljs pgsql">module test4 ( <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> clk, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> arst, <span class="hljs-keyword"><span class="hljs-keyword">input</span></span> [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] data, output reg [<span class="hljs-number"><span class="hljs-number">3</span></span>:<span class="hljs-number"><span class="hljs-number">0</span></span>] q ); <span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @( posedge clk <span class="hljs-keyword"><span class="hljs-keyword">or</span></span> negedge arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> ( ~ arst ) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= data ; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">else</span></span> <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> q &lt;= <span class="hljs-number"><span class="hljs-number">4</span></span><span class="hljs-string"><span class="hljs-string">'h0 ; end end endmodule</span></span></code> </pre> <br>  Durante la síntesis, se obtuvieron los siguientes resultados: <br><br><ol><li>  Libero SoC v11.8 <br><br>  La síntesis del circuito se realizó con la advertencia: <br><br>  "Señal encontrada identificada como reloj del sistema que controla 4 elementos secuenciales, incluido q_1 [3].  El uso de este reloj, que no tiene una restricción de tiempo específica, puede afectar negativamente el rendimiento del diseño.  (MT532) ". <br><br><div class="spoiler">  <b class="spoiler_title">test4 Libero SoC</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/ms/el/em/mselemdf578vem0b_ayoxoes5oa.jpeg"><br></div></div></li><li>  Quartus Prime 17.1 <br><br>  Como resultado de la síntesis del circuito, se recibieron advertencias: <br><br> <code>«Warning (13004): Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state. <br> Warning (13310): Register "q[0]~reg0" is converted into an equivalent circuit using register "q[0]~reg0_emulated" and latch "q[0]~1" <br> Warning (13310): Register "q[1]~reg0" is converted into an equivalent circuit using register "q[1]~reg0_emulated" and latch "q[1]~1" <br> Warning (13310): Register "q[2]~reg0" is converted into an equivalent circuit using register "q[2]~reg0_emulated" and latch "q[2]~1" <br> Warning (13310): Register "q[3]~reg0" is converted into an equivalent circuit using register "q[3]~reg0_emulated" and latch "q[3]~1"» <br></code> <br>  Todas las advertencias descritas anteriormente corresponden al hecho de que se usaron pestillos en lugar de disparadores. <br><br><div class="spoiler">  <b class="spoiler_title">prueba 4 cuartos primos</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/4i/yz/_s/4iyz_sacasaemyg-hoykw5-cov8.jpeg"><br></div></div></li><li>  Vivado 2017.4.1 <br><br>  El circuito fue sintetizado con una advertencia: <br><br>  "[Sintetizador 8-5788] Registrar q_reg en la prueba del módulo tiene tanto Establecer como restablecer con la misma prioridad.  Esto puede causar desajustes de simulación.  Considere reescribir el código ["/home/vlasovdv0111/project_1/project_1.srcs/sources_1/new/test.v":11]".  El texto de este error repite el texto de error para el módulo test2. <br><br><div class="spoiler">  <b class="spoiler_title">test4 vivado</b> <div class="spoiler_text"><img src="https://habrastorage.org/webt/f5/x4/xq/f5x4xqfb1ycj6g_gbxakx_wrf8s.jpeg"><br></div></div></li></ol><br>  De todos los experimentos descritos, se pueden sacar las siguientes conclusiones: <br><br><ol><li>  El lenguaje Verilog es un lenguaje de descripción de hardware universal, cuyas limitaciones son las capacidades de los propios entornos de desarrollo; </li><li>  Para la correcta descripción del equipo, es necesario conocer la sintaxis del lenguaje, así como analizar las listas de advertencias y errores que ocurren en cada etapa de la construcción del proyecto. </li></ol></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/es413007/">https://habr.com/ru/post/es413007/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es412997/index.html">Esconder y buscar, o la primera botnet que no teme reiniciar</a></li>
<li><a href="../es412999/index.html">Desde el zumbido de las jirafas hasta los sonidos de los pájaros miméticos: escuchar la naturaleza juntos</a></li>
<li><a href="../es413001/index.html">SamsPcbGuide, Parte 5: Trazar líneas de señal. Distorsión de línea y adaptación de impedancia</a></li>
<li><a href="../es413003/index.html">El cliente de Steam eliminó una vulnerabilidad peligrosa que se había escondido allí durante diez años.</a></li>
<li><a href="../es413005/index.html">Blockchain: una cura para las principales enfermedades de la educación moderna</a></li>
<li><a href="../es413009/index.html">Gestión del entorno Python con Pipenv</a></li>
<li><a href="../es413011/index.html">Sótano de la muerte</a></li>
<li><a href="../es413013/index.html">El deseo de transparencia.</a></li>
<li><a href="../es413015/index.html">Cómo somos analizados en los cines ... y no solo</a></li>
<li><a href="../es413017/index.html">Una pequeña nota sobre comodines Vamos a cifrar certificados</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>