
组合逻辑：输出只是当前输入逻辑电平的函数（有延时），与电路的原始状态无关。当前电路输入信号任何一个发生改变，输出都将发生改变。

时序逻辑：输出不仅是当前输入电平的函数，还与目前电路的状态有关。



同步时序：表示状态的寄存器组只能在唯一确定的触发条件发生时刻改变。

异步时序：表示触发条件由多个控制因素组成，如一个触发器的输出连接到另一个触发器的时钟就是异步时序逻辑。