m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU
Ealu
Z1 w1722792842
Z2 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z3 DPx4 ieee 14 std_logic_1164 0 22 eNV`TJ_GofJTzYa?f<@Oe1
R0
Z4 8/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/src/top/ALU.vhd
Z5 F/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/src/top/ALU.vhd
l0
L6
VElj3GLIzzZhfgDKnFRK2z2
!s100 Bal74CF7A_QYMF6K<W=zZ3
Z6 OV;C;10.5b;63
32
Z7 !s110 1722795510
!i10b 1
Z8 !s108 1722795509.000000
Z9 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/src/top/ALU.vhd|
Z10 !s107 /home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/src/top/ALU.vhd|
!i113 1
Z11 o-work work -2002 -explicit
Z12 tExplicit 1 CvgOpt 0
Abehavioral
Z13 DEx4 work 5 sumnb 0 22 i3lh0<MGFW6M<82H6eb5n2
R2
R3
DEx4 work 3 alu 0 22 Elj3GLIzzZhfgDKnFRK2z2
l19
L16
VnJk2e5j0_JNNj1jEoKzIP0
!s100 QU=eH0aja5>?iNkBm0iDB2
R6
32
R7
!i10b 1
R8
R9
R10
!i113 1
R11
R12
Ealu_tb
Z14 w1722795487
R2
R3
R0
Z15 8/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/testbench/ALU_tb.vhd
Z16 F/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/testbench/ALU_tb.vhd
l0
L6
Vie@cFFHRBFz_aH4bP=7an2
!s100 P9G678WabGUeG;XMzaDhO1
R6
32
R7
!i10b 1
Z17 !s108 1722795510.000000
Z18 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/testbench/ALU_tb.vhd|
Z19 !s107 /home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/testbench/ALU_tb.vhd|
!i113 1
R11
R12
Atestbench
R2
R3
DEx4 work 6 alu_tb 0 22 ie@cFFHRBFz_aH4bP=7an2
l28
L10
VoOR43AEI3>S=E]Jgc2FYa2
!s100 _hz;@1F:d_a;D4Vd_[aKV1
R6
32
R7
!i10b 1
R17
R18
R19
!i113 1
R11
R12
Esum1b
Z20 w1722792260
R2
R3
R0
Z21 8/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/src/components/sumador/sum1b.vhd
Z22 F/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/src/components/sumador/sum1b.vhd
l0
L7
VG0oXU<eoeeMK1kb`f[?361
!s100 DR?:5PKMFKzX1l4V@>FC[1
R6
32
R7
!i10b 1
R17
Z23 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/src/components/sumador/sum1b.vhd|
Z24 !s107 /home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/src/components/sumador/sum1b.vhd|
!i113 1
R11
R12
Asum1b_arq
R2
R3
Z25 DEx4 work 5 sum1b 0 22 G0oXU<eoeeMK1kb`f[?361
l19
L18
V_omUR86fH0N0f;=OdjMO80
!s100 _kmgeRIbL=1V?<<;ZcV260
R6
32
R7
!i10b 1
R17
R23
R24
!i113 1
R11
R12
Esumnb
Z26 w1722792109
R2
R3
R0
Z27 8/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/src/components/sumador/sumNb.vhd
Z28 F/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/src/components/sumador/sumNb.vhd
l0
L5
Vi3lh0<MGFW6M<82H6eb5n2
!s100 PHFD[HGDgkPh>g5`T@kOe1
R6
32
R7
!i10b 1
R17
Z29 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/src/components/sumador/sumNb.vhd|
Z30 !s107 /home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/Proyecto_ALU/src/components/sumador/sumNb.vhd|
!i113 1
R11
R12
Asumnb_arq
R25
R2
R3
R13
l20
L18
VGP=9BBDPFMCbH`^aiZb^h0
!s100 d]8h=]bjC8GHKO7dU<jcR1
R6
32
R7
!i10b 1
R17
R29
R30
!i113 1
R11
R12
