\[1]  강의노트 chpater9의 p.37에서 tail 등이 LA, LB, RA, RB 4개로 줄었다고 가정하라

또한 P.40의 state는 IDLE, L1, L2, R1, R2, LR3로 정의했다고 가정한다.

이 때  P.44의 state transition table을 다시 작성하라





\[2]  강의노트 chpater9의 p.37에서 tail 등이 LA, LB, RA, RB 4개로 줄었다고 가정하라

또한 P.40의 state는 IDLE, L1, L2, R1, R2, LR3로 정의했다고 가정한다.

이 때  P.42의 Fig9-25를 수정하라





\[3] 강의노트 chpater9의 p.37의 설계 예는

combinational logic이 아니라 sequential logic이라는 것을 어떻게 설명할 수 있는가?





\[4] RS FF의 동작에 대해  설명하라





\[5] timer가 sequential 회로인 이유는 무djt인가?

