`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    12:42:46 06/11/2012 
// Design Name: 
// Module Name:    clock_divide 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//					クロックを分周するモジュール
//					何分の1にするかは外部からパラメータで決められる
//					パルスっぽい出力
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module clock_divide #(parameter DIVCOUNT=2) (clk,clk_div);
input clk;
output clk_div;
reg clk_div=0;
reg [19:0]clk_div_cnt=0;

always@(posedge clk) begin

	if(DIVCOUNT[0]==0)begin
		if(clk_div_cnt==DIVCOUNT[31:1]-1)begin
			clk_div<=~clk_div;
			clk_div_cnt<=0;
		end else begin
			clk_div_cnt<=clk_div_cnt+1;
		end
	end else begin
		if(clk_div_cnt==DIVCOUNT[31:1]-1 & clk_div==1)begin
			clk_div<=0;
			clk_div_cnt<=0;
		end else if(clk_div_cnt==DIVCOUNT[31:1])begin
			clk_div<=1;
			clk_div_cnt<=0;
		end else begin
			clk_div_cnt<=clk_div_cnt+1;
		end
	end
end

endmodule
