<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>🙌🏿 🎯 🙍🏼 نماذج أسيك على FPGA 🦁 👨‍🍳 🌠</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="تطوير الرقائق معقد ومكلف ويستغرق وقتًا طويلاً. وسعر أي خطأ مرتفع للغاية. بعد صنع الكريستال مع التصحيحات والتحديثات ، لا يمكن إصلاح أي شيء. لذلك ، فإن ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>نماذج أسيك على FPGA</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/387653/"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">تطوير الرقائق معقد ومكلف ويستغرق وقتًا طويلاً. وسعر أي خطأ مرتفع للغاية. بعد صنع الكريستال مع التصحيحات والتحديثات ، لا يمكن إصلاح أي شيء. لذلك ، فإن التحقق من المخططات المصممة في مرحلة التطوير دقيق للغاية. لكل كتلة وظيفية ، تكتب اختبارات الكتلة في جميع أوضاع التشغيل وغير التشغيل. بعد دمج الكتلة في الدائرة العامة ، يتم إجراء اختبارات النظام على كيفية عمل هذه الكتلة كجزء من النظام. تدور جميع الاختبارات باستمرار في اختبار الانحدار. حتى أن هناك علامة غير رسمية على مستوى اختبار أقل أو أقل قبولًا - عندما يكون مقدار رمز الاختبار 10 أضعاف كمية رمز الوحدة التي يتم اختبارها. لكن كل هذه الاختبارات لا تعطي الشعور بأن الدائرة قابلة للحياة ، لأن أي محاكاة هي سلوك الدائرة لمئات المللي ثانية كحد أقصى.ولكن في الحياة ، يجب أن تعمل الدائرة مئات الآلاف من الساعات. بحثت ذات مرة عن فشل عندما فقدت 1 أو 2 بايت لكل 1 غيغابايت من المعلومات المرسلة ولم تجد أي اختبارات وظيفية هذه المشكلة. ولم يظهر هذا الخطأ إلا على النموذج الأولي FPGA للرقاقة المستقبلية. حول هذه النماذج الأولية التي قمنا بها وما يجري في العالم ، سيخبرنا هذا المقال.</font></font><br>
<a name="habracut"></a><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
النموذج الأولي للرقائق المستقبلية على FPGA هو الطريقة الوحيدة لاختبار كيفية عمل الدائرة في مهام العالم الحقيقي في وقت أقل. </font><font style="vertical-align: inherit;">يسمح لك النموذج الأولي بتصحيح البرنامج والحصول على خصائص الأداء الأولية وغير ذلك الكثير. </font><font style="vertical-align: inherit;">لدى FPGA الحديثة كمية كبيرة بما فيه الكفاية من الموارد لهذه المهام. </font><font style="vertical-align: inherit;">على سبيل المثال ، يمكنك بنفسك </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ar&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">تنفيذ كمبيوتر كامل بمعالج Intel 8086</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> على اللوحة الأم مع FPGA مقابل 300 دولار </font><font style="vertical-align: inherit;">.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2004 سنة</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
لسوء الحظ ، لم يتم العثور على أول نموذج أولي في رواسب مجلسنا مع الهياكل العظمية ، لكنه كان وشاحًا صغيرًا يعتمد على Xilinx Spartan3-400 (XC3S400). </font><font style="vertical-align: inherit;">400 يعني عدد الآلاف من مكافئات الصمامات المتاحة للمطور لإنشاء دائرته. </font><font style="vertical-align: inherit;">كان سعر المنديل حوالي 50 دولارًا وسمح له بتطبيق متحكم بسيط 8 بت مع كل الذاكرة وتردد 40 ميجاهرتز. </font><font style="vertical-align: inherit;">يتألف النموذج الأولي من حقيقة أن وحدة التحكم الدقيقة المطورة الموجودة عليه قد تومض LED.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2005 سنة</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
تم تطوير اللوحة الخاصة للنموذج الأولي بالفعل ليس كتجربة ، ولكن كمرحلة ذات مغزى من المشروع. </font><font style="vertical-align: inherit;">تم تطبيق FPGA Xilinx Spartan3-1000 بالفعل. </font><font style="vertical-align: inherit;">أولئك. </font><font style="vertical-align: inherit;">تم توفير مليون صمام لنا بالفعل ، وعمل متحكم التصميم المصمم بأقصى تردد له يبلغ 48 ميجاهرتز. </font><font style="vertical-align: inherit;">وفي هذه اللوحة ، تمكنت من التقاط 2 بايت المفقودة لكل غيغابايت. </font><font style="vertical-align: inherit;">كان سعر المجلس حوالي 200 دولار.</font></font><br>
<br>
<img src="https://habrastorage.org/files/ec6/804/fcc/ec6804fcc0c54152a57eadd6a1d06b1e.jpg"><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2007 سنة</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
بالنسبة إلى وحدة التحكم الدقيقة الجديدة 32 بت ، كان من الواضح أن مليون صمام قد لا تكون كافية. </font><font style="vertical-align: inherit;">لذلك ، تم تطوير لوحة أم جديدة تعتمد على Xilinx Spartan3-5000 ، بفضلها أصبحت 5 ملايين بوابة متاحة. </font><font style="vertical-align: inherit;">كان سعر اللوحة ما يقرب من 500 دولار ، ولفترة طويلة أصبح هذا المجلس هو السعر الرئيسي للنماذج الأولية الجديدة. </font><font style="vertical-align: inherit;">على أساسها ، لم يتم اختبار وحدات التحكم الدقيقة فقط ، ولكن أيضًا العديد من الدوائر الدقيقة المتخصصة المتخصصة. </font><font style="vertical-align: inherit;">كان الميكروكونترولر الذي تم تصميمه في FPGA يعمل بالفعل بتردد مخفض يبلغ 20 ميجاهرتز ، على الرغم من أنه في السليكون كان يعمل بترددات 100 ميجاهرتز وحتى 150 ميجاهرتز. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
النموذج الأولي لميكروكونترولر 32 بت: </font></font><br>
<br>
<img src="https://habrastorage.org/files/642/c09/807/642c09807878421a99301e2e8a866d3a.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
النموذج الأولي لبطاقة الفيديو (للأسف لم يتم إطلاق المشروع ، ولكن RTL النهائي ينتظر في الأجنحة): </font></font><br>
<br>
<img src="https://habrastorage.org/files/fcf/357/7a3/fcf3577a3a7143aba08873ae1a32f2a1.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
النموذج الأولي لمحول إيثرنت رباعي الاتجاهات مع أجهزة إرسال واستقبال مدمجة:</font></font><br>
<br>
<img src="https://habrastorage.org/files/bf8/5bb/5c4/bf85bb5c4da4423b994d960b1f702ac7.jpg"><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2010 سنة</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
عند تطوير متحكم مزدوج النواة (32 بت RISC + 16 بت DSP الأساسية) ، وصلنا أخيرًا إلى المستوى عندما كان 5 ملايين غير كافٍ بالفعل. </font><font style="vertical-align: inherit;">لكن تطبيق FPGA لتكوينات مقطوعة مختلفة للدوائر الصغيرة المستقبلية جعلت من الممكن اختبار تشغيلها. </font><font style="vertical-align: inherit;">على سبيل المثال ، باعوا نواتين (RISC + DSP) مع مجموعة مبتورة من الأجهزة الطرفية أو قلب واحد (RISC) ، ولكن المحيط بأكمله.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">سنة 2012</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
يتطلب المشروع الجديد لوحة جديدة ، لأن المقدار المطلوب من الذاكرة الداخلية لنواة DSP الجديدة 32 بت تجاوز بالفعل السعة المتاحة في أكبر Spartan FPGA. اضطررت إلى التحول إلى FPGAs الأكثر تكلفة وتعقيدًا. كان وقت المشروع محدودًا ، وقرر إيجاد حل جاهز. وقع الاختيار على متن الطائرة من INREVIUM مع الأكبر في ذلك الوقت FPGA Xilinx Virtex-6 XC6VLX760. </font></font><br>
<br>
<img src="https://habrastorage.org/files/323/abb/947/323abb947fab425bbab499bb8bc8dd5f.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
وعلى الرغم من زيادة عدد البوابات المكافئة إلى 8 ملايين فقط ، إلا أن حجم ذاكرة الكتلة المدمجة زاد من 2 ميجابت إلى 25 ميجابت.</font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
من المرجح أيضًا أن الخيار حدد أن تكلفة الرسم تم الاحتفاظ بها على موقع مكتب التمثيل الألماني في ذاكرة التخزين المؤقت لـ Google ، وعلمنا أنها ستكلف 18 ألف دولار قبل التوقيع على أي اتفاقية عدم الإفشاء. </font><font style="vertical-align: inherit;">وبتكلفة شريحة FPGA واحدة فقط بقيمة 15 ألف دولار ، أدى ذلك إلى إزالة أي أسئلة حول تطوير المنتدى الخاص بك. </font><font style="vertical-align: inherit;">عادة ما تكلف اللوحات التسلسلية لمثل هذه FPGAs الكبيرة مثل تكلفة FPGA نفسها أو أكثر تكلفة قليلاً. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
جلب شراء اللوحة أيضًا الكثير من المعرفة المثيرة للاهتمام ، على سبيل المثال ، كان موزعنا المحلي مقتنعًا بأن هذه اللوحة تكلف 40 ألف دولار بما في ذلك الشحن ، وبشكل عام فإنها تخاطر كثيرًا بالدفع المسبق بنسبة 100 ٪ من جانبنا. </font><font style="vertical-align: inherit;">في النهاية ، تم شراء 3 من هذه اللوحات بدون وسطاء ، والآن يتم استخدامها لوضع نماذج معالجات DSP الخاصة بنا.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">عام 2013</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
بالنسبة إلى وحدة التحكم الدقيقة الجديدة المتخصصة 32 بت ، فقد تقرر أن تحاول إنشاء لوحك الخاص. أولاً ، يجب على مطوري الوحدات على FPGA أن يتطوروا ولا يخافوا من استخدام الدوائر المصغرة الأكثر تكلفة من سياراتهم الشخصية ، وثانيًا ، كان لدى أحد الموزعين العديد من Virtex-6 XC6VLX550T في المخزون وقدم لهم بخصم كبير. إن FPGA LX550T أصغر بخطوة من LX760 (حوالي 30٪ أقل من الصمامات) ، لكن السعر النهائي للوحات ، مع الأخذ في الاعتبار التطوير ، كان حوالي 8 آلاف دولار فقط. تم تجميع 6 ألواح. لم نخطط لتوزيعها على العملاء ، ولكن تم تنظيمها لوصول المطورين إليها عبر الإنترنت. نفذ المجلس العديد من الحلول المثيرة للاهتمام. على سبيل المثال ، تم تحميل ملفات البرامج الثابتة على اللوحة كما في جهاز MassStorage في بطاقة SD خاصة ، ثم تم تحميلها منها في FPGA.في المجموع ، يمكن أن تحتوي البطاقة على ما يصل إلى 10 برامج ثابتة مختلفة ، ومن خلال برنامج إدارة خاص ، يمكنك اختيار البرنامج الذي تستخدمه في الوقت الحالي. كما نفذت وسائل حماية مختلفة "من الأحمق" ، حتى لا تحرق شريحة باهظة الثمن عن طريق الخطأ. يتيح لك كل هذا العمل مع هذه اللوحات عن بُعد وآمن وثقة بها حتى للطلاب. يعمل MK المصمم في FPGA بتردد 40 ميجاهرتز.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
اللوحة نفسها (نموذج أولي متحكم 32 بت متخصص ثنائي النواة): </font></font><br>
<br>
<img src="https://habrastorage.org/files/33d/6cd/16e/33d6cd16eb24477e99fb44003f420d68.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
نموذج </font><font style="vertical-align: inherit;">أولي </font><font style="vertical-align: inherit;">لشريحة متخصصة لمستشعرات التحويل من زاوية إلى رمز: </font></font><br>
<br>
<img src="https://habrastorage.org/files/9aa/42a/293/9aa42a293255487c9e2e1f862720a81d.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
لسوء الحظ ، تحتوي هذه اللوحة على العديد من العوائق: تم تحديد موصلات سيئة لتوصيل وحدات إضافية ، ولكن نصف المشكلة ، نسينا إصلاحها فتحات بالقرب من الموصلات ، ويتم الاحتفاظ بالوحدات في الواقع فقط في الموصلات. </font><font style="vertical-align: inherit;">من أجل الوصول إلى بعض عناصر التحكم على اللوحة الرئيسية ، عليك معرفة وحدات التوسع.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">الخبرة المحلية</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ولكن ماذا عن مطوري الرقائق المخصصة الأخرى؟ </font><font style="vertical-align: inherit;">على سبيل المثال ، استخدم MCST ، عند وضع نموذج أولي لـ VLSI 1891VM6Ya (R-1000 ، معالج رباعي النواة مع بنية 64 بت SPARC v.9) ، لوحة متخصصة مع 10 Altera Stratix II FPGAs (4 x EP2S180 + 5 x EP2S130 + 1 x EP2S90). </font><font style="vertical-align: inherit;">يمكن تقدير إجمالي حجم البوابات المنطقية للنظام بـ 20 مليونًا ، </font></font><br>
<br>
<img src="https://habrastorage.org/files/082/b1f/1e8/082b1f1e821b4331b449ff3ef27e0f92.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
والآن تبلغ تكلفة شريحة EP2S180 حوالي 8 آلاف دولار. </font><font style="vertical-align: inherit;">لذا فإن تكلفة رقائق FPGA فقط في النموذج الأولي تتجاوز 50 ألف دولار. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
للحصول على نموذج أولي لمعالج Elbrus-4C + ، كانت هناك حاجة بالفعل إلى 21 Altera Stratix IV EP4SE820 ودوائر دقيقة يبلغ إجمالي حجمها 100 مليون صمام (على الرغم من أن MCST نفسها تستشهد برقم 750 مليون) وتكلف حوالي 200 ألف دولار. </font><font style="vertical-align: inherit;">في نفس الوقت ، تردد عمل النموذج الأولي هو 9 ميجاهرتز.</font></font><br>
<br>
<h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">الخبرة الخارجية</font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
يتم الآن تقديم حلول متخصصة للنماذج الأولية FPGA من قبل الشركات المتخصصة في تطوير أدوات CAD للإلكترونيات الدقيقة ، على الرغم من أنه يمكن العثور على وحدات مناسبة للنماذج الأولية في شركات أخرى. تمتلك Intel و IBM نماذج أولية FPGA ، ولكن لا يتم الإعلان عن خصائصها ، ولا تعرفهما دائرة واسعة إلا عندما يكون النموذج الأولي قديمًا بالفعل. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
يقدم Cadence منصة النماذج الأولية السريعة الخاصة المبنية على Altera Stratix-4 EP4SE820 FPGA. في الحد الأدنى من التكوين ، تتكون المنصة من اثنين (بحجم إجمالي يبلغ 10 مليون صمام) ، وبحد أقصى ستة FPGAs (بحجم يصل إلى 30 مليون صمام). سعر شريحة واحدة EP4SE820 اليوم هو $ 10K.</font></font><br>
<br>
<img src="https://habrastorage.org/files/ea5/08f/307/ea508f307b224d1980a357e681d1046f.JPG"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
النظام الجديد من Cadence يسمى Protium ويستند إلى Xilinx Virtex-7 XC7V2000T ويسمح لك بالتنفيذ من 25 مليون في اثنين من FPGA إلى 100 مليون صمام في ثمانية. تبلغ تكلفة شريحة XC7V2000T الآن حوالي 20 ألف دولار. أولئك. سيكلف Protium المجهز بالكامل 160 ألف دولار على الأقل. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
بالإضافة إلى أدوات التطوير ، تقدم Aldec أيضًا منصة لنماذج FPGA الأولية لـ HES-7. </font></font><br>
<br>
<img src="https://habrastorage.org/files/7e4/41f/b92/7e441fb923214c1e9f7e32fb8d7f13c9.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
يوجد ما يصل إلى ستة Xilinx Virtex-7 XC7V2000T أو UltraSacle XCVU440 على لوحة واحدة. في حالة تنفيذ الوحدة بناءً على FPGA UltraSacle XCVU440 ، يصل إجمالي عدد البوابات إلى 158 مليونًا. وباستخدام لوحة إضافية ، يمكنك تجميع 24 شريحة FPGA في وحدة واحدة والحصول على 633 مليون بوابة. تبلغ تكلفة شريحة XCVU440 الآن 49 ألف دولار. ويتجاوز الحد الأقصى للتكلفة الإجمالية لجميع FPGAs 1M $.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ولدى سينوبسيس على الأرجح أكبر خبرة في تطوير منصات لنماذج FPGA الأولية. استندت نماذجهم المبكرة على FPGA Virtex-6 (HAPS-60) ، ثم Virtex-7 (HAPS-70). أحدث تطوير لها ، HAPS-80 ، في وحدة واحدة يحتوي على واحد إلى أربعة Xilinx UltraScale XCVU440 FPGAs. </font></font><br>
<br>
<img src="https://habrastorage.org/files/4bd/b8c/e46/4bdb8ce46c364b92b9795cf71b8e2c9a.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
يمكن دمج الوحدات الجاهزة في رف واحد. وفي هذه الحالة ، يبلغ الحجم الإجمالي القياسي 1.6 مليار صمام. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
عند استخدام FPGA واحد ، يصل الحد الأقصى للتردد إلى 300 ميجاهرتز ، عند استخدام الأجهزة المجاورة في وحدة واحدة إلى 100 ميجاهرتز ، عند استخدام عدة وحدات ، يتم تقليل التردد إلى 30 ميجاهرتز. </font></font><br>
<br>
<img src="https://habrastorage.org/files/13f/327/594/13f32759472346b696b26957cc148e81.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
وبالتالي ، مع وجود 3.5 مليون دولار تقريبًا لشراء FPGAs ، يمكنك تجميع منصة مناسبة للنماذج الأولية Intel Xeon E7. حسنًا ، أو انتظر 20 عامًا ، عندما ينخفض ​​سعر FPGA لهذا الحجم إلى بضع مئات من الدولارات.</font></font></div>
      
    </div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/ar387653/">https://habr.com/ru/post/ar387653/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../ar387643/index.html">كيف تعلم متعدد اللغات لغة جديدة؟</a></li>
<li><a href="../ar387645/index.html">أين يبدأ بدء تشغيل الأجهزة: الفريق والنموذج الأولي</a></li>
<li><a href="../ar387647/index.html">كانت السماء تمطر في ديسمبر في موسكو ، أو حان الوقت لتذكر قارب r / y FeiLun FT007</a></li>
<li><a href="../ar387649/index.html">نظرة عامة على بطاقة الألعاب Inno3D iChill GeForce GTX 960 Ultra (C960-2SDN-E5CNX)</a></li>
<li><a href="../ar387651/index.html">المنزل الذكي: التنمية والاتجاهات</a></li>
<li><a href="../ar387655/index.html">أنشأت Minecraft هاتفًا ذكيًا يعمل مع برج خلوي</a></li>
<li><a href="../ar387657/index.html">دخان مع ترموستات</a></li>
<li><a href="../ar387659/index.html">يعد عالم الوراثة الأمريكي بحل مشكلة الشيخوخة في خمس سنوات</a></li>
<li><a href="../ar387663/index.html">الموسيقى مع علامة الجودة: مراجعة الهاتف الذكي DEXP Ixion M350 Rock</a></li>
<li><a href="../ar387665/index.html">أرسلت New Horizons الصور الأكثر تفصيلاً لسطح بلوتو</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>