Fitter report for top_level_reception_e
Sun Jun 19 21:12:09 2022
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 19 21:12:09 2022       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; top_level_reception_e                       ;
; Top-level Entity Name              ; top_level_reception_e                       ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M16SCU324C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,518 / 15,840 ( 35 % )                     ;
;     Total combinational functions  ; 3,562 / 15,840 ( 22 % )                     ;
;     Dedicated logic registers      ; 4,261 / 15,840 ( 27 % )                     ;
; Total registers                    ; 4261                                        ;
; Total pins                         ; 6 / 246 ( 2 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 562,176 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 90 ( 0 % )                              ;
; Total PLLs                         ; 0 / 1 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M16SCU324C8G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.41        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.8%      ;
;     Processor 3            ;  13.6%      ;
;     Processor 4            ;  13.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7855 ) ; 0.00 % ( 0 / 7855 )        ; 0.00 % ( 0 / 7855 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7855 ) ; 0.00 % ( 0 / 7855 )        ; 0.00 % ( 0 / 7855 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7839 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/syn/mc_reception/output_files/top_level_reception_e.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 5,518 / 15,840 ( 35 % ) ;
;     -- Combinational with no register       ; 1257                    ;
;     -- Register only                        ; 1956                    ;
;     -- Combinational with a register        ; 2305                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2961                    ;
;     -- 3 input functions                    ; 451                     ;
;     -- <=2 input functions                  ; 150                     ;
;     -- Register only                        ; 1956                    ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3465                    ;
;     -- arithmetic mode                      ; 97                      ;
;                                             ;                         ;
; Total registers*                            ; 4,261 / 17,019 ( 25 % ) ;
;     -- Dedicated logic registers            ; 4,261 / 15,840 ( 27 % ) ;
;     -- I/O registers                        ; 0 / 1,179 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 479 / 990 ( 48 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 6 / 246 ( 2 % )         ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )         ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 61 ( 0 % )          ;
; UFM blocks                                  ; 0 / 1 ( 0 % )           ;
; Total block memory bits                     ; 0 / 562,176 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 562,176 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )          ;
; PLLs                                        ; 0 / 1 ( 0 % )           ;
; Global signals                              ; 2                       ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Remote update blocks                        ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 11.3% / 10.4% / 12.7%   ;
; Peak interconnect usage (total/H/V)         ; 45.2% / 41.2% / 51.0%   ;
; Maximum fan-out                             ; 4261                    ;
; Highest non-global fan-out                  ; 542                     ;
; Total fan-out                               ; 27243                   ;
; Average fan-out                             ; 3.11                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5518 / 15840 ( 35 % ) ; 0 / 15840 ( 0 % )              ;
;     -- Combinational with no register       ; 1257                  ; 0                              ;
;     -- Register only                        ; 1956                  ; 0                              ;
;     -- Combinational with a register        ; 2305                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2961                  ; 0                              ;
;     -- 3 input functions                    ; 451                   ; 0                              ;
;     -- <=2 input functions                  ; 150                   ; 0                              ;
;     -- Register only                        ; 1956                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3465                  ; 0                              ;
;     -- arithmetic mode                      ; 97                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 4261                  ; 0                              ;
;     -- Dedicated logic registers            ; 4261 / 15840 ( 27 % ) ; 0 / 15840 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 479 / 990 ( 48 % )    ; 0 / 990 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 6                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )        ; 0 / 90 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 27243                 ; 8                              ;
;     -- Registered Connections               ; 8814                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 3                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk_i     ; K8    ; 2        ; 0            ; 8            ; 14           ; 4261                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rst_i     ; L8    ; 2        ; 0            ; 8            ; 21           ; 655                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; rx_data_i ; B14   ; 7        ; 36           ; 30           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; heart_beat_o ; M1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; morse_led_o  ; C6    ; 8        ; 12           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ram_full_o   ; A5    ; 8        ; 14           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; J7       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; J8       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; H3       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; H4       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; G9       ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G8       ; DIFFIO_RX_T36p, DIFFOUT_T36p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; H8       ; DIFFIO_RX_T36n, DIFFOUT_T36n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 1B       ; 4 / 20 ( 20 % ) ; 2.5V          ; --           ;
; 2        ; 3 / 24 ( 13 % ) ; 2.5V          ; --           ;
; 3        ; 0 / 36 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 28 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 0 / 38 ( 0 % )  ; 2.5V          ; --           ;
; 7        ; 1 / 24 ( 4 % )  ; 2.5V          ; --           ;
; 8        ; 6 / 36 ( 17 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 317        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A3       ; 313        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A4       ; 309        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A5       ; 303        ; 8        ; ram_full_o                                     ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 301        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A7       ; 297        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A8       ; 291        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A9       ; 289        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A10      ; 287        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A11      ; 285        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A12      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A13      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A14      ; 259        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A15      ; 257        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A16      ; 255        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; A17      ; 253        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A18      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 319        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B3       ; 315        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B4       ; 311        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B5       ; 306        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B7       ; 299        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; B8       ; 294        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B9       ; 292        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B10      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B11      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B12      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B13      ; 263        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B14      ; 261        ; 7        ; rx_data_i                                      ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B16      ; 239        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B17      ; 237        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B18      ; 231        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C3       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; C4       ; 310        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C5       ; 308        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C6       ; 304        ; 8        ; morse_led_o                                    ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 307        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C8       ; 305        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C9       ; 295        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C10      ; 293        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C11      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C12      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C13      ; 262        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C14      ; 260        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C15      ; 258        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C16      ; 256        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C17      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C18      ; 229        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D4       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 318        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D6       ; 316        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D7       ; 298        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D8       ; 296        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D9       ; 286        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D10      ; 284        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; D12      ; 252        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D13      ; 254        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D14      ; 238        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D15      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 226        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D17      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 225        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E6       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E7       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; E8       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; E10      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E11      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; E12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E14      ; 236        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E15      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E16      ; 224        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E17      ; 227        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 219        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F5       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F7       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; F10      ; 288        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; F11      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; F12      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F14      ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F15      ; 220        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 223        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F18      ; 217        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G2       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G3       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G4       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G5       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G6       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 16         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G8       ; 312        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 300        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 290        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; G11      ; 228        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 230        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G13      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G15      ; 222        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 221        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G17      ; 203        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 202        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 19         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 17         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; H4       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; H6       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 314        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; H9       ; 302        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; H10      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H11      ; 216        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H12      ; 218        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H13      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H15      ; 210        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H16      ; 211        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 201        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 200        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 27         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 25         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 23         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; J6       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; J8       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; J9       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J11      ; 204        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 206        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J13      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; J14      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; J15      ; 208        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 209        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J17      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J18      ; 199        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; K7       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 44         ; 2        ; clk_i                                          ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; K10      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K11      ; 194        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 192        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; K15      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 198        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 197        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L4       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L5       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L7       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 46         ; 2        ; rst_i                                          ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; L10      ; 134        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L11      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L12      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L13      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L14      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L15      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 196        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L18      ; 195        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 41         ; 2        ; heart_beat_o                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M5       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; M7       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M9       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M10      ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M11      ; 170        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M12      ; 168        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M15      ; 174        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 175        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 193        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N2       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N3       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N6       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; N7       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N8       ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N11      ; 130        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N12      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N13      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; N14      ; 156        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 172        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 173        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N18      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P6       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; P8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; P10      ; 128        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; P12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; P14      ; 158        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 177        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; P18      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; R2       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R5       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R6       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R7       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; R8       ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R9       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R10      ; 136        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R11      ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R12      ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R13      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R14      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; R16      ; 159        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; T5       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; T6       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; T7       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; T8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; T9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; T10      ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; T11      ; 133        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; T12      ; 135        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; T13      ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; T14      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; T15      ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; T16      ; 157        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 171        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; U4       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; U5       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; U6       ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; U7       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; U8       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; U9       ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; U11      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; U12      ; 129        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; U13      ; 131        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; U14      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; U15      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; U16      ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; U17      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; U18      ; 169        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; V2       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V3       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V4       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V5       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V6       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V7       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V8       ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V9       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V10      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V11      ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V12      ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V13      ; 137        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V14      ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V15      ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V16      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V17      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; V18      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; morse_led_o  ; Incomplete set of assignments ;
; ram_full_o   ; Incomplete set of assignments ;
; heart_beat_o ; Incomplete set of assignments ;
; clk_i        ; Incomplete set of assignments ;
; rst_i        ; Incomplete set of assignments ;
; rx_data_i    ; Incomplete set of assignments ;
; morse_led_o  ; Missing location assignment   ;
; ram_full_o   ; Missing location assignment   ;
; heart_beat_o ; Missing location assignment   ;
; clk_i        ; Missing location assignment   ;
; rst_i        ; Missing location assignment   ;
; rx_data_i    ; Missing location assignment   ;
+--------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                     ; Entity Name           ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------+-----------------------+--------------+
; |top_level_reception_e                ; 5518 (1)    ; 4261 (0)                  ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 6    ; 0            ; 1257 (1)     ; 1956 (0)          ; 2305 (0)         ; 0          ; |top_level_reception_e                                  ; top_level_reception_e ; work         ;
;    |clock_divider_e:clock_divider_ut| ; 106 (106)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 65 (65)          ; 0          ; |top_level_reception_e|clock_divider_e:clock_divider_ut ; clock_divider_e       ; work         ;
;    |fifo_e:fifo_ut|                   ; 5291 (5291) ; 4125 (4125)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1165 (1165)  ; 1956 (1956)       ; 2170 (2170)      ; 0          ; |top_level_reception_e|fifo_e:fifo_ut                   ; fifo_e                ; work         ;
;    |morse_encoder_e:morse_encoder_ut| ; 66 (66)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 43 (43)          ; 0          ; |top_level_reception_e|morse_encoder_e:morse_encoder_ut ; morse_encoder_e       ; work         ;
;    |uart_receiver_e:uart_receiver_ut| ; 55 (55)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 28 (28)          ; 0          ; |top_level_reception_e|uart_receiver_e:uart_receiver_ut ; uart_receiver_e       ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; morse_led_o  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_full_o   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; heart_beat_o ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_i        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_i        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; rx_data_i    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                           ;
+------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------+-------------------+---------+
; clk_i                                                      ;                   ;         ;
; rst_i                                                      ;                   ;         ;
;      - fifo_e:fifo_ut|FIFO_COUNT_s[0]                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_COUNT_s[1]                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_COUNT_s[2]                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_COUNT_s[3]                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_COUNT_s[4]                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_COUNT_s[5]                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_COUNT_s[6]                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_COUNT_s[7]                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_COUNT_s[8]                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_COUNT_s[9]                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_COUNT_s[10]                     ; 0                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|rx_dv_s            ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_COUNT_s[10]~31                  ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s~0                        ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[426][3]~1                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|RD_INDEX_s[8]~21                     ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|RD_INDEX_s[8]~22                     ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[410][5]~2                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[394][3]~3                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[442][6]~4                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[346][0]~5                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[362][2]~6                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[330][7]~7                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[378][7]~8                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[298][1]~9                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[282][6]~10               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[266][6]~11               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[314][1]~12               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[474][1]~13               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[490][1]~14               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[458][3]~15               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[506][2]~16               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[342][1]~17               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[358][4]~18               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[326][2]~19               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[374][1]~20               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[422][4]~21               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[406][6]~22               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[390][3]~23               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[438][0]~24               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[294][2]~25               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[278][6]~26               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[262][6]~27               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[310][4]~28               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[470][3]~29               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[486][4]~30               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[454][1]~31               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[502][5]~32               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[418][6]~33               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[402][4]~34               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[386][7]~35               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[434][1]~36               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[338][2]~37               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[354][2]~38               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[322][1]~39               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[370][1]~40               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[290][1]~41               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[274][2]~42               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[258][7]~43               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[306][7]~44               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[466][5]~45               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[482][4]~46               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[450][4]~47               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[498][6]~48               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[366][0]~49               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[430][4]~50               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[302][0]~51               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[494][1]~52               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[414][2]~53               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[350][7]~54               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[286][2]~55               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[478][6]~56               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[334][0]~57               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[398][1]~58               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[270][3]~59               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[462][7]~60               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[446][6]~61               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[382][3]~62               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[318][6]~63               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[510][4]~64               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[421][4]~65               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[357][0]~66               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[293][1]~67               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[485][5]~68               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[361][4]~69               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[425][4]~70               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[297][1]~71               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[489][6]~72               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[353][2]~73               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[417][1]~74               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[289][1]~75               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[481][6]~76               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[429][4]~77               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[365][3]~78               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[301][1]~79               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[493][7]~80               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[345][2]~81               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[409][5]~82               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[281][2]~83               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[473][6]~84               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[405][1]~85               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[341][1]~86               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[277][5]~87               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[469][0]~88               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[337][7]~89               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[401][4]~90               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[273][5]~91               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[465][5]~92               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[413][2]~93               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[349][4]~94               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[285][2]~95               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[477][1]~96               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[389][3]~97               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[325][2]~98               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[261][6]~99               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[453][1]~100              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[329][2]~101              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[393][3]~102              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[265][6]~103              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[457][0]~104              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[321][3]~105              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[385][7]~106              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[257][6]~107              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[449][3]~108              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[397][0]~109              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[333][1]~110              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[269][3]~111              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[461][3]~112              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[373][0]~113              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[377][7]~114              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[369][6]~115              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[381][3]~116              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[441][3]~117              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[437][7]~118              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[433][6]~119              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[445][6]~120              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[313][1]~121              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[309][3]~122              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[305][1]~123              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[317][3]~124              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[501][2]~125              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[505][0]~126              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[497][3]~127              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[509][4]~128              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[404][1]~129              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[340][1]~130              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[276][5]~131              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[468][0]~132              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[356][4]~133              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[420][3]~134              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[292][1]~135              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[484][4]~136              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[324][1]~137              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[388][3]~138              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[260][5]~139              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[452][1]~140              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[436][5]~141              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[372][0]~142              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[308][0]~143              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[500][2]~144              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[360][7]~145              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[424][4]~146              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[296][1]~147              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[488][5]~148              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[408][7]~149              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[344][1]~150              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[280][3]~151              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[472][3]~152              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[328][5]~153              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[392][4]~154              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[264][6]~155              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[456][0]~156              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[440][1]~157              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[376][6]~158              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[312][1]~159              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[504][2]~160              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[352][7]~161              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[416][7]~162              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[288][1]~163              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[480][5]~164              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[400][5]~165              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[336][7]~166              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[272][5]~167              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[464][6]~168              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[320][1]~169              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[384][6]~170              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[256][7]~171              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[448][5]~172              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[432][5]~173              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[368][3]~174              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[304][3]~175              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[496][3]~176              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[412][7]~177              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[348][2]~178              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[284][0]~179              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[476][1]~180              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[364][5]~181              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[428][3]~182              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[300][1]~183              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[492][6]~184              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[332][5]~185              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[396][3]~186              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[268][7]~187              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[460][5]~188              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[444][7]~189              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[380][7]~190              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[316][5]~191              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[508][4]~192              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[411][1]~193              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[407][5]~194              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[403][1]~195              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[415][7]~196              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[343][1]~197              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[347][0]~198              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[339][1]~199              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[351][7]~200              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[283][0]~201              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[279][3]~202              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[275][5]~203              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[287][1]~204              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[471][0]~205              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[475][6]~206              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[467][3]~207              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[479][2]~208              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[363][6]~209              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[427][7]~210              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[299][1]~211              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[491][5]~212              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[423][4]~213              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[359][6]~214              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[295][1]~215              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[487][4]~216              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[355][3]~217              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[419][2]~218              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[291][1]~219              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[483][4]~220              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[431][5]~221              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[367][4]~222              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[303][1]~223              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[495][3]~224              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[327][6]~225              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[331][0]~226              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[323][3]~227              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[335][2]~228              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[395][1]~229              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[391][7]~230              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[387][1]~231              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[399][2]~232              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[267][4]~233              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[263][3]~234              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[259][3]~235              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[271][5]~236              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[455][3]~237              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[459][5]~238              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[451][3]~239              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[463][3]~240              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[379][7]~241              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[375][1]~242              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[371][6]~243              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[383][7]~244              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[439][1]~245              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[443][2]~246              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[435][6]~247              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[447][7]~248              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[311][1]~249              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[315][1]~250              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[307][2]~251              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[319][2]~252              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[507][4]~253              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[503][5]~254              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[499][2]~255              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[511][4]~256              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[154][2]~257              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[153][7]~258              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[152][7]~259              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[155][6]~260              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[169][2]~261              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[170][6]~262              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[168][3]~263              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[171][4]~264              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[137][1]~265              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[138][1]~266              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[136][1]~267              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[139][2]~268              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[186][5]~269              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[185][0]~270              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[184][7]~271              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[187][6]~272              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[150][7]~273              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[166][4]~274              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[134][3]~275              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[182][1]~276              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[165][0]~277              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[149][1]~278              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[133][1]~279              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[181][2]~280              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[148][7]~281              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[164][0]~282              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[132][3]~283              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[180][7]~284              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[167][4]~285              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[151][7]~286              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[135][3]~287              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[183][3]~288              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[161][1]~289              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[145][4]~290              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[129][4]~291              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[177][5]~292              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[146][7]~293              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[162][2]~294              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[130][4]~295              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[178][5]~296              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[144][3]~297              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[160][1]~298              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[128][3]~299              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[176][7]~300              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[163][2]~301              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[147][1]~302              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[131][6]~303              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[179][7]~304              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[157][6]~305              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[173][3]~306              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[141][2]~307              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[189][3]~308              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[174][2]~309              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[158][6]~310              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[142][4]~311              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[190][6]~312              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[172][3]~313              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[156][6]~314              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[140][5]~315              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[188][5]~316              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[159][6]~317              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[175][5]~318              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[143][5]~319              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[191][1]~320              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[102][7]~321              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[86][2]~322               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[70][2]~323               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[118][2]~324              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[90][3]~325               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[106][6]~326              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[74][2]~327               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[122][1]~328              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[82][4]~329               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[98][0]~330               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[66][1]~331               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[114][7]~332              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[110][5]~333              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[94][4]~334               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[78][6]~335               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[126][3]~336              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[89][7]~337               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[105][6]~338              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[73][1]~339               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[121][4]~340              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[101][4]~341              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[85][5]~342               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[69][1]~343               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[117][2]~344              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[81][1]~345               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[97][4]~346               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[65][7]~347               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[113][6]~348              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[109][3]~349              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[93][7]~350               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[77][5]~351               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[125][2]~352              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[100][7]~353              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[84][3]~354               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[68][1]~355               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[116][6]~356              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[88][3]~357               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[104][7]~358              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[72][2]~359               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[120][0]~360              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[80][7]~361               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[96][1]~362               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[64][2]~363               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[112][6]~364              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[108][3]~365              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[92][7]~366               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[76][0]~367               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[124][6]~368              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[91][3]~369               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[107][6]~370              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[75][2]~371               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[123][1]~372              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[103][7]~373              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[87][4]~374               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[71][3]~375               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[119][7]~376              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[83][5]~377               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[99][2]~378               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[67][1]~379               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[115][1]~380              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[111][1]~381              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[95][3]~382               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[79][2]~383               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[127][6]~384              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[42][3]~385               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[41][7]~386               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[40][5]~387               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[43][7]~388               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[37][6]~389               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[38][3]~390               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[36][2]~391               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[39][2]~392               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[34][6]~393               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[33][3]~394               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[32][3]~395               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[35][2]~396               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[45][4]~397               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[46][4]~398               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[44][7]~399               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[47][7]~400               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[21][7]~401               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[25][2]~402               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[17][2]~403               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[29][3]~404               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[26][3]~405               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[22][1]~406               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[18][2]~407               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[30][6]~408               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[24][2]~409               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[20][7]~410               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[16][2]~411               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[28][2]~412               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[23][7]~413               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[27][6]~414               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[19][6]~415               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[31][3]~416               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[6][2]~417                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[5][7]~418                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[4][7]~419                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[7][2]~420                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[9][3]~421                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[10][7]~422               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[8][7]~423                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[11][1]~424               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[1][3]~425                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[2][0]~426                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[0][3]~427                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[3][0]~428                ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[14][5]~429               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[13][3]~430               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[12][4]~431               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[15][2]~432               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[54][2]~433               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[58][4]~434               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[50][1]~435               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[62][4]~436               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[57][1]~437               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[53][1]~438               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[49][4]~439               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[61][1]~440               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[52][4]~441               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[56][7]~442               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[48][1]~443               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[60][7]~444               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[59][4]~445               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[55][3]~446               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[51][4]~447               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[63][3]~448               ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[214][6]~449              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[213][1]~450              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[212][3]~451              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[215][6]~452              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[217][7]~453              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[218][1]~454              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[216][7]~455              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[219][1]~456              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[209][2]~457              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[210][1]~458              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[208][6]~459              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[211][5]~460              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[222][4]~461              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[221][4]~462              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[220][4]~463              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[223][3]~464              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[229][1]~465              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[233][6]~466              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[225][3]~467              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[237][2]~468              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[234][1]~469              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[230][1]~470              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[226][3]~471              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[238][2]~472              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[232][6]~473              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[228][5]~474              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[224][5]~475              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[236][2]~476              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[231][2]~477              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[235][2]~478              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[227][5]~479              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[239][0]~480              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[198][1]~481              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[202][6]~482              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[194][1]~483              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[206][7]~484              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[201][5]~485              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[197][7]~486              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[193][1]~487              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[205][3]~488              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[196][1]~489              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[200][5]~490              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[192][1]~491              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[204][7]~492              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[203][2]~493              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[199][2]~494              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[195][1]~495              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[207][2]~496              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[250][7]~497              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[249][0]~498              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[248][4]~499              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[251][7]~500              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[245][5]~501              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[246][6]~502              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[244][5]~503              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[247][4]~504              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[242][3]~505              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[241][2]~506              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[240][1]~507              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[243][5]~508              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[253][3]~509              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[254][1]~510              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[252][5]~511              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s[255][1]~512              ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s~513                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s~514                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s~515                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s~516                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s~517                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s~518                      ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|FIFO_DATA_s~519                      ; 0                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|clk_count_s[10]~35 ; 0                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|bit_index_s[2]     ; 0                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|bit_index_s[1]     ; 0                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|bit_index_s[0]     ; 0                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|Decoder0~0         ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|WR_INDEX_s[6]~17                     ; 0                 ; 6       ;
;      - fifo_e:fifo_ut|WR_INDEX_s[6]~18                     ; 0                 ; 6       ;
; rx_data_i                                                  ;                   ;         ;
;      - uart_receiver_e:uart_receiver_ut|clk_count_s[10]~35 ; 1                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|Selector16~0       ; 1                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|Selector17~0       ; 1                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|rx_byte_s[7]~0     ; 1                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|rx_byte_s[6]~1     ; 1                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|rx_byte_s[5]~2     ; 1                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|rx_byte_s[4]~3     ; 1                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|rx_byte_s[3]~4     ; 1                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|rx_byte_s[2]~5     ; 1                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|rx_byte_s[1]~6     ; 1                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|rx_byte_s[0]~7     ; 1                 ; 6       ;
;      - uart_receiver_e:uart_receiver_ut|Selector15~0       ; 1                 ; 6       ;
+------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                               ;
+-----------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clk_i                                               ; PIN_K8             ; 4261    ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clock_divider_e:clock_divider_ut|c_2Hz_co_s         ; FF_X12_Y10_N15     ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clock_divider_e:clock_divider_ut|c_4Hz_co_s         ; FF_X13_Y10_N1      ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_COUNT_s[10]~31                  ; LCCOMB_X15_Y13_N24 ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[0][3]~427                ; LCCOMB_X34_Y17_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[100][7]~353              ; LCCOMB_X43_Y11_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[101][4]~341              ; LCCOMB_X39_Y12_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[102][7]~321              ; LCCOMB_X43_Y11_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[103][7]~373              ; LCCOMB_X41_Y10_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[104][7]~358              ; LCCOMB_X28_Y21_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[105][6]~338              ; LCCOMB_X32_Y21_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[106][6]~326              ; LCCOMB_X34_Y16_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[107][6]~370              ; LCCOMB_X30_Y16_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[108][3]~365              ; LCCOMB_X34_Y15_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[109][3]~349              ; LCCOMB_X46_Y15_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[10][7]~422               ; LCCOMB_X29_Y22_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[110][5]~333              ; LCCOMB_X38_Y11_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[111][1]~381              ; LCCOMB_X46_Y17_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[112][6]~364              ; LCCOMB_X37_Y12_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[113][6]~348              ; LCCOMB_X36_Y14_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[114][7]~332              ; LCCOMB_X36_Y12_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[115][1]~380              ; LCCOMB_X37_Y13_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[116][6]~356              ; LCCOMB_X39_Y12_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[117][2]~344              ; LCCOMB_X41_Y12_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[118][2]~324              ; LCCOMB_X42_Y11_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[119][7]~376              ; LCCOMB_X37_Y13_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[11][1]~424               ; LCCOMB_X33_Y17_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[120][0]~360              ; LCCOMB_X31_Y14_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[121][4]~340              ; LCCOMB_X31_Y21_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[122][1]~328              ; LCCOMB_X36_Y12_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[123][1]~372              ; LCCOMB_X30_Y16_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[124][6]~368              ; LCCOMB_X39_Y15_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[125][2]~352              ; LCCOMB_X44_Y15_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[126][3]~336              ; LCCOMB_X38_Y13_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[127][6]~384              ; LCCOMB_X46_Y16_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[128][3]~299              ; LCCOMB_X29_Y19_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[129][4]~291              ; LCCOMB_X32_Y19_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[12][4]~431               ; LCCOMB_X39_Y17_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[130][4]~295              ; LCCOMB_X29_Y15_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[131][6]~303              ; LCCOMB_X29_Y15_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[132][3]~283              ; LCCOMB_X38_Y14_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[133][1]~279              ; LCCOMB_X46_Y12_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[134][3]~275              ; LCCOMB_X38_Y14_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[135][3]~287              ; LCCOMB_X38_Y14_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[136][1]~267              ; LCCOMB_X36_Y23_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[137][1]~265              ; LCCOMB_X34_Y23_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[138][1]~266              ; LCCOMB_X36_Y15_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[139][2]~268              ; LCCOMB_X34_Y22_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[13][3]~430               ; LCCOMB_X42_Y22_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[140][5]~315              ; LCCOMB_X36_Y14_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[141][2]~307              ; LCCOMB_X37_Y17_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[142][4]~311              ; LCCOMB_X36_Y15_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[143][5]~319              ; LCCOMB_X41_Y19_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[144][3]~297              ; LCCOMB_X35_Y19_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[145][4]~290              ; LCCOMB_X29_Y18_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[146][7]~293              ; LCCOMB_X32_Y19_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[147][1]~302              ; LCCOMB_X35_Y19_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[148][7]~281              ; LCCOMB_X43_Y14_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[149][1]~278              ; LCCOMB_X43_Y14_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[14][5]~429               ; LCCOMB_X37_Y16_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[150][7]~273              ; LCCOMB_X39_Y14_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[151][7]~286              ; LCCOMB_X42_Y14_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[152][7]~259              ; LCCOMB_X38_Y23_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[153][7]~258              ; LCCOMB_X38_Y23_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[154][2]~257              ; LCCOMB_X38_Y22_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[155][6]~260              ; LCCOMB_X34_Y22_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[156][6]~314              ; LCCOMB_X35_Y17_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[157][6]~305              ; LCCOMB_X38_Y23_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[158][6]~310              ; LCCOMB_X36_Y19_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[159][6]~317              ; LCCOMB_X41_Y19_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[15][2]~432               ; LCCOMB_X43_Y16_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[160][1]~298              ; LCCOMB_X29_Y19_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[161][1]~289              ; LCCOMB_X29_Y18_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[162][2]~294              ; LCCOMB_X28_Y18_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[163][2]~301              ; LCCOMB_X29_Y18_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[164][0]~282              ; LCCOMB_X47_Y14_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[165][0]~277              ; LCCOMB_X47_Y14_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[166][4]~274              ; LCCOMB_X46_Y12_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[167][4]~285              ; LCCOMB_X42_Y18_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[168][3]~263              ; LCCOMB_X38_Y23_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[169][2]~261              ; LCCOMB_X36_Y23_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[16][2]~411               ; LCCOMB_X31_Y18_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[170][6]~262              ; LCCOMB_X35_Y22_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[171][4]~264              ; LCCOMB_X34_Y22_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[172][3]~313              ; LCCOMB_X43_Y18_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[173][3]~306              ; LCCOMB_X44_Y20_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[174][2]~309              ; LCCOMB_X39_Y19_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[175][5]~318              ; LCCOMB_X43_Y18_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[176][7]~300              ; LCCOMB_X33_Y19_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[177][5]~292              ; LCCOMB_X30_Y19_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[178][5]~296              ; LCCOMB_X33_Y19_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[179][7]~304              ; LCCOMB_X33_Y19_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[17][2]~403               ; LCCOMB_X27_Y17_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[180][7]~284              ; LCCOMB_X38_Y17_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[181][2]~280              ; LCCOMB_X44_Y14_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[182][1]~276              ; LCCOMB_X37_Y18_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[183][3]~288              ; LCCOMB_X41_Y15_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[184][7]~271              ; LCCOMB_X38_Y23_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[185][0]~270              ; LCCOMB_X37_Y21_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[186][5]~269              ; LCCOMB_X37_Y22_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[187][6]~272              ; LCCOMB_X34_Y22_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[188][5]~316              ; LCCOMB_X38_Y17_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[189][3]~308              ; LCCOMB_X37_Y16_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[18][2]~407               ; LCCOMB_X35_Y16_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[190][6]~312              ; LCCOMB_X37_Y19_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[191][1]~320              ; LCCOMB_X42_Y18_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[192][1]~491              ; LCCOMB_X38_Y23_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[193][1]~487              ; LCCOMB_X38_Y22_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[194][1]~483              ; LCCOMB_X35_Y17_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[195][1]~495              ; LCCOMB_X34_Y22_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[196][1]~489              ; LCCOMB_X42_Y18_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[197][7]~486              ; LCCOMB_X42_Y24_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[198][1]~481              ; LCCOMB_X46_Y19_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[199][2]~494              ; LCCOMB_X39_Y19_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[19][6]~415               ; LCCOMB_X42_Y15_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[1][3]~425                ; LCCOMB_X34_Y17_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[200][5]~490              ; LCCOMB_X33_Y23_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[201][5]~485              ; LCCOMB_X31_Y14_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[202][6]~482              ; LCCOMB_X29_Y23_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[203][2]~493              ; LCCOMB_X32_Y23_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[204][7]~492              ; LCCOMB_X41_Y19_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[205][3]~488              ; LCCOMB_X41_Y19_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[206][7]~484              ; LCCOMB_X42_Y15_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[207][2]~496              ; LCCOMB_X41_Y19_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[208][6]~459              ; LCCOMB_X38_Y18_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[209][2]~457              ; LCCOMB_X29_Y18_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[20][7]~410               ; LCCOMB_X44_Y10_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[210][1]~458              ; LCCOMB_X28_Y18_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[211][5]~460              ; LCCOMB_X36_Y18_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[212][3]~451              ; LCCOMB_X43_Y18_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[213][1]~450              ; LCCOMB_X42_Y13_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[214][6]~449              ; LCCOMB_X37_Y18_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[215][6]~452              ; LCCOMB_X43_Y18_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[216][7]~455              ; LCCOMB_X38_Y23_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[217][7]~453              ; LCCOMB_X29_Y18_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[218][1]~454              ; LCCOMB_X31_Y24_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[219][1]~456              ; LCCOMB_X34_Y23_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[21][7]~401               ; LCCOMB_X44_Y10_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[220][4]~463              ; LCCOMB_X41_Y18_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[221][4]~462              ; LCCOMB_X41_Y19_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[222][4]~461              ; LCCOMB_X37_Y18_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[223][3]~464              ; LCCOMB_X43_Y18_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[224][5]~475              ; LCCOMB_X38_Y20_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[225][3]~467              ; LCCOMB_X37_Y20_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[226][3]~471              ; LCCOMB_X30_Y13_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[227][5]~479              ; LCCOMB_X36_Y18_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[228][5]~474              ; LCCOMB_X42_Y12_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[229][1]~465              ; LCCOMB_X39_Y12_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[22][1]~406               ; LCCOMB_X42_Y10_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[230][1]~470              ; LCCOMB_X46_Y12_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[231][2]~477              ; LCCOMB_X44_Y12_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[232][6]~473              ; LCCOMB_X38_Y23_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[233][6]~466              ; LCCOMB_X30_Y16_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[234][1]~469              ; LCCOMB_X30_Y22_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[235][2]~478              ; LCCOMB_X35_Y22_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[236][2]~476              ; LCCOMB_X37_Y14_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[237][2]~468              ; LCCOMB_X38_Y23_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[238][2]~472              ; LCCOMB_X30_Y13_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[239][0]~480              ; LCCOMB_X37_Y18_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[23][7]~413               ; LCCOMB_X44_Y13_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[240][1]~507              ; LCCOMB_X32_Y21_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[241][2]~506              ; LCCOMB_X38_Y17_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[242][3]~505              ; LCCOMB_X35_Y17_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[243][5]~508              ; LCCOMB_X34_Y22_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[244][5]~503              ; LCCOMB_X42_Y18_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[245][5]~501              ; LCCOMB_X43_Y22_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[246][6]~502              ; LCCOMB_X46_Y19_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[247][4]~504              ; LCCOMB_X42_Y18_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[248][4]~499              ; LCCOMB_X29_Y20_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[249][0]~498              ; LCCOMB_X29_Y18_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[24][2]~409               ; LCCOMB_X35_Y20_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[250][7]~497              ; LCCOMB_X29_Y23_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[251][7]~500              ; LCCOMB_X34_Y22_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[252][5]~511              ; LCCOMB_X41_Y18_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[253][3]~509              ; LCCOMB_X34_Y22_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[254][1]~510              ; LCCOMB_X41_Y18_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[255][1]~512              ; LCCOMB_X38_Y11_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[256][7]~171              ; LCCOMB_X25_Y16_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[257][6]~107              ; LCCOMB_X17_Y12_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[258][7]~43               ; LCCOMB_X30_Y13_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[259][3]~235              ; LCCOMB_X34_Y11_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[25][2]~402               ; LCCOMB_X34_Y20_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[260][5]~139              ; LCCOMB_X25_Y14_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[261][6]~99               ; LCCOMB_X20_Y12_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[262][6]~27               ; LCCOMB_X30_Y13_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[263][3]~234              ; LCCOMB_X35_Y11_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[264][6]~155              ; LCCOMB_X29_Y16_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[265][6]~103              ; LCCOMB_X16_Y12_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[266][6]~11               ; LCCOMB_X27_Y9_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[267][4]~233              ; LCCOMB_X34_Y8_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[268][7]~187              ; LCCOMB_X26_Y12_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[269][3]~111              ; LCCOMB_X26_Y12_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[26][3]~405               ; LCCOMB_X30_Y21_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[270][3]~59               ; LCCOMB_X28_Y10_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[271][5]~236              ; LCCOMB_X35_Y11_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[272][5]~167              ; LCCOMB_X25_Y15_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[273][5]~91               ; LCCOMB_X20_Y15_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[274][2]~42               ; LCCOMB_X31_Y10_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[275][5]~203              ; LCCOMB_X36_Y11_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[276][5]~131              ; LCCOMB_X26_Y17_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[277][5]~87               ; LCCOMB_X19_Y13_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[278][6]~26               ; LCCOMB_X26_Y11_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[279][3]~202              ; LCCOMB_X35_Y11_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[27][6]~414               ; LCCOMB_X36_Y18_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[280][3]~151              ; LCCOMB_X27_Y16_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[281][2]~83               ; LCCOMB_X21_Y14_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[282][6]~10               ; LCCOMB_X31_Y11_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[283][0]~201              ; LCCOMB_X37_Y11_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[284][0]~179              ; LCCOMB_X28_Y15_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[285][2]~95               ; LCCOMB_X21_Y13_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[286][2]~55               ; LCCOMB_X29_Y11_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[287][1]~204              ; LCCOMB_X32_Y7_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[288][1]~163              ; LCCOMB_X29_Y13_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[289][1]~75               ; LCCOMB_X21_Y5_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[28][2]~412               ; LCCOMB_X35_Y20_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[290][1]~41               ; LCCOMB_X31_Y4_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[291][1]~219              ; LCCOMB_X33_Y6_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[292][1]~135              ; LCCOMB_X32_Y4_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[293][1]~67               ; LCCOMB_X34_Y7_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[294][2]~25               ; LCCOMB_X30_Y6_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[295][1]~215              ; LCCOMB_X33_Y6_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[296][1]~147              ; LCCOMB_X27_Y7_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[297][1]~71               ; LCCOMB_X17_Y15_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[298][1]~9                ; LCCOMB_X37_Y14_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[299][1]~211              ; LCCOMB_X32_Y9_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[29][3]~404               ; LCCOMB_X41_Y22_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[2][0]~426                ; LCCOMB_X38_Y14_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[300][1]~183              ; LCCOMB_X28_Y5_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[301][1]~79               ; LCCOMB_X28_Y7_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[302][0]~51               ; LCCOMB_X31_Y6_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[303][1]~223              ; LCCOMB_X34_Y7_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[304][3]~175              ; LCCOMB_X29_Y7_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[305][1]~123              ; LCCOMB_X24_Y13_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[306][7]~44               ; LCCOMB_X31_Y6_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[307][2]~251              ; LCCOMB_X34_Y8_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[308][0]~143              ; LCCOMB_X28_Y4_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[309][3]~122              ; LCCOMB_X25_Y9_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[30][6]~408               ; LCCOMB_X35_Y16_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[310][4]~28               ; LCCOMB_X30_Y10_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[311][1]~249              ; LCCOMB_X35_Y5_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[312][1]~159              ; LCCOMB_X26_Y13_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[313][1]~121              ; LCCOMB_X21_Y14_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[314][1]~12               ; LCCOMB_X32_Y13_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[315][1]~250              ; LCCOMB_X34_Y8_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[316][5]~191              ; LCCOMB_X24_Y9_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[317][3]~124              ; LCCOMB_X21_Y11_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[318][6]~63               ; LCCOMB_X29_Y8_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[319][2]~252              ; LCCOMB_X36_Y5_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[31][3]~416               ; LCCOMB_X42_Y15_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[320][1]~169              ; LCCOMB_X27_Y14_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[321][3]~105              ; LCCOMB_X25_Y10_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[322][1]~39               ; LCCOMB_X28_Y13_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[323][3]~227              ; LCCOMB_X33_Y10_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[324][1]~137              ; LCCOMB_X27_Y14_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[325][2]~98               ; LCCOMB_X21_Y10_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[326][2]~19               ; LCCOMB_X29_Y10_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[327][6]~225              ; LCCOMB_X32_Y10_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[328][5]~153              ; LCCOMB_X29_Y16_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[329][2]~101              ; LCCOMB_X19_Y11_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[32][3]~395               ; LCCOMB_X29_Y17_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[330][7]~7                ; LCCOMB_X29_Y9_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[331][0]~226              ; LCCOMB_X34_Y10_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[332][5]~185              ; LCCOMB_X27_Y12_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[333][1]~110              ; LCCOMB_X19_Y8_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[334][0]~57               ; LCCOMB_X28_Y10_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[335][2]~228              ; LCCOMB_X35_Y10_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[336][7]~166              ; LCCOMB_X25_Y15_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[337][7]~89               ; LCCOMB_X19_Y15_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[338][2]~37               ; LCCOMB_X30_Y12_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[339][1]~199              ; LCCOMB_X38_Y7_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[33][3]~394               ; LCCOMB_X29_Y21_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[340][1]~130              ; LCCOMB_X30_Y17_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[341][1]~86               ; LCCOMB_X19_Y12_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[342][1]~17               ; LCCOMB_X29_Y12_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[343][1]~197              ; LCCOMB_X37_Y7_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[344][1]~150              ; LCCOMB_X27_Y16_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[345][2]~81               ; LCCOMB_X19_Y14_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[346][0]~5                ; LCCOMB_X34_Y9_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[347][0]~198              ; LCCOMB_X38_Y7_N20  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[348][2]~178              ; LCCOMB_X28_Y15_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[349][4]~94               ; LCCOMB_X20_Y14_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[34][6]~393               ; LCCOMB_X29_Y18_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[350][7]~54               ; LCCOMB_X30_Y12_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[351][7]~200              ; LCCOMB_X37_Y7_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[352][7]~161              ; LCCOMB_X25_Y5_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[353][2]~73               ; LCCOMB_X21_Y6_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[354][2]~38               ; LCCOMB_X29_Y6_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[355][3]~217              ; LCCOMB_X35_Y6_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[356][4]~133              ; LCCOMB_X28_Y4_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[357][0]~66               ; LCCOMB_X20_Y6_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[358][4]~18               ; LCCOMB_X31_Y8_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[359][6]~214              ; LCCOMB_X38_Y10_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[35][2]~396               ; LCCOMB_X33_Y17_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[360][7]~145              ; LCCOMB_X24_Y5_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[361][4]~69               ; LCCOMB_X21_Y14_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[362][2]~6                ; LCCOMB_X38_Y9_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[363][6]~209              ; LCCOMB_X34_Y10_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[364][5]~181              ; LCCOMB_X25_Y5_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[365][3]~78               ; LCCOMB_X21_Y6_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[366][0]~49               ; LCCOMB_X32_Y8_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[367][4]~222              ; LCCOMB_X34_Y6_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[368][3]~174              ; LCCOMB_X29_Y4_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[369][6]~115              ; LCCOMB_X25_Y15_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[36][2]~391               ; LCCOMB_X43_Y13_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[370][1]~40               ; LCCOMB_X29_Y6_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[371][6]~243              ; LCCOMB_X36_Y6_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[372][0]~142              ; LCCOMB_X30_Y5_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[373][0]~113              ; LCCOMB_X17_Y9_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[374][1]~20               ; LCCOMB_X29_Y12_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[375][1]~242              ; LCCOMB_X35_Y5_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[376][6]~158              ; LCCOMB_X24_Y13_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[377][7]~114              ; LCCOMB_X21_Y14_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[378][7]~8                ; LCCOMB_X32_Y13_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[379][7]~241              ; LCCOMB_X37_Y8_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[37][6]~389               ; LCCOMB_X46_Y13_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[380][7]~190              ; LCCOMB_X24_Y9_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[381][3]~116              ; LCCOMB_X21_Y10_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[382][3]~62               ; LCCOMB_X29_Y6_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[383][7]~244              ; LCCOMB_X36_Y8_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[384][6]~170              ; LCCOMB_X25_Y16_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[385][7]~106              ; LCCOMB_X16_Y12_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[386][7]~35               ; LCCOMB_X25_Y10_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[387][1]~231              ; LCCOMB_X33_Y5_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[388][3]~138              ; LCCOMB_X21_Y16_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[389][3]~97               ; LCCOMB_X19_Y12_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[38][3]~390               ; LCCOMB_X43_Y13_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[390][3]~23               ; LCCOMB_X25_Y10_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[391][7]~230              ; LCCOMB_X27_Y5_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[392][4]~154              ; LCCOMB_X24_Y16_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[393][3]~102              ; LCCOMB_X16_Y12_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[394][3]~3                ; LCCOMB_X25_Y9_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[395][1]~229              ; LCCOMB_X36_Y5_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[396][3]~186              ; LCCOMB_X24_Y16_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[397][0]~109              ; LCCOMB_X15_Y12_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[398][1]~58               ; LCCOMB_X25_Y10_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[399][2]~232              ; LCCOMB_X32_Y5_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[39][2]~392               ; LCCOMB_X44_Y12_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[3][0]~428                ; LCCOMB_X34_Y15_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[400][5]~165              ; LCCOMB_X25_Y15_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[401][4]~90               ; LCCOMB_X22_Y15_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[402][4]~34               ; LCCOMB_X30_Y9_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[403][1]~195              ; LCCOMB_X31_Y7_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[404][1]~129              ; LCCOMB_X28_Y15_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[405][1]~85               ; LCCOMB_X25_Y10_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[406][6]~22               ; LCCOMB_X25_Y10_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[407][5]~194              ; LCCOMB_X24_Y7_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[408][7]~149              ; LCCOMB_X34_Y15_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[409][5]~82               ; LCCOMB_X21_Y15_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[40][5]~387               ; LCCOMB_X31_Y22_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[410][5]~2                ; LCCOMB_X30_Y9_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[411][1]~193              ; LCCOMB_X31_Y7_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[412][7]~177              ; LCCOMB_X28_Y15_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[413][2]~93               ; LCCOMB_X21_Y13_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[414][2]~53               ; LCCOMB_X29_Y11_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[415][7]~196              ; LCCOMB_X32_Y7_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[416][7]~162              ; LCCOMB_X26_Y6_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[417][1]~74               ; LCCOMB_X22_Y5_N20  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[418][6]~33               ; LCCOMB_X27_Y4_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[419][2]~218              ; LCCOMB_X26_Y6_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[41][7]~386               ; LCCOMB_X32_Y21_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[420][3]~134              ; LCCOMB_X29_Y4_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[421][4]~65               ; LCCOMB_X26_Y6_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[422][4]~21               ; LCCOMB_X30_Y6_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[423][4]~213              ; LCCOMB_X32_Y6_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[424][4]~146              ; LCCOMB_X26_Y7_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[425][4]~70               ; LCCOMB_X22_Y15_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[426][3]~1                ; LCCOMB_X25_Y9_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[427][7]~210              ; LCCOMB_X35_Y10_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[428][3]~182              ; LCCOMB_X27_Y7_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[429][4]~77               ; LCCOMB_X21_Y7_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[42][3]~385               ; LCCOMB_X29_Y18_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[430][4]~50               ; LCCOMB_X27_Y4_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[431][5]~221              ; LCCOMB_X30_Y7_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[432][5]~173              ; LCCOMB_X28_Y7_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[433][6]~119              ; LCCOMB_X22_Y10_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[434][1]~36               ; LCCOMB_X28_Y8_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[435][6]~247              ; LCCOMB_X35_Y5_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[436][5]~141              ; LCCOMB_X28_Y3_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[437][7]~118              ; LCCOMB_X20_Y9_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[438][0]~24               ; LCCOMB_X30_Y10_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[439][1]~245              ; LCCOMB_X35_Y5_N20  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[43][7]~388               ; LCCOMB_X37_Y16_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[440][1]~157              ; LCCOMB_X26_Y13_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[441][3]~117              ; LCCOMB_X24_Y14_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[442][6]~4                ; LCCOMB_X26_Y9_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[443][2]~246              ; LCCOMB_X36_Y5_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[444][7]~189              ; LCCOMB_X30_Y9_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[445][6]~120              ; LCCOMB_X22_Y10_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[446][6]~61               ; LCCOMB_X30_Y8_N20  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[447][7]~248              ; LCCOMB_X35_Y8_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[448][5]~172              ; LCCOMB_X27_Y14_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[449][3]~108              ; LCCOMB_X21_Y12_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[44][7]~399               ; LCCOMB_X41_Y16_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[450][4]~47               ; LCCOMB_X28_Y13_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[451][3]~239              ; LCCOMB_X35_Y10_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[452][1]~140              ; LCCOMB_X25_Y14_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[453][1]~100              ; LCCOMB_X19_Y9_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[454][1]~31               ; LCCOMB_X31_Y12_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[455][3]~237              ; LCCOMB_X33_Y12_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[456][0]~156              ; LCCOMB_X28_Y16_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[457][0]~104              ; LCCOMB_X22_Y12_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[458][3]~15               ; LCCOMB_X28_Y11_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[459][5]~238              ; LCCOMB_X33_Y12_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[45][4]~397               ; LCCOMB_X43_Y20_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[460][5]~188              ; LCCOMB_X27_Y12_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[461][3]~112              ; LCCOMB_X20_Y9_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[462][7]~60               ; LCCOMB_X27_Y10_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[463][3]~240              ; LCCOMB_X33_Y12_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[464][6]~168              ; LCCOMB_X29_Y14_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[465][5]~92               ; LCCOMB_X19_Y15_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[466][5]~45               ; LCCOMB_X27_Y11_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[467][3]~207              ; LCCOMB_X37_Y9_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[468][0]~132              ; LCCOMB_X28_Y14_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[469][0]~88               ; LCCOMB_X19_Y12_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[46][4]~398               ; LCCOMB_X42_Y16_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[470][3]~29               ; LCCOMB_X26_Y11_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[471][0]~205              ; LCCOMB_X36_Y8_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[472][3]~152              ; LCCOMB_X29_Y14_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[473][6]~84               ; LCCOMB_X21_Y15_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[474][1]~13               ; LCCOMB_X28_Y11_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[475][6]~206              ; LCCOMB_X37_Y11_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[476][1]~180              ; LCCOMB_X28_Y15_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[477][1]~96               ; LCCOMB_X20_Y13_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[478][6]~56               ; LCCOMB_X27_Y11_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[479][2]~208              ; LCCOMB_X36_Y7_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[47][7]~400               ; LCCOMB_X44_Y16_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[480][5]~164              ; LCCOMB_X29_Y13_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[481][6]~76               ; LCCOMB_X22_Y5_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[482][4]~46               ; LCCOMB_X27_Y6_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[483][4]~220              ; LCCOMB_X35_Y6_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[484][4]~136              ; LCCOMB_X28_Y4_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[485][5]~68               ; LCCOMB_X22_Y8_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[486][4]~30               ; LCCOMB_X31_Y8_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[487][4]~216              ; LCCOMB_X32_Y6_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[488][5]~148              ; LCCOMB_X25_Y7_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[489][6]~72               ; LCCOMB_X21_Y12_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[48][1]~443               ; LCCOMB_X34_Y15_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[490][1]~14               ; LCCOMB_X28_Y6_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[491][5]~212              ; LCCOMB_X35_Y7_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[492][6]~184              ; LCCOMB_X27_Y5_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[493][7]~80               ; LCCOMB_X22_Y8_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[494][1]~52               ; LCCOMB_X28_Y6_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[495][3]~224              ; LCCOMB_X33_Y12_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[496][3]~176              ; LCCOMB_X29_Y7_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[497][3]~127              ; LCCOMB_X22_Y13_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[498][6]~48               ; LCCOMB_X27_Y8_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[499][2]~255              ; LCCOMB_X36_Y6_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[49][4]~439               ; LCCOMB_X33_Y17_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[4][7]~419                ; LCCOMB_X44_Y9_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[500][2]~144              ; LCCOMB_X30_Y5_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[501][2]~125              ; LCCOMB_X17_Y9_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[502][5]~32               ; LCCOMB_X28_Y8_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[503][5]~254              ; LCCOMB_X36_Y9_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[504][2]~160              ; LCCOMB_X25_Y13_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[505][0]~126              ; LCCOMB_X22_Y11_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[506][2]~16               ; LCCOMB_X28_Y9_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[507][4]~253              ; LCCOMB_X37_Y8_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[508][4]~192              ; LCCOMB_X22_Y9_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[509][4]~128              ; LCCOMB_X21_Y13_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[50][1]~435               ; LCCOMB_X33_Y18_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[510][4]~64               ; LCCOMB_X30_Y8_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[511][4]~256              ; LCCOMB_X36_Y7_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[51][4]~447               ; LCCOMB_X37_Y18_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[52][4]~441               ; LCCOMB_X44_Y9_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[53][1]~438               ; LCCOMB_X46_Y10_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[54][2]~433               ; LCCOMB_X42_Y9_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[55][3]~446               ; LCCOMB_X44_Y13_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[56][7]~442               ; LCCOMB_X30_Y20_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[57][1]~437               ; LCCOMB_X34_Y20_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[58][4]~434               ; LCCOMB_X29_Y22_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[59][4]~445               ; LCCOMB_X34_Y16_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[5][7]~418                ; LCCOMB_X46_Y10_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[60][7]~444               ; LCCOMB_X38_Y14_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[61][1]~440               ; LCCOMB_X38_Y17_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[62][4]~436               ; LCCOMB_X42_Y16_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[63][3]~448               ; LCCOMB_X44_Y16_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[64][2]~363               ; LCCOMB_X36_Y16_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[65][7]~347               ; LCCOMB_X36_Y10_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[66][1]~331               ; LCCOMB_X39_Y11_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[67][1]~379               ; LCCOMB_X36_Y16_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[68][1]~355               ; LCCOMB_X39_Y10_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[69][1]~343               ; LCCOMB_X41_Y12_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[6][2]~417                ; LCCOMB_X43_Y9_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[70][2]~323               ; LCCOMB_X39_Y11_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[71][3]~375               ; LCCOMB_X43_Y10_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[72][2]~359               ; LCCOMB_X31_Y17_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[73][1]~339               ; LCCOMB_X31_Y21_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[74][2]~327               ; LCCOMB_X34_Y20_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[75][2]~371               ; LCCOMB_X32_Y23_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[76][0]~367               ; LCCOMB_X39_Y14_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[77][5]~351               ; LCCOMB_X44_Y15_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[78][6]~335               ; LCCOMB_X39_Y13_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[79][2]~383               ; LCCOMB_X46_Y16_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[7][2]~420                ; LCCOMB_X43_Y9_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[80][7]~361               ; LCCOMB_X37_Y12_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[81][1]~345               ; LCCOMB_X37_Y10_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[82][4]~329               ; LCCOMB_X38_Y12_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[83][5]~377               ; LCCOMB_X38_Y12_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[84][3]~354               ; LCCOMB_X43_Y7_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[85][5]~342               ; LCCOMB_X42_Y13_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[86][2]~322               ; LCCOMB_X43_Y9_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[87][4]~374               ; LCCOMB_X43_Y9_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[88][3]~357               ; LCCOMB_X31_Y17_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[89][7]~337               ; LCCOMB_X30_Y21_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[8][7]~423                ; LCCOMB_X30_Y20_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[90][3]~325               ; LCCOMB_X28_Y20_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[91][3]~369               ; LCCOMB_X28_Y20_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[92][7]~366               ; LCCOMB_X39_Y17_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[93][7]~350               ; LCCOMB_X44_Y18_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[94][4]~334               ; LCCOMB_X38_Y13_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[95][3]~382               ; LCCOMB_X47_Y16_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[96][1]~362               ; LCCOMB_X37_Y15_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[97][4]~346               ; LCCOMB_X33_Y15_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[98][0]~330               ; LCCOMB_X41_Y11_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[99][2]~378               ; LCCOMB_X37_Y15_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|FIFO_DATA_s[9][3]~421                ; LCCOMB_X34_Y23_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|RD_INDEX_s[8]~21                     ; LCCOMB_X34_Y13_N30 ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|RD_INDEX_s[8]~22                     ; LCCOMB_X15_Y13_N4  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|WR_INDEX_s[6]~17                     ; LCCOMB_X33_Y14_N10 ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; fifo_e:fifo_ut|WR_INDEX_s[6]~18                     ; LCCOMB_X15_Y13_N20 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; morse_encoder_e:morse_encoder_ut|Selector34~1       ; LCCOMB_X32_Y15_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rst_i                                               ; PIN_L8             ; 543     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; rst_i                                               ; PIN_L8             ; 113     ; Async. clear              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; uart_receiver_e:uart_receiver_ut|clk_count_s[10]~35 ; LCCOMB_X34_Y25_N14 ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_receiver_e:uart_receiver_ut|clk_count_s[2]~34  ; LCCOMB_X34_Y25_N16 ; 11      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_i ; PIN_K8   ; 4261    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; rst_i ; PIN_L8   ; 113     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------+
; Non-Global High Fan-Out Signals          ;
+--------------------------------+---------+
; Name                           ; Fan-Out ;
+--------------------------------+---------+
; rst_i~input                    ; 542     ;
; fifo_e:fifo_ut|RD_INDEX_s[2]   ; 521     ;
; fifo_e:fifo_ut|RD_INDEX_s[3]   ; 521     ;
; fifo_e:fifo_ut|RD_INDEX_s[6]   ; 521     ;
; fifo_e:fifo_ut|RD_INDEX_s[7]   ; 521     ;
; fifo_e:fifo_ut|FIFO_DATA_s~518 ; 512     ;
; fifo_e:fifo_ut|FIFO_DATA_s~519 ; 512     ;
; fifo_e:fifo_ut|FIFO_DATA_s~513 ; 512     ;
; fifo_e:fifo_ut|FIFO_DATA_s~514 ; 512     ;
; fifo_e:fifo_ut|FIFO_DATA_s~515 ; 512     ;
; fifo_e:fifo_ut|FIFO_DATA_s~516 ; 512     ;
; fifo_e:fifo_ut|FIFO_DATA_s~517 ; 512     ;
; fifo_e:fifo_ut|FIFO_DATA_s~0   ; 512     ;
; fifo_e:fifo_ut|RD_INDEX_s[0]   ; 512     ;
; fifo_e:fifo_ut|RD_INDEX_s[1]   ; 512     ;
+--------------------------------+---------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 9,706 / 49,625 ( 20 % ) ;
; C16 interconnects     ; 123 / 2,250 ( 5 % )     ;
; C4 interconnects      ; 4,855 / 39,600 ( 12 % ) ;
; Direct links          ; 916 / 49,625 ( 2 % )    ;
; Global clocks         ; 2 / 20 ( 10 % )         ;
; Local interconnects   ; 1,840 / 15,840 ( 12 % ) ;
; NSLEEPs               ; 0 / 320 ( 0 % )         ;
; R24 interconnects     ; 143 / 2,146 ( 7 % )     ;
; R4 interconnects      ; 5,339 / 53,244 ( 10 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.52) ; Number of LABs  (Total = 479) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 14                            ;
; 2                                           ; 37                            ;
; 3                                           ; 21                            ;
; 4                                           ; 20                            ;
; 5                                           ; 7                             ;
; 6                                           ; 14                            ;
; 7                                           ; 8                             ;
; 8                                           ; 7                             ;
; 9                                           ; 6                             ;
; 10                                          ; 20                            ;
; 11                                          ; 16                            ;
; 12                                          ; 21                            ;
; 13                                          ; 26                            ;
; 14                                          ; 46                            ;
; 15                                          ; 64                            ;
; 16                                          ; 152                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.79) ; Number of LABs  (Total = 479) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 23                            ;
; 1 Clock                            ; 478                           ;
; 1 Clock enable                     ; 174                           ;
; 1 Sync. clear                      ; 2                             ;
; 2 Clock enables                    ; 179                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.19) ; Number of LABs  (Total = 479) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 13                            ;
; 3                                            ; 18                            ;
; 4                                            ; 24                            ;
; 5                                            ; 12                            ;
; 6                                            ; 15                            ;
; 7                                            ; 11                            ;
; 8                                            ; 8                             ;
; 9                                            ; 5                             ;
; 10                                           ; 8                             ;
; 11                                           ; 3                             ;
; 12                                           ; 6                             ;
; 13                                           ; 6                             ;
; 14                                           ; 9                             ;
; 15                                           ; 4                             ;
; 16                                           ; 10                            ;
; 17                                           ; 22                            ;
; 18                                           ; 16                            ;
; 19                                           ; 18                            ;
; 20                                           ; 25                            ;
; 21                                           ; 23                            ;
; 22                                           ; 28                            ;
; 23                                           ; 21                            ;
; 24                                           ; 32                            ;
; 25                                           ; 31                            ;
; 26                                           ; 30                            ;
; 27                                           ; 28                            ;
; 28                                           ; 22                            ;
; 29                                           ; 13                            ;
; 30                                           ; 6                             ;
; 31                                           ; 4                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.38) ; Number of LABs  (Total = 479) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 35                            ;
; 2                                               ; 41                            ;
; 3                                               ; 29                            ;
; 4                                               ; 21                            ;
; 5                                               ; 21                            ;
; 6                                               ; 19                            ;
; 7                                               ; 15                            ;
; 8                                               ; 38                            ;
; 9                                               ; 39                            ;
; 10                                              ; 42                            ;
; 11                                              ; 43                            ;
; 12                                              ; 39                            ;
; 13                                              ; 37                            ;
; 14                                              ; 22                            ;
; 15                                              ; 21                            ;
; 16                                              ; 13                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.42) ; Number of LABs  (Total = 479) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 10                            ;
; 4                                            ; 7                             ;
; 5                                            ; 11                            ;
; 6                                            ; 21                            ;
; 7                                            ; 7                             ;
; 8                                            ; 23                            ;
; 9                                            ; 13                            ;
; 10                                           ; 15                            ;
; 11                                           ; 9                             ;
; 12                                           ; 9                             ;
; 13                                           ; 8                             ;
; 14                                           ; 12                            ;
; 15                                           ; 15                            ;
; 16                                           ; 11                            ;
; 17                                           ; 17                            ;
; 18                                           ; 13                            ;
; 19                                           ; 13                            ;
; 20                                           ; 13                            ;
; 21                                           ; 27                            ;
; 22                                           ; 19                            ;
; 23                                           ; 12                            ;
; 24                                           ; 11                            ;
; 25                                           ; 18                            ;
; 26                                           ; 12                            ;
; 27                                           ; 15                            ;
; 28                                           ; 15                            ;
; 29                                           ; 17                            ;
; 30                                           ; 15                            ;
; 31                                           ; 13                            ;
; 32                                           ; 14                            ;
; 33                                           ; 14                            ;
; 34                                           ; 17                            ;
; 35                                           ; 14                            ;
; 36                                           ; 9                             ;
; 37                                           ; 7                             ;
; 38                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 6         ; 0            ; 0            ; 6         ; 6         ; 0            ; 3            ; 0            ; 0            ; 3            ; 0            ; 3            ; 3            ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 6         ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 6            ; 6            ; 6            ; 6            ; 6            ; 0         ; 6            ; 6            ; 0         ; 0         ; 6            ; 3            ; 6            ; 6            ; 3            ; 6            ; 3            ; 3            ; 6            ; 6            ; 6            ; 3            ; 6            ; 6            ; 6            ; 6            ; 6            ; 0         ; 6            ; 6            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; morse_led_o        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ram_full_o         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; heart_beat_o       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_i              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_i              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx_data_i          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk_i           ; clk_i                ; 1.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                        ;
+----------------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Register                                          ; Destination Register                                  ; Delay Added in ns ;
+----------------------------------------------------------+-------------------------------------------------------+-------------------+
; morse_encoder_e:morse_encoder_ut|state_s.data_bit7_st    ; morse_encoder_e:morse_encoder_ut|state_s.dot_bit7_st  ; 0.143             ;
; morse_encoder_e:morse_encoder_ut|state_s.data_bit6_st    ; morse_encoder_e:morse_encoder_ut|state_s.dot_bit6_st  ; 0.143             ;
; morse_encoder_e:morse_encoder_ut|state_s.data_bit5_st    ; morse_encoder_e:morse_encoder_ut|state_s.dot_bit5_st  ; 0.143             ;
; morse_encoder_e:morse_encoder_ut|state_s.data_bit4_st    ; morse_encoder_e:morse_encoder_ut|state_s.dot_bit4_st  ; 0.143             ;
; morse_encoder_e:morse_encoder_ut|state_s.data_bit3_st    ; morse_encoder_e:morse_encoder_ut|state_s.dot_bit3_st  ; 0.143             ;
; morse_encoder_e:morse_encoder_ut|state_s.data_bit2_st    ; morse_encoder_e:morse_encoder_ut|state_s.dot_bit2_st  ; 0.143             ;
; morse_encoder_e:morse_encoder_ut|state_s.data_bit1_st    ; morse_encoder_e:morse_encoder_ut|state_s.dash_bit1_st ; 0.081             ;
; morse_encoder_e:morse_encoder_ut|state_s.data_bit0_st    ; morse_encoder_e:morse_encoder_ut|state_s.dash_bit0_st ; 0.081             ;
; uart_receiver_e:uart_receiver_ut|state_s.rx_start_bit_st ; uart_receiver_e:uart_receiver_ut|rx_dv_s              ; 0.029             ;
+----------------------------------------------------------+-------------------------------------------------------+-------------------+
Note: This table only shows the top 9 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M16SCU324C8G for design "top_level_reception_e"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SCU324C8G is compatible
    Info (176445): Device 10M04SCU324C8G is compatible
    Info (176445): Device 10M02SCU324C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location J7
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location J8
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location H3
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location H4
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location G9
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G8
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location H8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 6 pins of 6 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_level_reception_e.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_i~input (placed in PIN K8 (CLK1n, DIFFIO_RX_L22n, DIFFOUT_L22n, High_Speed)) File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/top_level_reception_e.vhd Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node rst_i~input (placed in PIN L8 (CLK1p, DIFFIO_RX_L22p, DIFFOUT_L22p, High_Speed)) File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/top_level_reception_e.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fifo_e:fifo_ut|FIFO_COUNT_s[0] File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_a.vhd Line: 23
        Info (176357): Destination node fifo_e:fifo_ut|FIFO_COUNT_s[1] File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_a.vhd Line: 23
        Info (176357): Destination node fifo_e:fifo_ut|FIFO_COUNT_s[2] File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_a.vhd Line: 23
        Info (176357): Destination node fifo_e:fifo_ut|FIFO_COUNT_s[3] File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_a.vhd Line: 23
        Info (176357): Destination node fifo_e:fifo_ut|FIFO_COUNT_s[4] File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_a.vhd Line: 23
        Info (176357): Destination node fifo_e:fifo_ut|FIFO_COUNT_s[5] File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_a.vhd Line: 23
        Info (176357): Destination node fifo_e:fifo_ut|FIFO_COUNT_s[6] File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_a.vhd Line: 23
        Info (176357): Destination node fifo_e:fifo_ut|FIFO_COUNT_s[7] File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_a.vhd Line: 23
        Info (176357): Destination node fifo_e:fifo_ut|FIFO_COUNT_s[8] File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_a.vhd Line: 23
        Info (176357): Destination node fifo_e:fifo_ut|FIFO_COUNT_s[9] File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_reception/fifo_a.vhd Line: 23
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 2.5V VCCIO, 1 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 38% of the available device resources in the region that extends from location X25_Y10 to location X37_Y19
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during the Fitter is 3.39 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/syn/mc_reception/output_files/top_level_reception_e.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5684 megabytes
    Info: Processing ended: Sun Jun 19 21:12:10 2022
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:01:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/syn/mc_reception/output_files/top_level_reception_e.fit.smsg.


