0.7
2020.2
Jun 16 2023
19:36:26
/home/tiago/Desktop/VGAStuff/VGA_working/VGA/VGA.sim/sim_1/impl/timing/xsim/VgaTopLevel_tb_time_impl.v,1717409796,verilog,,/home/tiago/Desktop/VGAStuff/VGA_working/VGA/VGA.srcs/sim_1/new/VgaTopLevel_tb.v,,VGAClkControl;VgaDataManagerControlFSM;VgaDataManagerDatapath;VgaTopLevel;VideoMemory;blk_mem_gen_generic_cstr;blk_mem_gen_mux;blk_mem_gen_prim_width;blk_mem_gen_prim_width__parameterized0;blk_mem_gen_prim_width__parameterized1;blk_mem_gen_prim_width__parameterized10;blk_mem_gen_prim_width__parameterized11;blk_mem_gen_prim_width__parameterized12;blk_mem_gen_prim_width__parameterized13;blk_mem_gen_prim_width__parameterized14;blk_mem_gen_prim_width__parameterized15;blk_mem_gen_prim_width__parameterized16;blk_mem_gen_prim_width__parameterized17;blk_mem_gen_prim_width__parameterized18;blk_mem_gen_prim_width__parameterized19;blk_mem_gen_prim_width__parameterized2;blk_mem_gen_prim_width__parameterized20;blk_mem_gen_prim_width__parameterized21;blk_mem_gen_prim_width__parameterized22;blk_mem_gen_prim_width__parameterized23;blk_mem_gen_prim_width__parameterized24;blk_mem_gen_prim_width__parameterized25;blk_mem_gen_prim_width__parameterized26;blk_mem_gen_prim_width__parameterized27;blk_mem_gen_prim_width__parameterized28;blk_mem_gen_prim_width__parameterized29;blk_mem_gen_prim_width__parameterized3;blk_mem_gen_prim_width__parameterized4;blk_mem_gen_prim_width__parameterized5;blk_mem_gen_prim_width__parameterized6;blk_mem_gen_prim_width__parameterized7;blk_mem_gen_prim_width__parameterized8;blk_mem_gen_prim_width__parameterized9;blk_mem_gen_prim_wrapper_init;blk_mem_gen_prim_wrapper_init__parameterized0;blk_mem_gen_prim_wrapper_init__parameterized1;blk_mem_gen_prim_wrapper_init__parameterized10;blk_mem_gen_prim_wrapper_init__parameterized11;blk_mem_gen_prim_wrapper_init__parameterized12;blk_mem_gen_prim_wrapper_init__parameterized13;blk_mem_gen_prim_wrapper_init__parameterized14;blk_mem_gen_prim_wrapper_init__parameterized15;blk_mem_gen_prim_wrapper_init__parameterized16;blk_mem_gen_prim_wrapper_init__parameterized17;blk_mem_gen_prim_wrapper_init__parameterized18;blk_mem_gen_prim_wrapper_init__parameterized19;blk_mem_gen_prim_wrapper_init__parameterized2;blk_mem_gen_prim_wrapper_init__parameterized20;blk_mem_gen_prim_wrapper_init__parameterized21;blk_mem_gen_prim_wrapper_init__parameterized22;blk_mem_gen_prim_wrapper_init__parameterized23;blk_mem_gen_prim_wrapper_init__parameterized24;blk_mem_gen_prim_wrapper_init__parameterized25;blk_mem_gen_prim_wrapper_init__parameterized26;blk_mem_gen_prim_wrapper_init__parameterized27;blk_mem_gen_prim_wrapper_init__parameterized28;blk_mem_gen_prim_wrapper_init__parameterized29;blk_mem_gen_prim_wrapper_init__parameterized3;blk_mem_gen_prim_wrapper_init__parameterized4;blk_mem_gen_prim_wrapper_init__parameterized5;blk_mem_gen_prim_wrapper_init__parameterized6;blk_mem_gen_prim_wrapper_init__parameterized7;blk_mem_gen_prim_wrapper_init__parameterized8;blk_mem_gen_prim_wrapper_init__parameterized9;blk_mem_gen_top;blk_mem_gen_v8_4_6;blk_mem_gen_v8_4_6_synth;clk_wiz_0;clk_wiz_0_clk_wiz;glbl,,,../../../../../VGA.ip_user_files/ipstatic,,,,,
/home/tiago/Desktop/VGAStuff/VGA_working/VGA/VGA.srcs/sim_1/new/VgaTopLevel_tb.v,1716802545,verilog,,,,VgaTopLevel_tb,,,../../../../../VGA.ip_user_files/ipstatic,,,,,
