41 2 0
38 1
22 8 32 55 8 0 \NUL
Lab 1
22 8 64 168 40 0 \NUL
Zhenyue(Jaden) Liu
22 8 96 109 72 0 \NUL
ID: 17818782
22 64 272 264 252 0 \NUL
Part A Output                            
8 216 184 265 135 1 0
8 280 184 329 135 1 0
8 352 184 401 135 1 0
11 168 424 195 326 0 1
20 264 208 323 189 0
in_3
20 336 208 395 189 0
in_2
20 408 208 467 189 0
in_1
8 424 184 473 135 1 0
20 480 208 539 189 0
in_0
19 80 312 139 293 0
a_3
19 64 336 123 317 0
a_2
19 48 360 107 341 0
a_1
19 32 384 91 365 0
a_0
22 64 472 241 448 0 \NUL
The output represent 
22 64 496 216 472 0 \NUL
the binary addition
22 448 472 682 448 0 \NUL
b_0: keep0, b_1: same as in_0
7 360 664 409 615 0 1
7 360 704 409 655 0 1
19 272 592 331 573 0
c_2
19 272 632 331 613 0
c_1
19 272 672 331 653 0
c_0
22 416 688 480 668 0 \NUL
SOP/POS
22 416 648 492 628 0 \NUL
NAND Only
22 416 608 484 588 0 \NUL
NOR Only
22 448 496 585 472 0 \NUL
b_2: in_1 xor in_2
22 272 744 416 724 0 \NUL
Place comments here
22 272 768 412 748 0 \NUL
describing the output
22 280 32 731 8 0 \NUL
You are only permitted to modify or add text to this page.
22 280 56 674 32 0 \NUL
Your circuit must use senders and/or receivers to
22 280 80 599 56 0 \NUL
interface with these inputs and outputs.
7 472 360 521 311 0 1
7 544 360 593 311 0 1
7 616 360 665 311 0 1
19 416 392 475 373 0
b_2
19 488 392 547 373 0
b_1
19 560 392 619 373 0
b_0
7 360 624 409 575 0 1
22 64 136 625 112 0 \NUL
Input                                                                                                                                 
22 448 272 650 252 0 \NUL
Part B Output                            
22 272 552 473 532 0 \NUL
Part C Output                            
1 470 159 481 198
1 409 198 398 159
1 337 198 326 159
1 265 198 262 159
1 169 390 136 302
1 169 396 120 326
1 169 402 104 350
1 169 408 88 374
1 328 622 361 639
1 328 662 361 679
1 472 382 473 335
1 544 382 545 335
1 616 382 617 335
1 328 582 361 599
38 2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 89 40 0 \NUL
Jaden Liu
22 8 96 96 72 0 \NUL
ID:1781872
19 392 168 451 149 0
a0
7 448 496 497 447 0 1
19 424 408 483 389 0
c0
7 496 408 545 359 0 1
7 496 456 545 407 0 1
7 448 376 497 327 0 1
19 424 432 483 413 0
c1
19 424 288 483 269 0
b0
7 496 288 545 239 0 1
7 496 336 545 287 0 1
7 448 256 497 207 0 1
19 424 312 483 293 0
b1
19 344 200 403 181 0
a1
7 400 496 449 447 0 1
19 384 528 443 509 0
d0
19 344 504 403 485 0
d1
7 360 456 409 407 0 1
19 296 456 355 437 0
e1
19 296 424 355 405 0
e0
7 360 408 409 359 0 1
7 400 376 449 327 0 1
7 360 336 409 287 0 1
19 296 288 355 269 0
f1
19 296 248 355 229 0
f0
7 360 288 409 239 0 1
7 400 256 449 207 0 1
19 296 376 355 357 0
g1
19 296 344 355 325 0
g0
7 200 376 249 327 0 1
7 152 376 201 327 0 1
19 136 408 195 389 0
h0
19 96 384 155 365 0
h1
22 279 60 667 40 0 \NUL
Your circuit must use senders to interface with these LEDs.
22 280 32 522 12 0 \NUL
Do not add any circuitry to this page.
1 480 398 497 383
1 480 422 497 431
1 480 278 497 263
1 449 231 448 158
1 480 302 497 311
1 449 471 440 518
1 401 471 400 494
1 352 446 361 431
1 352 414 361 383
1 352 278 361 311
1 352 238 361 263
1 401 231 400 190
1 352 366 449 351
1 352 334 401 351
1 201 351 192 398
1 153 351 152 374
38 3
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 89 40 0 \NUL
Jaden Liu
22 8 96 96 72 0 \NUL
ID:1781872
19 216 41 275 22 0
in_3
20 296 39 355 20 0
a_3
20 294 65 353 46 0
a_2
20 297 91 356 72 0
a_1
20 297 115 356 96 0
a_0
20 606 285 665 266 0
c_2
20 571 212 630 193 0
b_1
20 573 144 632 125 0
b_0
20 526 405 585 386 0
c_1
22 24 600 390 580 0 \NUL
these are only present so circuit simulates without error
22 24 624 291 604 0 \NUL
remove these once logic is implemented
22 22 164 302 140 0 \NUL
placeholder senders and receivers
20 520 530 579 511 0
c_0
20 128 400 187 381 0
e1
20 128 424 187 405 0
e0
20 128 448 187 429 0
f1
20 128 472 187 453 0
f0
20 128 496 187 477 0
g1
20 128 520 187 501 0
g0
20 128 544 187 525 0
h1
20 128 568 187 549 0
h0
20 128 208 187 189 0
a1
20 128 232 187 213 0
a0
20 128 256 187 237 0
b1
20 128 280 187 261 0
b0
20 128 304 187 285 0
c1
20 128 328 187 309 0
c0
20 128 352 187 333 0
d1
20 128 376 187 357 0
d0
20 572 174 631 155 0
b_2
35 456 195 505 146 0 0
35 460 157 509 108 0 0
5 322 568 371 519 0
5 354 538 403 489 0
4 453 549 502 500 0 0
3 380 580 429 531 0 0
3 391 508 440 459 0 0
3 346 424 395 375 0 1
3 401 434 450 385 0 1
3 324 387 373 338 0 1
3 454 400 503 351 0 1
4 277 321 326 272 0 1
4 277 271 326 222 0 1
4 344 260 393 211 0 1
4 338 309 387 260 0 1
4 411 280 460 231 0 1
4 475 278 524 229 0 1
19 214 66 273 47 0
in_2
19 212 89 271 70 0
in_1
19 211 112 270 93 0
in_0
19 323 183 382 164 0
in_1
19 193 537 252 518 0
in_1
19 323 160 382 141 0
in_2
19 321 140 380 121 0
in_3
19 318 205 377 186 0
in_0
19 191 508 250 489 0
in_2
19 195 562 254 543 0
in_0
19 194 373 253 354 0
in_1
19 196 422 255 403 0
in_2
19 197 450 256 431 0
in_0
3 271 376 320 327 0 1
19 200 231 259 212 0
in_1
19 202 280 261 261 0
in_2
19 203 308 262 289 0
in_0
1 297 29 272 31
1 573 164 502 170
1 574 134 506 132
1 381 541 368 543
1 521 520 499 524
1 392 497 400 513
1 527 395 500 375
1 345 249 323 246
1 476 239 457 255
1 476 267 457 255
1 607 275 521 253
1 412 241 390 235
1 412 269 384 284
1 270 56 295 55
1 268 79 298 81
1 298 105 267 102
1 374 195 572 202
1 379 173 457 156
1 374 195 457 184
1 379 150 461 118
1 379 150 461 146
1 247 498 323 543
1 249 527 355 513
1 247 498 392 469
1 251 552 381 569
1 437 483 454 510
1 426 555 454 538
1 252 412 347 385
1 252 412 347 413
1 253 440 402 423
1 392 399 402 395
1 250 363 272 337
1 250 363 272 365
1 317 351 325 348
1 252 412 325 376
1 370 362 455 361
1 447 409 455 389
1 259 298 278 282
1 259 298 278 310
1 258 270 278 232
1 258 270 278 260
1 256 221 345 221
1 323 296 339 298
1 339 270 258 270
38 4
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 98 44 0 \NUL
Slug, Sammy
22 8 96 48 76 0 \NUL
sslug
38 5
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 98 44 0 \NUL
Slug, Sammy
22 8 96 48 76 0 \NUL
sslug
38 6
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 98 44 0 \NUL
Slug, Sammy
22 8 96 48 76 0 \NUL
sslug
39 16777215
47 0
40 1 8 8
50 800 800
51 1 30
30
System
20
700
0
0
1
2
2
34
