       Out: {w_data[7:0]}                  VHDL   

