module lut(
    input logic [2:0]a,
    output logic [7:0]Y
    );
    always_comb begin
        case(a)
            4'b000:  Y=8'b00000001;
            4'b001:  Y=8'b00000010;
            4'b010:  Y=8'b00000100;
            4'b011:  Y=8'b00001000;
            4'b100:  Y=8'b00010000;
            4'b101:  Y=8'b00100000;
            4'b110:  Y=8'b01000000;
            4'b111:  Y=8'b10000000;
            default: Y=8'b00000001;
        endcase
    end
        
endmodule
