TimeQuest Timing Analyzer report for Microcomputer
Sat Apr 04 10:11:52 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpuClock'
 13. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'cpuClock'
 18. Slow Model Hold: 'serialClkCount[15]'
 19. Slow Model Recovery: 'serialClkCount[15]'
 20. Slow Model Recovery: 'clk'
 21. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 22. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 23. Slow Model Removal: 'serialClkCount[15]'
 24. Slow Model Removal: 'clk'
 25. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 26. Slow Model Minimum Pulse Width: 'clk'
 27. Slow Model Minimum Pulse Width: 'cpuClock'
 28. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clk'
 43. Fast Model Setup: 'cpuClock'
 44. Fast Model Setup: 'serialClkCount[15]'
 45. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 46. Fast Model Hold: 'clk'
 47. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 48. Fast Model Hold: 'serialClkCount[15]'
 49. Fast Model Hold: 'cpuClock'
 50. Fast Model Recovery: 'serialClkCount[15]'
 51. Fast Model Recovery: 'clk'
 52. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 53. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 54. Fast Model Removal: 'serialClkCount[15]'
 55. Fast Model Removal: 'clk'
 56. Fast Model Minimum Pulse Width: 'clk'
 57. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 58. Fast Model Minimum Pulse Width: 'cpuClock'
 59. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Setup Transfers
 74. Hold Transfers
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 53.13 MHz  ; 53.13 MHz       ; clk                ;      ;
; 53.49 MHz  ; 53.49 MHz       ; cpuClock           ;      ;
; 76.64 MHz  ; 76.64 MHz       ; T80s:cpu1|IORQ_n   ;      ;
; 168.04 MHz ; 168.04 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -17.821 ; -7549.676     ;
; cpuClock           ; -17.696 ; -4553.371     ;
; T80s:cpu1|IORQ_n   ; -7.529  ; -320.802      ;
; serialClkCount[15] ; -6.615  ; -997.337      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -3.158 ; -86.357       ;
; clk                ; -1.844 ; -1.844        ;
; cpuClock           ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -5.144 ; -136.778      ;
; clk                ; -1.589 ; -14.301       ;
; T80s:cpu1|IORQ_n   ; -0.097 ; -0.291        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.826 ; -10.440       ;
; serialClkCount[15] ; 1.465  ; 0.000         ;
; clk                ; 2.208  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -4.399 ; -558.996      ;
; clk                ; -2.567 ; -3087.985     ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
+--------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.821 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.884     ;
; -17.813 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.870     ;
; -17.800 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.117      ; 18.871     ;
; -17.798 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.861     ;
; -17.769 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.851     ;
; -17.766 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.141      ; 18.861     ;
; -17.766 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.139      ; 18.859     ;
; -17.759 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.822     ;
; -17.754 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.836     ;
; -17.747 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.143      ; 18.844     ;
; -17.742 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.799     ;
; -17.735 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.792     ;
; -17.733 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.796     ;
; -17.717 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.117      ; 18.788     ;
; -17.704 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.139      ; 18.797     ;
; -17.702 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.117      ; 18.773     ;
; -17.696 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.123      ; 18.773     ;
; -17.677 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.143      ; 18.774     ;
; -17.677 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.740     ;
; -17.669 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.726     ;
; -17.662 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.139      ; 18.755     ;
; -17.660 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.143      ; 18.757     ;
; -17.658 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.141      ; 18.753     ;
; -17.656 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.117      ; 18.727     ;
; -17.654 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.141      ; 18.749     ;
; -17.654 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.717     ;
; -17.625 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.707     ;
; -17.622 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.141      ; 18.717     ;
; -17.622 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.139      ; 18.715     ;
; -17.615 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.678     ;
; -17.610 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.692     ;
; -17.603 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.143      ; 18.700     ;
; -17.598 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.661     ;
; -17.598 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.655     ;
; -17.591 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.648     ;
; -17.590 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.647     ;
; -17.589 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.652     ;
; -17.580 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.109      ; 18.643     ;
; -17.580 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.110      ; 18.644     ;
; -17.577 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.117      ; 18.648     ;
; -17.575 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.638     ;
; -17.573 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.117      ; 18.644     ;
; -17.572 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.104      ; 18.630     ;
; -17.560 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.139      ; 18.653     ;
; -17.559 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.118      ; 18.631     ;
; -17.558 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.117      ; 18.629     ;
; -17.557 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.110      ; 18.621     ;
; -17.552 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.123      ; 18.629     ;
; -17.546 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.628     ;
; -17.543 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.141      ; 18.638     ;
; -17.543 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.139      ; 18.636     ;
; -17.536 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.599     ;
; -17.533 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.143      ; 18.630     ;
; -17.531 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.613     ;
; -17.528 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.129      ; 18.611     ;
; -17.525 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.142      ; 18.621     ;
; -17.525 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.619     ;
; -17.524 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.143      ; 18.621     ;
; -17.519 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.576     ;
; -17.518 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.110      ; 18.582     ;
; -17.518 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.139      ; 18.611     ;
; -17.516 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.143      ; 18.613     ;
; -17.514 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.141      ; 18.609     ;
; -17.513 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.129      ; 18.596     ;
; -17.512 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.569     ;
; -17.510 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.573     ;
; -17.510 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.141      ; 18.605     ;
; -17.506 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.144      ; 18.604     ;
; -17.505 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.568     ;
; -17.501 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.104      ; 18.559     ;
; -17.497 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.554     ;
; -17.494 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.104      ; 18.552     ;
; -17.494 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.117      ; 18.565     ;
; -17.492 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.110      ; 18.556     ;
; -17.484 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.117      ; 18.555     ;
; -17.482 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.545     ;
; -17.481 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.139      ; 18.574     ;
; -17.479 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.117      ; 18.550     ;
; -17.476 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.118      ; 18.548     ;
; -17.473 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.123      ; 18.550     ;
; -17.463 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.557     ;
; -17.462 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.544     ;
; -17.461 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.118      ; 18.533     ;
; -17.455 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.124      ; 18.533     ;
; -17.454 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.143      ; 18.551     ;
; -17.453 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.535     ;
; -17.450 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.141      ; 18.545     ;
; -17.450 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.139      ; 18.543     ;
; -17.447 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.143      ; 18.544     ;
; -17.443 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.109      ; 18.506     ;
; -17.439 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.139      ; 18.532     ;
; -17.438 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.128      ; 18.520     ;
; -17.437 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.143      ; 18.534     ;
; -17.436 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.144      ; 18.534     ;
; -17.436 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.109      ; 18.499     ;
; -17.435 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.141      ; 18.530     ;
; -17.431 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.143      ; 18.528     ;
; -17.431 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.141      ; 18.526     ;
; -17.426 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.103      ; 18.483     ;
; -17.421 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.140      ; 18.515     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.696 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.752     ;
; -17.672 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.736     ;
; -17.622 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.678     ;
; -17.598 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.662     ;
; -17.594 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.648     ;
; -17.570 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.632     ;
; -17.549 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 18.603     ;
; -17.525 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.587     ;
; -17.463 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.516     ;
; -17.444 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.502     ;
; -17.439 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 18.500     ;
; -17.420 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.486     ;
; -17.408 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.467     ;
; -17.405 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.464     ;
; -17.378 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.434     ;
; -17.354 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.418     ;
; -17.338 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.404     ;
; -17.337 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.403     ;
; -17.334 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.393     ;
; -17.331 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.390     ;
; -17.309 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.371     ;
; -17.308 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.370     ;
; -17.306 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.363     ;
; -17.303 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.360     ;
; -17.293 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.364     ;
; -17.281 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.337     ;
; -17.264 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.330     ;
; -17.263 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.329     ;
; -17.261 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.318     ;
; -17.258 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 18.315     ;
; -17.257 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.321     ;
; -17.237 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.304     ;
; -17.236 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.300     ;
; -17.235 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.299     ;
; -17.235 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.297     ;
; -17.234 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.296     ;
; -17.221 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.279     ;
; -17.219 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.290     ;
; -17.213 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.277     ;
; -17.211 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.279     ;
; -17.207 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.267     ;
; -17.206 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.266     ;
; -17.197 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.263     ;
; -17.191 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.255     ;
; -17.191 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.260     ;
; -17.190 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.254     ;
; -17.187 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.258     ;
; -17.186 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.248     ;
; -17.186 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.248     ;
; -17.185 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.243     ;
; -17.181 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.248     ;
; -17.175 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.231     ;
; -17.172 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.228     ;
; -17.163 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.230     ;
; -17.163 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.230     ;
; -17.162 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.229     ;
; -17.162 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.222     ;
; -17.161 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.227     ;
; -17.161 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.221     ;
; -17.156 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 18.217     ;
; -17.153 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.209     ;
; -17.153 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 18.214     ;
; -17.148 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.213     ;
; -17.146 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.215     ;
; -17.139 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.203     ;
; -17.137 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.205     ;
; -17.135 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.200     ;
; -17.132 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.199     ;
; -17.129 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.193     ;
; -17.120 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 18.178     ;
; -17.113 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.184     ;
; -17.112 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.174     ;
; -17.112 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.174     ;
; -17.111 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.173     ;
; -17.109 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.175     ;
; -17.108 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 18.183     ;
; -17.107 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.174     ;
; -17.105 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.168     ;
; -17.104 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.167     ;
; -17.103 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.174     ;
; -17.090 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.149     ;
; -17.090 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.155     ;
; -17.089 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.156     ;
; -17.088 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.155     ;
; -17.087 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.146     ;
; -17.086 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.154     ;
; -17.085 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.153     ;
; -17.085 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.154     ;
; -17.084 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.144     ;
; -17.084 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.144     ;
; -17.079 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.144     ;
; -17.076 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.135     ;
; -17.075 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.134     ;
; -17.074 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.139     ;
; -17.066 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.128     ;
; -17.065 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.133     ;
; -17.064 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.132     ;
; -17.064 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.130     ;
; -17.061 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.126     ;
; -17.060 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.128     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -7.529 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.094     ; 6.475      ;
; -7.494 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 4.877      ;
; -7.436 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.094     ; 6.382      ;
; -7.435 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.094     ; 6.381      ;
; -7.355 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.094     ; 6.301      ;
; -7.278 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.654     ; 4.664      ;
; -7.262 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 4.645      ;
; -7.177 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 6.130      ;
; -7.174 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 4.557      ;
; -7.113 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.654     ; 4.499      ;
; -7.073 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.081     ; 6.032      ;
; -7.070 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.081     ; 6.029      ;
; -6.983 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.669     ; 4.354      ;
; -6.976 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.929      ;
; -6.956 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.650     ; 4.346      ;
; -6.935 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.669     ; 4.306      ;
; -6.907 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.081     ; 5.866      ;
; -6.888 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.669     ; 4.259      ;
; -6.865 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 4.248      ;
; -6.853 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.081     ; 5.812      ;
; -6.833 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.650     ; 4.223      ;
; -6.768 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 4.151      ;
; -6.749 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.669     ; 4.120      ;
; -6.698 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 4.081      ;
; -6.616 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.569      ;
; -6.616 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.569      ;
; -6.616 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.569      ;
; -6.616 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.569      ;
; -6.616 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.569      ;
; -6.616 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.569      ;
; -6.580 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.533      ;
; -6.580 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.533      ;
; -6.580 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.533      ;
; -6.580 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.533      ;
; -6.580 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.533      ;
; -6.580 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.533      ;
; -6.442 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.395      ;
; -6.442 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.395      ;
; -6.442 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.395      ;
; -6.442 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.395      ;
; -6.442 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.395      ;
; -6.442 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.395      ;
; -6.435 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.388      ;
; -6.435 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.388      ;
; -6.435 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.388      ;
; -6.435 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.388      ;
; -6.435 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.388      ;
; -6.435 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.388      ;
; -6.401 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 3.784      ;
; -6.398 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 3.781      ;
; -6.370 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.076     ; 5.334      ;
; -6.349 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.076     ; 5.313      ;
; -6.330 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.081     ; 5.289      ;
; -6.294 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.081     ; 5.253      ;
; -6.291 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.076     ; 5.255      ;
; -6.263 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 3.646      ;
; -6.260 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 3.643      ;
; -6.254 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.076     ; 5.218      ;
; -6.238 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.076     ; 5.202      ;
; -6.210 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.081     ; 5.169      ;
; -6.194 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.654     ; 3.580      ;
; -6.148 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.101      ;
; -6.112 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 5.065      ;
; -6.036 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.076     ; 5.000      ;
; -6.028 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 4.981      ;
; -6.024 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -4.007     ; 2.557      ;
; -6.008 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.654     ; 3.394      ;
; -5.976 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.094     ; 4.922      ;
; -5.870 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.654     ; 3.256      ;
; -5.856 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 3.239      ;
; -5.828 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.081     ; 4.787      ;
; -5.805 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.094     ; 4.751      ;
; -5.799 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 3.182      ;
; -5.796 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.094     ; 4.742      ;
; -5.753 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -4.004     ; 2.289      ;
; -5.718 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.657     ; 3.101      ;
; -5.646 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 4.599      ;
; -5.624 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.094     ; 4.570      ;
; -5.615 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.654     ; 3.001      ;
; -5.348 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 4.301      ;
; -5.348 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 4.301      ;
; -5.348 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 4.301      ;
; -5.348 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 4.301      ;
; -5.348 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 4.301      ;
; -5.348 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 4.301      ;
; -5.289 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -4.004     ; 1.825      ;
; -5.195 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -2.728     ; 3.007      ;
; -5.191 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -3.650     ; 2.581      ;
; -5.143 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.076     ; 4.107      ;
; -5.055 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -4.004     ; 1.591      ;
; -4.998 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.720     ; 5.318      ;
; -4.998 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.720     ; 5.318      ;
; -4.998 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.720     ; 5.318      ;
; -4.998 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.720     ; 5.318      ;
; -4.998 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.720     ; 5.318      ;
; -4.998 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.720     ; 5.318      ;
; -4.998 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.720     ; 5.318      ;
; -4.998 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.720     ; 5.318      ;
; -4.988 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -4.004     ; 1.524      ;
; -4.966 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.087     ; 3.919      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+
; -6.615 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~82  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.064     ; 6.091      ;
; -6.607 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~82  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.064     ; 6.083      ;
; -6.583 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~42  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 6.068      ;
; -6.583 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~38  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 6.068      ;
; -6.575 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~42  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 6.060      ;
; -6.575 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~38  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 6.060      ;
; -6.557 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[6]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.019      ;
; -6.557 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[5]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.019      ;
; -6.557 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[4]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.019      ;
; -6.557 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[3]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.019      ;
; -6.557 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[2]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.019      ;
; -6.557 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[1]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.019      ;
; -6.557 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[0]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.019      ;
; -6.549 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[6]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.011      ;
; -6.549 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[5]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.011      ;
; -6.549 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[4]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.011      ;
; -6.549 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[3]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.011      ;
; -6.549 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[2]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.011      ;
; -6.549 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[1]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.011      ;
; -6.549 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[0]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.078     ; 6.011      ;
; -6.345 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~34  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.830      ;
; -6.337 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~34  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.822      ;
; -6.294 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~130 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.779      ;
; -6.294 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~125 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.779      ;
; -6.294 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~129 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.779      ;
; -6.294 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~132 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.779      ;
; -6.294 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~128 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.779      ;
; -6.294 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~126 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.779      ;
; -6.294 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~127 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.779      ;
; -6.294 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~131 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.779      ;
; -6.286 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~130 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.771      ;
; -6.286 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~125 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.771      ;
; -6.286 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~129 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.771      ;
; -6.286 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~132 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.771      ;
; -6.286 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~128 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.771      ;
; -6.286 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~126 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.771      ;
; -6.286 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~127 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.771      ;
; -6.286 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~131 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.771      ;
; -6.274 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~46  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.753      ;
; -6.266 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~46  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.061     ; 5.745      ;
; -6.232 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~101 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.712      ;
; -6.232 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~105 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.712      ;
; -6.232 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~108 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.712      ;
; -6.232 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~107 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.712      ;
; -6.225 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~109 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.710      ;
; -6.225 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~113 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.710      ;
; -6.225 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~116 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.710      ;
; -6.224 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~101 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.704      ;
; -6.224 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~105 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.704      ;
; -6.224 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~108 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.704      ;
; -6.224 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~107 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.704      ;
; -6.217 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~109 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.702      ;
; -6.217 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~113 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.702      ;
; -6.217 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~116 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.055     ; 5.702      ;
; -6.207 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[6]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.620     ; 3.627      ;
; -6.207 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[5]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.620     ; 3.627      ;
; -6.207 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[4]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.620     ; 3.627      ;
; -6.207 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[3]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.620     ; 3.627      ;
; -6.207 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[2]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.620     ; 3.627      ;
; -6.207 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[1]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.620     ; 3.627      ;
; -6.207 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[0]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.620     ; 3.627      ;
; -6.198 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~82  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.063     ; 5.675      ;
; -6.180 ; T80s:cpu1|RD_n                 ; bufferedUART:io1|rxBuffer~34  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.608      ; 7.328      ;
; -6.173 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~61  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.056     ; 5.657      ;
; -6.173 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~65  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.056     ; 5.657      ;
; -6.173 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~68  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.056     ; 5.657      ;
; -6.173 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~64  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.056     ; 5.657      ;
; -6.173 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~62  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.056     ; 5.657      ;
; -6.167 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~106 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.057     ; 5.650      ;
; -6.166 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~42  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.054     ; 5.652      ;
; -6.166 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~38  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.054     ; 5.652      ;
; -6.165 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~61  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.056     ; 5.649      ;
; -6.165 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~65  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.056     ; 5.649      ;
; -6.165 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~68  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.056     ; 5.649      ;
; -6.165 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~64  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.056     ; 5.649      ;
; -6.165 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~62  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.056     ; 5.649      ;
; -6.159 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~106 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.057     ; 5.642      ;
; -6.140 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[6]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.077     ; 5.603      ;
; -6.140 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[5]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.077     ; 5.603      ;
; -6.140 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[4]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.077     ; 5.603      ;
; -6.140 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[3]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.077     ; 5.603      ;
; -6.140 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[2]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.077     ; 5.603      ;
; -6.140 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[1]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.077     ; 5.603      ;
; -6.140 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[0]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.077     ; 5.603      ;
; -6.139 ; T80s:cpu1|T80:u0|A[6]          ; bufferedUART:io1|rxBuffer~34  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 1.333      ; 8.012      ;
; -5.980 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~26  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.063     ; 5.457      ;
; -5.980 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~23  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.063     ; 5.457      ;
; -5.972 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~26  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.063     ; 5.449      ;
; -5.972 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~23  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.063     ; 5.449      ;
; -5.961 ; T80s:cpu1|RD_n                 ; bufferedUART:io1|rxBuffer~42  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.608      ; 7.109      ;
; -5.961 ; T80s:cpu1|RD_n                 ; bufferedUART:io1|rxBuffer~38  ; cpuClock         ; serialClkCount[15] ; 0.500        ; 0.608      ; 7.109      ;
; -5.953 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~77  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.433      ;
; -5.953 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~81  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.433      ;
; -5.953 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~84  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.433      ;
; -5.953 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~80  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.433      ;
; -5.953 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~78  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.433      ;
; -5.953 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~79  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.433      ;
; -5.953 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~83  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.060     ; 5.433      ;
; -5.948 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~138 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.057     ; 5.431      ;
; -5.948 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~133 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.057     ; 5.431      ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -3.158 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.657      ; 0.805      ;
; -3.158 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.657      ; 0.805      ;
; -3.158 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.657      ; 0.805      ;
; -3.102 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 1.679      ;
; -2.827 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 3.620      ; 1.099      ;
; -2.674 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 2.100      ;
; -2.673 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 2.101      ;
; -2.668 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.471      ; 2.109      ;
; -2.658 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.465      ; 2.113      ;
; -2.653 ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.453      ; 2.106      ;
; -2.648 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.465      ; 2.123      ;
; -2.637 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.456      ; 2.125      ;
; -2.554 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 2.227      ;
; -2.537 ; SBCTextDisplayRGB:io2|kbBuffer~57      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 2.244      ;
; -2.523 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 2.258      ;
; -2.523 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 2.258      ;
; -2.520 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.472      ; 2.258      ;
; -2.511 ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 2.263      ;
; -2.489 ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.456      ; 2.273      ;
; -2.481 ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.882      ; 1.207      ;
; -2.479 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.465      ; 2.292      ;
; -2.476 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.657      ; 1.487      ;
; -2.473 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.657      ; 1.490      ;
; -2.441 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.453      ; 2.318      ;
; -2.425 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.657      ; 1.538      ;
; -2.372 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 2.409      ;
; -2.322 ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 2.452      ;
; -2.242 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.657      ; 1.721      ;
; -2.228 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.478      ; 2.556      ;
; -2.220 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.478      ; 2.564      ;
; -2.211 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.657      ; 1.752      ;
; -2.172 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.478      ; 2.612      ;
; -2.158 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.482      ; 2.630      ;
; -2.145 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.657      ; 1.818      ;
; -2.119 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.463      ; 2.650      ;
; -2.119 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.463      ; 2.650      ;
; -2.117 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.478      ; 2.667      ;
; -2.097 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.478      ; 2.687      ;
; -2.085 ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.453      ; 2.674      ;
; -2.080 ; SBCTextDisplayRGB:io2|kbBuffer~18      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 2.694      ;
; -2.074 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.465      ; 2.697      ;
; -2.062 ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.456      ; 2.700      ;
; -2.018 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 2.763      ;
; -1.955 ; SBCTextDisplayRGB:io2|kbBuffer~15      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.472      ; 2.823      ;
; -1.945 ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 2.829      ;
; -1.922 ; SBCTextDisplayRGB:io2|kbBuffer~45      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.456      ; 2.840      ;
; -1.902 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.842      ; 2.746      ;
; -1.884 ; SBCTextDisplayRGB:io2|kbBuffer~23      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.453      ; 2.875      ;
; -1.830 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 2.951      ;
; -1.827 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 2.954      ;
; -1.798 ; SBCTextDisplayRGB:io2|kbBuffer~55      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 2.976      ;
; -1.768 ; SBCTextDisplayRGB:io2|kbBuffer~19      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.465      ; 3.003      ;
; -1.756 ; SBCTextDisplayRGB:io2|kbBuffer~54      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 3.018      ;
; -1.752 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.465      ; 3.019      ;
; -1.707 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.645      ; 2.244      ;
; -1.698 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.657      ; 2.265      ;
; -1.684 ; SBCTextDisplayRGB:io2|kbBuffer~53      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.471      ; 3.093      ;
; -1.676 ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.465      ; 3.095      ;
; -1.674 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 3.107      ;
; -1.671 ; SBCTextDisplayRGB:io2|kbBuffer~38      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.453      ; 3.088      ;
; -1.669 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.645      ; 2.282      ;
; -1.646 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 3.128      ;
; -1.635 ; SBCTextDisplayRGB:io2|kbBuffer~25      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 3.139      ;
; -1.623 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.478      ; 3.161      ;
; -1.616 ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.456      ; 3.146      ;
; -1.602 ; SBCTextDisplayRGB:io2|kbBuffer~58      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.456      ; 3.160      ;
; -1.601 ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.465      ; 3.170      ;
; -1.574 ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.465      ; 3.197      ;
; -1.535 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.472      ; 3.243      ;
; -1.522 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.478      ; 3.262      ;
; -1.510 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 3.264      ;
; -1.498 ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 3.283      ;
; -1.466 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|host_read_flag       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.235      ; 3.575      ;
; -1.415 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.453      ; 3.344      ;
; -1.413 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.660      ; 2.553      ;
; -1.399 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.478      ; 3.385      ;
; -1.389 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 3.664      ; 2.581      ;
; -1.339 ; SBCTextDisplayRGB:io2|kbBuffer~60      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.478      ; 3.445      ;
; -1.336 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 3.438      ;
; -1.307 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.087      ; 1.086      ;
; -1.303 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[21]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.406      ; 1.909      ;
; -1.297 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[23]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.406      ; 1.915      ;
; -1.297 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[10]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.406      ; 1.915      ;
; -1.296 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[14]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.406      ; 1.916      ;
; -1.256 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.840      ; 3.390      ;
; -1.256 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.840      ; 3.390      ;
; -1.256 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.840      ; 3.390      ;
; -1.256 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.840      ; 3.390      ;
; -1.256 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.840      ; 3.390      ;
; -1.256 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.840      ; 3.390      ;
; -1.256 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.840      ; 3.390      ;
; -1.256 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.840      ; 3.390      ;
; -1.140 ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.456      ; 3.622      ;
; -1.134 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|host_read_flag       ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 5.235      ; 3.907      ;
; -1.132 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 3.649      ;
; -1.131 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[8]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.759      ; 3.434      ;
; -1.129 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 3.652      ;
; -1.110 ; SBCTextDisplayRGB:io2|kbBuffer~24      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.453      ; 3.649      ;
; -1.054 ; SBCTextDisplayRGB:io2|kbBuffer~11      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.468      ; 3.720      ;
; -1.042 ; SBCTextDisplayRGB:io2|kbBuffer~59      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 4.456      ; 3.720      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.844 ; serialClkCount[15]                              ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.766      ; 1.532      ;
; -1.344 ; serialClkCount[15]                              ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.766      ; 1.532      ;
; 0.462  ; T80s:cpu1|T80:u0|A[5]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 1.470      ; 2.199      ;
; 0.482  ; T80s:cpu1|T80:u0|A[3]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.470      ; 2.219      ;
; 0.483  ; T80s:cpu1|T80:u0|A[3]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.477      ; 2.227      ;
; 0.486  ; T80s:cpu1|T80:u0|A[3]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 1.480      ; 2.233      ;
; 0.486  ; T80s:cpu1|T80:u0|A[3]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 1.474      ; 2.227      ;
; 0.491  ; T80s:cpu1|T80:u0|A[5]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 1.477      ; 2.235      ;
; 0.491  ; T80s:cpu1|T80:u0|A[6]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 1.470      ; 2.228      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive                   ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive                   ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]           ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]           ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]           ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]           ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]           ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]           ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]           ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]           ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]           ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]           ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]          ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]          ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]          ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]          ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]          ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]          ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]          ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]          ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]          ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]          ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]          ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]          ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]          ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]          ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]          ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]            ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]            ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]            ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift                  ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]          ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps                   ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll                 ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num                    ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity                ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR                    ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]          ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]            ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]            ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]            ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl                   ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                               ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]                 ; SBCTextDisplayRGB:io2|param4[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]                 ; SBCTextDisplayRGB:io2|param3[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]                 ; SBCTextDisplayRGB:io2|param2[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.dispWrite       ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]           ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]           ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]           ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]           ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]             ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR                    ; SBCTextDisplayRGB:io2|dispWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]             ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]             ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]             ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle            ; SBCTextDisplayRGB:io2|dispState.idle                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]                 ; SBCTextDisplayRGB:io2|param1[0]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]             ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]             ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]             ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteSent              ; SBCTextDisplayRGB:io2|dispByteSent                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse                ; SBCTextDisplayRGB:io2|attInverse                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold                   ; SBCTextDisplayRGB:io2|attBold                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
+--------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                                                                             ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                                                                             ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                                                                                  ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                                                                              ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                                                                                 ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                                                                               ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                                                                             ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                                                                             ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.705 ; bufferedUART:io1|dataOut[5]                                                                            ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.202      ; 1.213      ;
; 0.748 ; T80s:cpu1|T80:u0|R[6]                                                                                  ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.054      ;
; 0.755 ; T80s:cpu1|T80:u0|I[7]                                                                                  ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.061      ;
; 0.765 ; T80s:cpu1|T80:u0|ACC[7]                                                                                ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.071      ;
; 0.905 ; T80s:cpu1|T80:u0|ACC[6]                                                                                ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; T80s:cpu1|T80:u0|ACC[1]                                                                                ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; T80s:cpu1|T80:u0|ACC[2]                                                                                ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.213      ;
; 0.916 ; T80s:cpu1|T80:u0|ACC[0]                                                                                ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.222      ;
; 0.917 ; T80s:cpu1|T80:u0|Ap[7]                                                                                 ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.223      ;
; 0.919 ; T80s:cpu1|T80:u0|Ap[5]                                                                                 ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.225      ;
; 0.924 ; T80s:cpu1|T80:u0|ACC[5]                                                                                ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.230      ;
; 0.947 ; T80s:cpu1|T80:u0|XY_State[1]                                                                           ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.253      ;
; 0.972 ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.278      ;
; 0.973 ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.279      ;
; 0.974 ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[7]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.280      ;
; 1.092 ; T80s:cpu1|T80:u0|TState[2]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.398      ;
; 1.093 ; T80s:cpu1|T80:u0|TState[2]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.399      ;
; 1.094 ; T80s:cpu1|T80:u0|TState[2]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[7]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.400      ;
; 1.172 ; T80s:cpu1|T80:u0|R[4]                                                                                  ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; T80s:cpu1|T80:u0|Alternate                                                                             ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.481      ;
; 1.177 ; T80s:cpu1|T80:u0|R[2]                                                                                  ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.183 ; T80s:cpu1|T80:u0|I[2]                                                                                  ; T80s:cpu1|T80:u0|A[10]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.489      ;
; 1.196 ; T80s:cpu1|T80:u0|XY_Ind                                                                                ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.502      ;
; 1.221 ; T80s:cpu1|T80:u0|R[1]                                                                                  ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; T80s:cpu1|T80:u0|R[0]                                                                                  ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; T80s:cpu1|T80:u0|R[5]                                                                                  ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.238 ; T80s:cpu1|T80:u0|TState[1]                                                                             ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.544      ;
; 1.240 ; T80s:cpu1|T80:u0|TState[1]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.546      ;
; 1.241 ; T80s:cpu1|T80:u0|Ap[2]                                                                                 ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.547      ;
; 1.242 ; T80s:cpu1|T80:u0|TState[1]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.548      ;
; 1.242 ; T80s:cpu1|T80:u0|TState[1]                                                                             ; T80s:cpu1|T80:u0|TmpAddr[7]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.548      ;
; 1.257 ; T80s:cpu1|T80:u0|MCycle[2]                                                                             ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.563      ;
; 1.262 ; T80s:cpu1|T80:u0|Ap[4]                                                                                 ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.568      ;
; 1.274 ; T80s:cpu1|T80:u0|ACC[4]                                                                                ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.580      ;
; 1.419 ; bufferedUART:io1|dataOut[2]                                                                            ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.216      ; 1.941      ;
; 1.474 ; T80s:cpu1|T80:u0|Ap[3]                                                                                 ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.780      ;
; 1.474 ; T80s:cpu1|T80:u0|DO[5]                                                                                 ; T80s:cpu1|T80:u0|DO[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.780      ;
; 1.488 ; T80s:cpu1|T80:u0|ACC[6]                                                                                ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.794      ;
; 1.519 ; T80s:cpu1|T80:u0|ACC[0]                                                                                ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.825      ;
; 1.539 ; T80s:cpu1|T80:u0|TState[0]                                                                             ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.845      ;
; 1.547 ; T80s:cpu1|T80:u0|Ap[1]                                                                                 ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.853      ;
; 1.566 ; T80s:cpu1|T80:u0|F[4]                                                                                  ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.872      ;
; 1.593 ; T80s:cpu1|T80:u0|Ap[0]                                                                                 ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.899      ;
; 1.596 ; T80s:cpu1|T80:u0|ACC[3]                                                                                ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.902      ;
; 1.607 ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.779      ; 5.996      ;
; 1.609 ; T80s:cpu1|T80:u0|MCycle[1]                                                                             ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.915      ;
; 1.617 ; T80s:cpu1|T80:u0|Halt_FF                                                                               ; T80s:cpu1|T80:u0|IR[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.008      ; 1.931      ;
; 1.620 ; T80s:cpu1|T80:u0|Halt_FF                                                                               ; T80s:cpu1|T80:u0|IR[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.008      ; 1.934      ;
; 1.631 ; T80s:cpu1|T80:u0|XY_Ind                                                                                ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.937      ;
; 1.638 ; T80s:cpu1|T80:u0|F[0]                                                                                  ; T80s:cpu1|T80:u0|Fp[0]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 1.938      ;
; 1.651 ; T80s:cpu1|T80:u0|R[4]                                                                                  ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.957      ;
; 1.701 ; T80s:cpu1|T80:u0|R[1]                                                                                  ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.701 ; T80s:cpu1|T80:u0|R[0]                                                                                  ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.705 ; T80s:cpu1|T80:u0|R[5]                                                                                  ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.011      ;
; 1.732 ; sd_controller:sd1|dout[6]                                                                              ; T80s:cpu1|DI_Reg[6]            ; clk              ; cpuClock    ; 0.000        ; 1.020      ; 3.058      ;
; 1.737 ; T80s:cpu1|T80:u0|R[4]                                                                                  ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.043      ;
; 1.743 ; T80s:cpu1|T80:u0|IncDecZ                                                                               ; T80s:cpu1|T80:u0|IncDecZ       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.049      ;
; 1.749 ; T80s:cpu1|T80:u0|TmpAddr[9]                                                                            ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.055      ;
; 1.750 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[14] ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 2.050      ;
; 1.760 ; bufferedUART:io1|dataOut[5]                                                                            ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.214      ; 2.280      ;
; 1.762 ; T80s:cpu1|T80:u0|XY_Ind                                                                                ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.068      ;
; 1.766 ; T80s:cpu1|T80:u0|R[2]                                                                                  ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.072      ;
; 1.780 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][1]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[1]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.010      ; 2.096      ;
; 1.787 ; T80s:cpu1|T80:u0|R[0]                                                                                  ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.093      ;
; 1.790 ; SBCTextDisplayRGB:io2|dataOut[4]                                                                       ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.206      ; 2.302      ;
; 1.791 ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.097      ;
; 1.793 ; SBCTextDisplayRGB:io2|dataOut[0]                                                                       ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.210      ; 2.309      ;
; 1.794 ; T80s:cpu1|T80:u0|PC[0]                                                                                 ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.100      ;
; 1.796 ; T80s:cpu1|T80:u0|XY_State[0]                                                                           ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.102      ;
; 1.821 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock         ; cpuClock    ; 0.000        ; -0.011     ; 2.116      ;
; 1.852 ; T80s:cpu1|T80:u0|R[2]                                                                                  ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.158      ;
; 1.861 ; T80s:cpu1|T80:u0|ACC[4]                                                                                ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.167      ;
; 1.872 ; T80s:cpu1|T80:u0|ACC[7]                                                                                ; T80s:cpu1|T80:u0|I[7]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 2.175      ;
; 1.877 ; T80s:cpu1|T80:u0|R[3]                                                                                  ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.183      ;
; 1.891 ; T80s:cpu1|T80:u0|R[1]                                                                                  ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.197      ;
; 1.893 ; T80s:cpu1|T80:u0|Ap[6]                                                                                 ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.199      ;
; 1.928 ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|address_reg_a[0] ; T80s:cpu1|DI_Reg[4]            ; clk              ; cpuClock    ; 0.000        ; 1.035      ; 3.269      ;
; 1.930 ; T80s:cpu1|T80:u0|MCycle[0]                                                                             ; T80s:cpu1|T80:u0|Pre_XY_F_M[0] ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 2.234      ;
; 1.938 ; T80s:cpu1|T80:u0|R[2]                                                                                  ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.244      ;
; 1.948 ; T80s:cpu1|T80:u0|F[1]                                                                                  ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.254      ;
; 1.964 ; T80s:cpu1|T80:u0|DO[3]                                                                                 ; T80s:cpu1|T80:u0|DO[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.270      ;
; 1.965 ; T80s:cpu1|T80:u0|I[6]                                                                                  ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.016     ; 2.255      ;
; 1.965 ; T80s:cpu1|T80:u0|DO[7]                                                                                 ; T80s:cpu1|T80:u0|DO[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.271      ;
; 1.970 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][1]                                                              ; T80s:cpu1|T80:u0|RegBusA_r[1]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.276      ;
; 1.977 ; T80s:cpu1|T80:u0|R[1]                                                                                  ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.283      ;
; 1.977 ; T80s:cpu1|T80:u0|R[0]                                                                                  ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.283      ;
; 1.992 ; bufferedUART:io1|dataOut[2]                                                                            ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.216      ; 2.514      ;
; 2.003 ; T80s:cpu1|IORQ_n                                                                                       ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.775      ; 6.388      ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.762 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.068      ;
; 0.763 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.069      ;
; 0.763 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~55            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.069      ;
; 0.764 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.070      ;
; 0.765 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~60            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.071      ;
; 0.766 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~122           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.072      ;
; 0.904 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~121           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.210      ;
; 0.918 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.224      ;
; 0.924 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~53            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.230      ;
; 0.927 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~54            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.233      ;
; 0.928 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.234      ;
; 1.082 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~45            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.388      ;
; 1.136 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.442      ;
; 1.139 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.445      ;
; 1.150 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~23            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.457      ;
; 1.150 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~87            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.457      ;
; 1.166 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.472      ;
; 1.172 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.479      ;
; 1.176 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.483      ;
; 1.189 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.495      ;
; 1.209 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~59            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.515      ;
; 1.214 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.520      ;
; 1.215 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~48            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.521      ;
; 1.218 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.527      ;
; 1.222 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~49            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.527      ;
; 1.225 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.532      ;
; 1.230 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.536      ;
; 1.235 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~86            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.542      ;
; 1.237 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.543      ;
; 1.238 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.544      ;
; 1.242 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.548      ;
; 1.242 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~56            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.548      ;
; 1.243 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.549      ;
; 1.271 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.577      ;
; 1.284 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.590      ;
; 1.302 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.608      ;
; 1.307 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.613      ;
; 1.357 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.647      ;
; 1.360 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.650      ;
; 1.367 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.673      ;
; 1.404 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~124           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.711      ;
; 1.412 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.718      ;
; 1.418 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~85            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.725      ;
; 1.432 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~92            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.739      ;
; 1.438 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.698      ; 4.746      ;
; 1.438 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~93            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.698      ; 4.746      ;
; 1.438 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~97            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.698      ; 4.746      ;
; 1.438 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.698      ; 4.746      ;
; 1.438 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~96            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.698      ; 4.746      ;
; 1.438 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~94            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.698      ; 4.746      ;
; 1.438 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~95            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.698      ; 4.746      ;
; 1.438 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~99            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.698      ; 4.746      ;
; 1.438 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.744      ;
; 1.439 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.745      ;
; 1.439 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.745      ;
; 1.440 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.746      ;
; 1.441 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~21            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.691      ; 4.742      ;
; 1.441 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.691      ; 4.742      ;
; 1.441 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.691      ; 4.742      ;
; 1.441 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.691      ; 4.742      ;
; 1.441 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~22            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.691      ; 4.742      ;
; 1.441 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~27            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.691      ; 4.742      ;
; 1.454 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~57            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.759      ;
; 1.455 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.760      ;
; 1.473 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.779      ;
; 1.477 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~18            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.003     ; 1.780      ;
; 1.485 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.791      ;
; 1.488 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~112           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.797      ;
; 1.513 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~130           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.008      ; 1.827      ;
; 1.534 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.840      ;
; 1.541 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.847      ;
; 1.541 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.847      ;
; 1.543 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxState.idle           ; clk                ; serialClkCount[15] ; 0.000        ; -0.041     ; 1.808      ;
; 1.547 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~120           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 1.854      ;
; 1.549 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~51            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.855      ;
; 1.557 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~58            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.694      ; 4.861      ;
; 1.557 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~53            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.694      ; 4.861      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -5.144 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.290      ;
; -5.144 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.290      ;
; -5.144 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.290      ;
; -5.144 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.290      ;
; -5.144 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.290      ;
; -5.144 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.290      ;
; -5.144 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.290      ;
; -5.134 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.280      ;
; -5.134 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.280      ;
; -5.134 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.280      ;
; -5.134 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.280      ;
; -5.134 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.280      ;
; -5.134 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.280      ;
; -5.130 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.276      ;
; -5.130 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.276      ;
; -5.130 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.276      ;
; -5.130 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 6.276      ;
; -5.103 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.974      ;
; -5.103 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.974      ;
; -5.103 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.974      ;
; -5.103 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.974      ;
; -5.103 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.974      ;
; -5.103 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.974      ;
; -5.103 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.974      ;
; -5.093 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.964      ;
; -5.093 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.964      ;
; -5.093 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.964      ;
; -5.093 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.964      ;
; -5.093 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.964      ;
; -5.093 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.964      ;
; -5.089 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.960      ;
; -5.089 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.960      ;
; -5.089 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.960      ;
; -5.089 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.960      ;
; -5.075 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 6.200      ;
; -5.075 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 6.200      ;
; -5.075 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 6.200      ;
; -5.075 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 6.200      ;
; -5.075 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 6.200      ;
; -5.075 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 6.200      ;
; -5.034 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.884      ;
; -5.034 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.884      ;
; -5.034 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.884      ;
; -5.034 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.884      ;
; -5.034 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.884      ;
; -5.034 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.884      ;
; -4.793 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.643      ;
; -4.793 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.643      ;
; -4.793 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.643      ;
; -4.793 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.643      ;
; -4.793 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.643      ;
; -4.793 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.643      ;
; -4.793 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.643      ;
; -4.783 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.633      ;
; -4.783 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.633      ;
; -4.783 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.633      ;
; -4.783 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.633      ;
; -4.783 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.633      ;
; -4.783 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.633      ;
; -4.779 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.629      ;
; -4.779 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.629      ;
; -4.779 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.629      ;
; -4.779 ; T80s:cpu1|T80:u0|A[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.629      ;
; -4.753 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.624      ;
; -4.753 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.624      ;
; -4.753 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.624      ;
; -4.753 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.624      ;
; -4.753 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.624      ;
; -4.753 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.624      ;
; -4.753 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.624      ;
; -4.749 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.874      ;
; -4.749 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.874      ;
; -4.749 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.874      ;
; -4.749 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.585      ; 5.874      ;
; -4.749 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.599      ;
; -4.749 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.599      ;
; -4.749 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.599      ;
; -4.749 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.599      ;
; -4.749 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.599      ;
; -4.749 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.599      ;
; -4.749 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.599      ;
; -4.747 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 5.893      ;
; -4.747 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 5.893      ;
; -4.747 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 5.893      ;
; -4.747 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 5.893      ;
; -4.747 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 5.893      ;
; -4.747 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 5.893      ;
; -4.747 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.606      ; 5.893      ;
; -4.743 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.614      ;
; -4.743 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.614      ;
; -4.743 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.614      ;
; -4.743 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.614      ;
; -4.743 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.614      ;
; -4.743 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.331      ; 6.614      ;
; -4.739 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.589      ;
; -4.739 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.589      ;
; -4.739 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.589      ;
; -4.739 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.589      ;
; -4.739 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.589      ;
; -4.739 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.310      ; 6.589      ;
+--------+-----------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.589 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.626      ;
; -1.589 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.626      ;
; -1.589 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.626      ;
; -1.589 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.626      ;
; -1.589 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.626      ;
; -1.589 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.626      ;
; -1.589 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.626      ;
; -1.589 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.626      ;
; -1.589 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.003     ; 2.626      ;
; -1.474 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.511      ;
; -1.474 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.511      ;
; -1.474 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.511      ;
; -1.474 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.511      ;
; -1.474 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.511      ;
; -1.474 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.511      ;
; -1.474 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.511      ;
; -1.474 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.511      ;
; -1.474 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.003     ; 2.511      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                        ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.097 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.818      ; 1.955      ;
; -0.097 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.818      ; 1.955      ;
; -0.097 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.818      ; 1.955      ;
; 0.936  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 2.728      ; 2.332      ;
; 0.936  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 2.728      ; 2.332      ;
; 1.048  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 2.728      ; 2.220      ;
; 1.048  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 2.728      ; 2.220      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -2.826 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 1.955      ;
; -2.826 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 1.955      ;
; -2.826 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 4.475      ; 1.955      ;
; -0.981 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 3.395      ; 2.220      ;
; -0.981 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 3.395      ; 2.220      ;
; -0.869 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 3.395      ; 2.332      ;
; -0.869 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 3.395      ; 2.332      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                           ;
+-------+------------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 1.465 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.755      ;
; 1.465 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.755      ;
; 1.465 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.755      ;
; 1.465 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 4.755      ;
; 1.791 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 5.081      ;
; 1.791 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 5.081      ;
; 1.791 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 5.081      ;
; 1.791 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 5.081      ;
; 1.791 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 5.081      ;
; 1.791 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.680      ; 5.081      ;
; 1.846 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.157      ;
; 1.846 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.157      ;
; 1.846 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.157      ;
; 1.846 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.157      ;
; 1.850 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.161      ;
; 1.850 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.161      ;
; 1.850 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.161      ;
; 1.850 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.161      ;
; 1.850 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.161      ;
; 1.850 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.161      ;
; 1.860 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.171      ;
; 1.860 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.171      ;
; 1.860 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.171      ;
; 1.860 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.171      ;
; 1.860 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.171      ;
; 1.860 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.171      ;
; 1.860 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.701      ; 5.171      ;
; 1.965 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 4.755      ;
; 1.965 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 4.755      ;
; 1.965 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 4.755      ;
; 1.965 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 4.755      ;
; 2.291 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 5.081      ;
; 2.291 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 5.081      ;
; 2.291 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 5.081      ;
; 2.291 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 5.081      ;
; 2.291 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 5.081      ;
; 2.291 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.680      ; 5.081      ;
; 2.346 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.157      ;
; 2.346 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.157      ;
; 2.346 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.157      ;
; 2.346 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.157      ;
; 2.350 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.161      ;
; 2.350 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.161      ;
; 2.350 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.161      ;
; 2.350 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.161      ;
; 2.350 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.161      ;
; 2.350 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.161      ;
; 2.360 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.171      ;
; 2.360 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.171      ;
; 2.360 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.171      ;
; 2.360 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.171      ;
; 2.360 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.171      ;
; 2.360 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.171      ;
; 2.360 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.701      ; 5.171      ;
; 4.306 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.310      ; 5.422      ;
; 4.306 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.310      ; 5.422      ;
; 4.306 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.310      ; 5.422      ;
; 4.306 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.310      ; 5.422      ;
; 4.395 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 4.786      ;
; 4.395 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 4.786      ;
; 4.395 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 4.786      ;
; 4.395 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 4.786      ;
; 4.517 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.077     ; 3.246      ;
; 4.517 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.077     ; 3.246      ;
; 4.517 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.077     ; 3.246      ;
; 4.517 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.077     ; 3.246      ;
; 4.632 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.310      ; 5.748      ;
; 4.632 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.310      ; 5.748      ;
; 4.632 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.310      ; 5.748      ;
; 4.632 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.310      ; 5.748      ;
; 4.632 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.310      ; 5.748      ;
; 4.632 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.310      ; 5.748      ;
; 4.687 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.824      ;
; 4.687 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.824      ;
; 4.687 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.824      ;
; 4.687 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.824      ;
; 4.691 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.828      ;
; 4.691 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.828      ;
; 4.691 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.828      ;
; 4.691 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.828      ;
; 4.691 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.828      ;
; 4.691 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.828      ;
; 4.701 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.838      ;
; 4.701 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.838      ;
; 4.701 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.838      ;
; 4.701 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.838      ;
; 4.701 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.838      ;
; 4.701 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.838      ;
; 4.701 ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.331      ; 5.838      ;
; 4.705 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.078     ; 3.433      ;
; 4.705 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.078     ; 3.433      ;
; 4.705 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.078     ; 3.433      ;
; 4.705 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.078     ; 3.433      ;
; 4.721 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 5.112      ;
; 4.721 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 5.112      ;
; 4.721 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 5.112      ;
; 4.721 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 5.112      ;
; 4.721 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 5.112      ;
; 4.721 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 5.112      ;
; 4.738 ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.310      ; 5.854      ;
+-------+------------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.208 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.511      ;
; 2.208 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.511      ;
; 2.208 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.511      ;
; 2.208 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.511      ;
; 2.208 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.511      ;
; 2.208 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.511      ;
; 2.208 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.511      ;
; 2.208 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.511      ;
; 2.208 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.003     ; 2.511      ;
; 2.323 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.626      ;
; 2.323 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.626      ;
; 2.323 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.626      ;
; 2.323 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.626      ;
; 2.323 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.626      ;
; 2.323 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.626      ;
; 2.323 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.626      ;
; 2.323 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.003     ; 2.626      ;
; 2.323 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.003     ; 2.626      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -4.399 ; -3.157       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -4.399 ; -3.157       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -4.399 ; -3.157       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -4.399 ; -3.157       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -4.399 ; -3.157       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -4.399 ; -3.157       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -4.399 ; -3.157       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -4.399 ; -3.157       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -4.399 ; -3.157       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -4.399 ; -3.157       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -4.399 ; -3.157       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -4.399 ; -3.157       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -4.399 ; -3.157       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -4.399 ; -3.157       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -4.399 ; -3.157       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -4.399 ; -3.157       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -4.399 ; -3.157       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -4.399 ; -3.157       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -4.399 ; -3.157       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -4.399 ; -3.157       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -4.399 ; -3.157       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -4.399 ; -3.157       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -4.316 ; -3.074       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -4.316 ; -3.074       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~13clkctrl|inclk[0]                ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~13clkctrl|inclk[0]                ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~13clkctrl|outclk                  ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~13clkctrl|outclk                  ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~7|combout                         ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~7|combout                         ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -3.157 ; -3.157       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -3.157 ; -3.157       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -3.074 ; -3.074       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~8|combout                         ;
; -3.074 ; -3.074       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~8|combout                         ;
; -3.074 ; -3.074       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd1|host_read_flag|clk                 ;
; -3.074 ; -3.074       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd1|host_read_flag|clk                 ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -2.829 ; -1.587       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -2.829 ; -1.587       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.587 ; -1.587       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb|combout                           ;
; -1.587 ; -1.587       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb|combout                           ;
; -1.587 ; -1.587       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~clkctrl|inclk[0]                  ;
; -1.587 ; -1.587       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~clkctrl|inclk[0]                  ;
; -1.587 ; -1.587       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~clkctrl|outclk                    ;
; -1.587 ; -1.587       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~clkctrl|outclk                    ;
; -1.587 ; -1.587       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[0]|clk                     ;
; -1.587 ; -1.587       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[0]|clk                     ;
; -1.587 ; -1.587       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[1]|clk                     ;
; -1.587 ; -1.587       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[1]|clk                     ;
; -1.587 ; -1.587       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[2]|clk                     ;
; -1.587 ; -1.587       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[2]|clk                     ;
; -1.587 ; -1.587       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[3]|clk                     ;
; -1.587 ; -1.587       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[3]|clk                     ;
; -1.587 ; -1.587       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[4]|clk                     ;
; -1.587 ; -1.587       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io1|dataOut[4]|clk                     ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 14.652 ; 14.652 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.691  ; 6.691  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 3.736  ; 3.736  ; Rise       ; clk             ;
; sdMISO       ; clk        ; 10.342 ; 10.342 ; Rise       ; clk             ;
; rxd1         ; clk        ; 9.168  ; 9.168  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.789  ; 7.789  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.622  ; 7.622  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.215  ; 7.215  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.235  ; 7.235  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.392  ; 7.392  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.789  ; 7.789  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.600  ; 7.600  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.576  ; 6.576  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.741  ; 6.741  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -4.421 ; -4.421 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -3.927 ; -3.927 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -3.470 ; -3.470 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -5.350 ; -5.350 ; Rise       ; clk             ;
; rxd1         ; clk        ; -6.077 ; -6.077 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.741 ; -5.741 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -6.130 ; -6.130 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -6.376 ; -6.376 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.396 ; -6.396 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.548 ; -6.548 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.278 ; -6.278 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -6.279 ; -6.279 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -5.741 ; -5.741 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -5.901 ; -5.901 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 8.029  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 8.029  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.398  ; 9.398  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 10.135 ; 10.135 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 9.598  ; 9.598  ; Fall       ; T80s:cpu1|IORQ_n   ;
; driveLED         ; clk                ; 8.506  ; 8.506  ; Rise       ; clk                ;
; hSync            ; clk                ; 9.603  ; 9.603  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.837  ; 8.837  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.518  ; 8.518  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.356  ; 8.356  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.038  ; 8.038  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.837  ; 8.837  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.037  ; 8.037  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.410  ; 8.410  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.362  ; 8.362  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.022  ; 8.022  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 7.229  ; 7.229  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 7.275  ; 7.275  ; Rise       ; clk                ;
; sdCS             ; clk                ; 9.447  ; 9.447  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 11.773 ; 11.773 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 9.767  ; 9.767  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.509  ; 9.509  ; Rise       ; clk                ;
; video            ; clk                ; 9.198  ; 9.198  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.901  ; 8.901  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.189  ; 8.189  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.682  ; 8.682  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.828  ; 8.828  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.709  ; 8.709  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.656  ; 8.656  ; Rise       ; clk                ;
; videoSync        ; clk                ; 10.709 ; 10.709 ; Rise       ; clk                ;
; rts1             ; clk                ; 10.816 ; 10.816 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.856 ; 10.856 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 12.536 ; 12.536 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.273 ; 13.273 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 12.736 ; 12.736 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.681 ; 10.681 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.681 ; 10.681 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.148  ; 8.148  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.797  ; 6.797  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 6.379  ; 6.379  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.088  ; 7.088  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.427  ; 7.427  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.406  ; 7.406  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.034  ; 7.034  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 8.874  ; 8.874  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 9.985  ; 9.985  ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.157  ; 9.157  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.854  ; 9.854  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.786  ; 9.786  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.827  ; 9.827  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 8.627  ; 8.627  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.134 ; 10.134 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.652 ; 10.652 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.554 ; 10.554 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.652 ; 10.652 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.267  ; 9.267  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.569  ; 9.569  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 9.854  ; 9.854  ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.259 ; 10.259 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 8.959  ; 8.959  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 8.275  ; 8.275  ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 9.822  ; 9.822  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.690  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.690  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.398  ; 9.398  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 10.135 ; 10.135 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 9.598  ; 9.598  ; Fall       ; T80s:cpu1|IORQ_n   ;
; driveLED         ; clk                ; 8.506  ; 8.506  ; Rise       ; clk                ;
; hSync            ; clk                ; 9.603  ; 9.603  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.022  ; 8.022  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.518  ; 8.518  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.356  ; 8.356  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.038  ; 8.038  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.837  ; 8.837  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.037  ; 8.037  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.410  ; 8.410  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.362  ; 8.362  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.022  ; 8.022  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 7.229  ; 7.229  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 7.275  ; 7.275  ; Rise       ; clk                ;
; sdCS             ; clk                ; 9.447  ; 9.447  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 9.607  ; 9.607  ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 9.767  ; 9.767  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.509  ; 9.509  ; Rise       ; clk                ;
; video            ; clk                ; 9.198  ; 9.198  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.901  ; 8.901  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.189  ; 8.189  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.682  ; 8.682  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.828  ; 8.828  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.709  ; 8.709  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.656  ; 8.656  ; Rise       ; clk                ;
; videoSync        ; clk                ; 10.402 ; 10.402 ; Rise       ; clk                ;
; rts1             ; clk                ; 10.816 ; 10.816 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 7.573  ; 7.573  ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 10.984 ; 10.984 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 8.600  ; 8.600  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 7.863  ; 7.863  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 6.379  ; 6.379  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.681 ; 10.681 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.148  ; 8.148  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.797  ; 6.797  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 6.379  ; 6.379  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.088  ; 7.088  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.427  ; 7.427  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.406  ; 7.406  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.034  ; 7.034  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 8.874  ; 8.874  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 9.985  ; 9.985  ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.157  ; 9.157  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.854  ; 9.854  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.786  ; 9.786  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.827  ; 9.827  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 8.627  ; 8.627  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.134 ; 10.134 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 8.275  ; 8.275  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.554 ; 10.554 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.652 ; 10.652 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.267  ; 9.267  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.569  ; 9.569  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 9.854  ; 9.854  ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.259 ; 10.259 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 8.959  ; 8.959  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 8.275  ; 8.275  ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 9.822  ; 9.822  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.783 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.793 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.197 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.477 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.477 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.477 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.783 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.497 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.594 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.931  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.941  ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.345 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.625  ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.625  ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.625  ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.931  ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.645  ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.742 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.783    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.793    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.197    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.477    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.477    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.477    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.783    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.497    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 12.594    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.931     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 8.941     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.345    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.625     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.625     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.625     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 8.931     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.645     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.742    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -4.925 ; -1815.917     ;
; cpuClock           ; -4.889 ; -1189.231     ;
; serialClkCount[15] ; -1.867 ; -268.200      ;
; T80s:cpu1|IORQ_n   ; -1.696 ; -73.106       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.218 ; -7.822        ;
; T80s:cpu1|IORQ_n   ; -0.881 ; -9.664        ;
; serialClkCount[15] ; -0.093 ; -0.182        ;
; cpuClock           ; 0.005  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.326 ; -35.026       ;
; clk                ; 0.001  ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.228  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.476 ; -1.428        ;
; serialClkCount[15] ; 0.121  ; 0.000         ;
; clk                ; 0.850  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -2167.732     ;
; T80s:cpu1|IORQ_n   ; -1.565 ; -185.660      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
+--------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.925 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.958      ;
; -4.916 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.030      ; 5.945      ;
; -4.902 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.935      ;
; -4.897 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.930      ;
; -4.894 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.937      ;
; -4.885 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.918      ;
; -4.885 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.030      ; 5.914      ;
; -4.881 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.030      ; 5.910      ;
; -4.878 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.942      ;
; -4.878 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.939      ;
; -4.877 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.930      ;
; -4.872 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.937      ;
; -4.866 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.919      ;
; -4.862 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.905      ;
; -4.855 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.035      ; 5.889      ;
; -4.851 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.894      ;
; -4.851 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.884      ;
; -4.846 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.034      ; 5.879      ;
; -4.846 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.031      ; 5.876      ;
; -4.845 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.906      ;
; -4.842 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.030      ; 5.871      ;
; -4.841 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.050      ; 5.890      ;
; -4.832 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.897      ;
; -4.832 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.035      ; 5.866      ;
; -4.828 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.861      ;
; -4.827 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.035      ; 5.861      ;
; -4.825 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.890      ;
; -4.824 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.045      ; 5.868      ;
; -4.823 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.856      ;
; -4.820 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.884      ;
; -4.820 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.863      ;
; -4.818 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.851      ;
; -4.816 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.880      ;
; -4.815 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.876      ;
; -4.815 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.035      ; 5.849      ;
; -4.815 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.031      ; 5.845      ;
; -4.811 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.844      ;
; -4.811 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.030      ; 5.840      ;
; -4.811 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.031      ; 5.841      ;
; -4.809 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.030      ; 5.838      ;
; -4.808 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.861      ;
; -4.808 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.873      ;
; -4.808 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.870      ;
; -4.807 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.030      ; 5.836      ;
; -4.807 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.055      ; 5.861      ;
; -4.804 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.868      ;
; -4.804 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.865      ;
; -4.803 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.856      ;
; -4.802 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.067      ; 5.868      ;
; -4.798 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.863      ;
; -4.796 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.861      ;
; -4.796 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.055      ; 5.850      ;
; -4.795 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.828      ;
; -4.792 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.845      ;
; -4.792 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.045      ; 5.836      ;
; -4.790 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.823      ;
; -4.788 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.831      ;
; -4.787 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.830      ;
; -4.781 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.045      ; 5.825      ;
; -4.780 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.813      ;
; -4.778 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.811      ;
; -4.778 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.030      ; 5.807      ;
; -4.777 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.820      ;
; -4.776 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.035      ; 5.810      ;
; -4.775 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.837      ;
; -4.774 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.030      ; 5.803      ;
; -4.772 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.030      ; 5.801      ;
; -4.772 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.034      ; 5.805      ;
; -4.771 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.030      ; 5.800      ;
; -4.771 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.835      ;
; -4.771 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.832      ;
; -4.771 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.832      ;
; -4.771 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.051      ; 5.821      ;
; -4.770 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.823      ;
; -4.768 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.833      ;
; -4.767 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.050      ; 5.816      ;
; -4.765 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.830      ;
; -4.762 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.067      ; 5.828      ;
; -4.759 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.812      ;
; -4.758 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.822      ;
; -4.758 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.823      ;
; -4.757 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.050      ; 5.806      ;
; -4.757 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.790      ;
; -4.755 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.798      ;
; -4.755 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.067      ; 5.821      ;
; -4.752 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.816      ;
; -4.752 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.034      ; 5.785      ;
; -4.751 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.035      ; 5.785      ;
; -4.751 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.816      ;
; -4.750 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.062      ; 5.811      ;
; -4.750 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.815      ;
; -4.749 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.792      ;
; -4.746 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.810      ;
; -4.746 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.066      ; 5.811      ;
; -4.745 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.063      ; 5.807      ;
; -4.744 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.787      ;
; -4.744 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ; clk          ; clk         ; 1.000        ; 0.044      ; 5.787      ;
; -4.742 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.031      ; 5.772      ;
; -4.742 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.065      ; 5.806      ;
; -4.741 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1    ; clk          ; clk         ; 1.000        ; 0.050      ; 5.790      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.889 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.933      ;
; -4.862 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.914      ;
; -4.852 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.896      ;
; -4.829 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.872      ;
; -4.825 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.877      ;
; -4.805 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.848      ;
; -4.804 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.848      ;
; -4.802 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.853      ;
; -4.780 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.827      ;
; -4.778 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.829      ;
; -4.778 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.820      ;
; -4.777 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.824      ;
; -4.777 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.829      ;
; -4.775 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.828      ;
; -4.774 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.827      ;
; -4.772 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.820      ;
; -4.772 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.820      ;
; -4.751 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 5.801      ;
; -4.749 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.809      ;
; -4.745 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.789      ;
; -4.743 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.790      ;
; -4.740 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.786      ;
; -4.740 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.787      ;
; -4.738 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.791      ;
; -4.737 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.790      ;
; -4.735 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.783      ;
; -4.735 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.783      ;
; -4.720 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.766      ;
; -4.718 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.770      ;
; -4.717 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.763      ;
; -4.716 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.760      ;
; -4.715 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.767      ;
; -4.714 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.766      ;
; -4.713 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.767      ;
; -4.712 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.772      ;
; -4.712 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.759      ;
; -4.712 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.759      ;
; -4.699 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.754      ;
; -4.696 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.752      ;
; -4.696 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.742      ;
; -4.695 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.742      ;
; -4.693 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.739      ;
; -4.692 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.739      ;
; -4.691 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.743      ;
; -4.690 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.743      ;
; -4.690 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.742      ;
; -4.690 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.736      ;
; -4.689 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.742      ;
; -4.689 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.741      ;
; -4.689 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.748      ;
; -4.688 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.735      ;
; -4.688 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.735      ;
; -4.687 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.735      ;
; -4.687 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.735      ;
; -4.683 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.737      ;
; -4.677 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.725      ;
; -4.675 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.730      ;
; -4.674 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.722      ;
; -4.674 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.727      ;
; -4.669 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.714      ;
; -4.668 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.714      ;
; -4.667 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.718      ;
; -4.666 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.711      ;
; -4.665 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.724      ;
; -4.664 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.724      ;
; -4.664 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.715      ;
; -4.663 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.714      ;
; -4.663 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.717      ;
; -4.662 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.717      ;
; -4.661 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.707      ;
; -4.661 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.707      ;
; -4.660 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.713      ;
; -4.659 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.715      ;
; -4.657 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.713      ;
; -4.651 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.705      ;
; -4.651 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.705      ;
; -4.648 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.695      ;
; -4.648 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 5.711      ;
; -4.647 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.707      ;
; -4.646 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.700      ;
; -4.641 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.695      ;
; -4.640 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.688      ;
; -4.639 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 5.693      ;
; -4.638 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.696      ;
; -4.637 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.697      ;
; -4.637 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.685      ;
; -4.637 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.690      ;
; -4.636 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.683      ;
; -4.636 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.691      ;
; -4.633 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 5.680      ;
; -4.632 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.687      ;
; -4.631 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.684      ;
; -4.631 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.680      ;
; -4.630 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.021      ; 5.683      ;
; -4.630 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.681      ;
; -4.628 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.676      ;
; -4.628 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.676      ;
; -4.628 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.677      ;
; -4.627 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.683      ;
; -4.626 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.681      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.867 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 2.020      ;
; -1.867 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 2.020      ;
; -1.866 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 2.012      ;
; -1.866 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.995      ;
; -1.866 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.995      ;
; -1.866 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.995      ;
; -1.866 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.995      ;
; -1.866 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.995      ;
; -1.866 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.995      ;
; -1.866 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.995      ;
; -1.852 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 2.005      ;
; -1.852 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 2.005      ;
; -1.851 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.997      ;
; -1.851 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.980      ;
; -1.851 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.980      ;
; -1.851 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.980      ;
; -1.851 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.980      ;
; -1.851 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.980      ;
; -1.851 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.980      ;
; -1.851 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.980      ;
; -1.805 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~34  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.958      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~101 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.940      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~105 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.940      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~108 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.940      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~107 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.940      ;
; -1.790 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~34  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.943      ;
; -1.786 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.939      ;
; -1.786 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.939      ;
; -1.786 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.939      ;
; -1.776 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~101 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.925      ;
; -1.776 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~105 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.925      ;
; -1.776 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~108 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.925      ;
; -1.776 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~107 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.925      ;
; -1.772 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.925      ;
; -1.772 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.925      ;
; -1.772 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.925      ;
; -1.772 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.925      ;
; -1.772 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.925      ;
; -1.772 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.925      ;
; -1.772 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.925      ;
; -1.772 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~131 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.925      ;
; -1.771 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.924      ;
; -1.771 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.924      ;
; -1.771 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.924      ;
; -1.764 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.913      ;
; -1.762 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.914      ;
; -1.761 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~61  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.914      ;
; -1.761 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~65  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.914      ;
; -1.761 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~68  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.914      ;
; -1.761 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.914      ;
; -1.761 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~62  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.914      ;
; -1.757 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.910      ;
; -1.757 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.910      ;
; -1.757 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.910      ;
; -1.757 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.910      ;
; -1.757 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.910      ;
; -1.757 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.910      ;
; -1.757 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.910      ;
; -1.757 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~131 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.910      ;
; -1.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.383     ; 1.898      ;
; -1.747 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.899      ;
; -1.746 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~61  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.899      ;
; -1.746 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~65  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.899      ;
; -1.746 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~68  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.899      ;
; -1.746 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.899      ;
; -1.746 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~62  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.899      ;
; -1.733 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.887      ;
; -1.733 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.378     ; 1.887      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.385     ; 1.879      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.862      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.862      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.862      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.862      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.862      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.862      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.862      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.848      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~69  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.848      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~73  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.848      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~76  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.848      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.848      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~70  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.848      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~71  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.848      ;
; -1.695 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~75  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.848      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~26  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.835      ;
; -1.689 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~23  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.386     ; 1.835      ;
; -1.680 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.833      ;
; -1.680 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~69  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.833      ;
; -1.680 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~73  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.833      ;
; -1.680 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~76  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.833      ;
; -1.680 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.833      ;
; -1.680 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~70  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.833      ;
; -1.680 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~71  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.833      ;
; -1.680 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~75  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.833      ;
; -1.679 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.831      ;
; -1.679 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.831      ;
; -1.679 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.831      ;
; -1.679 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.831      ;
; -1.679 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.831      ;
; -1.679 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.831      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.696 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.635     ; 2.093      ;
; -1.682 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.635     ; 2.079      ;
; -1.667 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.635     ; 2.064      ;
; -1.636 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.635     ; 2.033      ;
; -1.622 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.256     ; 0.898      ;
; -1.576 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.065     ; 1.543      ;
; -1.521 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.065     ; 1.488      ;
; -1.514 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.620     ; 1.926      ;
; -1.514 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.065     ; 1.481      ;
; -1.513 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.620     ; 1.925      ;
; -1.500 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.060     ; 1.472      ;
; -1.499 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.253     ; 0.778      ;
; -1.483 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.887      ;
; -1.481 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.885      ;
; -1.481 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.885      ;
; -1.481 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.885      ;
; -1.481 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.885      ;
; -1.481 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.885      ;
; -1.481 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.885      ;
; -1.470 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.874      ;
; -1.459 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.076     ; 1.415      ;
; -1.454 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.858      ;
; -1.454 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.858      ;
; -1.454 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.858      ;
; -1.454 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.858      ;
; -1.454 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.858      ;
; -1.454 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.858      ;
; -1.453 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.060     ; 1.425      ;
; -1.431 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.835      ;
; -1.431 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.835      ;
; -1.431 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.835      ;
; -1.431 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.835      ;
; -1.431 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.835      ;
; -1.431 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.835      ;
; -1.430 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.834      ;
; -1.430 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.834      ;
; -1.430 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.834      ;
; -1.430 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.834      ;
; -1.430 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.834      ;
; -1.430 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.834      ;
; -1.427 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.076     ; 1.383      ;
; -1.419 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.057     ; 1.394      ;
; -1.416 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.620     ; 1.828      ;
; -1.416 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.076     ; 1.372      ;
; -1.416 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.620     ; 1.828      ;
; -1.413 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.065     ; 1.380      ;
; -1.382 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.076     ; 1.338      ;
; -1.379 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.065     ; 1.346      ;
; -1.373 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.057     ; 1.348      ;
; -1.365 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.065     ; 1.332      ;
; -1.364 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.253     ; 0.643      ;
; -1.363 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.904     ; 0.991      ;
; -1.343 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.253     ; 0.622      ;
; -1.283 ; bufferedUART:io1|controlReg[6]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.924     ; 0.891      ;
; -1.261 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.617     ; 1.676      ;
; -1.258 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.620     ; 1.670      ;
; -1.258 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.617     ; 1.673      ;
; -1.248 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -1.253     ; 0.527      ;
; -1.231 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.635      ;
; -1.231 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.620     ; 1.643      ;
; -1.227 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.065     ; 1.194      ;
; -1.225 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.065     ; 1.192      ;
; -1.224 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.617     ; 1.639      ;
; -1.223 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.617     ; 1.638      ;
; -1.213 ; bufferedUART:io1|rxBuffer~95           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.229      ; 1.974      ;
; -1.204 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.608      ;
; -1.200 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.065     ; 1.167      ;
; -1.199 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.617     ; 1.614      ;
; -1.199 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.062     ; 1.169      ;
; -1.198 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.065     ; 1.165      ;
; -1.195 ; bufferedUART:io1|rxBuffer~79           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.229      ; 1.956      ;
; -1.191 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.635     ; 1.588      ;
; -1.187 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.904     ; 0.815      ;
; -1.178 ; bufferedUART:io1|rxBuffer~71           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.225      ; 1.935      ;
; -1.173 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.620     ; 1.585      ;
; -1.158 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.617     ; 1.573      ;
; -1.158 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.567     ; 1.123      ;
; -1.155 ; bufferedUART:io1|rxBuffer~55           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.232      ; 1.919      ;
; -1.148 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.635     ; 1.545      ;
; -1.146 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.550      ;
; -1.143 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.635     ; 1.540      ;
; -1.130 ; bufferedUART:io1|controlReg[5]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.924     ; 0.738      ;
; -1.119 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.062     ; 1.089      ;
; -1.099 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.635     ; 1.496      ;
; -1.092 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.062     ; 1.062      ;
; -1.090 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.620     ; 1.502      ;
; -1.090 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.226     ; 1.896      ;
; -1.090 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.226     ; 1.896      ;
; -1.090 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.226     ; 1.896      ;
; -1.090 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.226     ; 1.896      ;
; -1.090 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.226     ; 1.896      ;
; -1.090 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.226     ; 1.896      ;
; -1.090 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.226     ; 1.896      ;
; -1.090 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.226     ; 1.896      ;
; -1.063 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.467      ;
; -1.050 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.065     ; 1.017      ;
; -1.048 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.065     ; 1.015      ;
; -1.035 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.439      ;
; -1.035 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.439      ;
; -1.035 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.628     ; 1.439      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                               ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.218 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.449      ; 0.524      ;
; -0.718 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.449      ; 0.524      ;
; -0.319 ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.749      ;
; -0.313 ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.760      ;
; -0.311 ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.757      ;
; -0.310 ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 0.766      ;
; -0.310 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.758      ;
; -0.307 ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 0.771      ;
; -0.297 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.776      ;
; -0.296 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 0.762      ;
; -0.295 ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 0.781      ;
; -0.287 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 0.776      ;
; -0.283 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 0.793      ;
; -0.277 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 0.786      ;
; -0.181 ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 0.898      ;
; -0.180 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 0.899      ;
; -0.177 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.891      ;
; -0.175 ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 0.903      ;
; -0.172 ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 0.901      ;
; -0.169 ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 0.909      ;
; -0.169 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 0.897      ;
; -0.168 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 0.898      ;
; -0.168 ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.941      ; 0.911      ;
; -0.155 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 0.913      ;
; -0.146 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.931      ; 0.923      ;
; -0.142 ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.931      ; 0.927      ;
; -0.110 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[2]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.411      ; 1.594      ;
; -0.110 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[4]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.411      ; 1.594      ;
; -0.108 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[0]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.412      ; 1.597      ;
; -0.108 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[1]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.412      ; 1.597      ;
; -0.108 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[3]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.412      ; 1.597      ;
; -0.108 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[6]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.412      ; 1.597      ;
; -0.108 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[7]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.412      ; 1.597      ;
; -0.077 ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.921      ; 0.982      ;
; -0.070 ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 0.988      ;
; -0.063 ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.925      ; 1.000      ;
; -0.017 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.920      ; 1.041      ;
; -0.010 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[5]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.711      ;
; 0.043  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.115      ;
; 0.057  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.938      ; 1.133      ;
; 0.058  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.930      ; 1.126      ;
; 0.060  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 1.134      ;
; 0.063  ; T80s:cpu1|T80:u0|A[3]                  ; OutLatch:latchIO|Q_tmp[2]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.855      ; 1.070      ;
; 0.063  ; T80s:cpu1|T80:u0|A[3]                  ; OutLatch:latchIO|Q_tmp[4]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.855      ; 1.070      ;
; 0.064  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.922      ; 1.124      ;
; 0.065  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.936      ; 1.139      ;
; 0.065  ; T80s:cpu1|T80:u0|A[3]                  ; OutLatch:latchIO|Q_tmp[0]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.856      ; 1.073      ;
; 0.065  ; T80s:cpu1|T80:u0|A[3]                  ; OutLatch:latchIO|Q_tmp[1]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.856      ; 1.073      ;
; 0.065  ; T80s:cpu1|T80:u0|A[3]                  ; OutLatch:latchIO|Q_tmp[3]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.856      ; 1.073      ;
; 0.065  ; T80s:cpu1|T80:u0|A[3]                  ; OutLatch:latchIO|Q_tmp[6]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.856      ; 1.073      ;
; 0.065  ; T80s:cpu1|T80:u0|A[3]                  ; OutLatch:latchIO|Q_tmp[7]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.856      ; 1.073      ;
; 0.066  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 1.146      ;
; 0.066  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.928      ; 1.132      ;
; 0.068  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.946      ; 1.152      ;
; 0.070  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.931      ; 1.139      ;
; 0.071  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.944      ; 1.153      ;
; 0.074  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.946      ; 1.158      ;
; 0.075  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 1.155      ;
; 0.100  ; T80s:cpu1|IORQ_n                       ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.431      ; 1.824      ;
; 0.144  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 1.217      ;
; 0.160  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.238      ;
; 0.163  ; T80s:cpu1|T80:u0|A[3]                  ; OutLatch:latchIO|Q_tmp[5]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.872      ; 1.187      ;
; 0.172  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.945      ; 1.255      ;
; 0.179  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.940      ; 1.257      ;
; 0.191  ; T80s:cpu1|T80:u0|A[2]                  ; OutLatch:latchIO|Q_tmp[2]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.845      ; 1.188      ;
; 0.191  ; T80s:cpu1|T80:u0|A[2]                  ; OutLatch:latchIO|Q_tmp[4]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.845      ; 1.188      ;
; 0.192  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.942      ; 1.272      ;
; 0.193  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.950      ; 1.281      ;
; 0.193  ; T80s:cpu1|T80:u0|A[2]                  ; OutLatch:latchIO|Q_tmp[0]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.846      ; 1.191      ;
; 0.193  ; T80s:cpu1|T80:u0|A[2]                  ; OutLatch:latchIO|Q_tmp[1]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.846      ; 1.191      ;
; 0.193  ; T80s:cpu1|T80:u0|A[2]                  ; OutLatch:latchIO|Q_tmp[3]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.846      ; 1.191      ;
; 0.193  ; T80s:cpu1|T80:u0|A[2]                  ; OutLatch:latchIO|Q_tmp[6]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.846      ; 1.191      ;
; 0.193  ; T80s:cpu1|T80:u0|A[2]                  ; OutLatch:latchIO|Q_tmp[7]                                                                                              ; cpuClock           ; clk         ; 0.000        ; 0.846      ; 1.191      ;
; 0.199  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.950      ; 1.287      ;
; 0.203  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.932      ; 1.273      ;
; 0.207  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 1.280      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive          ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive          ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[10] ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[11] ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[12] ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[13] ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[14] ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[15] ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[16] ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[17] ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[18] ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[19] ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[20] ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[21] ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.881 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.168      ; 0.439      ;
; -0.850 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.065      ; 0.367      ;
; -0.850 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.065      ; 0.367      ;
; -0.850 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.065      ; 0.367      ;
; -0.703 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.065      ; 0.514      ;
; -0.701 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.065      ; 0.516      ;
; -0.691 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.065      ; 0.526      ;
; -0.683 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.616      ;
; -0.604 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.065      ; 0.613      ;
; -0.600 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.065      ; 0.617      ;
; -0.598 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.065      ; 0.619      ;
; -0.559 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.144      ; 0.737      ;
; -0.539 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.141      ; 0.754      ;
; -0.534 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.139      ; 0.757      ;
; -0.521 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.136      ; 0.767      ;
; -0.520 ; SBCTextDisplayRGB:io2|kbBuffer~57      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.779      ;
; -0.516 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.783      ;
; -0.515 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.136      ; 0.773      ;
; -0.513 ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.125      ; 0.764      ;
; -0.504 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.128      ; 0.776      ;
; -0.502 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.144      ; 0.794      ;
; -0.491 ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.139      ; 0.800      ;
; -0.470 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.065      ; 0.747      ;
; -0.466 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.136      ; 0.822      ;
; -0.466 ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.128      ; 0.814      ;
; -0.455 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.054      ; 0.751      ;
; -0.453 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.054      ; 0.753      ;
; -0.445 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.150      ; 0.857      ;
; -0.443 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.856      ;
; -0.440 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.152      ; 0.864      ;
; -0.439 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.125      ; 0.838      ;
; -0.428 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.871      ;
; -0.426 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.873      ;
; -0.426 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.873      ;
; -0.422 ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.139      ; 0.869      ;
; -0.394 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.136      ; 0.894      ;
; -0.378 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.152      ; 0.926      ;
; -0.372 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.628      ; 0.408      ;
; -0.359 ; SBCTextDisplayRGB:io2|kbBuffer~18      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.141      ; 0.934      ;
; -0.358 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.073      ; 0.867      ;
; -0.348 ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.125      ; 0.929      ;
; -0.340 ; SBCTextDisplayRGB:io2|kbBuffer~15      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.144      ; 0.956      ;
; -0.339 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.960      ;
; -0.337 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.962      ;
; -0.337 ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.128      ; 0.943      ;
; -0.333 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.070      ; 0.889      ;
; -0.329 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.152      ; 0.975      ;
; -0.327 ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.139      ; 0.964      ;
; -0.318 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.155      ; 0.989      ;
; -0.315 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.984      ;
; -0.302 ; SBCTextDisplayRGB:io2|kbBuffer~45      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.128      ; 0.978      ;
; -0.298 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.136      ; 0.990      ;
; -0.298 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.136      ; 0.990      ;
; -0.296 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.139      ; 0.995      ;
; -0.295 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.136      ; 0.993      ;
; -0.293 ; SBCTextDisplayRGB:io2|kbBuffer~25      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.141      ; 1.000      ;
; -0.291 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.150      ; 1.011      ;
; -0.286 ; SBCTextDisplayRGB:io2|kbBuffer~55      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.139      ; 1.005      ;
; -0.281 ; SBCTextDisplayRGB:io2|kbBuffer~38      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.125      ; 0.996      ;
; -0.279 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.150      ; 1.023      ;
; -0.279 ; SBCTextDisplayRGB:io2|kbBuffer~23      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.125      ; 0.998      ;
; -0.276 ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 1.023      ;
; -0.273 ; SBCTextDisplayRGB:io2|kbBuffer~53      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.144      ; 1.023      ;
; -0.271 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.144      ; 1.025      ;
; -0.268 ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.128      ; 1.012      ;
; -0.263 ; SBCTextDisplayRGB:io2|kbBuffer~19      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.136      ; 1.025      ;
; -0.259 ; SBCTextDisplayRGB:io2|kbBuffer~54      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.139      ; 1.032      ;
; -0.253 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.628      ; 0.527      ;
; -0.253 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.628      ; 0.527      ;
; -0.251 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.139      ; 1.040      ;
; -0.251 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.628      ; 0.529      ;
; -0.244 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.150      ; 1.058      ;
; -0.242 ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.136      ; 1.046      ;
; -0.241 ; SBCTextDisplayRGB:io2|kbBuffer~58      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.128      ; 1.039      ;
; -0.240 ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.136      ; 1.048      ;
; -0.215 ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.136      ; 1.073      ;
; -0.207 ; SBCTextDisplayRGB:io2|kbBuffer~60      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.152      ; 1.097      ;
; -0.202 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.065      ; 1.015      ;
; -0.200 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.065      ; 1.017      ;
; -0.199 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.125      ; 1.078      ;
; -0.191 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[8]           ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.699      ; 1.160      ;
; -0.189 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.139      ; 1.102      ;
; -0.177 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.152      ; 1.127      ;
; -0.160 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.073      ; 1.065      ;
; -0.158 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.068      ; 1.062      ;
; -0.142 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[24]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.699      ; 1.209      ;
; -0.140 ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.128      ; 1.140      ;
; -0.138 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 1.161      ;
; -0.136 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 1.163      ;
; -0.131 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.068      ; 1.089      ;
; -0.123 ; SBCTextDisplayRGB:io2|kbBuffer~11      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.141      ; 1.170      ;
; -0.115 ; SBCTextDisplayRGB:io2|kbBuffer~24      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.125      ; 1.162      ;
; -0.115 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.628      ; 0.665      ;
; -0.115 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.628      ; 0.665      ;
; -0.111 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.628      ; 0.669      ;
; -0.104 ; SBCTextDisplayRGB:io2|kbBuffer~22      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.144      ; 1.192      ;
; -0.100 ; SBCTextDisplayRGB:io2|kbBuffer~59      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.128      ; 1.180      ;
; -0.091 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.070      ; 1.131      ;
; -0.082 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 1.217      ;
; -0.080 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.628      ; 0.700      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                        ;
+--------+------------------+---------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                         ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.093 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[7]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.450      ;
; -0.089 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txd            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.454      ;
; 0.045  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~21    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.600      ;
; 0.045  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~25    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.600      ;
; 0.045  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~28    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.600      ;
; 0.045  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~24    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.600      ;
; 0.045  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~22    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.600      ;
; 0.045  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~27    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.600      ;
; 0.056  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~98    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.619      ;
; 0.056  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~93    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.619      ;
; 0.056  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~97    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.619      ;
; 0.056  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~100   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.619      ;
; 0.056  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~96    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.619      ;
; 0.056  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~94    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.619      ;
; 0.056  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~95    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.619      ;
; 0.056  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~99    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.619      ;
; 0.078  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~58    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.638      ;
; 0.078  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~53    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.638      ;
; 0.078  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~57    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.638      ;
; 0.078  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~60    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.638      ;
; 0.078  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~56    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.638      ;
; 0.078  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~54    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.638      ;
; 0.078  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~55    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.638      ;
; 0.078  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~59    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.638      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~37    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.653      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~41    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.653      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~44    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.653      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~40    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.653      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~39    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.653      ;
; 0.098  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~43    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.653      ;
; 0.117  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[6]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.660      ;
; 0.117  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[5]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.660      ;
; 0.117  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[4]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.660      ;
; 0.117  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[3]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.660      ;
; 0.117  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[2]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.660      ;
; 0.117  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[1]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.660      ;
; 0.117  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[0]    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.660      ;
; 0.118  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~50    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.678      ;
; 0.118  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~45    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.678      ;
; 0.118  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~49    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.678      ;
; 0.118  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~52    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.678      ;
; 0.118  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~48    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.678      ;
; 0.118  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~47    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.678      ;
; 0.118  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~51    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.678      ;
; 0.123  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~18    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.678      ;
; 0.123  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~13    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.678      ;
; 0.123  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~17    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.678      ;
; 0.123  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~20    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.678      ;
; 0.123  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~16    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.678      ;
; 0.123  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~14    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.678      ;
; 0.123  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~15    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.678      ;
; 0.123  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~19    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.678      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~114   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.690      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~122   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.687      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~117   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.687      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~121   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.687      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~124   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.687      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~112   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.690      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~120   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.687      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~110   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.690      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~118   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.687      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~111   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.690      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~119   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.687      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~115   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.690      ;
; 0.127  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~123   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.687      ;
; 0.132  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~104   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.698      ;
; 0.132  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~102   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.698      ;
; 0.132  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~103   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.698      ;
; 0.142  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~138   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.708      ;
; 0.142  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~133   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.708      ;
; 0.142  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~137   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.708      ;
; 0.142  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~140   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.708      ;
; 0.142  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~136   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.708      ;
; 0.142  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~134   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.708      ;
; 0.142  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~135   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.708      ;
; 0.142  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~139   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.708      ;
; 0.152  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~77    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.715      ;
; 0.152  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~81    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.715      ;
; 0.152  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~84    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.715      ;
; 0.152  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~80    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.715      ;
; 0.152  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~78    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.715      ;
; 0.152  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~79    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.715      ;
; 0.152  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~83    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.270      ; 1.715      ;
; 0.160  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~90    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.720      ;
; 0.160  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~85    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.720      ;
; 0.160  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~89    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.720      ;
; 0.160  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~92    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.720      ;
; 0.160  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~88    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.720      ;
; 0.160  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~86    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.720      ;
; 0.160  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~87    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.720      ;
; 0.160  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~91    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.267      ; 1.720      ;
; 0.173  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~29    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.728      ;
; 0.173  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~33    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.728      ;
; 0.173  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~36    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.728      ;
; 0.173  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~32    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.728      ;
; 0.173  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~30    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.728      ;
; 0.173  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~31    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.728      ;
; 0.173  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~35    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.262      ; 1.728      ;
; 0.191  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.263      ; 1.747      ;
; 0.191  ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxInPointer[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.263      ; 1.747      ;
+--------+------------------+---------------------------------+------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                         ;
+-------+----------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.005 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.671      ; 1.969      ;
; 0.067 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.669      ; 2.029      ;
; 0.071 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.669      ; 2.033      ;
; 0.131 ; bufferedUART:io1|dataOut[5]      ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.157      ; 0.440      ;
; 0.140 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.670      ; 2.103      ;
; 0.153 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.657      ; 2.103      ;
; 0.177 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.671      ; 2.141      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[0]       ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[2]       ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|Alternate       ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|R[7]            ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|IntE_FF2        ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|BTR_r           ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|Halt_FF         ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|MCycle[0]       ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[1]       ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.234 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.669      ; 2.196      ;
; 0.238 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.669      ; 2.200      ;
; 0.240 ; T80s:cpu1|T80:u0|R[6]            ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.392      ;
; 0.244 ; T80s:cpu1|T80:u0|I[7]            ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.396      ;
; 0.248 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.657      ; 2.198      ;
; 0.248 ; T80s:cpu1|T80:u0|ACC[7]          ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.400      ;
; 0.293 ; T80s:cpu1|T80:u0|Ap[7]           ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.445      ;
; 0.295 ; T80s:cpu1|T80:u0|Ap[5]           ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.447      ;
; 0.297 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.656      ; 2.246      ;
; 0.307 ; T80s:cpu1|T80:u0|XY_State[1]     ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.670      ; 2.275      ;
; 0.320 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.657      ; 2.270      ;
; 0.326 ; T80s:cpu1|T80:u0|A[3]            ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.113      ; 1.591      ;
; 0.326 ; T80s:cpu1|T80:u0|ACC[6]          ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; T80s:cpu1|T80:u0|ACC[1]          ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; T80s:cpu1|T80:u0|ACC[2]          ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.480      ;
; 0.330 ; T80s:cpu1|T80:u0|A[3]            ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.113      ; 1.595      ;
; 0.333 ; T80s:cpu1|T80:u0|ACC[0]          ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.485      ;
; 0.336 ; bufferedUART:io1|dataOut[2]      ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.170      ; 0.658      ;
; 0.339 ; T80s:cpu1|T80:u0|ACC[5]          ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.491      ;
; 0.347 ; T80s:cpu1|T80:u0|TState[0]       ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.499      ;
; 0.348 ; T80s:cpu1|T80:u0|TState[0]       ; T80s:cpu1|T80:u0|TmpAddr[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.500      ;
; 0.349 ; T80s:cpu1|T80:u0|TState[0]       ; T80s:cpu1|T80:u0|TmpAddr[7]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.501      ;
; 0.357 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.668      ; 2.318      ;
; 0.358 ; T80s:cpu1|T80:u0|R[4]            ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; T80s:cpu1|T80:u0|Alternate       ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; T80s:cpu1|T80:u0|R[2]            ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; T80s:cpu1|T80:u0|I[2]            ; T80s:cpu1|T80:u0|A[10]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; T80s:cpu1|T80:u0|R[0]            ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; T80s:cpu1|T80:u0|R[1]            ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; T80s:cpu1|T80:u0|XY_Ind          ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; T80s:cpu1|T80:u0|R[3]            ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; T80s:cpu1|T80:u0|R[5]            ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.381 ; T80s:cpu1|T80:u0|TState[2]       ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; T80s:cpu1|T80:u0|TState[2]       ; T80s:cpu1|T80:u0|TmpAddr[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; T80s:cpu1|T80:u0|TState[2]       ; T80s:cpu1|T80:u0|TmpAddr[7]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.534      ;
; 0.386 ; T80s:cpu1|T80:u0|Ap[2]           ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; T80s:cpu1|T80:u0|TState[0]       ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.540      ;
; 0.396 ; T80s:cpu1|T80:u0|TState[1]       ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.548      ;
; 0.401 ; T80s:cpu1|T80:u0|Ap[4]           ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.553      ;
; 0.405 ; T80s:cpu1|T80:u0|TState[1]       ; T80s:cpu1|T80:u0|TmpAddr[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; T80s:cpu1|T80:u0|TState[1]       ; T80s:cpu1|T80:u0|TmpAddr[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; T80s:cpu1|T80:u0|TState[1]       ; T80s:cpu1|T80:u0|TmpAddr[7]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.559      ;
; 0.414 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.657      ; 2.364      ;
; 0.433 ; T80s:cpu1|T80:u0|MCycle[2]       ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.585      ;
; 0.449 ; T80s:cpu1|T80:u0|Ap[3]           ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.601      ;
; 0.451 ; T80s:cpu1|T80:u0|ACC[4]          ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; T80s:cpu1|T80:u0|ACC[6]          ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; bufferedUART:io1|dataOut[5]      ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.169      ; 0.774      ;
; 0.459 ; SBCTextDisplayRGB:io2|dataOut[0] ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.153      ; 0.764      ;
; 0.460 ; T80s:cpu1|T80:u0|TState[0]       ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.612      ;
; 0.470 ; T80s:cpu1|T80:u0|ACC[0]          ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.622      ;
; 0.481 ; T80s:cpu1|T80:u0|Ap[1]           ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.633      ;
; 0.486 ; T80s:cpu1|T80:u0|Ap[0]           ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.638      ;
; 0.491 ; T80s:cpu1|T80:u0|DO[5]           ; T80s:cpu1|T80:u0|DO[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.643      ;
; 0.493 ; T80s:cpu1|T80:u0|A[3]            ; T80s:cpu1|T80:u0|IR[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.113      ; 1.758      ;
; 0.495 ; T80s:cpu1|T80:u0|Halt_FF         ; T80s:cpu1|T80:u0|IR[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 0.654      ;
; 0.496 ; T80s:cpu1|T80:u0|R[4]            ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; T80s:cpu1|T80:u0|Halt_FF         ; T80s:cpu1|T80:u0|IR[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 0.656      ;
; 0.497 ; T80s:cpu1|T80:u0|A[3]            ; T80s:cpu1|T80:u0|IR[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.113      ; 1.762      ;
; 0.503 ; SBCTextDisplayRGB:io2|dataOut[4] ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.150      ; 0.805      ;
; 0.503 ; bufferedUART:io1|dataOut[2]      ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 0.170      ; 0.825      ;
; 0.505 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.671      ; 1.969      ;
; 0.509 ; T80s:cpu1|T80:u0|R[1]            ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; T80s:cpu1|T80:u0|R[0]            ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; T80s:cpu1|T80:u0|R[5]            ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; T80s:cpu1|T80:u0|R[3]            ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.523 ; T80s:cpu1|T80:u0|A[3]            ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.114      ; 1.789      ;
; 0.523 ; T80s:cpu1|T80:u0|A[2]            ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.103      ; 1.778      ;
; 0.527 ; T80s:cpu1|T80:u0|IncDecZ         ; T80s:cpu1|T80:u0|IncDecZ       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; T80s:cpu1|T80:u0|TmpAddr[9]      ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; T80s:cpu1|T80:u0|A[2]            ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.103      ; 1.782      ;
; 0.529 ; T80s:cpu1|T80:u0|ACC[3]          ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; T80s:cpu1|T80:u0|R[4]            ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; T80s:cpu1|T80:u0|MCycle[1]       ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.685      ;
; 0.538 ; T80s:cpu1|IORQ_n                 ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.668      ; 2.499      ;
; 0.538 ; T80s:cpu1|T80:u0|XY_Ind          ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; T80s:cpu1|T80:u0|A[3]            ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.115      ; 1.806      ;
; 0.539 ; T80s:cpu1|T80:u0|XY_State[0]     ; T80s:cpu1|T80:u0|RegAddrB_r[0] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; T80s:cpu1|T80:u0|XY_Ind          ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; T80s:cpu1|T80:u0|F[4]            ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; T80s:cpu1|T80:u0|R[0]            ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; T80s:cpu1|T80:u0|R[3]            ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; T80s:cpu1|T80:u0|A[3]            ; T80s:cpu1|DI_Reg[6]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.101      ; 1.801      ;
+-------+----------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.326 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.477      ;
; -1.326 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.477      ;
; -1.326 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.477      ;
; -1.326 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.477      ;
; -1.326 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.477      ;
; -1.326 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.477      ;
; -1.326 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.477      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.471      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.471      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.471      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.471      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.471      ;
; -1.319 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.471      ;
; -1.318 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.470      ;
; -1.318 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.470      ;
; -1.318 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.470      ;
; -1.318 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.470      ;
; -1.316 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.467      ;
; -1.316 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.467      ;
; -1.316 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.467      ;
; -1.316 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.467      ;
; -1.316 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.467      ;
; -1.316 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.467      ;
; -1.316 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.381     ; 1.467      ;
; -1.309 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.461      ;
; -1.309 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.461      ;
; -1.309 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.461      ;
; -1.309 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.461      ;
; -1.309 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.461      ;
; -1.309 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.461      ;
; -1.308 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.460      ;
; -1.308 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.460      ;
; -1.308 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.460      ;
; -1.308 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.460      ;
; -1.291 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.420      ;
; -1.291 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.420      ;
; -1.291 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.420      ;
; -1.291 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.420      ;
; -1.291 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.420      ;
; -1.291 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.420      ;
; -1.281 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.410      ;
; -1.281 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.410      ;
; -1.281 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.410      ;
; -1.281 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.410      ;
; -1.281 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.410      ;
; -1.281 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.410      ;
; -1.203 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.332      ;
; -1.203 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.332      ;
; -1.203 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.332      ;
; -1.203 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.332      ;
; -1.199 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.351      ;
; -1.199 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.351      ;
; -1.199 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.351      ;
; -1.199 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.351      ;
; -1.199 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.351      ;
; -1.199 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.351      ;
; -1.199 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.380     ; 1.351      ;
; -1.193 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.322      ;
; -1.193 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.322      ;
; -1.193 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.322      ;
; -1.193 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.403     ; 1.322      ;
; -1.192 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.345      ;
; -1.192 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.345      ;
; -1.192 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.345      ;
; -1.192 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.345      ;
; -1.192 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.345      ;
; -1.192 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.345      ;
; -1.191 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.344      ;
; -1.191 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.344      ;
; -1.191 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.344      ;
; -1.191 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.379     ; 1.344      ;
; -1.164 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.294      ;
; -1.164 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.294      ;
; -1.164 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.294      ;
; -1.164 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.294      ;
; -1.164 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.294      ;
; -1.164 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.402     ; 1.294      ;
; -1.163 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.716      ; 2.411      ;
; -1.163 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.716      ; 2.411      ;
; -1.163 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.716      ; 2.411      ;
; -1.163 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.716      ; 2.411      ;
; -1.163 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.716      ; 2.411      ;
; -1.163 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.716      ; 2.411      ;
; -1.163 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.716      ; 2.411      ;
; -1.156 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.717      ; 2.405      ;
; -1.156 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.717      ; 2.405      ;
; -1.156 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.717      ; 2.405      ;
; -1.156 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.717      ; 2.405      ;
; -1.156 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.717      ; 2.405      ;
; -1.156 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.717      ; 2.405      ;
; -1.155 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.717      ; 2.404      ;
; -1.155 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.717      ; 2.404      ;
; -1.155 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.717      ; 2.404      ;
; -1.155 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.717      ; 2.404      ;
; -1.132 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.500      ; 2.164      ;
; -1.132 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.500      ; 2.164      ;
; -1.132 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.500      ; 2.164      ;
; -1.132 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.500      ; 2.164      ;
; -1.132 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.500      ; 2.164      ;
; -1.132 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.500      ; 2.164      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                     ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.001     ; 1.030      ;
; 0.030 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.001      ;
; 0.030 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.001      ;
; 0.030 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.001      ;
; 0.030 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.001      ;
; 0.030 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.001      ;
; 0.030 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.001      ;
; 0.030 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.001      ;
; 0.030 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.001      ;
; 0.030 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.001     ; 1.001      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.228 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 0.648      ; 0.952      ;
; 0.228 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 0.648      ; 0.952      ;
; 0.254 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 0.648      ; 0.926      ;
; 0.254 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 0.648      ; 0.926      ;
; 0.291 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.082      ; 0.823      ;
; 0.291 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.082      ; 0.823      ;
; 0.291 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.082      ; 0.823      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.476 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.823      ;
; -0.476 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.823      ;
; -0.476 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 1.147      ; 0.823      ;
; 0.448  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 0.826      ; 0.926      ;
; 0.448  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 0.826      ; 0.926      ;
; 0.474  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 0.826      ; 0.952      ;
; 0.474  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 0.826      ; 0.952      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.664      ;
; 0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.664      ;
; 0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.664      ;
; 0.121 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.664      ;
; 0.209 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.752      ;
; 0.209 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.752      ;
; 0.209 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.752      ;
; 0.209 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.752      ;
; 0.209 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.752      ;
; 0.209 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.752      ;
; 0.236 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.802      ;
; 0.236 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.802      ;
; 0.236 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.802      ;
; 0.236 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.802      ;
; 0.237 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.803      ;
; 0.237 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.803      ;
; 0.237 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.803      ;
; 0.237 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.803      ;
; 0.237 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.803      ;
; 0.237 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.803      ;
; 0.244 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.272      ; 1.809      ;
; 0.244 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.272      ; 1.809      ;
; 0.244 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.272      ; 1.809      ;
; 0.244 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.272      ; 1.809      ;
; 0.244 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.272      ; 1.809      ;
; 0.244 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.272      ; 1.809      ;
; 0.244 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.272      ; 1.809      ;
; 0.621 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.664      ;
; 0.621 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.664      ;
; 0.621 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.664      ;
; 0.621 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.664      ;
; 0.709 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.752      ;
; 0.709 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.752      ;
; 0.709 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.752      ;
; 0.709 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.752      ;
; 0.709 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.752      ;
; 0.709 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.250      ; 1.752      ;
; 0.736 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.802      ;
; 0.736 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.802      ;
; 0.736 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.802      ;
; 0.736 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.802      ;
; 0.737 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.803      ;
; 0.737 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.803      ;
; 0.737 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.803      ;
; 0.737 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.803      ;
; 0.737 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.803      ;
; 0.737 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.273      ; 1.803      ;
; 0.744 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.272      ; 1.809      ;
; 0.744 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.272      ; 1.809      ;
; 0.744 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.272      ; 1.809      ;
; 0.744 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.272      ; 1.809      ;
; 0.744 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.272      ; 1.809      ;
; 0.744 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.272      ; 1.809      ;
; 0.744 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.272      ; 1.809      ;
; 1.563 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 1.909      ;
; 1.563 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 1.909      ;
; 1.563 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 1.909      ;
; 1.563 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 1.909      ;
; 1.572 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.478      ; 1.702      ;
; 1.572 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.478      ; 1.702      ;
; 1.572 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.478      ; 1.702      ;
; 1.572 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.478      ; 1.702      ;
; 1.651 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 1.997      ;
; 1.651 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 1.997      ;
; 1.651 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 1.997      ;
; 1.651 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 1.997      ;
; 1.651 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 1.997      ;
; 1.651 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 1.997      ;
; 1.660 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.478      ; 1.790      ;
; 1.660 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.478      ; 1.790      ;
; 1.660 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.478      ; 1.790      ;
; 1.660 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.478      ; 1.790      ;
; 1.660 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.478      ; 1.790      ;
; 1.660 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.478      ; 1.790      ;
; 1.678 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.717      ; 2.047      ;
; 1.678 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.717      ; 2.047      ;
; 1.678 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.717      ; 2.047      ;
; 1.678 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.717      ; 2.047      ;
; 1.679 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.717      ; 2.048      ;
; 1.679 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.717      ; 2.048      ;
; 1.679 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.717      ; 2.048      ;
; 1.679 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.717      ; 2.048      ;
; 1.679 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.717      ; 2.048      ;
; 1.679 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.717      ; 2.048      ;
; 1.684 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 2.030      ;
; 1.684 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 2.030      ;
; 1.684 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 2.030      ;
; 1.684 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.694      ; 2.030      ;
; 1.686 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.716      ; 2.054      ;
; 1.686 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.716      ; 2.054      ;
; 1.686 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.716      ; 2.054      ;
; 1.686 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.716      ; 2.054      ;
; 1.686 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.716      ; 2.054      ;
; 1.686 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.716      ; 2.054      ;
; 1.686 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.716      ; 2.054      ;
; 1.687 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.501      ; 1.840      ;
; 1.687 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.501      ; 1.840      ;
; 1.687 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.501      ; 1.840      ;
; 1.687 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.501      ; 1.840      ;
; 1.688 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.501      ; 1.841      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.850 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.001      ;
; 0.850 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.001      ;
; 0.850 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.001      ;
; 0.850 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.001      ;
; 0.850 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.001      ;
; 0.850 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.001      ;
; 0.850 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.001      ;
; 0.850 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.001      ;
; 0.850 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.001      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.030      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.565 ; -0.565       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.565 ; -0.565       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.565 ; -0.565       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.565 ; -0.565       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.565 ; -0.565       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.565 ; -0.565       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.565 ; -0.565       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.565 ; -0.565       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.565 ; -0.565       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.565 ; -0.565       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.565 ; -0.565       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.565 ; -0.565       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.565 ; -0.565       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.565 ; -0.565       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.565 ; -0.565       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.565 ; -0.565       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.565 ; -0.565       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.565 ; -0.565       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.565 ; -0.565       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.565 ; -0.565       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.565 ; -0.565       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.565 ; -0.565       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.561 ; -0.561       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.561 ; -0.561       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.128 ; -0.128       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.128 ; -0.128       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.725 ; 0.275        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -0.725 ; 0.275        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 5.388 ; 5.388 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 2.713 ; 2.713 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 1.827 ; 1.827 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.691 ; 3.691 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.119 ; 3.119 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.051 ; 3.051 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 2.988 ; 2.988 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.952 ; 2.952 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.012 ; 3.012 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.119 ; 3.119 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.067 ; 3.067 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.769 ; 2.769 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.811 ; 2.811 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.135 ; -2.135 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -1.707 ; -1.707 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -2.386 ; -2.386 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.599 ; -2.599 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.482 ; -2.482 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.579 ; -2.579 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.701 ; -2.701 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.665 ; -2.665 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.720 ; -2.720 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.638 ; -2.638 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.625 ; -2.625 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.482 ; -2.482 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.525 ; -2.525 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 3.042 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 3.042 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.706 ; 3.706 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 3.856 ; 3.856 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 3.694 ; 3.694 ; Fall       ; T80s:cpu1|IORQ_n   ;
; driveLED         ; clk                ; 3.825 ; 3.825 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.210 ; 4.210 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.945 ; 3.945 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.873 ; 3.873 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.778 ; 3.778 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.700 ; 3.700 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.945 ; 3.945 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.693 ; 3.693 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.816 ; 3.816 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.776 ; 3.776 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.688 ; 3.688 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.384 ; 3.384 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.410 ; 3.410 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.064 ; 4.064 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.802 ; 4.802 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.234 ; 4.234 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.154 ; 4.154 ; Rise       ; clk                ;
; video            ; clk                ; 4.043 ; 4.043 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.004 ; 4.004 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.764 ; 3.764 ; Rise       ; clk                ;
; videoG0          ; clk                ; 3.953 ; 3.953 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.960 ; 3.960 ; Rise       ; clk                ;
; videoR0          ; clk                ; 3.975 ; 3.975 ; Rise       ; clk                ;
; videoR1          ; clk                ; 3.943 ; 3.943 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.449 ; 4.449 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.575 ; 4.575 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 4.085 ; 4.085 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 5.106 ; 5.106 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.256 ; 5.256 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.094 ; 5.094 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.551 ; 4.551 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.551 ; 4.551 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.376 ; 3.376 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 2.897 ; 2.897 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 2.764 ; 2.764 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 2.972 ; 2.972 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.064 ; 3.064 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.055 ; 3.055 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.040 ; 3.040 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 3.897 ; 3.897 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.259 ; 4.259 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 3.996 ; 3.996 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.197 ; 4.197 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.127 ; 4.127 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.128 ; 4.128 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 3.738 ; 3.738 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.298 ; 4.298 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.488 ; 4.488 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.460 ; 4.460 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.488 ; 4.488 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.023 ; 4.023 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.100 ; 4.100 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.178 ; 4.178 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.314 ; 4.314 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 3.878 ; 3.878 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.684 ; 3.684 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 4.139 ; 4.139 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.945 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.945 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.706 ; 3.706 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 3.856 ; 3.856 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 3.694 ; 3.694 ; Fall       ; T80s:cpu1|IORQ_n   ;
; driveLED         ; clk                ; 3.825 ; 3.825 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.210 ; 4.210 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.688 ; 3.688 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.873 ; 3.873 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.778 ; 3.778 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.700 ; 3.700 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.945 ; 3.945 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.693 ; 3.693 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.816 ; 3.816 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.776 ; 3.776 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.688 ; 3.688 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.384 ; 3.384 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.410 ; 3.410 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.064 ; 4.064 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.175 ; 4.175 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.234 ; 4.234 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.154 ; 4.154 ; Rise       ; clk                ;
; video            ; clk                ; 4.043 ; 4.043 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.004 ; 4.004 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.764 ; 3.764 ; Rise       ; clk                ;
; videoG0          ; clk                ; 3.953 ; 3.953 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.960 ; 3.960 ; Rise       ; clk                ;
; videoR0          ; clk                ; 3.975 ; 3.975 ; Rise       ; clk                ;
; videoR1          ; clk                ; 3.943 ; 3.943 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.369 ; 4.369 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.575 ; 4.575 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.118 ; 3.118 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.595 ; 4.595 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.422 ; 3.422 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.219 ; 3.219 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 2.764 ; 2.764 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.551 ; 4.551 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.376 ; 3.376 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 2.897 ; 2.897 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 2.764 ; 2.764 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 2.972 ; 2.972 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.064 ; 3.064 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.055 ; 3.055 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.040 ; 3.040 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 3.897 ; 3.897 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.259 ; 4.259 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 3.996 ; 3.996 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.197 ; 4.197 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.127 ; 4.127 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.128 ; 4.128 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 3.738 ; 3.738 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.298 ; 4.298 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.684 ; 3.684 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.460 ; 4.460 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.488 ; 4.488 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.023 ; 4.023 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.100 ; 4.100 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.178 ; 4.178 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.314 ; 4.314 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 3.878 ; 3.878 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.684 ; 3.684 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 4.139 ; 4.139 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.494 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.504 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.937 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.734 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.734 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.734 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.494 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.707 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.069 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.526 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.536 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.969 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.766 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.766 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.766 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.526 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.739 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.101 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.494     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.504     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.937     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.734     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.734     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.734     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.494     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.707     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.069     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.526     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.536     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.969     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.766     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.766     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.766     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.526     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.739     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.101     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -17.821    ; -3.158  ; -5.144   ; -2.826  ; -4.399              ;
;  T80s:cpu1|IORQ_n   ; -7.529     ; -3.158  ; -0.097   ; -2.826  ; -4.399              ;
;  clk                ; -17.821    ; -1.844  ; -1.589   ; 0.850   ; -2.567              ;
;  cpuClock           ; -17.696    ; 0.005   ; N/A      ; N/A     ; -0.742              ;
;  serialClkCount[15] ; -6.615     ; -0.093  ; -5.144   ; 0.121   ; -0.742              ;
; Design-wide TNS     ; -13421.186 ; -88.201 ; -151.37  ; -10.44  ; -4424.597           ;
;  T80s:cpu1|IORQ_n   ; -320.802   ; -86.357 ; -0.291   ; -10.440 ; -558.996            ;
;  clk                ; -7549.676  ; -7.822  ; -14.301  ; 0.000   ; -3087.985           ;
;  cpuClock           ; -4553.371  ; 0.000   ; N/A      ; N/A     ; -513.464            ;
;  serialClkCount[15] ; -997.337   ; -0.182  ; -136.778 ; 0.000   ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 14.652 ; 14.652 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.691  ; 6.691  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 3.736  ; 3.736  ; Rise       ; clk             ;
; sdMISO       ; clk        ; 10.342 ; 10.342 ; Rise       ; clk             ;
; rxd1         ; clk        ; 9.168  ; 9.168  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.789  ; 7.789  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.622  ; 7.622  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.215  ; 7.215  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.235  ; 7.235  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.392  ; 7.392  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.789  ; 7.789  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.600  ; 7.600  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.576  ; 6.576  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 6.741  ; 6.741  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.135 ; -2.135 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -1.707 ; -1.707 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -2.386 ; -2.386 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.599 ; -2.599 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.482 ; -2.482 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.579 ; -2.579 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.701 ; -2.701 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.665 ; -2.665 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.720 ; -2.720 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.638 ; -2.638 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.625 ; -2.625 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.482 ; -2.482 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.525 ; -2.525 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 8.029  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 8.029  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.398  ; 9.398  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 10.135 ; 10.135 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 9.598  ; 9.598  ; Fall       ; T80s:cpu1|IORQ_n   ;
; driveLED         ; clk                ; 8.506  ; 8.506  ; Rise       ; clk                ;
; hSync            ; clk                ; 9.603  ; 9.603  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.837  ; 8.837  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.518  ; 8.518  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.356  ; 8.356  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.038  ; 8.038  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.837  ; 8.837  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.037  ; 8.037  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.410  ; 8.410  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.362  ; 8.362  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.022  ; 8.022  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 7.229  ; 7.229  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 7.275  ; 7.275  ; Rise       ; clk                ;
; sdCS             ; clk                ; 9.447  ; 9.447  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 11.773 ; 11.773 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 9.767  ; 9.767  ; Rise       ; clk                ;
; vSync            ; clk                ; 9.509  ; 9.509  ; Rise       ; clk                ;
; video            ; clk                ; 9.198  ; 9.198  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.901  ; 8.901  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.189  ; 8.189  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.682  ; 8.682  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.828  ; 8.828  ; Rise       ; clk                ;
; videoR0          ; clk                ; 8.709  ; 8.709  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.656  ; 8.656  ; Rise       ; clk                ;
; videoSync        ; clk                ; 10.709 ; 10.709 ; Rise       ; clk                ;
; rts1             ; clk                ; 10.816 ; 10.816 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.856 ; 10.856 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 12.536 ; 12.536 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.273 ; 13.273 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 12.736 ; 12.736 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.681 ; 10.681 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.681 ; 10.681 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.148  ; 8.148  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 6.797  ; 6.797  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 6.379  ; 6.379  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 7.088  ; 7.088  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 7.427  ; 7.427  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 7.406  ; 7.406  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 7.034  ; 7.034  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 8.874  ; 8.874  ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 9.985  ; 9.985  ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.157  ; 9.157  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.854  ; 9.854  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.786  ; 9.786  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.827  ; 9.827  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 8.627  ; 8.627  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.134 ; 10.134 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.652 ; 10.652 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.554 ; 10.554 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.652 ; 10.652 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.267  ; 9.267  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.569  ; 9.569  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 9.854  ; 9.854  ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.259 ; 10.259 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 8.959  ; 8.959  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 8.275  ; 8.275  ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 9.822  ; 9.822  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.945 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.945 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.706 ; 3.706 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 3.856 ; 3.856 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 3.694 ; 3.694 ; Fall       ; T80s:cpu1|IORQ_n   ;
; driveLED         ; clk                ; 3.825 ; 3.825 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.210 ; 4.210 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.688 ; 3.688 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.873 ; 3.873 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.778 ; 3.778 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.700 ; 3.700 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.945 ; 3.945 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.693 ; 3.693 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.816 ; 3.816 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.776 ; 3.776 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.688 ; 3.688 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.384 ; 3.384 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.410 ; 3.410 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.064 ; 4.064 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.175 ; 4.175 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.234 ; 4.234 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.154 ; 4.154 ; Rise       ; clk                ;
; video            ; clk                ; 4.043 ; 4.043 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.004 ; 4.004 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.764 ; 3.764 ; Rise       ; clk                ;
; videoG0          ; clk                ; 3.953 ; 3.953 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.960 ; 3.960 ; Rise       ; clk                ;
; videoR0          ; clk                ; 3.975 ; 3.975 ; Rise       ; clk                ;
; videoR1          ; clk                ; 3.943 ; 3.943 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.369 ; 4.369 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.575 ; 4.575 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.118 ; 3.118 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.595 ; 4.595 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.422 ; 3.422 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.219 ; 3.219 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 2.764 ; 2.764 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.551 ; 4.551 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.376 ; 3.376 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 2.897 ; 2.897 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 2.764 ; 2.764 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 2.972 ; 2.972 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.064 ; 3.064 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.055 ; 3.055 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.040 ; 3.040 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 3.897 ; 3.897 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.259 ; 4.259 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 3.996 ; 3.996 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.197 ; 4.197 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.127 ; 4.127 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.128 ; 4.128 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 3.738 ; 3.738 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.298 ; 4.298 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.684 ; 3.684 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.460 ; 4.460 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.488 ; 4.488 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.023 ; 4.023 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.100 ; 4.100 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.178 ; 4.178 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.314 ; 4.314 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 3.878 ; 3.878 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.684 ; 3.684 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 4.139 ; 4.139 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41144389 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 478      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 19       ; 13048    ; 56       ; 0        ;
; clk                ; cpuClock           ; 424      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4909530  ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 360      ; 380      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 65       ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41144389 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 478      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 19       ; 13048    ; 56       ; 0        ;
; clk                ; cpuClock           ; 424      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4909530  ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 360      ; 380      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 65       ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; clk              ; clk                ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; clk              ; clk                ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 560   ; 560  ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 95    ; 95   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Apr 04 10:11:49 2020
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.821
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.821     -7549.676 clk 
    Info (332119):   -17.696     -4553.371 cpuClock 
    Info (332119):    -7.529      -320.802 T80s:cpu1|IORQ_n 
    Info (332119):    -6.615      -997.337 serialClkCount[15] 
Info (332146): Worst-case hold slack is -3.158
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.158       -86.357 T80s:cpu1|IORQ_n 
    Info (332119):    -1.844        -1.844 clk 
    Info (332119):     0.499         0.000 cpuClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -5.144
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.144      -136.778 serialClkCount[15] 
    Info (332119):    -1.589       -14.301 clk 
    Info (332119):    -0.097        -0.291 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -2.826
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.826       -10.440 T80s:cpu1|IORQ_n 
    Info (332119):     1.465         0.000 serialClkCount[15] 
    Info (332119):     2.208         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -4.399
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.399      -558.996 T80s:cpu1|IORQ_n 
    Info (332119):    -2.567     -3087.985 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.925
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.925     -1815.917 clk 
    Info (332119):    -4.889     -1189.231 cpuClock 
    Info (332119):    -1.867      -268.200 serialClkCount[15] 
    Info (332119):    -1.696       -73.106 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.218
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.218        -7.822 clk 
    Info (332119):    -0.881        -9.664 T80s:cpu1|IORQ_n 
    Info (332119):    -0.093        -0.182 serialClkCount[15] 
    Info (332119):     0.005         0.000 cpuClock 
Info (332146): Worst-case recovery slack is -1.326
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.326       -35.026 serialClkCount[15] 
    Info (332119):     0.001         0.000 clk 
    Info (332119):     0.228         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.476
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.476        -1.428 T80s:cpu1|IORQ_n 
    Info (332119):     0.121         0.000 serialClkCount[15] 
    Info (332119):     0.850         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2167.732 clk 
    Info (332119):    -1.565      -185.660 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4598 megabytes
    Info: Processing ended: Sat Apr 04 10:11:52 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


