Fitter report for fpga_top
Fri Feb 09 19:31:36 2007
Quartus II Version 6.1 Build 201 11/27/2006 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Fitter RAM Summary
 19. Interconnect Usage Summary
 20. LAB Logic Elements
 21. LAB-wide Signals
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. Fitter Device Options
 26. Advanced Data - General
 27. Advanced Data - Placement Preparation
 28. Advanced Data - Placement
 29. Advanced Data - Routing
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Fri Feb 09 19:31:35 2007   ;
; Quartus II Version                 ; 6.1 Build 201 11/27/2006 SJ Web Edition ;
; Revision Name                      ; fpga_top                                ;
; Top-level Entity Name              ; fpga_top                                ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C8Q208C8                             ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 4,231 / 8,256 ( 51 % )                  ;
;     Total combinational functions  ; 3,864 / 8,256 ( 47 % )                  ;
;     Dedicated logic registers      ; 3,362 / 8,256 ( 41 % )                  ;
; Total registers                    ; 3362                                    ;
; Total pins                         ; 131 / 138 ( 95 % )                      ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 32,768 / 165,888 ( 20 % )               ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                          ;
; Total PLLs                         ; 0 / 2 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                          ;
+--------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                 ; Setting                        ; Default Value                  ;
+--------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                 ; EP2C8Q208C8                    ;                                ;
; Fit Attempts to Skip                                   ; 0                              ; 0.0                            ;
; Fitter Effort                                          ; Standard Fit                   ; Auto Fit                       ;
; Always Enable Input Buffers                            ; Off                            ; Off                            ;
; Router Timing Optimization Level                       ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                            ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                               ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                   ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                            ; Off                            ; Off                            ;
; PowerPlay Power Optimization                           ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                        ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing             ; On                             ; On                             ;
; Limit to One Fitting Attempt                           ; Off                            ; Off                            ;
; Final Placement Optimizations                          ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations            ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                          ; 1                              ; 1                              ;
; PCI I/O                                                ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                  ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                              ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                     ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/III/Cyclone II/III ; Auto                           ; Auto                           ;
; Auto Delay Chains                                      ; On                             ; On                             ;
; Auto Merge PLLs                                        ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                      ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic     ; Off                            ; Off                            ;
; Perform Register Duplication                           ; Off                            ; Off                            ;
; Perform Register Retiming                              ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                 ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                        ; Normal                         ; Normal                         ;
; Auto Global Clock                                      ; On                             ; On                             ;
; Auto Global Register Control Signals                   ; On                             ; On                             ;
; Stop After Congestion Map Generation                   ; Off                            ; Off                            ;
; Use smart compilation                                  ; Off                            ; Off                            ;
+--------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Data/QS/QuickSilver/trunk/QS1R_AB_QUARTUS/QS1R_AB_CYCII/fpga_top.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 4,231 / 8,256 ( 51 % )    ;
;     -- Combinational with no register       ; 869                       ;
;     -- Register only                        ; 367                       ;
;     -- Combinational with a register        ; 2995                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 85                        ;
;     -- 3 input functions                    ; 2852                      ;
;     -- <=2 input functions                  ; 927                       ;
;     -- Register only                        ; 367                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 869                       ;
;     -- arithmetic mode                      ; 2995                      ;
;                                             ;                           ;
; Total registers*                            ; 3,362 / 8,646 ( 39 % )    ;
;     -- Dedicated logic registers            ; 3,362 / 8,256 ( 41 % )    ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 315 / 516 ( 61 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 131 / 138 ( 95 % )        ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )            ;
; Global signals                              ; 7                         ;
; M4Ks                                        ; 8 / 36 ( 22 % )           ;
; Total memory bits                           ; 32,768 / 165,888 ( 20 % ) ;
; Total RAM block bits                        ; 36,864 / 165,888 ( 22 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 7 / 8 ( 88 % )            ;
; Average interconnect usage                  ; 9%                        ;
; Peak interconnect usage                     ; 16%                       ;
; Maximum fan-out node                        ; CLKA~clkctrl              ;
; Maximum fan-out                             ; 3122                      ;
; Highest non-global fan-out signal           ; clk_enable                ;
; Highest non-global fan-out                  ; 1090                      ;
; Total fan-out                               ; 22283                     ;
; Average fan-out                             ; 2.92                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK4           ; 132   ; 3        ; 34           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLK5           ; 131   ; 3        ; 34           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLKA           ; 27    ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CS_FPGA_M_N    ; 161   ; 2        ; 32           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CS_FPGA_N      ; 165   ; 2        ; 30           ; 19           ; 2           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_A_B_OUT   ; 92    ; 4        ; 28           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[0]   ; 67    ; 4        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[10]  ; 81    ; 4        ; 23           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[11]  ; 82    ; 4        ; 23           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[12]  ; 84    ; 4        ; 25           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[13]  ; 86    ; 4        ; 25           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[14]  ; 87    ; 4        ; 25           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[15]  ; 88    ; 4        ; 25           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[1]   ; 68    ; 4        ; 12           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[2]   ; 69    ; 4        ; 12           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[3]   ; 70    ; 4        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[4]   ; 72    ; 4        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[5]   ; 74    ; 4        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[6]   ; 75    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[7]   ; 76    ; 4        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[8]   ; 77    ; 4        ; 18           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DOUT[9]   ; 80    ; 4        ; 23           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DTACK_RDY ; 94    ; 4        ; 28           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_DVOUT     ; 89    ; 4        ; 28           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC0_IQOUT     ; 90    ; 4        ; 28           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_A_B_OUT   ; 97    ; 4        ; 30           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[0]   ; 101   ; 4        ; 32           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[10]  ; 115   ; 3        ; 34           ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[11]  ; 116   ; 3        ; 34           ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[12]  ; 117   ; 3        ; 34           ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[13]  ; 118   ; 3        ; 34           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[14]  ; 127   ; 3        ; 34           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[15]  ; 128   ; 3        ; 34           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[1]   ; 102   ; 4        ; 32           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[2]   ; 103   ; 4        ; 32           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[3]   ; 104   ; 4        ; 32           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[4]   ; 105   ; 3        ; 34           ; 1            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[5]   ; 106   ; 3        ; 34           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[6]   ; 110   ; 3        ; 34           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[7]   ; 112   ; 3        ; 34           ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[8]   ; 113   ; 3        ; 34           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DOUT[9]   ; 114   ; 3        ; 34           ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DTACK_RDY ; 95    ; 4        ; 30           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_DVOUT     ; 99    ; 4        ; 30           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DDC1_IQOUT     ; 96    ; 4        ; 30           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAG[0]        ; 176   ; 2        ; 23           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAG[1]        ; 175   ; 2        ; 23           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FLAG[2]        ; 173   ; 2        ; 25           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FX2CLK         ; 23    ; 1        ; 0            ; 9            ; 0           ; 3                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FX2_SCLK       ; 170   ; 2        ; 28           ; 19           ; 2           ; 72                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; FX2_SDI        ; 168   ; 2        ; 28           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IFCLK          ; 24    ; 1        ; 0            ; 9            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[0]         ; 3     ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[10]        ; 15    ; 1        ; 0            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[11]        ; 30    ; 1        ; 0            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[12]        ; 31    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[13]        ; 33    ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[14]        ; 34    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[15]        ; 35    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[1]         ; 4     ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[2]         ; 5     ; 1        ; 0            ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[3]         ; 6     ; 1        ; 0            ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[4]         ; 8     ; 1        ; 0            ; 17           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[5]         ; 10    ; 1        ; 0            ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[6]         ; 11    ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[7]         ; 12    ; 1        ; 0            ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[8]         ; 13    ; 1        ; 0            ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INA[9]         ; 14    ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SCLK_M         ; 164   ; 2        ; 30           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; DDC0_A_B     ; 64    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_CLK     ; 63    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[0]  ; 37    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[10] ; 56    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[11] ; 57    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[12] ; 58    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[13] ; 59    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[14] ; 60    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[15] ; 61    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[1]  ; 39    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[2]  ; 40    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[3]  ; 41    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[4]  ; 43    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[5]  ; 44    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[6]  ; 45    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[7]  ; 46    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[8]  ; 47    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC0_DIN[9]  ; 48    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_A_B     ; 160   ; 2        ; 32           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_CLK     ; 133   ; 3        ; 34           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[0]  ; 134   ; 3        ; 34           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[10] ; 146   ; 3        ; 34           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[11] ; 147   ; 3        ; 34           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[12] ; 149   ; 3        ; 34           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[13] ; 150   ; 3        ; 34           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[14] ; 151   ; 3        ; 34           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[15] ; 152   ; 3        ; 34           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[1]  ; 135   ; 3        ; 34           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[2]  ; 137   ; 3        ; 34           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[3]  ; 138   ; 3        ; 34           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[4]  ; 139   ; 3        ; 34           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[5]  ; 141   ; 3        ; 34           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[6]  ; 142   ; 3        ; 34           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[7]  ; 143   ; 3        ; 34           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[8]  ; 144   ; 3        ; 34           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DDC1_DIN[9]  ; 145   ; 3        ; 34           ; 14           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[0]        ; 208   ; 2        ; 1            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[10]       ; 195   ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[11]       ; 193   ; 2        ; 9            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[12]       ; 192   ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[13]       ; 191   ; 2        ; 12           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[14]       ; 189   ; 2        ; 12           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[15]       ; 188   ; 2        ; 12           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[1]        ; 207   ; 2        ; 1            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[2]        ; 206   ; 2        ; 1            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[3]        ; 205   ; 2        ; 1            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[4]        ; 203   ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[5]        ; 201   ; 2        ; 3            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[6]        ; 200   ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[7]        ; 199   ; 2        ; 3            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[8]        ; 198   ; 2        ; 5            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[9]        ; 197   ; 2        ; 5            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[0]  ; 180   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[1]  ; 179   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PKEND        ; 181   ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLCS         ; 171   ; 2        ; 28           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLOE         ; 182   ; 2        ; 18           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLRD         ; 187   ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLWR         ; 185   ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                      ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; FX2_SDO ; 169   ; 2        ; 28           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SDI_M   ; 162   ; 2        ; 32           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SDO_M   ; 163   ; 2        ; 30           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 31 / 32 ( 97 % )  ; 3.3V          ; --           ;
; 2        ; 35 / 35 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 31 / 35 ( 89 % )  ; 3.3V          ; --           ;
; 4        ; 36 / 36 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; INA[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; INA[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; INA[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; INA[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; INA[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; INA[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; INA[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; INA[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; INA[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 18         ; 1        ; INA[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 19         ; 1        ; INA[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; FX2CLK                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 28         ; 1        ; IFCLK                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; CLKA                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; INA[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 33         ; 1        ; INA[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; INA[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 36         ; 1        ; INA[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 37         ; 1        ; INA[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 36       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; DDC0_DIN[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; DDC0_DIN[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ; 44         ; 1        ; DDC0_DIN[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 41       ; 45         ; 1        ; DDC0_DIN[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; DDC0_DIN[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 49         ; 1        ; DDC0_DIN[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 50         ; 1        ; DDC0_DIN[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 51         ; 1        ; DDC0_DIN[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ; 52         ; 1        ; DDC0_DIN[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 48       ; 53         ; 1        ; DDC0_DIN[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; DDC0_DIN[10]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 55         ; 4        ; DDC0_DIN[11]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 56         ; 4        ; DDC0_DIN[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 57         ; 4        ; DDC0_DIN[13]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 58         ; 4        ; DDC0_DIN[14]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 59         ; 4        ; DDC0_DIN[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; DDC0_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 61         ; 4        ; DDC0_A_B                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; DDC0_DOUT[0]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 70         ; 4        ; DDC0_DOUT[1]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 71         ; 4        ; DDC0_DOUT[2]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 74         ; 4        ; DDC0_DOUT[3]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; DDC0_DOUT[4]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; DDC0_DOUT[5]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 77         ; 4        ; DDC0_DOUT[6]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 78         ; 4        ; DDC0_DOUT[7]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 79         ; 4        ; DDC0_DOUT[8]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; DDC0_DOUT[9]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 83         ; 4        ; DDC0_DOUT[10]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 84         ; 4        ; DDC0_DOUT[11]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; DDC0_DOUT[12]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; DDC0_DOUT[13]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 87         ; 4        ; DDC0_DOUT[14]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 88         ; 4        ; DDC0_DOUT[15]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 89         ; 4        ; DDC0_DVOUT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 90       ; 90         ; 4        ; DDC0_IQOUT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; DDC0_A_B_OUT                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; DDC0_DTACK_RDY                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 93         ; 4        ; DDC1_DTACK_RDY                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ; 94         ; 4        ; DDC1_IQOUT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 97       ; 95         ; 4        ; DDC1_A_B_OUT                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; DDC1_DVOUT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; DDC1_DOUT[0]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ; 98         ; 4        ; DDC1_DOUT[1]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 103      ; 99         ; 4        ; DDC1_DOUT[2]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ; 100        ; 4        ; DDC1_DOUT[3]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 105      ; 101        ; 3        ; DDC1_DOUT[4]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 102        ; 3        ; DDC1_DOUT[5]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 105        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 106        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; DDC1_DOUT[6]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; DDC1_DOUT[7]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 113      ; 109        ; 3        ; DDC1_DOUT[8]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 114      ; 110        ; 3        ; DDC1_DOUT[9]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 115      ; 112        ; 3        ; DDC1_DOUT[10]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 116      ; 113        ; 3        ; DDC1_DOUT[11]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 117      ; 114        ; 3        ; DDC1_DOUT[12]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 118      ; 117        ; 3        ; DDC1_DOUT[13]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 119      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; DDC1_DOUT[14]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 128      ; 126        ; 3        ; DDC1_DOUT[15]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; CLK5                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 130        ; 3        ; CLK4                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 131        ; 3        ; DDC1_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 132        ; 3        ; DDC1_DIN[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 133        ; 3        ; DDC1_DIN[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; DDC1_DIN[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 135        ; 3        ; DDC1_DIN[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 136        ; 3        ; DDC1_DIN[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; DDC1_DIN[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 138        ; 3        ; DDC1_DIN[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 141        ; 3        ; DDC1_DIN[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 3        ; DDC1_DIN[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 3        ; DDC1_DIN[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 149        ; 3        ; DDC1_DIN[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 150        ; 3        ; DDC1_DIN[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; DDC1_DIN[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 152        ; 3        ; DDC1_DIN[13]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 153        ; 3        ; DDC1_DIN[14]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 154        ; 3        ; DDC1_DIN[15]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; DDC1_A_B                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 156        ; 2        ; CS_FPGA_M_N                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 157        ; 2        ; SDI_M                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 158        ; 2        ; SDO_M                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 159        ; 2        ; SCLK_M                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 160        ; 2        ; CS_FPGA_N                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; FX2_SDI                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 169      ; 162        ; 2        ; FX2_SDO                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 170      ; 163        ; 2        ; FX2_SCLK                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 171      ; 164        ; 2        ; SLCS                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; FLAG[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; FLAG[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 176      ; 169        ; 2        ; FLAG[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; FIFO_ADR[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 180      ; 174        ; 2        ; FIFO_ADR[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 181      ; 175        ; 2        ; PKEND                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 176        ; 2        ; SLOE                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; SLWR                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; SLRD                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 182        ; 2        ; FD[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 183        ; 2        ; FD[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; FD[13]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 192      ; 185        ; 2        ; FD[12]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 193      ; 186        ; 2        ; FD[11]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; FD[10]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; FD[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 192        ; 2        ; FD[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 195        ; 2        ; FD[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 196        ; 2        ; FD[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 197        ; 2        ; FD[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; FD[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; FD[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 200        ; 2        ; FD[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 201        ; 2        ; FD[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 202        ; 2        ; FD[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                 ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; |fpga_top                                    ; 4231 (72)   ; 3362 (52)                 ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 131  ; 0            ; 869 (20)     ; 367 (1)           ; 2995 (48)        ; |fpga_top                                                                                                                           ;
;    |CIC6_520:f1_inst1_I|                     ; 1015 (1015) ; 952 (952)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 98 (98)           ; 866 (866)        ; |fpga_top|CIC6_520:f1_inst1_I                                                                                                       ;
;    |CIC6_520:f1_inst1_Q|                     ; 1008 (1008) ; 963 (963)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 97 (97)           ; 866 (866)        ; |fpga_top|CIC6_520:f1_inst1_Q                                                                                                       ;
;    |RegisterX:dcoffsetreg|                   ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 31 (31)           ; 3 (3)            ; |fpga_top|RegisterX:dcoffsetreg                                                                                                     ;
;    |RegisterX:freqsetreg|                    ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 0 (0)            ; |fpga_top|RegisterX:freqsetreg                                                                                                      ;
;    |SPI_REGS:spi_regs|                       ; 95 (95)     ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 8 (8)             ; 67 (67)          ; |fpga_top|SPI_REGS:spi_regs                                                                                                         ;
;    |cordic:rx_cordic|                        ; 1774 (38)   ; 1057 (36)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 716 (1)      ; 0 (0)             ; 1058 (37)        ; |fpga_top|cordic:rx_cordic                                                                                                          ;
;       |cordic_stage:cordic_stage0|           ; 59 (59)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 54 (54)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage0                                                                               ;
;       |cordic_stage:cordic_stage10|          ; 89 (89)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage10                                                                              ;
;       |cordic_stage:cordic_stage11|          ; 87 (87)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage11                                                                              ;
;       |cordic_stage:cordic_stage12|          ; 85 (85)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage12                                                                              ;
;       |cordic_stage:cordic_stage13|          ; 117 (117)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage13                                                                              ;
;       |cordic_stage:cordic_stage14|          ; 117 (117)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage14                                                                              ;
;       |cordic_stage:cordic_stage15|          ; 82 (82)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 45 (45)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage15                                                                              ;
;       |cordic_stage:cordic_stage16|          ; 56 (56)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 40 (40)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage16                                                                              ;
;       |cordic_stage:cordic_stage1|           ; 124 (124)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage1                                                                               ;
;       |cordic_stage:cordic_stage2|           ; 139 (139)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage2                                                                               ;
;       |cordic_stage:cordic_stage3|           ; 103 (103)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage3                                                                               ;
;       |cordic_stage:cordic_stage4|           ; 101 (101)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage4                                                                               ;
;       |cordic_stage:cordic_stage5|           ; 99 (99)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage5                                                                               ;
;       |cordic_stage:cordic_stage6|           ; 97 (97)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage6                                                                               ;
;       |cordic_stage:cordic_stage7|           ; 127 (127)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage7                                                                               ;
;       |cordic_stage:cordic_stage8|           ; 127 (127)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage8                                                                               ;
;       |cordic_stage:cordic_stage9|           ; 127 (127)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 63 (63)          ; |fpga_top|cordic:rx_cordic|cordic_stage:cordic_stage9                                                                               ;
;    |phase_accumulator:rx_phase_accumulator|  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |fpga_top|phase_accumulator:rx_phase_accumulator                                                                                    ;
;    |tx_fifo:tx_fifo_i|                       ; 92 (0)      ; 84 (0)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 50 (0)            ; 35 (0)           ; |fpga_top|tx_fifo:tx_fifo_i                                                                                                         ;
;       |dcfifo:dcfifo_component|              ; 92 (0)      ; 84 (0)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 50 (0)            ; 35 (0)           ; |fpga_top|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component                                                                                 ;
;          |dcfifo_8bi1:auto_generated|        ; 92 (30)     ; 84 (22)                   ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 50 (20)           ; 35 (13)          ; |fpga_top|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated                                                      ;
;             |a_graycounter_i27:wrptr_gp|     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |fpga_top|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|a_graycounter_i27:wrptr_gp                           ;
;             |a_graycounter_o96:rdptr_g1p|    ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |fpga_top|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|a_graycounter_o96:rdptr_g1p                          ;
;             |alt_synch_pipe_0e8:ws_dgrp|     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |fpga_top|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_0e8:ws_dgrp                           ;
;                |dffpipe_qe9:dffpipe9|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |fpga_top|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe9      ;
;             |alt_synch_pipe_vd8:rs_dgwp|     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |fpga_top|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp                           ;
;                |dffpipe_pe9:dffpipe6|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |fpga_top|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6      ;
;             |altsyncram_7b11:fifo_ram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_top|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|altsyncram_7b11:fifo_ram                             ;
;                |altsyncram_hve1:altsyncram3| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_top|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|altsyncram_7b11:fifo_ram|altsyncram_hve1:altsyncram3 ;
;    |tx_fifo:tx_fifo_q|                       ; 92 (0)      ; 84 (0)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 50 (0)            ; 34 (0)           ; |fpga_top|tx_fifo:tx_fifo_q                                                                                                         ;
;       |dcfifo:dcfifo_component|              ; 92 (0)      ; 84 (0)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 50 (0)            ; 34 (0)           ; |fpga_top|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component                                                                                 ;
;          |dcfifo_8bi1:auto_generated|        ; 92 (30)     ; 84 (22)                   ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 50 (20)           ; 34 (12)          ; |fpga_top|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated                                                      ;
;             |a_graycounter_i27:wrptr_gp|     ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |fpga_top|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|a_graycounter_i27:wrptr_gp                           ;
;             |a_graycounter_o96:rdptr_g1p|    ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |fpga_top|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|a_graycounter_o96:rdptr_g1p                          ;
;             |alt_synch_pipe_0e8:ws_dgrp|     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |fpga_top|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_0e8:ws_dgrp                           ;
;                |dffpipe_qe9:dffpipe9|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |fpga_top|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe9      ;
;             |alt_synch_pipe_vd8:rs_dgwp|     ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |fpga_top|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp                           ;
;                |dffpipe_pe9:dffpipe6|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |fpga_top|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6      ;
;             |altsyncram_7b11:fifo_ram|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_top|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|altsyncram_7b11:fifo_ram                             ;
;                |altsyncram_hve1:altsyncram3| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_top|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|altsyncram_7b11:fifo_ram|altsyncram_hve1:altsyncram3 ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; CLK4           ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLK5           ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[0]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[1]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[2]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[3]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[4]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[5]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[6]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[7]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[8]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[9]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[10]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[11]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[12]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[13]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[14]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DOUT[15]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DVOUT     ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_IQOUT     ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_A_B_OUT   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC0_DTACK_RDY ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[0]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[1]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[2]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[3]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[4]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[5]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[6]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[7]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[8]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[9]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[10]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[11]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[12]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[13]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[14]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DOUT[15]  ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DVOUT     ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_IQOUT     ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_A_B_OUT   ; Input    ; 0             ; 0             ; --                    ; --  ;
; DDC1_DTACK_RDY ; Input    ; 0             ; 0             ; --                    ; --  ;
; CS_FPGA_M_N    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SCLK_M         ; Input    ; 0             ; 0             ; --                    ; --  ;
; FLAG[0]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; FLAG[2]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; FX2CLK         ; Input    ; 0             ; 0             ; --                    ; --  ;
; FLAG[1]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; IFCLK          ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLKA           ; Input    ; 0             ; 0             ; --                    ; --  ;
; FX2_SCLK       ; Input    ; 0             ; 0             ; --                    ; --  ;
; CS_FPGA_N      ; Input    ; 6             ; 6             ; --                    ; --  ;
; FX2_SDI        ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[0]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[15]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[14]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[13]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[12]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[11]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[10]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[9]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[8]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[7]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[6]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[5]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[4]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[3]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[2]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; INA[1]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; DDC0_CLK       ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_A_B       ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; DDC0_DIN[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_CLK       ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_A_B       ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; DDC1_DIN[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; SLCS           ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; PKEND          ; Output   ; --            ; --            ; --                    ; --  ;
; SLOE           ; Output   ; --            ; --            ; --                    ; --  ;
; SLWR           ; Output   ; --            ; --            ; --                    ; --  ;
; SLRD           ; Output   ; --            ; --            ; --                    ; --  ;
; FD[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; FD[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; FD[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; FD[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; FD[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; FD[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; FD[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; FD[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; FD[8]          ; Output   ; --            ; --            ; --                    ; --  ;
; FD[9]          ; Output   ; --            ; --            ; --                    ; --  ;
; FD[10]         ; Output   ; --            ; --            ; --                    ; --  ;
; FD[11]         ; Output   ; --            ; --            ; --                    ; --  ;
; FD[12]         ; Output   ; --            ; --            ; --                    ; --  ;
; FD[13]         ; Output   ; --            ; --            ; --                    ; --  ;
; FD[14]         ; Output   ; --            ; --            ; --                    ; --  ;
; FD[15]         ; Output   ; --            ; --            ; --                    ; --  ;
; SDI_M          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SDO_M          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FX2_SDO        ; Bidir    ; 0             ; 0             ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; CLK4                                    ;                   ;         ;
; CLK5                                    ;                   ;         ;
; DDC0_DOUT[0]                            ;                   ;         ;
; DDC0_DOUT[1]                            ;                   ;         ;
; DDC0_DOUT[2]                            ;                   ;         ;
; DDC0_DOUT[3]                            ;                   ;         ;
; DDC0_DOUT[4]                            ;                   ;         ;
; DDC0_DOUT[5]                            ;                   ;         ;
; DDC0_DOUT[6]                            ;                   ;         ;
; DDC0_DOUT[7]                            ;                   ;         ;
; DDC0_DOUT[8]                            ;                   ;         ;
; DDC0_DOUT[9]                            ;                   ;         ;
; DDC0_DOUT[10]                           ;                   ;         ;
; DDC0_DOUT[11]                           ;                   ;         ;
; DDC0_DOUT[12]                           ;                   ;         ;
; DDC0_DOUT[13]                           ;                   ;         ;
; DDC0_DOUT[14]                           ;                   ;         ;
; DDC0_DOUT[15]                           ;                   ;         ;
; DDC0_DVOUT                              ;                   ;         ;
; DDC0_IQOUT                              ;                   ;         ;
; DDC0_A_B_OUT                            ;                   ;         ;
; DDC0_DTACK_RDY                          ;                   ;         ;
; DDC1_DOUT[0]                            ;                   ;         ;
; DDC1_DOUT[1]                            ;                   ;         ;
; DDC1_DOUT[2]                            ;                   ;         ;
; DDC1_DOUT[3]                            ;                   ;         ;
; DDC1_DOUT[4]                            ;                   ;         ;
; DDC1_DOUT[5]                            ;                   ;         ;
; DDC1_DOUT[6]                            ;                   ;         ;
; DDC1_DOUT[7]                            ;                   ;         ;
; DDC1_DOUT[8]                            ;                   ;         ;
; DDC1_DOUT[9]                            ;                   ;         ;
; DDC1_DOUT[10]                           ;                   ;         ;
; DDC1_DOUT[11]                           ;                   ;         ;
; DDC1_DOUT[12]                           ;                   ;         ;
; DDC1_DOUT[13]                           ;                   ;         ;
; DDC1_DOUT[14]                           ;                   ;         ;
; DDC1_DOUT[15]                           ;                   ;         ;
; DDC1_DVOUT                              ;                   ;         ;
; DDC1_IQOUT                              ;                   ;         ;
; DDC1_A_B_OUT                            ;                   ;         ;
; DDC1_DTACK_RDY                          ;                   ;         ;
; CS_FPGA_M_N                             ;                   ;         ;
; SCLK_M                                  ;                   ;         ;
; FLAG[0]                                 ;                   ;         ;
; FLAG[2]                                 ;                   ;         ;
; FX2CLK                                  ;                   ;         ;
; FLAG[1]                                 ;                   ;         ;
;      - fx2st~134                        ; 1                 ; 6       ;
;      - fx2st~135                        ; 1                 ; 6       ;
; IFCLK                                   ;                   ;         ;
; CLKA                                    ;                   ;         ;
; FX2_SCLK                                ;                   ;         ;
;      - SPI_REGS:spi_regs|sRd            ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[31]      ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[30]      ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[3]  ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[5]  ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[31] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[30] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[29] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[28] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[27] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[26] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[25] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[24] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[23] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[22] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[21] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[20] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[19] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[18] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[17] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[16] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[15] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[14] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[13] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[12] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[11] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[10] ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[9]  ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[8]  ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[7]  ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[6]  ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[4]  ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[2]       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[3]       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[4]       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[5]       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[1]       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[0]       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[2]  ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[1]  ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[0]  ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[29]      ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[6]       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[28]      ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[27]      ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[26]      ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[25]      ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[24]      ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[23]      ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[22]      ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[21]      ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[20]      ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[19]      ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[18]      ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[17]      ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[16]      ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[15]      ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[14]      ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[13]      ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[12]      ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[11]      ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[10]      ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[9]       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[8]       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[7]       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[6]       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[5]       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[4]       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[3]       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[2]       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[1]       ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[0]       ; 0                 ; 0       ;
; CS_FPGA_N                               ;                   ;         ;
;      - SPI_REGS:spi_regs|BitCounter[30] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[29] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[28] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[27] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[26] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[25] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[24] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[23] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[22] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[21] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[20] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[19] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[18] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[17] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[16] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[15] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[14] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[13] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[12] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[11] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[10] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[9]  ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[8]  ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[7]  ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[6]  ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[5]  ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[4]  ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[3]  ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[2]  ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[1]  ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[0]  ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|sRd            ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[31] ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|CS_ph1~feeder  ; 0                 ; 6       ;
; FX2_SDI                                 ;                   ;         ;
;      - SPI_REGS:spi_regs|saddr[0]       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|sdata[0]       ; 0                 ; 6       ;
; INA[0]                                  ;                   ;         ;
;      - ADC[0]                           ; 0                 ; 6       ;
; INA[15]                                 ;                   ;         ;
;      - ADC[15]                          ; 1                 ; 6       ;
; INA[14]                                 ;                   ;         ;
;      - ADC[14]                          ; 0                 ; 6       ;
; INA[13]                                 ;                   ;         ;
;      - ADC[13]                          ; 0                 ; 6       ;
; INA[12]                                 ;                   ;         ;
;      - ADC[12]                          ; 0                 ; 6       ;
; INA[11]                                 ;                   ;         ;
;      - ADC[11]                          ; 1                 ; 6       ;
; INA[10]                                 ;                   ;         ;
;      - ADC[10]                          ; 0                 ; 6       ;
; INA[9]                                  ;                   ;         ;
;      - ADC[9]                           ; 0                 ; 6       ;
; INA[8]                                  ;                   ;         ;
;      - ADC[8]                           ; 0                 ; 6       ;
; INA[7]                                  ;                   ;         ;
;      - ADC[7]                           ; 0                 ; 6       ;
; INA[6]                                  ;                   ;         ;
;      - ADC[6]                           ; 1                 ; 6       ;
; INA[5]                                  ;                   ;         ;
;      - ADC[5]                           ; 1                 ; 6       ;
; INA[4]                                  ;                   ;         ;
;      - ADC[4]                           ; 1                 ; 6       ;
; INA[3]                                  ;                   ;         ;
;      - ADC[3]                           ; 0                 ; 6       ;
; INA[2]                                  ;                   ;         ;
;      - ADC[2]                           ; 1                 ; 6       ;
; INA[1]                                  ;                   ;         ;
;      - ADC[1]                           ; 1                 ; 6       ;
; SDI_M                                   ;                   ;         ;
; SDO_M                                   ;                   ;         ;
; FX2_SDO                                 ;                   ;         ;
+-----------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                             ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CIC6_520:f1_inst1_I|phase_1~0                                                    ; LCCOMB_X18_Y13_N4  ; 965     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CLKA                                                                             ; PIN_27             ; 3122    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CS_FPGA_N                                                                        ; PIN_165            ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; FD[13]~584                                                                       ; LCCOMB_X13_Y15_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FX2CLK                                                                           ; PIN_23             ; 66      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; FX2_SCLK                                                                         ; PIN_170            ; 72      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; IFCLK                                                                            ; PIN_24             ; 118     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; RegisterX:dcoffsetreg|always0~58                                                 ; LCCOMB_X18_Y16_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterX:freqsetreg|always0~17                                                  ; LCCOMB_X18_Y16_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SPI_REGS:spi_regs|always2~0                                                      ; LCCOMB_X15_Y16_N10 ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SPI_REGS:spi_regs|sRd                                                            ; LCFF_X15_Y18_N1    ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SPI_REGS:spi_regs|saddr[0]~8163                                                  ; LCCOMB_X15_Y16_N0  ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SPI_REGS:spi_regs|sdata[18]~9858                                                 ; LCCOMB_X18_Y16_N0  ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_enable                                                                       ; LCFF_X18_Y14_N27   ; 1091    ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_enable                                                                       ; LCFF_X18_Y14_N27   ; 1915    ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; reset_count[10]                                                                  ; LCFF_X18_Y14_N25   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|rdaclr      ; LCFF_X17_Y13_N5    ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|valid_rdreq ; LCCOMB_X13_Y18_N16 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|valid_wrreq ; LCCOMB_X10_Y14_N4  ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|rdaclr      ; LCFF_X17_Y13_N13   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|valid_rdreq ; LCCOMB_X13_Y13_N0  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|valid_wrreq ; LCCOMB_X10_Y14_N14 ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; txfifoclr                                                                        ; LCFF_X13_Y15_N19   ; 152     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
+----------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                    ;
+-----------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; CLKA                                                                        ; PIN_27           ; 3122    ; Global Clock         ; GCLK3            ; --                        ;
; FX2CLK                                                                      ; PIN_23           ; 66      ; Global Clock         ; GCLK0            ; --                        ;
; IFCLK                                                                       ; PIN_24           ; 118     ; Global Clock         ; GCLK2            ; --                        ;
; clk_enable                                                                  ; LCFF_X18_Y14_N27 ; 1915    ; Global Clock         ; GCLK1            ; --                        ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|rdaclr ; LCFF_X17_Y13_N5  ; 12      ; Global Clock         ; GCLK4            ; --                        ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|rdaclr ; LCFF_X17_Y13_N13 ; 12      ; Global Clock         ; GCLK6            ; --                        ;
; txfifoclr                                                                   ; LCFF_X13_Y15_N19 ; 152     ; Global Clock         ; GCLK7            ; --                        ;
+-----------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                            ;
+----------------------------------------------------------------------------------+---------+
; Name                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------+---------+
; clk_enable                                                                       ; 1090    ;
; CIC6_520:f1_inst1_I|phase_1~0                                                    ; 965     ;
; FX2_SCLK                                                                         ; 72      ;
; cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[18]                            ; 61      ;
; cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[18]                            ; 57      ;
; CIC6_520:f1_inst1_I|input_register[19]                                           ; 56      ;
; CIC6_520:f1_inst1_Q|input_register[19]                                           ; 56      ;
; cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[18]                            ; 55      ;
; cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[18]                            ; 53      ;
; cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[18]                            ; 51      ;
; cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[18]                            ; 50      ;
; cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[18]                            ; 50      ;
; cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[18]                            ; 49      ;
; cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[18]                            ; 48      ;
; cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[18]                            ; 43      ;
; cordic:rx_cordic|cordic_stage:cordic_stage10|PHout[18]                           ; 41      ;
; cordic:rx_cordic|cordic_stage:cordic_stage11|PHout[18]                           ; 39      ;
; cordic:rx_cordic|cordic_stage:cordic_stage12|PHout[18]                           ; 39      ;
; SPI_REGS:spi_regs|saddr[0]~8163                                                  ; 38      ;
; cordic:rx_cordic|cordic_stage:cordic_stage13|PHout[18]                           ; 38      ;
; cordic:rx_cordic|cordic_stage:cordic_stage14|PHout[18]                           ; 36      ;
; SPI_REGS:spi_regs|saddr[0]                                                       ; 36      ;
; CS_FPGA_N                                                                        ; 34      ;
; SPI_REGS:spi_regs|always2~0                                                      ; 34      ;
; RegisterX:freqsetreg|always0~17                                                  ; 32      ;
; RegisterX:dcoffsetreg|always0~58                                                 ; 32      ;
; SPI_REGS:spi_regs|sdata[18]~9858                                                 ; 31      ;
; FD[13]~583                                                                       ; 24      ;
; FD[13]~582                                                                       ; 24      ;
; cordic:rx_cordic|PHstage0[18]                                                    ; 23      ;
; cordic:rx_cordic|Istage0~323                                                     ; 17      ;
; ADC[0]                                                                           ; 16      ;
; cordic:rx_cordic|cordic_stage:cordic_stage15|Add2~712                            ; 16      ;
; cordic:rx_cordic|cordic_stage:cordic_stage15|Add0~717                            ; 16      ;
; cordic:rx_cordic|cordic_stage:cordic_stage16|Add0~692                            ; 16      ;
; cordic:rx_cordic|cordic_stage:cordic_stage16|Add2~686                            ; 16      ;
; FD[13]~584                                                                       ; 16      ;
; cordic:rx_cordic|cordic_stage:cordic_stage14|Add0~724                            ; 15      ;
; cordic:rx_cordic|cordic_stage:cordic_stage14|Add2~719                            ; 15      ;
; cordic:rx_cordic|cordic_stage:cordic_stage13|Add2~726                            ; 14      ;
; cordic:rx_cordic|cordic_stage:cordic_stage13|Add0~731                            ; 14      ;
; cordic:rx_cordic|cordic_stage:cordic_stage15|PHout[18]                           ; 14      ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|valid_rdreq ; 14      ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|valid_rdreq ; 14      ;
; cordic:rx_cordic|cordic_stage:cordic_stage12|Add0~738                            ; 13      ;
; cordic:rx_cordic|cordic_stage:cordic_stage12|Add2~733                            ; 13      ;
; reset_count[10]                                                                  ; 13      ;
; cordic:rx_cordic|cordic_stage:cordic_stage11|Add2~740                            ; 12      ;
; cordic:rx_cordic|cordic_stage:cordic_stage11|Add0~745                            ; 12      ;
; cordic:rx_cordic|cordic_stage:cordic_stage10|Add0~752                            ; 11      ;
+----------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+
; Name                                                                                                                                 ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|altsyncram_7b11:fifo_ram|altsyncram_hve1:altsyncram3|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 512          ; 32           ; 512          ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None ; M4K_X11_Y15, M4K_X11_Y16, M4K_X11_Y17, M4K_X11_Y18 ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|altsyncram_7b11:fifo_ram|altsyncram_hve1:altsyncram3|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 512          ; 32           ; 512          ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None ; M4K_X11_Y11, M4K_X11_Y12, M4K_X11_Y13, M4K_X11_Y14 ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 6,039 / 26,052 ( 23 % ) ;
; C16 interconnects          ; 8 / 1,156 ( < 1 % )     ;
; C4 interconnects           ; 2,183 / 17,952 ( 12 % ) ;
; Direct links               ; 2,272 / 26,052 ( 9 % )  ;
; Global clocks              ; 7 / 8 ( 88 % )          ;
; Local interconnects        ; 1,184 / 8,256 ( 14 % )  ;
; R24 interconnects          ; 23 / 1,020 ( 2 % )      ;
; R4 interconnects           ; 2,849 / 22,440 ( 13 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.43) ; Number of LABs  (Total = 315) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 6                             ;
; 3                                           ; 6                             ;
; 4                                           ; 4                             ;
; 5                                           ; 7                             ;
; 6                                           ; 6                             ;
; 7                                           ; 7                             ;
; 8                                           ; 1                             ;
; 9                                           ; 4                             ;
; 10                                          ; 11                            ;
; 11                                          ; 13                            ;
; 12                                          ; 10                            ;
; 13                                          ; 16                            ;
; 14                                          ; 13                            ;
; 15                                          ; 13                            ;
; 16                                          ; 191                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.07) ; Number of LABs  (Total = 315) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 160                           ;
; 1 Clock                            ; 276                           ;
; 1 Clock enable                     ; 88                            ;
; 1 Sync. clear                      ; 108                           ;
; 1 Sync. load                       ; 4                             ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 4                             ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 23.26) ; Number of LABs  (Total = 315) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 3                             ;
; 2                                            ; 7                             ;
; 3                                            ; 7                             ;
; 4                                            ; 6                             ;
; 5                                            ; 3                             ;
; 6                                            ; 6                             ;
; 7                                            ; 5                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 1                             ;
; 13                                           ; 5                             ;
; 14                                           ; 6                             ;
; 15                                           ; 2                             ;
; 16                                           ; 5                             ;
; 17                                           ; 1                             ;
; 18                                           ; 5                             ;
; 19                                           ; 3                             ;
; 20                                           ; 11                            ;
; 21                                           ; 2                             ;
; 22                                           ; 12                            ;
; 23                                           ; 13                            ;
; 24                                           ; 7                             ;
; 25                                           ; 25                            ;
; 26                                           ; 11                            ;
; 27                                           ; 2                             ;
; 28                                           ; 38                            ;
; 29                                           ; 10                            ;
; 30                                           ; 12                            ;
; 31                                           ; 9                             ;
; 32                                           ; 84                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 13.71) ; Number of LABs  (Total = 315) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 4                             ;
; 1                                                ; 8                             ;
; 2                                                ; 10                            ;
; 3                                                ; 7                             ;
; 4                                                ; 9                             ;
; 5                                                ; 9                             ;
; 6                                                ; 7                             ;
; 7                                                ; 8                             ;
; 8                                                ; 7                             ;
; 9                                                ; 19                            ;
; 10                                               ; 25                            ;
; 11                                               ; 11                            ;
; 12                                               ; 12                            ;
; 13                                               ; 17                            ;
; 14                                               ; 15                            ;
; 15                                               ; 21                            ;
; 16                                               ; 84                            ;
; 17                                               ; 0                             ;
; 18                                               ; 0                             ;
; 19                                               ; 0                             ;
; 20                                               ; 0                             ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 2                             ;
; 24                                               ; 2                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 1                             ;
; 28                                               ; 6                             ;
; 29                                               ; 7                             ;
; 30                                               ; 0                             ;
; 31                                               ; 0                             ;
; 32                                               ; 24                            ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.58) ; Number of LABs  (Total = 315) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 5                             ;
; 4                                            ; 16                            ;
; 5                                            ; 8                             ;
; 6                                            ; 4                             ;
; 7                                            ; 7                             ;
; 8                                            ; 5                             ;
; 9                                            ; 4                             ;
; 10                                           ; 6                             ;
; 11                                           ; 4                             ;
; 12                                           ; 17                            ;
; 13                                           ; 14                            ;
; 14                                           ; 6                             ;
; 15                                           ; 12                            ;
; 16                                           ; 10                            ;
; 17                                           ; 18                            ;
; 18                                           ; 20                            ;
; 19                                           ; 44                            ;
; 20                                           ; 10                            ;
; 21                                           ; 5                             ;
; 22                                           ; 4                             ;
; 23                                           ; 24                            ;
; 24                                           ; 8                             ;
; 25                                           ; 2                             ;
; 26                                           ; 2                             ;
; 27                                           ; 4                             ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 5                             ;
; 31                                           ; 2                             ;
; 32                                           ; 5                             ;
; 33                                           ; 9                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 28                            ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                        ;
+------------------------------------------------------------------+---------------------------+
; Name                                                             ; Value                     ;
+------------------------------------------------------------------+---------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 29                        ;
; Mid Slack - Fit Attempt 1                                        ; -19953                    ;
; Internal Atom Count - Fit Attempt 1                              ; 7222                      ;
; LE/ALM Count - Fit Attempt 1                                     ; 4223                      ;
; LAB Count - Fit Attempt 1                                        ; 345                       ;
; Outputs per Lab - Fit Attempt 1                                  ; 12.023                    ;
; Inputs per LAB - Fit Attempt 1                                   ; 14.974                    ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.429                     ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:336;1:4;2:5             ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:140;1:192;2:9;4:4       ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:44;1:202;2:93;3:2;4:4   ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:345                     ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:47;1:118;2:167;3:11;4:2 ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:246;1:96;2:3            ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:140;1:200;2:1;3:4       ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:39;1:282;2:24           ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:39;1:299;2:7            ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:206;1:139               ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:239;1:106               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:117;1:228               ;
; LEs in Chains - Fit Attempt 1                                    ; 3085                      ;
; LEs in Long Chains - Fit Attempt 1                               ; 2959                      ;
; LABs with Chains - Fit Attempt 1                                 ; 239                       ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 1                         ;
; Time - Fit Attempt 1                                             ; 20                        ;
; Time in tsm_dat.dll - Fit Attempt 1                              ; 0.016                     ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 1.343                     ;
+------------------------------------------------------------------+---------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Wire Use - Fit Attempt 1      ; 8      ;
; Early Slack - Fit Attempt 1         ; -18165 ;
; Mid Wire Use - Fit Attempt 1        ; 9      ;
; Mid Slack - Fit Attempt 1           ; -18165 ;
; Late Wire Use - Fit Attempt 1       ; 10     ;
; Late Slack - Fit Attempt 1          ; -18165 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Time - Fit Attempt 1                ; 197    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 16.621 ;
+-------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; -17840 ;
; Early Wire Use - Fit Attempt 1      ; 10     ;
; Peak Regional Wire - Fit Attempt 1  ; 17     ;
; Mid Slack - Fit Attempt 1           ; -19112 ;
; Late Slack - Fit Attempt 1          ; -19112 ;
; Late Slack - Fit Attempt 1          ; -19112 ;
; Late Wire Use - Fit Attempt 1       ; 14     ;
; Time - Fit Attempt 1                ; 13     ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.015  ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 9.003  ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.1 Build 201 11/27/2006 SJ Web Edition
    Info: Processing started: Fri Feb 09 19:27:10 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off fpga_top -c fpga_top
Info: Selected device EP2C8Q208C8 for design "fpga_top"
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5Q208C8 is compatible
    Info: Device EP2C5Q208I8 is compatible
    Info: Device EP2C8Q208I8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Automatically promoted node CLKA (placed in PIN 27 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node IFCLK (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node FX2CLK (placed in PIN 23 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node DDC0_CLK
        Info: Destination node DDC1_CLK
Info: Automatically promoted node clk_enable 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CIC6_520:f1_inst1_I|phase_1~26
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage16|Qout[20]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage16|Qout[19]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage16|Qout[18]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage16|Qout[17]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage16|Qout[16]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage16|Qout[15]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage16|Qout[14]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage16|Qout[13]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage16|Qout[12]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node txfifoclr 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Selector0~8
Info: Automatically promoted node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|rdaclr 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|rdaclr 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing: elapsed time is 00:00:02
    Extra Info: No registers were packed into other blocks
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:20
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:03:17
Info: Estimated most critical path is register to register delay of 18.901 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X29_Y17; Fanout = 5; REG Node = 'CIC6_520:f1_inst1_I|section_out6[0]'
    Info: 2: + IC(0.981 ns) + CELL(0.596 ns) = 1.577 ns; Loc. = LAB_X28_Y17; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|Add7~1098'
    Info: 3: + IC(0.000 ns) + CELL(0.506 ns) = 2.083 ns; Loc. = LAB_X28_Y17; Fanout = 3; COMB Node = 'CIC6_520:f1_inst1_I|Add7~1099'
    Info: 4: + IC(1.259 ns) + CELL(0.621 ns) = 3.963 ns; Loc. = LAB_X26_Y17; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|Add8~1169'
    Info: 5: + IC(0.000 ns) + CELL(0.506 ns) = 4.469 ns; Loc. = LAB_X26_Y17; Fanout = 3; COMB Node = 'CIC6_520:f1_inst1_I|Add8~1170'
    Info: 6: + IC(0.885 ns) + CELL(0.621 ns) = 5.975 ns; Loc. = LAB_X25_Y17; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|Add9~1102'
    Info: 7: + IC(0.000 ns) + CELL(0.506 ns) = 6.481 ns; Loc. = LAB_X25_Y17; Fanout = 3; COMB Node = 'CIC6_520:f1_inst1_I|Add9~1103'
    Info: 8: + IC(0.885 ns) + CELL(0.621 ns) = 7.987 ns; Loc. = LAB_X24_Y17; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|Add10~1173'
    Info: 9: + IC(0.000 ns) + CELL(0.506 ns) = 8.493 ns; Loc. = LAB_X24_Y17; Fanout = 3; COMB Node = 'CIC6_520:f1_inst1_I|Add10~1174'
    Info: 10: + IC(0.885 ns) + CELL(0.621 ns) = 9.999 ns; Loc. = LAB_X23_Y17; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|Add11~1106'
    Info: 11: + IC(0.000 ns) + CELL(0.506 ns) = 10.505 ns; Loc. = LAB_X23_Y17; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|Add11~1107'
    Info: 12: + IC(0.885 ns) + CELL(0.621 ns) = 12.011 ns; Loc. = LAB_X22_Y17; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~371'
    Info: 13: + IC(0.000 ns) + CELL(0.086 ns) = 12.097 ns; Loc. = LAB_X22_Y17; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~372'
    Info: 14: + IC(0.000 ns) + CELL(0.086 ns) = 12.183 ns; Loc. = LAB_X22_Y17; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~373'
    Info: 15: + IC(0.000 ns) + CELL(0.086 ns) = 12.269 ns; Loc. = LAB_X22_Y17; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~374'
    Info: 16: + IC(0.000 ns) + CELL(0.086 ns) = 12.355 ns; Loc. = LAB_X22_Y17; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~375'
    Info: 17: + IC(0.000 ns) + CELL(0.086 ns) = 12.441 ns; Loc. = LAB_X22_Y17; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~376'
    Info: 18: + IC(0.000 ns) + CELL(0.086 ns) = 12.527 ns; Loc. = LAB_X22_Y17; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~377'
    Info: 19: + IC(0.000 ns) + CELL(0.086 ns) = 12.613 ns; Loc. = LAB_X22_Y17; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~378'
    Info: 20: + IC(0.107 ns) + CELL(0.086 ns) = 12.806 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~379'
    Info: 21: + IC(0.000 ns) + CELL(0.086 ns) = 12.892 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~380'
    Info: 22: + IC(0.000 ns) + CELL(0.086 ns) = 12.978 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~381'
    Info: 23: + IC(0.000 ns) + CELL(0.086 ns) = 13.064 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~382'
    Info: 24: + IC(0.000 ns) + CELL(0.086 ns) = 13.150 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~383'
    Info: 25: + IC(0.000 ns) + CELL(0.086 ns) = 13.236 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~384'
    Info: 26: + IC(0.000 ns) + CELL(0.086 ns) = 13.322 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~385'
    Info: 27: + IC(0.000 ns) + CELL(0.086 ns) = 13.408 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~386'
    Info: 28: + IC(0.000 ns) + CELL(0.086 ns) = 13.494 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~387'
    Info: 29: + IC(0.000 ns) + CELL(0.086 ns) = 13.580 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~388'
    Info: 30: + IC(0.000 ns) + CELL(0.086 ns) = 13.666 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~389'
    Info: 31: + IC(0.000 ns) + CELL(0.086 ns) = 13.752 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~390'
    Info: 32: + IC(0.000 ns) + CELL(0.086 ns) = 13.838 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~391'
    Info: 33: + IC(0.000 ns) + CELL(0.086 ns) = 13.924 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~392'
    Info: 34: + IC(0.000 ns) + CELL(0.086 ns) = 14.010 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~393'
    Info: 35: + IC(0.000 ns) + CELL(0.086 ns) = 14.096 ns; Loc. = LAB_X22_Y16; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~394'
    Info: 36: + IC(0.107 ns) + CELL(0.086 ns) = 14.289 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~395'
    Info: 37: + IC(0.000 ns) + CELL(0.086 ns) = 14.375 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~396'
    Info: 38: + IC(0.000 ns) + CELL(0.086 ns) = 14.461 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~397'
    Info: 39: + IC(0.000 ns) + CELL(0.086 ns) = 14.547 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~398'
    Info: 40: + IC(0.000 ns) + CELL(0.086 ns) = 14.633 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~399'
    Info: 41: + IC(0.000 ns) + CELL(0.086 ns) = 14.719 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~400'
    Info: 42: + IC(0.000 ns) + CELL(0.086 ns) = 14.805 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~401'
    Info: 43: + IC(0.000 ns) + CELL(0.086 ns) = 14.891 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~402'
    Info: 44: + IC(0.000 ns) + CELL(0.086 ns) = 14.977 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~403'
    Info: 45: + IC(0.000 ns) + CELL(0.086 ns) = 15.063 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~404'
    Info: 46: + IC(0.000 ns) + CELL(0.086 ns) = 15.149 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~405'
    Info: 47: + IC(0.000 ns) + CELL(0.086 ns) = 15.235 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~406'
    Info: 48: + IC(0.000 ns) + CELL(0.086 ns) = 15.321 ns; Loc. = LAB_X22_Y15; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~407'
    Info: 49: + IC(0.000 ns) + CELL(0.086 ns) = 15.407 ns; Loc. = LAB_X22_Y15; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~408'
    Info: 50: + IC(0.000 ns) + CELL(0.086 ns) = 15.493 ns; Loc. = LAB_X22_Y15; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[64]~409'
    Info: 51: + IC(0.000 ns) + CELL(0.086 ns) = 15.579 ns; Loc. = LAB_X22_Y15; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[65]~410'
    Info: 52: + IC(0.107 ns) + CELL(0.086 ns) = 15.772 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[66]~411'
    Info: 53: + IC(0.000 ns) + CELL(0.086 ns) = 15.858 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[67]~412'
    Info: 54: + IC(0.000 ns) + CELL(0.086 ns) = 15.944 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[68]~413'
    Info: 55: + IC(0.000 ns) + CELL(0.086 ns) = 16.030 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[69]~414'
    Info: 56: + IC(0.000 ns) + CELL(0.086 ns) = 16.116 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[70]~415'
    Info: 57: + IC(0.000 ns) + CELL(0.086 ns) = 16.202 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[71]~416'
    Info: 58: + IC(0.000 ns) + CELL(0.086 ns) = 16.288 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[72]~417'
    Info: 59: + IC(0.000 ns) + CELL(0.086 ns) = 16.374 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[73]~418'
    Info: 60: + IC(0.000 ns) + CELL(0.086 ns) = 16.460 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[74]~419'
    Info: 61: + IC(0.000 ns) + CELL(0.086 ns) = 16.546 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[75]~420'
    Info: 62: + IC(0.000 ns) + CELL(0.086 ns) = 16.632 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[76]~421'
    Info: 63: + IC(0.000 ns) + CELL(0.086 ns) = 16.718 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[77]~422'
    Info: 64: + IC(0.000 ns) + CELL(0.086 ns) = 16.804 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[78]~423'
    Info: 65: + IC(0.000 ns) + CELL(0.086 ns) = 16.890 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[79]~424'
    Info: 66: + IC(0.000 ns) + CELL(0.086 ns) = 16.976 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[80]~425'
    Info: 67: + IC(0.000 ns) + CELL(0.086 ns) = 17.062 ns; Loc. = LAB_X22_Y14; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[81]~426'
    Info: 68: + IC(0.107 ns) + CELL(0.086 ns) = 17.255 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[82]~427'
    Info: 69: + IC(0.000 ns) + CELL(0.086 ns) = 17.341 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[83]~428'
    Info: 70: + IC(0.000 ns) + CELL(0.086 ns) = 17.427 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[84]~429'
    Info: 71: + IC(0.000 ns) + CELL(0.086 ns) = 17.513 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[85]~430'
    Info: 72: + IC(0.000 ns) + CELL(0.086 ns) = 17.599 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[86]~431'
    Info: 73: + IC(0.000 ns) + CELL(0.086 ns) = 17.685 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[87]~432'
    Info: 74: + IC(0.000 ns) + CELL(0.086 ns) = 17.771 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[88]~433'
    Info: 75: + IC(0.000 ns) + CELL(0.086 ns) = 17.857 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[89]~434'
    Info: 76: + IC(0.000 ns) + CELL(0.086 ns) = 17.943 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[90]~435'
    Info: 77: + IC(0.000 ns) + CELL(0.086 ns) = 18.029 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[91]~436'
    Info: 78: + IC(0.000 ns) + CELL(0.086 ns) = 18.115 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[92]~437'
    Info: 79: + IC(0.000 ns) + CELL(0.086 ns) = 18.201 ns; Loc. = LAB_X22_Y13; Fanout = 2; COMB Node = 'CIC6_520:f1_inst1_I|output_register[93]~438'
    Info: 80: + IC(0.000 ns) + CELL(0.086 ns) = 18.287 ns; Loc. = LAB_X22_Y13; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[94]~439'
    Info: 81: + IC(0.000 ns) + CELL(0.506 ns) = 18.793 ns; Loc. = LAB_X22_Y13; Fanout = 1; COMB Node = 'CIC6_520:f1_inst1_I|output_register[95]~322'
    Info: 82: + IC(0.000 ns) + CELL(0.108 ns) = 18.901 ns; Loc. = LAB_X22_Y13; Fanout = 1; REG Node = 'CIC6_520:f1_inst1_I|output_register[95]'
    Info: Total cell delay = 12.693 ns ( 67.16 % )
    Info: Total interconnect delay = 6.208 ns ( 32.84 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 9% of the available device resources. Peak interconnect usage is 16%
    Info: The peak interconnect region extends from location X11_Y10 to location X22_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:13
Info: Started post-fitting delay annotation
Warning: Found 62 output pins without output pin load capacitance assignment
    Info: Pin "DDC0_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_A_B" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC0_DIN[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_A_B" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DDC1_DIN[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFO_ADR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFO_ADR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PKEND" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLWR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLRD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDI_M" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDO_M" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FX2_SDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node txfifoclr~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|rdptr_g[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|rdptr_g[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|rdptr_g[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|rdptr_g[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|delayed_wrptr_g[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6|dffe7a[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe9|dffe10a[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6|dffe7a[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6|dffe8a[9] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6|dffe8a[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6|dffe8a[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6|dffe8a[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6|dffe7a[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6|dffe8a[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6|dffe8a[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|delayed_wrptr_g[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6|dffe8a[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe6|dffe8a[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe9|dffe10a[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|rdaclr -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_8bi1:auto_generated|rdaclr -- routed using non-global resources
Warning: Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin SDI_M has a permanently disabled output enable
    Info: Pin SDO_M has a permanently disabled output enable
Warning: Following 42 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin DDC0_A_B has VCC driving its datain port
    Info: Pin DDC0_DIN[0] has GND driving its datain port
    Info: Pin DDC0_DIN[1] has GND driving its datain port
    Info: Pin DDC0_DIN[2] has GND driving its datain port
    Info: Pin DDC0_DIN[3] has GND driving its datain port
    Info: Pin DDC0_DIN[4] has GND driving its datain port
    Info: Pin DDC0_DIN[5] has GND driving its datain port
    Info: Pin DDC0_DIN[6] has GND driving its datain port
    Info: Pin DDC0_DIN[7] has GND driving its datain port
    Info: Pin DDC0_DIN[8] has GND driving its datain port
    Info: Pin DDC0_DIN[9] has GND driving its datain port
    Info: Pin DDC0_DIN[10] has GND driving its datain port
    Info: Pin DDC0_DIN[11] has GND driving its datain port
    Info: Pin DDC0_DIN[12] has GND driving its datain port
    Info: Pin DDC0_DIN[13] has GND driving its datain port
    Info: Pin DDC0_DIN[14] has GND driving its datain port
    Info: Pin DDC0_DIN[15] has GND driving its datain port
    Info: Pin DDC1_A_B has VCC driving its datain port
    Info: Pin DDC1_DIN[0] has GND driving its datain port
    Info: Pin DDC1_DIN[1] has GND driving its datain port
    Info: Pin DDC1_DIN[2] has GND driving its datain port
    Info: Pin DDC1_DIN[3] has GND driving its datain port
    Info: Pin DDC1_DIN[4] has GND driving its datain port
    Info: Pin DDC1_DIN[5] has GND driving its datain port
    Info: Pin DDC1_DIN[6] has GND driving its datain port
    Info: Pin DDC1_DIN[7] has GND driving its datain port
    Info: Pin DDC1_DIN[8] has GND driving its datain port
    Info: Pin DDC1_DIN[9] has GND driving its datain port
    Info: Pin DDC1_DIN[10] has GND driving its datain port
    Info: Pin DDC1_DIN[11] has GND driving its datain port
    Info: Pin DDC1_DIN[12] has GND driving its datain port
    Info: Pin DDC1_DIN[13] has GND driving its datain port
    Info: Pin DDC1_DIN[14] has GND driving its datain port
    Info: Pin DDC1_DIN[15] has GND driving its datain port
    Info: Pin SLCS has VCC driving its datain port
    Info: Pin FIFO_ADR[0] has GND driving its datain port
    Info: Pin FIFO_ADR[1] has VCC driving its datain port
    Info: Pin PKEND has GND driving its datain port
    Info: Pin SLOE has VCC driving its datain port
    Info: Pin SLRD has VCC driving its datain port
    Info: Pin SDI_M has VCC driving its datain port
    Info: Pin SDO_M has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: SPI_REGS:spi_regs|sRd
        Info: Type bidirectional pin FX2_SDO uses the 3.3-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Allocated 213 megabytes of memory during processing
    Info: Processing ended: Fri Feb 09 19:31:35 2007
    Info: Elapsed time: 00:04:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Data/QS/QuickSilver/trunk/QS1R_AB_QUARTUS/QS1R_AB_CYCII/fpga_top.fit.smsg.


