

Atividade 1: criação de uma situação de falso e análise dos tempos de propagação
(delays) e a área ocupada por um circuito somador, quando utilizado como entrada
dois operadores variáveis ou um operador variável e diferentes valores constantes.

Atividade 2: modificação, resultados e análise de três exercícios propostos no capítulo 
sete do livro RTL hardware Design Using VHDL: Coding for Efficiency, Portability, and 
Scalability (CHU, 2006). Nestes exercícios, (Listing 7.13), (Listing 7.14) e (Listing 
7.29), são feitas diferentes implementações de um circuito denominado barrel shifter, 
que propõe deslocar os bits de uma informação de entrada quantas posições fossem 
necessárias.

Atividade 3: análise do número de pinos, do número de elementos lógicos e
da frequência máxima dos circuitos dos exercício 9.5 e 9.6, do mesmo livro da Atividade 2.

Atividade 4: Implementação de máquinas de estado Mealy e Moore.
