### 一、什么是Verilog HDL：
- Verilog HDL是一种硬件描述语言，Hard Description Language。
- 注意，由于Verilog HDL 是一种硬件描述语言，这里的描述也就限制了我们在使用这门语言来设计电路的时候，要现有电路，然后再转化为语言。 
- VHDL在过去几十年间已经被淘汰，Verilog HDL目前仍然是描述数字电路和数字逻辑系统的主流语言。
### 二、FPGA的开发过程：
##### Desigin/RTL——Pre-Silicon Verification(前端验证)
- 使用硬件描述语言实现一个RTL级的电路设计，并且通过能够通过仿真。（RTL级指的就是用硬件描述语言来描述电路理想要达到的功能，是电路设计中的其中一环，RTL可以叫寄存器级传输电路）
##### Logic Synthesis/Netlist
- 对RTL级电路做逻辑综合，逻辑综合之后得到的是一个网表，这时也叫门级电路。
##### Logic Equivalence Check
- 如果对电路进行了增减，该过程能够检测修改前后两个电路逻辑功能是否相同。
##### Placement & Routing
- 对门级电路做布局布线，布局布线的时候整个电路在版图上已经有坐标了。
##### Post-silicon Validation(后端验证)
- 我们拿布局布线之后的网表去流片。
### 三、Verilog HDL在FPGA开发中的使用：
##### 1.可综合语句：
- 使用verilog对电路进行描述的时候，必须使用verilog的可综合语句，只有可综合语句才能进行后序的逻辑综合的操作。
- 可综合语句在verilog的语法中占比非常非常小。
- 可综合语句是真正设计电路芯片的部分。
##### 2.构建测试环境(前端仿真)：
- verilog剩下的语法中的一部分来构建测试环境，用来产生电路工作时所需要的信号，由于该部分只是用来检验设计的电路的逻辑性，不会参与接下来的步骤，因此只要符合语法逻辑就行。
##### 3.设计重点：
- 要把设计重点放在可综合语句的使用上。
### 四、Verilog HDL语言结构：
- 我们通过一个verilog的模块示例来了解一下verilog的语言结构：
```verilog
module block(in1,in2,out0)
input in1,in2;
output out0;

reg out0;

always@(in1 or in2)
begin
out = in1 & in2;
end
endmodule
```
- 上述程序描述了一个组合逻辑的与门。
##### 1.模块化思维：
- Verilog HDL中的设计思想是模块化的设计思想，即把要实现的逻辑放入一个模块中，上面的模块定义了一个组合逻辑的与门，模块名称为block，模块名称后面的括号是整个模块中用到的所有信号。
##### 2.定义端口：
- 定义输入输出端口：in1，in2，out0，这些端口要全部写在模块名后面的括号中。
##### 3.声明信号类型：
- 声明输入输出信号的类型：把out0定义为reg类型的信号，由于没有规定位宽，默认为一位。
- 对于in1和in2这两个信号，没有对其声明类型，因此默认为wire类型，位宽为1位。
##### 4.功能定义：
- 模块中的always语句或者assign语句用于定义该模块的逻辑功能。
- 逻辑电路与逻辑功能相互等价。
