<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014/ http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>tut.fi</ipxact:vendor>
	<ipxact:library>soc</ipxact:library>
	<ipxact:name>SampleHW</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>rtl</ipxact:name>
				<ipxact:envIdentifier>::</ipxact:envIdentifier>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>design</ipxact:name>
				<ipxact:envIdentifier>Verilog:Kactus2:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>design_verilog_instantiation</ipxact:componentInstantiationRef>
				<ipxact:designConfigurationInstantiationRef>SampleHW.design.designcfg_1.0</ipxact:designConfigurationInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>SystemC</ipxact:name>
				<ipxact:envIdentifier>cppSource:Notepad++:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>systemC_instantiation</ipxact:componentInstantiationRef>
				<ipxact:designConfigurationInstantiationRef>SystemC</ipxact:designConfigurationInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>design_verilog_instantiation</ipxact:name>
				<ipxact:language>verilog</ipxact:language>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter parameterId="uuid_9e2fdf12_765d_498f_9c98_afc100670b8a">
						<ipxact:name>MasterBase</ipxact:name>
						<ipxact:description>The base addresss of the master slave in the design.</ipxact:description>
						<ipxact:value>0</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_17a43ae1_9737_4ab7_9cb8_5ea58767aa0e">
						<ipxact:name>DirectSlaveBase</ipxact:name>
						<ipxact:description>The base addresss of the direct slave in the design.</ipxact:description>
						<ipxact:value>uuid_c69f4524_e5e3_4ea3_9eba_cd7c3099bfd0</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_f97f03d3_d52c_4f31_8274_15056d03ca0d">
						<ipxact:name>HierSlaveBase</ipxact:name>
						<ipxact:description>The base addresss of the hiearchical slave in the design.</ipxact:description>
						<ipxact:value>uuid_c69f4524_e5e3_4ea3_9eba_cd7c3099bfd0 / 2</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_72254c53_846d_4941_a4dd_b85ec82f6e41">
						<ipxact:name>DATA_WIDTH</ipxact:name>
						<ipxact:description>The width of the both transferred and inputted data.</ipxact:description>
						<ipxact:value>32</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_c69f4524_e5e3_4ea3_9eba_cd7c3099bfd0" usageCount="2">
						<ipxact:name>TOTAL_MEMORY</ipxact:name>
						<ipxact:description>How much memory in total is addressed by a single wb master.</ipxact:description>
						<ipxact:value>16</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_4f5c977e_781c_4c2c_953f_e7f5c7998b21">
						<ipxact:name>ADDR_WIDTH</ipxact:name>
						<ipxact:description>The width of the address.</ipxact:description>
						<ipxact:value>32</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
				<ipxact:fileSetRef>
					<ipxact:localName>design_verilogSource</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:componentInstantiation>
				<ipxact:name>systemC_instantiation</ipxact:name>
				<ipxact:language>cppSource</ipxact:language>
				<ipxact:fileSetRef>
					<ipxact:localName>systemCSource</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:designConfigurationInstantiation>
				<ipxact:name>SampleHW.design.designcfg_1.0</ipxact:name>
				<ipxact:designConfigurationRef vendor="tut.fi" library="soc" name="SampleHW.design.designcfg" version="1.0"/>
			</ipxact:designConfigurationInstantiation>
			<ipxact:designConfigurationInstantiation>
				<ipxact:name>SystemC</ipxact:name>
				<ipxact:designConfigurationRef vendor="tut.fi" library="soc" name="SampleHW.SystemC.designcfg" version="1.0"/>
			</ipxact:designConfigurationInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>clk</ipxact:name>
				<ipxact:description>The mandatory clock, as this is synchronous logic.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rst</ipxact:name>
				<ipxact:description>The mandatory reset, as this is synchronous logic.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>start</ipxact:name>
				<ipxact:description>Input used to signal that is is ok to start the masters.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>done</ipxact:name>
				<ipxact:description>The mandatory reset, as this is synchronous logic.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>design_verilogSource</ipxact:name>
			<ipxact:file>
				<ipxact:name>SampleHW.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>systemCSource</ipxact:name>
			<ipxact:file>
				<ipxact:name>SampleHW.hh</ipxact:name>
				<ipxact:fileType>cppSource</ipxact:fileType>
				<ipxact:isIncludeFile>true</ipxact:isIncludeFile>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:description>A hardware component containing a hardware design, which has a master component, three slaves and a bus.

This component also has a component instantiation, which provides parameters for the design.</ipxact:description>
	<ipxact:vendorExtensions>
		<kactus2:version>3,0,104,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>SoC</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
	</ipxact:vendorExtensions>
</ipxact:component>
