+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; G3|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|rst_controller_001|alt_rst_sync_uq1                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|rst_controller_001                                                                                                                                           ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|rst_controller|alt_rst_req_sync_uq1                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|rst_controller|alt_rst_sync_uq1                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|rst_controller                                                                                                                                               ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|rsp_mux_001                                                                                                                                ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|rsp_mux                                                                                                                                    ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|rsp_demux                                                                                                                                  ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|cmd_mux|arb|adder                                                                                                                          ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|cmd_mux|arb                                                                                                                                ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|cmd_mux                                                                                                                                    ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|cmd_demux_001                                                                                                                              ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|cmd_demux                                                                                                                                  ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                     ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                     ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                       ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                             ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_burst_adapter                                                                                            ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|router_002|the_default_decode                                                                                                              ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|router_002                                                                                                                                 ; 118   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|router_001|the_default_decode                                                                                                              ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|router_001                                                                                                                                 ; 118   ; 0              ; 3            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|router|the_default_decode                                                                                                                  ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|router                                                                                                                                     ; 118   ; 0              ; 3            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_agent_rdata_fifo                                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_agent_rsp_fifo                                                                                           ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_agent|uncompressor                                                                                       ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_agent                                                                                                    ; 310   ; 39             ; 39           ; 39             ; 333    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|hps_0_h2f_lw_axi_master_agent|align_address_to_size                                                                                        ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|hps_0_h2f_lw_axi_master_agent                                                                                                              ; 413   ; 83             ; 183          ; 83             ; 298    ; 83              ; 83            ; 83              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2|io_mem_component_0_avalon_control_translator                                                                                               ; 104   ; 38             ; 20           ; 38             ; 67     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_2                                                                                                                                            ; 159   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|rsp_mux_001                                                                                                                                ; 241   ; 0              ; 2            ; 0              ; 239    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|rsp_mux                                                                                                                                    ; 241   ; 0              ; 2            ; 0              ; 239    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|rsp_demux                                                                                                                                  ; 242   ; 4              ; 2            ; 4              ; 477    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|cmd_mux|arb|adder                                                                                                                          ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|cmd_mux|arb                                                                                                                                ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|cmd_mux                                                                                                                                    ; 479   ; 0              ; 0            ; 0              ; 240    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|cmd_demux_001                                                                                                                              ; 241   ; 1              ; 2            ; 1              ; 239    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|cmd_demux                                                                                                                                  ; 241   ; 1              ; 2            ; 1              ; 239    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                       ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                       ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                       ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                       ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                       ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                       ; 21    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                ; 20    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                       ; 39    ; 0              ; 2            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                       ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                         ; 38    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                               ; 241   ; 0              ; 0            ; 0              ; 239    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_burst_adapter                                                                                              ; 241   ; 0              ; 0            ; 0              ; 239    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|router_002|the_default_decode                                                                                                              ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|router_002                                                                                                                                 ; 239   ; 0              ; 2            ; 0              ; 239    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|router_001|the_default_decode                                                                                                              ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|router_001                                                                                                                                 ; 239   ; 0              ; 3            ; 0              ; 239    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|router|the_default_decode                                                                                                                  ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|router                                                                                                                                     ; 239   ; 0              ; 3            ; 0              ; 239    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_agent_rdata_fifo                                                                                           ; 175   ; 41             ; 0            ; 41             ; 132    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_agent_rsp_fifo                                                                                             ; 279   ; 39             ; 0            ; 39             ; 238    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_agent|uncompressor                                                                                         ; 58    ; 1              ; 0            ; 1              ; 56     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_agent                                                                                                      ; 744   ; 137            ; 135          ; 137            ; 790    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|hps_0_h2f_axi_master_agent|align_address_to_size                                                                                           ; 49    ; 0              ; 1            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|hps_0_h2f_axi_master_agent                                                                                                                 ; 781   ; 193            ; 329          ; 193            ; 636    ; 193             ; 193           ; 193             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1|io_mem_component_0_avalon_input_translator                                                                                                 ; 319   ; 134            ; 29           ; 134            ; 259    ; 134             ; 134           ; 134             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_1                                                                                                                                            ; 285   ; 0              ; 0            ; 0              ; 291    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|rsp_mux                                                                                                                  ; 215   ; 0              ; 2            ; 0              ; 213    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|rsp_demux                                                                                                                ; 215   ; 1              ; 2            ; 1              ; 213    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|cmd_mux                                                                                                                  ; 215   ; 0              ; 2            ; 0              ; 213    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|cmd_demux                                                                                                                ; 215   ; 1              ; 2            ; 1              ; 213    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|router_001|the_default_decode                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|router_001                                                                                                               ; 214   ; 0              ; 2            ; 0              ; 213    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|router|the_default_decode                                                                                                ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|router                                                                                                                   ; 214   ; 2              ; 3            ; 2              ; 213    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|io_mem_component_0_avalon_output_translator_avalon_universal_master_0_translator_avalon_anti_master_0_agent_rsp_fifo     ; 254   ; 39             ; 0            ; 39             ; 213    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|io_mem_component_0_avalon_output_translator_avalon_universal_master_0_translator_avalon_anti_master_0_agent|uncompressor ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|io_mem_component_0_avalon_output_translator_avalon_universal_master_0_translator_avalon_anti_master_0_agent              ; 693   ; 137            ; 134          ; 137            ; 738    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|io_mem_component_0_avalon_output_translator_avalon_universal_master_0_agent                                              ; 396   ; 33             ; 86           ; 33             ; 342    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|io_mem_component_0_avalon_output_agent_av_translator                                                                     ; 317   ; 4              ; 0            ; 4              ; 311    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0|io_mem_component_0_avalon_output_translator_avalon_universal_master_0_translator                                         ; 320   ; 7              ; 2            ; 7              ; 311    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|mm_interconnect_0                                                                                                                          ; 313   ; 15             ; 0            ; 15             ; 311    ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                          ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|rsp_mux|arb                                                                                                                                ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|rsp_mux                                                                                                                                    ; 469   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|rsp_demux_001                                                                                                                              ; 236   ; 1              ; 2            ; 1              ; 234    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|rsp_demux                                                                                                                                  ; 236   ; 1              ; 2            ; 1              ; 234    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|cmd_mux_001                                                                                                                                ; 236   ; 0              ; 2            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|cmd_mux                                                                                                                                    ; 236   ; 0              ; 2            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|cmd_demux                                                                                                                                  ; 237   ; 4              ; 2            ; 4              ; 467    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|router_002|the_default_decode                                                                                                              ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|router_002                                                                                                                                 ; 234   ; 0              ; 2            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|router_001|the_default_decode                                                                                                              ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|router_001                                                                                                                                 ; 234   ; 0              ; 2            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|router|the_default_decode                                                                                                                  ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|router                                                                                                                                     ; 234   ; 0              ; 3            ; 0              ; 234    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|hps_0_f2h_axi_slave_agent|read_rsp_fifo                                                                                                    ; 274   ; 41             ; 0            ; 41             ; 231    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|hps_0_f2h_axi_slave_agent|write_rsp_fifo                                                                                                   ; 274   ; 41             ; 0            ; 41             ; 231    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|hps_0_f2h_axi_slave_agent|read_burst_uncompressor                                                                                          ; 60    ; 1              ; 0            ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|hps_0_f2h_axi_slave_agent|check_and_align_address_to_size                                                                                  ; 47    ; 10             ; 2            ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|hps_0_f2h_axi_slave_agent                                                                                                                  ; 624   ; 30             ; 23           ; 30             ; 748    ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|io_mem_component_0_avalon_output_agent                                                                                                     ; 417   ; 53             ; 107          ; 53             ; 362    ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0|io_mem_component_0_avalon_output_translator                                                                                                ; 274   ; 46             ; 2            ; 46             ; 167    ; 46              ; 46            ; 46              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|mm_interconnect_0                                                                                                                                            ; 286   ; 0              ; 0            ; 0              ; 285    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|io_mem_component_0                                                                                                                                           ; 294   ; 0              ; 1            ; 0              ; 292    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|dll                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|oct                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|c0                                                                                                                        ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|seq                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                              ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                              ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                            ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                           ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                               ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                              ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                           ; 79    ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                        ; 110   ; 0              ; 5            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                                       ; 600   ; 157            ; 340          ; 157            ; 212    ; 157             ; 157           ; 157             ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                                     ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                                                ; 942   ; 1              ; 2            ; 1              ; 358    ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|p0                                                                                                                        ; 878   ; 545            ; 0            ; 545            ; 125    ; 545             ; 545           ; 545             ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst|pll                                                                                                                       ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border|hps_sdram_inst                                                                                                                           ; 1     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io|border                                                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|hps_io                                                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0|fpga_interfaces                                                                                                                                        ; 515   ; 0              ; 0            ; 0              ; 593    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G3|hps_0                                                                                                                                                        ; 516   ; 0              ; 0            ; 0              ; 619    ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; G3                                                                                                                                                              ; 132   ; 0              ; 0            ; 0              ; 189    ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; G2                                                                                                                                                              ; 169   ; 0              ; 162          ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; G1                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
