<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:51.2251</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0098710</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE  SAME</inventionTitleEng><openDate>2024.02.15</openDate><openNumber>10-2024-0020538</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/09</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/24</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예의 회로 기판은 제1 절연층; 및 상기 제1 절연층 상에 배치된 제1 회로 패턴을 포함하고, 상기 제1 회로 패턴은, 상기 제1 절연층 상에 배치되고 동박층에 대응하는 제1 금속층과, 상기 제1 금속층 상에 배치되고 도금층에 대응하는 제2 금속층을 포함하고, 상기 제2 금속층의 용해 속도는, 상기 제1 금속층의 용해 속도보다 크다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층; 및상기 제1 절연층 상에 배치된 제1 회로 패턴을 포함하고,상기 제1 회로 패턴은,상기 제1 절연층 상에 배치되고 동박층에 대응하는 제1 금속층과,상기 제1 금속층 상에 배치되고 도금층에 대응하는 제2 금속층을 포함하고,상기 제2 금속층의 용해 속도는,상기 제1 금속층의 용해 속도보다 큰,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제2 금속층은,상기 제1 금속층 상에 배치되는 제1 도금층과,상기 제1 도금층 상에 배치된 제2 도금층을 포함하고,상기 제1 도금층의 용해 속도는 상기 제2 도금층의 용해 속도와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 도금층은 상기 제1 금속층 상에 배치된 무전해 도금층이고,상기 제2 도금층은 상기 제1 도금층 상에 배치된 전해 도금층인,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 제1 도금층의 용해 속도는,상기 제1 금속층의 용해 속도보다 크고, 상기 제2 도금층의 용해 속도보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서,상기 제2 도금층의 용해 속도는,상기 제1 금속층 및 상기 제1 도금층의 용해 속도보다 큰,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서,상기 제1 회로 패턴의 상면의 폭은,상기 제1 회로 패턴의 하면의 폭보다 작고,상기 제1 회로 패턴의 상면은 상기 제2 금속층의 상면이고,상기 제1 회로 패턴의 하면은 상기 제1 금속층의 하면인,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제2 금속층의 상면의 폭은 상기 제1 금속층의 하면의 폭의 65% 내지 95%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제5항 중 어느 한 항에 있어서,상기 제1 절연층과 상기 제1 회로 패턴 사이의 계면의 중심선 평균 표면 거칠기는 0.3㎛ 내지 1.2㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 제1 절연층 상에 배치된 제2 절연층을 포함하고,상기 제1 절연층과 상기 제2 절연층 사이의 계면은,상기 제1 절연층과 상기 제1 회로 패턴 사이의 계면과 동일한 범위의 중심선 평균 표면 거칠기를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제2 절연층 상에 배치된 제2 회로 패턴을 더 포함하고,상기 제2 절연층과 상기 제2 회로 패턴 사이의 계면은,상기 제1 절연층과 상기 제1 회로 패턴 사이의 계면과 동일한 범위의 중심선 평균 표면 거칠기를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 절연층은 유리 섬유를 포함하고,상기 제2 절연층은 유리 섬유를 포함하지 않는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 제1 절연층과 상기 제1 회로 패턴 사이의 계면의 중심선 평균 표면 거칠기와 상기 제2 절연층과 상기 제2 회로 패턴 사이의 계면의 중심선 평균 표면 거칠기 사이의 편차는 10% 이하인,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 제1 회로 패턴의 상기 제1 금속층의 하단 측부에는 언더 컷이 구비되지 않는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제1 절연층; 및상기 제1 절연층 상에 배치된 제1 회로 패턴을 포함하고,상기 제1 회로 패턴은,상기 제1 절연층 상에 배치되고 동박층에 대응하는 제1 금속층과,상기 제1 금속층 상에 배치되고 도금층에 대응하는 제2 금속층을 포함하고,상기 제2 금속층의 용해 속도는,상기 제1 금속층의 용해 속도보다 크며,상기 제1 회로 패턴은 연결 부재가 배치되는 적어도 하나의 패드를 포함하고,상기 패드 상에 배치된 접속 부재; 및상기 접속 부재 상에 배치된 연결 부재를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 연결 부재는,인터포저, 반도체 소자, 실리콘 브리지 기판, 및 유기 브리지 기판 중 적어도 하나를 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>RYU, SUNG WUK</engName><name>류성욱</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NAM, SANG HYUCK</engName><name>남상혁</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.08</receiptDate><receiptNumber>1-1-2022-0827891-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.06</receiptDate><receiptNumber>1-1-2025-0892146-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220098710.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9349219f45fe26d536b59e32897081e7c59a997e9551472e1fbd9c4cea726e91dfefb13f575f0d58ffe03d2ca874fc5053473c85f08fb566f5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbd1702667269dc4129d18e79b48e670e519d99991026a15fe0f24799151fca31549c126f46d2f8a0581ff2da6b51989e4627f7e8051424c6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>