Fitter report for FPU
Fri Jun 28 17:18:33 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Routing Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Fitter Messages
 25. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; Fitter Summary                                                         ;
+---------------------------+--------------------------------------------+
; Fitter Status             ; Successful - Fri Jun 28 17:18:33 2024      ;
; Quartus II 64-Bit Version ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name             ; FPU                                        ;
; Top-level Entity Name     ; fp_mul                                     ;
; Family                    ; MAX V                                      ;
; Device                    ; 5M160ZM68C4                                ;
; Timing Models             ; Final                                      ;
; Total logic elements      ; 148 / 160 ( 93 % )                         ;
; Total pins                ; 27 / 52 ( 52 % )                           ;
; Total virtual pins        ; 0                                          ;
; UFM blocks                ; 0 / 1 ( 0 % )                              ;
+---------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; auto                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/altera/13.1/uni/CA/FPU/output_files/FPU.pin.


+------------------------------------------------------------------+
; Fitter Resource Usage Summary                                    ;
+---------------------------------------------+--------------------+
; Resource                                    ; Usage              ;
+---------------------------------------------+--------------------+
; Total logic elements                        ; 148 / 160 ( 93 % ) ;
;     -- Combinational with no register       ; 130                ;
;     -- Register only                        ; 0                  ;
;     -- Combinational with a register        ; 18                 ;
;                                             ;                    ;
; Logic element usage by number of LUT inputs ;                    ;
;     -- 4 input functions                    ; 63                 ;
;     -- 3 input functions                    ; 48                 ;
;     -- 2 input functions                    ; 30                 ;
;     -- 1 input functions                    ; 7                  ;
;     -- 0 input functions                    ; 0                  ;
;                                             ;                    ;
; Logic elements by mode                      ;                    ;
;     -- normal mode                          ; 121                ;
;     -- arithmetic mode                      ; 27                 ;
;     -- qfbk mode                            ; 0                  ;
;     -- register cascade mode                ; 0                  ;
;     -- synchronous clear/load mode          ; 7                  ;
;     -- asynchronous clear/load mode         ; 0                  ;
;                                             ;                    ;
; Total registers                             ; 18 / 160 ( 11 % )  ;
; Total LABs                                  ; 16 / 16 ( 100 % )  ;
; Logic elements in carry chains              ; 35                 ;
; Virtual pins                                ; 0                  ;
; I/O pins                                    ; 27 / 52 ( 52 % )   ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )     ;
;                                             ;                    ;
; Global signals                              ; 1                  ;
; UFM blocks                                  ; 0 / 1 ( 0 % )      ;
; Global clocks                               ; 1 / 4 ( 25 % )     ;
; JTAGs                                       ; 0 / 1 ( 0 % )      ;
; Average interconnect usage (total/H/V)      ; 11% / 9% / 12%     ;
; Peak interconnect usage (total/H/V)         ; 11% / 9% / 12%     ;
; Maximum fan-out                             ; 20                 ;
; Highest non-global fan-out                  ; 20                 ;
; Total fan-out                               ; 506                ;
; Average fan-out                             ; 2.89               ;
+---------------------------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                   ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; a[0]  ; H5    ; 1        ; 3            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; a[1]  ; G2    ; 1        ; 1            ; 1            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; a[2]  ; J4    ; 1        ; 3            ; 0            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; a[3]  ; B5    ; 2        ; 4            ; 5            ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; a[4]  ; B6    ; 2        ; 4            ; 5            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; a[5]  ; D1    ; 1        ; 1            ; 3            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; a[6]  ; E2    ; 1        ; 1            ; 3            ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; a[7]  ; J6    ; 1        ; 6            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; b[0]  ; G6    ; 1        ; 5            ; 0            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; b[1]  ; J2    ; 1        ; 2            ; 0            ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; b[2]  ; H6    ; 1        ; 5            ; 0            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; b[3]  ; B7    ; 2        ; 5            ; 5            ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; b[4]  ; A6    ; 2        ; 5            ; 5            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; b[5]  ; B8    ; 2        ; 6            ; 5            ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; b[6]  ; A7    ; 2        ; 5            ; 5            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; b[7]  ; H7    ; 1        ; 6            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; clk   ; E1    ; 1        ; 1            ; 2            ; 0           ; 18                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; start ; J7    ; 1        ; 6            ; 0            ; 1           ; 20                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; out[0] ; E8    ; 2        ; 8            ; 3            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[1] ; C9    ; 2        ; 8            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[2] ; D9    ; 2        ; 8            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[3] ; B9    ; 2        ; 8            ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[4] ; A9    ; 2        ; 8            ; 4            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[5] ; D8    ; 2        ; 8            ; 4            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[6] ; C8    ; 2        ; 8            ; 4            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[7] ; H8    ; 1        ; 6            ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; ready  ; H3    ; 1        ; 2            ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 25 ( 56 % ) ; 3.3V          ; --           ;
; 2        ; 13 / 27 ( 48 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 1          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; A2       ; 82         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 80         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 78         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 76         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 70         ; 2        ; b[4]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 69         ; 2        ; b[6]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 67         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 59         ; 2        ; out[4]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B1       ; 2          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 81         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 79         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 77         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 75         ; 2        ; a[3]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 73         ; 2        ; a[4]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 71         ; 2        ; b[3]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 68         ; 2        ; b[5]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 58         ; 2        ; out[3]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 3          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 4          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C8       ; 57         ; 2        ; out[6]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C9       ; 55         ; 2        ; out[1]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 5          ; 1        ; a[5]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 6          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D7       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; D8       ; 56         ; 2        ; out[5]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D9       ; 54         ; 2        ; out[2]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 8          ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 7          ; 1        ; a[6]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 51         ; 2        ; out[0]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E9       ; 50         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 13         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 14         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F8       ; 45         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F9       ; 47         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 16         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 15         ; 1        ; a[1]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 33         ; 1        ; b[0]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 44         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G9       ; 43         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 17         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 19         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 21         ; 1        ; ready          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H4       ; 23         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H5       ; 25         ; 1        ; a[0]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H6       ; 34         ; 1        ; b[2]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H7       ; 36         ; 1        ; b[7]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H8       ; 38         ; 1        ; out[7]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ; 42         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 18         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 20         ; 1        ; b[1]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J3       ; 22         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J4       ; 24         ; 1        ; a[2]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 35         ; 1        ; a[7]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J7       ; 37         ; 1        ; start          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J8       ; 39         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J9       ; 40         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 1.2 V                      ; 10 pF ; Not Available          ;
; LVDS_E_3R                  ; 10 pF ; Not Available          ;
; RSDS_E_3R                  ; 10 pF ; Not Available          ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                          ; Library Name ;
+----------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; |fp_mul                                      ; 148 (22)    ; 18           ; 0          ; 27   ; 0            ; 130 (22)     ; 0 (0)             ; 18 (0)           ; 35 (0)          ; 0 (0)      ; |fp_mul                                                                                                                      ; work         ;
;    |add_5:inst22|                            ; 6 (0)       ; 0            ; 0          ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fp_mul|add_5:inst22                                                                                                         ; work         ;
;       |lpm_add_sub:LPM_ADD_SUB_component|    ; 6 (0)       ; 0            ; 0          ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fp_mul|add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component                                                                       ; work         ;
;          |addcore:adder|                     ; 6 (1)       ; 0            ; 0          ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fp_mul|add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder                                                         ; work         ;
;             |a_csnbuffer:result_node|        ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |fp_mul|add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node                                 ; work         ;
;    |add_5:inst23|                            ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|add_5:inst23                                                                                                         ; work         ;
;       |lpm_add_sub:LPM_ADD_SUB_component|    ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|add_5:inst23|lpm_add_sub:LPM_ADD_SUB_component                                                                       ; work         ;
;          |addcore:adder|                     ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|add_5:inst23|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder                                                         ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|add_5:inst23|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node                                 ; work         ;
;    |add_5:inst35|                            ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fp_mul|add_5:inst35                                                                                                         ; work         ;
;       |lpm_add_sub:LPM_ADD_SUB_component|    ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fp_mul|add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component                                                                       ; work         ;
;          |addcore:adder|                     ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fp_mul|add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder                                                         ; work         ;
;             |a_csnbuffer:result_node|        ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |fp_mul|add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node                                 ; work         ;
;    |add_5:inst9|                             ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fp_mul|add_5:inst9                                                                                                          ; work         ;
;       |lpm_add_sub:LPM_ADD_SUB_component|    ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fp_mul|add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component                                                                        ; work         ;
;          |addcore:adder|                     ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; 0 (0)      ; |fp_mul|add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder                                                          ; work         ;
;             |a_csnbuffer:result_node|        ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |fp_mul|add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node                                  ; work         ;
;    |busmux:inst31|                           ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|busmux:inst31                                                                                                        ; work         ;
;       |lpm_mux:$00000|                       ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|busmux:inst31|lpm_mux:$00000                                                                                         ; work         ;
;          |mux_98c:auto_generated|            ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|busmux:inst31|lpm_mux:$00000|mux_98c:auto_generated                                                                  ; work         ;
;    |busmux:inst3|                            ; 21 (0)      ; 0            ; 0          ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|busmux:inst3                                                                                                         ; work         ;
;       |lpm_mux:$00000|                       ; 21 (0)      ; 0            ; 0          ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|busmux:inst3|lpm_mux:$00000                                                                                          ; work         ;
;          |mux_98c:auto_generated|            ; 21 (21)     ; 0            ; 0          ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated                                                                   ; work         ;
;    |busmux:inst40|                           ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|busmux:inst40                                                                                                        ; work         ;
;       |lpm_mux:$00000|                       ; 11 (0)      ; 0            ; 0          ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|busmux:inst40|lpm_mux:$00000                                                                                         ; work         ;
;          |mux_98c:auto_generated|            ; 11 (11)     ; 0            ; 0          ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|busmux:inst40|lpm_mux:$00000|mux_98c:auto_generated                                                                  ; work         ;
;    |busmux:inst5|                            ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|busmux:inst5                                                                                                         ; work         ;
;       |lpm_mux:$00000|                       ; 9 (0)       ; 0            ; 0          ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|busmux:inst5|lpm_mux:$00000                                                                                          ; work         ;
;          |mux_p6c:auto_generated|            ; 9 (9)       ; 0            ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|busmux:inst5|lpm_mux:$00000|mux_p6c:auto_generated                                                                   ; work         ;
;    |fp_separator:inst4|                      ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|fp_separator:inst4                                                                                                   ; work         ;
;    |fp_separator:inst|                       ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|fp_separator:inst                                                                                                    ; work         ;
;    |lpm_add_sub1:inst29|                     ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |fp_mul|lpm_add_sub1:inst29                                                                                                  ; work         ;
;       |lpm_add_sub:LPM_ADD_SUB_component|    ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |fp_mul|lpm_add_sub1:inst29|lpm_add_sub:LPM_ADD_SUB_component                                                                ; work         ;
;          |addcore:adder|                     ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |fp_mul|lpm_add_sub1:inst29|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder                                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 2 (2)           ; 0 (0)      ; |fp_mul|lpm_add_sub1:inst29|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node                          ; work         ;
;    |lpm_add_sub2:inst32|                     ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |fp_mul|lpm_add_sub2:inst32                                                                                                  ; work         ;
;       |lpm_add_sub:LPM_ADD_SUB_component|    ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |fp_mul|lpm_add_sub2:inst32|lpm_add_sub:LPM_ADD_SUB_component                                                                ; work         ;
;          |addcore:adder|                     ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |fp_mul|lpm_add_sub2:inst32|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder                                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 2 (2)           ; 0 (0)      ; |fp_mul|lpm_add_sub2:inst32|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node                          ; work         ;
;    |lpm_add_sub3:inst41|                     ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |fp_mul|lpm_add_sub3:inst41                                                                                                  ; work         ;
;       |lpm_add_sub:LPM_ADD_SUB_component|    ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |fp_mul|lpm_add_sub3:inst41|lpm_add_sub:LPM_ADD_SUB_component                                                                ; work         ;
;          |addcore:adder|                     ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |fp_mul|lpm_add_sub3:inst41|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder                                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 2 (2)           ; 0 (0)      ; |fp_mul|lpm_add_sub3:inst41|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node                          ; work         ;
;    |lpm_add_sub4:inst46|                     ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fp_mul|lpm_add_sub4:inst46                                                                                                  ; work         ;
;       |lpm_add_sub:LPM_ADD_SUB_component|    ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fp_mul|lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component                                                                ; work         ;
;          |addcore:adder|                     ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fp_mul|lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder                                                  ; work         ;
;             |a_csnbuffer:result_node|        ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |fp_mul|lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node                          ; work         ;
;    |lpm_clshift0:inst7|                      ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|lpm_clshift0:inst7                                                                                                   ; work         ;
;       |lpm_clshift:LPM_CLSHIFT_component|    ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|lpm_clshift0:inst7|lpm_clshift:LPM_CLSHIFT_component                                                                 ; work         ;
;          |lpm_clshift_gic:auto_generated|    ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|lpm_clshift0:inst7|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_gic:auto_generated                                  ; work         ;
;    |lpm_compare0:inst28|                     ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|lpm_compare0:inst28                                                                                                  ; work         ;
;       |lpm_compare:LPM_COMPARE_component|    ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|lpm_compare0:inst28|lpm_compare:LPM_COMPARE_component                                                                ; work         ;
;          |cmpr_lni:auto_generated|           ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|lpm_compare0:inst28|lpm_compare:LPM_COMPARE_component|cmpr_lni:auto_generated                                        ; work         ;
;    |lpm_compare1:inst14|                     ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|lpm_compare1:inst14                                                                                                  ; work         ;
;       |lpm_compare:LPM_COMPARE_component|    ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|lpm_compare1:inst14|lpm_compare:LPM_COMPARE_component                                                                ; work         ;
;          |cmpr_gni:auto_generated|           ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|lpm_compare1:inst14|lpm_compare:LPM_COMPARE_component|cmpr_gni:auto_generated                                        ; work         ;
;    |unsigned_multiplier_4:inst11|            ; 28 (0)      ; 18           ; 0          ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 18 (0)           ; 7 (0)           ; 0 (0)      ; |fp_mul|unsigned_multiplier_4:inst11                                                                                         ; work         ;
;       |adder_16:inst11|                      ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fp_mul|unsigned_multiplier_4:inst11|adder_16:inst11                                                                         ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component| ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fp_mul|unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component                                       ; work         ;
;             |addcore:adder|                  ; 7 (0)       ; 0            ; 0          ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |fp_mul|unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder                         ; work         ;
;                |a_csnbuffer:result_node|     ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |fp_mul|unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node ; work         ;
;       |busmux:inst3|                         ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|unsigned_multiplier_4:inst11|busmux:inst3                                                                            ; work         ;
;          |lpm_mux:$00000|                    ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|unsigned_multiplier_4:inst11|busmux:inst3|lpm_mux:$00000                                                             ; work         ;
;             |mux_58c:auto_generated|         ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |fp_mul|unsigned_multiplier_4:inst11|busmux:inst3|lpm_mux:$00000|mux_58c:auto_generated                                      ; work         ;
;       |lpm_dff:inst8|                        ; 7 (7)       ; 7            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |fp_mul|unsigned_multiplier_4:inst11|lpm_dff:inst8                                                                           ; work         ;
;       |lpm_dff:inst9|                        ; 8 (8)       ; 8            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |fp_mul|unsigned_multiplier_4:inst11|lpm_dff:inst9                                                                           ; work         ;
;       |lpm_dff:inst|                         ; 3 (3)       ; 3            ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |fp_mul|unsigned_multiplier_4:inst11|lpm_dff:inst                                                                            ; work         ;
+----------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------+
; Delay Chain Summary               ;
+--------+----------+---------------+
; Name   ; Pin Type ; Pad to Core 0 ;
+--------+----------+---------------+
; ready  ; Output   ; --            ;
; out[7] ; Output   ; --            ;
; out[6] ; Output   ; --            ;
; out[5] ; Output   ; --            ;
; out[4] ; Output   ; --            ;
; out[3] ; Output   ; --            ;
; out[2] ; Output   ; --            ;
; out[1] ; Output   ; --            ;
; out[0] ; Output   ; --            ;
; start  ; Input    ; (1)           ;
; a[2]   ; Input    ; (1)           ;
; a[1]   ; Input    ; (1)           ;
; a[0]   ; Input    ; (1)           ;
; a[6]   ; Input    ; (1)           ;
; a[5]   ; Input    ; (1)           ;
; a[4]   ; Input    ; (1)           ;
; a[3]   ; Input    ; (1)           ;
; a[7]   ; Input    ; (1)           ;
; b[7]   ; Input    ; (1)           ;
; b[6]   ; Input    ; (1)           ;
; b[5]   ; Input    ; (1)           ;
; b[4]   ; Input    ; (1)           ;
; b[3]   ; Input    ; (1)           ;
; b[2]   ; Input    ; (1)           ;
; b[1]   ; Input    ; (1)           ;
; b[0]   ; Input    ; (1)           ;
; clk    ; Input    ; (0)           ;
+--------+----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------+-------------+---------+---------------------------------------+--------+----------------------+------------------+
; Name                                                                                             ; Location    ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------------------------+-------------+---------+---------------------------------------+--------+----------------------+------------------+
; clk                                                                                              ; PIN_E1      ; 18      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ;
; start                                                                                            ; PIN_J7      ; 20      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; unsigned_multiplier_4:inst11|busmux:inst3|lpm_mux:$00000|mux_58c:auto_generated|result_node[0]~1 ; LC_X3_Y1_N7 ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
+--------------------------------------------------------------------------------------------------+-------------+---------+---------------------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_E1   ; 18      ; Global Clock         ; GCLK1            ;
+------+----------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; start                                                                                                                                        ; 20      ;
; inst20~5                                                                                                                                     ; 13      ;
; inst30                                                                                                                                       ; 13      ;
; inst43~1                                                                                                                                     ; 12      ;
; inst38~3                                                                                                                                     ; 12      ;
; lpm_compare0:inst28|lpm_compare:LPM_COMPARE_component|cmpr_lni:auto_generated|op_1~0                                                         ; 12      ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~0                                          ; 10      ;
; add_5:inst23|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~5                                          ; 9       ;
; add_5:inst23|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7                                          ; 8       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~10                                         ; 8       ;
; add_5:inst23|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~6                                          ; 7       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst9|dffs[2]                                                                                           ; 7       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst9|dffs[6]                                                                                           ; 7       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst9|dffs[7]                                                                                           ; 7       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~5                                          ; 7       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst9|dffs[1]                                                                                           ; 6       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst9|dffs[3]                                                                                           ; 6       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst9|dffs[4]                                                                                           ; 6       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst9|dffs[5]                                                                                           ; 6       ;
; add_5:inst23|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~0                                          ; 5       ;
; add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~0                                          ; 5       ;
; inst13                                                                                                                                       ; 5       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst|dffs[0]                                                                                            ; 5       ;
; a[0]                                                                                                                                         ; 5       ;
; lpm_add_sub1:inst29|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~5                                   ; 4       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst9|dffs[0]                                                                                           ; 4       ;
; busmux:inst5|lpm_mux:$00000|mux_p6c:auto_generated|result_node[0]~1                                                                          ; 4       ;
; inst53~1                                                                                                                                     ; 4       ;
; busmux:inst31|lpm_mux:$00000|mux_98c:auto_generated|result_node[11]~2                                                                        ; 4       ;
; busmux:inst31|lpm_mux:$00000|mux_98c:auto_generated|result_node[10]~0                                                                        ; 4       ;
; lpm_add_sub1:inst29|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                                     ; 4       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[0]~8                                                                          ; 4       ;
; inst20~4                                                                                                                                     ; 4       ;
; fp_separator:inst4|inst~0                                                                                                                    ; 4       ;
; unsigned_multiplier_4:inst11|busmux:inst3|lpm_mux:$00000|mux_58c:auto_generated|result_node[0]~1                                             ; 4       ;
; inst20~0                                                                                                                                     ; 4       ;
; fp_separator:inst|inst~0                                                                                                                     ; 4       ;
; fp_separator:inst|inst5~0                                                                                                                    ; 4       ;
; lpm_add_sub3:inst41|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~4                                   ; 3       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[0]~27                                                                         ; 3       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~17         ; 3       ;
; add_5:inst23|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~8                                          ; 3       ;
; busmux:inst31|lpm_mux:$00000|mux_98c:auto_generated|result_node[12]~3                                                                        ; 3       ;
; lpm_add_sub1:inst29|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~1                                   ; 3       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~15                                         ; 3       ;
; fp_separator:inst4|inst5~0                                                                                                                   ; 3       ;
; b[0]                                                                                                                                         ; 3       ;
; b[1]                                                                                                                                         ; 3       ;
; b[2]                                                                                                                                         ; 3       ;
; b[3]                                                                                                                                         ; 3       ;
; b[4]                                                                                                                                         ; 3       ;
; b[5]                                                                                                                                         ; 3       ;
; b[6]                                                                                                                                         ; 3       ;
; a[3]                                                                                                                                         ; 3       ;
; a[4]                                                                                                                                         ; 3       ;
; a[5]                                                                                                                                         ; 3       ;
; a[6]                                                                                                                                         ; 3       ;
; lpm_add_sub2:inst32|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~1                                   ; 2       ;
; lpm_clshift0:inst7|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_gic:auto_generated|sbit_w[20]~10                                            ; 2       ;
; lpm_clshift0:inst7|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_gic:auto_generated|sbit_w[22]~9                                             ; 2       ;
; lpm_clshift0:inst7|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_gic:auto_generated|sbit_w[10]~8                                             ; 2       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[3]~20                                                                         ; 2       ;
; busmux:inst40|lpm_mux:$00000|mux_98c:auto_generated|result_node[2]~11                                                                        ; 2       ;
; lpm_clshift0:inst7|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_gic:auto_generated|sbit_w[11]~6                                             ; 2       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst8|dffs[1]                                                                                           ; 2       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst8|dffs[3]                                                                                           ; 2       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst8|dffs[2]                                                                                           ; 2       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst8|dffs[4]                                                                                           ; 2       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst8|dffs[5]                                                                                           ; 2       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst8|dffs[6]                                                                                           ; 2       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[4]~17                                                                         ; 2       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[3]~15                                                                         ; 2       ;
; inst48~2                                                                                                                                     ; 2       ;
; busmux:inst40|lpm_mux:$00000|mux_98c:auto_generated|result_node[4]~10                                                                        ; 2       ;
; lpm_clshift0:inst7|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_gic:auto_generated|sbit_w[21]~5                                             ; 2       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[3]~12                                                                         ; 2       ;
; busmux:inst40|lpm_mux:$00000|mux_98c:auto_generated|result_node[5]~9                                                                         ; 2       ;
; lpm_clshift0:inst7|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_gic:auto_generated|sbit_w[20]~4                                             ; 2       ;
; busmux:inst40|lpm_mux:$00000|mux_98c:auto_generated|result_node[6]~7                                                                         ; 2       ;
; busmux:inst40|lpm_mux:$00000|mux_98c:auto_generated|result_node[4]~6                                                                         ; 2       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[8]                                                                            ; 2       ;
; busmux:inst40|lpm_mux:$00000|mux_98c:auto_generated|result_node[7]~5                                                                         ; 2       ;
; busmux:inst40|lpm_mux:$00000|mux_98c:auto_generated|result_node[5]~4                                                                         ; 2       ;
; lpm_add_sub3:inst41|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~0                                   ; 2       ;
; busmux:inst40|lpm_mux:$00000|mux_98c:auto_generated|result_node[9]~3                                                                         ; 2       ;
; busmux:inst40|lpm_mux:$00000|mux_98c:auto_generated|result_node[10]~2                                                                        ; 2       ;
; busmux:inst31|lpm_mux:$00000|mux_98c:auto_generated|result_node[7]~1                                                                         ; 2       ;
; lpm_add_sub1:inst29|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~0                                   ; 2       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~15                                  ; 2       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~10                                  ; 2       ;
; add_5:inst23|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~4                                          ; 2       ;
; add_5:inst23|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~3                                          ; 2       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~0                                   ; 2       ;
; inst20~1                                                                                                                                     ; 2       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst|dffs[1]                                                                                            ; 2       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst|dffs[2]                                                                                            ; 2       ;
; a[1]                                                                                                                                         ; 2       ;
; a[2]                                                                                                                                         ; 2       ;
; lpm_add_sub1:inst29|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~4COUT1_11                           ; 1       ;
; lpm_add_sub1:inst29|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~4                                   ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~25                                  ; 1       ;
; inst48~7                                                                                                                                     ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[3]~26                                                                         ; 1       ;
; busmux:inst40|lpm_mux:$00000|mux_98c:auto_generated|result_node[11]~12                                                                       ; 1       ;
; inst38~4                                                                                                                                     ; 1       ;
; inst49                                                                                                                                       ; 1       ;
; inst48~6                                                                                                                                     ; 1       ;
; inst48~5                                                                                                                                     ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[1]~25                                                                         ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[1]~24                                                                         ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[0]~23                                                                         ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[0]~22                                                                         ; 1       ;
; inst48~4                                                                                                                                     ; 1       ;
; inst48~3                                                                                                                                     ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[3]~21                                                                         ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[3]~19                                                                         ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[3]~18                                                                         ; 1       ;
; lpm_clshift0:inst7|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_gic:auto_generated|sbit_w[21]~7                                             ; 1       ;
; unsigned_multiplier_4:inst11|lpm_dff:inst8|dffs[7]                                                                                           ; 1       ;
; add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~22COUT1_31                                 ; 1       ;
; add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~22                                         ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[4]~16                                                                         ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[5]~14                                                                         ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[5]~13                                                                         ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[6]~11                                                                         ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[6]~10                                                                         ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~32COUT1_42 ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~32         ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~30         ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~27COUT1_46 ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~27         ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~25         ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~22COUT1_44 ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~22         ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~20         ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~15         ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~12COUT1_48 ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~12         ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~10         ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~7COUT1_50  ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~7          ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~5          ; 1       ;
; unsigned_multiplier_4:inst11|adder_16:inst11|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~0          ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~22COUT1_32                          ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~22                                  ; 1       ;
; busmux:inst40|lpm_mux:$00000|mux_98c:auto_generated|result_node[12]~8                                                                        ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~22COUT1_37                                  ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~22                                          ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~20                                          ; 1       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|unreg_res_node[4]                                                               ; 1       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~20                                         ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~15                                          ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~12COUT1_33                                  ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~12                                          ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~10                                          ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7COUT1_35                                   ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7                                           ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~5                                           ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~2COUT1_31                                   ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~2                                           ; 1       ;
; add_5:inst9|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~0                                           ; 1       ;
; busmux:inst3|lpm_mux:$00000|mux_98c:auto_generated|result_node[7]~9                                                                          ; 1       ;
; busmux:inst31|lpm_mux:$00000|mux_98c:auto_generated|result_node[6]~4                                                                         ; 1       ;
; busmux:inst5|lpm_mux:$00000|mux_p6c:auto_generated|result_node[0]~3                                                                          ; 1       ;
; add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~17COUT1_33                                 ; 1       ;
; add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~17                                         ; 1       ;
; add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~15                                         ; 1       ;
; busmux:inst5|lpm_mux:$00000|mux_p6c:auto_generated|result_node[1]~2                                                                          ; 1       ;
; add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~12COUT1_35                                 ; 1       ;
; add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~12                                         ; 1       ;
; add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~10                                         ; 1       ;
; busmux:inst5|lpm_mux:$00000|mux_p6c:auto_generated|result_node[2]                                                                            ; 1       ;
; add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7COUT1_37                                  ; 1       ;
; add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7                                          ; 1       ;
; add_5:inst35|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~5                                          ; 1       ;
; busmux:inst5|lpm_mux:$00000|mux_p6c:auto_generated|result_node[3]                                                                            ; 1       ;
; busmux:inst5|lpm_mux:$00000|mux_p6c:auto_generated|result_node[4]                                                                            ; 1       ;
; busmux:inst5|lpm_mux:$00000|mux_p6c:auto_generated|result_node[5]                                                                            ; 1       ;
; busmux:inst5|lpm_mux:$00000|mux_p6c:auto_generated|result_node[6]                                                                            ; 1       ;
; inst53~0                                                                                                                                     ; 1       ;
; inst43~0                                                                                                                                     ; 1       ;
; inst38~2                                                                                                                                     ; 1       ;
; lpm_add_sub3:inst41|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cout[1]~COUT1_3                                  ; 1       ;
; lpm_add_sub3:inst41|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cout[1]                                          ; 1       ;
; lpm_add_sub3:inst41|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]                                     ; 1       ;
; lpm_add_sub2:inst32|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cout[2]~COUT1_3                                  ; 1       ;
; lpm_add_sub2:inst32|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cout[2]                                          ; 1       ;
; lpm_add_sub2:inst32|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]                                     ; 1       ;
; lpm_compare1:inst14|lpm_compare:LPM_COMPARE_component|cmpr_gni:auto_generated|op_1~0                                                         ; 1       ;
; inst30~0                                                                                                                                     ; 1       ;
; lpm_add_sub1:inst29|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cout[1]~COUT1_3                                  ; 1       ;
; lpm_add_sub1:inst29|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cout[1]                                          ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cout[0]~COUT1_3                                  ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cout[0]                                          ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]                                     ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~17COUT1_36                          ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~17                                  ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~12COUT1_34                          ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~12                                  ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~5                                   ; 1       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~17COUT1_37                                 ; 1       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~17                                         ; 1       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~12COUT1_33                                 ; 1       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~12                                         ; 1       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7COUT1_35                                  ; 1       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7                                          ; 1       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~2COUT1_31                                  ; 1       ;
; add_5:inst22|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~2                                          ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~2COUT1_38                           ; 1       ;
; lpm_add_sub4:inst46|lpm_add_sub:LPM_ADD_SUB_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]~2                                   ; 1       ;
; busmux:inst5|lpm_mux:$00000|mux_p6c:auto_generated|result_node[7]~0                                                                          ; 1       ;
; inst20~3                                                                                                                                     ; 1       ;
; b[7]                                                                                                                                         ; 1       ;
; a[7]                                                                                                                                         ; 1       ;
; unsigned_multiplier_4:inst11|busmux:inst3|lpm_mux:$00000|mux_58c:auto_generated|result_node[0]~2                                             ; 1       ;
; unsigned_multiplier_4:inst11|busmux:inst3|lpm_mux:$00000|mux_58c:auto_generated|result_node[0]~0                                             ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------+
; Routing Usage Summary                      ;
+-----------------------+--------------------+
; Routing Resource Type ; Usage              ;
+-----------------------+--------------------+
; C4s                   ; 76 / 784 ( 10 % )  ;
; Direct links          ; 48 / 888 ( 5 % )   ;
; Global clocks         ; 1 / 4 ( 25 % )     ;
; LAB clocks            ; 4 / 32 ( 13 % )    ;
; LUT chains            ; 5 / 216 ( 2 % )    ;
; Local interconnects   ; 179 / 888 ( 20 % ) ;
; R4s                   ; 56 / 704 ( 8 % )   ;
+-----------------------+--------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.25) ; Number of LABs  (Total = 16) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 2                            ;
; 7                                          ; 1                            ;
; 8                                          ; 0                            ;
; 9                                          ; 1                            ;
; 10                                         ; 12                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.56) ; Number of LABs  (Total = 16) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 5                            ;
; 1 Clock enable                     ; 1                            ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 1                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 9.13) ; Number of LABs  (Total = 16) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 3                            ;
; 10                                          ; 10                           ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.56) ; Number of LABs  (Total = 16) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 0                            ;
; 3                                               ; 1                            ;
; 4                                               ; 0                            ;
; 5                                               ; 3                            ;
; 6                                               ; 3                            ;
; 7                                               ; 7                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.75) ; Number of LABs  (Total = 16) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 3                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device 5M160ZM68C4 for design FPU
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 5M80ZM68C4 is compatible
    Info (176445): Device 5M240ZM68C4 is compatible
Critical Warning (169085): No exact pin location assignment(s) for 27 pins of 27 total pins
    Info (169086): Pin ready not assigned to an exact location on the device
    Info (169086): Pin out[7] not assigned to an exact location on the device
    Info (169086): Pin out[6] not assigned to an exact location on the device
    Info (169086): Pin out[5] not assigned to an exact location on the device
    Info (169086): Pin out[4] not assigned to an exact location on the device
    Info (169086): Pin out[3] not assigned to an exact location on the device
    Info (169086): Pin out[2] not assigned to an exact location on the device
    Info (169086): Pin out[1] not assigned to an exact location on the device
    Info (169086): Pin out[0] not assigned to an exact location on the device
    Info (169086): Pin start not assigned to an exact location on the device
    Info (169086): Pin a[2] not assigned to an exact location on the device
    Info (169086): Pin a[1] not assigned to an exact location on the device
    Info (169086): Pin a[0] not assigned to an exact location on the device
    Info (169086): Pin a[6] not assigned to an exact location on the device
    Info (169086): Pin a[5] not assigned to an exact location on the device
    Info (169086): Pin a[4] not assigned to an exact location on the device
    Info (169086): Pin a[3] not assigned to an exact location on the device
    Info (169086): Pin a[7] not assigned to an exact location on the device
    Info (169086): Pin b[7] not assigned to an exact location on the device
    Info (169086): Pin b[6] not assigned to an exact location on the device
    Info (169086): Pin b[5] not assigned to an exact location on the device
    Info (169086): Pin b[4] not assigned to an exact location on the device
    Info (169086): Pin b[3] not assigned to an exact location on the device
    Info (169086): Pin b[2] not assigned to an exact location on the device
    Info (169086): Pin b[1] not assigned to an exact location on the device
    Info (169086): Pin b[0] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN E1
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 26 (unused VREF, 3.3V VCCIO, 17 input, 9 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X0_Y0 to location X8_Y5
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.08 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file E:/altera/13.1/uni/CA/FPU/output_files/FPU.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4827 megabytes
    Info: Processing ended: Fri Jun 28 17:18:33 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/altera/13.1/uni/CA/FPU/output_files/FPU.fit.smsg.


