Fitter report for coder_fast
Sat Jan 18 21:37:53 2020
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Jan 18 21:37:53 2020       ;
; Quartus II 32-bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; coder_fast                                  ;
; Top-level Entity Name              ; mq_coder                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE15F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 999 / 15,408 ( 6 % )                        ;
;     Total combinational functions  ; 964 / 15,408 ( 6 % )                        ;
;     Dedicated logic registers      ; 130 / 15,408 ( < 1 % )                      ;
; Total registers                    ; 130                                         ;
; Total pins                         ; 18 / 166 ( 11 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE15F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  40.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; update_flag  ; Incomplete set of assignments ;
; byte_out[0]  ; Incomplete set of assignments ;
; byte_out[1]  ; Incomplete set of assignments ;
; byte_out[2]  ; Incomplete set of assignments ;
; byte_out[3]  ; Incomplete set of assignments ;
; byte_out[4]  ; Incomplete set of assignments ;
; byte_out[5]  ; Incomplete set of assignments ;
; byte_out[6]  ; Incomplete set of assignments ;
; byte_out[7]  ; Incomplete set of assignments ;
; output_valid ; Incomplete set of assignments ;
; input_valid  ; Incomplete set of assignments ;
; clk          ; Incomplete set of assignments ;
; cx[3]        ; Incomplete set of assignments ;
; cx[0]        ; Incomplete set of assignments ;
; cx[1]        ; Incomplete set of assignments ;
; cx[2]        ; Incomplete set of assignments ;
; bit          ; Incomplete set of assignments ;
; rst_n        ; Incomplete set of assignments ;
+--------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1143 ) ; 0.00 % ( 0 / 1143 )        ; 0.00 % ( 0 / 1143 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1143 ) ; 0.00 % ( 0 / 1143 )        ; 0.00 % ( 0 / 1143 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1133 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/wxn/Desktop/coder_fast/output_files/coder_fast.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 999 / 15,408 ( 6 % )   ;
;     -- Combinational with no register       ; 869                    ;
;     -- Register only                        ; 35                     ;
;     -- Combinational with a register        ; 95                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 688                    ;
;     -- 3 input functions                    ; 197                    ;
;     -- <=2 input functions                  ; 79                     ;
;     -- Register only                        ; 35                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 890                    ;
;     -- arithmetic mode                      ; 74                     ;
;                                             ;                        ;
; Total registers*                            ; 130 / 16,166 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 130 / 15,408 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 758 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 76 / 963 ( 8 % )       ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 18 / 166 ( 11 % )      ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 3 / 20 ( 15 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 3% / 2% / 3%           ;
; Peak interconnect usage (total/H/V)         ; 27% / 24% / 32%        ;
; Maximum fan-out                             ; 130                    ;
; Highest non-global fan-out                  ; 80                     ;
; Total fan-out                               ; 4185                   ;
; Average fan-out                             ; 3.55                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 999 / 15408 ( 6 % )   ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 869                   ; 0                              ;
;     -- Register only                        ; 35                    ; 0                              ;
;     -- Combinational with a register        ; 95                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 688                   ; 0                              ;
;     -- 3 input functions                    ; 197                   ; 0                              ;
;     -- <=2 input functions                  ; 79                    ; 0                              ;
;     -- Register only                        ; 35                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 890                   ; 0                              ;
;     -- arithmetic mode                      ; 74                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 130                   ; 0                              ;
;     -- Dedicated logic registers            ; 130 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 76 / 963 ( 8 % )      ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 18                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 4180                  ; 5                              ;
;     -- Registered Connections               ; 437                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 8                     ; 0                              ;
;     -- Output Ports                         ; 10                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; bit         ; A15   ; 7        ; 28           ; 29           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; clk         ; E1    ; 1        ; 0            ; 14           ; 7            ; 130                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; cx[0]       ; A10   ; 7        ; 26           ; 29           ; 21           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; cx[1]       ; C9    ; 7        ; 23           ; 29           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; cx[2]       ; D9    ; 7        ; 23           ; 29           ; 7            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; cx[3]       ; E9    ; 7        ; 21           ; 29           ; 7            ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; input_valid ; R10   ; 4        ; 26           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rst_n       ; M2    ; 2        ; 0            ; 14           ; 14           ; 123                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; byte_out[0]  ; D8    ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; byte_out[1]  ; A13   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; byte_out[2]  ; F14   ; 6        ; 41           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; byte_out[3]  ; F9    ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; byte_out[4]  ; B11   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; byte_out[5]  ; B10   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; byte_out[6]  ; A11   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; byte_out[7]  ; C8    ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_valid ; N9    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; update_flag  ; E10   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; byte_out[6]             ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; byte_out[4]             ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; bit                     ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; byte_out[3]             ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; cx[0]                   ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; byte_out[5]             ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; cx[1]                   ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; cx[2]                   ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; cx[3]                   ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; byte_out[7]             ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 14 ( 36 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 18 ( 6 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 25 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 2 / 27 ( 7 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 14 ( 14 % )  ; 2.5V          ; --           ;
; 7        ; 11 / 24 ( 46 % ) ; 2.5V          ; --           ;
; 8        ; 2 / 24 ( 8 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 307        ; 7        ; cx[0]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 296        ; 7        ; byte_out[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 300        ; 7        ; byte_out[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 301        ; 7        ; bit                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 308        ; 7        ; byte_out[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 297        ; 7        ; byte_out[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 329        ; 8        ; byte_out[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 309        ; 7        ; cx[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 330        ; 8        ; byte_out[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 310        ; 7        ; cx[2]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 39         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 315        ; 7        ; cx[3]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 290        ; 7        ; update_flag                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 306        ; 7        ; byte_out[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F14      ; 257        ; 6        ; byte_out[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L16      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 40         ; 2        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 141        ; 4        ; output_valid                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 143        ; 4        ; input_valid                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T4       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                           ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                               ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
; |mq_coder                                    ; 999 (919)   ; 130 (130)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 18   ; 0            ; 869 (789)    ; 35 (35)           ; 95 (95)          ; |mq_coder                                         ; work         ;
;    |find_highest_bit:find_highest_bit_inst1| ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |mq_coder|find_highest_bit:find_highest_bit_inst1 ; work         ;
;    |tables:tables_inst1|                     ; 57 (57)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 0 (0)            ; |mq_coder|tables:tables_inst1                     ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; update_flag  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; byte_out[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; byte_out[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; byte_out[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; byte_out[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; byte_out[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; byte_out[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; byte_out[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; byte_out[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_valid ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; input_valid  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; cx[3]        ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cx[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; cx[1]        ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; cx[2]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; bit          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; rst_n        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; input_valid                                 ;                   ;         ;
;      - step_next.IDLE_2799                  ; 0                 ; 6       ;
;      - step_next.UPDATE_2793                ; 0                 ; 6       ;
; clk                                         ;                   ;         ;
; cx[3]                                       ;                   ;         ;
;      - Mux5~0                               ; 1                 ; 6       ;
;      - Mux5~5                               ; 1                 ; 6       ;
;      - Mux4~0                               ; 1                 ; 6       ;
;      - Mux4~5                               ; 1                 ; 6       ;
;      - Mux6~0                               ; 1                 ; 6       ;
;      - Mux6~5                               ; 1                 ; 6       ;
;      - Mux3~0                               ; 1                 ; 6       ;
;      - Mux3~5                               ; 1                 ; 6       ;
;      - Mux1~4                               ; 0                 ; 6       ;
;      - Mux1~5                               ; 0                 ; 6       ;
;      - Mux2~4                               ; 0                 ; 6       ;
;      - Mux2~5                               ; 0                 ; 6       ;
;      - Mux2~6                               ; 1                 ; 6       ;
;      - Mux6~6                               ; 1                 ; 6       ;
;      - Mux6~7                               ; 1                 ; 6       ;
;      - Mux4~6                               ; 1                 ; 6       ;
;      - Mux4~7                               ; 1                 ; 6       ;
;      - Mux3~6                               ; 1                 ; 6       ;
;      - Mux3~7                               ; 0                 ; 6       ;
;      - Mux1~6                               ; 1                 ; 6       ;
;      - Mux5~6                               ; 1                 ; 6       ;
;      - Mux5~7                               ; 1                 ; 6       ;
;      - tables:tables_inst1|Mux11~1          ; 0                 ; 6       ;
;      - tables:tables_inst1|Mux12~1          ; 0                 ; 6       ;
;      - tables:tables_inst1|Mux13~1          ; 0                 ; 6       ;
;      - Mux0~5                               ; 1                 ; 6       ;
;      - comb~1                               ; 1                 ; 6       ;
;      - Decoder0~1                           ; 1                 ; 6       ;
;      - Decoder0~2                           ; 1                 ; 6       ;
;      - Decoder0~7                           ; 1                 ; 6       ;
;      - index_table~25                       ; 1                 ; 6       ;
; cx[0]                                       ;                   ;         ;
;      - Mux5~1                               ; 0                 ; 6       ;
;      - Mux5~2                               ; 0                 ; 6       ;
;      - Mux5~3                               ; 0                 ; 6       ;
;      - Mux4~1                               ; 0                 ; 6       ;
;      - Mux4~2                               ; 0                 ; 6       ;
;      - Mux4~3                               ; 0                 ; 6       ;
;      - Mux6~1                               ; 0                 ; 6       ;
;      - Mux6~2                               ; 0                 ; 6       ;
;      - Mux6~3                               ; 0                 ; 6       ;
;      - Mux3~1                               ; 0                 ; 6       ;
;      - Mux3~2                               ; 0                 ; 6       ;
;      - Mux3~3                               ; 0                 ; 6       ;
;      - Mux1~0                               ; 0                 ; 6       ;
;      - Mux1~1                               ; 0                 ; 6       ;
;      - Mux1~2                               ; 0                 ; 6       ;
;      - Mux2~0                               ; 0                 ; 6       ;
;      - Mux2~1                               ; 0                 ; 6       ;
;      - Mux2~2                               ; 0                 ; 6       ;
;      - Mux0~0                               ; 0                 ; 6       ;
;      - Mux0~1                               ; 0                 ; 6       ;
;      - Mux0~2                               ; 0                 ; 6       ;
;      - Decoder0~1                           ; 0                 ; 6       ;
;      - Decoder0~3                           ; 0                 ; 6       ;
;      - Decoder0~4                           ; 0                 ; 6       ;
;      - Decoder0~5                           ; 0                 ; 6       ;
;      - Decoder0~6                           ; 0                 ; 6       ;
;      - Decoder0~8                           ; 0                 ; 6       ;
;      - Decoder0~9                           ; 0                 ; 6       ;
;      - Decoder0~10                          ; 0                 ; 6       ;
;      - Decoder0~11                          ; 0                 ; 6       ;
; cx[1]                                       ;                   ;         ;
;      - Mux5~1                               ; 1                 ; 6       ;
;      - Mux5~3                               ; 1                 ; 6       ;
;      - Mux5~4                               ; 1                 ; 6       ;
;      - Mux4~1                               ; 1                 ; 6       ;
;      - Mux4~3                               ; 1                 ; 6       ;
;      - Mux4~4                               ; 0                 ; 6       ;
;      - Mux6~1                               ; 1                 ; 6       ;
;      - Mux6~3                               ; 1                 ; 6       ;
;      - Mux6~4                               ; 0                 ; 6       ;
;      - Mux3~1                               ; 1                 ; 6       ;
;      - Mux3~3                               ; 1                 ; 6       ;
;      - Mux3~4                               ; 1                 ; 6       ;
;      - Mux1~0                               ; 1                 ; 6       ;
;      - Mux1~2                               ; 1                 ; 6       ;
;      - Mux1~3                               ; 1                 ; 6       ;
;      - Mux2~0                               ; 1                 ; 6       ;
;      - Mux2~2                               ; 1                 ; 6       ;
;      - Mux2~3                               ; 1                 ; 6       ;
;      - Mux0~0                               ; 1                 ; 6       ;
;      - Mux0~2                               ; 1                 ; 6       ;
;      - Mux0~3                               ; 1                 ; 6       ;
;      - Decoder0~0                           ; 1                 ; 6       ;
;      - Decoder0~3                           ; 1                 ; 6       ;
;      - Decoder0~4                           ; 1                 ; 6       ;
;      - Decoder0~5                           ; 1                 ; 6       ;
;      - Decoder0~6                           ; 1                 ; 6       ;
;      - Decoder0~8                           ; 1                 ; 6       ;
;      - Decoder0~9                           ; 1                 ; 6       ;
;      - Decoder0~10                          ; 1                 ; 6       ;
;      - Decoder0~11                          ; 1                 ; 6       ;
; cx[2]                                       ;                   ;         ;
;      - Mux5~5                               ; 1                 ; 6       ;
;      - Mux4~5                               ; 1                 ; 6       ;
;      - Mux6~5                               ; 1                 ; 6       ;
;      - Mux3~5                               ; 1                 ; 6       ;
;      - Mux1~4                               ; 1                 ; 6       ;
;      - Mux2~4                               ; 1                 ; 6       ;
;      - Mux6~6                               ; 1                 ; 6       ;
;      - Mux4~6                               ; 1                 ; 6       ;
;      - Mux3~6                               ; 1                 ; 6       ;
;      - Mux5~6                               ; 1                 ; 6       ;
;      - Mux0~4                               ; 1                 ; 6       ;
;      - Decoder0~1                           ; 1                 ; 6       ;
;      - Decoder0~2                           ; 1                 ; 6       ;
;      - Decoder0~7                           ; 1                 ; 6       ;
; bit                                         ;                   ;         ;
;      - comb~0                               ; 1                 ; 6       ;
;      - find_highest_bit_inst1_data_in[14]~1 ; 1                 ; 6       ;
;      - find_highest_bit_inst1_data_in[10]~2 ; 1                 ; 6       ;
;      - find_highest_bit_inst1_data_in[8]~3  ; 1                 ; 6       ;
;      - find_highest_bit_inst1_data_in[9]~4  ; 1                 ; 6       ;
;      - find_highest_bit_inst1_data_in[15]~8 ; 1                 ; 6       ;
;      - comb~1                               ; 1                 ; 6       ;
;      - mps_table~0                          ; 1                 ; 6       ;
; rst_n                                       ;                   ;         ;
+---------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                               ;
+--------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                             ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; B[7]~16                                          ; LCCOMB_X24_Y23_N6  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; B~17                                             ; LCCOMB_X23_Y23_N28 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Decoder0~1                                       ; LCCOMB_X23_Y24_N0  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~10                                      ; LCCOMB_X22_Y28_N12 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~11                                      ; LCCOMB_X23_Y24_N22 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~3                                       ; LCCOMB_X22_Y25_N26 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~4                                       ; LCCOMB_X24_Y25_N12 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~5                                       ; LCCOMB_X23_Y25_N30 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~6                                       ; LCCOMB_X23_Y25_N8  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~8                                       ; LCCOMB_X22_Y24_N24 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~9                                       ; LCCOMB_X22_Y28_N26 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; LessThan8~8                                      ; LCCOMB_X28_Y23_N14 ; 57      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; byte_out[0]~12                                   ; LCCOMB_X24_Y23_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; byte_out[0]~28                                   ; LCCOMB_X23_Y24_N28 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                              ; PIN_E1             ; 130     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; find_highest_bit:find_highest_bit_inst1|Equal0~7 ; LCCOMB_X27_Y23_N2  ; 51      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; find_highest_bit_inst1_data_in[15]~8             ; LCCOMB_X26_Y25_N28 ; 46      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; rst_n                                            ; PIN_M2             ; 121     ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; step.UPDATE                                      ; FF_X21_Y28_N3      ; 2       ; Latch enable ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; step_next.UPDATE_2793                            ; LCCOMB_X23_Y24_N20 ; 59      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                        ;
+-------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name        ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk         ; PIN_E1        ; 130     ; 71                                   ; Global Clock         ; GCLK2            ; --                        ;
; rst_n       ; PIN_M2        ; 121     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; step.UPDATE ; FF_X21_Y28_N3 ; 2       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
+-------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------+
; Non-Global High Fan-Out Signals                             ;
+---------------------------------------------------+---------+
; Name                                              ; Fan-Out ;
+---------------------------------------------------+---------+
; find_highest_bit:find_highest_bit_inst1|sel1[3]~1 ; 80      ;
; comb~0                                            ; 62      ;
; step_next.UPDATE_2793                             ; 59      ;
; LessThan8~8                                       ; 57      ;
; CT[0]                                             ; 56      ;
; CT[1]                                             ; 52      ;
; find_highest_bit:find_highest_bit_inst1|Equal0~7  ; 51      ;
; CT[3]                                             ; 51      ;
; CT[2]                                             ; 50      ;
; Add3~2                                            ; 48      ;
; find_highest_bit:find_highest_bit_inst1|sel1[2]~3 ; 47      ;
; find_highest_bit_inst1_data_in[15]~8              ; 46      ;
; Add3~4                                            ; 46      ;
; CTtemp[4]~0                                       ; 44      ;
; Add3~0                                            ; 43      ;
; find_highest_bit:find_highest_bit_inst1|Equal1~1  ; 42      ;
; Add3~6                                            ; 38      ;
; Mux5~7                                            ; 36      ;
; Mux3~7                                            ; 36      ;
; Mux6~7                                            ; 36      ;
; Mux4~7                                            ; 35      ;
; Add3~8                                            ; 32      ;
; cx[3]~input                                       ; 31      ;
; find_highest_bit:find_highest_bit_inst1|sel2[1]~4 ; 31      ;
; Mux1~5                                            ; 31      ;
; cx[1]~input                                       ; 30      ;
; cx[0]~input                                       ; 30      ;
; find_highest_bit:find_highest_bit_inst1|sel2[1]~3 ; 30      ;
; Mux2~5                                            ; 29      ;
; Equal1~0                                          ; 27      ;
; comb~4                                            ; 24      ;
; comb~1                                            ; 19      ;
; C~49                                              ; 17      ;
; C~46                                              ; 17      ;
; find_highest_bit:find_highest_bit_inst1|Equal0~6  ; 17      ;
; Add0~30                                           ; 17      ;
; CT[4]                                             ; 17      ;
; find_highest_bit:find_highest_bit_inst1|Equal1~3  ; 16      ;
; LessThan8~6                                       ; 16      ;
; find_highest_bit:find_highest_bit_inst1|Equal1~2  ; 16      ;
; find_highest_bit:find_highest_bit_inst1|Equal0~2  ; 16      ;
; B[0]                                              ; 16      ;
; Equal0~1                                          ; 15      ;
; cx[2]~input                                       ; 14      ;
; Add1~70                                           ; 14      ;
; C~61                                              ; 11      ;
; LessThan8~7                                       ; 11      ;
; Mux2~4                                            ; 11      ;
; Mux1~4                                            ; 11      ;
; find_highest_bit:find_highest_bit_inst1|Equal2~0  ; 10      ;
; Add1~71                                           ; 10      ;
; Mux2~6                                            ; 10      ;
; Mux3~5                                            ; 10      ;
; Mux3~0                                            ; 10      ;
; mps_table~0                                       ; 9       ;
; index_table~52                                    ; 9       ;
; index_table~44                                    ; 9       ;
; index_table~37                                    ; 9       ;
; index_table~30                                    ; 9       ;
; index_table~19                                    ; 9       ;
; index_table~9                                     ; 9       ;
; byte_out[0]~28                                    ; 9       ;
; Add1~73                                           ; 9       ;
; Add1~72                                           ; 9       ;
; bit~input                                         ; 8       ;
; B~19                                              ; 8       ;
; C~52                                              ; 8       ;
; comb~3                                            ; 8       ;
; B~17                                              ; 8       ;
; byte_out[0]~12                                    ; 8       ;
; Add1~75                                           ; 8       ;
; Add1~66                                           ; 8       ;
; Mux6~5                                            ; 8       ;
; Mux6~0                                            ; 8       ;
; find_highest_bit_inst1_data_in[0]~13              ; 7       ;
; Decoder0~11                                       ; 7       ;
; Decoder0~10                                       ; 7       ;
; Decoder0~9                                        ; 7       ;
; Decoder0~8                                        ; 7       ;
; Decoder0~6                                        ; 7       ;
; Decoder0~5                                        ; 7       ;
; Decoder0~4                                        ; 7       ;
; Decoder0~3                                        ; 7       ;
; Decoder0~1                                        ; 7       ;
; Add1~76                                           ; 7       ;
; ShiftLeft1~0                                      ; 7       ;
; find_highest_bit:find_highest_bit_inst1|sel0[7]~1 ; 7       ;
; Add1~74                                           ; 7       ;
; Mux5~5                                            ; 7       ;
; Mux5~0                                            ; 7       ;
; ShiftLeft4~59                                     ; 6       ;
; ShiftLeft4~32                                     ; 6       ;
; ShiftLeft2~0                                      ; 6       ;
; c_temp[10]~41                                     ; 6       ;
; c_temp[9]~40                                      ; 6       ;
; c_temp[12]~39                                     ; 6       ;
; c_temp[11]~36                                     ; 6       ;
; c_temp[14]~35                                     ; 6       ;
; c_temp[13]~33                                     ; 6       ;
; c_temp[15]~31                                     ; 6       ;
; c_temp[6]~25                                      ; 6       ;
; c_temp[5]~23                                      ; 6       ;
; c_temp[8]~21                                      ; 6       ;
; c_temp[7]~20                                      ; 6       ;
; c_temp[4]~18                                      ; 6       ;
; c_temp[3]~17                                      ; 6       ;
; c_temp[2]~16                                      ; 6       ;
; c_temp[1]~15                                      ; 6       ;
; c_temp[16]~8                                      ; 6       ;
; Add1~80                                           ; 6       ;
; B[7]~16                                           ; 6       ;
; LessThan8~2                                       ; 6       ;
; LessThan8~1                                       ; 6       ;
; find_highest_bit:find_highest_bit_inst1|sel0[6]~0 ; 6       ;
; find_highest_bit_inst1_data_in[10]~2              ; 6       ;
; Add1~69                                           ; 6       ;
; Add1~67                                           ; 6       ;
; Add1~65                                           ; 6       ;
; Add1~63                                           ; 6       ;
; Add1~62                                           ; 6       ;
; Add1~53                                           ; 6       ;
; Mux1~6                                            ; 6       ;
; index_table[8][5]                                 ; 6       ;
; tables:tables_inst1|Mux9~0                        ; 6       ;
; C~127                                             ; 5       ;
; ShiftLeft2~64                                     ; 5       ;
; C~102                                             ; 5       ;
; ShiftLeft2~31                                     ; 5       ;
; ShiftLeft4~34                                     ; 5       ;
; ShiftLeft2~21                                     ; 5       ;
; ShiftLeft4~26                                     ; 5       ;
; ShiftLeft2~1                                      ; 5       ;
; c_temp[18]~46                                     ; 5       ;
; ShiftLeft4~3                                      ; 5       ;
; c_temp[19]~14                                     ; 5       ;
; c_temp[17]~13                                     ; 5       ;
; c_temp0[27]~0                                     ; 5       ;
; Add1~78                                           ; 5       ;
; Add1~77                                           ; 5       ;
; find_highest_bit_inst1_data_in[11]~12             ; 5       ;
; find_highest_bit:find_highest_bit_inst1|sel0[5]~2 ; 5       ;
; find_highest_bit_inst1_data_in[13]~10             ; 5       ;
; find_highest_bit_inst1_data_in[7]~9               ; 5       ;
; find_highest_bit:find_highest_bit_inst1|Equal1~0  ; 5       ;
; find_highest_bit_inst1_data_in[12]~6              ; 5       ;
; find_highest_bit_inst1_data_in[9]~4               ; 5       ;
; find_highest_bit_inst1_data_in[8]~3               ; 5       ;
; find_highest_bit_inst1_data_in[14]~1              ; 5       ;
; Add1~68                                           ; 5       ;
; Add1~64                                           ; 5       ;
; Add1~61                                           ; 5       ;
; Add1~60                                           ; 5       ;
; Add1~50                                           ; 5       ;
; tables:tables_inst1|Mux2~2                        ; 5       ;
; A[2]~11                                           ; 5       ;
; A[3]~12                                           ; 5       ;
; C~171                                             ; 4       ;
; C~123                                             ; 4       ;
; Decoder0~7                                        ; 4       ;
; Decoder0~2                                        ; 4       ;
; ShiftLeft2~56                                     ; 4       ;
; ShiftLeft2~52                                     ; 4       ;
; ShiftLeft2~48                                     ; 4       ;
; ShiftLeft4~58                                     ; 4       ;
; ShiftLeft4~46                                     ; 4       ;
; c_temp[0]~47                                      ; 4       ;
; Add1~83                                           ; 4       ;
; ShiftLeft2~7                                      ; 4       ;
; ShiftLeft2~4                                      ; 4       ;
; Add1~82                                           ; 4       ;
; ShiftLeft4~11                                     ; 4       ;
; ShiftLeft0~114                                    ; 4       ;
; Add1~81                                           ; 4       ;
; Add2~0                                            ; 4       ;
; c_temp[1]~1                                       ; 4       ;
; ShiftLeft0~75                                     ; 4       ;
; Add1~79                                           ; 4       ;
; ShiftLeft0~65                                     ; 4       ;
; ShiftLeft0~62                                     ; 4       ;
; ShiftLeft0~60                                     ; 4       ;
; ShiftLeft0~51                                     ; 4       ;
; ShiftLeft0~36                                     ; 4       ;
; ShiftLeft0~30                                     ; 4       ;
; find_highest_bit_inst1_data_in[5]~11              ; 4       ;
; find_highest_bit_inst1_data_in[6]~7               ; 4       ;
; find_highest_bit_inst1_data_in[4]~5               ; 4       ;
; find_highest_bit_inst1_data_in[14]~0              ; 4       ;
; ShiftLeft0~28                                     ; 4       ;
; ShiftLeft0~23                                     ; 4       ;
; ShiftLeft0~19                                     ; 4       ;
; Add1~59                                           ; 4       ;
; Add1~56                                           ; 4       ;
; Mux0~5                                            ; 4       ;
; tables:tables_inst1|Mux13~1                       ; 4       ;
; tables:tables_inst1|Mux12~1                       ; 4       ;
; tables:tables_inst1|Mux10~4                       ; 4       ;
; tables:tables_inst1|Mux8~1                        ; 4       ;
; tables:tables_inst1|Mux7~4                        ; 4       ;
; tables:tables_inst1|Mux6~6                        ; 4       ;
; tables:tables_inst1|Mux5~4                        ; 4       ;
; tables:tables_inst1|Mux1~3                        ; 4       ;
; Add4~8                                            ; 4       ;
; LessThan0~27                                      ; 4       ;
; C[0]                                              ; 4       ;
; C[1]                                              ; 4       ;
; C[5]                                              ; 4       ;
; C[13]                                             ; 4       ;
; C[17]                                             ; 4       ;
; C[18]                                             ; 4       ;
; C[23]                                             ; 4       ;
; ShiftLeft4~94                                     ; 3       ;
; ShiftLeft4~87                                     ; 3       ;
; ShiftLeft2~72                                     ; 3       ;
; index_table~10                                    ; 3       ;
; index_table~2                                     ; 3       ;
; ShiftLeft2~66                                     ; 3       ;
; ShiftLeft2~65                                     ; 3       ;
; ShiftLeft4~67                                     ; 3       ;
; ShiftLeft2~42                                     ; 3       ;
; ShiftLeft2~41                                     ; 3       ;
; ShiftLeft4~57                                     ; 3       ;
; ShiftLeft2~35                                     ; 3       ;
; ShiftLeft4~56                                     ; 3       ;
; ShiftLeft4~55                                     ; 3       ;
; ShiftLeft4~54                                     ; 3       ;
; ShiftLeft4~51                                     ; 3       ;
; ShiftLeft4~50                                     ; 3       ;
; ShiftLeft4~48                                     ; 3       ;
; ShiftLeft4~47                                     ; 3       ;
; ShiftLeft2~29                                     ; 3       ;
; ShiftLeft4~44                                     ; 3       ;
; ShiftLeft4~43                                     ; 3       ;
; ShiftLeft2~14                                     ; 3       ;
; ShiftLeft3~2                                      ; 3       ;
; ShiftLeft4~29                                     ; 3       ;
; ShiftLeft3~1                                      ; 3       ;
; ShiftLeft4~23                                     ; 3       ;
; ShiftLeft4~22                                     ; 3       ;
; ShiftLeft4~21                                     ; 3       ;
; ShiftLeft4~20                                     ; 3       ;
; ShiftLeft4~19                                     ; 3       ;
; ShiftLeft2~8                                      ; 3       ;
; ShiftLeft3~0                                      ; 3       ;
; ShiftLeft4~15                                     ; 3       ;
; ShiftLeft4~14                                     ; 3       ;
; ShiftLeft4~13                                     ; 3       ;
; ShiftLeft4~12                                     ; 3       ;
; ShiftLeft4~9                                      ; 3       ;
; ShiftLeft0~111                                    ; 3       ;
; ShiftLeft0~107                                    ; 3       ;
; ShiftLeft0~103                                    ; 3       ;
; ShiftLeft0~98                                     ; 3       ;
; ShiftLeft0~91                                     ; 3       ;
; ShiftLeft0~88                                     ; 3       ;
; ShiftLeft0~81                                     ; 3       ;
; ShiftLeft0~79                                     ; 3       ;
; ShiftLeft0~78                                     ; 3       ;
; ShiftLeft0~77                                     ; 3       ;
; ShiftLeft0~74                                     ; 3       ;
; ShiftLeft0~58                                     ; 3       ;
; ShiftLeft0~57                                     ; 3       ;
; ShiftLeft0~55                                     ; 3       ;
; ShiftLeft0~46                                     ; 3       ;
; ShiftLeft0~37                                     ; 3       ;
; find_highest_bit:find_highest_bit_inst1|sel1[3]~0 ; 3       ;
; find_highest_bit:find_highest_bit_inst1|sel2[1]~2 ; 3       ;
; LessThan8~0                                       ; 3       ;
; ShiftLeft0~29                                     ; 3       ;
; ShiftLeft0~22                                     ; 3       ;
; ShiftLeft0~20                                     ; 3       ;
; ShiftLeft0~15                                     ; 3       ;
; ShiftLeft0~14                                     ; 3       ;
; ShiftLeft0~13                                     ; 3       ;
; ShiftLeft0~12                                     ; 3       ;
; ShiftLeft0~11                                     ; 3       ;
; tables:tables_inst1|Mux11~1                       ; 3       ;
; tables:tables_inst1|Mux9~7                        ; 3       ;
; tables:tables_inst1|Mux4~4                        ; 3       ;
; tables:tables_inst1|Mux7~3                        ; 3       ;
; tables:tables_inst1|Mux4~3                        ; 3       ;
; tables:tables_inst1|Mux4~2                        ; 3       ;
; tables:tables_inst1|Mux3~4                        ; 3       ;
; tables:tables_inst1|Mux3~3                        ; 3       ;
; tables:tables_inst1|Mux3~0                        ; 3       ;
; tables:tables_inst1|Mux6~0                        ; 3       ;
; tables:tables_inst1|Mux1~2                        ; 3       ;
; tables:tables_inst1|Mux9~1                        ; 3       ;
; Mux4~5                                            ; 3       ;
; Mux4~0                                            ; 3       ;
; Add0~26                                           ; 3       ;
; Add0~24                                           ; 3       ;
; Add0~22                                           ; 3       ;
; Add1~46                                           ; 3       ;
; Add1~36                                           ; 3       ;
; Add1~34                                           ; 3       ;
; Add1~26                                           ; 3       ;
; Add1~10                                           ; 3       ;
; Add1~2                                            ; 3       ;
; Add1~0                                            ; 3       ;
; C[4]                                              ; 3       ;
; C[6]                                              ; 3       ;
; C[9]                                              ; 3       ;
; C[10]                                             ; 3       ;
; C[12]                                             ; 3       ;
; C[14]                                             ; 3       ;
; C[16]                                             ; 3       ;
; C[19]                                             ; 3       ;
; C[22]                                             ; 3       ;
; C[24]                                             ; 3       ;
; rst_n~input                                       ; 2       ;
; input_valid~input                                 ; 2       ;
; step_next.IDLE_2799                               ; 2       ;
; C~172                                             ; 2       ;
; ShiftLeft1~40                                     ; 2       ;
; ShiftLeft1~38                                     ; 2       ;
; ShiftLeft1~36                                     ; 2       ;
; ShiftLeft1~34                                     ; 2       ;
; ShiftLeft1~33                                     ; 2       ;
; ShiftLeft1~32                                     ; 2       ;
; ShiftLeft1~31                                     ; 2       ;
; ShiftLeft1~30                                     ; 2       ;
; ShiftLeft1~29                                     ; 2       ;
; ShiftLeft1~24                                     ; 2       ;
; ShiftLeft1~23                                     ; 2       ;
; ShiftLeft1~22                                     ; 2       ;
; ShiftLeft1~21                                     ; 2       ;
; ShiftLeft1~20                                     ; 2       ;
; ShiftLeft1~16                                     ; 2       ;
; ShiftLeft1~14                                     ; 2       ;
; ShiftLeft1~13                                     ; 2       ;
; ShiftLeft1~12                                     ; 2       ;
; ShiftLeft1~10                                     ; 2       ;
; ShiftLeft1~9                                      ; 2       ;
; ShiftLeft1~8                                      ; 2       ;
; ShiftLeft1~4                                      ; 2       ;
; ShiftLeft1~3                                      ; 2       ;
; ShiftLeft1~2                                      ; 2       ;
; ShiftLeft2~95                                     ; 2       ;
; ShiftLeft2~88                                     ; 2       ;
; ShiftLeft2~86                                     ; 2       ;
; ShiftLeft2~83                                     ; 2       ;
; ShiftLeft1~1                                      ; 2       ;
; ShiftLeft4~93                                     ; 2       ;
; ShiftLeft4~92                                     ; 2       ;
; ShiftLeft4~91                                     ; 2       ;
; ShiftLeft4~90                                     ; 2       ;
; ShiftLeft2~81                                     ; 2       ;
; ShiftLeft4~86                                     ; 2       ;
; C~116                                             ; 2       ;
; ShiftLeft2~73                                     ; 2       ;
; ShiftLeft4~84                                     ; 2       ;
; ShiftLeft2~63                                     ; 2       ;
; ShiftLeft4~83                                     ; 2       ;
; ShiftLeft4~81                                     ; 2       ;
; ShiftLeft2~61                                     ; 2       ;
; ShiftLeft2~60                                     ; 2       ;
; ShiftLeft2~59                                     ; 2       ;
; ShiftLeft4~80                                     ; 2       ;
; ShiftLeft2~57                                     ; 2       ;
; ShiftLeft2~55                                     ; 2       ;
; ShiftLeft4~76                                     ; 2       ;
; ShiftLeft4~74                                     ; 2       ;
; ShiftLeft4~72                                     ; 2       ;
; ShiftLeft4~71                                     ; 2       ;
; ShiftLeft2~53                                     ; 2       ;
; ShiftLeft2~51                                     ; 2       ;
; ShiftLeft4~69                                     ; 2       ;
; ShiftLeft3~3                                      ; 2       ;
; ShiftLeft4~63                                     ; 2       ;
; ShiftLeft4~61                                     ; 2       ;
; C~90                                              ; 2       ;
; ShiftLeft4~60                                     ; 2       ;
; ShiftLeft2~43                                     ; 2       ;
; C~85                                              ; 2       ;
; ShiftLeft2~37                                     ; 2       ;
; ShiftLeft2~36                                     ; 2       ;
; ShiftLeft2~34                                     ; 2       ;
; C~78                                              ; 2       ;
; ShiftLeft4~49                                     ; 2       ;
; ShiftLeft2~32                                     ; 2       ;
; ShiftLeft2~30                                     ; 2       ;
; ShiftLeft2~28                                     ; 2       ;
; ShiftLeft2~27                                     ; 2       ;
; ShiftLeft2~26                                     ; 2       ;
; ShiftLeft2~25                                     ; 2       ;
; ShiftLeft2~24                                     ; 2       ;
; ShiftLeft4~45                                     ; 2       ;
; ShiftLeft4~42                                     ; 2       ;
; ShiftLeft4~41                                     ; 2       ;
; ShiftLeft4~40                                     ; 2       ;
; ShiftLeft4~39                                     ; 2       ;
; ShiftLeft4~38                                     ; 2       ;
; ShiftLeft4~37                                     ; 2       ;
; ShiftLeft4~36                                     ; 2       ;
; ShiftLeft4~35                                     ; 2       ;
; ShiftLeft4~31                                     ; 2       ;
; ShiftLeft2~22                                     ; 2       ;
; ShiftLeft2~20                                     ; 2       ;
; ShiftLeft2~19                                     ; 2       ;
; ShiftLeft2~18                                     ; 2       ;
; ShiftLeft2~17                                     ; 2       ;
; ShiftLeft2~16                                     ; 2       ;
; ShiftLeft2~15                                     ; 2       ;
; C~66                                              ; 2       ;
; C~65                                              ; 2       ;
; ShiftLeft4~30                                     ; 2       ;
; ShiftLeft4~28                                     ; 2       ;
; ShiftLeft4~27                                     ; 2       ;
; ShiftLeft4~25                                     ; 2       ;
; ShiftLeft4~24                                     ; 2       ;
; ShiftLeft2~11                                     ; 2       ;
; ShiftLeft2~10                                     ; 2       ;
; ShiftLeft2~5                                      ; 2       ;
; ShiftLeft2~3                                      ; 2       ;
; C~53                                              ; 2       ;
; c_temp[18]~45                                     ; 2       ;
; ShiftLeft4~18                                     ; 2       ;
; ShiftLeft4~17                                     ; 2       ;
; ShiftLeft4~16                                     ; 2       ;
; c_temp[0]~27                                      ; 2       ;
; ShiftLeft4~8                                      ; 2       ;
; c_temp[14]~24                                     ; 2       ;
; c_temp[13]~22                                     ; 2       ;
; ShiftLeft4~7                                      ; 2       ;
; c_temp[15]~19                                     ; 2       ;
; ShiftLeft4~6                                      ; 2       ;
; ShiftLeft4~5                                      ; 2       ;
; ShiftLeft4~4                                      ; 2       ;
; ShiftLeft4~2                                      ; 2       ;
; c_temp[13]~3                                      ; 2       ;
; c_temp[13]~2                                      ; 2       ;
; ShiftLeft0~101                                    ; 2       ;
; ShiftLeft0~94                                     ; 2       ;
; ShiftLeft0~89                                     ; 2       ;
; ShiftLeft0~86                                     ; 2       ;
; ShiftLeft0~82                                     ; 2       ;
; ShiftLeft0~72                                     ; 2       ;
; ShiftLeft0~71                                     ; 2       ;
; ShiftLeft0~69                                     ; 2       ;
; ShiftLeft0~68                                     ; 2       ;
; ShiftLeft0~66                                     ; 2       ;
; ShiftLeft0~61                                     ; 2       ;
; comb~2                                            ; 2       ;
; ShiftLeft0~54                                     ; 2       ;
; ShiftLeft0~53                                     ; 2       ;
; ShiftLeft0~52                                     ; 2       ;
; ShiftLeft0~50                                     ; 2       ;
; ShiftLeft0~49                                     ; 2       ;
; ShiftLeft0~48                                     ; 2       ;
; ShiftLeft0~45                                     ; 2       ;
; ShiftLeft0~44                                     ; 2       ;
; ShiftLeft0~43                                     ; 2       ;
; ShiftLeft0~42                                     ; 2       ;
; ShiftLeft0~41                                     ; 2       ;
; ShiftLeft0~40                                     ; 2       ;
; ShiftLeft0~39                                     ; 2       ;
; ShiftLeft0~38                                     ; 2       ;
; c_temp[0]~0                                       ; 2       ;
; ShiftLeft0~34                                     ; 2       ;
; ShiftLeft0~27                                     ; 2       ;
; ShiftLeft0~26                                     ; 2       ;
; ShiftLeft0~21                                     ; 2       ;
; ShiftLeft0~18                                     ; 2       ;
; ShiftLeft0~16                                     ; 2       ;
; ShiftLeft0~10                                     ; 2       ;
; ShiftLeft0~9                                      ; 2       ;
; ShiftLeft0~7                                      ; 2       ;
; ShiftLeft0~6                                      ; 2       ;
; ShiftLeft0~5                                      ; 2       ;
; ShiftLeft0~4                                      ; 2       ;
; ShiftLeft0~3                                      ; 2       ;
; ShiftLeft0~0                                      ; 2       ;
; Mux0~4                                            ; 2       ;
; mps_table[8]                                      ; 2       ;
; tables:tables_inst1|Mux11~0                       ; 2       ;
; tables:tables_inst1|Mux10~2                       ; 2       ;
; tables:tables_inst1|Mux9~6                        ; 2       ;
; tables:tables_inst1|Mux9~2                        ; 2       ;
; index_table~1                                     ; 2       ;
; tables:tables_inst1|Mux10~0                       ; 2       ;
; index_table[8][4]                                 ; 2       ;
; index_table~0                                     ; 2       ;
; Mux3~4                                            ; 2       ;
; Mux3~2                                            ; 2       ;
; index_table[8][3]                                 ; 2       ;
; Mux6~4                                            ; 2       ;
; Mux6~2                                            ; 2       ;
; index_table[8][0]                                 ; 2       ;
; Mux4~4                                            ; 2       ;
; Mux4~2                                            ; 2       ;
; index_table[8][2]                                 ; 2       ;
; Mux5~4                                            ; 2       ;
; Mux5~2                                            ; 2       ;
; index_table[8][1]                                 ; 2       ;
; B[7]                                              ; 2       ;
; output_valid~reg0                                 ; 2       ;
; A[7]~9                                            ; 2       ;
; A[4]~8                                            ; 2       ;
; A[5]~10                                           ; 2       ;
; A[6]~7                                            ; 2       ;
; C[27]                                             ; 2       ;
; C[26]                                             ; 2       ;
; C[25]                                             ; 2       ;
; Add0~28                                           ; 2       ;
; Add0~20                                           ; 2       ;
; Add0~18                                           ; 2       ;
; Add0~16                                           ; 2       ;
; Add0~14                                           ; 2       ;
; Add0~12                                           ; 2       ;
; Add0~10                                           ; 2       ;
; Add0~8                                            ; 2       ;
; Add0~6                                            ; 2       ;
; Add0~4                                            ; 2       ;
; Add0~2                                            ; 2       ;
; Add0~0                                            ; 2       ;
; Add1~48                                           ; 2       ;
; Add1~44                                           ; 2       ;
; Add1~38                                           ; 2       ;
; Add1~32                                           ; 2       ;
; Add1~28                                           ; 2       ;
; Add1~24                                           ; 2       ;
; Add1~20                                           ; 2       ;
; Add1~18                                           ; 2       ;
; Add1~12                                           ; 2       ;
; Add1~8                                            ; 2       ;
; C[2]                                              ; 2       ;
; C[3]                                              ; 2       ;
; C[7]                                              ; 2       ;
; C[8]                                              ; 2       ;
; C[11]                                             ; 2       ;
; C[15]                                             ; 2       ;
; C[20]                                             ; 2       ;
; C[21]                                             ; 2       ;
; B[4]                                              ; 2       ;
; B[3]                                              ; 2       ;
; B[2]                                              ; 2       ;
; B[1]                                              ; 2       ;
; B[5]                                              ; 2       ;
; B[6]                                              ; 2       ;
; ~GND                                              ; 1       ;
; C~170                                             ; 1       ;
; C~169                                             ; 1       ;
; C~168                                             ; 1       ;
; C~167                                             ; 1       ;
; C~166                                             ; 1       ;
; C~165                                             ; 1       ;
; C~164                                             ; 1       ;
; CT~25                                             ; 1       ;
; CT~24                                             ; 1       ;
; ShiftLeft2~113                                    ; 1       ;
; ShiftLeft2~112                                    ; 1       ;
; ShiftLeft2~111                                    ; 1       ;
; ShiftLeft2~110                                    ; 1       ;
; C~163                                             ; 1       ;
; C~162                                             ; 1       ;
; C~161                                             ; 1       ;
; C~160                                             ; 1       ;
; C~159                                             ; 1       ;
; ShiftLeft2~109                                    ; 1       ;
; ShiftLeft2~108                                    ; 1       ;
; ShiftLeft2~107                                    ; 1       ;
; ShiftLeft2~106                                    ; 1       ;
; C~158                                             ; 1       ;
; C~157                                             ; 1       ;
; C~156                                             ; 1       ;
; C~155                                             ; 1       ;
; C~154                                             ; 1       ;
; CT~23                                             ; 1       ;
; C[25]~153                                         ; 1       ;
; C[25]~152                                         ; 1       ;
; C~151                                             ; 1       ;
; C[25]~150                                         ; 1       ;
; C[25]~149                                         ; 1       ;
; C[25]~148                                         ; 1       ;
; C~147                                             ; 1       ;
; ShiftLeft2~105                                    ; 1       ;
; ShiftLeft2~104                                    ; 1       ;
; ShiftLeft2~103                                    ; 1       ;
; ShiftLeft2~102                                    ; 1       ;
; ShiftLeft2~101                                    ; 1       ;
; ShiftLeft2~100                                    ; 1       ;
; C~146                                             ; 1       ;
; tables:tables_inst1|Mux28~0                       ; 1       ;
; tables:tables_inst1|Mux6~7                        ; 1       ;
; A~17                                              ; 1       ;
; A~16                                              ; 1       ;
; A~15                                              ; 1       ;
; A~14                                              ; 1       ;
; A~13                                              ; 1       ;
; ShiftLeft1~42                                     ; 1       ;
; ShiftLeft1~41                                     ; 1       ;
; ShiftLeft1~39                                     ; 1       ;
; ShiftLeft1~37                                     ; 1       ;
; ShiftLeft1~35                                     ; 1       ;
; ShiftLeft1~28                                     ; 1       ;
; ShiftLeft1~27                                     ; 1       ;
; ShiftLeft1~26                                     ; 1       ;
; ShiftLeft1~25                                     ; 1       ;
; ShiftLeft1~19                                     ; 1       ;
; ShiftLeft1~18                                     ; 1       ;
; ShiftLeft1~17                                     ; 1       ;
; ShiftLeft1~15                                     ; 1       ;
; ShiftLeft1~11                                     ; 1       ;
; ShiftLeft1~7                                      ; 1       ;
; ShiftLeft1~6                                      ; 1       ;
; ShiftLeft1~5                                      ; 1       ;
; C~145                                             ; 1       ;
; ShiftLeft2~99                                     ; 1       ;
; C~144                                             ; 1       ;
; ShiftLeft2~98                                     ; 1       ;
; C~143                                             ; 1       ;
; ShiftLeft2~97                                     ; 1       ;
; C~142                                             ; 1       ;
; ShiftLeft2~96                                     ; 1       ;
; C~141                                             ; 1       ;
; ShiftLeft2~94                                     ; 1       ;
; C~140                                             ; 1       ;
; ShiftLeft2~93                                     ; 1       ;
; ShiftLeft2~92                                     ; 1       ;
; C~139                                             ; 1       ;
; ShiftLeft2~91                                     ; 1       ;
; C~138                                             ; 1       ;
; C~137                                             ; 1       ;
; ShiftLeft2~90                                     ; 1       ;
; ShiftLeft2~89                                     ; 1       ;
; ShiftLeft2~87                                     ; 1       ;
; C~136                                             ; 1       ;
; C~135                                             ; 1       ;
; C~134                                             ; 1       ;
; ShiftLeft2~85                                     ; 1       ;
; ShiftLeft2~84                                     ; 1       ;
; C~133                                             ; 1       ;
; C~132                                             ; 1       ;
; C~131                                             ; 1       ;
; ShiftLeft2~82                                     ; 1       ;
; C~130                                             ; 1       ;
; C~129                                             ; 1       ;
; C~128                                             ; 1       ;
; ShiftLeft4~89                                     ; 1       ;
; ShiftLeft2~80                                     ; 1       ;
; ShiftLeft2~79                                     ; 1       ;
; C~126                                             ; 1       ;
; C~125                                             ; 1       ;
; ShiftLeft4~88                                     ; 1       ;
; C~124                                             ; 1       ;
; C~122                                             ; 1       ;
; ShiftLeft2~78                                     ; 1       ;
; ShiftLeft2~77                                     ; 1       ;
; C~121                                             ; 1       ;
; C~120                                             ; 1       ;
; C~119                                             ; 1       ;
; ShiftLeft4~85                                     ; 1       ;
; ShiftLeft2~76                                     ; 1       ;
; ShiftLeft2~75                                     ; 1       ;
; C~118                                             ; 1       ;
; C~117                                             ; 1       ;
; C~115                                             ; 1       ;
; ShiftLeft2~74                                     ; 1       ;
; ShiftLeft2~71                                     ; 1       ;
; C~114                                             ; 1       ;
; C~113                                             ; 1       ;
; C~112                                             ; 1       ;
; index_table~51                                    ; 1       ;
; index_table~50                                    ; 1       ;
; index_table~49                                    ; 1       ;
; index_table~48                                    ; 1       ;
; index_table~47                                    ; 1       ;
; index_table~46                                    ; 1       ;
; index_table~45                                    ; 1       ;
; index_table~43                                    ; 1       ;
; index_table~42                                    ; 1       ;
; index_table~41                                    ; 1       ;
; index_table~40                                    ; 1       ;
; index_table~39                                    ; 1       ;
; index_table~38                                    ; 1       ;
; index_table~36                                    ; 1       ;
; index_table~35                                    ; 1       ;
; index_table~34                                    ; 1       ;
; index_table~33                                    ; 1       ;
; index_table~32                                    ; 1       ;
; index_table~31                                    ; 1       ;
; index_table~29                                    ; 1       ;
; index_table~28                                    ; 1       ;
; index_table~27                                    ; 1       ;
; index_table~26                                    ; 1       ;
; index_table~25                                    ; 1       ;
; index_table~24                                    ; 1       ;
; index_table~23                                    ; 1       ;
; index_table~22                                    ; 1       ;
; index_table~21                                    ; 1       ;
; index_table~20                                    ; 1       ;
; index_table~18                                    ; 1       ;
; index_table~17                                    ; 1       ;
; index_table~16                                    ; 1       ;
; index_table~15                                    ; 1       ;
; index_table~14                                    ; 1       ;
; index_table~13                                    ; 1       ;
; index_table~12                                    ; 1       ;
; index_table~11                                    ; 1       ;
; Decoder0~0                                        ; 1       ;
; index_table~8                                     ; 1       ;
; index_table~7                                     ; 1       ;
; index_table~6                                     ; 1       ;
; index_table~5                                     ; 1       ;
; index_table~4                                     ; 1       ;
; index_table~3                                     ; 1       ;
; ShiftLeft2~70                                     ; 1       ;
; ShiftLeft2~69                                     ; 1       ;
; ShiftLeft2~68                                     ; 1       ;
; ShiftLeft2~67                                     ; 1       ;
; C~111                                             ; 1       ;
; C~110                                             ; 1       ;
; ShiftLeft4~82                                     ; 1       ;
; C~109                                             ; 1       ;
; ShiftLeft2~62                                     ; 1       ;
; C~108                                             ; 1       ;
; C~107                                             ; 1       ;
; C~106                                             ; 1       ;
; ShiftLeft4~79                                     ; 1       ;
; ShiftLeft4~78                                     ; 1       ;
; ShiftLeft4~77                                     ; 1       ;
; C~105                                             ; 1       ;
; ShiftLeft2~58                                     ; 1       ;
; C~104                                             ; 1       ;
; C~103                                             ; 1       ;
; C~101                                             ; 1       ;
; ShiftLeft4~75                                     ; 1       ;
; ShiftLeft4~73                                     ; 1       ;
; ShiftLeft4~70                                     ; 1       ;
; C~100                                             ; 1       ;
; ShiftLeft2~54                                     ; 1       ;
; C~99                                              ; 1       ;
; C~98                                              ; 1       ;
; ShiftLeft4~68                                     ; 1       ;
; ShiftLeft4~66                                     ; 1       ;
; ShiftLeft4~65                                     ; 1       ;
; ShiftLeft4~64                                     ; 1       ;
; C~97                                              ; 1       ;
; ShiftLeft2~50                                     ; 1       ;
; ShiftLeft2~49                                     ; 1       ;
; ShiftLeft2~47                                     ; 1       ;
; C~96                                              ; 1       ;
; C~95                                              ; 1       ;
; C~94                                              ; 1       ;
; ShiftLeft4~62                                     ; 1       ;
; C~93                                              ; 1       ;
; C~92                                              ; 1       ;
; C~91                                              ; 1       ;
; C~89                                              ; 1       ;
; ShiftLeft2~46                                     ; 1       ;
; ShiftLeft2~45                                     ; 1       ;
; ShiftLeft2~44                                     ; 1       ;
; C~88                                              ; 1       ;
; C~87                                              ; 1       ;
; C~86                                              ; 1       ;
; C~84                                              ; 1       ;
; C~83                                              ; 1       ;
; C~82                                              ; 1       ;
; C~81                                              ; 1       ;
; ShiftLeft2~40                                     ; 1       ;
; ShiftLeft2~39                                     ; 1       ;
; ShiftLeft2~38                                     ; 1       ;
; C~80                                              ; 1       ;
; C~79                                              ; 1       ;
; ShiftLeft4~53                                     ; 1       ;
; C~77                                              ; 1       ;
; ShiftLeft4~52                                     ; 1       ;
; C~76                                              ; 1       ;
; C~75                                              ; 1       ;
; C~74                                              ; 1       ;
; ShiftLeft2~33                                     ; 1       ;
; C~73                                              ; 1       ;
; C~72                                              ; 1       ;
; C~71                                              ; 1       ;
; ShiftLeft4~33                                     ; 1       ;
; C~70                                              ; 1       ;
; C~69                                              ; 1       ;
; C~68                                              ; 1       ;
; ShiftLeft2~23                                     ; 1       ;
; C~67                                              ; 1       ;
; C~64                                              ; 1       ;
; C~63                                              ; 1       ;
; C~62                                              ; 1       ;
; C~60                                              ; 1       ;
; C~59                                              ; 1       ;
; C~58                                              ; 1       ;
; C~57                                              ; 1       ;
; ShiftLeft2~13                                     ; 1       ;
; ShiftLeft2~12                                     ; 1       ;
; ShiftLeft2~9                                      ; 1       ;
; ShiftLeft2~6                                      ; 1       ;
; ShiftLeft2~2                                      ; 1       ;
; C~56                                              ; 1       ;
; C~55                                              ; 1       ;
; C~54                                              ; 1       ;
; c_temp[18]~44                                     ; 1       ;
; c_temp[18]~43                                     ; 1       ;
; c_temp[18]~42                                     ; 1       ;
; ShiftLeft0~118                                    ; 1       ;
; c_temp[12]~38                                     ; 1       ;
; c_temp[12]~37                                     ; 1       ;
; c_temp[14]~34                                     ; 1       ;
; ShiftLeft0~117                                    ; 1       ;
; c_temp[13]~32                                     ; 1       ;
; c_temp[15]~30                                     ; 1       ;
; c_temp[15]~29                                     ; 1       ;
; c_temp[15]~28                                     ; 1       ;
; c_temp[0]~26                                      ; 1       ;
; ShiftLeft4~10                                     ; 1       ;
; ShiftLeft0~116                                    ; 1       ;
; ShiftLeft0~115                                    ; 1       ;
; C~51                                              ; 1       ;
; C~50                                              ; 1       ;
; c_temp[17]~12                                     ; 1       ;
; c_temp[17]~11                                     ; 1       ;
; c_temp[17]~10                                     ; 1       ;
; c_temp[17]~9                                      ; 1       ;
; ShiftLeft0~113                                    ; 1       ;
; ShiftLeft0~112                                    ; 1       ;
; C~48                                              ; 1       ;
; C~47                                              ; 1       ;
; c_temp[16]~7                                      ; 1       ;
; c_temp[16]~6                                      ; 1       ;
; c_temp[16]~5                                      ; 1       ;
; c_temp[16]~4                                      ; 1       ;
; CT~22                                             ; 1       ;
; CT~21                                             ; 1       ;
; CT~20                                             ; 1       ;
; CT~19                                             ; 1       ;
; ShiftLeft0~110                                    ; 1       ;
; ShiftLeft0~109                                    ; 1       ;
; ShiftLeft0~108                                    ; 1       ;
; ShiftLeft0~106                                    ; 1       ;
; ShiftLeft0~105                                    ; 1       ;
; ShiftLeft0~104                                    ; 1       ;
; ShiftLeft0~102                                    ; 1       ;
; ShiftLeft0~100                                    ; 1       ;
; ShiftLeft0~99                                     ; 1       ;
; ShiftLeft0~97                                     ; 1       ;
; ShiftLeft0~96                                     ; 1       ;
; ShiftLeft0~95                                     ; 1       ;
; ShiftLeft0~93                                     ; 1       ;
; ShiftLeft0~92                                     ; 1       ;
; ShiftLeft0~90                                     ; 1       ;
; ShiftLeft0~87                                     ; 1       ;
; ShiftLeft0~85                                     ; 1       ;
; ShiftLeft0~84                                     ; 1       ;
; ShiftLeft0~83                                     ; 1       ;
; ShiftLeft0~80                                     ; 1       ;
; B[7]~18                                           ; 1       ;
; ShiftLeft0~76                                     ; 1       ;
; ShiftLeft0~73                                     ; 1       ;
; ShiftLeft0~70                                     ; 1       ;
; ShiftLeft0~67                                     ; 1       ;
; ShiftLeft0~64                                     ; 1       ;
; ShiftLeft0~63                                     ; 1       ;
; ShiftLeft0~59                                     ; 1       ;
; ShiftLeft0~56                                     ; 1       ;
; ShiftLeft0~47                                     ; 1       ;
; ShiftLeft0~35                                     ; 1       ;
; ShiftLeft0~33                                     ; 1       ;
; ShiftLeft0~32                                     ; 1       ;
; ShiftLeft0~31                                     ; 1       ;
; output_valid~0                                    ; 1       ;
; byte_out[0]~27                                    ; 1       ;
; byte_out~9                                        ; 1       ;
; LessThan8~5                                       ; 1       ;
; LessThan8~4                                       ; 1       ;
; LessThan8~3                                       ; 1       ;
; find_highest_bit:find_highest_bit_inst1|sel1[2]~2 ; 1       ;
; find_highest_bit:find_highest_bit_inst1|sel2[1]~1 ; 1       ;
; find_highest_bit:find_highest_bit_inst1|sel2[1]~0 ; 1       ;
; find_highest_bit:find_highest_bit_inst1|Equal0~5  ; 1       ;
; find_highest_bit:find_highest_bit_inst1|Equal0~4  ; 1       ;
; find_highest_bit:find_highest_bit_inst1|Equal0~3  ; 1       ;
; byte_out~8                                        ; 1       ;
; ShiftLeft0~25                                     ; 1       ;
; ShiftLeft0~24                                     ; 1       ;
; ShiftLeft0~17                                     ; 1       ;
; ShiftLeft0~8                                      ; 1       ;
; ShiftLeft0~2                                      ; 1       ;
; ShiftLeft0~1                                      ; 1       ;
; Mux0~3                                            ; 1       ;
; mps_table[3]                                      ; 1       ;
; Mux0~2                                            ; 1       ;
; mps_table[0]                                      ; 1       ;
; mps_table[1]                                      ; 1       ;
; mps_table[2]                                      ; 1       ;
; Mux0~1                                            ; 1       ;
; mps_table[7]                                      ; 1       ;
; Mux0~0                                            ; 1       ;
; mps_table[4]                                      ; 1       ;
; mps_table[6]                                      ; 1       ;
; mps_table[5]                                      ; 1       ;
; A[15]                                             ; 1       ;
; LessThan0~0                                       ; 1       ;
; A[0]                                              ; 1       ;
; A[1]                                              ; 1       ;
; tables:tables_inst1|Mux13~0                       ; 1       ;
; tables:tables_inst1|Mux12~0                       ; 1       ;
; tables:tables_inst1|Mux10~3                       ; 1       ;
; tables:tables_inst1|Mux10~1                       ; 1       ;
; tables:tables_inst1|Mux9~5                        ; 1       ;
; tables:tables_inst1|Mux9~4                        ; 1       ;
; tables:tables_inst1|Mux9~3                        ; 1       ;
; tables:tables_inst1|Mux8~0                        ; 1       ;
; tables:tables_inst1|Mux7~2                        ; 1       ;
; tables:tables_inst1|Mux7~1                        ; 1       ;
; tables:tables_inst1|Mux7~0                        ; 1       ;
; tables:tables_inst1|Mux6~5                        ; 1       ;
; tables:tables_inst1|Mux6~4                        ; 1       ;
; tables:tables_inst1|Mux6~3                        ; 1       ;
; tables:tables_inst1|Mux6~2                        ; 1       ;
; tables:tables_inst1|Mux5~3                        ; 1       ;
; tables:tables_inst1|Mux5~2                        ; 1       ;
; tables:tables_inst1|Mux5~1                        ; 1       ;
; tables:tables_inst1|Mux5~0                        ; 1       ;
; tables:tables_inst1|Mux4~1                        ; 1       ;
; tables:tables_inst1|Mux4~0                        ; 1       ;
; tables:tables_inst1|Mux3~2                        ; 1       ;
; tables:tables_inst1|Mux3~1                        ; 1       ;
; tables:tables_inst1|Mux6~1                        ; 1       ;
; tables:tables_inst1|Mux2~1                        ; 1       ;
; tables:tables_inst1|Mux2~0                        ; 1       ;
; Mux5~6                                            ; 1       ;
; Mux3~6                                            ; 1       ;
; tables:tables_inst1|Mux1~1                        ; 1       ;
; Mux4~6                                            ; 1       ;
; Mux6~6                                            ; 1       ;
; tables:tables_inst1|Mux1~0                        ; 1       ;
; Mux2~3                                            ; 1       ;
; index_table[3][4]                                 ; 1       ;
; Mux2~2                                            ; 1       ;
; index_table[0][4]                                 ; 1       ;
; index_table[1][4]                                 ; 1       ;
; index_table[2][4]                                 ; 1       ;
; Mux2~1                                            ; 1       ;
; index_table[7][4]                                 ; 1       ;
; Mux2~0                                            ; 1       ;
; index_table[4][4]                                 ; 1       ;
; index_table[6][4]                                 ; 1       ;
; index_table[5][4]                                 ; 1       ;
; Mux1~3                                            ; 1       ;
; index_table[3][5]                                 ; 1       ;
; Mux1~2                                            ; 1       ;
; index_table[0][5]                                 ; 1       ;
; index_table[1][5]                                 ; 1       ;
; index_table[2][5]                                 ; 1       ;
; Mux1~1                                            ; 1       ;
; index_table[7][5]                                 ; 1       ;
; Mux1~0                                            ; 1       ;
; index_table[4][5]                                 ; 1       ;
; index_table[6][5]                                 ; 1       ;
; index_table[5][5]                                 ; 1       ;
; index_table[3][3]                                 ; 1       ;
; Mux3~3                                            ; 1       ;
; index_table[0][3]                                 ; 1       ;
; index_table[1][3]                                 ; 1       ;
; index_table[2][3]                                 ; 1       ;
; index_table[7][3]                                 ; 1       ;
; Mux3~1                                            ; 1       ;
; index_table[4][3]                                 ; 1       ;
; index_table[6][3]                                 ; 1       ;
; index_table[5][3]                                 ; 1       ;
; index_table[3][0]                                 ; 1       ;
; Mux6~3                                            ; 1       ;
; index_table[0][0]                                 ; 1       ;
; index_table[1][0]                                 ; 1       ;
; index_table[2][0]                                 ; 1       ;
; index_table[7][0]                                 ; 1       ;
; Mux6~1                                            ; 1       ;
; index_table[4][0]                                 ; 1       ;
; index_table[6][0]                                 ; 1       ;
; index_table[5][0]                                 ; 1       ;
; index_table[3][2]                                 ; 1       ;
; Mux4~3                                            ; 1       ;
; index_table[0][2]                                 ; 1       ;
; index_table[1][2]                                 ; 1       ;
; index_table[2][2]                                 ; 1       ;
; index_table[7][2]                                 ; 1       ;
; Mux4~1                                            ; 1       ;
; index_table[4][2]                                 ; 1       ;
; index_table[6][2]                                 ; 1       ;
; index_table[5][2]                                 ; 1       ;
; index_table[3][1]                                 ; 1       ;
; Mux5~3                                            ; 1       ;
; index_table[0][1]                                 ; 1       ;
; index_table[1][1]                                 ; 1       ;
; index_table[2][1]                                 ; 1       ;
; index_table[7][1]                                 ; 1       ;
; Mux5~1                                            ; 1       ;
; index_table[4][1]                                 ; 1       ;
; index_table[6][1]                                 ; 1       ;
; index_table[5][1]                                 ; 1       ;
; Equal0~0                                          ; 1       ;
; update_flag~0                                     ; 1       ;
; C[27]~0                                           ; 1       ;
; C[26]~1                                           ; 1       ;
; C[25]~2                                           ; 1       ;
; A[8]~1                                            ; 1       ;
+---------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,870 / 47,787 ( 4 % ) ;
; C16 interconnects     ; 29 / 1,804 ( 2 % )     ;
; C4 interconnects      ; 1,141 / 31,272 ( 4 % ) ;
; Direct links          ; 176 / 47,787 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )        ;
; Local interconnects   ; 625 / 15,408 ( 4 % )   ;
; R24 interconnects     ; 12 / 1,775 ( < 1 % )   ;
; R4 interconnects      ; 1,181 / 41,310 ( 3 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.14) ; Number of LABs  (Total = 76) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 2                            ;
; 3                                           ; 3                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 5                            ;
; 15                                          ; 7                            ;
; 16                                          ; 46                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.01) ; Number of LABs  (Total = 76) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 43                           ;
; 1 Clock                            ; 44                           ;
; 1 Clock enable                     ; 32                           ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 26                           ;
; 2 Clock enables                    ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.67) ; Number of LABs  (Total = 76) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 5                            ;
; 15                                           ; 3                            ;
; 16                                           ; 19                           ;
; 17                                           ; 10                           ;
; 18                                           ; 11                           ;
; 19                                           ; 4                            ;
; 20                                           ; 4                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.91) ; Number of LABs  (Total = 76) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 5                            ;
; 3                                               ; 4                            ;
; 4                                               ; 2                            ;
; 5                                               ; 5                            ;
; 6                                               ; 2                            ;
; 7                                               ; 6                            ;
; 8                                               ; 13                           ;
; 9                                               ; 10                           ;
; 10                                              ; 7                            ;
; 11                                              ; 2                            ;
; 12                                              ; 4                            ;
; 13                                              ; 6                            ;
; 14                                              ; 1                            ;
; 15                                              ; 3                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 23.37) ; Number of LABs  (Total = 76) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 3                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 4                            ;
; 23                                           ; 5                            ;
; 24                                           ; 4                            ;
; 25                                           ; 4                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 2                            ;
; 29                                           ; 5                            ;
; 30                                           ; 3                            ;
; 31                                           ; 1                            ;
; 32                                           ; 7                            ;
; 33                                           ; 4                            ;
; 34                                           ; 9                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 10           ; 0            ; 0            ; 8            ; 0            ; 10           ; 8            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 8            ; 18           ; 18           ; 10           ; 18           ; 8            ; 10           ; 18           ; 18           ; 18           ; 8            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; update_flag        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; byte_out[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; byte_out[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; byte_out[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; byte_out[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; byte_out[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; byte_out[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; byte_out[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; byte_out[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_valid       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input_valid        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cx[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cx[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cx[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cx[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bit                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE15F17C8 for design "coder_fast"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 18 pins of 18 total pins
    Info (169086): Pin update_flag not assigned to an exact location on the device
    Info (169086): Pin byte_out[0] not assigned to an exact location on the device
    Info (169086): Pin byte_out[1] not assigned to an exact location on the device
    Info (169086): Pin byte_out[2] not assigned to an exact location on the device
    Info (169086): Pin byte_out[3] not assigned to an exact location on the device
    Info (169086): Pin byte_out[4] not assigned to an exact location on the device
    Info (169086): Pin byte_out[5] not assigned to an exact location on the device
    Info (169086): Pin byte_out[6] not assigned to an exact location on the device
    Info (169086): Pin byte_out[7] not assigned to an exact location on the device
    Info (169086): Pin output_valid not assigned to an exact location on the device
    Info (169086): Pin input_valid not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin cx[3] not assigned to an exact location on the device
    Info (169086): Pin cx[0] not assigned to an exact location on the device
    Info (169086): Pin cx[1] not assigned to an exact location on the device
    Info (169086): Pin cx[2] not assigned to an exact location on the device
    Info (169086): Pin bit not assigned to an exact location on the device
    Info (169086): Pin rst_n not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Info (332104): Reading SDC File: 'coder_fast.out.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From step.UPDATE (Rise) to step.UPDATE (Rise) (setup and hold)
    Critical Warning (332169): From step.UPDATE (Rise) to step.UPDATE (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
    Info (332111):    1.000  step.UPDATE
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node step.UPDATE 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rst_n~input (placed in PIN M2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node byte_out[0]~12
        Info (176357): Destination node output_valid~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 16 (unused VREF, 2.5V VCCIO, 6 input, 10 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.05 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/wxn/Desktop/coder_fast/output_files/coder_fast.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 661 megabytes
    Info: Processing ended: Sat Jan 18 21:37:54 2020
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/wxn/Desktop/coder_fast/output_files/coder_fast.fit.smsg.


