## VexRiscv
VexRiscv 是通过一个 5 阶段的有序管道实现的，在该管道上，许多可选和互补的插件增加了功能，以提供功能性的 RISC-V CPU。 这种方法完全非常规，只能通过元硬件描述语言（当前情况下是 SpinalHDL）实现。

